TimeQuest Timing Analyzer report for ddl_ctrlr
Tue Jul 15 17:47:20 2014
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ddl_ctrlr                                                       ;
; Device Family      ; Stratix II                                                      ;
; Device Name        ; EP2S15F484C5                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Tue Jul 15 17:47:18 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 87.18 MHz  ; 87.18 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 95.55 MHz  ; 95.55 MHz       ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 137.78 MHz ; 137.78 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 206.87 MHz ; 206.87 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 338.87 MHz ; 338.87 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.708  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 3.814  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 4.052  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.279  ; 0.000         ;
; inst85                                   ; 22.049 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.545 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.443  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 6.114  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 8.130  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 10.082 ; 0.000         ;
; inst85                                   ; 10.865 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.908  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 1.048  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 1.285  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.742  ; 0.000         ;
; inst85                                   ; 13.133 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.286 ; 6.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.841 ; 5.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 6.006 ; 6.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.975 ; 5.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 5.250 ; 5.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.389 ; 5.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.880 ; 5.880 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.633 ; 5.633 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 6.286 ; 6.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.071 ; 6.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.373 ; 5.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 6.006 ; 6.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.421 ; 6.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.332 ; 7.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.058 ; 6.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.031 ; 6.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.626 ; 6.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.332 ; 7.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.002 ; 6.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.549 ; 6.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.229 ; 6.229 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.232 ; 6.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.657 ; 7.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.376 ; 7.376 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.204 ; 7.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.334 ; 7.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.657 ; 7.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.498 ; 7.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.892 ; 4.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.571 ; 6.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.571 ; 6.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.347 ; 6.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.130 ; 6.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.294 ; 6.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.431 ; 5.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.694 ; 5.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.427 ; 5.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.442 ; 5.442 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 7.849 ; 7.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.884 ; 5.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.171 ; 6.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.526 ; 5.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.098 ; 6.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.411 ; 5.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.432 ; 5.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.143 ; 6.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.786 ; 5.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.171 ; 6.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.789 ; 5.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.037 ; 5.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.434 ; 5.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.992 ; 4.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.469 ; 5.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.373 ; 5.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.413 ; 5.413 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 4.878 ; 4.878 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.697 ; 5.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.698 ; 5.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 4.988 ; 4.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.481 ; 5.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.759 ; 4.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.682 ; 5.682 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.675 ; 5.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.865 ; 4.865 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.487 ; 5.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.356 ; 4.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.339 ; 7.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.916 ; 7.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 9.228 ; 9.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.947 ; 8.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.905 ; 8.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 9.228 ; 9.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 9.069 ; 9.069 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.517 ; 6.517 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.398 ; 7.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.192 ; 7.192 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.362 ; 7.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.398 ; 7.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.324 ; 7.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 9.310 ; 9.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.989 ; 2.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.892 ; 0.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.874 ; 0.874 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.989 ; 2.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.810 ; 0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.752 ; 2.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.911 ; 0.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.669 ; 2.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.877 ; 0.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.073 ; 2.073 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.776 ; 0.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.093 ; 2.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.783 ; 0.783 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.658 ; 1.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.858 ; 0.858 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.662 ; 1.662 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.880 ; 0.880 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.351 ; 2.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.199 ; 1.199 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.647 ; 1.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.911 ; 0.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.041 ; 2.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.814 ; 0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.673 ; 1.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.795 ; 0.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.098 ; 2.098 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.830 ; 0.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.697 ; 1.697 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.852 ; 0.852 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.252 ; 1.252 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.384 ; 1.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.331 ; 1.331 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.794 ; 0.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.849 ; 8.849 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.428 ; 7.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.749 ; 6.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.601 ; 5.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.488 ; 5.488 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.114 ; 5.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.157 ; 5.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.113 ; 5.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.450 ; 5.450 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 4.984 ; 4.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.409 ; 5.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.601 ; 5.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.717 ; 4.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.135 ; 6.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.869 ; 5.869 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.872 ; 5.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.402 ; 5.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.093 ; 5.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.134 ; 6.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.787 ; 5.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.750 ; 5.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.466 ; 5.466 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.102 ; 5.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.341 ; 5.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.972 ; 4.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.135 ; 5.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.454 ; 5.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.050 ; 5.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.023 ; 5.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.634 ; 4.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 6.135 ; 6.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.104 ; 5.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 6.069 ; 6.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.468 ; 5.468 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.977 ; 2.977 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.880 ; 0.880 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.862 ; 0.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.977 ; 2.977 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.798 ; 0.798 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.740 ; 2.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.657 ; 2.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.865 ; 0.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.061 ; 2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.764 ; 0.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 2.081 ; 2.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.771 ; 0.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.646 ; 1.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.846 ; 0.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.650 ; 1.650 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.868 ; 0.868 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.339 ; 2.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.187 ; 1.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.635 ; 1.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.029 ; 2.029 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.802 ; 0.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.661 ; 1.661 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.783 ; 0.783 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.086 ; 2.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.818 ; 0.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.685 ; 1.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.840 ; 0.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.240 ; 1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.372 ; 1.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.319 ; 1.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.782 ; 0.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.622 ; 5.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.427 ; 5.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.929 ; -4.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.520 ; -5.520 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -5.685 ; -5.685 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -5.654 ; -5.654 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.929 ; -4.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -5.068 ; -5.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -5.559 ; -5.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -5.312 ; -5.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -5.965 ; -5.965 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -5.674 ; -5.674 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -5.750 ; -5.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -5.052 ; -5.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -5.685 ; -5.685 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -6.100 ; -6.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.872 ; -4.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.084 ; -5.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.046 ; -5.046 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.336 ; -5.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -6.154 ; -6.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -4.995 ; -4.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.240 ; -5.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -4.872 ; -4.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -4.967 ; -4.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.883 ; -6.883 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.055 ; -7.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.883 ; -6.883 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.013 ; -7.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.336 ; -7.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.177 ; -7.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.393 ; -4.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.821 ; -4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -5.334 ; -5.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.973 ; -4.973 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.970 ; -4.970 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.985 ; -4.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.108 ; -5.108 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.373 ; -5.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -4.821 ; -4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.843 ; -4.843 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -7.528 ; -7.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.563 ; -5.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.035 ; -4.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.142 ; -5.142 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.125 ; -5.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.066 ; -5.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -4.766 ; -4.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -5.119 ; -5.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.157 ; -5.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.431 ; -5.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.517 ; -5.517 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.793 ; -4.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.504 ; -4.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.053 ; -5.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -4.183 ; -4.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.084 ; -5.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.454 ; -4.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.738 ; -4.738 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.544 ; -4.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.471 ; -4.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -4.450 ; -4.450 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.460 ; -4.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.457 ; -4.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.492 ; -4.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -4.287 ; -4.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -5.227 ; -5.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.929 ; -4.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.117 ; -4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.360 ; -4.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.434 ; -4.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -4.035 ; -4.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.325 ; -5.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -7.595 ; -7.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -7.778 ; -7.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.950 ; -7.950 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.778 ; -7.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.908 ; -7.908 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -8.231 ; -8.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.072 ; -8.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -6.196 ; -6.196 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -5.973 ; -5.973 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -6.174 ; -6.174 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.973 ; -5.973 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.324 ; -6.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.152 ; -6.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.938 ; -3.938 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.475 ; -0.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.591 ; -0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.573 ; -0.573 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.688 ; -2.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.509 ; -0.509 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.451 ; -2.451 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.610 ; -0.610 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.368 ; -2.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.576 ; -0.576 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.772 ; -1.772 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.475 ; -0.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.792 ; -1.792 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.357 ; -1.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.557 ; -0.557 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.361 ; -1.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.579 ; -0.579 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.050 ; -2.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.898 ; -0.898 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.346 ; -1.346 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.610 ; -0.610 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.740 ; -1.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.513 ; -0.513 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.372 ; -1.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.494 ; -0.494 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.797 ; -1.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.529 ; -0.529 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.396 ; -1.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.551 ; -0.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.951 ; -0.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.083 ; -1.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.030 ; -1.030 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -4.092 ; -4.092 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -6.060 ; -6.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.070 ; -5.070 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.396 ; -4.396 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.167 ; -5.167 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -4.793 ; -4.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -4.836 ; -4.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.792 ; -4.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -5.129 ; -5.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -4.663 ; -4.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -5.088 ; -5.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -5.280 ; -5.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -5.179 ; -5.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.396 ; -4.396 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.313 ; -4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.548 ; -5.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.551 ; -5.551 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.081 ; -5.081 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -4.772 ; -4.772 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -5.813 ; -5.813 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.466 ; -5.466 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.429 ; -5.429 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.145 ; -5.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.781 ; -4.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.020 ; -5.020 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.651 ; -4.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -4.814 ; -4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -5.133 ; -5.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -4.729 ; -4.729 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.702 ; -4.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.313 ; -4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -5.814 ; -5.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.783 ; -4.783 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -5.748 ; -5.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.926 ; -3.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.463 ; -0.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.579 ; -0.579 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.561 ; -0.561 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.676 ; -2.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.497 ; -0.497 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.439 ; -2.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.598 ; -0.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.356 ; -2.356 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.564 ; -0.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.760 ; -1.760 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.463 ; -0.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.780 ; -1.780 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.470 ; -0.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.345 ; -1.345 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.545 ; -0.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.349 ; -1.349 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.567 ; -0.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.038 ; -2.038 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.886 ; -0.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.334 ; -1.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.598 ; -0.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.728 ; -1.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.501 ; -0.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.360 ; -1.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.785 ; -1.785 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.517 ; -0.517 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.384 ; -1.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.539 ; -0.539 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.939 ; -0.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.071 ; -1.071 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.018 ; -1.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -4.080 ; -4.080 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.912 ; -4.912 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.314  ; 9.314  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.257  ; 9.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.005 ; 10.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.162  ; 8.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.124  ; 8.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.963  ; 8.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.893  ; 8.893  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.005 ; 10.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.163  ; 8.163  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.640  ; 8.640  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.607  ; 8.607  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.265 ; 12.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.130 ; 11.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.232 ; 11.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.772 ; 10.772 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.334 ; 11.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.976 ; 11.976 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.979 ; 10.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.224 ; 11.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.211 ; 11.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.226 ; 11.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.127 ; 11.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.016 ; 10.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.001 ; 11.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.024 ; 12.024 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.668 ; 11.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.132 ; 12.132 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.298 ; 11.298 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.393 ; 11.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.152 ; 10.152 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.602  ; 9.602  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.421  ; 9.421  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.360 ; 10.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.971 ; 11.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.847 ; 10.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.771 ; 10.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.572 ; 10.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.265 ; 12.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.897  ; 9.897  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.705  ; 9.705  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.043 ; 10.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.086 ; 10.086 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.060 ; 11.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.672  ; 9.672  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 10.021 ; 10.021 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 13.935 ; 13.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.263 ; 12.263 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.035 ; 12.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.305 ; 12.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.242 ; 12.242 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.104 ; 13.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.759 ; 11.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.784 ; 12.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.332 ; 12.332 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.396 ; 12.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.443 ; 12.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 13.559 ; 13.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.935 ; 13.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.278 ; 12.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.495 ; 11.495 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.796 ; 12.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 12.300 ; 12.300 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 12.877 ; 12.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.407 ; 13.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.305 ; 13.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.347 ; 13.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.840 ; 12.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.689 ; 11.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.032 ; 12.032 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.407 ; 12.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.045 ; 12.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.728 ; 13.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.060 ; 12.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 11.696 ; 11.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.698 ; 11.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.692 ; 11.692 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.635 ; 11.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.775 ; 11.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 10.269 ; 10.269 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.671 ; 13.671 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.564 ; 10.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.556  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.384  ; 8.384  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.556  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.605 ; 12.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.894 ; 11.894 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 10.704 ; 10.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.713  ; 9.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 11.310 ; 11.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.581 ; 11.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 11.534 ; 11.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.605 ; 12.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.969  ; 8.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.566  ; 9.566  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.405  ; 8.405  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.246 ; 12.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 9.330  ; 9.330  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 9.300  ; 9.300  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.490 ; 10.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 9.604  ; 9.604  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.448 ; 10.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.811  ; 9.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.808 ; 10.808 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.657  ; 9.657  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.502 ; 10.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.114 ; 10.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.801 ; 11.801 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.225 ; 12.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 9.711  ; 9.711  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 8.931  ; 8.931  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.270 ; 10.270 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.959  ; 9.959  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.030 ; 11.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.059 ; 11.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.995 ; 10.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.995 ; 10.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.862 ; 10.862 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 9.692  ; 9.692  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.584  ; 9.584  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 10.545 ; 10.545 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 10.399 ; 10.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.246 ; 12.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 9.355  ; 9.355  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.470 ; 10.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.822 ; 10.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.473 ; 10.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.274 ; 10.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.947 ; 13.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.397 ; 11.397 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.421 ; 11.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.317 ; 12.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.254 ; 12.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.640 ; 12.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.413 ; 11.413 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.796 ; 12.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.444 ; 11.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.083 ; 12.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.104 ; 12.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.571 ; 13.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.947 ; 13.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.521 ; 11.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.770 ; 10.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.126 ; 12.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.505 ; 11.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.889 ; 12.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.877 ; 12.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.317 ; 13.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.724 ; 12.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.852 ; 12.852 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.779 ; 11.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.057 ; 12.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.740 ; 13.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.072 ; 12.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.277 ; 11.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.710 ; 11.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.704 ; 11.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.647 ; 11.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.361 ; 11.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.683 ; 13.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.069  ; 9.069  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 12.923 ; 12.923 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 10.523 ; 10.523 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.590 ; 11.590 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.696 ; 11.696 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.911 ; 11.911 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.372 ; 12.372 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.618 ; 11.618 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.923 ; 12.923 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.398 ; 11.398 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.499 ; 11.499 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.206 ; 12.206 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 10.582 ; 10.582 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.519 ; 11.519 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.130 ; 11.130 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.361 ; 11.361 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.420 ; 10.420 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.189 ; 10.189 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.481 ; 10.481 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.115 ; 10.115 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 10.215 ; 10.215 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.267 ; 10.267 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.128 ; 10.128 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.217 ; 12.217 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.163 ; 10.163 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.365 ; 10.365 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.841  ; 9.841  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.307 ; 10.307 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.638  ; 9.638  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 9.691  ; 9.691  ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.314  ; 9.314  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.257  ; 9.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.391  ; 7.391  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.710  ; 7.710  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.391  ; 7.391  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.803  ; 8.803  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.501  ; 7.501  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.062  ; 8.062  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.326  ; 9.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.163  ; 8.163  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.640  ; 8.640  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.607  ; 8.607  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.273  ; 7.273  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 8.111  ; 8.111  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 8.264  ; 8.264  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.450  ; 8.450  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 7.273  ; 7.273  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.112  ; 8.112  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.153  ; 8.153  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.546  ; 8.546  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 7.322  ; 7.322  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 7.435  ; 7.435  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.942  ; 8.942  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 7.562  ; 7.562  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 7.994  ; 7.994  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.504  ; 9.504  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.104  ; 9.104  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.512 ; 10.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.341  ; 9.341  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.113  ; 9.113  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 8.851  ; 8.851  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.433  ; 8.433  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 8.466  ; 8.466  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.919  ; 8.919  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.231  ; 9.231  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 7.479  ; 7.479  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.182  ; 8.182  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.464  ; 9.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.360  ; 8.360  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.296  ; 8.296  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 8.523  ; 8.523  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.322  ; 8.322  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.843  ; 8.843  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.124  ; 8.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 8.223  ; 8.223  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.957  ; 9.957  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.439  ; 7.439  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 8.301  ; 8.301  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 8.456  ; 8.456  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.237  ; 9.237  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 8.809  ; 8.809  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.652  ; 9.652  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.389  ; 9.389  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.683  ; 9.683  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 8.861  ; 8.861  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.392  ; 8.392  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.157  ; 8.157  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.365  ; 8.365  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 8.804  ; 8.804  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.423  ; 8.423  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 7.749  ; 7.749  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.843  ; 8.843  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 8.351  ; 8.351  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.953  ; 8.953  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.517  ; 9.517  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.403  ; 8.403  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.344  ; 9.344  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.672  ; 8.672  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 8.584  ; 8.584  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.368  ; 8.368  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.076  ; 8.076  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.155  ; 9.155  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.401  ; 9.401  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.324  ; 8.324  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 7.439  ; 7.439  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.352  ; 8.352  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.767  ; 8.767  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.357  ; 8.357  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.466  ; 9.466  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 7.069  ; 7.069  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 8.452  ; 8.452  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.272 ; 10.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.556  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.040  ; 8.040  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.556  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.215  ; 8.215  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.138  ; 9.138  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.469  ; 8.469  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.215  ; 8.215  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.098  ; 9.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.986  ; 8.986  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.611  ; 8.611  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.963  ; 9.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 6.803  ; 6.803  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 8.646  ; 8.646  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.405  ; 8.405  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.328  ; 7.328  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 8.956  ; 8.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 8.926  ; 8.926  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.116 ; 10.116 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 9.230  ; 9.230  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.074 ; 10.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.437  ; 9.437  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.434 ; 10.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.283  ; 9.283  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.128 ; 10.128 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 9.740  ; 9.740  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.427 ; 11.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.851 ; 11.851 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 9.337  ; 9.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 8.549  ; 8.549  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 9.593  ; 9.593  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 8.856  ; 8.856  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 8.629  ; 8.629  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 8.934  ; 8.934  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 8.085  ; 8.085  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 8.909  ; 8.909  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 7.376  ; 7.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 8.282  ; 8.282  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 7.662  ; 7.662  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 7.767  ; 7.767  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 9.099  ; 9.099  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.768  ; 8.768  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 8.204  ; 8.204  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 7.677  ; 7.677  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 7.793  ; 7.793  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 7.328  ; 7.328  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.099 ; 10.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.900  ; 9.900  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.770 ; 10.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.397 ; 11.397 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.421 ; 11.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.317 ; 12.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.254 ; 12.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.640 ; 12.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.413 ; 11.413 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.796 ; 12.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.444 ; 11.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.083 ; 12.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.104 ; 12.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.571 ; 13.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.947 ; 13.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.521 ; 11.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.770 ; 10.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.126 ; 12.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.505 ; 11.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.889 ; 12.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.877 ; 12.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.317 ; 13.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.724 ; 12.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.852 ; 12.852 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.779 ; 11.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.057 ; 12.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.740 ; 13.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.072 ; 12.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.277 ; 11.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.710 ; 11.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.704 ; 11.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.647 ; 11.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.361 ; 11.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.711 ; 12.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.069  ; 9.069  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 9.638  ; 9.638  ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 10.523 ; 10.523 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.590 ; 11.590 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.696 ; 11.696 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.911 ; 11.911 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.372 ; 12.372 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.618 ; 11.618 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.923 ; 12.923 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.398 ; 11.398 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.499 ; 11.499 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.206 ; 12.206 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 10.582 ; 10.582 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.519 ; 11.519 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.130 ; 11.130 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.361 ; 11.361 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.420 ; 10.420 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.189 ; 10.189 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.481 ; 10.481 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.115 ; 10.115 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 10.215 ; 10.215 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.267 ; 10.267 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.128 ; 10.128 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.217 ; 12.217 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.163 ; 10.163 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.365 ; 10.365 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.841  ; 9.841  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.307 ; 10.307 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.638  ; 9.638  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 9.691  ; 9.691  ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.426 ; 13.426 ;        ;
; fiBENn     ; fbCTRLn     ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
; fiBENn     ; fbTENn      ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.426 ; 13.426 ;        ;
; fiBENn     ; fbCTRLn     ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
; fiBENn     ; fbTENn      ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.252 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.156 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.474 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.474 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 11.849 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 12.455 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 11.849 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 12.465 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.687 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 12.465 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 11.631 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.416 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 11.631 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.416 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 11.661 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.027 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.246 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.027 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 11.651 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.047 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.382 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.023 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.246 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.983 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.382 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.983 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.236 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 11.771 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.156 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 11.771 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.156 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 11.567 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.180 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 11.567 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.252 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.391  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.709 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.709 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.084 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.690 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.084 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.700 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.922  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.700 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.866  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.651 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.866  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.651 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.896  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.262 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.481  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.262 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.886  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.282 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.617  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.258 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.481  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.218 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.617  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.218 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.471  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.391  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.391  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.802  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.415  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.802  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.767  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.250  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.568  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.568  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.943  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.549  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.943  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.559  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 7.781  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.559  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.725  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.510  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.725  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.510  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.755  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.121  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.340  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.121  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.745  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.141  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.476  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.117  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.340  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.077  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.476  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.077  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.330  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 7.865  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.250  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 7.865  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.250  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.661  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.274  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.661  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.767  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.017  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.335 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.335 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.710  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.316 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.710  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.326 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.548  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.326 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.492  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.492  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.522  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.888  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.107  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.888  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.512  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 9.908  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.243  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 9.884  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.107  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 9.844  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.243  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 9.844  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.097  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.632  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.017  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.632  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.017  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.428  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.041  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.428  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.252    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.156    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.474    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.474    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 11.849    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 12.455    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 11.849    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 12.465    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.687    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 12.465    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 11.631    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.416    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 11.631    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.416    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 11.661    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.027    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.246    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.027    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 11.651    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.047    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.382    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.023    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.246    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.983    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.382    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.983    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.236    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 11.771    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.156    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 11.771    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.156    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 11.567    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.180    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 11.567    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.252    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.391     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.709    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.709    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.084    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.690    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.084    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.700    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.922     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.700    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.866     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.651    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.866     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.651    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.896     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.262    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.481     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.262    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.886     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.282    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.258    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.481     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.218    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.218    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.471     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.006    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.391     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.006    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.391     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.802     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.415     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.802     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.767     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.250     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.568     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.568     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.943     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.549     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.943     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.559     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 7.781     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.559     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.725     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.510     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.725     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.510     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.755     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.121     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.340     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.121     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.745     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.141     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.476     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.117     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.340     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.077     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.476     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.077     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.330     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 7.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.250     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 7.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.250     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.661     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.274     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.661     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.767     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.017     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.335    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.335    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.710     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.316    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.710     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.326    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.548     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.326    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.492     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.277    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.492     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.277    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.522     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.888     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.107     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.888     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.512     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 9.908     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.243     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 9.884     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.107     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 9.844     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.243     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 9.844     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.097     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.632     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.017     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.632     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.017     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.428     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.041     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.428     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.031  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.219  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 5.261  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.170 ; 0.000         ;
; inst85                                   ; 23.554 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.077 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.216 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.222 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.235 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.940  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 9.685  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.660 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.404 ; 0.000         ;
; inst85                                   ; 11.712 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.116  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.153  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.258  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.623  ; 0.000         ;
; inst85                                   ; 12.705 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.630 ; 2.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.589 ; 2.589 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.526 ; 2.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.514 ; 2.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.379 ; 2.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.414 ; 2.414 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.493 ; 2.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.505 ; 2.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.630 ; 2.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.537 ; 2.537 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.569 ; 2.569 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.434 ; 2.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.552 ; 2.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.869 ; 2.869 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 3.039 ; 3.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.761 ; 2.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.745 ; 2.745 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 3.011 ; 3.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 3.039 ; 3.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.702 ; 2.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.913 ; 2.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.758 ; 2.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.753 ; 2.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.150 ; 3.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.093 ; 3.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.027 ; 3.027 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.077 ; 3.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.150 ; 3.150 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.124 ; 3.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.213 ; 2.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.681 ; 2.681 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.576 ; 2.576 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.664 ; 2.664 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.348 ; 2.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.416 ; 2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.320 ; 2.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 3.303 ; 3.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.511 ; 2.511 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.651 ; 2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.422 ; 2.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.590 ; 2.590 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.358 ; 2.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.374 ; 2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.628 ; 2.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.546 ; 2.546 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.651 ; 2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.499 ; 2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.202 ; 2.202 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.353 ; 2.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.178 ; 2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.371 ; 2.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.329 ; 2.329 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.344 ; 2.344 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.161 ; 2.161 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.431 ; 2.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.169 ; 2.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.449 ; 2.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.178 ; 2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.367 ; 2.367 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.108 ; 2.108 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.431 ; 2.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.325 ; 2.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.418 ; 2.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.123 ; 2.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.372 ; 2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.959 ; 1.959 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.036 ; 3.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.356 ; 3.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.764 ; 3.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.707 ; 3.707 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.641 ; 3.641 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.691 ; 3.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.764 ; 3.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.738 ; 3.738 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.824 ; 2.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.095 ; 3.095 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.095 ; 3.095 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.073 ; 3.073 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.094 ; 3.094 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.069 ; 3.069 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.848 ; 3.848 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.174 ; 1.174 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.386 ; 0.386 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.379 ; 0.379 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.174 ; 1.174 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.340 ; 0.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.093 ; 1.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.404 ; 0.404 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.063 ; 1.063 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.386 ; 0.386 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.854 ; 0.854 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.330 ; 0.330 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.868 ; 0.868 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.333 ; 0.333 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.687 ; 0.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.372 ; 0.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.673 ; 0.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.378 ; 0.378 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.924 ; 0.924 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.481 ; 0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.674 ; 0.674 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.384 ; 0.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.819 ; 0.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.334 ; 0.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.693 ; 0.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.329 ; 0.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.844 ; 0.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.351 ; 0.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.701 ; 0.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.358 ; 0.358 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.508 ; 0.508 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.528 ; 0.528 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.546 ; 0.546 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.326 ; 0.326 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.706 ; 3.706 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.086 ; 3.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.856 ; 2.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.389 ; 2.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.384 ; 2.384 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.242 ; 2.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.262 ; 2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.234 ; 2.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.366 ; 2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.170 ; 2.170 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.345 ; 2.345 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.389 ; 2.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.379 ; 2.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.083 ; 2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.621 ; 2.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.547 ; 2.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.548 ; 2.548 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.349 ; 2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.249 ; 2.249 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.621 ; 2.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.476 ; 2.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.393 ; 2.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.243 ; 2.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.300 ; 2.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.168 ; 2.168 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.231 ; 2.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.361 ; 2.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.222 ; 2.222 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.184 ; 2.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.055 ; 2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.603 ; 2.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.236 ; 2.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.592 ; 2.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.234 ; 2.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.184 ; 1.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.396 ; 0.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.389 ; 0.389 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.184 ; 1.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.350 ; 0.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.103 ; 1.103 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.414 ; 0.414 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.073 ; 1.073 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.396 ; 0.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.864 ; 0.864 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.340 ; 0.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.878 ; 0.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.343 ; 0.343 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.697 ; 0.697 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.382 ; 0.382 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.683 ; 0.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.388 ; 0.388 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.934 ; 0.934 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.491 ; 0.491 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.684 ; 0.684 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.394 ; 0.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.829 ; 0.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.344 ; 0.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.703 ; 0.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.339 ; 0.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.854 ; 0.854 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.361 ; 0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.711 ; 0.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.368 ; 0.368 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.518 ; 0.518 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.538 ; 0.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.556 ; 0.556 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.336 ; 0.336 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.313 ; 2.313 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.316 ; 2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.467 ; -2.467 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.292 ; -2.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.371 ; -2.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.508 ; -2.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.394 ; -2.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.357 ; -2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.553 ; -2.553 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.633 ; -2.633 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.905 ; -2.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.971 ; -2.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.905 ; -2.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.955 ; -2.955 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.028 ; -3.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.002 ; -3.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.179 ; -2.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -3.181 ; -3.181 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.389 ; -2.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.837 ; -1.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.259 ; -2.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.226 ; -2.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.273 ; -2.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.356 ; -2.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.406 ; -2.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.124 ; -2.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.036 ; -2.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.216 ; -2.216 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.207 ; -2.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.030 ; -2.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.006 ; -2.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.914 ; -1.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.975 ; -1.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.837 ; -1.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.301 ; -2.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.234 ; -3.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.288 ; -3.288 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.354 ; -3.354 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.288 ; -3.288 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.338 ; -3.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.411 ; -3.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.385 ; -3.385 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.702 ; -2.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.590 ; -2.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.696 ; -2.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.590 ; -2.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.733 ; -2.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.656 ; -2.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.566 ; -1.566 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.216 ; -0.216 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.269 ; -0.269 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.064 ; -1.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.983 ; -0.983 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.294 ; -0.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.953 ; -0.953 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.758 ; -0.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.223 ; -0.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.577 ; -0.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.262 ; -0.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.563 ; -0.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.268 ; -0.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.371 ; -0.371 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.564 ; -0.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.274 ; -0.274 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.709 ; -0.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.224 ; -0.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.583 ; -0.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.219 ; -0.219 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.591 ; -0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.248 ; -0.248 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.398 ; -0.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.418 ; -0.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.436 ; -0.436 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.216 ; -0.216 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.645 ; -1.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.565 ; -2.565 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.225 ; -2.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.223 ; -2.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.933 ; -1.933 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.426 ; -2.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.127 ; -2.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.499 ; -2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.373 ; -2.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.178 ; -2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.046 ; -2.046 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.109 ; -2.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.100 ; -2.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.062 ; -2.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.933 ; -1.933 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.481 ; -2.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.576 ; -1.576 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.226 ; -0.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.286 ; -0.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.279 ; -0.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.074 ; -1.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.240 ; -0.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.993 ; -0.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.304 ; -0.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.963 ; -0.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.286 ; -0.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.754 ; -0.754 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.768 ; -0.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.233 ; -0.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.587 ; -0.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.272 ; -0.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.573 ; -0.573 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.278 ; -0.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.824 ; -0.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.381 ; -0.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.574 ; -0.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.234 ; -0.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.593 ; -0.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.229 ; -0.229 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.251 ; -0.251 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.601 ; -0.601 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.258 ; -0.258 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.408 ; -0.408 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.428 ; -0.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.446 ; -0.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.226 ; -0.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.655 ; -1.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.936 ; 3.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.602 ; 3.602 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.551 ; 3.551 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.490 ; 3.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.839 ; 3.839 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.904 ; 3.904 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.843 ; 3.843 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.527 ; 3.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.872 ; 3.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.158 ; 5.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.785 ; 4.785 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.794 ; 4.794 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.597 ; 4.597 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.827 ; 4.827 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.092 ; 5.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.729 ; 4.729 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.744 ; 4.744 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.792 ; 4.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.758 ; 4.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.735 ; 4.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.331 ; 4.331 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.734 ; 4.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.110 ; 5.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.146 ; 5.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.764 ; 4.764 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.852 ; 4.852 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.353 ; 4.353 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.128 ; 4.128 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.074 ; 4.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.480 ; 4.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.068 ; 5.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.617 ; 4.617 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.594 ; 4.594 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.528 ; 4.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.158 ; 5.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.287 ; 4.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.192 ; 4.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.344 ; 4.344 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.336 ; 4.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.684 ; 4.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.189 ; 4.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.335 ; 4.335 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.061 ; 6.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.185 ; 5.185 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.090 ; 5.090 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.450 ; 5.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.405 ; 5.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.552 ; 5.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.097 ; 5.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.591 ; 5.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.193 ; 5.193 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.332 ; 5.332 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.350 ; 5.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.916 ; 5.916 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 6.061 ; 6.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.164 ; 5.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.861 ; 4.861 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.360 ; 5.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.167 ; 5.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.613 ; 5.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.652 ; 5.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.796 ; 5.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.580 ; 5.580 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.574 ; 5.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.187 ; 5.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.216 ; 5.216 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 5.435 ; 5.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.312 ; 5.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.958 ; 5.958 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.308 ; 5.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.011 ; 5.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.182 ; 5.182 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.168 ; 5.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.154 ; 5.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.068 ; 5.068 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.412 ; 4.412 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.910 ; 5.910 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.422 ; 4.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.493 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.723 ; 3.723 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.223 ; 5.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 5.004 ; 5.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.575 ; 4.575 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.107 ; 4.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.768 ; 4.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.849 ; 4.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.846 ; 4.846 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.223 ; 5.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.863 ; 3.863 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.131 ; 4.131 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.650 ; 3.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.136 ; 5.136 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.047 ; 4.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.026 ; 4.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.457 ; 4.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.139 ; 4.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.469 ; 4.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.216 ; 4.216 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.569 ; 4.569 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.179 ; 4.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.443 ; 4.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.335 ; 4.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.963 ; 4.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.136 ; 5.136 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.175 ; 4.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.932 ; 3.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.419 ; 4.419 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.244 ; 4.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.667 ; 4.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.735 ; 4.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.685 ; 4.685 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.676 ; 4.676 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.572 ; 4.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.179 ; 4.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.142 ; 4.142 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.465 ; 4.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.401 ; 4.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.121 ; 5.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.420 ; 4.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.027 ; 4.027 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.425 ; 4.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.564 ; 4.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.421 ; 4.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.381 ; 4.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.051 ; 6.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.078 ; 5.078 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.080 ; 5.080 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.542 ; 5.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.087 ; 5.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.581 ; 5.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.105 ; 5.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.322 ; 5.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.340 ; 5.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.906 ; 5.906 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.051 ; 6.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.110 ; 5.110 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.824 ; 4.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.301 ; 5.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.068 ; 5.068 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.642 ; 5.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.570 ; 5.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.564 ; 5.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.177 ; 5.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.206 ; 5.206 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.302 ; 5.302 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.948 ; 5.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.298 ; 5.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.001 ; 5.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.144 ; 5.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.058 ; 5.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.900 ; 5.900 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 5.488 ; 5.488 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.635 ; 4.635 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.613 ; 4.613 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.979 ; 4.979 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.063 ; 5.063 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.135 ; 5.135 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.027 ; 5.027 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.311 ; 5.311 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.994 ; 4.994 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.488 ; 5.488 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.917 ; 4.917 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.966 ; 4.966 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.216 ; 5.216 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.611 ; 4.611 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.968 ; 4.968 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.894 ; 4.894 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.536 ; 4.536 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.425 ; 4.425 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.543 ; 4.543 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.442 ; 4.442 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.955 ; 4.955 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.395 ; 4.395 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.204 ; 5.204 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.436 ; 4.436 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.511 ; 4.511 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.302 ; 4.302 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.485 ; 4.485 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.215 ; 4.215 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.268 ; 4.268 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.936 ; 3.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.422 ; 3.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.490 ; 3.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.795 ; 3.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.295 ; 3.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.488 ; 3.488 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.945 ; 3.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.527 ; 3.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.872 ; 3.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.253 ; 3.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.650 ; 3.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.691 ; 3.691 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.730 ; 3.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.253 ; 3.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.579 ; 3.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.666 ; 3.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.758 ; 3.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.290 ; 3.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.302 ; 3.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.903 ; 3.903 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.335 ; 3.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.504 ; 3.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.125 ; 4.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.510 ; 4.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.118 ; 4.118 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.000 ; 4.000 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.893 ; 3.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.693 ; 3.693 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.718 ; 3.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.906 ; 3.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.039 ; 4.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.320 ; 3.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.103 ; 4.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.684 ; 3.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.669 ; 3.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.739 ; 3.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.671 ; 3.671 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.860 ; 3.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.641 ; 3.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.310 ; 3.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.713 ; 3.713 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.757 ; 3.757 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.980 ; 3.980 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.846 ; 3.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.175 ; 4.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.173 ; 4.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.689 ; 3.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.584 ; 3.584 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.672 ; 3.672 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.845 ; 3.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.709 ; 3.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.440 ; 3.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.866 ; 3.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.688 ; 3.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.895 ; 3.895 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.137 ; 4.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.693 ; 3.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.027 ; 4.027 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.775 ; 3.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.765 ; 3.765 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.654 ; 3.654 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.532 ; 3.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.950 ; 3.950 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.060 ; 4.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.665 ; 3.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.310 ; 3.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.668 ; 3.668 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.818 ; 3.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.641 ; 3.641 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.091 ; 4.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.152 ; 3.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.718 ; 3.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.493 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.595 ; 3.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.587 ; 3.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.969 ; 3.969 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.587 ; 3.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.919 ; 3.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.876 ; 3.876 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.734 ; 3.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.051 ; 3.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.771 ; 3.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.650 ; 3.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.269 ; 3.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 3.877 ; 3.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.308 ; 4.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 3.990 ; 3.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.067 ; 4.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.420 ; 4.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.030 ; 4.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.294 ; 4.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.186 ; 4.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.814 ; 4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.987 ; 4.987 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.025 ; 4.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.721 ; 3.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.118 ; 4.118 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.902 ; 3.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.782 ; 3.782 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.914 ; 3.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.565 ; 3.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.892 ; 3.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.284 ; 3.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.669 ; 3.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.426 ; 3.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.433 ; 3.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.626 ; 3.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.395 ; 3.395 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.437 ; 3.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.269 ; 3.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.232 ; 4.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.824 ; 4.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.078 ; 5.078 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.080 ; 5.080 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.542 ; 5.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.087 ; 5.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.581 ; 5.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.105 ; 5.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.322 ; 5.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.340 ; 5.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.906 ; 5.906 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.051 ; 6.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.110 ; 5.110 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.824 ; 4.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.301 ; 5.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.068 ; 5.068 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.642 ; 5.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.570 ; 5.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.564 ; 5.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.177 ; 5.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.206 ; 5.206 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.302 ; 5.302 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.948 ; 5.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.298 ; 5.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.001 ; 5.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.144 ; 5.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.058 ; 5.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.537 ; 5.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.215 ; 4.215 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.635 ; 4.635 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.613 ; 4.613 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.979 ; 4.979 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.063 ; 5.063 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.135 ; 5.135 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.027 ; 5.027 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.311 ; 5.311 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.994 ; 4.994 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.488 ; 5.488 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.917 ; 4.917 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.966 ; 4.966 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.216 ; 5.216 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.611 ; 4.611 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.968 ; 4.968 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.894 ; 4.894 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.536 ; 4.536 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.425 ; 4.425 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.543 ; 4.543 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.442 ; 4.442 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.955 ; 4.955 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.395 ; 4.395 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.204 ; 5.204 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.436 ; 4.436 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.511 ; 4.511 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.302 ; 4.302 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.485 ; 4.485 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.215 ; 4.215 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.268 ; 4.268 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.853 ; 5.853 ;       ;
; fiBENn     ; fbCTRLn     ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; fiBENn     ; fbTENn      ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.853 ; 5.853 ;       ;
; fiBENn     ; fbCTRLn     ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; fiBENn     ; fbTENn      ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.251 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.562 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.113 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.113 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.846 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.097 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.846 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.107 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.798 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.107 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.760 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.067 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.760 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.067 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.778 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.920 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.628 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.920 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.768 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.932 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.651 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.910 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.628 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.890 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.651 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.890 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.811 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.562 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.811 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.562 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.729 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.576 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.729 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.251 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.925 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.476 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.476 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.209 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.460 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.209 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.470 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.161 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.470 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.123 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.430 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.123 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.430 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.141 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.283 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.991 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.283 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.131 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.295 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.014 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.273 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.991 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.253 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.014 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.253 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.981 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.174 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.925 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.174 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.925 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.092 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.939 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.092 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.694 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.070 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.621 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.621 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.354 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.605 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.354 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.615 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.306 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.615 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.268 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.575 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.268 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.575 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.286 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.428 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.136 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.428 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.276 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.440 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.159 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.418 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.136 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.398 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.159 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.398 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.126 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.319 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.070 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.319 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.070 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.237 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.084 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.237 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.694 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.776 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.327 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.327 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.060 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.311 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.060 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.321 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.012 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.321 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.281 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.281 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.992 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.134 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.842 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.134 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.982 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.146 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.865 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.124 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.842 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.104 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.865 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.104 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.832 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.025 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.776 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.025 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.776 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.943 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.790 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.943 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.251     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.562     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.113     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.113     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.846     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.097     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.846     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.107     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.798     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.107     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.760     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.067     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.760     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.067     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.778     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.920     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.628     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.920     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.768     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.932     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.651     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.910     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.628     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.890     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.651     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.890     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.811     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.562     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.811     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.562     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.729     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.576     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.729     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.251     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.925     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.476     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.476     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.209     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.460     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.209     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.470     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.161     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.470     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.123     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.430     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.123     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.430     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.141     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.283     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.991     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.283     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.131     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.295     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.014     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.273     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.991     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.253     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.014     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.253     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.981     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.174     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.925     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.174     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.925     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.092     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.939     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.092     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.694     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.070     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.621     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.621     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.354     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.605     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.354     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.615     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.306     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.615     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.268     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.575     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.268     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.575     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.286     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.428     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.136     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.428     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.276     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.440     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.159     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.418     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.136     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.398     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.159     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.398     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.126     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.070     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.070     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.237     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.084     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.237     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.694     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.776     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.327     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.327     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.060     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.311     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.060     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.321     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.012     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.321     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.281     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.281     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.992     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.134     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.842     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.134     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.982     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.146     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.865     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.124     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.842     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.104     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.865     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.104     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.832     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.025     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.776     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.025     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.776     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.943     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.790     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.943     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 0.708  ; 0.077 ; 0.443    ; 0.116   ; 2.305               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 4.052  ; 0.077 ; 6.114    ; 0.153   ; 11.092              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 3.814  ; 0.235 ; 10.082   ; 0.258   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 7.279  ; 0.216 ; 8.130    ; 0.116   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.708  ; 0.222 ; 0.443    ; 0.623   ; 2.305               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.049 ; 0.378 ; 10.865   ; 12.705  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.286 ; 6.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.841 ; 5.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 6.006 ; 6.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.975 ; 5.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 5.250 ; 5.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.389 ; 5.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.880 ; 5.880 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.633 ; 5.633 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 6.286 ; 6.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.071 ; 6.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.373 ; 5.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 6.006 ; 6.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.421 ; 6.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.332 ; 7.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.058 ; 6.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.031 ; 6.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.626 ; 6.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.332 ; 7.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.002 ; 6.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.549 ; 6.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.229 ; 6.229 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.232 ; 6.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.657 ; 7.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.376 ; 7.376 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.204 ; 7.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.334 ; 7.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.657 ; 7.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.498 ; 7.498 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.892 ; 4.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.571 ; 6.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.571 ; 6.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.347 ; 6.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.130 ; 6.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.294 ; 6.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.431 ; 5.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.694 ; 5.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.427 ; 5.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.442 ; 5.442 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 7.849 ; 7.849 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.884 ; 5.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.171 ; 6.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.526 ; 5.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.098 ; 6.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.411 ; 5.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.432 ; 5.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.143 ; 6.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.786 ; 5.786 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.171 ; 6.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.789 ; 5.789 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.037 ; 5.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.434 ; 5.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.992 ; 4.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.469 ; 5.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.373 ; 5.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.413 ; 5.413 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 4.878 ; 4.878 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.697 ; 5.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.698 ; 5.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 4.988 ; 4.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.481 ; 5.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 4.759 ; 4.759 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.682 ; 5.682 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.675 ; 5.675 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.865 ; 4.865 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.487 ; 5.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.356 ; 4.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.339 ; 7.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.916 ; 7.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 9.228 ; 9.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.947 ; 8.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.905 ; 8.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 9.228 ; 9.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 9.069 ; 9.069 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.517 ; 6.517 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.398 ; 7.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.192 ; 7.192 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.362 ; 7.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.398 ; 7.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.324 ; 7.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 9.310 ; 9.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.989 ; 2.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.892 ; 0.892 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 0.874 ; 0.874 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.989 ; 2.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.810 ; 0.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.752 ; 2.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.911 ; 0.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.669 ; 2.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.877 ; 0.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.073 ; 2.073 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.776 ; 0.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.093 ; 2.093 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.783 ; 0.783 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.658 ; 1.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.858 ; 0.858 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.662 ; 1.662 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.880 ; 0.880 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.351 ; 2.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.199 ; 1.199 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.647 ; 1.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.911 ; 0.911 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.041 ; 2.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.814 ; 0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.673 ; 1.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.795 ; 0.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.098 ; 2.098 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.830 ; 0.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.697 ; 1.697 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.852 ; 0.852 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.252 ; 1.252 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.384 ; 1.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.331 ; 1.331 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.794 ; 0.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.849 ; 8.849 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.428 ; 7.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.749 ; 6.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.601 ; 5.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.488 ; 5.488 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.114 ; 5.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.157 ; 5.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.113 ; 5.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.450 ; 5.450 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 4.984 ; 4.984 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.409 ; 5.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.601 ; 5.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.500 ; 5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.717 ; 4.717 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.135 ; 6.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.869 ; 5.869 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.872 ; 5.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.402 ; 5.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.093 ; 5.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.134 ; 6.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.787 ; 5.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.750 ; 5.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.466 ; 5.466 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.102 ; 5.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.341 ; 5.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.972 ; 4.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.135 ; 5.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.454 ; 5.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.050 ; 5.050 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.023 ; 5.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 4.634 ; 4.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 6.135 ; 6.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.104 ; 5.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 6.069 ; 6.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.468 ; 5.468 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.977 ; 2.977 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.880 ; 0.880 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 0.862 ; 0.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.977 ; 2.977 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.798 ; 0.798 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.740 ; 2.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.657 ; 2.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.865 ; 0.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.061 ; 2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.764 ; 0.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 2.081 ; 2.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.771 ; 0.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.646 ; 1.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.846 ; 0.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.650 ; 1.650 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.868 ; 0.868 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.339 ; 2.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.187 ; 1.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.635 ; 1.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.899 ; 0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.029 ; 2.029 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.802 ; 0.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.661 ; 1.661 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.783 ; 0.783 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.086 ; 2.086 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.818 ; 0.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.685 ; 1.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.840 ; 0.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.240 ; 1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.372 ; 1.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.319 ; 1.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.782 ; 0.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.622 ; 5.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.427 ; 5.427 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.467 ; -2.467 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.404 ; -2.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.392 ; -2.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.292 ; -2.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.371 ; -2.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.508 ; -2.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.394 ; -2.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.357 ; -2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.553 ; -2.553 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.633 ; -2.633 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.463 ; -2.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.905 ; -2.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.971 ; -2.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.905 ; -2.905 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.955 ; -2.955 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.028 ; -3.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.002 ; -3.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.179 ; -2.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.102 ; -2.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -3.181 ; -3.181 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.389 ; -2.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.837 ; -1.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.259 ; -2.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.226 ; -2.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.123 ; -2.123 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.248 ; -2.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.273 ; -2.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.356 ; -2.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.406 ; -2.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.124 ; -2.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.036 ; -2.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.216 ; -2.216 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.207 ; -2.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.030 ; -2.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.998 ; -1.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.011 ; -2.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.006 ; -2.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.914 ; -1.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.975 ; -1.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.837 ; -1.837 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.301 ; -2.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.234 ; -3.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.288 ; -3.288 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.354 ; -3.354 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.288 ; -3.288 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.338 ; -3.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.411 ; -3.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.385 ; -3.385 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.702 ; -2.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.590 ; -2.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.696 ; -2.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.590 ; -2.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.733 ; -2.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.656 ; -2.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.566 ; -1.566 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.216 ; -0.216 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.269 ; -0.269 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.064 ; -1.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.983 ; -0.983 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.294 ; -0.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.953 ; -0.953 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.276 ; -0.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.220 ; -0.220 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.758 ; -0.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.223 ; -0.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.577 ; -0.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.262 ; -0.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.563 ; -0.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.268 ; -0.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.371 ; -0.371 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.564 ; -0.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.274 ; -0.274 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.709 ; -0.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.224 ; -0.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.583 ; -0.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.219 ; -0.219 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.591 ; -0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.248 ; -0.248 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.398 ; -0.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.418 ; -0.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.436 ; -0.436 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.216 ; -0.216 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.645 ; -1.645 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.565 ; -2.565 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.225 ; -2.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.262 ; -2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.223 ; -2.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.267 ; -2.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.961 ; -1.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.933 ; -1.933 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.426 ; -2.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.227 ; -2.227 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.127 ; -2.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.499 ; -2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.373 ; -2.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.178 ; -2.178 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.046 ; -2.046 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.109 ; -2.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.100 ; -2.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.062 ; -2.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.933 ; -1.933 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.481 ; -2.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.576 ; -1.576 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.226 ; -0.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.286 ; -0.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -0.279 ; -0.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.074 ; -1.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.240 ; -0.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.993 ; -0.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.304 ; -0.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.963 ; -0.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.286 ; -0.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.754 ; -0.754 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.768 ; -0.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.233 ; -0.233 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.587 ; -0.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.272 ; -0.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.573 ; -0.573 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.278 ; -0.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.824 ; -0.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.381 ; -0.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.574 ; -0.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.284 ; -0.284 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.234 ; -0.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.593 ; -0.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.229 ; -0.229 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.744 ; -0.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.251 ; -0.251 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.601 ; -0.601 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.258 ; -0.258 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.408 ; -0.408 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.428 ; -0.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.446 ; -0.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.226 ; -0.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.655 ; -1.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.314  ; 9.314  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.257  ; 9.257  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.005 ; 10.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.162  ; 8.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.124  ; 8.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.963  ; 8.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.893  ; 8.893  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.005 ; 10.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.163  ; 8.163  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.640  ; 8.640  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.607  ; 8.607  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.265 ; 12.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.130 ; 11.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.232 ; 11.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.772 ; 10.772 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.334 ; 11.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.976 ; 11.976 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.979 ; 10.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.224 ; 11.224 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.211 ; 11.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 11.226 ; 11.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.127 ; 11.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.016 ; 10.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.001 ; 11.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.024 ; 12.024 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.668 ; 11.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.132 ; 12.132 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.298 ; 11.298 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.393 ; 11.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.152 ; 10.152 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.602  ; 9.602  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.421  ; 9.421  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.360 ; 10.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.971 ; 11.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.847 ; 10.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.771 ; 10.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.572 ; 10.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.265 ; 12.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.897  ; 9.897  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.705  ; 9.705  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.043 ; 10.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.086 ; 10.086 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.060 ; 11.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.672  ; 9.672  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 10.021 ; 10.021 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 13.935 ; 13.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.263 ; 12.263 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.035 ; 12.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.305 ; 12.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.242 ; 12.242 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.104 ; 13.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.759 ; 11.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.784 ; 12.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.332 ; 12.332 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.396 ; 12.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.443 ; 12.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 13.559 ; 13.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.935 ; 13.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.278 ; 12.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.495 ; 11.495 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.796 ; 12.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 12.300 ; 12.300 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 12.877 ; 12.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.407 ; 13.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.305 ; 13.305 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.347 ; 13.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.840 ; 12.840 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.689 ; 11.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.032 ; 12.032 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.407 ; 12.407 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.045 ; 12.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.728 ; 13.728 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.060 ; 12.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 11.696 ; 11.696 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.698 ; 11.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 11.692 ; 11.692 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.635 ; 11.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.775 ; 11.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 10.269 ; 10.269 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.671 ; 13.671 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.564 ; 10.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.556  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.384  ; 8.384  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.556  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.605 ; 12.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.894 ; 11.894 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 10.704 ; 10.704 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.713  ; 9.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 11.310 ; 11.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.581 ; 11.581 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 11.534 ; 11.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.605 ; 12.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.969  ; 8.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.566  ; 9.566  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.405  ; 8.405  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.246 ; 12.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 9.330  ; 9.330  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 9.300  ; 9.300  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.490 ; 10.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 9.604  ; 9.604  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.448 ; 10.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 9.811  ; 9.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.808 ; 10.808 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 9.657  ; 9.657  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.502 ; 10.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.114 ; 10.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.801 ; 11.801 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.225 ; 12.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 9.711  ; 9.711  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 8.931  ; 8.931  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.270 ; 10.270 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.959  ; 9.959  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.030 ; 11.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.059 ; 11.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.995 ; 10.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.995 ; 10.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.862 ; 10.862 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 9.692  ; 9.692  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.584  ; 9.584  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 10.545 ; 10.545 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 10.399 ; 10.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.246 ; 12.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.441 ; 10.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 9.355  ; 9.355  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.470 ; 10.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.822 ; 10.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.473 ; 10.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.274 ; 10.274 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.947 ; 13.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.397 ; 11.397 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.421 ; 11.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.317 ; 12.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.254 ; 12.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.640 ; 12.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.413 ; 11.413 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.796 ; 12.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.444 ; 11.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 12.083 ; 12.083 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.104 ; 12.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 13.571 ; 13.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 13.947 ; 13.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.521 ; 11.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.770 ; 10.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.126 ; 12.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.505 ; 11.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.889 ; 12.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.877 ; 12.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 13.317 ; 13.317 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.724 ; 12.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.852 ; 12.852 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.701 ; 11.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.779 ; 11.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.057 ; 12.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.740 ; 13.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.072 ; 12.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.277 ; 11.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.710 ; 11.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.704 ; 11.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.647 ; 11.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.361 ; 11.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.683 ; 13.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.069  ; 9.069  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 12.923 ; 12.923 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 10.523 ; 10.523 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.590 ; 11.590 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.696 ; 11.696 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.911 ; 11.911 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.736 ; 11.736 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.372 ; 12.372 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.618 ; 11.618 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.923 ; 12.923 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.398 ; 11.398 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.499 ; 11.499 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 12.206 ; 12.206 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 10.582 ; 10.582 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.519 ; 11.519 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.130 ; 11.130 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 11.361 ; 11.361 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.420 ; 10.420 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.189 ; 10.189 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.481 ; 10.481 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.115 ; 10.115 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 10.215 ; 10.215 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.267 ; 10.267 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 11.601 ; 11.601 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 10.128 ; 10.128 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.217 ; 12.217 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.163 ; 10.163 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.365 ; 10.365 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.841  ; 9.841  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.307 ; 10.307 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.638  ; 9.638  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 9.691  ; 9.691  ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.936 ; 3.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.422 ; 3.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.490 ; 3.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.795 ; 3.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.295 ; 3.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.488 ; 3.488 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.945 ; 3.945 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.527 ; 3.527 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.872 ; 3.872 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.253 ; 3.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.650 ; 3.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.691 ; 3.691 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.730 ; 3.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.253 ; 3.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.579 ; 3.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.666 ; 3.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.758 ; 3.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.290 ; 3.290 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.302 ; 3.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.903 ; 3.903 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.335 ; 3.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.504 ; 3.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.125 ; 4.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.510 ; 4.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.118 ; 4.118 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.000 ; 4.000 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.893 ; 3.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.693 ; 3.693 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.718 ; 3.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.906 ; 3.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.039 ; 4.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.320 ; 3.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.103 ; 4.103 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.684 ; 3.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.669 ; 3.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.739 ; 3.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.671 ; 3.671 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.860 ; 3.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.641 ; 3.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.310 ; 3.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 3.713 ; 3.713 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 3.757 ; 3.757 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.980 ; 3.980 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.846 ; 3.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.175 ; 4.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.113 ; 4.113 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.173 ; 4.173 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.885 ; 3.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.689 ; 3.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.584 ; 3.584 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.672 ; 3.672 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.845 ; 3.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.709 ; 3.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.440 ; 3.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.866 ; 3.866 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.688 ; 3.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.895 ; 3.895 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.137 ; 4.137 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.693 ; 3.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.027 ; 4.027 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.775 ; 3.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.765 ; 3.765 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.654 ; 3.654 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.532 ; 3.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.950 ; 3.950 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.060 ; 4.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.665 ; 3.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.310 ; 3.310 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.668 ; 3.668 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.818 ; 3.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.641 ; 3.641 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.091 ; 4.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.152 ; 3.152 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.718 ; 3.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.493 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.595 ; 3.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.587 ; 3.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.969 ; 3.969 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.690 ; 3.690 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.587 ; 3.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.919 ; 3.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.876 ; 3.876 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.734 ; 3.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.223 ; 4.223 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.051 ; 3.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.771 ; 3.771 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.650 ; 3.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.269 ; 3.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 3.877 ; 3.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.308 ; 4.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 3.990 ; 3.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.320 ; 4.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.067 ; 4.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.420 ; 4.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.030 ; 4.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.294 ; 4.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.186 ; 4.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.814 ; 4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.987 ; 4.987 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.025 ; 4.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.721 ; 3.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.118 ; 4.118 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 3.902 ; 3.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.782 ; 3.782 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.914 ; 3.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.565 ; 3.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.892 ; 3.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.284 ; 3.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.669 ; 3.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.426 ; 3.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.433 ; 3.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.626 ; 3.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.395 ; 3.395 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.437 ; 3.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.269 ; 3.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.232 ; 4.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.824 ; 4.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.078 ; 5.078 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.080 ; 5.080 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.542 ; 5.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.087 ; 5.087 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.581 ; 5.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.105 ; 5.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.322 ; 5.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.340 ; 5.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.906 ; 5.906 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.051 ; 6.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.110 ; 5.110 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.824 ; 4.824 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.301 ; 5.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.068 ; 5.068 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.642 ; 5.642 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.570 ; 5.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.564 ; 5.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.177 ; 5.177 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.206 ; 5.206 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.302 ; 5.302 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.948 ; 5.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.298 ; 5.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.001 ; 5.001 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.172 ; 5.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.144 ; 5.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.058 ; 5.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.537 ; 5.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.215 ; 4.215 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.635 ; 4.635 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.613 ; 4.613 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.979 ; 4.979 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.063 ; 5.063 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.396 ; 5.396 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.135 ; 5.135 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.027 ; 5.027 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.311 ; 5.311 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.994 ; 4.994 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.488 ; 5.488 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.917 ; 4.917 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 4.966 ; 4.966 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 5.216 ; 5.216 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.611 ; 4.611 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.968 ; 4.968 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.790 ; 4.790 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.894 ; 4.894 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.536 ; 4.536 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.425 ; 4.425 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.543 ; 4.543 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.442 ; 4.442 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.464 ; 4.464 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.955 ; 4.955 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.395 ; 4.395 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.204 ; 5.204 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.436 ; 4.436 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.511 ; 4.511 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.302 ; 4.302 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.485 ; 4.485 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.215 ; 4.215 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.268 ; 4.268 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.426 ; 13.426 ;        ;
; fiBENn     ; fbCTRLn     ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
; fiBENn     ; fbTENn      ; 13.814 ; 13.814 ; 13.814 ; 13.814 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.853 ; 5.853 ;       ;
; fiBENn     ; fbCTRLn     ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; fiBENn     ; fbTENn      ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 9567     ; 981      ; 340      ; 20917    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 42       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 33       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6825     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 18       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 9567     ; 981      ; 340      ; 20917    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 42       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 33       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6825     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 18       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk1 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 300      ; 300      ; 188      ; 188      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 80       ; 92       ; 207      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 230      ; 0        ; 122      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 0        ; 153      ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 32       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 26       ; 0        ; 8        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 12       ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 0        ; 20       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 0        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk1 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 300      ; 300      ; 188      ; 188      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 80       ; 92       ; 207      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 230      ; 0        ; 122      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 276      ; 0        ; 153      ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 32       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 26       ; 0        ; 8        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 12       ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 77       ; 0        ; 20       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 0        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 918   ; 918  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1503  ; 1503 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 15 17:47:18 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'ddl_ctrlr.sdc'
Info: Analyzing Slow Model
Info: Worst-case setup slack is 0.708
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.708         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     3.814         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     4.052         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     7.279         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    22.049         0.000 inst85 
Info: Worst-case hold slack is 0.457
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.545         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.744         0.000 inst85 
Info: Worst-case recovery slack is 0.443
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.443         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     6.114         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     8.130         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    10.082         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    10.865         0.000 inst85 
Info: Worst-case removal slack is 0.908
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.908         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     1.048         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     1.285         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     1.742         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    13.133         0.000 inst85 
Info: Worst-case minimum pulse width slack is 2.305
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.305         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.092         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.680         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    97.778         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.708
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 0.708 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.515      2.515  R        clock network delay
    Info:      2.642      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      2.642      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      3.741      1.099 RR    IC  inst68|COUNTER[3]|ena
    Info:      4.741      1.000 RR  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      5.650      2.525  F        clock network delay
    Info:      5.570     -0.080           clock uncertainty
    Info:      5.449     -0.121     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     4.741
    Info: Data Required Time :     5.449
    Info: Slack              :     0.708 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.814
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.814 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     46.265      2.515  R        clock network delay
    Info:     46.392      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:     46.392      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     47.609      1.217 RR    IC  inst74|L0_TO_COLUMN_SM~7|datac
    Info:     47.915      0.306 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     48.206      0.291 RR    IC  inst74|L0_TO_COLUMN_SM~12|dataf
    Info:     48.277      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:     48.277      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:     48.484      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.499      2.499  R        clock network delay
    Info:     52.419     -0.080           clock uncertainty
    Info:     52.298     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    48.484
    Info: Data Required Time :    52.298
    Info: Slack              :     3.814 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.052
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.052 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      8.765      2.515  R        clock network delay
    Info:      8.892      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      8.892      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      9.760      0.868 RR    IC  inst13|ERROR_BIT_0~1|datad
    Info:     10.062      0.302 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:     10.340      0.278 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:     10.754      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.007      2.507  F        clock network delay
    Info:     14.927     -0.080           clock uncertainty
    Info:     14.806     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :    10.754
    Info: Data Required Time :    14.806
    Info: Slack              :     4.052 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.279
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 7.279 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     93.651      6.151  F        clock network delay
    Info:     93.778      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     93.778      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     94.144      0.366 RR    IC  inst|READ_FIFO_DATA~0|dataf
    Info:     94.215      0.071 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     94.626      0.411 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     95.040      0.414 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.520      2.520  R        clock network delay
    Info:    102.440     -0.080           clock uncertainty
    Info:    102.319     -0.121     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    95.040
    Info: Data Required Time :   102.319
    Info: Slack              :     7.279 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.049
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 22.049 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.041      3.541  F        clock network delay
    Info:     16.168      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     16.168      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     16.168      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     16.782      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     16.782      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     16.829      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     16.829      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     16.876      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     16.876      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     16.923      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     16.923      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     16.970      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     16.970      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     17.017      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     17.017      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     17.064      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     17.064      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     17.193      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     17.193      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     17.240      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     17.240      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     17.287      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     17.287      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     17.334      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     17.334      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     17.381      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     17.381      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     17.428      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     17.428      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     17.475      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     17.475      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     17.522      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     17.522      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     17.791      0.269 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     17.791      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     17.838      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     17.838      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     17.885      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     17.885      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     17.932      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     17.932      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     17.979      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     17.979      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     18.026      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     18.026      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     18.073      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     18.073      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     18.120      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     18.120      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     18.249      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     18.249      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     18.296      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     18.296      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     18.343      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     18.343      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     18.390      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     18.390      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     18.437      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     18.437      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     18.484      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     18.484      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     18.531      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     18.531      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     18.578      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     18.578      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     18.746      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     18.746      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     18.877      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     41.047      3.547  F        clock network delay
    Info:     40.926     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    18.877
    Info: Data Required Time :    40.926
    Info: Slack              :    22.049 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info: To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.517      2.517  R        clock network delay
    Info:      2.644      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info:      2.644      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info:      2.644      0.000 RR    IC  inst7|RESET_SM~6|datae
    Info:      2.967      0.323 RR  CELL  inst7|RESET_SM~6|combout
    Info:      2.967      0.000 RR    IC  inst7|RESET_STATE|datain
    Info:      3.174      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.517      2.517  R        clock network delay
    Info:      2.717      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info: 
    Info: Data Arrival Time  :     3.174
    Info: Data Required Time :     2.717
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     56.174      6.174  F        clock network delay
    Info:     56.301      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info:     56.301      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info:     56.301      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|_~5|datae
    Info:     56.624      0.323 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|_~5|combout
    Info:     56.624      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info:     56.831      0.207 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     56.174      6.174  F        clock network delay
    Info:     56.374      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info: 
    Info: Data Arrival Time  :    56.831
    Info: Data Required Time :    56.374
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.515      2.515  R        clock network delay
    Info:      2.642      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      2.642      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      2.642      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info:      2.965      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info:      2.965      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      3.172      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.515      2.515  R        clock network delay
    Info:      2.715      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     3.172
    Info: Data Required Time :     2.715
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.545
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.545 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|IDLE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.499      2.499  R        clock network delay
    Info:      2.626      0.127     uTco  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info:      2.626      0.000 FF  CELL  inst74|FINAL_STATE_1|regout
    Info:      2.966      0.340 FF    IC  inst74|L0_TO_COLUMN_SM~11|dataf
    Info:      3.037      0.071 FR  CELL  inst74|L0_TO_COLUMN_SM~11|combout
    Info:      3.037      0.000 RR    IC  inst74|IDLE|datain
    Info:      3.244      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.499      2.499  R        clock network delay
    Info:      2.699      0.200      uTh  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Arrival Time  :     3.244
    Info: Data Required Time :     2.699
    Info: Slack              :     0.545 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.047      3.547  F        clock network delay
    Info:     16.174      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info:     16.174      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|regout
    Info:     16.174      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|datad
    Info:     16.860      0.686 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|sumout
    Info:     16.860      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|datain
    Info:     16.991      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.047      3.547  F        clock network delay
    Info:     16.247      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Arrival Time  :    16.991
    Info: Data Required Time :    16.247
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.443
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 0.443 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|END_STATE
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.515      2.515  R        clock network delay
    Info:      2.642      0.127     uTco  L0_DELAY:inst68|END_STATE
    Info:      2.642      0.000 RR  CELL  inst68|END_STATE|regout
    Info:      3.491      0.849 RR    IC  inst68|COUNTER[4]~1|datab
    Info:      3.955      0.464 RR  CELL  inst68|COUNTER[4]~1|combout
    Info:      4.251      0.296 RR    IC  inst68|COUNTER[3]|aclr
    Info:      5.006      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      5.650      2.525  F        clock network delay
    Info:      5.570     -0.080           clock uncertainty
    Info:      5.449     -0.121     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     5.006
    Info: Data Required Time :     5.449
    Info: Slack              :     0.443 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.114
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 6.114 
    Info: ===================================================================
    Info: From Node    : inst93
    Info: To Node      : ddlctrlr:inst|START_HEADER
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.527      2.527  R        clock network delay
    Info:      2.654      0.127     uTco  inst93
    Info:      2.654      0.000 FF  CELL  inst93|regout
    Info:      3.750      1.096 FF    IC  inst4|datad
    Info:      4.052      0.302 FR  CELL  inst4|combout
    Info:      7.061      3.009 RR    IC  inst4~clkctrl|inclk[0]
    Info:      7.061      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:      7.967      0.906 RR    IC  inst|START_HEADER|aclr
    Info:      8.722      0.755 RF  CELL  ddlctrlr:inst|START_HEADER
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.037      2.537  F        clock network delay
    Info:     14.957     -0.080           clock uncertainty
    Info:     14.836     -0.121     uTsu  ddlctrlr:inst|START_HEADER
    Info: 
    Info: Data Arrival Time  :     8.722
    Info: Data Required Time :    14.836
    Info: Slack              :     6.114 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.130
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 8.130 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     89.160      1.660 FF    IC  inst4|datac
    Info:     89.466      0.306 FR  CELL  inst4|combout
    Info:     92.475      3.009 RR    IC  inst4~clkctrl|inclk[0]
    Info:     92.475      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     93.368      0.893 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     94.123      0.755 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.524      2.524  R        clock network delay
    Info:    102.374     -0.150           clock uncertainty
    Info:    102.253     -0.121     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    94.123
    Info: Data Required Time :   102.253
    Info: Slack              :     8.130 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.082
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.082 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     38.192      0.692 FF    IC  inst20|datab
    Info:     38.656      0.464 FR  CELL  inst20|combout
    Info:     40.510      1.854 RR    IC  inst20~clkctrl|inclk[0]
    Info:     40.510      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:     41.391      0.881 RR    IC  inst74|WAIT_STATE|aclr
    Info:     42.146      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.499      2.499  R        clock network delay
    Info:     52.349     -0.150           clock uncertainty
    Info:     52.228     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    42.146
    Info: Data Required Time :    52.228
    Info: Slack              :    10.082 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.865
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.865 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.519      2.519  R        clock network delay
    Info:      2.646      0.127     uTco  inst67
    Info:      2.646      0.000 RR  CELL  inst67|regout
    Info:      4.110      1.464 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      4.865      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.041      3.541  F        clock network delay
    Info:     15.851     -0.190           clock uncertainty
    Info:     15.730     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     4.865
    Info: Data Required Time :    15.730
    Info: Slack              :    10.865 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.908
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.908 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOCAL_STATUS[10]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      2.065      2.065 RR    IC  inst|LOCAL_STATUS[18]~0|datac
    Info:      2.371      0.306 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info:      3.066      0.695 FF    IC  inst|LOCAL_STATUS[10]|aclr
    Info:      3.821      0.755 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[10]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.523      2.523  R        clock network delay
    Info:      2.713      0.190           clock uncertainty
    Info:      2.913      0.200      uTh  ddlctrlr:inst|LOCAL_STATUS[10]
    Info: 
    Info: Data Arrival Time  :     3.821
    Info: Data Required Time :     2.913
    Info: Slack              :     0.908 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.048
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.048 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|SEGMENT_CNT[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      1.660      1.660 RR    IC  inst4|datac
    Info:      1.966      0.306 RF  CELL  inst4|combout
    Info:      2.461      0.495 FF    IC  inst|SEGMENT_CNT[1]~0|datab
    Info:      2.925      0.464 FF  CELL  inst|SEGMENT_CNT[1]~0|combout
    Info:      3.215      0.290 FF    IC  inst|SEGMENT_CNT[1]|aclr
    Info:      3.970      0.755 FR  CELL  ddlctrlr:inst|SEGMENT_CNT[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.532      2.532  R        clock network delay
    Info:      2.722      0.190           clock uncertainty
    Info:      2.922      0.200      uTh  ddlctrlr:inst|SEGMENT_CNT[1]
    Info: 
    Info: Data Arrival Time  :     3.970
    Info: Data Required Time :     2.922
    Info: Slack              :     1.048 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.285
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.285 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[3]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      1.656      1.656 RR    IC  inst|WORD_NR_CNT[9]~0|datae
    Info:      1.862      0.206 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:      3.432      1.570 FF    IC  inst|WORD_NR[3]|aclr
    Info:      4.187      0.755 FR  CELL  ddlctrlr:inst|WORD_NR[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.512      2.512  R        clock network delay
    Info:      2.702      0.190           clock uncertainty
    Info:      2.902      0.200      uTh  ddlctrlr:inst|WORD_NR[3]
    Info: 
    Info: Data Arrival Time  :     4.187
    Info: Data Required Time :     2.902
    Info: Slack              :     1.285 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.742
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.742 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.692      0.692 RR    IC  inst20|datab
    Info:      1.156      0.464 RF  CELL  inst20|combout
    Info:      3.010      1.854 FF    IC  inst20~clkctrl|inclk[0]
    Info:      3.010      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      3.892      0.882 FF    IC  inst68|L0_OUT|aclr
    Info:      4.647      0.755 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.515      2.515  R        clock network delay
    Info:      2.705      0.190           clock uncertainty
    Info:      2.905      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     4.647
    Info: Data Required Time :     2.905
    Info: Slack              :     1.742 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.133
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 13.133 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     52.519      2.519  R        clock network delay
    Info:     52.646      0.127     uTco  inst67
    Info:     52.646      0.000 RR  CELL  inst67|regout
    Info:     53.775      1.129 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|aclr
    Info:     54.530      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     41.047      3.547  F        clock network delay
    Info:     41.197      0.150           clock uncertainty
    Info:     41.397      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Arrival Time  :    54.530
    Info: Data Required Time :    41.397
    Info: Slack              :    13.133 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.305 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info:      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      4.822      0.894 FF    IC  inst68|COUNTER[0]|clk
    Info:      5.650      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info:      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     12.524      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.307     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      7.053      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      7.053      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.947      0.894 RR    IC  inst68|COUNTER[0]|clk
    Info:      8.775      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :     3.125
    Info: Slack            :     2.305
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.092 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:      1.694      0.891 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      2.338      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info:     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     14.194      0.891 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:     14.838      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.408
    Info: Actual Width     :    12.500
    Info: Slack            :    11.092
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.321      1.821 FF    IC  inst85~clkctrl|inclk[0]
    Info:     14.321      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     15.213      0.892 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     16.041      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     26.821      1.821 RR    IC  inst85~clkctrl|inclk[0]
    Info:     26.821      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     27.713      0.892 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     28.541      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.180 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      1.671      0.868 RR    IC  inst74|FINAL_STATE|clk
    Info:      2.499      0.828 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     26.671      0.868 FF    IC  inst74|FINAL_STATE|clk
    Info:     27.499      0.828 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    25.000
    Info: Slack            :    24.180
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 48.769 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     52.092      1.289 FF    IC  inst|FIFO_CLK|datab
    Info:     52.570      0.478 FR  CELL  inst|FIFO_CLK|combout
    Info:     54.442      1.872 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     54.442      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     55.345      0.903 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     55.978      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info:    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    102.092      1.289 RR    IC  inst|FIFO_CLK|datab
    Info:    102.570      0.478 RF  CELL  inst|FIFO_CLK|combout
    Info:    104.442      1.872 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    104.442      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    105.345      0.903 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    105.978      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    50.000
    Info: Slack            :    48.769
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 97.778 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.222
    Info: Actual Width     :   100.000
    Info: Slack            :    97.778
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Info: Worst-case setup slack is 2.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.031         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     5.219         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     5.261         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.170         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    23.554         0.000 inst85 
Info: Worst-case hold slack is 0.077
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.077         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.216         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.222         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.235         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.378         0.000 inst85 
Info: Worst-case recovery slack is 1.940
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.940         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     9.685         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.660         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    11.404         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    11.712         0.000 inst85 
Info: Worst-case removal slack is 0.116
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.116         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.153         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.258         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.623         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    12.705         0.000 inst85 
Info: Worst-case minimum pulse width slack is 2.495
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.495         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.448         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.870         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    98.000         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.031
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.031 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.208      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      1.208      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      1.656      0.448 RR    IC  inst68|COUNTER[3]|ena
    Info:      2.121      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.279      1.154  F        clock network delay
    Info:      4.199     -0.080           clock uncertainty
    Info:      4.152     -0.047     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     2.121
    Info: Data Required Time :     4.152
    Info: Slack              :     2.031 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.219
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.219 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     44.896      1.146  R        clock network delay
    Info:     44.958      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:     44.958      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     45.455      0.497 RR    IC  inst74|L0_TO_COLUMN_SM~7|datac
    Info:     45.549      0.094 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     45.674      0.125 RR    IC  inst74|L0_TO_COLUMN_SM~12|dataf
    Info:     45.692      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:     45.692      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:     45.789      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.135      1.135  R        clock network delay
    Info:     51.055     -0.080           clock uncertainty
    Info:     51.008     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    45.789
    Info: Data Required Time :    51.008
    Info: Slack              :     5.219 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.261
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.261 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      7.396      1.146  R        clock network delay
    Info:      7.458      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      7.458      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      7.827      0.369 RR    IC  inst13|ERROR_BIT_0~1|datad
    Info:      7.937      0.110 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:      8.057      0.120 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:      8.251      0.194 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.639      1.139  F        clock network delay
    Info:     13.559     -0.080           clock uncertainty
    Info:     13.512     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :     8.251
    Info: Data Required Time :    13.512
    Info: Slack              :     5.261 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.170
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 10.170 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     90.256      2.756  F        clock network delay
    Info:     90.318      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     90.318      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     90.462      0.144 RR    IC  inst|READ_FIFO_DATA~0|dataf
    Info:     90.480      0.018 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     90.658      0.178 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     90.852      0.194 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.149      1.149  R        clock network delay
    Info:    101.069     -0.080           clock uncertainty
    Info:    101.022     -0.047     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    90.852
    Info: Data Required Time :   101.022
    Info: Slack              :    10.170 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.554
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.554 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.103      1.603  F        clock network delay
    Info:     14.165      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     14.165      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     14.165      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.454      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.454      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.478      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.478      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.502      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.502      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.526      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.526      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.550      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.550      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.574      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.574      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.598      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.598      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.664      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.664      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.688      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.688      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.712      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.712      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.736      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.736      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.760      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.760      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.784      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.784      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     14.808      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     14.808      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     14.832      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     14.832      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     14.963      0.131 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     14.963      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     14.987      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     14.987      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     15.011      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     15.011      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     15.035      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     15.035      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     15.059      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     15.059      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     15.083      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     15.083      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     15.107      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     15.107      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     15.131      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     15.131      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     15.197      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     15.197      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     15.221      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     15.221      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     15.245      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     15.245      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     15.269      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     15.269      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.293      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.293      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.317      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.317      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.341      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.341      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.365      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.365      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.447      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.447      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.506      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     39.107      1.607  F        clock network delay
    Info:     39.060     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.506
    Info: Data Required Time :    39.060
    Info: Slack              :    23.554 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.077
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.077 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : inst65
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.283      0.283 RR    IC  inst20|datab
    Info:      0.441      0.158 RF  CELL  inst20|combout
    Info:      1.310      0.869 FF    IC  inst65~0|datac
    Info:      1.404      0.094 FR  CELL  inst65~0|combout
    Info:      1.404      0.000 RR    IC  inst65|datain
    Info:      1.501      0.097 RR  CELL  inst65
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.159      1.159  R        clock network delay
    Info:      1.349      0.190           clock uncertainty
    Info:      1.424      0.075      uTh  inst65
    Info: 
    Info: Data Arrival Time  :     1.501
    Info: Data Required Time :     1.424
    Info: Slack              :     0.077 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.216
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.216 
    Info: ===================================================================
    Info: From Node    : inst86
    Info: To Node      : inst87
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.140      1.140  R        clock network delay
    Info:      1.202      0.062     uTco  inst86
    Info:      1.202      0.000 RR  CELL  inst86|regout
    Info:      1.316      0.114 RR    IC  inst87~feeder|dataf
    Info:      1.334      0.018 RR  CELL  inst87~feeder|combout
    Info:      1.334      0.000 RR    IC  inst87|datain
    Info:      1.431      0.097 RR  CELL  inst87
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.140      1.140  R        clock network delay
    Info:      1.215      0.075      uTh  inst87
    Info: 
    Info: Data Arrival Time  :     1.431
    Info: Data Required Time :     1.215
    Info: Slack              :     0.216 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.222
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.222 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|END_STATE
    Info: To Node      : L0_DELAY:inst68|IDLE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.208      0.062     uTco  L0_DELAY:inst68|END_STATE
    Info:      1.208      0.000 FF  CELL  inst68|END_STATE|regout
    Info:      1.328      0.120 FF    IC  inst68|DELAY_SM~5|dataf
    Info:      1.346      0.018 FR  CELL  inst68|DELAY_SM~5|combout
    Info:      1.346      0.000 RR    IC  inst68|IDLE|datain
    Info:      1.443      0.097 RR  CELL  L0_DELAY:inst68|IDLE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.221      0.075      uTh  L0_DELAY:inst68|IDLE
    Info: 
    Info: Data Arrival Time  :     1.443
    Info: Data Required Time :     1.221
    Info: Slack              :     0.222 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.235
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.235 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_2
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.135      1.135  R        clock network delay
    Info:      1.197      0.062     uTco  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info:      1.197      0.000 RR  CELL  inst74|L0_UP_1|regout
    Info:      1.330      0.133 RR    IC  inst74|L0_TO_COLUMN_SM~9|dataf
    Info:      1.348      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~9|combout
    Info:      1.348      0.000 RR    IC  inst74|L0_UP_2|datain
    Info:      1.445      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_2
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.135      1.135  R        clock network delay
    Info:      1.210      0.075      uTh  L0_TO_COLUMN_GEN:inst74|L0_UP_2
    Info: 
    Info: Data Arrival Time  :     1.445
    Info: Data Required Time :     1.210
    Info: Slack              :     0.235 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.107      1.607  F        clock network delay
    Info:     14.169      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info:     14.169      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|regout
    Info:     14.169      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|datad
    Info:     14.501      0.332 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|sumout
    Info:     14.501      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|datain
    Info:     14.560      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.107      1.607  F        clock network delay
    Info:     14.182      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Arrival Time  :    14.560
    Info: Data Required Time :    14.182
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.940
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 1.940 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|END_STATE
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.208      0.062     uTco  L0_DELAY:inst68|END_STATE
    Info:      1.208      0.000 RR  CELL  inst68|END_STATE|regout
    Info:      1.570      0.362 RR    IC  inst68|COUNTER[4]~1|datab
    Info:      1.728      0.158 RR  CELL  inst68|COUNTER[4]~1|combout
    Info:      1.849      0.121 RR    IC  inst68|COUNTER[3]|aclr
    Info:      2.212      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.279      1.154  F        clock network delay
    Info:      4.199     -0.080           clock uncertainty
    Info:      4.152     -0.047     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     2.212
    Info: Data Required Time :     4.152
    Info: Slack              :     1.940 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.685
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 9.685 
    Info: ===================================================================
    Info: From Node    : inst93
    Info: To Node      : ddlctrlr:inst|START_HEADER
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.156      1.156  R        clock network delay
    Info:      1.218      0.062     uTco  inst93
    Info:      1.218      0.000 FF  CELL  inst93|regout
    Info:      1.660      0.442 FF    IC  inst4|datad
    Info:      1.770      0.110 FR  CELL  inst4|combout
    Info:      3.055      1.285 RR    IC  inst4~clkctrl|inclk[0]
    Info:      3.055      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:      3.488      0.433 RR    IC  inst|START_HEADER|aclr
    Info:      3.851      0.363 RF  CELL  ddlctrlr:inst|START_HEADER
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.663      1.163  F        clock network delay
    Info:     13.583     -0.080           clock uncertainty
    Info:     13.536     -0.047     uTsu  ddlctrlr:inst|START_HEADER
    Info: 
    Info: Data Arrival Time  :     3.851
    Info: Data Required Time :    13.536
    Info: Slack              :     9.685 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.660
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.660 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     88.131      0.631 FF    IC  inst4|datac
    Info:     88.225      0.094 FR  CELL  inst4|combout
    Info:     89.510      1.285 RR    IC  inst4~clkctrl|inclk[0]
    Info:     89.510      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     89.933      0.423 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     90.296      0.363 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.153      1.153  R        clock network delay
    Info:    101.003     -0.150           clock uncertainty
    Info:    100.956     -0.047     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    90.296
    Info: Data Required Time :   100.956
    Info: Slack              :    10.660 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.404
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.404 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     37.783      0.283 FF    IC  inst20|datab
    Info:     37.941      0.158 FR  CELL  inst20|combout
    Info:     38.766      0.825 RR    IC  inst20~clkctrl|inclk[0]
    Info:     38.766      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:     39.171      0.405 RR    IC  inst74|WAIT_STATE|aclr
    Info:     39.534      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.135      1.135  R        clock network delay
    Info:     50.985     -0.150           clock uncertainty
    Info:     50.938     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    39.534
    Info: Data Required Time :    50.938
    Info: Slack              :    11.404 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.712
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.712 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.151      1.151  R        clock network delay
    Info:      1.213      0.062     uTco  inst67
    Info:      1.213      0.000 RR  CELL  inst67|regout
    Info:      1.791      0.578 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      2.154      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.103      1.603  F        clock network delay
    Info:     13.913     -0.190           clock uncertainty
    Info:     13.866     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     2.154
    Info: Data Required Time :    13.866
    Info: Slack              :    11.712 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.116
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.116 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOCAL_STATUS[8]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.784      0.784 RR    IC  inst|LOCAL_STATUS[18]~0|datac
    Info:      0.878      0.094 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info:      1.177      0.299 FF    IC  inst|LOCAL_STATUS[8]|aclr
    Info:      1.540      0.363 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.159      1.159  R        clock network delay
    Info:      1.349      0.190           clock uncertainty
    Info:      1.424      0.075      uTh  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Arrival Time  :     1.540
    Info: Data Required Time :     1.424
    Info: Slack              :     0.116 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.153
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.153 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|SEGMENT_CNT[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.631      0.631 RR    IC  inst4|datac
    Info:      0.725      0.094 RF  CELL  inst4|combout
    Info:      0.938      0.213 FF    IC  inst|SEGMENT_CNT[1]~0|datab
    Info:      1.096      0.158 FF  CELL  inst|SEGMENT_CNT[1]~0|combout
    Info:      1.214      0.118 FF    IC  inst|SEGMENT_CNT[1]|aclr
    Info:      1.577      0.363 FR  CELL  ddlctrlr:inst|SEGMENT_CNT[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.159      1.159  R        clock network delay
    Info:      1.349      0.190           clock uncertainty
    Info:      1.424      0.075      uTh  ddlctrlr:inst|SEGMENT_CNT[1]
    Info: 
    Info: Data Arrival Time  :     1.577
    Info: Data Required Time :     1.424
    Info: Slack              :     0.153 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.258
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.258 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[3]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.619      0.619 RR    IC  inst|WORD_NR_CNT[9]~0|datae
    Info:      0.696      0.077 RF  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:      1.306      0.610 FF    IC  inst|WORD_NR[3]|aclr
    Info:      1.669      0.363 FR  CELL  ddlctrlr:inst|WORD_NR[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.336      0.190           clock uncertainty
    Info:      1.411      0.075      uTh  ddlctrlr:inst|WORD_NR[3]
    Info: 
    Info: Data Arrival Time  :     1.669
    Info: Data Required Time :     1.411
    Info: Slack              :     0.258 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.623
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.623 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.283      0.283 RR    IC  inst20|datab
    Info:      0.441      0.158 RF  CELL  inst20|combout
    Info:      1.266      0.825 FF    IC  inst20~clkctrl|inclk[0]
    Info:      1.266      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      1.671      0.405 FF    IC  inst68|L0_OUT|aclr
    Info:      2.034      0.363 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.336      0.190           clock uncertainty
    Info:      1.411      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     2.034
    Info: Data Required Time :     1.411
    Info: Slack              :     0.623 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.705
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 12.705 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     51.151      1.151  R        clock network delay
    Info:     51.213      0.062     uTco  inst67
    Info:     51.213      0.000 RR  CELL  inst67|regout
    Info:     51.674      0.461 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[20]|aclr
    Info:     52.037      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     39.107      1.607  F        clock network delay
    Info:     39.257      0.150           clock uncertainty
    Info:     39.332      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[20]
    Info: 
    Info: Data Arrival Time  :    52.037
    Info: Data Required Time :    39.332
    Info: Slack              :    12.705 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.495 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info:      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      3.901      0.424 FF    IC  inst68|COUNTER[0]|clk
    Info:      4.279      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info:      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.286      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.712     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      6.602      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      6.602      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.026      0.424 RR    IC  inst68|COUNTER[0]|clk
    Info:      7.404      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :     3.125
    Info: Slack            :     2.495
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.448 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:      0.773      0.421 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      1.090      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info:     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     13.273      0.421 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:     13.590      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3o14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.052
    Info: Actual Width     :    12.500
    Info: Slack            :    11.448
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.314      0.814 FF    IC  inst85~clkctrl|inclk[0]
    Info:     13.314      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     13.725      0.411 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     14.103      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.814      0.814 RR    IC  inst85~clkctrl|inclk[0]
    Info:     25.814      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     26.225      0.411 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.603      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.370 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      0.757      0.405 RR    IC  inst74|FINAL_STATE|clk
    Info:      1.135      0.378 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     25.757      0.405 FF    IC  inst74|FINAL_STATE|clk
    Info:     26.135      0.378 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    25.000
    Info: Slack            :    24.370
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 49.083 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     50.963      0.611 FF    IC  inst|FIFO_CLK|datab
    Info:     51.130      0.167 FR  CELL  inst|FIFO_CLK|combout
    Info:     51.956      0.826 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     51.956      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     52.375      0.419 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     52.685      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info:    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    100.963      0.611 RR    IC  inst|FIFO_CLK|datab
    Info:    101.130      0.167 RF  CELL  inst|FIFO_CLK|combout
    Info:    101.956      0.826 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    101.956      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    102.375      0.419 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    102.685      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    50.000
    Info: Slack            :    49.083
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 98.000 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.000
    Info: Actual Width     :   100.000
    Info: Slack            :    98.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 360 megabytes
    Info: Processing ended: Tue Jul 15 17:47:20 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


