Fitter Place Stage Report for afu_default
Wed Nov 29 15:53:21 2023
Quartus Prime Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Logic Lock Region Constraints
  5. Logic Lock Region Usage Summary
  6. Partial Reconfiguration and Periphery Reuse Statistics
  7. Fitter Partition Statistics
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 42,741 / 427,200       ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 42,741                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 40,185 / 427,200       ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 10,580                 ;       ;
;         [b] ALMs used for LUT logic                         ; 11,261                 ;       ;
;         [c] ALMs used for registers                         ; 15,424                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 2,920                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,184 / 427,200        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4,740 / 427,200        ; 1 %   ;
;         [a] Due to location constrained logic               ; 4,591                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ;       ;
;         [c] Due to LAB input limits                         ; 149                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 6,422 / 42,720         ; 15 %  ;
;     -- Logic LABs                                           ; 6,130                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 292                    ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 37,467                 ;       ;
;     -- 7 input functions                                    ; 1,145                  ;       ;
;     -- 6 input functions                                    ; 7,042                  ;       ;
;     -- 5 input functions                                    ; 6,006                  ;       ;
;     -- 4 input functions                                    ; 4,469                  ;       ;
;     -- <=3 input functions                                  ; 18,805                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 23,226                 ;       ;
; Memory ALUT usage                                           ; 4,166                  ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 4,166                  ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 62,174                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 52,007 / 854,400       ; 6 %   ;
;         -- Secondary logic registers                        ; 10,167 / 854,400       ; 1 %   ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 61,127                 ;       ;
;         -- Routing optimization registers                   ; 1,047                  ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 6,430                  ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 310 / 826              ; 38 %  ;
;     -- Clock pins                                           ; 14 / 43                ; 33 %  ;
;     -- Dedicated input pins                                 ; 27 / 107               ; 25 %  ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 202 / 2,713            ; 7 %   ;
; Total MLAB memory bits                                      ; 65,153                 ;       ;
; Total block memory bits                                     ; 2,026,728 / 55,562,240 ; 4 %   ;
; Total block memory implementation bits                      ; 4,136,960 / 55,562,240 ; 7 %   ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 1,518              ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 7 / 13                 ; 54 %  ;
; FPLLs                                                       ; 4 / 32                 ; 13 %  ;
; Global signals                                              ; 24                     ;       ;
;     -- Global clocks                                        ; 17 / 32                ; 53 %  ;
;     -- Regional clocks                                      ; 3 / 16                 ; 19 %  ;
;     -- Periphery clocks                                     ; 4 / 384                ; 1 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 1 / 1                  ; 100 % ;
; CRC blocks                                                  ; 1 / 1                  ; 100 % ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 1 / 1                  ; 100 % ;
; PCIe Hard IPs                                               ; 1 / 4                  ; 25 %  ;
; HSSI RX PCSs                                                ; 12 / 48                ; 25 %  ;
; HSSI PMA RX DESERs                                          ; 12 / 48                ; 25 %  ;
; HSSI TX PCSs                                                ; 12 / 48                ; 25 %  ;
; HSSI PMA TX SERs                                            ; 12 / 48                ; 25 %  ;
; HSSI CDR PLL                                                ; 12 / 48                ; 25 %  ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 48                 ; 0 %   ;
; HSSI ATX PLL                                                ; 2 / 16                 ; 13 %  ;
; Impedance control blocks                                    ; 2 / 16                 ; 13 %  ;
; Maximum fan-out                                             ; 23322                  ;       ;
; Highest non-global fan-out                                  ; 18055                  ;       ;
; Total fan-out                                               ; 470046                 ;       ;
; Average fan-out                                             ; 4.26                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                                                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                                                                                                        ; Library Name                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+
; |                                                                                                                                          ; 42729.9 (2.5)        ; 40184.0 (1.8)                    ; 2182.4 (0.0)                                      ; 4728.3 (0.8)                     ; 2920.0 (0.0)         ; 37467 (2)           ; 62174 (2)                 ; 0 (0)         ; 2026728           ; 202   ; 0          ; 310  ; 0            ; 7 (0)  ; |                                                                                                                                                                                                                                                                                                                                                                           ; dcp_top                                                                                                                            ; altera_work                                                          ;
;    |auto_fab_0|                                                                                                                            ; 1008.5 (3.5)         ; 863.5 (2.0)                      ; 0.0 (0.0)                                         ; 145.0 (1.5)                      ; 20.0 (0.0)           ; 1003 (4)            ; 1261 (0)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_0                                                                                                                      ; N/A                                                                  ;
;       |alt_sld_fab_0|                                                                                                                      ; 1005.0 (0.0)         ; 861.5 (0.0)                      ; 0.0 (0.0)                                         ; 143.5 (0.0)                      ; 20.0 (0.0)           ; 999 (0)             ; 1261 (0)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                                                                                    ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                                                                             ; N/A                                                                  ;
;          |alt_sld_fab_0|                                                                                                                   ; 1005.0 (0.0)         ; 861.5 (0.0)                      ; 0.0 (0.0)                                         ; 143.5 (0.0)                      ; 20.0 (0.0)           ; 999 (0)             ; 1261 (0)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                                                                      ; alt_sld_fab_0_alt_sld_fab_191_kzwbdiy                                                                                              ; N/A                                                                  ;
;             |a10xcvrfabric|                                                                                                                ; 34.5 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric                                                                                                                                                                                                                                                                                                                        ; alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_191_yjmdoba                                                                          ; N/A                                                                  ;
;                |altera_reset_sequencer|                                                                                                    ; 34.5 (26.4)          ; 28.0 (20.2)                      ; 0.0 (0.0)                                         ; 6.5 (6.2)                        ; 0.0 (0.0)            ; 23 (23)             ; 52 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer                                                                                                                                                                                                                                                                                                 ; altera_xcvr_reset_sequencer                                                                                                        ; N/A                                                                  ;
;                   |reset_n_generator|                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_n_generator                                                                                                                                                                                                                                                                               ; alt_xcvr_resync                                                                                                                    ; N/A                                                                  ;
;                   |reset_req_synchronizers|                                                                                                ; 7.1 (7.1)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_req_synchronizers                                                                                                                                                                                                                                                                         ; alt_xcvr_resync                                                                                                                    ; N/A                                                                  ;
;             |host_link_jtag|                                                                                                               ; 396.9 (0.0)          ; 327.2 (0.0)                      ; 0.0 (0.0)                                         ; 69.8 (0.0)                       ; 0.0 (0.0)            ; 409 (0)             ; 418 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_jtag_debug_link_internal_191_ouvhcwi                                                                          ; N/A                                                                  ;
;                |b2p|                                                                                                                       ; 20.3 (20.3)          ; 18.3 (18.3)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|b2p                                                                                                                                                                                                                                                                                                                   ; altera_avalon_st_bytes_to_packets                                                                                                  ; N/A                                                                  ;
;                |h2t_fifo|                                                                                                                  ; 21.7 (21.7)          ; 17.2 (17.2)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_altera_avalon_sc_fifo_191_e5eqkcq                                                                                    ; N/A                                                                  ;
;                   |infer_mem_rtl_0|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                                                                              ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                      |auto_generated|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                                                                               ; altsyncram_pfn1                                                                                                                    ; N/A                                                                  ;
;                |jtag|                                                                                                                      ; 298.0 (1.7)          ; 247.5 (1.4)                      ; 0.0 (0.0)                                         ; 50.5 (0.2)                       ; 0.0 (0.0)            ; 298 (4)             ; 318 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag                                                                                                                                                                                                                                                                                                                  ; altera_avalon_st_jtag_interface                                                                                                    ; N/A                                                                  ;
;                   |normal.jtag_dc_streaming|                                                                                               ; 296.3 (0.0)          ; 246.1 (0.0)                      ; 0.0 (0.0)                                         ; 50.3 (0.0)                       ; 0.0 (0.0)            ; 294 (0)             ; 318 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming                                                                                                                                                                                                                                                                                         ; altera_jtag_dc_streaming                                                                                                           ; N/A                                                                  ;
;                      |jtag_streaming|                                                                                                      ; 258.2 (235.8)        ; 211.9 (193.8)                    ; 0.0 (0.0)                                         ; 46.3 (42.0)                      ; 0.0 (0.0)            ; 286 (279)           ; 240 (205)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                                                                                                          ; altera_jtag_streaming                                                                                                              ; N/A                                                                  ;
;                         |clock_sense_reset_n_synchronizer|                                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                                                                                                         ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                         |clock_sensor_synchronizer|                                                                                        ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                                                                                                ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                         |clock_to_sample_div2_synchronizer|                                                                                ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                                                                                                        ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                         |has_mgmt.debug_reset_synchronizer|                                                                                ; 4.5 (4.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer                                                                                                                                                                                                                                        ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                         |has_mgmt.mgmt_toggle_synchronizer|                                                                                ; 4.0 (4.0)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.mgmt_toggle_synchronizer                                                                                                                                                                                                                                        ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                         |idle_inserter|                                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                                                                                            ; altera_avalon_st_idle_inserter                                                                                                     ; N/A                                                                  ;
;                         |idle_remover|                                                                                                     ; 3.4 (3.4)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                                                                                             ; altera_avalon_st_idle_remover                                                                                                      ; N/A                                                                  ;
;                         |reset_to_sample_synchronizer|                                                                                     ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                                                                                             ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                      |sink_crosser|                                                                                                        ; 22.2 (7.8)           ; 21.2 (7.8)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 48 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                                                                                            ; altera_avalon_st_clock_crosser                                                                                                     ; N/A                                                                  ;
;                         |in_to_out_synchronizer|                                                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                         |out_to_in_synchronizer|                                                                                           ; 4.0 (4.0)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                         |output_stage|                                                                                                     ; 9.4 (9.4)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                                                                                               ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                      |source_crosser|                                                                                                      ; 14.0 (10.5)          ; 11.5 (8.0)                       ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                                                                                                          ; altera_jtag_src_crosser                                                                                                            ; N/A                                                                  ;
;                         |crosser|                                                                                                          ; 3.5 (0.7)            ; 3.5 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                                                                                                  ; altera_jtag_control_signal_crosser                                                                                                 ; N/A                                                                  ;
;                            |synchronizer|                                                                                                  ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                                                                                                     ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                      |synchronizer|                                                                                                        ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                                                                                            ; altera_std_synchronizer                                                                                                            ; N/A                                                                  ;
;                |p2b|                                                                                                                       ; 33.2 (33.2)          ; 25.4 (25.4)                      ; 0.0 (0.0)                                         ; 7.8 (7.8)                        ; 0.0 (0.0)            ; 38 (38)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|p2b                                                                                                                                                                                                                                                                                                                   ; altera_avalon_st_packets_to_bytes                                                                                                  ; N/A                                                                  ;
;                |t2h_fifo|                                                                                                                  ; 23.7 (23.7)          ; 18.7 (18.7)                      ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 19 (19)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_altera_avalon_sc_fifo_191_e5eqkcq                                                                                    ; N/A                                                                  ;
;                   |infer_mem_rtl_0|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|infer_mem_rtl_0                                                                                                                                                                                                                                                                                              ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                      |auto_generated|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                                                                                               ; altsyncram_pfn1                                                                                                                    ; N/A                                                                  ;
;             |ident|                                                                                                                        ; 6.2 (6.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ident                                                                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_altera_connection_identification_hub_191_ssm532a                                                                     ; N/A                                                                  ;
;             |jtagpins|                                                                                                                     ; 2.1 (2.1)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                                                                             ; altera_jtag_wys_atom                                                                                                               ; N/A                                                                  ;
;                |atom_inst|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                                                                                   ; altera_jtag_wys_atom_bare                                                                                                          ; N/A                                                                  ;
;             |memfabric|                                                                                                                    ; 323.5 (0.0)          ; 292.5 (0.0)                      ; 0.0 (0.0)                                         ; 31.0 (0.0)                       ; 0.0 (0.0)            ; 334 (0)             ; 512 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0_altera_transacto_fabric_191_3tpfscy                                                                                  ; N/A                                                                  ;
;                |mm_interconnect_0|                                                                                                         ; 159.1 (0.0)          ; 145.1 (0.0)                      ; 0.0 (0.0)                                         ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 122 (0)             ; 332 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0                                                                                                                                                                                                                                                                                                          ; alt_sld_fab_0_altera_mm_interconnect_191_ybx5e7i                                                                                   ; N/A                                                                  ;
;                   |agent_pipeline|                                                                                                         ; 4.8 (0.0)            ; 4.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                                                                                           ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                                                                                          ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |agent_pipeline_001|                                                                                                     ; 1.9 (0.0)            ; 1.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                                                                                       ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |agent_pipeline_002|                                                                                                     ; 48.2 (0.0)           ; 42.7 (0.0)                       ; 0.0 (0.0)                                         ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002                                                                                                                                                                                                                                                                                       ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 48.2 (48.2)          ; 42.7 (42.7)                      ; 0.0 (0.0)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_002|gen_inst[0].core                                                                                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |agent_pipeline_003|                                                                                                     ; 10.0 (0.0)           ; 8.3 (0.0)                        ; 0.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003                                                                                                                                                                                                                                                                                       ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 10.0 (10.0)          ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|agent_pipeline_003|gen_inst[0].core                                                                                                                                                                                                                                                                      ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |bridge_0_int_master_agent|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_altera_merlin_slave_agent_191_ncfkfri                                                                                ; N/A                                                                  ;
;                   |bridge_0_int_master_agent_rsp_fifo|                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_avalon_sc_fifo_191_e5eqkcq                                                                                    ; N/A                                                                  ;
;                   |bridge_0_int_master_translator|                                                                                         ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|bridge_0_int_master_translator                                                                                                                                                                                                                                                                           ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                                                                           ; N/A                                                                  ;
;                   |limiter_pipeline|                                                                                                       ; 39.7 (0.0)           ; 37.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline                                                                                                                                                                                                                                                                                         ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 39.7 (39.7)          ; 37.8 (37.8)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline|gen_inst[0].core                                                                                                                                                                                                                                                                        ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |limiter_pipeline_001|                                                                                                   ; 9.4 (0.0)            ; 8.2 (0.0)                        ; 0.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline_001                                                                                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                                                                                                    ; N/A                                                                  ;
;                      |gen_inst[0].core|                                                                                                    ; 9.4 (9.4)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|limiter_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                                                                     ; N/A                                                                  ;
;                   |rom_rom_agent|                                                                                                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0_altera_merlin_slave_agent_191_ncfkfri                                                                                ; N/A                                                                  ;
;                   |rom_rom_agent_rsp_fifo|                                                                                                 ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_altera_avalon_sc_fifo_191_e5eqkcq                                                                                    ; N/A                                                                  ;
;                   |rom_rom_translator|                                                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rom_rom_translator                                                                                                                                                                                                                                                                                       ; alt_sld_fab_0_altera_merlin_slave_translator_191_x56fcki                                                                           ; N/A                                                                  ;
;                   |router|                                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_altera_merlin_router_191_eppy7hq                                                                                     ; N/A                                                                  ;
;                   |rsp_mux|                                                                                                                ; 8.2 (8.2)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_0_altera_merlin_multiplexer_191_drzivnq                                                                                ; N/A                                                                  ;
;                   |transacto_avalon_master_agent|                                                                                          ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_agent                                                                                                                                                                                                                                                                            ; alt_sld_fab_0_altera_merlin_master_agent_191_mpbm6tq                                                                               ; N/A                                                                  ;
;                   |transacto_avalon_master_limiter|                                                                                        ; 12.9 (12.9)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|mm_interconnect_0|transacto_avalon_master_limiter                                                                                                                                                                                                                                                                          ; alt_sld_fab_0_altera_merlin_traffic_limiter_191_kcba44q                                                                            ; N/A                                                                  ;
;                |rom|                                                                                                                       ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|rom                                                                                                                                                                                                                                                                                                                        ; altera_trace_rom                                                                                                                   ; N/A                                                                  ;
;                |transacto|                                                                                                                 ; 160.2 (0.0)          ; 143.2 (0.0)                      ; 0.0 (0.0)                                         ; 17.0 (0.0)                       ; 0.0 (0.0)            ; 206 (0)             ; 170 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto                                                                                                                                                                                                                                                                                                                  ; altera_avalon_packets_to_master                                                                                                    ; N/A                                                                  ;
;                   |p2m|                                                                                                                    ; 160.2 (160.2)        ; 143.2 (143.2)                    ; 0.0 (0.0)                                         ; 17.0 (17.0)                      ; 0.0 (0.0)            ; 206 (206)           ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|memfabric|transacto|p2m                                                                                                                                                                                                                                                                                                              ; packets_to_master                                                                                                                  ; N/A                                                                  ;
;             |sldfabric|                                                                                                                    ; 94.5 (0.0)           ; 80.0 (0.0)                       ; 0.0 (0.0)                                         ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 127 (0)             ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0_altera_sld_jtag_hub_191_7zqewty                                                                                      ; N/A                                                                  ;
;                |\jtag_hub_gen:real_sld_jtag_hub|                                                                                           ; 94.5 (71.0)          ; 80.0 (59.0)                      ; 0.0 (0.0)                                         ; 14.5 (12.0)                      ; 0.0 (0.0)            ; 127 (90)            ; 92 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                                                                            ; sld_jtag_hub                                                                                                                       ; N/A                                                                  ;
;                   |hub_info_reg|                                                                                                           ; 12.0 (12.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                                                                               ; sld_rom_sr                                                                                                                         ; N/A                                                                  ;
;                   |shadow_jsm|                                                                                                             ; 11.5 (11.5)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                                                                                 ; sld_shadow_jsm                                                                                                                     ; N/A                                                                  ;
;             |stfabric|                                                                                                                     ; 147.2 (0.0)          ; 128.0 (0.0)                      ; 0.0 (0.0)                                         ; 19.2 (0.0)                       ; 20.0 (0.0)           ; 96 (0)              ; 181 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric                                                                                                                                                                                                                                                                                                                             ; alt_sld_fab_0_altera_debug_fabric_191_hj45ljq                                                                                      ; N/A                                                                  ;
;                |demux|                                                                                                                     ; 17.5 (0.0)           ; 16.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab_0_demultiplexer_191_pmicmha                                                                                            ; N/A                                                                  ;
;                   |inpipe|                                                                                                                 ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|inpipe                                                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_demultiplexer_191_pmicmha_1stage_pipeline                                                                            ; N/A                                                                  ;
;                   |outpipe0|                                                                                                               ; 6.1 (6.1)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe0                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_demultiplexer_191_pmicmha_1stage_pipeline                                                                            ; N/A                                                                  ;
;                   |outpipe1|                                                                                                               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|demux|outpipe1                                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_demultiplexer_191_pmicmha_1stage_pipeline                                                                            ; N/A                                                                  ;
;                |h2t0_fifo|                                                                                                                 ; 49.2 (20.7)          ; 43.2 (18.4)                      ; 0.0 (0.0)                                         ; 6.0 (2.2)                        ; 10.0 (0.0)           ; 27 (27)             ; 58 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo                                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_altera_avalon_dc_fifo_191_27jzy3q                                                                                    ; N/A                                                                  ;
;                   |mem_rtl_0|                                                                                                              ; 12.0 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|mem_rtl_0                                                                                                                                                                                                                                                                                                         ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                      |auto_generated|                                                                                                      ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                                                                          ; altsyncram_92j1                                                                                                                    ; N/A                                                                  ;
;                   |read_crosser|                                                                                                           ; 6.0 (0.0)            ; 5.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser                                                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle                                                                                                  ; N/A                                                                  ;
;                      |sync[0].u|                                                                                                           ; 1.2 (1.2)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[1].u|                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[2].u|                                                                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[3].u|                                                                                                           ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[4].u|                                                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                   |write_crosser|                                                                                                          ; 10.5 (0.0)           ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser                                                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle                                                                                                  ; N/A                                                                  ;
;                      |sync[0].u|                                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[1].u|                                                                                                           ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[2].u|                                                                                                           ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[3].u|                                                                                                           ; 2.5 (2.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[4].u|                                                                                                           ; 2.5 (2.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                |h2t_channel_adap|                                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t_channel_adap                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0_channel_adapter_191_s4tuu5q                                                                                          ; N/A                                                                  ;
;                |mgmt_channel_adap|                                                                                                         ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_channel_adap                                                                                                                                                                                                                                                                                                           ; alt_sld_fab_0_channel_adapter_191_jo2ccji                                                                                          ; N/A                                                                  ;
;                |mgmt_demux|                                                                                                                ; 2.5 (0.3)            ; 2.0 (0.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux                                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_0_demultiplexer_191_auoiqyq                                                                                            ; N/A                                                                  ;
;                   |inpipe|                                                                                                                 ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux|inpipe                                                                                                                                                                                                                                                                                                           ; alt_sld_fab_0_demultiplexer_191_auoiqyq_1stage_pipeline                                                                            ; N/A                                                                  ;
;                   |outpipe1|                                                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_demux|outpipe1                                                                                                                                                                                                                                                                                                         ; alt_sld_fab_0_demultiplexer_191_auoiqyq_1stage_pipeline                                                                            ; N/A                                                                  ;
;                |mgmt_reset_0|                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_reset_0                                                                                                                                                                                                                                                                                                                ; altera_mgmt_reset                                                                                                                  ; N/A                                                                  ;
;                |mgmt_rst_synch_0|                                                                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0                                                                                                                                                                                                                                                                                                            ; altera_reset_controller                                                                                                            ; N/A                                                                  ;
;                   |alt_rst_sync_uq1|                                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mgmt_rst_synch_0|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                                                                          ; N/A                                                                  ;
;                |mux|                                                                                                                       ; 19.1 (5.0)           ; 14.1 (3.2)                       ; 0.0 (0.0)                                         ; 5.0 (1.8)                        ; 0.0 (0.0)            ; 17 (5)              ; 17 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux                                                                                                                                                                                                                                                                                                                         ; alt_sld_fab_0_multiplexer_191_mmtmrby                                                                                              ; N/A                                                                  ;
;                   |outpipe|                                                                                                                ; 14.1 (14.1)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|mux|outpipe                                                                                                                                                                                                                                                                                                                 ; alt_sld_fab_0_multiplexer_191_mmtmrby_1stage_pipeline                                                                              ; N/A                                                                  ;
;                |t2h0_fifo|                                                                                                                 ; 55.8 (31.3)          ; 48.8 (25.5)                      ; 0.0 (0.0)                                         ; 7.0 (5.8)                        ; 10.0 (0.0)           ; 38 (38)             ; 62 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo                                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_altera_avalon_dc_fifo_191_27jzy3q                                                                                    ; N/A                                                                  ;
;                   |mem_rtl_0|                                                                                                              ; 11.7 (0.0)           ; 11.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|mem_rtl_0                                                                                                                                                                                                                                                                                                         ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                      |auto_generated|                                                                                                      ; 11.7 (11.7)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 10.0 (10.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                                                                          ; altsyncram_92j1                                                                                                                    ; N/A                                                                  ;
;                   |read_crosser|                                                                                                           ; 7.2 (0.0)            ; 7.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser                                                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle                                                                                                  ; N/A                                                                  ;
;                      |sync[0].u|                                                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[1].u|                                                                                                           ; 1.4 (1.4)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[2].u|                                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[3].u|                                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[4].u|                                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                   |write_crosser|                                                                                                          ; 5.6 (0.0)            ; 5.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser                                                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle                                                                                                  ; N/A                                                                  ;
;                      |sync[0].u|                                                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[1].u|                                                                                                           ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[2].u|                                                                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[3].u|                                                                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;                      |sync[4].u|                                                                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; N/A                                                                  ;
;    |fpga_top|                                                                                                                              ; 39101.1 (1.2)        ; 37136.3 (1.2)                    ; 2182.4 (0.0)                                      ; 4147.3 (0.0)                     ; 2880.0 (0.0)         ; 35047 (4)           ; 57094 (0)                 ; 0 (0)         ; 1894632           ; 192   ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top                                                                                                                                                                                                                                                                                                                                                                    ; fpga_top                                                                                                                           ; altera_work                                                          ;
;       |ddr4a_pr_freeze_sync|                                                                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|ddr4a_pr_freeze_sync                                                                                                                                                                                                                                                                                                                                               ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|ddr4a_pr_freeze_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |ddr4b_pr_freeze_sync|                                                                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|ddr4b_pr_freeze_sync                                                                                                                                                                                                                                                                                                                                               ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|ddr4b_pr_freeze_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |inst_blue_ccip_interface_reg|                                                                                                       ; 417.4 (417.4)        ; 395.2 (395.2)                    ; 0.0 (0.0)                                         ; 22.2 (22.2)                      ; 0.0 (0.0)            ; 3 (3)               ; 1320 (1320)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_blue_ccip_interface_reg                                                                                                                                                                                                                                                                                                                                       ; ccip_interface_reg                                                                                                                 ; altera_work                                                          ;
;       |inst_fiu_top|                                                                                                                       ; 26762.1 (1.0)        ; 23154.8 (1.0)                    ; 0.0 (0.0)                                         ; 3607.3 (0.0)                     ; 1320.0 (0.0)         ; 22944 (0)           ; 34666 (2)                 ; 0 (0)         ; 914280            ; 116   ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top                                                                                                                                                                                                                                                                                                                                                       ; fiu_top                                                                                                                            ; altera_work                                                          ;
;          |inst_ccip_fabric_top|                                                                                                            ; 13131.4 (600.0)      ; 11339.3 (543.6)                  ; 0.0 (0.0)                                         ; 1792.2 (56.4)                    ; 470.0 (0.0)          ; 11369 (300)         ; 18089 (1243)              ; 0 (0)         ; 766584            ; 101   ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top                                                                                                                                                                                                                                                                                                                                  ; ccip_fabric_top                                                                                                                    ; altera_work                                                          ;
;             |inst_ap_mach_C0|                                                                                                              ; 23.7 (23.7)          ; 21.7 (21.7)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_ap_mach_C0                                                                                                                                                                                                                                                                                                                  ; ap_mach                                                                                                                            ; altera_work                                                          ;
;             |inst_calc_parity_write|                                                                                                       ; 33.3 (33.3)          ; 24.3 (24.3)                      ; 0.0 (0.0)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_calc_parity_write                                                                                                                                                                                                                                                                                                           ; calc_parity                                                                                                                        ; altera_work                                                          ;
;             |inst_cvl_top|                                                                                                                 ; 4005.7 (419.5)       ; 3585.3 (389.2)                   ; 0.0 (0.0)                                         ; 420.4 (30.3)                     ; 450.0 (0.0)          ; 3226 (14)           ; 5428 (1289)               ; 0 (0)         ; 8384              ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top                                                                                                                                                                                                                                                                                                                     ; cvl_top                                                                                                                            ; altera_work                                                          ;
;                |gen_ccip_ports[0].inst_ccip_front_end|                                                                                     ; 1677.4 (230.9)       ; 1519.8 (207.7)                   ; 0.0 (0.0)                                         ; 157.6 (23.1)                     ; 360.0 (0.0)          ; 1423 (365)          ; 1685 (308)                ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end                                                                                                                                                                                                                                                                               ; ccip_front_end                                                                                                                     ; altera_work                                                          ;
;                   |ddr4a_protocol_error_sync|                                                                                              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|ddr4a_protocol_error_sync                                                                                                                                                                                                                                                     ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer|                                                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|ddr4a_protocol_error_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                       ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |ddr4b_protocol_error_sync|                                                                                              ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|ddr4b_protocol_error_sync                                                                                                                                                                                                                                                     ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer|                                                                                       ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|ddr4b_protocol_error_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                       ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |inst_C0Tx_fifo|                                                                                                         ; 81.9 (17.9)          ; 79.4 (15.4)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 40.0 (0.0)           ; 65 (28)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo                                                                                                                                                                                                                                                                ; sync_C1Tx_fifo                                                                                                                     ; altera_work                                                          ;
;                      |inst_ram_1r1w|                                                                                                       ; 64.0 (8.5)           ; 64.0 (8.6)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 37 (19)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w                                                                                                                                                                                                                                                  ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 9.4 (9.4)            ; 9.4 (9.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_calc_parity_before                                                                                                                                                                                                                          ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 46.0 (0.0)           ; 46.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp                                                                                                                                                                                                                                    ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|                                                              ; 46.0 (0.0)           ; 46.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg                                                                                                                                                                                   ; a10_ram_sdp_wysiwyg                                                                                                                ; altera_work                                                          ;
;                               |altera_syncram_component|                                                                                   ; 46.0 (0.0)           ; 46.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component                                                                                                                                                          ; altera_syncram                                                                                                                     ; altera_work                                                          ;
;                                  |auto_generated|                                                                                          ; 46.0 (0.0)           ; 46.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated                                                                                                                                           ; altera_syncram_3942                                                                                                                ; ram_2port_171                                                        ;
;                                     |altsyncram1|                                                                                          ; 46.0 (46.0)          ; 46.0 (46.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated|altsyncram1                                                                                                                               ; altsyncram_de84                                                                                                                    ; altera_work                                                          ;
;                   |inst_C1Tx_fifo|                                                                                                         ; 639.4 (100.0)        ; 599.1 (76.3)                     ; 0.0 (0.0)                                         ; 40.3 (23.7)                      ; 320.0 (0.0)          ; 362 (76)            ; 236 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo                                                                                                                                                                                                                                                                ; sync_C1Tx_fifo                                                                                                                     ; altera_work                                                          ;
;                      |inst_ram_1r1w|                                                                                                       ; 539.5 (103.1)        ; 522.8 (92.0)                     ; 0.0 (0.0)                                         ; 16.6 (11.1)                      ; 320.0 (0.0)          ; 286 (138)           ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w                                                                                                                                                                                                                                                  ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 61.7 (61.7)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 148 (148)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_calc_parity_before                                                                                                                                                                                                                          ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 374.6 (0.0)          ; 370.1 (0.0)                      ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 320.0 (0.0)          ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp                                                                                                                                                                                                                                    ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|                                                              ; 374.6 (0.0)          ; 370.1 (0.0)                      ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 320.0 (0.0)          ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg                                                                                                                                                                                   ; a10_ram_sdp_wysiwyg                                                                                                                ; altera_work                                                          ;
;                               |altera_syncram_component|                                                                                   ; 374.6 (0.0)          ; 370.1 (0.0)                      ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 320.0 (0.0)          ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component                                                                                                                                                          ; altera_syncram                                                                                                                     ; altera_work                                                          ;
;                                  |auto_generated|                                                                                          ; 374.6 (0.0)          ; 370.1 (0.0)                      ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 320.0 (0.0)          ; 0 (0)               ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated                                                                                                                                           ; altera_syncram_5c42                                                                                                                ; ram_2port_171                                                        ;
;                                     |altsyncram1|                                                                                          ; 374.6 (374.6)        ; 370.1 (370.1)                    ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 320.0 (320.0)        ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated|altsyncram1                                                                                                                               ; altsyncram_fh84                                                                                                                    ; altera_work                                                          ;
;                   |inst_calc_parity_write|                                                                                                 ; 8.2 (8.2)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_calc_parity_write                                                                                                                                                                                                                                                        ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_ccip_chkr|                                                                                                         ; 691.8 (691.8)        ; 603.7 (603.7)                    ; 0.0 (0.0)                                         ; 88.2 (88.2)                      ; 0.0 (0.0)            ; 579 (579)           ; 1067 (1067)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_ccip_chkr                                                                                                                                                                                                                                                                ; ccip_chkr                                                                                                                          ; altera_work                                                          ;
;                   |inst_mmioTx_data_fifo|                                                                                                  ; 23.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 28 (0)                    ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo                                                                                                                                                                                                                                                         ; sync_mmioTx_data_fifo                                                                                                              ; sync_mmioTx_data_fifo                                                ;
;                      |fifo_0|                                                                                                              ; 23.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 28 (0)                    ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0                                                                                                                                                                                                                                                  ; sync_mmioTx_data_fifo_fifo_191_5vloxxa                                                                                             ; fifo_191                                                             ;
;                         |scfifo_component|                                                                                                 ; 23.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 28 (0)                    ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component                                                                                                                                                                                                                                 ; scfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 23.5 (0.0)           ; 20.5 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 28 (0)                    ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated                                                                                                                                                                                                                  ; scfifo_0bb1                                                                                                                        ; fifo_191                                                             ;
;                               |dpfifo|                                                                                                     ; 23.5 (14.0)          ; 20.5 (11.5)                      ; 0.0 (0.0)                                         ; 3.0 (2.5)                        ; 0.0 (0.0)            ; 34 (17)             ; 28 (11)                   ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                           ; a_dpfifo_7hb1                                                                                                                      ; altera_work                                                          ;
;                                  |FIFOram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4992              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                   ; altsyncram_41o1                                                                                                                    ; altera_work                                                          ;
;                                  |rd_ptr_msb|                                                                                              ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                                  |usedw_counter|                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                             ; cntr_l1a                                                                                                                           ; altera_work                                                          ;
;                                  |wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                    ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;                   |lnkC1_Intr_sync|                                                                                                        ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|lnkC1_Intr_sync                                                                                                                                                                                                                                                               ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer_nocut|                                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|lnkC1_Intr_sync|resync_chains[0].synchronizer_nocut                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                |gen_ccip_ports[0].inst_csr_mux|                                                                                            ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_csr_mux                                                                                                                                                                                                                                                                                      ; csr_mux                                                                                                                            ; altera_work                                                          ;
;                |gen_ccip_ports[0].inst_port_csr|                                                                                           ; 861.6 (861.6)        ; 723.3 (723.3)                    ; 0.0 (0.0)                                         ; 138.3 (138.3)                    ; 0.0 (0.0)            ; 650 (650)           ; 1167 (1167)               ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr                                                                                                                                                                                                                                                                                     ; port_csr                                                                                                                           ; altera_work                                                          ;
;                   |inst_port_scratch_mem|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem                                                                                                                                                                                                                                                               ; port_scratch_mem                                                                                                                   ; port_scratch_mem                                                     ;
;                      |ram_1port_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem|ram_1port_0                                                                                                                                                                                                                                                   ; port_scratch_mem_ram_1port_191_ek3eaqq                                                                                             ; ram_1port_191                                                        ;
;                         |altera_syncram_component|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem|ram_1port_0|altera_syncram_component                                                                                                                                                                                                                          ; altera_syncram                                                                                                                     ; ram_1port_191                                                        ;
;                            |auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem|ram_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                                           ; altera_syncram_i5q1                                                                                                                ; ram_2port_171                                                        ;
;                               |altsyncram1|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem|ram_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                               ; altsyncram_rf64                                                                                                                    ; altera_work                                                          ;
;                |gen_ccip_ports[0].inst_remote_green_stp|                                                                                   ; 936.8 (277.7)        ; 852.1 (259.7)                    ; 0.0 (0.0)                                         ; 84.6 (18.0)                      ; 90.0 (0.0)           ; 1033 (321)          ; 1039 (398)                ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp                                                                                                                                                                                                                                                                             ; remote_green_stp                                                                                                                   ; altera_work                                                          ;
;                   |inst_Remote_Debug_RxFIFO|                                                                                               ; 78.9 (0.0)           ; 77.9 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 50.0 (0.0)           ; 44 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO                                                                                                                                                                                                                                                    ; Remote_Debug_RxFIFO                                                                                                                ; Remote_Debug_RxFIFO                                                  ;
;                      |fifo_0|                                                                                                              ; 78.9 (0.0)           ; 77.9 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 50.0 (0.0)           ; 44 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0                                                                                                                                                                                                                                             ; Remote_Debug_RxFIFO_fifo_191_kfaljky                                                                                               ; fifo_191                                                             ;
;                         |scfifo_component|                                                                                                 ; 78.9 (0.0)           ; 77.9 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 50.0 (0.0)           ; 44 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component                                                                                                                                                                                                                            ; scfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 78.9 (0.0)           ; 77.9 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 50.0 (0.0)           ; 44 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated                                                                                                                                                                                                             ; scfifo_0rg1                                                                                                                        ; fifo_191                                                             ;
;                               |dpfifo|                                                                                                     ; 78.9 (13.1)          ; 77.9 (13.1)                      ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 50.0 (0.0)           ; 44 (19)             ; 55 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                      ; a_dpfifo_bie1                                                                                                                      ; altera_work                                                          ;
;                                  |FIFOram|                                                                                                 ; 51.0 (51.0)          ; 51.0 (51.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (50.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                              ; altsyncram_81q1                                                                                                                    ; altera_work                                                          ;
;                                  |rd_ptr_msb|                                                                                              ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                           ; cntr_4jd                                                                                                                           ; altera_work                                                          ;
;                                  |usedw_counter|                                                                                           ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                        ; cntr_hj9                                                                                                                           ; altera_work                                                          ;
;                                  |wr_ptr|                                                                                                  ; 6.8 (6.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                               ; cntr_5jd                                                                                                                           ; altera_work                                                          ;
;                   |inst_Remote_Debug_TxFIFO|                                                                                               ; 59.5 (0.0)           ; 58.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO                                                                                                                                                                                                                                                    ; Remote_Debug_TxFIFO                                                                                                                ; Remote_Debug_TxFIFO                                                  ;
;                      |fifo_0|                                                                                                              ; 59.5 (0.0)           ; 58.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0                                                                                                                                                                                                                                             ; Remote_Debug_TxFIFO_fifo_191_jzyhgwq                                                                                               ; fifo_191                                                             ;
;                         |scfifo_component|                                                                                                 ; 59.5 (0.0)           ; 58.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component                                                                                                                                                                                                                            ; scfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 59.5 (0.0)           ; 58.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 40.0 (0.0)           ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated                                                                                                                                                                                                             ; scfifo_nqg1                                                                                                                        ; fifo_191                                                             ;
;                               |dpfifo|                                                                                                     ; 59.5 (10.3)          ; 58.0 (9.3)                       ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 40.0 (0.0)           ; 32 (18)             ; 31 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                      ; a_dpfifo_2ie1                                                                                                                      ; altera_work                                                          ;
;                                  |FIFOram|                                                                                                 ; 41.0 (41.0)          ; 41.0 (41.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                              ; altsyncram_m0q1                                                                                                                    ; altera_work                                                          ;
;                                  |rd_ptr_msb|                                                                                              ; 3.0 (3.0)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                           ; cntr_4jd                                                                                                                           ; altera_work                                                          ;
;                                  |usedw_counter|                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                        ; cntr_hj9                                                                                                                           ; altera_work                                                          ;
;                                  |wr_ptr|                                                                                                  ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                               ; cntr_5jd                                                                                                                           ; altera_work                                                          ;
;                   |inst_calc_parity_Rxfifo_write|                                                                                          ; 23.9 (23.9)          ; 21.9 (21.9)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_calc_parity_Rxfifo_write                                                                                                                                                                                                                                               ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_calc_parity_Txfifo_write|                                                                                          ; 12.8 (12.8)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_calc_parity_Txfifo_write                                                                                                                                                                                                                                               ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_stp_ep|                                                                                                            ; 484.0 (25.2)         ; 424.6 (22.0)                     ; 0.0 (0.0)                                         ; 59.4 (3.2)                       ; 0.0 (0.0)            ; 582 (31)            ; 555 (24)                  ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep                                                                                                                                                                                                                                                                 ; stp_ep                                                                                                                             ; altera_work                                                          ;
;                      |inst_SLD_HUB_cont_sys|                                                                                               ; 458.7 (0.0)          ; 402.6 (0.0)                      ; 0.0 (0.0)                                         ; 56.1 (0.0)                       ; 0.0 (0.0)            ; 551 (0)             ; 531 (0)                   ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys                                                                                                                                                                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP                                                                                                         ; SLD_HUB_CONT_SYS_WO_SLD_EP                                           ;
;                         |sld_hub_controller_system_without_sldep_0|                                                                        ; 458.7 (0.0)          ; 402.6 (0.0)                      ; 0.0 (0.0)                                         ; 56.1 (0.0)                       ; 0.0 (0.0)            ; 551 (0)             ; 531 (0)                   ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0                                                                                                                                                                                                 ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0                                                               ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0 ;
;                            |sld_hub_controller_system_without_sldep_0|                                                                     ; 458.7 (0.0)          ; 402.6 (0.0)                      ; 0.0 (0.0)                                         ; 56.1 (0.0)                       ; 0.0 (0.0)            ; 551 (0)             ; 531 (0)                   ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0                                                                                                                                                       ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_sld_hub_controller_system_without_sldep_180_o4wcoki    ; altera_sld_hub_controller_system_without_sldep_180                   ;
;                               |avalon_st_adapter|                                                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|avalon_st_adapter                                                                                                                                     ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_st_adapter_191_w5tcqry                          ; altera_avalon_st_adapter_191                                         ;
;                                  |channel_adapter_0|                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|avalon_st_adapter|channel_adapter_0                                                                                                                   ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_channel_adapter_191_4wfjzwi                                   ; channel_adapter_191                                                  ;
;                               |fabric|                                                                                                     ; 37.7 (0.0)           ; 34.7 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric                                                                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_debug_fabric_191_cpcejgy                               ; altera_debug_fabric_191                                              ;
;                                  |demux|                                                                                                   ; 24.6 (0.0)           ; 22.6 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|demux                                                                                                                                          ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_pmicmha                                     ; demultiplexer_191                                                    ;
;                                     |inpipe|                                                                                               ; 14.7 (14.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|demux|inpipe                                                                                                                                   ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_pmicmha_1stage_pipeline                     ; demultiplexer_191                                                    ;
;                                     |outpipe0|                                                                                             ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|demux|outpipe0                                                                                                                                 ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_pmicmha_1stage_pipeline                     ; demultiplexer_191                                                    ;
;                                     |outpipe1|                                                                                             ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|demux|outpipe1                                                                                                                                 ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_pmicmha_1stage_pipeline                     ; demultiplexer_191                                                    ;
;                                  |mgmt_demux|                                                                                              ; 2.8 (0.3)            ; 2.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mgmt_demux                                                                                                                                     ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_auoiqyq                                     ; demultiplexer_191                                                    ;
;                                     |inpipe|                                                                                               ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mgmt_demux|inpipe                                                                                                                              ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_auoiqyq_1stage_pipeline                     ; demultiplexer_191                                                    ;
;                                     |outpipe1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mgmt_demux|outpipe1                                                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_demultiplexer_191_auoiqyq_1stage_pipeline                     ; demultiplexer_191                                                    ;
;                                  |mgmt_reset_0|                                                                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mgmt_reset_0                                                                                                                                   ; altera_mgmt_reset                                                                                                                  ; altera_mgmt_reset_191                                                ;
;                                  |mux|                                                                                                     ; 9.9 (2.1)            ; 9.4 (2.1)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 14 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mux                                                                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_multiplexer_191_mmtmrby                                       ; multiplexer_191                                                      ;
;                                     |outpipe|                                                                                              ; 7.8 (7.8)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|fabric|mux|outpipe                                                                                                                                    ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_multiplexer_191_mmtmrby_1stage_pipeline                       ; multiplexer_191                                                      ;
;                               |hub_controller|                                                                                             ; 136.3 (0.0)          ; 120.8 (0.0)                      ; 0.0 (0.0)                                         ; 15.5 (0.0)                       ; 0.0 (0.0)            ; 191 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller                                                                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_streaming_sld_hub_controller_without_sldep_180_x2qz3ai ; altera_streaming_sld_hub_controller_without_sldep_180                ;
;                                  |core|                                                                                                    ; 136.3 (93.4)         ; 120.8 (82.4)                     ; 0.0 (0.0)                                         ; 15.5 (11.0)                      ; 0.0 (0.0)            ; 191 (126)           ; 144 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller|core                                                                                                                                   ; altera_streaming_sld_hub_controller_core_without_sldep                                                                             ; altera_streaming_sld_hub_controller_core_without_sldep_180           ;
;                                     |tdo_enable_fifo|                                                                                      ; 36.2 (4.5)           ; 32.7 (4.0)                       ; 0.0 (0.0)                                         ; 3.5 (0.5)                        ; 0.0 (0.0)            ; 58 (6)              ; 39 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller|core|tdo_enable_fifo                                                                                                                   ; altera_streaming_sld_hub_controller_fifo                                                                                           ; altera_streaming_sld_hub_controller_core_without_sldep_180           ;
;                                        |el0|                                                                                               ; 15.7 (15.7)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller|core|tdo_enable_fifo|el0                                                                                                               ; altera_streaming_sld_hub_controller_fifo_element                                                                                   ; altera_streaming_sld_hub_controller_core_without_sldep_180           ;
;                                        |el1|                                                                                               ; 15.9 (15.9)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 26 (26)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller|core|tdo_enable_fifo|el1                                                                                                               ; altera_streaming_sld_hub_controller_fifo_element                                                                                   ; altera_streaming_sld_hub_controller_core_without_sldep_180           ;
;                                     |the_resp_fsm|                                                                                         ; 6.8 (6.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|hub_controller|core|the_resp_fsm                                                                                                                      ; resp_fsm                                                                                                                           ; altera_streaming_sld_hub_controller_core_without_sldep_180           ;
;                               |link|                                                                                                       ; 283.7 (0.0)          ; 246.1 (0.0)                      ; 0.0 (0.0)                                         ; 37.6 (0.0)                       ; 0.0 (0.0)            ; 331 (0)             ; 316 (0)                   ; 0 (0)         ; 1344              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link                                                                                                                                                  ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_mm_debug_link_191_4krndia                              ; altera_mm_debug_link_191                                             ;
;                                  |connection_id_rom|                                                                                       ; 14.9 (14.9)          ; 13.4 (13.4)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|connection_id_rom                                                                                                                                ; altera_connection_identification_rom_wrapper                                                                                       ; altera_connection_identification_rom_wrapper_191                     ;
;                                  |h2t_channel_adapter|                                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_channel_adapter                                                                                                                              ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_channel_adapter_191_s4tuu5q                                   ; channel_adapter_191                                                  ;
;                                  |h2t_packet_source|                                                                                       ; 14.6 (14.6)          ; 13.6 (13.6)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_packet_source                                                                                                                                ; altera_avalon_st_bytes_to_packets                                                                                                  ; altera_avalon_st_bytes_to_packets_191                                ;
;                                  |h2t_timing_adapter|                                                                                      ; 12.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 14 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_timing_adapter                                                                                                                               ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui                                    ; timing_adapter_191                                                   ;
;                                     |SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo| ; 12.1 (12.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_timing_adapter|SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo                          ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo                               ; timing_adapter_191                                                   ;
;                                        |mem_rtl_0|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_timing_adapter|SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo|mem_rtl_0                ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_timing_adapter|SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo|mem_rtl_0|auto_generated ; altsyncram_fcn1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                                  |mm_interconnect_0|                                                                                       ; 88.6 (0.0)           ; 80.9 (0.0)                       ; 0.0 (0.0)                                         ; 7.8 (0.0)                        ; 0.0 (0.0)            ; 116 (0)             ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0                                                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_mm_interconnect_191_dnfdmyi                            ; altera_mm_interconnect_191                                           ;
;                                     |cmd_demux|                                                                                            ; 8.8 (8.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|cmd_demux                                                                                                                      ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_demultiplexer_191_xl6up3y                       ; altera_merlin_demultiplexer_191                                      ;
;                                     |connection_id_rom_s0_agent|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|connection_id_rom_s0_agent                                                                                                     ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191                                        ;
;                                     |connection_id_rom_s0_agent_rsp_fifo|                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|connection_id_rom_s0_agent_rsp_fifo                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |connection_id_rom_s0_translator|                                                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|connection_id_rom_s0_translator                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |export_slave_m0_agent|                                                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|export_slave_m0_agent                                                                                                          ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_master_agent_191_mpbm6tq                        ; altera_merlin_master_agent_191                                       ;
;                                     |export_slave_m0_limiter|                                                                              ; 11.5 (11.5)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|export_slave_m0_limiter                                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_traffic_limiter_191_kcba44q                     ; altera_merlin_traffic_limiter_191                                    ;
;                                     |mm_mgmt_csr_agent|                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|mm_mgmt_csr_agent                                                                                                              ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191                                        ;
;                                     |mm_mgmt_csr_agent_rsp_fifo|                                                                           ; 2.2 (2.2)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|mm_mgmt_csr_agent_rsp_fifo                                                                                                     ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |mm_mgmt_csr_translator|                                                                               ; 4.2 (4.2)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|mm_mgmt_csr_translator                                                                                                         ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |read_fifo_capacity_s0_agent_rsp_fifo|                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|read_fifo_capacity_s0_agent_rsp_fifo                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |read_fifo_capacity_s0_translator|                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|read_fifo_capacity_s0_translator                                                                                               ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |read_slave_addr_fixer_s0_agent_rsp_fifo|                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|read_slave_addr_fixer_s0_agent_rsp_fifo                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |read_slave_addr_fixer_s0_translator|                                                                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|read_slave_addr_fixer_s0_translator                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |router|                                                                                               ; 7.4 (7.4)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|router                                                                                                                         ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_router_191_sxw4xlq                              ; altera_merlin_router_191                                             ;
;                                     |rsp_mux|                                                                                              ; 12.9 (12.9)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|rsp_mux                                                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_multiplexer_191_ncmp3bq                         ; altera_merlin_multiplexer_191                                        ;
;                                     |sink_to_read_slave_in_csr_agent|                                                                      ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|sink_to_read_slave_in_csr_agent                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191                                        ;
;                                     |sink_to_read_slave_in_csr_agent_rsp_fifo|                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|sink_to_read_slave_in_csr_agent_rsp_fifo                                                                                       ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |sink_to_read_slave_in_csr_translator|                                                                 ; 5.0 (5.0)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|sink_to_read_slave_in_csr_translator                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |write_fifo_capacity_s0_agent_rsp_fifo|                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_fifo_capacity_s0_agent_rsp_fifo                                                                                          ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |write_fifo_capacity_s0_translator|                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_fifo_capacity_s0_translator                                                                                              ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |write_slave_addr_fixer_s0_agent|                                                                      ; 5.8 (5.8)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_addr_fixer_s0_agent                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191                                        ;
;                                     |write_slave_addr_fixer_s0_agent_rsp_fifo|                                                             ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_addr_fixer_s0_agent_rsp_fifo                                                                                       ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |write_slave_addr_fixer_s0_translator|                                                                 ; 3.2 (3.2)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_addr_fixer_s0_translator                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                     |write_slave_to_source_in_csr_agent|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_to_source_in_csr_agent                                                                                             ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_agent_191_ncfkfri                         ; altera_merlin_slave_agent_191                                        ;
;                                     |write_slave_to_source_in_csr_agent_rsp_fifo|                                                          ; 2.3 (2.3)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_to_source_in_csr_agent_rsp_fifo                                                                                    ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_sc_fifo_191_e5eqkcq                             ; altera_avalon_sc_fifo_191                                            ;
;                                     |write_slave_to_source_in_csr_translator|                                                              ; 7.1 (7.1)            ; 6.1 (6.1)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_0|write_slave_to_source_in_csr_translator                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                  |mm_interconnect_1|                                                                                       ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_1                                                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_mm_interconnect_191_ur5iprq                            ; altera_mm_interconnect_191                                           ;
;                                     |write_slave_addr_fixer_m0_translator|                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_1|write_slave_addr_fixer_m0_translator                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_master_translator_191_g7h47bq                   ; altera_merlin_master_translator_191                                  ;
;                                     |write_slave_to_source_in_translator|                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_1|write_slave_to_source_in_translator                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                  |mm_interconnect_2|                                                                                       ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_2                                                                                                                                ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_mm_interconnect_191_mqmfbny                            ; altera_mm_interconnect_191                                           ;
;                                     |read_slave_addr_fixer_m0_translator|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_2|read_slave_addr_fixer_m0_translator                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_master_translator_191_g7h47bq                   ; altera_merlin_master_translator_191                                  ;
;                                     |sink_to_read_slave_out_translator|                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_interconnect_2|sink_to_read_slave_out_translator                                                                                              ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_merlin_slave_translator_191_x56fcki                    ; altera_merlin_slave_translator_191                                   ;
;                                  |mm_mgmt|                                                                                                 ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|mm_mgmt                                                                                                                                          ; altera_mm_mgmt_wrapper                                                                                                             ; altera_mm_mgmt_wrapper_191                                           ;
;                                  |sink_to_read_slave|                                                                                      ; 56.8 (2.2)           ; 45.1 (1.8)                       ; 0.0 (0.0)                                         ; 11.8 (0.5)                       ; 0.0 (0.0)            ; 62 (3)              ; 59 (1)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave                                                                                                                               ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_emgnhzy                                ; altera_avalon_fifo_191                                               ;
;                                     |the_scfifo_with_controls|                                                                             ; 54.6 (37.6)          ; 43.3 (29.3)                      ; 0.0 (0.0)                                         ; 11.2 (8.2)                       ; 0.0 (0.0)            ; 59 (37)             ; 58 (38)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls                                                                                                      ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_emgnhzy_scfifo_with_controls           ; altera_avalon_fifo_191                                               ;
;                                        |the_scfifo|                                                                                        ; 17.0 (0.0)           ; 14.0 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 20 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo                                                                                           ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_emgnhzy_single_clock_fifo              ; altera_avalon_fifo_191                                               ;
;                                           |single_clock_fifo|                                                                              ; 17.0 (0.0)           ; 14.0 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 20 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo                                                                         ; scfifo                                                                                                                             ; altera_avalon_fifo_191                                               ;
;                                              |auto_generated|                                                                              ; 17.0 (0.0)           ; 14.0 (0.0)                       ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 20 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                          ; scfifo_p9a1                                                                                                                        ; fifo_191                                                             ;
;                                                 |dpfifo|                                                                                   ; 17.0 (2.0)           ; 14.0 (1.5)                       ; 0.0 (0.0)                                         ; 3.0 (0.5)                        ; 0.0 (0.0)            ; 22 (2)              ; 20 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                   ; a_dpfifo_0ga1                                                                                                                      ; altera_work                                                          ;
;                                                    |FIFOram|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                           ; altsyncram_p9t1                                                                                                                    ; altera_work                                                          ;
;                                                    |fifo_state|                                                                            ; 8.0 (4.5)            ; 6.5 (3.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                        ; a_fefifo_euh                                                                                                                       ; altera_work                                                          ;
;                                                       |count_usedw|                                                                        ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                            ; cntr_k1a                                                                                                                           ; altera_work                                                          ;
;                                                    |rd_ptr_count|                                                                          ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                      ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                                                    |wr_ptr|                                                                                ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                            ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                                  |t2h_byte_source|                                                                                         ; 18.2 (18.2)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 23 (23)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|t2h_byte_source                                                                                                                                  ; altera_avalon_st_packets_to_bytes                                                                                                  ; altera_avalon_st_packets_to_bytes_191                                ;
;                                  |t2h_timing_adapter|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|t2h_timing_adapter                                                                                                                               ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_h4gyimy                                    ; timing_adapter_191                                                   ;
;                                  |write_slave_to_source|                                                                                   ; 67.6 (0.2)           ; 56.1 (0.2)                       ; 0.0 (0.0)                                         ; 11.5 (0.0)                       ; 0.0 (0.0)            ; 81 (0)              ; 61 (1)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source                                                                                                                            ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_zshrloi                                ; altera_avalon_fifo_191                                               ;
;                                     |the_scfifo_with_controls|                                                                             ; 67.3 (49.1)          ; 55.8 (40.5)                      ; 0.0 (0.0)                                         ; 11.5 (8.6)                       ; 0.0 (0.0)            ; 81 (57)             ; 60 (42)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls                                                                                                   ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_zshrloi_scfifo_with_controls           ; altera_avalon_fifo_191                                               ;
;                                        |the_scfifo|                                                                                        ; 18.2 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo                                                                                        ; SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_altera_avalon_fifo_191_zshrloi_single_clock_fifo              ; altera_avalon_fifo_191                                               ;
;                                           |single_clock_fifo|                                                                              ; 18.2 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo                                                                      ; scfifo                                                                                                                             ; altera_avalon_fifo_191                                               ;
;                                              |auto_generated|                                                                              ; 18.2 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                       ; scfifo_p9a1                                                                                                                        ; fifo_191                                                             ;
;                                                 |dpfifo|                                                                                   ; 18.2 (1.7)           ; 15.3 (1.7)                       ; 0.0 (0.0)                                         ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 24 (3)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                ; a_dpfifo_0ga1                                                                                                                      ; altera_work                                                          ;
;                                                    |FIFOram|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                        ; altsyncram_p9t1                                                                                                                    ; altera_work                                                          ;
;                                                    |fifo_state|                                                                            ; 9.2 (5.7)            ; 7.7 (4.7)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 11 (6)              ; 8 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                     ; a_fefifo_euh                                                                                                                       ; altera_work                                                          ;
;                                                       |count_usedw|                                                                        ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                         ; cntr_k1a                                                                                                                           ; altera_work                                                          ;
;                                                    |rd_ptr_count|                                                                          ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                   ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                                                    |wr_ptr|                                                                                ; 3.9 (3.9)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                         ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                |inst_user_clk|                                                                                                             ; 109.2 (38.1)         ; 99.7 (36.1)                      ; 0.0 (0.0)                                         ; 9.5 (2.0)                        ; 0.0 (0.0)            ; 103 (10)            ; 246 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk                                                                                                                                                                                                                                                                                                       ; qph_user_clk                                                                                                                       ; altera_work                                                          ;
;                   |fcr_pll_cal_busy_sync|                                                                                                  ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|fcr_pll_cal_busy_sync                                                                                                                                                                                                                                                                                 ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer|                                                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|fcr_pll_cal_busy_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                   ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |qph_user_clk_fpll_u0|                                                                                                   ; 21.4 (0.0)           ; 17.9 (0.0)                       ; 0.0 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0                                                                                                                                                                                                                                                                                  ; qph_user_clk_fpll_RF100M                                                                                                           ; qph_user_clk_fpll_RF100M                                             ;
;                      |xcvr_fpll_a10_0|                                                                                                     ; 21.4 (4.0)           ; 17.9 (3.7)                       ; 0.0 (0.0)                                         ; 3.5 (0.2)                        ; 0.0 (0.0)            ; 32 (13)             ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0                                                                                                                                                                                                                                                                  ; altera_xcvr_fpll_a10                                                                                                               ; altera_xcvr_fpll_a10_170                                             ;
;                         |en_embedded_debug.pll_embedded_debug|                                                                             ; 11.7 (0.0)           ; 9.7 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|en_embedded_debug.pll_embedded_debug                                                                                                                                                                                                                             ; alt_xcvr_pll_embedded_debug                                                                                                        ; altera_xcvr_fpll_a10_170                                             ;
;                            |embedded_debug_soft_csr|                                                                                       ; 11.7 (9.4)           ; 9.7 (7.7)                        ; 0.0 (0.0)                                         ; 2.0 (1.8)                        ; 0.0 (0.0)            ; 15 (14)             ; 13 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr                                                                                                                                                                                                     ; alt_xcvr_pll_avmm_csr                                                                                                              ; altera_xcvr_fpll_a10_170                                             ;
;                               |en_stat_reg.rx_is_locked_sync|                                                                              ; 2.2 (2.2)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_fpll_a10_170                                             ;
;                         |xcvr_avmm_inst|                                                                                                   ; 5.8 (5.2)            ; 4.5 (4.0)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|xcvr_avmm_inst                                                                                                                                                                                                                                                   ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_fpll_a10_170                                             ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                           ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_fpll_a10_170                                             ;
;                   |qph_user_clk_freq_u0|                                                                                                   ; 42.6 (42.6)          ; 38.6 (38.6)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_freq_u0                                                                                                                                                                                                                                                                                  ; qph_user_clk_freq                                                                                                                  ; altera_work                                                          ;
;                   |qph_user_clk_mmmach_u0|                                                                                                 ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_mmmach_u0                                                                                                                                                                                                                                                                                ; qph_user_clk_mmmach                                                                                                                ; altera_work                                                          ;
;             |inst_fme_CfgTx_fifo|                                                                                                          ; 49.7 (0.0)           ; 47.0 (0.0)                       ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 20.0 (0.0)           ; 46 (0)              ; 48 (0)                    ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo                                                                                                                                                                                                                                                                                                              ; sync_CfgTx_fifo                                                                                                                    ; sync_CfgTx_fifo                                                      ;
;                |fifo_0|                                                                                                                    ; 49.7 (0.0)           ; 47.0 (0.0)                       ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 20.0 (0.0)           ; 46 (0)              ; 48 (0)                    ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0                                                                                                                                                                                                                                                                                                       ; sync_CfgTx_fifo_fifo_191_f7lswri                                                                                                   ; fifo_191                                                             ;
;                   |scfifo_component|                                                                                                       ; 49.7 (0.0)           ; 47.0 (0.0)                       ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 20.0 (0.0)           ; 46 (0)              ; 48 (0)                    ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component                                                                                                                                                                                                                                                                                      ; scfifo                                                                                                                             ; fifo_191                                                             ;
;                      |auto_generated|                                                                                                      ; 49.7 (0.0)           ; 47.0 (0.0)                       ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 20.0 (0.0)           ; 46 (0)              ; 48 (0)                    ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated                                                                                                                                                                                                                                                                       ; scfifo_tab1                                                                                                                        ; fifo_191                                                             ;
;                         |dpfifo|                                                                                                           ; 49.7 (11.2)          ; 47.0 (9.7)                       ; 0.0 (0.0)                                         ; 2.7 (1.5)                        ; 20.0 (0.0)           ; 46 (17)             ; 48 (11)                   ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                                ; a_dpfifo_4hb1                                                                                                                      ; altera_work                                                          ;
;                            |FIFOram|                                                                                                       ; 29.0 (29.0)          ; 28.3 (28.3)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 20.0 (20.0)          ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 4736              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                        ; altsyncram_u0o1                                                                                                                    ; altera_work                                                          ;
;                            |rd_ptr_msb|                                                                                                    ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                     ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                            |usedw_counter|                                                                                                 ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                  ; cntr_l1a                                                                                                                           ; altera_work                                                          ;
;                            |wr_ptr|                                                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                         ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;             |inst_fme_afu_CfgTxArb|                                                                                                        ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_afu_CfgTxArb                                                                                                                                                                                                                                                                                                            ; fair_arbiter                                                                                                                       ; altera_work                                                          ;
;                |gen_4way_arbiter.inst_fair_arbiter_4way|                                                                                   ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_afu_CfgTxArb|gen_4way_arbiter.inst_fair_arbiter_4way                                                                                                                                                                                                                                                                    ; fair_arbiter_4way                                                                                                                  ; altera_work                                                          ;
;             |inst_fme_top|                                                                                                                 ; 7682.1 (19.8)        ; 6447.3 (17.2)                    ; 0.0 (0.0)                                         ; 1234.7 (2.6)                     ; 0.0 (0.0)            ; 6927 (16)           ; 10067 (44)                ; 0 (0)         ; 694928            ; 54    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top                                                                                                                                                                                                                                                                                                                     ; fme_top                                                                                                                            ; altera_work                                                          ;
;                |ddr4_cal_done_sync|                                                                                                        ; 1.8 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_done_sync                                                                                                                                                                                                                                                                                                  ; resync                                                                                                                             ; altera_work                                                          ;
;                   |resync_chains[0].synchronizer|                                                                                          ; 1.2 (1.2)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_done_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |resync_chains[1].synchronizer|                                                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_done_sync|resync_chains[1].synchronizer                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                |ddr4_cal_fail_sync|                                                                                                        ; 2.1 (0.0)            ; 1.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_fail_sync                                                                                                                                                                                                                                                                                                  ; resync                                                                                                                             ; altera_work                                                          ;
;                   |resync_chains[0].synchronizer|                                                                                          ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_fail_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |resync_chains[1].synchronizer|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_cal_fail_sync|resync_chains[1].synchronizer                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                |ddr4_clear_busy_sync|                                                                                                      ; 2.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_clear_busy_sync                                                                                                                                                                                                                                                                                                ; resync                                                                                                                             ; altera_work                                                          ;
;                   |resync_chains[0].synchronizer|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_clear_busy_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |resync_chains[1].synchronizer|                                                                                          ; 1.2 (1.2)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|ddr4_clear_busy_sync|resync_chains[1].synchronizer                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                |deserialize_fab_ctr|                                                                                                       ; 25.2 (25.2)          ; 22.7 (22.7)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|deserialize_fab_ctr                                                                                                                                                                                                                                                                                                 ; deserializer                                                                                                                       ; altera_work                                                          ;
;                |fme_msix_table|                                                                                                            ; 1143.4 (410.1)       ; 897.1 (310.6)                    ; 0.0 (0.0)                                         ; 246.3 (99.6)                     ; 0.0 (0.0)            ; 791 (313)           ; 1263 (313)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|fme_msix_table                                                                                                                                                                                                                                                                                                      ; fme_msix_table                                                                                                                     ; altera_work                                                          ;
;                   |inst_vfme_csr|                                                                                                          ; 733.3 (733.3)        ; 586.5 (586.5)                    ; 0.0 (0.0)                                         ; 146.8 (146.8)                    ; 0.0 (0.0)            ; 478 (478)           ; 950 (950)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|fme_msix_table|inst_vfme_csr                                                                                                                                                                                                                                                                                        ; vfme_csr                                                                                                                           ; altera_work                                                          ;
;                |inst_csr_mux|                                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_csr_mux                                                                                                                                                                                                                                                                                                        ; csr_mux                                                                                                                            ; altera_work                                                          ;
;                |inst_fme_csr|                                                                                                              ; 6402.1 (2656.8)      ; 5433.2 (2127.4)                  ; 0.0 (0.0)                                         ; 968.9 (529.4)                    ; 0.0 (0.0)            ; 6029 (2187)         ; 8504 (3054)               ; 0 (0)         ; 638608            ; 50    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr                                                                                                                                                                                                                                                                                                        ; fme_csr                                                                                                                            ; altera_work                                                          ;
;                   |bip_loader_txfifo|                                                                                                      ; 56.2 (0.0)           ; 52.5 (0.0)                       ; 0.0 (0.0)                                         ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 95 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo                                                                                                                                                                                                                                                                                      ; dcfifo                                                                                                                             ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 56.2 (11.9)          ; 52.5 (11.4)                      ; 0.0 (0.0)                                         ; 3.8 (0.5)                        ; 0.0 (0.0)            ; 63 (13)             ; 95 (26)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated                                                                                                                                                                                                                                                                       ; dcfifo_tsr1                                                                                                                        ; fifo_191                                                             ;
;                         |fifo_ram|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|fifo_ram                                                                                                                                                                                                                                                              ; altsyncram_dfd1                                                                                                                    ; altera_work                                                          ;
;                         |rdempty_eq_comp|                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                                                       ; cmpr_mf8                                                                                                                           ; altera_work                                                          ;
;                         |rdptr_g1p|                                                                                                        ; 8.6 (8.6)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|rdptr_g1p                                                                                                                                                                                                                                                             ; a_graycounter_4f9                                                                                                                  ; altera_work                                                          ;
;                         |rs_dgwp|                                                                                                          ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|rs_dgwp                                                                                                                                                                                                                                                               ; alt_synch_pipe_8go                                                                                                                 ; altera_work                                                          ;
;                            |dffpipe12|                                                                                                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                                                                                                     ; dffpipe_r5c                                                                                                                        ; altera_work                                                          ;
;                         |wrfull_eq_comp|                                                                                                   ; 4.0 (4.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                                                        ; cmpr_mf8                                                                                                                           ; altera_work                                                          ;
;                         |wrptr_g1p|                                                                                                        ; 9.3 (9.3)            ; 9.1 (9.1)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 14 (14)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|wrptr_g1p                                                                                                                                                                                                                                                             ; a_graycounter_0te                                                                                                                  ; altera_work                                                          ;
;                         |wrptr_g_gray2bin|                                                                                                 ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                                                      ; a_gray2bin_c79                                                                                                                     ; altera_work                                                          ;
;                         |ws_brp|                                                                                                           ; 2.1 (2.1)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|ws_brp                                                                                                                                                                                                                                                                ; dffpipe_s5c                                                                                                                        ; altera_work                                                          ;
;                         |ws_dgrp|                                                                                                          ; 7.4 (0.0)            ; 6.4 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|ws_dgrp                                                                                                                                                                                                                                                               ; alt_synch_pipe_ago                                                                                                                 ; altera_work                                                          ;
;                            |dffpipe16|                                                                                                     ; 7.4 (7.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                                                                                                                     ; dffpipe_t5c                                                                                                                        ; altera_work                                                          ;
;                         |ws_dgrp_gray2bin|                                                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                                                      ; a_gray2bin_c79                                                                                                                     ; altera_work                                                          ;
;                   |bmc|                                                                                                                    ; 476.1 (0.0)          ; 414.6 (0.0)                      ; 0.0 (0.0)                                         ; 61.5 (0.0)                       ; 0.0 (0.0)            ; 397 (0)             ; 729 (0)                   ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc                                                                                                                                                                                                                                                                                                    ; bmc_mailbox                                                                                                                        ; bmc_mailbox                                                          ;
;                      |bmc_mailbox|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox                                                                                                                                                                                                                                                                                        ; bmc_mailbox_onchip_memory2_0                                                                                                       ; bmc_mailbox_onchip_memory2_0                                         ;
;                         |onchip_memory2_0|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox|onchip_memory2_0                                                                                                                                                                                                                                                                       ; bmc_mailbox_onchip_memory2_0_altera_avalon_onchip_memory2_191_yeu7g4i                                                              ; altera_avalon_onchip_memory2_191                                     ;
;                            |the_altsyncram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox|onchip_memory2_0|the_altsyncram                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                                                                                                         ; altsyncram_vp32                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |bmc_mailbox_mm_bridge|                                                                                               ; 29.1 (0.0)           ; 25.9 (0.0)                       ; 0.0 (0.0)                                         ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox_mm_bridge                                                                                                                                                                                                                                                                              ; bmc_mailbox_mm_bridge                                                                                                              ; bmc_mailbox_mm_bridge                                                ;
;                         |bmc_mailbox_mm_bridge|                                                                                            ; 29.1 (29.1)          ; 25.9 (25.9)                      ; 0.0 (0.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox_mm_bridge|bmc_mailbox_mm_bridge                                                                                                                                                                                                                                                        ; bmc_mailbox_mm_bridge_altera_avalon_mm_bridge_191_x6qdesi                                                                          ; altera_avalon_mm_bridge_191                                          ;
;                      |mm_interconnect_0|                                                                                                   ; 226.4 (0.0)          ; 198.7 (0.0)                      ; 0.0 (0.0)                                         ; 27.8 (0.0)                       ; 0.0 (0.0)            ; 133 (0)             ; 418 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0                                                                                                                                                                                                                                                                                  ; bmc_mailbox_altera_mm_interconnect_191_aaferca                                                                                     ; altera_mm_interconnect_191                                           ;
;                         |agent_pipeline|                                                                                                   ; 45.4 (0.0)           ; 38.9 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|agent_pipeline                                                                                                                                                                                                                                                                   ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 45.4 (45.4)          ; 38.9 (38.9)                      ; 0.0 (0.0)                                         ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|agent_pipeline|gen_inst[0].core                                                                                                                                                                                                                                                  ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |agent_pipeline_001|                                                                                               ; 1.8 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|agent_pipeline_001                                                                                                                                                                                                                                                               ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 1.8 (1.8)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|agent_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                              ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |bmc_mailbox_mm_bridge_m0_agent|                                                                                   ; 1.9 (1.9)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_mm_bridge_m0_agent                                                                                                                                                                                                                                                   ; bmc_mailbox_altera_merlin_master_agent_191_mpbm6tq                                                                                 ; altera_merlin_master_agent_191                                       ;
;                         |bmc_mailbox_mm_bridge_m0_cmd_width_adapter|                                                                       ; 17.0 (17.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_mm_bridge_m0_cmd_width_adapter                                                                                                                                                                                                                                       ; bmc_mailbox_altera_merlin_width_adapter_191_g77lxya                                                                                ; altera_merlin_width_adapter_191                                      ;
;                         |bmc_mailbox_mm_bridge_m0_rsp_width_adapter|                                                                       ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_mm_bridge_m0_rsp_width_adapter                                                                                                                                                                                                                                       ; bmc_mailbox_altera_merlin_width_adapter_191_i3vuwmy                                                                                ; altera_merlin_width_adapter_191                                      ;
;                         |bmc_mailbox_s1_agent|                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_s1_agent                                                                                                                                                                                                                                                             ; bmc_mailbox_altera_merlin_slave_agent_191_ncfkfri                                                                                  ; altera_merlin_slave_agent_191                                        ;
;                         |bmc_mailbox_s1_agent_rsp_fifo|                                                                                    ; 10.7 (10.7)          ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_s1_agent_rsp_fifo                                                                                                                                                                                                                                                    ; bmc_mailbox_altera_avalon_sc_fifo_191_e5eqkcq                                                                                      ; altera_avalon_sc_fifo_191                                            ;
;                         |bmc_mailbox_s1_translator|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|bmc_mailbox_s1_translator                                                                                                                                                                                                                                                        ; bmc_mailbox_altera_merlin_slave_translator_191_x56fcki                                                                             ; altera_merlin_slave_translator_191                                   ;
;                         |cmd_mux|                                                                                                          ; 17.6 (15.2)          ; 16.1 (14.2)                      ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                          ; bmc_mailbox_altera_merlin_multiplexer_191_qzxd5ny                                                                                  ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 2.3 (2.3)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |mux_pipeline|                                                                                                     ; 52.0 (0.0)           ; 45.5 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline                                                                                                                                                                                                                                                                     ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 52.0 (52.0)          ; 45.5 (45.5)                      ; 0.0 (0.0)                                         ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline|gen_inst[0].core                                                                                                                                                                                                                                                    ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |mux_pipeline_001|                                                                                                 ; 51.5 (0.0)           ; 44.0 (0.0)                       ; 0.0 (0.0)                                         ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_001                                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 51.5 (51.5)          ; 44.0 (44.0)                      ; 0.0 (0.0)                                         ; 7.5 (7.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_001|gen_inst[0].core                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |mux_pipeline_002|                                                                                                 ; 11.2 (0.0)           ; 10.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_002                                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 11.2 (11.2)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_002|gen_inst[0].core                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |mux_pipeline_003|                                                                                                 ; 9.6 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_003                                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_stage                                                                                                    ; altera_jtag_dc_streaming_191                                         ;
;                            |gen_inst[0].core|                                                                                              ; 9.6 (9.6)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|mux_pipeline_003|gen_inst[0].core                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                                                     ; altera_jtag_dc_streaming_191                                         ;
;                         |spi_bridge_avalon_master_agent|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|mm_interconnect_0|spi_bridge_avalon_master_agent                                                                                                                                                                                                                                                   ; bmc_mailbox_altera_merlin_master_agent_191_mpbm6tq                                                                                 ; altera_merlin_master_agent_191                                       ;
;                      |rst_controller|                                                                                                      ; 7.5 (5.5)            ; 5.5 (3.7)                        ; 0.0 (0.0)                                         ; 2.0 (1.8)                        ; 0.0 (0.0)            ; 6 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|rst_controller                                                                                                                                                                                                                                                                                     ; altera_reset_controller                                                                                                            ; altera_reset_controller_191                                          ;
;                         |alt_rst_req_sync_uq1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;                         |alt_rst_sync_uq1|                                                                                                 ; 1.2 (1.2)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;                      |spi_bridge|                                                                                                          ; 213.0 (0.0)          ; 184.5 (0.0)                      ; 0.0 (0.0)                                         ; 28.5 (0.0)                       ; 0.0 (0.0)            ; 255 (0)             ; 238 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge                                                                                                                                                                                                                                                                                         ; bmc_mailbox_spi_slave_to_avalon_mm_master_bridge_1                                                                                 ; bmc_mailbox_spi_slave_to_avalon_mm_master_bridge_1                   ;
;                         |spi_slave_to_avalon_mm_master_bridge_1|                                                                           ; 213.0 (0.0)          ; 184.5 (0.0)                      ; 0.0 (0.0)                                         ; 28.5 (0.0)                       ; 0.0 (0.0)            ; 255 (0)             ; 238 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1                                                                                                                                                                                                                                                  ; SPISlaveToAvalonMasterBridge                                                                                                       ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                            |SPISlaveToAvalonMasterBridge_reset_clk_domain_synch|                                                           ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|SPISlaveToAvalonMasterBridge_reset_clk_domain_synch                                                                                                                                                                                              ; SPISlaveToAvalonMasterBridge_reset_clk_domain_synch_module                                                                         ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                            |the_altera_avalon_packets_to_master_inst_for_spichain|                                                         ; 146.2 (0.0)          ; 125.2 (0.0)                      ; 0.0 (0.0)                                         ; 21.0 (0.0)                       ; 0.0 (0.0)            ; 178 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_packets_to_master_inst_for_spichain                                                                                                                                                                                            ; altera_avalon_packets_to_master_inst_for_spichain                                                                                  ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                               |the_altera_avalon_packets_to_master|                                                                        ; 146.2 (0.0)          ; 125.2 (0.0)                      ; 0.0 (0.0)                                         ; 21.0 (0.0)                       ; 0.0 (0.0)            ; 178 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_packets_to_master_inst_for_spichain|the_altera_avalon_packets_to_master                                                                                                                                                        ; altera_avalon_packets_to_master                                                                                                    ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                  |p2m|                                                                                                     ; 146.2 (146.2)        ; 125.2 (125.2)                    ; 0.0 (0.0)                                         ; 21.0 (21.0)                      ; 0.0 (0.0)            ; 178 (178)           ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_packets_to_master_inst_for_spichain|the_altera_avalon_packets_to_master|p2m                                                                                                                                                    ; packets_to_master                                                                                                                  ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                            |the_altera_avalon_st_bytes_to_packets_inst_for_spichain|                                                       ; 10.8 (0.0)           ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_st_bytes_to_packets_inst_for_spichain                                                                                                                                                                                          ; altera_avalon_st_bytes_to_packets_inst_for_spichain                                                                                ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                               |the_altera_avalon_st_bytes_to_packets|                                                                      ; 10.8 (10.8)          ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_st_bytes_to_packets_inst_for_spichain|the_altera_avalon_st_bytes_to_packets                                                                                                                                                    ; altera_avalon_st_bytes_to_packets                                                                                                  ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                            |the_altera_avalon_st_packets_to_bytes_inst_for_spichain|                                                       ; 16.0 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_st_packets_to_bytes_inst_for_spichain                                                                                                                                                                                          ; altera_avalon_st_packets_to_bytes_inst_for_spichain                                                                                ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                               |the_altera_avalon_st_packets_to_bytes|                                                                      ; 16.0 (16.0)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_altera_avalon_st_packets_to_bytes_inst_for_spichain|the_altera_avalon_st_packets_to_bytes                                                                                                                                                    ; altera_avalon_st_packets_to_bytes                                                                                                  ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                            |the_spislave_inst_for_spichain|                                                                                ; 39.0 (0.0)           ; 35.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain                                                                                                                                                                                                                   ; spislave_inst_for_spichain                                                                                                         ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                               |the_SPIPhy|                                                                                                 ; 39.0 (0.0)           ; 35.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy                                                                                                                                                                                                        ; SPIPhy                                                                                                                             ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                  |SPIPhy_MISOctl|                                                                                          ; 13.7 (11.7)          ; 12.2 (10.8)                      ; 0.0 (0.0)                                         ; 1.5 (0.8)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MISOctl                                                                                                                                                                                         ; MISOctl                                                                                                                            ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                     |sync_miso_ack|                                                                                        ; 0.8 (0.8)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MISOctl|sync_miso_ack                                                                                                                                                                           ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                     |sync_miso_stsinkready|                                                                                ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MISOctl|sync_miso_stsinkready                                                                                                                                                                   ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                  |SPIPhy_MOSIctl|                                                                                          ; 15.9 (11.2)          ; 13.7 (10.2)                      ; 0.0 (0.0)                                         ; 2.2 (1.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 36 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl                                                                                                                                                                                         ; MOSIctl                                                                                                                            ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                     |sync_mosi|                                                                                            ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|sync_mosi                                                                                                                                                                               ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                     |sync_mosi_stsrcvalid|                                                                                 ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|sync_mosi_stsrcvalid                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                     |sync_sclk_selected|                                                                                   ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|sync_sclk_selected                                                                                                                                                                      ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                     |sync_spi_reset|                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_MOSIctl|sync_spi_reset                                                                                                                                                                          ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                  |SPIPhy_altera_avalon_st_idle_inserter|                                                                   ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_altera_avalon_st_idle_inserter                                                                                                                                                                  ; spi_phy_internal_altera_avalon_st_idle_inserter                                                                                    ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                  |SPIPhy_altera_avalon_st_idle_remover|                                                                    ; 3.8 (3.8)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 7 (7)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_altera_avalon_st_idle_remover                                                                                                                                                                   ; spi_phy_internal_altera_avalon_st_idle_remover                                                                                     ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                                  |SPIPhy_single_output_pipeline_stage|                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|spi_bridge|spi_slave_to_avalon_mm_master_bridge_1|the_spislave_inst_for_spichain|the_SPIPhy|SPIPhy_single_output_pipeline_stage                                                                                                                                                                    ; single_output_pipeline_stage                                                                                                       ; spi_slave_to_avalon_mm_master_bridge_191                             ;
;                   |fme_id_rom|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom                                                                                                                                                                                                                                                                                             ; fme_id_rom                                                                                                                         ; fme_id_rom                                                           ;
;                      |rom_1port_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom|rom_1port_0                                                                                                                                                                                                                                                                                 ; fme_id_rom_rom_1port_191_bwjuqaa                                                                                                   ; rom_1port_191                                                        ;
;                         |altera_syncram_component|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom|rom_1port_0|altera_syncram_component                                                                                                                                                                                                                                                        ; altera_syncram                                                                                                                     ; rom_1port_191                                                        ;
;                            |auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom|rom_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                                                                         ; altera_syncram_fvk1                                                                                                                ; ram_2port_171                                                        ;
;                               |altsyncram1|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                                                             ; altsyncram_ie94                                                                                                                    ; altera_work                                                          ;
;                   |inst_tcm|                                                                                                               ; 3213.0 (0.0)         ; 2838.7 (0.0)                     ; 0.0 (0.0)                                         ; 374.3 (0.0)                      ; 0.0 (0.0)            ; 3382 (0)            ; 4626 (0)                  ; 0 (0)         ; 601488            ; 45    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm                                                                                                                                                                                                                                                                                               ; tcm                                                                                                                                ; tcm                                                                  ;
;                      |alt_pr_0|                                                                                                            ; 134.9 (0.0)          ; 121.8 (0.0)                      ; 0.0 (0.0)                                         ; 13.1 (0.0)                       ; 0.0 (0.0)            ; 170 (0)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0                                                                                                                                                                                                                                                                                      ; tcm_alt_pr_0                                                                                                                       ; tcm_alt_pr_0                                                         ;
;                         |alt_pr_0|                                                                                                         ; 134.9 (24.2)         ; 121.8 (21.2)                     ; 0.0 (0.0)                                         ; 13.1 (3.0)                       ; 0.0 (0.0)            ; 170 (54)            ; 149 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0                                                                                                                                                                                                                                                                             ; alt_pr                                                                                                                             ; alt_pr_191                                                           ;
;                            |alt_pr_bitstream_host|                                                                                         ; 101.6 (0.0)          ; 92.3 (0.0)                       ; 0.0 (0.0)                                         ; 9.3 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host                                                                                                                                                                                                                                                       ; alt_pr_bitstream_host                                                                                                              ; alt_pr_191                                                           ;
;                               |alt_pr_bitstream_compatibility_checker_v2|                                                                  ; 60.6 (60.6)          ; 56.8 (56.8)                      ; 0.0 (0.0)                                         ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 90 (90)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_compatibility_checker_v2                                                                                                                                                                                                             ; alt_pr_bitstream_compatibility_checker_v2                                                                                          ; alt_pr_191                                                           ;
;                               |alt_pr_bitstream_controller_v2|                                                                             ; 40.9 (40.9)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 5.4 (5.4)                        ; 0.0 (0.0)            ; 15 (15)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2                                                                                                                                                                                                                        ; alt_pr_bitstream_controller_v2                                                                                                     ; alt_pr_191                                                           ;
;                            |alt_pr_cb_host|                                                                                                ; 9.2 (0.0)            ; 8.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_cb_host                                                                                                                                                                                                                                                              ; alt_pr_cb_host                                                                                                                     ; alt_pr_191                                                           ;
;                               |alt_pr_cb_controller_v2|                                                                                    ; 9.2 (9.2)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_cb_host|alt_pr_cb_controller_v2                                                                                                                                                                                                                                      ; alt_pr_cb_controller_v2                                                                                                            ; alt_pr_191                                                           ;
;                                  |alt_pr_cb_interface|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_cb_host|alt_pr_cb_controller_v2|alt_pr_cb_interface                                                                                                                                                                                                                  ; alt_pr_cb_interface                                                                                                                ; alt_pr_191                                                           ;
;                      |bitstream_feeder|                                                                                                    ; 33.0 (0.0)           ; 29.2 (0.0)                       ; 0.0 (0.0)                                         ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bitstream_feeder                                                                                                                                                                                                                                                                              ; tcm_mm_bridge_2                                                                                                                    ; tcm_mm_bridge_2                                                      ;
;                         |mm_bridge_2|                                                                                                      ; 33.0 (33.0)          ; 29.2 (29.2)                      ; 0.0 (0.0)                                         ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 38 (38)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bitstream_feeder|mm_bridge_2                                                                                                                                                                                                                                                                  ; tcm_mm_bridge_2_altera_avalon_mm_bridge_191_x6qdesi                                                                                ; altera_avalon_mm_bridge_191                                          ;
;                      |bmc_mailbox|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bmc_mailbox                                                                                                                                                                                                                                                                                   ; tcm_bmc_mailbox                                                                                                                    ; tcm_bmc_mailbox                                                      ;
;                         |tcm_bmc_mailbox|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bmc_mailbox|tcm_bmc_mailbox                                                                                                                                                                                                                                                                   ; tcm_bmc_mailbox_altera_avalon_onchip_memory2_191_nazqk6q                                                                           ; altera_avalon_onchip_memory2_191                                     ;
;                            |the_altsyncram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bmc_mailbox|tcm_bmc_mailbox|the_altsyncram                                                                                                                                                                                                                                                    ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bmc_mailbox|tcm_bmc_mailbox|the_altsyncram|auto_generated                                                                                                                                                                                                                                     ; altsyncram_7mv1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |ddr_backchannel|                                                                                                     ; 44.5 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 8.5 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 63 (0)                    ; 0 (0)         ; 272               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel                                                                                                                                                                                                                                                                               ; tcm_mm_clock_crossing_bridge_0                                                                                                     ; tcm_mm_clock_crossing_bridge_0                                       ;
;                         |mm_clock_crossing_bridge_0|                                                                                       ; 44.5 (5.0)           ; 36.0 (3.0)                       ; 0.0 (0.0)                                         ; 8.5 (2.0)                        ; 0.0 (0.0)            ; 36 (5)              ; 63 (4)                    ; 0 (0)         ; 272               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                    ; tcm_mm_clock_crossing_bridge_0_altera_avalon_mm_clock_crossing_bridge_191_pbdlwri                                                  ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                            |cmd_fifo|                                                                                                      ; 23.9 (17.0)          ; 17.9 (12.5)                      ; 0.0 (0.0)                                         ; 6.0 (4.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 28 (16)                   ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo                                                                                                                                                                                                                                           ; altera_avalon_dc_fifo                                                                                                              ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                               |mem_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                                  |auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                  ; altsyncram_dij1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                               |read_crosser|                                                                                               ; 3.4 (0.0)            ; 2.4 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                                                                                                                                                                              ; altera_dcfifo_synchronizer_bundle                                                                                                  ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[0].u|                                                                                               ; 2.0 (2.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[1].u|                                                                                               ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[2].u|                                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                               |write_crosser|                                                                                              ; 3.5 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                                                                                                                                                                             ; altera_dcfifo_synchronizer_bundle                                                                                                  ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[0].u|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[1].u|                                                                                               ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[2].u|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                            |rsp_fifo|                                                                                                      ; 15.6 (11.0)          ; 15.1 (10.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 31 (19)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo                                                                                                                                                                                                                                           ; altera_avalon_dc_fifo                                                                                                              ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                               |mem_rtl_0|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                                  |auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                  ; altsyncram_5ij1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                               |read_crosser|                                                                                               ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                                                                                                                                                                              ; altera_dcfifo_synchronizer_bundle                                                                                                  ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[0].u|                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[1].u|                                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[2].u|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                               |write_crosser|                                                                                              ; 2.4 (0.0)            ; 2.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                                                                                                                                                                             ; altera_dcfifo_synchronizer_bundle                                                                                                  ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[0].u|                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[1].u|                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                                  |sync[2].u|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_mm_clock_crossing_bridge_191                           ;
;                      |generic_quad_spi_controller2_0|                                                                                      ; 955.3 (0.0)          ; 848.3 (0.0)                      ; 0.0 (0.0)                                         ; 107.0 (0.0)                      ; 0.0 (0.0)            ; 1000 (0)            ; 1361 (0)                  ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0                                                                                                                                                                                                                                                                ; tcm_generic_quad_spi_controller2_0                                                                                                 ; tcm_generic_quad_spi_controller2_0                                   ;
;                         |generic_quad_spi_controller2_0|                                                                                   ; 955.3 (0.0)          ; 848.3 (0.0)                      ; 0.0 (0.0)                                         ; 107.0 (0.0)                      ; 0.0 (0.0)            ; 1000 (0)            ; 1361 (0)                  ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0                                                                                                                                                                                                                                 ; tcm_generic_quad_spi_controller2_0_altera_generic_quad_spi_controller2_191_ffdxjoq                                                 ; altera_generic_quad_spi_controller2_191                              ;
;                            |addr_adaption_1|                                                                                               ; 108.5 (1.2)          ; 96.0 (1.2)                       ; 0.0 (0.0)                                         ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 111 (2)             ; 111 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1                                                                                                                                                                                                                 ; altera_qspi_address_adaption                                                                                                       ; altera_qspi_address_adaption_191                                     ;
;                               |addr_adaption|                                                                                              ; 107.2 (107.2)        ; 94.7 (94.7)                      ; 0.0 (0.0)                                         ; 12.5 (12.5)                      ; 0.0 (0.0)            ; 109 (109)           ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption                                                                                                                                                                                                   ; altera_qspi_address_adaption_core                                                                                                  ; altera_qspi_address_adaption_191                                     ;
;                            |asmi2_inst_qspi_ctrl|                                                                                          ; 846.8 (0.0)          ; 752.3 (0.0)                      ; 0.0 (0.0)                                         ; 94.5 (0.0)                       ; 0.0 (0.0)            ; 889 (0)             ; 1250 (0)                  ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl                                                                                                                                                                                                            ; tcm_generic_quad_spi_controller2_0_altera_asmi_parallel2_191_64gvoqy                                                               ; altera_asmi_parallel2_191                                            ;
;                               |asmi2_cmd_generator_0|                                                                                      ; 161.5 (96.6)         ; 136.6 (81.1)                     ; 0.0 (0.0)                                         ; 24.8 (15.5)                      ; 0.0 (0.0)            ; 141 (114)           ; 217 (98)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0                                                                                                                                                                                      ; altera_asmi2_cmd_generator                                                                                                         ; altera_asmi2_cmd_generator_191                                       ;
;                                  |data_adapter_32_8_inst|                                                                                  ; 26.2 (26.2)          ; 20.8 (20.8)                      ; 0.0 (0.0)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 14 (14)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_32_8_inst                                                                                                                                                               ; data_adapter_32_8                                                                                                                  ; altera_asmi2_cmd_generator_191                                       ;
;                                  |data_adapter_8_32_inst|                                                                                  ; 38.8 (38.8)          ; 34.8 (34.8)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst                                                                                                                                                               ; data_adapter_8_32                                                                                                                  ; altera_asmi2_cmd_generator_191                                       ;
;                               |asmi2_qspi_interface_0|                                                                                     ; 79.5 (79.5)          ; 63.0 (63.0)                      ; 0.0 (0.0)                                         ; 16.5 (16.5)                      ; 0.0 (0.0)            ; 84 (84)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0                                                                                                                                                                                     ; tcm_generic_quad_spi_controller2_0_altera_asmi2_qspi_interface_191_rx33p3a                                                         ; altera_asmi2_qspi_interface_191                                      ;
;                                  |dedicated_interface|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface                                                                                                                                                                 ; altera_asmi2_qspi_interface_asmiblock                                                                                              ; altera_asmi2_qspi_interface_191                                      ;
;                               |csr_controller|                                                                                             ; 440.4 (440.4)        ; 408.6 (408.6)                    ; 0.0 (0.0)                                         ; 31.8 (31.8)                      ; 0.0 (0.0)            ; 465 (465)           ; 787 (787)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller                                                                                                                                                                                             ; tcm_generic_quad_spi_controller2_0_altera_asmi2_csr_controller_191_s4oef7q                                                         ; altera_asmi2_csr_controller_191                                      ;
;                               |multiplexer|                                                                                                ; 60.1 (59.9)          ; 50.9 (50.7)                      ; 0.0 (0.0)                                         ; 9.2 (9.2)                        ; 0.0 (0.0)            ; 101 (100)           ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer                                                                                                                                                                                                ; tcm_generic_quad_spi_controller2_0_altera_merlin_multiplexer_191_e6c5ryi                                                           ; altera_merlin_multiplexer_191                                        ;
;                                  |arb|                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer|arb                                                                                                                                                                                            ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                               |rst_controller|                                                                                             ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller                                                                                                                                                                                             ; altera_reset_controller                                                                                                            ; altera_reset_controller_191                                          ;
;                                  |alt_rst_sync_uq1|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller|alt_rst_sync_uq1                                                                                                                                                                            ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;                               |xip_controller|                                                                                             ; 104.4 (83.7)         ; 92.1 (75.4)                      ; 0.0 (0.0)                                         ; 12.2 (8.2)                       ; 0.0 (0.0)            ; 98 (74)             ; 157 (139)                 ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller                                                                                                                                                                                             ; altera_asmi2_xip_controller                                                                                                        ; altera_asmi2_xip_controller_191                                      ;
;                                  |avst_fifo_inst|                                                                                          ; 20.7 (0.0)           ; 16.7 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 18 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst                                                                                                                                                                              ; avst_fifo                                                                                                                          ; altera_asmi2_xip_controller_191                                      ;
;                                     |avst_fifo|                                                                                            ; 20.7 (20.7)          ; 16.7 (16.7)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 18 (18)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo                                                                                                                                                                    ; tcm_generic_quad_spi_controller2_0_altera_avalon_sc_fifo_191_e5eqkcq                                                               ; altera_avalon_sc_fifo_191                                            ;
;                                        |infer_mem_rtl_0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0                                                                                                                                                    ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                     ; altsyncram_lin1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |irq_synchronizer|                                                                                                    ; 2.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer                                                                                                                                                                                                                                                                              ; tcm_altera_irq_clock_crosser_191_4qcttxy                                                                                           ; altera_irq_clock_crosser_191                                         ;
;                         |sync|                                                                                                             ; 2.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer|sync                                                                                                                                                                                                                                                                         ; altera_std_synchronizer_bundle                                                                                                     ; altera_irq_clock_crosser_191                                         ;
;                            |sync[0].u|                                                                                                     ; 2.5 (2.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer|sync|sync[0].u                                                                                                                                                                                                                                                               ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                      |irq_synchronizer_001|                                                                                                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer_001                                                                                                                                                                                                                                                                          ; tcm_altera_irq_clock_crosser_191_4qcttxy                                                                                           ; altera_irq_clock_crosser_191                                         ;
;                         |sync|                                                                                                             ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer_001|sync                                                                                                                                                                                                                                                                     ; altera_std_synchronizer_bundle                                                                                                     ; altera_irq_clock_crosser_191                                         ;
;                            |sync[0].u|                                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|irq_synchronizer_001|sync|sync[0].u                                                                                                                                                                                                                                                           ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                      |jtag_uart_0|                                                                                                         ; 82.4 (0.0)           ; 73.8 (0.0)                       ; 0.0 (0.0)                                         ; 8.6 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 110 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0                                                                                                                                                                                                                                                                                   ; tcm_jtag_uart_0                                                                                                                    ; tcm_jtag_uart_0                                                      ;
;                         |jtag_uart_0|                                                                                                      ; 82.4 (20.2)          ; 73.8 (18.1)                      ; 0.0 (0.0)                                         ; 8.6 (2.1)                        ; 0.0 (0.0)            ; 114 (33)            ; 110 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0                                                                                                                                                                                                                                                                       ; tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay                                                                                ; altera_avalon_jtag_uart_191                                          ;
;                            |tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_alt_jtag_atlantic|                                         ; 34.0 (34.0)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_alt_jtag_atlantic                                                                                                                                                                                                 ; alt_jtag_atlantic                                                                                                                  ; altera_avalon_jtag_uart_191                                          ;
;                            |the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|                                              ; 15.0 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r                                                                                                                                                                                                      ; tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r                                                                       ; altera_avalon_jtag_uart_191                                          ;
;                               |rfifo|                                                                                                      ; 15.0 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo                                                                                                                                                                                                ; scfifo                                                                                                                             ; altera_avalon_jtag_uart_191                                          ;
;                                  |auto_generated|                                                                                          ; 15.0 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated                                                                                                                                                                                 ; scfifo_ch91                                                                                                                        ; fifo_191                                                             ;
;                                     |dpfifo|                                                                                               ; 15.0 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                          ; a_dpfifo_em71                                                                                                                      ; altera_work                                                          ;
;                                        |FIFOram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                  ; altsyncram_g8v1                                                                                                                    ; altera_work                                                          ;
;                                        |fifo_state|                                                                                        ; 8.8 (5.8)            ; 8.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 14 (8)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                               ; a_fefifo_g4i                                                                                                                       ; altera_work                                                          ;
;                                           |count_usedw|                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                   ; cntr_l1a                                                                                                                           ; altera_work                                                          ;
;                                        |rd_ptr_count|                                                                                      ; 3.2 (3.2)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                             ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;                                        |wr_ptr|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                   ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;                            |the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|                                              ; 13.2 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w                                                                                                                                                                                                      ; tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w                                                                       ; altera_avalon_jtag_uart_191                                          ;
;                               |wfifo|                                                                                                      ; 13.2 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo                                                                                                                                                                                                ; scfifo                                                                                                                             ; altera_avalon_jtag_uart_191                                          ;
;                                  |auto_generated|                                                                                          ; 13.2 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated                                                                                                                                                                                 ; scfifo_ch91                                                                                                                        ; fifo_191                                                             ;
;                                     |dpfifo|                                                                                               ; 13.2 (0.0)           ; 12.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                          ; a_dpfifo_em71                                                                                                                      ; altera_work                                                          ;
;                                        |FIFOram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                  ; altsyncram_g8v1                                                                                                                    ; altera_work                                                          ;
;                                        |fifo_state|                                                                                        ; 7.0 (4.0)            ; 6.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                               ; a_fefifo_g4i                                                                                                                       ; altera_work                                                          ;
;                                           |count_usedw|                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                   ; cntr_l1a                                                                                                                           ; altera_work                                                          ;
;                                        |rd_ptr_count|                                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                             ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;                                        |wr_ptr|                                                                                            ; 3.2 (3.2)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                   ; cntr_91e                                                                                                                           ; altera_work                                                          ;
;                      |mm_interconnect_0|                                                                                                   ; 1006.7 (0.0)         ; 892.9 (0.0)                      ; 0.0 (0.0)                                         ; 113.8 (0.0)                      ; 0.0 (0.0)            ; 1138 (0)            ; 1338 (0)                  ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0                                                                                                                                                                                                                                                                             ; tcm_altera_mm_interconnect_191_qk6pxvq                                                                                             ; altera_mm_interconnect_191                                           ;
;                         |alt_pr_0_avmm_slave_agent|                                                                                        ; 3.4 (1.9)            ; 2.2 (1.2)                        ; 0.0 (0.0)                                         ; 1.2 (0.8)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|alt_pr_0_avmm_slave_agent                                                                                                                                                                                                                                                   ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                            |uncompressor|                                                                                                  ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|alt_pr_0_avmm_slave_agent|uncompressor                                                                                                                                                                                                                                      ; altera_merlin_burst_uncompressor                                                                                                   ; altera_merlin_slave_agent_191                                        ;
;                         |alt_pr_0_avmm_slave_agent_rdata_fifo|                                                                             ; 30.3 (30.3)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|alt_pr_0_avmm_slave_agent_rdata_fifo                                                                                                                                                                                                                                        ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |alt_pr_0_avmm_slave_agent_rsp_fifo|                                                                               ; 6.2 (6.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|alt_pr_0_avmm_slave_agent_rsp_fifo                                                                                                                                                                                                                                          ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |alt_pr_0_avmm_slave_translator|                                                                                   ; 11.6 (11.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|alt_pr_0_avmm_slave_translator                                                                                                                                                                                                                                              ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |bitstream_feeder_m0_agent|                                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|bitstream_feeder_m0_agent                                                                                                                                                                                                                                                   ; tcm_altera_merlin_master_agent_191_mpbm6tq                                                                                         ; altera_merlin_master_agent_191                                       ;
;                         |bmc_mailbox_s1_agent|                                                                                             ; 2.7 (2.7)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|bmc_mailbox_s1_agent                                                                                                                                                                                                                                                        ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |bmc_mailbox_s1_agent_rsp_fifo|                                                                                    ; 7.8 (7.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|bmc_mailbox_s1_agent_rsp_fifo                                                                                                                                                                                                                                               ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |bmc_mailbox_s1_to_tcm_bmc_mailbox_mm_bridge_m0_rsp_width_adapter|                                                 ; 8.1 (8.1)            ; 7.1 (7.1)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|bmc_mailbox_s1_to_tcm_bmc_mailbox_mm_bridge_m0_rsp_width_adapter                                                                                                                                                                                                            ; tcm_altera_merlin_width_adapter_191_gxocrny                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |bmc_mailbox_s1_translator|                                                                                        ; 2.5 (2.5)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|bmc_mailbox_s1_translator                                                                                                                                                                                                                                                   ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |cmd_demux|                                                                                                        ; 18.2 (18.2)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                   ; tcm_altera_merlin_demultiplexer_191_vt5xmti                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |cmd_demux_003|                                                                                                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |cmd_demux_004|                                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_zah37pa                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |cmd_mux_003|                                                                                                      ; 15.1 (12.0)          ; 13.3 (11.0)                      ; 0.0 (0.0)                                         ; 1.8 (1.0)                        ; 0.0 (0.0)            ; 41 (37)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 3.1 (3.1)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |cmd_mux_005|                                                                                                      ; 19.2 (16.4)          ; 17.5 (15.2)                      ; 0.0 (0.0)                                         ; 1.8 (1.2)                        ; 0.0 (0.0)            ; 52 (48)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 2.8 (2.8)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |cmd_mux_007|                                                                                                      ; 18.8 (17.0)          ; 16.6 (14.7)                      ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 50 (46)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |cmd_mux_009|                                                                                                      ; 35.2 (32.4)          ; 29.2 (26.9)                      ; 0.0 (0.0)                                         ; 6.0 (5.5)                        ; 0.0 (0.0)            ; 58 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_009                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 2.8 (2.8)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_009|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |cmd_mux_011|                                                                                                      ; 26.8 (24.1)          ; 24.6 (22.3)                      ; 0.0 (0.0)                                         ; 2.2 (1.8)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_011                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 2.8 (2.8)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_011|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |cmd_mux_012|                                                                                                      ; 27.4 (24.7)          ; 26.4 (24.2)                      ; 0.0 (0.0)                                         ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 55 (51)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_012                                                                                                                                                                                                                                                                 ; tcm_altera_merlin_multiplexer_191_jr7irdy                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                            |arb|                                                                                                           ; 2.8 (2.8)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|cmd_mux_012|arb                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                                                                           ; altera_merlin_multiplexer_191                                        ;
;                         |crosser|                                                                                                          ; 36.1 (0.0)           ; 34.8 (0.0)                       ; 0.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser                                                                                                                                                                                                                                                                     ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 36.1 (34.6)          ; 34.8 (33.6)                      ; 0.0 (0.0)                                         ; 1.2 (1.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 86 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                                                                                                       ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 0.8 (0.8)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_001|                                                                                                      ; 57.4 (0.0)           ; 55.4 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 57.4 (55.8)          ; 55.4 (53.8)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 138 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_002|                                                                                                      ; 40.5 (0.0)           ; 34.7 (0.0)                       ; 0.0 (0.0)                                         ; 5.8 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 40.5 (38.9)          ; 34.7 (33.2)                      ; 0.0 (0.0)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 6 (6)               ; 88 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_003|                                                                                                      ; 29.1 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 29.1 (27.3)          ; 26.3 (24.6)                      ; 0.0 (0.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 4 (4)               ; 80 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_004|                                                                                                      ; 31.7 (0.0)           ; 29.7 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 31.7 (30.4)          ; 29.7 (28.4)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_005|                                                                                                      ; 32.0 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 32.0 (30.7)          ; 29.5 (28.2)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_006|                                                                                                      ; 36.2 (0.0)           ; 32.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 36.2 (34.4)          ; 32.0 (30.7)                      ; 0.0 (0.0)                                         ; 4.2 (3.7)                        ; 0.0 (0.0)            ; 3 (3)               ; 70 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_006|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |crosser_007|                                                                                                      ; 4.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007                                                                                                                                                                                                                                                                 ; tcm_altera_avalon_st_handshake_clock_crosser_191_f2w6nvy                                                                           ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                            |async_clock_crosser.clock_xer|                                                                                 ; 4.0 (1.3)            ; 3.0 (1.3)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer                                                                                                                                                                                                                                   ; altera_avalon_st_clock_crosser                                                                                                     ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |in_to_out_synchronizer|                                                                                     ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                               |out_to_in_synchronizer|                                                                                     ; 1.2 (1.2)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|crosser_007|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                                                                                      ; altera_avalon_st_handshake_clock_crosser_191                         ;
;                         |ddr_backchannel_s0_agent|                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|ddr_backchannel_s0_agent                                                                                                                                                                                                                                                    ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |ddr_backchannel_s0_agent_rsp_fifo|                                                                                ; 8.2 (8.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|ddr_backchannel_s0_agent_rsp_fifo                                                                                                                                                                                                                                           ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |generic_quad_spi_controller2_0_avl_csr_agent|                                                                     ; 4.1 (3.4)            ; 3.6 (2.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_csr_agent                                                                                                                                                                                                                                ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                            |uncompressor|                                                                                                  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_csr_agent|uncompressor                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                                                                                   ; altera_merlin_slave_agent_191                                        ;
;                         |generic_quad_spi_controller2_0_avl_csr_agent_rdata_fifo|                                                          ; 53.7 (53.7)          ; 45.9 (45.9)                      ; 0.0 (0.0)                                         ; 7.8 (7.8)                        ; 0.0 (0.0)            ; 69 (69)             ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_csr_agent_rdata_fifo                                                                                                                                                                                                                     ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |generic_quad_spi_controller2_0_avl_csr_agent_rsp_fifo|                                                            ; 3.7 (3.7)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_csr_agent_rsp_fifo                                                                                                                                                                                                                       ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |generic_quad_spi_controller2_0_avl_mem_agent|                                                                     ; 2.3 (1.8)            ; 2.1 (1.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_mem_agent                                                                                                                                                                                                                                ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                            |uncompressor|                                                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_mem_agent|uncompressor                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                                                                                   ; altera_merlin_slave_agent_191                                        ;
;                         |generic_quad_spi_controller2_0_avl_mem_agent_rdata_fifo|                                                          ; 35.7 (35.7)          ; 31.7 (31.7)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_mem_agent_rdata_fifo                                                                                                                                                                                                                     ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |generic_quad_spi_controller2_0_avl_mem_agent_rsp_fifo|                                                            ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_mem_agent_rsp_fifo                                                                                                                                                                                                                       ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |generic_quad_spi_controller2_0_avl_mem_translator|                                                                ; 10.8 (10.8)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|generic_quad_spi_controller2_0_avl_mem_translator                                                                                                                                                                                                                           ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |jtag_uart_0_avalon_jtag_slave_translator|                                                                         ; 9.2 (9.2)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                    ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |nios2_gen2_0_data_master_agent|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                              ; tcm_altera_merlin_master_agent_191_mpbm6tq                                                                                         ; altera_merlin_master_agent_191                                       ;
;                         |nios2_gen2_0_data_master_to_tcm_to_bmc_mm_bridge_s0_cmd_width_adapter|                                            ; 33.1 (33.1)          ; 29.1 (29.1)                      ; 0.0 (0.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_data_master_to_tcm_to_bmc_mm_bridge_s0_cmd_width_adapter                                                                                                                                                                                                       ; tcm_altera_merlin_width_adapter_191_gxocrny                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |nios2_gen2_0_data_master_translator|                                                                              ; 8.5 (8.5)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                         ; tcm_altera_merlin_master_translator_191_g7h47bq                                                                                    ; altera_merlin_master_translator_191                                  ;
;                         |nios2_gen2_0_debug_mem_slave_agent|                                                                               ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                          ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                                      ; 7.8 (7.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                 ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |nios2_gen2_0_debug_mem_slave_translator|                                                                          ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                     ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |nios2_gen2_0_instruction_master_agent|                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                       ; tcm_altera_merlin_master_agent_191_mpbm6tq                                                                                         ; altera_merlin_master_agent_191                                       ;
;                         |nios2_gen2_0_instruction_master_translator|                                                                       ; 3.0 (3.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                  ; tcm_altera_merlin_master_translator_191_g7h47bq                                                                                    ; altera_merlin_master_translator_191                                  ;
;                         |onchip_ram_s1_agent|                                                                                              ; 2.2 (2.2)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|onchip_ram_s1_agent                                                                                                                                                                                                                                                         ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |onchip_ram_s1_agent_rsp_fifo|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|onchip_ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |onchip_ram_s1_translator|                                                                                         ; 2.5 (2.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|onchip_ram_s1_translator                                                                                                                                                                                                                                                    ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |onchip_rom_s1_agent_rsp_fifo|                                                                                     ; 5.4 (5.4)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|onchip_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |onchip_rom_s1_translator|                                                                                         ; 3.0 (3.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|onchip_rom_s1_translator                                                                                                                                                                                                                                                    ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |router|                                                                                                           ; 22.1 (22.1)          ; 19.1 (19.1)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|router                                                                                                                                                                                                                                                                      ; tcm_altera_merlin_router_191_uknuegy                                                                                               ; altera_merlin_router_191                                             ;
;                         |router_003|                                                                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                  ; tcm_altera_merlin_router_191_jevfzpq                                                                                               ; altera_merlin_router_191                                             ;
;                         |rsp_demux_003|                                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_demux_005|                                                                                                    ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_demux_007|                                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_demux_009|                                                                                                    ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_009                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_demux_011|                                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_011                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_demux_012|                                                                                                    ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_demux_012                                                                                                                                                                                                                                                               ; tcm_altera_merlin_demultiplexer_191_kgkuhjq                                                                                        ; altera_merlin_demultiplexer_191                                      ;
;                         |rsp_mux|                                                                                                          ; 96.3 (96.3)          ; 85.9 (85.9)                      ; 0.0 (0.0)                                         ; 10.4 (10.4)                      ; 0.0 (0.0)            ; 204 (204)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                     ; tcm_altera_merlin_multiplexer_191_sciik7q                                                                                          ; altera_merlin_multiplexer_191                                        ;
;                         |sysid_qsys_0_control_slave_agent|                                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                            ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                   ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |sysid_qsys_0_control_slave_translator|                                                                            ; 4.5 (4.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                       ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |tcm_bip_interface_s0_agent|                                                                                       ; 1.8 (1.8)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_bip_interface_s0_agent                                                                                                                                                                                                                                                  ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |tcm_bip_interface_s0_agent_rsp_fifo|                                                                              ; 13.7 (13.7)          ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 17 (17)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_bip_interface_s0_agent_rsp_fifo                                                                                                                                                                                                                                         ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |tcm_bmc_mailbox_mm_bridge_m0_agent|                                                                               ; 1.3 (1.3)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_bmc_mailbox_mm_bridge_m0_agent                                                                                                                                                                                                                                          ; tcm_altera_merlin_master_agent_191_mpbm6tq                                                                                         ; altera_merlin_master_agent_191                                       ;
;                         |tcm_bmc_mailbox_mm_bridge_m0_to_bmc_mailbox_s1_cmd_width_adapter|                                                 ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_bmc_mailbox_mm_bridge_m0_to_bmc_mailbox_s1_cmd_width_adapter                                                                                                                                                                                                            ; tcm_altera_merlin_width_adapter_191_nq2mrsa                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |tcm_control_in_s1_agent_rsp_fifo|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_control_in_s1_agent_rsp_fifo                                                                                                                                                                                                                                            ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |tcm_control_in_s1_translator|                                                                                     ; 4.2 (4.2)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_control_in_s1_translator                                                                                                                                                                                                                                                ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |tcm_control_out_s1_agent|                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_control_out_s1_agent                                                                                                                                                                                                                                                    ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |tcm_control_out_s1_agent_rsp_fifo|                                                                                ; 4.0 (4.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_control_out_s1_agent_rsp_fifo                                                                                                                                                                                                                                           ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |tcm_control_out_s1_translator|                                                                                    ; 15.7 (15.7)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_control_out_s1_translator                                                                                                                                                                                                                                               ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |tcm_host_mailbox_mm_bridge_m0_agent|                                                                              ; 1.3 (1.3)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_host_mailbox_mm_bridge_m0_agent                                                                                                                                                                                                                                         ; tcm_altera_merlin_master_agent_191_mpbm6tq                                                                                         ; altera_merlin_master_agent_191                                       ;
;                         |tcm_host_mailbox_mm_bridge_m0_to_tcm_mailbox_s1_cmd_width_adapter|                                                ; 17.0 (17.0)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (25)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_host_mailbox_mm_bridge_m0_to_tcm_mailbox_s1_cmd_width_adapter                                                                                                                                                                                                           ; tcm_altera_merlin_width_adapter_191_nq2mrsa                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |tcm_mailbox_s1_agent|                                                                                             ; 3.5 (3.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_mailbox_s1_agent                                                                                                                                                                                                                                                        ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                         |tcm_mailbox_s1_agent_rsp_fifo|                                                                                    ; 7.2 (7.2)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_mailbox_s1_agent_rsp_fifo                                                                                                                                                                                                                                               ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |tcm_mailbox_s1_to_tcm_host_mailbox_mm_bridge_m0_rsp_width_adapter|                                                ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_mailbox_s1_to_tcm_host_mailbox_mm_bridge_m0_rsp_width_adapter                                                                                                                                                                                                           ; tcm_altera_merlin_width_adapter_191_gxocrny                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |tcm_mailbox_s1_translator|                                                                                        ; 2.8 (2.8)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_mailbox_s1_translator                                                                                                                                                                                                                                                   ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                         |tcm_to_bmc_mm_bridge_s0_agent|                                                                                    ; 4.2 (2.5)            ; 4.2 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent                                                                                                                                                                                                                                               ; tcm_altera_merlin_slave_agent_191_ncfkfri                                                                                          ; altera_merlin_slave_agent_191                                        ;
;                            |uncompressor|                                                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent|uncompressor                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                                                                                                   ; altera_merlin_slave_agent_191                                        ;
;                         |tcm_to_bmc_mm_bridge_s0_agent_rdata_fifo|                                                                         ; 11.2 (11.2)          ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent_rdata_fifo                                                                                                                                                                                                                                    ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                            |infer_mem_rtl_0|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent_rdata_fifo|infer_mem_rtl_0                                                                                                                                                                                                                    ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                                                     ; altsyncram_fcn1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                         |tcm_to_bmc_mm_bridge_s0_agent_rsp_fifo|                                                                           ; 20.4 (20.4)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 15 (15)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                      ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |tcm_to_bmc_mm_bridge_s0_to_nios2_gen2_0_data_master_rsp_width_adapter|                                            ; 18.0 (18.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_to_nios2_gen2_0_data_master_rsp_width_adapter                                                                                                                                                                                                       ; tcm_altera_merlin_width_adapter_191_nq2mrsa                                                                                        ; altera_merlin_width_adapter_191                                      ;
;                         |timer_0_s1_agent_rsp_fifo|                                                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                   ; tcm_altera_avalon_sc_fifo_191_e5eqkcq                                                                                              ; altera_avalon_sc_fifo_191                                            ;
;                         |timer_0_s1_translator|                                                                                            ; 11.7 (11.7)          ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|timer_0_s1_translator                                                                                                                                                                                                                                                       ; tcm_altera_merlin_slave_translator_191_x56fcki                                                                                     ; altera_merlin_slave_translator_191                                   ;
;                      |nios2_gen2_0|                                                                                                        ; 673.9 (0.0)          ; 592.6 (0.0)                      ; 0.0 (0.0)                                         ; 81.2 (0.0)                       ; 0.0 (0.0)            ; 712 (0)             ; 999 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0                                                                                                                                                                                                                                                                                  ; tcm_nios2_gen2_0                                                                                                                   ; tcm_nios2_gen2_0                                                     ;
;                         |nios2_gen2_0|                                                                                                     ; 673.9 (0.0)          ; 592.6 (0.0)                      ; 0.0 (0.0)                                         ; 81.2 (0.0)                       ; 0.0 (0.0)            ; 712 (0)             ; 999 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0                                                                                                                                                                                                                                                                     ; tcm_nios2_gen2_0_altera_nios2_gen2_191_rerbkna                                                                                     ; altera_nios2_gen2_191                                                ;
;                            |cpu|                                                                                                           ; 673.9 (495.7)        ; 592.6 (433.1)                    ; 0.0 (0.0)                                         ; 81.2 (62.7)                      ; 0.0 (0.0)            ; 712 (541)           ; 999 (717)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu                                                                                                                                                                                                                                                                 ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a                                                                                ; altera_nios2_gen2_unit_191                                           ;
;                               |tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a                                                                                                                                                                                             ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a_module                                                         ; altera_nios2_gen2_unit_191                                           ;
;                                  |the_altsyncram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a|the_altsyncram                                                                                                                                                                              ; altsyncram                                                                                                                         ; altera_nios2_gen2_unit_191                                           ;
;                                     |auto_generated|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                               ; altsyncram_vbj1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                               |tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b                                                                                                                                                                                             ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b_module                                                         ; altera_nios2_gen2_unit_191                                           ;
;                                  |the_altsyncram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b|the_altsyncram                                                                                                                                                                              ; altsyncram                                                                                                                         ; altera_nios2_gen2_unit_191                                           ;
;                                     |auto_generated|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                               ; altsyncram_vbj1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                               |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|                                          ; 178.1 (36.2)         ; 159.6 (32.9)                     ; 0.0 (0.0)                                         ; 18.5 (3.2)                       ; 0.0 (0.0)            ; 171 (10)            ; 282 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci                                                                                                                                                                                               ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci                                                                      ; altera_nios2_gen2_unit_191                                           ;
;                                  |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|                             ; 65.4 (0.0)           ; 56.3 (0.0)                       ; 0.0 (0.0)                                         ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper                                                                                                                   ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper                                                            ; altera_nios2_gen2_unit_191                                           ;
;                                     |tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_phy|                                  ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_phy                                               ; sld_virtual_jtag_basic                                                                                                             ; altera_jtag_dc_streaming_191                                         ;
;                                        |sld_virtual_jtag_impl_inst|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_phy|sld_virtual_jtag_impl_inst                    ; sld_virtual_jtag_impl                                                                                                              ; altera_jtag_dc_streaming_191                                         ;
;                                     |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_sysclk|                           ; 21.9 (20.2)          ; 19.2 (17.9)                      ; 0.0 (0.0)                                         ; 2.8 (2.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_sysclk                                        ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_sysclk                                                             ; altera_nios2_gen2_unit_191                                           ;
;                                        |the_altera_std_synchronizer3|                                                                      ; 1.2 (1.2)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_sysclk|the_altera_std_synchronizer3           ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                        |the_altera_std_synchronizer4|                                                                      ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_sysclk|the_altera_std_synchronizer4           ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                     |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_tck|                              ; 41.8 (39.7)          ; 35.5 (34.0)                      ; 0.0 (0.0)                                         ; 6.3 (5.7)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_tck                                           ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_tck                                                                ; altera_nios2_gen2_unit_191                                           ;
;                                        |the_altera_std_synchronizer1|                                                                      ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_tck|the_altera_std_synchronizer1              ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                        |the_altera_std_synchronizer2|                                                                      ; 1.2 (1.2)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_wrapper|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_debug_slave_tck|the_altera_std_synchronizer2              ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                  |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_avalon_reg|                                ; 7.2 (7.2)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_avalon_reg                                                                                                                      ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_avalon_reg                                                               ; altera_nios2_gen2_unit_191                                           ;
;                                  |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_break|                                 ; 10.1 (10.1)          ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_break                                                                                                                       ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_break                                                                ; altera_nios2_gen2_unit_191                                           ;
;                                  |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_debug|                                 ; 4.8 (4.2)            ; 4.2 (3.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_debug                                                                                                                       ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_debug                                                                ; altera_nios2_gen2_unit_191                                           ;
;                                     |the_altera_std_synchronizer|                                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci_debug|the_altera_std_synchronizer                                                                                           ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                                  |the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem|                                    ; 54.5 (54.5)          ; 49.5 (49.5)                      ; 0.0 (0.0)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 57 (57)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem                                                                                                                          ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem                                                                   ; altera_nios2_gen2_unit_191                                           ;
;                                     |tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram                                                        ; tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram_module                                                           ; altera_nios2_gen2_unit_191                                           ;
;                                        |the_altsyncram|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram|the_altsyncram                                         ; altsyncram                                                                                                                         ; altera_nios2_gen2_unit_191                                           ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram|the_altsyncram|auto_generated                          ; altsyncram_32e1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |onchip_ram|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_ram                                                                                                                                                                                                                                                                                    ; tcm_onchip_memory2_0                                                                                                               ; tcm_onchip_memory2_0                                                 ;
;                         |onchip_memory2_0|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_ram|onchip_memory2_0                                                                                                                                                                                                                                                                   ; tcm_onchip_memory2_0_altera_avalon_onchip_memory2_191_kkoftua                                                                      ; altera_avalon_onchip_memory2_191                                     ;
;                            |the_altsyncram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_ram|onchip_memory2_0|the_altsyncram                                                                                                                                                                                                                                                    ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_ram|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                                                                                                     ; altsyncram_oj02                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |onchip_rom|                                                                                                          ; 1.5 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_rom                                                                                                                                                                                                                                                                                    ; tcm_onchip_memory2_1                                                                                                               ; tcm_onchip_memory2_1                                                 ;
;                         |onchip_memory2_1|                                                                                                 ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_rom|onchip_memory2_1                                                                                                                                                                                                                                                                   ; tcm_onchip_memory2_1_altera_avalon_onchip_memory2_191_i4fhdja                                                                      ; altera_avalon_onchip_memory2_191                                     ;
;                            |the_altsyncram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_rom|onchip_memory2_1|the_altsyncram                                                                                                                                                                                                                                                    ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_rom|onchip_memory2_1|the_altsyncram|auto_generated                                                                                                                                                                                                                                     ; altsyncram_k6m1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |rst_controller|                                                                                                      ; 7.2 (4.8)            ; 5.8 (3.8)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 7 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|rst_controller                                                                                                                                                                                                                                                                                ; altera_reset_controller                                                                                                            ; altera_reset_controller_191                                          ;
;                         |alt_rst_req_sync_uq1|                                                                                             ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;                         |alt_rst_sync_uq1|                                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;                      |tcm_bip_interface|                                                                                                   ; 53.3 (0.0)           ; 46.3 (0.0)                       ; 0.0 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 121 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_bip_interface                                                                                                                                                                                                                                                                             ; tcm_mm_bridge_0                                                                                                                    ; tcm_mm_bridge_0                                                      ;
;                         |mm_bridge_0|                                                                                                      ; 53.3 (53.3)          ; 46.3 (46.3)                      ; 0.0 (0.0)                                         ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_bip_interface|mm_bridge_0                                                                                                                                                                                                                                                                 ; tcm_mm_bridge_0_altera_avalon_mm_bridge_191_x6qdesi                                                                                ; altera_avalon_mm_bridge_191                                          ;
;                      |tcm_bmc_mailbox_mm_bridge|                                                                                           ; 35.3 (0.0)           ; 33.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_bmc_mailbox_mm_bridge                                                                                                                                                                                                                                                                     ; tcm_bmc_mailbox_mm_bridge                                                                                                          ; tcm_bmc_mailbox_mm_bridge                                            ;
;                         |tcm_bmc_mailbox_mm_bridge|                                                                                        ; 35.3 (35.3)          ; 33.5 (33.5)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 3 (3)               ; 87 (87)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_bmc_mailbox_mm_bridge|tcm_bmc_mailbox_mm_bridge                                                                                                                                                                                                                                           ; tcm_bmc_mailbox_mm_bridge_altera_avalon_mm_bridge_191_x6qdesi                                                                      ; altera_avalon_mm_bridge_191                                          ;
;                      |tcm_control_in|                                                                                                      ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_in                                                                                                                                                                                                                                                                                ; tcm_pio_1                                                                                                                          ; tcm_pio_1                                                            ;
;                         |pio_1|                                                                                                            ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_in|pio_1                                                                                                                                                                                                                                                                          ; tcm_pio_1_altera_avalon_pio_191_ohn3uqq                                                                                            ; altera_avalon_pio_191                                                ;
;                      |tcm_control_out|                                                                                                     ; 22.4 (0.0)           ; 20.1 (0.0)                       ; 0.0 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out                                                                                                                                                                                                                                                                               ; tcm_pio_0                                                                                                                          ; tcm_pio_0                                                            ;
;                         |pio_0|                                                                                                            ; 22.4 (22.4)          ; 20.1 (20.1)                      ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 34 (34)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_control_out|pio_0                                                                                                                                                                                                                                                                         ; tcm_pio_0_altera_avalon_pio_191_ox4mioq                                                                                            ; altera_avalon_pio_191                                                ;
;                      |tcm_host_mailbox_mm_bridge|                                                                                          ; 41.2 (0.0)           ; 33.2 (0.0)                       ; 0.0 (0.0)                                         ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_host_mailbox_mm_bridge                                                                                                                                                                                                                                                                    ; tcm_host_mailbox_mm_bridge                                                                                                         ; tcm_host_mailbox_mm_bridge                                           ;
;                         |tcm_host_mailbox_mm_bridge|                                                                                       ; 41.2 (41.2)          ; 33.2 (33.2)                      ; 0.0 (0.0)                                         ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_host_mailbox_mm_bridge|tcm_host_mailbox_mm_bridge                                                                                                                                                                                                                                         ; tcm_host_mailbox_mm_bridge_altera_avalon_mm_bridge_191_x6qdesi                                                                     ; altera_avalon_mm_bridge_191                                          ;
;                      |tcm_mailbox|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_mailbox                                                                                                                                                                                                                                                                                   ; tcm_mailbox                                                                                                                        ; tcm_mailbox                                                          ;
;                         |tcm_mailbox|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_mailbox|tcm_mailbox                                                                                                                                                                                                                                                                       ; tcm_mailbox_altera_avalon_onchip_memory2_191_b3vbzqi                                                                               ; altera_avalon_onchip_memory2_191                                     ;
;                            |the_altsyncram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_mailbox|tcm_mailbox|the_altsyncram                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_mailbox|tcm_mailbox|the_altsyncram|auto_generated                                                                                                                                                                                                                                         ; altsyncram_kgu1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                      |tcm_to_bmc_mm_bridge|                                                                                                ; 25.3 (0.0)           ; 21.8 (0.0)                       ; 0.0 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_to_bmc_mm_bridge                                                                                                                                                                                                                                                                          ; tcm_to_bmc_mm_bridge                                                                                                               ; tcm_to_bmc_mm_bridge                                                 ;
;                         |tcm_to_bmc_mm_bridge|                                                                                             ; 25.3 (25.3)          ; 21.8 (21.8)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_to_bmc_mm_bridge|tcm_to_bmc_mm_bridge                                                                                                                                                                                                                                                     ; tcm_to_bmc_mm_bridge_altera_avalon_mm_bridge_191_x6qdesi                                                                           ; altera_avalon_mm_bridge_191                                          ;
;                      |timer_0|                                                                                                             ; 92.3 (0.0)           ; 79.5 (0.0)                       ; 0.0 (0.0)                                         ; 12.8 (0.0)                       ; 0.0 (0.0)            ; 115 (0)             ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|timer_0                                                                                                                                                                                                                                                                                       ; tcm_timer_0                                                                                                                        ; tcm_timer_0                                                          ;
;                         |timer_0|                                                                                                          ; 92.3 (92.3)          ; 79.5 (79.5)                      ; 0.0 (0.0)                                         ; 12.8 (12.8)                      ; 0.0 (0.0)            ; 115 (115)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|timer_0|timer_0                                                                                                                                                                                                                                                                               ; tcm_timer_0_altera_avalon_timer_191_zax7emy                                                                                        ; altera_avalon_timer_191                                              ;
;                |inst_ptmgr_skx_top|                                                                                                        ; 81.2 (0.0)           ; 68.6 (0.0)                       ; 0.0 (0.0)                                         ; 12.6 (0.0)                       ; 0.0 (0.0)            ; 78 (0)              ; 155 (0)                   ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top                                                                                                                                                                                                                                                                                                  ; ptmgr_skx_top                                                                                                                      ; altera_work                                                          ;
;                   |ptmgr_temperature_inst|                                                                                                 ; 81.2 (81.2)          ; 68.6 (68.6)                      ; 0.0 (0.0)                                         ; 12.6 (12.6)                      ; 0.0 (0.0)            ; 78 (78)             ; 155 (155)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst                                                                                                                                                                                                                                                                           ; ptmgr_temperature                                                                                                                  ; altera_work                                                          ;
;                      |ptmgr_temp_cmp_rom_WarnFirst|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst                                                                                                                                                                                                                                              ; ptmgr_temp_cmp_rom                                                                                                                 ; ptmgr_temp_cmp_rom                                                   ;
;                         |rom_1port_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst|rom_1port_0                                                                                                                                                                                                                                  ; ptmgr_temp_cmp_rom_rom_1port_191_fv2oteq                                                                                           ; rom_1port_191                                                        ;
;                            |altera_syncram_component|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst|rom_1port_0|altera_syncram_component                                                                                                                                                                                                         ; altera_syncram                                                                                                                     ; rom_1port_191                                                        ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst|rom_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                          ; altera_syncram_8co1                                                                                                                ; ram_2port_171                                                        ;
;                                  |altsyncram1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                              ; altsyncram_6qa4                                                                                                                    ; altera_work                                                          ;
;                      |ptmgr_temp_cmp_rom_WarnLast|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast                                                                                                                                                                                                                                               ; ptmgr_temp_cmp_rom                                                                                                                 ; ptmgr_temp_cmp_rom                                                   ;
;                         |rom_1port_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast|rom_1port_0                                                                                                                                                                                                                                   ; ptmgr_temp_cmp_rom_rom_1port_191_fv2oteq                                                                                           ; rom_1port_191                                                        ;
;                            |altera_syncram_component|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast|rom_1port_0|altera_syncram_component                                                                                                                                                                                                          ; altera_syncram                                                                                                                     ; rom_1port_191                                                        ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast|rom_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                           ; altera_syncram_8co1                                                                                                                ; ram_2port_171                                                        ;
;                                  |altsyncram1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                               ; altsyncram_6qa4                                                                                                                    ; altera_work                                                          ;
;                      |ptmgr_temp_cmp_rom_thermtrip|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip                                                                                                                                                                                                                                              ; ptmgr_temp_cmp_rom                                                                                                                 ; ptmgr_temp_cmp_rom                                                   ;
;                         |rom_1port_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip|rom_1port_0                                                                                                                                                                                                                                  ; ptmgr_temp_cmp_rom_rom_1port_191_fv2oteq                                                                                           ; rom_1port_191                                                        ;
;                            |altera_syncram_component|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip|rom_1port_0|altera_syncram_component                                                                                                                                                                                                         ; altera_syncram                                                                                                                     ; rom_1port_191                                                        ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip|rom_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                          ; altera_syncram_8co1                                                                                                                ; ram_2port_171                                                        ;
;                                  |altsyncram1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                              ; altsyncram_6qa4                                                                                                                    ; altera_work                                                          ;
;                      |ptmgr_temp_cnv_rom_inst|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst                                                                                                                                                                                                                                                   ; ptmgr_temp_cnv_rom                                                                                                                 ; ptmgr_temp_cnv_rom                                                   ;
;                         |rom_1port_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst|rom_1port_0                                                                                                                                                                                                                                       ; ptmgr_temp_cnv_rom_rom_1port_191_d7i5wwa                                                                                           ; rom_1port_191                                                        ;
;                            |altera_syncram_component|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst|rom_1port_0|altera_syncram_component                                                                                                                                                                                                              ; altera_syncram                                                                                                                     ; rom_1port_191                                                        ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst|rom_1port_0|altera_syncram_component|auto_generated                                                                                                                                                                                               ; altera_syncram_iao1                                                                                                                ; ram_2port_171                                                        ;
;                                  |altsyncram1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                   ; altsyncram_goa4                                                                                                                    ; altera_work                                                          ;
;                      |ptmgr_temp_sensor_0|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_sensor_0                                                                                                                                                                                                                                                       ; ptmgr_temp_sensor                                                                                                                  ; ptmgr_temp_sensor                                                    ;
;                         |temp_sense_0|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_sensor_0|temp_sense_0                                                                                                                                                                                                                                          ; altera_temp_sense                                                                                                                  ; altera_temp_sense_191                                                ;
;                |inst_ras_controller|                                                                                                       ; 3.5 (3.5)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ras_controller                                                                                                                                                                                                                                                                                                 ; ras_controller                                                                                                                     ; altera_work                                                          ;
;             |inst_msix_top|                                                                                                                ; 157.9 (0.0)          ; 140.2 (0.0)                      ; 0.0 (0.0)                                         ; 17.7 (0.0)                       ; 0.0 (0.0)            ; 133 (0)             ; 286 (0)                   ; 0 (0)         ; 840               ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top                                                                                                                                                                                                                                                                                                                    ; msix_top                                                                                                                           ; altera_work                                                          ;
;                |msix_brid|                                                                                                                 ; 76.0 (42.8)          ; 68.8 (40.3)                      ; 0.0 (0.0)                                         ; 7.2 (2.5)                        ; 0.0 (0.0)            ; 33 (12)             ; 162 (113)                 ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid                                                                                                                                                                                                                                                                                                          ; msix_fme_bridge                                                                                                                    ; altera_work                                                          ;
;                   |msix_dcfifo|                                                                                                            ; 31.5 (0.0)           ; 27.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 45 (0)                    ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo                                                                                                                                                                                                                                                                                              ; msix_dcfifo                                                                                                                        ; msix_dcfifo                                                          ;
;                      |fifo_0|                                                                                                              ; 31.5 (0.0)           ; 27.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 45 (0)                    ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0                                                                                                                                                                                                                                                                                       ; msix_dcfifo_fifo_191_abngbqq                                                                                                       ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 31.5 (0.0)           ; 27.0 (0.0)                       ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 45 (0)                    ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                                                      ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 31.5 (9.7)           ; 27.0 (7.7)                       ; 0.0 (0.0)                                         ; 4.5 (2.0)                        ; 0.0 (0.0)            ; 21 (5)              ; 45 (16)                   ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                                                       ; dcfifo_dq32                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 776               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                              ; altsyncram_8nf1                                                                                                                    ; altera_work                                                          ;
;                               |rdaclr|                                                                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                                ; dffpipe_c5f                                                                                                                        ; altera_work                                                          ;
;                               |rdemp_eq_comp_lsb_mux|                                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                 ; mux_rba                                                                                                                            ; altera_work                                                          ;
;                               |rdemp_eq_comp_msb_mux|                                                                                      ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                 ; mux_rba                                                                                                                            ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 4.7 (4.7)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                             ; a_graycounter_0f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 4.2 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                               ; alt_synch_pipe_4go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe8|                                                                                                ; 4.2 (4.2)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe8                                                                                                                                                                                                                                      ; dffpipe_u5c                                                                                                                        ; altera_work                                                          ;
;                               |wrfull_eq_comp_lsb|                                                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                                                                                                    ; cmpr_gf8                                                                                                                           ; altera_work                                                          ;
;                               |wrfull_eq_comp_lsb_mux|                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                ; mux_rba                                                                                                                            ; altera_work                                                          ;
;                               |wrfull_eq_comp_msb_mux|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                ; mux_rba                                                                                                                            ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 4.2 (4.2)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                             ; a_graycounter_sse                                                                                                                  ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 4.5 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                               ; alt_synch_pipe_4go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe8|                                                                                                ; 4.5 (4.5)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe8                                                                                                                                                                                                                                      ; dffpipe_u5c                                                                                                                        ; altera_work                                                          ;
;                   |pf_mask_sync|                                                                                                           ; 0.9 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|pf_mask_sync                                                                                                                                                                                                                                                                                             ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer|                                                                                       ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|pf_mask_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                               ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                   |vf_mask_sync|                                                                                                           ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|vf_mask_sync                                                                                                                                                                                                                                                                                             ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer|                                                                                       ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|vf_mask_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                               ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;                |msix_cdc|                                                                                                                  ; 32.8 (5.6)           ; 27.8 (5.1)                       ; 0.0 (0.0)                                         ; 5.1 (0.5)                        ; 0.0 (0.0)            ; 40 (4)              ; 44 (12)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc                                                                                                                                                                                                                                                                                                           ; msix_cdc                                                                                                                           ; altera_work                                                          ;
;                   |uid_scfifo|                                                                                                             ; 18.7 (0.0)           ; 16.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 17 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo                                                                                                                                                                                                                                                                                                ; scfifo                                                                                                                             ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 18.7 (0.0)           ; 16.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 17 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated                                                                                                                                                                                                                                                                                 ; scfifo_dcb1                                                                                                                        ; fifo_191                                                             ;
;                         |dpfifo|                                                                                                           ; 18.7 (3.7)           ; 16.2 (3.2)                       ; 0.0 (0.0)                                         ; 2.6 (0.6)                        ; 0.0 (0.0)            ; 30 (7)              ; 17 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo                                                                                                                                                                                                                                                                          ; a_dpfifo_04b1                                                                                                                      ; altera_work                                                          ;
;                            |FIFOram|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                  ; altsyncram_j6t1                                                                                                                    ; altera_work                                                          ;
;                            |fifo_state|                                                                                                    ; 8.0 (4.5)            ; 7.0 (4.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 12 (6)              ; 7 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                                                                               ; a_fefifo_fug                                                                                                                       ; altera_work                                                          ;
;                               |count_usedw|                                                                                                ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                                                                                   ; cntr_k1a                                                                                                                           ; altera_work                                                          ;
;                            |rd_ptr_count|                                                                                                  ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                                                                             ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                            |wr_ptr|                                                                                                        ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                   ; cntr_81e                                                                                                                           ; altera_work                                                          ;
;                   |uirq|                                                                                                                   ; 8.5 (5.2)            ; 6.5 (3.8)                        ; 0.0 (0.0)                                         ; 2.0 (1.5)                        ; 0.0 (0.0)            ; 6 (3)               ; 15 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uirq                                                                                                                                                                                                                                                                                                      ; alt_cross_handshake                                                                                                                ; altera_work                                                          ;
;                      |sc0|                                                                                                                 ; 2.0 (1.5)            ; 1.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uirq|sc0                                                                                                                                                                                                                                                                                                  ; alt_cross_strobe                                                                                                                   ; altera_work                                                          ;
;                         |sr|                                                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uirq|sc0|sr                                                                                                                                                                                                                                                                                               ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;                      |sc1|                                                                                                                 ; 1.2 (0.8)            ; 1.2 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uirq|sc1                                                                                                                                                                                                                                                                                                  ; alt_cross_strobe                                                                                                                   ; altera_work                                                          ;
;                         |sr|                                                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uirq|sc1|sr                                                                                                                                                                                                                                                                                               ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;                |msix_pba|                                                                                                                  ; 49.1 (39.7)          ; 43.7 (37.0)                      ; 0.0 (0.0)                                         ; 5.4 (2.7)                        ; 0.0 (0.0)            ; 60 (60)             ; 80 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba                                                                                                                                                                                                                                                                                                           ; msix_pba_update                                                                                                                    ; altera_work                                                          ;
;                   |fe2cr_intr_id_sync|                                                                                                     ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|fe2cr_intr_id_sync                                                                                                                                                                                                                                                                                        ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer_nocut|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|fe2cr_intr_id_sync|resync_chains[0].synchronizer_nocut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                      |resync_chains[1].synchronizer_nocut|                                                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|fe2cr_intr_id_sync|resync_chains[1].synchronizer_nocut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                      |resync_chains[2].synchronizer_nocut|                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|fe2cr_intr_id_sync|resync_chains[2].synchronizer_nocut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                   |vfe2cr_intr_id_sync|                                                                                                    ; 6.6 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|vfe2cr_intr_id_sync                                                                                                                                                                                                                                                                                       ; resync                                                                                                                             ; altera_work                                                          ;
;                      |resync_chains[0].synchronizer_nocut|                                                                                 ; 2.3 (2.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|vfe2cr_intr_id_sync|resync_chains[0].synchronizer_nocut                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                      |resync_chains[1].synchronizer_nocut|                                                                                 ; 2.6 (2.6)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|vfe2cr_intr_id_sync|resync_chains[1].synchronizer_nocut                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;                      |resync_chains[2].synchronizer_nocut|                                                                                 ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_pba|vfe2cr_intr_id_sync|resync_chains[2].synchronizer_nocut                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                                                                                      ; altera_work                                                          ;
;             |inst_pcie0_cdc|                                                                                                               ; 270.9 (45.4)         ; 242.8 (40.4)                     ; 0.0 (0.0)                                         ; 28.1 (5.1)                       ; 0.0 (0.0)            ; 292 (76)            ; 393 (32)                  ; 0 (0)         ; 57696             ; 34    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc                                                                                                                                                                                                                                                                                                                   ; ccie_t_cdc                                                                                                                         ; altera_work                                                          ;
;                |inst_async_C0Rx_fifo|                                                                                                      ; 38.3 (0.0)           ; 34.3 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 66 (0)                    ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo                                                                                                                                                                                                                                                                                              ; async_fifo_wrapper                                                                                                                 ; altera_work                                                          ;
;                   |C0Rx_fifo.inst_async_C0Rx_fifo|                                                                                         ; 38.3 (0.0)           ; 34.3 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 66 (0)                    ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo                                                                                                                                                                                                                                                               ; async_C0Rx_fifo                                                                                                                    ; async_C0Rx_fifo                                                      ;
;                      |fifo_0|                                                                                                              ; 38.3 (0.0)           ; 34.3 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 66 (0)                    ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0                                                                                                                                                                                                                                                        ; async_C0Rx_fifo_fifo_191_wkfew6y                                                                                                   ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 38.3 (0.0)           ; 34.3 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 66 (0)                    ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                       ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 38.3 (12.3)          ; 34.3 (9.8)                       ; 0.0 (0.0)                                         ; 4.0 (2.5)                        ; 0.0 (0.0)            ; 38 (8)              ; 66 (18)                   ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                        ; dcfifo_v052                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17504             ; 14    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                               ; altsyncram_4qf1                                                                                                                    ; altera_work                                                          ;
;                               |rdempty_eq_comp|                                                                                            ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                        ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 6.7 (6.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                              ; a_graycounter_2f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |wrfull_eq_comp|                                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                         ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                              ; a_graycounter_use                                                                                                                  ; altera_work                                                          ;
;                               |wrptr_g_gray2bin|                                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                               |ws_brp|                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_bwp|                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 4.1 (0.0)            ; 3.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.1 (4.1)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp_gray2bin|                                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                |inst_async_C0Tx_fifo|                                                                                                      ; 43.7 (0.0)           ; 37.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo                                                                                                                                                                                                                                                                                              ; async_fifo_wrapper                                                                                                                 ; altera_work                                                          ;
;                   |C0Tx_fifo.inst_async_C0Tx_fifo|                                                                                         ; 43.7 (0.0)           ; 37.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo                                                                                                                                                                                                                                                               ; async_C0Tx_fifo                                                                                                                    ; async_C0Tx_fifo                                                      ;
;                      |fifo_0|                                                                                                              ; 43.7 (0.0)           ; 37.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0                                                                                                                                                                                                                                                        ; async_C0Tx_fifo_fifo_191_zdnyzji                                                                                                   ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 43.7 (0.0)           ; 37.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 66 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                       ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 43.7 (13.3)          ; 37.2 (10.5)                      ; 0.0 (0.0)                                         ; 6.5 (2.8)                        ; 0.0 (0.0)            ; 37 (8)              ; 66 (18)                   ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                        ; dcfifo_5u42                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                               ; altsyncram_anf1                                                                                                                    ; altera_work                                                          ;
;                               |rdempty_eq_comp|                                                                                            ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                        ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 7.6 (7.6)            ; 6.1 (6.1)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                              ; a_graycounter_2f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |wrfull_eq_comp|                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                         ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 5.5 (5.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                              ; a_graycounter_use                                                                                                                  ; altera_work                                                          ;
;                               |wrptr_g_gray2bin|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                               |ws_brp|                                                                                                     ; 1.8 (1.8)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_bwp|                                                                                                     ; 1.6 (1.6)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 5.4 (0.0)            ; 4.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 5.4 (5.4)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp_gray2bin|                                                                                           ; 1.8 (1.8)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                |inst_async_C1Rx_fifo|                                                                                                      ; 33.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 55 (0)                    ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo                                                                                                                                                                                                                                                                                              ; async_fifo_wrapper                                                                                                                 ; altera_work                                                          ;
;                   |C1Rx_fifo.inst_async_C1Rx_fifo|                                                                                         ; 33.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 55 (0)                    ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo                                                                                                                                                                                                                                                               ; async_C1Rx_fifo                                                                                                                    ; async_C1Rx_fifo                                                      ;
;                      |fifo_0|                                                                                                              ; 33.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 55 (0)                    ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0                                                                                                                                                                                                                                                        ; async_C1Rx_fifo_fifo_191_fh7xhkq                                                                                                   ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 33.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 55 (0)                    ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                       ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 33.2 (8.4)           ; 31.2 (7.9)                       ; 0.0 (0.0)                                         ; 2.0 (0.5)                        ; 0.0 (0.0)            ; 33 (7)              ; 55 (15)                   ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                        ; dcfifo_jt42                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 416               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                               ; altsyncram_mmf1                                                                                                                    ; altera_work                                                          ;
;                               |rdempty_eq_comp|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                        ; cmpr_jf8                                                                                                                           ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 4.9 (4.9)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                              ; a_graycounter_1f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 5.3 (0.0)            ; 4.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                ; alt_synch_pipe_5go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 5.3 (5.3)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                       ; dffpipe_o5c                                                                                                                        ; altera_work                                                          ;
;                               |wrfull_eq_comp|                                                                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                         ; cmpr_jf8                                                                                                                           ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 5.2 (5.2)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                              ; a_graycounter_tse                                                                                                                  ; altera_work                                                          ;
;                               |wrptr_g_gray2bin|                                                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                       ; a_gray2bin_979                                                                                                                     ; altera_work                                                          ;
;                               |ws_brp|                                                                                                     ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                 ; dffpipe_l5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_bwp|                                                                                                     ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                 ; dffpipe_l5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                ; alt_synch_pipe_5go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe6                                                                                                                                                                                                       ; dffpipe_o5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp_gray2bin|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                       ; a_gray2bin_979                                                                                                                     ; altera_work                                                          ;
;                |inst_async_C1Tx_fifo|                                                                                                      ; 48.1 (0.0)           ; 41.1 (0.0)                       ; 0.0 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 66 (0)                    ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo                                                                                                                                                                                                                                                                                              ; async_fifo_wrapper                                                                                                                 ; altera_work                                                          ;
;                   |C1Tx_fifo.inst_async_C1Tx_fifo|                                                                                         ; 48.1 (0.0)           ; 41.1 (0.0)                       ; 0.0 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 66 (0)                    ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo                                                                                                                                                                                                                                                               ; async_C1Tx_fifo                                                                                                                    ; async_C1Tx_fifo                                                      ;
;                      |fifo_0|                                                                                                              ; 48.1 (0.0)           ; 41.1 (0.0)                       ; 0.0 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 66 (0)                    ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0                                                                                                                                                                                                                                                        ; async_C1Tx_fifo_fifo_191_6m7yegq                                                                                                   ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 48.1 (0.0)           ; 41.1 (0.0)                       ; 0.0 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 66 (0)                    ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                       ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 48.1 (12.3)          ; 41.1 (10.8)                      ; 0.0 (0.0)                                         ; 7.0 (1.5)                        ; 0.0 (0.0)            ; 43 (8)              ; 66 (18)                   ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                        ; dcfifo_5152                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18560             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                               ; altsyncram_aqf1                                                                                                                    ; altera_work                                                          ;
;                               |rdempty_eq_comp|                                                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                        ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 12.8 (12.8)          ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                              ; a_graycounter_2f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |wrfull_eq_comp|                                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                         ; cmpr_kf8                                                                                                                           ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 7.0 (7.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                              ; a_graycounter_use                                                                                                                  ; altera_work                                                          ;
;                               |wrptr_g_gray2bin|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                               |ws_brp|                                                                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_bwp|                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                 ; dffpipe_m5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 4.6 (0.0)            ; 4.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                ; alt_synch_pipe_6go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe6|                                                                                                ; 4.6 (4.6)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe6                                                                                                                                                                                                       ; dffpipe_n5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp_gray2bin|                                                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                       ; a_gray2bin_a79                                                                                                                     ; altera_work                                                          ;
;                |inst_async_CfgTx_fifo|                                                                                                     ; 56.9 (0.0)           ; 54.4 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo                                                                                                                                                                                                                                                                                             ; async_fifo_wrapper                                                                                                                 ; altera_work                                                          ;
;                   |CfgTx_fifo.inst_async_CfgTx_fifo|                                                                                       ; 56.9 (0.0)           ; 54.4 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo                                                                                                                                                                                                                                                            ; async_CfgTx_fifo                                                                                                                   ; async_CfgTx_fifo                                                     ;
;                      |fifo_0|                                                                                                              ; 56.9 (0.0)           ; 54.4 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0                                                                                                                                                                                                                                                     ; async_CfgTx_fifo_fifo_191_aug4t4i                                                                                                  ; fifo_191                                                             ;
;                         |dcfifo_component|                                                                                                 ; 56.9 (0.0)           ; 54.4 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 103 (0)                   ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component                                                                                                                                                                                                                                    ; dcfifo                                                                                                                             ; fifo_191                                                             ;
;                            |auto_generated|                                                                                                ; 56.9 (16.2)          ; 54.4 (14.9)                      ; 0.0 (0.0)                                         ; 2.5 (1.2)                        ; 0.0 (0.0)            ; 60 (12)             ; 103 (27)                  ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated                                                                                                                                                                                                                     ; dcfifo_tv42                                                                                                                        ; fifo_191                                                             ;
;                               |fifo_ram|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19200             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                            ; altsyncram_bnf1                                                                                                                    ; altera_work                                                          ;
;                               |rdempty_eq_comp|                                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                     ; cmpr_nf8                                                                                                                           ; altera_work                                                          ;
;                               |rdptr_g1p|                                                                                                  ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                           ; a_graycounter_5f9                                                                                                                  ; altera_work                                                          ;
;                               |rs_dgwp|                                                                                                    ; 8.2 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                             ; alt_synch_pipe_9go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe8|                                                                                                ; 8.2 (8.2)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|rs_dgwp|dffpipe8                                                                                                                                                                                                    ; dffpipe_q5c                                                                                                                        ; altera_work                                                          ;
;                               |wrptr_g1p|                                                                                                  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                           ; a_graycounter_1te                                                                                                                  ; altera_work                                                          ;
;                               |wrptr_g_gray2bin|                                                                                           ; 2.2 (2.2)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                    ; a_gray2bin_d79                                                                                                                     ; altera_work                                                          ;
;                               |ws_brp|                                                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                              ; dffpipe_p5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_bwp|                                                                                                     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                              ; dffpipe_p5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp|                                                                                                    ; 7.2 (0.0)            ; 6.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                             ; alt_synch_pipe_9go                                                                                                                 ; altera_work                                                          ;
;                                  |dffpipe8|                                                                                                ; 7.2 (7.2)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp|dffpipe8                                                                                                                                                                                                    ; dffpipe_q5c                                                                                                                        ; altera_work                                                          ;
;                               |ws_dgrp_gray2bin|                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                    ; a_gray2bin_d79                                                                                                                     ; altera_work                                                          ;
;                |inst_create_C0Rx_AlmFull|                                                                                                  ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_create_C0Rx_AlmFull                                                                                                                                                                                                                                                                                          ; create_afifo_almFull                                                                                                               ; altera_work                                                          ;
;                |inst_create_C0Tx_AlmFull_1|                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_create_C0Tx_AlmFull_1                                                                                                                                                                                                                                                                                        ; create_afifo_almFull                                                                                                               ; altera_work                                                          ;
;                |inst_create_C1Rx_AlmFull|                                                                                                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_create_C1Rx_AlmFull                                                                                                                                                                                                                                                                                          ; create_afifo_almFull                                                                                                               ; altera_work                                                          ;
;                |inst_create_C1Tx_AlmFull_1|                                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_create_C1Tx_AlmFull_1                                                                                                                                                                                                                                                                                        ; create_afifo_almFull                                                                                                               ; altera_work                                                          ;
;                |inst_create_CfgTx_AlmFull|                                                                                                 ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_create_CfgTx_AlmFull                                                                                                                                                                                                                                                                                         ; create_afifo_almFull                                                                                                               ; altera_work                                                          ;
;             |inst_perf_mon_fab|                                                                                                            ; 306.9 (146.7)        ; 285.7 (129.9)                    ; 0.0 (0.0)                                         ; 21.2 (16.8)                      ; 0.0 (0.0)            ; 384 (133)           ; 584 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab                                                                                                                                                                                                                                                                                                                ; perf_mon_fab                                                                                                                       ; altera_work                                                          ;
;                |inst_mmio_reads|                                                                                                           ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_mmio_reads                                                                                                                                                                                                                                                                                                ; perf_count                                                                                                                         ; altera_work                                                          ;
;                |inst_mmio_writes|                                                                                                          ; 26.9 (26.9)          ; 26.9 (26.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_mmio_writes                                                                                                                                                                                                                                                                                               ; perf_count                                                                                                                         ; altera_work                                                          ;
;                |inst_pcie0_pend_reads|                                                                                                     ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_pcie0_pend_reads                                                                                                                                                                                                                                                                                          ; perf_count                                                                                                                         ; altera_work                                                          ;
;                |inst_pcie0_reads|                                                                                                          ; 30.5 (30.5)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 56 (56)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_pcie0_reads                                                                                                                                                                                                                                                                                               ; perf_count                                                                                                                         ; altera_work                                                          ;
;                |inst_pcie0_writes|                                                                                                         ; 31.0 (31.0)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_pcie0_writes                                                                                                                                                                                                                                                                                              ; perf_count                                                                                                                         ; altera_work                                                          ;
;                |inst_ss_fab_ctr|                                                                                                           ; 38.8 (38.8)          ; 37.8 (37.8)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_perf_mon_fab|inst_ss_fab_ctr                                                                                                                                                                                                                                                                                                ; serializer                                                                                                                         ; altera_work                                                          ;
;          |inst_hssi_ctrl|                                                                                                                  ; 1996.0 (450.9)       ; 1712.0 (367.9)                   ; 0.0 (0.0)                                         ; 284.0 (82.9)                     ; 40.0 (0.0)           ; 1927 (336)          ; 2889 (616)                ; 0 (0)         ; 81920             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl                                                                                                                                                                                                                                                                                                                                        ; skl_hssi_ctrl                                                                                                                      ; altera_work                                                          ;
;             |atx0|                                                                                                                         ; 41.2 (0.0)           ; 32.5 (0.0)                       ; 0.0 (0.0)                                         ; 8.6 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0                                                                                                                                                                                                                                                                                                                                   ; altera_xcvr_atx_pll_ip                                                                                                             ; altera_xcvr_atx_pll_ip                                               ;
;                |altera_xcvr_atx_pll_ip_inst|                                                                                               ; 41.2 (0.0)           ; 32.5 (0.0)                       ; 0.0 (0.0)                                         ; 8.6 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst                                                                                                                                                                                                                                                                                                       ; altera_xcvr_atx_pll_ip_altera_xcvr_atx_pll_a10_170_t72hk6y                                                                         ; altera_xcvr_atx_pll_a10_170                                          ;
;                   |a10_xcvr_atx_pll_inst|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_atx_pll_inst                                                                                                                                                                                                                                                                                 ; a10_xcvr_atx_pll                                                                                                                   ; altera_xcvr_atx_pll_a10_170                                          ;
;                   |a10_xcvr_avmm_inst|                                                                                                     ; 9.2 (8.2)            ; 6.1 (5.6)                        ; 0.0 (0.0)                                         ; 3.1 (2.6)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_avmm_inst                                                                                                                                                                                                                                                                                    ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_atx_pll_a10_170                                          ;
;                      |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                             ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                                                            ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_atx_pll_a10_170                                          ;
;                   |alt_xcvr_atx_pll_optional_rcfg_logic|                                                                                   ; 31.9 (5.8)           ; 26.5 (4.8)                       ; 0.0 (0.0)                                         ; 5.5 (1.0)                        ; 0.0 (0.0)            ; 46 (11)             ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic                                                                                                                                                                                                                                                                  ; alt_xcvr_atx_pll_rcfg_opt_logic_t72hk6y                                                                                            ; altera_xcvr_atx_pll_a10_170                                          ;
;                      |g_arbiter_enable.alt_xcvr_rcfg_arb|                                                                                  ; 9.5 (8.5)            ; 8.0 (7.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 21 (20)             ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb                                                                                                                                                                                                                               ; alt_xcvr_atx_pll_rcfg_arb                                                                                                          ; altera_xcvr_atx_pll_a10_170                                          ;
;                         |g_arb[0].arbiter_inst|                                                                                            ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic|g_arbiter_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                                                                                                                                         ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_atx_pll_a10_170                                          ;
;                      |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|                                        ; 16.7 (13.9)          ; 13.7 (11.4)                      ; 0.0 (0.0)                                         ; 3.0 (2.5)                        ; 0.0 (0.0)            ; 14 (13)             ; 22 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                                                     ; alt_xcvr_pll_avmm_csr                                                                                                              ; altera_xcvr_atx_pll_a10_170                                          ;
;                         |en_stat_reg.rx_is_locked_sync|                                                                                    ; 2.8 (2.8)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|en_stat_reg.rx_is_locked_sync                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_atx_pll_a10_170                                          ;
;             |fmon0|                                                                                                                        ; 131.2 (0.8)          ; 98.6 (0.8)                       ; 0.0 (0.0)                                         ; 32.6 (0.0)                       ; 0.0 (0.0)            ; 125 (1)             ; 210 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0                                                                                                                                                                                                                                                                                                                                  ; alt_fmon8                                                                                                                          ; altera_work                                                          ;
;                |lp0[0].ct0|                                                                                                                ; 5.1 (2.2)            ; 3.8 (1.6)                        ; 0.0 (0.0)                                         ; 1.3 (0.7)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[0].sn0|                                                                                                                ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[0].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[1].ct0|                                                                                                                ; 5.6 (2.5)            ; 3.8 (1.6)                        ; 0.0 (0.0)                                         ; 1.8 (0.9)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[1].sn0|                                                                                                                ; 1.4 (1.4)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[1].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[2].ct0|                                                                                                                ; 5.1 (2.2)            ; 3.8 (1.6)                        ; 0.0 (0.0)                                         ; 1.3 (0.7)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[2].sn0|                                                                                                                ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[2].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[3].ct0|                                                                                                                ; 6.0 (2.7)            ; 4.0 (1.7)                        ; 0.0 (0.0)                                         ; 2.0 (1.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[3].sn0|                                                                                                                ; 2.4 (2.4)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[3].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[4].ct0|                                                                                                                ; 6.5 (2.9)            ; 4.0 (1.7)                        ; 0.0 (0.0)                                         ; 2.5 (1.2)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 1.0 (1.0)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 1.0 (1.0)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[4].sn0|                                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[4].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[5].ct0|                                                                                                                ; 5.6 (2.5)            ; 3.8 (1.6)                        ; 0.0 (0.0)                                         ; 1.8 (0.9)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[5].sn0|                                                                                                                ; 0.8 (0.8)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[5].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[6].ct0|                                                                                                                ; 6.0 (2.7)            ; 4.0 (1.7)                        ; 0.0 (0.0)                                         ; 2.0 (1.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[6].sn0|                                                                                                                ; 2.0 (2.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[6].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |lp0[7].ct0|                                                                                                                ; 6.0 (2.7)            ; 4.0 (1.7)                        ; 0.0 (0.0)                                         ; 2.0 (1.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0                                                                                                                                                                                                                                                                                                                       ; alt_cnt6                                                                                                                           ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t0                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t1                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t2                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t3                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t4                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t5|                                                                                                                     ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].ct0|t5                                                                                                                                                                                                                                                                                                                    ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |lp0[7].sn0|                                                                                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|lp0[7].sn0                                                                                                                                                                                                                                                                                                                       ; alt_sync1r1                                                                                                                        ; altera_work                                                          ;
;                |mt0|                                                                                                                       ; 26.8 (13.6)          ; 25.3 (13.1)                      ; 0.0 (0.0)                                         ; 1.5 (0.5)                        ; 0.0 (0.0)            ; 42 (0)              ; 63 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0                                                                                                                                                                                                                                                                                                                              ; alt_metronome320000                                                                                                                ; altera_work                                                          ;
;                   |c0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c0                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c1                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c10|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c10                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c11|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c11                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c12|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c12                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c13|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c13                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c14|                                                                                                                    ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c14                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c15|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c15                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c16|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c16                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c17|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c17                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c2                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c3|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c3                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c4|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c4                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c5|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c5                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c6|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c6                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c7|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c7                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c8|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c8                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c9|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|c9                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |cmp0|                                                                                                                   ; 4.3 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0                                                                                                                                                                                                                                                                                                                         ; alt_eqc19h4e1fbt2                                                                                                                  ; altera_work                                                          ;
;                      |c4|                                                                                                                  ; 0.5 (0.2)            ; 0.5 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|c4                                                                                                                                                                                                                                                                                                                      ; alt_and4t1                                                                                                                         ; altera_work                                                          ;
;                         |c0|                                                                                                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|c4|c0                                                                                                                                                                                                                                                                                                                   ; alt_and4t0                                                                                                                         ; altera_work                                                          ;
;                            |t0|                                                                                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|c4|c0|t0                                                                                                                                                                                                                                                                                                                ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                      |cmp0|                                                                                                                ; 1.5 (0.6)            ; 1.0 (0.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp0                                                                                                                                                                                                                                                                                                                    ; alt_eqc5h1bt1                                                                                                                      ; altera_work                                                          ;
;                         |t0|                                                                                                               ; 0.9 (0.9)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp0|t0                                                                                                                                                                                                                                                                                                                 ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                      |cmp1|                                                                                                                ; 1.0 (0.3)            ; 1.0 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp1                                                                                                                                                                                                                                                                                                                    ; alt_eqc5h0ft1                                                                                                                      ; altera_work                                                          ;
;                         |t0|                                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp1|t0                                                                                                                                                                                                                                                                                                                 ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                      |cmp2|                                                                                                                ; 1.0 (0.3)            ; 1.0 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp2                                                                                                                                                                                                                                                                                                                    ; alt_eqc5h18t1                                                                                                                      ; altera_work                                                          ;
;                         |t0|                                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp2|t0                                                                                                                                                                                                                                                                                                                 ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                      |cmp3|                                                                                                                ; 0.3 (0.2)            ; 0.3 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp3                                                                                                                                                                                                                                                                                                                    ; alt_eqc4h9t1                                                                                                                       ; altera_work                                                          ;
;                         |t0|                                                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|cmp0|cmp3|t0                                                                                                                                                                                                                                                                                                                 ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s0                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s1                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s10|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s10                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s11|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s11                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s12|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s12                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s13|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s13                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s14|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s14                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s15|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s15                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s16|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s16                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s17|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s17                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s18|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s18                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s2                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s3|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s3                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s4|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s4                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s5|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s5                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s6|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s6                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s7|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s7                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s8|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s8                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s9|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mt0|s9                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |mx0|                                                                                                                       ; 4.6 (0.0)            ; 4.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0                                                                                                                                                                                                                                                                                                                              ; alt_mux8w1t2s1                                                                                                                     ; altera_work                                                          ;
;                   |mx0|                                                                                                                    ; 1.6 (0.4)            ; 1.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx0                                                                                                                                                                                                                                                                                                                          ; alt_mux4w1t1s1                                                                                                                     ; altera_work                                                          ;
;                      |mx0|                                                                                                                 ; 1.2 (0.5)            ; 1.0 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx0|mx0                                                                                                                                                                                                                                                                                                                      ; alt_mux4w1t0s1                                                                                                                     ; altera_work                                                          ;
;                         |mx0|                                                                                                              ; 0.7 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx0|mx0|mx0                                                                                                                                                                                                                                                                                                                  ; alt_mux4w1t0s0                                                                                                                     ; altera_work                                                          ;
;                            |lt0|                                                                                                           ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx0|mx0|mx0|lt0                                                                                                                                                                                                                                                                                                              ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |mx1|                                                                                                                    ; 1.4 (0.2)            ; 1.4 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx1                                                                                                                                                                                                                                                                                                                          ; alt_mux4w1t1s1                                                                                                                     ; altera_work                                                          ;
;                      |mx0|                                                                                                                 ; 1.2 (0.8)            ; 1.2 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx1|mx0                                                                                                                                                                                                                                                                                                                      ; alt_mux4w1t0s1                                                                                                                     ; altera_work                                                          ;
;                         |mx0|                                                                                                              ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx1|mx0|mx0                                                                                                                                                                                                                                                                                                                  ; alt_mux4w1t0s0                                                                                                                     ; altera_work                                                          ;
;                            |lt0|                                                                                                           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx1|mx0|mx0|lt0                                                                                                                                                                                                                                                                                                              ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |mx2|                                                                                                                    ; 1.6 (0.3)            ; 1.4 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx2                                                                                                                                                                                                                                                                                                                          ; alt_mux2w1t1s2                                                                                                                     ; altera_work                                                          ;
;                      |mx0|                                                                                                                 ; 1.2 (0.4)            ; 1.1 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx2|mx0                                                                                                                                                                                                                                                                                                                      ; alt_mux2w1t0s2                                                                                                                     ; altera_work                                                          ;
;                         |mx0|                                                                                                              ; 0.8 (0.5)            ; 0.8 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx2|mx0|mx0                                                                                                                                                                                                                                                                                                                  ; alt_mux2w1t0s1                                                                                                                     ; altera_work                                                          ;
;                            |mx0|                                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx2|mx0|mx0|mx0                                                                                                                                                                                                                                                                                                              ; alt_mux2w1t0s0                                                                                                                     ; altera_work                                                          ;
;                               |lt0|                                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|mx0|mx2|mx0|mx0|mx0|lt0                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |rp0|                                                                                                                       ; 42.5 (33.0)          ; 30.0 (22.2)                      ; 0.0 (0.0)                                         ; 12.5 (10.8)                      ; 0.0 (0.0)            ; 31 (0)              ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0                                                                                                                                                                                                                                                                                                                              ; alt_ripple16                                                                                                                       ; altera_work                                                          ;
;                   |c0|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c0                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c1                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c10|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c10                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c11|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c11                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c12|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c12                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c13|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c13                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c14|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c14                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c2                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c3|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c3                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c4|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c4                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c5|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c5                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c6|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c6                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c7|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c7                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c8|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c8                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |c9|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|c9                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s0                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s1                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s10|                                                                                                                    ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s10                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s11|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s11                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s12|                                                                                                                    ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s12                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s13|                                                                                                                    ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s13                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s14|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s14                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s15|                                                                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s15                                                                                                                                                                                                                                                                                                                          ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s2|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s2                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s3|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s3                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s4|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s4                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s5|                                                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s5                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s6|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s6                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s7|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s7                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s8|                                                                                                                     ; 0.5 (0.5)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s8                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |s9|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|fmon0|rp0|s9                                                                                                                                                                                                                                                                                                                           ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;             |nct|                                                                                                                          ; 502.0 (74.4)         ; 433.2 (62.6)                     ; 0.0 (0.0)                                         ; 68.8 (11.8)                      ; 40.0 (0.0)           ; 434 (10)            ; 603 (167)                 ; 0 (0)         ; 81920             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct                                                                                                                                                                                                                                                                                                                                    ; alt_nios_bctrl                                                                                                                     ; altera_work                                                          ;
;                |dc0|                                                                                                                       ; 2.3 (1.2)            ; 2.3 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|dc0                                                                                                                                                                                                                                                                                                                                ; alt_dec8t1                                                                                                                         ; altera_work                                                          ;
;                   |t0|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|dc0|t0                                                                                                                                                                                                                                                                                                                             ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t1|                                                                                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|dc0|t1                                                                                                                                                                                                                                                                                                                             ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t3|                                                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|dc0|t3                                                                                                                                                                                                                                                                                                                             ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                   |t4|                                                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|dc0|t4                                                                                                                                                                                                                                                                                                                             ; alt_lut6                                                                                                                           ; altera_work                                                          ;
;                |nsm|                                                                                                                       ; 425.3 (380.3)        ; 368.3 (324.3)                    ; 0.0 (0.0)                                         ; 57.0 (56.0)                      ; 40.0 (0.0)           ; 420 (420)           ; 432 (422)                 ; 0 (0)         ; 81920             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm                                                                                                                                                                                                                                                                                                                                ; alt_nios2_smg                                                                                                                      ; altera_work                                                          ;
;                   |prg_ram|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|prg_ram                                                                                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|prg_ram|auto_generated                                                                                                                                                                                                                                                                                                         ; altsyncram_8f62                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                   |regfile_a|                                                                                                              ; 22.5 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_a                                                                                                                                                                                                                                                                                                                      ; altsyncram                                                                                                                         ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 22.5 (22.5)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_a|auto_generated                                                                                                                                                                                                                                                                                                       ; altsyncram_ucv1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                   |regfile_b|                                                                                                              ; 22.5 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_b                                                                                                                                                                                                                                                                                                                      ; altsyncram                                                                                                                         ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 22.5 (22.5)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_b|auto_generated                                                                                                                                                                                                                                                                                                       ; altsyncram_ucv1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                   |scr_ram|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|scr_ram                                                                                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; altera_work                                                          ;
;                      |auto_generated|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|scr_ram|auto_generated                                                                                                                                                                                                                                                                                                         ; altsyncram_39p1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;             |ntv0|                                                                                                                         ; 855.2 (0.0)          ; 767.1 (0.0)                      ; 0.0 (0.0)                                         ; 88.1 (0.0)                       ; 0.0 (0.0)            ; 967 (0)             ; 1404 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0                                                                                                                                                                                                                                                                                                                                   ; native_xcvr                                                                                                                        ; native_xcvr                                                          ;
;                |xcvr_native_a10_0|                                                                                                         ; 855.2 (3.2)          ; 767.1 (2.4)                      ; 0.0 (0.0)                                         ; 88.1 (0.8)                       ; 0.0 (0.0)            ; 967 (8)             ; 1404 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0                                                                                                                                                                                                                                                                                                                 ; native_xcvr_altera_xcvr_native_a10_191_57cav3i                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                   |alt_xcvr_native_optional_rcfg_logic|                                                                                    ; 825.9 (26.9)         ; 745.6 (24.2)                     ; 0.0 (0.0)                                         ; 80.3 (2.8)                       ; 0.0 (0.0)            ; 942 (49)            ; 1367 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic                                                                                                                                                                                                                                                                             ; alt_xcvr_native_rcfg_opt_logic_57cav3i                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|                                        ; 103.3 (98.3)         ; 86.3 (82.3)                      ; 0.0 (0.0)                                         ; 16.9 (15.9)                      ; 0.0 (0.0)            ; 123 (123)           ; 107 (95)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                                                                ; alt_xcvr_native_avmm_csr                                                                                                           ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.cal_busy|                                                                                         ; 2.5 (2.5)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                ; 2.5 (2.5)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                                                                              ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|                                 ; 111.9 (104.7)        ; 104.2 (98.4)                     ; 0.0 (0.0)                                         ; 7.8 (6.2)                        ; 0.0 (0.0)            ; 126 (126)           ; 236 (220)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                                                                                                                                         ; alt_xcvr_native_prbs_accum                                                                                                         ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_bit_count_edge|                                                                                          ; 2.2 (2.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_prbs_done_sync|                                                                                          ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_done_sync|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                                                                                                                                                   ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_err_sync|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                                                                                                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_reset_sync|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                                                                                                                                                  ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_reset_sync|                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|                                        ; 90.5 (86.4)          ; 75.7 (71.9)                      ; 0.0 (0.0)                                         ; 14.8 (14.5)                      ; 0.0 (0.0)            ; 89 (89)             ; 118 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                                                                ; alt_xcvr_native_avmm_csr                                                                                                           ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.cal_busy|                                                                                         ; 2.2 (2.2)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                                                                              ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|                                 ; 112.1 (105.8)        ; 106.1 (100.3)                    ; 0.0 (0.0)                                         ; 6.0 (5.5)                        ; 0.0 (0.0)            ; 126 (126)           ; 235 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                                                                                                                                         ; alt_xcvr_native_prbs_accum                                                                                                         ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_bit_count_edge|                                                                                          ; 1.8 (1.8)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_prbs_done_sync|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_done_sync|                                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                                                                                                                                                   ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_err_sync|                                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                                                                                                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_reset_sync|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                                                                                                                                                  ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_reset_sync|                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|                                        ; 79.1 (75.7)          ; 69.5 (66.1)                      ; 0.0 (0.0)                                         ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 89 (89)             ; 105 (93)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                                                                ; alt_xcvr_native_avmm_csr                                                                                                           ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.cal_busy|                                                                                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                                                                              ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|                                 ; 115.6 (109.2)        ; 108.0 (102.9)                    ; 0.0 (0.0)                                         ; 7.6 (6.2)                        ; 0.0 (0.0)            ; 126 (126)           ; 235 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                                                                                                                                         ; alt_xcvr_native_prbs_accum                                                                                                         ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_bit_count_edge|                                                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_prbs_done_sync|                                                                                          ; 1.8 (1.8)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_done_sync|                                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                                                                                                                                                   ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_err_sync|                                                                                             ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                                                                                                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_reset_sync|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                                                                                                                                                  ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_reset_sync|                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|                                        ; 79.2 (73.9)          ; 68.9 (65.1)                      ; 0.0 (0.0)                                         ; 10.2 (8.8)                       ; 0.0 (0.0)            ; 88 (88)             ; 97 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr                                                                                                                                                                                                ; alt_xcvr_native_avmm_csr                                                                                                           ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.cal_busy|                                                                                         ; 2.3 (2.3)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.cal_busy                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |g_status_reg_en.rx_is_locked_sync|                                                                                ; 3.0 (3.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|g_status_reg_en.rx_is_locked_sync                                                                                                                                                              ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|                                 ; 107.5 (101.7)        ; 102.7 (97.5)                     ; 0.0 (0.0)                                         ; 4.8 (4.2)                        ; 0.0 (0.0)            ; 126 (126)           ; 234 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators                                                                                                                                                                                         ; alt_xcvr_native_prbs_accum                                                                                                         ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_bit_count_edge|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_bit_count_edge                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |avmm_clk_prbs_done_sync|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|avmm_clk_prbs_done_sync                                                                                                                                                                 ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_done_sync|                                                                                            ; 1.2 (1.2)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_done_sync                                                                                                                                                                   ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_err_sync|                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_err_sync                                                                                                                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_prbs_reset_sync|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync                                                                                                                                                                  ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                         |rx_clk_reset_sync|                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_reset_sync                                                                                                                                                                       ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                   |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                                                                       ; 6.5 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                                                                                                                                                                                ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                      |twentynm_xcvr_native_inst|                                                                                           ; 6.5 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                                                                      ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pcs|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                                                                    ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pma|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                                                                    ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_xcvr_avmm|                                                                                          ; 6.5 (5.5)            ; 5.0 (4.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                                                                              ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                       ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                      ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                   |g_xcvr_native_insts[1].twentynm_xcvr_native_inst|                                                                       ; 6.6 (0.0)            ; 4.6 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst                                                                                                                                                                                                                                                                ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                      |twentynm_xcvr_native_inst|                                                                                           ; 6.6 (0.0)            ; 4.6 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                                                                      ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pcs|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                                                                    ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pma|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                                                                    ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_xcvr_avmm|                                                                                          ; 6.6 (5.6)            ; 4.6 (4.1)                        ; 0.0 (0.0)                                         ; 2.0 (1.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                                                                              ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                       ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                      ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                   |g_xcvr_native_insts[2].twentynm_xcvr_native_inst|                                                                       ; 6.9 (0.0)            ; 4.9 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst                                                                                                                                                                                                                                                                ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                      |twentynm_xcvr_native_inst|                                                                                           ; 6.9 (0.0)            ; 4.9 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                                                                      ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pcs|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                                                                    ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pma|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                                                                    ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_xcvr_avmm|                                                                                          ; 6.9 (6.2)            ; 4.9 (4.2)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                                                                              ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                      ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                   |g_xcvr_native_insts[3].twentynm_xcvr_native_inst|                                                                       ; 6.1 (0.0)            ; 4.6 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst                                                                                                                                                                                                                                                                ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                      |twentynm_xcvr_native_inst|                                                                                           ; 6.1 (0.0)            ; 4.6 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                                                                                                                      ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pcs|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                                                                                                                    ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_pma|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                                                                                                                    ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                         |inst_twentynm_xcvr_avmm|                                                                                          ; 6.1 (5.6)            ; 4.6 (4.1)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                                                                                                                              ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                      ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;             |pll_r_0|                                                                                                                      ; 9.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0                                                                                                                                                                                                                                                                                                                                ; fpll_r                                                                                                                             ; fpll_r                                                               ;
;                |xcvr_fpll_a10_0|                                                                                                           ; 9.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0                                                                                                                                                                                                                                                                                                                ; altera_xcvr_fpll_a10                                                                                                               ; altera_xcvr_fpll_a10_170                                             ;
;                   |xcvr_avmm_inst|                                                                                                         ; 9.0 (8.0)            ; 7.5 (7.0)                        ; 0.0 (0.0)                                         ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|xcvr_avmm_inst                                                                                                                                                                                                                                                                                                 ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_fpll_a10_170                                             ;
;                      |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                             ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_r_0|xcvr_fpll_a10_0|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                                                                         ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_fpll_a10_170                                             ;
;             |pll_t|                                                                                                                        ; 6.6 (0.0)            ; 5.1 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t                                                                                                                                                                                                                                                                                                                                  ; fpll_t                                                                                                                             ; fpll_t                                                               ;
;                |xcvr_fpll_a10_0|                                                                                                           ; 6.6 (0.0)            ; 5.1 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0                                                                                                                                                                                                                                                                                                                  ; altera_xcvr_fpll_a10                                                                                                               ; altera_xcvr_fpll_a10_170                                             ;
;                   |xcvr_avmm_inst|                                                                                                         ; 6.6 (6.1)            ; 5.1 (4.6)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|xcvr_avmm_inst                                                                                                                                                                                                                                                                                                   ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_fpll_a10_170                                             ;
;                      |avmm_atom_insts[0].avmm_reset_sync_inst|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_hssi_ctrl|pll_t|xcvr_fpll_a10_0|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst                                                                                                                                                                                                                                                           ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_fpll_a10_170                                             ;
;          |inst_pcie0_ccib_top|                                                                                                             ; 11633.7 (2.5)        ; 10102.6 (2.0)                    ; 0.0 (0.0)                                         ; 1531.1 (0.5)                     ; 810.0 (0.0)          ; 9648 (1)            ; 13686 (3)                 ; 0 (0)         ; 65776             ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top                                                                                                                                                                                                                                                                                                                                   ; pcie0_ccib_top                                                                                                                     ; altera_work                                                          ;
;             |avl_cci_bridge|                                                                                                               ; 4119.7 (2670.1)      ; 3731.3 (2362.5)                  ; 0.0 (0.0)                                         ; 388.4 (307.6)                    ; 450.0 (0.0)          ; 4221 (2765)         ; 4017 (2908)               ; 0 (0)         ; 27888             ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge                                                                                                                                                                                                                                                                                                                    ; avl_cci_bridge                                                                                                                     ; altera_work                                                          ;
;                |csr_trk_tag|                                                                                                               ; 4.1 (2.5)            ; 4.1 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 1 (1)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag                                                                                                                                                                                                                                                                                                        ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                   |inst_calc_parity_before|                                                                                                ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag|inst_calc_parity_before                                                                                                                                                                                                                                                                                ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_gram_sdp|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag|inst_gram_sdp                                                                                                                                                                                                                                                                                          ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                      |ram_rtl_0|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                                ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                         |auto_generated|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_bbj1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |tcd_buf|                                                                                                                   ; 117.2 (38.6)         ; 110.0 (38.1)                     ; 0.0 (0.0)                                         ; 7.2 (0.5)                        ; 40.0 (0.0)           ; 113 (67)            ; 82 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf                                                                                                                                                                                                                                                                                                            ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 78.6 (10.1)          ; 71.9 (9.4)                       ; 0.0 (0.0)                                         ; 6.8 (0.8)                        ; 40.0 (0.0)           ; 46 (13)             ; 13 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v                                                                                                                                                                                                                                                                                                    ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 68.5 (19.8)          ; 62.5 (15.2)                      ; 0.0 (0.0)                                         ; 6.0 (4.5)                        ; 40.0 (0.0)           ; 33 (17)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                              ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 8.2 (8.2)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM|inst_calc_parity_before                                                                                                                                                                                                                                                                      ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                                ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 40.5 (40.5)          ; 40.5 (40.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                       ; dpram_jno1                                                                                                                         ; work                                                                 ;
;                |tch_buf|                                                                                                                   ; 96.2 (28.3)          ; 93.9 (27.3)                      ; 0.0 (0.0)                                         ; 2.2 (1.0)                        ; 40.0 (0.0)           ; 92 (49)             ; 67 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf                                                                                                                                                                                                                                                                                                            ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 67.9 (9.7)           ; 66.6 (9.2)                       ; 0.0 (0.0)                                         ; 1.2 (0.5)                        ; 40.0 (0.0)           ; 43 (14)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v                                                                                                                                                                                                                                                                                                    ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 58.1 (12.5)          ; 57.4 (12.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.5)                        ; 40.0 (0.0)           ; 29 (19)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                              ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 5.2 (5.2)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM|inst_calc_parity_before                                                                                                                                                                                                                                                                      ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 40.4 (0.0)           ; 40.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                                ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 40.4 (0.0)           ; 40.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 40.4 (40.4)          ; 40.4 (40.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                       ; dpram_ono1                                                                                                                         ; work                                                                 ;
;                |tr_cci_tags_reqs|                                                                                                          ; 9.7 (5.1)            ; 7.7 (4.1)                        ; 0.0 (0.0)                                         ; 2.0 (1.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 1 (1)                     ; 0 (0)         ; 1600              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs                                                                                                                                                                                                                                                                                                   ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                   |inst_calc_parity_before|                                                                                                ; 4.6 (4.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_calc_parity_before                                                                                                                                                                                                                                                                           ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_gram_sdp|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1600              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp                                                                                                                                                                                                                                                                                     ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                      |ram_rtl_0|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1600              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                           ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                         |auto_generated|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1600              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                            ; altsyncram_v2j1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |trh_buf|                                                                                                                   ; 106.7 (39.0)         ; 102.7 (38.0)                     ; 0.0 (0.0)                                         ; 4.0 (1.0)                        ; 40.0 (0.0)           ; 116 (66)            ; 89 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf                                                                                                                                                                                                                                                                                                            ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 67.7 (10.3)          ; 64.7 (8.1)                       ; 0.0 (0.0)                                         ; 3.0 (2.3)                        ; 40.0 (0.0)           ; 50 (13)             ; 16 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v                                                                                                                                                                                                                                                                                                    ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 57.4 (9.2)           ; 56.7 (8.4)                       ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 40.0 (0.0)           ; 37 (19)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                              ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM|inst_calc_parity_before                                                                                                                                                                                                                                                                      ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 40.3 (0.0)           ; 40.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                                ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 40.3 (0.0)           ; 40.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 40.3 (40.3)          ; 40.3 (40.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                       ; dpram_mno1                                                                                                                         ; work                                                                 ;
;                |ttq_start_time_buf|                                                                                                        ; 7.4 (3.9)            ; 7.1 (3.9)                        ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 14 (9)              ; 1 (1)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf                                                                                                                                                                                                                                                                                                 ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                   |inst_calc_parity_before|                                                                                                ; 3.4 (3.4)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf|inst_calc_parity_before                                                                                                                                                                                                                                                                         ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                   |inst_gram_sdp|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf|inst_gram_sdp                                                                                                                                                                                                                                                                                   ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                      |ram_rtl_0|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                         ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                         |auto_generated|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                          ; altsyncram_n2j1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |twd_buf|                                                                                                                   ; 837.2 (314.3)        ; 787.7 (311.3)                    ; 0.0 (0.0)                                         ; 49.5 (3.0)                       ; 280.0 (0.0)          ; 783 (516)           ; 582 (563)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf                                                                                                                                                                                                                                                                                                            ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 522.9 (7.9)          ; 476.3 (7.6)                      ; 0.0 (0.0)                                         ; 46.5 (0.2)                       ; 280.0 (0.0)          ; 267 (16)            ; 19 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v                                                                                                                                                                                                                                                                                                    ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 515.0 (122.1)        ; 468.7 (97.4)                     ; 0.0 (0.0)                                         ; 46.3 (24.8)                      ; 280.0 (0.0)          ; 251 (123)           ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                              ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 112.3 (112.3)        ; 90.7 (90.7)                      ; 0.0 (0.0)                                         ; 21.5 (21.5)                      ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_calc_parity_before                                                                                                                                                                                                                                                                      ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 280.6 (0.0)          ; 280.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 280.0 (0.0)          ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                                ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 280.6 (0.0)          ; 280.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 280.0 (0.0)          ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 280.6 (280.6)        ; 280.6 (280.6)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 280.0 (280.0)        ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                       ; dpram_cpo1                                                                                                                         ; work                                                                 ;
;                |twh_buf|                                                                                                                   ; 142.6 (53.8)         ; 134.1 (50.1)                     ; 0.0 (0.0)                                         ; 8.5 (3.8)                        ; 50.0 (0.0)           ; 132 (80)            ; 104 (88)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf                                                                                                                                                                                                                                                                                                            ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 88.8 (8.4)           ; 84.0 (8.4)                       ; 0.0 (0.0)                                         ; 4.8 (0.0)                        ; 50.0 (0.0)           ; 52 (13)             ; 16 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v                                                                                                                                                                                                                                                                                                    ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 80.4 (18.0)          ; 75.7 (15.0)                      ; 0.0 (0.0)                                         ; 4.8 (3.0)                        ; 50.0 (0.0)           ; 39 (21)             ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                              ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_calc_parity_before|                                                                                          ; 11.7 (11.7)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM|inst_calc_parity_before                                                                                                                                                                                                                                                                      ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 50.8 (0.0)           ; 50.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 50.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                                ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 50.8 (0.0)           ; 50.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 50.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 50.8 (50.8)          ; 50.5 (50.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 50.0 (50.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                       ; dpram_qno1                                                                                                                         ; work                                                                 ;
;                |us_mmio_resp|                                                                                                              ; 39.4 (29.8)          ; 38.4 (28.8)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 63 (46)             ; 65 (50)                   ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp                                                                                                                                                                                                                                                                                                       ; sbv_gfifo                                                                                                                          ; altera_work                                                          ;
;                   |gfifo_v|                                                                                                                ; 9.6 (9.6)            ; 9.6 (9.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v                                                                                                                                                                                                                                                                                               ; gfifo_v                                                                                                                            ; altera_work                                                          ;
;                      |m_RAM|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v|m_RAM                                                                                                                                                                                                                                                                                         ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                         |inst_gram_sdp|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v|m_RAM|inst_gram_sdp                                                                                                                                                                                                                                                                           ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                            |ram_rtl_0|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                  ; altsyncram_dvi1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |wfrspq_buf|                                                                                                                ; 44.1 (36.8)          ; 40.3 (34.1)                      ; 0.0 (0.0)                                         ; 3.8 (2.8)                        ; 0.0 (0.0)            ; 51 (42)             ; 53 (52)                   ; 0 (0)         ; 176               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf                                                                                                                                                                                                                                                                                                         ; bfifo                                                                                                                              ; altera_work                                                          ;
;                   |fifo_ram|                                                                                                               ; 7.2 (5.1)            ; 6.2 (4.1)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 9 (5)               ; 1 (1)                     ; 0 (0)         ; 176               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram                                                                                                                                                                                                                                                                                                ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                      |inst_calc_parity_before|                                                                                             ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram|inst_calc_parity_before                                                                                                                                                                                                                                                                        ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                      |inst_gram_sdp|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram|inst_gram_sdp                                                                                                                                                                                                                                                                                  ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                         |ram_rtl_0|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                            |auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 176               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                         ; altsyncram_fvi1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |wrrspq|                                                                                                                    ; 45.1 (39.2)          ; 42.8 (37.4)                      ; 0.0 (0.0)                                         ; 2.2 (1.8)                        ; 0.0 (0.0)            ; 69 (57)             ; 64 (63)                   ; 0 (0)         ; 464               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq                                                                                                                                                                                                                                                                                                             ; bfifo                                                                                                                              ; altera_work                                                          ;
;                   |fifo_ram|                                                                                                               ; 5.9 (3.9)            ; 5.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 12 (8)              ; 1 (1)                     ; 0 (0)         ; 464               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram                                                                                                                                                                                                                                                                                                    ; ram_1r1w                                                                                                                           ; altera_work                                                          ;
;                      |inst_calc_parity_before|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram|inst_calc_parity_before                                                                                                                                                                                                                                                                            ; calc_parity                                                                                                                        ; altera_work                                                          ;
;                      |inst_gram_sdp|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 464               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram|inst_gram_sdp                                                                                                                                                                                                                                                                                      ; gram_sdp                                                                                                                           ; altera_work                                                          ;
;                         |ram_rtl_0|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 464               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram|inst_gram_sdp|ram_rtl_0                                                                                                                                                                                                                                                                            ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                            |auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 464               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated                                                                                                                                                                                                                                                             ; altsyncram_t2j1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;             |pcie_hip0|                                                                                                                    ; 7511.5 (0.0)         ; 6369.3 (0.0)                     ; 0.0 (0.0)                                         ; 1142.2 (0.0)                     ; 360.0 (0.0)          ; 5426 (0)            ; 9666 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0                                                                                                                                                                                                                                                                                                                         ; pcie_sriov_ep_g3x8                                                                                                                 ; pcie_sriov_ep_g3x8                                                   ;
;                |pcie_a10_hip_0|                                                                                                            ; 7511.5 (0.2)         ; 6369.3 (0.2)                     ; 0.0 (0.0)                                         ; 1142.2 (0.0)                     ; 360.0 (0.0)          ; 5426 (1)            ; 9666 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0                                                                                                                                                                                                                                                                                                          ; pcie_sriov_ep_g3x8_altera_pcie_a10_hip_191_6glnxzy                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                   |altpcie_a10_hip_pipen1b|                                                                                                ; 3264.4 (32.0)        ; 2574.9 (28.5)                    ; 0.0 (0.0)                                         ; 689.5 (3.5)                      ; 0.0 (0.0)            ; 1978 (39)           ; 3807 (42)                 ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b                                                                                                                                                                                                                                                                                  ; altpcie_a10_hip_pipen1b                                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                      |g_xcvr.altpcie_a10_hip_pllnphy|                                                                                      ; 3229.2 (0.0)         ; 2543.2 (0.0)                     ; 0.0 (0.0)                                         ; 686.0 (0.0)                      ; 0.0 (0.0)            ; 1938 (0)            ; 3755 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy                                                                                                                                                                                                                                                   ; altpcie_a10_hip_pllnphy                                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                         |g_pll.fpll_g3|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3                                                                                                                                                                                                                                     ; fpll_g3                                                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                            |fpll_g3|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3                                                                                                                                                                                                                             ; altera_xcvr_fpll_a10                                                                                                               ; altera_xcvr_fpll_a10_170                                             ;
;                               |xcvr_avmm_inst|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.fpll_g3|fpll_g3|xcvr_avmm_inst                                                                                                                                                                                                              ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_fpll_a10_170                                             ;
;                         |g_pll.g_pll_g3n.lcpll_g3xn|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn                                                                                                                                                                                                                        ; lcpll_g3xn                                                                                                                         ; altera_pcie_a10_hip_191                                              ;
;                            |lcpll_g3xn|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn                                                                                                                                                                                                             ; pcie_sriov_ep_g3x8_altera_xcvr_atx_pll_a10_191_5xrbkaa                                                                             ; altera_xcvr_atx_pll_a10_191                                          ;
;                               |a10_xcvr_atx_pll_inst|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_atx_pll_inst                                                                                                                                                                                       ; a10_xcvr_atx_pll                                                                                                                   ; altera_xcvr_atx_pll_a10_191                                          ;
;                               |a10_xcvr_avmm_inst|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g3n.lcpll_g3xn|lcpll_g3xn|a10_xcvr_avmm_inst                                                                                                                                                                                          ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_atx_pll_a10_191                                          ;
;                         |g_xcvr.g_phy_g3x8.phy_g3x8|                                                                                       ; 3229.2 (0.0)         ; 2543.2 (0.0)                     ; 0.0 (0.0)                                         ; 686.0 (0.0)                      ; 0.0 (0.0)            ; 1938 (0)            ; 3755 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8                                                                                                                                                                                                                        ; phy_g3x8                                                                                                                           ; altera_pcie_a10_hip_191                                              ;
;                            |phy_g3x8|                                                                                                      ; 3229.2 (0.0)         ; 2543.2 (0.0)                     ; 0.0 (0.0)                                         ; 686.0 (0.0)                      ; 0.0 (0.0)            ; 1938 (0)            ; 3755 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8                                                                                                                                                                                                               ; pcie_sriov_ep_g3x8_altera_xcvr_native_a10_191_itsfrky                                                                              ; altera_xcvr_native_a10_191                                           ;
;                               |alt_xcvr_native_optional_rcfg_logic|                                                                        ; 3173.3 (20.3)        ; 2496.8 (19.8)                    ; 0.0 (0.0)                                         ; 676.5 (0.5)                      ; 0.0 (0.0)            ; 1879 (39)           ; 3682 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic                                                                                                                                                                           ; alt_xcvr_native_rcfg_opt_logic_itsfrky                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                  |g_arbiber_enable.alt_xcvr_rcfg_arb|                                                                      ; 80.9 (76.2)          ; 75.2 (70.6)                      ; 0.0 (0.0)                                         ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 171 (163)           ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb                                                                                                                                        ; alt_xcvr_native_rcfg_arb                                                                                                           ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[0].arbiter_inst|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[0].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[1].arbiter_inst|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[1].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[2].arbiter_inst|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[2].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[3].arbiter_inst|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[3].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[4].arbiter_inst|                                                                                ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[4].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[5].arbiter_inst|                                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[5].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[6].arbiter_inst|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[6].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                     |g_arb[7].arbiter_inst|                                                                                ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_arbiber_enable.alt_xcvr_rcfg_arb|g_arb[7].arbiter_inst                                                                                                                  ; alt_xcvr_arbiter                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                  |g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|                                                       ; 3072.0 (46.9)        ; 2401.7 (41.6)                    ; 0.0 (0.0)                                         ; 670.3 (5.3)                      ; 0.0 (0.0)            ; 1669 (65)           ; 3671 (70)                 ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst                                                                                                                         ; altera_xcvr_native_pcie_dfe_ip                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |ltssm_state_sync_inst|                                                                                ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|ltssm_state_sync_inst                                                                                                   ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                                     |pcie_mgmt_master_for_dfe|                                                                             ; 3021.3 (0.0)         ; 2356.3 (0.0)                     ; 0.0 (0.0)                                         ; 665.0 (0.0)                      ; 0.0 (0.0)            ; 1604 (0)            ; 3589 (0)                  ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe                                                                                                ; pcie_mgmt_master                                                                                                                   ; altera_xcvr_native_a10_191                                           ;
;                                        |mgmt_cpu_inst|                                                                                     ; 3021.3 (3021.3)      ; 2356.3 (2356.3)                  ; 0.0 (0.0)                                         ; 665.0 (665.0)                    ; 0.0 (0.0)            ; 1604 (1604)         ; 3589 (3589)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst                                                                                  ; pcie_mgmt_cpu                                                                                                                      ; altera_xcvr_native_a10_191                                           ;
;                                        |rom_rtl_0|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|rom_rtl_0                                                                                      ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 37888             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|rom_rtl_0|auto_generated                                                                       ; altsyncram_bpj1                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                                     |reset_pulse_inst|                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|reset_pulse_inst                                                                                                        ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                                                           ; 8.1 (0.0)            ; 6.1 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 8.1 (0.0)            ; 6.1 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 8.1 (7.6)            ; 6.1 (5.6)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[1].twentynm_xcvr_native_inst|                                                           ; 6.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 6.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 6.8 (6.2)            ; 5.8 (5.2)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[2].twentynm_xcvr_native_inst|                                                           ; 5.2 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 5.2 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 5.2 (4.2)            ; 4.7 (4.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[3].twentynm_xcvr_native_inst|                                                           ; 7.5 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 7.5 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 7.5 (6.5)            ; 6.0 (5.0)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[4].twentynm_xcvr_native_inst|                                                           ; 9.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 9.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 9.2 (8.2)            ; 6.2 (5.7)                        ; 0.0 (0.0)                                         ; 3.0 (2.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[4].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[5].twentynm_xcvr_native_inst|                                                           ; 5.7 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 5.7 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 5.7 (4.7)            ; 5.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[5].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[6].twentynm_xcvr_native_inst|                                                           ; 7.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 7.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 7.0 (6.0)            ; 6.0 (5.5)                        ; 0.0 (0.0)                                         ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 1.0 (1.0)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[6].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                               |g_xcvr_native_insts[7].twentynm_xcvr_native_inst|                                                           ; 6.5 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst                                                                                                                                                              ; twentynm_xcvr_native                                                                                                               ; altera_xcvr_native_a10_191                                           ;
;                                  |twentynm_xcvr_native_inst|                                                                               ; 6.5 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                                                                    ; twentynm_xcvr_native_rev_20nm5                                                                                                     ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pcs|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                                                                                  ; twentynm_pcs_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_pma|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                                                                                  ; twentynm_pma_rev_20nm5                                                                                                             ; altera_xcvr_native_a10_191                                           ;
;                                     |inst_twentynm_xcvr_avmm|                                                                              ; 6.5 (6.0)            ; 6.0 (5.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                                                                            ; twentynm_xcvr_avmm                                                                                                                 ; altera_xcvr_native_a10_191                                           ;
;                                        |avmm_atom_insts[0].avmm_reset_sync_inst|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|g_xcvr_native_insts[7].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                                                                    ; alt_xcvr_resync                                                                                                                    ; altera_xcvr_native_a10_191                                           ;
;                      |npor_sync_altpcie_reset_delay_sync|                                                                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|npor_sync_altpcie_reset_delay_sync                                                                                                                                                                                                                                               ; altpcie_reset_delay_sync                                                                                                           ; altera_pcie_a10_hip_191                                              ;
;                      |pld_clk_in_use_altpcie_sc_bitsync|                                                                                   ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|pld_clk_in_use_altpcie_sc_bitsync                                                                                                                                                                                                                                                ; altpcie_sc_bitsync_node                                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                         |altpcie_sc_bitsync|                                                                                               ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|pld_clk_in_use_altpcie_sc_bitsync|altpcie_sc_bitsync                                                                                                                                                                                                                             ; altpcie_sc_bitsync                                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                      |reset_status_altpcie_sc_bitsync|                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|reset_status_altpcie_sc_bitsync                                                                                                                                                                                                                                                  ; altpcie_sc_bitsync_node                                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                         |altpcie_sc_bitsync|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|reset_status_altpcie_sc_bitsync|altpcie_sc_bitsync                                                                                                                                                                                                                               ; altpcie_sc_bitsync                                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                   |g_rst_sync.syncrstn_avmm_sriov.app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl|                                 ; 2.3 (2.3)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_rst_sync.syncrstn_avmm_sriov.app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl                                                                                                                                                                                                                   ; altpcie_reset_delay_sync                                                                                                           ; altera_pcie_a10_hip_191                                              ;
;                   |g_sriov_2.sriov2.lmi_burst_intf|                                                                                        ; 36.8 (36.8)          ; 30.3 (30.3)                      ; 0.0 (0.0)                                         ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 19 (19)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.lmi_burst_intf                                                                                                                                                                                                                                                                          ; altpcie_a10_lmi_burst_intf                                                                                                         ; altera_pcie_a10_hip_191                                              ;
;                   |g_sriov_2.sriov2.sriov_bridge|                                                                                          ; 4207.7 (19.4)        ; 3762.1 (18.4)                    ; 0.0 (0.0)                                         ; 445.6 (1.0)                      ; 360.0 (0.0)          ; 3428 (2)            ; 5790 (62)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge                                                                                                                                                                                                                                                                            ; altera_pcie_sriov2_bridge                                                                                                          ; altera_pcie_a10_hip_191                                              ;
;                      |altpcie_pcie_sriov2_top_inst|                                                                                        ; 4152.7 (86.1)        ; 3710.8 (79.6)                    ; 0.0 (0.0)                                         ; 441.9 (6.5)                      ; 360.0 (0.0)          ; 3374 (33)           ; 5677 (206)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst                                                                                                                                                                                                                                               ; altpcie_sriov2_top                                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                         |altpcie_sriov2_cfg_dataflow_inst|                                                                                 ; 1966.3 (420.3)       ; 1742.0 (358.5)                   ; 0.0 (0.0)                                         ; 224.3 (61.8)                     ; 90.0 (0.0)           ; 2295 (441)          ; 2285 (538)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst                                                                                                                                                                                                              ; altpcie_sriov2_cfg_dataflow                                                                                                        ; altera_pcie_a10_hip_191                                              ;
;                            |altpcie_sriov2_cfg_fn0_regset_inst|                                                                            ; 1004.2 (1004.2)      ; 891.8 (891.8)                    ; 0.0 (0.0)                                         ; 112.5 (112.5)                    ; 0.0 (0.0)            ; 1181 (1181)         ; 1228 (1228)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_fn0_regset_inst                                                                                                                                                                           ; altpcie_sriov2_cfg_fn0_regset                                                                                                      ; altera_pcie_a10_hip_191                                              ;
;                            |altpcie_sriov2_cfg_vf_enable_array_pf0_decode|                                                                 ; 3.0 (3.0)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_vf_enable_array_pf0_decode                                                                                                                                                                ; altpcie_sriov2_cfg_vf_status_array                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                            |altpcie_sriov2_cfg_vf_msix_enable_array_pf0|                                                                   ; 4.2 (4.2)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_vf_msix_enable_array_pf0                                                                                                                                                                  ; altpcie_sriov2_cfg_vf_status_array                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                            |gen_vf_flr_state_array_pf0.altpcie_sriov2_cfg_vf_flr_state_array_pf0_decode|                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_flr_state_array_pf0.altpcie_sriov2_cfg_vf_flr_state_array_pf0_decode                                                                                                                                  ; altpcie_sriov2_cfg_vf_status_array                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                            |gen_vf_regset_pf0.altpcie_sriov2_cfg_pf0_vf_error_msg_fifo|                                                    ; 18.1 (7.1)           ; 18.1 (7.1)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (14)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_pf0_vf_error_msg_fifo                                                                                                                                                   ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                               |reg_array_rtl_0|                                                                                            ; 11.0 (0.0)           ; 11.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_pf0_vf_error_msg_fifo|reg_array_rtl_0                                                                                                                                   ; altdpram                                                                                                                           ; work                                                                 ;
;                                  |auto_generated|                                                                                          ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_pf0_vf_error_msg_fifo|reg_array_rtl_0|auto_generated                                                                                                                    ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                            |gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|                                                       ; 515.1 (93.9)         ; 467.0 (80.5)                     ; 0.0 (0.0)                                         ; 48.1 (13.4)                      ; 80.0 (0.0)           ; 656 (144)           ; 486 (71)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst                                                                                                                                                      ; altpcie_sriov2_cfg_vf_regset                                                                                                       ; altera_pcie_a10_hip_191                                              ;
;                               |altpcie_sriov2_cfg_vf_ats_cap_mod|                                                                          ; 33.6 (33.6)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 50 (50)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_ats_cap_mod                                                                                                                    ; altpcie_sriov2_cfg_vf_ats_cap                                                                                                      ; altera_pcie_a10_hip_191                                              ;
;                               |altpcie_sriov2_cfg_vf_msix_cap_mod|                                                                         ; 33.4 (33.4)          ; 30.4 (30.4)                      ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_msix_cap_mod                                                                                                                   ; altpcie_sriov2_cfg_vf_msix_cap                                                                                                     ; altera_pcie_a10_hip_191                                              ;
;                               |altpcie_sriov2_cfg_vf_tph_req_cap_mod|                                                                      ; 37.7 (37.7)          ; 35.2 (35.2)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 59 (59)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_tph_req_cap_mod                                                                                                                ; altpcie_sriov2_cfg_vf_tph_req_cap                                                                                                  ; altera_pcie_a10_hip_191                                              ;
;                               |altpcie_sriov2_cfg_vf_trans_pend_status_array|                                                              ; 31.2 (31.2)          ; 26.9 (26.9)                      ; 0.0 (0.0)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 47 (47)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|altpcie_sriov2_cfg_vf_trans_pend_status_array                                                                                                        ; altpcie_sriov2_cfg_vf_trans_pend_status_array                                                                                      ; altera_pcie_a10_hip_191                                              ;
;                               |vf_pci_cmd_reg_mod|                                                                                         ; 30.0 (30.0)          ; 29.0 (29.0)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_cmd_reg_mod                                                                                                                                   ; altpcie_sriov2_cfg_vf_pci_cmd_reg                                                                                                  ; altera_pcie_a10_hip_191                                              ;
;                               |vf_pci_status_reg_mod|                                                                                      ; 255.4 (104.4)        ; 236.0 (90.5)                     ; 0.0 (0.0)                                         ; 19.4 (13.9)                      ; 80.0 (0.0)           ; 255 (138)           ; 239 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod                                                                                                                                ; altpcie_sriov2_cfg_vf_pci_status_reg                                                                                               ; altera_pcie_a10_hip_191                                              ;
;                                  |altpcie_sriov2_cfg_vf_bar_check_error_status_fifo|                                                       ; 18.0 (7.3)           ; 17.5 (6.8)                       ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 10.0 (0.0)           ; 15 (15)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_bar_check_error_status_fifo                                                                              ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.6 (0.0)           ; 10.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_bar_check_error_status_fifo|reg_array_rtl_0                                                              ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_bar_check_error_status_fifo|reg_array_rtl_0|auto_generated                                               ; dpram_4mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_ca_sent_error_status_fifo|                                                         ; 18.2 (7.6)           ; 17.7 (7.1)                       ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 10.0 (0.0)           ; 14 (14)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_ca_sent_error_status_fifo                                                                                ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_ca_sent_error_status_fifo|reg_array_rtl_0                                                                ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_ca_sent_error_status_fifo|reg_array_rtl_0|auto_generated                                                 ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_cfg_ur_sent_error_status_fifo|                                                     ; 17.8 (7.2)           ; 17.8 (7.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (14)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_cfg_ur_sent_error_status_fifo                                                                            ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.6 (0.0)           ; 10.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_cfg_ur_sent_error_status_fifo|reg_array_rtl_0                                                            ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_cfg_ur_sent_error_status_fifo|reg_array_rtl_0|auto_generated                                             ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_completion_timeout_error_status_fifo|                                              ; 19.0 (8.5)           ; 17.5 (7.0)                       ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 10.0 (0.0)           ; 14 (14)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_completion_timeout_error_status_fifo                                                                     ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.5 (0.0)           ; 10.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_completion_timeout_error_status_fifo|reg_array_rtl_0                                                     ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_completion_timeout_error_status_fifo|reg_array_rtl_0|auto_generated                                      ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_error_msg_sent_fifo|                                                               ; 18.0 (6.8)           ; 17.5 (6.5)                       ; 0.0 (0.0)                                         ; 0.5 (0.2)                        ; 10.0 (0.0)           ; 14 (14)             ; 16 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_error_msg_sent_fifo                                                                                      ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 11.2 (0.0)           ; 10.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_error_msg_sent_fifo|reg_array_rtl_0                                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 11.2 (11.2)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_error_msg_sent_fifo|reg_array_rtl_0|auto_generated                                                       ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_poisoned_req_sent_error_status_fifo|                                               ; 19.5 (8.9)           ; 18.5 (7.9)                       ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 10.0 (0.0)           ; 15 (15)             ; 18 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_req_sent_error_status_fifo                                                                      ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.6 (0.0)           ; 10.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_req_sent_error_status_fifo|reg_array_rtl_0                                                      ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_req_sent_error_status_fifo|reg_array_rtl_0|auto_generated                                       ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_poisoned_wr_rcvd_error_status_fifo|                                                ; 17.5 (6.8)           ; 17.5 (6.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (14)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_wr_rcvd_error_status_fifo                                                                       ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.8 (0.0)           ; 10.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_wr_rcvd_error_status_fifo|reg_array_rtl_0                                                       ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_wr_rcvd_error_status_fifo|reg_array_rtl_0|auto_generated                                        ; dpram_0mo1                                                                                                                         ; work                                                                 ;
;                                  |altpcie_sriov2_cfg_vf_unsupp_error_status_fifo|                                                          ; 19.0 (8.2)           ; 18.0 (7.2)                       ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 10.0 (0.0)           ; 15 (15)             ; 16 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_unsupp_error_status_fifo                                                                                 ; altpcie_sriov2_cfg_vf_error_status_fifo                                                                                            ; altera_pcie_a10_hip_191                                              ;
;                                     |reg_array_rtl_0|                                                                                      ; 10.8 (0.0)           ; 10.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_unsupp_error_status_fifo|reg_array_rtl_0                                                                 ; altdpram                                                                                                                           ; work                                                                 ;
;                                        |auto_generated|                                                                                    ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_unsupp_error_status_fifo|reg_array_rtl_0|auto_generated                                                  ; dpram_1mo1                                                                                                                         ; work                                                                 ;
;                                  |flr_state_array|                                                                                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|flr_state_array                                                                                                                ; altpcie_sriov2_cfg_vf_status_array                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                                  |vf_enable_array|                                                                                         ; 2.8 (2.8)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|vf_enable_array                                                                                                                ; altpcie_sriov2_cfg_vf_status_array                                                                                                 ; altera_pcie_a10_hip_191                                              ;
;                         |altpcie_sriov2_rx_bar_check_inst|                                                                                 ; 873.0 (871.5)        ; 782.6 (781.1)                    ; 0.0 (0.0)                                         ; 90.4 (90.4)                      ; 0.0 (0.0)            ; 515 (512)           ; 1448 (1445)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst                                                                                                                                                                                                              ; altpcie_sriov2_rx_bar_check                                                                                                        ; altera_pcie_a10_hip_191                                              ;
;                            |altpcie_sriov2_bar_check_vf_mux_pf0|                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|altpcie_sriov2_bar_check_vf_mux_pf0                                                                                                                                                                          ; altpcie_sriov2_bar_check_vf_mux                                                                                                    ; altera_pcie_a10_hip_191                                              ;
;                         |altpcie_sriov2_rx_data_bridge_inst|                                                                               ; 532.0 (401.3)        ; 506.5 (375.8)                    ; 0.0 (0.0)                                         ; 25.5 (25.5)                      ; 130.0 (0.0)          ; 117 (117)           ; 912 (910)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst                                                                                                                                                                                                            ; altpcie_sriov2_rx_data_bridge                                                                                                      ; altera_pcie_a10_hip_191                                              ;
;                            |ram_rtl_0|                                                                                                     ; 130.7 (0.0)          ; 130.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 130.0 (0.0)          ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|ram_rtl_0                                                                                                                                                                                                  ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 130.7 (130.7)        ; 130.7 (130.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 130.0 (130.0)        ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|ram_rtl_0|auto_generated                                                                                                                                                                                   ; dpram_f6p1                                                                                                                         ; work                                                                 ;
;                         |altpcie_sriov2_tx_data_bridge_inst|                                                                               ; 695.2 (554.5)        ; 600.1 (459.4)                    ; 0.0 (0.0)                                         ; 95.2 (95.2)                      ; 140.0 (0.0)          ; 414 (414)           ; 826 (822)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_tx_data_bridge_inst                                                                                                                                                                                                            ; altpcie_sriov2_tx_data_bridge                                                                                                      ; altera_pcie_a10_hip_191                                              ;
;                            |ram_rtl_0|                                                                                                     ; 140.7 (0.0)          ; 140.7 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_tx_data_bridge_inst|ram_rtl_0                                                                                                                                                                                                  ; altdpram                                                                                                                           ; work                                                                 ;
;                               |auto_generated|                                                                                             ; 140.7 (140.7)        ; 140.7 (140.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_tx_data_bridge_inst|ram_rtl_0|auto_generated                                                                                                                                                                                   ; dpram_pqo1                                                                                                                         ; work                                                                 ;
;                      |rs_hip|                                                                                                              ; 35.6 (35.6)          ; 32.8 (32.8)                      ; 0.0 (0.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 52 (52)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|rs_hip                                                                                                                                                                                                                                                                     ; altpcierd_hip_rs                                                                                                                   ; altera_pcie_a10_hip_191                                              ;
;       |inst_green_bs|                                                                                                                      ; 11918.3 (2984.5)     ; 13583.0 (2516.0)                 ; 2182.5 (0.0)                                      ; 517.8 (468.5)                    ; 1560.0 (0.0)         ; 12096 (5032)        ; 21104 (8)                 ; 0 (0)         ; 980352            ; 76    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs                                                                                                                                                                                                                                                                                                                                                      ; green_bs                                                                                                                           ; altera_work                                                          ;
;          |platform_shim_ccip_std_afu|                                                                                                      ; 8933.8 (0.0)         ; 11067.0 (0.0)                    ; 2182.5 (0.0)                                      ; 49.3 (0.0)                       ; 1560.0 (0.0)         ; 7064 (0)            ; 21096 (0)                 ; 0 (0)         ; 980352            ; 76    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu                                                                                                                                                                                                                                                                                                                           ; platform_shim_ccip_std_afu                                                                                                         ; N/A                                                                  ;
;             |ccip_std_afu|                                                                                                                 ; 7823.2 (0.8)         ; 9290.9 (0.8)                     ; 1512.8 (0.0)                                      ; 45.1 (0.0)                       ; 1560.0 (0.0)         ; 6751 (0)            ; 16079 (3)                 ; 0 (0)         ; 747008            ; 47    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu                                                                                                                                                                                                                                                                                                              ; ccip_std_afu                                                                                                                       ; N/A                                                                  ;
;                |csr_io|                                                                                                                    ; 416.8 (416.8)        ; 424.1 (424.1)                    ; 8.3 (8.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 636 (636)           ; 595 (595)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|csr_io                                                                                                                                                                                                                                                                                                       ; csr_mgr                                                                                                                            ; N/A                                                                  ;
;                |hal|                                                                                                                       ; 804.1 (3.9)          ; 1017.2 (6.7)                     ; 230.5 (2.7)                                       ; 17.4 (0.0)                       ; 0.0 (0.0)            ; 1137 (5)            ; 2193 (10)                 ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal                                                                                                                                                                                                                                                                                                          ; hal                                                                                                                                ; N/A                                                                  ;
;                   |afu|                                                                                                                    ; 506.4 (67.8)         ; 648.8 (96.7)                     ; 159.2 (29.2)                                      ; 16.8 (0.3)                       ; 0.0 (0.0)            ; 746 (8)             ; 1516 (309)                ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu                                                                                                                                                                                                                                                                                                      ; afu                                                                                                                                ; N/A                                                                  ;
;                      |memory_map|                                                                                                          ; 78.1 (78.1)          ; 104.3 (104.3)                    ; 26.3 (26.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 236 (236)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|memory_map                                                                                                                                                                                                                                                                                           ; memory_map                                                                                                                         ; N/A                                                                  ;
;                      |ro_top|                                                                                                              ; 360.5 (0.0)          ; 447.8 (0.0)                      ; 103.8 (0.0)                                       ; 16.5 (0.0)                       ; 0.0 (0.0)            ; 659 (0)             ; 971 (0)                   ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top                                                                                                                                                                                                                                                                                               ; ro_top                                                                                                                             ; N/A                                                                  ;
;                         |result_fifo|                                                                                                      ; 36.5 (36.5)          ; 41.8 (41.8)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 68 (68)                   ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|result_fifo                                                                                                                                                                                                                                                                                   ; fifo                                                                                                                               ; N/A                                                                  ;
;                            |mem_rtl_0|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|result_fifo|mem_rtl_0                                                                                                                                                                                                                                                                         ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9728              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|result_fifo|mem_rtl_0|auto_generated                                                                                                                                                                                                                                                          ; altsyncram_76j1                                                                                                                    ; N/A                                                                  ;
;                         |ro_adder|                                                                                                         ; 322.9 (0.0)          ; 404.2 (0.0)                      ; 97.7 (0.0)                                        ; 16.4 (0.0)                       ; 0.0 (0.0)            ; 606 (0)             ; 899 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder                                                                                                                                                                                                                                                                                      ; ro_adder                                                                                                                           ; N/A                                                                  ;
;                            |U_ADD_TREE|                                                                                                    ; 159.3 (80.5)         ; 254.5 (183.6)                    ; 97.4 (105.4)                                      ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 306 (5)             ; 619 (619)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE                                                                                                                                                                                                                                                                           ; add_tree                                                                                                                           ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[0].U_ADD|                                                                       ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[0].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[1].U_ADD|                                                                       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[1].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[2].U_ADD|                                                                       ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[2].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[3].U_ADD|                                                                       ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[3].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[4].U_ADD|                                                                       ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[4].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[5].U_ADD|                                                                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[5].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[6].U_ADD|                                                                       ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[6].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[7].U_ADD|                                                                       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[7].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[8].U_ADD|                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[8].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[0].stage_columns[9].U_ADD|                                                                       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[0].stage_columns[9].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[1].stage_columns[0].U_ADD|                                                                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[1].stage_columns[0].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[1].stage_columns[1].U_ADD|                                                                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[1].stage_columns[1].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[1].stage_columns[2].U_ADD|                                                                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[1].stage_columns[2].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[1].stage_columns[3].U_ADD|                                                                       ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[1].stage_columns[3].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[1].stage_columns[4].U_ADD|                                                                       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[1].stage_columns[4].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[2].stage_columns[0].U_ADD|                                                                       ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[2].stage_columns[0].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[2].stage_columns[1].U_ADD|                                                                       ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[2].stage_columns[1].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[3].stage_columns[0].U_ADD|                                                                       ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[3].stage_columns[0].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                               |stage_rows[4].stage_columns[0].U_ADD|                                                                       ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|U_ADD_TREE|stage_rows[4].stage_columns[0].U_ADD                                                                                                                                                                                                                                      ; add                                                                                                                                ; N/A                                                                  ;
;                            |ro_counter[0].U_RO_COUNTER|                                                                                    ; 7.3 (0.0)            ; 7.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[0].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[10].U_RO_COUNTER|                                                                                   ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[10].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[11].U_RO_COUNTER|                                                                                   ; 8.2 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[11].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[12].U_RO_COUNTER|                                                                                   ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[12].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[13].U_RO_COUNTER|                                                                                   ; 7.3 (0.0)            ; 7.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[13].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[14].U_RO_COUNTER|                                                                                   ; 8.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[14].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[15].U_RO_COUNTER|                                                                                   ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[15].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[16].U_RO_COUNTER|                                                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[16].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[17].U_RO_COUNTER|                                                                                   ; 8.1 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[17].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[18].U_RO_COUNTER|                                                                                   ; 9.1 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[18].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[19].U_RO_COUNTER|                                                                                   ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER                                                                                                                                                                                                                                                          ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|AND                                                                                                                                                                                                                                                      ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                    ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[19].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[1].U_RO_COUNTER|                                                                                    ; 8.5 (0.0)            ; 7.5 (0.0)                        ; 0.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[1].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[2].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[2].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[3].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[3].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[4].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[4].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[5].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[5].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[6].U_RO_COUNTER|                                                                                    ; 9.3 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.7 (0.7)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[6].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[7].U_RO_COUNTER|                                                                                    ; 8.8 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[7].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[8].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[8].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                            |ro_counter[9].U_RO_COUNTER|                                                                                    ; 8.0 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER                                                                                                                                                                                                                                                           ; ro_counter                                                                                                                         ; N/A                                                                  ;
;                               |AND|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|AND                                                                                                                                                                                                                                                       ; and2x1                                                                                                                             ; N/A                                                                  ;
;                               |tff_counter[10].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[10].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[11].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[11].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[12].U_TFF|                                                                                      ; 0.8 (0.8)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[12].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[13].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[13].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[14].U_TFF|                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[14].U_TFF                                                                                                                                                                                                                                     ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[1].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[1].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[2].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[2].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[3].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[3].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[4].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[4].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[5].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[5].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[6].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[6].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[7].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[7].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[8].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[8].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                               |tff_counter[9].U_TFF|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_adder|ro_counter[9].U_RO_COUNTER|tff_counter[9].U_TFF                                                                                                                                                                                                                                      ; tflipflop                                                                                                                          ; N/A                                                                  ;
;                         |ro_controller|                                                                                                    ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_controller                                                                                                                                                                                                                                                                                 ; ro_controller                                                                                                                      ; N/A                                                                  ;
;                   |dma_ctrl|                                                                                                               ; 293.7 (277.7)        ; 361.7 (345.7)                    ; 68.5 (68.5)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 386 (357)           ; 667 (646)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl                                                                                                                                                                                                                                                                                                 ; cci_dma                                                                                                                            ; N/A                                                                  ;
;                      |rd_fifo|                                                                                                             ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo                                                                                                                                                                                                                                                                                         ; fifo                                                                                                                               ; N/A                                                                  ;
;                |map_ifc|                                                                                                                   ; 238.0 (238.0)        ; 412.4 (412.4)                    ; 175.5 (175.5)                                     ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 51 (51)             ; 1124 (1124)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|map_ifc                                                                                                                                                                                                                                                                                                      ; ccip_wires_to_mpf                                                                                                                  ; N/A                                                                  ;
;                |mpf|                                                                                                                       ; 6363.6 (8.3)         ; 7436.5 (8.0)                     ; 1098.5 (0.2)                                      ; 25.6 (0.5)                       ; 1560.0 (0.0)         ; 4927 (15)           ; 12164 (12)                ; 0 (0)         ; 737280            ; 46    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf                                                                                                                                                                                                                                                                                                          ; cci_mpf                                                                                                                            ; N/A                                                                  ;
;                   |csr|                                                                                                                    ; 261.7 (100.6)        ; 297.1 (118.3)                    ; 36.8 (18.2)                                       ; 1.5 (0.4)                        ; 80.0 (0.0)           ; 184 (50)            ; 470 (275)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr                                                                                                                                                                                                                                                                                                      ; cci_mpf_shim_csr                                                                                                                   ; N/A                                                                  ;
;                      |latency_qos|                                                                                                         ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|latency_qos                                                                                                                                                                                                                                                                                          ; cci_mpf_shim_csr_latency_qos                                                                                                       ; N/A                                                                  ;
;                      |pwrite|                                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|pwrite                                                                                                                                                                                                                                                                                               ; cci_mpf_shim_csr_pwrite                                                                                                            ; N/A                                                                  ;
;                      |rsp_fifo|                                                                                                            ; 154.1 (20.3)         ; 169.3 (19.9)                     ; 16.3 (0.0)                                        ; 1.1 (0.3)                        ; 80.0 (0.0)           ; 121 (4)             ; 179 (74)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo                                                                                                                                                                                                                                                                                             ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                         |fifo|                                                                                                             ; 133.8 (0.0)          ; 149.4 (0.0)                      ; 16.3 (0.0)                                        ; 0.7 (0.0)                        ; 80.0 (0.0)           ; 117 (0)             ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo                                                                                                                                                                                                                                                                                        ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                            |ctrl|                                                                                                          ; 19.2 (19.2)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|ctrl                                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                            |data|                                                                                                          ; 114.5 (14.2)         ; 130.2 (30.2)                     ; 16.4 (16.3)                                       ; 0.7 (0.4)                        ; 80.0 (0.0)           ; 77 (3)              ; 83 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data                                                                                                                                                                                                                                                                                   ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 100.3 (0.0)          ; 100.1 (0.0)                      ; 0.1 (0.0)                                         ; 0.3 (0.0)                        ; 80.0 (0.0)           ; 74 (0)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                                        ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 100.3 (81.5)         ; 100.1 (81.5)                     ; 0.1 (0.0)                                         ; 0.3 (0.0)                        ; 80.0 (80.0)          ; 74 (0)              ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                                         ; dpram_r6p1                                                                                                                         ; N/A                                                                  ;
;                                     |rd_mux|                                                                                               ; 18.3 (18.3)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                                                                  ; mux_t1e                                                                                                                            ; N/A                                                                  ;
;                                     |wr_decode|                                                                                            ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                                                               ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                      |rsp_order|                                                                                                           ; 3.8 (3.8)            ; 5.4 (5.4)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_order                                                                                                                                                                                                                                                                                            ; cci_mpf_shim_csr_rsp_order                                                                                                         ; N/A                                                                  ;
;                      |vc_map|                                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|vc_map                                                                                                                                                                                                                                                                                               ; cci_mpf_shim_csr_vc_map                                                                                                            ; N/A                                                                  ;
;                      |vtp|                                                                                                                 ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|vtp                                                                                                                                                                                                                                                                                                  ; cci_mpf_shim_csr_vtp                                                                                                               ; N/A                                                                  ;
;                      |wro|                                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|wro                                                                                                                                                                                                                                                                                                  ; cci_mpf_shim_csr_wro                                                                                                               ; N/A                                                                  ;
;                   |mpf_edge_fiu|                                                                                                           ; 285.6 (171.7)        ; 391.3 (263.3)                    ; 107.0 (92.5)                                      ; 1.2 (0.8)                        ; 60.0 (0.0)           ; 124 (72)            ; 775 (614)                 ; 0 (0)         ; 262144            ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu                                                                                                                                                                                                                                                                                             ; cci_mpf_shim_edge_fiu                                                                                                              ; N/A                                                                  ;
;                      |b|                                                                                                                   ; 113.9 (0.0)          ; 128.0 (0.0)                      ; 14.5 (0.0)                                        ; 0.4 (0.0)                        ; 60.0 (0.0)           ; 52 (0)              ; 161 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b                                                                                                                                                                                                                                                                                           ; cci_mpf_shim_buffer_afu                                                                                                            ; N/A                                                                  ;
;                         |c0_fifo|                                                                                                          ; 53.3 (0.0)           ; 54.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo                                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 53.3 (0.0)           ; 54.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo                                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 8.8 (8.8)            ; 9.7 (9.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo|ctrl                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 44.4 (13.4)          ; 45.1 (13.9)                      ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 60 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo|data                                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.1 (0.0)           ; 31.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.1 (31.1)          ; 31.2 (31.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                               ; dpram_i6p1                                                                                                                         ; N/A                                                                  ;
;                         |c1_fifo|                                                                                                          ; 60.6 (0.0)           ; 73.3 (0.0)                       ; 13.0 (0.0)                                        ; 0.4 (0.0)                        ; 30.0 (0.0)           ; 34 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo                                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 60.6 (0.0)           ; 73.3 (0.0)                       ; 13.0 (0.0)                                        ; 0.4 (0.0)                        ; 30.0 (0.0)           ; 34 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo                                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 11.4 (11.4)          ; 12.4 (12.4)                      ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 23 (23)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|ctrl                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 49.2 (18.1)          ; 60.8 (29.8)                      ; 11.8 (11.8)                                       ; 0.2 (0.1)                        ; 30.0 (0.0)           ; 11 (11)             ; 67 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|data                                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.1 (0.0)           ; 31.1 (0.0)                       ; 0.1 (0.0)                                         ; 0.1 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.1 (31.1)          ; 31.1 (31.1)                      ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 30.0 (30.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                               ; dpram_p6p1                                                                                                                         ; N/A                                                                  ;
;                      |wr_heap_data|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_data                                                                                                                                                                                                                                                                                ; cci_mpf_prim_ram_dualport_byteena                                                                                                  ; N/A                                                                  ;
;                         |c0.data|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_data|c0.data                                                                                                                                                                                                                                                                        ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                            |auto_generated|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_data|c0.data|auto_generated                                                                                                                                                                                                                                                         ; altsyncram_d1b2                                                                                                                    ; N/A                                                                  ;
;                   |mpf_pipe|                                                                                                               ; 1610.4 (0.0)         ; 1837.4 (0.0)                     ; 234.1 (0.0)                                       ; 7.2 (0.0)                        ; 750.0 (0.0)          ; 910 (0)             ; 2293 (0)                  ; 0 (0)         ; 46080             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe                                                                                                                                                                                                                                                                                                 ; cci_mpf_pipe_std                                                                                                                   ; N/A                                                                  ;
;                      |eop|                                                                                                                 ; 457.1 (46.9)         ; 489.6 (73.1)                     ; 33.5 (26.7)                                       ; 1.0 (0.5)                        ; 320.0 (0.0)          ; 152 (5)             ; 337 (228)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop                                                                                                                                                                                                                                                                                             ; cci_mpf_shim_detect_eop                                                                                                            ; N/A                                                                  ;
;                         |c0_tracker|                                                                                                       ; 204.2 (10.8)         ; 205.3 (11.3)                     ; 1.6 (0.5)                                         ; 0.5 (0.0)                        ; 160.0 (0.0)          ; 73 (10)             ; 46 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker                                                                                                                                                                                                                                                                                  ; cci_mpf_shim_detect_eop_track_flits                                                                                                ; N/A                                                                  ;
;                            |flit_cnt|                                                                                                      ; 190.4 (8.1)          ; 191.0 (9.4)                      ; 1.1 (1.3)                                         ; 0.5 (0.0)                        ; 160.0 (0.0)          ; 57 (21)             ; 18 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt                                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram_init_banked                                                                                                    ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 182.1 (4.8)          ; 181.6 (5.0)                      ; 0.0 (0.2)                                         ; 0.5 (0.0)                        ; 160.0 (0.0)          ; 36 (6)              ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram                                                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                                  |m[0].ram|                                                                                                ; 88.8 (0.0)           ; 88.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram                                                                                                                                                                                                                                                            ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 88.8 (0.0)           ; 88.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram|data_rtl_0                                                                                                                                                                                                                                                 ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 88.8 (80.0)          ; 88.3 (80.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 80.0 (80.0)          ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated                                                                                                                                                                                                                                  ; dpram_1oo1                                                                                                                         ; N/A                                                                  ;
;                                           |rd_mux|                                                                                         ; 4.3 (4.3)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                                           ; mux_d0e                                                                                                                            ; N/A                                                                  ;
;                                           |wr_decode|                                                                                      ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                                        ; decode_36d                                                                                                                         ; N/A                                                                  ;
;                                  |m[1].ram|                                                                                                ; 88.1 (0.0)           ; 88.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram                                                                                                                                                                                                                                                            ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 88.1 (0.0)           ; 88.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram|data_rtl_0                                                                                                                                                                                                                                                 ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 88.1 (80.0)          ; 88.2 (80.0)                      ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated                                                                                                                                                                                                                                  ; dpram_1oo1                                                                                                                         ; N/A                                                                  ;
;                                           |rd_mux|                                                                                         ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                                           ; mux_d0e                                                                                                                            ; N/A                                                                  ;
;                                           |wr_decode|                                                                                      ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                                        ; decode_36d                                                                                                                         ; N/A                                                                  ;
;                            |packet_len|                                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|packet_len                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                         |c1_tracker|                                                                                                       ; 206.0 (11.1)         ; 211.1 (11.5)                     ; 5.2 (0.4)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 74 (11)             ; 63 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker                                                                                                                                                                                                                                                                                  ; cci_mpf_shim_detect_eop_track_flits                                                                                                ; N/A                                                                  ;
;                            |flit_cnt|                                                                                                      ; 191.9 (8.0)          ; 196.3 (8.8)                      ; 4.4 (0.8)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 57 (21)             ; 34 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt                                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram_init_banked                                                                                                    ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 183.9 (4.5)          ; 187.5 (5.0)                      ; 3.6 (0.5)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 36 (6)              ; 24 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram                                                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                                  |m[0].ram|                                                                                                ; 90.1 (0.0)           ; 90.6 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram                                                                                                                                                                                                                                                            ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 90.1 (0.0)           ; 90.6 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram|data_rtl_0                                                                                                                                                                                                                                                 ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 90.1 (81.9)          ; 90.6 (82.6)                      ; 0.5 (0.6)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 16 (0)              ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated                                                                                                                                                                                                                                  ; dpram_o6p1                                                                                                                         ; N/A                                                                  ;
;                                           |rd_mux|                                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                                           ; mux_d0e                                                                                                                            ; N/A                                                                  ;
;                                           |wr_decode|                                                                                      ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                                        ; decode_36d                                                                                                                         ; N/A                                                                  ;
;                                  |m[1].ram|                                                                                                ; 89.3 (0.0)           ; 91.9 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram                                                                                                                                                                                                                                                            ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 89.3 (0.0)           ; 91.9 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram|data_rtl_0                                                                                                                                                                                                                                                 ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 89.3 (82.0)          ; 91.9 (83.4)                      ; 2.6 (1.4)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 14 (0)              ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated                                                                                                                                                                                                                                  ; dpram_o6p1                                                                                                                         ; N/A                                                                  ;
;                                           |rd_mux|                                                                                         ; 3.3 (3.3)            ; 4.5 (4.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                                           ; mux_d0e                                                                                                                            ; N/A                                                                  ;
;                                           |wr_decode|                                                                                      ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                                        ; decode_36d                                                                                                                         ; N/A                                                                  ;
;                            |packet_len|                                                                                                    ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|packet_len                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                      |mpf_edge_afu|                                                                                                        ; 135.2 (0.0)          ; 146.9 (0.0)                      ; 11.8 (0.0)                                        ; 0.2 (0.0)                        ; 40.0 (0.0)           ; 69 (0)              ; 229 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu                                                                                                                                                                                                                                                                                    ; cci_mpf_shim_edge_afu                                                                                                              ; N/A                                                                  ;
;                         |afu_edge|                                                                                                         ; 98.8 (11.2)          ; 112.2 (20.7)                     ; 13.3 (9.4)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 69 (2)              ; 132 (53)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge                                                                                                                                                                                                                                                                           ; cci_mpf_shim_edge_afu_wr_data                                                                                                      ; N/A                                                                  ;
;                            |afu_wr_track|                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|afu_wr_track                                                                                                                                                                                                                                                              ; cci_mpf_prim_track_multi_write                                                                                                     ; N/A                                                                  ;
;                            |wr_heap_ctrl|                                                                                                  ; 85.9 (0.0)           ; 90.0 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 64 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl                                                                                                                                                                                                                                                              ; cci_mpf_prim_heap_ctrl                                                                                                             ; N/A                                                                  ;
;                               |lr.fl|                                                                                                      ; 85.9 (24.0)          ; 90.0 (26.0)                      ; 4.1 (2.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 64 (40)             ; 77 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl                                                                                                                                                                                                                                                        ; cci_mpf_prim_heap_ctrl_lutram                                                                                                      ; N/A                                                                  ;
;                                  |alloc_fifo|                                                                                              ; 6.5 (0.0)            ; 8.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|alloc_fifo                                                                                                                                                                                                                                             ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                                     |f|                                                                                                    ; 6.5 (6.5)            ; 8.3 (8.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|alloc_fifo|f                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                                  |freeList|                                                                                                ; 55.5 (5.4)           ; 55.7 (5.4)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (3)              ; 22 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList                                                                                                                                                                                                                                               ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 50.0 (0.0)           ; 50.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 11 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList|data_rtl_0                                                                                                                                                                                                                                    ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 50.0 (41.7)          ; 50.3 (41.8)                      ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 11 (0)              ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated                                                                                                                                                                                                                     ; dpram_q6p1                                                                                                                         ; N/A                                                                  ;
;                                           |rd_mux|                                                                                         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                              ; mux_e0e                                                                                                                            ; N/A                                                                  ;
;                                           |wr_decode|                                                                                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                           ; decode_u5d                                                                                                                         ; N/A                                                                  ;
;                         |rsp_b.bf|                                                                                                         ; 34.9 (34.9)          ; 34.7 (34.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|rsp_b.bf                                                                                                                                                                                                                                                                           ; cci_mpf_shim_buffer_fiu                                                                                                            ; N/A                                                                  ;
;                      |rspOrder|                                                                                                            ; 419.1 (12.0)         ; 496.5 (15.5)                     ; 78.8 (3.5)                                        ; 1.4 (0.0)                        ; 160.0 (0.0)          ; 277 (30)            ; 728 (19)                  ; 0 (0)         ; 46080             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder                                                                                                                                                                                                                                                                                        ; cci_mpf_shim_rsp_order                                                                                                             ; N/A                                                                  ;
;                         |buf_rx|                                                                                                           ; 77.2 (77.2)          ; 125.6 (125.6)                    ; 48.6 (48.6)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 380 (380)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|buf_rx                                                                                                                                                                                                                                                                                 ; cci_mpf_shim_buffer_fiu                                                                                                            ; N/A                                                                  ;
;                         |gen_rd_rob.rd_rob|                                                                                                ; 275.1 (0.0)          ; 295.7 (0.0)                      ; 21.2 (0.0)                                        ; 0.6 (0.0)                        ; 160.0 (0.0)          ; 165 (0)             ; 236 (0)                   ; 0 (0)         ; 41472             ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob                                                                                                                                                                                                                                                                      ; cci_mpf_prim_rob                                                                                                                   ; N/A                                                                  ;
;                            |ctrl|                                                                                                          ; 262.0 (53.6)         ; 271.5 (57.5)                     ; 10.0 (4.0)                                        ; 0.5 (0.0)                        ; 160.0 (0.0)          ; 165 (87)            ; 160 (78)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl                                                                                                                                                                                                                                                                 ; cci_mpf_prim_rob_ctrl                                                                                                              ; N/A                                                                  ;
;                               |r[0].validBits|                                                                                             ; 102.8 (8.1)          ; 106.3 (9.8)                      ; 4.0 (1.8)                                         ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 41 (18)             ; 41 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram_init_banked                                                                                                    ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 94.7 (5.8)           ; 96.4 (5.7)                       ; 2.2 (0.0)                                         ; 0.5 (0.1)                        ; 80.0 (0.0)           ; 23 (9)              ; 32 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram                                                                                                                                                                                                                                              ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                                     |m[0].ram|                                                                                             ; 22.4 (0.0)           ; 23.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.4 (0.0)           ; 23.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.4 (20.1)          ; 23.2 (21.6)                      ; 1.0 (1.6)                                         ; 0.2 (0.1)                        ; 20.0 (20.0)          ; 5 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[1].ram|                                                                                             ; 22.1 (0.0)           ; 22.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.1 (0.0)           ; 22.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.1 (20.8)          ; 22.3 (21.6)                      ; 0.3 (0.9)                                         ; 0.1 (0.0)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[2].ram|                                                                                             ; 21.4 (0.0)           ; 22.1 (0.0)                       ; 0.9 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 21.4 (0.0)           ; 22.1 (0.0)                       ; 0.9 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 21.4 (20.1)          ; 22.1 (21.4)                      ; 0.9 (1.4)                                         ; 0.2 (0.1)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[3].ram|                                                                                             ; 22.9 (0.0)           ; 23.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.9 (0.0)           ; 23.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.9 (21.5)          ; 23.1 (22.1)                      ; 0.2 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                               |r[1].validBits|                                                                                             ; 105.6 (8.8)          ; 107.7 (9.2)                      ; 2.1 (0.4)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 37 (18)             ; 41 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram_init_banked                                                                                                    ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 96.8 (4.8)           ; 98.5 (4.8)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 19 (5)              ; 32 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram                                                                                                                                                                                                                                              ; cci_mpf_prim_lutram_banked                                                                                                         ; N/A                                                                  ;
;                                     |m[0].ram|                                                                                             ; 23.7 (0.0)           ; 23.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 23.7 (0.0)           ; 23.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 23.7 (21.5)          ; 23.9 (22.6)                      ; 0.2 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 5 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[1].ram|                                                                                             ; 22.4 (0.0)           ; 23.3 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.4 (0.0)           ; 23.3 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.4 (21.1)          ; 23.3 (22.4)                      ; 0.9 (1.3)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[2].ram|                                                                                             ; 22.8 (0.0)           ; 23.6 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.8 (0.0)           ; 23.6 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.8 (21.5)          ; 23.6 (22.5)                      ; 0.8 (1.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                                     |m[3].ram|                                                                                             ; 22.7 (0.0)           ; 22.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram                                                                                                                                                                                                                                     ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                        |data_rtl_0|                                                                                        ; 22.7 (0.0)           ; 22.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram|data_rtl_0                                                                                                                                                                                                                          ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 22.7 (21.7)          ; 22.8 (21.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 3 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram|data_rtl_0|auto_generated                                                                                                                                                                                                           ; dpram_25p1                                                                                                                         ; N/A                                                                  ;
;                                              |rd_mux|                                                                                      ; 0.0 (0.0)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram|data_rtl_0|auto_generated|rd_mux                                                                                                                                                                                                    ; mux_40e                                                                                                                            ; N/A                                                                  ;
;                                              |wr_decode|                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram|data_rtl_0|auto_generated|wr_decode                                                                                                                                                                                                 ; decode_r5d                                                                                                                         ; N/A                                                                  ;
;                            |genMeta.memMeta|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|genMeta.memMeta                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|genMeta.memMeta|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|genMeta.memMeta|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|genMeta.memMeta|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_eof1                                                                                                                    ; N/A                                                                  ;
;                            |memData|                                                                                                       ; 13.1 (0.0)           ; 24.2 (0.0)                       ; 11.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 76 (0)                    ; 0 (0)         ; 33792             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 13.1 (13.1)          ; 24.2 (24.2)                      ; 11.2 (11.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 76 (76)                   ; 0 (0)         ; 33792             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33792             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data                                                                                                                                                                                                                                                     ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33792             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated                                                                                                                                                                                                                                      ; altsyncram_irf1                                                                                                                    ; N/A                                                                  ;
;                         |wr_heap|                                                                                                          ; 54.7 (0.0)           ; 59.8 (0.0)                       ; 5.6 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 93 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap                                                                                                                                                                                                                                                                                ; cci_mpf_prim_heap                                                                                                                  ; N/A                                                                  ;
;                            |ctrl|                                                                                                          ; 54.7 (0.0)           ; 59.8 (0.0)                       ; 5.6 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 93 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl                                                                                                                                                                                                                                                                           ; cci_mpf_prim_heap_ctrl                                                                                                             ; N/A                                                                  ;
;                               |br.fl|                                                                                                      ; 54.7 (45.7)          ; 59.8 (51.3)                      ; 5.6 (6.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 82 (79)             ; 93 (73)                   ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl                                                                                                                                                                                                                                                                     ; cci_mpf_prim_heap_ctrl_bram                                                                                                        ; N/A                                                                  ;
;                                  |alloc_fifo|                                                                                              ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|alloc_fifo                                                                                                                                                                                                                                                          ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                                     |f|                                                                                                    ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|alloc_fifo|f                                                                                                                                                                                                                                                        ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                                  |freeList|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList                                                                                                                                                                                                                                                            ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList|ram                                                                                                                                                                                                                                                        ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList|ram|data                                                                                                                                                                                                                                                   ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList|ram|data|auto_generated                                                                                                                                                                                                                                    ; altsyncram_elf1                                                                                                                    ; N/A                                                                  ;
;                      |vtp.v_to_p|                                                                                                          ; 599.1 (48.1)         ; 704.4 (66.6)                     ; 109.9 (18.9)                                      ; 4.6 (0.4)                        ; 230.0 (0.0)          ; 412 (11)            ; 999 (206)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p                                                                                                                                                                                                                                                                                      ; cci_mpf_shim_vtp                                                                                                                   ; N/A                                                                  ;
;                         |b|                                                                                                                ; 139.1 (20.4)         ; 157.8 (21.7)                     ; 18.7 (1.3)                                        ; 0.0 (0.0)                        ; 60.0 (0.0)           ; 136 (53)            ; 161 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b                                                                                                                                                                                                                                                                                    ; cci_mpf_shim_buffer_afu                                                                                                            ; N/A                                                                  ;
;                            |c0_fifo|                                                                                                       ; 54.9 (0.0)           ; 58.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 23 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 54.9 (0.0)           ; 58.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 23 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 10.3 (10.3)          ; 11.4 (11.4)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo|ctrl                                                                                                                                                                                                                                                                  ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 44.5 (13.5)          ; 47.2 (16.2)                      ; 2.6 (2.7)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 3 (3)               ; 61 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo|data                                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 31.0 (0.0)           ; 31.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                       ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                        ; dpram_f6p1                                                                                                                         ; N/A                                                                  ;
;                            |c1_fifo|                                                                                                       ; 63.8 (0.0)           ; 77.5 (0.0)                       ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 60 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 63.8 (0.0)           ; 77.5 (0.0)                       ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 60 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 9.7 (9.7)            ; 12.1 (12.1)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|ctrl                                                                                                                                                                                                                                                                  ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 54.2 (23.2)          ; 65.4 (34.4)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 40 (40)             ; 68 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|data                                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 31.0 (0.0)           ; 31.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                       ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                        ; dpram_n6p1                                                                                                                         ; N/A                                                                  ;
;                         |error_fifo|                                                                                                       ; 27.9 (6.0)           ; 28.0 (6.0)                       ; 0.4 (0.2)                                         ; 0.3 (0.2)                        ; 10.0 (0.0)           ; 18 (3)              ; 33 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo                                                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 21.9 (0.0)           ; 22.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo                                                                                                                                                                                                                                                                      ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 8.1 (8.1)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|ctrl                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 13.8 (3.0)           ; 13.7 (2.8)                       ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 10.0 (0.0)           ; 1 (1)               ; 13 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|data                                                                                                                                                                                                                                                                 ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                       ; dpram_l3p1                                                                                                                         ; N/A                                                                  ;
;                         |tr_c0|                                                                                                            ; 168.6 (18.1)         ; 203.8 (32.0)                     ; 37.4 (14.2)                                       ; 2.2 (0.3)                        ; 70.0 (0.0)           ; 104 (38)            ; 275 (56)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0                                                                                                                                                                                                                                                                                ; mpf_svc_vtp_port_wrapper_unordered                                                                                                 ; N/A                                                                  ;
;                            |heap_ctrl|                                                                                                     ; 36.8 (0.0)           ; 45.3 (0.0)                       ; 9.0 (0.0)                                         ; 0.5 (0.0)                        ; 10.0 (0.0)           ; 40 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl                                                                                                                                                                                                                                                                      ; cci_mpf_prim_heap_ctrl                                                                                                             ; N/A                                                                  ;
;                               |lr.fl|                                                                                                      ; 36.8 (17.7)          ; 45.3 (24.0)                      ; 9.0 (6.6)                                         ; 0.5 (0.3)                        ; 10.0 (0.0)           ; 40 (31)             ; 57 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl                                                                                                                                                                                                                                                                ; cci_mpf_prim_heap_ctrl_lutram                                                                                                      ; N/A                                                                  ;
;                                  |alloc_fifo|                                                                                              ; 4.5 (0.0)            ; 5.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|alloc_fifo                                                                                                                                                                                                                                                     ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                                     |f|                                                                                                    ; 4.5 (4.5)            ; 5.5 (5.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|alloc_fifo|f                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                                  |freeList|                                                                                                ; 14.6 (3.3)           ; 15.7 (4.7)                       ; 1.3 (1.4)                                         ; 0.2 (0.1)                        ; 10.0 (0.0)           ; 2 (2)               ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|freeList                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 11.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|freeList|data_rtl_0                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated                                                                                                                                                                                                                             ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                            |heap_data|                                                                                                     ; 42.3 (10.9)          ; 45.5 (13.0)                      ; 3.6 (2.4)                                         ; 0.3 (0.3)                        ; 30.0 (0.0)           ; 6 (6)               ; 54 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_data                                                                                                                                                                                                                                                                      ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 31.3 (0.0)           ; 32.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_data|data_rtl_0                                                                                                                                                                                                                                                           ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 31.3 (31.3)          ; 32.5 (32.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_data|data_rtl_0|auto_generated                                                                                                                                                                                                                                            ; dpram_99q1                                                                                                                         ; N/A                                                                  ;
;                            |tlb_fifo_out|                                                                                                  ; 71.4 (20.1)          ; 81.0 (20.7)                      ; 10.6 (0.7)                                        ; 1.0 (0.1)                        ; 30.0 (0.0)           ; 20 (1)              ; 108 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 51.3 (0.0)           ; 60.3 (0.0)                       ; 10.0 (0.0)                                        ; 1.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 8.0 (8.0)            ; 9.4 (9.4)                        ; 2.1 (2.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo|ctrl                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 43.3 (12.5)          ; 50.9 (20.0)                      ; 7.9 (7.8)                                         ; 0.3 (0.2)                        ; 30.0 (0.0)           ; 5 (5)               ; 50 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo|data                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 30.8 (0.0)           ; 30.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.1 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo|data|data_rtl_0                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 30.0 (30.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                               ; dpram_35p1                                                                                                                         ; N/A                                                                  ;
;                         |tr_c0_meta|                                                                                                       ; 17.2 (6.4)           ; 19.0 (6.8)                       ; 2.0 (0.6)                                         ; 0.2 (0.2)                        ; 10.0 (0.0)           ; 9 (9)               ; 21 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0_meta                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 10.8 (0.0)           ; 12.2 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0_meta|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 10.8 (10.8)          ; 12.2 (12.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0_meta|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_39q1                                                                                                                         ; N/A                                                                  ;
;                         |tr_c1|                                                                                                            ; 179.4 (24.9)         ; 204.9 (31.0)                     ; 27.0 (6.2)                                        ; 1.4 (0.1)                        ; 70.0 (0.0)           ; 128 (40)            ; 275 (56)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1                                                                                                                                                                                                                                                                                ; mpf_svc_vtp_port_wrapper_unordered                                                                                                 ; N/A                                                                  ;
;                            |heap_ctrl|                                                                                                     ; 39.7 (0.0)           ; 41.3 (0.0)                       ; 2.2 (0.0)                                         ; 0.5 (0.0)                        ; 10.0 (0.0)           ; 42 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl                                                                                                                                                                                                                                                                      ; cci_mpf_prim_heap_ctrl                                                                                                             ; N/A                                                                  ;
;                               |lr.fl|                                                                                                      ; 39.7 (19.4)          ; 41.3 (20.2)                      ; 2.2 (1.3)                                         ; 0.5 (0.5)                        ; 10.0 (0.0)           ; 42 (31)             ; 57 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl                                                                                                                                                                                                                                                                ; cci_mpf_prim_heap_ctrl_lutram                                                                                                      ; N/A                                                                  ;
;                                  |alloc_fifo|                                                                                              ; 5.3 (0.0)            ; 6.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|alloc_fifo                                                                                                                                                                                                                                                     ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                                     |f|                                                                                                    ; 5.3 (5.3)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|alloc_fifo|f                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                                  |freeList|                                                                                                ; 14.9 (3.9)           ; 15.1 (4.1)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 2 (2)               ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|freeList                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 11.0 (0.0)           ; 11.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|freeList|data_rtl_0                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated                                                                                                                                                                                                                             ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                            |heap_data|                                                                                                     ; 44.0 (12.5)          ; 48.4 (16.5)                      ; 4.5 (4.1)                                         ; 0.1 (0.1)                        ; 30.0 (0.0)           ; 12 (12)             ; 54 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_data                                                                                                                                                                                                                                                                      ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 31.5 (0.0)           ; 31.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_data|data_rtl_0                                                                                                                                                                                                                                                           ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 31.5 (31.5)          ; 31.8 (31.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_data|data_rtl_0|auto_generated                                                                                                                                                                                                                                            ; dpram_99q1                                                                                                                         ; N/A                                                                  ;
;                            |tlb_fifo_out|                                                                                                  ; 70.8 (21.9)          ; 84.2 (22.3)                      ; 14.1 (0.8)                                        ; 0.8 (0.4)                        ; 30.0 (0.0)           ; 34 (5)              ; 108 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 48.9 (0.0)           ; 61.8 (0.0)                       ; 13.3 (0.0)                                        ; 0.4 (0.0)                        ; 30.0 (0.0)           ; 29 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 8.9 (8.9)            ; 10.5 (10.5)                      ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo|ctrl                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 40.0 (9.3)           ; 51.3 (20.5)                      ; 11.6 (11.5)                                       ; 0.3 (0.3)                        ; 30.0 (0.0)           ; 9 (9)               ; 50 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo|data                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 30.8 (0.0)           ; 30.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo|data|data_rtl_0                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                               ; dpram_35p1                                                                                                                         ; N/A                                                                  ;
;                         |tr_c1_meta|                                                                                                       ; 18.8 (9.8)           ; 24.2 (11.9)                      ; 5.7 (2.2)                                         ; 0.2 (0.1)                        ; 10.0 (0.0)           ; 6 (6)               ; 28 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1_meta                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 9.0 (0.0)            ; 12.3 (0.0)                       ; 3.4 (0.0)                                         ; 0.1 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1_meta|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 9.0 (9.0)            ; 12.3 (12.3)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1_meta|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_b9q1                                                                                                                         ; N/A                                                                  ;
;                   |vtp|                                                                                                                    ; 4197.6 (0.0)         ; 4902.8 (0.0)                     ; 720.4 (0.0)                                       ; 15.2 (0.0)                       ; 670.0 (0.0)          ; 3694 (0)            ; 8614 (0)                  ; 0 (0)         ; 429056            ; 29    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp                                                                                                                                                                                                                                                                                                      ; mpf_svc_vtp                                                                                                                        ; N/A                                                                  ;
;                      |v_to_p.csr_mgr|                                                                                                      ; 308.7 (116.1)        ; 359.0 (145.7)                    ; 51.3 (30.0)                                       ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 486 (156)           ; 670 (178)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr                                                                                                                                                                                                                                                                                       ; mpf_vtp_csr                                                                                                                        ; N/A                                                                  ;
;                         |ctr_vtp_pt_walk_events_busy.ctr_vtp_pt_walk_events_busy|                                                          ; 32.0 (32.0)          ; 34.3 (34.3)                      ; 2.8 (2.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_pt_walk_events_busy.ctr_vtp_pt_walk_events_busy                                                                                                                                                                                                                               ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                         |ctr_vtp_pt_walk_events_failed_translation.ctr_vtp_pt_walk_events_failed_translation|                              ; 34.0 (34.0)          ; 34.0 (34.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_pt_walk_events_failed_translation.ctr_vtp_pt_walk_events_failed_translation                                                                                                                                                                                                   ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                         |ctr_vtp_tlb_events_hit_2mb.ctr_vtp_tlb_events_hit_2mb|                                                            ; 29.5 (29.5)          ; 35.0 (35.0)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_tlb_events_hit_2mb.ctr_vtp_tlb_events_hit_2mb                                                                                                                                                                                                                                 ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                         |ctr_vtp_tlb_events_hit_4kb.ctr_vtp_tlb_events_hit_4kb|                                                            ; 32.0 (32.0)          ; 36.2 (36.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_tlb_events_hit_4kb.ctr_vtp_tlb_events_hit_4kb                                                                                                                                                                                                                                 ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                         |ctr_vtp_tlb_events_miss_2mb.ctr_vtp_tlb_events_miss_2mb|                                                          ; 32.6 (32.6)          ; 34.9 (34.9)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_tlb_events_miss_2mb.ctr_vtp_tlb_events_miss_2mb                                                                                                                                                                                                                               ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                         |ctr_vtp_tlb_events_miss_4kb.ctr_vtp_tlb_events_miss_4kb|                                                          ; 32.1 (32.1)          ; 39.0 (39.0)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.csr_mgr|ctr_vtp_tlb_events_miss_4kb.ctr_vtp_tlb_events_miss_4kb                                                                                                                                                                                                                               ; cci_mpf_prim_counter_multicycle                                                                                                    ; N/A                                                                  ;
;                      |v_to_p.d[0].dedup|                                                                                                   ; 190.2 (45.4)         ; 227.4 (62.7)                     ; 37.1 (17.3)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 129 (34)            ; 376 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup                                                                                                                                                                                                                                                                                    ; mpf_svc_vtp_l2_dedup                                                                                                               ; N/A                                                                  ;
;                         |next_ptr|                                                                                                         ; 13.8 (2.6)           ; 14.7 (3.5)                       ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|next_ptr                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 11.2 (0.0)           ; 11.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|next_ptr|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 11.2 (11.2)          ; 11.3 (11.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|next_ptr|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                         |req_fifo|                                                                                                         ; 27.7 (0.0)           ; 36.3 (0.0)                       ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|req_fifo                                                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                            |f|                                                                                                             ; 27.7 (27.7)          ; 36.3 (36.3)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|req_fifo|f                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                         |rsp_fifo|                                                                                                         ; 88.0 (27.6)          ; 97.2 (28.9)                      ; 9.2 (1.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 88 (48)             ; 119 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo                                                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 60.4 (0.0)           ; 68.4 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 40 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo                                                                                                                                                                                                                                                                      ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 16.8 (16.8)          ; 17.6 (17.6)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo|ctrl                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 43.6 (12.3)          ; 50.8 (19.5)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 6 (6)               ; 55 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo|data                                                                                                                                                                                                                                                                 ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                       ; dpram_m6p1                                                                                                                         ; N/A                                                                  ;
;                         |tail_ptr|                                                                                                         ; 15.4 (4.0)           ; 16.4 (5.0)                       ; 1.0 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 5 (5)               ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|tail_ptr                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 11.4 (0.0)           ; 11.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|tail_ptr|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 11.4 (11.4)          ; 11.4 (11.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|tail_ptr|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                      |v_to_p.d[0].l1|                                                                                                      ; 545.2 (17.8)         ; 619.8 (18.7)                     ; 76.2 (1.1)                                        ; 1.6 (0.2)                        ; 120.0 (0.0)          ; 325 (0)             ; 1106 (45)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1                                                                                                                                                                                                                                                                                       ; mpf_svc_vtp_l1                                                                                                                     ; N/A                                                                  ;
;                         |l1hit|                                                                                                            ; 74.3 (22.0)          ; 82.5 (22.0)                      ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 28 (1)              ; 116 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit                                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 52.3 (0.0)           ; 60.5 (0.0)                       ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 27 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 12.8 (12.8)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|ctrl                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 38.9 (7.7)           ; 47.7 (16.5)                      ; 8.8 (8.9)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 54 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|data                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|data|data_rtl_0                                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                             ; dpram_k6p1                                                                                                                         ; N/A                                                                  ;
;                         |l1miss|                                                                                                           ; 209.4 (101.6)        ; 239.1 (117.1)                    ; 30.6 (15.9)                                       ; 0.9 (0.4)                        ; 50.0 (0.0)           ; 102 (73)            ; 410 (244)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss                                                                                                                                                                                                                                                                                ; mpf_svc_vtp_l1_miss                                                                                                                ; N/A                                                                  ;
;                            |heap_ctx|                                                                                                      ; 31.9 (10.7)          ; 38.2 (16.5)                      ; 6.4 (5.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 47 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|heap_ctx                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 21.1 (0.0)           ; 21.8 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|heap_ctx|data_rtl_0                                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 21.1 (21.1)          ; 21.8 (21.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|heap_ctx|data_rtl_0|auto_generated                                                                                                                                                                                                                                             ; dpram_l6p1                                                                                                                         ; N/A                                                                  ;
;                            |tlb_fifo_out|                                                                                                  ; 75.9 (22.6)          ; 83.7 (22.7)                      ; 8.3 (0.2)                                         ; 0.5 (0.1)                        ; 30.0 (0.0)           ; 29 (1)              ; 119 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 53.3 (0.0)           ; 61.1 (0.0)                       ; 8.1 (0.0)                                         ; 0.4 (0.0)                        ; 30.0 (0.0)           ; 28 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 13.8 (13.8)          ; 13.7 (13.7)                      ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo|ctrl                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 39.5 (8.2)           ; 47.4 (16.1)                      ; 8.1 (8.0)                                         ; 0.2 (0.1)                        ; 30.0 (0.0)           ; 0 (0)               ; 55 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo|data                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 31.3 (0.0)           ; 31.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 31.3 (31.3)          ; 31.3 (31.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                               ; dpram_m6p1                                                                                                                         ; N/A                                                                  ;
;                         |l1tlb|                                                                                                            ; 243.8 (31.3)         ; 279.5 (37.2)                     ; 36.2 (6.0)                                        ; 0.5 (0.0)                        ; 40.0 (0.0)           ; 195 (0)             ; 535 (129)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb                                                                                                                                                                                                                                                                                 ; mpf_svc_vtp_l1_lookup                                                                                                              ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 117.1 (45.5)         ; 128.7 (50.3)                     ; 11.7 (4.8)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 99 (83)             ; 186 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 71.6 (0.0)           ; 78.4 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (0)              ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 9.5 (9.5)            ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|ctrl                                                                                                                                                                                                                                                                  ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 62.1 (21.1)          ; 68.2 (27.2)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 89 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|data                                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 41.0 (0.0)           ; 41.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                       ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 41.0 (41.0)          ; 41.0 (41.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                        ; dpram_j6p1                                                                                                                         ; N/A                                                                  ;
;                            |l1_caches|                                                                                                     ; 95.4 (72.0)          ; 113.5 (90.7)                     ; 18.6 (19.0)                                       ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 96 (52)             ; 220 (200)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches                                                                                                                                                                                                                                                                       ; mpf_svc_vtp_l1_caches                                                                                                              ; N/A                                                                  ;
;                               |cache2mb|                                                                                                   ; 10.9 (10.9)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 22 (22)             ; 10 (10)                   ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram|data                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated                                                                                                                                                                                                                                  ; altsyncram_hof1                                                                                                                    ; N/A                                                                  ;
;                               |cache4kb|                                                                                                   ; 11.9 (11.9)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 10 (10)                   ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb|ram                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb|ram|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb|ram|ram|data                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb|ram|ram|data|auto_generated                                                                                                                                                                                                                                  ; altsyncram_gof1                                                                                                                    ; N/A                                                                  ;
;                      |v_to_p.d[1].dedup|                                                                                                   ; 189.7 (51.4)         ; 236.1 (67.7)                     ; 46.4 (16.3)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 143 (49)            ; 376 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup                                                                                                                                                                                                                                                                                    ; mpf_svc_vtp_l2_dedup                                                                                                               ; N/A                                                                  ;
;                         |next_ptr|                                                                                                         ; 13.3 (2.0)           ; 14.6 (3.5)                       ; 1.3 (1.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|next_ptr                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 11.1 (0.0)           ; 11.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|next_ptr|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|next_ptr|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                         |req_fifo|                                                                                                         ; 29.9 (0.0)           ; 39.0 (0.0)                       ; 9.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|req_fifo                                                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo2                                                                                                                 ; N/A                                                                  ;
;                            |f|                                                                                                             ; 29.9 (29.9)          ; 39.0 (39.0)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|req_fifo|f                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo2_peek                                                                                                            ; N/A                                                                  ;
;                         |rsp_fifo|                                                                                                         ; 77.8 (26.3)          ; 95.1 (30.1)                      ; 17.2 (3.8)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 78 (50)             ; 119 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo                                                                                                                                                                                                                                                                           ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 51.5 (0.0)           ; 64.9 (0.0)                       ; 13.5 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 28 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo                                                                                                                                                                                                                                                                      ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 14.6 (14.6)          ; 17.5 (17.5)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|ctrl                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 36.9 (5.6)           ; 47.5 (16.2)                      ; 10.5 (10.6)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 55 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|data                                                                                                                                                                                                                                                                 ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                      ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                       ; dpram_m6p1                                                                                                                         ; N/A                                                                  ;
;                         |tail_ptr|                                                                                                         ; 17.2 (5.9)           ; 19.7 (8.4)                       ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 11 (11)             ; 16 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|tail_ptr                                                                                                                                                                                                                                                                           ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                            |data_rtl_0|                                                                                                    ; 11.3 (0.0)           ; 11.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|tail_ptr|data_rtl_0                                                                                                                                                                                                                                                                ; altdpram                                                                                                                           ; N/A                                                                  ;
;                               |auto_generated|                                                                                             ; 11.3 (11.3)          ; 11.4 (11.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|tail_ptr|data_rtl_0|auto_generated                                                                                                                                                                                                                                                 ; dpram_05p1                                                                                                                         ; N/A                                                                  ;
;                      |v_to_p.d[1].l1|                                                                                                      ; 565.5 (22.5)         ; 664.0 (22.5)                     ; 99.2 (0.0)                                        ; 0.7 (0.0)                        ; 120.0 (0.0)          ; 399 (8)             ; 1106 (45)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1                                                                                                                                                                                                                                                                                       ; mpf_svc_vtp_l1                                                                                                                     ; N/A                                                                  ;
;                         |l1hit|                                                                                                            ; 82.4 (24.1)          ; 89.9 (24.6)                      ; 7.5 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 44 (7)              ; 116 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit                                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 58.3 (0.0)           ; 65.3 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 37 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 15.8 (15.8)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo|ctrl                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 42.1 (10.9)          ; 49.5 (18.4)                      ; 7.4 (7.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 6 (6)               ; 54 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo|data                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.1 (0.0)           ; 31.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo|data|data_rtl_0                                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.1 (31.1)          ; 31.1 (31.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                             ; dpram_k6p1                                                                                                                         ; N/A                                                                  ;
;                         |l1miss|                                                                                                           ; 215.8 (97.4)         ; 257.9 (124.0)                    ; 42.8 (26.8)                                       ; 0.7 (0.1)                        ; 50.0 (0.0)           ; 130 (79)            ; 410 (244)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss                                                                                                                                                                                                                                                                                ; mpf_svc_vtp_l1_miss                                                                                                                ; N/A                                                                  ;
;                            |heap_ctx|                                                                                                      ; 34.1 (12.5)          ; 41.6 (19.2)                      ; 7.5 (6.7)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 6 (6)               ; 47 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|heap_ctx                                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 21.6 (0.0)           ; 22.3 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|heap_ctx|data_rtl_0                                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 21.6 (21.6)          ; 22.3 (22.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|heap_ctx|data_rtl_0|auto_generated                                                                                                                                                                                                                                             ; dpram_l6p1                                                                                                                         ; N/A                                                                  ;
;                            |tlb_fifo_out|                                                                                                  ; 84.4 (24.4)          ; 92.3 (24.0)                      ; 8.5 (0.0)                                         ; 0.6 (0.4)                        ; 30.0 (0.0)           ; 45 (5)              ; 119 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out                                                                                                                                                                                                                                                                   ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 60.0 (0.0)           ; 68.3 (0.0)                       ; 8.5 (0.0)                                         ; 0.2 (0.0)                        ; 30.0 (0.0)           ; 40 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo                                                                                                                                                                                                                                                              ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 16.9 (16.9)          ; 18.1 (18.1)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo|ctrl                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 43.1 (11.9)          ; 50.2 (19.0)                      ; 7.3 (7.3)                                         ; 0.2 (0.2)                        ; 30.0 (0.0)           ; 6 (6)               ; 55 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo|data                                                                                                                                                                                                                                                         ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 31.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0                                                                                                                                                                                                                                              ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                               ; dpram_m6p1                                                                                                                         ; N/A                                                                  ;
;                         |l1tlb|                                                                                                            ; 244.2 (25.8)         ; 293.8 (41.3)                     ; 49.6 (15.5)                                       ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 217 (2)             ; 535 (129)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb                                                                                                                                                                                                                                                                                 ; mpf_svc_vtp_l1_lookup                                                                                                              ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 120.1 (48.0)         ; 135.2 (50.8)                     ; 15.1 (2.8)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 116 (89)            ; 186 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 72.1 (0.0)           ; 84.3 (0.0)                       ; 12.3 (0.0)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 27 (0)              ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 12.1 (12.1)          ; 14.6 (14.6)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|ctrl                                                                                                                                                                                                                                                                  ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 60.0 (18.8)          ; 69.7 (28.7)                      ; 9.7 (9.9)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 6 (6)               ; 89 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data                                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 41.0 (0.0)           ; 41.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                       ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 41.0 (41.0)          ; 41.0 (41.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                        ; dpram_j6p1                                                                                                                         ; N/A                                                                  ;
;                            |l1_caches|                                                                                                     ; 98.3 (74.7)          ; 117.3 (93.8)                     ; 19.0 (19.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (55)             ; 220 (200)                 ; 0 (0)         ; 56320             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches                                                                                                                                                                                                                                                                       ; mpf_svc_vtp_l1_caches                                                                                                              ; N/A                                                                  ;
;                               |cache2mb|                                                                                                   ; 11.8 (11.8)          ; 11.8 (11.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 10 (10)                   ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple_base                                                                                                       ; altera_emif_arch_nf_191                                              ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram|ram|data                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23552             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated                                                                                                                                                                                                                                  ; altsyncram_hof1                                                                                                                    ; N/A                                                                  ;
;                               |cache4kb|                                                                                                   ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 10 (10)                   ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram|ram|data                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram|ram|data|auto_generated                                                                                                                                                                                                                                  ; altsyncram_gof1                                                                                                                    ; N/A                                                                  ;
;                      |v_to_p.vtp_l2|                                                                                                       ; 1335.3 (76.2)        ; 1529.3 (76.6)                    ; 200.0 (0.5)                                       ; 6.0 (0.0)                        ; 170.0 (0.0)          ; 1370 (52)           ; 2612 (133)                ; 0 (0)         ; 229376            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2                                                                                                                                                                                                                                                                                        ; mpf_svc_vtp_l2                                                                                                                     ; N/A                                                                  ;
;                         |arb|                                                                                                              ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|arb                                                                                                                                                                                                                                                                                    ; cci_mpf_prim_arb_rr                                                                                                                ; N/A                                                                  ;
;                         |do_pt_walk|                                                                                                       ; 97.6 (25.6)          ; 121.9 (44.4)                     ; 25.3 (19.0)                                       ; 1.0 (0.2)                        ; 30.0 (0.0)           ; 23 (4)              ; 233 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk                                                                                                                                                                                                                                                                             ; mpf_svc_vtp_do_pt_walk                                                                                                             ; N/A                                                                  ;
;                            |merged_fifo|                                                                                                   ; 72.0 (22.7)          ; 77.5 (22.2)                      ; 6.3 (0.0)                                         ; 0.8 (0.5)                        ; 30.0 (0.0)           ; 19 (2)              ; 106 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo                                                                                                                                                                                                                                                                 ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                               |fifo|                                                                                                       ; 49.3 (0.0)           ; 55.2 (0.0)                       ; 6.3 (0.0)                                         ; 0.3 (0.0)                        ; 30.0 (0.0)           ; 17 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                                  |ctrl|                                                                                                    ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|ctrl                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 41.3 (10.5)          ; 46.2 (15.5)                      ; 5.3 (5.3)                                         ; 0.3 (0.3)                        ; 30.0 (0.0)           ; 2 (2)               ; 50 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|data                                                                                                                                                                                                                                                       ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                     |data_rtl_0|                                                                                           ; 30.8 (0.0)           ; 30.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                            ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 30.8 (30.8)          ; 30.8 (30.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                             ; dpram_35p1                                                                                                                         ; N/A                                                                  ;
;                         |inp[0].in_fifo|                                                                                                   ; 53.1 (0.0)           ; 59.6 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 28 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 53.1 (0.0)           ; 59.6 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 28 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo                                                                                                                                                                                                                                                                    ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 13.9 (13.9)          ; 15.1 (15.1)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|ctrl                                                                                                                                                                                                                                                               ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 39.2 (8.0)           ; 44.5 (13.2)                      ; 5.3 (5.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 52 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|data                                                                                                                                                                                                                                                               ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.2 (0.0)           ; 31.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                    ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.2 (31.2)          ; 31.3 (31.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                     ; dpram_h6p1                                                                                                                         ; N/A                                                                  ;
;                         |inp[1].in_fifo|                                                                                                   ; 62.3 (0.0)           ; 65.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 40 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 62.3 (0.0)           ; 65.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 40 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo                                                                                                                                                                                                                                                                    ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 18.4 (18.4)          ; 18.9 (18.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo|ctrl                                                                                                                                                                                                                                                               ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 43.9 (12.6)          ; 46.2 (14.9)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 4 (4)               ; 52 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo|data                                                                                                                                                                                                                                                               ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.2 (0.0)           ; 31.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                    ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.2 (31.2)          ; 31.2 (31.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                     ; dpram_h6p1                                                                                                                         ; N/A                                                                  ;
;                         |merged_fifo|                                                                                                      ; 68.0 (22.5)          ; 77.5 (22.5)                      ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 15 (2)              ; 103 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo                                                                                                                                                                                                                                                                            ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 45.3 (0.0)           ; 55.0 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (0)              ; 59 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo                                                                                                                                                                                                                                                                       ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 5.8 (5.8)            ; 6.3 (6.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|ctrl                                                                                                                                                                                                                                                                  ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 39.5 (9.0)           ; 48.6 (18.1)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 1 (1)               ; 48 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|data                                                                                                                                                                                                                                                                  ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|data|data_rtl_0                                                                                                                                                                                                                                                       ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                        ; dpram_u4p1                                                                                                                         ; N/A                                                                  ;
;                         |processed_reqs|                                                                                                   ; 70.8 (22.8)          ; 81.7 (22.8)                      ; 10.9 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (3)              ; 112 (44)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 47.2 (0.0)           ; 58.8 (0.0)                       ; 11.6 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 21 (0)              ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo                                                                                                                                                                                                                                                                    ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 9.0 (9.0)            ; 10.8 (10.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|ctrl                                                                                                                                                                                                                                                               ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 38.2 (7.2)           ; 48.0 (16.8)                      ; 9.7 (9.6)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 2 (2)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|data                                                                                                                                                                                                                                                               ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 31.0 (0.0)           ; 31.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|data|data_rtl_0                                                                                                                                                                                                                                                    ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 31.0 (31.0)          ; 31.2 (31.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                     ; dpram_e6p1                                                                                                                         ; N/A                                                                  ;
;                         |processed_rsps|                                                                                                   ; 60.6 (21.6)          ; 71.2 (21.5)                      ; 11.1 (0.0)                                        ; 0.5 (0.1)                        ; 20.0 (0.0)           ; 23 (3)              ; 105 (41)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps                                                                                                                                                                                                                                                                         ; cci_mpf_prim_fifo_lutram                                                                                                           ; N/A                                                                  ;
;                            |fifo|                                                                                                          ; 38.7 (0.0)           ; 49.7 (0.0)                       ; 11.3 (0.0)                                        ; 0.4 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo                                                                                                                                                                                                                                                                    ; cci_mpf_prim_fifo_lutram_base                                                                                                      ; N/A                                                                  ;
;                               |ctrl|                                                                                                       ; 9.2 (9.2)            ; 9.8 (9.8)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo|ctrl                                                                                                                                                                                                                                                               ; cci_mpf_prim_fifo_lutram_ctrl                                                                                                      ; N/A                                                                  ;
;                               |data|                                                                                                       ; 29.5 (8.4)           ; 39.9 (18.9)                      ; 10.6 (10.6)                                       ; 0.2 (0.1)                        ; 20.0 (0.0)           ; 2 (2)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo|data                                                                                                                                                                                                                                                               ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                                  |data_rtl_0|                                                                                              ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo|data|data_rtl_0                                                                                                                                                                                                                                                    ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 21.0 (21.0)          ; 21.0 (21.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 20.0 (20.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo|data|data_rtl_0|auto_generated                                                                                                                                                                                                                                     ; dpram_b6p1                                                                                                                         ; N/A                                                                  ;
;                         |tlb|                                                                                                              ; 844.7 (16.2)         ; 973.6 (30.4)                     ; 133.5 (14.3)                                      ; 4.5 (0.1)                        ; 0.0 (0.0)            ; 1159 (4)            ; 1780 (79)                 ; 0 (0)         ; 229376            ; 16    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb                                                                                                                                                                                                                                                                                    ; mpf_svc_vtp_multi_size_tlb                                                                                                         ; N/A                                                                  ;
;                            |tlb2mb|                                                                                                        ; 368.8 (171.0)        ; 413.3 (210.2)                    ; 46.1 (39.8)                                       ; 1.7 (0.7)                        ; 0.0 (0.0)            ; 506 (143)           ; 738 (540)                 ; 0 (0)         ; 96256             ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb                                                                                                                                                                                                                                                                             ; mpf_svc_vtp_l2_tlb                                                                                                                 ; N/A                                                                  ;
;                               |drop_duplicate_fills|                                                                                       ; 61.9 (61.9)          ; 66.5 (66.5)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 141 (141)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|drop_duplicate_fills                                                                                                                                                                                                                                                        ; mpf_svc_vtp_l2_tlb_drop_dups                                                                                                       ; N/A                                                                  ;
;                               |gen_tlb_way[0].tlb|                                                                                         ; 34.2 (34.2)          ; 33.8 (33.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 67 (67)             ; 10 (10)                   ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_jof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[1].tlb|                                                                                         ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 10 (10)                   ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_jof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[2].tlb|                                                                                         ; 30.0 (30.0)          ; 33.6 (33.6)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 10 (10)                   ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_jof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[3].tlb|                                                                                         ; 34.0 (34.0)          ; 33.5 (33.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 67 (67)             ; 10 (10)                   ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24064             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_jof1                                                                                                                    ; N/A                                                                  ;
;                               |repl|                                                                                                       ; 8.5 (2.0)            ; 9.0 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (4)              ; 17 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|repl                                                                                                                                                                                                                                                                        ; cci_mpf_prim_repl_random                                                                                                           ; N/A                                                                  ;
;                                  |lfsr|                                                                                                    ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|repl|lfsr                                                                                                                                                                                                                                                                   ; cci_mpf_prim_lfsr12                                                                                                                ; N/A                                                                  ;
;                            |tlb4kb|                                                                                                        ; 459.6 (213.5)        ; 530.0 (281.8)                    ; 73.1 (68.4)                                       ; 2.7 (0.2)                        ; 0.0 (0.0)            ; 649 (198)           ; 963 (720)                 ; 0 (0)         ; 133120            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb                                                                                                                                                                                                                                                                             ; mpf_svc_vtp_l2_tlb                                                                                                                 ; N/A                                                                  ;
;                               |drop_duplicate_fills|                                                                                       ; 78.4 (78.4)          ; 87.2 (87.2)                      ; 9.8 (9.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 186 (186)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|drop_duplicate_fills                                                                                                                                                                                                                                                        ; mpf_svc_vtp_l2_tlb_drop_dups                                                                                                       ; N/A                                                                  ;
;                               |gen_tlb_way[0].tlb|                                                                                         ; 34.3 (34.3)          ; 33.8 (33.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 85 (85)             ; 10 (10)                   ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_iof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[1].tlb|                                                                                         ; 34.0 (34.0)          ; 38.2 (38.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 10 (10)                   ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_iof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[2].tlb|                                                                                         ; 36.6 (36.6)          ; 39.2 (39.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 10 (10)                   ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_iof1                                                                                                                    ; N/A                                                                  ;
;                               |gen_tlb_way[3].tlb|                                                                                         ; 41.7 (41.7)          ; 41.2 (41.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 85 (85)             ; 10 (10)                   ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb|ram                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                     |ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb|ram|ram                                                                                                                                                                                                                                                  ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                        |data|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb|ram|ram|data                                                                                                                                                                                                                                             ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                           |auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 33280             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb|ram|ram|data|auto_generated                                                                                                                                                                                                                              ; altsyncram_iof1                                                                                                                    ; N/A                                                                  ;
;                               |repl|                                                                                                       ; 9.2 (2.3)            ; 8.8 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 17 (4)              ; 17 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|repl                                                                                                                                                                                                                                                                        ; cci_mpf_prim_repl_random                                                                                                           ; N/A                                                                  ;
;                                  |lfsr|                                                                                                    ; 6.8 (6.8)            ; 6.5 (6.5)                        ; 0.2 (0.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|repl|lfsr                                                                                                                                                                                                                                                                   ; cci_mpf_prim_lfsr12                                                                                                                ; N/A                                                                  ;
;                      |v_to_p.walker|                                                                                                       ; 1062.9 (230.2)       ; 1267.2 (318.3)                   ; 210.2 (89.6)                                      ; 5.8 (1.5)                        ; 160.0 (0.0)          ; 842 (221)           ; 2368 (673)                ; 0 (0)         ; 87040             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker                                                                                                                                                                                                                                                                                        ; mpf_svc_vtp_pt_walk                                                                                                                ; N/A                                                                  ;
;                         |cache|                                                                                                            ; 214.1 (188.2)        ; 263.7 (222.1)                    ; 51.7 (35.8)                                       ; 2.1 (1.9)                        ; 0.0 (0.0)            ; 58 (46)             ; 570 (466)                 ; 0 (0)         ; 87040             ; 5     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache                                                                                                                                                                                                                                                                                  ; mpf_svc_vtp_pt_walk_cache                                                                                                          ; N/A                                                                  ;
;                            |data|                                                                                                          ; 9.8 (0.0)            ; 20.6 (0.0)                       ; 11.0 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 50 (0)                    ; 0 (0)         ; 77824             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data                                                                                                                                                                                                                                                                             ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 9.8 (9.8)            ; 20.6 (20.6)                      ; 11.0 (11.0)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 50 (50)                   ; 0 (0)         ; 77824             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram                                                                                                                                                                                                                                                                         ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                  |data|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram|data                                                                                                                                                                                                                                                                    ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                     |auto_generated|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 77824             ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram|data|auto_generated                                                                                                                                                                                                                                                     ; altsyncram_guf1                                                                                                                    ; N/A                                                                  ;
;                            |tag|                                                                                                           ; 16.1 (6.2)           ; 21.1 (6.5)                       ; 4.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 54 (9)                    ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag                                                                                                                                                                                                                                                                              ; cci_mpf_prim_ram_simple_init                                                                                                       ; N/A                                                                  ;
;                               |ram|                                                                                                        ; 9.9 (0.0)            ; 14.6 (0.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 45 (0)                    ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag|ram                                                                                                                                                                                                                                                                          ; cci_mpf_prim_ram_simple                                                                                                            ; N/A                                                                  ;
;                                  |ram|                                                                                                     ; 9.9 (9.9)            ; 14.6 (14.6)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 45 (45)                   ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag|ram|ram                                                                                                                                                                                                                                                                      ; cci_mpf_prim_ram_simple_base                                                                                                       ; N/A                                                                  ;
;                                     |data|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag|ram|ram|data                                                                                                                                                                                                                                                                 ; altsyncram                                                                                                                         ; N/A                                                                  ;
;                                        |auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag|ram|ram|data|auto_generated                                                                                                                                                                                                                                                  ; altsyncram_mof1                                                                                                                    ; N/A                                                                  ;
;                         |rd_with_prefetch|                                                                                                 ; 618.5 (365.6)        ; 685.2 (429.7)                    ; 68.8 (66.0)                                       ; 2.2 (2.0)                        ; 160.0 (0.0)          ; 563 (525)           ; 1125 (806)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch                                                                                                                                                                                                                                                                       ; mpf_svc_vtp_pt_walk_reader                                                                                                         ; N/A                                                                  ;
;                            |pick_rr|                                                                                                       ; 19.8 (19.8)          ; 19.8 (19.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pick_rr                                                                                                                                                                                                                                                               ; cci_mpf_prim_arb_rr                                                                                                                ; N/A                                                                  ;
;                            |pref_data|                                                                                                     ; 232.3 (71.5)         ; 235.7 (74.6)                     ; 3.6 (3.3)                                         ; 0.2 (0.2)                        ; 160.0 (0.0)          ; 2 (2)               ; 311 (308)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pref_data                                                                                                                                                                                                                                                             ; cci_mpf_prim_lutram                                                                                                                ; N/A                                                                  ;
;                               |data_rtl_0|                                                                                                 ; 160.8 (0.0)          ; 161.1 (0.0)                      ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pref_data|data_rtl_0                                                                                                                                                                                                                                                  ; altdpram                                                                                                                           ; N/A                                                                  ;
;                                  |auto_generated|                                                                                          ; 160.8 (160.8)        ; 161.1 (161.1)                    ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 160.0 (160.0)        ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pref_data|data_rtl_0|auto_generated                                                                                                                                                                                                                                   ; dpram_a9q1                                                                                                                         ; N/A                                                                  ;
;             |platform_shim_ccip|                                                                                                           ; 1110.6 (0.0)         ; 1776.1 (0.0)                     ; 669.7 (0.0)                                       ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 313 (0)             ; 5017 (0)                  ; 0 (0)         ; 233344            ; 29    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip                                                                                                                                                                                                                                                                                                        ; platform_shim_ccip                                                                                                                 ; N/A                                                                  ;
;                |c.ccip_async_shim|                                                                                                         ; 658.8 (473.6)        ; 1053.7 (771.8)                   ; 398.1 (299.8)                                     ; 3.1 (1.6)                        ; 0.0 (0.0)            ; 312 (21)            ; 2763 (2284)               ; 0 (0)         ; 233344            ; 29    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim                                                                                                                                                                                                                                                                                      ; platform_utils_ccip_async_shim                                                                                                     ; N/A                                                                  ;
;                   |c0req_credit_counter|                                                                                                   ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0req_credit_counter                                                                                                                                                                                                                                                                 ; platform_utils_ccip_c0_active_cnt                                                                                                  ; N/A                                                                  ;
;                   |c0rx_afifo|                                                                                                             ; 47.2 (0.0)           ; 73.9 (0.0)                       ; 26.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 104 (0)                   ; 0 (0)         ; 183296            ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo                                                                                                                                                                                                                                                                           ; platform_utils_dc_fifo                                                                                                             ; N/A                                                                  ;
;                      |dcfifo_component|                                                                                                    ; 47.2 (0.0)           ; 73.9 (0.0)                       ; 26.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 104 (0)                   ; 0 (0)         ; 183296            ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component                                                                                                                                                                                                                                                          ; dcfifo                                                                                                                             ; N/A                                                                  ;
;                         |auto_generated|                                                                                                   ; 47.2 (6.3)           ; 73.9 (16.8)                      ; 26.7 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (8)              ; 104 (34)                  ; 0 (0)         ; 183296            ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated                                                                                                                                                                                                                                           ; dcfifo_g362                                                                                                                        ; N/A                                                                  ;
;                            |fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 183296            ; 9     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                  ; altsyncram_8qf1                                                                                                                    ; N/A                                                                  ;
;                            |rdaclr|                                                                                                        ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |rdemp_eq_comp_lsb_mux|                                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdemp_eq_comp_msb_mux|                                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdptr_g1p|                                                                                                     ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_dg9                                                                                                                  ; N/A                                                                  ;
;                            |rs_dgwp|                                                                                                       ; 0.4 (0.0)            ; 10.0 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                   ; alt_synch_pipe_hho                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.4 (0.4)            ; 10.0 (10.0)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_27c                                                                                                                        ; N/A                                                                  ;
;                            |wraclr|                                                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wraclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb|                                                                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                                                                                        ; cmpr_jf8                                                                                                                           ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb_mux|                                                                                        ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrfull_eq_comp_msb_mux|                                                                                        ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrptr_g1p|                                                                                                     ; 11.1 (11.1)          ; 12.1 (12.1)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_9ue                                                                                                                  ; N/A                                                                  ;
;                            |ws_dgrp|                                                                                                       ; 0.7 (0.0)            ; 8.8 (0.0)                        ; 8.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                   ; alt_synch_pipe_hho                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.7 (0.7)            ; 8.8 (8.8)                        ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_27c                                                                                                                        ; N/A                                                                  ;
;                   |c0tx_afifo|                                                                                                             ; 31.5 (0.2)           ; 43.8 (0.2)                       ; 12.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 81 (1)                    ; 0 (0)         ; 2368              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo                                                                                                                                                                                                                                                                           ; platform_utils_dc_fifo                                                                                                             ; N/A                                                                  ;
;                      |dcfifo_component|                                                                                                    ; 31.2 (0.0)           ; 43.5 (0.0)                       ; 12.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 80 (0)                    ; 0 (0)         ; 2368              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component                                                                                                                                                                                                                                                          ; dcfifo                                                                                                                             ; N/A                                                                  ;
;                         |auto_generated|                                                                                                   ; 31.2 (7.3)           ; 43.5 (12.4)                      ; 12.8 (5.2)                                        ; 0.5 (0.1)                        ; 0.0 (0.0)            ; 49 (11)             ; 80 (28)                   ; 0 (0)         ; 2368              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated                                                                                                                                                                                                                                           ; dcfifo_5s52                                                                                                                        ; N/A                                                                  ;
;                            |fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2368              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                  ; altsyncram_umf1                                                                                                                    ; N/A                                                                  ;
;                            |rdaclr|                                                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |rdemp_eq_comp_lsb_mux|                                                                                         ; 1.3 (1.3)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdemp_eq_comp_msb_mux|                                                                                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdptr_g1p|                                                                                                     ; 5.9 (5.9)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_2f9                                                                                                                  ; N/A                                                                  ;
;                            |rs_dgwp|                                                                                                       ; 0.0 (0.0)            ; 3.7 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                   ; alt_synch_pipe_6go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe10|                                                                                                  ; 0.0 (0.0)            ; 3.7 (3.7)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe10                                                                                                                                                                                                                         ; dffpipe_n5c                                                                                                                        ; N/A                                                                  ;
;                            |wraclr|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wraclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb_mux|                                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrfull_eq_comp_msb_mux|                                                                                        ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrptr_g1p|                                                                                                     ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_use                                                                                                                  ; N/A                                                                  ;
;                            |wrptr_g_gray2bin|                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                          ; a_gray2bin_a79                                                                                                                     ; N/A                                                                  ;
;                            |ws_brp|                                                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                                    ; dffpipe_m5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_bwp|                                                                                                        ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                                    ; dffpipe_m5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_dgrp|                                                                                                       ; 0.5 (0.0)            ; 4.7 (0.0)                        ; 4.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                   ; alt_synch_pipe_6go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe10|                                                                                                  ; 0.5 (0.5)            ; 4.7 (4.7)                        ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                                                                                         ; dffpipe_n5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_dgrp_gray2bin|                                                                                              ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                          ; a_gray2bin_a79                                                                                                                     ; N/A                                                                  ;
;                   |c1req_credit_counter|                                                                                                   ; 6.6 (6.6)            ; 6.6 (6.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1req_credit_counter                                                                                                                                                                                                                                                                 ; platform_utils_ccip_c1_active_cnt                                                                                                  ; N/A                                                                  ;
;                   |c1rx_afifo|                                                                                                             ; 26.8 (0.0)           ; 48.4 (0.0)                       ; 22.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 95 (0)                    ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo                                                                                                                                                                                                                                                                           ; platform_utils_dc_fifo                                                                                                             ; N/A                                                                  ;
;                      |dcfifo_component|                                                                                                    ; 26.8 (0.0)           ; 48.4 (0.0)                       ; 22.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 95 (0)                    ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component                                                                                                                                                                                                                                                          ; dcfifo                                                                                                                             ; N/A                                                                  ;
;                         |auto_generated|                                                                                                   ; 26.8 (3.8)           ; 48.4 (12.9)                      ; 22.1 (9.4)                                        ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 42 (6)              ; 95 (31)                   ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated                                                                                                                                                                                                                                           ; dcfifo_1u52                                                                                                                        ; N/A                                                                  ;
;                            |fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                  ; altsyncram_2nf1                                                                                                                    ; N/A                                                                  ;
;                            |rdaclr|                                                                                                        ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |rdemp_eq_comp_lsb_mux|                                                                                         ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdemp_eq_comp_msb_mux|                                                                                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdptr_g1p|                                                                                                     ; 7.1 (7.1)            ; 7.1 (7.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_5f9                                                                                                                  ; N/A                                                                  ;
;                            |rs_dgwp|                                                                                                       ; 0.4 (0.0)            ; 6.5 (0.0)                        ; 6.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                   ; alt_synch_pipe_9go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.4 (0.4)            ; 6.5 (6.5)                        ; 6.3 (6.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_r5c                                                                                                                        ; N/A                                                                  ;
;                            |wraclr|                                                                                                        ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wraclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb|                                                                                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                                                                                        ; cmpr_jf8                                                                                                                           ; N/A                                                                  ;
;                            |wrptr_g1p|                                                                                                     ; 7.2 (7.2)            ; 7.7 (7.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_1te                                                                                                                  ; N/A                                                                  ;
;                            |ws_dgrp|                                                                                                       ; 0.5 (0.0)            ; 7.6 (0.0)                        ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                   ; alt_synch_pipe_9go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.5 (0.5)            ; 7.6 (7.6)                        ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_r5c                                                                                                                        ; N/A                                                                  ;
;                   |c1tx_afifo|                                                                                                             ; 37.5 (0.4)           ; 57.1 (0.4)                       ; 20.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 59 (1)              ; 97 (1)                    ; 0 (0)         ; 37888             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo                                                                                                                                                                                                                                                                           ; platform_utils_dc_fifo                                                                                                             ; N/A                                                                  ;
;                      |dcfifo_component|                                                                                                    ; 37.0 (0.0)           ; 56.7 (0.0)                       ; 20.2 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 96 (0)                    ; 0 (0)         ; 37888             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component                                                                                                                                                                                                                                                          ; dcfifo                                                                                                                             ; N/A                                                                  ;
;                         |auto_generated|                                                                                                   ; 37.0 (8.3)           ; 56.7 (17.4)                      ; 20.2 (9.3)                                        ; 0.5 (0.1)                        ; 0.0 (0.0)            ; 58 (13)             ; 96 (32)                   ; 0 (0)         ; 37888             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated                                                                                                                                                                                                                                           ; dcfifo_mv52                                                                                                                        ; N/A                                                                  ;
;                            |fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 37888             ; 15    ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                  ; altsyncram_aqf1                                                                                                                    ; N/A                                                                  ;
;                            |rdaclr|                                                                                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |rdemp_eq_comp_lsb_mux|                                                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdemp_eq_comp_msb_mux|                                                                                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdptr_g1p|                                                                                                     ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_3f9                                                                                                                  ; N/A                                                                  ;
;                            |rs_dgwp|                                                                                                       ; 0.9 (0.0)            ; 4.2 (0.0)                        ; 3.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                   ; alt_synch_pipe_7go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.9 (0.9)            ; 4.2 (4.2)                        ; 3.6 (3.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_p5c                                                                                                                        ; N/A                                                                  ;
;                            |wraclr|                                                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wraclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb_mux|                                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrfull_eq_comp_msb_mux|                                                                                        ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrptr_g1p|                                                                                                     ; 5.9 (5.9)            ; 7.3 (7.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_vse                                                                                                                  ; N/A                                                                  ;
;                            |wrptr_g_gray2bin|                                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                          ; a_gray2bin_b79                                                                                                                     ; N/A                                                                  ;
;                            |ws_brp|                                                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                                    ; dffpipe_o5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_bwp|                                                                                                        ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                                    ; dffpipe_o5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_dgrp|                                                                                                       ; 0.5 (0.0)            ; 6.7 (0.0)                        ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                   ; alt_synch_pipe_7go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.5 (0.5)            ; 6.7 (6.7)                        ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_p5c                                                                                                                        ; N/A                                                                  ;
;                            |ws_dgrp_gray2bin|                                                                                              ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                          ; a_gray2bin_b79                                                                                                                     ; N/A                                                                  ;
;                   |c2tx_afifo|                                                                                                             ; 28.2 (0.0)           ; 45.3 (0.0)                       ; 17.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 77 (0)                    ; 0 (0)         ; 4672              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo                                                                                                                                                                                                                                                                           ; platform_utils_dc_fifo                                                                                                             ; N/A                                                                  ;
;                      |dcfifo_component|                                                                                                    ; 28.2 (0.0)           ; 45.3 (0.0)                       ; 17.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 77 (0)                    ; 0 (0)         ; 4672              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component                                                                                                                                                                                                                                                          ; dcfifo                                                                                                                             ; N/A                                                                  ;
;                         |auto_generated|                                                                                                   ; 28.2 (6.1)           ; 45.3 (12.4)                      ; 17.0 (6.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (7)              ; 77 (25)                   ; 0 (0)         ; 4672              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated                                                                                                                                                                                                                                           ; dcfifo_as52                                                                                                                        ; N/A                                                                  ;
;                            |fifo_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4672              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                                  ; altsyncram_vmf1                                                                                                                    ; N/A                                                                  ;
;                            |rdaclr|                                                                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdaclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |rdemp_eq_comp_lsb_mux|                                                                                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdemp_eq_comp_msb_mux|                                                                                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                                                                                     ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |rdptr_g1p|                                                                                                     ; 7.0 (7.0)            ; 7.8 (7.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_3f9                                                                                                                  ; N/A                                                                  ;
;                            |rs_dgwp|                                                                                                       ; 0.0 (0.0)            ; 5.2 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                                   ; alt_synch_pipe_7go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.0 (0.0)            ; 5.2 (5.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_p5c                                                                                                                        ; N/A                                                                  ;
;                            |wraclr|                                                                                                        ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wraclr                                                                                                                                                                                                                                    ; dffpipe_c5f                                                                                                                        ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb|                                                                                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                                                                                        ; cmpr_if8                                                                                                                           ; N/A                                                                  ;
;                            |wrfull_eq_comp_lsb_mux|                                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrfull_eq_comp_msb_mux|                                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                                                                                    ; mux_rba                                                                                                                            ; N/A                                                                  ;
;                            |wrptr_g1p|                                                                                                     ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                                 ; a_graycounter_vse                                                                                                                  ; N/A                                                                  ;
;                            |ws_dgrp|                                                                                                       ; 0.3 (0.0)            ; 5.7 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                                   ; alt_synch_pipe_7go                                                                                                                 ; N/A                                                                  ;
;                               |dffpipe9|                                                                                                   ; 0.3 (0.3)            ; 5.7 (5.7)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe9                                                                                                                                                                                                                          ; dffpipe_p5c                                                                                                                        ; N/A                                                                  ;
;                |c.ccip_pre_cross_reg|                                                                                                      ; 239.8 (239.8)        ; 386.4 (386.4)                    ; 146.9 (146.9)                                     ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 1127 (1127)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_pre_cross_reg                                                                                                                                                                                                                                                                                   ; platform_utils_ccip_reg                                                                                                            ; N/A                                                                  ;
;                |ccip_reg|                                                                                                                  ; 212.0 (212.0)        ; 335.9 (335.9)                    ; 124.7 (124.7)                                     ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 1127 (1127)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|ccip_reg                                                                                                                                                                                                                                                                                               ; platform_utils_ccip_reg                                                                                                            ; N/A                                                                  ;
;    |mem|                                                                                                                                   ; 2617.7 (61.9)        ; 2182.5 (56.9)                    ; 0.0 (0.0)                                         ; 435.2 (5.0)                      ; 20.0 (0.0)           ; 1415 (112)          ; 3817 (16)                 ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 6 (0)  ; mem                                                                                                                                                                                                                                                                                                                                                                         ; emif_ddr4                                                                                                                          ; altera_work                                                          ;
;       |ddr4a|                                                                                                                              ; 18.8 (0.0)           ; 16.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4a                                                                                                                                                                                                                                                                                                                                                                   ; emif_ddr4_ddr4a                                                                                                                    ; emif_ddr4_ddr4a                                                      ;
;          |ddr4a|                                                                                                                           ; 18.8 (0.0)           ; 16.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4a|ddr4a                                                                                                                                                                                                                                                                                                                                                             ; emif_ddr4_ddr4a_altera_emif_1910_vevvw5i                                                                                           ; altera_emif_1910                                                     ;
;             |arch|                                                                                                                         ; 18.8 (0.0)           ; 16.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4a|ddr4a|arch                                                                                                                                                                                                                                                                                                                                                        ; emif_ddr4_ddr4a_altera_emif_arch_nf_191_4vzb73y                                                                                    ; altera_emif_arch_nf_191                                              ;
;                |arch_inst|                                                                                                                 ; 18.8 (0.0)           ; 16.8 (0.0)                       ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst                                                                                                                                                                                                                                                                                                                                              ; emif_ddr4_ddr4a_altera_emif_arch_nf_191_4vzb73y_top                                                                                ; altera_emif_arch_nf_191                                              ;
;                   |bufs_inst|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst                                                                                                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_bufs                                                                                                           ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[0].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[10].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[11].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[12].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[13].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[14].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[15].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[16].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[1].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[2].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[3].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[4].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[5].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[6].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[7].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[8].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[9].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_act_n.inst[0].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_alert_n.inst[0].b|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_buf_udir_se_i                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ba.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ba.inst[1].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_bg.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ck.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_df_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_cke.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_cs_n.inst[0].b|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                                                                                                                             ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[0].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[1].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[2].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[3].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[4].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[5].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[6].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[7].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[10].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[11].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[12].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[13].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[14].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[15].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[16].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[17].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[18].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[19].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[1].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[20].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[21].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[22].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[23].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[24].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[25].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[26].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[27].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[28].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[29].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[2].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[30].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[31].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[32].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[33].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[34].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[35].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[36].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[37].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[38].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[39].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[3].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[40].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[41].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[42].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[43].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[44].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[45].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[46].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[47].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[48].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[49].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[4].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[50].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[51].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[52].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[53].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[54].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[55].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[56].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[57].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[58].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[59].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[5].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[60].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[61].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[62].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[63].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[6].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[7].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[8].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[9].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[1].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[2].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[3].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[4].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[5].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[6].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[7].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_odt.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_par.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_reset_n.inst[0].b|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                   |io_tiles_wrap_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                                                                                                                           ; altera_emif_arch_nf_io_tiles_wrap                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |io_tiles_inst|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                                                                                                                             ; altera_emif_arch_nf_io_tiles                                                                                                       ; altera_emif_arch_nf_191                                              ;
;                   |non_hps.core_clks_rsts_inst|                                                                                            ; 16.5 (16.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|non_hps.core_clks_rsts_inst                                                                                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_core_clks_rsts                                                                                                 ; altera_emif_arch_nf_191                                              ;
;                   |oct_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|oct_inst                                                                                                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_oct                                                                                                            ; altera_emif_arch_nf_191                                              ;
;                   |pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (3)  ; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst                                                                                                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_pll                                                                                                            ; altera_emif_arch_nf_191                                              ;
;                   |seq_if_inst|                                                                                                            ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|seq_if_inst                                                                                                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_seq_if                                                                                                         ; altera_emif_arch_nf_191                                              ;
;                      |afi_cal_fail_sync_inst|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; altera_emif_arch_nf_191                                              ;
;                      |afi_cal_success_sync_inst|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a|ddr4a|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                                                      ; altera_emif_arch_nf_191                                              ;
;       |ddr4a_avmm_chkr|                                                                                                                    ; 334.8 (334.8)        ; 304.6 (304.6)                    ; 0.0 (0.0)                                         ; 30.2 (30.2)                      ; 0.0 (0.0)            ; 684 (684)           ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_avmm_chkr                                                                                                                                                                                                                                                                                                                                                         ; avmm_chkr                                                                                                                          ; altera_work                                                          ;
;       |ddr4a_bridge|                                                                                                                       ; 872.4 (0.0)          ; 720.4 (0.0)                      ; 0.0 (0.0)                                         ; 152.0 (0.0)                      ; 0.0 (0.0)            ; 1 (0)               ; 1737 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_bridge                                                                                                                                                                                                                                                                                                                                                            ; ddr_avmm_bridge                                                                                                                    ; altera_work                                                          ;
;          |ddr_avmm_bridge|                                                                                                                 ; 872.4 (872.4)        ; 720.4 (720.4)                    ; 0.0 (0.0)                                         ; 152.0 (152.0)                    ; 0.0 (0.0)            ; 1 (1)               ; 1737 (1737)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_bridge|ddr_avmm_bridge                                                                                                                                                                                                                                                                                                                                            ; custom_altera_avalon_mm_bridge                                                                                                     ; altera_work                                                          ;
;       |ddr4a_clear_en_sync|                                                                                                                ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_clear_en_sync                                                                                                                                                                                                                                                                                                                                                     ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_clear_en_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |ddr4a_error_clear_sync|                                                                                                             ; 2.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_error_clear_sync                                                                                                                                                                                                                                                                                                                                                  ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 2.5 (2.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4a_error_clear_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |ddr4b|                                                                                                                              ; 62.2 (0.0)           ; 56.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 127 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4b                                                                                                                                                                                                                                                                                                                                                                   ; emif_ddr4_ddr4b                                                                                                                    ; emif_ddr4_ddr4b                                                      ;
;          |ddr4b|                                                                                                                           ; 62.2 (0.0)           ; 56.2 (0.0)                       ; 0.0 (0.0)                                         ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 127 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4b|ddr4b                                                                                                                                                                                                                                                                                                                                                             ; emif_ddr4_ddr4b_altera_emif_1910_hijnshi                                                                                           ; altera_emif_1910                                                     ;
;             |arch|                                                                                                                         ; 7.2 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4b|ddr4b|arch                                                                                                                                                                                                                                                                                                                                                        ; emif_ddr4_ddr4b_altera_emif_arch_nf_191_4xsx6xa                                                                                    ; altera_emif_arch_nf_191                                              ;
;                |arch_inst|                                                                                                                 ; 7.2 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst                                                                                                                                                                                                                                                                                                                                              ; emif_ddr4_ddr4b_altera_emif_arch_nf_191_4xsx6xa_top                                                                                ; altera_emif_arch_nf_191                                              ;
;                   |bufs_inst|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst                                                                                                                                                                                                                                                                                                                                    ; altera_emif_arch_nf_bufs                                                                                                           ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[0].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[10].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[11].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[12].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[13].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[14].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[15].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[16].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[1].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[2].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[3].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[4].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[5].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[6].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[7].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[8].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_a.inst[9].b|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                                                                                                                                                                                                ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_act_n.inst[0].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_alert_n.inst[0].b|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_buf_udir_se_i                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ba.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ba.inst[1].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_bg.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_ck.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_udir_df_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_cke.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_cs_n.inst[0].b|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                                                                                                                                                                                             ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[0].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[1].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[2].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[3].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[4].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[5].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[6].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dbi_n.inst[7].b|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                                                                                                                                                                                                                            ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[0].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[10].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[11].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[12].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[13].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[14].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[15].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[16].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[17].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[18].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[19].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[1].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[20].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[21].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[22].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[23].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[24].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[25].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[26].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[27].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[28].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[29].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[2].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[30].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[31].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[32].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[33].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[34].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[35].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[36].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[37].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[38].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[39].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[3].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[40].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[41].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[42].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[43].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[44].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[45].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[46].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[47].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[48].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[49].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[4].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[50].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[51].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[52].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[53].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[54].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[55].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[56].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[57].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[58].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[59].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[5].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[60].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[61].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[62].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[63].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[6].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[7].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[8].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dq.inst[9].b|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                                                                                                                                                                                               ; altera_emif_arch_nf_buf_bdir_se                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[1].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[2].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[3].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[4].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[5].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[6].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_dqs.inst[7].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_bdir_df                                                                                                    ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_odt.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_par.inst[0].b|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                                                                                                                                                                                              ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |gen_mem_reset_n.inst[0].b|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                                                                                                                                                                                          ; altera_emif_arch_nf_buf_udir_se_o                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                   |io_aux_inst|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|io_aux_inst                                                                                                                                                                                                                                                                                                                                  ; emif_ddr4_ddr4b_altera_emif_arch_nf_191_4xsx6xa_io_aux                                                                             ; altera_emif_arch_nf_191                                              ;
;                   |io_tiles_wrap_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                                                                                                                                                                                           ; altera_emif_arch_nf_io_tiles_wrap                                                                                                  ; altera_emif_arch_nf_191                                              ;
;                      |io_tiles_inst|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                                                                                                                                                                                             ; altera_emif_arch_nf_io_tiles                                                                                                       ; altera_emif_arch_nf_191                                              ;
;                   |non_hps.core_clks_rsts_inst|                                                                                            ; 3.5 (3.5)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|non_hps.core_clks_rsts_inst                                                                                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_core_clks_rsts                                                                                                 ; altera_emif_arch_nf_191                                              ;
;                   |oct_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|oct_inst                                                                                                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_oct                                                                                                            ; altera_emif_arch_nf_191                                              ;
;                   |pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 3 (3)  ; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst                                                                                                                                                                                                                                                                                                                                     ; altera_emif_arch_nf_pll                                                                                                            ; altera_emif_arch_nf_191                                              ;
;                   |seq_if_inst|                                                                                                            ; 3.7 (0.0)            ; 2.7 (0.0)                        ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|seq_if_inst                                                                                                                                                                                                                                                                                                                                  ; altera_emif_arch_nf_seq_if                                                                                                         ; altera_emif_arch_nf_191                                              ;
;                      |afi_cal_fail_sync_inst|                                                                                              ; 2.0 (2.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                                                                                      ; altera_emif_arch_nf_191                                              ;
;                      |afi_cal_success_sync_inst|                                                                                           ; 1.7 (1.7)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                                                      ; altera_emif_arch_nf_191                                              ;
;             |cal_slave_component|                                                                                                          ; 55.0 (0.0)           ; 50.5 (0.0)                       ; 0.0 (0.0)                                         ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 110 (0)                   ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component                                                                                                                                                                                                                                                                                                                                         ; emif_ddr4_ddr4b_altera_emif_cal_slave_nf_191_rmzieji                                                                               ; altera_emif_cal_slave_nf_191                                         ;
;                |ioaux_master_bridge|                                                                                                       ; 52.8 (52.8)          ; 48.3 (48.3)                      ; 0.0 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|ioaux_master_bridge                                                                                                                                                                                                                                                                                                                     ; emif_ddr4_ddr4b_altera_avalon_mm_bridge_191_x6qdesi                                                                                ; altera_avalon_mm_bridge_191                                          ;
;                |ioaux_soft_ram|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|ioaux_soft_ram                                                                                                                                                                                                                                                                                                                          ; emif_ddr4_ddr4b_altera_avalon_onchip_memory2_191_rrwlvvy                                                                           ; altera_avalon_onchip_memory2_191                                     ;
;                   |the_altsyncram|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|ioaux_soft_ram|the_altsyncram                                                                                                                                                                                                                                                                                                           ; altsyncram                                                                                                                         ; altera_avalon_onchip_memory2_191                                     ;
;                      |auto_generated|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|ioaux_soft_ram|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                            ; altsyncram_r402                                                                                                                    ; altera_avalon_onchip_memory2_191                                     ;
;                |mm_interconnect_0|                                                                                                         ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|mm_interconnect_0                                                                                                                                                                                                                                                                                                                       ; emif_ddr4_ddr4b_altera_mm_interconnect_191_dexdb4a                                                                                 ; altera_mm_interconnect_191                                           ;
;                   |ioaux_soft_ram_s1_translator|                                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|mm_interconnect_0|ioaux_soft_ram_s1_translator                                                                                                                                                                                                                                                                                          ; emif_ddr4_ddr4b_altera_merlin_slave_translator_191_x56fcki                                                                         ; altera_merlin_slave_translator_191                                   ;
;                |rst_controller|                                                                                                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|rst_controller                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                                                                                            ; altera_reset_controller_191                                          ;
;                   |alt_rst_sync_uq1|                                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b|ddr4b|cal_slave_component|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                                                                                                          ; altera_reset_controller_191                                          ;
;       |ddr4b_avmm_chkr|                                                                                                                    ; 293.7 (293.7)        ; 257.9 (257.9)                    ; 0.0 (0.0)                                         ; 35.8 (35.8)                      ; 0.0 (0.0)            ; 590 (590)           ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_avmm_chkr                                                                                                                                                                                                                                                                                                                                                         ; avmm_chkr                                                                                                                          ; altera_work                                                          ;
;       |ddr4b_bridge|                                                                                                                       ; 924.9 (0.0)          ; 727.7 (0.0)                      ; 0.0 (0.0)                                         ; 197.2 (0.0)                      ; 0.0 (0.0)            ; 1 (0)               ; 1737 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_bridge                                                                                                                                                                                                                                                                                                                                                            ; ddr_avmm_bridge                                                                                                                    ; altera_work                                                          ;
;          |ddr_avmm_bridge|                                                                                                                 ; 924.9 (924.9)        ; 727.7 (727.7)                    ; 0.0 (0.0)                                         ; 197.2 (197.2)                    ; 0.0 (0.0)            ; 1 (1)               ; 1737 (1737)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_bridge|ddr_avmm_bridge                                                                                                                                                                                                                                                                                                                                            ; custom_altera_avalon_mm_bridge                                                                                                     ; altera_work                                                          ;
;       |ddr4b_clear_en_sync|                                                                                                                ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_clear_en_sync                                                                                                                                                                                                                                                                                                                                                     ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_clear_en_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |ddr4b_error_clear_sync|                                                                                                             ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_error_clear_sync                                                                                                                                                                                                                                                                                                                                                  ; resync                                                                                                                             ; altera_work                                                          ;
;          |resync_chains[0].synchronizer|                                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ddr4b_error_clear_sync|resync_chains[0].synchronizer                                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                                                                                            ; altera_jtag_dc_streaming_191                                         ;
;       |ss_0|                                                                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ss_0                                                                                                                                                                                                                                                                                                                                                                    ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;       |ss_1|                                                                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ss_1                                                                                                                                                                                                                                                                                                                                                                    ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;       |ss_2|                                                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ss_2                                                                                                                                                                                                                                                                                                                                                                    ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;       |ss_3|                                                                                                                               ; 16.7 (16.7)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|ss_3                                                                                                                                                                                                                                                                                                                                                                    ; alt_sync_regs_m2                                                                                                                   ; altera_work                                                          ;
;       |u0|                                                                                                                                 ; 25.0 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|u0                                                                                                                                                                                                                                                                                                                                                                      ; tcm_ddr_cross                                                                                                                      ; tcm_ddr_cross                                                        ;
;          |ram_2port_0|                                                                                                                     ; 25.0 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|u0|ram_2port_0                                                                                                                                                                                                                                                                                                                                                          ; tcm_ddr_cross_ram_2port_171_m42b4sy                                                                                                ; ram_2port_171                                                        ;
;             |altera_syncram_component|                                                                                                     ; 25.0 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|u0|ram_2port_0|altera_syncram_component                                                                                                                                                                                                                                                                                                                                 ; altera_syncram                                                                                                                     ; ram_2port_171                                                        ;
;                |auto_generated|                                                                                                            ; 25.0 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|u0|ram_2port_0|altera_syncram_component|auto_generated                                                                                                                                                                                                                                                                                                                  ; altera_syncram_1iu1                                                                                                                ; ram_2port_171                                                        ;
;                   |altsyncram1|                                                                                                            ; 25.0 (25.0)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; mem|u0|ram_2port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                      ; altsyncram_ov84                                                                                                                    ; altera_work                                                          ;
;    |u0|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; u0                                                                                                                                                                                                                                                                                                                                                                          ; dcp_iopll                                                                                                                          ; dcp_iopll                                                            ;
;       |dcp_iopll|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; u0|dcp_iopll                                                                                                                                                                                                                                                                                                                                                                ; dcp_iopll_dcp_iopll                                                                                                                ; dcp_iopll_dcp_iopll                                                  ;
;          |dcp_iopll|                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; u0|dcp_iopll|dcp_iopll                                                                                                                                                                                                                                                                                                                                                      ; dcp_iopll_dcp_iopll_altera_iopll_191_bm4b3oi                                                                                       ; altera_iopll_191                                                     ;
;             |altera_iopll_i|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; u0|dcp_iopll|dcp_iopll|altera_iopll_i                                                                                                                                                                                                                                                                                                                                       ; altera_iopll                                                                                                                       ; altera_iopll_191                                                     ;
;                |twentynm_pll|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (1)  ; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll                                                                                                                                                                                                                                                                                                                          ; twentynm_iopll_ip                                                                                                                  ; altera_iopll_191                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Lock Region Constraints                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Name                                                                                                                                                                                 ; Place Region Constraint                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Route Region Constraint ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; *|ddr4b_emif_address_mux* and 18 members                                                                                                                                             ; (143, 141) to (148, 153)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; None                    ;
; fpga_top|DDR4a_read~* and 1 member                                                                                                                                                   ; (143, 60) to (148, 72)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; None                    ;
; fpga_top|inst_blue_ccip_interface_reg and 1 member                                                                                                                                   ; (102, 0) to (111, 2); (134, 0) to (150, 8); (0, 0) to (16, 223); (17, 72) to (21, 118)                                                                                                                                                                                                                                                                                                                                                                                                                                        ; None                    ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg2[0] and 15 members  ; (110, 1) to (110, 1)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; None                    ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg2[16] and 15 members ; (111, 1) to (111, 1)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; None                    ;
; fpga_top|inst_green_bs                                                                                                                                                               ; (112, 0) to (133, 2); (151, 0) to (224, 8); (17, 0) to (101, 71); (102, 3) to (133, 71); (143, 9) to (224, 31); (134, 9) to (142, 71); (149, 32) to (224, 48); (143, 49) to (224, 59); (149, 60) to (224, 72); (22, 72) to (142, 118); (143, 73) to (224, 79); (149, 80) to (224, 105); (143, 106) to (224, 113); (149, 114) to (224, 130); (17, 119) to (142, 223); (143, 131) to (224, 140); (149, 141) to (224, 153); (143, 154) to (224, 160); (149, 161) to (224, 186); (143, 187) to (224, 223); (0, 224) to (224, 224) ; (0, 0) to (224, 224)    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Lock Region Usage Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------+------------------------------------------+------------------------------------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistic                                             ; *|ddr4b_emif_address_mux* and 18 members ; fpga_top|DDR4a_read~* and 1 member ; fpga_top|inst_blue_ccip_interface_reg and 1 member                                     ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg2[0] and 15 members ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg2[16] and 15 members ; fpga_top|inst_green_bs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------+------------------------------------------+------------------------------------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ALMs needed [=A-B+C]                                  ; 21.6 / 780 ( 2 % )                       ; 0.7 / 780 ( < 1 % )                ; 27179.5 / 28260 ( 96 % )                                                               ; 9.0 / 10 ( 90 % )                                                                                                                                                                   ; 9.0 / 10 ( 90 % )                                                                                                                                                                    ; 11918.3 / 392220 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;     [A] ALMs used in final placement                  ; 17.6 / 780 ( 2 % )                       ; 0.7 / 780 ( < 1 % )                ; 23550.0 / 28260 ( 83 % )                                                               ; 8.0 / 10 ( 80 % )                                                                                                                                                                   ; 8.0 / 10 ( 80 % )                                                                                                                                                                    ; 13583.0 / 392220 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;     [B] Estimate of ALMs recoverable by dense packing ; 0.0 / 780 ( 0 % )                        ; 0.0 / 780 ( 0 % )                  ; 0.0 / 28260 ( 0 % )                                                                    ; 0.0 / 10 ( 0 % )                                                                                                                                                                    ; 0.0 / 10 ( 0 % )                                                                                                                                                                     ; 2182.5 / 392220 ( < 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;     [C] Estimate of ALMs unavailable                  ; 4.0 / 780 ( < 1 % )                      ; 0.0 / 780 ( 0 % )                  ; 3629.5 / 28260 ( 12 % )                                                                ; 1.0 / 10 ( 10 % )                                                                                                                                                                   ; 1.0 / 10 ( 10 % )                                                                                                                                                                    ; 517.8 / 392220 ( < 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
; ALMs used for memory                                  ; 0.0                                      ; 0.0                                ; 1320.0                                                                                 ; 0.0                                                                                                                                                                                 ; 0.0                                                                                                                                                                                  ; 1560.0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Combinational ALUTs                                   ; 28                                       ; 2                                  ; 22947                                                                                  ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 12096                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; Dedicated Logic Registers                             ; 0 / 3120 ( 0 % )                         ; 0 / 3120 ( 0 % )                   ; 35986 / 113040 ( 31 % )                                                                ; 16 / 40 ( 40 % )                                                                                                                                                                    ; 16 / 40 ( 40 % )                                                                                                                                                                     ; 21104 / 1568880 ( 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
; I/O Registers                                         ; 0                                        ; 0                                  ; 0                                                                                      ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; Block Memory Bits                                     ; 0                                        ; 0                                  ; 914280                                                                                 ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 980352                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; M20Ks                                                 ; 0 / 0                                    ; 0 / 0                              ; 116 / 211 ( 54 % )                                                                     ; 0 / 0                                                                                                                                                                               ; 0 / 0                                                                                                                                                                                ; 76 / 2502 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; DSP Blocks                                            ; 0 / 0                                    ; 0 / 0                              ; 0 / 0                                                                                  ; 0 / 0                                                                                                                                                                               ; 0 / 0                                                                                                                                                                                ; 0 / 1518 ( 0 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; Pins                                                  ; 0                                        ; 0                                  ; 0                                                                                      ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; Virtual Pins                                          ; 0                                        ; 0                                  ; 0                                                                                      ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; IOPLLs                                                ; 0                                        ; 0                                  ; 0                                                                                      ; 0                                                                                                                                                                                   ; 0                                                                                                                                                                                    ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;                                                       ;                                          ;                                    ;                                                                                        ;                                                                                                                                                                                     ;                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Region Placement                                      ; (143, 141) to (148, 153)                 ; (143, 60) to (148, 72)             ; (102, 0) to (111, 2); (134, 0) to (150, 8); (0, 0) to (16, 223); (17, 72) to (21, 118) ; (110, 1) to (110, 1)                                                                                                                                                                ; (111, 1) to (111, 1)                                                                                                                                                                 ; (112, 0) to (133, 2); (151, 0) to (224, 8); (17, 0) to (101, 71); (102, 3) to (133, 71); (143, 9) to (224, 31); (134, 9) to (142, 71); (149, 32) to (224, 48); (143, 49) to (224, 59); (149, 60) to (224, 72); (22, 72) to (142, 118); (143, 73) to (224, 79); (149, 80) to (224, 105); (143, 106) to (224, 113); (149, 114) to (224, 130); (17, 119) to (142, 223); (143, 131) to (224, 140); (149, 141) to (224, 153); (143, 154) to (224, 160); (149, 161) to (224, 186); (143, 187) to (224, 223); (0, 224) to (224, 224) ;
+-------------------------------------------------------+------------------------------------------+------------------------------------+----------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Partial Reconfiguration and Periphery Reuse Statistics                                                        ;
+-------------------------------------------------------+---------------------------+---------------------------+
; Statistic                                             ; root_partition            ; green_region              ;
+-------------------------------------------------------+---------------------------+---------------------------+
; Hierarchical Path                                     ; |                         ; fpga_top|inst_green_bs    ;
;                                                       ;                           ;                           ;
; Boundary Ports                                        ; 286                       ; 5041                      ;
;     Input Ports                                       ; 208                       ; 2386                      ;
;     Output Ports                                      ; 257                       ; 2655                      ;
;                                                       ;                           ;                           ;
; Include Partial Reconfigurable Sub-blocks             ;                           ;                           ;
; ALMs needed [=A-B+C]                                  ; 42729.8 / 427200 ( 10 % ) ; 11918.3 / 392220 ( 3 % )  ;
;     [A] ALMs used in final placement                  ; 40184.0 / 427200 ( 9 % )  ; 13583.0 / 392220 ( 3 % )  ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2182.5 / 427200 ( < 1 % ) ; 2182.5 / 392220 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 4728.3 / 427200 ( 1 % )   ; 517.8 / 392220 ( < 1 % )  ;
; ALMs used for memory                                  ; 2920.0                    ; 1560.0                    ;
; Combinational ALUTs                                   ; 37467                     ; 12096                     ;
; Dedicated Logic Registers                             ; 62174 / 1708800 ( 3 % )   ; 21104 / 1568880 ( 1 % )   ;
; I/O Registers                                         ; 0                         ; 0                         ;
; Block Memory Bits                                     ; 2026728                   ; 980352                    ;
; M20Ks                                                 ; 202 / 2713 ( 7 % )        ; 76 / 2502 ( 3 % )         ;
; DSP Blocks                                            ; 0 / 1518 ( 0 % )          ; 0 / 1518 ( 0 % )          ;
; Pins                                                  ; 310                       ; 0                         ;
; Virtual Pins                                          ; 0                         ; 0                         ;
; IOPLLs                                                ; 7                         ; 0                         ;
; Total Preserved Core Logic                            ; 100.00%                   ; 100.00%                   ;
;     Preserved Dedicated Logic Registers               ; 100.00%                   ; 100.00%                   ;
;     Preserved Combinational ALUTs                     ; 100.00%                   ; 100.00%                   ;
;     Preserved M20Ks                                   ; -                         ; -                         ;
;     Preserved ALMs used for memory                    ; 100.00%                   ; 100.00%                   ;
;     Preserved DSP Blocks                              ; -                         ; -                         ;
;                                                       ;                           ;                           ;
; Exclude Partial Reconfigurable Sub-blocks             ;                           ;                           ;
; ALMs needed [=A-B+C]                                  ; 30811.5 / 34980 ( 88 % )  ; 11918.3 / 392220 ( 3 % )  ;
;     [A] ALMs used in final placement                  ; 26601.0 / 34980 ( 76 % )  ; 13583.0 / 392220 ( 3 % )  ;
;     [B] Estimate of ALMs recoverable by dense packing ; 0.0 / 34980 ( 0 % )       ; 2182.5 / 392220 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 4210.5 / 34980 ( 12 % )   ; 517.8 / 392220 ( < 1 % )  ;
; ALMs used for memory                                  ; 1360.0                    ; 1560.0                    ;
; Combinational ALUTs                                   ; 25371                     ; 12096                     ;
; Dedicated Logic Registers                             ; 41070 / 139920 ( 29 % )   ; 21104 / 1568880 ( 1 % )   ;
; I/O Registers                                         ; 0                         ; 0                         ;
; Block Memory Bits                                     ; 1046376                   ; 980352                    ;
; M20Ks                                                 ; 126 / 211 ( 59 % )        ; 76 / 2502 ( 3 % )         ;
; DSP Blocks                                            ; 0 / 0                     ; 0 / 1518 ( 0 % )          ;
; Pins                                                  ; 310                       ; 0                         ;
; Virtual Pins                                          ; 0                         ; 0                         ;
; IOPLLs                                                ; 7                         ; 0                         ;
;     Total Preserved Core Logic                        ; 100.00%                   ; 100.00%                   ;
;     Preserved Dedicated Logic Registers               ; 100.00%                   ; 100.00%                   ;
;     Preserved Combinational ALUTs                     ; 100.00%                   ; 100.00%                   ;
;     Preserved M20Ks                                   ; -                         ; -                         ;
;     Preserved ALMs used for memory                    ; 100.00%                   ; 100.00%                   ;
;     Preserved DSP Blocks                              ; -                         ; -                         ;
+-------------------------------------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------+---------------------------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistic                                             ; |                         ; auto_fab_0                ; fpga_top|inst_green_bs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------+---------------------------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ALMs needed [=A-B+C]                                  ; 42729.9 / 427200 ( 10 % ) ; 1008.5 / 427200 ( < 1 % ) ; 11918.3 / 392220 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;     [A] ALMs used in final placement                  ; 40184.0 / 427200 ( 9 % )  ; 863.5 / 427200 ( < 1 % )  ; 13583.0 / 392220 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2182.4 / 427200 ( < 1 % ) ; 0.0 / 427200 ( < 1 % )    ; 2182.5 / 392220 ( < 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;     [C] Estimate of ALMs unavailable                  ; 4728.3 / 427200 ( 1 % )   ; 145.0 / 427200 ( < 1 % )  ; 517.8 / 392220 ( < 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
; ALMs used for memory                                  ; 2920.0                    ; 20.0                      ; 1560.0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; Combinational ALUTs                                   ; 37467                     ; 1003                      ; 12096                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; Dedicated Logic Registers                             ; 62174 / 1708800 ( 3 % )   ; 1261 / 1708800 ( < 1 % )  ; 21104 / 1568880 ( 1 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
; I/O Registers                                         ; 0                         ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; Block Memory Bits                                     ; 2026728                   ; 1024                      ; 980352                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; M20Ks                                                 ; 202 / 2713 ( 7 % )        ; 2 / 2713 ( < 1 % )        ; 76 / 2502 ( 3 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; DSP Blocks                                            ; 0 / 1518 ( 0 % )          ; 0 / 1518 ( 0 % )          ; 0 / 1518 ( 0 % )                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; Pins                                                  ; 310                       ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; Virtual Pins                                          ; 0                         ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; IOPLLs                                                ; 7                         ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;                                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Region Placement                                      ; -                         ; -                         ; (112, 0) to (133, 2); (151, 0) to (224, 8); (17, 0) to (101, 71); (102, 3) to (133, 71); (143, 9) to (224, 31); (134, 9) to (142, 71); (149, 32) to (224, 48); (143, 49) to (224, 59); (149, 60) to (224, 72); (22, 72) to (142, 118); (143, 73) to (224, 79); (149, 80) to (224, 105); (143, 106) to (224, 113); (149, 114) to (224, 130); (17, 119) to (142, 223); (143, 131) to (224, 140); (149, 141) to (224, 153); (143, 154) to (224, 160); (149, 161) to (224, 186); (143, 187) to (224, 223); (0, 224) to (224, 224) ;
;                                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Partition Ports                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Input Ports                                    ; 208                       ; 68                        ; 2386                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- Output Ports                                   ; 78                        ; 135                       ; 2655                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;                                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Connections                                           ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Input Connections                              ; 30139                     ; 424                       ; 3880                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;     -- Registered Input Connections                   ; 1709                      ; 258                       ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- Output Connections                             ; 4304                      ; 1052                      ; 29087                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;     -- Registered Output Connections                  ; 3348                      ; 960                       ; 24914                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;                                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; Internal Connections                                  ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Total Connections                              ; 431287                    ; 9001                      ; 178283                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;     -- Registered Connections                         ; 157935                    ; 5655                      ; 113902                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;                                                       ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; External Connections                                  ;                           ;                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- |                                              ; 0                         ; 1476                      ; 32967                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;     -- auto_fab_0                                     ; 1476                      ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- fpga_top|inst_green_bs                         ; 32967                     ; 0                         ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------+---------------------------+---------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                                                                                                                                                                                             ; Fan-Out ; Physical Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; fpga_top|inst_green_bs|~GND                                                                                                                                                                                                                                                                                      ; 18055   ; 2359             ;
; ~GND                                                                                                                                                                                                                                                                                                             ; 12096   ; 836              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|reset_pulse_inst|resync_chains[0].sync_r[2]                  ; 3669    ; 294              ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|c32ui_SystemReset_n                                                                                                                                                                                                                                                   ; 3195    ; 636              ;
; mem|ddr4b_error_clear_sync|resync_chains[0].synchronizer|dreg[0]                                                                                                                                                                                                                                                 ; 1742    ; 206              ;
; mem|ddr4a_error_clear_sync|resync_chains[0].synchronizer|dreg[0]                                                                                                                                                                                                                                                 ; 1742    ; 196              ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|cdn2x_SoftReset_T1                                                                                                                                                                                                                                     ; 1647    ; 74               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|clkpld_pcie_reset_status_r                                                                                                                                                                                                                                             ; 1384    ; 322              ;
; SYS_RST_N                                                                                                                                                                                                                                                                                                        ; 1266    ; 155              ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                          ; 1201    ; 38               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|rst_controller|r_sync_rst                                                                                                                                                                                                          ; 1199    ; 110              ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rtl~5                                                                                                                                                                          ; 1197    ; 35               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|rstn_004                                                                                                                                                                           ; 1171    ; 81               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|C1Tx_fifo_rden~0                                                                                                                                                                                                                                       ; 1171    ; 38               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                         ; 1130    ; 89               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdempty_eq_comp|rtl~2                                                                                                                                       ; 1106    ; 37               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|C0Rx_fifo_wren~0                                                                                                                                                                                                                                       ; 1106    ; 35               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|reset                                                                                                                                                                                                                                         ; 1075    ; 233              ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_wen                                                                                                                                                                                                                         ; 1024    ; 26               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|ccip_reg|reg_reset.reset[0]                                                                                                                                                                                                                 ; 868     ; 84               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst|mem_addr[2]           ; 739     ; 723              ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rtl~4                                                                                                                                                                          ; 737     ; 29               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|mgmt_cpu_inst|mem_addr[1]~DUPLICATE ; 695     ; 693              ;
; mem|ddr4a_avmm_chkr|clearing                                                                                                                                                                                                                                                                                     ; 640     ; 611              ;
; mem|ddr4b_avmm_chkr|clearing                                                                                                                                                                                                                                                                                     ; 640     ; 605              ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|bram_waddr[3]~SynDup                                                                                                                                                                                ; 629     ; 32               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|bram_waddr[2]~SynDup                                                                                                                                                                                ; 629     ; 32               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|bram_waddr[1]~SynDup                                                                                                                                                                                ; 629     ; 32               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|bram_waddr[0]~SynDup                                                                                                                                                                                ; 629     ; 32               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|bram_count[4]~SynDup_1                                                                                                                                                                              ; 629     ; 32               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdaclr|dffe7a[0]                                                                                                                                                               ; 627     ; 21               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|ro_controller|state_r.START                                                                                                                                                                                                        ; 620     ; 63               ;
; mem|ddr4b_bridge|ddr_avmm_bridge|wr_reg_waitrequest_dff                                                                                                                                                                                                                                                          ; 613     ; 91               ;
; mem|ddr4a_bridge|ddr_avmm_bridge|wr_reg_waitrequest_dff                                                                                                                                                                                                                                                          ; 613     ; 82               ;
; mem|ddr4b_avmm_chkr|avs_waitrequest~0                                                                                                                                                                                                                                                                            ; 612     ; 90               ;
; mem|ddr4b_bridge|ddr_avmm_bridge|use_reg                                                                                                                                                                                                                                                                         ; 612     ; 90               ;
; mem|ddr4a_avmm_chkr|avs_waitrequest~0                                                                                                                                                                                                                                                                            ; 612     ; 81               ;
; mem|ddr4a_bridge|ddr_avmm_bridge|use_reg                                                                                                                                                                                                                                                                         ; 612     ; 81               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a1                                                                                                                                                           ; 601     ; 23               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a2                                                                                                                                                           ; 600     ; 22               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a3                                                                                                                                                           ; 599     ; 21               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a4                                                                                                                                                           ; 598     ; 20               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[3]                                                                                                                                                                     ; 597     ; 20               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[2]                                                                                                                                                                     ; 596     ; 19               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[4]                                                                                                                                                                     ; 596     ; 19               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[0]                                                                                                                                                                     ; 595     ; 18               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[1]                                                                                                                                                                     ; 595     ; 18               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rtl~6                                                                                                                                                                          ; 595     ; 18               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0~_wirecell                                                                                                                                                 ; 592     ; 15               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rtl~7                                                                                                                                                                          ; 592     ; 15               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a2                                                                                                                                        ; 586     ; 21               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a3                                                                                                                                        ; 585     ; 20               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a1                                                                                                                                        ; 585     ; 20               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[0]                                                                                                                                                  ; 583     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[1]                                                                                                                                                  ; 583     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[2]                                                                                                                                                  ; 583     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[3]                                                                                                                                                  ; 583     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rtl~21                                                                                                                                                      ; 581     ; 16               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp|rtl~0                                                                                                                                        ; 581     ; 16               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a0~_wirecell                                                                                                                              ; 580     ; 15               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|C1Tx_fifo_wren~SynDup_1                                                                                                                                                                                                                                ; 580     ; 15               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|C1Tx_fifo_wren~SynDup                                                                                                                                                                                                                                  ; 580     ; 15               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|rstn_002                                                                                                                                                                           ; 561     ; 87               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a2                                                                                                                                        ; 553     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a3                                                                                                                                        ; 552     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a1                                                                                                                                        ; 552     ; 18               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[1]                                                                                                                                                  ; 551     ; 18               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|mywr_en                                                                                                                                                                                                                                 ; 550     ; 34               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[0]                                                                                                                                                  ; 550     ; 17               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[2]                                                                                                                                                  ; 550     ; 17               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrptr_g[3]                                                                                                                                                  ; 550     ; 17               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|wrfull_eq_comp|rtl~0                                                                                                                                        ; 549     ; 16               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rtl~1                                                                                                                                                       ; 548     ; 15               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|wr_addr[0]                                                                                                                                                                                                                              ; 547     ; 30               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|rdptr_g1p|counter1a0~_wirecell                                                                                                                              ; 547     ; 14               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|wr_addr[2]                                                                                                                                                                                                                              ; 545     ; 28               ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|rdaddr_reg[0]                                                                                                                                                                              ; 544     ; 274              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|rdaddr_reg[1]                                                                                                                                                                              ; 544     ; 274              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|rdaddr_reg[2]                                                                                                                                                                              ; 544     ; 274              ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|wr_addr[1]~DUPLICATE                                                                                                                                                                                                                    ; 544     ; 28               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|tcm_master_reset~0                                                                                                                                                                                                                          ; 529     ; 51               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|stg1_fiu_wr_beat_idx[0]                                                                                                                                                                                                          ; 520     ; 19               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|stg1_fiu_wr_beat_idx[1]                                                                                                                                                                                                          ; 514     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[0]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[1]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[2]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[3]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[4]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[5]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_deq_idx[6]                                                                                                                                                                                                               ; 513     ; 14               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[0]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[1]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[2]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[3]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[4]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[5]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[6]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[7]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|heap_waddr[8]                                                                                                                                                                                                                    ; 512     ; 13               ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|stp_Reset                                                                                                                                                                                                        ; 506     ; 80               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                                                                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|h2t_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y134_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|t2h_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y130_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|h2t0_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X15_Y139_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|stfabric|t2h0_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X144_Y143_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C0Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 79           ; 16           ; 79           ; yes                    ; no                      ; no                     ; yes                     ; 1264   ; 16                          ; 79                          ; 16                          ; 79                          ; 1264                ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X11_Y130_N0, LAB_X13_Y131_N0, LAB_X11_Y131_N0, LAB_X13_Y130_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_C1Tx_fifo|inst_ram_1r1w|inst_gram_sdp|GEN_SYN_READ_BUF_OUTPUT.inst_a10_ram_sdp_wysiwyg|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 629          ; 16           ; 629          ; yes                    ; no                      ; no                     ; yes                     ; 10064  ; 16                          ; 629                         ; 16                          ; 629                         ; 10064               ; 0           ; 32    ; None                                                                                                                                                       ; LAB_X13_Y123_N0, LAB_X11_Y124_N0, LAB_X2_Y125_N0, LAB_X6_Y124_N0, LAB_X4_Y127_N0, LAB_X13_Y127_N0, LAB_X15_Y126_N0, LAB_X13_Y128_N0, LAB_X11_Y129_N0, LAB_X13_Y129_N0, LAB_X6_Y121_N0, LAB_X6_Y129_N0, LAB_X2_Y121_N0, LAB_X2_Y119_N0, LAB_X4_Y120_N0, LAB_X2_Y123_N0, LAB_X13_Y125_N0, LAB_X13_Y126_N0, LAB_X9_Y127_N0, LAB_X4_Y126_N0, LAB_X4_Y124_N0, LAB_X6_Y125_N0, LAB_X11_Y123_N0, LAB_X13_Y122_N0, LAB_X4_Y121_N0, LAB_X2_Y122_N0, LAB_X4_Y119_N0, LAB_X2_Y120_N0, LAB_X4_Y123_N0, LAB_X2_Y126_N0, LAB_X4_Y125_N0, LAB_X11_Y126_N0 ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_ccip_front_end|inst_mmioTx_data_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 78           ; yes                    ; no                      ; yes                    ; yes                     ; 4992   ; --                          ; --                          ; 64                          ; 78                          ; 4992                ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y133_N0, M20K_X8_Y132_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_port_csr|inst_port_scratch_mem|ram_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                               ; AUTO       ; Single Port      ; Single Clock ; 32           ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 32                          ; 64                          ; --                          ; --                          ; 2048                ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y147_N0, M20K_X8_Y148_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_RxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram|ALTDPRAM_INSTANCE                                                                                                                                                                                       ; MLAB       ; Simple Dual Port ; Single Clock ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; no                     ; yes                     ; 1584   ; 16                          ; 88                          ; 16                          ; 88                          ; 1408                ; 0           ; 5     ; None                                                                                                                                                       ; LAB_X15_Y149_N0, LAB_X15_Y148_N0, LAB_X15_Y146_N0, LAB_X15_Y145_N0, LAB_X15_Y133_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_Remote_Debug_TxFIFO|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram|ALTDPRAM_INSTANCE                                                                                                                                                                                       ; MLAB       ; Simple Dual Port ; Single Clock ; 16           ; 90           ; 16           ; 90           ; yes                    ; no                      ; no                     ; yes                     ; 1440   ; 16                          ; 79                          ; 16                          ; 79                          ; 1264                ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X11_Y153_N0, LAB_X11_Y155_N0, LAB_X11_Y154_N0, LAB_X13_Y154_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|h2t_timing_adapter|SLD_HUB_CONT_SYS_WO_SLD_EP_sld_hub_controller_system_without_sldep_0_timing_adapter_191_oa3ioui_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; --                          ; --                          ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y163_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|sink_to_read_slave|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                           ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; --                          ; --                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y156_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|write_slave_to_source|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                        ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; --                          ; --                          ; 32                          ; 8                           ; 256                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y160_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_CfgTx_fifo|fifo_0|scfifo_component|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 84           ; 64           ; 84           ; yes                    ; no                      ; yes                    ; yes                     ; 5376   ; 64                          ; 10                          ; 64                          ; 84                          ; 5376                ; 2           ; 2     ; None                                                                                                                                                       ; M20K_X8_Y139_N0, M20K_X8_Y138_N0, LAB_X11_Y138_N0, LAB_X11_Y139_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bip_loader_txfifo|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; --                          ; --                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y188_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|bmc|bmc_mailbox|onchip_memory2_0|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                         ; AUTO       ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 2           ; 0     ; ../design/bmc_mailbox/ip/bmc_mailbox/bmc_mailbox_onchip_memory2_0/altera_avalon_onchip_memory2_191/synth/bmc_mailbox_onchip_memory2_0_onchip_memory2_0.hex ; M20K_X8_Y219_N0, M20K_X8_Y218_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|fme_id_rom|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                             ; AUTO       ; ROM              ; Single Clock ; 4            ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256    ; 4                           ; 64                          ; --                          ; --                          ; 256                 ; 2           ; 0     ; fme_id.mif                                                                                                                                                 ; M20K_X8_Y171_N0, M20K_X8_Y179_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|bmc_mailbox|tcm_bmc_mailbox|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO       ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 2           ; 0     ; ../design/tcm/ip/tcm/tcm_bmc_mailbox/altera_avalon_onchip_memory2_191/synth/tcm_bmc_mailbox_tcm_bmc_mailbox.hex                                            ; M20K_X8_Y198_N0, M20K_X8_Y197_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; --                          ; --                          ; 4                           ; 36                          ; 144                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y190_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|ddr_backchannel|mm_clock_crossing_bridge_0|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y191_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|generic_quad_spi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112   ; --                          ; --                          ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y213_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y189_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|the_tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y187_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|mm_interconnect_0|tcm_to_bmc_mm_bridge_s0_agent_rdata_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 8            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 64     ; --                          ; --                          ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y207_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_a|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; --                          ; --                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y206_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_register_bank_b|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; --                          ; --                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y205_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|nios2_gen2_0|nios2_gen2_0|cpu|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_oci|the_tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_nios2_ocimem|tcm_nios2_gen2_0_altera_nios2_gen2_unit_191_dbuc52a_ociram_sp_ram|the_altsyncram|auto_generated|ALTSYNCRAM                          ; AUTO       ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y202_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_ram|onchip_memory2_0|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO       ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 16          ; 0     ; ../design/tcm/ip/tcm/tcm_onchip_memory2_0/altera_avalon_onchip_memory2_191/synth/tcm_onchip_memory2_0_onchip_memory2_0.hex                                 ; M20K_X8_Y185_N0, M20K_X8_Y183_N0, M20K_X8_Y184_N0, M20K_X8_Y182_N0, M20K_X8_Y180_N0, M20K_X8_Y173_N0, M20K_X8_Y174_N0, M20K_X8_Y181_N0, M20K_X8_Y176_N0, M20K_X8_Y178_N0, M20K_X8_Y177_N0, M20K_X8_Y175_N0, M20K_X8_Y168_N0, M20K_X8_Y169_N0, M20K_X8_Y172_N0, M20K_X8_Y170_N0                                                                                                                                                                                                                                                             ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|onchip_rom|onchip_memory2_1|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO       ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 16          ; 0     ; tcm_ROM.hex                                                                                                                                                ; M20K_X8_Y204_N0, M20K_X8_Y200_N0, M20K_X8_Y201_N0, M20K_X8_Y216_N0, M20K_X8_Y193_N0, M20K_X8_Y199_N0, M20K_X8_Y210_N0, M20K_X8_Y209_N0, M20K_X8_Y215_N0, M20K_X8_Y211_N0, M20K_X8_Y203_N0, M20K_X8_Y212_N0, M20K_X8_Y208_N0, M20K_X8_Y214_N0, M20K_X8_Y196_N0, M20K_X8_Y192_N0                                                                                                                                                                                                                                                             ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|tcm_mailbox|tcm_mailbox|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                         ; AUTO       ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 2           ; 0     ; ../design/tcm/ip/tcm/tcm_mailbox/altera_avalon_onchip_memory2_191/synth/tcm_mailbox_tcm_mailbox.hex                                                        ; M20K_X8_Y195_N0, M20K_X8_Y194_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnFirst|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                              ; M20K block ; ROM              ; Single Clock ; 16384        ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 16384                       ; 1                           ; --                          ; --                          ; 16384               ; 1           ; 0     ; ptmgr_temp_cmp_ROM.mif                                                                                                                                     ; M20K_X8_Y167_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_WarnLast|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                               ; M20K block ; ROM              ; Single Clock ; 16384        ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 16384                       ; 1                           ; --                          ; --                          ; 16384               ; 1           ; 0     ; ptmgr_temp_cmp_ROM.mif                                                                                                                                     ; M20K_X8_Y166_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cmp_rom_thermtrip|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                              ; M20K block ; ROM              ; Single Clock ; 16384        ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 16384                       ; 1                           ; --                          ; --                          ; 16384               ; 1           ; 0     ; ptmgr_temp_cmp_ROM.mif                                                                                                                                     ; M20K_X8_Y165_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_ptmgr_skx_top|ptmgr_temperature_inst|ptmgr_temp_cnv_rom_inst|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                   ; M20K block ; ROM              ; Single Clock ; 1024         ; 7            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 7168   ; 1024                        ; 7                           ; --                          ; --                          ; 7168                ; 1           ; 0     ; ptmgr_temp_cnv_ROM.mif                                                                                                                                     ; M20K_X8_Y186_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_brid|msix_dcfifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 8            ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 792    ; --                          ; --                          ; 8                           ; 97                          ; 776                 ; 3           ; 0     ; None                                                                                                                                                       ; M20K_X20_Y117_N0, M20K_X20_Y116_N0, M20K_X20_Y115_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_msix_top|msix_cdc|uid_scfifo|auto_generated|dpfifo|FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; --                          ; --                          ; 32                          ; 2                           ; 64                  ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y131_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Rx_fifo|C0Rx_fifo.inst_async_C0Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 617          ; yes                    ; no                      ; yes                    ; yes                     ; 19744  ; --                          ; --                          ; 32                          ; 547                         ; 17504               ; 14          ; 0     ; None                                                                                                                                                       ; M20K_X20_Y114_N0, M20K_X20_Y112_N0, M20K_X20_Y81_N0, M20K_X20_Y74_N0, M20K_X8_Y17_N0, M20K_X8_Y20_N0, M20K_X8_Y21_N0, M20K_X20_Y76_N0, M20K_X20_Y75_N0, M20K_X20_Y73_N0, M20K_X20_Y72_N0, M20K_X8_Y18_N0, M20K_X8_Y19_N0, M20K_X20_Y94_N0                                                                                                                                                                                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C0Tx_fifo|C0Tx_fifo.inst_async_C0Tx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 89           ; yes                    ; no                      ; yes                    ; yes                     ; 2848   ; --                          ; --                          ; 32                          ; 63                          ; 2016                ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X20_Y99_N0, M20K_X20_Y100_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Rx_fifo|C1Rx_fifo.inst_async_C1Rx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 560    ; --                          ; --                          ; 16                          ; 26                          ; 416                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y114_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_C1Tx_fifo|C1Tx_fifo.inst_async_C1Tx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 665          ; yes                    ; no                      ; yes                    ; yes                     ; 21280  ; --                          ; --                          ; 32                          ; 580                         ; 18560               ; 15          ; 0     ; None                                                                                                                                                       ; M20K_X20_Y104_N0, M20K_X20_Y113_N0, M20K_X8_Y125_N0, M20K_X8_Y124_N0, M20K_X8_Y123_N0, M20K_X8_Y117_N0, M20K_X8_Y115_N0, M20K_X8_Y119_N0, M20K_X20_Y118_N0, M20K_X8_Y126_N0, M20K_X8_Y122_N0, M20K_X8_Y120_N0, M20K_X8_Y116_N0, M20K_X8_Y118_N0, M20K_X8_Y121_N0                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_pcie0_cdc|inst_async_CfgTx_fifo|CfgTx_fifo.inst_async_CfgTx_fifo|fifo_0|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 256          ; 86           ; yes                    ; no                      ; yes                    ; yes                     ; 22016  ; --                          ; --                          ; 256                         ; 75                          ; 19200               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y127_N0, M20K_X8_Y128_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|prg_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                         ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; --                          ; --                          ; 2048                        ; 32                          ; 65536               ; 4           ; 0     ; bctrl_iram.hex                                                                                                                                             ; M20K_X8_Y223_N0, M20K_X8_Y222_N0, M20K_X8_Y220_N0, M20K_X8_Y221_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_a|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; nios2_smg_regfile.hex                                                                                                                                      ; LAB_X4_Y221_N0, LAB_X4_Y219_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|regfile_b|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; nios2_smg_regfile.hex                                                                                                                                      ; LAB_X6_Y219_N0, LAB_X6_Y220_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_hssi_ctrl|nct|nsm|scr_ram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                         ; M20K block ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384  ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 1           ; 0     ; bctrl_dram.hex                                                                                                                                             ; M20K_X8_Y217_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|csr_trk_tag|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 1024         ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 23552  ; --                          ; --                          ; 1024                        ; 23                          ; 23552               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y72_N0, M20K_X8_Y73_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tcd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 72           ; 4            ; 72           ; yes                    ; no                      ; no                     ; yes                     ; 288    ; 4                           ; 72                          ; 4                           ; 72                          ; 288                 ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X6_Y114_N0, LAB_X4_Y114_N0, LAB_X2_Y114_N0, LAB_X2_Y115_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tch_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 77           ; 4            ; 77           ; yes                    ; no                      ; no                     ; yes                     ; 308    ; 4                           ; 77                          ; 4                           ; 77                          ; 308                 ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X13_Y74_N0, LAB_X9_Y74_N0, LAB_X11_Y74_N0, LAB_X13_Y73_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 1600   ; --                          ; --                          ; 64                          ; 25                          ; 1600                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y77_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|trh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 75           ; 4            ; 75           ; yes                    ; no                      ; no                     ; yes                     ; 300    ; 4                           ; 75                          ; 4                           ; 75                          ; 300                 ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X15_Y96_N0, LAB_X17_Y99_N0, LAB_X13_Y99_N0, LAB_X17_Y97_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|ttq_start_time_buf|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 1920   ; --                          ; --                          ; 64                          ; 30                          ; 1920                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twd_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 544          ; 8            ; 544          ; yes                    ; no                      ; no                     ; yes                     ; 4352   ; 8                           ; 544                         ; 8                           ; 544                         ; 4352                ; 0           ; 28    ; None                                                                                                                                                       ; LAB_X19_Y116_N0, LAB_X17_Y118_N0, LAB_X15_Y121_N0, LAB_X17_Y117_N0, LAB_X15_Y117_N0, LAB_X13_Y119_N0, LAB_X11_Y117_N0, LAB_X9_Y116_N0, LAB_X9_Y114_N0, LAB_X11_Y114_N0, LAB_X13_Y116_N0, LAB_X15_Y118_N0, LAB_X15_Y119_N0, LAB_X19_Y117_N0, LAB_X19_Y118_N0, LAB_X15_Y122_N0, LAB_X19_Y113_N0, LAB_X9_Y117_N0, LAB_X13_Y120_N0, LAB_X11_Y120_N0, LAB_X11_Y116_N0, LAB_X9_Y115_N0, LAB_X11_Y115_N0, LAB_X13_Y118_N0, LAB_X11_Y118_N0, LAB_X9_Y119_N0, LAB_X11_Y119_N0, LAB_X11_Y121_N0                                                      ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|twh_buf|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 88           ; 4            ; 88           ; yes                    ; no                      ; no                     ; yes                     ; 352    ; 4                           ; 88                          ; 4                           ; 88                          ; 352                 ; 0           ; 5     ; None                                                                                                                                                       ; LAB_X17_Y98_N0, LAB_X15_Y101_N0, LAB_X17_Y102_N0, LAB_X17_Y101_N0, LAB_X17_Y100_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|us_mmio_resp|gfifo_v|m_RAM|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 4            ; 44           ; yes                    ; no                      ; yes                    ; no                      ; 176    ; --                          ; --                          ; 4                           ; 44                          ; 176                 ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y74_N0, M20K_X8_Y69_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wfrspq_buf|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 8            ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 176    ; --                          ; --                          ; 8                           ; 22                          ; 176                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X8_Y76_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|wrrspq|fifo_ram|inst_gram_sdp|ram_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                             ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 16           ; 29           ; yes                    ; no                      ; yes                    ; no                      ; 464    ; --                          ; --                          ; 16                          ; 29                          ; 464                 ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X20_Y92_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x8.phy_g3x8|phy_g3x8|alt_xcvr_native_optional_rcfg_logic|g_pcie_dfe_ip.altera_xcvr_native_pcie_dfe_ip_inst|pcie_mgmt_master_for_dfe|rom_rtl_0|auto_generated|ALTSYNCRAM                                                                       ; AUTO       ; ROM              ; Single Clock ; 1024         ; 37           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 37888  ; 1024                        ; 37                          ; --                          ; --                          ; 37888               ; 2           ; 0     ; qdb/_compiler/dcp/root_partition/19.2.0/partitioned/1/mifs/ram0_pcie_mgmt_master_cb96b841.hdl.mif                                                          ; M20K_X8_Y6_N0, M20K_X8_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_pf0_vf_error_msg_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                             ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X11_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_bar_check_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 5            ; 8            ; 5            ; yes                    ; no                      ; no                     ; yes                     ; 40     ; 8                           ; 5                           ; 8                           ; 5                           ; 40                  ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X2_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_ca_sent_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X11_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_cfg_ur_sent_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X11_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_completion_timeout_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                               ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X6_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_error_msg_sent_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X2_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_req_sent_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X135_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_poisoned_wr_rcvd_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 1            ; 8            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 8      ; 8                           ; 1                           ; 8                           ; 1                           ; 8                   ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X13_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|gen_vf_regset_pf0.altpcie_sriov2_cfg_vf_regset_pf0_inst|vf_pci_status_reg_mod|altpcie_sriov2_cfg_vf_unsupp_error_status_fifo|reg_array_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                           ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 2            ; 8            ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 16     ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X6_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                            ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 260          ; 4            ; 260          ; yes                    ; no                      ; no                     ; yes                     ; 1040   ; 4                           ; 260                         ; 4                           ; 260                         ; 1040                ; 0           ; 13    ; None                                                                                                                                                       ; LAB_X13_Y22_N0, LAB_X13_Y20_N0, LAB_X13_Y35_N0, LAB_X13_Y32_N0, LAB_X13_Y31_N0, LAB_X15_Y25_N0, LAB_X13_Y23_N0, LAB_X13_Y21_N0, LAB_X13_Y24_N0, LAB_X13_Y26_N0, LAB_X13_Y29_N0, LAB_X15_Y31_N0, LAB_X13_Y25_N0                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_tx_data_bridge_inst|ram_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                            ; MLAB       ; Simple Dual Port ; Single Clock ; 16           ; 262          ; 16           ; 262          ; yes                    ; no                      ; no                     ; yes                     ; 4192   ; 16                          ; 262                         ; 16                          ; 262                         ; 4192                ; 0           ; 14    ; None                                                                                                                                                       ; LAB_X19_Y83_N0, LAB_X19_Y84_N0, LAB_X19_Y82_N0, LAB_X17_Y91_N0, LAB_X19_Y94_N0, LAB_X19_Y95_N0, LAB_X19_Y99_N0, LAB_X19_Y88_N0, LAB_X17_Y96_N0, LAB_X19_Y98_N0, LAB_X17_Y95_N0, LAB_X17_Y94_N0, LAB_X19_Y90_N0, LAB_X17_Y84_N0                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|ro_top|result_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 9728   ; --                          ; --                          ; 512                         ; 19                          ; 9728                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X70_Y116_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|csr|rsp_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 73           ; 64           ; 73           ; yes                    ; no                      ; no                     ; no                      ; 4672   ; 64                          ; 73                          ; 64                          ; 73                          ; 4672                ; 0           ; 8     ; None                                                                                                                                                       ; LAB_X59_Y102_N0, LAB_X57_Y102_N0, LAB_X55_Y101_N0, LAB_X57_Y101_N0, LAB_X55_Y100_N0, LAB_X57_Y100_N0, LAB_X59_Y101_N0, LAB_X61_Y101_N0                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c0_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 16           ; 51           ; 16           ; 51           ; yes                    ; no                      ; no                     ; no                      ; 816    ; 16                          ; 51                          ; 16                          ; 51                          ; 816                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X61_Y109_N0, LAB_X61_Y108_N0, LAB_X61_Y110_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|b|c1_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 16           ; 58           ; 16           ; 58           ; yes                    ; no                      ; no                     ; no                      ; 928    ; 16                          ; 58                          ; 16                          ; 58                          ; 928                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X59_Y117_N0, LAB_X59_Y118_N0, LAB_X61_Y118_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_edge_fiu|wr_heap_data|c0.data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; --                          ; --                          ; 512                         ; 512                         ; 262144              ; 13          ; 0     ; None                                                                                                                                                       ; M20K_X32_Y113_N0, M20K_X32_Y111_N0, M20K_X48_Y121_N0, M20K_X32_Y110_N0, M20K_X32_Y114_N0, M20K_X32_Y112_N0, M20K_X48_Y118_N0, M20K_X48_Y119_N0, M20K_X48_Y115_N0, M20K_X48_Y114_N0, M20K_X48_Y120_N0, M20K_X32_Y116_N0, M20K_X48_Y116_N0                                                                                                                                                                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                           ; MLAB       ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; no                     ; no                      ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 0           ; 8     ; None                                                                                                                                                       ; LAB_X57_Y94_N0, LAB_X59_Y91_N0, LAB_X57_Y96_N0, LAB_X57_Y92_N0, LAB_X61_Y95_N0, LAB_X57_Y95_N0, LAB_X59_Y95_N0, LAB_X57_Y93_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c0_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                           ; MLAB       ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; no                     ; no                      ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 0           ; 8     ; None                                                                                                                                                       ; LAB_X61_Y94_N0, LAB_X59_Y94_N0, LAB_X61_Y93_N0, LAB_X61_Y92_N0, LAB_X61_Y96_N0, LAB_X59_Y96_N0, LAB_X59_Y93_N0, LAB_X59_Y92_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[0].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                           ; MLAB       ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; no                     ; no                      ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 0           ; 8     ; None                                                                                                                                                       ; LAB_X55_Y120_N0, LAB_X50_Y120_N0, LAB_X55_Y121_N0, LAB_X54_Y120_N0, LAB_X54_Y121_N0, LAB_X50_Y121_N0, LAB_X52_Y120_N0, LAB_X52_Y121_N0                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|eop|c1_tracker|flit_cnt|ram|m[1].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                           ; MLAB       ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; no                     ; no                      ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 0           ; 8     ; None                                                                                                                                                       ; LAB_X55_Y119_N0, LAB_X52_Y119_N0, LAB_X50_Y118_N0, LAB_X50_Y119_N0, LAB_X54_Y119_N0, LAB_X52_Y118_N0, LAB_X54_Y118_N0, LAB_X55_Y118_N0                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|wr_heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 128          ; 7            ; 128          ; 7            ; yes                    ; no                      ; no                     ; no                      ; 896    ; 128                         ; 7                           ; 128                         ; 7                           ; 896                 ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X55_Y115_N0, LAB_X57_Y114_N0, LAB_X57_Y115_N0, LAB_X55_Y114_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[0].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X69_Y105_N0, LAB_X67_Y105_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[1].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X67_Y104_N0, LAB_X67_Y103_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[2].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X67_Y101_N0, LAB_X67_Y102_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[0].validBits|ram|m[3].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X69_Y103_N0, LAB_X69_Y101_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[0].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X76_Y102_N0, LAB_X74_Y102_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[1].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X74_Y104_N0, LAB_X74_Y101_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[2].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X74_Y103_N0, LAB_X76_Y103_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|ctrl|r[1].validBits|ram|m[3].ram|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                    ; MLAB       ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X72_Y104_N0, LAB_X72_Y101_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|genMeta.memMeta|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 9216   ; --                          ; --                          ; 512                         ; 15                          ; 7680                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X70_Y101_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 515          ; yes                    ; no                      ; yes                    ; yes                     ; 263680 ; --                          ; --                          ; 512                         ; 66                          ; 33792               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X70_Y100_N0, M20K_X70_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 4608   ; --                          ; --                          ; 512                         ; 9                           ; 4608                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X48_Y112_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c0_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 12           ; 52           ; 12           ; 52           ; yes                    ; no                      ; no                     ; no                      ; 624    ; 12                          ; 52                          ; 12                          ; 52                          ; 624                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X72_Y105_N0, LAB_X76_Y104_N0, LAB_X76_Y105_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|b|c1_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 12           ; 59           ; 12           ; 59           ; yes                    ; no                      ; no                     ; no                      ; 708    ; 12                          ; 59                          ; 12                          ; 59                          ; 708                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X61_Y112_N0, LAB_X74_Y111_N0, LAB_X76_Y110_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|error_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 9            ; 8            ; 9            ; yes                    ; no                      ; no                     ; no                      ; 72     ; 8                           ; 9                           ; 8                           ; 9                           ; 72                  ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X59_Y109_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0_meta|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; no                      ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X65_Y109_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X65_Y110_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|heap_data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                     ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 43           ; 32           ; 43           ; yes                    ; no                      ; no                     ; no                      ; 1376   ; 32                          ; 43                          ; 32                          ; 43                          ; 1376                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X72_Y106_N0, LAB_X74_Y107_N0, LAB_X74_Y108_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c0|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 43           ; 8            ; 43           ; yes                    ; no                      ; no                     ; no                      ; 344    ; 8                           ; 43                          ; 8                           ; 43                          ; 344                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X74_Y106_N0, LAB_X80_Y105_N0, LAB_X76_Y106_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1_meta|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; no                     ; no                      ; 544    ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X61_Y113_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_ctrl|lr.fl|freeList|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X65_Y113_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|heap_data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                     ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 43           ; 32           ; 43           ; yes                    ; no                      ; no                     ; no                      ; 1376   ; 32                          ; 43                          ; 32                          ; 43                          ; 1376                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X69_Y114_N0, LAB_X72_Y114_N0, LAB_X72_Y113_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|mpf_pipe|vtp.v_to_p|tr_c1|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 43           ; 8            ; 43           ; yes                    ; no                      ; no                     ; no                      ; 344    ; 8                           ; 43                          ; 8                           ; 43                          ; 344                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X74_Y113_N0, LAB_X76_Y114_N0, LAB_X76_Y112_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|next_ptr|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X94_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|rsp_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 44           ; 32           ; 44           ; yes                    ; no                      ; no                     ; no                      ; 1408   ; 32                          ; 44                          ; 32                          ; 44                          ; 1408                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X90_Y100_N0, LAB_X88_Y98_N0, LAB_X90_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].dedup|tail_ptr|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X92_Y100_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1hit|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 43           ; 32           ; 43           ; yes                    ; no                      ; no                     ; no                      ; 1376   ; 32                          ; 43                          ; 32                          ; 43                          ; 1376                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X80_Y102_N0, LAB_X82_Y101_N0, LAB_X82_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|heap_ctx|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; no                      ; 1152   ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X88_Y103_N0, LAB_X88_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 44           ; 32           ; 44           ; yes                    ; no                      ; no                     ; no                      ; 1408   ; 32                          ; 44                          ; 32                          ; 44                          ; 1408                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X86_Y99_N0, LAB_X86_Y100_N0, LAB_X86_Y98_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 15           ; 80           ; 15           ; 80           ; yes                    ; no                      ; no                     ; no                      ; 1200   ; 15                          ; 80                          ; 15                          ; 80                          ; 1200                ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X80_Y106_N0, LAB_X82_Y105_N0, LAB_X80_Y100_N0, LAB_X80_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 46           ; yes                    ; no                      ; yes                    ; yes                     ; 23552  ; --                          ; --                          ; 512                         ; 46                          ; 23552               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y105_N0, M20K_X84_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[0].l1|l1tlb|l1_caches|cache4kb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; --                          ; --                          ; 512                         ; 64                          ; 32768               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y106_N0, M20K_X84_Y103_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|next_ptr|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X98_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|rsp_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 44           ; 32           ; 44           ; yes                    ; no                      ; no                     ; no                      ; 1408   ; 32                          ; 44                          ; 32                          ; 44                          ; 1408                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X92_Y104_N0, LAB_X90_Y105_N0, LAB_X90_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].dedup|tail_ptr|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                          ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; no                     ; no                      ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 0           ; 1     ; None                                                                                                                                                       ; LAB_X96_Y104_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1hit|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 43           ; 32           ; 43           ; yes                    ; no                      ; no                     ; no                      ; 1376   ; 32                          ; 43                          ; 32                          ; 43                          ; 1376                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X86_Y113_N0, LAB_X86_Y112_N0, LAB_X86_Y111_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|heap_ctx|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; no                      ; 1152   ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X88_Y107_N0, LAB_X88_Y108_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1miss|tlb_fifo_out|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                        ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 44           ; 32           ; 44           ; yes                    ; no                      ; no                     ; no                      ; 1408   ; 32                          ; 44                          ; 32                          ; 44                          ; 1408                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X92_Y109_N0, LAB_X88_Y109_N0, LAB_X94_Y109_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 15           ; 80           ; 15           ; 80           ; yes                    ; no                      ; no                     ; no                      ; 1200   ; 15                          ; 80                          ; 15                          ; 80                          ; 1200                ; 0           ; 4     ; None                                                                                                                                                       ; LAB_X82_Y113_N0, LAB_X82_Y109_N0, LAB_X80_Y111_N0, LAB_X80_Y109_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache2mb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 46           ; yes                    ; no                      ; yes                    ; yes                     ; 23552  ; --                          ; --                          ; 512                         ; 46                          ; 23552               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y110_N0, M20K_X84_Y109_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.d[1].l1|l1tlb|l1_caches|cache4kb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; --                          ; --                          ; 512                         ; 64                          ; 32768               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y111_N0, M20K_X84_Y112_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|do_pt_walk|merged_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 43           ; 8            ; 43           ; yes                    ; no                      ; no                     ; no                      ; 344    ; 8                           ; 43                          ; 8                           ; 43                          ; 344                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X92_Y90_N0, LAB_X92_Y92_N0, LAB_X90_Y91_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[0].in_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 42           ; 32           ; 42           ; yes                    ; no                      ; no                     ; no                      ; 1344   ; 32                          ; 42                          ; 32                          ; 42                          ; 1344                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X96_Y102_N0, LAB_X96_Y101_N0, LAB_X96_Y100_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|inp[1].in_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 42           ; 32           ; 42           ; yes                    ; no                      ; no                     ; no                      ; 1344   ; 32                          ; 42                          ; 32                          ; 42                          ; 1344                ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X94_Y102_N0, LAB_X94_Y101_N0, LAB_X94_Y100_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|merged_fifo|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                 ; MLAB       ; Simple Dual Port ; Single Clock ; 4            ; 43           ; 4            ; 43           ; yes                    ; no                      ; no                     ; no                      ; 172    ; 4                           ; 43                          ; 4                           ; 43                          ; 172                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X94_Y98_N0, LAB_X94_Y96_N0, LAB_X96_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_reqs|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 11           ; 43           ; 11           ; 43           ; yes                    ; no                      ; no                     ; no                      ; 473    ; 11                          ; 43                          ; 11                          ; 43                          ; 473                 ; 0           ; 3     ; None                                                                                                                                                       ; LAB_X94_Y92_N0, LAB_X92_Y94_N0, LAB_X94_Y93_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|processed_rsps|fifo|data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 11           ; 40           ; 11           ; 40           ; yes                    ; no                      ; no                     ; no                      ; 440    ; 11                          ; 40                          ; 11                          ; 40                          ; 440                 ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X88_Y92_N0, LAB_X88_Y93_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[0].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 47           ; yes                    ; no                      ; yes                    ; yes                     ; 24064  ; --                          ; --                          ; 512                         ; 47                          ; 24064               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y96_N0, M20K_X84_Y99_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[1].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 47           ; yes                    ; no                      ; yes                    ; yes                     ; 24064  ; --                          ; --                          ; 512                         ; 47                          ; 24064               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y94_N0, M20K_X84_Y92_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[2].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 47           ; yes                    ; no                      ; yes                    ; yes                     ; 24064  ; --                          ; --                          ; 512                         ; 47                          ; 24064               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y95_N0, M20K_X84_Y93_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb2mb|gen_tlb_way[3].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 47           ; yes                    ; no                      ; yes                    ; yes                     ; 24064  ; --                          ; --                          ; 512                         ; 47                          ; 24064               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y97_N0, M20K_X84_Y98_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[0].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 65           ; yes                    ; no                      ; yes                    ; yes                     ; 33280  ; --                          ; --                          ; 512                         ; 65                          ; 33280               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y87_N0, M20K_X84_Y91_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[1].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 65           ; yes                    ; no                      ; yes                    ; yes                     ; 33280  ; --                          ; --                          ; 512                         ; 65                          ; 33280               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y85_N0, M20K_X84_Y90_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[2].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 65           ; yes                    ; no                      ; yes                    ; yes                     ; 33280  ; --                          ; --                          ; 512                         ; 65                          ; 33280               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y84_N0, M20K_X84_Y89_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.vtp_l2|tlb|tlb4kb|gen_tlb_way[3].tlb|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                              ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 512          ; 65           ; yes                    ; no                      ; yes                    ; yes                     ; 33280  ; --                          ; --                          ; 512                         ; 65                          ; 33280               ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X84_Y86_N0, M20K_X84_Y88_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|data|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 2048         ; 38           ; yes                    ; no                      ; yes                    ; yes                     ; 77824  ; --                          ; --                          ; 2048                        ; 38                          ; 77824               ; 4           ; 0     ; None                                                                                                                                                       ; M20K_X70_Y89_N0, M20K_X70_Y86_N0, M20K_X70_Y87_N0, M20K_X70_Y90_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|cache|tag|ram|ram|data|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 256          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 9216   ; --                          ; --                          ; 256                         ; 36                          ; 9216                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X70_Y88_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|mpf|vtp|v_to_p.walker|rd_with_prefetch|pref_data|data_rtl_0|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                            ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 304          ; 8            ; 304          ; yes                    ; no                      ; no                     ; no                      ; 2432   ; 8                           ; 304                         ; 8                           ; 304                         ; 2432                ; 0           ; 16    ; None                                                                                                                                                       ; LAB_X57_Y88_N0, LAB_X52_Y84_N0, LAB_X54_Y85_N0, LAB_X54_Y88_N0, LAB_X55_Y81_N0, LAB_X59_Y85_N0, LAB_X61_Y86_N0, LAB_X57_Y87_N0, LAB_X67_Y83_N0, LAB_X61_Y81_N0, LAB_X61_Y84_N0, LAB_X67_Y82_N0, LAB_X59_Y83_N0, LAB_X57_Y84_N0, LAB_X57_Y86_N0, LAB_X55_Y86_N0                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 512          ; 543          ; yes                    ; no                      ; yes                    ; yes                     ; 278016 ; --                          ; --                          ; 512                         ; 358                         ; 183296              ; 9           ; 0     ; None                                                                                                                                                       ; M20K_X48_Y83_N0, M20K_X48_Y79_N0, M20K_X48_Y81_N0, M20K_X48_Y78_N0, M20K_X48_Y80_N0, M20K_X48_Y77_N0, M20K_X48_Y75_N0, M20K_X48_Y76_N0, M20K_X48_Y82_N0                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 74           ; yes                    ; no                      ; yes                    ; yes                     ; 2368   ; --                          ; --                          ; 32                          ; 74                          ; 2368                ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X48_Y122_N0, M20K_X48_Y126_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 256          ; 28           ; yes                    ; no                      ; yes                    ; yes                     ; 7168   ; --                          ; --                          ; 256                         ; 20                          ; 5120                ; 1           ; 0     ; None                                                                                                                                                       ; M20K_X48_Y127_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 64           ; 592          ; yes                    ; no                      ; yes                    ; yes                     ; 37888  ; --                          ; --                          ; 64                          ; 592                         ; 37888               ; 15          ; 0     ; None                                                                                                                                                       ; M20K_X20_Y120_N0, M20K_X32_Y121_N0, M20K_X32_Y125_N0, M20K_X20_Y121_N0, M20K_X20_Y122_N0, M20K_X32_Y115_N0, M20K_X32_Y118_N0, M20K_X32_Y119_N0, M20K_X32_Y122_N0, M20K_X32_Y117_N0, M20K_X32_Y123_N0, M20K_X32_Y120_N0, M20K_X32_Y124_N0, M20K_X32_Y126_N0, M20K_X32_Y127_N0                                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 64           ; 73           ; yes                    ; no                      ; yes                    ; yes                     ; 4672   ; --                          ; --                          ; 64                          ; 73                          ; 4672                ; 2           ; 0     ; None                                                                                                                                                       ; M20K_X32_Y129_N0, M20K_X32_Y130_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; mem|ddr4b|ddr4b|cal_slave_component|ioaux_soft_ram|the_altsyncram|auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                            ; AUTO       ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 8           ; 0     ; ../design/memory/emif_ddr4_rc/ip/emif_ddr4/emif_ddr4_ddr4b/altera_avalon_onchip_memory2_191/synth/seq_cal_soft_m20k.hex                                    ; M20K_X150_Y5_N0, M20K_X134_Y5_N0, M20K_X150_Y7_N0, M20K_X134_Y6_N0, M20K_X150_Y6_N0, M20K_X134_Y8_N0, M20K_X150_Y8_N0, M20K_X134_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; Don't care      ; New data        ; Off      ; No                     ; Yes                                                                 ;
; mem|u0|ram_2port_0|altera_syncram_component|auto_generated|altsyncram1|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                                                               ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                                                                                                       ; LAB_X144_Y145_N0, LAB_X144_Y147_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------+
; Place Messages ;
+----------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition
    Info: Processing started: Wed Nov 29 15:44:32 2023
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off dcp -c afu_default
Info: qfit2_default_script.tcl version: #1
Info: Project  = dcp
Info: Revision = afu_default
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[0]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[1]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[2]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[3]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[4]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[5]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g[6]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[0]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[1]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[2]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[3]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[4]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[5]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g[6]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[0]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[1]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[2]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[3]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[4]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g[5]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|counter4a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|parity2", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|counter4a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|parity2", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|counter3a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|rdptr_g1p|parity2", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c2tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|parity5", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|parity5", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0tx_afifo|dcfifo_component|auto_generated|wrptr_g1p|parity4", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[0]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[1]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[2]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[3]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[4]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[5]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[6]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[7]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[8]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g[9]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g1p|counter4a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|rdptr_g1p|parity2", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_aeb", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[0]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[1]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[2]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[3]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[4]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[5]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[6]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[7]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g[8]", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdptr_g1p|counter1a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c0rx_afifo|dcfifo_component|auto_generated|wrptr_g1p|parity5", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g1p|counter4a0", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|rdptr_g1p|parity2", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Critical Warning (19519): The instance assignment "POWER_UP_LEVEL" on register "fpga_top|inst_green_bs|platform_shim_ccip_std_afu|platform_shim_ccip|c.ccip_async_shim|c1rx_afifo|dcfifo_component|auto_generated|wrptr_g1p|parity5", in reconfigurable partition "fpga_top|inst_green_bs", is ignored. Initial condition is not guaranteed during partial reconfiguration.
Info (11165): Fitter preparation operations ending: elapsed time is 00:02:09
Info (18252): The Fitter is using Physical Synthesis.
Info (170189): Fitter placement preparation operations beginning
Info (20288): The Fitter could not convert one or more RAM instances into MLABs automatically because auto MLAB conversion requires the Read-During-Write mode set to Don't Care. Change the Read-During-Write mode to Don't Care in the affected RAMS. Alternatively, to keep the current Read-During-Write mode, change the RAM type to MLAB instead of AUTO. For information on which RAM instances are affected, refer to the 'Fitter RAM Summary' table in the Fitter Report.
Info: Applying MPF multicycle constraints...
Info: Target user clock high: auto (600)
Info: Target user clock low: auto (300.0)
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:51
Info (11888): Total time spent on timing analysis during Global Placement is 24.50 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18709): Fitter Physical Synthesis has detected a Partial Reconfiguration or Reserved Core partition in the design. The registers inside this region or partition will not be retimed.
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:44
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:10
Info (11888): Total time spent on timing analysis during Global Placement is 0.29 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info: Applying MPF multicycle constraints...
Info: Target user clock high: auto (600)
Info: Target user clock low: auto (300.0)
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.


