init r1, 2
ld r2,r 1
init r1, 7
init r0, 5
str r1,r 0
ld r3,r 1
beqR0 r3,6
init r1, 3
ld r0,r 2
beqR0 r0,0
sltR0 r0,r 3
init r1, 0
beqR0 r0,1
init r0, 5
ld r1,r 0
addi r1,r 0
str r1,r 0
beqR0 r1,2
init r0, 4
ld r0,r 0
addi r1,r 0
str r2,r 0
beqR0 r2,4
init r1, 3
str r3,r 1
init r1, 4
init r0, 0
str r0,r 1
beqR0 r0,5
