Timing Analyzer report for serial
Fri Jan 31 17:00:14 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; serial                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 542.3 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -0.844 ; -23.567            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -35.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                             ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.844 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.844 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.776      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.825 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.731 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.731 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.663      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.709 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.641      ;
; -0.587 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.519      ;
; -0.530 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.462      ;
; -0.444 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.727      ;
; -0.444 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.727      ;
; -0.420 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.352      ;
; -0.420 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.352      ;
; -0.420 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.352      ;
; -0.409 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.341      ;
; -0.381 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.064     ; 1.312      ;
; -0.381 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.313      ;
; -0.348 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.280      ;
; -0.347 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.279      ;
; -0.344 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.627      ;
; -0.344 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.627      ;
; -0.309 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.241      ;
; -0.302 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.234      ;
; -0.286 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.218      ;
; -0.261 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.429     ; 0.827      ;
; -0.260 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.429     ; 0.826      ;
; -0.243 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.175      ;
; -0.231 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.163      ;
; -0.218 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.150      ;
; -0.208 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.140      ;
; -0.189 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.121      ;
; -0.181 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.113      ;
; -0.173 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.105      ;
; -0.081 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.063     ; 1.013      ;
; -0.077 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.009      ;
; -0.076 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.063     ; 1.008      ;
; -0.075 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 1.006      ;
; -0.065 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.064     ; 0.996      ;
; -0.063 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.994      ;
; -0.063 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.063     ; 0.995      ;
; -0.062 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.993      ;
; -0.061 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.063     ; 0.993      ;
; -0.060 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.991      ;
; -0.059 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.990      ;
; -0.058 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.989      ;
; -0.058 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.989      ;
; -0.058 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.989      ;
; -0.057 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.988      ;
; -0.056 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.987      ;
; -0.055 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.986      ;
; -0.036 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.063     ; 0.968      ;
; 0.034  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.063     ; 0.898      ;
; 0.068  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.063     ; 0.864      ;
; 0.104  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.064     ; 0.827      ;
; 0.105  ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.826      ;
; 0.107  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.064     ; 0.824      ;
; 0.150  ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.133      ;
; 0.153  ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.288      ; 1.130      ;
; 0.223  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.063     ; 0.709      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                             ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.580      ;
; 0.393 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.613      ;
; 0.433 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.019      ;
; 0.434 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.020      ;
; 0.472 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.693      ;
; 0.478 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.699      ;
; 0.479 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.700      ;
; 0.541 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.761      ;
; 0.571 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.792      ;
; 0.579 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.165      ;
; 0.580 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.167      ;
; 0.588 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.809      ;
; 0.589 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.810      ;
; 0.590 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.811      ;
; 0.590 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.811      ;
; 0.591 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.812      ;
; 0.591 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.812      ;
; 0.591 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.812      ;
; 0.592 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.813      ;
; 0.594 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.815      ;
; 0.598 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.607 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.828      ;
; 0.608 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.829      ;
; 0.610 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.830      ;
; 0.611 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.831      ;
; 0.617 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.837      ;
; 0.618 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.838      ;
; 0.619 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.839      ;
; 0.619 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.839      ;
; 0.619 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.839      ;
; 0.620 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.840      ;
; 0.673 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.893      ;
; 0.674 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.894      ;
; 0.682 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.268      ;
; 0.684 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.429      ; 1.270      ;
; 0.709 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.929      ;
; 0.710 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.930      ;
; 0.723 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.943      ;
; 0.734 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.954      ;
; 0.749 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.969      ;
; 0.751 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.971      ;
; 0.755 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.975      ;
; 0.756 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.063      ; 0.976      ;
; 0.760 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.980      ;
; 0.767 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.987      ;
; 0.770 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.063      ; 0.990      ;
; 0.810 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.030      ;
; 0.815 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.035      ;
; 0.829 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; -0.287     ; 0.699      ;
; 0.831 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.287     ; 0.701      ;
; 0.842 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.062      ;
; 0.851 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.071      ;
; 0.871 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.091      ;
; 0.872 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.092      ;
; 0.877 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.097      ;
; 0.883 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.103      ;
; 0.892 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.112      ;
; 0.894 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.114      ;
; 0.903 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.123      ;
; 0.909 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.129      ;
; 0.915 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.135      ;
; 0.921 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.141      ;
; 0.923 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.143      ;
; 0.930 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.150      ;
; 0.942 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.163      ;
; 0.943 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.164      ;
; 0.943 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.164      ;
; 0.944 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.165      ;
; 0.944 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.165      ;
; 0.945 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.166      ;
; 0.945 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.166      ;
; 0.946 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.167      ;
; 0.946 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.167      ;
; 0.947 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.947 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.949 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.170      ;
; 0.952 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.173      ;
; 0.956 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.177      ;
; 0.983 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.063      ; 1.203      ;
; 0.998 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.218      ;
; 1.045 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.266      ;
; 1.046 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.267      ;
; 1.046 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.267      ;
; 1.047 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.268      ;
; 1.047 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.268      ;
; 1.048 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.269      ;
; 1.048 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.269      ;
; 1.049 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.270      ;
; 1.049 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.270      ;
; 1.050 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.064      ; 1.271      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 599.88 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.667 ; -18.043           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -35.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.667 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.667 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.606      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.642 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.580      ;
; -0.573 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.573 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.056     ; 1.512      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.556 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.057     ; 1.494      ;
; -0.407 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.346      ;
; -0.359 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.298      ;
; -0.298 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.562      ;
; -0.298 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.562      ;
; -0.273 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.212      ;
; -0.273 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.212      ;
; -0.273 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.212      ;
; -0.247 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.186      ;
; -0.229 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.168      ;
; -0.225 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.163      ;
; -0.213 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.477      ;
; -0.213 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.477      ;
; -0.199 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.138      ;
; -0.197 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.136      ;
; -0.178 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.117      ;
; -0.170 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.109      ;
; -0.156 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.095      ;
; -0.139 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.395     ; 0.739      ;
; -0.137 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.395     ; 0.737      ;
; -0.100 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 1.039      ;
; -0.090 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.028      ;
; -0.080 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.019      ;
; -0.068 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.057     ; 1.006      ;
; -0.053 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.991      ;
; -0.045 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.984      ;
; -0.045 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.984      ;
; 0.031  ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.908      ;
; 0.039  ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.899      ;
; 0.043  ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 0.896      ;
; 0.046  ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.056     ; 0.893      ;
; 0.052  ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.056     ; 0.887      ;
; 0.056  ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.056     ; 0.883      ;
; 0.056  ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.056     ; 0.883      ;
; 0.056  ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.882      ;
; 0.057  ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.881      ;
; 0.058  ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.881      ;
; 0.060  ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.879      ;
; 0.062  ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.877      ;
; 0.062  ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.877      ;
; 0.063  ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.876      ;
; 0.063  ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.876      ;
; 0.064  ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.875      ;
; 0.065  ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.874      ;
; 0.074  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.865      ;
; 0.146  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.793      ;
; 0.167  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.056     ; 0.772      ;
; 0.200  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.056     ; 0.739      ;
; 0.202  ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.737      ;
; 0.204  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.056     ; 0.735      ;
; 0.259  ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.005      ;
; 0.261  ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.269      ; 1.003      ;
; 0.309  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.057     ; 0.629      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.519      ;
; 0.356 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.557      ;
; 0.395 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.396      ; 0.935      ;
; 0.395 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.396      ; 0.935      ;
; 0.421 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.621      ;
; 0.433 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.633      ;
; 0.433 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.633      ;
; 0.487 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.687      ;
; 0.501 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.395      ; 1.040      ;
; 0.503 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.395      ; 1.042      ;
; 0.511 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.712      ;
; 0.512 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.713      ;
; 0.512 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.713      ;
; 0.518 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.718      ;
; 0.521 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.721      ;
; 0.528 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.728      ;
; 0.529 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.531 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.731      ;
; 0.531 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.731      ;
; 0.532 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.732      ;
; 0.532 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.732      ;
; 0.533 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.733      ;
; 0.533 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.733      ;
; 0.533 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.733      ;
; 0.537 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.737      ;
; 0.545 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.745      ;
; 0.546 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.056      ; 0.746      ;
; 0.562 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.762      ;
; 0.568 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.768      ;
; 0.569 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.769      ;
; 0.569 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.056      ; 0.769      ;
; 0.574 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.774      ;
; 0.576 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.776      ;
; 0.577 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.777      ;
; 0.577 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.777      ;
; 0.577 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.777      ;
; 0.591 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.395      ; 1.130      ;
; 0.593 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.395      ; 1.132      ;
; 0.601 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.801      ;
; 0.614 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.814      ;
; 0.645 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.846      ;
; 0.647 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.848      ;
; 0.655 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.855      ;
; 0.665 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.057      ; 0.866      ;
; 0.678 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.878      ;
; 0.681 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.881      ;
; 0.683 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.883      ;
; 0.684 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.884      ;
; 0.685 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.885      ;
; 0.692 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.892      ;
; 0.696 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.896      ;
; 0.727 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.927      ;
; 0.731 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.931      ;
; 0.758 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; -0.269     ; 0.633      ;
; 0.759 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.269     ; 0.634      ;
; 0.760 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 0.960      ;
; 0.761 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.961      ;
; 0.784 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.984      ;
; 0.785 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.985      ;
; 0.788 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.988      ;
; 0.789 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.056      ; 0.989      ;
; 0.799 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 0.999      ;
; 0.805 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.005      ;
; 0.820 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.020      ;
; 0.821 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.021      ;
; 0.828 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.028      ;
; 0.832 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.032      ;
; 0.838 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.038      ;
; 0.839 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.039      ;
; 0.839 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.039      ;
; 0.839 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.039      ;
; 0.840 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.040      ;
; 0.840 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.040      ;
; 0.840 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.040      ;
; 0.841 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.041      ;
; 0.842 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.042      ;
; 0.842 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.042      ;
; 0.843 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.043      ;
; 0.843 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.043      ;
; 0.843 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.043      ;
; 0.845 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.045      ;
; 0.851 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.051      ;
; 0.856 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 0.000        ; 0.056      ; 1.056      ;
; 0.899 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.099      ;
; 0.919 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.119      ;
; 0.928 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.128      ;
; 0.929 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.129      ;
; 0.929 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.129      ;
; 0.930 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.130      ;
; 0.930 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.130      ;
; 0.930 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.130      ;
; 0.931 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.131      ;
; 0.932 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.132      ;
; 0.933 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.133      ;
; 0.933 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.133      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.028 ; -0.582            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -37.090                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                              ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; FSM:my_control|current_state[0] ; cin                             ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.979      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; -0.019 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.970      ;
; 0.056  ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.064  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.098  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.853      ;
; 0.141  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.810      ;
; 0.193  ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.951      ;
; 0.193  ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.951      ;
; 0.201  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.750      ;
; 0.201  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.750      ;
; 0.201  ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.750      ;
; 0.202  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.749      ;
; 0.210  ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.740      ;
; 0.229  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.722      ;
; 0.237  ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.714      ;
; 0.246  ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.705      ;
; 0.267  ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.877      ;
; 0.267  ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.877      ;
; 0.283  ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.668      ;
; 0.286  ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.665      ;
; 0.294  ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.657      ;
; 0.295  ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.656      ;
; 0.301  ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 1.000        ; -0.238     ; 0.448      ;
; 0.304  ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 1.000        ; -0.238     ; 0.445      ;
; 0.308  ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.643      ;
; 0.312  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.639      ;
; 0.323  ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.628      ;
; 0.333  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.618      ;
; 0.333  ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.618      ;
; 0.339  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.612      ;
; 0.399  ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 0.551      ;
; 0.399  ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.552      ;
; 0.399  ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 0.552      ;
; 0.400  ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.550      ;
; 0.401  ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.550      ;
; 0.404  ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 1.000        ; -0.037     ; 0.546      ;
; 0.406  ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.544      ;
; 0.406  ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.544      ;
; 0.407  ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.543      ;
; 0.408  ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.542      ;
; 0.408  ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.541      ;
; 0.409  ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.541      ;
; 0.409  ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.542      ;
; 0.420  ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.531      ;
; 0.454  ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.497      ;
; 0.475  ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 1.000        ; -0.036     ; 0.476      ;
; 0.500  ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 1.000        ; -0.037     ; 0.450      ;
; 0.503  ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.447      ;
; 0.504  ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.446      ;
; 0.513  ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.631      ;
; 0.514  ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 1.000        ; 0.157      ; 0.630      ;
; 0.565  ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.386      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; cin                             ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; shift_reg:reg_sum|q[4]          ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.326      ;
; 0.215 ; shift_reg:reg_A|q[7]            ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.537      ;
; 0.217 ; shift_reg:reg_B|q[7]            ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.539      ;
; 0.252 ; shift_reg:reg_B|q[3]            ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; shift_reg:reg_B|q[4]            ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; cin                             ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.375      ;
; 0.283 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.299 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; shift_reg:reg_sum|q[1]          ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; shift_reg:reg_sum|q[2]          ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; shift_reg:reg_sum|q[5]          ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.312 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; shift_reg:reg_B|q[1]            ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; shift_reg:reg_B|q[2]            ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; shift_reg:reg_A|q[1]            ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; shift_reg:reg_A|q[4]            ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; shift_reg:reg_A|q[5]            ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; shift_reg:reg_A|q[2]            ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; shift_reg:reg_A|q[3]            ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; shift_reg:reg_B|q[5]            ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.439      ;
; 0.320 ; shift_reg:reg_B|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.323 ; shift_reg:reg_A|q[0]            ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; shift_reg:reg_A|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.445      ;
; 0.327 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.447      ;
; 0.328 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; shift_reg:reg_B|q[0]            ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.450      ;
; 0.329 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.652      ;
; 0.331 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.653      ;
; 0.334 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.454      ;
; 0.350 ; FSM:my_control|counter[3]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; FSM:my_control|counter[3]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.472      ;
; 0.373 ; shift_reg:reg_sum|q[6]          ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; shift_reg:reg_sum|q[7]          ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.494      ;
; 0.380 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.702      ;
; 0.381 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[6]            ; clock        ; clock       ; 0.000        ; 0.238      ; 0.703      ;
; 0.382 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.502      ;
; 0.384 ; shift_reg:reg_sum|q[3]          ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.504      ;
; 0.396 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[0]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.516      ;
; 0.399 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.519      ;
; 0.401 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[4]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.521      ;
; 0.406 ; FSM:my_control|current_state[0] ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.526      ;
; 0.406 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[6]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.526      ;
; 0.409 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.529      ;
; 0.411 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.531      ;
; 0.423 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.543      ;
; 0.428 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.548      ;
; 0.445 ; shift_reg:reg_A|q[6]            ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; -0.156     ; 0.373      ;
; 0.447 ; shift_reg:reg_B|q[6]            ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; -0.156     ; 0.375      ;
; 0.449 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; FSM:my_control|current_state[1] ; FSM:my_control|counter[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.572      ;
; 0.467 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[1]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[2]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.473 ; FSM:my_control|counter[2]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[5]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.595      ;
; 0.478 ; FSM:my_control|counter[2]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; shift_reg:reg_sum|q[8]          ; shift_reg:reg_sum|q[7]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.601      ;
; 0.484 ; FSM:my_control|counter[0]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.604      ;
; 0.485 ; FSM:my_control|counter[1]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.605      ;
; 0.488 ; FSM:my_control|current_state[1] ; FSM:my_control|current_state[0] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.608      ;
; 0.490 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[7]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.610      ;
; 0.498 ; FSM:my_control|counter[1]       ; FSM:my_control|current_state[1] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.618      ;
; 0.499 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[7]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.619      ;
; 0.513 ; FSM:my_control|current_state[0] ; shift_reg:reg_sum|q[3]          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.633      ;
; 0.519 ; FSM:my_control|current_state[0] ; FSM:my_control|counter[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.639      ;
; 0.530 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; FSM:my_control|current_state[1] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[4]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; FSM:my_control|current_state[1] ; shift_reg:reg_sum|q[8]          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; FSM:my_control|current_state[1] ; shift_reg:reg_A|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; FSM:my_control|current_state[1] ; cin                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.657      ;
; 0.579 ; FSM:my_control|counter[0]       ; FSM:my_control|counter[3]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.701      ;
; 0.581 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[2]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[0]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[5]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; FSM:my_control|current_state[0] ; shift_reg:reg_B|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[3]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; FSM:my_control|current_state[0] ; shift_reg:reg_A|q[1]            ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.844  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -0.844  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23.567 ; 0.0   ; 0.0      ; 0.0     ; -37.09              ;
;  clock           ; -23.567 ; 0.000 ; N/A      ; N/A     ; -37.090             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sum[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 162      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sum[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; sum[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sum[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Jan 31 17:00:12 2020
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.844             -23.567 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.667             -18.043 clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.028              -0.582 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.090 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4807 megabytes
    Info: Processing ended: Fri Jan 31 17:00:14 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


