             UJA1078A
             高速 CAN/ デ ュ アル LIN コ アシステムベースチ ッ プ
             Rev. 2 — 2011 年 1 月 28 日                               製品デー タ シー ト
           日本語の仕様書は参考 ま でに ご覧 く だ さ い。 ま た、 正式 な仕様書 に
           つい ては最新版の英語の仕様書 を ご覧 く だ さ い。
1. は じ めに
          NXP が提供す る コ ア SBC （シ ス テムベースチ ッ プ） の 「UJA1078A」 は、 一般的な電子
          制御ユニ ッ ト （ECU） に見ら れる基本個別 コ ンポーネ ン ト に替わる、 高速 CAN （ コ ン ト
          ロー ラ エ リ ア ネ ッ ト ワー ク ） と 2 つの LIN （ロ ー カ ル イ ン タ ー コ ネ ク ト ネ ッ ト ワー ク） イ
          ン タ ー フ ェ ース を提供 し ま す。
          UJA1078A は、 高速 CAN を メ イ ンのネ ッ ト ワー ク イ ン タ ー フ ェ ース と し て使 う こ と で、
          電源や セ ン サー な ど の周辺装置の制御に使われ る ネ ッ ト ワ ー ク ア プ リ ケ ー シ ョ ン を サ
          ポー ト し ます。
          こ の コ ア SBC には、 次の統合デバ イ スが含まれてい ます。
           • 高速 CAN ト ラ ン シ ーバ － CAN ト ラ ン シーバ TJA1042 と のバ ッ ク ワー ド の互換性
              と 相互運用性、 ISO 11898-2 お よび ISO 11898-5 規格に対応
           • LIN ト ラ ン シーバ － LIN 2.1、 LIN 2.0、 SAE J2602 に対応、 LIN 1.3 と 互換性
           • 高度な独立ウ ォ ッ チ ド ッ グ （UJA1078A/xx/WD バージ ョ ン）
           • 250 mA 電圧レギ ュ レー タ （マ イ ク ロ コ ン ト ロー ラ 供給用） － 外部 PNP ト ラ ン ジ ス
              タ で拡張可能 （電流輸送能力の向上 と 散逸分布）
           •  オ ン ボー ド CAN ト ラ ン シーバ用の個別電圧レギ ュ レー タ
           •  SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） （全二重）
           •  ロー カ ルウ ェ イ ク ア ッ プ入力ポー ト x 2
           •  リ ン プホーム出力ポー ト
          こ れ ら の一般的な ECU 機能を 1 つのパ ッ ケージ に統合す る こ と で得 られる メ リ ッ ト に加
          え、 こ の コ ア SBC は次のよ う な シ ス テム固有の機能を イ ン テ リ ジ ェ ン ト に組み合わせて
          提供 し ます。
           • 先進の低消費電力 コ ン セ プ ト
           • 安全で制御 さ れた シ ス テムス タ ー ト ア ッ プの挙動
           • シ ス テムお よ びサブ シ ス テム レベルでの詳細な ス テー タ ス レ ポー ト
          UJA1078A は、 CAN コ ン ト ロ ー ラ を有する マ イ ク ロ コ ン ト ロー ラ と 共に使用す る こ と を
          念頭にデザ イ ン さ れてい るので、マ イ ク ロ コ ン ト ロ ー ラ のス タ ー ト ア ッ プは常に制御下で
          行われます。


NXP Semiconductors                                                                                       UJA1078A
                                                                           高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
2. 特徴およ び メ リ ッ ト
             2.1 全般
                  CAN お よ び LIN ECU の全機能を提供
                     CAN ト ラ ン シ ーバ、 LIN ト ラ ン シ ーバ x 2
                     拡張可能な 3.3V ま たは 5V電圧レ ギ ュ レ ー タ がマ イ ク ロ コ ン ト ロ ー ラ と 周辺回路に
                       最高 250mA を提供。 外部 PNP ト ラ ン ジ ス タ を接続 し 、 プ リ ン ト 基板で よ り 優れ
                       た熱分布を実現す る こ と が可能
                     CAN ト ラ ン シ ーバ用 （5V） の個別電圧レ ギ ュ レ ー タ
                     ウ ォ ッ チ ド ッ グ （ウ ィ ン ド ウ モー ド / タ イ ムア ウ ト モ ー ド ） お よびオ ン チ ッ プ オシ
                       レー タ
                     SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） － マ イ ク ロ コ ン ト ロー ラ と 通信
                     ECU 電力管理シ ス テム （PMS）
                  オー ト モ ーテ ィ ブ ア プ リ ケーシ ョ ン用にデザイ ン
                     電磁両立性 （EMC） パ フ ォ ーマ ン ス を強化
                     ±8kV 静電放電 （ESD） 保護、 人体帯電モデル （HBM） － CAN/LIN バス ピ ン お よ び
                       ウェ イ クア ッ プピン
                     ±6kV 静電放電 IEC 61000-4-2 － CAN/LIN バス ピ ン お よびウ ェ イ ク ア ッ プ ピ ン
                     58V シ ョ ー ト 回路防止 CAN/LIN バス ピ ン
                     過渡電流に対 し てバ ッ テ リ ーお よ び CAN/LIN バス ピ ン を保護（ISO 7637-3 に対応）
                  CAN バス を通 じ た リ モ ー ト フ ラ ッ シ ュ プ ロ グ ラ ミ ン グ をサポー ト
                  6.1 mm  11 mm HTSSOP32 の小型パ ッ ケージ、 低熱抵抗
                  鉛 フ リ ー、 RoHS （有害物質規制） 指令準拠、 Dark Green 適合
             2.2 CAN ト ラ ン シーバ
                  ISO 11898-2 お よ び ISO 11898-5 対応の高速 CAN ト ラ ン シーバ
                  CAN バス用の低 ド ロ ッ プ ア ウ ト 電圧レギ ュ レー タ
                     マ イ ク ロ コ ン ト ロ ー ラ供給電源か ら独立
                     EMC のパ フ ォ ーマ ン スが大幅に強化
                  電源オ フ 時、 バス接続は実際に フ ロ ー ト
                  SPLIT 出力ピ ン に よ る レ セ ッ シ ブバス レ ベルの安定
             2.3 LIN ト ラ ン シーバ
                  LIN 2.1 対応 LIN ト ラ ン シーバ x 2
                  SAE J2602 対応
                  LIN 2.0 お よ び LIN 1.3 と の互換性
                  低ス ロ ープ モー ド に よ る最適な EMC パ フ ォ ーマ ン ス
                  統合 LIN 終端ダ イ オー ド （ピ ン DLIN）
             2.4 電力管理
                  CAN、 LIN、 ま たはロ ー カ ルウ ェ イ ク ア ッ プ ・ ピ ン に よ る ウ ェ イ ク ア ッ プ、 ウ ェ イ ク
                    ア ッ プ電源検出
                  2 つのウ ェ イ ク ア ッ プ ピ ン
                     WAKE1 お よ び WAKE2 入力を オ フ に し て電流を減 ら す こ と が可能
                     出力信号 （WBIAS） に よ る ウ ェ イ ク ア ッ プ ピ ンのバイ ア ス、 サン プ リ ン グ時間を
                       指定可能 （16 ms ま たは 64 ms）
UJA1078A                      All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                Rev. 2 — 2011 年 1 月 28 日                                                                2 of 50


NXP Semiconductors                                                                                        UJA1078A
                                                                            高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                  超低待機電流でのス タ ンバイ モー ド お よ び完全なウ ェ イ ク ア ッ プ機能、V1 を ア ク テ ィ
                   ブにす る こ と で マ イ ク ロ コ ン ト ロ ー ラ への供給電力を維持
                  超低ス リ ープ電流でのス リ ープ モー ド お よ び完全なウ ェ イ ク ア ッ プ機能
             2.5 コ ン ト ロールおよび診断機能
                  あ ら ゆる条件下におい て安全で予測可能な挙動
                  プ ロ グ ラ ミ ン グ可能なウ ォ ッ チ ド ッ グ、 独立 し た ク ロ ッ ク 電源
                    ウ ィ ン ド ウ、 タ イ ムア ウ ト （オ プ シ ョ ン で周期的ウ ェ イ ク ア ッ プが可能）、 オ フ の
                      各モー ド をサポー ト （中断時には自動的に再有効化）
                  16-bit SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） に よ る設定、 制御、 診断
                  グ ローバル対応出力に よ り 、 高い安全性が求め ら れるハー ド ウ ェ ア を制御
                  リ ン プ ホーム出力 （LIMP） に よ り 、 シ ス テムの重大な障害発生時にア プ リ ケーシ ョ ン
                   固有の 「 リ ン プ ホーム （非常時回避）」 ハー ド ウ ェ ア を有効化
                  過熱時シ ャ ッ ト ダウ ン
                  割 り 込み出力ピ ン － 割 り 込みは、 V1/V2 低電圧、 ロ ー カ ルウ ェ イ ク ア ッ プ、 周期的 /
                   パワーオ ン割 り 込みイ ベ ン ト のシ グナル と し て、 個別に設定可能
                  双方向 リ セ ッ ト ピ ン － 可変パワーオ ン リ セ ッ ト 長に よ り 、 様々な マ イ ク ロ コ ン ト
                   ロ ー ラ をサポー ト
                  ソ フ ト ウ ェ ア起動式のシ ス テム リ セ ッ ト
             2.6 電圧レ ギュ レ ー タ
                  主電圧レ ギ ュ レ ー タ V1:
                    マ イ ク ロ コ ン ト ロ ー ラ、 周辺装置、 追加の外部 ト ラ ン シーバをサポー ト す る拡張性
                      に優れた電圧レギ ュ レー タ
                    2 % 精度
                    3V バージ ョ ン ま たは 5V バージ ョ ン
                    最大 250mA をサポー ト す る と 共に、外部 PNP ト ラ ン ジ ス タ と 組み合わせる こ と で
                      PCB の熱分布を向上
                    外部 PNP ト ラ ン ジ ス タ から の電流供給を始める し き い値電流を指定可能
                    定格出力電圧の 90%で低電圧警告、定格出力電圧の 90% ま たは 70%で低電圧 リ セ ッ
                      ト
                    ISO 7637 pulse 4/4b お よ び ISO16750-2 に準拠 － 最低 4.5 V ま での VBAT 電圧で動
                      作 （ ク ラ ン キ ン グ時な ど）
                    あ ら ゆる条件下で安定 し た出力
                  CAN ト ラ ン シーバ用電圧レギ ュ レー タ V2
                    オ ン チ ッ プ高速 CAN ト ラ ン シ ーバ専用の電圧レギ ュ レー タ
                    定格出力電圧の 90% で低電圧警告
                    ス イ ッ チオ フ が可能 － CAN ト ラ ン シーバには V1 ま たは外部電圧レギ ュ レー タ か
                      ら供給可能
                    SO 7637 pulse 4 に準拠 － 最低 5.5 V ま での VBAT 電圧で動作（ ク ラ ン キ ン グ時な ど）
                    あ ら ゆる条件下で安定 し た出力
UJA1078A                       All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                 Rev. 2 — 2011 年 1 月 28 日                                                                3 of 50


NXP Semiconductors                                                                                                                 UJA1078A
                                                                                   高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
3. オーダー関連情報
表 1.       オーダー関連情報
 タ イ プ [1]              パ ッ ケージ
                        名称                    説明                                                                                                    バージ ョ ン
 UJA1078ATW/5V0/WD      HTSSOP32              プ ラ ス チ ッ ク 熱強化薄型シ ュ リ ン ク ス モ ールア ウ ト ラ イ ンパ ッ SOT549-1
 UJA1078ATW/3V3/WD                            ケージ、 32 リ ー ド 、 ボデ ィ 幅 6.1 mm、 リ ー ド ピ ッ チ 0.65mm、
                                              露出型ダ イパ ッ ド
 UJA1078ATW/5V0
 UJA1078ATW/3V3
[1]   UJA1078ATW/5V0xx バージ ョ ン には 5 V レギ ュ レー タ が （V1）、 UJA1078ATW/3V3xx バージ ョ ン には 3.3 V レギ ュ レー タ （V1） が、
      WD バージ ョ ン にはウ ォ ッ チ ド ッ グがそれぞれ含まれてい ます。
4.       ブロ ッ ク図
                                                                                                                    UJA1078A
                   BAT                                          V1                                                                V1
                                                                                         V2                                       V2
                   GND
                                                                             V1                      V2
                                                                             UV                      UV
                                                                                                                 EXT. PNP         VEXCTRL
                                                                                                                  CTRL            VEXCC
                   SCK
                    SDI                                                                                                           WBIAS
                   SDO
                  SCSN                                     SYSTEM                                                                 INTN
                WAKE1                                  CONTROLLER
                                                                                                                                  RSTN
                           WAKE
                WAKE2                                                                                              OSC
                WDOFF
                     EN                                                                                           TEMP
                   DLIN        BAT                                                                                                LIMP
                   LIN1
                 TXDL1                        LIN1
                 RXDL1                                                                                                    V2
                                                                                       HS-CAN                                     CANH
                   LIN2                                                                                                           CANL
                 TXDL2                        LIN2                                                                                TXDC
                 RXDL2                                                                                                            RXDC
                                                            BAT                                                                   SPLIT
                                                                                                                        015aaa184
  図 1.     ブロ ッ ク図
UJA1078A                              All information provided in this document is subject to legal disclaimers.                       © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                        Rev. 2 — 2011 年 1 月 28 日                                                                                     4 of 50


NXP Semiconductors                                                                                                        UJA1078A
                                                                             高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
5.       ピ ン ニ ン グ情報
               5.1 ピ ン ニ ング
                                                TXDL2         1                                                  32 BAT
                                               RXDL2          2                                                  31 VEXCTRL
                                                TXDL1         3                                                  30 TEST2
                                                      V1      4                                                  29 VEXCC
                                               RXDL1          5                                                  28 WBIAS
                                                 RSTN         6                                                  27 LIN2
                                                  INTN        7                                                  26 DLIN
                                                     EN       8                                                  25 LIN1
                                                                                 UJA1078A
                                                    SDI       9                                                  24 SPLIT
                                                   SDO 10                                                        23 GND
                                                   SCK 11                                                        22 CANL
                                                 SCSN 12                                                         21 CANH
                                                 TXDC 13                                                         20 V2
                                                 RXDC 14                                                         19 WAKE2
                                                TEST1 15                                                         18 WAKE1
                                             WDOFF           16                                                  17 LIMP
                                                                                                       015aaa185
                    図 2.  ピ ン構成
               5.2 ピ ンの説明
                   表 2.   ピ ンの説明
                   シ ン ボル    ピン               説明
                   TXDL2     1                LIN2 送信デー タ 入力
                   RXDL2     2                LIN2 受信デー タ 出力
                   TXDL1     3                LIN1 送信デー タ 入力
                   V1        4                マ イ ク ロ コ ン ト ロ ー ラ 用電圧レ ギ ュ レー タ 出力 （SBC バージ ョ ン に よ り
                                              5 V ま たは 3.3 V ）
                   RXDL1     5                LIN1 受信デー タ 出力
                   RSTN      6                マ イ ク ロ コ ン ト ロ ー ラ と の入出力 リ セ ッ ト
                   INTN      7                マ イ ク ロ コ ン ト ロ ー ラ への割 り 込み出力
                   EN        8                出力有効化
                   SDI       9                SPI デー タ 入力
                   SDO       10               SPI デー タ 出力
                   SCK       11               SPI ク ロ ッ ク 入力
                   SCSN      12               SPI チ ッ プ選択入力
                   TXDC      13               CAN 送信デー タ 入力
                   RXDC      14               CAN 受信デー タ 出力
                   TEST1     15               テ ス ト ピ ン － ピ ンはグ ラ ン ド に接続
                   WDOFF     16               WDOFF ピ ン － ウ ォ ッ チ ド ッ グ を オ フ
                   LIMP      17                リ ン プ ホーム出力
                   WAKE1     18               ロー カ ルウ ェ イ ク ア ッ プ入力 1
                   WAKE2     19               ロー カ ルウ ェ イ ク ア ッ プ入力 2
                   V2        20               CAN 用 5 V 電圧レギ ュ レ ー タ 出力
UJA1078A                        All information provided in this document is subject to legal disclaimers.                  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                  Rev. 2 — 2011 年 1 月 28 日                                                                                5 of 50


NXP Semiconductors                                                                                          UJA1078A
                                                                              高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                   表 2.    ピ ンの説明 … 続き
                   シ ン ボル      ピン              説明
                   CANH       21               CANH バス ラ イ ン
                   CANL       22               CANL バス ラ イ ン
                   GND        23               グラ ン ド
                   SPLIT      24               CAN バス コ モ ン モー ド 安定出力
                   LIN1       25               LIN1 バス ラ イ ン
                   DLIN       26               LIN 終端抵抗器接続
                   LIN2       27               LIN2 バス ラ イ ン
                   WBIAS      28               外部ウ ェ イ ク バ イ ア ス ト ラ ン ジ ス タ 用 コ ン ト ロールピ ン
                   VEXCC      29               外部 PNP ト ラ ン ジ ス タ の電流測定 － 外部 PNP ト ラ ン ジ ス タ の コ レ ク タ
                                               に接続
                   TEST2      30               テ ス ト ピ ン － ピ ンはグ ラ ン ド に接続
                   VEXCTRL    31               外部 PNP ト ラ ン ジ ス タ の コ ン ト ロ ールピ ン － 外部 PNP ト ラ ン ジ ス タ の
                                               ベースに接続
                   BAT        32               SBC へのバ ッ テ リ ー電源
                   パ ッ ケージ下部の露出 し たダ イ パ ッ ド に よ っ て、PCB を通 じ て SBC から の熱放散効率が
                   高ま り ます。 露出 し た ダ イ パ ッ ド は、 IC 上のどのア ク テ ィ ブ部分に も接続 さ れてい ませ
                   ん。 フ ロー ト 状態のま まに し てお く か、 GND に接続する こ と がで き ます。
6. 機能説明
                   UJA1078A は、 高速 CAN ト ラ ン シーバ x 1、 LIN ト ラ ン シーバ x 2、 電圧レギ ュ レー タ x
                   2、 ウ ォ ッ チ ド ッ グ x 1 のすべての機能を 1 つの専用チ ッ プ で提供 し 、 ECU のパワーア ッ
                   プ / ダウ ン機能をサポー ト する と 共に、 高度な シ ステム信頼性を実現 し てい ます。 ま た、
                   こ の SBC （シ ス テムベースチ ッ プ） はバスの活動に よ る ウ ェ イ ク ア ッ プ、 周期的ウ ェ イ
                   ク ア ッ プ、 外部ス イ ッ チの有効化に よ る ウ ェ イ ク ア ッ プのオ プ シ ョ ン に加え、 ウ ェ イ ク
                   ア ッ プ ス イ ッ チのパルス テ ス ト 用に定期的な コ ン ト ロ ールシ グナルを提供する こ と で、た
                   と え ス タ ンバイ モー ド でウ ェ イ ク ア ッ プ ス イ ッ チが閉 じ てい て も、 低電流で動作 し ます。
                   すべての ト ラ ン シーバは、バス構成で高い柔軟性を提供で き る よ う に最適化 さ れてい ます
                   が、 特に高速 CAN ト ラ ン シーバは リ ン ギ ン グ （バス反射） を低減で き る よ う に最適化 さ
                   れてい ます。
                   主電圧レギ ュ レー タ の V1 は、 ECU のマ イ ク ロ コ ン ト ロ ー ラ 、 周辺装置、 追加の外部 ト
                   ラ ン シ ーバへの電力供給用にデザイ ン さ れてい ます。 熱分布向上のために外部 PNP ト ラ
                   ン ジ ス タ を付加す る こ と も で き ま す。 V2 は、 統合 さ れた高速 CAN ト ラ ン シーバに電力
                   を 供給 し ま す。 ウ ォ ッ チ ド ッ グはオ ン チ ッ プ オ シ レ ー タ に よ っ て直接 ク ロ ッ キ ン グ し 、
                   ウ ィ ン ド ウモ ー ド 、 タ イ ムア ウ ト モー ド 、 オ フ モー ド で動作 し ます。
               6.1 シ ス テム コ ン ト ロー ラ
             6.1.1 概要
                   シ ス テム コ ン ト ロ ー ラは レ ジ ス タ の構成を管理 し 、 SBC の内部機能を制御 し ます。 ま た、
                   こ の コ ン ト ロ ー ラ はデバ イ スのス テ ー タ ス情報を 収集 し て マ イ ク ロ コ ン ト ロ ー ラ に提供
                   する と 共に、 リ セ ッ ト シグナル と 割 り 込みシグナル も 提供 し ます。
                   こ のシ ス テム コ ン ト ロー ラ はス テ ー ト マ シ ン です。 SBC の動作モ ー ド お よび各モー ド 間
                   の移行の ト リ ガー を下図 （図 3） に示 し ます こ れ ら のモ ー ド の詳細は後述 し ます。
UJA1078A                         All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                   Rev. 2 — 2011 年 1 月 28 日                                                                6 of 50


NXP Semiconductors                                                                                                                                    UJA1078A
                                                                                                    高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                                                                                                                                    from Standby or Normal
                                                                                                                                        chip temperature above
                                                                                              Overtemp                            OTP activation threshold Tth(act)otp
                    VBAT below
           power-off threshold Vth(det)poff                                                     V1: OFF
                 (from all modes)                                                               V2: OFF
                                                                                     limp home = LOW (active)
                                                                                           CAN/LIN: Off and
                                                                                            high resistance
                                                                                            watchdog: OFF
                                                    Off
                                                                                                                          chip temperature below
                                                  V1: OFF
                                                                                                                   OTP release threshold Tth(rel)otp
                                                  V2: OFF
                 VBAT below                  CAN/LIN: Off and
         power-on threshold Vth(det)pon       high resistance
                                              watchdog: OFF
                                                INTN: HIGH
                                                                                             VBAT above
                                                                                power-on threshold Vth(det)pon
                                                                                                                                   watchdog
                                                                  watchdog overflow or                                              trigger
                                                                      V1 undervoltage
                                                                                                              Standby
                                                                                                                 V1: ON
                                                                                                                V2: OFF
                                                                                                    CAN/LIN: Lowpower/Off
                                                                                                     watchdog: Timeout/Off
                                                                                                                MC = 00
                                                                                                                                                         MC = 01 and
                                                    reset event or                        MC = 10 or MC = 11                                           INTN = HIGH and
                                                       MC = 00                                                                                    one wake-up enabled and
                                                                                                                                                      no wake-up pending
                                                                                                                      wake-up event if enabled
                                                  Normal                                                                                                    Sleep
                                                                                                                                                           V1: OFF
                                                  V1: ON
                                                                                                                                                           V2: OFF
                                               V2: ON/OFF
                                                                                                                                                   CAN/LIN: Lowpower/Off
                    successful          CAN/LIN: Active/Lowpower
                                                                                                      MC = 01 and                                       watchdog: OFF
                     watchdog               watchdog: Window/
                                                                                                   INTN = HIGH and                                       RSTN: LOW
                       trigger                 Timeout/Off
                                                                                             one wake-up enabled and                                       MC = 01
                                                 MC = 1x
                                                                                                no wake-up pending
                                                                                                                                                                    015aaa073
  図 3.       UJA1078A シ ス テム コ ン ト ロー ラ
                      6.1.2 オ フ モー ド
                                 バ ッ テ リ ーか らの供給電力がパワーオ フ 検出 し き い値 （Vth(det)poff） を下回る と 、 SBC が
                                 どのモ ー ド であ っ て も オ フ モー ド に切 り 替わ り ます。 オ フ モー ド では、電圧レギ ュ レー タ
                                 はオ フ と な り 、 バス シ ス テムは高抵抗状態にな り ます。 CAN バス ピ ンは フ ロー ト 状態 と
                                 な り ま す。
UJA1078A                                               All information provided in this document is subject to legal disclaimers.                          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                                         Rev. 2 — 2011 年 1 月 28 日                                                                                        7 of 50


NXP Semiconductors                                                                                            UJA1078A
                                                                                高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                   バ ッ テ リ ーか らの供給電力がパワーオ ン検出 し き い値 （Vth(det)on） を上回る と 同時に SBC
                   はス タ ンバ イ モー ド に切 り 替わ り 、 シ ス テム リ セ ッ ト が実行 さ れます （ リ セ ッ ト パルス幅
                   は tw(rst)、 Long ま たは Short。 6.5.1 章お よび表 11 参照）。
             6.1.3 ス タ ンバ イ モー ド
                   SBC がス タ ンバ イ モー ド に切 り 替わる条件は次の と お り です。
                    • オ フ モ ー ド か ら － VBAT がパワーオ ン検出 し き い値 （Vth(det)on） を上回 っ た と き
                    • ス リ ープ モー ド か ら － CAN、 LIN、 ロ ー カ ルウ ェ イ ク ア ッ プ イ ベ ン ト のいずれかが
                       発生 し た と き
                    • 過熱モ ー ド か ら － チ ッ プの温度が過熱保護 リ リ ース し き い値 Tth(rel)otp を下回 っ た と
                       き
                    • 通常モ ー ド か ら － MC ビ ッ ト が 「00」 に設定 さ れるか、 シ ス テム リ セ ッ ト が実行 さ
                       れた と き （6.5 章参照）
                   ス タ ンバイ モ ー ド では、 V1 がス イ ッ チオ ン に な り ま す。 CAN お よび LIN の各 ト ラ ン シ ー
                   バ は、 バ ス ウ ェ イ ク ア ッ プ 検 出 が オ ン の 低 電 力 状 態 （低 電 力 モ ー ド 、
                   STBCC/STBCL1/STBCL2 = 1、 表 6 参照） と な るか、 完全に ス イ ッ チオ フ の状態にな り
                   ます （オ フ モ ー ド 、 STBCx = 0、 6.7.1 章 /6.8.1 章参照）。 ウ ォ ッ チ ド ッ グは、 WDOFF ピ
                   ンの状態お よ び WD_and_Status レ ジ ス タ のウ ォ ッ チ ド ッ グ モー ド ・ コ ン ト ロールビ ッ ト
                   （WMC） の設定に基づい て、 タ イ ムア ウ ト モー ド かオ フ モー ド のいずれかで実行で き ます
                   （表 4）。
                   SBC がス タ ンバ イ モー ド を終了する条件は次の と お り です。
                    • MC ビ ッ ト が 「10」 （V2 オ フ） ま たは 「11」 （V2 オ ン） に設定 さ れ、 通常モ ー ド が選
                       択 さ れた と き
                    • MC ビ ッ ト が 「01」 に設定 さ れ、 ス リ ー プ モー ド が選択 さ れた と き
                    • チッ プ の温度が過熱保護（ OTP: OverTemperature Protection）有効化し き い値 Tth(act)otp
                       を 上回り 、 SBC が過熱モ ード にな っ たと き
             6.1.4 通常モー ド
                   Mode_Control レ ジ ス タ （表 5） の MC ビ ッ ト を 「10」 （V2 オ フ） ま たは 「11」 （V2 オ ン）
                   に設定する と 、 通常モー ド が選択 さ れま す。
                   通常モ ー ド では、 CAN 物理層がオ ン にな るか （ア ク テ ィ ブ モ ー ド 、 STBCC = 0、 表 6 参
                   照）、 バスウ ェ イ ク ア ッ プ検出がオ ン で低電力状態 （低電力モ ー ド 、 STBCC = 1） にな り
                   ます。
                   ま た、 LIN 物理層 （LIN1、 LIN2） はオ ン に な るか （ア ク テ ィ ブ モ ー ド 、 STBCL1/STBCL2
                   = 0、 表 6 参 照） 、 バ ス ウ ェ イ ク ア ッ プ 検 出 が オ ン で 低 電 力 状 態 （低 電 力 モ ー ド 、
                   STBCL1/STBCL2 = 1） にな り ます。
                   SBC が通常モー ド を終了する条件は次の と お り です。
                    • MC ビ ッ ト が 「00」 に設定 さ れ、 ス タ ンバ イ モー ド が選択 さ れた と き
                    • MC ビ ッ ト が 「01」 に設定 さ れ、 ス リ ー プ モー ド が選択 さ れた と き
                    • シ ス テム リ セ ッ ト が生成 さ れた と き （6.1.3 章参照 － SBC はス タ ンバイ モ ー ド に切
                       替わ り ）
                    • チ ッ プの温度が過熱保護有効化 し き い値 Tth(act)otp を上回 り 、 SBC が過熱モ ー ド に切
                       り 替わ っ た と き
UJA1078A                           All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                     Rev. 2 — 2011 年 1 月 28 日                                                                8 of 50


NXP Semiconductors                                                                                           UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
             6.1.5 ス リ ー プ モー ド
                   Mode_Control レ ジ ス タ （表 5） の MC ビ ッ ト を 「01」 に設定す る こ と で、 ス タ ンバイ モ ー
                   ド ま たは通常モ ー ド か ら ス リ ー プ モ ー ド を選択で き ま す。 ス リ ー プ モ ー ド に切 り 替わる
                   と 、 保留中の割 り 込みやウ ェ イ ク ア ッ プ イ ベ ン ト がな く な り （ピ ン INTN = HIGH）、 少な
                   く と も 1 つのウ ェ イ ク ア ッ プ ソ ースが有効化 さ れます （CAN、 LIN、 WAKE のいずれか）。
                   いずれの条件に も一致 し ない状況で ス リ ープ モ ー ド に し よ う と し た場合、シ ョ ー ト リ セ ッ
                   ト と な り ます （最小 3.6 ms パルス幅、 6.5.1 章お よ び表 11 を参照）。
                   ス リ ープ モー ド では V1 と V2 はオ フ で、バス ト ラ ン シーバのス イ ッ チ も オ フ にな るか（オ
                   フ モー ド 、 STBCx = 0、 表 6 を参照） 低電力状態に な り （低電力モー ド 、 STBCx = 1） 、
                   バスウ ェ イ ク ア ッ プ検出はオ ン と な り ま す （6.7.1 章 /6.8.1 章参照）。 ウ ォ ッ チ ド ッ グはオ
                   フ に、 ま た リ セ ッ ト ピ ンは LOW にな り ます。
                   CAN、 LIN、 ロー カ ルウ ェ イ ク ア ッ プ イ ベ ン ト のいずれかに よ っ て、 SBC はス リ ープ モ ー
                   ド か ら ス タ ンバ イ モ ー ド に切 り 替わ り 、 シ ス テム リ セ ッ ト が生成 さ れま す （シ ョ ー ト ま た
                   はロ ン グ、 6.5.1 章参照）。 モ ー ド コ ン ト ロ ールビ ッ ト （MC） の値は 「00」 に変わ り 、 V1
                   がオ ン にな り ます。
             6.1.6 過熱モー ド
                   チ ッ プの温度が過熱保護有効化 （OTP） し き い値 Tth(act)otp を超え る と 、 SBC は通常モ ー
                   ド ま たはス タ ンバ イ モー ド か ら過熱モー ド に切 り 替わ り ます。
                   過熱モ ー ド では、 電圧レ ギ ュ レ ー タ はオ フ と な り 、 バス シ ス テ ムは高抵抗状態に な り ま
                   す。 ま た SBC が過熱モ ー ド に な る と RSTN ピ ンが LOW に な り 、 リ ン プ ホーム コ ン ト
                   ロールビ ッ ト LHC は LIMP ピ ンが LOW にな る よ う に設定 さ れます。
                   チ ッ プの温度が過熱時シ ャ ッ ト ダ ウ ン し き い値の ヒ ス テ リ シ ス レ ベルを下回る と 、 SBC
                   の過熱モー ド は終了 し ます。 過熱モー ド の終了後、 SBC はス タ ンバイ モ ー ド に切 り 替わ
                   り 、 シ ス テム リ セ ッ ト が生成 さ れます （ リ セ ッ ト パルス幅 tw(rst)、 ロ ン グま たはシ ョ ー ト 、
                   6.5.1 章 / 表 11 参照）。
               6.2 SPI （シ リ アルペ リ フ ェ ラル ・ イ ン タ ー フ ェ ース）
             6.2.1 概要
                   SPI （シ リ アルペ リ フ ェ ラル ・ イ ン タ ー フ ェ ース） は、 マ イ ク ロ コ ン ト ロ ー ラ と の通信 リ
                   ン ク を提供 し 、 マルチ ス レーブ環境をサポー ト し ます。 SPI は全二重デー タ 転送用に設定
                   さ れてい るので、 新 し い コ ン ト ロ ールデー タ が入る と そのス テー タ ス情報が返 さ れます。
                   こ の イ ン タ ー フ ェ ースには読取専用ア ク セ スのオ プ シ ョ ン も あ るので、レ ジ ス タ の コ ン テ
                   ン ツ を変更す る必要な し に、 ア プ リ ケーシ ョ ンか ら レ ジ ス タ を読み返す こ と がで き ます。
                   SPI は、 4 つのイ ン タ フ ェ ースシ グナルを使用 し て同期化 と デー タ 伝送を行い ます。
                     • SCSN: SPI チ ッ プ選択 － ア ク テ ィ ブ LOW
                     • SCK: SPI ク ロ ッ ク － 低電力 コ ン セ プ ト に よ り 、 デ フ ォ ル ト レ ベルは LOW
                     • SDI: SPI デー タ 入力
                     • SDO: SPI デー タ 出力 － SCSN ピ ンが HIGH の場合、 フ ロ ー ト
                   ク ロ ッ クの立下 り エ ッ ジ で ビ ッ ト サン プ リ ン グが実行 さ れ、デー タ は立上 り ク ロ ッ ク エ ッ
                   ジ にシ フ ト し ます （図 4）。
UJA1078A                          All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                                9 of 50


NXP Semiconductors                                                                                                              UJA1078A
                                                                                      高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
         SCSN
          SCK                  01       02                   03                  04                              15      16
                            sampled
           SDI          X         MSB          14                   13                  12                          01      LSB             X
          SDO             X       MSB          14                   13                  12                          01      LSB
                 floating                                                                                                               floating
                                                                                                                                       015aaa205
  図 4.     SPI タ イ ミ ン グ プ ロ ト コル
                6.2.2 レ ジ ス タ マ ッ プ
                          メ ッ セージヘ ッ ダーの最初の 3 ビ ッ ト （A2、 A1、 A0） はレ ジ ス タ ア ド レ ス を定義 し 、 4
                          番目のビ ッ ト （RO） は読取 / 書込みま たは読取専用 と し て選択レ ジ ス タ を定義 し ます。
                          表 3.      レ ジス タ マ ッ プ
                          ア ド レ ス ビ ッ ト 15、 14、 13 書込みア ク セ ス ビ ッ ト 12 = 0                                             読取 / 書込みア ク セ ス ビ ッ ト 11... 0
                          000                                   0 = 読取 / 書込み、1 = 読取専用 WD_and_Status レ ジ ス タ
                          001                                   0 = 読取 / 書込み、1 = 読取専用 Mode_Control レ ジ ス タ
                          010                                   0 = 読取 / 書込み、1 = 読取専用 Int_Control レ ジ ス タ
                          011                                   0 = 読取 / 書込み、1 = 読取専用 Int_Status レ ジ ス タ
UJA1078A                                 All information provided in this document is subject to legal disclaimers.              © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                           Rev. 2 — 2011 年 1 月 28 日                                                                          10 of 50


NXP Semiconductors                                                                                                 UJA1078A
                                                                                     高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                 6.2.3 WD_and_Status レ ジ ス タ
表 4.       WD_and_Status レ ジ ス タ
 ビ ッ ト シ ン ボル         アク セス パワーオン 説明
                               デフ ォ ルト
 15:13 A2, A1, A0     R        000           レ ジス タ ア ド レ ス
 12      RO           R/W      0             ア ク セ スス テー タ ス
                                                 0: レ ジ ス タ を読取 / 書込みに設定
                                                 1: レ ジ ス タ を読取専用に設定
 11      WMC          R/W      0             ウ ォ ッ チ ド ッ グモー ド ・ コ ン ト ロ ール
                                                 0: 通常モー ド － ウ ォ ッ チ ド ッ グはウ ィ ン ド ウモー ド 。 ス タ ンバイ モー ド －
                                                 ウ ォ ッ チ ド ッ グは タ イ ムアウ ト モー ド
                                                 1: 通常モー ド － ウ ォ ッ チ ド ッ グは タ イ ムア ウ ト モー ド 。 ス タ ン バ イ モ ー ド
                                                 － ウ ォ ッ チ ド ッ グはオ フ モー ド
 10:8    NWP[1]       R/W      100           公称ウ ォ ッ チ ド ッ グ期間
                                                 000: 8 ms
                                                 001: 16 ms
                                                 010: 32 ms
                                                 011: 64 ms
                                                 100: 128 ms
                                                 101: 256 ms
                                                 110: 1024 ms
                                                 111: 4096 ms
 7       WOS/SWR      R/W      -             ウ ォ ッ チ ド ッ グ ・ オ フ ス テー タ ス / ソ フ ト ウ ェ ア リ セ ッ ト
                                                 0: WDOFF ピ ンは LOW、 ウ ォ ッ チ ド ッ グ モー ド は WMC ビ ッ ト が定義
                                                 1: WDOFF ピ ンが HIGH でウ ォ ッ チ ド ッ グはオ フ に な り 、 ソ フ ト ウ ェ ア リ
                                                 セッ ト
 6       V1S          R        -             V1 ステ ー タ ス
                                                 0: V1 出力電圧が低電圧回復 し き い値の 90 % 以上 （Vuvr; － 表 10 参照）
                                                 1: V1 出力電圧が低電圧検出 し き い値の 90 % 未満 （Vuvd; － 表 10 参照）
 5       V2S          R        -             V2 ステ ー タ ス
                                                 0: V2 出力電圧が低電圧 リ リ ース し き い値以上 （Vuvr; － 表 10 参照）
                                                 1: V2 出力電圧が低電圧検出 し き い値未満 （Vuvd; － 表 10 参照）
 4       WLS1         R        -             ウ ェ イ ク ア ッ プ 1 ステー タ ス
                                                 0: WAKE1 入力電圧がス イ ッ チ ン グ し き い値未満 （Vth(sw)）
                                                 1: WAKE1 入力電圧がス イ ッ チ ン グ し き い値以上 （Vth(sw)）
 3       WLS2         R        -             ウ ェ イ ク ア ッ プ 2 ステー タ ス
                                                 0: WAKE2 入力電圧がス イ ッ チ ン グ し き い値未満 （Vth(sw)）
                                                 1: WAKE2 入力電圧がス イ ッ チ ン グ し き い値以上 （Vth(sw)）
 2:0     reserved     R        000
[1]   リ セ ッ ト 後、 ビ ッ ト はデ フ ォ ル ト 値 （100） に設定 さ れます。
UJA1078A                                All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                          Rev. 2 — 2011 年 1 月 28 日                                                              11 of 50


NXP Semiconductors                                                                                               UJA1078A
                                                                                   高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                 6.2.4 Mode_Control レ ジ ス タ
表 5.       Mode_Control レ ジ ス タ
 ビッ ト     シ ン ボル      アク セス パワーオン 説明
                              デフ ォ ルト
 15:13    A2, A1, A0 R        001           レジス タ ア ド レス
 12       RO          R/W     0             ア ク セ ス ステー タ ス
                                               0: レ ジ ス タ を読取 / 書込みに設定
                                               1: レ ジ ス タ を読取専用に設定
 11:10    MC          R/W     00            モー ド コ ン ト ロ ール
                                               00: ス タ ンバ イ モー ド
                                               01: ス リ ープ モー ド
                                               10: 通常モー ド 、 V2 オ フ
                                               11: 通常モー ド 、 V2 オ ン
 9        LHWC [1]    R/W     1             リ ン プ ホーム警告 コ ン ト ロ ール
                                               0: リ ン プ ホーム警告な し
                                               1: リ ン プ ホーム警告 を設定 － 次の リ セ ッ ト に よ っ て LIMP 出力がオ ン
 8        LHC[2]      R/W     0             リ ン プ ホーム コ ン ト ロール
                                               0: LIMP ピ ン を フ ロ ー ト に設定
                                               1: LIMP ピ ン を LOW
 7        ENC         R/W     0             コ ン ト ロール有効化
                                               0: EN ピ ン を LOW
                                               1: EN ピ ン を HIGH （通常モ ー ド ）
 6        LSC         R/W     0            LIN ス ロ ープ コ ン ト ロ ール
                                               0: 通常ス ロ ープ、 20 kbit/s
                                               1: 低ス ロ ープ、 10.4 kbit/s
 5        WBC         R/W     0            ウ ェ イ ク バ イ ア ス ・ コ ン ト ロ ール
                                               0: WSEn = 0 の と き、 WBIAS ピ ンは フ ロー ト 、 WSEn = 1 の と き 、 16 ms サ
                                               ンプ リ ング
                                               1: WSEn = 0 の と き 、 WBIAS ピ ンは LOW、 WSEn = 1 の と き、 64 ms サン
                                               プ リ ング
 4        PDC         R/W     0            配電 コ ン ト ロー
                                               0: 外部 PNP ト ラ ン ジ ス タ 有効化の V1 し き い値電流、 負荷電流上昇、
                                               Ith(act)PNP = 85 mA、 外部 PNP ト ラ ン ジ ス タ 無効化の V1 し き い値電流、 負
                                               荷電流減少、 Ith(deact)PNP = 50 mA、 図 7 参照
                                               1: 外部 PNP ト ラ ン ジ ス タ 有効化の V1 し き い値電流、 負荷電流上昇、
                                               Ith(act)PNP = 50 mA、 外部 PNP ト ラ ン ジ ス タ 無効化の V1 し き い値電流、 負
                                               荷電流減少、 Ith(deact)PNP = 15 mA、 図 7 参照
 3:0      reserved    R       0000
[1]   リ セ ッ ト 後、 ビ ッ ト LHWC は 「1」 に設定
[2]   リ セ ッ ト 前に LHWC が 「1」 に設定 さ れてい る場合、 リ セ ッ ト 後にビ ッ ト LHC は 「1」 に設定
UJA1078A                              All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                        Rev. 2 — 2011 年 1 月 28 日                                                              12 of 50


NXP Semiconductors                                                                                              UJA1078A
                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                6.2.5 Int_Control レ ジ ス タ
表 6.     Int_Control レ ジ ス タ
 ビッ ト    シ ン ボル      アク セス パワーオン 説明
                             デフ ォ ルト
 15:13   A2, A1, A0 R        010           レジス タ ア ド レス
 12      RO          R/W     0             ア ク セ ス ステー タ ス
                                              0: レ ジ ス タ を読取 / 書込みに設定
                                              1: レ ジ ス タ を読取専用に設定
 11      V1UIE       R/W     0            V1 低電圧割 り 込みオ ン
                                              0: V1 低電圧警告割 り 込みの リ ク エ ス ト 不可
                                              1: V1 低電圧警告割 り 込みの リ ク エ ス ト 可能
 10      V2UIE       R/W     0            V2 低電圧割 り 込みオ ン
                                              0: V2 低電圧警告割 り 込みの リ ク エ ス ト 不可
                                              1: V2 低電圧警告割 り 込みの リ ク エ ス ト 可能
 9       STBCL1      R/W     0            LIN1 ス タ ンバ イ コ ン ト ロール
                                              0: SBC が通常モー ド (MC = 1x) の と き :
                                                  LIN1 は ア ク テ ィ ブ モ ー ド 。 VBAT の値に関係 な く ウ ェ イ ク ア ッ プ フ ラ グ
                                                  （RXDL1 で確認可能） は ク リ ア。
                                               SBC がス タ ンバ イ / ス リ ープ モ ー ド (MC = 0x) の と き :
                                                  LIN1 はオ フ モ ー ド 。 バスウ ェ イ ク ア ッ プ検出はオ フ。 LIN1 ウ ェ イ ク ア ッ
                                                   プ割 り 込みは リ ク エ ス ト 不可
                                              1: LIN1 は低電力モ ー ド で、 SBC モー ド に関係な く （MC = xx）、 バスウ ェ イ
                                               ク ア ッ プ検出はオ ン。 LIN1 ウ ェ イ ク ア ッ プ割 り 込みは リ ク エ ス ト 可能。
 8       STBCL2      R/W     0            LIN2 ス タ ンバ イ コ ン ト ロール
                                              0: SBC が通常モー ド (MC = 1x) の と き :
                                                  LIN2 は ア ク テ ィ ブ モ ー ド 。 VBAT の値に関係 な く ウ ェ イ ク ア ッ プ フ ラ グ
                                                  （RXDL2 で確認可能） は ク リ ア。
                                               SBC がス タ ンバ イ / ス リ ープ モ ー ド (MC = 0x) の と き :
                                                  LIN2 はオ フ モ ー ド 。 バスウ ェ イ ク ア ッ プ検出はオ フ。 LIN2 ウ ェ イ ク ア ッ
                                                   プ割 り 込みは リ ク エ ス ト 不可。
                                              1: LIN2 は低電力モ ー ド で、 SBC モー ド に関係な く （MC = xx）、 バスウ ェ イ
                                               ク ア ッ プ検出はオ ン。 LIN2 ウ ェ イ ク ア ッ プ割 り 込みは リ ク エ ス ト 可能。
 7:6     WIC1        R/W     00           ウ ェ イ ク ア ッ プ割 り 込み 1 コ ン ト ロ ール
                                              00: ウ ェ イ ク ア ッ プ割 り 込み 1 オ フ
                                              01: 立上 り エ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 1
                                              10: 立下 り エ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 1
                                              11: 両方のエ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 1
 5:4     WIC2        R/W     00           ウ ェ イ ク ア ッ プ割 り 込み 2 コ ン ト ロ ール
                                              00: ウ ェ イ ク ア ッ プ割 り 込み 2 オ フ
                                              01: 立上 り エ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 2
                                              10: 立下 り エ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 2
                                              11: 両方のエ ッ ジ でウ ェ イ ク ア ッ プ割 り 込み 2
UJA1078A                             All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                       Rev. 2 — 2011 年 1 月 28 日                                                              13 of 50


NXP Semiconductors                                                                                              UJA1078A
                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 6.     Int_Control レ ジ ス タ
 ビッ ト    シ ン ボル     アク セス パワーオン 説明
                             デフ ォ ルト
 3       STBCC      R/W      0            CAN ス タ ンバ イ コ ン ト ロール
                                              0: SBC が通常モー ド (MC = 1x) の と き :
                                                  CAN はア ク テ ィ ブ モー ド 。 V2 出力電圧に関係な く ウ ェ イ ク ア ッ プ フ ラ グ
                                                  （RXDC で確認可能） は ク リ ア。
                                               SBC がス タ ンバ イ / ス リ ープ モ ー ド (MC = 0x) の と き :
                                                  CAN はオ フ モ ー ド 。 バスウ ェ イ ク ア ッ プ検出はオ フ。 CAN ウ ェ イ ク ア ッ
                                                   プ割 り 込みは リ ク エ ス ト 不可。
                                              1: CAN は低電力モ ー ド で、 SBC モー ド に関係な く （MC = xx）、 バスウ ェ イ
                                               ク ア ッ プ検出はオ ン。 CAN ウ ェ イ ク ア ッ プ割 り 込みは リ ク エ ス ト 可能。
 2       RTHC       R/W      0             リ セ ッ ト し き い値 コ ン ト ロ ール
                                              0: リ セ ッ ト し き い値は V1 低電圧検出電圧の 90 % に設定 （Vuvd、表 10 参照）
                                              1: リ セ ッ ト し き い値は V1 低電圧検出電圧の 70 % に設定 （Vuvd、表 10 参照）
 1       WSE1       R/W      0            WAKE1 サン プルオ ン
                                              0: 継続的にサン プ リ ン グ
                                              1: WAKE1 のサン プ リ ン グ を WBIAS と 同期化 （サン プル レー ト は WBC が
                                               コ ン ト ロ ール）
 0       WSE2       R/W      0            WAKE2 サン プルオ ン
                                              0: 継続的にサン プ リ ン グ
                                              1: WAKE2 のサン プ リ ン グ を WBIAS と 同期化 （サン プル レー ト は WBC が
                                               コ ン ト ロ ール）
UJA1078A                             All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                       Rev. 2 — 2011 年 1 月 28 日                                                              14 of 50


NXP Semiconductors                                                                                                 UJA1078A
                                                                                     高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                 6.2.6 Int_Status レ ジ ス タ
表 7.       Int_Status レ ジ ス タ [1]
 ビッ ト     シ ン ボル      アク セス パワーオン 説明
                                デフ ォ ルト
 15:13    A2, A1, A0 R          011           レジス タ ア ド レス
 12       RO          R/W       0             ア ク セ ス ステー タ ス
                                                 0: レ ジ ス タ を読取 / 書込みに設定
                                                 1: レ ジ ス タ を読取専用に設定
 11       V1UI        R/W       0            V1 低電圧割 り 込み
                                                 0: V1 低電圧警告割 り 込み保留な し
                                                 1: V1 低電圧警告割 り 込み保留
 10       V2UI        R/W       0            V2 低電圧割 り 込み
                                                 0: V2 低電圧警告割 り 込み保留な し
                                                 1: V2 低電圧警告割 り 込み保留
 9        LWI1        R/W       0            LIN ウ ェ イ ク ア ッ プ割 り 込み 1
                                                 0: LIN1 ウ ェ イ ク ア ッ プ割 り 込み保留な し
                                                 1: LIN1 ウ ェ イ ク ア ッ プ割 り 込み保留
 8        LWI2        R/W       0            LIN ウ ェ イ ク ア ッ プ割 り 込み 2
                                                 0: LIN2 ウ ェ イ ク ア ッ プ割 り 込み保留な し
                                                 1: LIN2 ウ ェ イ ク ア ッ プ割 り 込み保留
 7        CI          R/W       0            周期的割 り 込み
                                                 0: 周期的割 り 込み保留な し
                                                 1: 周期的割 り 込み保留
 6        WI1         R/W       0            ウ ェ イ ク ア ッ プ割 り 込み 1
                                                 0: ウ ェ イ ク ア ッ プ割 り 込み 1 保留な し
                                                 1: ウ ェ イ ク ア ッ プ割 り 込み 1 保留
 5        POSI        R/W       1            パワーオ ン ス テー タ ス割 り 込み
                                                 0: パワーオン割 り 込み保留な し
                                                 1: パワーオン割 り 込み保留
 4        WI2         R/W       0            ウ ェ イ ク ア ッ プ割 り 込み 2
                                                 0: ウ ェ イ ク ア ッ プ割 り 込み 2 保留な し
                                                 1: ウ ェ イ ク ア ッ プ割 り 込み 2 保留
 3        CWI         R/W       0            CAN ウ ェ イ ク ア ッ プ割 り 込み
                                                 0: CAN ウ ェ イ ク ア ッ プ割 り 込み保留な し
                                                 1: CAN ウ ェ イ ク ア ッ プ割 り 込み保留
 2:0      reserved    R         000
[1]   割 り 込みは、 Int_Status レ ジ ス タ の適切な ビ ッ ト に 「1」 を書き込む こ と で ク リ ア で き ます。
                   6.3 オ ン チ ッ プオシ レ ー タ
                         オ ン チ ッ プオ シ レー タ は、オ ン チ ッ プ ウ ォ ッ チ ド ッ グ と 内部 タ イ マーに タ イ ミ ン グ リ フ ァ
                         レ ン ス を提供 し ます。 オ ン チ ッ プオ シ レ ー タ には、 VBAT に接続 さ れてい る内部電源か ら
                         電力が供給 さ れます （V1/V2 か ら は独立）。
UJA1078A                                All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                          Rev. 2 — 2011 年 1 月 28 日                                                              15 of 50


NXP Semiconductors                                                                                                UJA1078A
                                                                                    高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
               6.4 ウ ォ ッ チ ド ッ グ （UJA1078A/xx/WD バージ ョ ン）
                   ウ ォ ッ チ ド ッ グには、ウ ィ ン ド ウ、タ イ ムア ウ ト 、オ フ の 3 つのモー ド があ り ます。ウ ォ ッ
                   チ ド ッ グ期間は、 WD_and_Status レ ジ ス タ の NWP コ ン ト ロールビ ッ ト で プ ロ グ ラ ム し
                   ます （表 4 参照）。 デ フ ォル ト のウ ォ ッ チ ド ッ グ期間は 128 ms です。
                   WD_and_Status レ ジ ス タ へのすべての書込みア ク セ スがウ ォ ッ チ ド ッ グ ・ ト リ ガー イ ベ
                   ン ト に な り 、 ト リ ガーに よ っ てウ ォ ッ チ ド ッ グの タ イ マーは リ セ ッ ト さ れます。
                   ウ ィ ン ド ウモ ー ド では、 ク ローズ ド のウ ォ ッ チ ド ッ グウ ィ ン ド ウ （すなわち ttrig(wd)1 前の
                   ウ ィ ン ド ウの前半） におけ る ウ ォ ッ チ ド ッ グ ト リ ガー ・ イ ベ ン ト に よ っ て、 SBC リ セ ッ
                    ト が生成 さ れます。 タ イ ムア ウ ト モ ー ド ま たはウ ィ ン ド ウ モー ド の前、 も し く はオー プ ン
                   なウ ォ ッ チ ド ッ グウ ィ ン ド ウ （ttrig(wd)1 の後、 ttrig(wd)2 の前） 内でウ ォ ッ チ ド ッ グ タ イ ムが
                   オーバー フ ロ ーす る前にウ ォ ッ チ ド ッ グが ト リ ガー さ れる と 、タ イ マーはす ぐ に再ス タ ー
                    ト し ま す。
                   シ ス テムは、 下記のウ ォ ッ チ ド ッ グ イ ベ ン ト に よ っ てす ぐ に リ セ ッ ト さ れます。
                      • ウ ィ ン ド ウモ ー ド でウ ォ ッ チ ド ッ グがオーバー フ ロ ー し た場合
                      • ウ ィ ン ド ウ モ ー ド でウ ォ ッ チ ド ッ グ期間の前半に ウ ォ ッ チ ド ッ グが ト リ ガー さ れた
                         場合
                      • タ イ ムア ウ ト モー ド で、 周期的割 り 込み （CI） が保留中にウ ォ ッ チ ド ッ グがオーバー
                          フ ロ ー し た場合
                      • WDOFF ピ ンの状態が通常モ ー ド ま たはス タ ンバ イ モー ド に切 り 替わ っ た場合
                      • ウ ォ ッ チ ド ッ グ モー ド ・ コ ン ト ロ ールビ ッ ト （WMC） の状態が通常モ ー ド に切 り 替
                         わっ た場合
                   ウ ォ ッ チ ド ッ グ リ セ ッ ト の後 （シ ョ ー ト リ セ ッ ト 、 6.5.1 章 / 表 11 参照）、 デ フ ォ ル ト の
                   ウ ォ ッ チ ド ッ グ期間が選択 さ れま す （NWP = 100）。 ウ ォ ッ チ ド ッ グは、 WDOFF ピ ン を
                   HIGH にす る こ と で完全にオ フ に で き ま す。 ま た、 ス タ ンバ イ モー ド で WMC ビ ッ ト を
                   「1」 に設定す る こ と で も オ フ にで き ます。 WMC の設定でウ ォ ッ チ ド ッ グ を オ フ に し た場
                   合、 保留中の割 り 込みに よ っ て再度オ ン に な り ます。
                   保留中の割 り 込みがあ る場合、ス タ ンバ イ モー ド で WMC ビ ッ ト の状態を変更す る こ と は
                   で き ません。 割 り 込みが保留中に WMC を変更 し よ う と し て も、 すべて無視 さ れます。
             6.4.1 ウ ォ ッ チ ド ッ グ － ウ ィ ン ド ウモー ド 時の挙動
                   ウ ィ ン ド ウモ ー ド の と き、 ウ ォ ッ チ ド ッ グは継続的に実行 さ れます。
                   ウ ォ ッ チ ド ッ グがオーバー フ ロ ーするか、ウ ォ ッ チ ド ッ グ期間の前半で ト リ ガーが発生 し
                   た場合 （ウ ォ ッ チ ド ッ グ期間開始後、 ttrig(wd)1 よ り 前） 、 シ ス テム リ セ ッ ト が実行 さ れま
                   す。ウ ォ ッ チ ド ッ グ期間の開始後、ttrig(wd)2 内に ト リ ガーが発生 し ない場合、ウ ォ ッ チ ド ッ
                   グはオーバー フ ロ ー し ます。
                   ウ ォ ッ チ ド ッ グ期間の後半に ト リ ガーが発生 し た場合 （ウ ォ ッ チ ド ッ グ期間開始後、最短
                   ttrig(wd)1 で、 ttrig(wd)2 よ り 前）、 ウ ォ ッ チ ド ッ グは リ セ ッ ト さ れま す。
                   WDOFF ピ ンが LOW、 SBC が通常モー ド 、 ウ ォ ッ チ ド ッ グ モー ド ・ コ ン ト ロールビ ッ ト
                   （WMC） が 「0」 に設定 さ れてい る と き、 ウ ォ ッ チ ド ッ グはウ ィ ン ド ウ モー ド です。
UJA1078A                               All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                         Rev. 2 — 2011 年 1 月 28 日                                                              16 of 50


NXP Semiconductors                                                                                         UJA1078A
                                                                             高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
             6.4.2 ウ ォ ッ チ ド ッ グ － タ イ ムアウ ト モー ド 時の挙動
                   タ イ ムア ウ ト モー ド の と き 、 ウ ォ ッ チ ド ッ グは継続的に実行 さ れま す。 た だ し 、 ウ ォ ッ チ
                   ド ッ グ ト リ ガーに よ っ ていつで も リ セ ッ ト で き ます。ウ ォ ッ チ ド ッ グがオーバー フ ローす
                   る と 、 CI （周期的割 り 込み） ビ ッ ト が設定 さ れます。 CI がすでに保留中の場合は、 シ ス
                   テム リ セ ッ ト が実行 さ れま す。
                   WDOFF ピ ンが LOW であ る と 同時に下記の条件におい て、 ウ ォ ッ チ ド ッ グは タ イ ムア ウ
                   ト モー ド です。
                    • SBC がス タ ンバ イ モー ド で ビ ッ ト WMC = 0 の場合、 ま たは
                    • SBC が通常モー ド で ビ ッ ト WMC = 1 の場合
             6.4.3 ウ ォ ッ チ ド ッ グ － オ フ モー ド 時の挙動
                   オ フ モ ー ド 時、 ウ ォ ッ チ ド ッ グは無効化の状態 と な り ます。
                   下記の条件において、 ウ ォ ッ チ ド ッ グはオ フ モ ー ド です。
                    • SBC がオ フ 、 過熱、 ス リ ープのいずれかのモ ー ド の場合
                    • SBC がス タ ンバ イ モー ド で ビ ッ ト WMC = 1 の場合
                    • SBC がいずれかのモー ド で、 WDOFF ピ ンが HIGH の場合
               6.5 シ ス テム リ セ ッ ト
                   下記のイ ベ ン ト に よ っ て、 SBC で シ ス テム リ セ ッ ト が実行 さ れま す。
                    • V1 低電圧 （ リ セ ッ ト パルス長は、 RSTN ピ ン で外部プルア ッ プ レ ジ ス タ に よ っ て指
                      定）
                    • 外部 リ セ ッ ト （RSTN ピ ン を強制的に LOW）
                    • ウ ォ ッ チ ド ッ グオーバー フ ロー （ウ ィ ン ド ウモ ー ド ）
                    • ウ ォ ッ チ ド ッ グオーバー フ ロー （ タ イ ムア ウ ト モー ド 、 CI 保留中）
                    • ウ ォ ッ チ ド ッ グの ト リ ガーが早すぎた場合 （ウ ィ ン ド ウ モー ド ）
                    • WMC 値が変更 さ れた場合 （通常モ ー ド ）
                    • WDOFF ピ ンの状態が変更 さ れた場合
                    • INTN ピ ンが LOW で、 SBC がス リ ー プ モー ド に切 り 替わっ た場合 （MC は 「01」、 表
                      5 参照）
                    • STBCC = STBCL1 = STBCL2 = WIC1 = WIC2 = 0 で、 SBC がス リ ープ モー ド に切 り
                      替わ っ た場合 （MC は 「01」、 表 5 参照）
                    • ウ ェ イ ク ア ッ プが保留中で、 SBC がス リ ー プ モー ド に切 り 替わっ た場合 （MC は
                      「01」、 表 5 参照）
                    • ソ フ ト ウ ェ ア リ セ ッ ト （SWR = 1）
                    • SBC の過熱モー ド が終了 し た場合 （ リ セ ッ ト パルス長は、RSTN ピ ン で外部プルア ッ
                      プ レ ジ ス タ に よ っ て指定）
                   タ イ ムア ウ ト モ ー ド で CI がま だ保留に な っ て い ない と き、 ウ ォ ッ チ ド ッ グオーバー フ
                   ローに よ っ て CI が リ ク エ ス ト さ れます。
                   UJA1078A は、 リ セ ッ ト イ ベ ン ト の処理に 3 つのシ グナルを提供 し ます。
                    • RSTN ピ ン入出力 － グ ローバル ECU シ ス テム リ セ ッ ト の実行ま たは外部 リ セ ッ ト
                      の強制実行
                    • EN ピ ン、 フ ェ ールセー フ ・ グ ロ ーバル有効化出力
                    • リ ン プ ピ ン、 フ ェ ールセー フ ・ リ ン プ ホーム出力
UJA1078A                        All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                  Rev. 2 — 2011 年 1 月 28 日                                                              17 of 50


NXP Semiconductors                                                                                             UJA1078A
                                                                                 高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
             6.5.1 RSTN ピ ン
                   マ イ ク ロ コ ン ト ロ ー ラ に よ っ て最低 tfltr の間 RSTN ピ ンが LOW と な っ た場合、 こ れを ト
                   リ ガー イ ベ ン ト と し て シ ス テム リ セ ッ ト が実行 さ れま す（外部 リ セ ッ ト ）。シ ス テム リ セ ッ
                   ト が内部的な ト リ ガーで実行 さ れた場合、 SBC に よ っ て RSTN ピ ン で リ セ ッ ト パルスが
                   出力 さ れます。
                   シ ス テム リ セ ッ ト が V1 低電圧イ ベ ン ト （6.6.2 章参照） ま たは SBC のオ フ モー ド の終了
                   （VBAT > Vth(det)pon） か過熱モー ド の終了 （温度 < Tth(rel)otp） に よ っ て生成 さ れた場合、 リ
                   セ ッ ト パルス幅 （tw(rst)） を選択で き ます （シ ョ ー ト ま たはロ ン グ）。 RSTN ピ ン と V1 ピ
                   ンの間で 900  10 % レ ジ ス タ を接続する と リ セ ッ ト パルスはシ ョ ー ト が選択 さ れ、 接
                   続 さ れていない場合はロ ン グが選択 さ れます （表 11 参照）。
                   それ以外のすべての場合 （ウ ォ ッ チ ド ッ グに関係す る リ セ ッ ト イ ベ ン ト な ど）、 リ セ ッ ト
                   パルス幅はシ ョ ー ト にな り ます。
             6.5.2 EN 出力
                   EN ピ ンは、 外部ハー ド ウ ェ アの コ ン ト ロ ールに使用す るか （パワー コ ン ポーネ ン ト な
                   ど）、 シ ス テムが正常に実行 さ れてい る際の汎用出力 と し て使用す る こ と がで き ます。
                   通常モ ー ド お よびス タ ンバイ モー ド の と き、マ イ ク ロ コ ン ト ロー ラ は SPI イ ン タ ー フ ェ ー
                   ス を通 じ て EN コ ン ト ロールビ ッ ト （Mode_Control レ ジ ス タ の ENC ビ ッ ト 、 表 5 参照）
                   を設定で き ま す。 ENC = 1 で MC = 10 ま たは 11 の と き 、 EN ピ ンは HIGH です。 EN ピ
                   ンは、 リ セ ッ ト イ ベ ン ト に よ っ て LOW に な り ます。 EN ピ ンの挙動は、 表 5 を参照 し て
                   く だ さ い。
                          mode                  STANDBY                                             NORMAL     STANDBY
                          ENC
                            EN
                         RSTN
                                                                                                                         015aaa074
                    図 5.    EN ピ ンの挙動
             6.5.3 LIMP 出力
                   LIMP ピ ンは、 ECU での障害発生時にいわゆる 「 リ ン プ ホーム （非常時回避）」 ハー ド ウ ェ
                   ア を有効化す る ために使用 し ます。検出可能な障害状況には、SBC 過熱イ ベ ン ト 、 ウ ォ ッ
                   チ ド ッ グサー ビ スの損失、 ピ ン RSTN ま たは V1 の LOW での固定化、 ユーザーに よ る リ
                   セ ッ ト イ ベ ン ト ま たは外部 リ セ ッ ト イ ベ ン ト な どがあ り ます。
                   LIMP ピ ンは、 バ ッ テ リ ーに関連す る、 ア ク テ ィ ブ LOW のオープ ン ド レ イ ン出力です。
                   シ ス テム リ セ ッ ト に よ っ て、 リ ン プ ホーム警告コ ン ト ロ ールビ ッ ト （Mode_Control レ ジ
                   ス タ の LHWC ビ ッ ト 、 表 5 参照） が設定 さ れます。 シ ス テム リ セ ッ ト の生成時に LHWC
                   がすでに設定 さ れてい る場合は LHC ビ ッ ト が設定 さ れ、LIMP ピ ンが強制的に LOW にな
                   り ます。 通常動作時に LIMP 出力が有効化 さ れない よ う にす る ため、 ア プ リ ケーシ ョ ン で
                   は各 リ セ ッ ト イ ベ ン ト の後に LHWC を ク リ アす る必要があ り ます。
                   過熱モ ー ド では常に LHC ビ ッ ト が設定 さ れるので、 LIMP 出力も 常にア ク テ ィ ブ と な り
                   ます。 ア プ リ ケーシ ョ ンが LIMP 出力の原因 と な っ た イ ベ ン ト か ら 回復 し た場合、LHC を
                   ク リ ア し 、 LIMP 出力を無効化で き ま す。
UJA1078A                            All information provided in this document is subject to legal disclaimers.    © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                      Rev. 2 — 2011 年 1 月 28 日                                                                18 of 50


NXP Semiconductors                                                                                                   UJA1078A
                                                                             高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
               6.6 電源
             6.6.1 バ ッ テ リ ー ピ ン （BAT）
                   SBC には、 単一の電源ピ ン BAT が含まれてい ます。 デバイ ス を負電圧か ら 保護す る ため
                   に、 直列で外部ダ イ オー ド が必要 と な り ます。 動作範囲は 4.5 V ～ 28 V で、 最大 40 V ま
                   でサポー ト で き ます。
                   BAT ピ ンの電圧がパワーオ フ 検出 し き い値 （Vth(det)poff） を下回 っ た場合、 SBC は即座に
                   オ フ モ ー ド に切 り 替わるので、電圧レギ ュ レー タ と 内部ロ ジ ッ クがシ ャ ッ ト ダ ウ ン さ れま
                   す。 電圧がパワーオ ン検出 し き い値を超え る と 、 SBC はオ フ モー ド から ス タ ンバイ モ ー
                   ド に切 り 替わ り ます。 オ フ モー ド が終了する と 、 Int_Status レ ジ ス タ のビ ッ ト が 「1」 に
                   設定 さ れます。
             6.6.2 電圧レギ ュ レ ー タ V1
                   電圧レギ ュ レ ー タ V1 は、 マ イ ク ロ コ ン ト ロー ラ 、 その周辺装置、 追加 ト ラ ン シ ーバへの
                   供給を目的 と し てい ます。 V1 は BAT ピ ンか ら 供給 さ れ、 UJA1078A のバージ ョ ン に よ っ
                   て 3.3 V ま たは 5 V で最大 250 mA を提供 し ます。
                   外気温度が高い場合や平均電流が高い場合にデバ イ スが過熱す る こ と を 防 ぐ ため、 外部
                   PNP ト ラ ン ジ ス タ を接続で き ま す （図 6）。 こ の構成では、 電力損失は SBC と PNP ト ラ
                   ン ジ ス タ 間で配分 さ れます。 電力損失の配分は、 Mode_Control レ ジ ス タ （表 5） の PDC
                   ビ ッ ト に よ っ て規定 さ れま す。 PDC = 0 の場合、 Tvj = 150 ×C で負荷電流が 85 mA に達
                   する と （PDC = 1 の場合は 50 mA）、 PNP ト ラ ン ジ ス タ が有効化 さ れます。 こ の ト ラ ン ジ
                   ス タ が追加の負荷電流を供給 し てい る間、 V1 は 85 mA を継続的に供給 し ま す （図 7/ 図
                   8 参照）。
                                                                                                VEXCTRL
                                battery
                                                                                                            VEXCC
                                                                                              UJA1078A
                                                                                  BAT                            V1
                                                                                                           015aaa186
                    図 6.   外部 PNP ト ラ ン ジ ス タ コ ン ト ロール回路
UJA1078A                        All information provided in this document is subject to legal disclaimers.            © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                  Rev. 2 — 2011 年 1 月 28 日                                                                        19 of 50


NXP Semiconductors                                                                                                         UJA1078A
                                                                              高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                                      250 mA
                                                                                                                            215 mA
                                                   85 mA
                                                                                                                                        50 mA
                      load
                    current
                               Ith(act)PNP = 85 mA
                               (PDC = 0)                                                             Ith(deact)PNP = 50 mA
                        IV1                                                                          (PDC = 0)
                                                                     165 mA
                      PNP
                    current
                                                                                                                                      015aaa111
               図 7.     V1 お よ び PNP 電流 － 低速 ラ ン プ負荷電流 250 mA （PDC = 0）
              上図 （図 7） は、 V1 お よび PNP ト ラ ン ジ ス タ が PDC = 0 の と き に どのよ う に 250 mA の
              低速 ラ ン プ負荷電流 を供給す る のか を示 し て い ま す。 追加の負荷電流が必要な場合は、
              PNP ト ラ ン ジ ス タ が供給 し ます （ ト ラ ン ジ ス タ の上限電流ま で）。 負荷電流が上昇を続け
              た場合、 IV1 は指定 し た PDC し き い値を超え ます （最大 250 mA）。
              高速 ラ ン プ負荷電流の場合、 V1 は PNP ト ラ ン ジ ス タ がオ ン にな る ま で、 必要な負荷電
              流を供給 し ま す （最大 250 mA）。 ト ラ ン ジ ス タ がオ ン にな る と V1 は 85 mA （PDC = 0）
              を供給 し 、 ト ラ ン ジ ス タ に よ っ て負荷電流のバ ラ ン スが取 ら れます （図 8 参照）。
                                           250 mA
                               load
                               current
                                           250 mA
                               Ith(act)PNP = 85 mA
                               (PDC = 0)
                             IV1 0 mA
                                         −165 mA
                                           165 mA
                           PNP
                           current
                                                                                                                                     015aaa075
               図 8.     V1 お よ び PNP 電流 － 高速 ラ ン プ負荷電流 250 mA （PDC = 0）
              シ ョ ー ト 回路保護のため、 V1 ピ ン と VEXCC ピ ンの間に レ ジ ス タ を接続 し 、 電流を監視
              する必要があ り ます。 こ のレ ジ ス タ に よ っ て、外部 ト ラ ン ジ ス タ か ら の供給電流が制限 さ
              れます。V1 ピ ン と VEXCC ピ ンの間の電圧差異が Vth(act)Ilim に達す る と 、PNP 電流に よ っ
              て有効化 し き い値電圧が制限 さ れ、 ト ラ ン ジ ス タ 電流はそれ以上上昇 し ません。
UJA1078A                         All information provided in this document is subject to legal disclaimers.                   © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                   Rev. 2 — 2011 年 1 月 28 日                                                                               20 of 50


NXP Semiconductors                                                                                           UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                   こ のレ ジ ス タ の値を計算す る際には、ト ラ ン ジ ス タ の熱的パ フ ォ ーマ ン ス を考慮す る必要
                   があ り ます。 テ ス ト で使用 し た BCP52-16 （NXP セ ミ コ ン ダ ク タ ーズ） には、 3.3  レ ジ
                   ス タ が使われま し た。 た だ し 、 ト ラ ン ジ ス タ の選択が決め手に な るわけではあ り ません。
                   一般的に、 電流増幅率 （） が 60 ～ 500 の PNP ト ラ ン ジ ス タ であれば、 どの ト ラ ン ジ ス
                   タ で も 使用で き ます。
                   外部 PNP ト ラ ン ジ ス タ を使用 し ない場合、 VEXCC ピ ンは V1 に接続 し 、 VEXCTRL ピ ン
                   はオープ ンの状態に し てお く こ と がで き ます。
                   こ の拡張性に優れた電圧レ ギ ュ レ ー タ の コ ン セ プ ト の メ リ ッ ト の 1 つは、 外部 PNP の使
                   用時に PCB レ イ アウ ト の制約がない こ と です。レギ ュ レ ー タ ループは UJA1078A 内で実
                   現 さ れるので、 UJA1078A と 外部 PNP 間の距離がレ ギ ュ レ ー タ ループの安定性に影響を
                   与え る こ と はあ り ません。 し たが っ て最適な熱分散のため、 UJA1078A と PNP ト ラ ン ジ
                   ス タ の間は最大限の距離を と る こ と を推奨 し ま す。
                   V1 の出力電圧は継続的に監視 さ れ、 低電圧イ ベ ン ト が発生する と シ ス テム リ セ ッ ト ・ シ
                   グナルが生成 さ れま す。 V1 の電圧が低電圧検出電圧 （Vuvd、 表 10 参照） を下回る と 、 シ
                   ス テム リ セ ッ ト が生成 さ れます。 リ セ ッ ト の し き い値 （公称値の 90 % ま たは 70 %） は、
                   Int_Control レ ジ ス タ の リ セ ッ ト し き い値 コ ン ト ロ ールビ ッ ト （RTHC） を通 じ て設定 さ れ
                   ます （表 6）。 さ ら に、 公称出力電圧の 90 % で低電圧警告 （V1UI 割 り 込み） が生成 さ れ
                   ます。 V1 のス テー タ スは、 WD_and_Status レ ジ ス タ のビ ッ ト で確認で き ま す （表 4）。
             6.6.3 電圧レギ ュ レ ー タ V2
                   電圧レギ ュ レ ー タ V2 は、 5 V 電源を提供す る高速 CAN ト ラ ン シ ーバ用に予約 さ れてい
                   ます。
                   V2 のオ ン / オ フ は、 Mode_Control レ ジ ス タ （表 5） の MC ビ ッ ト を通 じ て行え ます。 出
                   力電圧が公称値の 90% を下回る と 、 低電圧警告 （割 り 込み） が生成 さ れま す。 V2 ス テー
                   タ スは、 通常モ ー ド において WD_and_Status レ ジ ス タ （表 5） の V2S ビ ッ ト で確認で き
                   ます （他のすべてのモー ド では V2S = 1）。
                   V2 を オ フ にす る こ と で （MC = 10）、 内部 CAN ト ラ ン シーバへ外部電源ま たは V1 か ら
                   供給で き ます。 こ の代替電圧 ソ ースは、 V2 ピ ン に接続 し なければな り ません。 すべての
                   内部機能は （低電圧保護機能な ど）、 通常どお り 機能 し ます。
               6.7 CAN ト ラ ン シーバ
                   UJA1078A CAN ト ラ ン シーバのアナ ロ グセ ク シ ョ ンは、TJA1042/TJA1043 に統合 さ れて
                   い る セ ク シ ョ ン に対応 し てい ます。 自動車業界の高速 （最高 1 Mbit/s） CAN ア プ リ ケー
                   シ ョ ン向けにデザ イ ン さ れてい る TJA1049 は、CAN プ ロ ト コ ル コ ン ト ロ ー ラへの差動入
                   出力機能を提供 し ま す。
             6.7.1 CAN の動作モー ド
           6.7.1.1 ア ク テ ィ ブモー ド
                   下記の条件において、 CAN ト ラ ン シーバはア ク テ ィ ブ モー ド に な り ます。
                     • SBC が通常モー ド の場合 （MC = 10 ま たは 11）
                     • ト ラ ン シーバがオ ンの場合 （ビ ッ ト STBCC = 0、 表 6 参照）
                   および
                     • V2 がオ ン で、 出力電圧が低電圧 し き い値 Vuvd 以上の場合、
                       ま たは
                     • V2 がオ フ 。 た だ し 、 V2 ピ ン に接続 さ れてい る外部電圧 ソ ース、 V1 が、 低電圧 し き
                       い値以上の場合 （6.6.3 章参照）
UJA1078A                          All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                              21 of 50


NXP Semiconductors                                                                                                        UJA1078A
                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                   CAN ア ク テ ィ ブ モー ド では、 ト ラ ン シーバは CANH ピ ン と CANL ピ ン を通 じ てデー タ の
                   送受信を行え ます。バス ラ イ ンのア ナ ロ グデー タ は差動レ シ ーバに よ っ てデジ タ ルデー タ
                   に変換 さ れ、RXDC ピ ンへの出力 と な り ます。CAN コ ン ト ロ ー ラが生成 し たデジ タ ルデー
                   タ お よ び TXDC ピ ンの入力は、 ト ラ ン ス ミ ッ タ に よ っ てバス ラ イ ン を通 じ た伝送に適 し
                   た シグナルに変換 さ れます。
           6.7.1.2 低電力モー ド / オ フ モー ド
                   ビ ッ ト STBCC = 1 の と き、CAN ト ラ ン シーバはバスウ ェ イ ク ア ッ プ検出がオ ン に な っ た
                   状態で低電力モー ド にな り ます （表 6 参照）。 低電力モー ド では、 CANH ピ ン と CANL ピ
                   ン を通 じ て リ モー ト か ら CAN ト ラ ン シーバのウ ェ イ ク ア ッ プ を実行で き ます。 .
                   SBC がス タ ンバ イ モー ド かス リ ープ モ ー ド で （MC = 00 ま たは 01）、 ビ ッ ト STBCC = 0
                   の と き 、 CAN ト ラ ン シーバはオ フ モー ド にな り ます。 オ フ モー ド では、 静止電流の消費
                   を最小限にお さ え る ため、 CAN ト ラ ン シ ーバは完全にパワーダ ウ ン さ れま す。
                   車載機器の過渡電圧や電磁干渉 （EMI） な ど に よ っ て発生す る不要なウ ェ イ ク ア ッ プ イ ベ
                   ン ト は、 レ シ ーバ入力の フ ィ ル タ に よ っ て防止 さ れま す。
                   ウ ェ イ ク ア ッ プ フ ィ ル タ をパス し てウ ェ イ ク ア ッ プ イ ベ ン ト を ト リ ガーす る には、ウ ェ イ
                   ク ア ッ プの タ イ ムア ウ ト 時間内に （tto(wake)）、 CAN バス で レ セ ッ シ ブ - ド ミ ナ ン ト - レ
                   セ ッ シ ブ - ド ミ ナ ン ト のシ ーケ ン スが発生 し なければな り ません （図 9 参照 － レ セ ッ シ
                   ブ フ ェ ーズ と ド ミ ナ ン ト フ ェ ーズの間に追加のパルスが発生する場合があ り ます）。 CAN
                   ト ラ ン シ ーバのウ ェ イ ク ア ッ プ の た めの最小 レ セ ッ シ ブ / ド ミ ナ ン ト バス 時間
                   （twake(busrec)min お よ び twake(busdom)min） が満た さ れてい る こ と が必要です （表 11 参照）。
                                  recessive                               dominant                              recessive      dominant
                      wake-up
                                                                                           twake < tto(wake)
                                                                                                                                         015aaa107
                    図 9.      CAN ウ ェ イ ク ア ッ プ タ イ ミ ン グ図
             6.7.2 ス プ リ ッ ト 回路
                   SPLIT ピ ンは、 0.5VV2 の DC 安定化電圧を提供 し ます。 こ のピ ンは CAN のア ク テ ィ ブ
                   モ ー ド 以外では利用で き ず、 CAN 低電力モー ド やオ フ モ ー ド では フ ロ ー ト と な り ま す。
                   SPLIT ピ ン を ス プ リ ッ ト タ ー ミ ネーシ ョ ンのセ ン タ ー タ ッ プ に接続す る こ と で、VSPLIT 回
                   路を使用 し て レ セ ッ シ ブ・ コ モ ン モー ド 電圧を安定化 さ せる こ と がで き ます（図 10参照）。
                   バス ラ イ ンか ら グ ラ ン ド への大き な リ ー ク電流を生成する、供給 さ れてい ないネ ッ ト ワー
                   ク上に ト ラ ン シーバが存在する場合、 レ セ ッ シ ブバス電圧が 0.5VV2 を下回る場合があ り
                   ます。 こ のよ う な と き、 ス プ リ ッ ト 回路に よ っ て レ セ ッ シ ブ電圧が 0.5VV2 で安定化 さ れ
                   ま す。 し たが っ て、 転送が開始 さ れて も 電磁放射 （EME） パ フ ォ ー マ ン スの低下につな
                   がる コ モ ン モ ー ド ・ シ グナルのス テ ッ プは生成 さ れません。
UJA1078A                             All information provided in this document is subject to legal disclaimers.            © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                       Rev. 2 — 2011 年 1 月 28 日                                                                        22 of 50


NXP Semiconductors                                                                                                       UJA1078A
                                                                              高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                                                                    V2
                                                                                    UJA1078A
                                                                                                          CANH
                                                                                    R                           60 Ω
                                             VSPLIT = 0.5 VCC                                             SPLIT
                                             in normal mode;
                                             otherwise floating
                                                                                    R                           60 Ω
                                                                                                          CANL
                                                                                    GND                          015aaa187
                    図 10.  SPLIT ピ ン を使用 し た安定化回路 と ア プ リ ケーシ ョ ン
             6.7.3 フ ェ ールセー フ 機能
           6.7.3.1 TXDC ド ミ ナ ン ト タ イ ムア ウ ト 機能
                   TXDC ピ ンが LOW に設定 さ れる と 、 「TXDC ド ミ ナ ン ト タ イ ムア ウ ト 」 タ イ マーが起動
                   し ます。 TXDC ピ ンの LOW 状態が TXDC ド ミ ナ ン ト タ イ ムアウ ト 時間 （tto(dom)TXDC） よ
                   り も 長 く な る と ト ラ ン ス ミ ッ タ はオ フ に な り 、バス ラ イ ンはレ セ ッ シ ブ状態に リ リ ース さ
                   れます。 こ の機能に よ っ て、 バス ラ イ ンが永続的に ド ミ ナ ン ト 状態 と な り すべてのネ ッ ト
                   ワー ク 通信がブ ロ ッ ク さ れて し ま う こ と で、ハー ド ウ ェ アや ソ フ ト ウ ェ ア ア プ リ ケーシ ョ
                   ン で エ ラ ーが発生す る こ と を防止で き ま す。 TXDC ピ ンが HIGH に設定 さ れる と 、 TXDC
                   ド ミ ナ ン ト タ イ ムア ウ ト ・ タ イ マーは リ セ ッ ト さ れます。 TXDC ド ミ ナ ン ト タ イ ムア ウ ト
                   時間に よ っ て、 最小ビ ッ ト レー ト 10 kbit/s も規定 さ れま す。
           6.7.3.2 TXDC ピ ンのプルア ッ プ
                   ピ ン が フ ロ ー ト 状態の ま ま と な っ た 場合に、 安全が規定 さ れ た 状態 を 確保す る た め、
                   TXDC ピ ン には VV1 への内部プルア ッ プがあ り ま す。
               6.8 LIN1/LIN2 ト ラ ン シーバ
                   TUJA1078A LIN ト ラ ン シ ーバのア ナ ロ グセ ク シ ョ ンは TJA1021 に統合 さ れてい る ア ナ
                   ロ グセ ク シ ョ ン に由来 し てい ますが、 TJA1021 と は違い、 UJA1078A には内部ス レーブ
                   終端レ ジ ス タ が含まれてい ません。 こ のため、 マ ス タ / ス レ ーブ両方のア プ リ ケーシ ョ ン
                   に外部の終端レ ジ ス タ が必要 と な り ます （図 11/ 図 12 参照）。
                   こ の ト ラ ン シ ーバは、 LIN マス タ / ス レー ブ プ ロ ト コ ル ・ コ ン ト ロー ラ と LIN の物理バス
                   の間の イ ン タ ー フ ェ ース で、 1 kBd か ら 20 kBd ま でのボー レ ー ト を使用す る車載サブ
                   ネ ッ ト ワー ク を主な対象 と し 、 LIN 2.0/LIN 2.1/SAE J2602 に対応 し てい ます。
UJA1078A                         All information provided in this document is subject to legal disclaimers.                © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                   Rev. 2 — 2011 年 1 月 28 日                                                                            23 of 50


NXP Semiconductors                                                                                                           UJA1078A
                                                                                    高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
         UJA1078A
                    BAT
                                                        to supply
                                                                                        UJA1078A
                    DLIN                                                                                         BAT
                                                                                                                                              to supply
                              R1master    R2master
                              1 kΩ        1 kΩ                                                                  DLIN
                    LIN1
                                                        LIN1 wire
                              C1master
                                                                                                                     R1slave
                                                                                                                     30 kΩ
                    LIN2                                                                                        LIN1
                                                        LIN2 wire                                                                             LIN1 wire
                                           C2master                                                                  C1slave
                    GND                                                                                         GND
                                                        015aaa228                                                                             015aaa229
  図 11.     一般的な マス タ ア プ リ ケーシ ョ ン                                           図 12.             一般的なス レーブ ア プ リ ケーシ ョ ン
                 6.8.1 LIN の動作モー ド
                6.8.1.1  ア ク テ ィ ブモー ド
                         下記の条件において、 LIN ト ラ ン シーバはア ク テ ィ ブ モー ド にな り ます。
                           • SBC が通常モー ド （MC = 10 ま たは 11）、 お よ び
                           • ト ラ ン シーバがオ ン （STBCL1 お よ び STBCL2 の両方ま たはいずれかが 「0」、 表 6
                             参照）、 お よ び
                           • バ ッ テ リ ー電圧 （VBAT） が LIN 低電圧回復 し き い値 Vuvr(LIN) を超え てい る場合
                         LIN ア ク テ ィ ブ モ ー ド では、 ト ラ ン シ ーバは LIN バス ピ ン を通 じ てデー タ の送受信を行え
                         ます。
                         レ シーバは LIN バス ピ ン （LIN1 お よび LIN2） でデー タ ス ト リ ーム を検出 し 、 こ れら の
                         デー タ を RXDL1 お よ び RXDL2 ピ ン を通 じ て マ イ ク ロ コ ン ト ロ ー ラ へ転送 し ます （図 1
                         参照） － RXDL1/RXDL2 で LIN レ セ ッ シ ブは HIGH レベル、 LIN ド ミ ナ ン ト は LOW レ ベ
                         ルに よ っ て示 さ れま す。
                         TXDL 入力 （TXDL1 お よび TXDL2） でのプ ロ ト コ ル コ ン ト ロー ラ の転送デー タ ス ト リ ー
                         ムは、 ト ラ ン ス ミ ッ タ に よ っ て EME が最小限 と な る よ う に最適化 さ れた スルー レー ト と
                         波形で、 バス シ グナルに変換 さ れます。
                6.8.1.2  低電力モー ド / オ フ モー ド
                         ビ ッ ト STBCLx = 1 の と き、 LIN ト ラ ン シーバはバスウ ェ イ ク ア ッ プ検出がオ ン に な っ た
                         状態で低電力モー ド にな り ます （表 6 参照）。 低電力モー ド では、 LIN1 ピ ン と LIN2 ピ ン
                         を通 じ て リ モ ー ト か ら LIN ト ラ ン シ ーバのウ ェ イ ク ア ッ プ を実行で き ます。
                         SBC がス タ ンバ イ モー ド かス リ ープ モ ー ド で （MC = 00 ま たは 01）、 ビ ッ ト STBCLx = 0
                         の と き 、 LIN ト ラ ン シーバはオ フ モー ド にな り ます。 オ フ モー ド では、 静止電流の消費を
                         最小限にお さ え る ため、 LIN ト ラ ン シ ーバは完全にパワーダウ ン さ れます。
                         車載機器の過渡電圧や電磁干渉 （EMI） な ど に よ っ て発生す る不要なウ ェ イ ク ア ッ プ イ ベ
                         ン ト は、 レ シ ーバ入力のフ ィ ル タ に よ っ て防止 さ れま す。 ウ ェ イ ク ア ッ プ イ ベ ン ト は、 少
                         な く と も LIN ト ラ ン シ ーバのウ ェ イ ク ア ッ プの最小 ド ミ ナ ン ト バス時間（twake(busdom)min）
                         の間は有効で なければな り ません （表 11 参照）。
UJA1078A                               All information provided in this document is subject to legal disclaimers.             © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                         Rev. 2 — 2011 年 1 月 28 日                                                                         24 of 50


NXP Semiconductors                                                                                                                    UJA1078A
                                                                                   高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
             6.8.2 フ ェ ールセー フ 機能
           6.8.2.1 全般的な フ ェ ールセー フ機能
                   下記の フ ェ ールセー フ機能が実装 さ れてい ます。
                     • ピ ンが フ ロ ー ト 状態のま ま と な っ た場合に、 安全が規定 さ れた状態を確保す る ため、
                        TXDL1 ピ ン お よび TXDL2 ピ ン には VV1 への内部プルア ッ プがあ り ま す。
                     • BAT ピ ンへのシ ョ ー ト 回路に対 し て ト ラ ン ス ミ ッ タ を保護す る ため、ト ラ ン ス ミ ッ タ
                        出力ス テージの電流は制限 さ れま す。
                     • 電力の損失 （BAT ピ ン お よ び GND ピ ン） に よ るバス ラ イ ンやマ イ ク ロ コ ン ト ロー ラ
                        への影響はあ り ません。 バスか ら の逆電流はあ り ません。
           6.8.2.2 TXDL ド ミ ナ ン ト タ イ ムア ウ ト 機能
                   TXDL ド ミ ナ ン ト タ イ ムア ウ ト ・ タ イ マー回路に よ っ て、 ハー ド ウ ェ アか ソ フ ト ウ ェ ア ア
                   プ リ ケーシ ョ ン （ま たは両方） の障害に よ り TXDL1 ま たは TXDL2 が永続的に LOW と な
                   り 、 バス ラ イ ンが永続的に ド ミ ナ ン ト 状態 （すべてのネ ッ ト ワー ク 通信がブ ロ ッ ク さ れる
                   状態） にな る こ と が防止 さ れま す。 こ の タ イ マーは、 TXDL ピ ンのネガ テ ィ ブ エ ッ ジが ト
                   リ ガ ー と な り ま す。 TXDL ピ ン の LOW 状態が TXDL ド ミ ナ ン ト タ イ ム ア ウ ト 時間
                   （tto(dom)TXDL） よ り も 長 く な る と ト ラ ン ス ミ ッ タ はオ フ に な り 、 バス ラ イ ンはレ セ ッ シ ブ
                   状態に な り ま す。こ の タ イ マーは、TXDL ピ ンのポジ テ ィ ブ エ ッ ジが ト リ ガー と な り ます。
               6.9 ローカルウ ェ イ ク ア ッ プ入力
                   SBC には、 2 つのロ ー カ ルウ ェ イ ク ア ッ プ ・ ピ ンがあ り ます （WAKE1、 WAKE2）。 こ れ
                   ら のウ ェ イ ク ア ッ プ ピ ンのエ ッ ジ感度 （立上 り 、 立下 り 、 両方） は、 Int_Control レ ジ ス
                   タ の WIC1 ビ ッ ト お よび WIC2 ビ ッ ト を通 じ て個別に設定で き ます （表 6 参照）。 こ れ ら
                   のビ ッ ト を使用 し て、ウ ェ イ ク ア ッ プ ピ ン に よ っ てウ ェ イ ク ア ッ プ を オ フ にす る こ と も 可
                   能です。 ウ ェ イ ク ア ッ プ を オ ン にす る と 、 いずれかのピ ンの有効なウ ェ イ ク ア ッ プ イ ベ ン
                   ト に よ っ て、ス タ ンバイ モ ー ド ま たは通常モー ド でウ ェ イ ク ア ッ プ割 り 込みが生成 さ れま
                   す。 SBC がス リ ー プ モー ド の場合、 ウ ェ イ ク ア ッ プ イ ベ ン ト が発生す る と SBC はウ ェ イ
                   ク ア ッ プ し て ス タ ンバイ モ ー ド に切 り 替わ り ま す。ウ ェ イ ク ア ッ プ ピ ンのス テー タ スはレ
                   ジ ス タ のウ ェ イ ク ア ッ プ レ ベル ・ ス テー タ ス ビ ッ ト （WLS1、 WLS2） で読み取れます （表
                   4 参照）。
                   WLS1 ビ ッ ト と WLS2 ビ ッ ト は、 少な く と も いずれかのウ ェ イ ク ア ッ プ割 り 込みがオ ン
                   の場合にのみ （WIC1  00 ま たは WIC2  00）、 ア ク テ ィ ブ と な り ます。
                                                       enable bias                                               disable bias
                              WBIASI
                              (internal)
                             WBIAS pin
                             WAKEx pin
                            Wake-up int
                                                                                                            disable bias
                                                                                                                      wake level latched       015aaa078
                    図 13.     ウ ェ イ ク ア ッ プ ピ ンのサン プ リ ン グ と WBIAS シグナルの同期化
UJA1078A                              All information provided in this document is subject to legal disclaimers.                         © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                        Rev. 2 — 2011 年 1 月 28 日                                                                                     25 of 50


NXP Semiconductors                                                                                                       UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                  Int_Control レ ジ ス タ の WSE1 ビ ッ ト と WSE2 ビ ッ ト を 「1」 に設定す る こ と で、 ウ ェ イ
                  ク ア ッ プ ピ ンのサン プ リ ン グ を WBIAS シ グナル と 同期化で き ます （WSEx = 0 の場合、
                  ウ ェ イ ク ア ッ プ ピ ンは継続的にサン プ リ ン グ）。 サン プ リ ン グは、WBIAS の立上 り エ ッ ジ
                  で実行 さ れま す （図 13 参照）。サン プ リ ン グ時間 （16 ms ま たは 64 ms） は、Mode_Control
                  レ ジ ス タ の Wake Bias Control （WBC） ビ ッ ト で選択 し ます。
                  ウ ェ イ ク ア ッ プ入力の周期的なサン プ リ ン グ を実装 し た一般的な回路を 図 14 に示 し ま
                  す。
                          UJA1078A
                                          BAT
                                                             47 kΩ                    PDTA144E
                                          WBIAS          47 kΩ                                             biasing of
                                                                                                           switches
                                          WAKE1
                                                                                                                                                           t
                                          WAKE2                                                               sample of sample of           sample of
                                                                                                              WAKEx     WAKEx               WAKEx
                             GND
                                                                                                                                             015aaa188
                    図 14.   ウ ェ イ ク ア ッ プ シ グナルの周期的サン プ リ ン グ － 一般的な ア プ リ ケーシ ョ ン
             6.10 割 り 込み出力
                  INTN ピ ンは、 ア ク テ ィ ブ LOW、 オープ ン ド レ イ ンの割 り 込み出力で、 保留中の割 り 込
                  みが少な く と も 1 つあ る場合に LOW と な り ま す。 割 り 込みは、 Int_Status レ ジ ス タ で対
                  応す る ビ ッ ト に 「1」 を書き込む こ と で ク リ ア で き ます （表 7 参照）。 ス タ ンバ イ モー ド
                  で LWI1 ビ ッ ト 、 LWI2 ビ ッ ト 、 CWI ビ ッ ト を ク リ ア し て も ク リ ア さ れるのは割 り 込みス
                  テー タ ス ビ ッ ト のみで、 保留中のウ ェ イ ク ア ッ プは ク リ ア さ れません。保留中のウ ェ イ ク
                  ア ッ プは、 モ ー ド が通常モ ー ド で、 対応す る ス タ ン バ イ コ ン ト ロ ールビ ッ ト （STBCC、
                  STBCL1、 STBCL2 のいずれか） が 「0」 の と き に ク リ ア さ れます。
                  ウ ォ ッ チ ド ッ グ を有する デバイ スの場合、 SBC がス タ ンバ イ モー ド か通常モー ド の と き
                  に （た だ し 、 ピ ン WDOFF = LOW）、 ウ ォ ッ チ ド ッ グが タ イ ムア ウ ト モー ド に切 り 替わる
                  と 、 CI （周期的割 り 込み） はオ ン に な り ま す。 タ イ ムア ウ ト モ ー ド で ウ ォ ッ チ ド ッ グが
                  オーバー フ ロ ーす る と 、 CI が生成 さ れます。
                  CI は、 タ イ ムアウ ト モー ド でウ ォ ッ チ ド ッ グがオーバー フ ロー し た こ と を マ イ ク ロ コ ン
                   ト ロ ー ラへ通知す る ために生成 さ れます。 CI に よ っ て、 マ イ ク ロ コ ン ト ロー ラ は C ス
                  タ ンバイ モー ド か ら ウ ェ イ ク ア ッ プ し ま す。 Int_Status レ ジ ス タ か ら のポー リ ン グ後、 マ
                  イ ク ロ コ ン ト ロ ー ラ はア プ リ ケーシ ョ ン が周期的ウ ェ イ ク ア ッ プ モ ー ド であ る こ と を認
                  識 し 、 CAN お よ び LIN に対す る チ ェ ッ ク を実行 し てか ら、 C ス タ ンバイ モー ド に戻 り ま
                  す。
           6.10.1 過熱保護
                  通常モ ー ド お よびス タ ンバイ モー ド では SBC チ ッ プの温度が監視 さ れ、 過熱状態 と な っ
                  た場合は過熱モー ド に切 り 替わ り 、 RSTN ピ ンが LOW と な り 、 リ ン プ ホームがオ ン にな
                  り ます。 ま た、 電圧レギ ュ レー タ お よ び CAN ト ラ ン ス ミ ッ タ と LIN ト ラ ン ス ミ ッ タ はス
UJA1078A                          All information provided in this document is subject to legal disclaimers.                  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                                              26 of 50


NXP Semiconductors                                                                                    UJA1078A
                                                                        高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
              イ ッ チオ フ と な り ま す （6.1.6 章 「過熱モー ド 」 参照）。 温度が過熱時シ ャ ッ ト ダウ ン し
              き い値を下回る と 、 SBC はス タ ンバイ モー ド に な り ます。 過熱シ ャ ッ ト ダウ ン し き い値
              は 165 C ～ 200 C です。
UJA1078A                   All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                             Rev. 2 — 2011 年 1 月 28 日                                                              27 of 50


NXP Semiconductors                                                                                                              UJA1078A
                                                                                       高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
7. 絶対最大定格
Table 8.     絶対最大定格
絶対最大定格 （IEC 60134） に基づ く 。
 シ ン ボル      パラ メ ー タ            条件                                                                                       最小            最大                     単位
 Vx          電圧、 ピ ン x           DC 値
                                    ピ ン V1、 V2、 INTN                                                                      0.3          7                      V
                                    ピ ン TXDC、RXDC、EN、SDI、SDO、SCK、SCSN、                                                    0.3          VV1 + 0.3              V
                                    TXDL1、TXDL2、RXDL1、RXDL2、RSTN、WDOFF
                                    ピ ン VEXCC                                                                             VV1  0.3     VV1 + 0.35 V
                                    ピ ン WAKE1、 WAKE2、 WBIAS － 他のすべてのピ                                                     58           +58                    V
                                    ン
                                    ピ ン LIMP お よ び BAT                                                                    0.3          +40                    V
                                    ピ ン VEXCTRL                                                                           0.3          VBAT + 0.3             V
                                    ピ ン CANH、 CANL、 SPLIT、 LIN1、 LIN2 － 他の                                                58           +58                    V
                                    すべての ピ ン
                                    ピ ン DLIN － 他のすべての ピ ン                                                                 VBAT  0.3    +58                    V
 IR(V1-BAT)  V1 ピ ンか ら BAT ピ VV1  5 V                                                                               [1]  -             250                    mA
              ンへの逆電流
 IDLIN       DLIN ピ ンの電流                                                                                                  65           0                      mA
 Vtrt        過渡電圧                 ピン                                                                                  [2] 150          +100                   V
                                    BAT: 逆極性ダ イ オー ド / コ ン デンサ経由
                                    CANL, CANH, SPLIT: バス ラ イ ン で 2 つの コ ンデ ン
                                    サと カ ッ プ リ ング
                                    LIN1, LIN2: 1 nF コ ン デンサを通 じ て カ ッ プ リ ン グ
                                    DLIN、 WAKE1、 WAKE2: 1 k シ リ ーズ レ ジ ス タ
                                    経由
 VESD        静電放電電圧              IEC 61000-4-2                                                                        [3]
                                    ピ ン BAT と コ ン デ ン サ、 CANH、 CANL、 LIN1、                                            [4] 6            +6                     kV
                                    LIN2 － ピ ン SPLIT、 DLIN、 WAKE1、 WAKE2 の
                                    シ リ ーズ レ ジ ス タ 経由
                                 HBM                                                                                  [5]
                                    ピ ン CANH、CANL、 LIN1、 LIN2、 SPLIT、 DLIN、                                           [6] 8            +8                     kV
                                    WAKE1、 WAKE2
                                    ピ ン BAT － グ ラ ン ド に接続                                                                 4            +4                     kV
                                    ピ ン TEST2 － ピ ン BAT に接続                                                               1.25         +2                     kV
                                    ピ ン TEST2 － 他の リ フ ァ レ ン ス ピ ン に接続                                                    2            +2                     kV
                                    他のすべての ピ ン                                                                            2            +2                     kV
                                 MM                                                                                   [7]
                                    すべての ピ ン                                                                              300          +300                   V
                                 CDM                                                                                 [8]
                                    コ ーナー ピ ン                                                                             750          +750                   V
                                    他のすべての ピ ン                                                                            500          +500                   V
 Tvj         仮想接合温度                                                                                                   [9] 40           +150                   C
 Tstg        保存温度                                                                                                         55           +150                   C
 Tamb        動作温度                                                                                                         40           +125                   C
[1]   V1 （ア ノ ー ド : 陽極） と BAT （カ ソ ー ド : 陰極） 間に接続 さ れた逆ダ イ オー ド に よ っ て、電圧降下が V1(+) か ら BAT (-) に制限 さ れます。
[2]   ピ ンが確実に ISO 7637 part 2 automotive transient test （自動車用過渡電流試験） パルス 1、 2a、 3a、 2b に対応する よ う に、 外部試験
      機関によ り 検証済み。
UJA1078A                                  All information provided in this document is subject to legal disclaimers.                 © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                            Rev. 2 — 2011 年 1 月 28 日                                                                             28 of 50


NXP Semiconductors                                                                                                    UJA1078A
                                                                                        高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
[3]   IEC 61000-4-2 (150 pF, 330 .
[4]   IEC 61000-4-2 (150 pF, 330 ) に基づ く ピ ン BAT、 CANH、 CANL、 LIN1、 LIN2、 WAKE1、 WAKE2 の ESD パ フ ォ ーマ ン スは、 外部
      試験機関に よ り 検証済み。 結果は 6 kV 以上。
[5]   人体帯電モデル （HBM） : AEC-Q100-002 (100 pF, 1.5 k) に基づ く 。
[6]   V1、 V2、 BAT は GND に接続 － ア プ リ ケーシ ョ ン回路のエ ミ ュ レーシ ョ ン。
[7]   マシ ン モデル （MM） : AEC-Q100-003 (200 pF, 0.75 H, 10 ) に基づ く 。
[8]   デバ イ ス帯電モデル （CDM） : AEC-Q100-011 ( 誘導電荷、 4 pF) に基づ く 。
[9]   EC 60747-1 に基づ く 。 仮想接合温度の代替定義 : Tvj = Tamb + P  Rth(vj-a) Rth(vj-a) は Tvj の計算に使用する固定値。 Tvj の定格によ っ
      て、 電力損失 （P） と 外気温度の許容可能な組み合わせが制限 さ れます。
UJA1078A                                   All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                             Rev. 2 — 2011 年 1 月 28 日                                                              29 of 50


NXP Semiconductors                                                                                                             UJA1078A
                                                                           高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
8. 熱特性
                                                                                                      optional heatsink top layer
                                                                                                      optional heatsink top layer
                     PCB copper area:
                     (bottom layer)
                     2 cm2
                                                                                                      optional heatsink top layer
                     PCB copper area:
                     (bottom layer)
                     8 cm2
                                                                                                                                     015aaa137
                     Rth(j-a) 測定のレ イ アウ ト 条件 : 基板仕上げ厚 さ 1.6 mm 10 %、 2 層基板、 基板寸法 129 mm  60
                     mm、 基板素材 FR4、 Cu 厚 さ 0.070 mm、 サーマルビ ア分離 1.2 mm、 サーマルビ ア径 0.3 mm
                     0.08 mm、 ビ ア Cu 厚 さ 0.025 mm。 3.5 mm  25 mm の ヒ ー ト シ ン ク ・ ト ッ プ レ イ ヤ （オ プ シ ョ
                     ン） に よ り 熱抵抗を減少 （図 16 参照）。
               図 15. HTSSOP PCB
UJA1078A                      All information provided in this document is subject to legal disclaimers.                          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                Rev. 2 — 2011 年 1 月 28 日                                                                                      30 of 50


NXP Semiconductors                                                                                                               UJA1078A
                                                                                   高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                                                                                                                      015aaa138
                              90
                        Rth(j-a)
                        (K/W)
                              70
                                                                    without heatsink top layer
                              50
                                   with heatsink top layer
                              30
                                 0                       2                          4                          6            8                  10
                                                                                                                 PCB Cu heatsink area (cm2)
                図 16.         PCB カ ッ パーエ リ ア に応 じ た HTSSOP32 接合部周囲間熱抵抗
              表 9.          熱特性
               シ ン ボル           パラ メ ー タ                                                                  条件                                   標準 単位
               Rth(j-a)         ジ ャ ン ク シ ョ ンか ら 外気への熱抵抗                                                  単層基板                            [1]  78           K/W
                                                                                                          4 層基板                           [2]  36           K/W
              [1]   JEDEC JESD51-2 お よ び JESD51-3 に基づ く （1s 基板の自然対流）。
              [2]   JEDEC JESD51-2、 JESD51-5、 JESD51-7 に基づ く （2s2p 基板の自然対流）。 内部 Cu 層 2 層 （厚 さ 35
                    m） で、 内部 Cu 層第 1 層に接続 さ れた露出パ ッ ド にサーマルビ ア配列を有する基板。
UJA1078A                              All information provided in this document is subject to legal disclaimers.                      © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                        Rev. 2 — 2011 年 1 月 28 日                                                                                  31 of 50


NXP Semiconductors                                                                                                UJA1078A
                                                                                高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
9. 電気的特性
表 10.    電気的特性
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル     パラ メ ー タ                    条件                                                                    最小   標準          最大               単位
 電源、 ピ ン BAT
 VBAT       バ ッ テ リ ー電源電圧                                                                                     4.5  -           28               V
 IBAT       バ ッ テ リ ー電源電流               MC = 00 ( ス タ ンバ イ ; V1 オ ン、V2 オ フ )
                                        STBCC = STBCL1 = STBCL2 = 1
                                        (CAN/LIN ウ ェ イ ク ア ッ プ オ ン )
                                        WIC1 = WIC2 = 11 (WAKE 割 り 込みオ ン ))
                                        7.5 V < VBAT < 28 V; IV1 = 0 mA
                                        VRSTN = VSCSN = VV1
                                        VTXDL1 = VTXDL2 = VTXDC = VV1
                                        VSDI = VSCK = 0 V
                                            Tvj = 40 C                                                      -    84          99               A
                                            Tvj = 25 C                                                       -    77          89               A
                                            Tvj = 150 C                                                      -    69          81               A
                                        MC = 01 ( ス リ ープ ; V1 オ フ 、 V2 オ フ )
                                        STBCC = STBCL1 = STBCL2 = 1
                                        (CAN/LIN ウ ェ イ ク ア ッ プ オ ン )
                                        WIC1 = WIC2 = 11 (WAKE 割 り 込みオ ン )
                                        7.5 V < VBAT < 28 V; VV1 = 0 V
                                            Tvj = 40 C                                                      -    62          72               A
                                            Tvj = 25 C                                                       -    57          66               A
                                            Tvj = 150 C                                                      -    53          59               A
                                        LIN ウ ェ イ ク ア ッ プ レ シ ーバに よ る                                         -    1.1         2                A
                                        STBCL1/STBCL2 = 1
                                        VLIN1 = VLIN2 = VBAT
                                        5.5 V < VBAT < 28 V
                                        CAN ウ ェ イ ク ア ッ プ レ シーバに よ る                                          1    6           13               A
                                        STBCC = 1; VCANH = VCANL = 2.5 V
                                        5.5 V < VBAT < 28 V
                                        WAKEx ピ ン エ ッ ジ検出器に よ る                                               0    5           10               A
                                        WIC1 = WIC2 = 11
                                        VWAKE1 = VWAKE2 = VBAT
UJA1078A                           All information provided in this document is subject to legal disclaimers.        © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                     Rev. 2 — 2011 年 1 月 28 日                                                                    32 of 50


NXP Semiconductors                                                                                                   UJA1078A
                                                                                 高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.         電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル         パラ メ ー タ                 条件                                                                    最小     標準          最大               単位
 IBAT(add)      追加のバ ッ テ リ ー電源電流         5.1 V < VBAT < 7.5 V                                                  -      -           50               A
                                         4.5 V < VBAT < 5.1 V                                                  -      -           3                mA
                                         V1 オ ン (5 V バージ ョ ン )
                                         V2 on; MC = 11                                                        100    -           950              A
                                         V2UIE = 1; IV2 = 0 mA
                                         CAN ア ク テ ィ ブ モー ド （レ セ ッ シ ブ）                                        -      -           10               mA
                                         STBCC = 0; MC = 1x; VTXDC = VV1 ICANH =
                                         ICANL = 0 mA 5.5 V < VBAT < 28 V
                                         CAN ア ク テ ィ ブ （ ド ミ ナ ン ト ）                                           -      -           70               mA
                                         STBCC = 0; MC = 1x; VTXDC = 0 V
                                         R(CANH-CANL) = 45  5.5 V < VBAT < 28 V
                                         LINx ア ク テ ィ ブ モー ド （レ セ ッ シ ブ）                                       -      -           1300             A
                                         STBCLx = 0; MC = 1x
                                         VTXDL1= VTXDL2 = VV1 IDLIN = ILIN1 = ILIN2 =
                                         0 mA
                                         5.5 V < VBAT < 28 V
                                         LINx ア ク テ ィ ブ モー ド （ ド ミ ナ ン ト ）                                     -      -           5                mA
                                         STBCLx = 0; MC = 1x
                                         VTXDL1 = VTXDL2 = 0 V IDLIN = ILIN1 = ILIN2 =
                                         0 mA; VBAT = 14 V
                                         LINx ア ク テ ィ ブ モー ド （ ド ミ ナ ン ト ）                                     -      -           10               mA
                                         STBCLx = 0; MC = 1x
                                         VTXDL1= VTXDL2 = 0 V IDLIN = ILIN1 = ILIN2 =
                                         0 mA; VBAT = 28 V
 Vth(det)pon    パワーオ ン検出 し き い値電圧                                                                              4.5    -           5.5              V
 Vth(det)poff   パワーオ フ検出 し き い値電圧                                                                              4.25   -           4.5              V
 Vhys(det)pon   パワーオ ン検出 ヒ ス テ リ シ ス                                                                           200    -           -                mV
                電圧
 Vuvd(LIN)      LIN 低電圧検出電圧                                                                                    5      -           5.3              V
 Vuvr(LIN)      LIN 低電圧回復電圧                                                                                    5      -           5.5              V
 Vhys(uvd)LIN LIN 低電圧検出 ヒ ス テ リ シ ス                                                                            25     -           300              mV
                電圧
 Vuvd(ctrl)Iext 外部電流制御低電圧検出電圧                                                                                  5.9    -           7.5              V
 電圧 ソ ース － V1 ピ ン
 VO             出力電圧                     VO(V1)nom = 5 V; VBAT = 5.5 V ～ 28 V                                  4.9    5           5.1              V
                                         IV1 = 200 mA ～ 5 mA
                                         VO(V1)nom = 5 V; VBAT = 5.5 V ～ 28 V                                  4.75   5           5.1              V
                                         IV1 = 250 mA to 200 mA
                                         VO(V1)nom = 5 V; VBAT = 5.5 V ～ 5.75 V                                4.5    5           5.1              V
                                         IV1 = 250 mA ～ 5 mA
                                         150 C < Tvj < 200 C
                                         VO(V1)nom = 5 V; VBAT = 5.75 V ～ 28 V                                 4.85   5           5.1              V
                                         IV1 = 250 mA ～ 5 mA
                                         150 C < Tvj < 200 C
                                         VO(V1)nom = 3.3 V; VBAT = 4.5 V ～ 28 V                                3.234  3.3         3.366            V
                                         IV1 = 250 mA ～ 5 mA
                                         VO(V1)nom = 3.3 V; VBAT = 4.5 V ～ 28 V                                2.97   3.3         3.366            V
                                         IV1 = 250 mA ～ 5 mA
                                         150 C < Tvj < 200 C
UJA1078A                            All information provided in this document is subject to legal disclaimers.          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                      Rev. 2 — 2011 年 1 月 28 日                                                                      33 of 50


NXP Semiconductors                                                                                                   UJA1078A
                                                                                 高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.         電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル        パラ メ ー タ                  条件                                                                    最小     標準          最大               単位
 R (BAT-V1)    BAT ピ ン お よび V1 ピ ン間の VO(V1)nom = 5 V; VBAT = 4.5 V ～ 5.5 V                                     -      -           3                
               抵抗                        IV1 = 250 mA ～ 5 mA
                                          レ ギ ュ レー タ は飽和状態
 Vuvd          低電圧検出電圧                   90 %; VO(V1)nom = 5 V; RTHC = 0                                       4.5    -           4.75             V
                                         90 %; VO(V1)nom = 3.3 V; RTHC = 0                                     2.97   -           3.135            V
                                         70 %; VO(V1)nom = 5 V; RTHC = 1                                       3.5    -           3.75             V
 Vuvr          低電圧回復電圧                   90 %; VO(V1)nom = 5 V                                                 4.56   -           4.9              V
                                         90 %; VO(V1)nom = 3.3 V                                               3.025  -           3.234            V
 IO(sc)         シ ョ ー ト 回路出力電流           IVEXCC = 0 mA                                                         600   -           250             mA
 負荷調整
 VV1          V1 ピ ンの電圧変動               負荷電流変動に対応                                                             -      -           25               mV
                                         VBAT = 5.75 V ～ 28 V
                                         IV1 = 250 mA ～ 5 mA
 ラ イ ン調整
 VV1          V1 ピ ンの電圧変動               電源電圧変動に対応                                                             -      -           25               mV
                                         VBAT = 5.5 V ～ 28 V; IV1 = 30 mA
 PNP ベース ; VEXCTRL ピ ン
 IO(sc)         シ ョ ー ト 回路出力電流           VVEXCTRL  4.5 V; VBAT = 6 V ～ 28 V                                   3.5    5.8         8                mA
 Ith(act)PNP   PNP 有効化 し き い値電流          負荷電流上昇、 外部 PNP ト ラ ン ジ ス タ 接
                                         続 － 6.6.2 章参照
                                             PDC 0                                                             74     130         191              mA
                                             PDC 0; Tvj = 150 C                                               74     85          99               mA
                                             PDC 1                                                             44     76          114              mA
                                             PDC 1; Tvj = 150 C                                               44     50          59               mA
 Ith(deact)PNP PNP 無効化 し き い値電流          負荷電流低下、外部 PNP ト ラ ン ジ ス タ 接続
                                         － 6.6.2 章参照
                                             PDC 0                                                             40     76          120              mA
                                             PDC 0; Tvj = 150 C                                               44     50          59               mA
                                             PDC 1                                                             11     22          36               mA
                                             PDC 1; Tvj = 150 C                                               12     15          18               mA
 PNP コ レ ク タ ; VEXCC ピ ン
 Vth(act)Ilim  電流制限有効化 し き い値電圧 VEXCC ピ ン と V1 ピ ン間で接続 さ れた レ                                                  240    -           330              mV
                                         ジ ス タ で計測 （6.6.2 章参照）
                                         2.97 V  VV1  5.5 V
                                         6 V < VBAT < 28 V
 電圧 ソ ース － V2 ピ ン
 VO            出力電圧                      VBAT = 5.5 V to 28 V                                                  4.75   5           5.25             V
                                         IV2 =100 mA ～ 0 mA
                                         VBAT = 6 V to 28 V                                                    4.75   5           5.25             V
                                         IV2 =120 mA ～ 0 mA
 VV2          V2 ピ ンの電圧変動               電源電圧変動に対応                                                             -      -           60               mV
                                         VBAT = 5.5 V ～ 28 V
                                         IV2 = 10 mA
                                         負荷電流変動に対応                                                             -      -           80               mV
                                         6 V < VBAT < 28 V
                                         IV2 = 100 mA ～ 5 mA
 Vuvd          低電圧検出電圧                                                                                         4.5    -           4.70             V
UJA1078A                            All information provided in this document is subject to legal disclaimers.          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                      Rev. 2 — 2011 年 1 月 28 日                                                                      34 of 50


NXP Semiconductors                                                                                                  UJA1078A
                                                                                高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.       電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル      パラ メ ー タ                   条件                                                                    最小     標準          最大               単位
 Vuvr        低電圧回復電圧                                                                                          4.55   -           4.75             V
 Vuvhys      低電圧 ヒ ス テ リ シ ス電圧                                                                                20     -           80               mV
 IO(sc)       シ ョ ー ト 回路出力電流            VV2 = 0 V ～ 5.5 V                                                     250   -           100             mA
 SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） 入力 ; ピ ン SDI、 SCK、 SCSN
 Vth(sw)      ス イ ッ チ ン グ し き い値電圧      VV1 = 2.97 V ～ 5.5 V                                                  0.3VV1 -           0.7VV1 V
 Vhys(i)     入力 ヒ ス テ リ シ ス電圧           VV1 = 2.97 V ～ 5.5 V                                                  100    -           900              mV
 R pd(SCK)   SCK ピ ンのプルダウ ン抵抗                                                                                 50     130         400              k
 R pu(SCSN)  SCSN ンのプルア ッ プ抵抗                                                                                 50     130         400              k
 ILI(SDI)    SDI ピ ンの入力 リ ー ク 電流                                                                              5     -           +5               A
 SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） デー タ 出力 ; SDO ピ ン
 IOH         HIGH レベル出力電流               VSCSN = 0 V; VO = VV1  0.4 V                                         30    -           1.6             mA
                                        VV1 = 2.97 V ～ 5.5 V
 IOL         LOW レ ベル出力電流               VSCSN = 0 V; VO = 0.4 V                                               1.6    -           30               mA
                                        VV1 = 2.97 V ～ 5.5 V
 ILO         出力 リ ー ク電流                 VSCSN = VV1; VO = 0 V ～ VV1                                           5     -           5                A
                                        VV1 = 2.97 V ～ 5.5 V
 リ セ ッ ト 出力、 ク ラ ン プ検出 ; RSTN ピ ン
 IOH         HIGH レベル出力電流               VRSTN = 0.8VV1                                                        1500  -           100             A
                                        VV1 = 2.97 V ～ 5.5 V
 IOL         LOW レ ベル出力電流               strong; VRSTN = 0.2VV1                                                4.9    -           40               mA
                                        VV1 = 2.97 V ～ 5.5 V
                                        40 C < Tvj < 200 C
                                        weak; VRSTN = 0.8VV1                                                  200    -           540              A
                                        VV1 = 2.97 V ～ 5.5 V
                                        40 C < Tvj < 200 C
 VOL         LOW レ ベル出力電圧               VV1 = 1 V ～ 5.5 V                                                     0      -           0.2VV1 V
                                        VV1  900  へのプルア ッ プ レ ジ ス タ ;
                                        40 C < Tvj < 200 C; VBAT < 28 V
                                        VV1 = 2.975 V ～ 5.5 V                                                 0      -           0.5              V
                                        V1  900  へのプルア ッ プ レ ジ ス タ ;
                                        40 C < Tvj < 200 C
 VOH         HIGH レベル出力電圧               40 C < Tvj < 200 C                                                 0.8VV1 -           VV1 +            V
                                                                                                                                 0.3
 Vth(sw)      ス イ ッ チ ン グ し き い値電圧      VV1 = 2.97 V ～ 5.5 V                                                  0.3VV1 -           0.7VV1 V
 Vhys(i)     入力 ヒ ス テ リ シ ス電圧           VV1 = 2.97 V ～ 5.5 V                                                  100    -           900              mV
 割 り 込み出力 ; INTN ピ ン
 IOL         LOW レ ベル出力電流               VOL = 0.4 V                                                           1.6    -           15               mA
 出力 イ ネーブル ; EN ピ ン
 IOH         HIGH レベル出力電流               VOH = VV1  0. 4 V                                                    20    -           1.6             mA
                                        VV1 = 2.97 V ～ 5.5 V
 IOL         LOW レ ベル出力電流               VOL = 0.4 V; VV1 = 2.97 V ～ 5.5 V                                     1.6    -           20               mA
 VOL         LOW レ ベル出力電流               IOL = 20 A; VV1 = 1.5 V                                              -      -           0.4              V
 ウ ォ ッ チ ド ッ グオ フ 入力 ; WDOFF ピ ン
 Vth(sw)      ス イ ッ チ ン グ し き い値電圧      VV1 = 2.97 V ～ 5.5 V                                                  0.3VV1 -           0.7VV1 V
 Vhys(i)     入力 ヒ ス テ リ シ ス電圧           VV1 = 2.97 V ～ 5.5 V                                                  100    -           900              mV
 R pupd       プルア ッ プ / プルダ ウン抵抗 VV1 = 2.97 V ～ 5.5 V                                                         5      10          20               k
UJA1078A                           All information provided in this document is subject to legal disclaimers.          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                     Rev. 2 — 2011 年 1 月 28 日                                                                      35 of 50


NXP Semiconductors                                                                                                     UJA1078A
                                                                                   高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.       電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル      パラ メ ー タ                      条件                                                                    最小     標準          最大               単位
 ウ ェ イ ク入力 ; ピ ン WAKE1、 WAKE2
 Vth(sw)      ス イ ッ チ ン グ し き い値電圧                                                                               2      -           3.75             V
 Vhys(i)     入力 ヒ ス テ リ シ ス電圧                                                                                    100    -           1000             mV
 Ipu          プルア ッ プ電流                    VWAKE = 0 V for t < twake                                             2     -           0                A
 Ipd          プルダ ウ ン電流                    VWAKE = VBAT for t < twake                                            0      -           2                A
 リ ン プホーム出力 ; LIMP ピ ン
 IO          出力電流                          VLIMP = 0.4 V; LHC = 1                                                0.8    -           8                mA
                                           Tvj = 40 C ～ 200 C
 ウ ェ イ クバ イ ア ス出力 ; WBIAS ピ ン
 IO          出力電流                          VWBIAS = 1.4 V                                                        1      -           7                mA
 CAN 送信デー タ 入力 ; TXDC ピ ン
 Vth(sw)      ス イ ッ チ ン グ し き い値電圧         VV1 = 2.97 V ～ 5.5 V                                                  0.3VV1 -           0.7VV1 V
 Vhys(i)     入力 ヒ ス テ リ シ ス電圧              VV1 = 2.97 V ～ 5.5 V                                                  100    -           900              mV
 R pu         プルア ッ プ抵抗                                                                                          4      12          25               k
 CAN 受信デー タ 出力 ; RXDC ピ ン
 IOH         HIGH レベル出力電流                  CAN ア ク テ ィ ブ モー ド                                                    20    -           1.5             mA
                                           VRXDC = VV1  0.4 V
 IOL         LOW レ ベル出力電流                  VRXDC = 0.4 V                                                         1.6    -           20               mA
 R pu         プルア ッ プ抵抗                    MC = 00; ス タ ンバイ モー ド                                                 4      12          25               k
 高速 CAN バス ラ イ ン ; ピ ン CANH、 CANL
 VO(dom)      ド ミ ナ ン ト 出力電圧               CAN ア ク テ ィ ブ モー ド
                                           VV2 = 4.5 V ～ 5.5 V; VTXDC = 0 V
                                           R(CANH-CANL) = 60 
                                               pin CANH                                                          2.75   3.5         4.5              V
                                               pin CANL                                                          0.5    1.5         2.25             V
 Vdom(TX)sym ト ラ ン ス ミ ッ タ ド ミ ナ ン ト 電 Vdom(TX)sym = VV2  VCANH  VCANL                                         400   -           +400             mV
             圧シ ン メ ト リ y                  R(CANH-CANL) = 60 
 VO(dif)bus  バス差動出力電圧                      CAN ア ク テ ィ ブ モー ド （ ド ミ ナ ン ト ）                                      1.5    -           3.0              V
                                           VV2 = 4.75 V ～ 5.25 V; VTXDC = 0 V
                                           R(CANH-CANL) = 45  ～ 65 
                                           CAN ア ク テ ィ ブ モー ド （レ セ ッ シ ブ）                                        50    0           +50              mV
                                           VV2 = 4.5 V ～ 5.5 V; VTXDC = V V1
                                           R(CANH-CANL) = 負荷な し
 VO(rec)      リ セ ッ シ ブ出力電圧                CAN ア ク テ ィ ブ モ ー ド ; VV2 = 4.5 V ～                                   2      0.5VV2 3                     V
                                           5.5 V VTXDC = VV1
                                           R(CANH-CANL) = 負荷な し
                                           CAN 低電力 / オ フ モー ド                                                    0.1   -           +0.1             V
                                           R(CANH-CANL) = 負荷な し
 IO(dom)      ド ミ ナ ン ト 出力電流               CAN ア ク テ ィ ブ モー ド
                                           VTXDC = 0 V; VV2 = 5 V
                                               pin CANH; V CANH = 0 V                                            100   70         40              mA
                                               pin CANL; VCANL = 40 V                                            40     70          100              mA
 IO(rec)      リ セ ッ シ ブ出力電流                VCANL = VCANH = 27 V ～ +32 V                                         3     -           +3               mA
                                           VTXDC = VV1; VV2 = 4.5 V ～ 5.5 V
UJA1078A                              All information provided in this document is subject to legal disclaimers.          © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                        Rev. 2 — 2011 年 1 月 28 日                                                                      36 of 50


NXP Semiconductors                                                                                                         UJA1078A
                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.        電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル       パラ メ ー タ                    条件                                                                        最小      標準           最大               単位
 Vth(RX)dif   差動 レ シ ーバ し き い値電圧          CAN ア ク テ ィ ブ モー ド                                                        0.5     0.7          0.9              V
                                          VV2 = 4.5 V ～ 5.5 V
                                          30 V < VCANH < +30 V
                                          30 V < VCANL < +30 V
                                          CAN 低電力モー ド                                                               0.4     0.7          1.15             V
                                          12 V < VCANH < +12 V
                                          12 V < VCANL < +12 V
 Vhys(RX)dif  差動 レ シ ーバ ヒ ス テ リ シ ス電 CAN ア ク テ ィ ブ モー ド                                                             40      120          400              mV
              圧                           VV2 = 4.5 V ～ 5.5 V
                                          30 V < VCANH < +30 V
                                          30 V < VCANL < +30 V
 R i(cm)       コ モ ン モ ー ド 入力抵抗           CAN ア ク テ ィ ブ モー ド ; VV2 = 5 V                                            9       15           28               k
                                          VCANH = VCANL = 5 V
 Ri          入力抵抗偏差                      CAN ア ク テ ィ ブ モー ド ; VV2 = 5 V                                            1      -            +1               %
                                          VCANH = VCANL = 5 V
 R i(dif)     差動入力抵抗                      CAN ア ク テ ィ ブ モー ド ; VV2 = 5.5 V                                          19      30           52               k
                                          VCANH = VCANL = 35 V ～ +35 V
 C i(cm)       コ モ ン モ ー ド 入力静電容量         CAN ア ク テ ィ ブ モー ド ; テ ス ト な し                                            -       -            20               pF
 C i(dif)     差動入力静電容量                    CAN ア ク テ ィ ブ モー ド ; テ ス ト な し                                            -       -            10               pF
 ILI          入力 リ ー ク電流                  VBAT = 0 V; VV2 = 0 V                                                     5      -            +5               A
                                          VCANH = VCANL = 5 V
 CAN バス コ モ ン モ ー ド 安定出力 ; SPLIT ピ ン
 VO           出力電圧                        CAN ア ク テ ィ ブ モー ド                                                        0.3VV2 0.5VV2 0.7VV2 V
                                          VV2 = 4.5 V ～ 5.5 V
                                          ISPLIT = 500 A ～ 500 A
                                          CAN ア ク テ ィ ブ モー ド                                                        0. 45  0 . 5  0.55  V
                                          VV2 = 4.5 V ～ 5.5 V; RL  1 M                                            VV2     VV2          VV2
 IL            リ ー ク電流                    CAN 低電力 / オ フ モー ド ま たはア ク テ ィ                                            5      -            +5               A
                                          ブ モー ド 、 VV2 < 4.5 V
                                          VSPLIT = 30 V ～ + 30 V
 LIN 送信デー タ 入力 ; ピ ン TXDL1、 TXDL2
 Vth(sw)       ス イ ッ チ ン グ し き い値電圧       VV1 = 2.97 V ～ 5.5 V                                                      0.3VV1 -             0.7VV1 V
 Vhys(i)      入力 ヒ ス テ リ シ ス電圧            VV1 = 2.97 V ～ 5.5 V                                                      100     -            900              mV
 R pu          プルア ッ プ抵抗                                                                                            4       12           25               k
 LIN 受信デー タ 出力 ; ピ ン RXDL1、 RXDL2
 IOH          HIGH レベル出力電流                LIN ア ク テ ィ ブ モー ド                                                        20     -            1.5             mA
                                          VRXDL1 = VRXDL2 = VV1  0.4 V
 IOL          LOW レ ベル出力電流                VRXDL1 = VRXDL2 = 0.4 V                                                   1.6     -            20               mA
 R pu          プルア ッ プ抵抗                  MC = 00; ス タ ンバイ モー ド                                                     4       12           25               k
 LIN バス ラ イ ン ; ピ ン LIN1、 LIN2
 IBUS_LIM      ド ラ イ バ ド ミ ナ ン ト 状態の電 LIN ア ク テ ィ ブ モー ド                                                            40      -            100              mA
              流制限                         VBAT = VLIN1 = VLIN2 = 18 V
                                          VTXDL1 = VTXDL2 = 0 V
 I BUS_PAS_re レ シ ーバ レ セ ッ シ ブ入力 リ ー VLIN1 = VLIN2 = 28 V                                                       [1] -       -            2                A
 c             ク電流                        VBAT = 5.5 V; VTXDL1 = VTXDL2 = VV1
 IBUS_PAS_do レ シ ーバ ド ミ ナ ン ト 入力 リ ー VTXDL1 = VTXDL2 = VV1                                                          10     -            +10              A
 m             ク 電流 （プルア ッ プ抵抗 を含 VLIN1 = VLIN2 = 0 V; VBAT = 14 V
              む）
 IL(log)       グ ラ ン ド リ ー ク電流の損失         VBAT = VGND = 28 V; VLIN1 = VLIN2 = 0 V                                   100    -            10               A
UJA1078A                             All information provided in this document is subject to legal disclaimers.                © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                       Rev. 2 — 2011 年 1 月 28 日                                                                            37 of 50


NXP Semiconductors                                                                                                             UJA1078A
                                                                                    高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 10.        電気的特性 … 続き
特 に 指 定が な い 限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500 、
R(CANH-CANL) = 45  ～ 65 。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。 .
 シ ン ボル       パラ メ ー タ                      条件                                                                        最小        標準          最大               単位
 IL(lob)      バ ッ テ リ ー リ ー ク 電流の損失 VBAT = 0 V; VLIN1 = VLIN2 = 28 V                                              [1] -         -           2                A
 Vrec(RX)      レ シ ーバ レ セ ッ シ ブ電圧           VBAT = 5.5 V ～ 18 V                                                       0.6  -               -                V
                                                                                                                      VBAT
 Vdom(RX)      レ シ ーバ ド ミ ナ ン ト 電圧          VBAT = 5.5 V ～ 18 V                                                       -         -           0.4VBA V
                                                                                                                                            T
 Vth(cntr)RX   レ シ ーバセ ン タ ー し き い値電 Vth(cntr)RX = (Vth(rec)RX + Vth(dom)RX)/2                                        0 . 4 7 5 0.5  0 . 5 2 5 V
              圧                             VBAT = 5.5 V ～ 18 V; LIN ア ク テ ィ ブ モー                                      VBAT VBAT            VBAT
                                             ド
 Vth(hys)RX    レ シ ーバ ヒ ス テ リ シ ス し き い Vth(hys)RX = Vth(rec)RX  Vth(dom)RX                                          0.05  0.15  0 . 1 7 5 V
              値電圧                           VBAT = 5.5 V ～ 18 V; LIN ア ク テ ィ ブ モー                                     VBAT      VBAT         VBAT
                                             ド
 C LIN1       LIN1 ピ ンの静電容量                 GND に接続                                                                   -         -           30               pF
 C LIN2       LIN2 ピ ンの静電容量                 GND に接続                                                                   -         -           30               pF
 VO(dom)       ド ミ ナ ン ト 出力電圧                VTXDL1 = VTXDL2 = 0 V; VBAT = 7 V                                        -         -           1.4              V
                                            LIN ア ク テ ィ ブ モー ド
                                             VTXDL1 = VTXDL2 = 0 V; VBAT = 18 V                                       -         -           2.0              V
                                            LIN ア ク テ ィ ブ モー ド
 LIN バス終端 ; DLIN ピ ン
 V(DLIN-BAT DLIN ピ ン と BAT ピ ンの電圧 5 mA < IDLIN < 20 mA                                                               0.4       0.65        1                V
 )            差異
 過熱保護
 Tth(act)otp  過熱保護有効化 し き い値温度                                                                                        165       180         200              C
 Tth(rel)otp  過熱保護 リ リ ース し き い値温                                                                                     126       138         150              C
              度
[1]    設計保障
UJA1078A                               All information provided in this document is subject to legal disclaimers.                 © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                         Rev. 2 — 2011 年 1 月 28 日                                                                             38 of 50


NXP Semiconductors                                                                                                  UJA1078A
                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
10. 動的特性
表 11.      動的特性
特に指定がない限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500、
R(CANH-CANL) = 45  ～ 65  。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。
 シ ン ボル          パラ メータ                           条件                                                            最小   標準 最大                       単位
 電圧 ソ ース － V1 ピ ン
 td(uvd)         低電圧検出遅延時間                        VV1 低下 ; dV V1/dt = 0.1 V/s                                  7    -         23                s
 tdet(CL)L       LOW レ ベル ク ラ ン プ検出時間 VV1 < 0.9VO(V1)nom; V1 ア ク テ ィ ブ                                          95   -         140               ms
                                                  VWDOFF = 0 V (WD バージ ョ ンのみ )
 電圧 ソ ース － V2 ピ ン
 td(uvd)         低電圧検出遅延時間                        VV2 低下 , dV V2/dt = 0.1 V/us                                  7    -         23                s
 SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース） タ イ ミ ン グ ; ピ ン SCSN、 SCK、 SDI、 SDO
 tcy(clk)        ク ロ ッ ク ・ サ イ クル タ イム            VV1 = 2.97 V ～ 5.5 V                                          320  -         -                 ns
 tSPILEAD        SPI 有効化 リ ー ド 時間                 VV1 = 2.97 V ～ 5.5 V; SPI 選択が下が っ                             110  -         -                 ns
                                                  た と き ク ロ ッ ク は LOW
 tSPILAG         SPI 有効化遅延時間                      VV1 = 2.97 V ～ 5.5 V; SPI 選択が上が っ                             140  -         -                 ns
                                                  た と き ク ロ ッ ク は LOW
 tclk(H)         ク ロ ッ ク HIGH 時間                  VV1 = 2.97 V ～ 5.5 V                                          160  -         -                 ns
 tclk(L)         ク ロ ッ ク LOW 時間                   VV1 = 2.97 V ～ 5.5 V                                          160  -         -                 ns
 tsu(D)          デー タ 入力セ ッ ト ア ッ プ時間             VV1 = 2.97 V ～ 5.5 V                                          0    -         -                 ns
 th(D)           デー タ 入力ホール ド 時間                  VV1 = 2.97 V ～ 5.5 V                                          80   -         -                 ns
 tv(Q)           デー タ 出力有効時間                      SDO ピ ン ; VV1 = 2.97 V ～ 5.5 V                                -    -         110               ns
                                                  CL = 100 pF
 tWH(S)          チ ッ プ選択パルス幅 HIGH                 VV1 = 2.97 V ～ 5.5 V                                          20   -         -                 ns
 リ セ ッ ト 出力 ; RSTN ピ ン
 tw(rst)         リ セ ッ ト パルス幅                     ロ ン グ ; R pu(RSTN) > 25 k                                    20   -         25                ms
                                                   シ ョ ー ト Rpu(RSTN) = 900  ～ 1100                            3.6  -         5                 ms
 tdet(CL)L       LOW レ ベル ク ラ ン プ検出時間 内部的に RSTN 主導に よ る HIGH、                                                   95   -         140               ms
                                                  た だ し RSTN ピ ンは LOW に維持 ;
                                                  VWDOFF = 0 V (WD バージ ョ ンのみ )
 tfltr           フ ィ ル タ 時間                                                                                     7    -         18                s
 ウ ォ ッ チ ド ッ グオ フ 入力 ; WDOFF ピ ン
 tfltr           フ ィ ル タ 時間                                                                                     0.9  -         2.3               ms
 ウ ェ イ ク入力 ; ピ ン WAKE1、 WAKE2
 twake           ウ ェ イ ク ア ッ プ時間                                                                                10   -         40                s
 td(po)          パワーオ ン遅延時間                                                                                     113  -         278               s
 CAN ト ラ ン シ ーバ タ イ ミ ン グ ; ピ ン CANH、 CANL、 TXDC、 RXDC
 td(TXDCH-RXDCH) 遅 延 時 間、 TXDC HIGH か ら 50 % VTXDC to 50 % VRXDC                                                60   -         235               ns
                 RXDC HIGH                        VV2 = 4.5 V ～ 5.5 V
                                                  R(CANH-CANL) = 60 
                                                  C(CANH-CANL) = 100 pF; CRXDC = 15 pF
                                                  fTXDC = 250 kHz
 td(TXDCL-RXDCL) 遅 延 時 間、 TXDC LOW か ら 50 % VTXDC to 50 % VRXDC                                                 60   -         235               ns
                 RXDC LOW                         VV2 = 4.5 V ～ 5.5 V
                                                  R(CANH-CANL) = 60 
                                                  C(CANH-CANL) = 100 pF; CRXDC = 15 pF
                                                  fTXDC = 250 kHz
 td(TXDC-busdom) 遅延時間、TXDC か ら バス ド ミ VV2 = 4.5 V ～ 5. 5 V                                                      -    70        -                 ns
                 ナン ト                             R(CANH-CANL) = 60 
                                                  C(CANH-CANL) = 100 pF
UJA1078A                             All information provided in this document is subject to legal disclaimers.       © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                       Rev. 2 — 2011 年 1 月 28 日                                                                   39 of 50


NXP Semiconductors                                                                                                         UJA1078A
                                                                                    高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 11.       動的特性 … 続き
特に指定がない限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500、
R(CANH-CANL) = 45  ～ 65  。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。
 シ ン ボル           パラ メータ                            条件                                                                最小    標準 最大                       単位
 td(TXDC-busrec)  遅延時間、 TXDC か ら バス レ VV2 = 4.5 V ～ 5.5 V                                                             -     90        -                 ns
                  セ ッ シブ                            R(CANH-CANL) = 60 
                                                    C(CANH-CANL) = 100 pF
 td(busdom-RXDC)  遅延時間、バス ド ミ ナ ン ト か ら VV2 = 4.5 V ～ 5.5 V                                                           -     75        -                 ns
                  RXDC                              R(CANH-CANL) = 60 
                                                    C(CANH-CANL) = 100 pF
                                                    CRXDC = 15 pF
 td(busrec-RXDC)  遅延時間、バス レ セ ッ シ ブか ら VV2 = 4.5 V ～ 5.5 V                                                            -     95        -                 ns
                  RXDC                              R(CANH-CANL) = 60 
                                                    C(CANH-CANL) = 100 pF
                                                    CRXDC = 15 pF
 twake(busdom)min 最小バス ド ミ ナ ン ト ・ウ ェ イ ク ピ ン CANH お よ び CANL のウ ェ イ ク                                                0.5   -         3                 s
                  ア ッ プ時間                            ア ッ プの最初のパルス （最初のレ セ ッ シ
                                                     ブ後）、 ス リ ープ モー ド
                                                     ピ ン CANH お よ び CANL のウ ェ イ ク                                     0.5   -         3                 s
                                                     ア ッ プの 2 番目のパルス
 twake(busrec)min 最小バス レ セ ッ シ ブ・ウ ェ イ ク ピ ン CANH お よ び CANL のウ ェ イ ク                                                 0.5   -         3                 s
                  ア ッ プ時間                            ア ッ プの最初のパルス、ス リ ープ モー ド
                                                     ピ ン CANH お よ び CANL のウ ェ イ ク                                     0.5   -         3                 s
                                                     ア ッ プの 2 番目のパルス （最初の ド ミ ナ
                                                     ン ト 後）
 tto(wake)        ウ ェ イ ク ア ッ プ タ イ ム ア ウ ト ウ ェ イ ク ア ッ プ と 確認 メ ッ セージの間、                                             0.4   -         1.2               ms
                  時間                                 ス リ ープ モー ド
 tto(dom)TXDC     TXDC ド ミ ナ ン ト タ イ ム ア ウ CAN オ ン ラ イ ン ; VV2 = 4.5 V to 5.5 V                                       1.8   -         4.5               ms
                  ト 時間                              VTXDC = 0 V
 LIN ト ラ ン シーバ ; ピ ン LIN1、 LIN2、 TXDL1、 TXDL2、 RXDL1、 RXDL2
 1               デ ュ ーテ ィ サ イ クル 1                 Vth(rec)RX(max) = 0.744VBAT                                   [1] 0.396 -         -
                                                    Vth(dom)RX(max) = 0.581VBAT; tbit = 50 s                     [2]
                                                    VBAT = 7 V ～ 18 V; LSC = 0
                                                    Vth(rec)RX(max) = 0.76VBAT                                    [1] 0.396 -         -
                                                    Vth(dom)RX(max) = 0.593VBAT; tbit = 50 s                     [2]
                                                    VBAT = 5.5 V ～ 7 V; LSC = 0
 2               デ ュ ーテ ィ サ イ クル 2                 Vth(rec)RX(min) = 0.422VBAT                                   [2] -     -         0.581
                                                    Vth(dom)RX(min) = 0.284VBAT; tbit = 50 s                     [1]
                                                    VBAT = 7.6 V ～ 18 V; LSC = 0
                                                    Vth(rec)RX(min) = 0.41VBAT                                    [2] -     -         0.581
                                                    Vth(dom)RX(min) = 0.275VBAT; tbit = 50 s                     [1]
                                                    VBAT = 6.1 V ～ 7.6 V; LSC = 0
 3               デ ュ ーテ ィ サ イ クル 3                 Vth(rec)RX(max) = 0.778VBAT                                   [1] 0.417 -         -
                                                    Vth(dom)RX(max) = 0.616VBAT                                   [2]
                                                    tbit = 96 s; VBAT = 7 V ～ 18 V; LSC = 1
                                                    Vth(rec)RX(max) = 0.797VBAT                                   [1] 0.417 -         -
                                                    Vth(dom)RX(max) = 0.630VBAT                                   [2]
                                                    tbit = 96 s; VBAT = 5.5 V ～ 7 V; LSC = 1
 4               デ ュ ーテ ィ サ イ クル 4                 Vth(rec)RX(min) = 0.389VBAT                                   [2] -     -         0.590
                                                    Vth(dom)RX(min) = 0.251VBAT; tbit = 96 s                     [1]
                                                    VBAT = 7.6 V ～ 18 V; LSC = 1
                                                    Vth(rec)RX(min) = 0.378VBAT                                   [2] -     -         0.590
                                                    Vth(dom)RX(min) = 0.242VBAT; tbit = 96 s                     [1]
                                                    VBAT = 6.1 V ～ 7.6V; LSC = 1
UJA1078A                               All information provided in this document is subject to legal disclaimers.            © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                         Rev. 2 — 2011 年 1 月 28 日                                                                        40 of 50


NXP Semiconductors                                                                                                                                                 UJA1078A
                                                                                                                  高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
表 11.        動的特性 … 続き
特に指定がない限 り Tvj = 40 C ～ +150 C、VBAT = 4.5 V ～ 28 V、VBAT > VV1、VBAT > VV2、RLIN1 = RLIN2 = 500、
R(CANH-CANL) = 45  ～ 65  。 すべての電圧はグ ラ ン ド に接続。 IC には正の電流。 一般的な値は VBAT = 14 V に基づ く 。
 シ ン ボル                  パラ メータ                                                   条件                                                                          最小      標準 最大                       単位
 tPD(RX)r                立上 り レ シ ーバ伝播遅延                                          VBAT = 5.5 V ～ 18 V                                                         -       -         6                 s
                                                                                  RRXDL1 = RRXDL2 = 2.4 k
                                                                                  CRXDL1 = CRXDL2 = 20 pF
 tPD(RX)f                立下 り レ シ ーバ伝播遅延                                          VBAT = 5.5 V ～ 18 V                                                         -       -         6                 s
                                                                                  RRXDL1 = RRXDL2 = 2.4 k
                                                                                  CRXDL1 = CRXDL2 = 20 pF
 tPD(RX)sym              レ シーバ伝播遅延シ ン メ ト リ                                       VBAT = 5.5 V ～ 18 V                                                    [2]  2      -         +2                s
                                                                                  RRXDL1 = RRXDL2 = 2.4 k
                                                                                  CRXDL1 = CRXDL2 = 20 pF
 twake(busdom)min 最小バス ド ミ ナ ン ト ・ウ ェ イ ク                                                                                                                     28      -         104               s
                         ア ッ プ時間
 tto(dom)TXDL            TXDL ド ミ ナ ン ト タ イ ム ア ウ LIN オン ラ イ ン モー ド ; VTXDL = 0 V                                                                             20      -         80                ms
                          ト 時間
 ウ ェ イ クバ イ ア ス出力 ; WBIAS ピ ン
 tWBIASL                 WBIAS LOW 時間                                                                                                                         227     -         278               s
 tcy                     サ イ ク ル時間                                                WBC = 1                                                                     58.1    -         71.2              ms
                                                                                  WBC = 0                                                                     14.5    -         17.8              ms
 ウォ ッ チ ド ッ グ
 ttrig(wd)1              ウ ォ ッ チ ド ッ グ ト リ ガ ー時間 通常モー ド                                                                                                  [3]  0.45  -          0.555  ms
                         1                                                        ウ ォ ッ チ ド ッ グ ・ ウ ィ ン ド ウ モー ド のみ                                           NWP[4]            NWP[4]
 ttrig(wd)2              ウ ォ ッ チ ド ッ グ ト リ ガ ー時間 通常、 ス タ ンバイ 、 ス リ ープの各モー ド                                                                              [5]  0.9  -           1.11  ms
                         2                                                        ウ ォ ッ チ ド ッ グ ・ ウ ィ ン ド ウ モー ド のみ                                           NWP[4]            NWP[4]
 オシ レ ー タ
 fosc                    オシ レ ー タ 周波数                                                                                                                         460.8   512       563.2             kHz
                   t bus  rec   mi n 
[1]     1 3 = ------------------------------- . 変数 tbus(rec)(min) は LIN タ イ ミ ン グ図 （図 20） を参照。
                         2  t bit
[2]    バス負荷条件 : CL = 1 nF and RL = 1 k; CL = 6.8 nF and RL = 660 ; CL = 10 nF and RL = 500 。
                   t bus  rec   max 
[1]     2 4 = -------------------------------
                                               - . 変数 tbus(rec)(max) は LIN タ イ ミ ン グ図 （図 20） を参照。
                         2  t bi t
[2]    tPD(RX)sym = tPD(RX)r  tPD(RX)f.
[3]    ウ ォ ッ チ ド ッ グがウ ィ ン ド ウモー ド で、 ウ ォ ッ チ ド ッ グ期間の開始後 ttrig(wd)1 よ り 前 （またはウ ォ ッ チ ド ッ グ期間の前半） に ト リ ガー
       が発生 し た場合、 シ ステム リ セ ッ ト が実行 さ れます。
[4]    公称ウ ォ ッ チ ド ッ グ期間は、 WD_and_Status レ ジ ス タ の NWP コ ン ト ロ ールビ ッ ト で プ ロ グ ラ ム し ます （表 4 参照）。 ウ ォ ッ チ ド ッ
       グ ・ ウ ィ ン ド ウモー ド でのみ有効。
[5]    ウ ォ ッ チ ド ッ グがウ ィ ン ド ウモー ド で、 ウ ォ ッ チ ド ッ グ期間開始後、 最短で ttrig(wd)1、 ttrig(wd)2 未満 （ま たはウ ォ ッ チ ド ッ グ期間の後
       半） に ト リ ガーが発生 し た場合、 ウ ォ ッ チ ド ッ グは リ セ ッ ト さ れます。 ウ ォ ッ チ ド ッ グ期間開始後、 ttrig(wd)2 以降に ト リ ガーが発生 し
       た場合、 シ ス テム リ セ ッ ト が実行 さ れます （ウ ォ ッ チ ド ッ グオーバー フ ロ ー）。
                                                                                                         BAT
                                                                                       RXDC                            CANH
                                                                    CRXDC                               SBC                                     RCANH − RCANL     CCANH − CCANL
                                                                                       TXDC
                                                                                                                       CANL
                                                                                                         GND
                                                                                                                                                        015aaa079
                                                 図 17.     CAN ト ラ ン シーバの タ イ ミ ン グ試験回路
UJA1078A                                                             All information provided in this document is subject to legal disclaimers.                        © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                                                       Rev. 2 — 2011 年 1 月 28 日                                                                                    41 of 50


NXP Semiconductors                                                                                                       UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                                                                                                                              HIGH
                TXDC
                                                                                                                                              LOW
                CANH
                CANL
                                                                                                                                              dominant
                                                                                                                        0.9 V
                VO(dif)bus
                                                                                                                        0.5 V
                                                                                                                                              recessive
                                                                                                                                              HIGH
                RXDC
                                                                                                                                              LOW
                  td(TXDC-busdom)                                                      td(TXDC-busrec)
                                                                        td(busdom-RXDC)                                        td(busrec-RXDC)
                 td(TXDCL-RXDCL)                                                   td(TXDCH-RXDCH)                                            015aaa151
               図 18.       CAN ト ラ ン シーバ タ イ ミ ン グ図
                                                                                  BAT
                                                                  RXDL1                             DLIN
                                               CRXDL1                                                        RLIN1
                                                                  TXDL1
                                                                                                     LIN1
                                                                                  SBC                        CLIN1
                                                                                                                        RLIN2
                                                                  RXDL2
                                                                                                     LIN2
                                               CRXDL2                                                                   CLIN2
                                                                  TXDL2
                                                                                  GND
                                                                                                              015aaa081
               図 19.       LIN ト ラ ン シーバの タ イ ミ ン グ試験回路
UJA1078A                          All information provided in this document is subject to legal disclaimers.                  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                                              42 of 50


NXP Semiconductors                                                                                                                                   UJA1078A
                                                                                                高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                                          tbit                             tbit                                    tbit
        VTXDL1/VTXDL2
                                                    tbus(dom)(max)                          tbus(rec)(min)
                   VBAT
                                                                                                                                            Vth(rec)RX(max)
                                                                                                                                                                  thresholds of
                                                                                                                                            Vth(dom)RX(max)       receiving node A
              LIN1/LIN2
              bus signal
                                                                                                                                            Vth(rec)RX(min)
                                                                                                                                                                  thresholds of
                                                                                                                                            Vth(dom)RX(min)       receiving node B
                                                     tbus(dom)(min)                           tbus(rec)(max)
    output of receiving VRXDL1/
                node A VRXDL2
                                         tPD(RX)f                                      tPD(RX)r
    output of receiving VRXDL1/
                node B VRXDL2
                                                                          tPD(RX)r                                            tPD(RX)f
                                                                                                                                        015aaa131
  図 20.       LIN ト ラ ン シ ーバの タ イ ミ ン グ図
                       SCSN
                                        tSPILEAD          Tcy(clk)                                                                 tSPILAG     tWH(S)
                                                  tclk(H)         tclk(L)
                         SCK
                                                   tsu(D)          th(D)
                          SDI         X                    MSB                                                                    LSB                     X
                                                                                                                         tv(Q)
                               floating                                                                                                              floating
                         SDO                   X                    MSB                                                                LSB
                                                                                                                                                    015aaa045
  図 21.       SPI タ イ ミ ン グ図
11. テス ト 情報
                       11.1 品質について
                              本製品は、 AEC （Automotive Electronics Council: 車載電子部品評議会） 規格 「Q100 -
                              Failure mechanism based stress test qualification for integrated circuits」 に準拠 し てお り 、
                              オー ト モーテ ィ ブ ア プ リ ケーシ ョ ン での使用に適 し てい ます。
UJA1078A                                           All information provided in this document is subject to legal disclaimers.                               © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                                     Rev. 2 — 2011 年 1 月 28 日                                                                                           43 of 50


NXP Semiconductors                                                                                                                                      UJA1078A
                                                                                                       高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
12. パ ッ ケージ外形
   HTSSOP32: plastic thermal enhanced thin shrink small outline package; 32 leads;
   body width 6.1 mm; lead pitch 0.65 mm; exposed die pad                                                                                                             SOT549-1
                                                   D                                                                                     E                   A
                                                                                                                                                                    X
                                                                                                      c
                     y                     exposed die pad side                                                                         HE                              v M A
                   Z                               Dh
                 32                                                                          17
           Eh                                                                                                  A2                                         (A3)         A
                                                                                                                     A1
                         pin 1 index
                                                                                                                                                                   θ
                                                                                                                                                     Lp
                                                                                                                                                   L
                   1                                                                         16                                             detail X
                                                                                                    w M
                                            e                                            bp
                                                                          0                  2.5                   5 mm
                                                                                            scale
      DIMENSIONS (mm are the original dimensions).
                   A
        UNIT               A1      A2     A3     bp      c         D(1)     Dh         E(2)      Eh          e          HE          L  Lp       v      w   y         Z          θ
                 max.
         mm
                          0.15    0.95           0.30  0.20       11.1       5.1        6.2      3.6                    8.3            0.75                       0.78         8o
                  1.1                    0.25                                                              0.65                      1         0.2    0.1 0.1                     o
                          0.05    0.85           0.19  0.09       10.9       4.9        6.0      3.4                    7.9            0.50                       0.48         0
       Notes
       1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
       2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.
             OUTLINE                                                 REFERENCES                                                             EUROPEAN
                                                                                                                                                             ISSUE DATE
             VERSION                    IEC                JEDEC                            JEITA                                          PROJECTION
                                                                                                                                                                03-04-07
             SOT549-1                                      MO-153
                                                                                                                                                                05-11-02
図 22.        パ ッ ケージ外形 SOT549-1 (HTSSOP32)
UJA1078A                                                  All information provided in this document is subject to legal disclaimers.                      © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                                            Rev. 2 — 2011 年 1 月 28 日                                                                                  44 of 50


NXP Semiconductors                                                                                         UJA1078A
                                                                             高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
13. SMD パ ッ ケージのはんだ付け
                  こ こ では、 複雑な テ ク ノ ロ ジーの概略を非常に簡単に説明 し ます。 IC のはんだ付けに関
                  す る 詳 細 は、 ア プ リ ケ ー シ ョ ン ノ ー ト AN10365 『Surface mount reflow soldering
                  description』 を参照 し て く だ さ い。
             13.1 はんだ付けの概要
                  はんだ付けは、 PCB （プ リ ン ト 基板） にパ ッ ケー ジ を固定 し て電子回路を 作成す る 最 も
                  一般的な方法の 1 つです。 はんだ付け さ れた部分は物理的 ・ 電気的の両方で接続 さ れま
                  す。 すべての IC パ ッ ケー ジ に理想的な単一のはんだ付け方法はあ り ません。 た と えば
                  ウ ェ ーブ方式は 1 枚のプ リ ン ト 配線基板に スルーホール と SMD （表面実装デバイ ス） が
                  あ る場合に好まれる方法ですが、 フ ァ イ ン ピ ッ チ SMD に適 し た方法ではあ り ません。 ま
                  た小型化の進展に伴い使われる よ う にな っ た リ フ ロ ー方式は、スモ ールピ ッ チお よび高密
                  度に適 し た方法です。
             13.2 ウ ェ ーブ方式 と リ フ ロー方式
                  ウ ェ ーブはんだ付けははんだ浴中の波面に接触通過 さ せてはんだ付けす る方法で、次の場
                  合に適 し てい ます。
                   • スルーホール コ ン ポーネ ン ト
                   • PCB 表面に実装す る リ ー ド SMD ま たは リ ー ド レ ス SMD
                  ウ ェ ーブ方式ではんだ付け で き ない SMD も あ り ます。 はんだボール付きのパ ッ ケージや
                  ボデ ィ の下にはんだ ラ ン ド があ る一部の リ ー ド レ スパ ッ ケージ な どは、こ の方式を適用で
                  き ません。 ま た リ ー ド 付き SMD で リ ー ド のピ ッ チが 0.6mm よ り 狭い も のは、 ブ リ ッ ジ
                  ン グの恐れが高ま る ためウ ェ ー ブ方式を使えません。
                  リ フ ロ ー方式はプ リ ン ト 基板上にはんだペース ト を印刷 し 、その上に部品を載せてから 熱
                  を加え てはんだ を溶かす方法で、 リ ー ド 付きパ ッ ケージ、 はんだボール付きパ ッ ケージ、
                  リ ー ド レ スパ ッ ケージ に適用で き ます。
                  ウ ェ ーブ方式 と リ フ ロー方式の両方の主な特性は次の と お り です。
                   • 基板の仕上げ、 はんだ マ ス ク、 バイ ア を含む基板の仕様
                   • はんだ シー フ お よ び方向を含むパ ッ ケージの フ ッ ト プ リ ン ト
                   • 湿度に対す るパ ッ ケージの感度レ ベル
                   • パ ッ ケージ配置
                   • 検査お よび修理
                   •  リ ー ド フ リ ーはんだ対 SnPb はんだ
             13.3 ウ ェ ーブはんだ付け
                  ウ ェ ーブ方式の主な特性は次の と お り です。
                   • 接着剤お よ び フ ラ ッ ク スの適用、 リ ー ド のク リ ン チ、 基板の輸送、 はんだ ウ ェ ー ブパ
                      ラ メ ー タ 、 コ ン ポーネ ン ト をはんだ浴の波面に接触 さ せる時間な ど、 プ ロ セ スに関す
                      る課題
                   • 温度お よび不純物を含むはんだ浴の仕様
             13.4 リ フ ロー方式
                  リ フ ロ ー方式の主な特性は次の と お り です。
UJA1078A                        All information provided in this document is subject to legal disclaimers.  © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                  Rev. 2 — 2011 年 1 月 28 日                                                              45 of 50


NXP Semiconductors                                                                                                      UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
                • リ ー ド フ リ ー対 SnPb はんだ － 通常、 リ ー ド フ リ ーの リ フ ロ ープ ロ セ スは SnPb プ
                    ロ セ スに比べて最低ピー ク 温度が高 く な るので （図 23 を参照）、 プ ロ セ スウ ィ ン ド ウ
                   が狭 く な り ま す。
                • 汚れ、 リ リ ース、 1 枚の基板上に大き さ が異な る コ ン ポーネ ン ト が混在す る場合のプ
                    ロ セ スウ ィ ン ド ウの調整な どはんだ ペース ト の印刷に関わる課題。
                • プ リ ヒ ー ト 、 リ フ ロ ー （基板を ピ ー ク温度ま で加熱） 、 ク ールダウ ン を含む リ フ ロ ー
                   温度プ ロ フ ァ イ ル。 高い信頼性ではんだ付け を行 う には、 ピ ー ク 温度を十分高 く す る
                   必要があ り ま す （はんだペース ト 特性） 。 同時に、 ピ ー ク 温度はパ ッ ケージか基板ま
                    たはその両方がダ メ ージ を受けない レベルの低 さ であ る こ と も必要です。パ ッ ケージ
                   のピ ー ク温度はパ ッ ケージの厚 さ と 体積に左右 さ れま す （表 12 お よび 13 を参照）。
              表 12.       SnPb 共晶プ ロ セ ス （J-STD-020C よ り ） )
               パ ッ ケージの厚 さ (mm)                           パ ッ ケージ リ フ ロ ー温度 (C)
                                                          体積 (mm 3)
                                                          < 350                                                 350
               < 2.5                                      235                                                  220
                2.5                                      220                                                  220
              表 13.       リ ー ド フ リ ープ ロ セス （J-STD-020C よ り ）
               パ ッ ケージの厚 さ (mm)                           パ ッ ケージ リ フ ロ ー温度 (C)
                                                          体積 (mm 3)
                                                          < 350                                       350 ～ 2000           > 2000
               < 1.6                                      260                                         260                  260
               1.6 to 2.5                                 260                                         250                  245
               > 2.5                                      250                                         245                  245
              パ ッ キ ン グに記載 さ れてい る湿度感度に関す る注意事項を必ず守る こ と が必要です。
              リ フ ロ ーはんだ付けの場合、小型パ ッ ケージの方が温度が高 く な る と い う 調査結果が出て
              い ます （図 23 を参照）。
                                                              maximum peak temperature
                         temperature                              = MSL limit, damage level
                                                               minimum peak temperature
                                                     = minimum soldering temperature
                                                                                                                      peak
                                                                                                                   temperature
                                                                                                                                         time
                                                                                                                                 001aac844
                           MSL: 湿度感度レベル
                図 23.      温度プ ロ フ ァ イル － 大型 コ ン ポーネ ン ト と 小型 コ ン ポーネ ン ト
              温度プ ロ フ ァ イ ルの詳細は、 ア プ リ ケーシ ョ ン ノ ー ト AN10365 『Surface mount reflow
              soldering description』 を参照 し て く だ さ い。
UJA1078A                          All information provided in this document is subject to legal disclaimers.                 © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                                             46 of 50


NXP Semiconductors                                                                                             UJA1078A
                                                                               高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
14. 改訂履歴
表 14.      改訂履歴
 文書 ID          発行日                        デー タ シー ト ス テー タ ス                                      変更通知      旧版
 UJA1078A v.2   20110128                   Product data sheet                                      -         UJA1078A v.1
 Modifications:  •  6.8 章 : テキス ト を改訂
                 •  図 11, 図 12: 追加
                 •  表 8: パ ラ メ ー タ 値 / 条件を変更 － Vtrt
                 •  表 9: パ ラ メ ー タ 値 / 条件を変更 － Rth(j-a)
                 •  表 10: パ ラ メ ー タ 値 / 条件を変更 － Cext を CLIN1/CLIN1 に変更
                 •  表 11: パ ラ メ ー タ 値 / 条件を変更 － ピ ン V1 お よ び RSTN、 1、 2、 3、 4 の tdet(CL)L
 UJA1078A v.1   20100709                   製品デー タ シー ト                                             -         -
UJA1078A                          All information provided in this document is subject to legal disclaimers.      © NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                    Rev. 2 — 2011 年 1 月 28 日                                                                  47 of 50


NXP Semiconductors                                                                                                        UJA1078A
                                                                                       高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
15. 法務関連情報
15.1 デー タ シー ト ス テー タ
 文書ス テー タ ス [1][2]         製品ステー タ ス [3]             定義
 目標 [ 簡略版 ] デー タ シー ト      開発                        この文書には、 製品開発について客観的な仕様か らのデー タ が含まれています。
 準備 [ 簡略版 ] デー タ シー ト      適格性評価                     この文書には準備仕様か らのデー タ が含まれていま す。
 製品 [ 簡略版 ] デー タ シー ト      生産                        この文書には製品仕様が含まれていま す。
[1]  デザイ ン を開始する前ま たは完了する前に、 最新の文書を確認 し て く だ さ い。
[2]  簡略版デー タ シー ト の詳細は下記 「定義」 を参照 し て く だ さ い。
[3]  本文書に記載 さ れているデバイ スの製品ステー タ スは、 本文書の発行後に変更 さ れている場合があ り ます。 ま た、 複数のデバイ スの場合に異なる場合があ り ます。 製品のステー タ
      スに関する最新情報はイ ン タ ーネ ッ ト で確認で き ます （http://www.nxp.com）。
15.2      定義                                                                      適 し た製品 と し て設計、 承認、 保証 されていません。 NXP セ ミ コ ン ダ ク タ ー
                                                                                  ズ な ら びにそのサプ ラ イ ヤは、 この よ う な設備やア プ リ ケー シ ョ ン におけ る
                                                                                  NXP セ ミ コ ン ダ ク タ ーズ製品の使用に対 し ていかな る責任 も負わず、係る 状
 ド ラ フ ト — 文書は ド ラ フ ト バージ ョ ン と し ての意味 しか持たず、その内容は
                                                                                  況での使用に対する リ ス クは顧客が負 う もの と し ます。
社内でチ ェ ッ ク 中である と と も に正式な承認が必要である ため、 変更 された
 り 追加 さ れた り する 場合があ り ます。NXP セ ミ コ ン ダ ク タ ーズは本文書に含                              ア プ リ ケーシ ョ ン — 本文書 に記載 さ れ て い る こ れ ら の製品 の ア プ リ ケ ー
まれている情報の正確性およ び完全性を主張ま たは保証せず、 本文書に含ま                                             シ ョ ンは説明のみを目的 と し た ものであ り 、 NXP セ ミ コ ン ダ ク タ ーズは さ ら
れてい る情報 を使用 し た こ と によ っ て生 じ た結果に対 し ていかな る責任 も 負                                な る テ ス ト や改修な し に係 る ア プ リ ケー シ ョ ンが特定の用途に適 し ているか
いません。                                                                             ど う かについていかな る主張 も保証 も し ません。
簡略版デー タ シー ト — 同 じ 製品 タ イ プ番号 と タ イ ト ルの完全版デー タ シ ー                               顧客は NXP セ ミ コ ン ダ ク タ ーズの製品を使用 し たア プ リ ケーシ ョ ン およ び
 ト か ら の抜粋です。 簡単な参照用 と し ての役割のみ を果た し、 完全な詳細情                                     製品のデザイ ン と 作業に対す る責任 を負い、 NXP セ ミ コ ン ダ ク タ ーズはア プ
報は含まれていません。 完全な詳細情報を網羅 し てい る完全版デー タ シー ト                                         リ ケーシ ョ ン お よび顧客の製品デザ イ ンへの支援に対 し ていかな る責任 も負
は、 お近 く の NXP セ ミ コ ン ダ ク タ ーズ オ フ ィ スま でお問い合わせ く だ さ い。                          いません。顧客の予定 し てい る ア プ リ ケーシ ョ ン と 製品、またサー ド パーテ ィ
完全版 と 簡略版の間に差異や不一致部分があ る場合、 完全版デー タ シー ト が                                        と な る 顧客の顧客が予定 し てい る ア プ リ ケ ー シ ョ ン に NXP セ ミ コ ン ダ ク
適用 さ れま す。                                                                        タ ーズの製品が適 し ている かど う か、 その判断に対する 全責任は顧客が負 う
                                                                                  もの と し ま す。 係 る ア プ リ ケー シ ョ ン およ び製品に関連す る リ ス ク を最小限
製品仕様 — 製品デー タ シ ー ト に記載 さ れてい る情報 と デー タ は、 NXP セ ミ                               に抑え る ため、 顧客はデザ イ ン およ び作業に対 し て適切な安全対策を講 じ る
コ ン ダ ク タ ーズお よ び顧客が別途書面で明示的に同意 し てい る場合 を除 き、                                    必要があ り ます。
NXP セ ミ コ ン ダ ク タ ーズ と 顧客の間で合意 さ れてい る製品の仕様 を規定 し
ます。 た だ し 、 NXP セ ミ コ ン ダ ク タ ーズの製品が製品デー タ シー ト に記載 さ                             NXP セ ミ コ ン ダ ク タ ーズは、 顧客のア プ リ ケーシ ョ ン ま たは製品 も し く は
れてい る以上の機能およ び品質を 提供する と さ れてい る合意はいかな る状況                                        サー ド パー テ ィ と な る顧客の顧客のア プ リ ケーシ ョ ン ま たは使用における欠
において も無効です。                                                                       陥や怠慢に起因す る すべての怠慢、 損害、 コ ス ト 、 問題に対 し ていかな る 責
                                                                                  任 も負いません。 顧客は、 顧客またはその顧客のア プ リ ケー シ ョ ン およ び製
                                                                                  品の不具合を避ける ため、NXP セ ミ コ ン ダ ク タ ーズの製品を 使用 し た ア プ リ
15.3      免責条項                                                                    ケーシ ョ ン およ び製品について必要なすべてのテ ス ト を実施する 責任を負い
                                                                                  ます。 係 る状況について、 NXP はいかな る責任 も負いません。
保証お よび責任の限度 — NXP セ ミ コ ン ダ ク タ ーズは本文書内の情報が正確                                     絶対最大定格 — 1 つま たは複数の制限値 （IEC60134 の絶対最大定格シ ステ
で信頼で き る も のである と 考えていま すが、 明示的であ るか暗示的である か                                      ムに規定） を超え る ス ト レ スは、 デバ イ スの恒久的なダ メ ー ジの原因 と な り
を問わず、 これ ら の情報の正確性ま たは完全性についていかな る主張ま たは                                          ます。 制限値はス ト レ ス定格のみ と し ての意味を有 し、 これ らの条件下ま た
保証 も せず、 こ れ らの情報を使用 し た こ と に よ っ て生 じ た結果に対 し ていか                               は推奨動作条件のセ ク シ ョ ン （ある 場合） ま たは本文書にある特性の説明に
なる責任 も負いません。NXP セ ミ コ ン ダ ク タ ーズは、NXP セ ミ コ ン ダ ク タ ー                             記載 されている制限値 を超えた （適切な） 使用についての保証はあ り ません。
ズ以外の情報源か ら提供 さ れた本文書中の記述について、 いかな る責任 も 負                                         制限値で常時動作 し ている 場合 も し く は制限値での動作が頻繁に繰 り 返 され
いません。 .                                                                           た場合、 デバ イ スの品質 と 信頼性に永続的で元に戻す こ と ので き ない影響 を
間接的、 偶発的、 懲罰的、 特別または結果的であるかに関係な く いかなる 損                                          与えます。
害について も、 また係 る損害が不正行為 （過失 を含む）、 保証、 契約ま たは他
                                                                                  商業販売条件 — 書面に よ る 有効な個別契約に基づいて合意 し てい る 場合 を
の法的理論の違反に よ っ て生 じ た場合であ っ て も 、NXP セ ミ コ ン ダ ク タ ーズ
                                                                                  除き、 NXP セ ミ コ ン ダ ク タ ーズ製品の商業販売は
は一切の責任 を負い ません。 こ のよ う な損失には収益の逸失、 預金の損失、
                                                                                  http://www.nxp.com/profile/terms に公開 さ れている 条件に し たが っ て販売 さ
事業の中断、 製品の撤去や交換関連す る コ ス ト または再作業費用な どが含ま
                                                                                  れま す。 個別契約が結ばれた場合は、 係 る 契約の条件のみが適用 さ れ ま す。
れますが、 これ ら だけに限 られません。
                                                                                  顧客によ る NXP セ ミ コ ン ダ ク タ ーズ製品の購入に関 し 、顧客が定める一般条
何 ら かの理由に よ り 顧客が損害 を被 っ た場合、 本文書に記載 さ れている製品                                     件を適用す る こ と を NXP セ ミ コ ン ダ ク タ ーズは こ こ に明示的に拒否 し ます。
について顧客に対す る NXP セ ミ コ ン ダ ク タ ーズの累積的なすべての責任の
                                                                                  販売ま たは ラ イ セ ン ス提供の提案 — 本文書のいかな る部分 も 、いずれの著作
上限は、 NXP セ ミ コ ン ダ ク タ ーズの 「商業販売条件」 の規定に準拠する も の
                                                                                  権、 特許 も し く は他の工業所有権ま たは知的財産権において も、 オー プ ン に
 と し ます。
                                                                                  提供ま たは供与で き る製品の販売、 ラ イ セ ン スの譲渡や関与を提案す る もの
変更の権利 — NXP セ ミ コ ン ダ ク タ ーズは、 本文書で公開 さ れている情報を                                   と し て理解ま たは解釈す る こ とはで き ません。
通知な く いつで も変更す る権利 を有 し ます。 これには仕様およ び製品の説明
                                                                                  輸出規制 — 本文書お よび記載 されている項目は、輸出管理法規の適用を受け
が含まれますが、 これ ら だけに限 ら れません。 本文書は、 本文書の発行前に
                                                                                  る場合があ り ます。 輸出に際 し 、 各国規制当局の事前許可が必要な場合があ
提供 さ れたすべての情報に優先 し 、 これ ら に替わる もの と な り ま す。
                                                                                  り ます。
オー ト モー テ ィ ブ ア プ リ ケーシ ョ ン における使用適合性 — NXP セ ミ コ ン ダ
ク タ ーズの製品は、 オー ト モ ーテ ィ ブ ア プ リ ケー シ ョ ン におけ る使用適合性
が確認 さ れています。 書面によ る合意がある場合 を除き、 本製品は人命支援、                                         15.4              商標
人命や安全に関わ る シ ス テムま たは設備での使用、 ま た NXP セ ミ コ ン ダ ク
 タ ーズ製品のエ ラ ーま たは不具合が個人の死傷または財産 も し く は環境への                                       注意 : 本文書に記載 さ れてい るすべてのブ ラ ン ド 、 製品名、 サー ビ ス名、 商
深刻な損害につながる こ と が合理的に予測 さ れる ア プ リ ケーシ ョ ン に対 し て                                  標はそれぞれの所有者の知的財産です。
UJA1078A                                  All information provided in this document is subject to legal disclaimers.        ? NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                                            Rev. 2 — 2011 年 1 月 28 日                                                                    48 of 50


NXP Semiconductors                                                                                   UJA1078A
                                                                       高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
16. お問合せ先
詳細は弊社 Web サイ ト を ご覧 く だ さ い ： http://www.jp.nxp.com/#/homepage
お近 く のオ フ ィ スの住所については電子 メ ールでお問合せ く だ さ い ： salesaddresses@nxp.com
UJA1078A                  All information provided in this document is subject to legal disclaimers.  ? NXP B.V. 2012. All rights reserved.
製品デー タ シ ー ト                            Rev. 2 — 2011 年 1 月 28 日                                                              49 of 50


NXP Semiconductors                                                                                                                         UJA1078A
                                                                                        高速 CAN/ デ ュ アル LIN コ ア シ ス テムベース チ ッ プ
17. 目次
1       は じ めに. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1    6.7.3.1          TXDC ド ミ ナ ン ト タ イムア ウ ト 機能 . . . . . . . . .                             23
2       特徴お よ び メ リ ッ ト . . . . . . . . . . . . . . . . . . . . . . . 2              6.7.3.2          TXDC ピ ンのプルア ッ プ. . . . . . . . . . . . . . . . . . .                     23
2.1       全般 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 6.8                 LIN1/LIN2 ト ラ ン シーバ . . . . . . . . . . . . . . . . .                  23
2.2       CAN ト ラ ン シーバ . . . . . . . . . . . . . . . . . . . . . . . 2              6.8.1               LIN の動作モー ド . . . . . . . . . . . . . . . . . . . . . . .              24
2.3       LIN ト ラ ン シーバ . . . . . . . . . . . . . . . . . . . . . . . . 2            6.8.1.1          ア ク テ ィ ブモー ド . . . . . . . . . . . . . . . . . . . . . . . .             24
2.4       電力管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2       6.8.1.2          低電力モ ー ド / オ フ モー ド . . . . . . . . . . . . . . . . .                     24
2.5       コ ン ト ロールお よび診断機能 . . . . . . . . . . . . . . 3                            6.8.2               フ ェ ールセー フ 機能 . . . . . . . . . . . . . . . . . . . .                  25
2.6       電圧レ ギ ュ レー タ . . . . . . . . . . . . . . . . . . . . . . . . 3             6.8.2.1          全般的な フ ェ ールセー フ機能. . . . . . . . . . . . . . .                            25
                                                                                     6.8.2.2          TXDL ド ミ ナ ン ト タ イ ムア ウ ト 機能 . . . . . . . . .                            25
3       オーダー関連情報 . . . . . . . . . . . . . . . . . . . . . . . . . 4
                                                                                     6.9                 ロ ー カルウ ェ イ ク ア ッ プ入力. . . . . . . . . . . . .                         25
4       ブ ロ ッ ク 図. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4     6.10                割 り 込み出力 . . . . . . . . . . . . . . . . . . . . . . . . . .           26
5       ピ ン ニ ン グ情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . 5          6.10.1              過熱保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       26
5.1       ピ ン ニ ン グ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5     7                絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . .            28
5.2       ピ ンの説明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
                                                                                     8                熱特性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    30
6       機能説明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
                                                                                     9                電気的特性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          32
6.1       シ ス テム コ ン ト ロー ラ . . . . . . . . . . . . . . . . . . . . 6
                                                                                     10               動的特性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       40
6.1.1     概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.1.2     オ フ モー ド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7     11               テ ス ト 情報. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       44
6.1.3     ス タ ンバ イ モー ド . . . . . . . . . . . . . . . . . . . . . . . . 8            11.1                品質について . . . . . . . . . . . . . . . . . . . . . . . . . .             44
6.1.4     通常モー ド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8       12               パ ッ ケージ外形 . . . . . . . . . . . . . . . . . . . . . . . . . .             45
6.1.5     ス リ ープ モー ド . . . . . . . . . . . . . . . . . . . . . . . . . . 9          13               SMD パ ッ ケージのはんだ付け . . . . . . . . . . . . .                               46
6.1.6     過熱モー ド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9       13.1                はんだ付けの概要 . . . . . . . . . . . . . . . . . . . . . .                   46
6.2       SPI （シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー                                           13.2                ウ ェ ーブ方式 と リ フ ロー方式. . . . . . . . . . . . .                           46
          フ ェ ース） . . . . . . . . . . . . . . . . . . . . . . . . . . . 9            13.3                ウ ェ ーブはんだ付け . . . . . . . . . . . . . . . . . . . .                    46
6.2.1     概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 13.4                リ フ ロ ー方式 . . . . . . . . . . . . . . . . . . . . . . . . . .          46
6.2.2     レ ジ ス タ マ ッ プ. . . . . . . . . . . . . . . . . . . . . . . . 10
                                                                                     14               改訂履歴. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       48
6.2.3     WD_and_Status レ ジ ス タ . . . . . . . . . . . . . . . . 11
6.2.4     Mode_Control レ ジ ス タ . . . . . . . . . . . . . . . . . 12                  15               法務関連情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . .            49
6.2.5     Int_Control レ ジ ス タ . . . . . . . . . . . . . . . . . . . 13               15.1                デー タ シー ト ス テー タ . . . . . . . . . . . . . . . . . .                   49
6.2.6     Int_Status レ ジ ス タ . . . . . . . . . . . . . . . . . . . . 15              15.2                定義 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.3       オ ン チ ッ プオ シ レー タ . . . . . . . . . . . . . . . . . . 15                   15.3                免責条項 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       49
6.4       ウ ォ ッ チ ド ッ グ （UJA1078A/xx/WD バー                                           15.4                商標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
          ジ ョ ン） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16          16               お問合せ先. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          50
6.4.1     ウ ォ ッ チ ド ッ グ － ウ ィ ン ド ウモー ド 時の                                           17               目次. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
          挙動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
6.4.2     ウ ォ ッ チ ド ッ グ － タ イ ムア ウ ト モ ー ド 時
          の挙動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
6.4.3     ウ ォ ッ チ ド ッ グ － オ フ モ ー ド 時の挙動 . . . 17
6.5       シ ス テム リ セ ッ ト . . . . . . . . . . . . . . . . . . . . . . 17
6.5.1     RSTN ピ ン . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.5.2     EN 出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.5.3     LIMP 出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.6       電源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
6.6.1     バ ッ テ リ ー ピ ン （BAT） . . . . . . . . . . . . . . . . . 19
6.6.2     電圧レ ギ ュ レー タ V1 . . . . . . . . . . . . . . . . . 19
6.6.3     電圧レ ギ ュ レー タ V2 . . . . . . . . . . . . . . . . . 21
6.7       CAN ト ラ ン シーバ . . . . . . . . . . . . . . . . . . . . . 21
6.7.1     CAN の動作モー ド . . . . . . . . . . . . . . . . . . . . . 21
6.7.1.1 ア ク テ ィ ブ モー ド . . . . . . . . . . . . . . . . . . . . . . . . . 21
6.7.1.2 低電力モー ド / オ フ モ ー ド . . . . . . . . . . . . . . . . . 22
6.7.2     スプ リ ッ ト 回路. . . . . . . . . . . . . . . . . . . . . . . . 22
6.7.3     フ ェ ールセー フ 機能. . . . . . . . . . . . . . . . . . . . 23
                                                                                     Please be aware that important notices concerning this document and the product(s)
                                                                                     described herein, have been included in section ‘Legal information’.
                                                                                     © NXP B.V. 2012.                                                   All rights reserved.
                                                                                     For more information, please visit: http://www.nxp.com
                                                                                     For sales office addresses, please send an email to: salesaddresses@nxp.com
                                                                                                                                            Date of release: 2011 年 1 月 28 日
                                                                                                                                               Document identifier: UJA1078A


Mouser Electronics
Authorized Distributor
Click to View Pricing, Inventory, Delivery & Lifecycle Information:
NXP:
 UJA1078ATW/3V3,118 UJA1078ATW/3V3WD,1 UJA1078ATW/5V0,118 UJA1078ATW/5V0WD,1
UJA1078ATW/3V3/1J UJA1078ATW/3V3/WDJ UJA1078ATW/5V0/1J UJA1078ATW/5V0/WDJ
