%---------------------------------------------------------------------
%
%                          Capítulo 7
%
%---------------------------------------------------------------------

\chapter{Conclusiones y futuras líneas de trabajo}
\label{conclusiones}

%\begin{FraseCelebre}
%\begin{Frase}
%...
%\end{Frase}
%\begin{Fuente}
%...
%\end{Fuente}
%\end{FraseCelebre}

\section{Conclusiones}

El objetivo de este proyecto es crear una CPU segmentada compatible con ARM y dotarla de tolerancia a fallos transitorios con la intención de conseguir una ejecución correcta en aquellos sistemas susceptibles de sufrir, caso de los en sistemas internos de satélites o de aeronaves. 

En primera instancia se pretende compatibilizar la CPU con un repertorio de instrucciones ampliamente usado. Para ello se decide utilizar el repertorio ARM ya que forma parte de una de las arquitecturas más utilizadas en todo tipo de sistemas. Para conseguir ejecutar estas instrucciones se ha de implementar una nueva unidad de control principal capaz de descifrar las instrucciones e integrarla en la CPU. 

Una vez obtenido el procesador con un repertorio de instrucciones capaz de ejecutar programas sencillos, se ha de asegurar que éste funciona bajo condiciones donde los fallos aparecen con una alta probabilidad. Se decide que los registros internos de la CPU son los elementos que provocan un mayor impacto, ya que estos son muy numerosos y cada ciclo de reloj almacenan nueva información, si uno fallase se propagaría alterando la instrucción y el programa que se estuviera ejecutando.

Se aplica la técnica de "`Triple Modular Redundancy"' por ser una técnica efectiva y ampliamente utilizada en sistemas que requieren un mayor grado de tolerancia frente a fallos transitorios.

Una vez implementado el diseño y añadida la tolerancia a fallos se realizan las simulaciones de situaciones controladas para comprobar si esta técnica realmente permite que el procesador funcione bajo las condiciones deseadas.

Con este objetivo se llevan a cabo simulaciones funcionales consistentes en ejecutar un programa sobre ambas CPUs.

En unas simulaciones se ejecuta un programa sin interferencias, mientras que en otras se ejecuta el mismo programa insertando fallos en algunos registros. Con estas simulaciones se ha determinado que:

\begin{enumerate}
  \item Los resultados de la prueba de control son idénticos, por lo tanto ambas CPUs ejecutan correctamente las instrucciones del programa en un entorno sin fallos.
	
	\item Al insertar los mismos fallos en ambas CPUs, se han observado resultados diferentes. Comparando los resultados de la CPU estándar con la prueba anterior se comprueba que los fallos provocan errores graves en la ejecución del programa. Mientras que insertando los mismos fallos en la CPU tolerante a fallos se obtienen los mismos resultados que en las pruebas de control.
\end{enumerate}

Gracias a estas simulaciones se ha podido demostrar que el diseño de la Unidad Central de Procesamiento es capaz de ejecutar programas y de tolerar fallos transitorios individuales de manera satisfactoria.


\section{Futuras líneas de trabajo}

Las posibilidades futuras lineas de trabajo para continuar con este desarrollo de este proyecto podrían incluir ampliaciones en la funcionalidad del sistema o aumentar la tolerancia a fallos. 

Si se desea ampliar la funcionalidad se podrá conseguir aumentando el repertorio de instrucciones. En nuestro caso solo se han implementado instrucciones que permiten ejecutar programas básicos. Igualmente se pueden modificar las memorias de datos e instrucciones para permitir el uso de memorias externas e insertando memorias caché. O bien se puede integrar la CPU junto a controladores de diferentes tipos.

Por otro lado, si se desea aumentar la tolerancia a fallos, se puede aplicar la técnica TMR sobre otros componentes de la misma forma que se han aplicado sobre los registros de control. También se pueden aplicar nuevas técnicas para tolerar otros tipos de fallos, tal es el caso de aplicar la re-configuración estática o dinámica para que el sistema sea capaz de tolerar fallos permanentes además de los fallos transitorios.






