#! /usr/bin/vvp
:ivl_version "11.0 (stable)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/system.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_sys.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/vhdl_textio.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/v2005_math.vpi";
:vpi_module "/usr/lib/x86_64-linux-gnu/ivl/va_math.vpi";
S_0x5700dfea68a0 .scope module, "ECPETA_tb" "ECPETA_tb" 2 3;
 .timescale -9 -12;
P_0x5700dfee87f0 .param/l "K" 0 2 7, +C4<00000000000000000000000000001100>;
P_0x5700dfee8830 .param/l "N" 0 2 6, +C4<00000000000000000000000000010000>;
v0x5700dff123e0_0 .var/real "MED", 0 0;
v0x5700dff124a0_0 .net "S", 15 0, L_0x5700dff1a9b0;  1 drivers
v0x5700dff12560_0 .var "X", 15 0;
v0x5700dff12600_0 .var "Y", 15 0;
v0x5700dff126d0_0 .var "accurate_S", 15 0;
v0x5700dff127c0_0 .var/real "error_count", 0 0;
v0x5700dff12880_0 .var/real "error_distance", 0 0;
v0x5700dff12940_0 .var/real "error_ratio", 0 0;
v0x5700dff12a00_0 .var "expected_Co", 0 0;
v0x5700dff12ac0_0 .var/i "i", 31 0;
v0x5700dff12ba0_0 .var/real "max_error", 0 0;
v0x5700dff12c60_0 .var/real "total_error_distance", 0 0;
v0x5700dff12d20_0 .var/real "total_tests", 0 0;
v0x5700dff12de0_0 .var/real "valid_tests", 0 0;
S_0x5700dfedeae0 .scope task, "accurate_adder" "accurate_adder" 2 32, 2 32 0, S_0x5700dfea68a0;
 .timescale -9 -12;
v0x5700dfed56a0_0 .var "A", 15 0;
v0x5700dfed6430_0 .var "B", 15 0;
v0x5700dfeddc80_0 .var "carry_out", 0 0;
v0x5700dfedc450_0 .var "sum", 15 0;
v0x5700dfedac20_0 .var "temp_result", 16 0;
TD_ECPETA_tb.accurate_adder ;
    %load/vec4 v0x5700dfed56a0_0;
    %pad/u 17;
    %load/vec4 v0x5700dfed6430_0;
    %pad/u 17;
    %add;
    %store/vec4 v0x5700dfedac20_0, 0, 17;
    %load/vec4 v0x5700dfedac20_0;
    %parti/s 16, 0, 2;
    %store/vec4 v0x5700dfedc450_0, 0, 16;
    %load/vec4 v0x5700dfedac20_0;
    %parti/s 1, 16, 6;
    %store/vec4 v0x5700dfeddc80_0, 0, 1;
    %end;
S_0x5700dfee0310 .scope module, "uut" "ECPETA" 2 25, 3 37 0, S_0x5700dfea68a0;
 .timescale 0 0;
    .port_info 0 /INPUT 16 "A";
    .port_info 1 /INPUT 16 "B";
    .port_info 2 /OUTPUT 16 "sum";
P_0x5700dfedc560 .param/l "k" 0 3 37, +C4<00000000000000000000000000001100>;
P_0x5700dfedc5a0 .param/l "n" 0 3 37, +C4<00000000000000000000000000010000>;
L_0x5700dfeeb7a0 .functor AND 1, L_0x5700dff12f20, L_0x5700dff13010, C4<1>, C4<1>;
L_0x5700dfeeb810 .functor AND 1, L_0x5700dff13150, L_0x5700dff13240, C4<1>, C4<1>;
L_0x5700dff13360 .functor OR 1, L_0x5700dfeeb7a0, L_0x5700dfeeb810, C4<0>, C4<0>;
L_0x5700dff13470 .functor NOR 1, L_0x5700dff13510, L_0x5700dff13600, C4<0>, C4<0>;
L_0x5700dff136e0 .functor NOR 1, L_0x5700dff13470, L_0x5700dff13360, C4<0>, C4<0>;
L_0x5700dff13750 .functor OR 1, L_0x5700dff13800, L_0x5700dff138a0, C4<0>, C4<0>;
L_0x5700dff139e0 .functor OR 1, L_0x5700dff13a50, L_0x5700dff13b40, C4<0>, C4<0>;
L_0x5700dff13c90 .functor AND 1, L_0x5700dff13d50, L_0x5700dff13df0, C4<1>, C4<1>;
L_0x5700dff13f50 .functor OR 1, L_0x5700dfeeb7a0, L_0x5700dff139e0, C4<0>, C4<0>;
L_0x5700dff14010 .functor OR 1, L_0x5700dfeeb7a0, L_0x5700dff13c90, C4<0>, C4<0>;
L_0x5700dff140e0 .functor OR 1, L_0x5700dff14150, L_0x5700dff141f0, C4<0>, C4<0>;
L_0x5700dff13ee0 .functor OR 1, L_0x5700dff140e0, L_0x5700dff14010, C4<0>, C4<0>;
v0x5700dff109e0_0 .net "A", 15 0, v0x5700dff12560_0;  1 drivers
v0x5700dff10ae0_0 .net "B", 15 0, v0x5700dff12600_0;  1 drivers
v0x5700dff10bc0_0 .net "Cin", 0 0, L_0x5700dff13360;  1 drivers
v0x5700dff10cb0_0 .net *"_ivl_13", 0 0, L_0x5700dff13510;  1 drivers
v0x5700dff10d70_0 .net *"_ivl_15", 0 0, L_0x5700dff13600;  1 drivers
v0x5700dff10ea0_0 .net *"_ivl_17", 0 0, L_0x5700dff136e0;  1 drivers
v0x5700dff10f80_0 .net *"_ivl_2", 0 0, L_0x5700dff12f20;  1 drivers
v0x5700dff11060_0 .net *"_ivl_20", 0 0, L_0x5700dff13750;  1 drivers
v0x5700dff11140_0 .net *"_ivl_23", 0 0, L_0x5700dff13800;  1 drivers
v0x5700dff11220_0 .net *"_ivl_25", 0 0, L_0x5700dff138a0;  1 drivers
v0x5700dff11300_0 .net *"_ivl_28", 0 0, L_0x5700dff13a50;  1 drivers
v0x5700dff113e0_0 .net *"_ivl_30", 0 0, L_0x5700dff13b40;  1 drivers
v0x5700dff114c0_0 .net *"_ivl_33", 0 0, L_0x5700dff13d50;  1 drivers
v0x5700dff115a0_0 .net *"_ivl_35", 0 0, L_0x5700dff13df0;  1 drivers
v0x5700dff11680_0 .net *"_ivl_37", 0 0, L_0x5700dff13f50;  1 drivers
v0x5700dff11760_0 .net *"_ivl_4", 0 0, L_0x5700dff13010;  1 drivers
v0x5700dff11840_0 .net *"_ivl_42", 0 0, L_0x5700dff14150;  1 drivers
v0x5700dff11920_0 .net *"_ivl_44", 0 0, L_0x5700dff141f0;  1 drivers
v0x5700dff11a00_0 .net *"_ivl_46", 0 0, L_0x5700dff13ee0;  1 drivers
v0x5700dff11ae0_0 .net *"_ivl_7", 0 0, L_0x5700dff13150;  1 drivers
v0x5700dff11bc0_0 .net *"_ivl_9", 0 0, L_0x5700dff13240;  1 drivers
v0x5700dff11ca0_0 .net "cout", 0 0, L_0x5700dff19ee0;  1 drivers
v0x5700dff11d40_0 .net "sum", 15 0, L_0x5700dff1a9b0;  alias, 1 drivers
v0x5700dff11e20_0 .net "temp1", 0 0, L_0x5700dff13470;  1 drivers
v0x5700dff11ee0_0 .net "temp2", 0 0, L_0x5700dfeeb7a0;  1 drivers
v0x5700dff11fa0_0 .net "temp3", 0 0, L_0x5700dff139e0;  1 drivers
v0x5700dff12060_0 .net "temp4", 0 0, L_0x5700dff13c90;  1 drivers
v0x5700dff12120 .array "temp5", 0 0;
v0x5700dff12120_0 .net v0x5700dff12120 0, 0 0, L_0x5700dff14010; 1 drivers
v0x5700dff121e0_0 .net "temp8", 0 0, L_0x5700dff140e0;  1 drivers
v0x5700dff122a0_0 .net "temp9", 0 0, L_0x5700dfeeb810;  1 drivers
L_0x5700dff12f20 .part v0x5700dff12560_0, 2, 1;
L_0x5700dff13010 .part v0x5700dff12600_0, 2, 1;
L_0x5700dff13150 .part v0x5700dff12560_0, 3, 1;
L_0x5700dff13240 .part v0x5700dff12600_0, 3, 1;
L_0x5700dff13510 .part v0x5700dff12560_0, 3, 1;
L_0x5700dff13600 .part v0x5700dff12600_0, 3, 1;
L_0x5700dff13800 .part v0x5700dff12560_0, 2, 1;
L_0x5700dff138a0 .part v0x5700dff12600_0, 2, 1;
L_0x5700dff13a50 .part v0x5700dff12560_0, 1, 1;
L_0x5700dff13b40 .part v0x5700dff12600_0, 1, 1;
L_0x5700dff13d50 .part v0x5700dff12560_0, 1, 1;
L_0x5700dff13df0 .part v0x5700dff12600_0, 1, 1;
L_0x5700dff14150 .part v0x5700dff12560_0, 0, 1;
L_0x5700dff141f0 .part v0x5700dff12600_0, 0, 1;
L_0x5700dff1a7e0 .part v0x5700dff12560_0, 4, 12;
L_0x5700dff1a880 .part v0x5700dff12600_0, 4, 12;
LS_0x5700dff1a9b0_0_0 .concat8 [ 1 1 1 1], L_0x5700dff13ee0, L_0x5700dff13f50, L_0x5700dff13750, L_0x5700dff136e0;
LS_0x5700dff1a9b0_0_4 .concat8 [ 12 0 0 0], L_0x5700dff1a090;
L_0x5700dff1a9b0 .concat8 [ 4 12 0 0], LS_0x5700dff1a9b0_0_0, LS_0x5700dff1a9b0_0_4;
S_0x5700dfee1b40 .scope module, "RCA1" "RCA" 3 82, 3 13 0, S_0x5700dfee0310;
 .timescale 0 0;
    .port_info 0 /INPUT 12 "X";
    .port_info 1 /INPUT 12 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 12 "S";
    .port_info 4 /OUTPUT 1 "Co";
P_0x5700dff05e90 .param/l "N" 0 3 13, +C4<00000000000000000000000000001100>;
v0x5700dff10410_0 .net "Ci", 0 0, L_0x5700dff13360;  alias, 1 drivers
v0x5700dff104d0_0 .net "Co", 0 0, L_0x5700dff19ee0;  alias, 1 drivers
v0x5700dff105a0_0 .net "S", 11 0, L_0x5700dff1a090;  1 drivers
v0x5700dff10670_0 .net "X", 11 0, L_0x5700dff1a7e0;  1 drivers
v0x5700dff10730_0 .net "Y", 11 0, L_0x5700dff1a880;  1 drivers
v0x5700dff10860_0 .net "w", 10 0, L_0x5700dff19760;  1 drivers
L_0x5700dff149d0 .part L_0x5700dff1a7e0, 0, 1;
L_0x5700dff14a70 .part L_0x5700dff1a880, 0, 1;
L_0x5700dff15010 .part L_0x5700dff1a7e0, 1, 1;
L_0x5700dff15100 .part L_0x5700dff1a880, 1, 1;
L_0x5700dff15220 .part L_0x5700dff19760, 0, 1;
L_0x5700dff15730 .part L_0x5700dff1a7e0, 2, 1;
L_0x5700dff157d0 .part L_0x5700dff1a880, 2, 1;
L_0x5700dff15870 .part L_0x5700dff19760, 1, 1;
L_0x5700dff15df0 .part L_0x5700dff1a7e0, 3, 1;
L_0x5700dff15e90 .part L_0x5700dff1a880, 3, 1;
L_0x5700dff15f90 .part L_0x5700dff19760, 2, 1;
L_0x5700dff163e0 .part L_0x5700dff1a7e0, 4, 1;
L_0x5700dff164f0 .part L_0x5700dff1a880, 4, 1;
L_0x5700dff16590 .part L_0x5700dff19760, 3, 1;
L_0x5700dff16b20 .part L_0x5700dff1a7e0, 5, 1;
L_0x5700dff16bc0 .part L_0x5700dff1a880, 5, 1;
L_0x5700dff16cf0 .part L_0x5700dff19760, 4, 1;
L_0x5700dff17230 .part L_0x5700dff1a7e0, 6, 1;
L_0x5700dff17370 .part L_0x5700dff1a880, 6, 1;
L_0x5700dff17410 .part L_0x5700dff19760, 5, 1;
L_0x5700dff172d0 .part L_0x5700dff1a7e0, 7, 1;
L_0x5700dff17b10 .part L_0x5700dff1a880, 7, 1;
L_0x5700dff17d80 .part L_0x5700dff19760, 6, 1;
L_0x5700dff182c0 .part L_0x5700dff1a7e0, 8, 1;
L_0x5700dff18430 .part L_0x5700dff1a880, 8, 1;
L_0x5700dff184d0 .part L_0x5700dff19760, 7, 1;
L_0x5700dff18c00 .part L_0x5700dff1a7e0, 9, 1;
L_0x5700dff18ca0 .part L_0x5700dff1a880, 9, 1;
L_0x5700dff18e30 .part L_0x5700dff19760, 8, 1;
L_0x5700dff19370 .part L_0x5700dff1a7e0, 10, 1;
L_0x5700dff19510 .part L_0x5700dff1a880, 10, 1;
L_0x5700dff195b0 .part L_0x5700dff19760, 9, 1;
LS_0x5700dff19760_0_0 .concat8 [ 1 1 1 1], L_0x5700dff148c0, L_0x5700dff14f00, L_0x5700dff15620, L_0x5700dff15ce0;
LS_0x5700dff19760_0_4 .concat8 [ 1 1 1 1], L_0x5700dff162d0, L_0x5700dff16a10, L_0x5700dff17120, L_0x5700dff178f0;
LS_0x5700dff19760_0_8 .concat8 [ 1 1 1 0], L_0x5700dff181b0, L_0x5700dff18af0, L_0x5700dff19260;
L_0x5700dff19760 .concat8 [ 4 4 3 0], LS_0x5700dff19760_0_0, LS_0x5700dff19760_0_4, LS_0x5700dff19760_0_8;
L_0x5700dff19ff0 .part L_0x5700dff1a7e0, 11, 1;
L_0x5700dff1a1b0 .part L_0x5700dff1a880, 11, 1;
L_0x5700dff1a250 .part L_0x5700dff19760, 10, 1;
LS_0x5700dff1a090_0_0 .concat8 [ 1 1 1 1], L_0x5700dff145f0, L_0x5700dff14be0, L_0x5700dff15330, L_0x5700dff15a20;
LS_0x5700dff1a090_0_4 .concat8 [ 1 1 1 1], L_0x5700dff160a0, L_0x5700dff16740, L_0x5700dff16e00, L_0x5700dff175d0;
LS_0x5700dff1a090_0_8 .concat8 [ 1 1 1 1], L_0x5700dff17e90, L_0x5700dff187d0, L_0x5700dff18f40, L_0x5700dff19c50;
L_0x5700dff1a090 .concat8 [ 4 4 4 0], LS_0x5700dff1a090_0_0, LS_0x5700dff1a090_0_4, LS_0x5700dff1a090_0_8;
S_0x5700dfee3370 .scope generate, "adder_stage[0]" "adder_stage[0]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff05ff0 .param/l "i" 0 3 23, +C4<00>;
S_0x5700dfee4ba0 .scope generate, "genblk2" "genblk2" 3 24, 3 24 0, S_0x5700dfee3370;
 .timescale 0 0;
S_0x5700dfee63d0 .scope module, "FA" "fulladder" 3 25, 3 1 0, S_0x5700dfee4ba0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff14580 .functor XOR 1, L_0x5700dff149d0, L_0x5700dff14a70, C4<0>, C4<0>;
L_0x5700dff145f0 .functor XOR 1, L_0x5700dff14580, L_0x5700dff13360, C4<0>, C4<0>;
L_0x5700dff146e0 .functor AND 1, L_0x5700dff14580, L_0x5700dff13360, C4<1>, C4<1>;
L_0x5700dff14750 .functor AND 1, L_0x5700dff149d0, L_0x5700dff14a70, C4<1>, C4<1>;
L_0x5700dff148c0 .functor OR 1, L_0x5700dff146e0, L_0x5700dff14750, C4<0>, C4<0>;
v0x5700dfed93f0_0 .net "Ci", 0 0, L_0x5700dff13360;  alias, 1 drivers
v0x5700dfed7b00_0 .net "Co", 0 0, L_0x5700dff148c0;  1 drivers
v0x5700dff06220_0 .net "S", 0 0, L_0x5700dff145f0;  1 drivers
v0x5700dff062f0_0 .net "X", 0 0, L_0x5700dff149d0;  1 drivers
v0x5700dff063b0_0 .net "Y", 0 0, L_0x5700dff14a70;  1 drivers
v0x5700dff064c0_0 .net "w1", 0 0, L_0x5700dff14580;  1 drivers
v0x5700dff06580_0 .net "w2", 0 0, L_0x5700dff146e0;  1 drivers
v0x5700dff06640_0 .net "w3", 0 0, L_0x5700dff14750;  1 drivers
S_0x5700dfee8240 .scope generate, "adder_stage[1]" "adder_stage[1]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff06830 .param/l "i" 0 3 23, +C4<01>;
S_0x5700dff068f0 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dfee8240;
 .timescale 0 0;
S_0x5700dff06ad0 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff068f0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff14b10 .functor XOR 1, L_0x5700dff15010, L_0x5700dff15100, C4<0>, C4<0>;
L_0x5700dff14be0 .functor XOR 1, L_0x5700dff14b10, L_0x5700dff15220, C4<0>, C4<0>;
L_0x5700dff14cd0 .functor AND 1, L_0x5700dff14b10, L_0x5700dff15220, C4<1>, C4<1>;
L_0x5700dff14dc0 .functor AND 1, L_0x5700dff15010, L_0x5700dff15100, C4<1>, C4<1>;
L_0x5700dff14f00 .functor OR 1, L_0x5700dff14cd0, L_0x5700dff14dc0, C4<0>, C4<0>;
v0x5700dff06d50_0 .net "Ci", 0 0, L_0x5700dff15220;  1 drivers
v0x5700dff06e30_0 .net "Co", 0 0, L_0x5700dff14f00;  1 drivers
v0x5700dff06ef0_0 .net "S", 0 0, L_0x5700dff14be0;  1 drivers
v0x5700dff06fc0_0 .net "X", 0 0, L_0x5700dff15010;  1 drivers
v0x5700dff07080_0 .net "Y", 0 0, L_0x5700dff15100;  1 drivers
v0x5700dff07190_0 .net "w1", 0 0, L_0x5700dff14b10;  1 drivers
v0x5700dff07250_0 .net "w2", 0 0, L_0x5700dff14cd0;  1 drivers
v0x5700dff07310_0 .net "w3", 0 0, L_0x5700dff14dc0;  1 drivers
S_0x5700dff07470 .scope generate, "adder_stage[2]" "adder_stage[2]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff07670 .param/l "i" 0 3 23, +C4<010>;
S_0x5700dff07730 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff07470;
 .timescale 0 0;
S_0x5700dff07910 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff07730;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff152c0 .functor XOR 1, L_0x5700dff15730, L_0x5700dff157d0, C4<0>, C4<0>;
L_0x5700dff15330 .functor XOR 1, L_0x5700dff152c0, L_0x5700dff15870, C4<0>, C4<0>;
L_0x5700dff153f0 .functor AND 1, L_0x5700dff152c0, L_0x5700dff15870, C4<1>, C4<1>;
L_0x5700dff154e0 .functor AND 1, L_0x5700dff15730, L_0x5700dff157d0, C4<1>, C4<1>;
L_0x5700dff15620 .functor OR 1, L_0x5700dff153f0, L_0x5700dff154e0, C4<0>, C4<0>;
v0x5700dff07bc0_0 .net "Ci", 0 0, L_0x5700dff15870;  1 drivers
v0x5700dff07ca0_0 .net "Co", 0 0, L_0x5700dff15620;  1 drivers
v0x5700dff07d60_0 .net "S", 0 0, L_0x5700dff15330;  1 drivers
v0x5700dff07e30_0 .net "X", 0 0, L_0x5700dff15730;  1 drivers
v0x5700dff07ef0_0 .net "Y", 0 0, L_0x5700dff157d0;  1 drivers
v0x5700dff08000_0 .net "w1", 0 0, L_0x5700dff152c0;  1 drivers
v0x5700dff080c0_0 .net "w2", 0 0, L_0x5700dff153f0;  1 drivers
v0x5700dff08180_0 .net "w3", 0 0, L_0x5700dff154e0;  1 drivers
S_0x5700dff082e0 .scope generate, "adder_stage[3]" "adder_stage[3]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff084e0 .param/l "i" 0 3 23, +C4<011>;
S_0x5700dff085c0 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff082e0;
 .timescale 0 0;
S_0x5700dff087a0 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff085c0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff159b0 .functor XOR 1, L_0x5700dff15df0, L_0x5700dff15e90, C4<0>, C4<0>;
L_0x5700dff15a20 .functor XOR 1, L_0x5700dff159b0, L_0x5700dff15f90, C4<0>, C4<0>;
L_0x5700dff15ae0 .functor AND 1, L_0x5700dff159b0, L_0x5700dff15f90, C4<1>, C4<1>;
L_0x5700dff15ba0 .functor AND 1, L_0x5700dff15df0, L_0x5700dff15e90, C4<1>, C4<1>;
L_0x5700dff15ce0 .functor OR 1, L_0x5700dff15ae0, L_0x5700dff15ba0, C4<0>, C4<0>;
v0x5700dff08a20_0 .net "Ci", 0 0, L_0x5700dff15f90;  1 drivers
v0x5700dff08b00_0 .net "Co", 0 0, L_0x5700dff15ce0;  1 drivers
v0x5700dff08bc0_0 .net "S", 0 0, L_0x5700dff15a20;  1 drivers
v0x5700dff08c90_0 .net "X", 0 0, L_0x5700dff15df0;  1 drivers
v0x5700dff08d50_0 .net "Y", 0 0, L_0x5700dff15e90;  1 drivers
v0x5700dff08e60_0 .net "w1", 0 0, L_0x5700dff159b0;  1 drivers
v0x5700dff08f20_0 .net "w2", 0 0, L_0x5700dff15ae0;  1 drivers
v0x5700dff08fe0_0 .net "w3", 0 0, L_0x5700dff15ba0;  1 drivers
S_0x5700dff09140 .scope generate, "adder_stage[4]" "adder_stage[4]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff09390 .param/l "i" 0 3 23, +C4<0100>;
S_0x5700dff09470 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff09140;
 .timescale 0 0;
S_0x5700dff09650 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff09470;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff16030 .functor XOR 1, L_0x5700dff163e0, L_0x5700dff164f0, C4<0>, C4<0>;
L_0x5700dff160a0 .functor XOR 1, L_0x5700dff16030, L_0x5700dff16590, C4<0>, C4<0>;
L_0x5700dff16140 .functor AND 1, L_0x5700dff16030, L_0x5700dff16590, C4<1>, C4<1>;
L_0x5700dff161e0 .functor AND 1, L_0x5700dff163e0, L_0x5700dff164f0, C4<1>, C4<1>;
L_0x5700dff162d0 .functor OR 1, L_0x5700dff16140, L_0x5700dff161e0, C4<0>, C4<0>;
v0x5700dff098d0_0 .net "Ci", 0 0, L_0x5700dff16590;  1 drivers
v0x5700dff099b0_0 .net "Co", 0 0, L_0x5700dff162d0;  1 drivers
v0x5700dff09a70_0 .net "S", 0 0, L_0x5700dff160a0;  1 drivers
v0x5700dff09b10_0 .net "X", 0 0, L_0x5700dff163e0;  1 drivers
v0x5700dff09bd0_0 .net "Y", 0 0, L_0x5700dff164f0;  1 drivers
v0x5700dff09ce0_0 .net "w1", 0 0, L_0x5700dff16030;  1 drivers
v0x5700dff09da0_0 .net "w2", 0 0, L_0x5700dff16140;  1 drivers
v0x5700dff09e60_0 .net "w3", 0 0, L_0x5700dff161e0;  1 drivers
S_0x5700dff09fc0 .scope generate, "adder_stage[5]" "adder_stage[5]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0a1c0 .param/l "i" 0 3 23, +C4<0101>;
S_0x5700dff0a2a0 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff09fc0;
 .timescale 0 0;
S_0x5700dff0a480 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0a2a0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff16480 .functor XOR 1, L_0x5700dff16b20, L_0x5700dff16bc0, C4<0>, C4<0>;
L_0x5700dff16740 .functor XOR 1, L_0x5700dff16480, L_0x5700dff16cf0, C4<0>, C4<0>;
L_0x5700dff167e0 .functor AND 1, L_0x5700dff16480, L_0x5700dff16cf0, C4<1>, C4<1>;
L_0x5700dff168d0 .functor AND 1, L_0x5700dff16b20, L_0x5700dff16bc0, C4<1>, C4<1>;
L_0x5700dff16a10 .functor OR 1, L_0x5700dff167e0, L_0x5700dff168d0, C4<0>, C4<0>;
v0x5700dff0a700_0 .net "Ci", 0 0, L_0x5700dff16cf0;  1 drivers
v0x5700dff0a7e0_0 .net "Co", 0 0, L_0x5700dff16a10;  1 drivers
v0x5700dff0a8a0_0 .net "S", 0 0, L_0x5700dff16740;  1 drivers
v0x5700dff0a970_0 .net "X", 0 0, L_0x5700dff16b20;  1 drivers
v0x5700dff0aa30_0 .net "Y", 0 0, L_0x5700dff16bc0;  1 drivers
v0x5700dff0ab40_0 .net "w1", 0 0, L_0x5700dff16480;  1 drivers
v0x5700dff0ac00_0 .net "w2", 0 0, L_0x5700dff167e0;  1 drivers
v0x5700dff0acc0_0 .net "w3", 0 0, L_0x5700dff168d0;  1 drivers
S_0x5700dff0ae20 .scope generate, "adder_stage[6]" "adder_stage[6]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0b020 .param/l "i" 0 3 23, +C4<0110>;
S_0x5700dff0b100 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff0ae20;
 .timescale 0 0;
S_0x5700dff0b2e0 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0b100;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff16d90 .functor XOR 1, L_0x5700dff17230, L_0x5700dff17370, C4<0>, C4<0>;
L_0x5700dff16e00 .functor XOR 1, L_0x5700dff16d90, L_0x5700dff17410, C4<0>, C4<0>;
L_0x5700dff16ef0 .functor AND 1, L_0x5700dff16d90, L_0x5700dff17410, C4<1>, C4<1>;
L_0x5700dff16fe0 .functor AND 1, L_0x5700dff17230, L_0x5700dff17370, C4<1>, C4<1>;
L_0x5700dff17120 .functor OR 1, L_0x5700dff16ef0, L_0x5700dff16fe0, C4<0>, C4<0>;
v0x5700dff0b560_0 .net "Ci", 0 0, L_0x5700dff17410;  1 drivers
v0x5700dff0b640_0 .net "Co", 0 0, L_0x5700dff17120;  1 drivers
v0x5700dff0b700_0 .net "S", 0 0, L_0x5700dff16e00;  1 drivers
v0x5700dff0b7d0_0 .net "X", 0 0, L_0x5700dff17230;  1 drivers
v0x5700dff0b890_0 .net "Y", 0 0, L_0x5700dff17370;  1 drivers
v0x5700dff0b9a0_0 .net "w1", 0 0, L_0x5700dff16d90;  1 drivers
v0x5700dff0ba60_0 .net "w2", 0 0, L_0x5700dff16ef0;  1 drivers
v0x5700dff0bb20_0 .net "w3", 0 0, L_0x5700dff16fe0;  1 drivers
S_0x5700dff0bc80 .scope generate, "adder_stage[7]" "adder_stage[7]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0be80 .param/l "i" 0 3 23, +C4<0111>;
S_0x5700dff0bf60 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff0bc80;
 .timescale 0 0;
S_0x5700dff0c140 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0bf60;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff17560 .functor XOR 1, L_0x5700dff172d0, L_0x5700dff17b10, C4<0>, C4<0>;
L_0x5700dff175d0 .functor XOR 1, L_0x5700dff17560, L_0x5700dff17d80, C4<0>, C4<0>;
L_0x5700dff176c0 .functor AND 1, L_0x5700dff17560, L_0x5700dff17d80, C4<1>, C4<1>;
L_0x5700dff177b0 .functor AND 1, L_0x5700dff172d0, L_0x5700dff17b10, C4<1>, C4<1>;
L_0x5700dff178f0 .functor OR 1, L_0x5700dff176c0, L_0x5700dff177b0, C4<0>, C4<0>;
v0x5700dff0c3c0_0 .net "Ci", 0 0, L_0x5700dff17d80;  1 drivers
v0x5700dff0c4a0_0 .net "Co", 0 0, L_0x5700dff178f0;  1 drivers
v0x5700dff0c560_0 .net "S", 0 0, L_0x5700dff175d0;  1 drivers
v0x5700dff0c630_0 .net "X", 0 0, L_0x5700dff172d0;  1 drivers
v0x5700dff0c6f0_0 .net "Y", 0 0, L_0x5700dff17b10;  1 drivers
v0x5700dff0c800_0 .net "w1", 0 0, L_0x5700dff17560;  1 drivers
v0x5700dff0c8c0_0 .net "w2", 0 0, L_0x5700dff176c0;  1 drivers
v0x5700dff0c980_0 .net "w3", 0 0, L_0x5700dff177b0;  1 drivers
S_0x5700dff0cae0 .scope generate, "adder_stage[8]" "adder_stage[8]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff09340 .param/l "i" 0 3 23, +C4<01000>;
S_0x5700dff0cd70 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff0cae0;
 .timescale 0 0;
S_0x5700dff0cf50 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0cd70;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff17e20 .functor XOR 1, L_0x5700dff182c0, L_0x5700dff18430, C4<0>, C4<0>;
L_0x5700dff17e90 .functor XOR 1, L_0x5700dff17e20, L_0x5700dff184d0, C4<0>, C4<0>;
L_0x5700dff17f80 .functor AND 1, L_0x5700dff17e20, L_0x5700dff184d0, C4<1>, C4<1>;
L_0x5700dff18070 .functor AND 1, L_0x5700dff182c0, L_0x5700dff18430, C4<1>, C4<1>;
L_0x5700dff181b0 .functor OR 1, L_0x5700dff17f80, L_0x5700dff18070, C4<0>, C4<0>;
v0x5700dff0d1d0_0 .net "Ci", 0 0, L_0x5700dff184d0;  1 drivers
v0x5700dff0d2b0_0 .net "Co", 0 0, L_0x5700dff181b0;  1 drivers
v0x5700dff0d370_0 .net "S", 0 0, L_0x5700dff17e90;  1 drivers
v0x5700dff0d440_0 .net "X", 0 0, L_0x5700dff182c0;  1 drivers
v0x5700dff0d500_0 .net "Y", 0 0, L_0x5700dff18430;  1 drivers
v0x5700dff0d610_0 .net "w1", 0 0, L_0x5700dff17e20;  1 drivers
v0x5700dff0d6d0_0 .net "w2", 0 0, L_0x5700dff17f80;  1 drivers
v0x5700dff0d790_0 .net "w3", 0 0, L_0x5700dff18070;  1 drivers
S_0x5700dff0d8f0 .scope generate, "adder_stage[9]" "adder_stage[9]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0daf0 .param/l "i" 0 3 23, +C4<01001>;
S_0x5700dff0dbd0 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff0d8f0;
 .timescale 0 0;
S_0x5700dff0ddb0 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0dbd0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff18760 .functor XOR 1, L_0x5700dff18c00, L_0x5700dff18ca0, C4<0>, C4<0>;
L_0x5700dff187d0 .functor XOR 1, L_0x5700dff18760, L_0x5700dff18e30, C4<0>, C4<0>;
L_0x5700dff188c0 .functor AND 1, L_0x5700dff18760, L_0x5700dff18e30, C4<1>, C4<1>;
L_0x5700dff189b0 .functor AND 1, L_0x5700dff18c00, L_0x5700dff18ca0, C4<1>, C4<1>;
L_0x5700dff18af0 .functor OR 1, L_0x5700dff188c0, L_0x5700dff189b0, C4<0>, C4<0>;
v0x5700dff0e030_0 .net "Ci", 0 0, L_0x5700dff18e30;  1 drivers
v0x5700dff0e110_0 .net "Co", 0 0, L_0x5700dff18af0;  1 drivers
v0x5700dff0e1d0_0 .net "S", 0 0, L_0x5700dff187d0;  1 drivers
v0x5700dff0e2a0_0 .net "X", 0 0, L_0x5700dff18c00;  1 drivers
v0x5700dff0e360_0 .net "Y", 0 0, L_0x5700dff18ca0;  1 drivers
v0x5700dff0e470_0 .net "w1", 0 0, L_0x5700dff18760;  1 drivers
v0x5700dff0e530_0 .net "w2", 0 0, L_0x5700dff188c0;  1 drivers
v0x5700dff0e5f0_0 .net "w3", 0 0, L_0x5700dff189b0;  1 drivers
S_0x5700dff0e750 .scope generate, "adder_stage[10]" "adder_stage[10]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0e950 .param/l "i" 0 3 23, +C4<01010>;
S_0x5700dff0ea30 .scope generate, "genblk5" "genblk5" 3 27, 3 27 0, S_0x5700dff0e750;
 .timescale 0 0;
S_0x5700dff0ec10 .scope module, "FA" "fulladder" 3 31, 3 1 0, S_0x5700dff0ea30;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff18ed0 .functor XOR 1, L_0x5700dff19370, L_0x5700dff19510, C4<0>, C4<0>;
L_0x5700dff18f40 .functor XOR 1, L_0x5700dff18ed0, L_0x5700dff195b0, C4<0>, C4<0>;
L_0x5700dff19030 .functor AND 1, L_0x5700dff18ed0, L_0x5700dff195b0, C4<1>, C4<1>;
L_0x5700dff19120 .functor AND 1, L_0x5700dff19370, L_0x5700dff19510, C4<1>, C4<1>;
L_0x5700dff19260 .functor OR 1, L_0x5700dff19030, L_0x5700dff19120, C4<0>, C4<0>;
v0x5700dff0ee90_0 .net "Ci", 0 0, L_0x5700dff195b0;  1 drivers
v0x5700dff0ef70_0 .net "Co", 0 0, L_0x5700dff19260;  1 drivers
v0x5700dff0f030_0 .net "S", 0 0, L_0x5700dff18f40;  1 drivers
v0x5700dff0f100_0 .net "X", 0 0, L_0x5700dff19370;  1 drivers
v0x5700dff0f1c0_0 .net "Y", 0 0, L_0x5700dff19510;  1 drivers
v0x5700dff0f2d0_0 .net "w1", 0 0, L_0x5700dff18ed0;  1 drivers
v0x5700dff0f390_0 .net "w2", 0 0, L_0x5700dff19030;  1 drivers
v0x5700dff0f450_0 .net "w3", 0 0, L_0x5700dff19120;  1 drivers
S_0x5700dff0f5b0 .scope generate, "adder_stage[11]" "adder_stage[11]" 3 23, 3 23 0, S_0x5700dfee1b40;
 .timescale 0 0;
P_0x5700dff0f7b0 .param/l "i" 0 3 23, +C4<01011>;
S_0x5700dff0f890 .scope generate, "genblk4" "genblk4" 3 27, 3 27 0, S_0x5700dff0f5b0;
 .timescale 0 0;
S_0x5700dff0fa70 .scope module, "FA" "fulladder" 3 28, 3 1 0, S_0x5700dff0f890;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "X";
    .port_info 1 /INPUT 1 "Y";
    .port_info 2 /INPUT 1 "Ci";
    .port_info 3 /OUTPUT 1 "S";
    .port_info 4 /OUTPUT 1 "Co";
L_0x5700dff19be0 .functor XOR 1, L_0x5700dff19ff0, L_0x5700dff1a1b0, C4<0>, C4<0>;
L_0x5700dff19c50 .functor XOR 1, L_0x5700dff19be0, L_0x5700dff1a250, C4<0>, C4<0>;
L_0x5700dff19d10 .functor AND 1, L_0x5700dff19be0, L_0x5700dff1a250, C4<1>, C4<1>;
L_0x5700dff19dd0 .functor AND 1, L_0x5700dff19ff0, L_0x5700dff1a1b0, C4<1>, C4<1>;
L_0x5700dff19ee0 .functor OR 1, L_0x5700dff19d10, L_0x5700dff19dd0, C4<0>, C4<0>;
v0x5700dff0fcf0_0 .net "Ci", 0 0, L_0x5700dff1a250;  1 drivers
v0x5700dff0fdd0_0 .net "Co", 0 0, L_0x5700dff19ee0;  alias, 1 drivers
v0x5700dff0fe90_0 .net "S", 0 0, L_0x5700dff19c50;  1 drivers
v0x5700dff0ff60_0 .net "X", 0 0, L_0x5700dff19ff0;  1 drivers
v0x5700dff10020_0 .net "Y", 0 0, L_0x5700dff1a1b0;  1 drivers
v0x5700dff10130_0 .net "w1", 0 0, L_0x5700dff19be0;  1 drivers
v0x5700dff101f0_0 .net "w2", 0 0, L_0x5700dff19d10;  1 drivers
v0x5700dff102b0_0 .net "w3", 0 0, L_0x5700dff19dd0;  1 drivers
    .scope S_0x5700dfea68a0;
T_1 ;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff127c0_0;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff12c60_0;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff12940_0;
    %pushi/real 1280000000, 4089; load=1.00000e+07
    %store/real v0x5700dff12d20_0;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff12ba0_0;
    %end;
    .thread T_1;
    .scope S_0x5700dfea68a0;
T_2 ;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff127c0_0;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff12c60_0;
    %pushi/real 0, 4065; load=0.00000
    %store/real v0x5700dff12940_0;
    %load/real v0x5700dff12d20_0;
    %store/real v0x5700dff12de0_0;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v0x5700dff12ac0_0, 0, 32;
T_2.0 ;
    %load/vec4 v0x5700dff12ac0_0;
    %cvt/rv/s;
    %load/real v0x5700dff12d20_0;
    %cmp/wr;
    %jmp/0xz T_2.1, 5;
    %vpi_func 2 55 "$random" 32 {0 0 0};
    %pad/s 16;
    %store/vec4 v0x5700dff12560_0, 0, 16;
    %vpi_func 2 56 "$random" 32 {0 0 0};
    %pad/s 16;
    %store/vec4 v0x5700dff12600_0, 0, 16;
    %load/vec4 v0x5700dff12560_0;
    %store/vec4 v0x5700dfed56a0_0, 0, 16;
    %load/vec4 v0x5700dff12600_0;
    %store/vec4 v0x5700dfed6430_0, 0, 16;
    %fork TD_ECPETA_tb.accurate_adder, S_0x5700dfedeae0;
    %join;
    %load/vec4 v0x5700dfedc450_0;
    %store/vec4 v0x5700dff126d0_0, 0, 16;
    %load/vec4 v0x5700dfeddc80_0;
    %store/vec4 v0x5700dff12a00_0, 0, 1;
    %delay 10000, 0;
    %load/vec4 v0x5700dff126d0_0;
    %load/vec4 v0x5700dff124a0_0;
    %cmp/u;
    %flag_mov 8, 5;
    %jmp/0 T_2.2, 8;
    %load/vec4 v0x5700dff124a0_0;
    %load/vec4 v0x5700dff126d0_0;
    %sub;
    %jmp/1 T_2.3, 8;
T_2.2 ; End of true expr.
    %load/vec4 v0x5700dff126d0_0;
    %load/vec4 v0x5700dff124a0_0;
    %sub;
    %jmp/0 T_2.3, 8;
 ; End of false expr.
    %blend;
T_2.3;
    %cvt/rv;
    %store/real v0x5700dff12880_0;
    %load/real v0x5700dff12ba0_0;
    %load/real v0x5700dff12880_0;
    %cmp/wr;
    %jmp/0xz  T_2.4, 5;
    %load/real v0x5700dff12880_0;
    %store/real v0x5700dff12ba0_0;
T_2.4 ;
    %load/real v0x5700dff12c60_0;
    %load/real v0x5700dff12880_0;
    %add/wr;
    %store/real v0x5700dff12c60_0;
    %load/vec4 v0x5700dff126d0_0;
    %pad/u 32;
    %cmpi/ne 0, 0, 32;
    %jmp/0xz  T_2.6, 4;
    %load/real v0x5700dff12940_0;
    %load/real v0x5700dff12880_0;
    %load/vec4 v0x5700dff126d0_0;
    %cvt/rv;
    %div/wr;
    %add/wr;
    %store/real v0x5700dff12940_0;
    %jmp T_2.7;
T_2.6 ;
    %load/real v0x5700dff12de0_0;
    %pushi/vec4 1, 0, 32;
    %cvt/rv/s;
    %sub/wr;
    %store/real v0x5700dff12de0_0;
T_2.7 ;
    %load/vec4 v0x5700dff124a0_0;
    %load/vec4 v0x5700dff126d0_0;
    %cmp/ne;
    %jmp/0xz  T_2.8, 6;
    %load/real v0x5700dff127c0_0;
    %pushi/vec4 1, 0, 32;
    %cvt/rv/s;
    %add/wr;
    %store/real v0x5700dff127c0_0;
T_2.8 ;
    %load/vec4 v0x5700dff12ac0_0;
    %addi 1, 0, 32;
    %store/vec4 v0x5700dff12ac0_0, 0, 32;
    %jmp T_2.0;
T_2.1 ;
    %load/real v0x5700dff12c60_0;
    %load/real v0x5700dff12d20_0;
    %div/wr;
    %store/real v0x5700dff123e0_0;
    %load/real v0x5700dff127c0_0;
    %pushi/real 1677721600, 4072; load=100.000
    %mul/wr;
    %load/real v0x5700dff12d20_0;
    %div/wr;
    %vpi_call 2 84 "$display", "Final Error Rate after %0d tests: %0.2f%%", v0x5700dff12d20_0, W<0,r> {0 1 0};
    %vpi_call 2 85 "$display", "Final Mean Error Distance (MED) after %0d tests: %0.2f", v0x5700dff12d20_0, v0x5700dff123e0_0 {0 0 0};
    %load/real v0x5700dff12940_0;
    %load/real v0x5700dff12de0_0;
    %div/wr;
    %vpi_call 2 86 "$display", "Final Mean Relative Error Distance (MRED) after %0d tests: %0.2f", v0x5700dff12d20_0, W<0,r> {0 1 0};
    %load/real v0x5700dff123e0_0;
    %load/real v0x5700dff12ba0_0;
    %div/wr;
    %pushi/vec4 1000, 0, 32;
    %cvt/rv/s;
    %mul/wr;
    %vpi_call 2 87 "$display", "Final Normalized Mean Error Distancee (NMED) after %0d tests: %0.2fx10^-3", v0x5700dff12d20_0, W<0,r> {0 1 0};
    %vpi_call 2 90 "$finish" {0 0 0};
    %end;
    .thread T_2;
# The file index is used to find the file name in the following table.
:file_names 4;
    "N/A";
    "<interactive>";
    "Errors_ECPETA.v";
    "ECPETA.v";
