## RAILS
VCC 11 ; GND 17
## INPUTS
112 ; 113 ; 213 ; 612 ; 613 ; 
## OUTPUTS
24 ; 74 ; 102 ; 
## NETLIST
U1 PMOS 112 11 12 
U2 PMOS 19 11 13 
U3 PMOS 18 12 14 
U4 PMOS 113 13 14 
U5 NMOS 112 14 15 
U6 NMOS 110 14 16 
U7 NMOS 113 15 17 
U8 NMOS 111 16 17 
U9 PMOS 113 11 18 
U10 NMOS 113 18 17 
U11 PMOS 112 11 19 
U12 NMOS 112 19 17 
U13 PMOS 112 11 110 
U14 NMOS 112 110 17 
U15 PMOS 113 11 111 
U16 NMOS 113 111 17 
U17 PMOS 14 11 22 
U18 PMOS 29 11 23 
U19 PMOS 28 22 24 
U20 PMOS 213 23 24 
U21 NMOS 14 24 25 
U22 NMOS 210 24 26 
U23 NMOS 213 25 17 
U24 NMOS 211 26 17 
U25 PMOS 213 11 28 
U26 NMOS 213 28 17 
U27 PMOS 14 11 29 
U28 NMOS 14 29 17 
U29 PMOS 14 11 210 
U30 NMOS 14 210 17 
U31 PMOS 213 11 211 
U32 NMOS 213 211 17 
U33 PMOS 14 11 32 
U34 PMOS 213 11 32 
U35 NMOS 14 32 33 
U36 NMOS 213 33 17 
U37 PMOS 112 11 42 
U38 PMOS 113 11 42 
U39 NMOS 112 42 43 
U40 NMOS 113 43 17 
U41 PMOS 32 11 52 
U42 PMOS 42 11 52 
U43 NMOS 32 52 53 
U44 NMOS 42 53 17 
U45 PMOS 612 11 62 
U46 PMOS 69 11 63 
U47 PMOS 68 62 64 
U48 PMOS 613 63 64 
U49 NMOS 612 64 65 
U50 NMOS 610 64 66 
U51 NMOS 613 65 17 
U52 NMOS 611 66 17 
U53 PMOS 613 11 68 
U54 NMOS 613 68 17 
U55 PMOS 612 11 69 
U56 NMOS 612 69 17 
U57 PMOS 612 11 610 
U58 NMOS 612 610 17 
U59 PMOS 613 11 611 
U60 NMOS 613 611 17 
U61 PMOS 64 11 72 
U62 PMOS 79 11 73 
U63 PMOS 78 72 74 
U64 PMOS 52 73 74 
U65 NMOS 64 74 75 
U66 NMOS 710 74 76 
U67 NMOS 52 75 17 
U68 NMOS 711 76 17 
U69 PMOS 52 11 78 
U70 NMOS 52 78 17 
U71 PMOS 64 11 79 
U72 NMOS 64 79 17 
U73 PMOS 64 11 710 
U74 NMOS 64 710 17 
U75 PMOS 52 11 711 
U76 NMOS 52 711 17 
U77 PMOS 64 11 82 
U78 PMOS 52 11 82 
U79 NMOS 64 82 83 
U80 NMOS 52 83 17 
U81 PMOS 612 11 92 
U82 PMOS 613 11 92 
U83 NMOS 612 92 93 
U84 NMOS 613 93 17 
U85 PMOS 82 11 102 
U86 PMOS 92 11 102 
U87 NMOS 82 102 103 
U88 NMOS 92 103 17 
## TESTBENCH
## TEST_IN
 112 ; 113 ; 213 ; 612 ; 613 ;
## TEST_OUT
 24 ; 74 ; 102 ;
## TEST_VECTORS
0 ; 0 ; 0 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 0 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 0 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 0 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 1 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 1 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 1 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 0 ; 1 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 0 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 0 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 0 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 0 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 1 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 1 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 1 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 1 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 0 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 0 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 0 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 0 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 1 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 1 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 1 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 1 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 0 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 0 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 0 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 0 ; 1 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 1 ; 0 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 1 ; 0 ; 1
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 1 ; 1 ; 0
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 1 ; 1 ; 1
## SIMULATE
## END_TEST
## END_SIMULATION
