module attributes {pyc.top = @sync_fifo, pyc.frontend.contract = "pycircuit"} {
func.func @sync_fifo(%clk: !pyc.clock, %rst: !pyc.reset, %wr_en: i1, %wr_data: i32, %rd_en: i1) -> (i32, i1, i1, i1, i5, i1, i1) attributes {arg_names = ["clk", "rst", "wr_en", "wr_data", "rd_en"], result_names = ["rd_data", "full", "empty", "half_full", "count", "overflow", "underflow"], pyc.base = "build", pyc.params = "{}", pyc.kind = "module", pyc.inline = "false"} {
  %v1 = pyc.alias %wr_en {pyc.name = "wr_en__case05_sync_fifo__L19"} : i1
  %v2 = pyc.alias %wr_data {pyc.name = "wr_data__case05_sync_fifo__L20"} : i32
  %v3 = pyc.alias %rd_en {pyc.name = "rd_en__case05_sync_fifo__L21"} : i1
  %v4 = pyc.wire {pyc.name = "wptr_q__next"} : i5
  %v5 = pyc.constant 1 : i1
  %v6 = pyc.constant 0 : i5
  %v7 = pyc.reg %clk, %rst, %v5, %v4, %v6 : i5
  %v8 = pyc.alias %v7 {pyc.name = "wptr_q"} : i5
  %v9 = pyc.alias %v8 {pyc.name = "wptr__case05_sync_fifo__L23"} : i5
  %v10 = pyc.wire {pyc.name = "rptr_q__next"} : i5
  %v11 = pyc.constant 1 : i1
  %v12 = pyc.constant 0 : i5
  %v13 = pyc.reg %clk, %rst, %v11, %v10, %v12 : i5
  %v14 = pyc.alias %v13 {pyc.name = "rptr_q"} : i5
  %v15 = pyc.alias %v14 {pyc.name = "rptr__case05_sync_fifo__L24"} : i5
  %v16 = pyc.wire {pyc.name = "mem0__next"} : i32
  %v17 = pyc.constant 1 : i1
  %v18 = pyc.constant 0 : i32
  %v19 = pyc.reg %clk, %rst, %v17, %v16, %v18 : i32
  %v20 = pyc.alias %v19 {pyc.name = "mem0"} : i32
  %v21 = pyc.wire {pyc.name = "mem1__next"} : i32
  %v22 = pyc.constant 1 : i1
  %v23 = pyc.constant 0 : i32
  %v24 = pyc.reg %clk, %rst, %v22, %v21, %v23 : i32
  %v25 = pyc.alias %v24 {pyc.name = "mem1"} : i32
  %v26 = pyc.wire {pyc.name = "mem2__next"} : i32
  %v27 = pyc.constant 1 : i1
  %v28 = pyc.constant 0 : i32
  %v29 = pyc.reg %clk, %rst, %v27, %v26, %v28 : i32
  %v30 = pyc.alias %v29 {pyc.name = "mem2"} : i32
  %v31 = pyc.wire {pyc.name = "mem3__next"} : i32
  %v32 = pyc.constant 1 : i1
  %v33 = pyc.constant 0 : i32
  %v34 = pyc.reg %clk, %rst, %v32, %v31, %v33 : i32
  %v35 = pyc.alias %v34 {pyc.name = "mem3"} : i32
  %v36 = pyc.wire {pyc.name = "mem4__next"} : i32
  %v37 = pyc.constant 1 : i1
  %v38 = pyc.constant 0 : i32
  %v39 = pyc.reg %clk, %rst, %v37, %v36, %v38 : i32
  %v40 = pyc.alias %v39 {pyc.name = "mem4"} : i32
  %v41 = pyc.wire {pyc.name = "mem5__next"} : i32
  %v42 = pyc.constant 1 : i1
  %v43 = pyc.constant 0 : i32
  %v44 = pyc.reg %clk, %rst, %v42, %v41, %v43 : i32
  %v45 = pyc.alias %v44 {pyc.name = "mem5"} : i32
  %v46 = pyc.wire {pyc.name = "mem6__next"} : i32
  %v47 = pyc.constant 1 : i1
  %v48 = pyc.constant 0 : i32
  %v49 = pyc.reg %clk, %rst, %v47, %v46, %v48 : i32
  %v50 = pyc.alias %v49 {pyc.name = "mem6"} : i32
  %v51 = pyc.wire {pyc.name = "mem7__next"} : i32
  %v52 = pyc.constant 1 : i1
  %v53 = pyc.constant 0 : i32
  %v54 = pyc.reg %clk, %rst, %v52, %v51, %v53 : i32
  %v55 = pyc.alias %v54 {pyc.name = "mem7"} : i32
  %v56 = pyc.wire {pyc.name = "mem8__next"} : i32
  %v57 = pyc.constant 1 : i1
  %v58 = pyc.constant 0 : i32
  %v59 = pyc.reg %clk, %rst, %v57, %v56, %v58 : i32
  %v60 = pyc.alias %v59 {pyc.name = "mem8"} : i32
  %v61 = pyc.wire {pyc.name = "mem9__next"} : i32
  %v62 = pyc.constant 1 : i1
  %v63 = pyc.constant 0 : i32
  %v64 = pyc.reg %clk, %rst, %v62, %v61, %v63 : i32
  %v65 = pyc.alias %v64 {pyc.name = "mem9"} : i32
  %v66 = pyc.wire {pyc.name = "mem10__next"} : i32
  %v67 = pyc.constant 1 : i1
  %v68 = pyc.constant 0 : i32
  %v69 = pyc.reg %clk, %rst, %v67, %v66, %v68 : i32
  %v70 = pyc.alias %v69 {pyc.name = "mem10"} : i32
  %v71 = pyc.wire {pyc.name = "mem11__next"} : i32
  %v72 = pyc.constant 1 : i1
  %v73 = pyc.constant 0 : i32
  %v74 = pyc.reg %clk, %rst, %v72, %v71, %v73 : i32
  %v75 = pyc.alias %v74 {pyc.name = "mem11"} : i32
  %v76 = pyc.wire {pyc.name = "mem12__next"} : i32
  %v77 = pyc.constant 1 : i1
  %v78 = pyc.constant 0 : i32
  %v79 = pyc.reg %clk, %rst, %v77, %v76, %v78 : i32
  %v80 = pyc.alias %v79 {pyc.name = "mem12"} : i32
  %v81 = pyc.wire {pyc.name = "mem13__next"} : i32
  %v82 = pyc.constant 1 : i1
  %v83 = pyc.constant 0 : i32
  %v84 = pyc.reg %clk, %rst, %v82, %v81, %v83 : i32
  %v85 = pyc.alias %v84 {pyc.name = "mem13"} : i32
  %v86 = pyc.wire {pyc.name = "mem14__next"} : i32
  %v87 = pyc.constant 1 : i1
  %v88 = pyc.constant 0 : i32
  %v89 = pyc.reg %clk, %rst, %v87, %v86, %v88 : i32
  %v90 = pyc.alias %v89 {pyc.name = "mem14"} : i32
  %v91 = pyc.wire {pyc.name = "mem15__next"} : i32
  %v92 = pyc.constant 1 : i1
  %v93 = pyc.constant 0 : i32
  %v94 = pyc.reg %clk, %rst, %v92, %v91, %v93 : i32
  %v95 = pyc.alias %v94 {pyc.name = "mem15"} : i32
  %v96 = pyc.alias %v9 {pyc.name = "wp__case05_sync_fifo__L31"} : i5
  %v97 = pyc.alias %v15 {pyc.name = "rp__case05_sync_fifo__L32"} : i5
  %v98 = pyc.extract %v96 {lsb = 0} : i5 -> i4
  %v99 = pyc.alias %v98 {pyc.name = "w_addr__case05_sync_fifo__L33"} : i4
  %v100 = pyc.extract %v97 {lsb = 0} : i5 -> i4
  %v101 = pyc.alias %v100 {pyc.name = "r_addr__case05_sync_fifo__L34"} : i4
  %v102 = pyc.extract %v96 {lsb = 4} : i5 -> i1
  %v103 = pyc.extract %v97 {lsb = 4} : i5 -> i1
  %v104 = pyc.eq %v102, %v103 : i1
  %v105 = pyc.not %v104 : i1
  %v106 = pyc.eq %v99, %v101 : i4
  %v107 = pyc.and %v105, %v106 : i1
  %v108 = pyc.alias %v107 {pyc.name = "full__case05_sync_fifo__L36"} : i1
  %v109 = pyc.eq %v96, %v97 : i5
  %v110 = pyc.alias %v109 {pyc.name = "empty__case05_sync_fifo__L37"} : i1
  %v111 = pyc.sub %v96, %v97 : i5
  %v112 = pyc.extract %v111 {lsb = 0} : i5 -> i5
  %v113 = pyc.alias %v112 {pyc.name = "count_raw__case05_sync_fifo__L38"} : i5
  %v114 = pyc.constant 8 : i5
  %v115 = pyc.ult %v113, %v114 : i5
  %v116 = pyc.not %v115 : i1
  %v117 = pyc.alias %v116 {pyc.name = "half_full__case05_sync_fifo__L39"} : i1
  %v118 = pyc.not %v108 : i1
  %v119 = pyc.and %v1, %v118 : i1
  %v120 = pyc.alias %v119 {pyc.name = "do_wr__case05_sync_fifo__L41"} : i1
  %v121 = pyc.not %v110 : i1
  %v122 = pyc.and %v3, %v121 : i1
  %v123 = pyc.alias %v122 {pyc.name = "do_rd__case05_sync_fifo__L42"} : i1
  %v124 = pyc.constant 1 : i5
  %v125 = pyc.add %v96, %v124 : i5
  %v126 = pyc.extract %v125 {lsb = 0} : i5 -> i5
  %v127 = pyc.mux %v120, %v126, %v9 : i5
  pyc.assign %v4, %v127 : i5
  %v128 = pyc.constant 1 : i5
  %v129 = pyc.add %v97, %v128 : i5
  %v130 = pyc.extract %v129 {lsb = 0} : i5 -> i5
  %v131 = pyc.mux %v123, %v130, %v15 : i5
  pyc.assign %v10, %v131 : i5
  %v132 = pyc.constant 0 : i4
  %v133 = pyc.eq %v99, %v132 : i4
  %v134 = pyc.and %v120, %v133 : i1
  %v135 = pyc.mux %v134, %v2, %v20 : i32
  pyc.assign %v16, %v135 : i32
  %v136 = pyc.constant 1 : i4
  %v137 = pyc.eq %v99, %v136 : i4
  %v138 = pyc.and %v120, %v137 : i1
  %v139 = pyc.mux %v138, %v2, %v25 : i32
  pyc.assign %v21, %v139 : i32
  %v140 = pyc.constant 2 : i4
  %v141 = pyc.eq %v99, %v140 : i4
  %v142 = pyc.and %v120, %v141 : i1
  %v143 = pyc.mux %v142, %v2, %v30 : i32
  pyc.assign %v26, %v143 : i32
  %v144 = pyc.constant 3 : i4
  %v145 = pyc.eq %v99, %v144 : i4
  %v146 = pyc.and %v120, %v145 : i1
  %v147 = pyc.mux %v146, %v2, %v35 : i32
  pyc.assign %v31, %v147 : i32
  %v148 = pyc.constant 4 : i4
  %v149 = pyc.eq %v99, %v148 : i4
  %v150 = pyc.and %v120, %v149 : i1
  %v151 = pyc.mux %v150, %v2, %v40 : i32
  pyc.assign %v36, %v151 : i32
  %v152 = pyc.constant 5 : i4
  %v153 = pyc.eq %v99, %v152 : i4
  %v154 = pyc.and %v120, %v153 : i1
  %v155 = pyc.mux %v154, %v2, %v45 : i32
  pyc.assign %v41, %v155 : i32
  %v156 = pyc.constant 6 : i4
  %v157 = pyc.eq %v99, %v156 : i4
  %v158 = pyc.and %v120, %v157 : i1
  %v159 = pyc.mux %v158, %v2, %v50 : i32
  pyc.assign %v46, %v159 : i32
  %v160 = pyc.constant 7 : i4
  %v161 = pyc.eq %v99, %v160 : i4
  %v162 = pyc.and %v120, %v161 : i1
  %v163 = pyc.mux %v162, %v2, %v55 : i32
  pyc.assign %v51, %v163 : i32
  %v164 = pyc.constant 8 : i4
  %v165 = pyc.eq %v99, %v164 : i4
  %v166 = pyc.and %v120, %v165 : i1
  %v167 = pyc.mux %v166, %v2, %v60 : i32
  pyc.assign %v56, %v167 : i32
  %v168 = pyc.constant 9 : i4
  %v169 = pyc.eq %v99, %v168 : i4
  %v170 = pyc.and %v120, %v169 : i1
  %v171 = pyc.mux %v170, %v2, %v65 : i32
  pyc.assign %v61, %v171 : i32
  %v172 = pyc.constant 10 : i4
  %v173 = pyc.eq %v99, %v172 : i4
  %v174 = pyc.and %v120, %v173 : i1
  %v175 = pyc.mux %v174, %v2, %v70 : i32
  pyc.assign %v66, %v175 : i32
  %v176 = pyc.constant 11 : i4
  %v177 = pyc.eq %v99, %v176 : i4
  %v178 = pyc.and %v120, %v177 : i1
  %v179 = pyc.mux %v178, %v2, %v75 : i32
  pyc.assign %v71, %v179 : i32
  %v180 = pyc.constant 12 : i4
  %v181 = pyc.eq %v99, %v180 : i4
  %v182 = pyc.and %v120, %v181 : i1
  %v183 = pyc.mux %v182, %v2, %v80 : i32
  pyc.assign %v76, %v183 : i32
  %v184 = pyc.constant 13 : i4
  %v185 = pyc.eq %v99, %v184 : i4
  %v186 = pyc.and %v120, %v185 : i1
  %v187 = pyc.mux %v186, %v2, %v85 : i32
  pyc.assign %v81, %v187 : i32
  %v188 = pyc.constant 14 : i4
  %v189 = pyc.eq %v99, %v188 : i4
  %v190 = pyc.and %v120, %v189 : i1
  %v191 = pyc.mux %v190, %v2, %v90 : i32
  pyc.assign %v86, %v191 : i32
  %v192 = pyc.constant 15 : i4
  %v193 = pyc.eq %v99, %v192 : i4
  %v194 = pyc.and %v120, %v193 : i1
  %v195 = pyc.mux %v194, %v2, %v95 : i32
  pyc.assign %v91, %v195 : i32
  %v196 = pyc.constant 0 : i4
  %v197 = pyc.eq %v101, %v196 : i4
  %v198 = pyc.constant 0 : i32
  %v199 = pyc.mux %v197, %v20, %v198 : i32
  %v200 = pyc.alias %v199 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v201 = pyc.constant 1 : i4
  %v202 = pyc.eq %v101, %v201 : i4
  %v203 = pyc.mux %v202, %v25, %v200 : i32
  %v204 = pyc.alias %v203 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v205 = pyc.constant 2 : i4
  %v206 = pyc.eq %v101, %v205 : i4
  %v207 = pyc.mux %v206, %v30, %v204 : i32
  %v208 = pyc.alias %v207 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v209 = pyc.constant 3 : i4
  %v210 = pyc.eq %v101, %v209 : i4
  %v211 = pyc.mux %v210, %v35, %v208 : i32
  %v212 = pyc.alias %v211 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v213 = pyc.constant 4 : i4
  %v214 = pyc.eq %v101, %v213 : i4
  %v215 = pyc.mux %v214, %v40, %v212 : i32
  %v216 = pyc.alias %v215 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v217 = pyc.constant 5 : i4
  %v218 = pyc.eq %v101, %v217 : i4
  %v219 = pyc.mux %v218, %v45, %v216 : i32
  %v220 = pyc.alias %v219 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v221 = pyc.constant 6 : i4
  %v222 = pyc.eq %v101, %v221 : i4
  %v223 = pyc.mux %v222, %v50, %v220 : i32
  %v224 = pyc.alias %v223 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v225 = pyc.constant 7 : i4
  %v226 = pyc.eq %v101, %v225 : i4
  %v227 = pyc.mux %v226, %v55, %v224 : i32
  %v228 = pyc.alias %v227 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v229 = pyc.constant 8 : i4
  %v230 = pyc.eq %v101, %v229 : i4
  %v231 = pyc.mux %v230, %v60, %v228 : i32
  %v232 = pyc.alias %v231 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v233 = pyc.constant 9 : i4
  %v234 = pyc.eq %v101, %v233 : i4
  %v235 = pyc.mux %v234, %v65, %v232 : i32
  %v236 = pyc.alias %v235 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v237 = pyc.constant 10 : i4
  %v238 = pyc.eq %v101, %v237 : i4
  %v239 = pyc.mux %v238, %v70, %v236 : i32
  %v240 = pyc.alias %v239 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v241 = pyc.constant 11 : i4
  %v242 = pyc.eq %v101, %v241 : i4
  %v243 = pyc.mux %v242, %v75, %v240 : i32
  %v244 = pyc.alias %v243 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v245 = pyc.constant 12 : i4
  %v246 = pyc.eq %v101, %v245 : i4
  %v247 = pyc.mux %v246, %v80, %v244 : i32
  %v248 = pyc.alias %v247 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v249 = pyc.constant 13 : i4
  %v250 = pyc.eq %v101, %v249 : i4
  %v251 = pyc.mux %v250, %v85, %v248 : i32
  %v252 = pyc.alias %v251 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v253 = pyc.constant 14 : i4
  %v254 = pyc.eq %v101, %v253 : i4
  %v255 = pyc.mux %v254, %v90, %v252 : i32
  %v256 = pyc.alias %v255 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v257 = pyc.constant 15 : i4
  %v258 = pyc.eq %v101, %v257 : i4
  %v259 = pyc.mux %v258, %v95, %v256 : i32
  %v260 = pyc.alias %v259 {pyc.name = "rd_data__case05_sync_fifo__L52"} : i32
  %v261 = pyc.and %v1, %v108 : i1
  %v262 = pyc.and %v3, %v110 : i1
  func.return %v260, %v108, %v110, %v117, %v113, %v261, %v262 : i32, i1, i1, i1, i5, i1, i1
}

}
