+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; The_System|rst_controller_003|alt_rst_req_sync_uq1                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller_003|alt_rst_sync_uq1                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller_003                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller_002                                                                                                                             ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller_001                                                                                                                             ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller|alt_rst_req_sync_uq1                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller|alt_rst_sync_uq1                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|rst_controller                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|irq_mapper_001                                                                                                                                 ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|irq_mapper                                                                                                                                     ; 1     ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_2|vga_subsystem_pixel_dma_control_slave_translator                                                                             ; 87    ; 6              ; 2            ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_2|pixel_dma_addr_translation_master_translator                                                                                 ; 86    ; 15             ; 0            ; 15             ; 80     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_2                                                                                                                              ; 75    ; 0              ; 1            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_009|error_adapter_0                                                                                        ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_009                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_008|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_008                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_007|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_007                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_006                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_005                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_004                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_003                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_002                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter_001                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                            ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|avalon_st_adapter                                                                                                            ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                             ; 125   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                             ; 125   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                             ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                             ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                  ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                               ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                  ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                               ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                  ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                               ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                  ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                               ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                                   ; 152   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                                                   ; 134   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                                                      ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                                                   ; 134   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter|uncompressor                               ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_arm_a9_hps_h2f_axi_master_rd_rsp_width_adapter                                            ; 125   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter|uncompressor                               ; 60    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_to_arm_a9_hps_h2f_axi_master_wr_rsp_width_adapter                                            ; 125   ; 3              ; 0            ; 3              ; 255    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_onchip_sram_s2_cmd_width_adapter|check_and_align_address_to_size                             ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_onchip_sram_s2_cmd_width_adapter                                                             ; 260   ; 3              ; 4            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_wr_addr_s1_cmd_width_adapter|check_and_align_address_to_size                             ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_wr_addr_s1_cmd_width_adapter                                                             ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_wr_en_s1_cmd_width_adapter|check_and_align_address_to_size                               ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_wr_en_s1_cmd_width_adapter                                                               ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_reset_s1_cmd_width_adapter|check_and_align_address_to_size                               ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_reset_s1_cmd_width_adapter                                                               ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_d_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_d_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_c_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_c_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_b_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_b_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_a_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_pio_a_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_sdram_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_sdram_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_vga_subsystem_char_buffer_slave_cmd_width_adapter|check_and_align_address_to_size            ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_to_vga_subsystem_char_buffer_slave_cmd_width_adapter                                            ; 260   ; 3              ; 4            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_onchip_sram_s2_cmd_width_adapter|check_and_align_address_to_size                             ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_onchip_sram_s2_cmd_width_adapter                                                             ; 260   ; 3              ; 4            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_wr_addr_s1_cmd_width_adapter|check_and_align_address_to_size                             ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_wr_addr_s1_cmd_width_adapter                                                             ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_wr_en_s1_cmd_width_adapter|check_and_align_address_to_size                               ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_wr_en_s1_cmd_width_adapter                                                               ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_reset_s1_cmd_width_adapter|check_and_align_address_to_size                               ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_reset_s1_cmd_width_adapter                                                               ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_d_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_d_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_c_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_c_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_b_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_b_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_a_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_pio_a_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 147    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_sdram_s1_cmd_width_adapter|check_and_align_address_to_size                                   ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_sdram_s1_cmd_width_adapter                                                                   ; 260   ; 3              ; 4            ; 3              ; 129    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_vga_subsystem_char_buffer_slave_cmd_width_adapter|check_and_align_address_to_size            ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_to_vga_subsystem_char_buffer_slave_cmd_width_adapter                                            ; 260   ; 3              ; 4            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux_002                                                                                                                  ; 131   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                        ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux_001|arb                                                                                                              ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux_001                                                                                                                  ; 2543  ; 0              ; 0            ; 0              ; 264    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux|arb|adder                                                                                                            ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux|arb                                                                                                                  ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_mux                                                                                                                      ; 2543  ; 0              ; 0            ; 0              ; 264    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_009                                                                                                                ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_008                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_007                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_006                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_005                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_004                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_003                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_002                                                                                                                ; 150   ; 4              ; 2            ; 4              ; 293    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux_001                                                                                                                ; 133   ; 9              ; 2            ; 9              ; 385    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|rsp_demux                                                                                                                    ; 123   ; 4              ; 2            ; 4              ; 239    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_009|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_009|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_009                                                                                                                  ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_008|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_008|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_008                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_007|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_007|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_007                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_006|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_006|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_006                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_005|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_005|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_005                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_004|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_004|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_004                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_003|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_003|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_003                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_002|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_002|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_002                                                                                                                  ; 295   ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_001|arb|adder                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_001|arb                                                                                                              ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux_001                                                                                                                  ; 387   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux|arb|adder                                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux|arb                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_mux                                                                                                                      ; 241   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_demux_002                                                                                                                ; 131   ; 1              ; 2            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_demux_001                                                                                                                ; 275   ; 100            ; 2            ; 100            ; 2541   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|cmd_demux                                                                                                                    ; 275   ; 100            ; 2            ; 100            ; 2541   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                          ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                            ; 40    ; 5              ; 3            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                  ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_burst_adapter                                                                                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                          ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                   ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                          ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                            ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                  ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_burst_adapter                                                                                                 ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                            ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                            ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                              ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                    ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_burst_adapter                                                                                                   ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                            ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                     ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                            ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                            ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                              ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                    ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_burst_adapter                                                                                                   ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_burst_adapter                                                                                                       ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_burst_adapter                                                                                                       ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_burst_adapter                                                                                                       ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_burst_adapter                                                                                                       ; 149   ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                         ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                  ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                        ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_burst_adapter                                                                                                       ; 131   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract         ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                  ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                         ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size           ; 40    ; 5              ; 3            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                 ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_burst_adapter                                                                                ; 122   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_rd_limiter                                                                                         ; 512   ; 0              ; 0            ; 0              ; 519    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_wr_limiter                                                                                         ; 512   ; 0              ; 0            ; 0              ; 519    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_012|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_012                                                                                                                   ; 112   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_011|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_011                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_010|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_010                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_009|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_009                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_008|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_008                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_007|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_007                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_006|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_006                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_005|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_005                                                                                                                   ; 139   ; 0              ; 2            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_004|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_004                                                                                                                   ; 121   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_003|the_default_decode                                                                                                ; 0     ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_003                                                                                                                   ; 112   ; 0              ; 2            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_002|the_default_decode                                                                                                ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_002                                                                                                                   ; 121   ; 14             ; 6            ; 14             ; 129    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_001|the_default_decode                                                                                                ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router_001                                                                                                                   ; 247   ; 0              ; 6            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router|the_default_decode                                                                                                    ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|router                                                                                                                       ; 247   ; 0              ; 6            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_agent_rdata_fifo                                                                                              ; 55    ; 41             ; 0            ; 41             ; 12     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_agent_rsp_fifo                                                                                                ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_agent|uncompressor                                                                                            ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_agent                                                                                                         ; 259   ; 13             ; 23           ; 13             ; 279    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_agent_rdata_fifo                                                                                              ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_agent_rsp_fifo                                                                                                ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_agent|uncompressor                                                                                            ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_agent                                                                                                         ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_agent_rdata_fifo                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_agent_rsp_fifo                                                                                                  ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_agent|uncompressor                                                                                              ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_agent                                                                                                           ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_agent_rdata_fifo                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_agent_rsp_fifo                                                                                                  ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_agent|uncompressor                                                                                              ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_agent                                                                                                           ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_agent_rdata_fifo                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_agent_rsp_fifo                                                                                                      ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_agent|uncompressor                                                                                                  ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_agent                                                                                                               ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_agent_rdata_fifo                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_agent_rsp_fifo                                                                                                      ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_agent|uncompressor                                                                                                  ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_agent                                                                                                               ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_agent_rdata_fifo                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_agent_rsp_fifo                                                                                                      ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_agent|uncompressor                                                                                                  ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_agent                                                                                                               ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_agent_rdata_fifo                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_agent_rsp_fifo                                                                                                      ; 179   ; 39             ; 0            ; 39             ; 138    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_agent|uncompressor                                                                                                  ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_agent                                                                                                               ; 361   ; 39             ; 47           ; 39             ; 386    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_agent_rdata_fifo                                                                                                    ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_agent_rsp_fifo                                                                                                      ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_agent|uncompressor                                                                                                  ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_agent                                                                                                               ; 293   ; 22             ; 31           ; 22             ; 315    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent_rdata_fifo                                                                             ; 55    ; 41             ; 0            ; 41             ; 12     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent_rsp_fifo                                                                               ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent|uncompressor                                                                           ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_agent                                                                                        ; 259   ; 13             ; 23           ; 13             ; 279    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_pixel_dma_master_agent                                                                                         ; 187   ; 62             ; 110          ; 62             ; 137    ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_agent|align_address_to_size                                                                        ; 51    ; 2              ; 1            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|arm_a9_hps_h2f_axi_master_agent                                                                                              ; 813   ; 207            ; 361          ; 207            ; 652    ; 207             ; 207           ; 207             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|onchip_sram_s2_translator                                                                                                    ; 62    ; 7              ; 15           ; 7              ; 38     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_addr_s1_translator                                                                                                    ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_wr_en_s1_translator                                                                                                      ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_reset_s1_translator                                                                                                      ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_d_s1_translator                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_c_s1_translator                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_b_s1_translator                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|pio_a_s1_translator                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|sdram_s1_translator                                                                                                          ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_char_buffer_slave_translator                                                                                   ; 62    ; 5              ; 19           ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1|vga_subsystem_pixel_dma_master_translator                                                                                    ; 82    ; 31             ; 2            ; 31             ; 74     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_1                                                                                                                              ; 579   ; 0              ; 1            ; 0              ; 531    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_003                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_002                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter_001                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|avalon_st_adapter                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux_002                                                                                                                  ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                        ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux_001|arb                                                                                                              ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux_001                                                                                                                  ; 487   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux|arb|adder                                                                                                            ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux|arb                                                                                                                  ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_mux                                                                                                                      ; 487   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_demux_003                                                                                                                ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_demux_002                                                                                                                ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_demux_001                                                                                                                ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|rsp_demux                                                                                                                    ; 126   ; 9              ; 2            ; 9              ; 364    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_003|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_003                                                                                                                  ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_002|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_002                                                                                                                  ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_001|arb                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux_001                                                                                                                  ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux|arb|adder                                                                                                            ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux|arb                                                                                                                  ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_mux                                                                                                                      ; 366   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_demux_002                                                                                                                ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_demux_001                                                                                                                ; 130   ; 16             ; 2            ; 16             ; 485    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|cmd_demux                                                                                                                    ; 130   ; 16             ; 2            ; 16             ; 485    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                        ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment        ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size          ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_burst_adapter                                                                               ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_burst_adapter                                                                        ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract        ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                 ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                        ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment        ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size          ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_burst_adapter                                                                               ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract             ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                      ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                             ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment             ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size               ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                     ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_burst_adapter                                                                                    ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|arm_a9_hps_h2f_lw_axi_master_rd_limiter                                                                                      ; 246   ; 0              ; 0            ; 0              ; 247    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|arm_a9_hps_h2f_lw_axi_master_wr_limiter                                                                                      ; 246   ; 0              ; 0            ; 0              ; 247    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_006|the_default_decode                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_006                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_005|the_default_decode                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_005                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_004|the_default_decode                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_004                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_003|the_default_decode                                                                                                ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_003                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_002|the_default_decode                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_002                                                                                                                   ; 120   ; 6              ; 4            ; 6              ; 122    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_001|the_default_decode                                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router_001                                                                                                                   ; 120   ; 0              ; 4            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router|the_default_decode                                                                                                    ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|router                                                                                                                       ; 120   ; 0              ; 4            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_agent_rdata_fifo                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_agent_rsp_fifo                                                                              ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_agent|uncompressor                                                                          ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_agent                                                                                       ; 317   ; 39             ; 41           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_agent_rsp_fifo                                                                       ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_agent|uncompressor                                                                   ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_agent                                                                                ; 317   ; 39             ; 41           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_agent_rdata_fifo                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_agent_rsp_fifo                                                                              ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_agent|uncompressor                                                                          ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_agent                                                                                       ; 317   ; 39             ; 41           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_agent_rdata_fifo                                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_agent_rsp_fifo                                                                                   ; 160   ; 39             ; 0            ; 39             ; 119    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_agent|uncompressor                                                                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_agent                                                                                            ; 317   ; 39             ; 41           ; 39             ; 337    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|bus_master_audio_avalon_master_agent                                                                                         ; 188   ; 54             ; 90           ; 54             ; 152    ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|arm_a9_hps_h2f_lw_axi_master_agent|align_address_to_size                                                                     ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|arm_a9_hps_h2f_lw_axi_master_agent                                                                                           ; 421   ; 87             ; 191          ; 87             ; 302    ; 87              ; 87            ; 87              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|pixel_dma_addr_translation_slave_translator                                                                                  ; 104   ; 5              ; 19           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|vga_subsystem_char_buffer_control_slave_translator                                                                           ; 104   ; 6              ; 20           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|av_config_avalon_av_config_slave_translator                                                                                  ; 104   ; 5              ; 19           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|audio_subsystem_audio_slave_translator                                                                                       ; 104   ; 6              ; 19           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0|bus_master_audio_avalon_master_translator                                                                                    ; 100   ; 18             ; 0            ; 18             ; 97     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|mm_interconnect_0                                                                                                                              ; 344   ; 0              ; 1            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_wr_en                                                                                                                                      ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_wr_addr                                                                                                                                    ; 38    ; 27             ; 27           ; 27             ; 37     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_reset                                                                                                                                      ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_d                                                                                                                                          ; 38    ; 5              ; 5            ; 5              ; 59     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_c                                                                                                                                          ; 38    ; 5              ; 5            ; 5              ; 59     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_b                                                                                                                                          ; 38    ; 5              ; 5            ; 5              ; 59     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pio_a                                                                                                                                          ; 38    ; 5              ; 5            ; 5              ; 59     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller_001|alt_rst_req_sync_uq1                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller_001|alt_rst_sync_uq1                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller_001                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller|alt_rst_req_sync_uq1                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller|alt_rst_sync_uq1                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|rst_controller                                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_rgb_resampler                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_msb_mux                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_lsb_mux                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_msb                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_lsb                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_msb                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_lsb                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_msb                                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_lsb                                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp|dffpipe8                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp                                                                                  ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_bwp                                                                                   ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_brp                                                                                   ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rs_dgwp|dffpipe5                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rs_dgwp                                                                                  ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|fifo_ram                                                                                 ; 36    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrptr_g1p                                                                                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|rdptr_g1p                                                                                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|ws_dgrp_gray2bin                                                                         ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated|wrptr_g_gray2bin                                                                         ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo|Data_FIFO|auto_generated                                                                                          ; 22    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_fifo                                                                                                                   ; 24    ; 0              ; 2            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|wr_ptr                                                                          ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|usedw_counter                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|rd_ptr_msb                                                                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|three_comparison                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|almost_full_comparer                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo|FIFOram                                                                         ; 34    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated|dpfifo                                                                                 ; 22    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma|Image_Buffer|auto_generated                                                                                        ; 22    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pixel_dma                                                                                                                    ; 61    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pll|reset_from_locked                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pll|video_pll                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_pll                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb_mux                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb_mux                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_msb_mux                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdemp_eq_comp_lsb_mux                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_msb                                                                  ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp_lsb                                                                  ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_msb                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrfull_eq_comp1_lsb                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_msb                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp_lsb                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_msb                                                                ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdempty_eq_comp1_lsb                                                                ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp|dffpipe16                                                                   ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp                                                                             ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|ws_bwp                                                                              ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|ws_brp                                                                              ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rs_dgwp|dffpipe12                                                                   ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rs_dgwp                                                                             ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|fifo_ram                                                                            ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrptr_g1p                                                                           ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|rdptr_g1p                                                                           ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|ws_dgrp_gray2bin                                                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated|wrptr_g_gray2bin                                                                    ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo|Data_FIFO|auto_generated                                                                                     ; 36    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_dual_clock_fifo                                                                                                              ; 38    ; 0              ; 2            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_controller|VGA_Timing                                                                                                        ; 30    ; 0              ; 1            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_controller                                                                                                                   ; 35    ; 0              ; 7            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_char_buffer|Character_Rom|character_data_rom|auto_generated                                                                  ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_char_buffer|Character_Rom                                                                                                    ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_char_buffer|Char_Buffer_Memory|auto_generated                                                                                ; 47    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_char_buffer                                                                                                                  ; 68    ; 1              ; 1            ; 1              ; 84     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|b_times_one_minus_alpha|auto_generated                                                           ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|g_times_one_minus_alpha|auto_generated                                                           ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|r_times_one_minus_alpha|auto_generated                                                           ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|b_times_alpha|auto_generated                                                                     ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|g_times_alpha|auto_generated                                                                     ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender|r_times_alpha|auto_generated                                                                     ; 18    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender|alpha_blender                                                                                                  ; 70    ; 0              ; 7            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem|vga_alpha_blender                                                                                                                ; 79    ; 0              ; 2            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|vga_subsystem                                                                                                                                  ; 127   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|system_pll|reset_from_locked                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|system_pll|sys_pll                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|system_pll                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|sdram|the_Computer_System_SDRAM_input_efifo_module                                                                                             ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|sdram                                                                                                                                          ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|pixel_dma_addr_translation                                                                                                                     ; 75    ; 0              ; 2            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram|the_altsyncram|auto_generated|mux5                                                                                                 ; 132   ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram|the_altsyncram|auto_generated|mux4                                                                                                 ; 132   ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram|the_altsyncram|auto_generated|decode3                                                                                              ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram|the_altsyncram|auto_generated|decode2                                                                                              ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram|the_altsyncram|auto_generated                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|onchip_sram                                                                                                                                    ; 31    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|bus_master_audio                                                                                                                               ; 89    ; 0              ; 2            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|rst_controller|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|rst_controller|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|rst_controller                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio_pll|reset_from_locked                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio_pll|audio_pll                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio_pll                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                 ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                       ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                   ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                        ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO|Sync_FIFO|auto_generated                                               ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Right_Channel_FIFO                                                                        ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                  ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                        ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                 ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                         ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO|Sync_FIFO|auto_generated                                                ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer|Audio_Out_Left_Channel_FIFO                                                                         ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_Out_Serializer                                                                                                     ; 72    ; 0              ; 1            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                 ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                       ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                   ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                        ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO|Sync_FIFO|auto_generated                                               ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Right_Channel_FIFO                                                                        ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                  ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                        ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                    ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                 ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated|dpfifo                                         ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO|Sync_FIFO|auto_generated                                                ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_In_Left_Channel_FIFO                                                                         ; 36    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer|Audio_Out_Bit_Counter                                                                              ; 6     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Audio_In_Deserializer                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|DAC_Left_Right_Clock_Edges                                                                                               ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|ADC_Left_Right_Clock_Edges                                                                                               ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio|Bit_Clock_Edges                                                                                                          ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem|audio                                                                                                                          ; 43    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|audio_subsystem                                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|Serial_Bus_Controller|Serial_Config_Clock_Generator                                                                                  ; 3     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|Serial_Bus_Controller                                                                                                                ; 116   ; 84             ; 0            ; 84             ; 30     ; 84              ; 84            ; 84              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|Auto_Init_OB_Devices_ROM|Auto_Init_Video_ROM                                                                                         ; 6     ; 3              ; 0            ; 3              ; 27     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|Auto_Init_OB_Devices_ROM|Auto_Init_Audio_ROM                                                                                         ; 6     ; 12             ; 0            ; 12             ; 27     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|Auto_Init_OB_Devices_ROM                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config|AV_Config_Auto_Init                                                                                                                  ; 32    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|av_config                                                                                                                                      ; 42    ; 0              ; 22           ; 0              ; 34     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|dll                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|oct                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|c0                                                                                                     ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|seq                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                           ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                           ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                           ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                           ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                           ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                         ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                        ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                            ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                           ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                        ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                          ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                           ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                     ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                    ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                  ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                             ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0                                                                                                     ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|pll                                                                                                    ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border|hps_sdram_inst                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io|border                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|hps_io                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 70    ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps|fpga_interfaces                                                                                                                     ; 507   ; 0              ; 0            ; 0              ; 529    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; The_System|arm_a9_hps                                                                                                                                     ; 307   ; 0              ; 0            ; 0              ; 485    ; 0               ; 0             ; 0               ; 70    ; 0              ; 0            ; 0                ; 0                 ;
; The_System                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[21].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[20].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[19].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[18].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[17].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[16].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[15].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[14].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[13].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[12].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[11].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].y_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].y_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].y_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].y_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].x_phasor|_cosine                                                                                                                            ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].x_phasor|_sine                                                                                                                              ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].x_phasor|s                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[10].x_phasor                                                                                                                                    ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[9].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[8].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[7].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[6].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[5].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[4].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[3].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[2].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].y_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].y_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].y_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].y_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].x_phasor|_cosine                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].x_phasor|_sine                                                                                                                               ; 54    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].x_phasor|s                                                                                                                                   ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_syn[1].x_phasor                                                                                                                                     ; 61    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit3                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit2                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit1                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Digit0                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
