<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Routing on Pxmmmm</title>
    <link>http://localhost:1313/zh/docs/Digtal/Routing/</link>
    <description>Recent content in Routing on Pxmmmm</description>
    <generator>Hugo</generator>
    <language>zh</language>
    <atom:link href="http://localhost:1313/zh/docs/Digtal/Routing/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title></title>
      <link>http://localhost:1313/zh/docs/Digtal/Routing/global-router/congestion/%E5%9F%BA%E4%BA%8E%E5%9B%BE%E7%A5%9E%E7%BB%8F%E7%BD%91%E7%BB%9C%E7%9A%84%E9%A2%84%E8%B7%AF%E7%94%B1%E6%8B%A5%E5%A1%9E%E9%A2%84%E6%B5%8B%E7%A0%94%E7%A9%B6/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      <guid>http://localhost:1313/zh/docs/Digtal/Routing/global-router/congestion/%E5%9F%BA%E4%BA%8E%E5%9B%BE%E7%A5%9E%E7%BB%8F%E7%BD%91%E7%BB%9C%E7%9A%84%E9%A2%84%E8%B7%AF%E7%94%B1%E6%8B%A5%E5%A1%9E%E9%A2%84%E6%B5%8B%E7%A0%94%E7%A9%B6/</guid>
      <description>&lt;p&gt;基于图神经网络的EDA预路由拥塞预测研究&lt;/p&gt;&#xA;&lt;p&gt;课题描述:&lt;/p&gt;&#xA;&lt;p&gt;​&#x9;近年来随着数字芯片使用越来越小的工艺制程和芯片内包含越来越多的逻辑单元，使其设计更新迭代优化的难度越来越大。由于数字后端中的布局(Placement)布线(路由, Route)流程属于是NP-Hard的算法优化问题，EDA(Electronic Design Automation)工具在这一阶段往往及其费时，导致更长的物理设计周期。&lt;/p&gt;&#xA;&lt;p&gt;​&#x9;在数字电路优化过程中，布线拥塞是用于物理设计过程迭代优化的重要指标。某些区域的布线密度过高，导致无法继续进行有效的布线，进而导致时序与设计规则违例等问题。为此，许多现代综合与布局工具利用拥塞数据，以尽量减少最终物理设计中的拥塞影响。通过布线的拥塞数据，布局布线工具将相应地优化相关的可移动单元位置，以减少线长度、拥塞和违例，进行迭代，直到收敛，从而产生更优的布线结果。精确的拥塞预测在电路布线中起着至关重要的作用，不幸的是，直到设计周期的后期，也就是缓慢的布局和布线流程，精确的拥塞结果才被准确地知道。&lt;/p&gt;&#xA;&lt;p&gt;​&#x9;这启发我们设计一个跨设计阶段(Cross-stage)的拥塞预测方法，在设计初期进行布局布线优化，从而加速优化迭代流程。多个先前的工作尝试在利用布局数据预测详细路由(Detail Route)拥塞，以优化放置解决方案的可达性，如：RUDY、GTL、POLAR 2.0等。这些基于专家经验的方法往往预测精度较低。近年来，随着图神经网络(Graph Neural Network, GNN)在学习图结构和挖掘图信息方面展示出了卓越的效果。由于电路结构可以自然地表示为图，图神经网络在电子设计自动化领域受到了越来越多的关注。GNN 模型可以端到端的方式学习全局指标而无需额外的特征工程比传统深度学习方法更高的准确度。&lt;/p&gt;&#xA;&lt;p&gt;​&#x9;因此，本课题将设计实现基于图神经网络的EDA预路由拥塞预测任务，给定电路布局结果，或仅仅根据电路网表内容，实现对布线后的拥塞结果预测。&lt;/p&gt;&#xA;&lt;p&gt;内容&lt;/p&gt;&#xA;&lt;ul&gt;&#xA;&lt;li&gt;学习DeepLearning框架(Pytorch/Tensorflow)的使用, 环境的搭建, 图神经网络模型(GNN, Graph Neural Network)的搭建，综述调研&lt;/li&gt;&#xA;&lt;li&gt;学习并掌握一款工具的使用(OpenROAD(推荐)/Candance/Innovus). 并且利用工具获取相关数据集&lt;/li&gt;&#xA;&lt;li&gt;学习与复现相关论文，基于所学内容设计基于GNN的预路由拥塞预测架构, 实现拥塞预测.&lt;/li&gt;&#xA;&lt;li&gt;设计创新点, 改进模型性能, 实现结果分析, 结果可视化, 模型对比实验(精度/推理速度/内存占用等), 消融实验等.&lt;/li&gt;&#xA;&lt;/ul&gt;&#xA;&lt;p&gt;参考资料以及说明&lt;/p&gt;&#xA;&lt;ul&gt;&#xA;&lt;li&gt;&#xA;&lt;p&gt;&#xA;  &lt;a href=&#34;https://github.com/wangyouze/GNN-algorithms&#34;&gt;图神经网络相关算法详述及实现&lt;/a&gt;:一个GNN教程&lt;/p&gt;&#xA;&lt;/li&gt;&#xA;&lt;li&gt;&#xA;&lt;p&gt;&#xA;  &lt;a href=&#34;https://past.date-conference.com/proceedings-archive/2007/DATE07/PDFFILES/08.7_1.PDF&#34;&gt;RUDY：Fast and Accurate Routing Demand Estimation for Efficient Routability-driven Placement&lt;/a&gt;  ：一个基于布局结果的快速路由拥塞估计器&lt;/p&gt;</description>
    </item>
    <item>
      <title></title>
      <link>http://localhost:1313/zh/docs/Digtal/Routing/global-router/ISPD_2024_contest/ISPD-NTUEE-main/ISPD24_contest-main/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      <guid>http://localhost:1313/zh/docs/Digtal/Routing/global-router/ISPD_2024_contest/ISPD-NTUEE-main/ISPD24_contest-main/</guid>
      <description>&lt;h1 id=&#34;ispd24-contest-gpuml-enhanced-large-scale-global-routing&#34;&gt;&#xA;  ISPD24 Contest: GPU/ML-Enhanced Large Scale Global Routing&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#ispd24-contest-gpuml-enhanced-large-scale-global-routing&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h1&gt;&#xA;&lt;img width=&#34;1000&#34; alt=&#34;profile&#34; src=&#34;etc/ispd_logo.png&#34;&gt;&#xA;&lt;h3 id=&#34;contest-introduction&#34;&gt;&#xA;  Contest Introduction&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#contest-introduction&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h3&gt;&#xA;&lt;p&gt;Global routing is a critical component of the VLSI design process, exerting a substantial influence on circuit timing, power consumption, and overall routability. The efficiency of global routing is of paramount importance, as a swift and scalable approach can guide optimizations in early design stages like floor-planning and placement.&lt;/p&gt;</description>
    </item>
    <item>
      <title></title>
      <link>http://localhost:1313/zh/docs/Digtal/Routing/global-router/ISPD_2024_contest/ISPD-NTUEE-main/README/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      <guid>http://localhost:1313/zh/docs/Digtal/Routing/global-router/ISPD_2024_contest/ISPD-NTUEE-main/README/</guid>
      <description>&lt;h1 id=&#34;ispd-ntuee&#34;&gt;&#xA;  ISPD-NTUEE&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#ispd-ntuee&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h1&gt;</description>
    </item>
    <item>
      <title></title>
      <link>http://localhost:1313/zh/docs/Digtal/Routing/routing/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      <guid>http://localhost:1313/zh/docs/Digtal/Routing/routing/</guid>
      <description>&lt;h1 id=&#34;介绍&#34;&gt;&#xA;  介绍&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#%e4%bb%8b%e7%bb%8d&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h1&gt;&#xA;&lt;p&gt;随着IP复用，业界一度试图使用IP内部资源进行布线，但此举可能引发噪声和转换电压过大，因此&lt;strong&gt;绕障策略&lt;/strong&gt;在布线算法中发挥着重要的作用。&lt;/p&gt;&#xA;&lt;h2 id=&#34;曼哈顿结构以及非曼哈顿结构&#34;&gt;&#xA;  曼哈顿结构以及非曼哈顿结构&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#%e6%9b%bc%e5%93%88%e9%a1%bf%e7%bb%93%e6%9e%84%e4%bb%a5%e5%8f%8a%e9%9d%9e%e6%9b%bc%e5%93%88%e9%a1%bf%e7%bb%93%e6%9e%84&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h2&gt;&#xA;&lt;p&gt;总体布线的布线算法主要基于&lt;strong&gt;曼哈顿结构以及非曼哈顿结构&lt;/strong&gt;两种，非曼哈顿结构因其更强的布线优化能力受到越来越多研究人员的关注。布线互连结构可分为曼哈顿结构和非曼哈顿结构。曼哈顿结构的布线方向只能是&lt;strong&gt;水平走线和垂直走&lt;/strong&gt;线两种,而非曼哈顿结构的布线方向则更为多样化,主要包括走线方向为 **0°、90°和士45°**的X结构以及走线方向为 &lt;strong&gt;0°、60°和 120°&lt;strong&gt;的Y结构。随着系统级芯片(System-on-a-Chip,SoC)设计概念的出现和&lt;/strong&gt;制造工艺的不断发展&lt;/strong&gt;,**互连线的延迟对 VLSI设计的影响越来越大,同时互连线的不断增长会降低芯片的速度,造成过高的功耗以及增大噪声,**这要求更有效的互连线线长优化和更强的电路性能。但基于曼哈顿结构的相关物理设计阶段在优化互连线线长时限制了相关策略的优化能力。为优化芯片的整体性能,相关研究人员开始尝试基于非曼哈顿结构的布线。&lt;/p&gt;&#xA;&lt;p&gt;非曼哈顿结构的数学基础是&lt;strong&gt;λ-几何学理论&lt;/strong&gt;&lt;/p&gt;&#xA;&lt;blockquote&gt;&#xA;&lt;p&gt;(1)当λ=2时,布线的方向为ix/2,走线方向包括 0°和 90°,对应传统的曼哈顿结构,亦称为直角结构。&#xA;(2)当λ=3时,布线的方向为 iπ/3,走线方向包括 0°、60°和120°,称为Y结构。&#xA;(3)当λ=4时,布线的方向为 i/4,走线方向包括0°、90°和士45°,称为&lt;strong&gt;X结构。已经得到工艺支持&lt;/strong&gt;&lt;/p&gt;&#xA;&lt;/blockquote&gt;&#xA;&lt;h1 id=&#34;意义&#34;&gt;&#xA;  意义&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#%e6%84%8f%e4%b9%89&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h1&gt;&#xA;&lt;p&gt;物理设计过程是EDA的主要处理对象，是&lt;strong&gt;人工最易出错&lt;/strong&gt;的&lt;/p&gt;&#xA;&lt;p&gt;当前,超大规模集成电路(Very Large Scale Integration Circuit,VLSI)设计在许多高科技电子电路的发展中起着至关重要的作用。当前集成电路(IntegratedCircuit,IC)产业向超深亚微米工艺不断推进,芯片的集成度进一步提高,一块芯片上所能集成的电路元件越来越多,VLSI是将数百万个品体管集成到单个芯片中形成 IC 的过程。这一市场趋势对**物理设计(Physical Design,PD)和物理验证(Physical Verification,PV)**提出了许多挑战。以 VLSI为基础的电子信息产业的发展,对我国国民经济的发展、产业技术创新能力的提高以及现代国防建设都具有极其重要的意义。&lt;/p&gt;&#xA;&lt;p&gt;物理设计是VLSI构建流程中最为耗时的,其设计好坏将影响芯片的最终性能,包括时延特性,电能消耗、电路稳定性等。&lt;/p&gt;&#xA;&lt;p&gt;近年来 ，集成电路领域发展越来越迅猛 ，晶体管数量随集成电路制造⼯艺发展逐年增加 ，芯片内包含的逻辑门数量急剧提升 ，这给集成电路设计带来了巨大的难题。由于超大规模集成电路（very-largescale integration circuit，VLSI）逻辑的高度复杂性 ，其物理设计往往需要使用计算机辅助设计⼯具来完成。这就向电子设计自动化（electronic design automation，EDA）⼯具提出了严峻挑战&lt;/p&gt;</description>
    </item>
    <item>
      <title></title>
      <link>http://localhost:1313/zh/docs/Digtal/Routing/routing2/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      <guid>http://localhost:1313/zh/docs/Digtal/Routing/routing2/</guid>
      <description>&lt;h1 id=&#34;简介&#34;&gt;&#xA;  简介&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#%e7%ae%80%e4%bb%8b&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h1&gt;&#xA;&lt;h2 id=&#34;gr--dr&#34;&gt;&#xA;  GR &amp;amp; DR&#xA;  &lt;a class=&#34;anchor&#34; href=&#34;#gr--dr&#34;&gt;#&lt;/a&gt;&#xA;&lt;/h2&gt;&#xA;&lt;p&gt;Routing is a critical yet complex phase in the implementation process of integrated circuits (ICs), often necessitating considerable time and effort. Given its complexity, the routing process is typically divided into two stages: global routing and detailed routing. &lt;code&gt;Global routing&lt;/code&gt;, the initial stage, establishes coarse-grained wire paths for signal nets, thereby providing valuable &lt;strong&gt;guidance&lt;/strong&gt; for the subsequent detailed routing stage, enhancing its efficiency. &lt;code&gt;Detailed routing&lt;/code&gt;, on the other hand, focuses on identifying valid physical paths, primarily within the routing guides set by global routing, while taking into account design rule constraints&lt;/p&gt;</description>
    </item>
  </channel>
</rss>
