[*]
[*] GTKWave Analyzer v3.4.0 (w)1999-2022 BSI
[*] Sat Jul  2 10:48:47 2022
[*]
[dumpfile] "/home/angelo/Documents/RISC-V/test/wave.vcd"
[dumpfile_mtime] "Sat Jul  2 10:48:09 2022"
[dumpfile_size] 216914
[savefile] "/home/angelo/Documents/RISC-V/test/wave.gtkw"
[timestart] 1226000
[size] 1848 1126
[pos] -1 -1
*-14.905253 1282900 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] rv32i_soc_TB.
[treeopen] rv32i_soc_TB.uut.
[treeopen] rv32i_soc_TB.uut.m0.
[treeopen] rv32i_soc_TB.uut.m0.m2.
[treeopen] rv32i_soc_TB.uut.m0.m3.
[treeopen] rv32i_soc_TB.uut.m0.m5.
[treeopen] rv32i_soc_TB.uut.m1.
[sst_width] 297
[signals_width] 330
[sst_expanded] 1
[sst_vpaned_height] 299
@28
rv32i_soc_TB.clk
rv32i_soc_TB.rst_n
@200
-
-Core Interface
@c00022
rv32i_soc_TB.uut.m0.o_iaddr[31:0]
@28
(0)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(1)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(2)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(3)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(4)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(5)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(6)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(7)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(8)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(9)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(10)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(11)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(12)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(13)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(14)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(15)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(16)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(17)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(18)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(19)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(20)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(21)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(22)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(23)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(24)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(25)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(26)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(27)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(28)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(29)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(30)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
(31)rv32i_soc_TB.uut.m0.o_iaddr[31:0]
@1401200
-group_end
@c00022
rv32i_soc_TB.uut.m0.i_inst[31:0]
@28
(0)rv32i_soc_TB.uut.m0.i_inst[31:0]
(1)rv32i_soc_TB.uut.m0.i_inst[31:0]
(2)rv32i_soc_TB.uut.m0.i_inst[31:0]
(3)rv32i_soc_TB.uut.m0.i_inst[31:0]
(4)rv32i_soc_TB.uut.m0.i_inst[31:0]
(5)rv32i_soc_TB.uut.m0.i_inst[31:0]
(6)rv32i_soc_TB.uut.m0.i_inst[31:0]
(7)rv32i_soc_TB.uut.m0.i_inst[31:0]
(8)rv32i_soc_TB.uut.m0.i_inst[31:0]
(9)rv32i_soc_TB.uut.m0.i_inst[31:0]
(10)rv32i_soc_TB.uut.m0.i_inst[31:0]
(11)rv32i_soc_TB.uut.m0.i_inst[31:0]
(12)rv32i_soc_TB.uut.m0.i_inst[31:0]
(13)rv32i_soc_TB.uut.m0.i_inst[31:0]
(14)rv32i_soc_TB.uut.m0.i_inst[31:0]
(15)rv32i_soc_TB.uut.m0.i_inst[31:0]
(16)rv32i_soc_TB.uut.m0.i_inst[31:0]
(17)rv32i_soc_TB.uut.m0.i_inst[31:0]
(18)rv32i_soc_TB.uut.m0.i_inst[31:0]
(19)rv32i_soc_TB.uut.m0.i_inst[31:0]
(20)rv32i_soc_TB.uut.m0.i_inst[31:0]
(21)rv32i_soc_TB.uut.m0.i_inst[31:0]
(22)rv32i_soc_TB.uut.m0.i_inst[31:0]
(23)rv32i_soc_TB.uut.m0.i_inst[31:0]
(24)rv32i_soc_TB.uut.m0.i_inst[31:0]
(25)rv32i_soc_TB.uut.m0.i_inst[31:0]
(26)rv32i_soc_TB.uut.m0.i_inst[31:0]
(27)rv32i_soc_TB.uut.m0.i_inst[31:0]
(28)rv32i_soc_TB.uut.m0.i_inst[31:0]
(29)rv32i_soc_TB.uut.m0.i_inst[31:0]
(30)rv32i_soc_TB.uut.m0.i_inst[31:0]
(31)rv32i_soc_TB.uut.m0.i_inst[31:0]
@1401200
-group_end
@c00022
rv32i_soc_TB.uut.m0.o_daddr[31:0]
@28
(0)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(1)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(2)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(3)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(4)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(5)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(6)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(7)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(8)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(9)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(10)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(11)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(12)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(13)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(14)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(15)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(16)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(17)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(18)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(19)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(20)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(21)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(22)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(23)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(24)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(25)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(26)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(27)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(28)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(29)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(30)rv32i_soc_TB.uut.m0.o_daddr[31:0]
(31)rv32i_soc_TB.uut.m0.o_daddr[31:0]
@1401200
-group_end
@22
rv32i_soc_TB.uut.m0.i_din[31:0]
rv32i_soc_TB.uut.m0.o_dout[31:0]
rv32i_soc_TB.uut.m0.o_wr_mask[3:0]
@28
rv32i_soc_TB.uut.m0.o_wr_en
@200
-
-Core Registers
@28
rv32i_soc_TB.uut.m0.m1.i_flush
@c00028
rv32i_soc_TB.uut.m0.stall[4:0]
@28
(0)rv32i_soc_TB.uut.m0.stall[4:0]
(1)rv32i_soc_TB.uut.m0.stall[4:0]
(2)rv32i_soc_TB.uut.m0.stall[4:0]
(3)rv32i_soc_TB.uut.m0.stall[4:0]
(4)rv32i_soc_TB.uut.m0.stall[4:0]
@1401200
-group_end
@28
rv32i_soc_TB.uut.m0.fetch_ce
rv32i_soc_TB.uut.m0.decoder_ce
rv32i_soc_TB.uut.m0.alu_ce
rv32i_soc_TB.uut.m0.memoryaccess_ce
rv32i_soc_TB.uut.m0.writeback_ce
rv32i_soc_TB.uut.m0.alu_change_pc
@22
rv32i_soc_TB.uut.m0.alu_next_pc[31:0]
@28
rv32i_soc_TB.uut.m0.writeback_change_pc
@22
rv32i_soc_TB.uut.m0.writeback_next_pc[31:0]
@200
-
-Decoder Outputs
@22
rv32i_soc_TB.uut.m0.decoder_rs1_addr[4:0]
rv32i_soc_TB.uut.m0.decoder_rs2_addr[4:0]
rv32i_soc_TB.uut.m0.rs1_orig[31:0]
rv32i_soc_TB.uut.m0.rs2_orig[31:0]
rv32i_soc_TB.uut.m0.m2.o_rd_addr[4:0]
@c00022
rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
@28
(0)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(1)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(2)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(3)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(4)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(5)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(6)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(7)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(8)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(9)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
(10)rv32i_soc_TB.uut.m0.decoder_opcode[10:0]
@1401200
-group_end
@c00022
rv32i_soc_TB.uut.m0.decoder_alu[13:0]
@28
(0)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(1)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(2)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(3)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(4)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(5)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(6)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(7)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(8)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(9)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(10)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(11)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(12)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
(13)rv32i_soc_TB.uut.m0.decoder_alu[13:0]
@1401200
-group_end
@22
rv32i_soc_TB.uut.m0.decoder_exception[3:0]
@29
rv32i_soc_TB.uut.m0.m6.o_go_to_trap_q
@28
rv32i_soc_TB.uut.m0.m2.valid_opcode
rv32i_soc_TB.uut.m0.m2.illegal_shift
@200
-
-ALU
@22
rv32i_soc_TB.uut.m0.rs1[31:0]
rv32i_soc_TB.uut.m0.rs2[31:0]
rv32i_soc_TB.uut.m0.m3.a[31:0]
rv32i_soc_TB.uut.m0.m3.b[31:0]
@420
rv32i_soc_TB.uut.m0.m3.o_y[31:0]
@200
-
-WriteBack
@22
rv32i_soc_TB.uut.m0.m5.i_pc[31:0]
@28
rv32i_soc_TB.uut.m0.m5.o_change_pc
@22
rv32i_soc_TB.uut.m0.m5.o_next_pc[31:0]
@28
rv32i_soc_TB.uut.m0.m5.o_wr_rd
@22
rv32i_soc_TB.uut.m0.m5.o_rd_addr[4:0]
@420
rv32i_soc_TB.uut.m0.m5.o_rd[31:0]
@200
-
-Basereg
@22
rv32i_soc_TB.uut.m0.m0.\base_regfile[1][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[2][31:0]
@24
rv32i_soc_TB.uut.m0.m0.\base_regfile[3][31:0]
@22
rv32i_soc_TB.uut.m0.m0.\base_regfile[4][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[5][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[6][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[7][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[8][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[9][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[10][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[11][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[12][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[13][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[14][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[15][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[16][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[17][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[18][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[19][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[20][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[21][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[22][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[23][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[24][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[25][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[26][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[27][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[28][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[29][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[30][31:0]
rv32i_soc_TB.uut.m0.m0.\base_regfile[31][31:0]
[pattern_trace] 1
[pattern_trace] 0
