<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:11.3511</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0019394</applicationNumber><claimCount>61</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전원 공급 회로, 반도체 장치 및 전자 장치</inventionTitle><inventionTitleEng>POWER SUPPLY CIRCUIT, SEMICONDUCTOR DEVICE AND ELECTRONIC  DEVICE</inventionTitleEng><openDate>2025.08.18</openDate><openNumber>10-2025-0123351</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 5/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/64</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 메모리와 전원 공급 회로가 배치된 반도체 패키지를 포함하는 스토리지 장치를 제공할 수 있다. 반도체 패키지에 포함된 전원 공급 회로가 외부 구동 전압의 공급 여부에 따라 내부 구동 전압의 공급을 제어하며, 메모리의 동작 상태에 따라 내부 구동 전압의 공급을 조절하여 반도체 패키지의 구동을 위한 전압 공급의 효율을 개선할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 패키지 볼들을 포함하는 패키지 기판;상기 복수의 패키지 볼들 중 제1 구동 전압 패키지 볼과 제1 외부 전압 배선을 통해 전기적으로 연결된 적어도 하나의 메모리; 및상기 제1 구동 전압 패키지 볼과 상기 제1 외부 전압 배선을 통해 전기적으로 연결되고, 상기 적어도 하나의 메모리와 제1 내부 전압 배선을 통해 전기적으로 연결되며, 상기 제1 구동 전압 패키지 볼의 전압 레벨에 따라 상기 제1 내부 전압 배선의 전압 상태를 조절하는 전원 공급 회로를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 전원 공급 회로는,제1 내부 구동 전압을 생성하고 상기 제1 구동 전압 패키지 볼의 상기 전압 레벨이 상기 제1 내부 구동 전압의 레벨 이상이면 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 전원 공급 회로는,상기 제1 구동 전압 패키지 볼의 상기 전압 레벨이 기준 레벨 이상이면 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 내부 전압 배선은 하이 임피던스 상태이고, 상기 제1 외부 전압 배선을 통해 제1 외부 구동 전압이 상기 적어도 하나의 메모리로 공급되는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 전원 공급 회로는,제1 내부 구동 전압을 생성하고 상기 제1 구동 전압 패키지 볼의 상기 전압 레벨이 상기 제1 내부 구동 전압의 레벨보다 작으면 상기 제1 내부 구동 전압을 상기 제1 내부 전압 배선으로 출력하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 전원 공급 회로는,상기 제1 구동 전압 패키지 볼의 상기 전압 레벨이 기준 레벨보다 작으면 내부에서 생성된 제1 내부 구동 전압을 상기 제1 내부 전압 배선으로 출력하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 전원 공급 회로에서 생성된 제1 내부 구동 전압이 상기 제1 내부 전압 배선으로 공급되는 동안 상기 제1 내부 전압 배선의 전압 레벨은 상기 제1 외부 전압 배선의 전압 레벨보다 높은 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 전원 공급 회로는,상기 복수의 패키지 볼들 중 제2 구동 전압 패키지 볼과 제2 외부 전압 배선을 통해 전기적으로 연결되고, 상기 제2 외부 전압 배선을 통해 수신하는 제2 외부 구동 전압을 이용하여 상기 제1 내부 전압 배선으로 공급되는 제1 내부 구동 전압을 생성하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 전원 공급 회로는,상기 제2 외부 구동 전압의 전압 레벨을 높여 상기 제1 내부 구동 전압을 생성하고, 상기 제2 외부 구동 전압의 상기 전압 레벨을 낮춰 제2 내부 구동 전압을 생성하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 전원 공급 회로는,상기 적어도 하나의 메모리와 전기적으로 연결되고, 상기 제2 외부 전압 배선과 전기적으로 분리된 제2 내부 전압 배선을 통해 상기 제2 내부 구동 전압을 공급하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 전원 공급 회로는,외부로부터 전원 온 신호 또는 동작 인에이블 신호를 수신하면 기 설정된 시간 동안 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 외부 전압 배선은 상기 제1 내부 전압 배선과 전기적으로 연결된 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 외부 전압 배선이 상기 적어도 하나의 메모리와 연결된 부분은 상기 제1 내부 전압 배선이 상기 적어도 하나의 메모리와 연결된 부분과 일체인 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 외부 전압 배선이 상기 전원 공급 회로와 연결된 지점은 상기 제1 외부 전압 배선이 상기 제1 구동 전압 패키지 볼과 연결된 지점과 상기 제1 외부 전압 배선이 상기 적어도 하나의 메모리와 연결된 지점 사이에 위치하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 제1 내부 전압 배선을 통해 출력된 전압은 상기 제1 외부 전압 배선을 통해 상기 전원 공급 회로로 피드백되는 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 전원 공급 회로는,제1 내부 구동 전압을 생성하는 전압 생성 회로; 및상기 제1 내부 구동 전압과 상기 제1 외부 전압 배선을 통해 입력되는 전압을 비교하고, 출력 전압을 결정하는 비교기를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 전원 공급 회로는,상기 적어도 하나의 메모리로부터 동작 준비 신호를 수신하고, 상기 동작 준비 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 제1 내부 구동 전압의 생성 또는 출력을 중지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 반도체 패키지; 및상기 반도체 패키지에 포함된 패키지 볼을 통해 외부 구동 전압을 공급하는 전원 관리 회로를 포함하고,상기 반도체 패키지는,적어도 하나의 메모리;상기 적어도 하나의 메모리로 내부 구동 전압을 공급하는 전원 공급 회로; 및상기 적어도 하나의 메모리 및 상기 전원 공급 회로와 전기적으로 연결되고, 상기 전원 관리 회로와 전기적으로 분리된 패키지 볼과 전기적으로 연결된 제1 외부 전압 배선을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 반도체 패키지는,상기 적어도 하나의 메모리와 상기 전원 공급 회로 사이에 전기적으로 연결되고, 상기 제1 외부 전압 배선과 전기적으로 연결된 제1 내부 전압 배선을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 전원 공급 회로는,외부로부터 전원 온 신호 또는 동작 인에이블 신호를 수신하면 기 설정된 시간 동안 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 전자 장치.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,상기 제1 내부 전압 배선이 상기 적어도 하나의 메모리와 연결된 지점은 상기 제1 외부 전압 배선이 상기 적어도 하나의 메모리와 연결된 지점과 동일한 전자 장치.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서,상기 제1 내부 전압 배선을 통해 제1 내부 구동 전압이 공급되고, 상기 제1 내부 구동 전압은 상기 제1 외부 전압 배선을 통해 상기 전원 공급 회로로 피드백되는 전자 장치.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 전원 공급 회로는,상기 제1 외부 전압 배선을 통해 상기 전원 공급 회로로 피드백된 전압 레벨이 상기 제1 내부 구동 전압의 레벨 이하이면 상기 제1 내부 구동 전압의 출력을 유지하는 전자 장치.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서,상기 반도체 패키지는,상기 전원 관리 회로와 전기적으로 연결된 패키지 볼과 전기적으로 연결되고, 상기 전원 공급 회로와 전기적으로 연결되며, 상기 적어도 하나의 메모리와 전기적으로 분리된 제2 외부 전압 배선을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 전원 공급 회로는,상기 제2 외부 전압 배선을 통해 제2 외부 구동 전압을 수신하고, 상기 제2 외부 구동 전압의 레벨을 조절하여 상기 제1 내부 구동 전압을 출력하는 전자 장치.</claim></claimInfo><claimInfo><claim>26. 제22항에 있어서,상기 전원 공급 회로는,상기 적어도 하나의 메모리로부터 동작 준비 신호를 수신하고, 상기 동작 준비 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 제1 내부 구동 전압의 출력을 중지하는 전자 장치.</claim></claimInfo><claimInfo><claim>27. 반도체 패키지; 및상기 반도체 패키지에 포함된 패키지 볼을 통해 외부 구동 전압을 공급하는 전원 관리 회로를 포함하고,상기 반도체 패키지는,적어도 하나의 메모리;상기 적어도 하나의 메모리로 내부 구동 전압을 공급하는 전원 공급 회로;상기 전원 관리 회로와 전기적으로 연결된 패키지 볼과 상기 적어도 하나의 메모리 사이에 전기적으로 연결되고, 상기 전원 공급 회로와 전기적으로 연결된 제1 외부 전압 배선; 및상기 전원 공급 회로와 상기 적어도 하나의 메모리 사이에 전기적으로 연결된 제1 내부 전압 배선을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 제1 외부 전압 배선은 상기 제1 내부 전압 배선과 상기 전원 공급 회로의 외부에서 전기적으로 연결된 전자 장치.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서,상기 제1 외부 전압 배선을 통해 제1 외부 구동 전압이 상기 적어도 하나의 메모리로 공급되는 동안 상기 제1 내부 전압 배선은 하이 임피던스 상태인 전자 장치.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 제1 외부 구동 전압이 상기 적어도 하나의 메모리로 공급되기 전 기 설정된 시간 동안 상기 제1 내부 전압 배선은 하이 임피던스 상태인 전자 장치.</claim></claimInfo><claimInfo><claim>31. 제27항에 있어서,상기 반도체 패키지는,상기 전원 공급 회로와 상기 적어도 하나의 메모리 사이에 전기적으로 연결된 제2 내부 전압 배선을 더 포함하고,상기 제1 내부 전압 배선이 하이 임피던스 상태인 기간의 적어도 일부 기간에 상기 제2 내부 전압 배선을 통해 제2 내부 구동 전압이 공급되는 전자 장치.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,상기 반도체 패키지는,상기 전원 관리 회로와 전기적으로 연결된 패키지 볼과 상기 전원 공급 회로 사이에 전기적으로 연결된 제2 외부 전압 배선을 포함하고,상기 제2 내부 구동 전압은 상기 제2 외부 전압 배선을 통해 공급된 제2 외부 구동 전압을 이용하여 생성된 전자 장치.</claim></claimInfo><claimInfo><claim>33. 제1 내부 구동 전압을 생성하는 전압 생성부; 및제1 외부 전압 배선 및 제1 내부 전압 배선과 전기적으로 연결되고, 상기 제1 외부 전압 배선의 전압 레벨과 상기 제1 내부 구동 전압의 레벨을 비교하며, 상기 제1 외부 전압 배선의 상기 전압 레벨이 상기 제1 내부 구동 전압의 상기 레벨 이상이면 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 전압 출력부를 포함하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>34. 제33항에 있어서,상기 전압 출력부는,상기 제1 외부 전압 배선의 상기 전압 레벨이 상기 제1 내부 구동 전압의 상기 레벨보다 작으면 상기 제1 내부 구동 전압을 상기 제1 내부 전압 배선으로 출력하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,외부로부터 수신하는 동작 준비 신호의 레벨이 제1 레벨에서 제2 레벨로 변경하면 동작하는 카운터를 더 포함하고,상기 동작 준비 신호의 레벨이 상기 제2 레벨에서 상기 제1 레벨로 변경하기 전에 상기 카운터에 의한 카운팅 값이 기 설정된 목표 값이 되면 상기 제1 내부 구동 전압의 생성 또는 출력을 중지하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>36. 제33항에 있어서,상기 전압 출력부는,외부로부터 전원 온 신호 또는 동작 인에이블 신호를 수신하면 기 설정된 시간 동안 상기 제1 내부 전압 배선을 하이 임피던스 상태로 설정하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>37. 제33항에 있어서,상기 전압 생성부는,상기 제1 외부 전압 배선과 상이한 제2 외부 전압 배선을 통해 제2 외부 구동 전압을 수신하고 상기 제2 외부 구동 전압을 이용하여 상기 제1 내부 구동 전압을 생성하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>38. 제33항에 있어서,상기 제1 외부 전압 배선과 상기 제1 내부 전압 배선은 외부에서 서로 전기적으로 연결된 전원 공급 회로.</claim></claimInfo><claimInfo><claim>39. 적어도 하나의 메모리;상기 적어도 하나의 메모리의 동작을 제어하는 컨트롤러; 및상기 적어도 하나의 메모리 및 상기 컨트롤러로 내부 구동 전압을 공급하는 전원 공급 회로를 포함하고,상기 전원 공급 회로는,상기 적어도 하나의 메모리 또는 상기 컨트롤러의 적어도 하나로부터 수신하는 동작 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 내부 구동 전압의 생성 또는 출력을 중지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서,상기 전원 공급 회로는,상기 제1 레벨의 상기 동작 신호를 수신하면 상기 내부 구동 전압의 생성을 시작하는 반도체 장치.</claim></claimInfo><claimInfo><claim>41. 제39항에 있어서,상기 전원 공급 회로는,상기 기 설정된 시간이 경과하기 전 상기 동작 신호의 상기 레벨이 상기 제2 레벨에서 상기 제1 레벨로 변경되면 상기 내부 구동 전압의 상기 생성 또는 상기 출력을 유지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>42. 제39항에 있어서,상기 전원 공급 회로는,상기 동작 신호에 기초하여 동작하는 카운터를 더 포함하고, 상기 동작 신호를 수신하면 상기 카운터에 의한 카운팅 값을 기준 값으로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>43. 제42항에 있어서,상기 전원 공급 회로는,상기 동작 신호의 상기 레벨이 상기 제1 레벨인 기간 동안 상기 카운터에 의한 상기 카운팅 값을 상기 기준 값으로 유지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>44. 제42항에 있어서,상기 전원 공급 회로는,상기 동작 신호의 상기 레벨이 상기 제2 레벨로 변경되면 상기 카운터에 의한 카운팅 동작을 시작하고, 상기 카운터에 의한 상기 카운팅 값이 기 설정된 목표 값에 도달하면 상기 내부 구동 전압의 상기 생성 또는 상기 출력을 중지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>45. 제44항에 있어서,상기 기 설정된 목표 값은 상기 적어도 하나의 메모리에 대한 소거 동작에 따른 지연 값 이상인 반도체 장치.</claim></claimInfo><claimInfo><claim>46. 제42항에 있어서,상기 전원 공급 회로는,상기 동작 신호의 상기 레벨이 상기 제2 레벨에서 상기 제1 레벨로 변경되면 상기 카운터에 의한 상기 카운팅 값을 다시 상기 기준 값으로 설정하는 반도체 장치.</claim></claimInfo><claimInfo><claim>47. 적어도 하나의 메모리; 및상기 적어도 하나의 메모리로 내부 구동 전압을 공급하고, 상기 적어도 하나의 메모리로부터 동작 준비 신호를 수신하며, 상기 동작 준비 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 내부 구동 전압의 생성 또는 출력을 중지하는 전원 공급 회로를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>48. 제47항에 있어서,상기 적어도 하나의 메모리와 상기 전원 공급 회로가 배치되고, 복수의 패키지 볼들을 포함하는 패키지 기판을 더 포함하고,상기 전원 공급 회로는,상기 복수의 패키지 볼들 중 제1 구동 전압 패키지 볼과 전기적으로 연결된 제1 외부 전압 배선과 전기적으로 연결되고, 제2 구동 전압 패키지 볼과 전기적으로 연결된 제2 외부 전압 배선과 전기적으로 연결되며, 상기 제2 외부 전압 배선을 통해 입력되는 외부 구동 전압을 이용하여 상기 내부 구동 전압을 생성하는 반도체 장치.</claim></claimInfo><claimInfo><claim>49. 제48항에 있어서,상기 제2 구동 전압 패키지 볼은 외부에 위치하는 전원 관리 회로와 전기적으로 연결되고, 상기 제1 구동 전압 패키지 볼은 상기 전원 관리 회로와 전기적으로 분리된 반도체 장치.</claim></claimInfo><claimInfo><claim>50. 제48항에 있어서,상기 제1 외부 전압 배선은 상기 전원 공급 회로와 상기 적어도 하나의 메모리 사이를 연결하고 상기 내부 구동 전압이 공급되는 제1 내부 전압 배선과 전기적으로 연결된 반도체 장치.</claim></claimInfo><claimInfo><claim>51. 제50항에 있어서,상기 제1 내부 전압 배선은 외부로부터 전원 온 신호를 수신하면 하이 임피던스 상태로 설정되고, 상기 제1 레벨의 상기 동작 준비 신호를 수신하면 상기 제1 내부 전압 배선의 전압 레벨이 상승하는 반도체 장치.</claim></claimInfo><claimInfo><claim>52. 반도체 패키지; 및상기 반도체 패키지로 외부 구동 전압을 공급하는 전원 관리 회로를 포함하고,상기 반도체 패키지는,적어도 하나의 메모리; 및상기 외부 구동 전압을 이용하여 내부 구동 전압을 생성하고, 상기 내부 구동 전압을 상기 적어도 하나의 메모리로 공급하며, 상기 적어도 하나의 메모리의 동작 상태에 기초하여 상기 적어도 하나의 메모리의 액티브 기간 이외의 적어도 일부 기간에 상기 내부 구동 전압의 생성 또는 출력을 중지하는 전원 공급 회로를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>53. 제52항에 있어서,상기 전원 공급 회로는,상기 반도체 패키지의 내부 또는 외부에 위치하는 컨트롤러로부터 수신하는 동작 인에이블 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 내부 구동 전압의 상기 생성 또는 상기 출력을 중지하는 전자 장치.</claim></claimInfo><claimInfo><claim>54. 제52항에 있어서,상기 전원 공급 회로는,상기 적어도 하나의 메모리로부터 수신하는 동작 준비 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 내부 구동 전압의 상기 생성 또는 상기 출력을 중지하는 전자 장치.</claim></claimInfo><claimInfo><claim>55. 제54항에 있어서,상기 기 설정된 시간은 상기 적어도 하나의 메모리에 대한 소거 동작에 따른 지연 시간 이상인 전자 장치.</claim></claimInfo><claimInfo><claim>56. 제52항에 있어서,상기 반도체 패키지는,상기 전원 관리 회로와 전기적으로 분리되고 상기 전원 공급 회로와 전기적으로 연결된 더미 패키지 볼을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>57. 제56항에 있어서,상기 더미 패키지 볼은 상기 적어도 하나의 메모리와 전기적으로 연결된 전자 장치.</claim></claimInfo><claimInfo><claim>58. 제57항에 있어서,상기 더미 패키지 볼은 상기 내부 구동 전압이 상기 적어도 하나의 메모리로 공급되는 배선과 전기적으로 연결된 전자 장치.</claim></claimInfo><claimInfo><claim>59. 외부 구동 전압을 이용하여 내부 구동 전압을 생성하는 전압 생성부; 및외부로부터 수신하는 동작 신호에 기초하여 상기 내부 구동 전압을 출력하고, 상기 동작 신호의 레벨이 제1 레벨에서 제2 레벨로 변경된 후 기 설정된 시간이 경과하면 상기 내부 구동 전압의 출력을 중지하는 전압 출력부를 포함하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>60. 제59항에 있어서,상기 전압 출력부는,상기 동작 신호를 반도체 다이로부터 수신하고, 상기 반도체 다이로 상기 내부 구동 전압을 공급하는 전원 공급 회로.</claim></claimInfo><claimInfo><claim>61. 제59항에 있어서,상기 전압 출력부는,제1 내부 구동 전압을 제1 반도체 다이로 출력하고, 제2 내부 구동 전압을 제2 반도체 다이로 출력하며, 상기 제2 반도체 다이로부터 수신하는 상기 동작 신호에 기초하여 상기 제1 내부 구동 전압의 출력을 제어하는 전원 공급 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>LEE, Dong Sop</engName><name>이동섭</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.08</receiptDate><receiptNumber>1-1-2024-0156561-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240019394.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9379d33ad6429f17c39b1366505c2896fa1a4bb9ad9ffa6c9852b1b9a8b0bd10f57203142ecaa0baaace31d5de7ff2b6ccbf9ae898f35a522d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa6469609a00e18b9001ae939b9aa426a1aa662e2ad0c8d7d7b4ce68154ded27e095e3865a5acdd3cc35feb53d5d8c5dc0833b68b927a3255</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>