TimeQuest Timing Analyzer report for ALU
Tue Nov 25 12:14:51 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Enable'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Hold: 'Enable'
 15. Slow Model Minimum Pulse Width: 'Enable'
 16. Slow Model Minimum Pulse Width: 'Clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Enable'
 27. Fast Model Setup: 'Clock'
 28. Fast Model Hold: 'Clock'
 29. Fast Model Hold: 'Enable'
 30. Fast Model Minimum Pulse Width: 'Enable'
 31. Fast Model Minimum Pulse Width: 'Clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; ALU                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }  ;
; Enable     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Enable } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 898.47 MHz ; 450.05 MHz      ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; Enable ; -4.370 ; -33.374       ;
; Clock  ; -0.113 ; -0.113        ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; Clock  ; -0.010 ; -0.090        ;
; Enable ; 1.630  ; 0.000         ;
+--------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; Enable ; -1.380 ; -1.380               ;
; Clock  ; -1.222 ; -26.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Enable'                                                                                                 ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.370 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.999      ;
; -4.352 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.983      ;
; -4.289 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.920      ;
; -4.265 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.896      ;
; -4.204 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.838      ;
; -4.182 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.821      ;
; -4.180 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.832      ;
; -4.173 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.802      ;
; -4.155 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.786      ;
; -4.147 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.817      ;
; -4.123 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.793      ;
; -4.106 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.776      ;
; -4.072 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.724      ;
; -4.048 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.700      ;
; -4.032 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.661      ;
; -4.021 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.652      ;
; -4.017 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.677      ;
; -4.016 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.086      ; 3.623      ;
; -4.007 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.641      ;
; -3.993 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.653      ;
; -3.985 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.624      ;
; -3.983 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.635      ;
; -3.967 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.601      ;
; -3.947 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.576      ;
; -3.943 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.577      ;
; -3.922 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.546      ;
; -3.909 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.579      ;
; -3.898 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.522      ;
; -3.890 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.519      ;
; -3.887 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.511      ;
; -3.880 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.519      ;
; -3.879 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.549      ;
; -3.874 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.534      ;
; -3.866 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 3.497      ;
; -3.856 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.495      ;
; -3.808 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.460      ;
; -3.804 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 3.456      ;
; -3.749 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.409      ;
; -3.728 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.362      ;
; -3.724 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.358      ;
; -3.702 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.341      ;
; -3.691 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 3.361      ;
; -3.690 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.314      ;
; -3.685 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 3.314      ;
; -3.677 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.337      ;
; -3.654 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.278      ;
; -3.640 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.088      ; 3.257      ;
; -3.627 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.287      ;
; -3.611 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 3.250      ;
; -3.580 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.240      ;
; -3.540 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.164      ;
; -3.518 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.109      ; 3.148      ;
; -3.511 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 3.171      ;
; -3.497 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.086      ; 3.104      ;
; -3.468 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 3.092      ;
; -3.405 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.340      ; 3.258      ;
; -3.395 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.025     ; 3.043      ;
; -3.371 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 3.005      ;
; -3.370 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.340      ; 3.223      ;
; -3.361 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.113      ; 2.995      ;
; -3.348 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.088      ; 2.965      ;
; -3.299 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.084      ; 2.901      ;
; -3.277 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.084      ; 2.879      ;
; -3.252 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.025     ; 2.900      ;
; -3.239 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.088      ; 2.856      ;
; -3.232 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.337      ; 3.124      ;
; -3.195 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.109      ; 2.825      ;
; -3.155 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.109      ; 2.785      ;
; -3.139 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.109      ; 2.769      ;
; -3.135 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.337      ; 3.027      ;
; -3.110 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.340      ; 2.963      ;
; -3.107 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.086      ; 2.714      ;
; -3.096 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.083      ; 2.734      ;
; -3.085 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.337      ; 2.977      ;
; -3.043 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 2.695      ;
; -3.032 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 2.671      ;
; -3.008 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 2.639      ;
; -2.993 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.118      ; 2.624      ;
; -2.926 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.337      ; 2.818      ;
; -2.918 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 2.542      ;
; -2.918 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.110      ; 2.557      ;
; -2.893 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.086      ; 2.500      ;
; -2.863 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.340      ; 2.716      ;
; -2.837 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 2.497      ;
; -2.830 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.088      ; 2.447      ;
; -2.814 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.105      ; 2.474      ;
; -2.792 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.083      ; 2.430      ;
; -2.768 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.025     ; 2.416      ;
; -2.761 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 2.390      ;
; -2.761 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.025     ; 2.409      ;
; -2.756 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.108      ; 2.385      ;
; -2.693 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 2.317      ;
; -2.687 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 2.357      ;
; -2.661 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.115      ; 2.331      ;
; -2.517 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; -0.021     ; 2.169      ;
; -2.393 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.106      ; 2.017      ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                    ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.113 ; machine:inst2|yfsm.s3 ; machine:inst2|yfsm.s4 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.149      ;
; 0.068  ; machine:inst2|yfsm.s2 ; machine:inst2|yfsm.s3 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.968      ;
; 0.072  ; machine:inst2|yfsm.s6 ; machine:inst2|yfsm.s7 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.964      ;
; 0.075  ; machine:inst2|yfsm.s1 ; machine:inst2|yfsm.s2 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.961      ;
; 0.082  ; machine:inst2|yfsm.s5 ; machine:inst2|yfsm.s6 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.083  ; machine:inst2|yfsm.s7 ; machine:inst2|yfsm.s8 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.953      ;
; 0.085  ; machine:inst2|yfsm.s4 ; machine:inst2|yfsm.s5 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.951      ;
; 0.215  ; machine:inst2|yfsm.s8 ; machine:inst2|yfsm.s0 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.821      ;
; 0.224  ; machine:inst2|yfsm.s0 ; machine:inst2|yfsm.s1 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.812      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.280  ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 0.500        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
; 0.780  ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 1.000        ; 2.625      ; 2.881      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                     ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.010 ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; -0.010 ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 0.000        ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.490  ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; -0.500       ; 2.625      ; 2.881      ;
; 0.546  ; machine:inst2|yfsm.s0 ; machine:inst2|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.555  ; machine:inst2|yfsm.s8 ; machine:inst2|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.821      ;
; 0.685  ; machine:inst2|yfsm.s4 ; machine:inst2|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.951      ;
; 0.687  ; machine:inst2|yfsm.s7 ; machine:inst2|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.953      ;
; 0.688  ; machine:inst2|yfsm.s5 ; machine:inst2|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.695  ; machine:inst2|yfsm.s1 ; machine:inst2|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.961      ;
; 0.698  ; machine:inst2|yfsm.s6 ; machine:inst2|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.964      ;
; 0.702  ; machine:inst2|yfsm.s2 ; machine:inst2|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.968      ;
; 0.883  ; machine:inst2|yfsm.s3 ; machine:inst2|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.149      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Enable'                                                                                                 ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.630 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.337      ; 1.467      ;
; 1.803 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 1.409      ;
; 1.828 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 1.434      ;
; 1.935 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.340      ; 1.775      ;
; 1.993 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 1.606      ;
; 2.075 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 1.688      ;
; 2.187 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 1.805      ;
; 2.220 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 1.835      ;
; 2.261 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 1.740      ;
; 2.262 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 1.872      ;
; 2.272 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 1.880      ;
; 2.327 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.025     ; 1.802      ;
; 2.343 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 1.822      ;
; 2.352 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.083      ; 1.935      ;
; 2.383 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 1.993      ;
; 2.445 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 2.051      ;
; 2.537 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.086      ; 2.123      ;
; 2.579 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.109      ; 2.188      ;
; 2.590 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 2.198      ;
; 2.626 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.088      ; 2.214      ;
; 2.652 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.257      ;
; 2.683 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.109      ; 2.292      ;
; 2.702 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 2.317      ;
; 2.710 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 2.328      ;
; 2.716 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 2.329      ;
; 2.721 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.086      ; 2.307      ;
; 2.735 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.340      ; 2.575      ;
; 2.761 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.337      ; 2.598      ;
; 2.777 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.382      ;
; 2.792 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.397      ;
; 2.812 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.025     ; 2.287      ;
; 2.847 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.083      ; 2.430      ;
; 2.859 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.088      ; 2.447      ;
; 2.876 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.340      ; 2.716      ;
; 2.880 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 2.495      ;
; 2.910 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.088      ; 2.498      ;
; 2.914 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.086      ; 2.500      ;
; 2.918 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.084      ; 2.502      ;
; 2.941 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.025     ; 2.416      ;
; 2.971 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 2.450      ;
; 2.980 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 2.590      ;
; 2.986 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 2.604      ;
; 3.016 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 2.629      ;
; 3.021 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 2.627      ;
; 3.027 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 2.642      ;
; 3.033 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.638      ;
; 3.104 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 2.710      ;
; 3.104 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 2.712      ;
; 3.113 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 2.592      ;
; 3.115 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 2.725      ;
; 3.119 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 2.732      ;
; 3.123 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.340      ; 2.963      ;
; 3.140 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.337      ; 2.977      ;
; 3.157 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 2.770      ;
; 3.160 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.109      ; 2.769      ;
; 3.168 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 2.783      ;
; 3.168 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 2.786      ;
; 3.175 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.780      ;
; 3.216 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.109      ; 2.825      ;
; 3.246 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 2.854      ;
; 3.247 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 2.857      ;
; 3.254 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 2.733      ;
; 3.265 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 2.871      ;
; 3.281 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 2.889      ;
; 3.283 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 2.898      ;
; 3.287 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.337      ; 3.124      ;
; 3.289 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 2.895      ;
; 3.309 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 2.927      ;
; 3.316 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 2.921      ;
; 3.317 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.084      ; 2.901      ;
; 3.387 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 2.995      ;
; 3.388 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 2.998      ;
; 3.389 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 3.007      ;
; 3.447 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 3.052      ;
; 3.451 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 2.930      ;
; 3.486 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 3.092      ;
; 3.496 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 3.101      ;
; 3.501 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 3.111      ;
; 3.518 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.086      ; 3.104      ;
; 3.558 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 3.164      ;
; 3.567 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 3.175      ;
; 3.568 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.025     ; 3.043      ;
; 3.583 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.106      ; 3.189      ;
; 3.607 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 3.222      ;
; 3.610 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 3.223      ;
; 3.635 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 3.240      ;
; 3.640 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.110      ; 3.250      ;
; 3.669 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.088      ; 3.257      ;
; 3.682 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.105      ; 3.287      ;
; 3.706 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.108      ; 3.314      ;
; 3.740 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 3.358      ;
; 3.746 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.115      ; 3.361      ;
; 3.749 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.113      ; 3.362      ;
; 3.842 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 3.321      ;
; 3.879 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.118      ; 3.497      ;
; 3.981 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; -0.021     ; 3.460      ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Enable'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Enable ; Rise       ; Enable                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[3]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[6]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[6]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[7]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[0]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[0]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[1]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[1]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[2]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[2]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[3]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[3]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[4]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[4]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[5]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[5]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[6]|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[6]|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[7]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[7]|datac   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s2|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s2|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s3|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s3|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s7|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s7|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s8|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s8|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[6]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 1.443  ; 1.443  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 1.149  ; 1.149  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.984  ; 0.984  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 5.349  ; 5.349  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 5.297  ; 5.297  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 5.298  ; 5.298  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 1.238  ; 1.238  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.393 ; -0.393 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.403 ; -0.403 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.926  ; 0.926  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.888  ; 0.888  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 1.238  ; 1.238  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 1.105  ; 1.105  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.694  ; 0.694  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.843  ; 0.843  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.220  ; 0.220  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.754 ; -0.754 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -1.213 ; -1.213 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -0.919 ; -0.919 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.754 ; -0.754 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -4.987 ; -4.987 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -5.119 ; -5.119 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -5.067 ; -5.067 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -5.068 ; -5.068 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -5.213 ; -5.213 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.633  ; 0.633  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.623  ; 0.623  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.633  ; 0.633  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.696 ; -0.696 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.658 ; -0.658 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -1.008 ; -1.008 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.875 ; -0.875 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.464 ; -0.464 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.613 ; -0.613 ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.010  ; 0.010  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; currentState[*]  ; Clock      ; 12.619 ; 12.619 ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 8.608  ; 8.608  ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 12.619 ; 12.619 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 11.195 ; 11.195 ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 9.615  ; 9.615  ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 13.818 ; 13.818 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 13.876 ; 13.876 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 13.537 ; 13.537 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 13.826 ; 13.826 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 6.685  ; 6.685  ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 13.966 ; 13.966 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 13.936 ; 13.936 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 13.936 ; 13.936 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 13.951 ; 13.951 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 13.951 ; 13.951 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 13.046 ; 13.046 ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 10.839 ; 10.839 ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 10.523 ; 10.523 ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 10.776 ; 10.776 ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 10.737 ; 10.737 ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 10.839 ; 10.839 ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 10.802 ; 10.802 ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 13.834 ; 13.834 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 13.883 ; 13.883 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 13.834 ; 13.834 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 13.582 ; 13.582 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 8.568  ; 8.568  ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 7.755  ; 7.755  ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 7.310  ; 7.310  ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 8.568  ; 8.568  ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 7.797  ; 7.797  ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 7.449  ; 7.449  ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 6.469  ; 6.469  ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 7.449  ; 7.449  ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 6.279  ; 6.279  ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 7.308  ; 7.308  ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 7.149  ; 7.149  ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 6.417  ; 6.417  ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 7.116  ; 7.116  ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 6.451  ; 6.451  ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 7.149  ; 7.149  ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 7.797  ; 7.797  ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 10.552 ; 10.552 ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 10.552 ; 10.552 ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 10.528 ; 10.528 ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 10.546 ; 10.546 ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 10.314 ; 10.314 ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 10.318 ; 10.318 ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 10.303 ; 10.303 ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 10.301 ; 10.301 ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 8.763  ; 8.763  ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 8.661  ; 8.661  ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 8.763  ; 8.763  ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 8.356  ; 8.356  ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 8.314  ; 8.314  ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 8.370  ; 8.370  ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 8.594  ; 8.594  ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 8.625  ; 8.625  ; Fall       ; Enable          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; currentState[*]  ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 7.651  ; 7.651  ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 11.970 ; 11.970 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 9.742  ; 9.742  ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 6.685  ; 6.685  ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 7.637  ; 7.637  ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 10.706 ; 10.706 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 10.719 ; 10.719 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 10.669 ; 10.669 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 10.432 ; 10.432 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 10.333 ; 10.333 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 10.320 ; 10.320 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 10.619 ; 10.619 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 6.685  ; 6.685  ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 10.442 ; 10.442 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 10.442 ; 10.442 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 10.442 ; 10.442 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 10.487 ; 10.487 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 10.752 ; 10.752 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 10.752 ; 10.752 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 10.457 ; 10.457 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 10.457 ; 10.457 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 10.752 ; 10.752 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 8.564  ; 8.564  ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 8.495  ; 8.495  ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 8.628  ; 8.628  ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 8.448  ; 8.448  ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 8.369  ; 8.369  ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 10.064 ; 10.064 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 10.705 ; 10.705 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 10.731 ; 10.731 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 10.064 ; 10.064 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 7.211  ; 7.211  ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 7.483  ; 7.483  ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 7.211  ; 7.211  ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 7.280  ; 7.280  ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 5.613  ; 5.613  ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 6.279  ; 6.279  ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 6.469  ; 6.469  ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 7.449  ; 7.449  ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 6.279  ; 6.279  ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 7.308  ; 7.308  ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 6.417  ; 6.417  ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 6.417  ; 6.417  ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 7.116  ; 7.116  ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 6.451  ; 6.451  ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 7.149  ; 7.149  ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 5.613  ; 5.613  ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 9.119  ; 9.119  ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 9.384  ; 9.384  ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 9.384  ; 9.384  ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 9.393  ; 9.393  ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 9.162  ; 9.162  ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 9.136  ; 9.136  ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 9.119  ; 9.119  ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 9.149  ; 9.149  ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 8.132  ; 8.132  ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 8.480  ; 8.480  ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 8.581  ; 8.581  ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 8.173  ; 8.173  ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 8.132  ; 8.132  ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 8.186  ; 8.186  ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 8.386  ; 8.386  ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 8.444  ; 8.444  ; Fall       ; Enable          ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; Enable ; -1.474 ; -11.192       ;
; Clock  ; 0.425  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; Clock  ; -0.045 ; -0.405        ;
; Enable ; 0.933  ; 0.000         ;
+--------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; Enable ; -1.380 ; -1.380               ;
; Clock  ; -1.222 ; -26.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Enable'                                                                                                 ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.474 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.749      ;
; -1.458 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.737      ;
; -1.458 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.737      ;
; -1.454 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.733      ;
; -1.415 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.706      ;
; -1.415 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.706      ;
; -1.406 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.685      ;
; -1.403 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.681      ;
; -1.396 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.679      ;
; -1.392 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.667      ;
; -1.372 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.651      ;
; -1.371 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.654      ;
; -1.371 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.654      ;
; -1.370 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.661      ;
; -1.337 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.621      ;
; -1.337 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.621      ;
; -1.329 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.604      ;
; -1.329 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.604      ;
; -1.328 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.156      ; 1.584      ;
; -1.328 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.606      ;
; -1.328 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.606      ;
; -1.324 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.603      ;
; -1.322 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.601      ;
; -1.321 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.599      ;
; -1.314 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.597      ;
; -1.303 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.575      ;
; -1.303 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.575      ;
; -1.290 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.569      ;
; -1.290 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.569      ;
; -1.288 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.579      ;
; -1.279 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.570      ;
; -1.271 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.546      ;
; -1.267 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.551      ;
; -1.264 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.536      ;
; -1.249 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.528      ;
; -1.244 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.527      ;
; -1.235 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.518      ;
; -1.203 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.482      ;
; -1.201 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.485      ;
; -1.200 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.491      ;
; -1.200 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.478      ;
; -1.199 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.477      ;
; -1.189 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.464      ;
; -1.185 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.469      ;
; -1.182 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.454      ;
; -1.178 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.457      ;
; -1.174 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.158      ; 1.434      ;
; -1.167 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.439      ;
; -1.155 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.439      ;
; -1.146 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.430      ;
; -1.128 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.156      ; 1.384      ;
; -1.119 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.169      ; 1.388      ;
; -1.111 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.395      ;
; -1.111 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.383      ;
; -1.095 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.367      ;
; -1.089 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.367      ;
; -1.066 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.178      ; 1.344      ;
; -1.055 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.116      ; 1.329      ;
; -1.054 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.158      ; 1.314      ;
; -1.051 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.273      ; 1.421      ;
; -1.051 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.158      ; 1.311      ;
; -1.048 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.155      ; 1.301      ;
; -1.040 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.273      ; 1.410      ;
; -1.024 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.155      ; 1.277      ;
; -1.002 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.271      ; 1.384      ;
; -1.000 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.116      ; 1.274      ;
; -0.978 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.169      ; 1.247      ;
; -0.975 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.169      ; 1.244      ;
; -0.963 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.156      ; 1.219      ;
; -0.957 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; 0.500        ; 0.169      ; 1.226      ;
; -0.956 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.271      ; 1.338      ;
; -0.941 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.154      ; 1.206      ;
; -0.934 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.271      ; 1.316      ;
; -0.934 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.213      ;
; -0.929 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.273      ; 1.299      ;
; -0.916 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 1.199      ;
; -0.907 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.186      ;
; -0.901 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.182      ; 1.180      ;
; -0.889 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.271      ; 1.271      ;
; -0.888 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.156      ; 1.144      ;
; -0.877 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.177      ; 1.156      ;
; -0.873 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.145      ;
; -0.863 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.147      ;
; -0.854 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; 0.500        ; 0.158      ; 1.114      ;
; -0.838 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.173      ; 1.122      ;
; -0.831 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.106      ;
; -0.827 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; 0.500        ; 0.154      ; 1.092      ;
; -0.819 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; 0.500        ; 0.273      ; 1.189      ;
; -0.816 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.116      ; 1.090      ;
; -0.813 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; 0.500        ; 0.175      ; 1.088      ;
; -0.797 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.116      ; 1.071      ;
; -0.777 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.068      ;
; -0.767 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 1.039      ;
; -0.763 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; 0.500        ; 0.180      ; 1.054      ;
; -0.689 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; 0.500        ; 0.125      ; 0.972      ;
; -0.648 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; 0.500        ; 0.174      ; 0.920      ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                   ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.425 ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.425 ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 0.500        ; 1.411      ; 1.518      ;
; 0.452 ; machine:inst2|yfsm.s3 ; machine:inst2|yfsm.s4 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.580      ;
; 0.532 ; machine:inst2|yfsm.s2 ; machine:inst2|yfsm.s3 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.500      ;
; 0.533 ; machine:inst2|yfsm.s6 ; machine:inst2|yfsm.s7 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.499      ;
; 0.537 ; machine:inst2|yfsm.s1 ; machine:inst2|yfsm.s2 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.495      ;
; 0.538 ; machine:inst2|yfsm.s5 ; machine:inst2|yfsm.s6 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.494      ;
; 0.540 ; machine:inst2|yfsm.s7 ; machine:inst2|yfsm.s8 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.492      ;
; 0.543 ; machine:inst2|yfsm.s4 ; machine:inst2|yfsm.s5 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.489      ;
; 0.603 ; machine:inst2|yfsm.s8 ; machine:inst2|yfsm.s0 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.429      ;
; 0.605 ; machine:inst2|yfsm.s0 ; machine:inst2|yfsm.s1 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.427      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
; 0.925 ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 1.000        ; 1.411      ; 1.518      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                     ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.045 ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; -0.045 ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; 0.000        ; 1.411      ; 1.518      ;
; 0.275  ; machine:inst2|yfsm.s0 ; machine:inst2|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.427      ;
; 0.277  ; machine:inst2|yfsm.s8 ; machine:inst2|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.429      ;
; 0.337  ; machine:inst2|yfsm.s4 ; machine:inst2|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.340  ; machine:inst2|yfsm.s7 ; machine:inst2|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.342  ; machine:inst2|yfsm.s5 ; machine:inst2|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.343  ; machine:inst2|yfsm.s1 ; machine:inst2|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.347  ; machine:inst2|yfsm.s6 ; machine:inst2|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.348  ; machine:inst2|yfsm.s2 ; machine:inst2|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.428  ; machine:inst2|yfsm.s3 ; machine:inst2|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s0 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s1 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s2 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s3 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s4 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s5 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s6 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s7 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
; 0.455  ; Enable                ; machine:inst2|yfsm.s8 ; Enable       ; Clock       ; -0.500       ; 1.411      ; 1.518      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Enable'                                                                                                 ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.933 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.271      ; 0.704      ;
; 0.979 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 0.653      ;
; 0.986 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 0.660      ;
; 1.062 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.273      ; 0.835      ;
; 1.064 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 0.742      ;
; 1.097 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 0.775      ;
; 1.156 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 0.838      ;
; 1.161 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 0.841      ;
; 1.173 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 0.798      ;
; 1.182 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 0.859      ;
; 1.192 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 0.867      ;
; 1.206 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 0.831      ;
; 1.222 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.116      ; 0.838      ;
; 1.225 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.154      ; 0.879      ;
; 1.248 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 0.925      ;
; 1.274 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 0.948      ;
; 1.306 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.156      ; 0.962      ;
; 1.332 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.169      ; 1.001      ;
; 1.341 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.158      ; 0.999      ;
; 1.341 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.014      ;
; 1.344 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.019      ;
; 1.369 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.049      ;
; 1.372 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.169      ; 1.041      ;
; 1.378 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.271      ; 1.149      ;
; 1.381 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.273      ; 1.154      ;
; 1.382 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.064      ;
; 1.392 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.070      ;
; 1.398 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.156      ; 1.054      ;
; 1.416 ; latch1:inst8|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.273      ; 1.189      ;
; 1.416 ; machine:inst2|yfsm.s7 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.089      ;
; 1.423 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.116      ; 1.039      ;
; 1.438 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.154      ; 1.092      ;
; 1.443 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.158      ; 1.101      ;
; 1.448 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.128      ;
; 1.453 ; machine:inst2|yfsm.s8 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.126      ;
; 1.456 ; latch1:inst1|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.158      ; 1.114      ;
; 1.469 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.094      ;
; 1.474 ; latch1:inst1|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.116      ; 1.090      ;
; 1.476 ; latch1:inst1|Q[3]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.155      ; 1.131      ;
; 1.486 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.163      ;
; 1.488 ; latch1:inst8|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.156      ; 1.144      ;
; 1.490 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.172      ;
; 1.491 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.165      ;
; 1.493 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.166      ;
; 1.495 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.173      ;
; 1.506 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.186      ;
; 1.526 ; latch1:inst1|Q[4]     ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.273      ; 1.299      ;
; 1.527 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.152      ;
; 1.537 ; machine:inst2|yfsm.s3 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.212      ;
; 1.540 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.214      ;
; 1.545 ; latch1:inst1|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.271      ; 1.316      ;
; 1.548 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.230      ;
; 1.550 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.227      ;
; 1.551 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.224      ;
; 1.557 ; latch1:inst8|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.169      ; 1.226      ;
; 1.558 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.236      ;
; 1.559 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.237      ;
; 1.569 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.249      ;
; 1.578 ; latch1:inst1|Q[6]     ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.169      ; 1.247      ;
; 1.590 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.215      ;
; 1.595 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.270      ;
; 1.596 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.273      ;
; 1.611 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.293      ;
; 1.613 ; latch1:inst8|Q[0]     ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.271      ; 1.384      ;
; 1.614 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.289      ;
; 1.614 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.287      ;
; 1.622 ; latch1:inst1|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.155      ; 1.277      ;
; 1.627 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.301      ;
; 1.627 ; machine:inst2|yfsm.s1 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.301      ;
; 1.644 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.324      ;
; 1.658 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.333      ;
; 1.659 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.336      ;
; 1.672 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.297      ;
; 1.676 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.349      ;
; 1.678 ; machine:inst2|yfsm.s2 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.360      ;
; 1.693 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.367      ;
; 1.709 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.382      ;
; 1.709 ; latch1:inst8|Q[7]     ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.383      ;
; 1.713 ; latch1:inst8|Q[2]     ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.116      ; 1.329      ;
; 1.723 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.400      ;
; 1.728 ; latch1:inst1|Q[1]     ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.156      ; 1.384      ;
; 1.732 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.407      ;
; 1.734 ; machine:inst2|yfsm.s6 ; ALU:inst4|Result[3] ; Clock        ; Enable      ; -0.500       ; 0.174      ; 1.408      ;
; 1.742 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.420      ;
; 1.754 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.434      ;
; 1.757 ; latch1:inst8|Q[3]     ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.430      ;
; 1.766 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[7] ; Clock        ; Enable      ; -0.500       ; 0.173      ; 1.439      ;
; 1.776 ; latch1:inst8|Q[5]     ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.158      ; 1.434      ;
; 1.780 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[1] ; Clock        ; Enable      ; -0.500       ; 0.177      ; 1.457      ;
; 1.789 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.471      ;
; 1.789 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[5] ; Clock        ; Enable      ; -0.500       ; 0.175      ; 1.464      ;
; 1.799 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[2] ; Clock        ; Enable      ; -0.500       ; 0.178      ; 1.477      ;
; 1.811 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[4] ; Clock        ; Enable      ; -0.500       ; 0.180      ; 1.491      ;
; 1.845 ; machine:inst2|yfsm.s5 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.470      ;
; 1.846 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[0] ; Clock        ; Enable      ; -0.500       ; 0.182      ; 1.528      ;
; 1.902 ; machine:inst2|yfsm.s4 ; ALU:inst4|Result[6] ; Clock        ; Enable      ; -0.500       ; 0.125      ; 1.527      ;
+-------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Enable'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Enable ; Rise       ; Enable                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[1]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[1]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[2]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[2]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[3]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[6]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[6]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Fall       ; ALU:inst4|Result[7]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; ALU:inst4|Result[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; Enable~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; Enable~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[0]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[0]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[1]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[1]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[2]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[2]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[3]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[3]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[4]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[4]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[5]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[5]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[6]|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[6]|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst4|Result[7]|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst4|Result[7]|datac   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst8|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst8|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; machine:inst2|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; machine:inst2|yfsm.s8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s2|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s2|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s3|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s3|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s4|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s5|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s6|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s7|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s7|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|yfsm.s8|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|yfsm.s8|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst8|Q[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst8|Q[6]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 3.173  ; 3.173  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.652  ; 0.652  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.553  ; 0.553  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.448  ; 0.448  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 3.072  ; 3.072  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 3.124  ; 3.124  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 3.068  ; 3.068  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 3.075  ; 3.075  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 3.173  ; 3.173  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.580  ; 0.580  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.278 ; -0.278 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.282 ; -0.282 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.439  ; 0.439  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.417  ; 0.417  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.580  ; 0.580  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 0.564  ; 0.564  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.314  ; 0.314  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.370  ; 0.370  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.075  ; 0.075  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -0.532 ; -0.532 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -0.433 ; -0.433 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -2.952 ; -2.952 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -3.004 ; -3.004 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -2.948 ; -2.948 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -2.955 ; -2.955 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -3.053 ; -3.053 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.402  ; 0.402  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.398  ; 0.398  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.402  ; 0.402  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.319 ; -0.319 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.297 ; -0.297 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.460 ; -0.460 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.444 ; -0.444 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.194 ; -0.194 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.250 ; -0.250 ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.045  ; 0.045  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; currentState[*]  ; Clock      ; 6.323 ; 6.323 ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 4.362 ; 4.362 ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 6.323 ; 6.323 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 5.744 ; 5.744 ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 6.891 ; 6.891 ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 4.770 ; 4.770 ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 6.891 ; 6.891 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 6.887 ; 6.887 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 6.759 ; 6.759 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 6.729 ; 6.729 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 6.731 ; 6.731 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 6.866 ; 6.866 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 3.515 ; 3.515 ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 6.961 ; 6.961 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 6.949 ; 6.949 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 6.919 ; 6.919 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 6.919 ; 6.919 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 6.961 ; 6.961 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 6.836 ; 6.836 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 6.836 ; 6.836 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 6.931 ; 6.931 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 6.931 ; 6.931 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 6.856 ; 6.856 ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 6.437 ; 6.437 ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 6.856 ; 6.856 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 6.856 ; 6.856 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 6.836 ; 6.836 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 5.378 ; 5.378 ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 5.371 ; 5.371 ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 5.365 ; 5.365 ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 6.896 ; 6.896 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 6.885 ; 6.885 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 6.893 ; 6.893 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 6.896 ; 6.896 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 6.867 ; 6.867 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 6.833 ; 6.833 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 6.896 ; 6.896 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 6.752 ; 6.752 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 3.976 ; 3.976 ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 3.808 ; 3.808 ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 4.345 ; 4.345 ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 3.966 ; 3.966 ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 3.965 ; 3.965 ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 3.506 ; 3.506 ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 3.965 ; 3.965 ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 3.403 ; 3.403 ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 3.918 ; 3.918 ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 3.819 ; 3.819 ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 3.493 ; 3.493 ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 3.807 ; 3.807 ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 3.502 ; 3.502 ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 3.819 ; 3.819 ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 3.966 ; 3.966 ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 5.506 ; 5.506 ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 5.506 ; 5.506 ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 5.480 ; 5.480 ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 5.502 ; 5.502 ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 5.396 ; 5.396 ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 5.400 ; 5.400 ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 5.390 ; 5.390 ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 5.385 ; 5.385 ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 4.622 ; 4.622 ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 4.568 ; 4.568 ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 4.622 ; 4.622 ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 4.389 ; 4.389 ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 4.360 ; 4.360 ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 4.398 ; 4.398 ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 4.489 ; 4.489 ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 4.518 ; 4.518 ; Fall       ; Enable          ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; currentState[*]  ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 3.958 ; 3.958 ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 6.016 ; 6.016 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 3.515 ; 3.515 ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 3.946 ; 3.946 ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 5.560 ; 5.560 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 5.574 ; 5.574 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 3.515 ; 3.515 ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 5.507 ; 5.507 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 5.507 ; 5.507 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 4.296 ; 4.296 ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 5.578 ; 5.578 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 5.581 ; 5.581 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 5.583 ; 5.583 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 5.561 ; 5.561 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 2.901 ; 2.901 ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 3.403 ; 3.403 ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 3.506 ; 3.506 ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 3.965 ; 3.965 ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 3.403 ; 3.403 ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 3.918 ; 3.918 ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 3.493 ; 3.493 ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 3.493 ; 3.493 ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 3.807 ; 3.807 ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 3.502 ; 3.502 ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 3.819 ; 3.819 ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 2.901 ; 2.901 ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 4.891 ; 4.891 ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 5.021 ; 5.021 ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 4.995 ; 4.995 ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 5.012 ; 5.012 ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 4.902 ; 4.902 ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 4.906 ; 4.906 ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 4.896 ; 4.896 ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 4.891 ; 4.891 ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 4.280 ; 4.280 ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 4.488 ; 4.488 ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 4.539 ; 4.539 ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 4.312 ; 4.312 ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 4.280 ; 4.280 ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 4.318 ; 4.318 ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 4.407 ; 4.407 ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 4.438 ; 4.438 ; Fall       ; Enable          ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.370  ; -0.045 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -0.113  ; -0.045 ; N/A      ; N/A     ; -1.222              ;
;  Enable          ; -4.370  ; 0.933  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -33.487 ; -0.405 ; 0.0      ; 0.0     ; -27.602             ;
;  Clock           ; -0.113  ; -0.405 ; N/A      ; N/A     ; -26.222             ;
;  Enable          ; -33.374 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 1.443  ; 1.443  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 1.149  ; 1.149  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.984  ; 0.984  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 5.349  ; 5.349  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 5.297  ; 5.297  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 5.298  ; 5.298  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 5.443  ; 5.443  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 1.238  ; 1.238  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.278 ; -0.278 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.282 ; -0.282 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.926  ; 0.926  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.888  ; 0.888  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 1.238  ; 1.238  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 1.105  ; 1.105  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.694  ; 0.694  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.843  ; 0.843  ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.220  ; 0.220  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -0.532 ; -0.532 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -0.433 ; -0.433 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.328 ; -0.328 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -2.952 ; -2.952 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -3.004 ; -3.004 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -2.948 ; -2.948 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -2.955 ; -2.955 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -3.053 ; -3.053 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.633  ; 0.633  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.623  ; 0.623  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.633  ; 0.633  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.319 ; -0.319 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.297 ; -0.297 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.460 ; -0.460 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.444 ; -0.444 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.194 ; -0.194 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.250 ; -0.250 ; Rise       ; Clock           ;
; Enable    ; Clock      ; 0.045  ; 0.045  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; currentState[*]  ; Clock      ; 12.619 ; 12.619 ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 8.608  ; 8.608  ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 12.619 ; 12.619 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 11.195 ; 11.195 ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 6.494  ; 6.494  ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 9.615  ; 9.615  ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 13.818 ; 13.818 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 13.876 ; 13.876 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 13.537 ; 13.537 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 13.826 ; 13.826 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 6.685  ; 6.685  ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 13.966 ; 13.966 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 13.936 ; 13.936 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 13.936 ; 13.936 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 13.951 ; 13.951 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 13.951 ; 13.951 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 13.046 ; 13.046 ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 13.836 ; 13.836 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 13.816 ; 13.816 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 10.839 ; 10.839 ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 10.523 ; 10.523 ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 10.776 ; 10.776 ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 10.737 ; 10.737 ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 10.839 ; 10.839 ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 10.802 ; 10.802 ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 13.834 ; 13.834 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 13.851 ; 13.851 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 13.883 ; 13.883 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 13.834 ; 13.834 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 13.582 ; 13.582 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 8.568  ; 8.568  ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 7.755  ; 7.755  ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 7.310  ; 7.310  ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 8.568  ; 8.568  ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 7.797  ; 7.797  ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 7.449  ; 7.449  ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 6.469  ; 6.469  ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 7.449  ; 7.449  ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 6.279  ; 6.279  ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 7.308  ; 7.308  ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 7.149  ; 7.149  ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 6.417  ; 6.417  ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 7.116  ; 7.116  ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 6.451  ; 6.451  ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 7.149  ; 7.149  ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 7.797  ; 7.797  ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 6.979  ; 6.979  ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 7.259  ; 7.259  ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 7.276  ; 7.276  ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 7.797  ; 7.797  ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 6.955  ; 6.955  ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 7.461  ; 7.461  ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 7.448  ; 7.448  ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 7.747  ; 7.747  ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 5.613  ; 5.613  ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 10.552 ; 10.552 ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 10.552 ; 10.552 ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 10.528 ; 10.528 ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 10.546 ; 10.546 ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 10.314 ; 10.314 ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 10.318 ; 10.318 ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 10.303 ; 10.303 ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 10.301 ; 10.301 ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 8.763  ; 8.763  ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 8.661  ; 8.661  ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 8.763  ; 8.763  ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 8.356  ; 8.356  ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 8.314  ; 8.314  ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 8.370  ; 8.370  ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 8.594  ; 8.594  ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 8.625  ; 8.625  ; Fall       ; Enable          ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; currentState[*]  ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
;  currentState[0] ; Clock      ; 3.958 ; 3.958 ; Rise       ; Clock           ;
;  currentState[1] ; Clock      ; 6.016 ; 6.016 ; Rise       ; Clock           ;
;  currentState[2] ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  currentState[3] ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
; decoderTest[*]   ; Clock      ; 3.515 ; 3.515 ; Rise       ; Clock           ;
;  decoderTest[0]  ; Clock      ; 3.946 ; 3.946 ; Rise       ; Clock           ;
;  decoderTest[1]  ; Clock      ; 5.560 ; 5.560 ; Rise       ; Clock           ;
;  decoderTest[2]  ; Clock      ; 5.574 ; 5.574 ; Rise       ; Clock           ;
;  decoderTest[3]  ; Clock      ; 5.492 ; 5.492 ; Rise       ; Clock           ;
;  decoderTest[4]  ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  decoderTest[5]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  decoderTest[6]  ; Clock      ; 5.336 ; 5.336 ; Rise       ; Clock           ;
;  decoderTest[7]  ; Clock      ; 5.470 ; 5.470 ; Rise       ; Clock           ;
;  decoderTest[8]  ; Clock      ; 3.515 ; 3.515 ; Rise       ; Clock           ;
; fsmSeg2[*]       ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[1]      ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  fsmSeg2[4]      ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[5]      ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
;  fsmSeg2[6]      ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
; fsmTest[*]       ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  fsmTest[0]      ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
; fsmTestTwo[*]    ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  fsmTestTwo[0]   ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
; fsmseg1[*]       ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  fsmseg1[1]      ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  fsmseg1[4]      ; Clock      ; 5.507 ; 5.507 ; Rise       ; Clock           ;
;  fsmseg1[5]      ; Clock      ; 5.507 ; 5.507 ; Rise       ; Clock           ;
;  fsmseg1[6]      ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
; sseg3[*]         ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  sseg3[1]        ; Clock      ; 4.296 ; 4.296 ; Rise       ; Clock           ;
;  sseg3[2]        ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  sseg3[4]        ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  sseg3[5]        ; Clock      ; 4.419 ; 4.419 ; Rise       ; Clock           ;
;  sseg3[6]        ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  sseg3[7]        ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
; sseg4[*]         ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
;  sseg4[1]        ; Clock      ; 5.578 ; 5.578 ; Rise       ; Clock           ;
;  sseg4[2]        ; Clock      ; 5.581 ; 5.581 ; Rise       ; Clock           ;
;  sseg4[3]        ; Clock      ; 5.583 ; 5.583 ; Rise       ; Clock           ;
;  sseg4[4]        ; Clock      ; 5.561 ; 5.561 ; Rise       ; Clock           ;
;  sseg4[5]        ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  sseg4[6]        ; Clock      ; 5.585 ; 5.585 ; Rise       ; Clock           ;
;  sseg4[7]        ; Clock      ; 5.242 ; 5.242 ; Rise       ; Clock           ;
; studentID[*]     ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  studentID[0]    ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  studentID[1]    ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  studentID[2]    ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
; decoderTest[*]   ; Enable     ; 2.901 ; 2.901 ; Rise       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Rise       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Rise       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Rise       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Rise       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Rise       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Rise       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Rise       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Rise       ; Enable          ;
; R1Test[*]        ; Enable     ; 3.403 ; 3.403 ; Fall       ; Enable          ;
;  R1Test[0]       ; Enable     ; 3.506 ; 3.506 ; Fall       ; Enable          ;
;  R1Test[1]       ; Enable     ; 3.965 ; 3.965 ; Fall       ; Enable          ;
;  R1Test[2]       ; Enable     ; 3.403 ; 3.403 ; Fall       ; Enable          ;
;  R1Test[3]       ; Enable     ; 3.918 ; 3.918 ; Fall       ; Enable          ;
; R2Test[*]        ; Enable     ; 3.493 ; 3.493 ; Fall       ; Enable          ;
;  R2Test[0]       ; Enable     ; 3.493 ; 3.493 ; Fall       ; Enable          ;
;  R2Test[1]       ; Enable     ; 3.807 ; 3.807 ; Fall       ; Enable          ;
;  R2Test[2]       ; Enable     ; 3.502 ; 3.502 ; Fall       ; Enable          ;
;  R2Test[3]       ; Enable     ; 3.819 ; 3.819 ; Fall       ; Enable          ;
; decoderTest[*]   ; Enable     ; 2.901 ; 2.901 ; Fall       ; Enable          ;
;  decoderTest[0]  ; Enable     ; 3.473 ; 3.473 ; Fall       ; Enable          ;
;  decoderTest[1]  ; Enable     ; 3.705 ; 3.705 ; Fall       ; Enable          ;
;  decoderTest[2]  ; Enable     ; 3.722 ; 3.722 ; Fall       ; Enable          ;
;  decoderTest[3]  ; Enable     ; 3.966 ; 3.966 ; Fall       ; Enable          ;
;  decoderTest[4]  ; Enable     ; 3.596 ; 3.596 ; Fall       ; Enable          ;
;  decoderTest[5]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[6]  ; Enable     ; 3.810 ; 3.810 ; Fall       ; Enable          ;
;  decoderTest[7]  ; Enable     ; 3.944 ; 3.944 ; Fall       ; Enable          ;
;  decoderTest[8]  ; Enable     ; 2.901 ; 2.901 ; Fall       ; Enable          ;
; sseg1[*]         ; Enable     ; 4.891 ; 4.891 ; Fall       ; Enable          ;
;  sseg1[1]        ; Enable     ; 5.021 ; 5.021 ; Fall       ; Enable          ;
;  sseg1[2]        ; Enable     ; 4.995 ; 4.995 ; Fall       ; Enable          ;
;  sseg1[3]        ; Enable     ; 5.012 ; 5.012 ; Fall       ; Enable          ;
;  sseg1[4]        ; Enable     ; 4.902 ; 4.902 ; Fall       ; Enable          ;
;  sseg1[5]        ; Enable     ; 4.906 ; 4.906 ; Fall       ; Enable          ;
;  sseg1[6]        ; Enable     ; 4.896 ; 4.896 ; Fall       ; Enable          ;
;  sseg1[7]        ; Enable     ; 4.891 ; 4.891 ; Fall       ; Enable          ;
; sseg2[*]         ; Enable     ; 4.280 ; 4.280 ; Fall       ; Enable          ;
;  sseg2[1]        ; Enable     ; 4.488 ; 4.488 ; Fall       ; Enable          ;
;  sseg2[2]        ; Enable     ; 4.539 ; 4.539 ; Fall       ; Enable          ;
;  sseg2[3]        ; Enable     ; 4.312 ; 4.312 ; Fall       ; Enable          ;
;  sseg2[4]        ; Enable     ; 4.280 ; 4.280 ; Fall       ; Enable          ;
;  sseg2[5]        ; Enable     ; 4.318 ; 4.318 ; Fall       ; Enable          ;
;  sseg2[6]        ; Enable     ; 4.407 ; 4.407 ; Fall       ; Enable          ;
;  sseg2[7]        ; Enable     ; 4.438 ; 4.438 ; Fall       ; Enable          ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 9        ; 0        ; 0        ; 0        ;
; Enable     ; Clock    ; 9        ; 9        ; 0        ; 0        ;
; Clock      ; Enable   ; 0        ; 0        ; 292      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 9        ; 0        ; 0        ; 0        ;
; Enable     ; Clock    ; 9        ; 9        ; 0        ; 0        ;
; Clock      ; Enable   ; 0        ; 0        ; 292      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 381   ; 381  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Nov 25 12:14:45 2025
Info: Command: quartus_sta ALU -c ALU
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Enable Enable
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.370
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.370       -33.374 Enable 
    Info (332119):    -0.113        -0.113 Clock 
Info (332146): Worst-case hold slack is -0.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.010        -0.090 Clock 
    Info (332119):     1.630         0.000 Enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Enable 
    Info (332119):    -1.222       -26.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.474       -11.192 Enable 
    Info (332119):     0.425         0.000 Clock 
Info (332146): Worst-case hold slack is -0.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.045        -0.405 Clock 
    Info (332119):     0.933         0.000 Enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Enable 
    Info (332119):    -1.222       -26.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Tue Nov 25 12:14:51 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:01


