+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sram_abc|rst_controller_001                                                                                                 ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|rst_controller|alt_rst_req_sync_uq1                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|rst_controller|alt_rst_sync_uq1                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|rst_controller                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|avalon_st_adapter                                                                                ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|jtag_master_master_cmd_width_adapter                                                             ; 113   ; 3              ; 0            ; 3              ; 90     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|jtag_master_master_rsp_width_adapter|uncompressor                                                ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|jtag_master_master_rsp_width_adapter                                                             ; 95    ; 3              ; 0            ; 3              ; 108    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|rsp_mux_001                                                                                      ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|rsp_mux                                                                                          ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|rsp_demux                                                                                        ; 93    ; 4              ; 2            ; 4              ; 179    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|cmd_mux|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|cmd_mux|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|cmd_mux                                                                                          ; 181   ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|cmd_demux_001                                                                                    ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|cmd_demux                                                                                        ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 92    ; 3              ; 5            ; 3              ; 90     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_burst_adapter                                                             ; 92    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router_002|the_default_decode                                                                    ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router_002                                                                                       ; 90    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router_001|the_default_decode                                                                    ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router_001                                                                                       ; 108   ; 3              ; 3            ; 3              ; 108    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router|the_default_decode                                                                        ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|router                                                                                           ; 90    ; 3              ; 3            ; 3              ; 90     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_agent_rdata_fifo                                                          ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_agent_rsp_fifo                                                            ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_agent|uncompressor                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_agent                                                                     ; 223   ; 22             ; 23           ; 22             ; 253    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|jtag_master_master_agent                                                                         ; 185   ; 31             ; 76           ; 31             ; 140    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|bridge_avalon_master_agent                                                                       ; 148   ; 31             ; 73           ; 31             ; 106    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|sram_avalon_sram_slave_translator                                                                ; 80    ; 5              ; 12           ; 5              ; 58     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|jtag_master_master_translator                                                                    ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0|bridge_avalon_master_translator                                                                  ; 71    ; 23             ; 0            ; 23             ; 73     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|mm_interconnect_0                                                                                                  ; 131   ; 0              ; 1            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|sram                                                                                                               ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|rst_controller|alt_rst_req_sync_uq1                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|rst_controller|alt_rst_sync_uq1                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|rst_controller                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|p2b_adapter                                                                                            ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|b2p_adapter                                                                                            ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|transacto|p2m                                                                                          ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|transacto                                                                                              ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|p2b                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|b2p                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|fifo                                                                                                   ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|timing_adt                                                                                             ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                               ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                 ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                 ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                  ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                               ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                              ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master|node                                                                  ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master|jtag_phy_embedded_in_jtag_master                                                                       ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|jtag_master                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc|bridge                                                                                                             ; 60    ; 0              ; 2            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram_abc                                                                                                                    ; 41    ; 2              ; 0            ; 2              ; 25     ; 2               ; 2             ; 2               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb_mux                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb_mux                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_msb_mux                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_lsb_mux                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_msb                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_lsb                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_msb                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_lsb                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_msb                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_lsb                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe10                                                       ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                 ; 9     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe8                                                        ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                 ; 9     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram|output_mux                                                     ; 6153  ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram|address_decoder                                                ; 8     ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                ; 68    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                               ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                               ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated                                                                         ; 52    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1                                                                                                                      ; 52    ; 5              ; 0            ; 5              ; 14     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cic_ii_0|core                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cic_ii_0                                                                                                                 ; 263   ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                          ; 262   ; 4              ; 0            ; 4              ; 26     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adaptive_fir_inst                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 375    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst|altsyncram_component|auto_generated|altsyncram1                                                         ; 13    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst|altsyncram_component|auto_generated                                                                     ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst|altsyncram_component|auto_generated|altsyncram1                                                          ; 13    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst|altsyncram_component|auto_generated                                                                      ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lfsrs_inst                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_200MHz_inst|altpll_component|auto_generated                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_200MHz_inst                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; p_sine_inst|in_system_sources_probes_0                                                                                      ; 13    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; p_sine_inst                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a2d_data_b_inst                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a2d_data_a_inst                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
