## 应用与跨学科联系

在前面的章节中，我们深入探讨了C[MOS晶体管](@entry_id:273779)的基本原理和电气特性。这些理论知识是理解数字集成电路的基础。然而，数字设计的真正魅力在于如何运用这些基本原理来构建复杂、高效且可靠的现实世界系统。本章将作为理论与实践之间的桥梁，展示[CMOS](@entry_id:178661)特性如何在从单个[逻辑门](@entry_id:142135)的设计到大型片上系统（SoC）的性能与[功耗](@entry_id:264815)优化等广泛领域中发挥关键作用。

我们的目标不是重复介绍核心概念，而是通过一系列应用实例，揭示这些概念在解决实际工程问题中的强大效用和深远影响。我们将探讨[电路设计](@entry_id:261622)、[性能优化](@entry_id:753341)、[功耗管理](@entry_id:753652)、可靠性保障以及制造测试等多个维度，从而全面理解[CMOS技术](@entry_id:265278)在现代电子学中的核心地位。

### 核心[逻辑电路设计](@entry_id:261461)与优化

数字系统的基石是逻辑门。一个逻辑门看似简单，但其性能、功耗和面积都直接受到构成它的晶体管特性的深刻影响。对这些特性的精确运用是实现高性能数字电路的第一步。

#### [逻辑门](@entry_id:142135)尺寸调整以实现对称性能

理想情况下，我们希望[逻辑门](@entry_id:142135)的[上升时间](@entry_id:263755)（由PMOS[上拉网络](@entry_id:166914)决定）和下降时间（由NMOS[下拉网络](@entry_id:174150)决定）相等，以获得对称的传输特性和可预测的时序。然而，由于空穴的迁移率通常远低于电子的迁移率，在相同尺寸下，P[MOS晶体管](@entry_id:273779)的[导通电阻](@entry_id:172635)要显著高于N[MOS晶体管](@entry_id:273779)。为了补偿这一差异，标准[CMOS反相器](@entry_id:264699)的设计通常会将P[MOS晶体管](@entry_id:273779)的宽长比（$W/L$）做得比NMOS更大，例如2到3倍，以使它们的驱动电流或[导通电阻](@entry_id:172635)相匹配。

当构建更复杂的[逻辑门](@entry_id:142135)时，情况变得更加复杂。例如，一个N输入[与非门](@entry_id:151508)（NAND）的[下拉网络](@entry_id:174150)由N个[串联](@entry_id:141009)的N[MOS晶体管](@entry_id:273779)构成，而其[上拉网络](@entry_id:166914)由N个并联的P[MOS晶体管](@entry_id:273779)构成。为了实现下拉，所有[串联](@entry_id:141009)的NMOS必须同时导通，其总电阻约等于单个NMOS电阻的N倍。相反，在最坏情况下，只有一个PMOS导通即可实现上拉。为了使[与非门](@entry_id:151508)的下降时间与一个基准反相器相当，必须显著增加其[串联](@entry_id:141009)NMOS管的宽度，以降低总下拉电阻。例如，一个三输入与非门的N[MOS晶体管](@entry_id:273779)宽度通常需要设计成基准反相器中NMOS宽度的三倍左右，以补偿[串联](@entry_id:141009)效应。[@problem_id:1921755]

与此对偶，一个N输入或非门（NOR）的[上拉网络](@entry_id:166914)包含N个[串联](@entry_id:141009)的PMOS，而[下拉网络](@entry_id:174150)则包含N个并联的NMOS。为了匹配基准反相器的[上升时间](@entry_id:263755)，设计者必须大幅增加[串联](@entry_id:141009)PMOS的宽度。这种尺寸调整策略确保了即使在多输入门中，电路的动态性能依然均衡且符合设计规范，但同时也带来了更大的芯片面积和[输入电容](@entry_id:272919)。这种在性能、功耗和面积之间的权衡是数字电路物理设计的核心挑战之一。[@problem_id:1921766]

#### 驱动大电容负载：[扇出](@entry_id:173211)与缓冲器链

一个[逻辑门](@entry_id:142135)的输出通常需要驱动一个或多个后续[逻辑门](@entry_id:142135)的输入。所连接的输入数量被称为“[扇出](@entry_id:173211)”（Fan-out）。每个门输入都表现为一个小的电容，因此，高[扇出](@entry_id:173211)意味着驱动门必须对一个大的总电容负载进行充放电。根据基本的[RC电路](@entry_id:275926)模型，[传播延迟](@entry_id:170242)与负载电容成正比。因此，直接用一个最小尺寸的逻辑门去驱动一个非常大的负载（如长导线、时钟网络或芯片I/O焊盘）会导致极长的延迟，严重影响电路的最高工作频率。[@problem_id:1934474]

为了高效地驱动大电容负载，一种经典且极为有效的技术是使用“锥形缓冲器链”（Tapered Buffer Chain）。该技术采用一系列尺寸渐增的反相器来分阶段放大驱动能力。链中的第一个反相器尺寸很小，由原始信号驱动；后续每个反相器的尺寸都比前一个按一个固定的比例因子 $f$ 放大。如果一个最小尺寸反相器的[输入电容](@entry_id:272919)为 $C_{min}$，而最终的大负载电容为 $C_L$，整个链条的总[扇出](@entry_id:173211)比为 $F = C_L / C_{min}$。可以证明，当链条由 $N$ 级反相器组成时，为使总[传播延迟](@entry_id:170242)最小，每一级的尺寸[比例因子](@entry_id:266678)（即电气[扇出](@entry_id:173211)）应为 $f_{opt} = F^{\frac{1}{N}}$。这是一个深刻的结论，它表明通过将一个大的延迟问题分解为N个小的、相等的延迟问题，可以实现总延迟的最小化。在高性能设计中，例如时钟树的构建和I/O驱动器的设计，这种缓冲器链优化是不可或缺的技术。[@problem_id:1921718]

### 先进电路结构与系统互联

除了基本的逻辑门，[CMOS](@entry_id:178661)特性还催生了许多具有特殊功能的电路结构，它们是构建复杂数字系统如微处理器和FPGA的关键组件。

#### [信号完整性](@entry_id:170139)与[噪声容限](@entry_id:177605)：[施密特触发器](@entry_id:166597)

在真实系统中，信号并非理想的方波，它们可能因为串扰、电源噪声或缓慢的信号源而带有噪声或具有缓慢的上升/下降沿。当这样的信号馈入一个[标准逻辑](@entry_id:178384)门时，如果输入电压在其开关阈值附近徘徊，输出可能会发生多次不期望的[振荡](@entry_id:267781)，导致逻辑错误。

为了解决这个问题，可以使用[施密特触发器](@entry_id:166597)。[施密特触发器](@entry_id:166597)是一种具有“迟滞”（hysteresis）特性的比较器或反相器。它拥有两个不同的开关阈值：一个用于上升输入信号的高阈值 ($V_{IH}$) 和一个用于下降输入信号的低阈值 ($V_{IL}$)。只有当输入信号明确地穿过相应的阈值时，输出才会翻转。这两个阈值之间的电压差 ($V_{IH} - V_{IL}$) 构成了一个[噪声容限](@entry_id:177605)带，可以有效滤除输入信号上的噪声，并确保对于缓慢变化的输入也能产生干净、快速的输出跳变。这种迟滞特性通常通过在标准反相器结构中引入正反馈来实现，例如通过额外的晶体管来调整内部节点的开关点。对[施密特触发器](@entry_id:166597)电路的详细分析，可以精确计算出其上下阈值电压，从而量化其[噪声抑制](@entry_id:276557)能力。[@problem_id:1921776]

#### 构建基于开关的逻辑：[传输晶体管](@entry_id:270743)与[传输门](@entry_id:178416)

除了作为反相器中的开关，MOSFET本身也可以用作一个独立的、由栅极电压控制的开关，来传递信号。这种结构被称为“[传输晶体管](@entry_id:270743)”（Pass Transistor）。然而，单个晶体管作为开关存在固有缺陷。当使用NMOS传输逻辑'1'（$V_{DD}$）时，随着源极（输出端）电压升高，其栅源电压 $V_{GS}$ 不断减小。当输出电压达到 $V_{DD} - V_{tn}$ 时（$V_{tn}$ 为NMOS[阈值电压](@entry_id:273725)），$V_{GS}$ 等于 $V_{tn}$，NMOS截止，输出电压无法达到完整的 $V_{DD}$。这种现象称为“阈值电压降”，导致输出的是一个“弱逻辑1”。类似地，PMOS在传输逻辑'0'时，会产生一个值为 $|V_{tp}|$ 的“弱逻辑0”。[@problem_id:1921760]

为了克服这一缺陷，[CMOS技术](@entry_id:265278)提供了一个优雅的解决方案：“[传输门](@entry_id:178416)”（Transmission Gate）。[传输门](@entry_id:178416)将一个NMOS和一个PMOS并联，并用互补的[控制信号](@entry_id:747841)（$C$ 和 $\overline{C}$）来驱动它们的栅极。当[传输门](@entry_id:178416)导通时（$C=1, \overline{C}=0$），NMOS擅长传输强的逻辑'0'，而PMOS擅长传输强的逻辑'1'。两者互补工作，确保无论输入是高电平还是低电平，总有一个晶体管能有效地将其无损地传递到输出端。[传输门](@entry_id:178416)是构建[多路选择器](@entry_id:172320)、[锁存器](@entry_id:167607)、[异或门](@entry_id:162892)和FPGA布线开关等电路的关键元件。

#### 构建[共享总线](@entry_id:177993)：[三态缓冲器](@entry_id:165746)

在[计算机体系结构](@entry_id:747647)中，多个设备（如CPU、内存、外设）常常需要共享一条公共的数据通路，即“总线”。为了避免多个设备同时驱动总线造成信号冲突（即一个设备输出高电平，另一个输出低电平，导致电源和地短路），必须有一种机制允许设备在不使用总线时主动“断开”其输出。

“[三态缓冲器](@entry_id:165746)”（Tri-state Buffer）为此而生。除了逻辑'0'和'1'这两个状态，它还引入了第三个状态——“[高阻态](@entry_id:163861)”（High-Impedance, Hi-Z）。在[高阻态](@entry_id:163861)下，缓冲器的输出与电源（$V_{DD}$）和地（GND）都断开，表现为高电阻，相当于从总线上“脱离”。一个典型的[CMOS](@entry_id:178661)[三态缓冲器](@entry_id:165746)通过在一个标准反相器的上拉和下拉通路中各[串联](@entry_id:141009)一个由“使能”（Enable）信号控制的晶体管来实现。当使能信号无效时，这两个[串联](@entry_id:141009)的晶体管会同时截止，从而切断输出节点到电源和地的任何通路，使输出进入[高阻态](@entry_id:163861)。这使得未被选中的设备可以和平地“挂”在总线上，而不干扰正在通信的设备。[@problem_id:1921763]

### 存储器与VLSI子系统

CMOS特性不仅定义了逻辑运算单元，也同样是现代存储器技术的核心。

#### [静态RAM](@entry_id:170500)（SRAM）单元的稳定性

[静态随机存取存储器](@entry_id:170500)（SRAM）是高速缓存（Cache）等性能关键型应用的首选。最常见的[6T SRAM单元](@entry_id:168031)由两个[交叉](@entry_id:147634)耦合的[CMOS反相器](@entry_id:264699)构成一个[锁存器](@entry_id:167607)，用于存储一位数据，另外两个“访问晶体管”用于读写。这个单元的稳定性，即其抵抗噪声干扰并保持存储数据的能力，是设计的核心指标，由“[静态噪声容限](@entry_id:755374)”（Static Noise Margin, SNM）来量化。

SNM可以通过图形化的“蝴蝶曲线”来理解，即分别画出两个交叉耦合反相器的[电压传输特性](@entry_id:172998)曲线（VTC），其中一个的输入输出轴对调。两条曲线所围成的两个方框中可以容纳的最大正方形的边长，就代表了[SRAM单元](@entry_id:174334)的SNM。从分析角度看，SNM与单个反相器的输入低电平阈值 $V_{IL}$ 和输出低电平 $V_{OL}$ 密切相关，其值可近似为 $V_{IL} - V_{OL}$。$V_{IL}$ 是反相器增益为-1的点，其精确值取决于晶体管的阈值电压、[跨导](@entry_id:274251)参数和电源电压。通过对[CMOS反相器](@entry_id:264699)在不同工作区的电流方程进行求解，可以推导出 $V_{IL}$ 的解析表达式，从而精确计算SNM。一个更高的SNM意味着[SRAM单元](@entry_id:174334)更稳定，更能抵抗由电源噪声或邻近单元活动引起的电压波动。[@problem_id:1921717]

### [功耗管理](@entry_id:753652)与[能效](@entry_id:272127)优化

随着芯片晶体管数量的爆炸式增长，[功耗](@entry_id:264815)已成为与性能同等重要的设计约束。[CMOS](@entry_id:178661)特性是理解和优化功耗的关键。

#### 管理[静态功耗](@entry_id:174547)：电源门控

在早期的[CMOS技术](@entry_id:265278)中，[静态功耗](@entry_id:174547)（即电路未翻转时的[功耗](@entry_id:264815)）几乎可以忽略不计。然而，随着晶体管尺寸不断缩小，阈值电压降低，亚阈值[漏电流](@entry_id:261675)呈指数级增长，导致[静态功耗](@entry_id:174547)成为总[功耗](@entry_id:264815)的重要组成部分，尤其是在移动设备和数据中心。

“电源门控”（Power Gating）是一种有效的降低[静态功耗](@entry_id:174547)的技术。其核心思想是在[逻辑电路](@entry_id:171620)模块不工作时，通过一个“睡眠晶体管”（通常是一个大的PMOS“头开关”或NMOS“脚开关”）断开其与主电源或地的连接。在睡眠模式下，睡眠晶体管关闭，切断了[漏电流](@entry_id:261675)通路，从而将整个逻辑块的[静态功耗](@entry_id:174547)降至接近零。当需要唤醒模块时，再重新打开睡眠晶体管。

然而，这项技术存在一个固有的权衡。睡眠晶体管的尺寸决定了两个关键参数：它的[漏电流](@entry_id:261675)和[导通电阻](@entry_id:172635)。一个较窄的睡眠晶体管自身漏电小，但在唤醒时其较大的[导通电阻](@entry_id:172635)会导致“唤醒时间”变长，因为需要时间来稳定虚拟电源轨的电压。反之，一个宽的睡眠晶体管唤醒速度快，但自身的漏电流也更大，削弱了省电效果。可以建立模型来分析这种权衡，例如，一个电路的唤醒时间与睡眠晶体管的[导通电阻](@entry_id:172635)（与其宽度成反比）成正比，而其睡眠状态的漏[电功](@entry_id:273970)耗则与其宽度成正比。分析表明，漏电功耗与唤醒时间的乘积是一个与睡眠晶体管尺寸无关、仅由工艺参数和负载电容决定的常数，这个乘积成为衡量电源门控设计能效的一个重要[品质因数](@entry_id:201005)。[@problem_id:1921775]

#### 优化能效：能量-延迟积

在低功耗高性能设计中，单独优化能量或单独优化延迟往往是不够的。一个更全面的衡量标准是“能量-延迟积”（Energy-Delay Product, EDP），它同时考虑了完成一次运算所需的能量和时间。

电路的[传播延迟](@entry_id:170242) $T_p$ 近似与电源电压 $V_{DD}$ 成反比，而动态能耗 $E_{dyn}$ 与 $V_{DD}^2$ 成正比。同时，静态泄漏能耗 $E_{leak}$ 等于[泄漏功率](@entry_id:751207) $P_{leak}$ 乘以延迟 $T_p$。在较低的 $V_{DD}$ 下，虽然动态能耗显著降低，但延迟增加会导致泄漏能耗成为主导。反之，在较高的 $V_{DD}$ 下，延迟缩短，动态能耗占主导地位。这意味着，存在一个最优的电源电压 $V_{DD,opt}$，在该电压下，动态能耗和静态能耗达到某种平衡，从而使总的能量-延迟积最小。通过建立EDP关于 $V_{DD}$ 的函数，并对其求导，可以解析地找到这个最优电压点。这个最优电压点的值取决于电路的有效[开关电容](@entry_id:197049)、[泄漏功率](@entry_id:751207)和工艺相关的延迟系数，为系统级[能效](@entry_id:272127)优化提供了深刻的理论指导。[@problem_id:1921719]

### 可靠性、制造与[互操作性](@entry_id:750761)

将CMOS电路从设计图变为可靠的物理芯片，并使其能在复杂的系统中正常工作，需要考虑一系列现实世界的问题，这些问题的根源同样在于[CMOS](@entry_id:178661)的物理特性。

#### 防范静电放电（ESD）

C[MOS晶体管](@entry_id:273779)的栅极氧化层极薄（可薄至几个原子层厚度），非常脆弱，很容易被高压击穿而永久损坏。“静电放电”（Electrostatic Discharge, ESD）——例如人体接触芯片引脚时产生的数千伏静电——是造成芯片失效的主要原因之一。

为防止ESD损坏，几乎所有[CMOS](@entry_id:178661)芯片的输入/输出（I/O）引脚都设计有专门的保护电路。最基本的保护结构包含两个[二极管](@entry_id:160339)：一个从引脚连接到 $V_{DD}$，另一个从地连接到引脚。在正常工作电压范围内，这两个二极管都处于[反向偏置](@entry_id:160088)状态，对信号没有影响。但当一个大的正向ESD脉冲（如+2000V）到达引脚时，连接到 $V_{DD}$ 的二极管会正向导通，将电流泄放至电源轨。当一个大的负向ESD脉冲（如-2000V）到达时，连接到地的二极管会正向导通，将电流泄放至地。这些二极管就像“泄压阀”，将引脚电压“钳位”在一个接近电源轨的安全范围内（例如，$V_{DD}+0.7$V 到 $V_{SS}-0.7$V），从而保护内部的核心电路。[@problem_id:1921730]

#### 逻辑家族接口兼容性

在设计电子系统时，经常需要将不同逻辑家族的芯片连接在一起，例如，将一个旧的5V供电的TTL器件连接到一个新的3.3V供电的CMOS微控制器。这种连接必须仔细考虑电压兼容性。一个典型的危险情况是，当5V TTL器件输出高电平（可能高达4.6V）时，这个电压被直接施加到3.3V CMOS器件的输入引脚上。

这个电压（4.6V）远超过了[CMOS](@entry_id:178661)器件的正常工作电压（3.3V），并且通常会超过其“绝对最大输入电压”额定值（例如 $V_{DD}+0.3\text{V} = 3.6\text{V}$）。此时，前面提到的[ESD保护](@entry_id:166354)二极管中的上管（连接到$V_{DD}$）会被强行[正向偏置](@entry_id:159825)，导致一股不可忽视的电流从5V器件流出，通过[CMOS](@entry_id:178661)输入引脚，经由保护[二极管](@entry_id:160339)注入到3.3V的电源轨中。如果这个电流超过了引脚的“输入钳位電流”额定值（例如20mA），就会永久性地烧毁保护二极管甚至整个引脚电路。因此，理解CMOS输入的内部结构和绝对最大额定值对于设计可靠的混合电压系统至关重要。[@problem_id:1943165]

#### 制造缺陷与测试：IDDQ测试

芯片制造过程并非完美，可能会引入各种物理缺陷，例如导致两条金属线意外连接的“桥接缺陷”。有些缺陷并不会导致电路完全失效（如输出固定为0或1），而是微妙地改变其电气行为。例如，一个[CMOS反相器](@entry_id:264699)中N[MOS晶体管](@entry_id:273779)的源漏极之间存在一个微小的电阻性桥接。

在逻辑测试中，当输入为高电平时，NMOS正常导通，输出为0，桥接缺陷无影响。当输入为低电平时，PMOS导通，输出被拉高。虽然桥接电阻提供了一个到地的弱通路，但只要PMOS的驱动能力足够强，输出电压仍然可能维持在后续逻辑门能识别为'1'的电平之上。因此，简单的逻辑功能测试可能无法发现这个缺陷。

然而，这个缺陷在[CMOS](@entry_id:178661)的一个关键特性上留下了“指纹”：理想的CMOS电路在静态时（输入稳定）几乎不消耗电流。但在这个有缺陷的反相器中，当输入为低时，会形成一条从 $V_{DD}$ 经过导通的PMOS、输出节点、再通过桥接电阻到地的直流 leakage 电流通路。通过测量芯片在静态时的电源电流 $I_{DDQ}$（Quiescent VDD Current），就可以检测到这种异常的、远高于正常[漏电流](@entry_id:261675)水平的电流。这种“IDDQ测试”方法能够捕捉到许多传统逻辑测试无法发现的物理缺陷，是提高芯片质量和可靠性的重要补充手段。[@problem_id:1928128]

#### 工艺变化的影响：[时钟抖动](@entry_id:171944)

在设计中，我们通常假设所有同类型的晶体管都具有完全相同的特性。然而，在现实的制造过程中，由于光刻、[离子注入](@entry_id:160493)等步骤的微观不[均匀性](@entry_id:152612)，每个晶体管的物理参数（如有效沟道长度 $L_{eff}$、阈值电压 $V_t$）都会在其标称值附近随机波动。

这种工艺变化对时序性能有直接影响。单个反相器的[传播延迟](@entry_id:170242)是 $V_t$ 和 $L_{eff}$ 等参数的函数。因此，这些参数的随机变化会导致每个反相器的延迟也成为一个[随机变量](@entry_id:195330)。在像时钟缓冲链这样的长串行链路上，每一级的延迟变化会累积起来。尽管这些变化是随机的（有正有负，可能相互抵消），但根据统计学原理，N个[独立随机变量](@entry_id:273896)之和的[标准差](@entry_id:153618)与 $\sqrt{N}$ 成正比。这意味着，随着链条变长，总延迟的不确定性——即“[时钟抖动](@entry_id:171944)”——会不断增长。精确地量化单个门的延迟对工艺参数变化的敏感度，并结合统计学模型，可以预测整个时钟网络的[抖动](@entry_id:200248)，这对于确保高速[同步系统](@entry_id:172214)的[时序收敛](@entry_id:167567)至关重要。[@problem_id:1921739]

#### 晶体管技术的演进：从平面到[FinFET](@entry_id:264539)

为了延续摩尔定律，晶体管尺寸不断缩小，但也带来了严峻的挑战，特别是“短[沟道效应](@entry_id:196247)”导致栅极对沟道[电势](@entry_id:267554)的控制能力减弱。这表现为亚阈值摆幅（Subthreshold Swing, SS）的恶化。SS衡量的是将[漏电流](@entry_id:261675)每降低一个[数量级](@entry_id:264888)所需的栅极电压变化量（单位为mV/decade），一个理想的SS值在室温下约为60mV/decade。较大的SS值意味着晶体管从“开”到“关”的过渡不够陡峭，导致在“关”态（$V_{GS}=0$）时有更高的[漏电流](@entry_id:261675)。

为了解决这个问题，业界从传统的平面MOSFET转向了三维晶体管结构，如“[鳍式场效应晶体管](@entry_id:264539)”（[FinFET](@entry_id:264539)）。在[FinFET](@entry_id:264539)中，沟道被制作成一个垂直的“鳍”，栅极从三面包围着这个鳍。这种环绕式栅极结构极大地增强了栅极对沟道的静电控制能力，有效抑制了短[沟道效应](@entry_id:196247)。其直接结果就是[FinFET](@entry_id:264539)能够实现比同代平面晶体管更接近理论极限的亚阈值摆幅。例如，一个[FinFET](@entry_id:264539)的SS可能是70mV/decade，而一个平面器件可能是105mV/decade。对于给定的“关”态电压和阈值电压，更小的SS值能够将[漏电流](@entry_id:261675)降低几个[数量级](@entry_id:264888)。正是这种卓越的开关特性，使得[FinFET](@entry_id:264539)成为现代高性能、低功耗处理器的关键技术。[@problem_id:1921711]

### 结论

本章通过一系列具体的应用问题，展示了CMOS的基本电气特性如何直接影响和决定[数字电路](@entry_id:268512)与系统的设计、性能、[功耗](@entry_id:264815)和可靠性。从通过晶体管尺寸调整优化单个[逻辑门](@entry_id:142135)，到利用锥形缓冲器链驱动全芯片信号；从设计具有[噪声容限](@entry_id:177605)的[施密特触发器](@entry_id:166597)，到构建稳定的SRAM存储单元；从实施电源门控以节约能耗，到利用IDDQ测试发现制造缺陷；再到理解工艺变化如何导致[时钟抖动](@entry_id:171944)以及[FinFET](@entry_id:264539)为何能延续摩尔定律的步伐——所有这些高级主题都植根于我们在前几章学习的CMOS基础知识。

掌握这些联系，不仅能加深对理论的理解，更能培养一种将基本原理应用于复杂[系统分析](@entry_id:263805)与设计的工程思维。这正是从一名学生转变为一名合格的数字[集成电路](@entry_id:265543)工程师所必须跨越的一步。