doitgen_refsrc_6_Isrc_4_0_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 2)
doitgen_refsrc_6_Isrc_4_0_2_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 2)
doitgen_refsrc_1_Isrc_2_4_1_17_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_2_4_1_17_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_1_7_7_16_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc2 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_1_7_7_16_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc2 < B1)) then 0 else 4)
doitgen_refsrc_4_Isrc_2_11_18_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_2_11_18_16_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_1_Isrc_2_14_15_1_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_2_14_15_1_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_4_Isrc_4_2_0_1_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
doitgen_refsrc_4_Isrc_4_2_0_1_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
doitgen_refsrc_4_Isrc_12_3_15_7_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_4_Isrc_12_3_15_7_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_3_Isrc_16_1_4_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_16_1_4_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_4_2_9_6_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_4_2_9_6_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_3_5_6_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_3_Isrc_3_5_6_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_4_Isrc_3_18_4_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_3_18_4_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_0_Isrc_2_14_15_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_0_Isrc_2_14_15_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_6_Isrc_0_15_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 2)
doitgen_refsrc_6_Isrc_0_15_14_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 2)
doitgen_refsrc_1_Isrc_4_2_2_8_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 4)
doitgen_refsrc_1_Isrc_4_2_2_8_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 4)
doitgen_refsrc_6_Isrc_12_1_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 2)
doitgen_refsrc_6_Isrc_12_1_18_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 2)
doitgen_refsrc_0_Isrc_9_2_3_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
doitgen_refsrc_0_Isrc_9_2_3_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc0 < B0) then 0 else 3)
doitgen_refsrc_4_Isrc_2_3_4_14_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 3)
doitgen_refsrc_4_Isrc_2_3_4_14_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 3)
doitgen_refsrc_3_Isrc_0_15_6_7_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_3_Isrc_0_15_6_7_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_4_Isrc_4_3_1_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 3)
doitgen_refsrc_4_Isrc_4_3_1_4_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 3)
doitgen_refsrc_3_Isrc_1_0_17_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc2) then 0 else 1)
doitgen_refsrc_3_Isrc_1_0_17_1_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc2) then 0 else 1)
doitgen_refsrc_3_Isrc_7_2_12_11_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_7_2_12_11_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_0_Isrc_0_9_0_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc1) then 0 else 3)
doitgen_refsrc_0_Isrc_0_9_0_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc1) then 0 else 3)
doitgen_refsrc_3_Isrc_0_15_18_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_0_15_18_8_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_4_Isrc_2_19_15_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_2_19_15_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_0_14_17_8_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 3)
doitgen_refsrc_4_Isrc_0_14_17_8_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 3)
doitgen_refsrc_1_Isrc_2_14_13_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_2_14_13_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_6_0_9_18_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 4)
doitgen_refsrc_1_Isrc_6_0_9_18_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 4)
doitgen_refsrc_3_Isrc_18_2_10_15_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_18_2_10_15_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 1)
doitgen_refsrc_4_Isrc_1_16_6_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_1_16_6_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B1)) then 0 else 3)
doitgen_refsrc_3_Isrc_18_3_10_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_18_3_10_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_4_Isrc_2_2_12_12_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B2) then 0 else 3)
doitgen_refsrc_4_Isrc_2_2_12_12_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B2) then 0 else 3)
doitgen_refsrc_4_Isrc_2_9_9_12_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc2 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_2_9_9_12_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc2 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_0_7_3_9_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_0_7_3_9_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_0_Isrc_6_1_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 3)
doitgen_refsrc_0_Isrc_6_1_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 3)
doitgen_refsrc_4_Isrc_3_8_7_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_3_8_7_17_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_3_Isrc_0_13_16_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_0_13_16_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_5_Isrc_9_12_2_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 2)
doitgen_refsrc_5_Isrc_9_12_2_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc1 < B1)) then 0 else 2)
doitgen_refsrc_3_Isrc_0_12_13_3_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_3_Isrc_0_12_13_3_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_1_Isrc_1_2_2_18_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 4)
doitgen_refsrc_1_Isrc_1_2_2_18_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 4)
doitgen_refsrc_4_Isrc_11_2_12_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 3)
doitgen_refsrc_4_Isrc_11_2_12_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc3 < B2)) then 0 else 3)
doitgen_refsrc_3_Isrc_2_1_7_14_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 1)
doitgen_refsrc_3_Isrc_2_1_7_14_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B2 < Isrc3) then 0 else 1)
doitgen_refsrc_1_Isrc_17_0_0_17_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 4)
doitgen_refsrc_1_Isrc_17_0_0_17_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc3 < B0)) then 0 else 4)
doitgen_refsrc_1_Isrc_17_0_19_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 4)
doitgen_refsrc_1_Isrc_17_0_19_0_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 4)
doitgen_refsrc_1_Isrc_2_13_9_8_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_1_Isrc_2_13_9_8_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 4)
doitgen_refsrc_3_Isrc_3_7_17_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_3_7_17_2_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 1)
doitgen_refsrc_3_Isrc_14_0_0_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
doitgen_refsrc_3_Isrc_14_0_0_0_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B0 < Isrc0) then 0 else 1)
doitgen_refsrc_3_Isrc_19_1_7_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 1)
doitgen_refsrc_3_Isrc_19_1_7_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 1)
doitgen_refsrc_1_Isrc_1_18_15_10_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 4)
doitgen_refsrc_1_Isrc_1_18_15_10_refsnk_1.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B2)) then 0 else 4)
doitgen_refsrc_4_Isrc_3_11_6_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_3_11_6_13_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_3_Isrc_3_5_13_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_3_Isrc_3_5_13_17_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc3 < B2) && (Isrc1 < B1)) then 0 else 1)
doitgen_refsrc_4_Isrc_0_6_4_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_0_6_4_6_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B2) && (Isrc1 < B1)) then 0 else 3)
doitgen_refsrc_4_Isrc_14_1_12_5_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_4_Isrc_14_1_12_5_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B2) && (Isrc0 < B0)) then 0 else 3)
doitgen_refsrc_0_Isrc_14_2_9_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 3)
doitgen_refsrc_0_Isrc_14_2_9_refsnk_3.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B2)) then 0 else 3)
