# 说明
  这里是Verilog实现CNN加速器代码的文件夹，使用的是ZYNQ7100（CPU+VU9P暂不考虑开源），会提供相关的仿真文件，~~计划从2020.04.01日更~~（这种FLAG立不得，一立FLAG就忙得不行，每周至少一更吧，尽量在4月份更完）大致章节如下
  * CPU与FPGA之间的数据交互
  
    * AXI DMA的使用
  * CPU与FPGA之间的指令交互
  * FPGA内部的数据传输
  * 计算结构的设计
    
    * 卷积层
    * 池化层
    * ReLu
    * 全连接层
    * 上采样

  本代码最后会用Yolov3神经网络模型来评价该CNN加速器的性能，毕竟LeNet这么小的网络没有太大的应用意义，而且很轻松（甚至很暴力）的就能把整个网络塞进FPGA，根本不用去考虑资源的分配等。

# 框架图
![框架图.png](./SRC/框架图.png)

# 设计说明
   这个仓库主要是在FPGA上实现通用的CNN加速器，所以数据传输部分使用了大量Xilinx官方的IP核，内存读写、片上存储等都是用的AXI协议的IP核，建议不熟悉AXI协议的先去了解一下。

   用Xilinx官方的IP核缺点就不多说了，内存读写效率不高，AXI时钟频率跑不高等等，后续看个人是否有余力，若有余力的话会发布自己造总线“轮子”的代码。

# 软件版本
  Vivado 2019.2