[[zifencei]]
<<<<<<< HEAD
== "Zifencei" 指令获取屏障扩展，版本 2.0
本章定义了 "Zifencei" 扩展，该扩展包含 FENCE.I` 指令，用于在同一硬件线程上实现对指令内存写入与指令获取操作之间的显式同步。
目前，`FENCE.I` 指令是唯一一种标准机制，用于确保对硬件线程可见的存储操作，对其指令获取操作也同样可见。

[NOTE]
====
我们曾考虑加入类似 cite:[majc] 文献中描述的 “存储指令字” 指令，但最终并未采纳。  这是因为 JIT 编译器通常会在遇到 FENCE.I 指令前，先生成很长的指令序列。 它们可以将翻译后的指令写入那些已知不在 I-Cache 中的内存区域，从而将指令缓存监听和失效的额外负担有效分摊。
=======
== "Zifencei" 扩展：指令获取屏障，版本 2.0

本章定义了 "Zifencei" 扩展，该扩展包含 FENCE.I` 指令，用于在同一硬件线程上实现对指令内存写入操作与指令获取操作之间的显式同步。
目前，`FENCE.I` 指令是能够确保对某一内核可见的存储操作也能对这一内核的指令获取可见的唯一标准机制。

[NOTE]
====
我们曾考虑过，但最终未采纳如 cite:[majc] 中所述的 “存储指令字” 指令。JIT 编译器可能会在执行单条 FENCE.I` 指令前，先生成大量的指令序列，并通过将翻译后的指令写入已知不在 I-cache 中的内存区域，来分摊指令缓存监听/失效操作的开销。
>>>>>>> nidland
====

[TIP]
====
<<<<<<< HEAD
FENCE.I 指令的设计旨在支持多种不同的实现方式。一种简单的实现方案是在执行 FENCE.I 指令时，刷新本地指令缓存和指令流水线。更复杂的实现方案可能包括：在每次数据（或指令）缓存缺失时，监听指令（或数据）缓存；或者使用包含性统一私有二级缓存，以便在本地存储指令写入时，使主指令缓存中的缓存行失效。如果指令缓存和数据缓存以这种方式保持一致性，或者如果内存系统完全由非缓存 RAM 构成，那么在执行 FENCE.I 指令时，仅需刷新取指流水线即可。
=======
FENCE.I 指令的设计旨在支持多种不同的实现方式。一种简单的实现方案是在执行 FENCE.I 指令时，刷新本地指令缓存和指令流水线。更复杂的实现方案可能包括：在每次数据（或指令）缓存缺失时，监听指令（或数据）缓存；或者使用包含式统一私有二级缓存，以便在本地存储指令写入时，使主指令缓存中的缓存行失效。如果指令缓存和数据缓存以这种方式保持一致性，或者内存系统完全由非缓存 RAM 构成，那么在执行 FENCE.I 指令时，仅需刷新取指流水线即可。
>>>>>>> nidland

FENCE.I 指令曾是基本 I 指令集的一部分。虽然在撰写本文时，它仍然是维护指令获取一致性的唯一标准方法。但是有两个主要问题促使我们将其从强制性基础指令集中移除。

首先，人们逐渐认识到，在某些系统上，FENCE.I 指令的实现成本可能很高，内存模型工作组也在探讨替代机制。特别是对于那些指令缓存和数据缓存不一致的设计，或者指令缓存的重填操作未监听一致性数据缓存的设计，当遇到 FENCE.I 指令时，必须完全刷新指令缓存和数据缓存。当统一缓存或外部内存系统前端存在多级指令缓存和数据缓存时，这个问题会变得尤为突出。

其次，在类 Unix 操作系统环境中，单凭这条指令还不足以在用户级别提供指令获取一致性保障。FENCE.I 指令仅同步本地硬件线程的指令获取行为。操作系统可能在 FENCE.I 指令执行完毕后，将用户硬件线程重新调度到不同的物理硬件线程上。这将要求操作系统在每次上下文切换时都执行额外的 FENCE.I 指令。因此，标准的 Linux ABI 已经将 FENCE.I 指令从用户级别移除，转而需要通过系统调用来维护指令获取一致性。这样做既能让操作系统在现有系统上尽可能减少 FENCE.I 指令的执行次数，又能为未来改进的指令获取一致性机制提供前向兼容性。

目前正在讨论的未来指令获取一致性方法包括：提供更受限的 FENCE.I 指令版本，例如仅针对 _rs1_ 寄存器中指定地址的 FENCE.I 指令；和/或允许软件使用依赖于机器模式缓存维护操作的 ABI。
====

include::images/wavedrom/zifencei-ff.adoc[]
[[zifencei-ff]]
//.FENCE.I 指令
(((FENCE.I，同步)))

<<<<<<< HEAD
FENCE.I 指令用于同步指令流和数据流。RISC-V 架构不保证对指令内存的存储操作，在 RISC-V 硬件线程上对指令的获取操作立即可见，除非该硬件线程执行 FENCE.I 指令。FENCE.I 指令确保在 RISC-V 硬件线程上，后续的指令获取操作能够观察到任何先前的数据存储操作，这些数据存储操作对于 同一 RISC-V 硬件线程而言已经是可见的。FENCE.I 指令不能确保在多处理器系统中，其他 RISC-V 硬件线程的指令获取操作会观察到本地硬件线程的存储操作。为了使对指令内存的存储操作对 所有 RISC-V 硬件线程都可见，执行写入的硬件线程还必须先执行数据 FENCE 指令，然后再请求所有远程 RISC-V 硬件线程执行 FENCE.I 指令。
=======
FENCE.I 指令用于同步指令流和数据流。RISC-V 架构不保证对指令内存的存储操作在 RISC-V硬件线程上对指令的获取操作立即可见，除非该硬件线程执行 FENCE.I 指令。FENCE.I 指令确保在 RISC-V 硬件线程上，后续的指令获取操作能够观察到任何先前的数据存储操作，这些数据存储操作对于同一 RISC-V 硬件线程而言已经是可见的。FENCE.I 指令不能确保在多处理器系统中，其他 RISC-V 硬件线程的指令获取操作会观察到本地硬件线程的存储操作。为了使对指令内存的存储操作对所有 RISC-V 硬件线程都可见，执行写入的硬件线程还必须先执行数据 FENCE 指令，然后再请求所有远程 RISC-V 硬件线程执行 FENCE.I 指令。
>>>>>>> nidland

FENCE.I 指令中未使用的字段 _imm[11:0]_、_rs1_ 和 _rd_ 保留给未来扩展中更细粒度的屏障指令使用。为了保持前向兼容性，基本实现应忽略这些字段，标准软件应将这些字段置零。
(((FENCE.I，更细粒度)))
(((FENCE.I，前向兼容性)))

[NOTE]
====
<<<<<<< HEAD
由于 FENCE.I 指令仅对单个 hart 自身的指令获取操作进行排序，因此，仅当应用程序线程不会迁移到不同的硬件线程上时，应用程序代码才应依赖 FENCE.I 指令。EEI（执行环境接口）可以提供用于高效多处理器指令流同步的机制。
=======
由于 FENCE.I 指令仅对单个硬件线程自身的指令获取操作进行排序，因此，仅当应用程序线程不会迁移到不同的硬件线程上时，应用程序代码才应依赖 FENCE.I 指令。执行环境接口（EEI）可以提供用于高效多处理器指令流同步的机制。
>>>>>>> nidland
====
