{
	"PROJECT_TEMPLATE":{
		"dir":true,
		"files": {
			"Makefile":{
        "location":"${NYSA}/ibuilder/lib/tool_scripts"
      },
			"README":{
        "location":"${NYSA}/ibuilder/bus", 
        "tags":true
      },
			"cbuilder_defines.v":{
        "location":"${NYSA}/cbuilder/verilog"
      },
			"project_gen.tcl":{
        "location":"${NYSA}/ibuilder/lib/tool_scripts/xilinx", 
        "gen_script":"gen_xilinx"
      },
			"project_defines.v":{
        "location":"${NYSA}/ibuilder/bus", 
        "gen_script":"gen_project_defines"
      },
			"build_scripts":{
        "dir":true,
				"files":{
					"xilinx_utils.py":{
            "location":"${NYSA}/ibuilder/lib"
          }
				}
			},
			"sim_scripts":{
        "dir":true,
				"files":{
					"sim_interface.py":{
            "location":"${NYSA}/ibuilder/lib/sim_scripts"
          }
				}
			},
			"constraints":{
        "dir":true
			},
			"dependencies":{
        "dir":true
      },
			"rtl":{ 
        "dir":true,
				"files":{
					"top.v":{
            "location":"${NYSA}/cbuilder/template/top", 
            "gen_script":"gen_top"
          },
					"bus":{
            "dir":true,
						"files":{
							"master":{
                "dir":true,
								"files":{
									"wishbone_master.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/master"
                  }
								}
							},
							"interconnect":{
                "dir":true,
								"files":{
									"wishbone_interconnect.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/interconnect", 
                    "gen_script":"gen_interconnect"
                  },
									"wishbone_mem_interconnect.v":{
                    "location":"${NYSA}/verilog/wishbone/interconnect", 
                    "gen_script":"gen_mem_interconnect"
                  }
								}
							},
							"arbitors":{
                "dir":true
							},
							"slave":{
                "dir":true,
								"files":{
									"device_rom_table.v":{
                    "location":"${NYSA}/cbuilder/verilog/wishbone/rtl/wishbone/slave/device_rom_table"
                  },
									"device_rom_table.txt":{
                    "gen_script":"gen_drt"
                  }
								}
							},
							"interface":{
                "dir":true
              }
						}
					}
				}	
			},
			"sim":{
        "dir":true,
				"files":{
					"interface":{
            "dir":true
          }
				}
			},
			"python_examples":{
        "dir":true
      }
		}
	}
}
