# I2C_CORE

В данном репозитории приведен пример описания примитивного I2C-ядра. Ядро описывается в среде разработки Quartus Prime для ПЛИС семейства Cyclone IV.  

Используемая документация и литература:
* I2C-bus specification and user manual (UM10204).
* COMPUTER PRINCIPLES AND DESIGN IN VERILOG HDL. Yamin Li.  
  
Описываемое ядро состоит из следующих основных модулей:
* Генератора частоты SCL.
* FIFO-буферы для хранения отправляемых и принятых байтов данных.
* Конечного автомата контроллера.

Статус 06.01: завершено частично описание модуля генератора частоты.
