2 
 
應用於具動態調整電源電壓與操作頻率系統晶片的 
寬頻域且快速鎖定之工作週期鎖定迴路研製 
Design of a wide-range fast-locking duty-cycle locked loop for DVFS SoCs 
計畫編號：NSC 97-2221-E-260-026- 
執行期間：97 年 08 月 01 日 至 98 年 10 月 31 日 
主持人：王義明 國立暨南國際大學 電機工程系 助理教授 
 
一、 中文摘要 
本研究提出一個新型的全數位式寬頻域
操作之工作週期鎖定迴路。利用全數位式的電
路設計能有良好的製程、電源電壓、溫度等變
異抑制能力，對於提升電路可靠度與電路性能
具關鍵性的影響。新型的工作週期鎖定迴路具
有下列技術特徵：可接受寬廣的輸入訊號工作
週期與時脈頻率、快速的工作週期鎖定速度與
低功率消耗等。 
本研究提出的工作週期鎖定迴路在
0.18-µm CMOS 製程技術下，電路可操作之輸
入頻率範圍為 6-880MHz，可輸入之訊號工作
週期為 10-90%，電路可於 14 個時脈週期內鎖
定輸出時脈的工作週期，且當電路操作在
888MHz 時，功率消耗為 7.05mW。 
關鍵詞: 工作週期鎖定迴路、寬頻域、快速鎖
定 
二、 英文摘要 
A new Pulsewidth Control Loop (PWCL), 
designed with a purely digital technique, is 
presented in this project. The features of the 
proposed PWCL includes a higher reliability due 
to the use of the all-digital technique, a larger 
operating frequency range, a wider acceptable 
duty-cycle range for the input clock, a faster duty 
cycle locking speed, and a lower power 
dissipation, compared to conventional PWCL’s.  
When designed with a 0.18-μm CMOS 
technology, the acceptable duty-cycle of the 
input signal ranges from 10% to 90% when the 
clock frequency ranges from 6 MHz to 880MHz 
and the lock operation spends less than 14 clock 
cycles. When PWCL operated at 888MHz, the 
power consumption was 7.05mW. 
Keywords: pulsewidth control loop, wide-range, 
fast locking 
三、 計畫的緣由與目的 
工作週期校正電路(DCC) 與工作週期鎖
定迴路 (DCLL) 或稱脈波寬度控制迴路
(Pulsewidth Control Loop, PWCL) 近年來被大
量設計與實現，期望藉以解決因系統單晶片複
雜時脈分佈導致時脈訊號品質急遽惡化的問
題。其中包括有工作週期失真、相位扭曲(clock 
skew) 與時脈抖動(clock jitter)等主要問題。信
號完整性(signal integrity) 的改善，對於提升電
路可靠度與電路性能具關鍵性的影響。工作週
期鎖定迴路 (DCLL) 或脈波寬度控制迴路
(PWCL) 過去的研究指出[1]-[14]，其因應各式
應用所衍生的設計需求條列如下： 
■(需求 1) 接受寬廣的輸入訊號工作週期 
■(需求 2) 高速操作 
■(需求 3) 容易和其他電路整合 
■(需求 4) 低功率低電壓操作 
■(需求 5) 良好的製程、電源電壓、溫度等變   
          異抑制能力 
近年因半導體製程的進步，促使積體電路
集積程度逐年增加。但晶片的功率消耗卻始終
是晶片設計者苦於應付的問題；其中，特別是
系統單晶片或是手持式多媒體裝置等晶片設
計。文獻中記載著各式低功率、低電壓技術，
包括有 Multiple VDD 、Variable VDD、Adaptive 
VDD (即 Dynamic Voltage Scaling, DVS)、
Multiple VT、Variable VT、Low VT 與 Adaptive 
VDD/VT (即 Adaptive Supply and Body Biasing, 
ASB)等用以降低電路功率消耗。其中 DVFS
雖然不如後期研究的 ASB 技術，同時將 MOS
4 
 
傳統的脈波寬度/工作週期偵測(PWD)與
脈波寬度/工作週期產生(PG)電路，硬體成本過
大不利於 DVFS 晶片寬頻域操作需求的實
現。根據先前分析與評估的結果顯示，硬體共
用的設計將有助於發展寬頻域操作或是高精
準度的脈波寬度控制迴路或是工作週期鎖定
迴路。同時，硬體共用的設計也將在功率消耗
方面具有相當競爭力。 
■快速鎖定 
藉由文獻的整理歸納得知，[10]-[14]這些
脈波寬度控制電路其架構都採用全數位式設
計，但是由表二可以知道僅[13][14]所提出的
回授鎖定機制有別於其他文獻資料。 
由表二可以知道[10]-[12]中脈波寬度的回
授 鎖 定 機 制 ， 皆 屬 於 量 測 - 調 整
(Measure-and-Tune)架構。所謂調整即是電路
無法知道確切的脈波寬度誤差量，必須藉由脈
波寬度/工作週期產生(PG)電路與回授控制訊
號 ([10][12]中為 Wider/Narrower， [11]中為
Amplify / Shrink)，依序回授調整。在量測-調
整架構中，嘗試錯誤(Trial and Error)法將使迴
路鎖定時間變長，不利於設計實現快速鎖定的
功能。 
表二、數位式脈波寬度控制迴路之快速鎖定特
性比較表 
反 觀 [13][14] 則 是 另 一 種 量 測 - 設 定
(Measure-and-Setup)機構，我們替其命名為直
接設定(Direct Setup)法。[13][14]中由於脈波寬
度/工作週期偵測(PWD)與脈波寬度/工作週期
產生(PG)利用同一條時脈延遲線，故輸入與輸
出脈波寬度間的量化有共同的參考標準。在有
共同參考標準的操作條件下，透過回授控制訊
號(duty cycle correction code)便可以直接、快速
且精準的對脈波寬度/工作週期產生(PG)電路
設定任何欲輸出的脈波寬度值。這樣的回授鎖
定架構，便是透過時脈延遲線共存於脈波寬度
/工作週期偵測(PWD)與脈波寬度/工作週期產
生(PG)電路加以完成。 
由定性的分析可知，[13][14]中利用時脈
延遲線的共用而有共同的脈波寬度量化標
準。在有共同輸入與輸出脈波寬度量化標準的
操作條件下，任意的脈波寬度輸出將變得直
接、快速且精準。直接設定(Direct Setup)法相
較下比嘗試錯誤(Trial and Error)法更適合於寬
頻域操作的脈波寬度控制迴路或是工作週期
鎖定迴路。 
由定量的數據觀察可知，表二中[13][14]
的鎖定時間確實是現有文獻中最快者。 
傳統的數位式脈波寬度控制迴路中，嘗試
錯誤(Trial and Error) 的回授鎖定機制，調整時
間過於長久不利於 DVFS 晶片頻繁跳頻需求
的應用。根據先前分析與評估的結果顯示，直
接設定(Direct Setup) 之回授鎖定機制將有助
於發展快速鎖定或是寬頻域操作的脈波寬度
控制迴路或是工作週期鎖定迴路。同時，直接
設定(Direct Setup) 法的架構設計也將在動態
功率消耗方面具有相當競爭力。 
本計畫將發展一個嶄新的工作週期鎖定
迴路，以符合現有應用的所有需求。 
四、 研究方法及成果 
綜合數位式脈波寬度控制迴路研究現況
的歸納與分析，傳統架構對於擴展操作頻率範
圍已提出了硬體重複使用 [12]與硬體共用
[13][14]的設計觀念。另一方面，傳統架構對
於加速迴路鎖定時間，則提出了直接設定
(Direct Setup)[13][14] 之回授鎖定機制。面對
應用於具 DVFS 技術的低功率晶片設計所衍
生的寬頻域操作與快速鎖定需求，國內外尚無
兩者兼具的迴路架構發表。 
從定性與定量的分析結果，我們得知 2006 
IEICE[13]，2006 JSSC[14] 之架構設計與觀念
在新衍生的設計需求上具有發展潛力與深入
研究的價值。 
6 
 
本研究的電路設計概念如圖一所示。當外
部時脈訊號 CK_ext 經過 Time-to-Digital 
Converter(TDC) 轉換成匯流排訊號 ducyc
後，ducyc 的數值將代表外部時脈週期的
10%。換言之，ducyc 即為 10%工作週期的數
位碼。Digital Process Unit(DPU) 會將 ducyc
的數值透過二進制移位方式，轉換成匯流排訊
號 ducyc_ch。因此 ducyc_ch 產生的數值，將
代表外部時脈週期的 40%。此時，若把
ducyc_ch 的數值當成運算的基底，而 ducyc 的
數值當成偏移量，則藉由程式化 DPU 的算術
運算，將可求得內部時脈訊號 CK_int 任何所
需的工作週期數位碼 ducyc_ch。同理，反向操
作，若將求得的工作週期數位碼 ducyc_ch 藉
由 Digital-to-Time Converter(DTC) 轉換成內
部的時脈訊號 CK_int，則可完成時脈脈波寬度
的控制。透過這樣的轉換與運算機制，我們能
夠 處 理 不 同 週 期 時 間 的 外 部 時 脈 訊 號
CK_ext，並且快速的求得內部時脈訊號 CK_int
所需的工作週期數位碼。同時，只要表示 ducyc
及 ducyc_ch 的位元數愈多，則輸入時脈訊號
CK_ext 的頻域就能愈寬，且轉換速度將不會
因而變慢。 
圖一、電路設計概念圖與時序圖 
本研究提出的全數位寬頻域且快速鎖定
之工作週期鎖定迴路的系統方塊圖如圖二所
示，其中 Time-to-Digital Converter (TDC)內部
元件主要包含振盪器 OSC 及上數計數器； 
Digital Process Unit (DPU)內部元件主要包含
加減法器及暫存器；Digital-to-Time Converter 
(DTC)內部元件主要包含比較器。 
圖二中，外部控制訊號 offset[3:0]的 MSB 
代表改變內部訊號的工作週期 (如 30% → 
70%)，其餘 3bits 代表運算工作週期的偏移
量。offset[3:0]藉由架構中 Timing Control Unit 
(TCU)轉換成三種控控制訊號，有 add_n/sub(運
算方式)、op_num(運算次數)、duty_inv(改變內
部訊號的工作週期)。 
圖二、全數位寬頻域且快速鎖定之工作週期鎖
定迴路, (a)系統方塊圖及 (b) 工作週期設定
對照表 
整體電路操作原理如下所述，當外部重置
訊號 rst_n 重置整個電路後，TDC 轉換外部時
脈訊號 CK_ext 的第一個週期，成為匯流排訊
號 ducyc 的數值(代表外部訊號工作週期的
10%)，並且 TDC 的訊號 TDC_end 由 0 轉態為
1，此時 DPU 載入 ducyc 再利用二進制移位方
式，來得到 ducyc_ch 的數值(代表外部訊號
40%的工作週期)。接著，當訊號 load_mode
由1轉態為0時，DPU改成運算模式，add_n/sub
訊號決定 DPU 作加法或是減法運算，藉由
op_num 送入 n (n≦3)個脈波，則 ducyc 及
ducyc_ch 相互作了 n(n≦3)次的運算， 最後運
算的結果 ducyc_ch 將會固定數值，則代表內
部訊號所需的工作週期。當 DPU 運算結束後，
訊號 DTC_start 由 0 轉態為 1，CK_rst 會重置
TDC 內部的上數計數器，並且 DTC 的訊號 set
產生脈波給 SR_latch；DTC 並開始運作時比較
ducyc 是否相同 ducyc_ch 的數值，當 ducyc 的
計數值相同 ducyc_ch 時，DTC 的訊號 reset 產
生脈波給 SR_latch，以此類推，內部時脈訊號
CK_int 將產生所需的工作週期。如果 duty_inv 
為 1，DTC 將會互相改變 set 及 reset 的路徑，
同時也改變 CK_int 的工作週期。 
8 
 
本研究計畫擬藉由對全數位式工作週期
鎖定迴路之設計，改善因系統單晶片複雜時脈
分部導致時脈訊號品質急遽惡化的問題。在本
研究中，我們所提出的電路架構不但能夠改善
時脈訊號品質惡化的問題，其中快速鎖定與寬
頻域操作設計，更利於未來系統單晶片的大量
應用與跟具 DVFS 低功率技術的整合，相信具
有一定的實用價值。 
本計畫相關的研究結果，預計於 99 年 6
月於 IEEE 投稿一篇期刊論文。 
參考文獻 
[1] Fenghao Mu and Christer Svensson, “High 
Speed Multistage CMOS Clock Buffers 
with Pulse Width Control Loop,” in 
Proceedings of IEEE International 
Symposium on Circuits and Systems, vol. 2, 
pp. 541-544, May 1999. 
[2] Fenghao Mu and Christer Svensson, 
“Pulsewidth Control Loop in High-Speed 
CMOS Clock Buffers,” IEEE Transactions 
on Solid State Circuits, vol. 35, pp. 134-141, 
Feb. 2000. 
[3] Jinn-Shyan Wang and Po-Hui Yang, 
“Low-voltage CMOS pulsewidth control 
loop using push-pull charge pump,” 
Electronics Letters, vol. 37, no. 7, pp. 
409-411, March 2001. 
[4] Po-Hui Yang and Jinn-Shyan Wang, 
“Low-Voltage Pulsewidth Control Loops 
for SOC Applications,” IEEE J. Solid-State 
Circuits, vol. 37, pp. 1348-1351, Oct. 2002. 
[5] Wei-Ming Lin and Hong-Yi Huang, “A 
Low-Jitter Mutual-Correlated Pulsewidth 
Control Loop Circuit,” IEEE J. Solid-State 
Circuits, vol. 39, pp. 1366-1369, Aug. 
2004. 
[6] Sung-Rung Han and Shen-Iuan Liu, “A 
500-MHz-1.25-GHz Fast-Locking 
Pulsewidth Control Loop With Presettable 
Duty Cycle,” IEEE J. Solid-State Circuits, 
vol. 39, pp. 463-468, March 2004.  
[7] Sung-Rung Han and Shen-Iuan Liu, “A 
Single-Path Pulsewidth Control Loop With 
a Built-In Delay-Locked Loop,” IEEE J. 
Solid-State Circuits, vol. 40, pp. 1130-1135, 
May 2005. 
[8] Young-Chan Jang, Jun-Hyun Bae, and 
Hong-June Park, “A Digital CMOS PWCL 
With Fixed-Delay Rising Edge and Digital 
Stability Control,” IEEE J. Solid-State 
Circuits, vol. 53, pp. 1063-1067, Oct. 2006.  
[9] Kua-Hsing Cheng, Cia-Wei Su, Kai-Fei 
Chang, Cheng-Liang Hung, and Wei-Bin 
Yang, “A High Linearity and Fast-Locked 
Pulsewidth Control Loop With Digitally 
Programmable Output Duty Cycle for Wide 
Range Operation,” in Proceedings of the 
32nd European Solid-State Circuits 
Conference, pp. 178-181, Sep. 2006. 
[10] Yi-Ming Wang, Chang-Fen Hu, and Yi-Jen 
Chen and Jinn-Shyan Wang, “An 
All-Digital Pulsewidth Control Loop,” in 
Proceedings of IEEE International 
Symposium on Circuits and Systems, vol. 2, 
pp. 1258-1261, May 2005. 
[11] Wei Wang, I-Chyn Wey, Chia-Tsun Wu, 
and An-Yeu Wu, “A Portable All-Digital 
Pulsewidth Control Loop for SOC 
Applications,” in Proceedings of IEEE 
International Symposium on Circuits and 
Systems, pp. 3165-3168, May 2006. 
[12] Po-Hui Yang, Ming-Jau Shiau, Cheng-His 
Tsai, and Jia-Shuo Liang, “An Adjustable 
Pulsewidth of High Speed Digital 
Pulsewidth Lock Loop,” M.S. Thesis, 
Department and Institute of Electronic 
Engineering National Yunlin University of 
Science and Technology, Taiwan, 2006. 
[13] Shao-Ku Kao and Shen-Iuan Liu, 
“All-Digital Clock Deskew Buffer With 
Variable Duty Cycle,” IEICE Transactions 
on Electron, vol. E89, pp. 753-460, June 
2006. 
[14] You-Jen Wang, Shao-Ku Kao, and 
Shen-Iuan Liu, “All-Digital Delay-Locked 
Loop / Pulsewidth-Control Loop With 
Adjustable Duty Cycle,” IEEE J. 
Solid-State Circuits, vol. 41, pp. 1262-1274, 
June 2006. 
[15] Byeong-Gyu Nam, Jeabin Lee, Kwanho 
1 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 97-2221-E-260-026- 
計畫名稱 應用於具動態調整電源電壓與操作頻率系統晶片的寬頻域且快速鎖定之 工作週期鎖定迴路研製 
出國人員姓名 
服務機關及職稱 
國立暨南國際大學電機工程系 
王義明 助理教授 
會議時間地點 日本東京, 2008/10/14 – 2008/10/16 
會議名稱 The 14th Asia-Pacific Conference on Communications, APCC 2008 
發表論文題目 無 
 
一、參加會議經過 
Asia-Pacific Conference on Communications (APCC)是國際電子電機工程師協會 
(IEEE)通訊協會中區域性(亞洲區)的會議。今年由日本電子資訊通訊工程師協會(IEICE)
贊助主辦，並且結合 International Conference on Optical Internet (COIN)同時間、同地點舉
辦會議研討。 
今年會議在日本東京舉辦，會議舉辦期間由十月十四日開始至十月十六日結束，全
程共計三天。此次會議計有來自世界各國之 354篇論文投稿，並由大會 Technical Program 
Committee (TPC)中 52 位通訊專家與每篇論文至少兩位審查者交互審稿。最後接受來自
354篇投稿的 203篇論文，接受率約為 57.34%。被接受的論文被區分為 41個口頭報告議
程進行。此會議中，台灣共計發表 28篇論文。 
除了上述的論文研討發表議程 (Technical Session)，會議中尚有一個特別的專題討論
議程(Special Panel Session)。專題討論主要針對次世代的網路研發與亞洲區未來的網際網
路此主題加以討論交流。 
 
二、與會心得 
第一天(10/15)的議程中，大會邀請服務於中國大陸情報電信研究機構(NICT) Dr. 
Hideo Miyahara發表 Challenges for New Generation Network進行專題演講。第二場則由
韓國國立首爾大學 Prof. Byeong Gi Lee就韓國電信委員會如何激勵產業發展以及加強使
用者便利來進行整合電信與廣播之政策發展與規範制訂進行經驗分享。 
論文研討 (Technical Session) 議程分成了眾多細項主題。個人比較感興趣的是通訊
系統或電路實現方面的相關主題，藉以了解個人研究專長在切入通訊領域之門檻與相異
的設計考量。 
 
