# BG Logic

![image](https://user-images.githubusercontent.com/5828819/177499397-b42a0e10-dc34-4429-abd2-ef3ef4f8efe6.png)

![image](https://user-images.githubusercontent.com/5828819/177498954-129ee79a-0e5b-429e-baad-d8363b44c2e7.png)

- Состоит из двух доменов ячеек (BG_1 слева, BG_2 поменьше справа)
- Содержит VSRAM в нижнем правом углу
- BG_1: 27 рядов ячеек
- BG_2: 5 рядов ячеек, причём крайний правый ряд обособлен и очень мелкий

Гипотеза: BG_2 используется совместно с DMA-контроллером для VSRAM DMA
