Simulator report for b_count
Tue May 20 09:10:52 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.6 us       ;
; Simulation Netlist Size     ; 273 nodes    ;
; Simulation Coverage         ;      52.75 % ;
; Total Number of Transitions ; 1051         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX7000S     ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                       ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Option                                                                                     ; Setting     ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------+---------------+
; Simulation mode                                                                            ; Functional  ; Timing        ;
; Start time                                                                                 ; 0 ns        ; 0 ns          ;
; Simulation results format                                                                  ; CVWF        ;               ;
; Vector input source                                                                        ; b_count.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On          ; On            ;
; Check outputs                                                                              ; Off         ; Off           ;
; Report simulation coverage                                                                 ; On          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On          ; On            ;
; Display missing 1-value coverage report                                                    ; On          ; On            ;
; Display missing 0-value coverage report                                                    ; On          ; On            ;
; Detect setup and hold time violations                                                      ; Off         ; Off           ;
; Detect glitches                                                                            ; Off         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off         ; Off           ;
; Generate Signal Activity File                                                              ; Off         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off         ; Off           ;
; Group bus channels in simulation results                                                   ; Off         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto        ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      52.75 % ;
; Total nodes checked                                 ; 273          ;
; Total output ports checked                          ; 273          ;
; Total output ports with complete 1/0-value coverage ; 144          ;
; Total output ports with no 1/0-value coverage       ; 128          ;
; Total output ports with no 1-value coverage         ; 128          ;
; Total output ports with no 0-value coverage         ; 129          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                        ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; Node Name                                                      ; Output Port Name                                               ; Output Port Type ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; |b_count|Q[7]~reg0                                             ; |b_count|Q[7]~reg0                                             ; regout           ;
; |b_count|Q[4]~reg0                                             ; |b_count|Q[4]~reg0                                             ; regout           ;
; |b_count|Q[3]~reg0                                             ; |b_count|Q[3]~reg0                                             ; regout           ;
; |b_count|Q[2]~reg0                                             ; |b_count|Q[2]~reg0                                             ; regout           ;
; |b_count|Q[1]~reg0                                             ; |b_count|Q[1]~reg0                                             ; regout           ;
; |b_count|Q[0]~reg0                                             ; |b_count|Q[0]~reg0                                             ; regout           ;
; |b_count|Q~8                                                   ; |b_count|Q~8                                                   ; out              ;
; |b_count|Q~10                                                  ; |b_count|Q~10                                                  ; out              ;
; |b_count|Q~11                                                  ; |b_count|Q~11                                                  ; out              ;
; |b_count|Q~12                                                  ; |b_count|Q~12                                                  ; out              ;
; |b_count|Q~13                                                  ; |b_count|Q~13                                                  ; out              ;
; |b_count|Q~14                                                  ; |b_count|Q~14                                                  ; out              ;
; |b_count|Q~15                                                  ; |b_count|Q~15                                                  ; out              ;
; |b_count|Q~16                                                  ; |b_count|Q~16                                                  ; out              ;
; |b_count|Q~18                                                  ; |b_count|Q~18                                                  ; out              ;
; |b_count|Q~19                                                  ; |b_count|Q~19                                                  ; out              ;
; |b_count|Q~20                                                  ; |b_count|Q~20                                                  ; out              ;
; |b_count|Q~21                                                  ; |b_count|Q~21                                                  ; out              ;
; |b_count|Q~22                                                  ; |b_count|Q~22                                                  ; out              ;
; |b_count|Q~23                                                  ; |b_count|Q~23                                                  ; out              ;
; |b_count|Q~24                                                  ; |b_count|Q~24                                                  ; out              ;
; |b_count|Q~26                                                  ; |b_count|Q~26                                                  ; out              ;
; |b_count|Q~27                                                  ; |b_count|Q~27                                                  ; out              ;
; |b_count|Q~28                                                  ; |b_count|Q~28                                                  ; out              ;
; |b_count|Q~29                                                  ; |b_count|Q~29                                                  ; out              ;
; |b_count|Q~30                                                  ; |b_count|Q~30                                                  ; out              ;
; |b_count|Q~31                                                  ; |b_count|Q~31                                                  ; out              ;
; |b_count|reset                                                 ; |b_count|reset                                                 ; out              ;
; |b_count|load                                                  ; |b_count|load                                                  ; out              ;
; |b_count|clk                                                   ; |b_count|clk                                                   ; out              ;
; |b_count|D[0]                                                  ; |b_count|D[0]                                                  ; out              ;
; |b_count|D[2]                                                  ; |b_count|D[2]                                                  ; out              ;
; |b_count|D[4]                                                  ; |b_count|D[4]                                                  ; out              ;
; |b_count|D[7]                                                  ; |b_count|D[7]                                                  ; out              ;
; |b_count|Q[0]                                                  ; |b_count|Q[0]                                                  ; pin_out          ;
; |b_count|Q[1]                                                  ; |b_count|Q[1]                                                  ; pin_out          ;
; |b_count|Q[2]                                                  ; |b_count|Q[2]                                                  ; pin_out          ;
; |b_count|Q[3]                                                  ; |b_count|Q[3]                                                  ; pin_out          ;
; |b_count|Q[4]                                                  ; |b_count|Q[4]                                                  ; pin_out          ;
; |b_count|Q[7]                                                  ; |b_count|Q[7]                                                  ; pin_out          ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[0]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[0]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[1]~1             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[1]~1             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[1]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[1]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[2]~2             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[2]~2             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[2]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[2]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[3]~3             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[3]~3             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[3]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[3]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[4]~4             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[4]~4             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[4]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[4]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[7]~7             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[7]~7             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[7]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[7]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3                  ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3                  ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~0                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~0                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g4~0                ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g4~0                ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[0]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[1]~0             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[1]~0             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[1]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[2]~1             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[2]~1             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[2]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[0]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[1]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[2]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[3]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~1                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~1                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_result[0]~0   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[1]~0 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[1]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[2]~1 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[2]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[3]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[4]~2 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[4]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[7]~5 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[7]~5 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[7]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[7]   ; out0             ;
; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|cout[1]~0   ; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|cout[1]~0   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[1]~1             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[1]~1             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[1]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[1]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[2]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[2]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[3]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[3]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[4]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[4]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[5]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[5]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g3~0                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g3~0                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g3                  ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g3                  ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~0                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~0                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g4~0                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g4~0                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[0]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[0]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[1]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[2]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|p2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[1]~0             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[1]~0             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[1]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[2]~1             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[2]~1             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[2]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]~0            ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]~0            ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]~1            ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]~1            ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[1]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[2]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[3]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[3]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]~0   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]~1   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]~1   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]~2   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]~2   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]~0 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~3                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~3                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]~1 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[3]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~4                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~4                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]~2 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]~2 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~5                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~5                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]~3 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]~3 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]   ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]   ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~16                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~16                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[0]~0      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[0]~0      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~19                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~19                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~21                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~21                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[0]~0      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[0]~0      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~24                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~24                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~26                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~26                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~27                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~27                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[1]~1      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[1]~1      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~30                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~30                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~32                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~32                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~33                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~33                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[2]~2      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[2]~2      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~40                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~40                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gp0~0               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gp0~0               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gp0                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gp0                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~41                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~41                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~42                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~42                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|bg_out~0            ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|bg_out~0            ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~43                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~43                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~44                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~44                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|bp_out~0            ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|bp_out~0            ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|gn[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|gn[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|_~1                 ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|_~1                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|unreg_result[0]~0   ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|unreg_result[0]~0   ; out0             ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                           ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; Node Name                                                      ; Output Port Name                                               ; Output Port Type ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; |b_count|Q[6]~reg0                                             ; |b_count|Q[6]~reg0                                             ; regout           ;
; |b_count|Q[5]~reg0                                             ; |b_count|Q[5]~reg0                                             ; regout           ;
; |b_count|Q~9                                                   ; |b_count|Q~9                                                   ; out              ;
; |b_count|Q~17                                                  ; |b_count|Q~17                                                  ; out              ;
; |b_count|Q~25                                                  ; |b_count|Q~25                                                  ; out              ;
; |b_count|D[1]                                                  ; |b_count|D[1]                                                  ; out              ;
; |b_count|D[3]                                                  ; |b_count|D[3]                                                  ; out              ;
; |b_count|D[5]                                                  ; |b_count|D[5]                                                  ; out              ;
; |b_count|D[6]                                                  ; |b_count|D[6]                                                  ; out              ;
; |b_count|Q[5]                                                  ; |b_count|Q[5]                                                  ; pin_out          ;
; |b_count|Q[6]                                                  ; |b_count|Q[6]                                                  ; pin_out          ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[6]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[6]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[5]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[5]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[4]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[4]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[3]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[3]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[2]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[2]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[1]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[1]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[0]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[0]~0             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[0]~0             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[0]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[0]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[1]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[1]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[2]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[2]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[3]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[3]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[4]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[4]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[5]~5             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[5]~5             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[5]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[5]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[5]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[5]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[6]~6             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[6]~6             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[6]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[6]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[6]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[6]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[7]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[7]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[0]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[1]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[2]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[3]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[3]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[4]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[4]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[5]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[5]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[6]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[6]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3~0                ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3~0                ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[0]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[0]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[1]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[2]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]~0            ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]~0            ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]~1            ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]~1            ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]~0   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]~1   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]~1   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]~2   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]~2   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~2                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~2                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~3                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~3                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~4                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~4                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~5                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~5                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]~3 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]~3 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~6                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~6                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]~4 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]~4 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~7                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~7                 ; out0             ;
; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|_~0         ; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|_~0         ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[2]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[2]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[3]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[3]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[4]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[4]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[5]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[5]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[6]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[6]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]~4 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]~4 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~20                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~20                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~22                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~22                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~23                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~23                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~25                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~25                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~28                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~28                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~29                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~29                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~31                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~31                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~35                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~35                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; out0             ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                           ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; Node Name                                                      ; Output Port Name                                               ; Output Port Type ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+
; |b_count|Q[6]~reg0                                             ; |b_count|Q[6]~reg0                                             ; regout           ;
; |b_count|Q[5]~reg0                                             ; |b_count|Q[5]~reg0                                             ; regout           ;
; |b_count|Q~9                                                   ; |b_count|Q~9                                                   ; out              ;
; |b_count|Q~17                                                  ; |b_count|Q~17                                                  ; out              ;
; |b_count|Q~25                                                  ; |b_count|Q~25                                                  ; out              ;
; |b_count|up_dn                                                 ; |b_count|up_dn                                                 ; out              ;
; |b_count|D[1]                                                  ; |b_count|D[1]                                                  ; out              ;
; |b_count|D[3]                                                  ; |b_count|D[3]                                                  ; out              ;
; |b_count|D[5]                                                  ; |b_count|D[5]                                                  ; out              ;
; |b_count|D[6]                                                  ; |b_count|D[6]                                                  ; out              ;
; |b_count|Q[5]                                                  ; |b_count|Q[5]                                                  ; pin_out          ;
; |b_count|Q[6]                                                  ; |b_count|Q[6]                                                  ; pin_out          ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[7]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[6]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[6]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[5]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[5]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[4]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[4]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[3]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[3]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[2]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[2]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[1]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[1]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[0]       ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[0]~0             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[0]~0             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[0]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[0]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[1]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[1]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[2]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[2]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[3]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[3]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[4]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[4]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[5]~5             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[5]~5             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[5]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[5]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[5]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[5]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[6]~6             ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|ps[6]~6             ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[6]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|psi[6]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[6]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[6]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[7]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|gn[7]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[0]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[1]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[2]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[3]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[3]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[4]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[4]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[5]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[5]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[6]               ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|pc[6]               ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3~0                ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g3~0                ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[0]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[0]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[1]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[2]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|p2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]~0            ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]~0            ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[1]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]~1            ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]~1            ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]              ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|g2c[2]              ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]~0   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[4]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]~1   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]~1   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[5]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]~2   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]~2   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]     ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|tot_cin_node[6]     ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~2                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~2                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~3                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~3                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~4                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~4                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~5                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~5                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]~3 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]~3 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[5]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~6                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~6                 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]~4 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]~4 ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]   ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|unreg_res_node[6]   ; out0             ;
; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~7                 ; |b_count|lpm_add_sub:Add1|addcore:adder[0]|_~7                 ; out0             ;
; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|_~0         ; |b_count|lpm_add_sub:Add0|look_add:look_ahead_unit|_~0         ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[2]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[2]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[3]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[3]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[4]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[4]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[5]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[5]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[6]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[6]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[0]               ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|gc[0]               ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0]     ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]~4 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6]~4 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~20                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~20                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~22                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~22                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~23                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~23                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~25                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~25                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~28                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~28                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~29                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~29                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~31                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~31                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~35                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~35                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; |b_count|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; out0             ;
; |b_count|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; |b_count|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; out0             ;
+----------------------------------------------------------------+----------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Tue May 20 09:10:51 2014
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off b_count -c b_count
Info: Using vector source file "S:/My Documents/DavidHouston/EE133/EE133_LABS/LAB7/B_count/b_count.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      52.75 %
Info: Number of transitions in simulation is 1051
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Tue May 20 09:10:52 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


