<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.4.3-61c.cc0f4a6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0xff"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="5">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#../../../cpu/regfile.circ" name="6"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="5" map="Button2" name="Menu Tool"/>
    <tool lib="5" map="Button3" name="Menu Tool"/>
    <tool lib="5" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="5" name="Poke Tool"/>
    <tool lib="5" name="Edit Tool"/>
    <tool lib="5" name="Wiring Tool"/>
    <tool lib="5" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool lib="4" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1030,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="ra"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1100,400)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rs1"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1100,430)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rs2"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1100,460)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="rd"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1100,490)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Write_Data"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1100,520)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="RegWEn"/>
    </comp>
    <comp lib="0" loc="(1120,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="sp"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1120,540)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(1210,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="t0"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1300,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="t1"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1310,1000)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="RF_In"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(1330,1000)" name="Splitter">
      <a name="bit1" val="0"/>
      <a name="bit10" val="2"/>
      <a name="bit11" val="2"/>
      <a name="bit12" val="2"/>
      <a name="bit13" val="2"/>
      <a name="bit14" val="2"/>
      <a name="bit15" val="3"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="1"/>
      <a name="bit6" val="1"/>
      <a name="bit7" val="1"/>
      <a name="bit8" val="1"/>
      <a name="bit9" val="1"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="16"/>
    </comp>
    <comp lib="0" loc="(1390,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="t2"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1450,1000)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="rd"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1450,1060)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="RegWEn"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(1450,1180)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Write_Data"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1450,890)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="rs1"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1450,940)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="rs2"/>
      <a name="output" val="true"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1480,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="s0"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(150,200)" name="Tunnel">
      <a name="facing" val="south"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(150,220)" name="Clock">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(1500,1020)" name="Tunnel">
      <a name="label" val="rd"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1500,1080)" name="Tunnel">
      <a name="label" val="RegWEn"/>
    </comp>
    <comp lib="0" loc="(1500,910)" name="Tunnel">
      <a name="label" val="rs1"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1500,960)" name="Tunnel">
      <a name="label" val="rs2"/>
      <a name="width" val="5"/>
    </comp>
    <comp lib="0" loc="(1520,1180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="WriteData"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1570,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="s1"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1660,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="a0"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1780,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Read_Data_1"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(1780,530)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Read_Data_2"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="0" loc="(280,300)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(390,510)" name="Tunnel">
      <a name="label" val="RF_In"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(400,200)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(440,330)" name="Tunnel">
      <a name="facing" val="north"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(510,430)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(510,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="Test"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(520,310)" name="Constant">
      <a name="value" val="0x6"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(600,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="halt"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(70,460)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Test"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(820,480)" name="Tunnel">
      <a name="label" val="Write_Data"/>
      <a name="width" val="32"/>
    </comp>
    <comp lib="3" loc="(450,210)" name="Adder"/>
    <comp lib="3" loc="(570,300)" name="Comparator"/>
    <comp lib="4" loc="(110,450)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 16
441 8a5 1549 14e7
</a>
      <a name="dataWidth" val="16"/>
      <a name="label" val="rs1_rs2_rd_RegWEn"/>
    </comp>
    <comp lib="4" loc="(320,230)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(550,420)" name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 32
ffffbeef dad fffff00d 5678
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="5" loc="(1378,663)" name="Text">
      <a name="font" val="SansSerif bolditalic 26"/>
      <a name="text" val="Your RegFile must fit here!"/>
    </comp>
    <comp lib="5" loc="(1606,695)" name="Text">
      <a name="font" val="SansSerif plain 24"/>
      <a name="text" val="There should be no red or blue wires, and the result should not be all X's"/>
    </comp>
    <comp lib="6" loc="(1350,410)" name="regfile"/>
    <wire from="(1030,220)" to="(1030,340)"/>
    <wire from="(1030,340)" to="(1190,340)"/>
    <wire from="(1100,400)" to="(1110,400)"/>
    <wire from="(1100,430)" to="(1130,430)"/>
    <wire from="(1100,460)" to="(1110,460)"/>
    <wire from="(1100,490)" to="(1110,490)"/>
    <wire from="(1100,520)" to="(1110,520)"/>
    <wire from="(1110,400)" to="(1110,410)"/>
    <wire from="(1110,410)" to="(1130,410)"/>
    <wire from="(1110,450)" to="(1110,460)"/>
    <wire from="(1110,450)" to="(1130,450)"/>
    <wire from="(1110,470)" to="(1110,490)"/>
    <wire from="(1110,470)" to="(1130,470)"/>
    <wire from="(1110,500)" to="(1110,520)"/>
    <wire from="(1110,500)" to="(1120,500)"/>
    <wire from="(1120,220)" to="(1120,330)"/>
    <wire from="(1120,330)" to="(1230,330)"/>
    <wire from="(1120,490)" to="(1120,500)"/>
    <wire from="(1120,490)" to="(1130,490)"/>
    <wire from="(1120,510)" to="(1120,540)"/>
    <wire from="(1120,510)" to="(1130,510)"/>
    <wire from="(1190,340)" to="(1190,390)"/>
    <wire from="(1190,390)" to="(1350,390)"/>
    <wire from="(1210,220)" to="(1210,300)"/>
    <wire from="(1210,300)" to="(1270,300)"/>
    <wire from="(1230,330)" to="(1230,380)"/>
    <wire from="(1230,380)" to="(1360,380)"/>
    <wire from="(1270,300)" to="(1270,370)"/>
    <wire from="(1270,370)" to="(1370,370)"/>
    <wire from="(1300,220)" to="(1300,360)"/>
    <wire from="(1300,360)" to="(1380,360)"/>
    <wire from="(1310,1000)" to="(1330,1000)"/>
    <wire from="(1350,1080)" to="(1450,1080)"/>
    <wire from="(1350,390)" to="(1350,410)"/>
    <wire from="(1350,430)" to="(1360,430)"/>
    <wire from="(1350,450)" to="(1370,450)"/>
    <wire from="(1350,470)" to="(1380,470)"/>
    <wire from="(1350,490)" to="(1390,490)"/>
    <wire from="(1350,510)" to="(1400,510)"/>
    <wire from="(1350,530)" to="(1410,530)"/>
    <wire from="(1350,550)" to="(1420,550)"/>
    <wire from="(1350,570)" to="(1430,570)"/>
    <wire from="(1350,590)" to="(1490,590)"/>
    <wire from="(1350,960)" to="(1370,960)"/>
    <wire from="(1350,970)" to="(1390,970)"/>
    <wire from="(1350,980)" to="(1390,980)"/>
    <wire from="(1350,990)" to="(1350,1080)"/>
    <wire from="(1360,380)" to="(1360,430)"/>
    <wire from="(1370,370)" to="(1370,450)"/>
    <wire from="(1370,910)" to="(1370,960)"/>
    <wire from="(1370,910)" to="(1450,910)"/>
    <wire from="(1380,360)" to="(1380,470)"/>
    <wire from="(1390,1020)" to="(1450,1020)"/>
    <wire from="(1390,220)" to="(1390,490)"/>
    <wire from="(1390,960)" to="(1390,970)"/>
    <wire from="(1390,960)" to="(1450,960)"/>
    <wire from="(1390,980)" to="(1390,1020)"/>
    <wire from="(1400,300)" to="(1400,510)"/>
    <wire from="(1400,300)" to="(1480,300)"/>
    <wire from="(1410,310)" to="(1410,530)"/>
    <wire from="(1410,310)" to="(1570,310)"/>
    <wire from="(1420,320)" to="(1420,550)"/>
    <wire from="(1420,320)" to="(1660,320)"/>
    <wire from="(1430,430)" to="(1430,570)"/>
    <wire from="(1430,430)" to="(1780,430)"/>
    <wire from="(1450,1000)" to="(1450,1020)"/>
    <wire from="(1450,1020)" to="(1500,1020)"/>
    <wire from="(1450,1060)" to="(1450,1080)"/>
    <wire from="(1450,1080)" to="(1500,1080)"/>
    <wire from="(1450,1180)" to="(1520,1180)"/>
    <wire from="(1450,890)" to="(1450,910)"/>
    <wire from="(1450,910)" to="(1500,910)"/>
    <wire from="(1450,940)" to="(1450,960)"/>
    <wire from="(1450,960)" to="(1500,960)"/>
    <wire from="(1480,220)" to="(1480,300)"/>
    <wire from="(1490,530)" to="(1490,590)"/>
    <wire from="(1490,530)" to="(1780,530)"/>
    <wire from="(150,200)" to="(150,220)"/>
    <wire from="(1570,220)" to="(1570,310)"/>
    <wire from="(1660,220)" to="(1660,320)"/>
    <wire from="(280,300)" to="(320,300)"/>
    <wire from="(300,170)" to="(300,260)"/>
    <wire from="(300,170)" to="(460,170)"/>
    <wire from="(300,260)" to="(320,260)"/>
    <wire from="(350,510)" to="(390,510)"/>
    <wire from="(380,260)" to="(400,260)"/>
    <wire from="(400,200)" to="(410,200)"/>
    <wire from="(400,220)" to="(400,260)"/>
    <wire from="(400,220)" to="(410,220)"/>
    <wire from="(400,260)" to="(440,260)"/>
    <wire from="(440,260)" to="(440,330)"/>
    <wire from="(440,260)" to="(500,260)"/>
    <wire from="(450,210)" to="(460,210)"/>
    <wire from="(460,170)" to="(460,210)"/>
    <wire from="(500,260)" to="(500,290)"/>
    <wire from="(500,260)" to="(510,260)"/>
    <wire from="(500,290)" to="(530,290)"/>
    <wire from="(510,430)" to="(550,430)"/>
    <wire from="(510,70)" to="(510,260)"/>
    <wire from="(520,310)" to="(530,310)"/>
    <wire from="(570,300)" to="(600,300)"/>
    <wire from="(70,460)" to="(110,460)"/>
    <wire from="(790,480)" to="(820,480)"/>
  </circuit>
</project>
