Timing Analyzer report for counter_and_registers
Sat Sep  5 23:21:02 2020
Quartus Prime Version 19.4.0 Build 64 12/04/2019 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. Clocks
  6. Slow 900mV 100C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 900mV 100C Model Setup Summary
  9. Slow 900mV 100C Model Hold Summary
 10. Slow 900mV 100C Model Recovery Summary
 11. Slow 900mV 100C Model Removal Summary
 12. Slow 900mV 100C Model Minimum Pulse Width Summary
 13. Slow 900mV 100C Model Metastability Summary
 14. Slow 900mV -40C Model Fmax Summary
 15. Slow 900mV -40C Model Setup Summary
 16. Slow 900mV -40C Model Hold Summary
 17. Slow 900mV -40C Model Recovery Summary
 18. Slow 900mV -40C Model Removal Summary
 19. Slow 900mV -40C Model Minimum Pulse Width Summary
 20. Slow 900mV -40C Model Metastability Summary
 21. Fast 900mV 100C Model Setup Summary
 22. Fast 900mV 100C Model Hold Summary
 23. Fast 900mV 100C Model Recovery Summary
 24. Fast 900mV 100C Model Removal Summary
 25. Fast 900mV 100C Model Minimum Pulse Width Summary
 26. Fast 900mV 100C Model Metastability Summary
 27. Fast 900mV -40C Model Setup Summary
 28. Fast 900mV -40C Model Hold Summary
 29. Fast 900mV -40C Model Recovery Summary
 30. Fast 900mV -40C Model Removal Summary
 31. Fast 900mV -40C Model Minimum Pulse Width Summary
 32. Fast 900mV -40C Model Metastability Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 900mv 100c Model)
 36. Signal Integrity Metrics (Fast 900mv n40c Model)
 37. Setup Transfers
 38. Hold Transfers
 39. Command Info
 40. Summary of Paths
 41. Path #1: Setup slack is 0.369 
 42. Path #2: Setup slack is 0.392 
 43. Path #3: Setup slack is 0.410 
 44. Path #4: Setup slack is 0.417 
 45. Path #5: Setup slack is 0.427 
 46. Path #6: Setup slack is 0.436 
 47. Path #7: Setup slack is 0.458 
 48. Path #8: Setup slack is 0.494 
 49. Path #9: Setup slack is 0.495 
 50. Path #10: Setup slack is 0.495 
 51. Command Info
 52. Summary of Paths
 53. Path #1: Hold slack is 0.019 
 54. Path #2: Hold slack is 0.021 
 55. Path #3: Hold slack is 0.025 
 56. Path #4: Hold slack is 0.035 
 57. Path #5: Hold slack is 0.055 
 58. Path #6: Hold slack is 0.068 
 59. Path #7: Hold slack is 0.072 
 60. Path #8: Hold slack is 0.093 
 61. Path #9: Hold slack is 0.097 
 62. Path #10: Hold slack is 0.112 
 63. Timing Analyzer Messages
 64. Unconstrained Paths Summary
 65. Clock Status Summary
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Unconstrained Input Ports
 69. Unconstrained Output Ports
 70. Multicorner Timing Analysis Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------+
; Timing Analyzer Summary                                                   ;
+-----------------------+---------------------------------------------------+
; Quartus Prime Version ; Version 19.4.0 Build 64 12/04/2019 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                   ;
; Revision Name         ; counter_and_registers                             ;
; Device Family         ; Cyclone 10 GX                                     ;
; Device Name           ; 10CX220YF780I5G                                   ;
; Snapshot              ; final                                             ;
; Timing Models         ; Final                                             ;
; Delay Model           ; Combined                                          ;
; Rise/Fall Delays      ; Enabled                                           ;
+-----------------------+---------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 4      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------+
; Slow 900mV 100C Model Fmax Summary                                                      ;
+-------------+-----------------+------------+--------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                       ;
+-------------+-----------------+------------+--------------------------------------------+
; 1584.79 MHz ; 645.16 MHz      ; clk        ; limit due to minimum pulse width violation ;
+-------------+-----------------+------------+--------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 900mV 100C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.369 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 900mV 100C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.068 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 900mV 100C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 900mV 100C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 900mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -0.550 ; -0.550                           ;
+-------+--------+----------------------------------+


-----------------------------------------------
; Slow 900mV 100C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 900mV -40C Model Fmax Summary                                                      ;
+-------------+-----------------+------------+--------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                       ;
+-------------+-----------------+------------+--------------------------------------------+
; 1652.89 MHz ; 645.16 MHz      ; clk        ; limit due to minimum pulse width violation ;
+-------------+-----------------+------------+--------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 900mV -40C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.395 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 900mV -40C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.055 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 900mV -40C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 900mV -40C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 900mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -0.550 ; -0.550                           ;
+-------+--------+----------------------------------+


-----------------------------------------------
; Slow 900mV -40C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 900mV 100C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.603 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Fast 900mV 100C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.025 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Fast 900mV 100C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Fast 900mV 100C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 900mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -0.550 ; -0.550                           ;
+-------+--------+----------------------------------+


-----------------------------------------------
; Fast 900mV 100C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 900mV -40C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.689 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Fast 900mV -40C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.019 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Fast 900mV -40C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Fast 900mV -40C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 900mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -0.550 ; -0.550                           ;
+-------+--------+----------------------------------+


-----------------------------------------------
; Fast 900mV -40C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                           ;
+------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; q(0) ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q(1) ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q(2) ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q(3) ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; shift          ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; load           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; d(0)           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; en             ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; clk            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; rst            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; d(1)           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; d(2)           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; d(3)           ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 900mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q(0) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; q(1) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; q(2) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
; q(3) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 4.43e-06 V                   ; 1.7 V               ; -0.0552 V           ; 0.108 V                              ; 0.08 V                               ; 2.35e-10 s                  ; 2.24e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 4.43e-06 V                  ; 1.7 V              ; -0.0552 V          ; 0.108 V                             ; 0.08 V                              ; 2.35e-10 s                 ; 2.24e-10 s                 ; No                        ; No                        ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 900mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q(0) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 1.62e-07 V                   ; 2.04 V              ; -0.201 V            ; 0.161 V                              ; 0.176 V                              ; 1.26e-10 s                  ; 1.19e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 1.62e-07 V                  ; 2.04 V             ; -0.201 V           ; 0.161 V                             ; 0.176 V                             ; 1.26e-10 s                 ; 1.19e-10 s                 ; No                        ; No                        ;
; q(1) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 1.62e-07 V                   ; 2.04 V              ; -0.201 V            ; 0.161 V                              ; 0.176 V                              ; 1.26e-10 s                  ; 1.19e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 1.62e-07 V                  ; 2.04 V             ; -0.201 V           ; 0.161 V                             ; 0.176 V                             ; 1.26e-10 s                 ; 1.19e-10 s                 ; No                        ; No                        ;
; q(2) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 1.62e-07 V                   ; 2.04 V              ; -0.201 V            ; 0.161 V                              ; 0.176 V                              ; 1.26e-10 s                  ; 1.19e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 1.62e-07 V                  ; 2.04 V             ; -0.201 V           ; 0.161 V                             ; 0.176 V                             ; 1.26e-10 s                 ; 1.19e-10 s                 ; No                        ; No                        ;
; q(3) ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.89 V                       ; 1.62e-07 V                   ; 2.04 V              ; -0.201 V            ; 0.161 V                              ; 0.176 V                              ; 1.26e-10 s                  ; 1.19e-10 s                  ; No                         ; No                         ; 1.89 V                      ; 1.62e-07 V                  ; 2.04 V             ; -0.201 V           ; 0.161 V                             ; 0.176 V                             ; 1.26e-10 s                 ; 1.19e-10 s                 ; No                        ; No                        ;
+------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 0.369 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||clk||Setup} -to_clock [get_clocks {clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {Setup} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV -40C Model
    Fast 900mV 100C Model
    Fast 900mV -40C Model


+---------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                          ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Corner     ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+
; 0.369 ; cnt[0]    ; cnt[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.832      ; Slow 900mV 100C Model ;
; 0.392 ; cnt[0]    ; cnt[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.817      ; Slow 900mV 100C Model ;
; 0.410 ; cnt[1]    ; cnt[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.799      ; Slow 900mV 100C Model ;
; 0.417 ; cnt[0]    ; cnt[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.820      ; Slow 900mV 100C Model ;
; 0.427 ; cnt[1]    ; cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.807      ; Slow 900mV -40C Model ;
; 0.436 ; cnt[1]    ; cnt[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.801      ; Slow 900mV 100C Model ;
; 0.458 ; cnt[2]    ; cnt[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.779      ; Slow 900mV 100C Model ;
; 0.494 ; cnt[0]    ; cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.696      ; Slow 900mV -40C Model ;
; 0.495 ; cnt[3]    ; cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.774      ; Slow 900mV -40C Model ;
; 0.495 ; cnt[2]    ; cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ; Slow 900mV -40C Model ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+


Path #1: Setup slack is 0.369 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[1] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.919  ;
; Data Required Time ; 5.288  ;
; Slack              ; 0.369  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.832 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.408       ; 49         ; 0.408 ; 0.408 ;
;    Cell                ;       ; 4     ; 0.207       ; 25         ; 0.000 ; 0.159 ;
;    uTco                ;       ; 1     ; 0.217       ; 26         ; 0.217 ; 0.217 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 4.919   ; 0.832   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.304 ;   0.217 ; RR ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   4.463 ;   0.159 ; RR ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   4.871 ;   0.408 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|dataf                               ;
;   4.919 ;   0.048 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|combout                             ;
;   4.919 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|d                                  ;
;   4.919 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.288   ; 0.230   ;    ; uTsu ; 1      ; FF_X101_Y25_N22    ;            ; cnt[1]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #2: Setup slack is 0.392 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.904  ;
; Data Required Time ; 5.296  ;
; Slack              ; 0.392  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.817 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.290       ; 35         ; 0.290 ; 0.290 ;
;    Cell                ;       ; 4     ; 0.310       ; 38         ; 0.000 ; 0.159 ;
;    uTco                ;       ; 1     ; 0.217       ; 27         ; 0.217 ; 0.217 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 4.904   ; 0.817   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.304 ;   0.217 ; RR ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   4.463 ;   0.159 ; RR ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   4.753 ;   0.290 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|datac                               ;
;   4.904 ;   0.151 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   4.904 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   4.904 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.296   ; 0.238   ;    ; uTsu ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #3: Setup slack is 0.410 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.886  ;
; Data Required Time ; 5.296  ;
; Slack              ; 0.410  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.799 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.393       ; 49         ; 0.393 ; 0.393 ;
;    Cell                ;       ; 4     ; 0.160       ; 20         ; 0.000 ; 0.112 ;
;    uTco                ;       ; 1     ; 0.246       ; 31         ; 0.246 ; 0.246 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 4.886   ; 0.799   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.333 ;   0.246 ; RR ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   4.445 ;   0.112 ; RR ; CELL ; 3      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]~la_lab/laboutt[14]                 ;
;   4.838 ;   0.393 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|dataf                               ;
;   4.886 ;   0.048 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   4.886 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   4.886 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.296   ; 0.238   ;    ; uTsu ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #4: Setup slack is 0.417 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.907  ;
; Data Required Time ; 5.324  ;
; Slack              ; 0.417  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.820 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.292       ; 36         ; 0.292 ; 0.292 ;
;    Cell                ;       ; 4     ; 0.311       ; 38         ; 0.000 ; 0.159 ;
;    uTco                ;       ; 1     ; 0.217       ; 26         ; 0.217 ; 0.217 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 4.907   ; 0.820   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.304 ;   0.217 ; RR ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   4.463 ;   0.159 ; RR ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   4.755 ;   0.292 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datac                               ;
;   4.907 ;   0.152 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   4.907 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   4.907 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.324   ; 0.266   ;    ; uTsu ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #5: Setup slack is 0.427 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[1] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 5.101  ;
; Data Required Time ; 5.528  ;
; Slack              ; 0.427  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.807 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.541       ; 67         ; 0.000 ; 0.541 ;
;    uTco                ;       ; 1     ; 0.266       ; 33         ; 0.266 ; 0.266 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.294   ; 4.294   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.805 ;   0.180 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   4.294 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 5.101   ; 0.807   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.560 ;   0.266 ; RR ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   4.560 ;   0.000 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|datae                               ;
;   5.101 ;   0.541 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|combout                             ;
;   5.101 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|d                                  ;
;   5.101 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.294   ; 4.294   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]|clk                                ;
;   4.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]                                    ;
;   5.294 ;   0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.264   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.528   ; 0.264   ;    ; uTsu ; 1      ; FF_X101_Y25_N22    ;            ; cnt[1]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #6: Setup slack is 0.436 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.888  ;
; Data Required Time ; 5.324  ;
; Slack              ; 0.436  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.801 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.395       ; 49         ; 0.395 ; 0.395 ;
;    Cell                ;       ; 4     ; 0.160       ; 20         ; 0.000 ; 0.112 ;
;    uTco                ;       ; 1     ; 0.246       ; 31         ; 0.246 ; 0.246 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 4.888   ; 0.801   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.333 ;   0.246 ; RR ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   4.445 ;   0.112 ; RR ; CELL ; 3      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]~la_lab/laboutt[14]                 ;
;   4.840 ;   0.395 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|dataf                               ;
;   4.888 ;   0.048 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   4.888 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   4.888 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.324   ; 0.266   ;    ; uTsu ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #7: Setup slack is 0.458 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[2] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.866  ;
; Data Required Time ; 5.324  ;
; Slack              ; 0.458  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.779 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.861       ; 70         ; 0.000 ; 2.861 ;
;    Cell                ;       ; 4     ; 1.226       ; 30         ; 0.000 ; 0.540 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.266       ; 34         ; 0.266 ; 0.266 ;
;    Cell                ;       ; 4     ; 0.258       ; 33         ; 0.000 ; 0.143 ;
;    uTco                ;       ; 1     ; 0.255       ; 33         ; 0.255 ; 0.255 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.649       ; 70         ; 0.000 ; 2.649 ;
;    Cell                ;       ; 4     ; 1.115       ; 30         ; 0.000 ; 0.540 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.087   ; 4.087   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.701 ;   0.161 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.701 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.226 ;   0.525 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.087 ;   2.861 ; RR ; IC   ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|clk                                ;
;   4.087 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
; 4.866   ; 0.779   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.342 ;   0.255 ; RR ; uTco ; 2      ; FF_X101_Y25_N50      ;            ; cnt[2]|q                                  ;
;   4.457 ;   0.115 ; RR ; CELL ; 2      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]~la_lab/laboutb[13]                 ;
;   4.723 ;   0.266 ; RR ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datad                               ;
;   4.866 ;   0.143 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   4.866 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   4.866 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.088   ; 4.088   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.540 ;   0.540 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.670 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.670 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.115 ;   0.445 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.764 ;   2.649 ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.764 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   5.088 ;   0.324 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.058   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.324   ; 0.266   ;    ; uTsu ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #8: Setup slack is 0.494 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[0] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.990  ;
; Data Required Time ; 5.484  ;
; Slack              ; 0.494  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.696 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.458       ; 66         ; 0.000 ; 0.458 ;
;    uTco                ;       ; 1     ; 0.238       ; 34         ; 0.238 ; 0.238 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.294   ; 4.294   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.805 ;   0.180 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   4.294 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 4.990   ; 0.696   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.532 ;   0.238 ; RR ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   4.532 ;   0.000 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N54 ; High Speed ; i11~0|datae                               ;
;   4.990 ;   0.458 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N54 ; High Speed ; i11~0|combout                             ;
;   4.990 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|d                                  ;
;   4.990 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.294   ; 4.294   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N55    ; High Speed ; cnt[0]|clk                                ;
;   4.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55    ; High Speed ; cnt[0]                                    ;
;   5.294 ;   0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.264   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.484   ; 0.220   ;    ; uTsu ; 1      ; FF_X101_Y25_N55    ;            ; cnt[0]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #9: Setup slack is 0.495 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[3] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 5.068  ;
; Data Required Time ; 5.563  ;
; Slack              ; 0.495  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.774 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.472       ; 61         ; 0.000 ; 0.472 ;
;    uTco                ;       ; 1     ; 0.302       ; 39         ; 0.302 ; 0.302 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.294   ; 4.294   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.805 ;   0.180 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880 ; RR ; IC   ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|clk                                ;
;   4.294 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
; 5.068   ; 0.774   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.596 ;   0.302 ; RR ; uTco ; 2      ; FF_X101_Y25_N37      ;            ; cnt[3]|q                                  ;
;   4.596 ;   0.000 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datae                               ;
;   5.068 ;   0.472 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   5.068 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   5.068 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.294   ; 4.294   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   5.294 ;   0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.264   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.563   ; 0.299   ;    ; uTsu ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #10: Setup slack is 0.495 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[2] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 5.025  ;
; Data Required Time ; 5.520  ;
; Slack              ; 0.495  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.731 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.456       ; 62         ; 0.000 ; 0.456 ;
;    uTco                ;       ; 1     ; 0.275       ; 38         ; 0.275 ; 0.275 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 4.294   ; 4.294   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.805 ;   0.180 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880 ; RR ; IC   ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|clk                                ;
;   4.294 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
; 5.025   ; 0.731   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.569 ;   0.275 ; RR ; uTco ; 2      ; FF_X101_Y25_N50      ;            ; cnt[2]|q                                  ;
;   4.569 ;   0.000 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|datad                               ;
;   5.025 ;   0.456 ; RF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   5.025 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   5.025 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 5.294   ; 4.294   ;    ;      ;        ;                    ;            ; clock path                                ;
;   1.000 ;   0.000 ;    ;      ;        ;                    ;            ; source latency                            ;
;   1.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   1.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   1.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   1.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   1.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   2.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   4.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   5.294 ;   0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 5.264   ; -0.030  ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 5.520   ; 0.256   ;    ; uTsu ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+---------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.019 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||clk||Hold} -to_clock [get_clocks {clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {clk}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {Hold} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV -40C Model
    Fast 900mV 100C Model
    Fast 900mV -40C Model


+---------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                          ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Corner     ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+
; 0.019 ; cnt[0]    ; cnt[0]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.248      ; Fast 900mV -40C Model ;
; 0.021 ; cnt[3]    ; cnt[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.250      ; Fast 900mV -40C Model ;
; 0.025 ; cnt[2]    ; cnt[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.254      ; Fast 900mV -40C Model ;
; 0.035 ; cnt[1]    ; cnt[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.263      ; Fast 900mV -40C Model ;
; 0.055 ; cnt[2]    ; cnt[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ; Slow 900mV -40C Model ;
; 0.068 ; cnt[1]    ; cnt[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ; Slow 900mV -40C Model ;
; 0.072 ; cnt[1]    ; cnt[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ; Slow 900mV -40C Model ;
; 0.093 ; cnt[0]    ; cnt[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.322      ; Fast 900mV -40C Model ;
; 0.097 ; cnt[0]    ; cnt[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.326      ; Fast 900mV -40C Model ;
; 0.112 ; cnt[0]    ; cnt[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.340      ; Fast 900mV -40C Model ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+-----------------------+


Path #1: Hold slack is 0.019 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[0] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.327  ;
; Data Required Time ; 2.308  ;
; Slack              ; 0.019  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.248  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 4     ; 0.153       ; 62         ; 0.000 ; 0.153 ;
;    uTco                ;        ; 1     ; 0.095       ; 38         ; 0.095 ; 0.095 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 2.327   ; 0.248   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.174 ;   0.095 ; FF ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   2.174 ;   0.000 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N54 ; High Speed ; i11~0|datae                               ;
;   2.327 ;   0.153 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N54 ; High Speed ; i11~0|combout                             ;
;   2.327 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|d                                  ;
;   2.327 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N55    ; High Speed ; cnt[0]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N55    ; High Speed ; cnt[0]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.308   ; 0.230    ;    ; uTh  ; 1      ; FF_X101_Y25_N55    ;            ; cnt[0]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #2: Hold slack is 0.021 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[3] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.329  ;
; Data Required Time ; 2.308  ;
; Slack              ; 0.021  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.250  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 4     ; 0.153       ; 61         ; 0.000 ; 0.153 ;
;    uTco                ;        ; 1     ; 0.097       ; 39         ; 0.097 ; 0.097 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
; 2.329   ; 0.250   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.176 ;   0.097 ; FF ; uTco ; 2      ; FF_X101_Y25_N37      ;            ; cnt[3]|q                                  ;
;   2.176 ;   0.000 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datae                               ;
;   2.329 ;   0.153 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   2.329 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   2.329 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.308   ; 0.230    ;    ; uTh  ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #3: Hold slack is 0.025 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[2] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.333  ;
; Data Required Time ; 2.308  ;
; Slack              ; 0.025  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.254  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 4     ; 0.158       ; 62         ; 0.000 ; 0.158 ;
;    uTco                ;        ; 1     ; 0.096       ; 38         ; 0.096 ; 0.096 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
; 2.333   ; 0.254   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.175 ;   0.096 ; FF ; uTco ; 2      ; FF_X101_Y25_N50      ;            ; cnt[2]|q                                  ;
;   2.175 ;   0.000 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|datad                               ;
;   2.333 ;   0.158 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   2.333 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   2.333 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.308   ; 0.230    ;    ; uTh  ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #4: Hold slack is 0.035 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[1] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.342  ;
; Data Required Time ; 2.307  ;
; Slack              ; 0.035  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.263  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 4     ; 0.167       ; 63         ; 0.000 ; 0.167 ;
;    uTco                ;        ; 1     ; 0.096       ; 37         ; 0.096 ; 0.096 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 2.342   ; 0.263   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.175 ;   0.096 ; RR ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   2.175 ;   0.000 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|datae                               ;
;   2.342 ;   0.167 ; RR ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|combout                             ;
;   2.342 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|d                                  ;
;   2.342 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.307   ; 0.229    ;    ; uTh  ; 1      ; FF_X101_Y25_N22    ;            ; cnt[1]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #5: Hold slack is 0.055 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[2] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.484  ;
; Data Required Time ; 4.429  ;
; Slack              ; 0.055  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.541 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.171       ; 32         ; 0.171 ; 0.171 ;
;    Cell                ;       ; 4     ; 0.177       ; 33         ; 0.000 ; 0.118 ;
;    uTco                ;       ; 1     ; 0.193       ; 36         ; 0.193 ; 0.193 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 3.943   ; 3.943   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   3.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|clk                                ;
;   3.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
; 4.484   ; 0.541   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.136 ;   0.193 ; FF ; uTco ; 2      ; FF_X101_Y25_N50      ;            ; cnt[2]|q                                  ;
;   4.195 ;   0.059 ; FF ; CELL ; 2      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]~la_lab/laboutb[13]                 ;
;   4.366 ;   0.171 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datad                               ;
;   4.484 ;   0.118 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   4.484 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   4.484 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 3.943   ; 3.943    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.625 ;   0.625  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.805 ;   0.180  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880  ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.294 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   3.943 ;   -0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 3.943   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 4.429   ; 0.486    ;    ; uTh  ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #6: Hold slack is 0.068 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.498  ;
; Data Required Time ; 4.430  ;
; Slack              ; 0.068  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.555 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.270       ; 49         ; 0.270 ; 0.270 ;
;    Cell                ;       ; 4     ; 0.092       ; 17         ; 0.000 ; 0.059 ;
;    uTco                ;       ; 1     ; 0.193       ; 35         ; 0.193 ; 0.193 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 3.943   ; 3.943   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   3.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   3.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 4.498   ; 0.555   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.136 ;   0.193 ; FF ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   4.195 ;   0.059 ; FF ; CELL ; 3      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]~la_lab/laboutt[14]                 ;
;   4.465 ;   0.270 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|dataf                               ;
;   4.498 ;   0.033 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   4.498 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   4.498 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 3.943   ; 3.943    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.625 ;   0.625  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.805 ;   0.180  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880  ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   4.294 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   3.943 ;   -0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 3.943   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 4.430   ; 0.487    ;    ; uTh  ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #7: Hold slack is 0.072 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[1] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 4.501  ;
; Data Required Time ; 4.429  ;
; Slack              ; 0.072  ;
+--------------------+--------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.558 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.653       ; 67         ; 0.000 ; 2.653 ;
;    Cell                ;       ; 4     ; 1.290       ; 33         ; 0.000 ; 0.625 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.273       ; 49         ; 0.273 ; 0.273 ;
;    Cell                ;       ; 4     ; 0.092       ; 16         ; 0.000 ; 0.059 ;
;    uTco                ;       ; 1     ; 0.193       ; 35         ; 0.193 ; 0.193 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.880       ; 67         ; 0.000 ; 2.880 ;
;    Cell                ;       ; 4     ; 1.414       ; 33         ; 0.000 ; 0.625 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 3.943   ; 3.943   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.625 ;   0.625 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.771 ;   0.146 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.771 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   1.290 ;   0.519 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   3.943 ;   2.653 ; RR ; IC   ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|clk                                ;
;   3.943 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
; 4.501   ; 0.558   ;    ;      ;        ;                      ;            ; data path                                 ;
;   4.136 ;   0.193 ; FF ; uTco ; 2      ; FF_X101_Y25_N22      ;            ; cnt[1]|q                                  ;
;   4.195 ;   0.059 ; FF ; CELL ; 3      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]~la_lab/laboutt[14]                 ;
;   4.468 ;   0.273 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|dataf                               ;
;   4.501 ;   0.033 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   4.501 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   4.501 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 3.943   ; 3.943    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.625 ;   0.625  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.805 ;   0.180  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.805 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   1.414 ;   0.609  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   4.294 ;   2.880  ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   4.294 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   3.943 ;   -0.351 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 3.943   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 4.429   ; 0.486    ;    ; uTh  ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #8: Hold slack is 0.093 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[3] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.401  ;
; Data Required Time ; 2.308  ;
; Slack              ; 0.093  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.322  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.118       ; 37         ; 0.118 ; 0.118 ;
;    Cell                ;        ; 4     ; 0.109       ; 34         ; 0.000 ; 0.060 ;
;    uTco                ;        ; 1     ; 0.095       ; 30         ; 0.095 ; 0.095 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 2.401   ; 0.322   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.174 ;   0.095 ; FF ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   2.223 ;   0.049 ; FF ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   2.341 ;   0.118 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|datac                               ;
;   2.401 ;   0.060 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N36 ; High Speed ; i11~4|combout                             ;
;   2.401 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]|d                                  ;
;   2.401 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N37      ; High Speed ; cnt[3]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N37    ; High Speed ; cnt[3]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.308   ; 0.230    ;    ; uTh  ; 1      ; FF_X101_Y25_N37    ;            ; cnt[3]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #9: Hold slack is 0.097 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[2] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.405  ;
; Data Required Time ; 2.308  ;
; Slack              ; 0.097  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.326  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.118       ; 36         ; 0.118 ; 0.118 ;
;    Cell                ;        ; 4     ; 0.113       ; 35         ; 0.000 ; 0.064 ;
;    uTco                ;        ; 1     ; 0.095       ; 29         ; 0.095 ; 0.095 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 2.405   ; 0.326   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.174 ;   0.095 ; FF ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   2.223 ;   0.049 ; FF ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   2.341 ;   0.118 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|datac                               ;
;   2.405 ;   0.064 ; FR ; CELL ; 1      ; LABCELL_X101_Y25_N48 ; High Speed ; i11~3|combout                             ;
;   2.405 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]|d                                  ;
;   2.405 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N50      ; High Speed ; cnt[2]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N50    ; High Speed ; cnt[2]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.308   ; 0.230    ;    ; uTh  ; 1      ; FF_X101_Y25_N50    ;            ; cnt[2]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



Path #10: Hold slack is 0.112 
===============================================================================
+-----------------------------+
; Path Summary                ;
+--------------------+--------+
; Property           ; Value  ;
+--------------------+--------+
; From Node          ; cnt[0] ;
; To Node            ; cnt[1] ;
; Launch Clock       ; clk    ;
; Latch Clock        ; clk    ;
; Data Arrival Time  ; 2.419  ;
; Data Required Time ; 2.307  ;
; Slack              ; 0.112  ;
+--------------------+--------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.340  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.523       ; 73         ; 0.000 ; 1.523 ;
;    Cell                ;        ; 4     ; 0.556       ; 27         ; 0.000 ; 0.263 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.176       ; 52         ; 0.176 ; 0.176 ;
;    Cell                ;        ; 4     ; 0.069       ; 20         ; 0.000 ; 0.049 ;
;    uTco                ;        ; 1     ; 0.095       ; 28         ; 0.095 ; 0.095 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.644       ; 73         ; 0.000 ; 1.644 ;
;    Cell                ;        ; 4     ; 0.616       ; 27         ; 0.000 ; 0.280 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                      ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; HS/LP      ; Element                                   ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;            ; launch edge time                          ;
; 2.079   ; 2.079   ;    ;      ;        ;                      ;            ; clock path                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;            ; source latency                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AA7              ;            ; clk                                       ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|i                               ;
;   0.263 ;   0.263 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input|o                               ;
;   0.325 ;   0.062 ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47   ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.325 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|inclk                    ;
;   0.556 ;   0.231 ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23     ;            ; clk~inputCLKENA0|outclk                   ;
;   2.079 ;   1.523 ; RR ; IC   ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]|clk                                ;
;   2.079 ;   0.000 ; RR ; CELL ; 1      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]                                    ;
; 2.419   ; 0.340   ;    ;      ;        ;                      ;            ; data path                                 ;
;   2.174 ;   0.095 ; FF ; uTco ; 2      ; FF_X101_Y25_N55      ;            ; cnt[0]|q                                  ;
;   2.223 ;   0.049 ; FF ; CELL ; 4      ; FF_X101_Y25_N55      ; High Speed ; cnt[0]~la_lab/laboutb[16]                 ;
;   2.399 ;   0.176 ; FF ; IC   ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|dataf                               ;
;   2.419 ;   0.020 ; FF ; CELL ; 1      ; LABCELL_X101_Y25_N21 ; High Speed ; i11~1|combout                             ;
;   2.419 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]|d                                  ;
;   2.419 ;   0.000 ; FF ; CELL ; 1      ; FF_X101_Y25_N22      ; High Speed ; cnt[1]                                    ;
+---------+---------+----+------+--------+----------------------+------------+-------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location           ; HS/LP      ; Element                                   ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                    ;            ; latch edge time                           ;
; 2.078   ; 2.078    ;    ;      ;        ;                    ;            ; clock path                                ;
;   0.000 ;   0.000  ;    ;      ;        ;                    ;            ; source latency                            ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AA7            ;            ; clk                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|i                               ;
;   0.263 ;   0.263  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input|o                               ;
;   0.336 ;   0.073  ; RR ; CELL ; 1      ; IOIBUF_X102_Y7_N47 ;            ; clk~input~io_48_lvds_tile_edge/ioclkin[3] ;
;   0.336 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|inclk                    ;
;   0.616 ;   0.280  ; RR ; CELL ; 4      ; CLKCTRL_3A_G_I23   ;            ; clk~inputCLKENA0|outclk                   ;
;   2.260 ;   1.644  ; RR ; IC   ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]|clk                                ;
;   2.260 ;   0.000  ; RR ; CELL ; 1      ; FF_X101_Y25_N22    ; High Speed ; cnt[1]                                    ;
;   2.078 ;   -0.182 ;    ;      ;        ;                    ;            ; clock pessimism removed                   ;
; 2.078   ; 0.000    ;    ;      ;        ;                    ;            ; clock uncertainty                         ;
; 2.307   ; 0.229    ;    ; uTh  ; 1      ; FF_X101_Y25_N22    ;            ; cnt[1]                                    ;
+---------+----------+----+------+--------+--------------------+------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.4.0 Build 64 12/04/2019 SC Pro Edition
    Info: Processing started: Sat Sep  5 23:20:56 2020
    Info: System process ID: 11088
Info: Command: quartus_sta counter_and_registers -c counter_and_registers --mode=finalize
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16678): Successfully loaded final database: elapsed time is 00:00:01
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter_and_registers.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (19449): Reading SDC files elapsed 00:00:00.
Critical Warning (19317): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 900mV 100C Model
Info (332146): Worst-case setup slack is 0.369
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.369               0.000        clk 
Info (332146): Worst-case hold slack is 0.068
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.068               0.000        clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -0.550
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):    -0.550              -0.550        clk 
Info: Analyzing Slow 900mV -40C Model
Info (332146): Worst-case setup slack is 0.395
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.395               0.000        clk 
Info (332146): Worst-case hold slack is 0.055
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.055               0.000        clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.550
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):    -0.550              -0.550        clk 
Info: Analyzing Fast 900mV 100C Model
Info (332146): Worst-case setup slack is 0.603
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.603               0.000        clk 
Info (332146): Worst-case hold slack is 0.025
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.025               0.000        clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.550
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):    -0.550              -0.550        clk 
Info: Analyzing Fast 900mV -40C Model
Info (332146): Worst-case setup slack is 0.689
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.689               0.000        clk 
Info (332146): Worst-case hold slack is 0.019
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):     0.019               0.000        clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.550
    Info (332119):     Slack       End Point TNS      Clock 
    Info (332119): ========= =================== ========== 
    Info (332119):    -0.550              -0.550        clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1960 megabytes
    Info: Processing ended: Sat Sep  5 23:21:02 2020
    Info: Elapsed time: 00:00:06
    Info: System process ID: 11088


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; d[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; d[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.369 ; 0.019 ; N/A      ; N/A     ; -0.550              ;
;  clk             ; 0.369 ; 0.019 ; N/A      ; N/A     ; -0.550              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -0.55               ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -0.550              ;
+------------------+-------+-------+----------+---------+---------------------+


