# 5.1 シミュレーション結果の確認と波形評価

本節では、PoCブロック（FSM、MUX、Adder）を対象に行った Verilog シミュレーションの結果を、波形ファイル（VCD）を通じて可視化・確認する方法を解説します。

単に出力信号が出たかどうかではなく、**タイミング関係・フラグの遷移・信号の整合性**を総合的に評価します。

---

## 🧪 使用ツール

- **シミュレータ**：Icarus Verilog（`iverilog`, `vvp`）
- **波形ビューア**：GTKWave（`.vcd` ファイルを可視化）

---

## 🗂️ 対象ブロックと波形ファイル

| ブロック | 波形ファイル | 目的 |
|----------|--------------|------|
| FSM      | `fsm.vcd`    | 状態遷移と完了フラグの確認 |
| MUX      | `mux.vcd`    | 選択信号と出力の一致確認 |
| Adder    | `adder.vcd`  | 入力A/Bと加算結果の検証 |

---

## 🔍 1. GTKWaveでの表示方法

```sh
gtkwave fsm.vcd
```

または、Makefile に `gtkwave` 起動を組み込むことも可能です。

GTKWave 起動後は、次のように設定すると見やすくなります：

- `clk`, `rst_n`, `start`, `flag_done` など重要信号を上部に表示
- `zoom fit` で全体を見渡せるようにする

---

## ✅ 2. 確認すべき観点

### FSMの場合

- `clk` 立ち上がりで状態が変化しているか
- `start` 入力により `IDLE → LOAD` に遷移しているか
- `flag_done` は `EXEC` 状態中に1となっているか
- リセット後は必ず `IDLE` に戻っているか

### MUXの場合

- `SEL=0` → 出力が `A` に一致
- `SEL=1` → 出力が `B` に一致
- 出力 `Y` の変化が `SEL` の変化に正しく追従しているか

### Adderの場合

- `A` と `B` の加算結果が `SUM` に反映されているか
- 桁あふれ時の `COUT` が1になっているか

---

## 💡 アサーションの活用（発展）

簡単な `assert` 文を `always` ブロック内に書くことで、波形だけでなく「論理的に破綻していないか」もチェックできます。

```verilog
always @(posedge clk) begin
    if (state == DONE) assert(flag_done == 1);
end
```

→ より堅牢なテストが可能となります。

---

## 📘 教材的まとめ

波形の確認は「設計が動いたかどうか」の**最初の関門**です。  
ここでの観察力と検証力が、物理設計や製品動作の信頼性へとつながっていきます。

---

## 🔗 次節への接続

次節 [5.2](5.2_area_and_timing_report.md) では、OpenLaneで得られた面積やタイミングレポートを読み解き、設計としての実装効率を評価していきます。
