 1
一、 中英文摘要及關鍵詞 
z 計畫中文摘要 
隨著快閃記憶體廣泛地在各種應用中被採用，可靠性的提昇成為一個非常重要的議
題。本專題研究計畫的目的在解決快閃記憶體的壽命問題，並藉以將瑕疵的快閃記憶體轉
換為次級的低價位產品。我們提出一個可調式、低資源消耗，並且考慮快閃記憶體平均抹
除議題的新儲存系統管理策略。我們將此管理策略應用在業界常見的管理機制中，並進行
分析。實驗結果顯示我們所提的管理策略大幅改善了快閃記憶體儲存系統的壽命問題，同
時資料讀取的效能也獲得大幅的改善。 
z 計畫英文摘要 
As flash memory widely adopted in various application domains, reliability has become a 
very critical issue. This project is motivated by the needs to resolve the lifetime problem of flash 
memory and a strong demand in turning thrown-away flash-memory chips into downgraded 
products. We propose a set-based mapping strategy with an effective implementation and low 
resource requirements. A configurable management design and wear-leveling issue are considered. 
The behavior of the proposed method is also analyzed with respect to popular implementations in 
the industry. We show that the endurance of flash memory can be significantly improved by a 
series of experiments over a realistic trace. Meanwhile, our experiments show that the read 
performance is even largely improved. 
z 關鍵詞 
快閃記憶體、儲存系統、可靠性 
二、 前言 
近年來，快閃記憶體被廣泛地應用在各種可攜式與嵌入式儲存裝置及消費性電子產品
上。然而以目前的技術，一個快閃記憶體區塊平均被抹除超過十萬次之後，即有可能無法
正常地存取資料（此時稱該快閃記憶體區塊被寫穿）。這種狀況在多層單元快閃記憶體上更
加嚴重：所謂多層單元快閃記憶體是指單一單元可儲存兩個或以上位元的資料，由於可以
大幅降低成本並減少所佔用空間，因此多層單元快閃記憶體成為目前快閃記憶體產品的主
流。然而，它只能承受約一萬次的抹除動作，而生產的良率亦不甚高。如何提昇層單元快
閃記憶體產品的可靠性，便成為一個重要的研究課題。 
三、 研究目的 
由於多層單元快閃記憶體晶片的良率不高，並且快閃記憶體區塊有抹除次數的限制，
 3
Function)，由欲讀/寫的邏輯位址 (LBA) 推導出對應的邏輯區塊組號碼 (LSN，Logical Set 
Number)。(2) LSN 標示著對應的邏輯區塊組。LSN 同時也是邏輯區塊表 (LST，Logical Set 
Table) 的一個索引，透過它可以查出對應的實體區塊組號碼 (PSN，Physical Set Number)。
(3) PSN 標示著對應的實體區塊組。其在實體區塊表 (PST，Physical Set Table) 對應著在解
索引表 (UIT，Un-Index Table) 的索引。(4) UIT 的作用在於減少內部記憶體的消耗，並且
可以快速找出邏輯區塊的資料位於實體區塊組中的哪一個實體區塊。UIT 跟韌體程式碼一
樣，存在系統的唯讀記憶體中，藉以節省內部記憶體的需求。 
5.2 具分組概念的位址對應轉換機制 
5.2.1 邏輯區塊表與實體區塊表 
邏輯區塊表紀錄邏輯區塊組與實體區塊組之間的對應關係。『Sp-Sl 對應』表示邏輯區
塊組有 Sl個邏輯區塊，而實體區塊組有 Sp 個實體區塊。Sp 和 Sl的設定必須在快閃記憶體儲
存系統進行格式化的時候決定，並且直到下次格式化時，才能夠重新設定。為了簡化起見，
第 i 個實體區塊屬於第 j 個實體區塊組，如果 ⎣ ⎦pSij /= ；同樣地，第 i 個邏輯區塊屬於第 j
個邏輯區塊組，如果 ⎣ ⎦lSij /= 。 
給定一個 LBA，其對應的邏輯區塊號碼可根據每個快閃記憶體區塊包含的頁面個數
B，以及頁面大小來決定： ⎣ ⎦)/( sec BCLBALBN ×= 。其中，若頁面是 512B，則 Csec = 1；若
頁面是 2KB，則 Csec = 4。LBA 對應的 LSN 是由內建的雜湊函式 SHF 所求得。SHF 的其中
一種可能為 LSN = LBN / Sl。LSN 主要作為邏輯區塊表的索引，系統藉由邏輯區塊表取得對
應的 PSN。 
實體區塊表為每個實體區塊組記錄在解索引表裡對應的索引值。實體區塊表透過 PSN
來查詢。解索引表記錄著各個實體區塊的狀態，這些狀態包括：未被佔用、損毀或者是使
用中。由於每個快閃記憶體有效頁面的備用區 (spare area) 儲存著對應的 LBA，因此邏輯
區塊表與實體區塊表可以藉由重新啟動時，掃瞄整個快閃記憶體來重建。由於區塊是本機
制的基本管理單位，因此在掃瞄時，只需掃瞄每個區塊的第一個頁面即可。 
5.2.2 解索引表 
解索引表是用來快速找出邏輯區塊的資料存在對應實體區塊組中的哪一個實體區塊。
解索引表的每一筆資料內容包含了 Sp 個非負整數，這些非負整數的數值介於 0 到(Sl +1)之
間。假設第 j 個非負整數的數值是 k，且 0 ≤ k ≤(Sl – 1)，則表示第 k 個邏輯區塊存在對應實
體區塊組的第 j 個實體區塊；若第 j 個非負整數的數值為 Sl，則表示第 j 個實體區塊尚未被
寫入資料；若第 j 個非負整數的數值為(Sl +1)，則表示第 j 個實體區塊為瑕疵區塊。 
 5
NFTL 223.3 199.4 177.3 157.9 
SFTL 28.7 24.8 21.5 17.9 
NFTL-S 146.2 98.9 56.8 38.6 
表 6.3：各種不同的管理機制，在不同的初始瑕疵區塊比例下的使用壽命估計 
在這個實驗中，我們假設一個快閃記憶體區塊只要被抹除超過 10,000 次，就會被寫穿；當
所有預留的快閃記憶體區塊都被寫穿，則產品的使用壽命結束。實驗結果顯示，NFTL 有
最長的使用壽命，這是因為 NFTL 的機制減少了區塊抹除的可能性。但是，NFTL 並不適
用於目前最新的多層單元快閃記憶體。SFTL 的使用壽命約為 20 年，但是根據一般使用者
的習慣，消費性電子產品約 3~5 年就會進行汰換，很少有使用超過 20 年的情況；因此，20
年與 220 年的使用壽命在實際使用上其實並無明顯差別。 
表 6.4 比較了各種不同的管理機制的平均讀取與寫入時間。實驗結果顯示，SFTL 有最
佳的讀取效能。這是因為解索引表的設計，使得系統可以在很短的時間內，找出資料所在
的快閃記憶體實體區塊位置。SFTL 和 BL 在讀取效能方面，均遠勝 NFTL 和 BLi。儘管 NFTL
的管理機制使其有最佳的產品壽命，但是該機制在讀取效能付出了代價 (因為必須循序讀
取頁面來找出資料所在位置)。BLi 的讀取效能是各個管理機制中最差的，這是由於 BLi 必
須常常重建位址對應關係表的緣故。 
(單位：ms/request) BL BLi NFTL SFTL NFTL-S 
平均讀取時間 1.02667 6.89883 4.23606 0.87465 2.81156 
平均寫入時間 35.34789 38.65342 11.51956 30.33578 12.10143 
表 6.4：各種不同的管理機制的平均讀取/寫入時間 
在寫入效能方面，NFTL 最佳，而 SFTL 其次。SFTL 的寫入效能主要是受到資料更新
時，必須將有效資料複製到其他地方的影響。BL 和 BLi 因為低內部記憶體需求的特性，廣
泛地被業界所採用。我們所提出的 SFTL 在內部記憶體需求這方面也相當低，而讀取與寫
入效能分別比 BL 改善了 17%與 16.5%；與 BLi 相較，甚至分別改善了 688.7%與 27.4%。
因此，SFTL 在取代 BL 和 BLi 方面，會是一個好的選擇。由於 NFTL 在寫入效能方面有最
佳表現，因此我們也可以將我們的概念與 NFTL 進行整合，我們可以看到整合後的機制 
(NFTL-S)，在平均寫入時間上，可以獲得大幅度的改善。 
參考文獻 
[1] Aleph One Company. Yet Another Flash Filing System. 
[2] A. Ban. Flash File System Optimized for Page-Mode Flash Technologies. United States 
Patent 5,937,425, August 1999. 
 7
與執行計畫相關之論文或專利發表 
[1] Yuan-Hao Chang, Jen-Wei Hsieh, and Tei-Wei Kuo, “Improving Flash Wear-Leveling by 
Proactively Moving Static Data,” accepted and to appear in IEEE Transactions on 
Computers. 
[2] Jen-Wei Hsieh, Yi-Lin Tsai, Tei-Wei Kuo, and Tzao-Lin Lee, “Configurable Flash-Memory 
Management: Performance Versus Overheads,” IEEE Transactions on Computers, Volume 
57, Issue 11, pp.1571-1583, November 2008 
[3] Yuan-Sheng Chu, Jen-Wei Hsieh, Yuan-Hao Chang, and Tei-Wei Kuo, April 2009, “A 
Set-Based Mapping Strategy for Flash-Memory Reliability Enhancement,” Design, 
Automation & Test in Europe (DATE) 2009, Nice, France, April 20-24, 2009. 
[4] US Patent：Jen-Wei Hsieh (Taipei, TW), Li-Pin Chang (Banciao, TW), Tei-Wei Kuo (Taipei, 
TW), and Hsiang-Chi Hsieh (Sindian, TW), “Method for Identifying Data Characteristics for 
Flash Memory,” Patent No.: US 7,461,233 B2, Date Issued: Dec. 2, 2008 
[5] US Patent：Yi-Lin Tsai (Kaohsiung, TW), Tei-Wei Kuo (Taipei, TW), Jen-Wei Hsieh 
(Taipei, TW), Yuan-Hao Chang (Tainan, TW), and Hsiang-Chi Hsieh (Taipei, TW), 
“System and Method for Configuration and Management of Flash Memory,” Patent No.: US 
7,461,198 B2, Date Issued: Dec. 2, 2008 
[6] US Patent：Jen-Wei Hsieh (Taipei, TW), Li-Pin Chang (Banciao, TW), Tei-Wei Kuo (Taipei, 
TW), and Hsiang-Chi Hsieh (Sindian, TW), “Device for Identifying Data Characteristics for 
Flash Memory,” Patent No.: US 7,447,870 B2, Date Issued: Nov. 4, 2008 
