2 
 
行政院國家科學委員會專題研究計畫成果報告 
超高壓功率元件結構開發與三維佈局設計之模擬研究 
Ultra High Voltage Power Device of the structure developed and 3-D 
Layout Designed on T-CAD Simulation 
計畫編號：NSC 98-2221-E-468-020 
執行期限：98 年 8 月 1 日至 99 年 7 月 31 日 
主持人：楊紹明    亞洲大學資訊工程學系助理教授 
 
一、中文摘要 
對於超高壓800伏特的功率元件，在漂移擴散區
加入雙導電層和加強式雙導電層結構之功率元
件，首先找出表面電場分佈的數值分析解的模
式。此數值分析解的模型是以二維的波松方程式
去解析表面電位及表面電場分佈的方程式解。而
所有得到的表面電位與表面點場分佈的數值分析
解，將會跟利用電腦輔助模擬軟體所模擬出來的
結果做比對，目前所解出來的數值分析解可以跟
電腦輔助模擬軟體所模擬出來的結果相吻合，而
且對於超高壓功率元件在結構上，加入雙導電層
和加強式雙導電層的兩個不同功率元件，有很大
的改善對於在開啟時的電阻可以減少22%，相對於
目前已發表的結果在SOI技術上。而目前達到關閉
時有809 伏特、開啟時有782伏特，並且開啟時的
電阻可以低至125 mohm-cm2。 
另外一方面，在SOI技術上開發一個新穎的製程
技術發展200伏特高壓功率元件，就是將現行的功
率元件的漂移擴散區製作成垂直線性的區域。根
據崩潰電場與開啟時的電阻的最佳化的關係式得
知：在新式的垂直線性摻雜結構的功率元件，因
為表面高濃度分佈，低阻值所以很大的電流幾乎
都是往表面流動，增加開啟時的電流值，故可以
增加其安全操作區域亦即增加功率。在此製程方
式並不會增加製作上的複雜度，又可以減少ㄧ道
光罩，又能跟現行的CMOS製程吻合，可以實現製
程在同一晶片上。此元件主要是以200伏特之功率
元件為製作基礎。 
最後，將在二維度模擬的功率元件結構轉為三
維度的元件模擬方式以更貼近實際的元件，且主
要是晶片的實際佈局設計上，在轉角處，會產生
電流擁擠的現象，而使得超高功率元件，在那處
很容易發生崩潰現象，所以在此處元件結構上必
須做一些改變，以增加崩潰電壓達到超高壓功率
元件之規格需求。 
關鍵詞: 超高壓；功率元件；三維佈局設計；電腦
輔助模擬軟體。 
 
Abstract: 
In this proposal, we present an analytical model 
for the surface electric field distributions in buried 
P-top LDMOS devices with dual conduction and an 
enhanced dual conduction layer. The model is based 
on Poisson's two-dimensional solution and gives 
closed form solutions for the surface potential and 
electric field distributions as a function of structure 
parameters and drain bias. All analytical results are 
verified by simulation results obtained from TCAD 
and previous experimental data, confirming the 
validity of the model. In addition, a novel 800V 
lateral MOSFET with enhanced dual conduction 
paths above buried P-top device is also presented. 
The enhanced dual conduction paths reduce on-state 
resistance by 22% as compared to state-of-art dual 
conduction paths and thin SOI technologies. A Ron 
value of less than 125 mohm-cm2 is achieved with 
809 V and 782V off-state and on-state at Vg = 5V 
breakdown voltages.  
The dependence of the avalanche breakdown 
voltage on vertically linear doping gradients of the 
drift region Silicon-On-Insulator (SOI) LDMOS 
transistors is studied. An FOM (Figure Of Merits) of 
the optimal relationship between breakdown voltage 
and Ron is found. Vertically linear doping profiles 
are shown to be a major cause for the improvement 
of SOA (Safe of Operation Area) from the 
conventional uniform doping structure. The on-state 
breakdown and IV characteristics have shown 
excellent performance in the study. A novel device 
structure can be fabricated with a reduced process 
complexity compared to the conventional is studied. 
Medici simulations results of the novel structure 
verify this finding. A 220 V LDMOS transistor with 
Ron of less than 800 mΩmm2 made in a 3 μm-thick 
SOI layer is reported. 
Finally, we will use three-dimension (3-D) 
在耐壓和導通電阻的最佳化，如何兼顧耐壓又能
降低導通電阻，一直是大家努力的目標。 
 
 LDMOSFET 元件發展至今，一直都朝著省電耐壓
的目標努力，因此在設計LDMOSFET 時，必須注意
兩個重點，一是崩潰電壓要符合規格，另一則是
導通電阻的最小化。在這兩項考量下，我們要花
費很大的心力，來決定元件構造上的各個參數，
例如：磊晶層厚度、漂移區濃度等等，都會影響
到元件操作時的特性。通常，這些參數對崩潰電
壓和導通電阻的效應是衝突的，必須彼此妥協來
尋求最佳化設計。 
以及一些基本邊界條件值: 
⎟⎟
⎟⎟
⎠
⎞
⎜⎜
⎜⎜
⎝
⎛
−≈= y
t
N
N
NyNyxN
e
sub
f
f
ln
exp)(),(
 
t
f D
qQ
N π
0=
 
 
)ln(4 0
tsub
te DN
qQ
Dt π=  一般來說，取得這些參數的方法有二，第一是使用計算機輔助軟體(TCAD)來從事元件電性方面
的模擬，第二則是在工廠裡直接製作元件來量取
參數。這兩種方法各有優劣，一般人大多採用先
模擬後製作的方式，藉由模擬避免製作上的錯
誤，藉由製作來驗證模擬的準確性。因此在這裡，
我們先利用2D製程模擬軟體TSUPREM4和2D電性模
擬軟體MEDICI，來模擬元件結構參數對電性的影
響，討論其中的物理意義，並找到符合需求的設
計法則。 
∫ ≤≤−=−+et
si
eyy Lx
qQtxExEdy
dx
yxd
0 1
0
112
1
2
)0(),()0,(
),(
εε
ϕ
 
 
⎟⎟⎠
⎞
⎜⎜⎝
⎛ −−
⎟⎟⎠
⎞
⎜⎜⎝
⎛= f
sub
sub
f
ef
N
N
N
N
t
1
ln
N
Q
 
 [ ]
1
1ox
1y
)0,(
- (x,0)E
t
gVx
siε
ϕε ′−=
  
將其帶入五個區域，設定的邊界條件，以二階泰
勒展開式的方式來建立聯立方程式。 
三、研究方法及成果 
( 1 ) 具理論模型的超高壓埋入的 P 型結構
功率元件 
2
121122 )0,(),( yyxyx Φ+Φ+= ϕϕ  
2
424144 )()(),(),( pnpnpn ttyttyttxyx −−Φ+−−Φ++=ϕϕ   
 
2
525155 )()(),(),( nnn tytytxyx −Φ+−Φ+= ϕϕ  
最後解出電位與電場的解析方程式: 
( )
( )[ ]
( )[ ]iii
ii
ii
i
ii
i tLL
tLx
si
tqNeff
V
si
tqNeff
x
/sinh
/sinh
1
1
2
2
−
−
−
−⎟⎟⎠
⎞
⎜⎜⎝
⎛ −
+= εεφ  
 
( )[ ]
( )[ ]iii
ii
ii
i
tLL
txL
si
tqNeffV
/sinh
/sinh
1
2
1
−
−
−
−⎟⎟⎠
⎞
⎜⎜⎝
⎛ −
+ ε
 
   圖一是超高壓埋入 P 型結構的剖面示意圖，定
義出五個區域及邊界條件值設定，設定基底濃度
(Psub)、漂移區濃度(N-well)、漂移區厚度(td)、
埋入 P 濃度(P-top)及厚度(tp)、場氧化層厚度
(tf)。另外相關的係數，如：矽與二氧化矽的介
電係數( oxε 和 siε )。外加閘極電壓為 Vg，汲極端電
壓為 Vd，源極跟基底為接地。 
( )[ ]
( )[ ]iii
ii
ii
i
tLLt
tLx
si
tqNeff
V
xEi
/sinh
/cosh
)0,(
1
1
2
−
−
−⋅
−⋅⎟⎟⎠
⎞
⎜⎜⎝
⎛ −
= ε
 
 
( )[ ]
( )[ ]iii
ii
ii
i
tLLt
txL
si
tqNeffV
/sinh
/cosh
1
2
1
−
−
−⋅
−⋅⎟⎟⎠
⎞
⎜⎜⎝
⎛ −
− ε
   利用波松方程式: 
 
si
yxqN
dy
yxd
dx
yxd
ε
φφ ),(),(),(
2
2
2
2
−=+
4 
6 
 
  圖五是ㄧ個垂直線性高壓功率元件的剖面示意
圖，主要是利用兩次離子佈植的方式，來完成一
個垂直線性分佈的漂移擴散區而所形成的漂移擴
散區只需要很短的退火時間就可以完成。 
 
 
  圖六所顯示是垂直線性區(漂移擴散區)的濃度
分佈圖形。 
 
 
  圖七所顯示不同漂移區的結構方式，方塊顯示
為垂直線性結構、圓形顯示為水平線性結構、三
角形顯示為均勻分佈結構，在這三種不同的漂移
擴散區結構來看，以垂直線性區的功率元件有最
大的操作區間，有最大的工作電流。 
  最後，在表一中是根據 Baliga 的公式來看，險
示以垂直線性區的功率元件有大的值。所以垂直
線性元件是ㄧ個可以發展的功率元件。 
 
 
 
 
 
( 3 ) 結合二維與三維度模擬優化設計的功
率元件 
 
 
                    (a) 
 
                    (b) 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
