Работа с помощью оболочки AHDL:
1. Запустить Active-HDL 
2. Создать проект
2a. Выбрать Mixed simulation - Expret
2b. Выбрать Create New Design -> create empty design
2c. Выбрать Default HDL Language -> VHDL/VERILOG
2d. Назвать проект
3. Создать исходник
3a. Клацнуть на Add new file
3b. Выбрать VHDL/Verilog source code, назвать файл
3с. Написать код
4. откомпилировать проект Design-> Compile (один файл),
при крмпиляции проекта из нескольких .v файлов необходимо использовать Compile All, а не Compile
5. Создать Waveform: Клацнуть на кнопке c волнами (4-я слева в toolbar'e)
6. Запустить проект Simulation-> Initialize simulation
7. Выбрать Top-Level selection основной модуль (верхний уровень иерархии) в Design browser'е
8. Добавить сигналы Сtrl-I или через контекстное меню

Если не получается (# Error: Accelerated Waveform:) необходимо: Tools\Preferences\Editors 2 раза клацнуть в дереве 
на  Weveform/Editor (не разворачивать папку); 
в появившемся окне выбрать Statdart Weveform Viever/Editor, нажать Apply, потом OK.
Перезапустить AHDL.

9. Промоделировать во времени: Simulation-> Run (Alt-F5) для проектов с конечным временем исполнения
или Simulation-> Run for (F5) для проектов с безконечным временем исполнения, 
предварительно ввести время в box'e в toolbar'e.
10. Сохранить Waveform и проанализировать результаты

Особенности оболочки AHDL:
1. не обязательно для Verilog используются $vw_dumpvars 
2. для Verilog по умолчанию время задается в пикосикундах, поэтому для того, чтобы получить результаты в нужном временном масштабе нужно задавать временные константы  типа 10-100ns как 10000-100000ps, 
а более правильно - изменить директиву: `timescale 1 ns / 100 ps
3.Для того, чтобы работала Configuration, необходимо:
а) при запуске проекта ставить её как Top-Level selection (верхний уровень иерархии) в Design browser (присутствие warning's в условно скомпилированном модуле - нормально)
б) При первой компиляции модулей важна последовательность  - от нижних в иерархии (должны компилирювться первыми) до верхнего Configuration.
в) Использование автоматической Testbanch приводит к генерации некорректного кода, который нужно исправлять вручную. 
4.при возникновении warning'a типа
# Warning: comp: File C:\Temp\My_Designs\Lab2\src\nand3.v excluded from compilation
необходимо в файле compile.cfg соответственного проекта добавить строку
Enabled=1 
после параметров файла nand3.v
5.Для очистки простого проекта от "компиляционного мусора" необходимо
del *.mgf
del *.wsp
del projlib.cfg
del *.set
rd compile
rd log
rd implement
Для перехода на новую версию проэкта, откомпилированного в старой необходимо дополнительно:
del *.lib

недостатки AHDL:
Не отслеживает 
warning: Too few instance ports при вызове модуля с недостаточным количеством параметров.
error: No module name given in instantiation при отсутствии имени экземпляра


Работа с помощью оболочки veriwell 2.0:

0. Создать свою папку и скопировать туда папки и файлы Veriwell.
1. Запустить Veriwell.exe 
Eсли veriwell не запускается - проверте чтобы в пути где лежит veriwell.exe не было длинных имен,
пробелов, чтобы имя папки не начиналось с цифры и не было стандартным словом.
2. Создать файл описания: Открыть  File-> New. Написать программу на языке Verilog. 
Сохранить файл с нужным именем в своей папке File->Save as.
Можно предварительно написать программу в любом текстовом редакторе 
и сохраняя файл присвоить расширение .v, а затем открыть его File->Open.
3. Создать проект:
Progect-> New project-> ввести имя проекта (удобно, чтобы имя проекта совпадало с
 именем файла программы) -> ok. При последующих вызовах Progect-> Open, найти файл проекта, Open.
4. Если проект содется впервые -> Добавить файл описания в проект:
Progect-> Add file -> выбать файл программы (Open -> клацнуть по имени файла -> Open.)
5. Если у вас разрешение экрана больше 640х480, то для удобства чтения необходимо поправить шрифты:
Edit-> Preferances-> Project, Editor(желательно установить v в окне Show line Nambers), 
Console (желательно установить v в окне Clear on Run). Чтобы сохранить установки в проекте -> Set Defaults->ok. 
6. Откомпилировать и запустить проект: Project->Run (ctrl-R) или использовать кнопки на панели Console.
При компиляции возможна ситуация, когда компилятор падает (так как версия системы не промышленная, компилятор 
слабый и очень часто падает при ошибках в синтаксисе списков параметровв (...). 
Например, неправильные имена переменных, несоответствие количества переменных, лишние ,,и т.д.,
лишние или незакрытые кавычки). 
Поэтому перед выполнением неотлаженной программы настоятельно рекомендуем сохранить проект *.prj. 
(*.v оболочка veriwell сохраняет сама).
7. Если в проекте был использован оператор $vw_dumpvars откроется окно wavefile.vwf в котором:
нажать на "полосатую" кнопку (самая правая в toolbar'е),
нажать New group-> ok,
слева клацнуть 2 раза на имени модуля,
нажать Add all >>, или добавлять переменные по одной в желаемом порядке с помощью Add
нажать  Done,
кнопками "+" и "-" выбрать необходимый масштаб. Щелчек правой и левой кнопок мыши по диаграмме создает 
вертикальные маркеры (красный и синий). В верхней части панели в соответствии с положением маркеров
отображается время изменения на диграмме  и интервал между ними.  
8. результаты вывода оператором $monitor посмотреть на консоли:
Window-> Veiwell console.

недостатки veriwell:
Не все конструкции языка поддерживаются.
не работает undo после сохранения/компиляции, комбинации клавиш с ctrl.
слабый компилятор приводит при ряде синтаксических ошибок к аварийному завершению программы.
не отслеживает отсутствие знаков $ перед системными операторами $stop, $finish и т.д. В этом 
случае они просто игнорируются без каких -либо сообщений.


