#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 274 274 0
1 450 450 1
2 561 561 1
3 280 280 1
4 468 468 1
5 848 848 1
6 125 125 0
7 125 125 0
8 674 674 1
9 593 593 1
10 336 336 0
11 424 424 1
12 298 298 1
13 442 442 1
14 125 125 0
15 212 212 0
16 548 548 1
17 436 436 1
18 279 279 1
19 436 436 1
20 279 279 1
21 274 274 0
22 274 274 0
23 261 261 1
24 373 373 1
25 150 150 0
26 274 274 0
27 279 279 1
28 261 261 1
29 100 100 0
30 280 280 1
31 125 125 0
32 100 100 0
33 125 125 0
34 125 125 0
35 100 100 0
36 150 150 0
37 100 100 0
38 125 125 0
39 125 125 0
# Arcs: idS idT delay bandwidth
0 7 1 50
0 8 29 112
0 9 29 112
10 11 1 112
10 12 5 112
10 13 4 112
11 10 1 112
11 14 4 75
11 15 3 112
11 16 4 125
17 18 1 93
17 19 1 125
17 5 3 125
17 20 1 93
19 18 1 93
19 17 1 125
19 1 2 125
19 20 1 93
6 21 1 50
6 9 1 75
16 22 1 112
16 23 2 93
16 11 4 125
16 12 3 93
16 13 1 125
24 25 1 75
24 23 1 93
24 26 4 112
24 27 4 93
13 22 1 112
13 10 4 112
13 12 3 93
13 16 1 125
20 17 1 93
20 19 1 93
20 28 2 93
18 17 1 93
18 19 1 93
18 28 2 93
29 22 4 50
29 14 1 50
14 11 4 75
14 29 1 50
30 31 3 75
30 26 1 112
30 5 4 93
7 0 1 50
7 5 31 75
21 2 1 112
21 3 2 112
21 6 1 50
4 2 1 125
4 3 2 93
4 8 1 125
4 9 1 125
22 16 1 112
22 13 1 112
22 29 4 50
33 31 3 50
33 5 4 75
34 26 1 50
34 5 4 75
3 21 2 112
3 4 2 93
3 36 2 75
26 30 1 112
26 34 1 50
26 24 4 112
35 15 1 50
35 37 1 50
1 19 2 125
1 38 2 75
1 8 3 125
1 9 3 125
32 38 1 50
32 39 2 50
37 15 1 50
37 35 1 50
15 11 3 112
15 35 1 50
15 37 1 50
38 1 2 75
38 32 1 50
12 10 5 112
12 16 3 93
12 13 3 93
31 33 3 50
31 30 3 75
25 23 1 75
25 24 1 75
23 25 1 75
23 16 2 93
23 24 1 93
36 2 1 75
36 3 2 75
2 21 1 112
2 4 1 125
2 8 1 156
2 36 1 75
2 27 3 93
5 33 4 75
5 34 4 75
5 17 3 125
5 30 4 93
5 7 31 75
5 8 3 156
5 27 1 93
5 9 3 156
39 32 2 50
39 28 1 75
8 2 1 156
8 0 29 112
8 4 1 125
8 5 3 156
8 1 3 125
28 18 2 93
28 39 1 75
28 20 2 93
27 2 3 93
27 5 1 93
27 24 4 93
9 0 29 112
9 4 1 125
9 5 3 156
9 1 3 125
9 6 1 75
