코어
스레드 
cisc risc
