static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_5 * V_5 ;\r\nT_3 * V_6 ;\r\nT_5 * V_7 ;\r\nT_3 * V_8 ;\r\nint V_9 = - 1 ;\r\nint V_10 = - 1 ;\r\nint V_11 = - 1 ;\r\nT_6 type ;\r\nif ( F_2 ( V_1 ) < 18 )\r\nreturn 0 ;\r\ntype = F_3 ( V_1 , 1 ) ;\r\nif ( ( type == 4 ) || ( type == 5 ) ) {\r\nV_9 = 1 ;\r\n} else {\r\nint V_12 = 0 ;\r\nwhile ( V_13 [ V_12 ] . V_14 != NULL ) {\r\nif ( F_4 ( V_1 , 14 ) == V_13 [ V_12 ] . V_15 ) {\r\nV_11 = V_12 ;\r\nbreak;\r\n}\r\nif ( F_4 ( V_1 , 16 ) == V_13 [ V_12 ] . V_15 ) {\r\nV_10 = V_12 ;\r\nbreak;\r\n}\r\nV_12 ++ ;\r\n}\r\n}\r\nif ( ( V_9 < 0 ) && ( V_10 < 0 ) && ( V_11 < 0 ) ) {\r\nreturn 0 ;\r\n}\r\nF_5 ( V_2 -> V_16 , V_17 , V_18 ) ;\r\nF_6 ( V_2 -> V_16 , V_19 , L_1 ,\r\nF_7 ( V_1 , 2 ) ,\r\nF_7 ( V_1 , 8 ) ,\r\n( ( V_10 >= 0 ) || ( type == 4 ) ? L_2 : L_3 ) ,\r\nF_8 ( type , V_20 , L_4 )\r\n) ;\r\nif ( V_3 ) {\r\nT_7 V_21 = 0 ;\r\nV_5 = F_9 ( V_3 , V_22 , V_1 , 0 , - 1 , V_23 ) ;\r\nV_6 = F_10 ( V_5 , V_24 ) ;\r\nF_9 ( V_6 , V_25 , V_1 , V_21 , 1 , V_23 ) ;\r\nV_21 += 1 ;\r\nF_9 ( V_6 , V_26 , V_1 , V_21 , 1 , V_23 ) ;\r\nV_21 += 1 ;\r\nF_9 ( V_6 , V_27 , V_1 , V_21 , 6 , V_23 ) ;\r\nV_21 += 6 ;\r\nF_9 ( V_6 , V_28 , V_1 , V_21 , 6 , V_23 ) ;\r\nV_21 += 6 ;\r\nif ( V_11 >= 0 ) {\r\nF_9 ( V_6 , V_29 , V_1 , V_21 + 2 , 2 , V_30 ) ;\r\nV_21 += 2 ;\r\nF_9 ( V_6 , V_31 , V_1 , V_21 - 2 , 2 , V_30 ) ;\r\nV_21 += 2 ;\r\n} else if ( V_10 >= 0 ) {\r\nF_9 ( V_6 , V_29 , V_1 , V_21 , 2 , V_30 ) ;\r\nV_21 += 2 ;\r\nF_9 ( V_6 , V_31 , V_1 , V_21 , 2 , V_30 ) ;\r\nV_21 += 2 ;\r\n} else if ( V_9 >= 0 ) {\r\nV_21 += 4 ;\r\n}\r\nif ( V_9 < 0 ) {\r\nF_9 ( V_6 , V_32 , V_1 , V_21 , 4 , V_30 ) ;\r\nV_21 += 4 ;\r\n}\r\nif ( type == 1 ) {\r\nwhile( F_11 ( V_1 , V_21 ) > 0 ) {\r\nif ( ( F_11 ( V_1 , V_21 ) > 4 ) && ( F_12 ( V_1 , V_21 ) == V_33 ) ) {\r\nT_8 V_34 ;\r\nT_7 V_35 ;\r\nV_7 = F_9 ( V_6 , V_36 , V_1 , V_21 , - 1 , V_23 ) ;\r\nV_8 = F_10 ( V_7 , V_24 ) ;\r\nF_9 ( V_8 , V_37 , V_1 , V_21 , 4 , V_30 ) ;\r\nV_21 += 4 ;\r\nV_34 = F_3 ( V_1 , V_21 ) ;\r\nF_9 ( V_8 , V_38 , V_1 , V_21 , 1 , V_23 ) ;\r\nV_21 += 1 ;\r\nV_35 = F_12 ( V_1 , V_21 ) ;\r\nF_9 ( V_8 , V_39 , V_1 , V_21 , 4 , V_30 ) ;\r\nV_21 += 4 ;\r\nswitch ( V_34 ) {\r\ncase 1 :\r\nF_9 ( V_8 , V_40 , V_1 , V_21 , V_35 , V_23 ) ;\r\nbreak;\r\ncase 2 :\r\nF_9 ( V_8 , V_41 , V_1 , V_21 , V_35 , V_23 ) ;\r\nbreak;\r\ncase 3 :\r\nF_9 ( V_8 , V_42 , V_1 , V_21 , V_35 , V_43 | V_23 ) ;\r\nbreak;\r\ncase 4 :\r\nF_9 ( V_8 , V_44 , V_1 , V_21 , V_35 , V_43 | V_23 ) ;\r\nbreak;\r\ncase 5 :\r\nF_9 ( V_8 , V_45 , V_1 , V_21 , 2 , V_46 ) ;\r\nbreak;\r\ncase 6 :\r\nF_9 ( V_8 , V_47 , V_1 , V_21 , 2 , V_46 ) ;\r\nbreak;\r\ncase 9 :\r\nbreak;\r\n}\r\nF_13 ( V_7 , V_35 + 9 ) ;\r\nV_21 += V_35 ;\r\n} else {\r\nT_1 * V_48 = F_14 ( V_1 , V_21 ) ;\r\nreturn F_15 ( V_48 , V_2 , V_6 ) ;\r\n}\r\n}\r\n} else if ( ( type == 4 ) || ( type == 5 ) ) {\r\nT_1 * V_48 = F_14 ( V_1 , V_21 ) ;\r\nreturn F_15 ( V_48 , V_2 , V_6 ) ;\r\n}\r\n}\r\nreturn F_16 ( V_1 ) ;\r\n}\r\nvoid\r\nF_17 ( void )\r\n{\r\nstatic T_9 V_49 [] = {\r\n{ & V_37 ,\r\n{ L_5 , L_6 ,\r\nV_50 , V_51 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_26 ,\r\n{ L_7 , L_8 ,\r\nV_53 , V_54 , F_18 ( V_20 ) , 0x0 ,\r\nL_9 , V_52 }\r\n} ,\r\n{ & V_25 ,\r\n{ L_10 , L_11 ,\r\nV_53 , V_54 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_27 ,\r\n{ L_12 , L_13 ,\r\nV_55 , V_56 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_14 , L_15 ,\r\nV_55 , V_56 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_29 ,\r\n{ L_16 , L_17 ,\r\nV_57 , V_51 , NULL , 0x0 ,\r\nL_18 , V_52 }\r\n} ,\r\n{ & V_31 ,\r\n{ L_19 , L_20 ,\r\nV_57 , V_51 , F_18 ( V_13 ) , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_32 ,\r\n{ L_21 , L_22 ,\r\nV_50 , V_54 , NULL , 0x0 ,\r\nL_23 , V_52 }\r\n} ,\r\n{ & V_38 ,\r\n{ L_24 , L_25 ,\r\nV_53 , V_51 , F_18 ( V_58 ) , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_26 , L_27 ,\r\nV_59 , V_56 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_39 ,\r\n{ L_28 , L_29 ,\r\nV_50 , V_54 , NULL , 0x0 ,\r\nL_30 , V_52 }\r\n} ,\r\n{ & V_40 ,\r\n{ L_31 , L_32 ,\r\nV_60 , V_56 , NULL , 0x0 ,\r\nL_33 , V_52 }\r\n} ,\r\n{ & V_41 ,\r\n{ L_34 , L_35 ,\r\nV_60 , V_56 , NULL , 0x0 ,\r\nL_36 , V_52 }\r\n} ,\r\n{ & V_42 ,\r\n{ L_37 , L_38 ,\r\nV_61 , V_56 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_44 ,\r\n{ L_39 , L_40 ,\r\nV_61 , V_56 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_45 ,\r\n{ L_41 , L_42 ,\r\nV_57 , V_54 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n} ,\r\n{ & V_47 ,\r\n{ L_43 , L_44 ,\r\nV_57 , V_54 , NULL , 0x0 ,\r\nNULL , V_52 }\r\n}\r\n} ;\r\nstatic T_10 * V_62 [] = {\r\n& V_24 ,\r\n& V_63 ,\r\n} ;\r\nT_11 * V_64 ;\r\nV_22 = F_19 ( L_45 , V_18 , L_46 ) ;\r\nF_20 ( V_22 , V_49 , F_21 ( V_49 ) ) ;\r\nF_22 ( V_62 , F_21 ( V_62 ) ) ;\r\nV_64 = F_23 ( V_22 , V_65 ) ;\r\nF_24 ( V_64 , L_47 , L_48 ,\r\nL_49 ,\r\n10 , & V_66 ) ;\r\n}\r\nvoid\r\nV_65 ( void )\r\n{\r\nstatic T_12 V_67 = FALSE ;\r\nstatic T_13 V_68 ;\r\nstatic T_14 V_69 ;\r\nif ( ! V_67 ) {\r\nV_69 = F_25 ( F_1 , V_22 ) ;\r\nV_67 = TRUE ;\r\n} else {\r\nF_26 ( L_50 , V_68 , V_69 ) ;\r\n}\r\nV_68 = V_66 ;\r\nF_27 ( L_50 , V_68 , V_69 ) ;\r\n}
