# PRACTICA 6: SUMADOR DE 4-BITS
## Descripcion
En esta práctica se nos pide configurar el CPLD como un sumador (7483) de cuatro bits que cuente con la capacidad de mostrar el resultado ya sea a través de un display de siete segmentos, diodos LED o cualquier otra forma de mostrar el resultado.
## Objetivos
* Describir en lenguaje VHDL, Verilog o un con un diagrama lógico el circuito que haga la función de un sumador completo de 4 Bits.
* La salida de la suma deberá ser representada con LEDs o bien por medio de 4 displays de 7 segmentos.
* Armar el circuito y probar el funcionamiento del sumador.

## Importante
Como se puede ver por las indicaciones, la practica esta enfocada al uso de CPLDs. Debido a una falla con el CPLD, los codigos estan siendo implementados con Arduino. Sin embargo, se incluye un PDF que cuenta con la implementacion de la practica en Quartus Prime.
* * *
Se incluye un [video](https://youtu.be/ByKUy7-I8Mg) que muestra la implementacion del circuito. Para mas informacion sobre la practica, ingrese al PDF anexado.
