# Kursinformation

## Lärare

Erik Pihl ([erik.axel.pihl@gmail.com](mailto:erik.axel.pihl@gmail.com))

---

## Kursplanering

| Vecka | Datum | Föreläsning | Ämne |
|-------|-------|-------------|------|
| 2  | 8/1  | L01 | Kursintroduktion och logiska grindar |
| 2  | 9/1  | L02 | Algebraisk minimering av logiska grindnät |
| 3  | 12/1 | L03 | Minimering av logiska grindnät med Karnaugh-diagram |
| 3  | 14/1 | L03 | Talsystem och 2-komplementsaritmetik |
| 4  | 19/1 | L04 | **P01** - Praktisk labb med 74-seriegrindar |
| 5  | 26/1 | L06 | Introduktion till VHDL |
| 5  | 29/1 | L07 | Syntes samt simulering av grindnät i VHDL (del I) |
| 6  | 5/2  | L08 | Syntes samt simulering av grindnät i VHDL (del II) |
| 6  | 6/2  | L09 | Syntes samt simulering av grindnät i VHDL (del III) |
| 7  | 9/2  | L10 | **P02** - Praktisk labb med kombinatorisk logik i VHDL |
| 7  | 12/2 | L11 | Konstruktion av AD-omvandlare med prioritetsavkodare |
| 8  | 16/2 | L12 | Konstruktion av komparatorer för hand samt i VHDL |
| 8  | 19/2 | L13 | Konstruktion av multiplexers för hand samt i VHDL |
| 9  | 23/2 | L14 | **D01** - VHDL teori (del I) |
| 9  | 26/2 | L15 | Delkomponenter i VHDL, 7-segmentsdisplayer (del I) |
| 10 | 2/3  | L16 | Delkomponenter i VHDL, 7-segmentsdisplayer (del II) |
| 10 | 4/3  | L17 | D-latchen och D-vippan |
| 10 | 5/3  | L18 | Synkrona processers mall i VHDL |
| 11 | 9/3  | L19 | Flankdetektering med D-vippor för hand samt i VHDL (del I) |
| 11 | 11/3 | L20 | Flankdetektering med D-vippor för hand samt i VHDL (del II) |
| 11 | 12/3 | L21 | Förebyggande av metastabilitet med vippor för hand samt i VHDL |
| 12 | 16/3 | L22 | **P03** - Praktisk labb med synkron logik i VHDL |
| 12 | 18/3 | L23 | Konstruktion av timerkretsar för hand samt i VHDL (del I) |
| 12 | 19/3 | L24 | Konstruktion av timerkretsar för hand samt i VHDL (del II) |
| 13 | 23/3 | L25 | **D02** - VHDL teori (del II) |
| 13 | 25/3 | L26 | Konstruktion av tillståndsmaskiner för hand samt i VHDL (del I)  |
| 13 | 26/3 | L27 | Konstruktion av tillståndsmaskiner för hand samt i VHDL (del II) |
| 14 | 30/3 | L28 | **P04** - Egenvalt projekt (del I) |
| 14 | 1/4  | L29 | **P04** - Egenvalt projekt (del II) |
| 15 | 7/4  | L30 | **P04** - Egenvalt projekt (del III) |

---

## Examination och betygsnivåer

### Upplägg
* Fyra projekt (P01 - P04).
* Två duggor (D01 - D02).

### Poängfördelning
* P01 - P03 samt D01 - D02 ger vardera 2p (G = 1p, VG = 2p).
* P04 (egenvalt projekt) ger 4p (G = 2p, VG = 4p).

### Betygsnivåer
Totalt 14 poäng, där halva poäng kan delas ut på examinerande moment:
* 7p <= G < 11p
* 11p <= VG <= 14p

För godkänt ska samtliga examinerande moment vara godkända.

---

## Kursmaterial

### Litteratur
* Utgörs av textdokument samt video tutorials, som länkas till i samband med lektionerna de behandlas.

### Hårdvara
Följande hårdvara, som finns på skolan, kommer att användas under kursen:
* FPGA-kortet `Terasic DE0`.
* Digitala kretsar (74-serien).

### Mjukvara
Följande programvara krävs:
* [Quartus Prime Lite 20.1](https://www.altera.com/download-center/license-agreement/72631/c2e6b94d64bf585214d734f0a8c13b3424b561bb?filename=QuartusLiteSetup-20.1.0.711-windows.exe) -  Verktyg för syntes i VHDL.
* [ModelSim](https://www.altera.com/download-center/license-agreement/72631/00478ed0e5fe6391ccd013162716ae26ea092154?filename=ModelSimSetup-20.1.0.711-windows.exe) - Verktyg för simulering av digitala kretsar.
* [Cyclone V Device Support](https://www.altera.com/download-center/license-agreement/72636/c4ee3fa13f1dfbd3d95c8baa9fece7b864ef5d2c?filename=cyclonev-20.1.0.711.qdz) -  Firmware för skolans FPGA-kort.
* [CircuitVerse](https://circuitverse.org/simulator) - Onlineverktyg för simulering av digitala kretser, kräver ingen installation.
* [LTspice](https://www.analog.com/en/resources/design-tools-and-calculators/ltspice-simulator.html) - Verktyg för simulering av logiska grindar på kretsnivå samt konstruktion av AD-omvandlare.

---
