// Generated by CIRCT firtool-1.62.1-1-gdf5ed6ea5
module InstructionDecoder(
  input         clock,
                reset,
  input  [31:0] input_0,
  output [5:0]  output_0
);

  wire [7:0][5:0] _GEN = '{6'h0, 6'h18, 6'h19, 6'h17, 6'h16, 6'h14, 6'h1A, 6'h15};
  wire [9:0]      _GEN_0 = {input_0[31:25], input_0[14:12]};
  wire            _GEN_1 = _GEN_0 == 10'h100;
  wire            _GEN_2 = _GEN_0 == 10'h1;
  wire            _GEN_3 = _GEN_0 == 10'h5;
  wire            _GEN_4 = _GEN_0 == 10'h0;
  wire            _GEN_5 = _GEN_0 == 10'h105;
  wire            _GEN_6 = input_0[14:12] == 3'h0;
  wire            _GEN_7 = input_0[31:25] == 7'h0;
  wire            _GEN_8 = input_0[14:12] == 3'h1;
  wire [5:0]      _GEN_9 = {2'h0, input_0[14:12] == 3'h4, 3'h0};
  wire [7:0][5:0] _GEN_10 =
    {{6'h5}, {6'h9}, {6'h7}, {_GEN_9}, {_GEN_9}, {_GEN_9}, {6'h6}, {6'h4}};
  wire            _GEN_11 = input_0[31:26] == 6'h0;
  wire [7:0][5:0] _GEN_12 =
    {{6'h1F},
     {6'h27},
     {_GEN_11 ? 6'h20 : input_0[31:26] == 6'h10 ? 6'h21 : 6'h0},
     {6'h26},
     {6'h24},
     {6'h25},
     {_GEN_11 ? 6'h23 : 6'h0},
     {6'h22}};
  assign output_0 =
    input_0[6:0] == 7'h37
      ? 6'h1
      : input_0[6:0] == 7'h3B
          ? (_GEN_1
               ? 6'h2F
               : _GEN_2 ? 6'h2E : _GEN_3 ? 6'h30 : _GEN_4 ? 6'h31 : _GEN_5 ? 6'h32 : 6'h0)
          : input_0[6:0] == 7'h1B
              ? (_GEN_6
                   ? 6'h28
                   : input_0[14:12] == 3'h5
                       ? (input_0[31:25] == 7'h20 ? 6'h2A : _GEN_7 ? 6'h29 : 6'h0)
                       : _GEN_8 & _GEN_7 ? 6'h2B : 6'h0)
              : input_0[6:0] == 7'h3
                  ? _GEN[input_0[14:12]]
                  : input_0[6:0] == 7'h63
                      ? _GEN_10[input_0[14:12]]
                      : input_0[6:0] == 7'h6F
                          ? 6'h2C
                          : input_0[6:0] == 7'h33
                              ? (_GEN_4
                                   ? 6'h13
                                   : _GEN_0 == 10'h3
                                       ? 6'hE
                                       : _GEN_2
                                           ? 6'hB
                                           : _GEN_0 == 10'h2
                                               ? 6'hF
                                               : _GEN_1
                                                   ? 6'h10
                                                   : _GEN_0 == 10'h7
                                                       ? 6'h12
                                                       : _GEN_0 == 10'h4
                                                           ? 6'h11
                                                           : _GEN_0 == 10'h6
                                                               ? 6'hC
                                                               : _GEN_5
                                                                   ? 6'hD
                                                                   : _GEN_3 ? 6'hA : 6'h0)
                              : input_0[6:0] == 7'h13
                                  ? _GEN_12[input_0[14:12]]
                                  : input_0[6:0] == 7'h73
                                      ? (input_0[31:7] == 25'h2000
                                           ? 6'h3
                                           : {4'h0, input_0[31:7] == 25'h0, 1'h0})
                                      : input_0[6:0] == 7'h67
                                          ? (_GEN_6 ? 6'h33 : 6'h0)
                                          : input_0[6:0] == 7'h23
                                              ? (_GEN_6
                                                   ? 6'h1E
                                                   : input_0[14:12] == 3'h3
                                                       ? 6'h1B
                                                       : _GEN_8
                                                           ? 6'h1C
                                                           : input_0[14:12] == 3'h2
                                                               ? 6'h1D
                                                               : 6'h0)
                                              : input_0[6:0] == 7'h17 ? 6'h2D : 6'h0;
endmodule
