ASIC_IS_R300,FUNC_0
DRM_DEBUG_KMS,FUNC_1
DRM_ERROR,FUNC_2
EINVAL,VAR_0
R300_CRTC2_TILE_X0_Y0,VAR_1
R300_CRTC_MACRO_TILE_EN,VAR_2
R300_CRTC_MICRO_TILE_BUFFER_DIS,VAR_3
R300_CRTC_TILE_X0_Y0,VAR_4
R300_CRTC_X_Y_MODE_EN,VAR_5
RADEON_CRTC2_GEN_CNTL,VAR_6
RADEON_CRTC_GEN_CNTL,VAR_7
RADEON_CRTC_GUI_TRIG_OFFSET_LEFT_EN,VAR_8
RADEON_CRTC_OFFSET,VAR_9
RADEON_CRTC_OFFSET_CNTL,VAR_10
RADEON_CRTC_PITCH,VAR_11
RADEON_CRTC_TILE_EN,VAR_12
RADEON_CRTC_VSTAT_MODE_MASK,VAR_13
RADEON_DISPLAY_BASE_ADDR,VAR_14
RADEON_GEM_DOMAIN_VRAM,VAR_15
RADEON_TILING_MACRO,VAR_16
RADEON_TILING_MICRO,VAR_17
RREG32,FUNC_3
WREG32,FUNC_4
gem_to_radeon_bo,FUNC_5
radeon_bandwidth_update,FUNC_6
radeon_bo_get_tiling_flags,FUNC_7
radeon_bo_pin_restricted,FUNC_8
radeon_bo_reserve,FUNC_9
radeon_bo_unpin,FUNC_10
radeon_bo_unreserve,FUNC_11
to_radeon_crtc,FUNC_12
to_radeon_framebuffer,FUNC_13
unlikely,FUNC_14
radeon_crtc_do_set_base,FUNC_15
crtc,VAR_18
fb,VAR_19
x,VAR_20
y,VAR_21
atomic,VAR_22
dev,VAR_23
rdev,VAR_24
radeon_crtc,VAR_25
radeon_fb,VAR_26
target_fb,VAR_27
obj,VAR_28
rbo,VAR_29
base,VAR_30
crtc_offset,VAR_31
crtc_offset_cntl,VAR_32
crtc_tile_x0_y0,VAR_33
crtc_pitch,VAR_34
pitch_pixels,VAR_35
tiling_flags,VAR_36
format,VAR_37
gen_cntl_reg,VAR_38
gen_cntl_val,VAR_39
r,VAR_40
byteshift,VAR_41
tile_addr,VAR_42
offset,VAR_43
