* 没有频率要求，可以尝试降低时钟周期保证下板子不出现时序问题

* 补实验过程出现注意点
	* L0
		* 注意生成bit流之后，bit流文件的路径
		* 注意引脚约束（工具约束不能直接用默认，注意点平标准和是否全部约束）
		* 工具约束在综合之后（约束完需要重新综合），直接写文件约束不需要再次综合
		* 下板子前先多跑跑测试debug
		* 当前Vivado暂不支持.edf文件的仿真，仿真过程中不会报错，但是无有效波形输出
	* 模块生成：
		* ROM可以在需要的工程里直接生成，并关联初始化.coe文件

### Lab1
* **实现模块：** Hazard detection， rv32i core（主要为多路选择器）， cpu controller