> 本文内容由[Verilog-A](https://zh.wikipedia.org/wiki/Verilog-A)转换而来。


**Verilog-A**是一种针对[模拟电路](../Page/模拟电路.md "wikilink")的工业标准模型语言，它是 [Verilog-AMS](../Page/Verilog-AMS.md "wikilink")的连续时间子集。

Verilog-A被设计用来对Spectre电路仿真器（）的行为级描述进行标准化，以实现与[VHDL](../Page/VHDL.md "wikilink")（另一个IEEE标准支持的[硬件描述语言](../Page/硬件描述语言.md "wikilink")）。它从其他语言（例如MAST）吸收了对模拟电路的支持。国际Verilog开放组织（）支持 Verilog的标准化，使得Verilog-A作为整个Verilog-AMS计划的一部分，从而实现对模拟电路和数字电路设计的处理能力。Verilog-A是Verilog-AMS项目的最初阶段发展起来的。

不过，Verilog的开发进展与Verilog-AMS延迟不同，而当时Verilog被纳入了IEEE 1364标准，这就使得Verilog-AMS被遗留给了Accellera公司。因此最初的单一语言标准的目标并没有实现。

## 参考文献

  - [Language design objectives (circa 1994)](http://www.eda.org/verilog-ams/htmlpages/dod.html)

## 外部链接

  - [Accellera Verilog Analog Mixed-Signal Group](http://www.eda.org/verilog-ams/)
  - [Language References Manuals](http://www.eda.org/verilog-ams/htmlpages/lit.html)
  - [The Designer's Guide to Verilog-AMS](http://designers-guide.org/Books/dg-vams/index.html)
  - [Verilog-AMS.com](http://www.verilog-ams.com) — Examples of models written in Verilog-A
  - [Designer's Guide Community](http://www.designers-guide.org/VerilogAMS) — More examples of models written in Verilog-A

[Category:硬件描述语言](https://zh.wikipedia.org/wiki/Category:硬件描述语言 "wikilink")