TimeQuest Timing Analyzer report for vgalab1
Mon Feb 04 16:01:30 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 15. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'CLOCK_27'
 19. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 31. Fast Model Hold: 'CLOCK_50'
 32. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 33. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 34. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'CLOCK_27'
 37. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; vgalab1                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 59.36 MHz  ; 59.36 MHz       ; CLOCK_50                       ;      ;
; 265.46 MHz ; 265.46 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; CLOCK_50                       ; -15.845 ; -60126.672    ;
; p1|altpll_component|pll|clk[0] ; 35.915  ; 0.000         ;
+--------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -4.289 ; -92.573       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.888 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -6182.380     ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                       ;
+---------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -15.845 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.906     ;
; -15.745 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.806     ;
; -15.577 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.638     ;
; -15.556 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.617     ;
; -15.387 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.448     ;
; -15.353 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.414     ;
; -15.328 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.389     ;
; -15.219 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.280     ;
; -15.147 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.208     ;
; -15.072 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.133     ;
; -15.066 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.127     ;
; -15.039 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 16.100     ;
; -14.926 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.987     ;
; -14.892 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.953     ;
; -14.810 ; game_of_life:c1|cells_preset[935]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 15.863     ;
; -14.686 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.747     ;
; -14.657 ; game_of_life:c1|cells_preset[1635] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.715     ;
; -14.635 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.696     ;
; -14.602 ; game_of_life:c1|cells_preset[1175] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 15.653     ;
; -14.593 ; game_of_life:c1|cells_preset[2122] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.665     ;
; -14.588 ; game_of_life:c1|cells_preset[2391] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.656     ;
; -14.580 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.652     ;
; -14.563 ; game_of_life:c1|cells_preset[1237] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.631     ;
; -14.534 ; game_of_life:c1|cells_preset[2148] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.606     ;
; -14.494 ; game_of_life:c1|cells_preset[2851] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 15.551     ;
; -14.481 ; game_of_life:c1|cells_preset[1297] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 15.533     ;
; -14.471 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.543     ;
; -14.450 ; game_of_life:c1|cells_preset[1627] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 15.500     ;
; -14.440 ; game_of_life:c1|cells_preset[1576] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 15.491     ;
; -14.428 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.500     ;
; -14.393 ; game_of_life:c1|cells_preset[1316] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 15.452     ;
; -14.381 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.439     ;
; -14.369 ; game_of_life:c1|cells_preset[2164] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 15.431     ;
; -14.359 ; game_of_life:c1|cells_preset[1904] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 15.411     ;
; -14.356 ; game_of_life:c1|cells_preset[2599] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 15.395     ;
; -14.351 ; game_of_life:c1|cells_preset[2140] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.419     ;
; -14.351 ; game_of_life:c1|cells_preset[419]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.037      ; 15.424     ;
; -14.349 ; game_of_life:c1|cells_preset[2855] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 15.400     ;
; -14.318 ; game_of_life:c1|cells_preset[2276] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.058      ; 15.412     ;
; -14.304 ; game_of_life:c1|cells_preset[2135] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.372     ;
; -14.296 ; game_of_life:c1|cells_preset[1237] ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.364     ;
; -14.293 ; game_of_life:c1|cells_preset[935]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 15.346     ;
; -14.270 ; game_of_life:c1|cells_preset[880]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 15.312     ;
; -14.240 ; game_of_life:c1|cells_preset[1252] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 15.304     ;
; -14.238 ; game_of_life:c1|cells_preset[266]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 15.309     ;
; -14.237 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.295     ;
; -14.237 ; game_of_life:c1|cells_preset[1704] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 15.296     ;
; -14.237 ; game_of_life:c1|cells_preset[1904] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 15.289     ;
; -14.230 ; game_of_life:c1|cells_preset[2154] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.302     ;
; -14.226 ; game_of_life:c1|cells_preset[406]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 15.266     ;
; -14.221 ; game_of_life:c1|cells_preset[1699] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 15.278     ;
; -14.216 ; game_of_life:c1|cells_preset[2879] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 15.255     ;
; -14.216 ; game_of_life:c1|cells_preset[2031] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 15.281     ;
; -14.204 ; game_of_life:c1|cells_preset[597]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.272     ;
; -14.198 ; game_of_life:c1|cells_preset[935]  ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 15.251     ;
; -14.193 ; game_of_life:c1|cells_preset[2858] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.067      ; 15.296     ;
; -14.188 ; game_of_life:c1|cells_preset[2375] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.256     ;
; -14.183 ; game_of_life:c1|cells_preset[423]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 15.229     ;
; -14.177 ; game_of_life:c1|cells_preset[2647] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.215     ;
; -14.169 ; game_of_life:c1|cells_preset[586]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 15.205     ;
; -14.151 ; game_of_life:c1|cells_preset[1618] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.042      ; 15.229     ;
; -14.144 ; game_of_life:c1|cells_preset[2281] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.033      ; 15.213     ;
; -14.143 ; game_of_life:c1|cells_preset[1266] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 15.187     ;
; -14.143 ; game_of_life:c1|cells_preset[167]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 15.202     ;
; -14.135 ; game_of_life:c1|cells_preset[374]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 15.201     ;
; -14.131 ; game_of_life:c1|cells_preset[604]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.043      ; 15.210     ;
; -14.126 ; game_of_life:c1|cells_preset[880]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 15.168     ;
; -14.122 ; game_of_life:c1|cells_preset[298]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 15.193     ;
; -14.122 ; game_of_life:c1|cells_preset[1316] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 15.181     ;
; -14.121 ; game_of_life:c1|cells_preset[137]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 15.170     ;
; -14.119 ; game_of_life:c1|cells_preset[860]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 15.165     ;
; -14.114 ; game_of_life:c1|cells_preset[2267] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.039      ; 15.189     ;
; -14.110 ; game_of_life:c1|cells_preset[106]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 15.157     ;
; -14.103 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.161     ;
; -14.103 ; game_of_life:c1|cells_preset[1904] ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 15.155     ;
; -14.102 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.174     ;
; -14.101 ; game_of_life:c1|cells_preset[2595] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 15.141     ;
; -14.100 ; game_of_life:c1|cells_preset[411]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.168     ;
; -14.094 ; game_of_life:c1|cells_preset[1906] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 15.142     ;
; -14.090 ; game_of_life:c1|cells_preset[362]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 15.136     ;
; -14.088 ; game_of_life:c1|cells_preset[2151] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.156     ;
; -14.087 ; game_of_life:c1|cells_preset[944]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 15.134     ;
; -14.086 ; game_of_life:c1|cells_preset[2023] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 15.149     ;
; -14.085 ; game_of_life:c1|i[1]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.146     ;
; -14.085 ; game_of_life:c1|cells_preset[1175] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 15.136     ;
; -14.081 ; game_of_life:c1|cells_preset[262]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 15.137     ;
; -14.079 ; game_of_life:c1|cells_preset[2069] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.042      ; 15.157     ;
; -14.076 ; game_of_life:c1|cells_preset[2122] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 15.148     ;
; -14.071 ; game_of_life:c1|cells_preset[2391] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.139     ;
; -14.070 ; game_of_life:c1|cells_preset[2007] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.025      ; 15.131     ;
; -14.070 ; game_of_life:c1|cells_preset[1635] ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.128     ;
; -14.068 ; game_of_life:c1|cells_preset[2780] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 15.133     ;
; -14.068 ; game_of_life:c1|cells_preset[2287] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.040      ; 15.144     ;
; -14.068 ; game_of_life:c1|cells_preset[1060] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 15.125     ;
; -14.067 ; game_of_life:c1|cells_preset[1329] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 15.118     ;
; -14.067 ; game_of_life:c1|cells_preset[382]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 15.114     ;
; -14.065 ; game_of_life:c1|cells_preset[1948] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 15.133     ;
; -14.063 ; game_of_life:c1|cells_preset[1929] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.026      ; 15.125     ;
; -14.062 ; game_of_life:c1|cells_preset[623]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 15.120     ;
; -14.062 ; game_of_life:c1|cells_preset[1623] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 15.122     ;
+---------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.915 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.803      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.934 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.784      ;
; 35.936 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 3.784      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.049 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.669      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.195 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.523      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.492 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 3.227      ;
; 36.599 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 3.121      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.076      ;
; 36.666 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 3.055      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.044      ;
; 36.687 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 3.033      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.759 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.960      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.817 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.901      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
; 36.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 2.867      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]      ; Reset_Delay:r0|Cont[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2818] ; game_of_life:c1|cells[2818] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2826] ; game_of_life:c1|cells[2826] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2822] ; game_of_life:c1|cells[2822] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2830] ; game_of_life:c1|cells[2830] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2850] ; game_of_life:c1|cells[2850] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2858] ; game_of_life:c1|cells[2858] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2854] ; game_of_life:c1|cells[2854] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2862] ; game_of_life:c1|cells[2862] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2866] ; game_of_life:c1|cells[2866] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2870] ; game_of_life:c1|cells[2870] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2878] ; game_of_life:c1|cells[2878] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2874] ; game_of_life:c1|cells[2874] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2834] ; game_of_life:c1|cells[2834] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2838] ; game_of_life:c1|cells[2838] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2846] ; game_of_life:c1|cells[2846] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2842] ; game_of_life:c1|cells[2842] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2824] ; game_of_life:c1|cells[2824] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2856] ; game_of_life:c1|cells[2856] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2840] ; game_of_life:c1|cells[2840] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2872] ; game_of_life:c1|cells[2872] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2848] ; game_of_life:c1|cells[2848] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2816] ; game_of_life:c1|cells[2816] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2832] ; game_of_life:c1|cells[2832] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2864] ; game_of_life:c1|cells[2864] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2820] ; game_of_life:c1|cells[2820] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2852] ; game_of_life:c1|cells[2852] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2868] ; game_of_life:c1|cells[2868] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2836] ; game_of_life:c1|cells[2836] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2828] ; game_of_life:c1|cells[2828] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2844] ; game_of_life:c1|cells[2844] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2860] ; game_of_life:c1|cells[2860] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2876] ; game_of_life:c1|cells[2876] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2338] ; game_of_life:c1|cells[2338] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2346] ; game_of_life:c1|cells[2346] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2342] ; game_of_life:c1|cells[2342] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2350] ; game_of_life:c1|cells[2350] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2306] ; game_of_life:c1|cells[2306] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2314] ; game_of_life:c1|cells[2314] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2318] ; game_of_life:c1|cells[2318] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2310] ; game_of_life:c1|cells[2310] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2354] ; game_of_life:c1|cells[2354] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2358] ; game_of_life:c1|cells[2358] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2362] ; game_of_life:c1|cells[2362] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2366] ; game_of_life:c1|cells[2366] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2322] ; game_of_life:c1|cells[2322] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2326] ; game_of_life:c1|cells[2326] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2330] ; game_of_life:c1|cells[2330] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2334] ; game_of_life:c1|cells[2334] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2312] ; game_of_life:c1|cells[2312] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2344] ; game_of_life:c1|cells[2344] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2328] ; game_of_life:c1|cells[2328] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2360] ; game_of_life:c1|cells[2360] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2304] ; game_of_life:c1|cells[2304] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2336] ; game_of_life:c1|cells[2336] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2320] ; game_of_life:c1|cells[2320] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2352] ; game_of_life:c1|cells[2352] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2308] ; game_of_life:c1|cells[2308] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2340] ; game_of_life:c1|cells[2340] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2324] ; game_of_life:c1|cells[2324] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2356] ; game_of_life:c1|cells[2356] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2316] ; game_of_life:c1|cells[2316] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2332] ; game_of_life:c1|cells[2332] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2348] ; game_of_life:c1|cells[2348] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2364] ; game_of_life:c1|cells[2364] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2305] ; game_of_life:c1|cells[2305] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2313] ; game_of_life:c1|cells[2313] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2309] ; game_of_life:c1|cells[2309] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2317] ; game_of_life:c1|cells[2317] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2321] ; game_of_life:c1|cells[2321] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2325] ; game_of_life:c1|cells[2325] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2333] ; game_of_life:c1|cells[2333] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2329] ; game_of_life:c1|cells[2329] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2353] ; game_of_life:c1|cells[2353] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2357] ; game_of_life:c1|cells[2357] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2365] ; game_of_life:c1|cells[2365] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2361] ; game_of_life:c1|cells[2361] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2337] ; game_of_life:c1|cells[2337] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2345] ; game_of_life:c1|cells[2345] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2349] ; game_of_life:c1|cells[2349] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2341] ; game_of_life:c1|cells[2341] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2311] ; game_of_life:c1|cells[2311] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2343] ; game_of_life:c1|cells[2343] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2359] ; game_of_life:c1|cells[2359] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2327] ; game_of_life:c1|cells[2327] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2335] ; game_of_life:c1|cells[2335] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2367] ; game_of_life:c1|cells[2367] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2319] ; game_of_life:c1|cells[2319] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2351] ; game_of_life:c1|cells[2351] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2315] ; game_of_life:c1|cells[2315] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2331] ; game_of_life:c1|cells[2331] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2363] ; game_of_life:c1|cells[2363] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2347] ; game_of_life:c1|cells[2347] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2307] ; game_of_life:c1|cells[2307] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2339] ; game_of_life:c1|cells[2339] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2355] ; game_of_life:c1|cells[2355] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2323] ; game_of_life:c1|cells[2323] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2849] ; game_of_life:c1|cells[2849] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2857] ; game_of_life:c1|cells[2857] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; game_of_life:c1|cells[2861] ; game_of_life:c1|cells[2861] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.695 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.961      ;
; 0.811 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.821 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.089      ;
; 0.827 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.834 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.860 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.863 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.867 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.868 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.986 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.996 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 1.056 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.060 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.194 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.460      ;
; 1.196 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.196 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.204 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.206 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.210 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.476      ;
; 1.213 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.217 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.246 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.247 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.254 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.267 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.533      ;
; 1.275 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.277 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.288 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.296 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.317 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.583      ;
; 1.318 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.584      ;
; 1.319 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.324 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.591      ;
; 1.346 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.348 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.618      ;
; 1.359 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.625      ;
; 1.367 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.633      ;
; 1.369 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.635      ;
; 1.379 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.388 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.389 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.655      ;
; 1.391 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.659      ;
; 1.395 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.661      ;
; 1.406 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.672      ;
; 1.417 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.683      ;
; 1.419 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.430 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.438 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.704      ;
; 1.454 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.722      ;
; 1.460 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.462 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.466 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.472 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.477 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.744      ;
; 1.483 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.490 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.501 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.509 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.528 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.794      ;
; 1.531 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.797      ;
; 1.533 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.799      ;
; 1.535 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.801      ;
; 1.543 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.809      ;
; 1.548 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.549 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.561 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.827      ;
; 1.580 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.599 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.865      ;
; 1.602 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.606 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.872      ;
; 1.614 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.880      ;
; 1.619 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.885      ;
; 1.620 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.651 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.917      ;
; 1.670 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.936      ;
; 1.673 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.939      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.289 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 1.894      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.284 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.886      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
; -4.116 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.719      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 3.888 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.719      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.056 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.886      ;
; 4.061 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 1.894      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1000] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1000] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1001] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1001] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1002] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1002] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1003] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1003] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1004] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1004] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1005] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1005] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1006] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1006] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1007] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1007] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1008] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1008] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1009] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1009] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[100]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[100]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1010] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1010] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1011] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1011] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1012] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1012] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1013] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1013] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1014] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1014] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1015] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1015] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1016] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1016] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1017] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1017] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1018] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1018] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1019] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1019] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[101]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[101]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1020] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1020] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1021] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1021] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1022] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1022] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1023] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1023] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1024] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1024] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1025] ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 25.973 ; 25.973 ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 25.695 ; 25.695 ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 25.725 ; 25.725 ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 25.718 ; 25.718 ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 25.713 ; 25.713 ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 25.787 ; 25.787 ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 25.760 ; 25.760 ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 25.950 ; 25.950 ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 25.732 ; 25.732 ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 25.973 ; 25.973 ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 25.969 ; 25.969 ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 25.730 ; 25.730 ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 25.251 ; 25.251 ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 25.282 ; 25.282 ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 25.269 ; 25.269 ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 25.483 ; 25.483 ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 25.499 ; 25.499 ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 25.480 ; 25.480 ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 25.666 ; 25.666 ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 25.454 ; 25.454 ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 25.730 ; 25.730 ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 25.728 ; 25.728 ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 25.539 ; 25.539 ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 25.474 ; 25.474 ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 25.539 ; 25.539 ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 25.528 ; 25.528 ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 25.482 ; 25.482 ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 25.484 ; 25.484 ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 25.032 ; 25.032 ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 25.446 ; 25.446 ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 25.017 ; 25.017 ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 25.246 ; 25.246 ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 25.247 ; 25.247 ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 44.331 ; 44.331 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 44.073 ; 44.073 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 43.922 ; 43.922 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 43.921 ; 43.921 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 43.912 ; 43.912 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 43.989 ; 43.989 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 44.210 ; 44.210 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 44.331 ; 44.331 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 44.187 ; 44.187 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 44.170 ; 44.170 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 44.171 ; 44.171 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 5.534  ; 5.534  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 44.047 ; 44.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 43.629 ; 43.629 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 43.479 ; 43.479 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 43.472 ; 43.472 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 43.682 ; 43.682 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 43.701 ; 43.701 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 43.930 ; 43.930 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 44.047 ; 44.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 43.909 ; 43.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 43.927 ; 43.927 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 43.930 ; 43.930 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.228  ; 4.228  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 43.852 ; 43.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 43.852 ; 43.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 43.736 ; 43.736 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 43.731 ; 43.731 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 43.681 ; 43.681 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 43.686 ; 43.686 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 43.482 ; 43.482 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 43.827 ; 43.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 43.472 ; 43.472 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 43.443 ; 43.443 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 43.449 ; 43.449 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 4.181  ; 4.181  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 13.018 ; 13.018 ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 13.179 ; 13.179 ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 13.028 ; 13.028 ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 13.027 ; 13.027 ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 13.018 ; 13.018 ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 13.095 ; 13.095 ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 13.316 ; 13.316 ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 13.437 ; 13.437 ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 13.293 ; 13.293 ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 13.276 ; 13.276 ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 13.277 ; 13.277 ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 12.578 ; 12.578 ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 12.735 ; 12.735 ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 12.585 ; 12.585 ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 12.578 ; 12.578 ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 12.788 ; 12.788 ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 12.807 ; 12.807 ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 13.036 ; 13.036 ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 13.153 ; 13.153 ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 13.015 ; 13.015 ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 13.033 ; 13.033 ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 13.036 ; 13.036 ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 12.549 ; 12.549 ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 12.958 ; 12.958 ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 12.842 ; 12.842 ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 12.837 ; 12.837 ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 12.787 ; 12.787 ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 12.792 ; 12.792 ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 12.588 ; 12.588 ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 12.933 ; 12.933 ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 12.578 ; 12.578 ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 12.549 ; 12.549 ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 12.555 ; 12.555 ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 6.061  ; 6.061  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 6.061  ; 6.061  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 6.370  ; 6.370  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 6.375  ; 6.375  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 6.373  ; 6.373  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 6.445  ; 6.445  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 6.093  ; 6.093  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 6.327  ; 6.327  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 6.064  ; 6.064  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 6.618  ; 6.618  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 6.613  ; 6.613  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 5.384  ; 5.384  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 5.617  ; 5.617  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 5.617  ; 5.617  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 5.927  ; 5.927  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 5.926  ; 5.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 6.143  ; 6.143  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 6.157  ; 6.157  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 5.813  ; 5.813  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 6.043  ; 6.043  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 5.786  ; 5.786  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 6.375  ; 6.375  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 6.372  ; 6.372  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.228  ; 4.228  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 5.349  ; 5.349  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 5.840  ; 5.840  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 6.184  ; 6.184  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 6.185  ; 6.185  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 6.142  ; 6.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 6.142  ; 6.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 5.365  ; 5.365  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 5.823  ; 5.823  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 5.349  ; 5.349  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 5.891  ; 5.891  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 5.891  ; 5.891  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 4.181  ; 4.181  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;       ;       ; 5.611 ;
; SW[0]      ; VGA_B[0]    ; 9.185 ; 8.877 ; 8.877 ; 9.185 ;
; SW[0]      ; VGA_B[1]    ; 9.052 ; 8.769 ; 8.769 ; 9.052 ;
; SW[0]      ; VGA_B[2]    ; 9.041 ; 8.762 ; 8.762 ; 9.041 ;
; SW[0]      ; VGA_B[3]    ; 9.035 ; 8.757 ; 8.757 ; 9.035 ;
; SW[0]      ; VGA_B[4]    ; 9.112 ; 8.831 ; 8.831 ; 9.112 ;
; SW[0]      ; VGA_B[5]    ; 9.512 ; 9.014 ; 9.014 ; 9.512 ;
; SW[0]      ; VGA_B[6]    ; 9.433 ; 9.135 ; 9.135 ; 9.433 ;
; SW[0]      ; VGA_B[7]    ; 9.174 ; 8.991 ; 8.991 ; 9.174 ;
; SW[0]      ; VGA_B[8]    ; 9.444 ; 9.017 ; 9.017 ; 9.444 ;
; SW[0]      ; VGA_B[9]    ; 9.437 ; 9.013 ; 9.013 ; 9.437 ;
; SW[0]      ; VGA_G[0]    ; 8.741 ; 8.433 ; 8.433 ; 8.741 ;
; SW[0]      ; VGA_G[1]    ; 8.609 ; 8.326 ; 8.326 ; 8.609 ;
; SW[0]      ; VGA_G[2]    ; 8.592 ; 8.313 ; 8.313 ; 8.592 ;
; SW[0]      ; VGA_G[3]    ; 8.805 ; 8.527 ; 8.527 ; 8.805 ;
; SW[0]      ; VGA_G[4]    ; 8.824 ; 8.543 ; 8.543 ; 8.824 ;
; SW[0]      ; VGA_G[5]    ; 9.232 ; 8.734 ; 8.734 ; 9.232 ;
; SW[0]      ; VGA_G[6]    ; 9.149 ; 8.851 ; 8.851 ; 9.149 ;
; SW[0]      ; VGA_G[7]    ; 8.896 ; 8.713 ; 8.713 ; 8.896 ;
; SW[0]      ; VGA_G[8]    ; 9.201 ; 8.774 ; 8.774 ; 9.201 ;
; SW[0]      ; VGA_G[9]    ; 9.196 ; 8.772 ; 8.772 ; 9.196 ;
; SW[0]      ; VGA_R[0]    ; 8.964 ; 8.656 ; 8.656 ; 8.964 ;
; SW[0]      ; VGA_R[1]    ; 8.866 ; 8.583 ; 8.583 ; 8.866 ;
; SW[0]      ; VGA_R[2]    ; 8.851 ; 8.572 ; 8.572 ; 8.851 ;
; SW[0]      ; VGA_R[3]    ; 8.804 ; 8.526 ; 8.526 ; 8.804 ;
; SW[0]      ; VGA_R[4]    ; 8.809 ; 8.528 ; 8.528 ; 8.809 ;
; SW[0]      ; VGA_R[5]    ; 8.784 ; 8.286 ; 8.286 ; 8.784 ;
; SW[0]      ; VGA_R[6]    ; 8.929 ; 8.631 ; 8.631 ; 8.929 ;
; SW[0]      ; VGA_R[7]    ; 8.459 ; 8.276 ; 8.276 ; 8.459 ;
; SW[0]      ; VGA_R[8]    ; 8.717 ; 8.290 ; 8.290 ; 8.717 ;
; SW[0]      ; VGA_R[9]    ; 8.715 ; 8.291 ; 8.291 ; 8.715 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;       ;       ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;       ;       ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.705 ;       ;       ; 5.705 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;       ;       ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.443 ;       ;       ; 6.443 ;
; SW[8]      ; LEDR[8]     ; 6.449 ;       ;       ; 6.449 ;
; SW[9]      ; LEDR[9]     ; 6.421 ;       ;       ; 6.421 ;
; SW[10]     ; LEDR[10]    ; 5.847 ;       ;       ; 5.847 ;
; SW[11]     ; LEDR[11]    ; 5.636 ;       ;       ; 5.636 ;
; SW[12]     ; LEDR[12]    ; 6.123 ;       ;       ; 6.123 ;
; SW[13]     ; LEDR[13]    ; 9.872 ;       ;       ; 9.872 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[15]     ; LEDR[15]    ; 9.624 ;       ;       ; 9.624 ;
; SW[16]     ; LEDR[16]    ; 9.641 ;       ;       ; 9.641 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;       ;       ; 9.593 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;       ;       ; 5.611 ;
; SW[0]      ; VGA_B[0]    ; 9.185 ; 8.739 ; 8.739 ; 9.185 ;
; SW[0]      ; VGA_B[1]    ; 9.052 ; 8.726 ; 8.726 ; 9.052 ;
; SW[0]      ; VGA_B[2]    ; 9.041 ; 8.725 ; 8.725 ; 9.041 ;
; SW[0]      ; VGA_B[3]    ; 9.035 ; 8.716 ; 8.716 ; 9.035 ;
; SW[0]      ; VGA_B[4]    ; 9.112 ; 8.793 ; 8.793 ; 9.112 ;
; SW[0]      ; VGA_B[5]    ; 9.512 ; 8.804 ; 8.804 ; 9.512 ;
; SW[0]      ; VGA_B[6]    ; 9.433 ; 8.994 ; 8.994 ; 9.433 ;
; SW[0]      ; VGA_B[7]    ; 9.174 ; 8.776 ; 8.776 ; 9.174 ;
; SW[0]      ; VGA_B[8]    ; 9.444 ; 8.974 ; 8.974 ; 9.444 ;
; SW[0]      ; VGA_B[9]    ; 9.437 ; 8.975 ; 8.975 ; 9.437 ;
; SW[0]      ; VGA_G[0]    ; 8.741 ; 8.295 ; 8.295 ; 8.741 ;
; SW[0]      ; VGA_G[1]    ; 8.609 ; 8.283 ; 8.283 ; 8.609 ;
; SW[0]      ; VGA_G[2]    ; 8.592 ; 8.276 ; 8.276 ; 8.592 ;
; SW[0]      ; VGA_G[3]    ; 8.805 ; 8.486 ; 8.486 ; 8.805 ;
; SW[0]      ; VGA_G[4]    ; 8.824 ; 8.505 ; 8.505 ; 8.824 ;
; SW[0]      ; VGA_G[5]    ; 9.232 ; 8.524 ; 8.524 ; 9.232 ;
; SW[0]      ; VGA_G[6]    ; 9.149 ; 8.710 ; 8.710 ; 9.149 ;
; SW[0]      ; VGA_G[7]    ; 8.896 ; 8.498 ; 8.498 ; 8.896 ;
; SW[0]      ; VGA_G[8]    ; 9.201 ; 8.731 ; 8.731 ; 9.201 ;
; SW[0]      ; VGA_G[9]    ; 9.196 ; 8.734 ; 8.734 ; 9.196 ;
; SW[0]      ; VGA_R[0]    ; 8.964 ; 8.518 ; 8.518 ; 8.964 ;
; SW[0]      ; VGA_R[1]    ; 8.866 ; 8.540 ; 8.540 ; 8.866 ;
; SW[0]      ; VGA_R[2]    ; 8.851 ; 8.535 ; 8.535 ; 8.851 ;
; SW[0]      ; VGA_R[3]    ; 8.804 ; 8.485 ; 8.485 ; 8.804 ;
; SW[0]      ; VGA_R[4]    ; 8.809 ; 8.490 ; 8.490 ; 8.809 ;
; SW[0]      ; VGA_R[5]    ; 8.784 ; 8.076 ; 8.076 ; 8.784 ;
; SW[0]      ; VGA_R[6]    ; 8.929 ; 8.490 ; 8.490 ; 8.929 ;
; SW[0]      ; VGA_R[7]    ; 8.459 ; 8.061 ; 8.061 ; 8.459 ;
; SW[0]      ; VGA_R[8]    ; 8.717 ; 8.247 ; 8.247 ; 8.717 ;
; SW[0]      ; VGA_R[9]    ; 8.715 ; 8.253 ; 8.253 ; 8.715 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;       ;       ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;       ;       ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.705 ;       ;       ; 5.705 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;       ;       ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.443 ;       ;       ; 6.443 ;
; SW[8]      ; LEDR[8]     ; 6.449 ;       ;       ; 6.449 ;
; SW[9]      ; LEDR[9]     ; 6.421 ;       ;       ; 6.421 ;
; SW[10]     ; LEDR[10]    ; 5.847 ;       ;       ; 5.847 ;
; SW[11]     ; LEDR[11]    ; 5.636 ;       ;       ; 5.636 ;
; SW[12]     ; LEDR[12]    ; 6.123 ;       ;       ; 6.123 ;
; SW[13]     ; LEDR[13]    ; 9.872 ;       ;       ; 9.872 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[15]     ; LEDR[15]    ; 9.624 ;       ;       ; 9.624 ;
; SW[16]     ; LEDR[16]    ; 9.641 ;       ;       ; 9.641 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;       ;       ; 9.593 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -6.365 ; -24048.444    ;
; p1|altpll_component|pll|clk[0] ; 37.937 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.615 ; -56.809       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.425 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -6182.380     ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                      ;
+--------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.365 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.417      ;
; -6.289 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.341      ;
; -6.260 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.312      ;
; -6.259 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.311      ;
; -6.256 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.308      ;
; -6.231 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.283      ;
; -6.212 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.264      ;
; -6.209 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.261      ;
; -6.123 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.175      ;
; -6.103 ; game_of_life:c1|i[5]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.155      ;
; -6.100 ; game_of_life:c1|i[4]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.152      ;
; -6.083 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.135      ;
; -6.076 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.128      ;
; -6.053 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.105      ;
; -5.967 ; game_of_life:c1|i[3]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.019      ;
; -5.944 ; game_of_life:c1|i[2]               ; game_of_life:c1|population[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 6.996      ;
; -5.802 ; game_of_life:c1|cells_preset[935]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 6.850      ;
; -5.761 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[2869]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.761 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[2873]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.761 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[2877]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.761 ; game_of_life:c1|cells_preset[1175] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 6.806      ;
; -5.761 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[2869]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.761 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[2873]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.761 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[2877]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.794      ;
; -5.757 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[2865]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.790      ;
; -5.757 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[2865]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.790      ;
; -5.751 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[2869]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.784      ;
; -5.751 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[2873]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.784      ;
; -5.751 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[2877]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.784      ;
; -5.747 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[2865]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.780      ;
; -5.739 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 6.801      ;
; -5.738 ; game_of_life:c1|cells_preset[2391] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 6.797      ;
; -5.733 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 6.795      ;
; -5.732 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[559]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.745      ;
; -5.732 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[575]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.745      ;
; -5.732 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[559]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.745      ;
; -5.732 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[575]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.745      ;
; -5.730 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[527]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.743      ;
; -5.730 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[527]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.743      ;
; -5.726 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[543]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.739      ;
; -5.726 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[543]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.739      ;
; -5.725 ; game_of_life:c1|cells_preset[2851] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 6.776      ;
; -5.722 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[559]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.735      ;
; -5.722 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[575]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.735      ;
; -5.720 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[527]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.733      ;
; -5.716 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[543]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.729      ;
; -5.707 ; game_of_life:c1|cells_preset[1635] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 6.759      ;
; -5.703 ; game_of_life:c1|cells_preset[471]  ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 6.765      ;
; -5.703 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[2869]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.736      ;
; -5.703 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[2873]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.736      ;
; -5.703 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[2877]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.736      ;
; -5.702 ; game_of_life:c1|cells_preset[1576] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 6.747      ;
; -5.699 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[2865]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.732      ;
; -5.694 ; game_of_life:c1|cells_preset[1237] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.028      ; 6.754      ;
; -5.681 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 6.734      ;
; -5.680 ; game_of_life:c1|cells_preset[1297] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 6.724      ;
; -5.678 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[79]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.709      ;
; -5.678 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[79]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.709      ;
; -5.675 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 6.728      ;
; -5.674 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[559]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.687      ;
; -5.674 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[575]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.687      ;
; -5.672 ; game_of_life:c1|cells_preset[2122] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 6.735      ;
; -5.672 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[527]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.685      ;
; -5.670 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[938]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.707      ;
; -5.670 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[938]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.707      ;
; -5.668 ; game_of_life:c1|i[5]               ; game_of_life:c1|cells[543]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.681      ;
; -5.668 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[79]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.699      ;
; -5.667 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[810]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.704      ;
; -5.667 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[810]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.704      ;
; -5.660 ; game_of_life:c1|cells_preset[2879] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 6.695      ;
; -5.660 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[938]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.697      ;
; -5.657 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[810]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.694      ;
; -5.648 ; game_of_life:c1|cells_preset[2855] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.694      ;
; -5.646 ; game_of_life:c1|cells_preset[2148] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 6.709      ;
; -5.641 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[619]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.684      ;
; -5.641 ; game_of_life:c1|cells_preset[1316] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 6.693      ;
; -5.641 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[619]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.684      ;
; -5.640 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[755]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.683      ;
; -5.640 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[627]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.683      ;
; -5.640 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[755]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.683      ;
; -5.640 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[627]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.683      ;
; -5.639 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[579]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.682      ;
; -5.639 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[579]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.682      ;
; -5.638 ; game_of_life:c1|cells_preset[880]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.675      ;
; -5.632 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[723]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.675      ;
; -5.632 ; game_of_life:c1|cells_preset[880]  ; game_of_life:c1|population[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.669      ;
; -5.632 ; game_of_life:c1|cells_preset[419]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 6.696      ;
; -5.632 ; game_of_life:c1|cells_preset[1627] ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 6.677      ;
; -5.632 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[723]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.675      ;
; -5.631 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[619]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.674      ;
; -5.630 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[739]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.630 ; game_of_life:c1|i[3]               ; game_of_life:c1|cells[595]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.630 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[755]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.630 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[627]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.630 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[739]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.630 ; game_of_life:c1|i[4]               ; game_of_life:c1|cells[595]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.673      ;
; -5.629 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[579]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.672      ;
; -5.628 ; game_of_life:c1|cells_preset[853]  ; game_of_life:c1|population[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 6.681      ;
; -5.627 ; game_of_life:c1|cells_preset[860]  ; game_of_life:c1|population[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.669      ;
; -5.622 ; game_of_life:c1|i[2]               ; game_of_life:c1|cells[723]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.665      ;
+--------+------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.937 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.777      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.942 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.772      ;
; 37.969 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.747      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 37.985 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.729      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.071 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.643      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.149 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.567      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.253 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.463      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.264 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.450      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.292 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.424      ;
; 38.295 ; vga_sync:u1|v_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.421      ;
; 38.306 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.004      ; 1.412      ;
; 38.323 ; vga_sync:u1|v_count[7] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 1.393      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
; 38.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.389      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                             ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]      ; Reset_Delay:r0|Cont[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2818] ; game_of_life:c1|cells[2818] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2826] ; game_of_life:c1|cells[2826] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2822] ; game_of_life:c1|cells[2822] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2830] ; game_of_life:c1|cells[2830] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2850] ; game_of_life:c1|cells[2850] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2858] ; game_of_life:c1|cells[2858] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2854] ; game_of_life:c1|cells[2854] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2862] ; game_of_life:c1|cells[2862] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2866] ; game_of_life:c1|cells[2866] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2870] ; game_of_life:c1|cells[2870] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2878] ; game_of_life:c1|cells[2878] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2874] ; game_of_life:c1|cells[2874] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2834] ; game_of_life:c1|cells[2834] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2838] ; game_of_life:c1|cells[2838] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2846] ; game_of_life:c1|cells[2846] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2842] ; game_of_life:c1|cells[2842] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2824] ; game_of_life:c1|cells[2824] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2856] ; game_of_life:c1|cells[2856] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2840] ; game_of_life:c1|cells[2840] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2872] ; game_of_life:c1|cells[2872] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2848] ; game_of_life:c1|cells[2848] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2816] ; game_of_life:c1|cells[2816] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2832] ; game_of_life:c1|cells[2832] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2864] ; game_of_life:c1|cells[2864] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2820] ; game_of_life:c1|cells[2820] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2852] ; game_of_life:c1|cells[2852] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2868] ; game_of_life:c1|cells[2868] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2836] ; game_of_life:c1|cells[2836] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2828] ; game_of_life:c1|cells[2828] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2844] ; game_of_life:c1|cells[2844] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2860] ; game_of_life:c1|cells[2860] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2876] ; game_of_life:c1|cells[2876] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2338] ; game_of_life:c1|cells[2338] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2346] ; game_of_life:c1|cells[2346] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2342] ; game_of_life:c1|cells[2342] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2350] ; game_of_life:c1|cells[2350] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2306] ; game_of_life:c1|cells[2306] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2314] ; game_of_life:c1|cells[2314] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2318] ; game_of_life:c1|cells[2318] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2310] ; game_of_life:c1|cells[2310] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2354] ; game_of_life:c1|cells[2354] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2358] ; game_of_life:c1|cells[2358] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2362] ; game_of_life:c1|cells[2362] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2366] ; game_of_life:c1|cells[2366] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2322] ; game_of_life:c1|cells[2322] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2326] ; game_of_life:c1|cells[2326] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2330] ; game_of_life:c1|cells[2330] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2334] ; game_of_life:c1|cells[2334] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2312] ; game_of_life:c1|cells[2312] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2344] ; game_of_life:c1|cells[2344] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2328] ; game_of_life:c1|cells[2328] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2360] ; game_of_life:c1|cells[2360] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2304] ; game_of_life:c1|cells[2304] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2336] ; game_of_life:c1|cells[2336] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2320] ; game_of_life:c1|cells[2320] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2352] ; game_of_life:c1|cells[2352] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2308] ; game_of_life:c1|cells[2308] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2340] ; game_of_life:c1|cells[2340] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2324] ; game_of_life:c1|cells[2324] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2356] ; game_of_life:c1|cells[2356] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2316] ; game_of_life:c1|cells[2316] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2332] ; game_of_life:c1|cells[2332] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2348] ; game_of_life:c1|cells[2348] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2364] ; game_of_life:c1|cells[2364] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2305] ; game_of_life:c1|cells[2305] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2313] ; game_of_life:c1|cells[2313] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2309] ; game_of_life:c1|cells[2309] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2317] ; game_of_life:c1|cells[2317] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2321] ; game_of_life:c1|cells[2321] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2325] ; game_of_life:c1|cells[2325] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2333] ; game_of_life:c1|cells[2333] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2329] ; game_of_life:c1|cells[2329] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2353] ; game_of_life:c1|cells[2353] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2357] ; game_of_life:c1|cells[2357] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2365] ; game_of_life:c1|cells[2365] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2361] ; game_of_life:c1|cells[2361] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2337] ; game_of_life:c1|cells[2337] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2345] ; game_of_life:c1|cells[2345] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2349] ; game_of_life:c1|cells[2349] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2341] ; game_of_life:c1|cells[2341] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2311] ; game_of_life:c1|cells[2311] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2343] ; game_of_life:c1|cells[2343] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2359] ; game_of_life:c1|cells[2359] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2327] ; game_of_life:c1|cells[2327] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2335] ; game_of_life:c1|cells[2335] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2367] ; game_of_life:c1|cells[2367] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2319] ; game_of_life:c1|cells[2319] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2351] ; game_of_life:c1|cells[2351] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2315] ; game_of_life:c1|cells[2315] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2331] ; game_of_life:c1|cells[2331] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2363] ; game_of_life:c1|cells[2363] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2347] ; game_of_life:c1|cells[2347] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2307] ; game_of_life:c1|cells[2307] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2339] ; game_of_life:c1|cells[2339] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2355] ; game_of_life:c1|cells[2355] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2323] ; game_of_life:c1|cells[2323] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2849] ; game_of_life:c1|cells[2849] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2857] ; game_of_life:c1|cells[2857] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; game_of_life:c1|cells[2861] ; game_of_life:c1|cells[2861] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.317 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.364 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.384 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.442 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.594      ;
; 0.452 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.477 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.629      ;
; 0.480 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.632      ;
; 0.502 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.524 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.538 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.559 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.577 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.594 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.604 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.612 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.630 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.641 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.795      ;
; 0.646 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.665 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; vga_sync:u1|h_count[6] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.681 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.835      ;
; 0.689 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.841      ;
; 0.700 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.852      ;
; 0.702 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.854      ;
; 0.703 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.855      ;
; 0.709 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.861      ;
; 0.716 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.868      ;
; 0.724 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.876      ;
; 0.724 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.876      ;
; 0.735 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.887      ;
; 0.738 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.890      ;
; 0.744 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.896      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.615 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.648     ; 1.001      ;
; -2.614 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 1.004      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
; -2.543 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.931      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.425 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.931      ;
; 2.496 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.644     ; 1.004      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
; 2.497 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.001      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1000] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1000] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1001] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1001] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1002] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1002] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1003] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1003] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1004] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1004] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1005] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1005] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1006] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1006] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1007] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1007] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1008] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1008] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1009] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1009] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[100]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[100]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1010] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1010] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1011] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1011] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1012] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1012] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1013] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1013] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1014] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1014] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1015] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1015] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1016] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1016] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1017] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1017] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1018] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1018] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1019] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1019] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[101]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[101]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1020] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1020] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1021] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1021] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1022] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1022] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1023] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1023] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1024] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1024] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; game_of_life:c1|cells[1025] ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 12.585 ; 12.585 ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 12.454 ; 12.454 ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 12.459 ; 12.459 ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 12.454 ; 12.454 ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 12.451 ; 12.451 ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 12.523 ; 12.523 ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 12.506 ; 12.506 ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 12.585 ; 12.585 ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 12.481 ; 12.481 ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 12.582 ; 12.582 ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 12.578 ; 12.578 ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 12.467 ; 12.467 ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 12.265 ; 12.265 ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 12.271 ; 12.271 ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 12.259 ; 12.259 ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 12.356 ; 12.356 ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 12.370 ; 12.370 ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 12.361 ; 12.361 ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 12.428 ; 12.428 ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 12.337 ; 12.337 ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 12.467 ; 12.467 ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 12.465 ; 12.465 ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 12.387 ; 12.387 ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 12.365 ; 12.365 ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 12.387 ; 12.387 ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 12.378 ; 12.378 ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 12.357 ; 12.357 ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 12.358 ; 12.358 ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 12.163 ; 12.163 ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 12.343 ; 12.343 ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 12.149 ; 12.149 ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 12.240 ; 12.240 ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 12.239 ; 12.239 ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 20.260 ; 20.260 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 20.126 ; 20.126 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 20.047 ; 20.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 20.045 ; 20.045 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 20.038 ; 20.038 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 20.113 ; 20.113 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 20.192 ; 20.192 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 20.260 ; 20.260 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 20.171 ; 20.171 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 20.169 ; 20.169 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 20.169 ; 20.169 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.708  ; 2.708  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 20.103 ; 20.103 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 19.937 ; 19.937 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 19.859 ; 19.859 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 19.850 ; 19.850 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 19.943 ; 19.943 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 19.960 ; 19.960 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 20.047 ; 20.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 20.103 ; 20.103 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 20.027 ; 20.027 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 20.054 ; 20.054 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 20.056 ; 20.056 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.152  ; 2.152  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 20.037 ; 20.037 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 20.037 ; 20.037 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 19.975 ; 19.975 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 19.969 ; 19.969 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 19.944 ; 19.944 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 19.948 ; 19.948 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 19.849 ; 19.849 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 20.018 ; 20.018 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 19.839 ; 19.839 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 19.827 ; 19.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 19.830 ; 19.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.119  ; 2.119  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 6.516  ; 6.516  ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 6.604  ; 6.604  ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 6.525  ; 6.525  ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 6.523  ; 6.523  ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 6.516  ; 6.516  ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 6.591  ; 6.591  ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 6.670  ; 6.670  ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 6.738  ; 6.738  ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 6.649  ; 6.649  ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 6.647  ; 6.647  ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 6.647  ; 6.647  ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 6.328  ; 6.328  ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 6.415  ; 6.415  ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 6.337  ; 6.337  ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 6.328  ; 6.328  ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 6.421  ; 6.421  ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 6.438  ; 6.438  ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 6.525  ; 6.525  ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 6.581  ; 6.581  ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 6.505  ; 6.505  ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 6.532  ; 6.532  ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 6.534  ; 6.534  ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 6.305  ; 6.305  ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 6.515  ; 6.515  ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 6.453  ; 6.453  ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 6.447  ; 6.447  ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 6.422  ; 6.422  ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 6.426  ; 6.426  ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 6.327  ; 6.327  ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 6.496  ; 6.496  ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 6.317  ; 6.317  ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 6.305  ; 6.305  ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 6.308  ; 6.308  ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 3.054  ; 3.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 3.054  ; 3.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 3.053  ; 3.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 3.124  ; 3.124  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 3.051  ; 3.051  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.175  ; 3.175  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.170  ; 3.170  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.661  ; 2.661  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.725  ; 2.725  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.725  ; 2.725  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.866  ; 2.866  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.859  ; 2.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.971  ; 2.971  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.813  ; 2.813  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 2.894  ; 2.894  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 2.788  ; 2.788  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 3.060  ; 3.060  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.057  ; 3.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.152  ; 2.152  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 2.825  ; 2.825  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 2.982  ; 2.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 2.978  ; 2.978  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 2.959  ; 2.959  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 2.959  ; 2.959  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 2.615  ; 2.615  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 2.809  ; 2.809  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 2.833  ; 2.833  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 2.831  ; 2.831  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.119  ; 2.119  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;       ;       ; 2.994 ;
; SW[0]      ; VGA_B[0]    ; 4.656 ; 4.524 ; 4.524 ; 4.656 ;
; SW[0]      ; VGA_B[1]    ; 4.605 ; 4.481 ; 4.481 ; 4.605 ;
; SW[0]      ; VGA_B[2]    ; 4.597 ; 4.476 ; 4.476 ; 4.597 ;
; SW[0]      ; VGA_B[3]    ; 4.592 ; 4.473 ; 4.473 ; 4.592 ;
; SW[0]      ; VGA_B[4]    ; 4.669 ; 4.545 ; 4.545 ; 4.669 ;
; SW[0]      ; VGA_B[5]    ; 4.823 ; 4.590 ; 4.590 ; 4.823 ;
; SW[0]      ; VGA_B[6]    ; 4.785 ; 4.658 ; 4.658 ; 4.785 ;
; SW[0]      ; VGA_B[7]    ; 4.658 ; 4.569 ; 4.569 ; 4.658 ;
; SW[0]      ; VGA_B[8]    ; 4.774 ; 4.604 ; 4.604 ; 4.774 ;
; SW[0]      ; VGA_B[9]    ; 4.768 ; 4.600 ; 4.600 ; 4.768 ;
; SW[0]      ; VGA_G[0]    ; 4.467 ; 4.335 ; 4.335 ; 4.467 ;
; SW[0]      ; VGA_G[1]    ; 4.417 ; 4.293 ; 4.293 ; 4.417 ;
; SW[0]      ; VGA_G[2]    ; 4.402 ; 4.281 ; 4.281 ; 4.402 ;
; SW[0]      ; VGA_G[3]    ; 4.497 ; 4.378 ; 4.378 ; 4.497 ;
; SW[0]      ; VGA_G[4]    ; 4.516 ; 4.392 ; 4.392 ; 4.516 ;
; SW[0]      ; VGA_G[5]    ; 4.678 ; 4.445 ; 4.445 ; 4.678 ;
; SW[0]      ; VGA_G[6]    ; 4.628 ; 4.501 ; 4.501 ; 4.628 ;
; SW[0]      ; VGA_G[7]    ; 4.514 ; 4.425 ; 4.425 ; 4.514 ;
; SW[0]      ; VGA_G[8]    ; 4.659 ; 4.489 ; 4.489 ; 4.659 ;
; SW[0]      ; VGA_G[9]    ; 4.655 ; 4.487 ; 4.487 ; 4.655 ;
; SW[0]      ; VGA_R[0]    ; 4.567 ; 4.435 ; 4.435 ; 4.567 ;
; SW[0]      ; VGA_R[1]    ; 4.533 ; 4.409 ; 4.409 ; 4.533 ;
; SW[0]      ; VGA_R[2]    ; 4.521 ; 4.400 ; 4.400 ; 4.521 ;
; SW[0]      ; VGA_R[3]    ; 4.498 ; 4.379 ; 4.379 ; 4.498 ;
; SW[0]      ; VGA_R[4]    ; 4.504 ; 4.380 ; 4.380 ; 4.504 ;
; SW[0]      ; VGA_R[5]    ; 4.480 ; 4.247 ; 4.247 ; 4.480 ;
; SW[0]      ; VGA_R[6]    ; 4.543 ; 4.416 ; 4.416 ; 4.543 ;
; SW[0]      ; VGA_R[7]    ; 4.326 ; 4.237 ; 4.237 ; 4.326 ;
; SW[0]      ; VGA_R[8]    ; 4.432 ; 4.262 ; 4.262 ; 4.432 ;
; SW[0]      ; VGA_R[9]    ; 4.429 ; 4.261 ; 4.261 ; 4.429 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;       ;       ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.063 ;       ;       ; 3.063 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.513 ;       ;       ; 3.513 ;
; SW[9]      ; LEDR[9]     ; 3.525 ;       ;       ; 3.525 ;
; SW[10]     ; LEDR[10]    ; 3.158 ;       ;       ; 3.158 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;       ;       ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.318 ;       ;       ; 3.318 ;
; SW[13]     ; LEDR[13]    ; 5.619 ;       ;       ; 5.619 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[15]     ; LEDR[15]    ; 5.518 ;       ;       ; 5.518 ;
; SW[16]     ; LEDR[16]    ; 5.529 ;       ;       ; 5.529 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;       ;       ; 5.505 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;       ;       ; 2.994 ;
; SW[0]      ; VGA_B[0]    ; 4.656 ; 4.476 ; 4.476 ; 4.656 ;
; SW[0]      ; VGA_B[1]    ; 4.605 ; 4.445 ; 4.445 ; 4.605 ;
; SW[0]      ; VGA_B[2]    ; 4.597 ; 4.443 ; 4.443 ; 4.597 ;
; SW[0]      ; VGA_B[3]    ; 4.592 ; 4.436 ; 4.436 ; 4.592 ;
; SW[0]      ; VGA_B[4]    ; 4.669 ; 4.511 ; 4.511 ; 4.669 ;
; SW[0]      ; VGA_B[5]    ; 4.823 ; 4.528 ; 4.528 ; 4.823 ;
; SW[0]      ; VGA_B[6]    ; 4.785 ; 4.607 ; 4.607 ; 4.785 ;
; SW[0]      ; VGA_B[7]    ; 4.658 ; 4.503 ; 4.503 ; 4.658 ;
; SW[0]      ; VGA_B[8]    ; 4.774 ; 4.567 ; 4.567 ; 4.774 ;
; SW[0]      ; VGA_B[9]    ; 4.768 ; 4.567 ; 4.567 ; 4.768 ;
; SW[0]      ; VGA_G[0]    ; 4.467 ; 4.287 ; 4.287 ; 4.467 ;
; SW[0]      ; VGA_G[1]    ; 4.417 ; 4.257 ; 4.257 ; 4.417 ;
; SW[0]      ; VGA_G[2]    ; 4.402 ; 4.248 ; 4.248 ; 4.402 ;
; SW[0]      ; VGA_G[3]    ; 4.497 ; 4.341 ; 4.341 ; 4.497 ;
; SW[0]      ; VGA_G[4]    ; 4.516 ; 4.358 ; 4.358 ; 4.516 ;
; SW[0]      ; VGA_G[5]    ; 4.678 ; 4.383 ; 4.383 ; 4.678 ;
; SW[0]      ; VGA_G[6]    ; 4.628 ; 4.450 ; 4.450 ; 4.628 ;
; SW[0]      ; VGA_G[7]    ; 4.514 ; 4.359 ; 4.359 ; 4.514 ;
; SW[0]      ; VGA_G[8]    ; 4.659 ; 4.452 ; 4.452 ; 4.659 ;
; SW[0]      ; VGA_G[9]    ; 4.655 ; 4.454 ; 4.454 ; 4.655 ;
; SW[0]      ; VGA_R[0]    ; 4.567 ; 4.387 ; 4.387 ; 4.567 ;
; SW[0]      ; VGA_R[1]    ; 4.533 ; 4.373 ; 4.373 ; 4.533 ;
; SW[0]      ; VGA_R[2]    ; 4.521 ; 4.367 ; 4.367 ; 4.521 ;
; SW[0]      ; VGA_R[3]    ; 4.498 ; 4.342 ; 4.342 ; 4.498 ;
; SW[0]      ; VGA_R[4]    ; 4.504 ; 4.346 ; 4.346 ; 4.504 ;
; SW[0]      ; VGA_R[5]    ; 4.480 ; 4.185 ; 4.185 ; 4.480 ;
; SW[0]      ; VGA_R[6]    ; 4.543 ; 4.365 ; 4.365 ; 4.543 ;
; SW[0]      ; VGA_R[7]    ; 4.326 ; 4.171 ; 4.171 ; 4.326 ;
; SW[0]      ; VGA_R[8]    ; 4.432 ; 4.225 ; 4.225 ; 4.432 ;
; SW[0]      ; VGA_R[9]    ; 4.429 ; 4.228 ; 4.228 ; 4.429 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;       ;       ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.063 ;       ;       ; 3.063 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.513 ;       ;       ; 3.513 ;
; SW[9]      ; LEDR[9]     ; 3.525 ;       ;       ; 3.525 ;
; SW[10]     ; LEDR[10]    ; 3.158 ;       ;       ; 3.158 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;       ;       ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.318 ;       ;       ; 3.318 ;
; SW[13]     ; LEDR[13]    ; 5.619 ;       ;       ; 5.619 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[15]     ; LEDR[15]    ; 5.518 ;       ;       ; 5.518 ;
; SW[16]     ; LEDR[16]    ; 5.529 ;       ;       ; 5.529 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;       ;       ; 5.505 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+------------+-------+----------+---------+---------------------+
; Clock                           ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -15.845    ; 0.215 ; -4.289   ; 2.425   ; -1.380              ;
;  CLOCK_27                       ; N/A        ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -15.845    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  p1|altpll_component|pll|clk[0] ; 35.915     ; 0.215 ; -4.289   ; 2.425   ; 18.841              ;
; Design-wide TNS                 ; -60126.672 ; 0.0   ; -92.573  ; 0.0     ; -6182.38            ;
;  CLOCK_27                       ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -60126.672 ; 0.000 ; N/A      ; N/A     ; -6182.380           ;
;  p1|altpll_component|pll|clk[0] ; 0.000      ; 0.000 ; -92.573  ; 0.000   ; 0.000               ;
+---------------------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 25.973 ; 25.973 ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 25.695 ; 25.695 ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 25.725 ; 25.725 ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 25.718 ; 25.718 ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 25.713 ; 25.713 ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 25.787 ; 25.787 ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 25.760 ; 25.760 ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 25.950 ; 25.950 ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 25.732 ; 25.732 ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 25.973 ; 25.973 ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 25.969 ; 25.969 ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 25.730 ; 25.730 ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 25.251 ; 25.251 ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 25.282 ; 25.282 ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 25.269 ; 25.269 ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 25.483 ; 25.483 ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 25.499 ; 25.499 ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 25.480 ; 25.480 ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 25.666 ; 25.666 ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 25.454 ; 25.454 ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 25.730 ; 25.730 ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 25.728 ; 25.728 ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 25.539 ; 25.539 ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 25.474 ; 25.474 ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 25.539 ; 25.539 ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 25.528 ; 25.528 ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 25.482 ; 25.482 ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 25.484 ; 25.484 ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 25.032 ; 25.032 ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 25.446 ; 25.446 ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 25.017 ; 25.017 ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 25.246 ; 25.246 ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 25.247 ; 25.247 ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 44.331 ; 44.331 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 44.073 ; 44.073 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 43.922 ; 43.922 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 43.921 ; 43.921 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 43.912 ; 43.912 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 43.989 ; 43.989 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 44.210 ; 44.210 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 44.331 ; 44.331 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 44.187 ; 44.187 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 44.170 ; 44.170 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 44.171 ; 44.171 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 5.534  ; 5.534  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 44.047 ; 44.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 43.629 ; 43.629 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 43.479 ; 43.479 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 43.472 ; 43.472 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 43.682 ; 43.682 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 43.701 ; 43.701 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 43.930 ; 43.930 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 44.047 ; 44.047 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 43.909 ; 43.909 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 43.927 ; 43.927 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 43.930 ; 43.930 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.228  ; 4.228  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 43.852 ; 43.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 43.852 ; 43.852 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 43.736 ; 43.736 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 43.731 ; 43.731 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 43.681 ; 43.681 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 43.686 ; 43.686 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 43.482 ; 43.482 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 43.827 ; 43.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 43.472 ; 43.472 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 43.443 ; 43.443 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 43.449 ; 43.449 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 4.181  ; 4.181  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_50   ; 6.516  ; 6.516  ; Rise       ; CLOCK_50                       ;
;  VGA_B[0] ; CLOCK_50   ; 6.604  ; 6.604  ; Rise       ; CLOCK_50                       ;
;  VGA_B[1] ; CLOCK_50   ; 6.525  ; 6.525  ; Rise       ; CLOCK_50                       ;
;  VGA_B[2] ; CLOCK_50   ; 6.523  ; 6.523  ; Rise       ; CLOCK_50                       ;
;  VGA_B[3] ; CLOCK_50   ; 6.516  ; 6.516  ; Rise       ; CLOCK_50                       ;
;  VGA_B[4] ; CLOCK_50   ; 6.591  ; 6.591  ; Rise       ; CLOCK_50                       ;
;  VGA_B[5] ; CLOCK_50   ; 6.670  ; 6.670  ; Rise       ; CLOCK_50                       ;
;  VGA_B[6] ; CLOCK_50   ; 6.738  ; 6.738  ; Rise       ; CLOCK_50                       ;
;  VGA_B[7] ; CLOCK_50   ; 6.649  ; 6.649  ; Rise       ; CLOCK_50                       ;
;  VGA_B[8] ; CLOCK_50   ; 6.647  ; 6.647  ; Rise       ; CLOCK_50                       ;
;  VGA_B[9] ; CLOCK_50   ; 6.647  ; 6.647  ; Rise       ; CLOCK_50                       ;
; VGA_G[*]  ; CLOCK_50   ; 6.328  ; 6.328  ; Rise       ; CLOCK_50                       ;
;  VGA_G[0] ; CLOCK_50   ; 6.415  ; 6.415  ; Rise       ; CLOCK_50                       ;
;  VGA_G[1] ; CLOCK_50   ; 6.337  ; 6.337  ; Rise       ; CLOCK_50                       ;
;  VGA_G[2] ; CLOCK_50   ; 6.328  ; 6.328  ; Rise       ; CLOCK_50                       ;
;  VGA_G[3] ; CLOCK_50   ; 6.421  ; 6.421  ; Rise       ; CLOCK_50                       ;
;  VGA_G[4] ; CLOCK_50   ; 6.438  ; 6.438  ; Rise       ; CLOCK_50                       ;
;  VGA_G[5] ; CLOCK_50   ; 6.525  ; 6.525  ; Rise       ; CLOCK_50                       ;
;  VGA_G[6] ; CLOCK_50   ; 6.581  ; 6.581  ; Rise       ; CLOCK_50                       ;
;  VGA_G[7] ; CLOCK_50   ; 6.505  ; 6.505  ; Rise       ; CLOCK_50                       ;
;  VGA_G[8] ; CLOCK_50   ; 6.532  ; 6.532  ; Rise       ; CLOCK_50                       ;
;  VGA_G[9] ; CLOCK_50   ; 6.534  ; 6.534  ; Rise       ; CLOCK_50                       ;
; VGA_R[*]  ; CLOCK_50   ; 6.305  ; 6.305  ; Rise       ; CLOCK_50                       ;
;  VGA_R[0] ; CLOCK_50   ; 6.515  ; 6.515  ; Rise       ; CLOCK_50                       ;
;  VGA_R[1] ; CLOCK_50   ; 6.453  ; 6.453  ; Rise       ; CLOCK_50                       ;
;  VGA_R[2] ; CLOCK_50   ; 6.447  ; 6.447  ; Rise       ; CLOCK_50                       ;
;  VGA_R[3] ; CLOCK_50   ; 6.422  ; 6.422  ; Rise       ; CLOCK_50                       ;
;  VGA_R[4] ; CLOCK_50   ; 6.426  ; 6.426  ; Rise       ; CLOCK_50                       ;
;  VGA_R[5] ; CLOCK_50   ; 6.327  ; 6.327  ; Rise       ; CLOCK_50                       ;
;  VGA_R[6] ; CLOCK_50   ; 6.496  ; 6.496  ; Rise       ; CLOCK_50                       ;
;  VGA_R[7] ; CLOCK_50   ; 6.317  ; 6.317  ; Rise       ; CLOCK_50                       ;
;  VGA_R[8] ; CLOCK_50   ; 6.305  ; 6.305  ; Rise       ; CLOCK_50                       ;
;  VGA_R[9] ; CLOCK_50   ; 6.308  ; 6.308  ; Rise       ; CLOCK_50                       ;
; VGA_B[*]  ; CLOCK_27   ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 3.054  ; 3.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 3.054  ; 3.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 3.053  ; 3.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 3.124  ; 3.124  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 3.051  ; 3.051  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.175  ; 3.175  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.170  ; 3.170  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.661  ; 2.661  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.725  ; 2.725  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.725  ; 2.725  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.866  ; 2.866  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.859  ; 2.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.971  ; 2.971  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.813  ; 2.813  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 2.894  ; 2.894  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 2.788  ; 2.788  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 3.060  ; 3.060  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.057  ; 3.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.152  ; 2.152  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27   ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27   ; 2.825  ; 2.825  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27   ; 2.982  ; 2.982  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27   ; 2.978  ; 2.978  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27   ; 2.959  ; 2.959  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27   ; 2.959  ; 2.959  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27   ; 2.615  ; 2.615  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27   ; 2.809  ; 2.809  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27   ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27   ; 2.833  ; 2.833  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27   ; 2.831  ; 2.831  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.119  ; 2.119  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;       ;       ; 5.611 ;
; SW[0]      ; VGA_B[0]    ; 9.185 ; 8.877 ; 8.877 ; 9.185 ;
; SW[0]      ; VGA_B[1]    ; 9.052 ; 8.769 ; 8.769 ; 9.052 ;
; SW[0]      ; VGA_B[2]    ; 9.041 ; 8.762 ; 8.762 ; 9.041 ;
; SW[0]      ; VGA_B[3]    ; 9.035 ; 8.757 ; 8.757 ; 9.035 ;
; SW[0]      ; VGA_B[4]    ; 9.112 ; 8.831 ; 8.831 ; 9.112 ;
; SW[0]      ; VGA_B[5]    ; 9.512 ; 9.014 ; 9.014 ; 9.512 ;
; SW[0]      ; VGA_B[6]    ; 9.433 ; 9.135 ; 9.135 ; 9.433 ;
; SW[0]      ; VGA_B[7]    ; 9.174 ; 8.991 ; 8.991 ; 9.174 ;
; SW[0]      ; VGA_B[8]    ; 9.444 ; 9.017 ; 9.017 ; 9.444 ;
; SW[0]      ; VGA_B[9]    ; 9.437 ; 9.013 ; 9.013 ; 9.437 ;
; SW[0]      ; VGA_G[0]    ; 8.741 ; 8.433 ; 8.433 ; 8.741 ;
; SW[0]      ; VGA_G[1]    ; 8.609 ; 8.326 ; 8.326 ; 8.609 ;
; SW[0]      ; VGA_G[2]    ; 8.592 ; 8.313 ; 8.313 ; 8.592 ;
; SW[0]      ; VGA_G[3]    ; 8.805 ; 8.527 ; 8.527 ; 8.805 ;
; SW[0]      ; VGA_G[4]    ; 8.824 ; 8.543 ; 8.543 ; 8.824 ;
; SW[0]      ; VGA_G[5]    ; 9.232 ; 8.734 ; 8.734 ; 9.232 ;
; SW[0]      ; VGA_G[6]    ; 9.149 ; 8.851 ; 8.851 ; 9.149 ;
; SW[0]      ; VGA_G[7]    ; 8.896 ; 8.713 ; 8.713 ; 8.896 ;
; SW[0]      ; VGA_G[8]    ; 9.201 ; 8.774 ; 8.774 ; 9.201 ;
; SW[0]      ; VGA_G[9]    ; 9.196 ; 8.772 ; 8.772 ; 9.196 ;
; SW[0]      ; VGA_R[0]    ; 8.964 ; 8.656 ; 8.656 ; 8.964 ;
; SW[0]      ; VGA_R[1]    ; 8.866 ; 8.583 ; 8.583 ; 8.866 ;
; SW[0]      ; VGA_R[2]    ; 8.851 ; 8.572 ; 8.572 ; 8.851 ;
; SW[0]      ; VGA_R[3]    ; 8.804 ; 8.526 ; 8.526 ; 8.804 ;
; SW[0]      ; VGA_R[4]    ; 8.809 ; 8.528 ; 8.528 ; 8.809 ;
; SW[0]      ; VGA_R[5]    ; 8.784 ; 8.286 ; 8.286 ; 8.784 ;
; SW[0]      ; VGA_R[6]    ; 8.929 ; 8.631 ; 8.631 ; 8.929 ;
; SW[0]      ; VGA_R[7]    ; 8.459 ; 8.276 ; 8.276 ; 8.459 ;
; SW[0]      ; VGA_R[8]    ; 8.717 ; 8.290 ; 8.290 ; 8.717 ;
; SW[0]      ; VGA_R[9]    ; 8.715 ; 8.291 ; 8.291 ; 8.715 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;       ;       ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;       ;       ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;       ;       ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;       ;       ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.705 ;       ;       ; 5.705 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;       ;       ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.443 ;       ;       ; 6.443 ;
; SW[8]      ; LEDR[8]     ; 6.449 ;       ;       ; 6.449 ;
; SW[9]      ; LEDR[9]     ; 6.421 ;       ;       ; 6.421 ;
; SW[10]     ; LEDR[10]    ; 5.847 ;       ;       ; 5.847 ;
; SW[11]     ; LEDR[11]    ; 5.636 ;       ;       ; 5.636 ;
; SW[12]     ; LEDR[12]    ; 6.123 ;       ;       ; 6.123 ;
; SW[13]     ; LEDR[13]    ; 9.872 ;       ;       ; 9.872 ;
; SW[14]     ; LEDR[14]    ; 9.419 ;       ;       ; 9.419 ;
; SW[15]     ; LEDR[15]    ; 9.624 ;       ;       ; 9.624 ;
; SW[16]     ; LEDR[16]    ; 9.641 ;       ;       ; 9.641 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;       ;       ; 9.593 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;       ;       ; 2.994 ;
; SW[0]      ; VGA_B[0]    ; 4.656 ; 4.476 ; 4.476 ; 4.656 ;
; SW[0]      ; VGA_B[1]    ; 4.605 ; 4.445 ; 4.445 ; 4.605 ;
; SW[0]      ; VGA_B[2]    ; 4.597 ; 4.443 ; 4.443 ; 4.597 ;
; SW[0]      ; VGA_B[3]    ; 4.592 ; 4.436 ; 4.436 ; 4.592 ;
; SW[0]      ; VGA_B[4]    ; 4.669 ; 4.511 ; 4.511 ; 4.669 ;
; SW[0]      ; VGA_B[5]    ; 4.823 ; 4.528 ; 4.528 ; 4.823 ;
; SW[0]      ; VGA_B[6]    ; 4.785 ; 4.607 ; 4.607 ; 4.785 ;
; SW[0]      ; VGA_B[7]    ; 4.658 ; 4.503 ; 4.503 ; 4.658 ;
; SW[0]      ; VGA_B[8]    ; 4.774 ; 4.567 ; 4.567 ; 4.774 ;
; SW[0]      ; VGA_B[9]    ; 4.768 ; 4.567 ; 4.567 ; 4.768 ;
; SW[0]      ; VGA_G[0]    ; 4.467 ; 4.287 ; 4.287 ; 4.467 ;
; SW[0]      ; VGA_G[1]    ; 4.417 ; 4.257 ; 4.257 ; 4.417 ;
; SW[0]      ; VGA_G[2]    ; 4.402 ; 4.248 ; 4.248 ; 4.402 ;
; SW[0]      ; VGA_G[3]    ; 4.497 ; 4.341 ; 4.341 ; 4.497 ;
; SW[0]      ; VGA_G[4]    ; 4.516 ; 4.358 ; 4.358 ; 4.516 ;
; SW[0]      ; VGA_G[5]    ; 4.678 ; 4.383 ; 4.383 ; 4.678 ;
; SW[0]      ; VGA_G[6]    ; 4.628 ; 4.450 ; 4.450 ; 4.628 ;
; SW[0]      ; VGA_G[7]    ; 4.514 ; 4.359 ; 4.359 ; 4.514 ;
; SW[0]      ; VGA_G[8]    ; 4.659 ; 4.452 ; 4.452 ; 4.659 ;
; SW[0]      ; VGA_G[9]    ; 4.655 ; 4.454 ; 4.454 ; 4.655 ;
; SW[0]      ; VGA_R[0]    ; 4.567 ; 4.387 ; 4.387 ; 4.567 ;
; SW[0]      ; VGA_R[1]    ; 4.533 ; 4.373 ; 4.373 ; 4.533 ;
; SW[0]      ; VGA_R[2]    ; 4.521 ; 4.367 ; 4.367 ; 4.521 ;
; SW[0]      ; VGA_R[3]    ; 4.498 ; 4.342 ; 4.342 ; 4.498 ;
; SW[0]      ; VGA_R[4]    ; 4.504 ; 4.346 ; 4.346 ; 4.504 ;
; SW[0]      ; VGA_R[5]    ; 4.480 ; 4.185 ; 4.185 ; 4.480 ;
; SW[0]      ; VGA_R[6]    ; 4.543 ; 4.365 ; 4.365 ; 4.543 ;
; SW[0]      ; VGA_R[7]    ; 4.326 ; 4.171 ; 4.171 ; 4.326 ;
; SW[0]      ; VGA_R[8]    ; 4.432 ; 4.225 ; 4.225 ; 4.432 ;
; SW[0]      ; VGA_R[9]    ; 4.429 ; 4.228 ; 4.228 ; 4.429 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;       ;       ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;       ;       ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.063 ;       ;       ; 3.063 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;       ;       ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.513 ;       ;       ; 3.513 ;
; SW[9]      ; LEDR[9]     ; 3.525 ;       ;       ; 3.525 ;
; SW[10]     ; LEDR[10]    ; 3.158 ;       ;       ; 3.158 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;       ;       ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.318 ;       ;       ; 3.318 ;
; SW[13]     ; LEDR[13]    ; 5.619 ;       ;       ; 5.619 ;
; SW[14]     ; LEDR[14]    ; 5.458 ;       ;       ; 5.458 ;
; SW[15]     ; LEDR[15]    ; 5.518 ;       ;       ; 5.518 ;
; SW[16]     ; LEDR[16]    ; 5.529 ;       ;       ; 5.529 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;       ;       ; 5.505 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 24684180 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 24684180 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 19    ; 19    ;
; Unconstrained Input Port Paths  ; 70    ; 70    ;
; Unconstrained Output Ports      ; 52    ; 52    ;
; Unconstrained Output Port Paths ; 92786 ; 92786 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Feb 04 16:01:13 2019
Info: Command: quartus_sta vgalab1 -c vgalab1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgalab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.845
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.845    -60126.672 CLOCK_50 
    Info (332119):    35.915         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -4.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.289       -92.573 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.888         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -6182.380 CLOCK_50 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.365    -24048.444 CLOCK_50 
    Info (332119):    37.937         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.615       -56.809 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.425         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -6182.380 CLOCK_50 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 572 megabytes
    Info: Processing ended: Mon Feb 04 16:01:30 2019
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


