<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>peripheral.logic</ipxact:library>
	<ipxact:name>wb_external_mem</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>wb_slave</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="interface" name="wishbone" version="b4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="interface" name="wishbone.absDef" version="b4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_sm</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_ms</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stb_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>err</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>err_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave>
				<ipxact:memoryMapRef memoryMapRef="storage"/>
			</ipxact:slave>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>wb_system</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="interface" name="wishbone" version="b4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="interface" name="wishbone.absDef" version="b4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rst</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>rst_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>ClockSink</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:remapStates>
		<ipxact:remapState>
			<ipxact:name>store_hash</ipxact:name>
			<ipxact:remapPorts>
				<ipxact:remapPort portRef="store_hash_i">
					<ipxact:value>1</ipxact:value>
				</ipxact:remapPort>
			</ipxact:remapPorts>
		</ipxact:remapState>
	</ipxact:remapStates>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>storage</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>data</ipxact:name>
				<ipxact:baseAddress>0</ipxact:baseAddress>
				<ipxact:range>uuid_8765f299_7c9a_41f4_bf6c_35a2b31cd1ba</ipxact:range>
				<ipxact:width>uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd</ipxact:width>
				<ipxact:usage>memory</ipxact:usage>
				<ipxact:volatile>true</ipxact:volatile>
				<ipxact:access>read-write</ipxact:access>
			</ipxact:addressBlock>
			<ipxact:memoryRemap state="store_hash">
				<ipxact:name>Hashed</ipxact:name>
				<ipxact:addressBlock>
					<ipxact:name>data</ipxact:name>
					<ipxact:baseAddress>0</ipxact:baseAddress>
					<ipxact:range>uuid_8765f299_7c9a_41f4_bf6c_35a2b31cd1ba/2</ipxact:range>
					<ipxact:width>uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd</ipxact:width>
					<ipxact:usage>memory</ipxact:usage>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
				</ipxact:addressBlock>
				<ipxact:addressBlock>
					<ipxact:name>hash</ipxact:name>
					<ipxact:baseAddress>0+uuid_8765f299_7c9a_41f4_bf6c_35a2b31cd1ba/2</ipxact:baseAddress>
					<ipxact:range>uuid_8765f299_7c9a_41f4_bf6c_35a2b31cd1ba/2</ipxact:range>
					<ipxact:width>uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd</ipxact:width>
					<ipxact:usage>memory</ipxact:usage>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
				</ipxact:addressBlock>
			</ipxact:memoryRemap>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>verilog:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>verilog</ipxact:language>
				<ipxact:moduleName>wb_memory</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>verilogSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>ack_o</ipxact:name>
				<ipxact:description>Slave asserts acknowledge.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_i</ipxact:name>
				<ipxact:description>The address of the data.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3452fcca_4cd2_458f_a644_4c6530ea74ed-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cyc_i</ipxact:name>
				<ipxact:description>Asserted by master for transfer.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_o</ipxact:name>
				<ipxact:description>Data from slave to master.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_i</ipxact:name>
				<ipxact:description>Data from master to slave.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stb_i</ipxact:name>
				<ipxact:description>Asserted, when this specific slave is selected.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_i</ipxact:name>
				<ipxact:description>Write = 1, Read = 0.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>The mandatory clock, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_i</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>err_o</ipxact:name>
				<ipxact:description>Indicates abnormal cycle termination.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>store_hash_i</ipxact:name>
				<ipxact:description>1 = store hash, 0 = do not store</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>wb_memory.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:description>Generated at 11:31:59 on 06.04.2017 by Kactus2. </ipxact:description>
				<ipxact:vendorExtensions>
					<kactus2:hash>81b00fc1a22b0da807a9ac72bd511e9d77500fe1</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>A basic wishbone controlled memory, which as an alternative operating mode can create hashes of the written values.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_3452fcca_4cd2_458f_a644_4c6530ea74ed" resolve="user" usageCount="1">
			<ipxact:name>ADDR_WIDTH</ipxact:name>
			<ipxact:description>The width of the address.</ipxact:description>
			<ipxact:value>16</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_981f1b40_673e_44dc_a9c1_881b812f8ddd" resolve="user" usageCount="6">
			<ipxact:name>DATA_WIDTH</ipxact:name>
			<ipxact:description>The width of the both transferred and inputted data.</ipxact:description>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_8765f299_7c9a_41f4_bf6c_35a2b31cd1ba" resolve="user" usageCount="4">
			<ipxact:name>MEMORY_SIZE</ipxact:name>
			<ipxact:description>How many data slots in AUB there is in the memory.</ipxact:description>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_11833df7_86a0_48e2_8577_f3cc38000d57" resolve="user">
			<ipxact:name>BASE_ADDRESS</ipxact:name>
			<ipxact:description>The first referred address of the master.</ipxact:description>
			<ipxact:value>'h0F00</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_7a5c050c_4b56_4d9b_9a6b_733537a85a44" resolve="immediate">
			<ipxact:name>HASH_KEY</ipxact:name>
			<ipxact:description>The key used to create the hashes.</ipxact:description>
			<ipxact:value>'hDEADF00D</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:fileDependencies>
			<kactus2:fileDependency manual="false" bidirectional="false" locked="false">
				<kactus2:fileRef1>wb_slave.cpp</kactus2:fileRef1>
				<kactus2:fileRef2>wb_slave.hh</kactus2:fileRef2>
				<ipxact:description></ipxact:description>
			</kactus2:fileDependency>
			<kactus2:fileDependency manual="false" bidirectional="false" locked="false">
				<kactus2:fileRef1>wb_slave.hh</kactus2:fileRef1>
				<kactus2:fileRef2>$External$/header.hh</kactus2:fileRef2>
				<ipxact:description></ipxact:description>
			</kactus2:fileDependency>
			<kactus2:fileDependency manual="false" bidirectional="false" locked="false">
				<kactus2:fileRef1>wb_slave.hh</kactus2:fileRef1>
				<kactus2:fileRef2>$External$/systemc.h</kactus2:fileRef2>
				<ipxact:description></ipxact:description>
			</kactus2:fileDependency>
		</kactus2:fileDependencies>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
