+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; m_lab61_soc|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller_002|alt_rst_sync_uq1                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller_002                                                                                                                                                           ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller_001|alt_rst_sync_uq1                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller_001                                                                                                                                                           ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller|alt_rst_req_sync_uq1                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller|alt_rst_sync_uq1                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|rst_controller                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|irq_mapper                                                                                                                                                                   ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                      ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                      ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|avalon_st_adapter                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                      ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_003                                                                                                                                                ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                      ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_002                                                                                                                                                ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                      ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser_001                                                                                                                                                ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser|clock_xer                                                                                                                                          ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|crosser                                                                                                                                                    ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                                                                                 ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                                                                                    ; 44    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                                                                                 ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                      ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                            ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux_001                                                                                                                                                ; 1065  ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                          ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux|arb                                                                                                                                                ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_mux                                                                                                                                                    ; 1065  ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_008                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_007                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_006                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_005                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_004                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_003                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_002                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux_001                                                                                                                                              ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|rsp_demux                                                                                                                                                  ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_008|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_008|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_008                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_007                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_006                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_005                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_004                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_003                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_002                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux_001                                                                                                                                                ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux|arb                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_mux                                                                                                                                                    ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_demux_001                                                                                                                                              ; 129   ; 81             ; 2            ; 81             ; 1063   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|cmd_demux                                                                                                                                                  ; 129   ; 81             ; 2            ; 81             ; 1063   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                         ; 103   ; 3              ; 5            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                     ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_010|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_010                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_009|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_009                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_008|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_008                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_007|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_007                                                                                                                                                 ; 94    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_006|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_006                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_005|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_005                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_004|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_004                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_003|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_003                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_002|the_default_decode                                                                                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_002                                                                                                                                                 ; 112   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_001|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router_001                                                                                                                                                 ; 112   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router|the_default_decode                                                                                                                                  ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|router                                                                                                                                                     ; 112   ; 0              ; 6            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key1_s1_agent_rsp_fifo                                                                                                                                     ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key1_s1_agent|uncompressor                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key1_s1_agent                                                                                                                                              ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sw_s1_agent_rsp_fifo                                                                                                                                       ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sw_s1_agent|uncompressor                                                                                                                                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sw_s1_agent                                                                                                                                                ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key0_s1_agent_rsp_fifo                                                                                                                                     ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key0_s1_agent|uncompressor                                                                                                                                 ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key0_s1_agent                                                                                                                                              ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                                  ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                    ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_agent                                                                                                                                             ; 238   ; 22             ; 30           ; 22             ; 257    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|led_s1_agent_rsp_fifo                                                                                                                                      ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|led_s1_agent|uncompressor                                                                                                                                  ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|led_s1_agent                                                                                                                                               ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                                  ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_pll_pll_slave_agent|uncompressor                                                                                                                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_pll_pll_slave_agent                                                                                                                                  ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                            ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                         ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                  ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                              ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                           ; 306   ; 39             ; 46           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                      ; 192   ; 39             ; 87           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                             ; 192   ; 39             ; 87           ; 39             ; 144    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key1_s1_translator                                                                                                                                         ; 111   ; 6              ; 29           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sw_s1_translator                                                                                                                                           ; 111   ; 6              ; 29           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|key0_s1_translator                                                                                                                                         ; 111   ; 6              ; 29           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_s1_translator                                                                                                                                        ; 76    ; 4              ; 3            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|led_s1_translator                                                                                                                                          ; 111   ; 6              ; 29           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                             ; 111   ; 7              ; 26           ; 7              ; 75     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sdram_pll_pll_slave_translator                                                                                                                             ; 111   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                    ; 111   ; 5              ; 19           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                      ; 111   ; 6              ; 27           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                 ; 112   ; 51             ; 0            ; 51             ; 104    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                        ; 112   ; 12             ; 0            ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|mm_interconnect_0                                                                                                                                                            ; 376   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sysid_qsys_0                                                                                                                                                                 ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sw                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram_pll|sd1                                                                                                                                                                ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram_pll|stdsync2|dffpipe3                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram_pll|stdsync2                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram_pll                                                                                                                                                                    ; 48    ; 40             ; 30           ; 40             ; 34     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram|the_lab61_soc_sdram_input_efifo_module                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|sdram                                                                                                                                                                        ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                               ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|onchip_memory2_0                                                                                                                                                             ; 45    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_debug_slave_wrapper|the_lab61_soc_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_debug_slave_wrapper|the_lab61_soc_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                 ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_ocimem|lab61_soc_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_ocimem|lab61_soc_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                        ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                    ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_im                                                                        ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_pib                                                                       ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_fifo                                                                      ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_dtrace|lab61_soc_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                    ; 113   ; 0              ; 102          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_itrace                                                                    ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                      ; 98    ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                      ; 64    ; 5              ; 61           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                     ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                     ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                    ; 176   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|lab61_soc_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|lab61_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|lab61_soc_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|lab61_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu|the_lab61_soc_nios2_gen2_0_cpu_test_bench                                                                                                                   ; 318   ; 3              ; 284          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0|cpu                                                                                                                                                             ; 149   ; 1              ; 32           ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|nios2_gen2_0                                                                                                                                                                 ; 149   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|led                                                                                                                                                                          ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|key1                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc|key0                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m_lab61_soc                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
