# AddSub_Verilog

---

1. 4bit addsub FA로 설계
2. 4bit addsub behavioral design으로 설계
