Fitter report for rpds17
Wed Oct 23 11:22:41 2013
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 23 11:22:40 2013         ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; rpds17                                        ;
; Top-level Entity Name              ; rpds17                                        ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 3,535 / 33,216 ( 11 % )                       ;
;     Total combinational functions  ; 3,287 / 33,216 ( 10 % )                       ;
;     Dedicated logic registers      ; 2,044 / 33,216 ( 6 % )                        ;
; Total registers                    ; 2145                                          ;
; Total pins                         ; 148 / 475 ( 31 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 46,720 / 483,840 ( 10 % )                     ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                 ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                          ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nios32:inst|cpu:the_cpu|M_mul_src1[0]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[0]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[1]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[1]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[2]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[2]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[3]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[3]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[4]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[4]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[5]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[5]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[6]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[6]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[7]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[7]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[8]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[8]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[9]                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[9]                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[10]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[10]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[11]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[11]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[12]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[12]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[13]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[13]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[14]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[14]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[15]                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; nios32:inst|cpu:the_cpu|M_mul_src1[15]                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; nios32:inst|cpu:the_cpu|M_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[0]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[0]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[1]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[1]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[2]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[2]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[3]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[3]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[4]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[4]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[5]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[5]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[6]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[6]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[7]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[7]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[8]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[8]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[9]                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[9]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[10]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[10]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[11]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[11]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[12]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[12]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[13]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[13]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[14]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[14]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[15]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[15]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[16]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[16]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[17]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[17]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[18]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[18]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[19]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[19]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[20]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[20]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|address_to_the_flash[21]                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_ADDR[21]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[0]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[1]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[2]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[3]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[4]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[5]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[6]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                     ; REGOUT           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; FLASH_DATA[7]                                                                                                                                             ; OE               ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[0]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[0]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[1]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[1]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[2]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[2]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[3]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[3]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[4]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[4]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[5]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[5]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[6]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[6]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|d1_outgoing_data_to_and_from_the_flash[7]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_DATA[7]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[0] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[0]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[1] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[1]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[2] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[2]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[3] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[3]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[4] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[4]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[5] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[5]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[6] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[6]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|internal_incoming_data_to_and_from_the_flash[7] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; FLASH_DATA[7]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|read_n_to_the_flash                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_OE_N                                                                                                                                                ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|read_n_to_the_flash                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|select_n_to_the_flash                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_CE_N                                                                                                                                                ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|select_n_to_the_flash                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|write_n_to_the_flash                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; FLASH_WE_N                                                                                                                                                ; DATAIN           ;                       ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|write_n_to_the_flash                            ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[0]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[0]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[1]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[1]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[2]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[2]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[3]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[3]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[4]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[4]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[4]~SLOAD_MUX                                                                      ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[5]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[5]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[5]~SLOAD_MUX                                                                      ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[6]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[6]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[7]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[7]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[8]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[8]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[8]~SLOAD_MUX                                                                      ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[9]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[9]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[9]~SLOAD_MUX                                                                      ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[10]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[10]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[10]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[11]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_ADDR[11]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_addr[11]~SLOAD_MUX                                                                     ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_bank[0]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_BA[0]                                                                                                                                               ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_bank[1]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_BA[1]                                                                                                                                               ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[0]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_WE_N                                                                                                                                                ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[0]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[0]                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[1]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_CAS_N                                                                                                                                               ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[1]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[1]                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[2]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_RAS_N                                                                                                                                               ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[2]                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                         ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[2]                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[3]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_CS_N                                                                                                                                                ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_cmd[3]                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                           ;                  ;                       ;
; nios32:inst|sdram:the_sdram|m_data[0]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[0]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[0]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[1]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[1]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[1]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[2]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[2]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[2]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[3]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[3]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[3]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[4]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[4]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[4]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[5]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[5]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[5]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[6]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[6]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[6]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[7]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[7]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[7]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[8]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[8]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[8]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[9]                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[9]                                                                                                                                             ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[9]                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[10]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[10]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[10]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[11]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[11]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[11]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[12]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[12]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[12]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[13]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[13]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[13]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[14]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[14]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[14]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[15]                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DATA[15]                                                                                                                                            ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_data[15]                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; nios32:inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; nios32:inst|sdram:the_sdram|m_dqm[0]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DQM[0]                                                                                                                                              ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|m_dqm[1]                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SDRAM_DQM[1]                                                                                                                                              ; DATAIN           ;                       ;
; nios32:inst|sdram:the_sdram|za_data[0]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[0]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[1]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[1]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[2]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[2]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[3]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[3]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[4]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[4]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[5]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[5]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[6]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[6]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[7]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[7]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[8]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[8]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[9]                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[9]                                                                                                                                             ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[10]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[10]                                                                                                                                            ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[11]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[11]                                                                                                                                            ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[12]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[12]                                                                                                                                            ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[13]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[13]                                                                                                                                            ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[14]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[14]                                                                                                                                            ; COMBOUT          ;                       ;
; nios32:inst|sdram:the_sdram|za_data[15]                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SDRAM_DATA[15]                                                                                                                                            ; COMBOUT          ;                       ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 5662 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 5662 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                 ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents         ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Top              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                  ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                               ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name   ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Top              ; 5466    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub ; 196     ; 0                 ; N/A                     ; Post-Synthesis    ;
+------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in //codex2/kafkapa/My Documents/Desktop/rpds17/rpds17.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+---------------------------------------------+-----------------------------------------------------+
; Resource                                    ; Usage                                               ;
+---------------------------------------------+-----------------------------------------------------+
; Total logic elements                        ; 3,535 / 33,216 ( 11 % )                             ;
;     -- Combinational with no register       ; 1491                                                ;
;     -- Register only                        ; 248                                                 ;
;     -- Combinational with a register        ; 1796                                                ;
;                                             ;                                                     ;
; Logic element usage by number of LUT inputs ;                                                     ;
;     -- 4 input functions                    ; 1704                                                ;
;     -- 3 input functions                    ; 1176                                                ;
;     -- <=2 input functions                  ; 407                                                 ;
;     -- Register only                        ; 248                                                 ;
;                                             ;                                                     ;
; Logic elements by mode                      ;                                                     ;
;     -- normal mode                          ; 2971                                                ;
;     -- arithmetic mode                      ; 316                                                 ;
;                                             ;                                                     ;
; Total registers*                            ; 2,145 / 34,593 ( 6 % )                              ;
;     -- Dedicated logic registers            ; 2,044 / 33,216 ( 6 % )                              ;
;     -- I/O registers                        ; 101 / 1,377 ( 7 % )                                 ;
;                                             ;                                                     ;
; Total LABs:  partially or completely used   ; 278 / 2,076 ( 13 % )                                ;
; User inserted logic elements                ; 0                                                   ;
; Virtual pins                                ; 0                                                   ;
; I/O pins                                    ; 148 / 475 ( 31 % )                                  ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )                                      ;
; Global signals                              ; 6                                                   ;
; M4Ks                                        ; 15 / 105 ( 14 % )                                   ;
; Total block memory bits                     ; 46,720 / 483,840 ( 10 % )                           ;
; Total block memory implementation bits      ; 69,120 / 483,840 ( 14 % )                           ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                      ;
; PLLs                                        ; 1 / 4 ( 25 % )                                      ;
; Global clocks                               ; 6 / 16 ( 38 % )                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                     ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                       ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                                        ;
; Peak interconnect usage (total/H/V)         ; 54% / 51% / 59%                                     ;
; Maximum fan-out node                        ; altpll0:inst1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 2001                                                ;
; Highest non-global fan-out signal           ; nios32:inst|cpu:the_cpu|W_stall                     ;
; Highest non-global fan-out                  ; 550                                                 ;
; Total fan-out                               ; 19838                                               ;
; Average fan-out                             ; 3.49                                                ;
+---------------------------------------------+-----------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 3409 / 33216 ( 10 % ) ; 126 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 1441                  ; 50                    ;
;     -- Register only                        ; 240                   ; 8                     ;
;     -- Combinational with a register        ; 1728                  ; 68                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 1641                  ; 63                    ;
;     -- 3 input functions                    ; 1144                  ; 32                    ;
;     -- <=2 input functions                  ; 384                   ; 23                    ;
;     -- Register only                        ; 240                   ; 8                     ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 2857                  ; 114                   ;
;     -- arithmetic mode                      ; 312                   ; 4                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 2069                  ; 76                    ;
;     -- Dedicated logic registers            ; 1968 / 33216 ( 5 % )  ; 76 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 101                   ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 267 / 2076 ( 12 % )   ; 13 / 2076 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 148                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 46720                 ; 0                     ;
; Total RAM block bits                        ; 69120                 ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 1 / 4 ( 25 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 15 / 105 ( 14 % )     ; 0 / 105 ( 0 % )       ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )       ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 277                   ; 121                   ;
;     -- Registered Input Connections         ; 123                   ; 83                    ;
;     -- Output Connections                   ; 212                   ; 186                   ;
;     -- Registered Output Connections        ; 4                     ; 149                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 19419                 ; 847                   ;
;     -- Registered Connections               ; 6789                  ; 541                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 184                   ; 305                   ;
;     -- sld_hub:auto_hub                     ; 305                   ; 2                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 55                    ; 22                    ;
;     -- Output Ports                         ; 92                    ; 39                    ;
;     -- Bidir Ports                          ; 48                    ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 2                     ;
;     -- Registered Output Ports              ; 0                     ; 29                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ;
+---------------------------------------------+-----------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DE_CLOCK       ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DE_RESET       ; A13   ; 4        ; 31           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSHBUTTONS[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSHBUTTONS[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSHBUTTONS[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSHBUTTONS[3] ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCHES[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD       ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; FLASH_ADDR[0]  ; AC18  ; 7        ; 48           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[10] ; AE17  ; 7        ; 44           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[11] ; AF17  ; 7        ; 44           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[12] ; W16   ; 7        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[13] ; W15   ; 7        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[14] ; AC16  ; 7        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[15] ; AD16  ; 7        ; 42           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[16] ; AE16  ; 7        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[17] ; AC15  ; 7        ; 40           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[18] ; AB15  ; 7        ; 40           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[19] ; AA15  ; 7        ; 40           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[1]  ; AB18  ; 7        ; 48           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[20] ; Y15   ; 7        ; 37           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[21] ; Y14   ; 7        ; 37           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[2]  ; AE19  ; 7        ; 48           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[3]  ; AF19  ; 7        ; 48           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[4]  ; AE18  ; 7        ; 46           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[5]  ; AF18  ; 7        ; 46           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[6]  ; Y16   ; 7        ; 46           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[7]  ; AA16  ; 7        ; 46           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[8]  ; AD17  ; 7        ; 44           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_ADDR[9]  ; AC17  ; 7        ; 44           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_CE_N     ; V17   ; 7        ; 50           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_OE_N     ; W17   ; 7        ; 50           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_RST_N    ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FLASH_WE_N     ; AA17  ; 7        ; 50           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON       ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN         ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON         ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS         ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW         ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[0]        ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[1]        ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[2]        ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[3]        ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[4]        ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[5]        ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[6]        ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDS[7]        ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA[0]    ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA[1]    ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQM[0]   ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQM[1]   ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]   ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10]  ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11]  ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12]  ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13]  ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14]  ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15]  ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16]  ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17]  ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]   ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]   ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]   ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]   ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]   ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]   ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]   ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]   ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]   ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N      ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N      ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N      ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N      ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N      ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD       ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                              ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; FLASH_DATA[0]  ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[1]  ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[2]  ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[3]  ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[4]  ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[5]  ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[6]  ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; FLASH_DATA[7]  ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1 ; -                   ;
; LCD_DATA[0]    ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[1]    ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[2]    ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[3]    ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[4]    ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[5]    ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[6]    ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; LCD_DATA[7]    ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|cpu:the_cpu|M_alu_result[2] (inverted)                                ; -                   ;
; SDRAM_DATA[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SDRAM_DATA[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sdram:the_sdram|oe                                                    ; -                   ;
; SRAM_DATA[0]   ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[10]  ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[11]  ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[12]  ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[13]  ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[14]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[15]  ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[1]   ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[2]   ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[3]   ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[4]   ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[5]   ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[6]   ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[7]   ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[8]   ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
; SRAM_DATA[9]   ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios32:inst|sram:the_sram|is_write                                                ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 44 / 58 ( 76 % ) ; 3.3V          ; --           ;
; 8        ; 41 / 56 ( 73 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; DE_RESET                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; SDRAM_DATA[2]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; SDRAM_DATA[1]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; SDRAM_DATA[12]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; SDRAM_DATA[11]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; SDRAM_DATA[15]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; SDRAM_CKE                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; SDRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FLASH_ADDR[19]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FLASH_ADDR[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FLASH_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FLASH_RST_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; SDRAM_DATA[10]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; SDRAM_DATA[9]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; SDRAM_CAS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; SDRAM_RAS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FLASH_ADDR[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FLASH_ADDR[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FLASH_DATA[4]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDS[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; SDRAM_DATA[14]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; SDRAM_DATA[13]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; SDRAM_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SWITCHES[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FLASH_ADDR[17]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FLASH_ADDR[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FLASH_ADDR[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FLASH_ADDR[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FLASH_DATA[1]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FLASH_DATA[5]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDS[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDS[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; SDRAM_DQM[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; SDRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SWITCHES[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FLASH_ADDR[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FLASH_ADDR[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FLASH_DATA[0]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDS[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDS[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDS[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; SDRAM_BA[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; SDRAM_BA[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SWITCHES[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FLASH_ADDR[16]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FLASH_ADDR[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FLASH_ADDR[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FLASH_ADDR[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FLASH_DATA[3]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FLASH_DATA[7]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDS[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SWITCHES[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FLASH_ADDR[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FLASH_ADDR[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FLASH_ADDR[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FLASH_DATA[2]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FLASH_DATA[6]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDS[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SWITCHES[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; PUSHBUTTONS[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; DE_CLOCK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; PUSHBUTTONS[1]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SWITCHES[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SWITCHES[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; PUSHBUTTONS[2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SWITCHES[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; SDRAM_DATA[5]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; SDRAM_ADDR[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; SDRAM_DATA[6]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; SDRAM_ADDR[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; SDRAM_ADDR[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; SDRAM_ADDR[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; SDRAM_ADDR[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; SDRAM_ADDR[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; SDRAM_ADDR[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; SDRAM_DATA[0]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; SDRAM_DATA[7]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FLASH_CE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; SDRAM_ADDR[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; SDRAM_ADDR[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; SDRAM_ADDR[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; SDRAM_ADDR[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; SDRAM_DATA[8]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FLASH_ADDR[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FLASH_ADDR[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FLASH_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; PUSHBUTTONS[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; SDRAM_ADDR[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; SDRAM_DATA[3]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; SDRAM_DATA[4]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; SDRAM_DQM[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FLASH_ADDR[21]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FLASH_ADDR[20]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FLASH_ADDR[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; altpll0:inst1|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; inst1|altpll_component|pll                ;
; PLL mode                         ; Zero Delay Buffer                         ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; SDRAM_CLK                                 ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                  ;
; Nominal VCO frequency            ; 750.2 MHz                                 ;
; VCO post scale                   ; --                                        ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 33.33 MHz                                 ;
; Freq max lock                    ; 66.67 MHz                                 ;
; M VCO Tap                        ; 2                                         ;
; M Initial                        ; 3                                         ;
; M value                          ; 15                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; DE_CLOCK                                  ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; altpll0:inst1|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; inst1|altpll_component|pll|clk[0] ;
; altpll0:inst1|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 3       ; 2       ; inst1|altpll_component|pll|clk[1] ;
+---------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |rpds17                                                                                                                                       ; 3535 (2)    ; 2044 (0)                  ; 101 (101)     ; 46720       ; 15   ; 4            ; 0       ; 2         ; 148  ; 0            ; 1491 (2)     ; 248 (0)           ; 1796 (0)         ; |rpds17                                                                                                                                                                                                                                            ; work         ;
;    |altpll0:inst1|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|altpll0:inst1                                                                                                                                                                                                                              ;              ;
;       |altpll:altpll_component|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|altpll0:inst1|altpll:altpll_component                                                                                                                                                                                                      ;              ;
;    |nios32:inst|                                                                                                                              ; 3407 (1)    ; 1968 (0)                  ; 0 (0)         ; 46720       ; 15   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1439 (1)     ; 240 (0)           ; 1728 (0)         ; |rpds17|nios32:inst                                                                                                                                                                                                                                ;              ;
;       |LEDS:the_LEDS|                                                                                                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |rpds17|nios32:inst|LEDS:the_LEDS                                                                                                                                                                                                                  ;              ;
;       |LEDS_s1_arbitrator:the_LEDS_s1|                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|LEDS_s1_arbitrator:the_LEDS_s1                                                                                                                                                                                                 ;              ;
;       |buttons:the_buttons|                                                                                                                   ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 10 (10)          ; |rpds17|nios32:inst|buttons:the_buttons                                                                                                                                                                                                            ;              ;
;       |buttons_s1_arbitrator:the_buttons_s1|                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|buttons_s1_arbitrator:the_buttons_s1                                                                                                                                                                                           ;              ;
;       |cpu:the_cpu|                                                                                                                           ; 1792 (1489) ; 1123 (939)                ; 0 (0)         ; 45696       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 666 (547)    ; 132 (89)          ; 994 (851)        ; |rpds17|nios32:inst|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_qed1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_u0g1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_u0g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                    ; 272 (24)    ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (24)      ; 43 (0)            ; 143 (0)          ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                                 ; 140 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 43 (0)            ; 52 (0)           ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                                ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                      ; 89 (85)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 4 (2)             ; 42 (42)          ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                                   ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                     ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                           ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_t072:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_3nf1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_4nf1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                                  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                        ; 259 (259)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 143 (143)        ; |rpds17|nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                          ; 127 (127)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 85 (85)          ; |rpds17|nios32:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                            ; 53 (53)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 15 (15)          ; |rpds17|nios32:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|                                                                              ; 72 (72)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 21 (21)          ; |rpds17|nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave                                                                                                                                                                       ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                               ; 161 (43)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (30)      ; 17 (0)            ; 90 (12)          ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                      ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |lcd:the_lcd|                                                                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|lcd:the_lcd                                                                                                                                                                                                                    ;              ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                                                                    ; 21 (21)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 7 (7)            ; |rpds17|nios32:inst|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                             ;              ;
;       |nios32_reset_clk_0_domain_synch_module:nios32_reset_clk_0_domain_synch|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |rpds17|nios32:inst|nios32_reset_clk_0_domain_synch_module:nios32_reset_clk_0_domain_synch                                                                                                                                                         ;              ;
;       |sdram:the_sdram|                                                                                                                       ; 492 (402)   ; 202 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (285)    ; 37 (2)            ; 166 (91)         ; |rpds17|nios32:inst|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                              ; 117 (117)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 35 (35)           ; 78 (78)          ; |rpds17|nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                                      ; 114 (63)    ; 43 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (24)      ; 1 (0)             ; 68 (39)          ; |rpds17|nios32:inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|                                           ; 33 (33)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 18 (18)          ; |rpds17|nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|                             ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 19 (19)          ; |rpds17|nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ;              ;
;       |sram:the_sram|                                                                                                                         ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 50 (50)          ; |rpds17|nios32:inst|sram:the_sram                                                                                                                                                                                                                  ;              ;
;       |sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|                                                                          ; 78 (53)     ; 24 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (23)      ; 2 (0)             ; 43 (30)          ; |rpds17|nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave                                                                                                                                                                   ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave|               ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 8 (8)            ; |rpds17|nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave                                              ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_instruction_master_to_sram_avalon_sram_slave| ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |rpds17|nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_instruction_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_instruction_master_to_sram_avalon_sram_slave                                ;              ;
;       |switches:the_switches|                                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |rpds17|nios32:inst|switches:the_switches                                                                                                                                                                                                          ;              ;
;       |switches_s1_arbitrator:the_switches_s1|                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|switches_s1_arbitrator:the_switches_s1                                                                                                                                                                                         ;              ;
;       |timer:the_timer|                                                                                                                       ; 144 (144)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 21 (21)           ; 99 (99)          ; |rpds17|nios32:inst|timer:the_timer                                                                                                                                                                                                                ;              ;
;       |timer_s1_arbitrator:the_timer_s1|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |rpds17|nios32:inst|timer_s1_arbitrator:the_timer_s1                                                                                                                                                                                               ;              ;
;       |uart:the_uart|                                                                                                                         ; 135 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 12 (0)            ; 80 (0)           ; |rpds17|nios32:inst|uart:the_uart                                                                                                                                                                                                                  ;              ;
;          |uart_regs:the_uart_regs|                                                                                                            ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (9)             ; 27 (27)          ; |rpds17|nios32:inst|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                          ;              ;
;          |uart_rx:the_uart_rx|                                                                                                                ; 56 (54)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (1)             ; 34 (34)          ; |rpds17|nios32:inst|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                              ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |rpds17|nios32:inst|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                          ;              ;
;          |uart_tx:the_uart_tx|                                                                                                                ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 26 (26)          ; |rpds17|nios32:inst|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                              ;              ;
;       |uart_s1_arbitrator:the_uart_s1|                                                                                                        ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |rpds17|nios32:inst|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                                 ;              ;
;    |sld_hub:auto_hub|                                                                                                                         ; 126 (85)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (37)      ; 8 (8)             ; 68 (43)          ; |rpds17|sld_hub:auto_hub                                                                                                                                                                                                                           ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                               ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |rpds17|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                   ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |rpds17|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                 ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+----------------+----------+---------------+---------------+-----------------------+-----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+----------------+----------+---------------+---------------+-----------------------+-----------+
; FLASH_DATA[7]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[6]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[5]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[4]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[3]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[2]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[1]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; FLASH_DATA[0]  ; Bidir    ; --            ; (0) 287 ps    ; (0) 0 ps              ; (0) 86 ps ;
; LCD_DATA[7]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[6]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[5]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[4]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[3]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[2]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[1]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[0]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SRAM_DATA[15]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[14]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[13]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[12]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[11]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[10]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[9]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[8]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[7]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[6]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[5]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[4]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[3]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[2]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[1]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DATA[0]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SDRAM_DATA[15] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[14] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[13] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[12] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[11] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[10] ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[9]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[8]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[7]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[6]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[5]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[4]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[3]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[2]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[1]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_DATA[0]  ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; SDRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SRAM_CE_N      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_TXD       ; Output   ; --            ; --            ; --                    ; --        ;
; FLASH_CE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_OE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_RST_N    ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS         ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW         ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN         ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON         ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON       ; Output   ; --            ; --            ; --                    ; --        ;
; FLASH_ADDR[21] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[20] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[19] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[18] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[17] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[16] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[15] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[14] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[13] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; FLASH_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 86 ps ;
; LEDS[7]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[6]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[5]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[4]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[3]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[2]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[1]        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDS[0]        ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SRAM_ADDR[17]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --        ;
; DE_RESET       ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; DE_CLOCK       ; Input    ; --            ; --            ; --                    ; --        ;
; SWITCHES[3]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; PUSHBUTTONS[3] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SWITCHES[2]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; PUSHBUTTONS[2] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SWITCHES[1]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; PUSHBUTTONS[1] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SWITCHES[0]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; PUSHBUTTONS[0] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SWITCHES[4]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SWITCHES[5]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SWITCHES[6]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SWITCHES[7]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; UART_RXD       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
+----------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLASH_DATA[7]                                                                                                          ;                   ;         ;
; FLASH_DATA[6]                                                                                                          ;                   ;         ;
; FLASH_DATA[5]                                                                                                          ;                   ;         ;
; FLASH_DATA[4]                                                                                                          ;                   ;         ;
; FLASH_DATA[3]                                                                                                          ;                   ;         ;
; FLASH_DATA[2]                                                                                                          ;                   ;         ;
; FLASH_DATA[1]                                                                                                          ;                   ;         ;
; FLASH_DATA[0]                                                                                                          ;                   ;         ;
; LCD_DATA[7]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~114                      ; 0                 ; 6       ;
; LCD_DATA[6]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~96                       ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~83                       ; 1                 ; 6       ;
; LCD_DATA[4]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~70                       ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~11                       ; 1                 ; 6       ;
; LCD_DATA[2]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~28                       ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~36                       ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                            ;                   ;         ;
;      - nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~56                       ; 1                 ; 6       ;
; SRAM_DATA[15]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[15]                                                                          ; 1                 ; 6       ;
; SRAM_DATA[14]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[14]                                                                          ; 1                 ; 6       ;
; SRAM_DATA[13]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[13]                                                                          ; 0                 ; 6       ;
; SRAM_DATA[12]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[12]                                                                          ; 0                 ; 6       ;
; SRAM_DATA[11]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[11]                                                                          ; 1                 ; 6       ;
; SRAM_DATA[10]                                                                                                          ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[10]                                                                          ; 1                 ; 6       ;
; SRAM_DATA[9]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[9]                                                                           ; 1                 ; 6       ;
; SRAM_DATA[8]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[8]                                                                           ; 1                 ; 6       ;
; SRAM_DATA[7]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[7]                                                                           ; 0                 ; 6       ;
; SRAM_DATA[6]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[6]                                                                           ; 1                 ; 6       ;
; SRAM_DATA[5]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[5]                                                                           ; 1                 ; 6       ;
; SRAM_DATA[4]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[4]                                                                           ; 0                 ; 6       ;
; SRAM_DATA[3]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[3]                                                                           ; 0                 ; 6       ;
; SRAM_DATA[2]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[2]                                                                           ; 0                 ; 6       ;
; SRAM_DATA[1]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[1]                                                                           ; 0                 ; 6       ;
; SRAM_DATA[0]                                                                                                           ;                   ;         ;
;      - nios32:inst|sram:the_sram|readdata[0]                                                                           ; 0                 ; 6       ;
; SDRAM_DATA[15]                                                                                                         ;                   ;         ;
; SDRAM_DATA[14]                                                                                                         ;                   ;         ;
; SDRAM_DATA[13]                                                                                                         ;                   ;         ;
; SDRAM_DATA[12]                                                                                                         ;                   ;         ;
; SDRAM_DATA[11]                                                                                                         ;                   ;         ;
; SDRAM_DATA[10]                                                                                                         ;                   ;         ;
; SDRAM_DATA[9]                                                                                                          ;                   ;         ;
; SDRAM_DATA[8]                                                                                                          ;                   ;         ;
; SDRAM_DATA[7]                                                                                                          ;                   ;         ;
; SDRAM_DATA[6]                                                                                                          ;                   ;         ;
; SDRAM_DATA[5]                                                                                                          ;                   ;         ;
; SDRAM_DATA[4]                                                                                                          ;                   ;         ;
; SDRAM_DATA[3]                                                                                                          ;                   ;         ;
; SDRAM_DATA[2]                                                                                                          ;                   ;         ;
; SDRAM_DATA[1]                                                                                                          ;                   ;         ;
; SDRAM_DATA[0]                                                                                                          ;                   ;         ;
; DE_RESET                                                                                                               ;                   ;         ;
; DE_CLOCK                                                                                                               ;                   ;         ;
; SWITCHES[3]                                                                                                            ;                   ;         ;
; PUSHBUTTONS[3]                                                                                                         ;                   ;         ;
;      - nios32:inst|buttons:the_buttons|read_mux_out[3]~0                                                               ; 1                 ; 6       ;
;      - nios32:inst|buttons:the_buttons|d1_data_in[3]~feeder                                                            ; 1                 ; 6       ;
; SWITCHES[2]                                                                                                            ;                   ;         ;
; PUSHBUTTONS[2]                                                                                                         ;                   ;         ;
;      - nios32:inst|buttons:the_buttons|read_mux_out[2]~1                                                               ; 0                 ; 6       ;
;      - nios32:inst|buttons:the_buttons|d1_data_in[2]~feeder                                                            ; 0                 ; 6       ;
; SWITCHES[1]                                                                                                            ;                   ;         ;
; PUSHBUTTONS[1]                                                                                                         ;                   ;         ;
;      - nios32:inst|buttons:the_buttons|read_mux_out[1]~2                                                               ; 1                 ; 6       ;
;      - nios32:inst|buttons:the_buttons|d1_data_in[1]~feeder                                                            ; 1                 ; 6       ;
; SWITCHES[0]                                                                                                            ;                   ;         ;
; PUSHBUTTONS[0]                                                                                                         ;                   ;         ;
;      - nios32:inst|buttons:the_buttons|read_mux_out[0]~3                                                               ; 1                 ; 6       ;
;      - nios32:inst|buttons:the_buttons|d1_data_in[0]~feeder                                                            ; 1                 ; 6       ;
; SWITCHES[4]                                                                                                            ;                   ;         ;
; SWITCHES[5]                                                                                                            ;                   ;         ;
; SWITCHES[6]                                                                                                            ;                   ;         ;
; SWITCHES[7]                                                                                                            ;                   ;         ;
; UART_RXD                                                                                                               ;                   ;         ;
;      - nios32:inst|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DE_CLOCK                                                                                                                                                                                                       ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 158     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altpll0:inst1|altpll:altpll_component|_clk1                                                                                                                                                                    ; PLL_1              ; 1973    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nios32:inst|LEDS:the_LEDS|process_0~1                                                                                                                                                                          ; LCCOMB_X23_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|buttons:the_buttons|process_1~0                                                                                                                                                                    ; LCCOMB_X18_Y12_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|Add12~5                                                                                                                                                                                ; LCCOMB_X37_Y18_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X27_Y13_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                        ; LCCOMB_X29_Y19_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                        ; LCCOMB_X30_Y19_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; LCFF_X29_Y24_N9    ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; LCFF_X29_Y18_N19   ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|Equal185~0                                                                                                                                                                             ; LCCOMB_X31_Y18_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|Equal2~0                                                                                                                                                                               ; LCCOMB_X30_Y15_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_alu_result[29]~7                                                                                                                                                                     ; LCCOMB_X32_Y16_N30 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; LCFF_X33_Y15_N25   ; 71      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; LCFF_X31_Y20_N3    ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_ienable_reg_irq3~1                                                                                                                                                                   ; LCCOMB_X29_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                         ; LCCOMB_X30_Y15_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                            ; LCFF_X29_Y24_N27   ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                         ; LCFF_X37_Y16_N1    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; LCFF_X37_Y18_N17   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_status_reg_pie~2                                                                                                                                                                     ; LCCOMB_X29_Y21_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                           ; LCFF_X29_Y19_N19   ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|W_stall                                                                                                                                                                                ; LCCOMB_X28_Y15_N22 ; 550     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X20_Y21_N9    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y21_N22 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X24_Y21_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X24_Y21_N12 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X21_Y21_N14 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X21_Y21_N5    ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[28]~83             ; LCCOMB_X22_Y22_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[37]~84             ; LCCOMB_X22_Y22_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[4]~12              ; LCCOMB_X22_Y20_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X22_Y20_N24 ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X20_Y21_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                          ; LCCOMB_X28_Y20_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; LCFF_X24_Y20_N27   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~13                                                                                           ; LCCOMB_X24_Y20_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[5]~15                                                                                           ; LCCOMB_X24_Y20_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|module_input6                                                                                                    ; LCCOMB_X22_Y20_N26 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; LCFF_X24_Y15_N29   ; 11      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_fill_ap_offset[2]~2                                                                                                                                                                 ; LCCOMB_X27_Y13_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X28_Y19_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X28_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X28_Y15_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_tag_wraddress[6]~5                                                                                                                                                                  ; LCCOMB_X29_Y18_N26 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X28_Y15_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~1                                                                                                                              ; LCCOMB_X24_Y13_N30 ; 12      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_2~0                                                                                                                                         ; LCCOMB_X24_Y13_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_2~1                                                                                                                                         ; LCCOMB_X24_Y13_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_3~0                                                                                                                                         ; LCCOMB_X24_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|process_4~1                                                                                                                                         ; LCCOMB_X24_Y13_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_2~0                                                                                                                           ; LCCOMB_X24_Y15_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_3~0                                                                                                                           ; LCCOMB_X24_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_4~0                                                                                                                           ; LCCOMB_X24_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|process_7~0                                                                                                                           ; LCCOMB_X24_Y11_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~0                                                                                              ; LCCOMB_X27_Y14_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~2                                                                                                      ; LCCOMB_X24_Y15_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|ext_bus_avalon_slave_arb_counter_enable~0                                                                                                 ; LCCOMB_X29_Y13_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|ext_bus_avalon_slave_arb_winner~2                                                                                                         ; LCCOMB_X25_Y13_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X16_Y22_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; LCCOMB_X16_Y22_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X16_Y22_N8  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X17_Y22_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; LCFF_X16_Y20_N1    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                   ; LCCOMB_X16_Y20_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X25_Y22_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X20_Y20_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X16_Y20_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; LCCOMB_X17_Y19_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X25_Y22_N26 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_reset_clk_0_domain_synch_module:nios32_reset_clk_0_domain_synch|data_out                                                                                                                    ; LCFF_X15_Y13_N9    ; 1639    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; nios32:inst|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X28_Y28_N8  ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; nios32:inst|sdram:the_sdram|Mux13~1                                                                                                                                                                            ; LCCOMB_X16_Y12_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|Mux31~0                                                                                                                                                                            ; LCCOMB_X14_Y14_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|active_addr[7]~2                                                                                                                                                                   ; LCCOMB_X15_Y13_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|active_rnw~4                                                                                                                                                                       ; LCCOMB_X15_Y13_N0  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|i_cmd[3]~0                                                                                                                                                                         ; LCCOMB_X16_Y12_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|i_refs[0]~0                                                                                                                                                                        ; LCCOMB_X16_Y12_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|i_state[1]                                                                                                                                                                         ; LCFF_X16_Y12_N29   ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|m_addr[4]~15                                                                                                                                                                       ; LCCOMB_X15_Y12_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|m_addr[8]~9                                                                                                                                                                        ; LCCOMB_X14_Y12_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|m_dqm[1]~1                                                                                                                                                                         ; LCCOMB_X11_Y14_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|m_state[6]                                                                                                                                                                         ; LCFF_X11_Y13_N1    ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                         ; LCFF_X14_Y13_N17   ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|oe                                                                                                                                                                                 ; LCFF_X12_Y12_N7    ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~2                                                                                                                ; LCCOMB_X21_Y14_N30 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~2                                                                                                                ; LCCOMB_X21_Y14_N12 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_0~0                                                              ; LCCOMB_X34_Y14_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_10~0                                                             ; LCCOMB_X35_Y25_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_12~0                                                             ; LCCOMB_X34_Y14_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_1~0                                                              ; LCCOMB_X34_Y14_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_2~0                                                              ; LCCOMB_X34_Y14_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_4~0                                                              ; LCCOMB_X35_Y25_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_6~0                                                              ; LCCOMB_X35_Y25_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_8~0                                                              ; LCCOMB_X35_Y25_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|process_15~0                                               ; LCCOMB_X34_Y14_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                     ; LCCOMB_X23_Y14_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                             ; LCCOMB_X24_Y14_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram:the_sram|is_write                                                                                                                                                                             ; LCFF_X24_Y12_N21   ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave|process_0~0      ; LCCOMB_X27_Y12_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave|process_1~0      ; LCCOMB_X27_Y12_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave|process_2~0      ; LCCOMB_X27_Y12_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave_module:rdv_fifo_for_cpu_data_master_to_sram_avalon_sram_slave|process_5~0      ; LCCOMB_X27_Y12_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|sram_avalon_sram_slave_arb_counter_enable                                                                                             ; LCCOMB_X23_Y12_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|sram_avalon_sram_slave_arbitration_holdoff_internal~0                                                                                 ; LCCOMB_X24_Y12_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|control_wr_strobe                                                                                                                                                                  ; LCCOMB_X20_Y14_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|period_h_wr_strobe                                                                                                                                                                 ; LCCOMB_X18_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|period_l_wr_strobe                                                                                                                                                                 ; LCCOMB_X18_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|process_0~0                                                                                                                                                                        ; LCCOMB_X20_Y14_N18 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|process_0~1                                                                                                                                                                        ; LCCOMB_X20_Y14_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|timer:the_timer|snap_strobe~0                                                                                                                                                                      ; LCCOMB_X20_Y14_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~0                                                                                                                                          ; LCCOMB_X20_Y18_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~0                                                                                                                                               ; LCCOMB_X19_Y18_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                     ; LCCOMB_X19_Y18_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~0                                                                                                         ; LCCOMB_X18_Y20_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_tx:the_uart_tx|process_4~0                                                                                                                                                      ; LCCOMB_X19_Y17_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                  ; LCCOMB_X20_Y19_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                       ; LCFF_X15_Y17_N17   ; 67      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                               ; LCCOMB_X17_Y16_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                                                              ; LCCOMB_X17_Y16_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                ; LCCOMB_X18_Y16_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                    ; LCCOMB_X16_Y17_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                        ; LCCOMB_X16_Y17_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                        ; LCCOMB_X16_Y17_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                                                                                          ; LCCOMB_X19_Y21_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                    ; LCCOMB_X19_Y21_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                    ; LCCOMB_X20_Y21_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                            ; LCFF_X16_Y18_N7    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                           ; LCFF_X17_Y18_N11   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                            ; LCFF_X16_Y18_N1    ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                            ; LCFF_X16_Y17_N11   ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                            ; LCFF_X16_Y17_N1    ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                     ; LCCOMB_X16_Y18_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                           ; LCFF_X16_Y18_N21   ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                ; JTAG_X1_Y19_N0    ; 158     ; Global Clock         ; GCLK1            ; --                        ;
; altpll0:inst1|altpll:altpll_component|_clk1                                                 ; PLL_1             ; 1973    ; Global Clock         ; GCLK3            ; --                        ;
; nios32:inst|nios32_reset_clk_0_domain_synch_module:nios32_reset_clk_0_domain_synch|data_out ; LCFF_X15_Y13_N9   ; 1639    ; Global Clock         ; GCLK2            ; --                        ;
; nios32:inst|reset_n_sources~0                                                               ; LCCOMB_X28_Y28_N8 ; 2       ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                    ; LCFF_X15_Y17_N17  ; 67      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                         ; LCFF_X16_Y18_N7   ; 12      ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nios32:inst|cpu:the_cpu|W_stall                                                                                                                                                                                ; 550     ;
; nios32:inst|cpu:the_cpu|E_ctrl_src2_choose_imm                                                                                                                                                                 ; 85      ;
; nios32:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                            ; 71      ;
; nios32:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 71      ;
; nios32:inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                        ; 68      ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; nios32:inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; 59      ;
; nios32:inst|sdram:the_sdram|m_state[0]                                                                                                                                                                         ; 58      ;
; nios32:inst|sdram:the_sdram|m_state[1]                                                                                                                                                                         ; 54      ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1~0                                                                                                                               ; 52      ;
; nios32:inst|sdram:the_sdram|m_state[4]                                                                                                                                                                         ; 50      ;
; nios32:inst|cpu:the_cpu|E_src1_hazard_M                                                                                                                                                                        ; 49      ;
; nios32:inst|cpu:the_cpu|M_wr_data_unfiltered[14]~1                                                                                                                                                             ; 48      ;
; nios32:inst|cpu:the_cpu|M_wr_data_unfiltered[14]~0                                                                                                                                                             ; 48      ;
; nios32:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 47      ;
; nios32:inst|sdram:the_sdram|m_state[8]                                                                                                                                                                         ; 47      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                            ; 46      ;
; nios32:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 46      ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|cpu_data_master_requests_flash_s1                                                                                                         ; 43      ;
; nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 43      ;
; nios32:inst|sdram:the_sdram|m_state[3]                                                                                                                                                                         ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                 ; 42      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                 ; 42      ;
; nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~2                                                                                                                ; 41      ;
; nios32:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~2                                                                                                                ; 41      ;
; nios32:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_granted_cpu_jtag_debug_module~1                                                                                         ; 40      ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; nios32:inst|sdram:the_sdram|za_valid                                                                                                                                                                           ; 39      ;
; nios32:inst|sdram_s1_arbitrator:the_sdram_s1|internal_cpu_data_master_granted_sdram_s1~0                                                                                                                       ; 39      ;
; nios32:inst|sdram:the_sdram|refresh_request                                                                                                                                                                    ; 39      ;
; nios32:inst|cpu:the_cpu|internal_d_write                                                                                                                                                                       ; 39      ;
; nios32:inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                        ; 39      ;
; nios32:inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 38      ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 38      ;
; nios32:inst|cpu:the_cpu|E_wrctl_data_ienable_reg_irq1~2                                                                                                                                                        ; 38      ;
; nios32:inst|sdram:the_sdram|m_state[2]                                                                                                                                                                         ; 38      ;
; nios32:inst|ext_bus_avalon_slave_arbitrator:the_ext_bus_avalon_slave|cpu_instruction_master_read_data_valid_flash_s1_shift_register[1]                                                                         ; 37      ;
; nios32:inst|cpu:the_cpu|F_kill~2                                                                                                                                                                               ; 37      ;
; nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|cpu_data_master_requests_sram_avalon_sram_slave                                                                                       ; 37      ;
; nios32:inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 36      ;
; nios32:inst|cpu:the_cpu|M_pipe_flush_waddr[17]~1                                                                                                                                                               ; 35      ;
; nios32:inst|cpu:the_cpu|F_pc[22]~0                                                                                                                                                                             ; 35      ;
; nios32:inst|sdram:the_sdram|m_state[7]                                                                                                                                                                         ; 35      ;
; nios32:inst|cpu:the_cpu|M_pipe_flush_waddr[17]~0                                                                                                                                                               ; 34      ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; nios32:inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 34      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                            ; 33      ;
; nios32:inst|sdram:the_sdram|active_rnw~4                                                                                                                                                                       ; 33      ;
; nios32:inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                          ; 33      ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; nios32:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X13_Y16, M4K_X13_Y14, M4K_X26_Y14, M4K_X26_Y20, M4K_X26_Y13, M4K_X26_Y12, M4K_X13_Y15, M4K_X26_Y15 ;
; nios32:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_u0g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X26_Y21                                                                                            ;
; nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X26_Y18, M4K_X26_Y19                                                                               ;
; nios32:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X26_Y16                                                                                            ;
; nios32:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X26_Y17                                                                                            ;
; nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X26_Y22                                                                                            ;
; nios32:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X13_Y22                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios32:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,466 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 206 / 3,315 ( 6 % )    ;
; C4 interconnects           ; 4,241 / 60,840 ( 7 % ) ;
; Direct links               ; 693 / 94,460 ( < 1 % ) ;
; Global clocks              ; 6 / 16 ( 38 % )        ;
; Local interconnects        ; 1,690 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 236 / 3,091 ( 8 % )    ;
; R4 interconnects           ; 5,124 / 81,294 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.72) ; Number of LABs  (Total = 278) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 11                            ;
; 3                                           ; 8                             ;
; 4                                           ; 5                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 8                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 4                             ;
; 13                                          ; 9                             ;
; 14                                          ; 9                             ;
; 15                                          ; 8                             ;
; 16                                          ; 175                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.60) ; Number of LABs  (Total = 278) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 222                           ;
; 1 Clock                            ; 256                           ;
; 1 Clock enable                     ; 130                           ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 55                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 44                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.65) ; Number of LABs  (Total = 278) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 8                             ;
; 2                                            ; 16                            ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 2                             ;
; 15                                           ; 1                             ;
; 16                                           ; 8                             ;
; 17                                           ; 11                            ;
; 18                                           ; 17                            ;
; 19                                           ; 16                            ;
; 20                                           ; 11                            ;
; 21                                           ; 8                             ;
; 22                                           ; 17                            ;
; 23                                           ; 18                            ;
; 24                                           ; 18                            ;
; 25                                           ; 18                            ;
; 26                                           ; 21                            ;
; 27                                           ; 18                            ;
; 28                                           ; 8                             ;
; 29                                           ; 7                             ;
; 30                                           ; 9                             ;
; 31                                           ; 3                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.71) ; Number of LABs  (Total = 278) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 22                            ;
; 2                                               ; 12                            ;
; 3                                               ; 11                            ;
; 4                                               ; 10                            ;
; 5                                               ; 9                             ;
; 6                                               ; 16                            ;
; 7                                               ; 18                            ;
; 8                                               ; 19                            ;
; 9                                               ; 17                            ;
; 10                                              ; 19                            ;
; 11                                              ; 16                            ;
; 12                                              ; 16                            ;
; 13                                              ; 21                            ;
; 14                                              ; 18                            ;
; 15                                              ; 11                            ;
; 16                                              ; 18                            ;
; 17                                              ; 6                             ;
; 18                                              ; 4                             ;
; 19                                              ; 5                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.48) ; Number of LABs  (Total = 278) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 11                            ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 9                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 5                             ;
; 16                                           ; 4                             ;
; 17                                           ; 10                            ;
; 18                                           ; 9                             ;
; 19                                           ; 13                            ;
; 20                                           ; 13                            ;
; 21                                           ; 9                             ;
; 22                                           ; 11                            ;
; 23                                           ; 6                             ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 9                             ;
; 27                                           ; 3                             ;
; 28                                           ; 10                            ;
; 29                                           ; 9                             ;
; 30                                           ; 11                            ;
; 31                                           ; 26                            ;
; 32                                           ; 31                            ;
; 33                                           ; 4                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Oct 23 11:22:25 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off rpds17 -c rpds17
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "rpds17"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Compensating output pin "SDRAM_CLK", which is fed by CLK[0] port of PLL "altpll0:inst1|altpll:altpll_component|pll"
Info: Implemented PLL "altpll0:inst1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for altpll0:inst1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst1|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node altpll0:inst1|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node altpll0:inst1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node nios32:inst|nios32_reset_clk_0_domain_synch_module:nios32_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node nios32:inst|sdram:the_sdram|active_rnw~0
        Info: Destination node nios32:inst|sdram:the_sdram|active_cs_n~6
        Info: Destination node nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node nios32:inst|sram:the_sram|is_write~0
        Info: Destination node nios32:inst|sram:the_sram|is_read~0
        Info: Destination node nios32:inst|sdram:the_sdram|i_refs[0]~0
        Info: Destination node nios32:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|internal_resetlatch~0
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node nios32:inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 101 registers into blocks of type I/O
    Extra Info: Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info: Created 42 register duplicates
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to register delay of 12.107 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X22_Y11; Fanout = 32; REG Node = 'nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|internal_cpu_data_master_dbs_address[1]'
    Info: 2: + IC(1.751 ns) + CELL(0.150 ns) = 1.901 ns; Loc. = LAB_X27_Y18; Fanout = 4; COMB Node = 'nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|cpu_data_master_byteenable_sram_avalon_sram_slave[1]~0'
    Info: 3: + IC(0.875 ns) + CELL(0.150 ns) = 2.926 ns; Loc. = LAB_X24_Y18; Fanout = 3; COMB Node = 'nios32:inst|cpu_data_master_arbitrator:the_cpu_data_master|dbs_count_enable~0'
    Info: 4: + IC(0.927 ns) + CELL(0.420 ns) = 4.273 ns; Loc. = LAB_X24_Y13; Fanout = 2; COMB Node = 'nios32:inst|sram_avalon_sram_slave_arbitrator:the_sram_avalon_sram_slave|internal_cpu_data_master_qualified_request_sram_avalon_sram_slave~0'
    Info: 5: + IC(0.892 ns) + CELL(0.150 ns) = 5.315 ns; Loc. = LAB_X24_Y14; Fanout = 11; COMB Node = 'nios32:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_qualified_request_sdram_s1~2'
    Info: 6: + IC(1.293 ns) + CELL(0.275 ns) = 6.883 ns; Loc. = LAB_X34_Y14; Fanout = 17; COMB Node = 'nios32:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_granted_sdram_s1~0'
    Info: 7: + IC(1.169 ns) + CELL(0.438 ns) = 8.490 ns; Loc. = LAB_X22_Y14; Fanout = 16; COMB Node = 'nios32:inst|sdram_s1_arbitrator:the_sdram_s1|module_input5~0'
    Info: 8: + IC(1.332 ns) + CELL(0.275 ns) = 10.097 ns; Loc. = LAB_X34_Y14; Fanout = 7; COMB Node = 'nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|process_1~0'
    Info: 9: + IC(1.350 ns) + CELL(0.660 ns) = 12.107 ns; Loc. = LAB_X34_Y25; Fanout = 5; REG Node = 'nios32:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|full_1'
    Info: Total cell delay = 2.518 ns ( 20.80 % )
    Info: Total interconnect delay = 9.589 ns ( 79.20 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 45% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 133 output pins without output pin load capacitance assignment
    Info: Pin "FLASH_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DQM[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDRAM_DQM[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file //codex2/kafkapa/My Documents/Desktop/rpds17/rpds17.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 328 megabytes
    Info: Processing ended: Wed Oct 23 11:22:43 2013
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in //codex2/kafkapa/My Documents/Desktop/rpds17/rpds17.fit.smsg.


