--- verilog_synth
+++ uhdm_synth
@@ -1,6 +1,7 @@
 /* Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
 (* top =  1  *)
-(* src = "dut.sv:1.1-39.10" *)
+(* dynports =  1  *)
+(* src = "dut.sv:1.1-35.10" *)
 module lut_map_cmp(a, o1_1, o1_2, o1_3, o1_4, o1_5, o1_6, o2_1, o2_2, o2_3, o2_4, o2_5, o2_6, o3_1, o3_2, o3_3, o3_4, o3_5, o3_6, o4_1, o4_2
 , o4_3, o4_4);
 (* src = "dut.sv:2.14-2.15" *)
@@ -81,116 +82,124 @@
 wire _06_;
 wire _07_;
 wire _08_;
-\$_ANDNOT_  _09_ (
+wire _09_;
+\$_AND_  _10_ (
+.A(a[1]),
+.B(a[2]),
+.Y(_00_)
+);
+\$_OR_  _11_ (
+.A(_00_),
+.B(a[3]),
+.Y(o3_2)
+);
+\$_ANDNOT_  _12_ (
 .A(a[0]),
 .B(a[1]),
-.Y(_00_)
+.Y(_01_)
 );
-\$_ORNOT_  _10_ (
+\$_ORNOT_  _13_ (
 .A(a[3]),
 .B(a[2]),
-.Y(_01_)
+.Y(_02_)
 );
-\$_ANDNOT_  _11_ (
-.A(_00_),
-.B(_01_),
+\$_ANDNOT_  _14_ (
+.A(_01_),
+.B(_02_),
 .Y(o3_5)
 );
-\$_NOR_  _12_ (
-.A(a[1]),
-.B(a[0]),
-.Y(_02_)
+\$_OR_  _15_ (
+.A(o3_5),
+.B(o3_2),
+.Y(o3_1)
+);
+\$_NOR_  _16_ (
+.A(a[0]),
+.B(a[1]),
+.Y(_03_)
 );
-\$_OR_  _13_ (
+\$_OR_  _17_ (
 .A(a[3]),
 .B(a[2]),
-.Y(_03_)
+.Y(_04_)
 );
-\$_ANDNOT_  _14_ (
-.A(_02_),
-.B(_03_),
+\$_ANDNOT_  _18_ (
+.A(_03_),
+.B(_04_),
 .Y(o4_1)
 );
-\$_ANDNOT_  _15_ (
+\$_ANDNOT_  _19_ (
 .A(a[1]),
 .B(a[0]),
-.Y(_04_)
-);
-\$_ANDNOT_  _16_ (
-.A(a[3]),
-.B(a[2]),
 .Y(_05_)
 );
-\$_AND_  _17_ (
+\$_ORNOT_  _20_ (
+.A(a[2]),
+.B(a[3]),
+.Y(_06_)
+);
+\$_ANDNOT_  _21_ (
 .A(_05_),
-.B(_04_),
+.B(_06_),
 .Y(o1_5)
 );
-\$_AND_  _18_ (
-.A(a[1]),
-.B(a[2]),
-.Y(_06_)
+\$_NOT_  _22_ (
+.A(a[3]),
+.Y(_07_)
 );
-\$_OR_  _19_ (
-.A(_06_),
-.B(a[3]),
-.Y(o3_2)
+\$_ANDNOT_  _23_ (
+.A(_07_),
+.B(_00_),
+.Y(_08_)
 );
-\$_NOR_  _20_ (
-.A(o3_2),
+\$_ANDNOT_  _24_ (
+.A(_08_),
 .B(o3_5),
 .Y(o3_4)
 );
-\$_ORNOT_  _21_ (
+\$_OR_  _25_ (
 .A(o3_5),
-.B(o3_2),
+.B(_08_),
 .Y(o3_3)
 );
-\$_OR_  _22_ (
-.A(o3_2),
-.B(o3_5),
-.Y(o3_1)
-);
-\$_AND_  _23_ (
+\$_NOR_  _26_ (
 .A(a[1]),
-.B(a[0]),
-.Y(_07_)
+.B(a[2]),
+.Y(_09_)
 );
-\$_ANDNOT_  _24_ (
-.A(_05_),
+\$_OR_  _27_ (
+.A(_09_),
 .B(_07_),
-.Y(_08_)
+.Y(o1_4)
 );
-\$_ANDNOT_  _25_ (
-.A(a[3]),
-.B(_08_),
+\$_NOR_  _28_ (
+.A(o1_4),
+.B(o1_5),
 .Y(o1_2)
 );
-\$_OR_  _26_ (
-.A(o1_2),
-.B(o1_5),
+\$_ORNOT_  _29_ (
+.A(o1_5),
+.B(o1_4),
 .Y(o1_1)
 );
-\$_NOR_  _27_ (
-.A(o1_2),
+\$_OR_  _30_ (
+.A(o1_4),
 .B(o1_5),
-.Y(o1_4)
-);
-\$_ORNOT_  _28_ (
-.A(o1_5),
-.B(o1_2),
 .Y(o1_3)
 );
-\$_NOT_  _29_ (
-.A(o4_1),
+\$_ORNOT_  _31_ (
+.A(_04_),
+.B(_03_),
 .Y(o4_4)
 );
-\$_NOT_  _30_ (
-.A(o3_5),
+\$_ORNOT_  _32_ (
+.A(_02_),
+.B(_01_),
 .Y(o3_6)
 );
-\$_NOT_  _31_ (
-.A(o1_5),
+\$_ORNOT_  _33_ (
+.A(_06_),
+.B(_05_),
 .Y(o1_6)
 );
 assign o2_1 = o1_3;
