---
layout: post
title:  "Additional Concepts of MOSFET"
date:   2019-12-20T14:27:52-05:00
author: Gyujun Jeong
categories: Academics
---
![alt text]({{ site.baseurl }}/assets/images/mosfet/m7.PNG "Profile Picture"){:.profile}

&nbsp;&nbsp;&nbsp;&nbsp;앞서 보았던 Basic concepts of MOSFET에 이어서, 오늘은 Body Bias Effect 외 5가지의 Additional한 Effect에 대하여 알아보도록 하자.
<br>

![alt text]({{ site.baseurl }}/assets/images/mosfet/m8.PNG "Profile Picture"){:.profile}

<br>

&nbsp;&nbsp;&nbsp;&nbsp; Substrate Bias Effect란 Body Bias Effect라고도 불리는데, 원래는 Body에 Bias를 걸어주는 것을 생각하지 않고 있다가, Body에도 Voltage를 걸어주는 형태이다. 이렇게 되면, 위의 식과 같이 Threshold Voltage를 조정할 수 있고, 이는 곧 앞서 보았던 Vgs를 조정하지 않고도 Id current를 조정할 수 있다는 의미가 된다.

<br>

![alt text]({{ site.baseurl }}/assets/images/mosfet/m9.PNG "Profile Picture"){:.profile}
 
&nbsp;&nbsp;&nbsp;&nbsp;MOS 소자를 small signal equivalent circuit으로 나타내면 위와 같은 형태를 가지게 된다. Cp라는 것은 paracitic capacitance로, overlap capacitance를 의미한다. 이 Cp 값은 ideal case에서 0으로 수렴하고, Saturation을 가정했을 때 drain capacitance도 0으로 수렴하므로, 제일 마지막 등가회로로 나타낼 수 있다. 이를 각 node별로 Kirchhoff Rule을 써 주면, 위와 같은 Current gain 식을 얻을 수 있다. Current gain이 1이 되는 진동수를 Cutoff frequency라고 하며, gain이 1이라는 것은 amplify가 불가능하다는 뜻이고, 이는 곧 Transistor로써의 역할을 수행하지 못한다는 의미이다.

 
![alt text]({{ site.baseurl }}/assets/images/mosfet/m10.PNG "Profile Picture"){:.profile}
<br>
&nbsp;&nbsp;&nbsp;&nbsp;먼저 왜 Device를 작게 만드려고 하는 것일까? 그 이유로는 Device를 작게 만들면 speed를 올릴 수 있고, density를 올릴 수 있기 때문이다. Device를 작게 만들면, L이 줄어 Id가 늘어나고, 이는 곧 유효 저항을 감소시키는 효과를 얻을 수 있다. 또한 gate area를 줄여, 유효 Capacitance를 줄여 RC product를 감소시켜, 빠르게 작동하는 소자를 만들 수 있다. 또한, 한 개의 wafer 안에 더 많은 chip이 생산이 가능해짐으로써, 수율을 증가시킬 수 있다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;그렇다면 무조건 소자를 작게 만드는 것이 좋지 않은가? 무작정 소자를 작게 만들기 어려운 이유가 바로 Short Channel Effect때문이라고 할 수 있다. MOSFET에서 가장 중요한 effect가 바로 Short channel effect이다. 이 문제를 해결하기 위해서 현대 기술 공정들이 다양한 공정을 개발하고 있다고 해도 과언이 아니며, 이를 해결하기 위해 FINFET과 같은 다양한 소자들이 개발되었다.

<br>

![alt text]({{ site.baseurl }}/assets/images/mosfet/m11.PNG "Profile Picture"){:.profile}

<br>
 
&nbsp;&nbsp;&nbsp;&nbsp; 위의 그림과 같이, Channel 이 짧아질수록 Threshold Voltage Roll-up 현상이 발생하게 되고, 이 말은 즉슨 Switching을 해야 할 때, 즉 Turn-off를 해야 할 때도 open되어 Transistor로써의 역할을 수행할 수가 없게 된다는 것이다. 
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp; 이를 해결하기 위하여, 위의 식에서 보게 되면 Cox를 높이면 된다. Cox를 높이는 방법으로는 tox, 즉 Insulator의 두께를 줄이는 방법이 있는데, 이렇게 되면 Breakdown이나 tunneling effect가 발생할 수 있게 된다. 그래서 또 다른 방법으로 유전율을 높이는 high-K 방법을 사용할 수 있다.

<br>

![alt text]({{ site.baseurl }}/assets/images/mosfet/m12.PNG "Profile Picture"){:.profile}

<br>
 
&nbsp;&nbsp;&nbsp;&nbsp;Subthreshold Swing은 MOS소자의 성능을 나타내는 지표 중 하나로, Threshold Voltage 이하의 전압에서도 Diffusion에 의해 Leak current가 발생하는 off-current property이다. SS는 위의 logarithm function을 보면 알 수 있듯이, current를 10배 증가시 필요한 전압을 의미한다. SS는 그래프의 역수로 정의되므로, Swing이 작을수록 큰 slope를 가질 수 있고, 이 말은 Vg를 조금만 바꿔도 큰 gain을 얻을 수 있다는 뜻이다. 즉, Swing이 적을 수록 desirable한 소자라고 할 수 있다. (정확히는 소자가 최대 전류에 도달하는 속도를 의미하는 값으로, 현재 기술로는 60mV/dec 이하로 swing을 내릴 수 없다. 터널링 효과를 이용하여 40mV/dec까지 낮춘 사례가 있지만(TFET), MOS소자에서는 불가능하다.)

<br>

![alt text]({{ site.baseurl }}/assets/images/mosfet/m13.PNG "Profile Picture"){:.profile}

<br>
&nbsp;&nbsp;&nbsp;&nbsp;Hot carrier effect는 Short channel effect의 한 종류이며, 짧아진 채널에 의해 전계가 강해지면서, 높은 에너지를 가진 캐리어들이 impact ionization에 의해 electron-hole pair를 형성하게 된다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;Hot electron들은 gate oxide에 carrier trap을 형성하게 되고, 이는 Device의 degradation을 촉발하게 된다. Hot hole들은 Substrate current, 즉 Gate leakage를 촉발하게 되어, 이는 곧 latch-up, leakage path과 같은 undesirable한 결과를 초래한다.
<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;이를 해결하기 위해서는 오른쪽 그림과 같이 LDD structure를 사용하는데, Gate와 가까운 쪽의 doping을 낮게 하여 E-field를 줄임으로써 hot carrrier effect를 조금이나마 막을 수 있다. 

<br>

다음 시간에는 CMOS(Complementary-MOS)와 CMOS-Latch up에 대하여 알아보도록 하자.
