TimeQuest Timing Analyzer report for CEG3155_PROJECT
Wed Dec 04 08:54:17 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 534.19 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.872 ; -13.157            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.948 ; -2.844                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.329 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -29.985                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.872 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.789      ;
; -0.871 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.788      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.804 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.720      ;
; -0.796 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.311      ;
; -0.794 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.309      ;
; -0.792 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.307      ;
; -0.788 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.303      ;
; -0.766 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.281      ;
; -0.759 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.274      ;
; -0.755 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 1.270      ;
; -0.754 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.671      ;
; -0.753 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.670      ;
; -0.732 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.649      ;
; -0.731 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.648      ;
; -0.617 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.533      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.556 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.858      ;
; -0.553 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.470      ;
; -0.488 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.404      ;
; -0.485 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.401      ;
; -0.481 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.397      ;
; -0.480 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.396      ;
; -0.478 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.394      ;
; -0.477 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.393      ;
; -0.477 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.393      ;
; -0.418 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.335      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.415 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.304      ; 1.717      ;
; -0.408 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.483     ; 0.923      ;
; -0.200 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.116      ;
; -0.180 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.097      ;
; -0.180 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.097      ;
; -0.174 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.091      ;
; -0.153 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.069      ;
; -0.152 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.068      ;
; -0.145 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.061      ;
; -0.142 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.058      ;
; -0.141 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.057      ;
; -0.140 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.056      ;
; -0.044 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.961      ;
; -0.041 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.958      ;
; 0.096  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.821      ;
; 0.152  ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.183  ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 0.734      ;
; 0.183  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.734      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.447 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.714      ;
; 0.595 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.609 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.876      ;
; 0.637 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.905      ;
; 0.637 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.905      ;
; 0.637 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.905      ;
; 0.639 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.907      ;
; 0.640 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.908      ;
; 0.641 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.909      ;
; 0.643 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.652 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.653 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.657 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.688 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.688 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.955      ;
; 0.689 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.956      ;
; 0.690 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.957      ;
; 0.691 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.958      ;
; 0.692 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.693 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.845 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.112      ;
; 0.968 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 0.850      ;
; 0.996 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.996 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.998 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.265      ;
; 0.999 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.266      ;
; 0.999 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.266      ;
; 1.003 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.270      ;
; 1.005 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.272      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.028 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.696      ;
; 1.050 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.317      ;
; 1.138 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.405      ;
; 1.143 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.173 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.841      ;
; 1.181 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.063      ;
; 1.183 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.065      ;
; 1.205 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.087      ;
; 1.220 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.102      ;
; 1.223 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.105      ;
; 1.224 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.106      ;
; 1.228 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.304     ; 1.110      ;
; 1.259 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.526      ;
; 1.260 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.527      ;
; 1.299 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.300 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.348 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.615      ;
; 1.349 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.616      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                     ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.948 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.865      ;
; -0.948 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.865      ;
; -0.948 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.865      ;
; -0.808 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.725      ;
; -0.808 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.725      ;
; -0.808 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.725      ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.329 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.596      ;
; 1.329 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.596      ;
; 1.329 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.596      ;
; 1.474 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.474 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.474 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                        ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.814 ; 1.144 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.814 ; 1.144 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.533 ; 0.886 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.800 ; 1.119 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.741 ; 1.070 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.772 ; 1.119 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.566 ; 0.915 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.623 ; 0.962 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.565 ; 0.903 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.200 ; 1.576 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; -0.082 ; -0.417 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.351 ; -0.664 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; -0.082 ; -0.417 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; -0.338 ; -0.641 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.280 ; -0.592 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.330 ; -0.664 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.113 ; -0.444 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.173 ; -0.490 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; -0.116 ; -0.433 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.694 ; -1.040 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.436 ; 7.275 ; Rise       ; clk             ;
; TX_out    ; clk        ; 8.033 ; 7.894 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.051 ; 6.885 ; Rise       ; clk             ;
; TX_out    ; clk        ; 7.066 ; 7.053 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 595.24 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.680 ; -10.254           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.762 ; -2.286               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.203 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -29.985                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.606      ;
; -0.679 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.605      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.667 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.592      ;
; -0.615 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.541      ;
; -0.614 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.540      ;
; -0.613 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.171      ;
; -0.611 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.169      ;
; -0.609 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.167      ;
; -0.606 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.164      ;
; -0.586 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.144      ;
; -0.581 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.139      ;
; -0.581 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.507      ;
; -0.580 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.506      ;
; -0.578 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 1.136      ;
; -0.449 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.374      ;
; -0.436 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.362      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.424 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.703      ;
; -0.328 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.253      ;
; -0.326 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.251      ;
; -0.322 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.247      ;
; -0.321 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.246      ;
; -0.319 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.244      ;
; -0.318 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.243      ;
; -0.317 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.074     ; 1.242      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.293 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.280      ; 1.572      ;
; -0.272 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.441     ; 0.830      ;
; -0.269 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.195      ;
; -0.076 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.002      ;
; -0.058 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.984      ;
; -0.057 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.983      ;
; -0.052 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.978      ;
; -0.032 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.958      ;
; -0.032 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.958      ;
; -0.025 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.951      ;
; -0.022 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.948      ;
; -0.021 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.947      ;
; -0.020 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 0.946      ;
; 0.062  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.864      ;
; 0.071  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.855      ;
; 0.186  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.740      ;
; 0.243  ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.267  ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.073     ; 0.659      ;
; 0.267  ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.659      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.414 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.658      ;
; 0.549 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.793      ;
; 0.563 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.807      ;
; 0.582 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.585 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.589 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.594 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.838      ;
; 0.597 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.841      ;
; 0.599 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.631 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.631 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.633 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.633 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.635 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.635 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.636 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.879      ;
; 0.782 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.026      ;
; 0.889 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 0.779      ;
; 0.920 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.163      ;
; 0.920 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.163      ;
; 0.923 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.166      ;
; 0.924 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.167      ;
; 0.928 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.171      ;
; 0.930 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.173      ;
; 0.938 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.182      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 0.943 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.554      ;
; 1.020 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.263      ;
; 1.054 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.074 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.685      ;
; 1.092 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 0.982      ;
; 1.094 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 0.984      ;
; 1.108 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 0.998      ;
; 1.130 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 1.020      ;
; 1.132 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 1.022      ;
; 1.133 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 1.023      ;
; 1.137 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.281     ; 1.027      ;
; 1.165 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.166 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.410      ;
; 1.175 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.177 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.253 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.255 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.499      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                      ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.762 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.688      ;
; -0.762 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.688      ;
; -0.762 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.688      ;
; -0.632 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.558      ;
; -0.632 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.558      ;
; -0.632 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.558      ;
+--------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.203 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.203 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.203 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.333 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.577      ;
; 1.333 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.577      ;
; 1.333 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.577      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; 0.294  ; 0.512        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                      ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.662 ; 0.870 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.662 ; 0.869 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.396 ; 0.645 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.651 ; 0.850 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.593 ; 0.804 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.612 ; 0.870 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.420 ; 0.668 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.481 ; 0.715 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.426 ; 0.661 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.003 ; 1.268 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.004  ; -0.228 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.251 ; -0.444 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.004  ; -0.228 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; -0.242 ; -0.426 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.183 ; -0.380 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.220 ; -0.466 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; -0.019 ; -0.250 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.080 ; -0.296 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; -0.027 ; -0.244 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.554 ; -0.790 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 6.706 ; 6.546 ; Rise       ; clk             ;
; TX_out    ; clk        ; 7.219 ; 7.131 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 6.339 ; 6.179 ; Rise       ; clk             ;
; TX_out    ; clk        ; 6.360 ; 6.332 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.072 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.050 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.641 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.393                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.072 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.873      ;
; 0.073 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.872      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.105 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.839      ;
; 0.119 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.635      ;
; 0.121 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.633      ;
; 0.123 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.631      ;
; 0.125 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.629      ;
; 0.136 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.618      ;
; 0.136 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.618      ;
; 0.137 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.617      ;
; 0.137 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.808      ;
; 0.138 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.807      ;
; 0.139 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.806      ;
; 0.140 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.805      ;
; 0.184 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.760      ;
; 0.228 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.717      ;
; 0.250 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.694      ;
; 0.252 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.692      ;
; 0.257 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.687      ;
; 0.258 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.686      ;
; 0.258 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.686      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.260 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.867      ;
; 0.261 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.683      ;
; 0.261 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.683      ;
; 0.298 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.647      ;
; 0.308 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.233     ; 0.446      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.324 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 1.000        ; 0.140      ; 0.803      ;
; 0.415 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.529      ;
; 0.417 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.528      ;
; 0.417 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.528      ;
; 0.422 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.523      ;
; 0.432 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.512      ;
; 0.434 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.510      ;
; 0.434 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.510      ;
; 0.435 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.509      ;
; 0.437 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.507      ;
; 0.437 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 1.000        ; -0.043     ; 0.507      ;
; 0.480 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.465      ;
; 0.485 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.460      ;
; 0.553 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.392      ;
; 0.586 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.595 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.350      ;
; 0.595 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.350      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.201 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.262 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.266 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.392      ;
; 0.288 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.289 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.290 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.292 ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.297 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.300 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.302 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.308 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.436      ;
; 0.312 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.316 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.380 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.434 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.378      ;
; 0.449 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.452 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.457 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.461 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.486 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.802      ;
; 0.510 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.524 ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.537 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.481      ;
; 0.538 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.482      ;
; 0.545 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.489      ;
; 0.550 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.494      ;
; 0.552 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.496      ;
; 0.553 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.497      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.553 ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.554 ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ; clk          ; clk         ; 0.000        ; -0.140     ; 0.498      ;
; 0.565 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.691      ;
; 0.566 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.571 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.608 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.734      ;
; 0.609 ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.735      ;
+-------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.050 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.895      ;
; 0.050 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.895      ;
; 0.050 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.895      ;
; 0.113 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.832      ;
; 0.113 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.832      ;
; 0.113 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.832      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.641 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.641 ; transmitterFSM:fsm|enARdFF_2:y1|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.707 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.833      ;
; 0.707 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.833      ;
; 0.707 ; transmitterFSM:fsm|enARdFF_2:y0|int_q ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.833      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:0:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:1:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:2:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:3:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:4:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:5:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:6:b|int_q|clk                                                                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TDR|\reg_n_bits:7:b|int_q|clk                                                                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; threeBitInc|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                        ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                          ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:0:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:1:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:2:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:3:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:4:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:5:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:6:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:TSR|enARdFF_2:\regloop:7:bit_n|int_q                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTimer:threeBitInc|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y0|int_q                                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; transmitterFSM:fsm|enARdFF_2:y1|int_q                                                              ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                   ;
; 0.674  ; 0.890        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:TDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                          ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:0:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:1:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:2:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:3:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:4:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:5:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:6:bit_n|int_q|clk                                                                     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; TSR|\regloop:7:bit_n|int_q|clk                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.345 ; 0.917 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.338 ; 0.917 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.221 ; 0.785 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.345 ; 0.916 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.287 ; 0.867 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.302 ; 0.866 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.222 ; 0.793 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.242 ; 0.819 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.206 ; 0.779 ; Rise       ; clk             ;
; txStart   ; clk        ; 0.526 ; 1.103 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.019  ; -0.541 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.110 ; -0.674 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.002  ; -0.548 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; -0.118 ; -0.674 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.060 ; -0.625 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.078 ; -0.636 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.002  ; -0.555 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.016 ; -0.580 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.019  ; -0.541 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.277 ; -0.835 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 3.931 ; 3.915 ; Rise       ; clk             ;
; TX_out    ; clk        ; 4.272 ; 4.211 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 3.740 ; 3.719 ; Rise       ; clk             ;
; TX_out    ; clk        ; 3.752 ; 3.815 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.872  ; 0.181 ; -0.948   ; 0.641   ; -3.000              ;
;  clk             ; -0.872  ; 0.181 ; -0.948   ; 0.641   ; -3.000              ;
; Design-wide TNS  ; -13.157 ; 0.0   ; -2.844   ; 0.0     ; -29.985             ;
;  clk             ; -13.157 ; 0.000 ; -2.844   ; 0.000   ; -29.985             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.814 ; 1.144 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; 0.814 ; 1.144 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.533 ; 0.886 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; 0.800 ; 1.119 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; 0.741 ; 1.070 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; 0.772 ; 1.119 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.566 ; 0.915 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; 0.623 ; 0.962 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.565 ; 0.903 ; Rise       ; clk             ;
; txStart   ; clk        ; 1.200 ; 1.576 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TX_in[*]  ; clk        ; 0.019  ; -0.228 ; Rise       ; clk             ;
;  TX_in[0] ; clk        ; -0.110 ; -0.444 ; Rise       ; clk             ;
;  TX_in[1] ; clk        ; 0.004  ; -0.228 ; Rise       ; clk             ;
;  TX_in[2] ; clk        ; -0.118 ; -0.426 ; Rise       ; clk             ;
;  TX_in[3] ; clk        ; -0.060 ; -0.380 ; Rise       ; clk             ;
;  TX_in[4] ; clk        ; -0.078 ; -0.466 ; Rise       ; clk             ;
;  TX_in[5] ; clk        ; 0.002  ; -0.250 ; Rise       ; clk             ;
;  TX_in[6] ; clk        ; -0.016 ; -0.296 ; Rise       ; clk             ;
;  TX_in[7] ; clk        ; 0.019  ; -0.244 ; Rise       ; clk             ;
; txStart   ; clk        ; -0.277 ; -0.790 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 7.436 ; 7.275 ; Rise       ; clk             ;
; TX_out    ; clk        ; 8.033 ; 7.894 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; clk        ; 3.740 ; 3.719 ; Rise       ; clk             ;
; TX_out    ; clk        ; 3.752 ; 3.815 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TDRE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX_out        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; txStart                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_in[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TX_out        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 74       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 74       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 04 08:54:15 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.872       -13.157 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -0.948
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.948        -2.844 clk 
Info (332146): Worst-case removal slack is 1.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.329         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.985 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680       -10.254 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332146): Worst-case recovery slack is -0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.762        -2.286 clk 
Info (332146): Worst-case removal slack is 1.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.203         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.985 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.072
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.072         0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is 0.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.050         0.000 clk 
Info (332146): Worst-case removal slack is 0.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.641         0.000 clk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -25.393 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Wed Dec 04 08:54:17 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


