{"patent_id": "10-2020-0158523", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0155327", "출원번호": "10-2020-0158523", "발명의 명칭": "발화 임계 전압 조절이 가능한 이중 게이트 구조의 단일 트랜지스터 및 이를 이용한 뉴로모픽", "출원인": "한국과학기술원", "발명자": "최양규"}}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 기판 상에 형성되며, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층;상기 배리어 물질층 상에 형성되는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성되는 소스 및 드레인;상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제1 측에 형성되는 드라이빙 게이트;상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제2 측에 형성되는 컨트롤 게이트; 및상기 부유 바디층과 상기 드라이빙 게이트 사이 그리고 상기 부유 바디층과 상기 컨트롤 게이트 사이에 형성되는 게이트 절연막 을 포함하는 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 배리어 물질층은매립된 산화물(buried oxide), p형 바디(body)인 경우에 매립된 n-웰(buried n-well), n형 바디(body)인 경우에 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성되는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 부유 바디층은충격 이온화(impact ionization)에 의해 발생한 정공 또는 전자가 축적되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성되는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 반도체 기판은백 게이트(back gate)로 동작 가능한 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 소스 및 드레인은n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성되는 것을 특징으로 하는, 이중 게이트 구조의공개특허 10-2021-0155327-3-단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 n형 실리콘 또는 상기 p형 실리콘으로 형성된 상기 소스 및 드레인은확산(diffusion), 고상 확산(solid-phase diffusion), 에피택셜 성장(epitaxial growth), 선택적 에피택셜 성장(epitaxial growth), 이온 주입(ion implantation) 및 후속 열처리 중 어느 하나 이상으로 형성되는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 금속실리사이드로 형성된 상기 소스 및 드레인은텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd),터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 및 이리듐(Ir) 중 어느 하나로 형성된 상기 금속실리사이드를 포함하며,도펀트 편석(dopant segregation)을 이용하여 접합을 개선하는 것을 특징으로 하는, 이중 게이트 구조의 단일트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 드라이빙 게이트와 컨트롤 게이트는n형 폴리실리콘, p형 폴리실리콘, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 은(Ag), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 이들의 임의의 조합 중 어느 하나로 형성되는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 게이트 절연막은산화막(silicon oxide), 질화막(silicon nitride), 산화질화막(silicon oxynitride), 산화 알루미늄(aluminumoxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성되는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 드라이빙 게이트와 컨트롤 게이트는서로 독립적으로 분리되어 서로 다른 종류로 형성될 수 있으며,상기 드라이빙 게이트와 컨트롤 게이트 각각과 접해 있는 게이트 절연막은서로 다른 종류, 유전 상수 및 두께로 형성될 수 있는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스공개특허 10-2021-0155327-4-터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 이중 게이트 구조의 단일 트랜지스터 뉴런은상기 소스 또는 드레인으로 전류 신호가 인가되는 경우 신호를 통합하고, 상기 통합된 신호가 일정 이상이 될경우 상기 소스 또는 드레인에서 스파이크 형태의 전압 신호를 출력하는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서,상기 이중 게이트 구조의 단일 트랜지스터 뉴런은상기 드라이빙 게이트에 억제 신호를 입력함으로써, 뉴런의 스파이크 동작을 억제하는 기능(inhibitoryfunction)을 구현하는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 이중 게이트 구조의 단일 트랜지스터 뉴런은상기 컨트롤 게이트에 가해지는 전압을 변화시킴으로써, 뉴런의 발화 임계 전압을 조절하여 뉴런의 항상성 유지기능(homeostasis function)을 구현하는 것을 특징으로 하는, 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "서로 독립적으로 분리된 드라이빙 게이트와 컨트롤 게이트를 포함하는 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법에 있어서,이전 시냅스 소자에서 전류 신호를 소스 또는 드레인으로 입력하는 단계;상기 전류 신호에 의한 전하를 트랜지스터 내부에 저장하는 단계;상기 저장된 전하에 따라 증가하는 소스 전압 또는 드레인 전압이 발화 임계 전압 이상이 되면, 스파이크 형태의 전압 신호를 출력하는 단계; 및상기 출력되는 전압 신호의 주파수가 미리 설정된 정상 범위를 벗어나는 경우 상기 컨트롤 게이트를 통해 발화임계 전압을 조절하는 단계를 포함하는 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "서로 독립적으로 분리된 드라이빙 게이트와 컨트롤 게이트를 포함하는 이중 게이트 구조의 단일 트랜지스터 뉴런을 포함하며, 상기 단일 트랜지스터 뉴런은 상기 컨트롤 게이트를 통해 발화 임계 전압 조절이 가능한 뉴로모픽 시스템.공개특허 10-2021-0155327-5-청구항 16 제15항에 있어서,상기 뉴로모픽 시스템은상기 단일 트랜지스터 뉴런 외에 저항, 축전기, 다른 트랜지스터 및 인버터 중 어느 하나 이상의 추가 컴포넌트를 포함하는 것을 특징으로 하는, 뉴로모픽 시스템."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 뉴로모픽 시스템은상기 단일 트랜지스터 뉴런 외에 저항변화 메모리 소자(RRAM), 멤리스터(memristor), 차지 트랩 메모리 소자(flash memory), 상변화 메모리 소자(PCM) 및 강유전체 메모리 소자(FeRAM) 중 어느 하나의 시냅스 소자를 포함하는 것을 특징으로 하는, 뉴로모픽 시스템."}
{"patent_id": "10-2020-0158523", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "이중 게이트 구조의 단일 트랜지스터 뉴런에 있어서,반도체 기판 상에 형성되며, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층;상기 배리어 물질층 상에 형성되는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성되는 소스 및 드레인;상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제1 측에 형성되는 드라이빙 게이트;상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제2 측에 형성되는 컨트롤 게이트; 및상기 부유 바디층과 상기 드라이빙 게이트 사이 그리고 상기 부유 바디층과 상기 컨트롤 게이트 사이에 형성되는 게이트 절연막 을 포함하며,상기 이중 게이트 구조의 단일 트랜지스터 뉴런은상기 드라이빙 게이트에 억제 신호를 입력함으로써, 뉴런의 스파이크 동작을 억제하는 기능(inhibitoryfunction)을 구현하는 이중 게이트 구조의 단일 트랜지스터 뉴런."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "발화 임계 전압 조절이 가능한 이중 게이트 구조의 단일 트랜지스터 및 이를 이용한 뉴로모픽 시스템이 개시된다. 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 반도체 기판 상에 형성되며, 정 공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층; 상기 배리어 물질층 상에 형성되는 부유 바디 층(floating body); 상기 부유 바디층의 양측에 형성되는 소스 및 드레인; 상기 소스 및 드레인과 접하지 않으면 서 상기 부유 바디층의 제1 측에 형성되는 드라이빙 게이트; 상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제2 측에 형성되는 컨트롤 게이트; 및 상기 부유 바디층과 상기 드라이빙 게이트 사이 그리고 상기 부 유 바디층과 상기 컨트롤 게이트 사이에 형성되는 게이트 절연막을 포함한다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 발화 임계 전압 조절이 가능한 이중 게이트 구조의 단일 트랜지스터 및 이를 이용한 뉴로모픽 시스템 에 관한 것으로, 보다 상세하게는 서로 독립적으로 분리된 두 개의 게이트 예를 들어, 드라이빙 게이트와 컨트 롤 게이트를 가지는 이중 게이트 트랜지스터에서, 컨트롤 게이트에 걸리는 전압을 통해 뉴런의 발화 임계 전압 을 조절할 수 있는 이중 게이트 구조의 단일 트랜지스터 뉴런과 그 동작 방법 및 이를 이용한 뉴로모픽 시스템 에 관한 것이다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4차 산업 혁명 시대를 맞아, 인공지능 시스템에 대한 연구가 활발히 진행되고 있다. 그 중에서도, 막대한 에너 지를 소모하는 기존의 폰 노이만(von Neumann) 방식에서 벗어난 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 각광을 받고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어 적으로 모방하여 인공지능 동작을 구현하는 방식이다. 인간의 뇌는 매 우 복잡한 기능을 수행하지만, 뇌가 소비하는 에너지는 20 W 밖에 되지 않는다. 뉴로모픽 컴퓨팅은 이러한 인간 의 뇌 구조 자체를 모방하여, 기존 컴퓨팅보다 월등한 연상, 추론, 인식 능력과 데이터 처리 능력을 초 저전력 으로 수행 가능하게 한다. 특히 뉴로모픽 컴퓨팅 중 3세대 인공 신경망 모델이라고 불리우는 스파이킹 뉴럴 네트워크(SNN)는 생물학적 뇌 의 생물학적인 학습방법 및 신호 전달에 근거한 신경망 모델로, 에너지 소비를 크게 줄일 수 있어 관련된 연구 가 활발히 진행되고 있다. 스파이킹 뉴럴 네트워크를 구현하기 위한 하드웨어의 구성 요소 중 뉴런(neuron)은, 이전 시냅스(synapse)로부터 전류 신호를 받아 입력된 신호가 일정 수준 이상이 되면 발화를 해 다음 시냅스에 전압 신호를 전달하는, integrate-and-fire 뉴런으로 구성되어 있다. 이러한 동작을 하는 뉴런을 위해서는 축전 기, 적분기, 비교기, 리셋 회로 등을 포함한 복잡한 회로가 사용되고 있다. 하지만 실제 인간의 뇌가 1000억 개 의 뉴런을 가지고 있다는 점에서, 뉴런의 집적도를 개선할 필요성이 있다. 이에 단일 트랜지스터 래치(single transistor latch) 현상을 이용한 단일 트랜지스터 뉴런이 제안되었다. 해당 단일 트랜지스터 뉴런은 수평형 구조에서 6F2, 수직형 구조에서 4F2 까지 집적도를 높일 수 있다. 한편, 뉴런의 발화 임계 전압(firing threshold voltage)은 뉴런의 발화 횟수를 결정하기 때문에 매우 중요한 지표이며, 발화 임계 전압은 시스템의 불안정성으로부터 뉴런의 항상성(homeostasis)을 유지하기 위해 조절된다. 특히, 뉴로모 픽 하드웨어의 또 다른 구성 요소인 시냅스는 주로 멤리스터(memristor)로 구현되는데, 멤리스터는 공정 및 동 작에 따른 불안정성이 매우 큰 것으로 알려져 있다. 시냅스의 전기전도도가 비이상적으로 작거나 클 경우, 원하 는 뉴런의 발화 횟수를 얻을 수 없으며, 이러한 불안정성을 개선하기 위해 발화 임계 전압이 조절된다. 예를 들 어, 시냅스의 전기전도도가 비이상적으로 작아서 뉴런으로 입력되는 전류가 작은 경우 발화 임계 전압 값을 낮 추고, 시냅스의 전기전도도가 비이상적으로 커서 뉴런으로 입력되는 전류가 큰 경우 발화 임계 전압 값을 높임 으로써, 뉴런의 발화 횟수를 시냅스의 비이상적 특성에 관계 없이 유지할 수 있다. 이러한 측면에서, 발화 임계 전압 조절이 가능한 단일 트랜지스터 뉴런이 필요하다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 서로 독립적으로 분리된 두 개의 게이트 예를 들어, 드라이빙 게이트와 컨트롤 게이트를 가지 는 이중 게이트 트랜지스터에서, 컨트롤 게이트에 걸리는 전압을 통해 뉴런의 발화 임계 전압을 조절할 수 있는 이중 게이트 구조의 단일 트랜지스터 뉴런과 그 동작 방법 및 이를 이용한 뉴로모픽 시스템을 제공한다. 이러한 본 발명의 구조 및 방법으로, 기존 뉴로모픽 칩 상에서 복잡한 회로로 구성되는 뉴런을 단일 소자로 구현할 수 있으며, 뉴런의 발화 임계 전압을 경우에 따라 조절함으로써, 외부 불안정성으로부터 뉴런의 항상성을 유지할 수 있다. 다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않은 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 반도체 기판 상에 형성되며, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층; 상기 배리어 물질층 상에 형성되는 부유 바디층 (floating body); 상기 부유 바디층의 양측에 형성되는 소스 및 드레인; 상기 소스 및 드레인과 접하지 않으면 서 상기 부유 바디층의 제1 측에 형성되는 드라이빙 게이트; 상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제2 측에 형성되는 컨트롤 게이트; 및 상기 부유 바디층과 상기 드라이빙 게이트 사이 그리고 상기 부 유 바디층과 상기 컨트롤 게이트 사이에 형성되는 게이트 절연막을 포함한다. 상기 배리어 물질층은 매립된 산화물(buried oxide), p형 바디(body)인 경우에 매립된 n-웰(buried n-well), n 형 바디(body)인 경우에 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe)중 어느 하나로 형성될 수 있다. 상기 부유 바디층은 충격 이온화(impact ionization)에 의해 발생한 정공 또는 전자가 축적되며, 실리콘, 게르 마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성될 수 있다. 상기 반도체 기판은 백 게이트(back gate)로 동작 가능할 수 있다. 상기 소스 및 드레인은 n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성될 수 있다. 상기 n형 실리콘 또는 상기 p형 실리콘으로 형성된 상기 소스 및 드레인은 확산(diffusion), 고상 확산(solid- phase diffusion), 에피택셜 성장(epitaxial growth), 선택적 에피택셜 성장(epitaxial growth), 이온 주입 (ion implantation) 및 후속 열처리 중 어느 하나 이상으로 형성될 수 있다. 상기 금속실리사이드로 형성된 상기 소스 및 드레인은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀 (Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 및 이리듐(Ir) 중 어느 하나로 형성된 상기 금속실리사이드를 포함하며, 도펀트 편석(dopant segregation)을 이용하여 접합을 개선할 수 있다. 상기 드라이빙 게이트와 컨트롤 게이트는 n형 폴리실리콘, p형 폴리실리콘, 알루미늄(Al), 몰리브덴(Mo), 크롬 (Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 은(Ag), 질화티타늄(TiN), 질화 탄탈륨(TaN) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 상기 게이트 절연막은 산화막(silicon oxide), 질화막(silicon nitride), 산화질화막(silicon oxynitride), 산 화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연 (zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 상기 드라이빙 게이트와 컨트롤 게이트는 서로 독립적으로 분리되어 서로 다른 종류로 형성될 수 있으며, 상기 드라이빙 게이트와 컨트롤 게이트 각각과 접해 있는 게이트 절연막은 서로 다른 종류, 유전 상수 및 두께로 형 성될 수 있다. 상기 이중 게이트 구조의 단일 트랜지스터 뉴런은 상기 소스 또는 드레인으로 전류 신호가 인가되는 경우 신호 를 통합하고, 상기 통합된 신호가 일정 이상이 될 경우 상기 소스 또는 드레인에서 스파이크 형태의 전압 신호 를 출력할 수 있다. 상기 이중 게이트 구조의 단일 트랜지스터 뉴런은 상기 드라이빙 게이트에 억제 신호를 입력함으로써, 뉴런의 스파이크 동작을 억제하는 기능(inhibitory function)을 구현할 수 있다. 상기 이중 게이트 구조의 단일 트랜지스터 뉴런은 상기 컨트롤 게이트에 가해지는 전압을 변화시킴으로써, 뉴런 의 발화 임계 전압을 조절하여 뉴런의 항상성 유지 기능(homeostasis function)을 구현할 수 있다. 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법은 서로 독립적으로 분리된 드라이빙 게이트와 컨트롤 게이트를 포함하는 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법에 있어서, 이전 시냅스 소자에서 전류 신호를 소스 또는 드레인으로 입력하는 단계; 상기 전류 신호에 의한 전하를 트랜지 스터 내부에 저장하는 단계; 상기 저장된 전하에 따라 증가하는 소스 전압 또는 드레인 전압이 발화 임계 전압 이상이 되면, 스파이크 형태의 전압 신호를 출력하는 단계; 및 상기 출력되는 전압 신호의 주파수가 미리 설정 된 정상 범위를 벗어나는 경우 상기 컨트롤 게이트를 통해 발화 임계 전압을 조절하는 단계를 포함한다. 본 발명의 일 실시예에 따른 뉴로모픽 시스템은 서로 독립적으로 분리된 드라이빙 게이트와 컨트롤 게이트를 포 함하는 이중 게이트 구조의 단일 트랜지스터 뉴런을 포함하며, 상기 단일 트랜지스터 뉴런은 상기 컨트롤 게이 트를 통해 발화 임계 전압 조절이 가능한 것을 특징으로 한다. 상기 뉴로모픽 시스템은 상기 단일 트랜지스터 뉴런 외에 저항, 축전기, 다른 트랜지스터 및 인버터 중 어느 하 나 이상의 추가 컴포넌트를 포함할 수 있다. 상기 뉴로모픽 시스템은 상기 단일 트랜지스터 뉴런 외에 저항변화 메모리 소자(RRAM), 멤리스터(memristor), 차지 트랩 메모리 소자(flash memory), 상변화 메모리 소자(PCM) 및 강유전체 메모리 소자(FeRAM) 중 어느 하나의 시냅스 소자를 포함할 수 있다. 본 발명의 다른 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 이중 게이트 구조의 단일 트랜지스 터 뉴런에 있어서, 반도체 기판 상에 형성되며, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물 질층; 상기 배리어 물질층 상에 형성되는 부유 바디층(floating body); 상기 부유 바디층의 양측에 형성되는 소 스 및 드레인; 상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제1 측에 형성되는 드라이빙 게이트; 상기 소스 및 드레인과 접하지 않으면서 상기 부유 바디층의 제2 측에 형성되는 컨트롤 게이트; 및 상 기 부유 바디층과 상기 드라이빙 게이트 사이 그리고 상기 부유 바디층과 상기 컨트롤 게이트 사이에 형성되는 게이트 절연막을 포함하며, 상기 이중 게이트 구조의 단일 트랜지스터 뉴런은 상기 드라이빙 게이트에 억제 신 호를 입력함으로써, 뉴런의 스파이크 동작을 억제하는 기능(inhibitory function)을 구현하는 것을 특징으로 한 다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예에 따르면, 서로 독립적으로 분리된 두 개의 게이트 예를 들어, 드라이빙 게이트와 컨트롤 게 이트를 가지는 이중 게이트 트랜지스터에서, 컨트롤 게이트에 걸리는 전압을 통해 뉴런의 발화 임계 전압을 조 절하고, 이를 통해 뉴런의 항상성 유지 기능을 구현할 수 있다. 즉, 본 발명의 구조 및 방법으로, 기존 뉴로모픽 칩 상에서 복잡한 회로로 구성되는 뉴런을 단일 소자로 구현할 수 있으며, 뉴런의 발화 임계 전압을 경우에 따라 조절함으로써, 외부 불안정성으로부터 뉴런의 항상성을 유지 할 수 있다. 본 발명의 실시예에 따르면, 트랜지스터 내부에 전하를 저장하므로 기존 회로 기반 뉴런과 같이 외부 축전기가 필요 없고, 저장된 전하의 양이 일정 임계치 이상이 되면 저장된 전하가 자동으로 빠져나가므로 기존 비교기 회 로 혹은 포텐셜을 조절하는 회로 등이 필요 없다. 따라서, 뉴로모픽 칩 상 뉴런의 집적도를 크게 개선시킬 수 있다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나 지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하"}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명 은 청구항의 범주에 의해 정의될 뿐이다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함한다 (comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다 른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적 으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하 게 해석되지 않는다. 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 본 발명의 실시예들은, 서로 독립적으로 분리된 두 개의 게이트 예를 들어, 드라이빙 게이트와 컨트롤 게이트를 가지는 이중 게이트 트랜지스터에서, 컨트롤 게이트에 걸리는 전압을 통해 뉴런의 발화 임계 전압을 조절함으로 써, 뉴런의 항상성 유지 기능을 구현하는 것을 그 요지로 한다. 도 1은 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 주사전자현미경(Scanning Electron Microscope; SEM) 이미지를 나타낸 것이고, 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이중 게이 트 구조의 단일 트랜지스터 뉴런에 대한 평면도와 단면도를 나타낸 것이다. 도 1, 도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터는 반 도체 기판, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층, 부유 바디층 (floating body, 130), 소스 및 드레인, 게이트 절연막, 드라이빙 게이트(driving gate, 170) 및 컨트롤 게이트(control gate, 180)를 포함한다. 반도체 기판은 단결정 반도체 기판을 나타내며, 실리콘 기판, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 기판 중 어느 하나로 형성될 수 있다. 반도체 기판은 전압 바이어스를 가하는 백 게이트(back gate)로 작용할 수 있으며, 반도체 기판 상에 는 순차적으로 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 배리어 물질층과 부유 바디층이 위치할 수 있다. 배리어 물질층은 매립된 산화물(buried oxide), p형 바디(body)인 경우 매립된 n-웰(buried n-well), n형 바디(body)인 경우 매립된 n-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어 느 하나로 이루어질 수 있다. 부유 바디층은 배리어 물질층 상에 형성되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성될 수 있다. 또한, 부유 바디층에는 충격 이온화(impact ionization)에 의해 발생한 정공 또는 전자가 축적되어, 뉴런 동작을 가능하게 한다. 소스 및 드레인(140, 150)은 부유 바디층의 양측에 형성된다. 소스 및 드레인(140, 150)은 n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성될 수 있다. 이 때, 소스 및 드레인(140, 150)은 부유 바디층과 다른 타입을 가질 수 있다. 예를 들면, 소스 및 드레인 (140, 150)이 p형이면 부유 바디층은 n형이고, 소스 및 드레인(140, 150)이 n형이면 부유 바디층은 p형일 수 있다. n형 실리콘 또는 p형 실리콘으로 형성된 소스 및 드레인(140, 150)은 확산(diffusion), 고상 확산(solid-phase diffusion), 에피택셜 성장(epitaxial growth), 선택적 에피택셜 성장(epitaxial growth), 이온 주입(ion implantation) 및 후속 열처리 중 어느 하나 이상으로 형성될 수 있다.금속실리사이드로 형성된 소스 및 드레인(140, 150)은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀 (Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 및 이리듐(Ir) 중 어느 하나로 형성된 상기 금속실리사이드를 포함하며, 도펀트 편석(dopant segregation)을 이용하여 접합을 개선할 수 있다. 단일 트랜지스터는 소스 또는 드레인(140, 150)에 이전 시냅스들에서 전류 신호가 입력되는 경우, 스파이크 형 태의 전압 신호가 출력될 수 있다. 드라이빙 게이트 및 컨트롤 게이트는 소스 및 드레인(140, 150)과 접하지 않으면서 부유 바디층 양측에 형성된다. 즉, 드라이빙 게이트는 소스 및 드레인(140, 150)과 접하지 않으면서 부유 바디층 의 제1 측에 형성되고, 컨트롤 게이트는 소스 및 드레인(140, 150)과 접하지 않으면서 부유 바디층의 제2 측에 형성된다. 드라이빙 게이트 및 컨트롤 게이트는 n형 폴리실리콘, p형 폴리실리콘 또는 금속 중 어느 하나로 형 성될 수 있으며, 상기 금속은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄 (Ti), 탄탈륨(Ta), 텅스텐(W), 은(Ag), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 이들의 임의의 조합 중 어느 하 나로 이루어질 수 있다. 드라이빙 게이트는 억제 신호를 받아 뉴런의 억제 기능(inhibitory function)을 가능하게 한다. 이는 전류 신호의 입력 유무에 상관없이 뉴런의 스파이킹을 억제하는 것으로, 꼭 필요한 뉴런만 발화함으로써 뉴로모픽 시 스템의 에너지 소비를 감소시킬 수 있다. 해당 게이트는 뉴런의 활동을 활성화할지 억제할지 그 구동 방식을 결 정한다는 점에서 드라이빙 게이트(driving gate)라고 명명할 수 있다. 컨트롤 게이트는 뉴런의 발화 임계 전압(firing threshold voltage)을 조절하여, 뉴런의 항상성 유지 기능 (homeostasis function)을 가능하게 한다. 즉, 시냅스의 전도도가 비이상적으로 작거나 커서 비이상적인 스파이 킹 주파수가 출력될 경우, 뉴런의 발화 임계 전압을 조절해 스파이킹 주파수를 일정하게 함으로써 뉴로모픽 시 스템의 안정성을 개선할 수 있다. 해당 게이트는 발화 임계 전압을 조절한다는 점에서 컨트롤 게이트(control gate)라고 명명할 수 있다. 게이트 절연막은 부유 바디층과 드라이빙 게이트 및 컨트롤 게이트를 절연하는 것으로, 산 화막(silicon oxide), 질화막(silicon nitride), 산화질화막(silicon oxynitride), 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지 르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성될 수 있다. 게이트 절연막에는 전하 저장층이 존재할 수 있으며, 해당 전하 저장층은 폴리실리콘(poly-silicon), 비정 질 실리콘(amorphous silicon), 금속 산화물(metal oxide), 실리콘 질화물(silicon nitride), 실리콘 나노결정 물질(silicon nano-crystal) 및 금속 산화물 나노결정을 갖는 물질 중 어느 하나로 형성될 수 있다. 드라이빙 게이트 및 컨트롤 게이트는 서로 다른 종류로 형성될 수 있으며, 접해 있는 게이트 절연막 역시 서로 다른 종류, 유전 상수 및 두께로 형성될 수 있다. 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 이전 시냅스 소자에서 소스 또는 드레인 (140, 150)으로 전류 신호가 인가되는 경우 이를 통합하고, 이에 따라 증가한 소스 전압 또는 드레인(140, 150) 전압이 발화 임계 전압 이상이 되면, 스파이크 형태의 전압 신호를 출력함으로써 뉴런 동작을 수행한다. 또한, 드라이빙 게이트를 통해 억제 기능을 가능하게 하여 뉴로모픽 시스템의 에너지 소비를 감소시키고, 컨트롤 게이트을 통해 항상성 유지를 가능하게 하여 뉴로모픽 시스템의 안정성을 개선할 수 있다. 도 3은 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법에 대한 동작 흐름도 를 나타낸 것으로, 도 1, 도 2a 및 도 2b의 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런 에 의해 수행된다. 도 3을 참조하면, 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법은 단계 S310 에서, 이전 시냅스 소자에서 전류 신호를 소스 또는 드레인으로 입력한다. 단계 320에서, 전류 신호에 의한 전하를 트랜지스터 내부에 저장한다. 이후에 단계 330에서, 저장된 전하의 양 이 임계치 이상이 되면, 즉 증가한 소스 전압 또는 드레인 전압이 발화 임계 전압 이상이 되면, 스파이크 형태의 전압 신호를 출력한다. 이 때, 비정상적인 스파이킹 주파수를 출력할 경우 예를 들어, 미리 설정된 정상 범위를 벗어나는 경우, 단계 340을 통해 컨트롤 게이트에 가해지는 전압을 조절함으로써, 발화 임계 전압을 조절한다. 이에 다시 단계 310에서, 이전 시냅스 소자에서 전류 신호를 소스 또는 드레인으로 입력했을 때 정상적인 스파 이킹 주파수 출력이 가능하게 한다. 이는 뉴런의 항상성 유지 기능(homeostasis function)을 의미한다. 나아가, 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 전술한 단계를 통한 뉴런 동작을 할 때, 뉴런 동작을 하는 단일 트랜지스터 입력 및 출력 단의 제한된 영역에서 저항, 축전기, 트랜지스터 및 인 버터(inverter) 중 어느 하나 이상의 추가 컴포넌트를 부차적으로 포함할 수 있다. 더 나아가, 본 발명의 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런은 전술한 단계를 통한 뉴런 동 작을 할 때, 뉴런 동작을 하는 단일 트랜지스터 입력 및 출력 단의 제한된 영역에서 저항변화 메모리 소자 (RRAM), 멤리스터(memristor), 차지 트랩 메모리 소자(flash memory), 상변화 메모리 소자(PCM) 및 강유전체 메모리 소자(FeRAM) 중 어느 하나의 시냅스 소자를 포함할 수 있다. 도 4는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법을 설명하기 위해 일 예시도를 나타낸 것이다. 도 4를 참조하면, 본 발명의 단일 트랜지스터 뉴런은 소스 또는 드레인(140, 150)으로 전류 신호를 입력 받아 통합된 신호에 의해 소스 전압 또는 드레인 전압이 발화 임계 전압 이상이 되면, 스파이크 형태의 전압 신호를 출력한다. 이 때, 스파이크 주파수는 입력된 전류 신호의 크기에 따라 달라진다. 예를 들어, 입력된 전류 신호 가 크면 더 잦은 스파이크가 발생한다. 두 개의 게이트 중 드라이빙 게이트는 억제 신호를 입력 받아 필요 시 뉴런의 활동을 억제하며, 컨트롤 게이트는 인가되는 전압을 조절하여 필요 시 발화 임계 전압을 조절함 으로써 뉴런의 항상성을 유지한다. 본 발명에서는, 단일 트랜지스터 뉴런의 스파이크 형태의 출력 전압에 대한 주파수가 비정상적인지 여부를 판단 하여 비정상적인 경우 컨트롤 게이트에 인가되는 전압을 조절하기 위한 제어 수단을 더 포함할 수 있다. 도 5a 및 도 5b는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 기본적 뉴런 특성에 따른 결과 그래프 의 예시도를 나타낸 것으로, 도 5a는 이중 게이트 구조 단일 트랜지스터 뉴런의 드레인 전압에 따른 드레인 전 류를 특정한 결과를 그래프로 나타낸 것이고, 도 5b는 도 5a의 현상을 이용해 뉴런의 스파이킹 동작을 구현한 결과를 그래프로 나타낸 것이다. 도 5a에 도시된 바와 같이, 본 발명의 단일 트랜지스터에 일정 드레인 전압 이상이 가해질 경우, 단일 트랜지스 터 래치(single transistor latch) 현상에 의해 순간적으로 큰 전류가 흐르는 것을 볼 수 있으며, 전류가 흐르 지 않다가 갑자기 큰 전류가 흐르는 것은 뉴런의 발화 동작이 가능함을 의미한다. 또한, 큰 전류를 흐르게 하는 드레인 전압, 즉 래치 전압(latch voltage)이 컨트롤 게이트 전압이 변화함에 따라 달라지는 것으로부터, 뉴런 의 발화 임계 전압을 컨트롤 게이트를 통해서 조절할 수 있다는 것을 알 수 있다. 또한, 도 5b를 통해 알 수 있듯이, 일정한 전류가 입력될 때 시간에 따른 출력 전압이 스파이크 형태를 나타내 며, 입력된 전류값이 증가할 때 스파이킹 주파수가 증가하는 전형적인 뉴런 특성을 보이는 것을 확인할 수 있다. 이 때, 드라이빙 게이트에 특정 전압을 가해주면, 전류가 입력되어도 뉴런의 스파이킹 동작이 발현되지 않는 억제 기능(inhibitory function)을 구현할 수 있다. 도 6a, 도 6b 및 도 6c는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 발화 임계 전압 조절 기능에 따른 결과 그래프의 예시도를 나타낸 것이다. 도 6a는 컨트롤 게이트 전압에 따른 스파이크 동작을 측정한 결과 그래프를 나타낸 것으로, 동일한 전류가 입력 될 때 컨트롤 게이트 전압이 변화함에 따라 발화 임계 전압 및 스파이킹 주파수가 변화하는 것을 확인할 수 있 다. 도 6b는 입력 전류에 따른 스파이킹 주파수를 컨트롤 게이트 전압 별로 나타낸 것으로, 모든 컨트롤 게이트 전 압에서 입력 전류가 증가할수록 스파이킹 주파수가 증가하는 전형적인 뉴런 특성을 확인할 수 있으며, 컨트롤 게이트 전압이 감소할수록 스파이킹 주파수가 감소하는 것을 확인할 수 있다. 이는 컨트롤 게이트 전압이 감소 하면 래치 전압(latch voltage)이 증가하여 발화 임계 전압이 증가하기 때문이다. 도 6c는 도 6b와 같이 컨트롤 게이트 전압이 변화함에 따라 스파이킹 주파수가 달라지는 것을 이용하여 뉴런의 항상성 유지 기능(homeostasis function)을 구현한 것으로, 뉴런과 연결된 시냅스의 전도도가 비이상적으로 감 소하거나 증가함에 따라 스파이킹 주파수가 같은 비율로 감소하거나 증가한다. 한편, 이러한 비이상적인 스파이 킹 주파수가 출력되었을 때 컨트롤 게이트 전압을 통해 발화 임계 전압을 조절하면, 스파이킹 주파수를 일정하 게 유지할 수 있고, 이에 따라 뉴런의 항상성 유지 기능을 구현하여 뉴로모픽 시스템의 안정성을 개선할 수 있 다. 도 5a, 도 5b, 도 6a, 도 6b 및 도 6c의 실험은 게이트 길이가 500nm, 부유 바디층의 너비가 700nm 및 부유 바 디층이 50nm인 제작된 단일 트랜지스터에서 직접 측정된 것이다. 이와 같이, 본 발명의 실시예에 따른 발화 임계 전압 조절이 가능한 이중 게이트 구조의 단일 트랜지스터 뉴런 과 그 동작 방법은 기존 뉴로모픽 칩 상에서 복잡한 회로로 구성되는 뉴런을 단일 소자로 구현할 수 있으며, 뉴 런의 발화 임계 전압을 경우에 따라 조절함으로써, 외부 불안정성으로부터 뉴런의 항상성을 유지할 수 있다. 또한, 본 발명의 실시예에 따른 단일 트랜지스터 뉴런과 그 동작 방법은 트랜지스터 내부에 전하를 저장하므로 기존 회로 기반 뉴런과 같이 외부 축전기가 필요 없고, 저장된 전하의 양이 일정 임계치 이상이 되면 저장된 전 하가 자동으로 빠져나가므로 기존 비교기 회로 혹은 포텐셜을 조절하는 회로 등이 필요 없다. 따라서, 뉴로모픽 칩 상 뉴런의 집적도를 크게 개선시킬 수 있다. 또한, 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런은 두 게이트 중 드라이빙 게이트에서 시냅스 혹은 다른 뉴런으로부터 억제 신호를 입력 받아 뉴런의 활동을 억제(inhibition)하는 것을 가능하게 한다. 해당 억제 기능은 꼭 필요한 뉴런만 발화시킴으로써, 뉴로모픽 시스템의 전력 소비를 감소시킬 수 있다. 또한, 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런은 두 게이트 중 컨트롤 게이트에서 뉴런의 발화 임 계 전압을 필요에 따라 조절함으로써, 여러 요인으로부터 뉴런의 항상성(homeostasis)을 유지하는 것을 가능하 게 한다. 나아가, 본 발명은 상술한 단일 트랜지스터 뉴런을 이용하여 뉴로모픽 시스템으로 구현할 수 있으며, 이러한 뉴 로모픽 시스템은 발화 임계 전압 조절이 가능한 이중 게이트 구조의 단일 트랜지스터 뉴런을 사용한 뉴로모픽 칩을 포함할 수 있다. 이 때, 뉴로모픽 칩은 저항변화 메모리 소자(RRAM), 멤리스터(memristor), 차지 트랩 메모리 소자(flash memory), 상변화 메모리 소자(PCM) 및 강유전체 메모리 소자(FeRAM) 중 어느 하나의 시냅스 소자를 포함할 수 있다. 이 때, 뉴로모픽 칩은 제한된 영역에 있어서 저항, 축전기, 다른 트랜지스터 및 인버터 중 어느 하나 이상의 추 가 컴포넌트를 포함할 수 있다."}
{"patent_id": "10-2020-0158523", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다.부호의 설명 100: 이중 게이트 구조의 단일 트랜지스터 110: 기판 120: 배리어 물질층 130: 부유 바디층 140: 소스 150: 드레인 160: 게이트 절연막 170: 드라이빙 게이트 180: 컨트롤 게이트"}
{"patent_id": "10-2020-0158523", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 주사전자현미경(SEM) 이미지를 나타낸 것이다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런에 대한 평면도와 단면 도를 나타낸 것이다. 도 3은 본 발명의 일 실시예에 따른 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법에 대한 동작 흐름도 를 나타낸 것이다. 도 4는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 동작 방법을 설명하기 위해 일 예시도를 나타낸 것이다. 도 5a 및 도 5b는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 기본적 뉴런 특성에 따른 결과 그래프 의 예시도를 나타낸 것이다. 도 6a, 도 6b 및 도 6c는 본 발명의 이중 게이트 구조의 단일 트랜지스터 뉴런의 발화 임계 전압 조절 기능에 따른 결과 그래프의 예시도를 나타낸 것이다."}
