<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2014.4.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2014 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="2" Path="/home/sanjayr/projects/PCIE_AXI_BRIDGE/ARTIX_AC701/IP/A7_gen1x1_pcie_example/A7_gen1x1_pcie_example.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="3161606b44dd47688e1d55a95938b10f"/>
    <Option Name="Part" Val="xc7a200tfbg676-2"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../../vivado_IP_GEN"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/EP_MEM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/EP_MEM.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO_EP_MEM_ACCESS.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO_EP_MEM_ACCESS.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO_RX_ENGINE.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO_RX_ENGINE.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO_TX_ENGINE.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO_TX_ENGINE.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO_EP.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO_EP.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO_TO_CTRL.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO_TO_CTRL.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/PIO.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/PIO.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/A7_gen1x1_pcie/A7_gen1x1_pcie.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/A7_gen1x1_pcie.xci"/>
          <Attr Name="ImportTime" Val="1428891950"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/pcie_app_7x.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/pcie_app_7x.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/example_design/xilinx_pcie_2_1_ep_7x.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/xilinx_pcie_2_1_ep_7x.v"/>
          <Attr Name="ImportTime" Val="1428891946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/A7_gen1x1_pcie/hierarchy.txt">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/hierarchy.txt"/>
          <Attr Name="ImportTime" Val="1428891947"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="xilinx_pcie_2_1_ep_7x"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/example_design/xilinx_pcie_7x_ep_x1g1_AC701.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/example_design/xilinx_pcie_7x_ep_x1g1_AC701.xdc"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/source/A7_gen1x1_pcie_gt_top_pipe_mode.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/source/A7_gen1x1_pcie_gt_top_pipe_mode.v"/>
          <Attr Name="ImportTime" Val="1428891949"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/functional/board_common.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/functional/board_common.vh"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_cfg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_cfg.v"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_expect_tasks.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_expect_tasks.vh"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_com.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_com.v"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_pl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_pl.v"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_rx.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_rx.v"/>
          <Attr Name="ImportTime" Val="1428891947"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/tests/sample_tests1.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/tests/sample_tests1.vh"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/tests/tests.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/tests/tests.vh"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_tx.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pci_exp_usrapp_tx.v"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/functional/sys_clk_gen.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/functional/sys_clk_gen.v"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pcie_axi_trn_bridge.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pcie_axi_trn_bridge.v"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/pcie_2_1_rport_7x.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/pcie_2_1_rport_7x.v"/>
          <Attr Name="ImportTime" Val="1428891949"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/functional/sys_clk_gen_ds.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/functional/sys_clk_gen_ds.v"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/dsport/xilinx_pcie_2_1_rport_7x.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/dsport/xilinx_pcie_2_1_rport_7x.v"/>
          <Attr Name="ImportTime" Val="1428891949"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/functional/pipe_interconnect.v">
        <FileInfo SFType="VHeader">
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/functional/pipe_interconnect.v"/>
          <Attr Name="ImportTime" Val="1428891949"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/A7_gen1x1_pcie/simulation/functional/board.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../A7_gen1x1_pcie/simulation/functional/board.v"/>
          <Attr Name="ImportTime" Val="1428891948"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="board"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="QuestaSim/ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a200tfbg676-2" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a200tfbg676-2" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
