<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="30">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/line_buffer_ram.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/line_buffer_ram.vhd"/>
        <Attr Name="ImportTime" Val="1259113932"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/vsync_gen.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/vsync_gen.vhd"/>
        <Attr Name="ImportTime" Val="1384031324"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/SVGA_lib.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/SVGA_lib.vhd"/>
        <Attr Name="ImportTime" Val="1259113470"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/SVGA_interface.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/SVGA_interface.vhd"/>
        <Attr Name="ImportTime" Val="1384054220"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/line_buffer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/line_buffer.vhd"/>
        <Attr Name="ImportTime" Val="1384219492"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/hsync_gen.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/hsync_gen.vhd"/>
        <Attr Name="ImportTime" Val="1384031318"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/AXI_master.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/AXI_master.vhd"/>
        <Attr Name="ImportTime" Val="1384143214"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/SVGA_core.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/SVGA_core.vhd"/>
        <Attr Name="ImportTime" Val="1384141076"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/NPI_interface.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/svga_core_v1_00_a/svga_core_v1_00_a/hdl/vhdl/NPI_interface.vhd"/>
        <Attr Name="ImportTime" Val="1375299842"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/component.xml">
      <FileInfo SFType="IPXACT">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="SVGA_core"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
      <Option Name="IPRepoPath" Val="c:/Users/jcleong/Documents/MILESTONE_2/vga250"/>
    </Config>
  </FileSet>
</DARoots>
