---
layout: mypost
title: PCIe RAS
categories: [RAS]
---

PCIe RAS简单来讲就是PCIe的错误检测、纠正以及汇报的机制。它可以方便我们准确的定位，纠正和分析错误增强系统的健壮性和可靠性。

**PCIe错误的分类**

PCIe错误分为可校正的错误(Correctable)和不可校正的错误（Uncorrectable error）, Uncorrectable又分为致命的（Fatal）和非致命的（Nonfatal）。

![ErrorCf](ErrorCf.png)

可校正的错误 ：可校正错误可以自动地被硬件识别并被自动的校正或恢复。
致命错误：这类错误导致链路和硬件异常只有通过系统软件进行复位操作实现恢复。
非致命错误：这类错误可能会导致特定的传输变得不可靠，但是链路和硬件的其他功能不受影响。设备驱动软件提供恢复机制，并不会影响到链路和其他设备的运行。

**PCIe错误范围**

PCIe总线是分层实现的，它包含多个层次，从上到下分别是应用层，事务层, 数据链路层，物理层。其中应用层并不是PCIe Spec所规定的内容，另外三层都是PCIe Spec明确规范的。按照层来划分，每个层都有相应的错误。

![Scope](Scope.png)

事务层错误主要有：ERCR校检失败，异常的TLP，返回包超时，流量控制协议异常，不支持的请求，数据损坏，Completer Abort，不对应的返回包，接收端溢出。
数据链路层错误主要有：LCRC校检失败，序列号，DLLP中的16-bit CRC校检失败，链路层协议错误。
物理层错误主要有：8b/10b编解码异常，Framing异常，Elastic Buffer错误，起始字符失锁。
不同层的错误对应的错误种类如下表所示：

![DfClassfc](DfClassfc.png)

**PCIe错误的汇报**

PCIe总线有三种错误报告方式：

1. 通过Completion中的状态位向Requestor返回错误信息。事务错误主要包括不支持的请求（Unsupported Request）、Completer Abort、非预期的Completion和Completion超时。该错误类型主要通过返回的Completion TLP包头中的Compl. Status通知请求者。

    ![CmplSts](CmplSts.png)

2. Poisoned Packet也被称为错误传递（Error Forwarding），指的是在已知TLP Data Payload被破坏
    （Corrupted）的情况下，该TLP仍然被发送至其他的PCIe设备。此时，该TLP包头的EP位（Error Poisoned）被置位为1，表明该TLP已经被破坏。

![EP](EP.png)

3. Error Message（错误消息），用于向主机端报告错误信息。

![ErrMsg](ErrMsg.png)    

**PCIe错误处理机制**

1. 基本的错误处理机制。
    1. 兼容PCI总线寄存器的错误处理机制。PCI的错误处理机制是通过SERR#和PERR#信号实现的，其中PERR#主要对应的是普通数据奇偶校检错误（Parity Error），而SERR#主要指的是系统错误。PCIe为了兼容PCI的PERR# SERR#, PCIe会自动将CA、UR和Poisoned TLP转换为对应的错误信息将它的错误映射到了原来的PCI的配置空间寄存器上。寄存器描述如下图所示：

    ![Cmd](Cmd.png)  

    ![Sts](Sts.png)  
    
    2. 基于PCIe新增的寄存器的错误处理机制。PCIe通过Capability结构提供了一些新增加的寄存器，PCIe 的错误类型可以通过设备控制寄存器去enable/disable。出错之后可以通过设备状态寄存器查询出错原因。

    ![PCIeCap](PCIeCap.png)  

    ![DevCtl](DevCtl.png)  
    
    ![LnkTrainingSts](LnkTrainingSts.png)  

2. 高级错误报告机制（Advanced Error Reporting ）
    该功能是可选的。高级错误报告机制使用了一组专用的配置寄存器。借助AER可以获得更多的错误信息，有助于软件定位错误源和分析错误原因。在已有的PCIe错误报告机制的基础上，它提供下述的特性：
    1. 在登记实际发生的错误类型时，有更好的粒度
    2. 区分Uncorrectable error的严重程度
    3. 支持登记包头中的错误
    4. 为Root通过中断报告接收到的错误消息提供了标准化的控制机制
    5. 可以定位错误源在PCIe体系结构中的位置
    6. 能够独立地屏蔽错误类型

    ![AerCap](AerCap.png)  
    
    ECRC需要AER的支持，可以通过AER的控制寄存器enable。
        
    ![AerCapCtrl](AerCapCtrl.png)  

    First Error Pointer 是由硬件更新，我们可以通过该指针在Error Status寄存器中方便的找到对应的错误。
    
    AER包含高级可纠正错误处理以及高级不可纠正错误处理两个部分。可纠正和不可纠正分别有一组Status 和Mask寄存器用于读取状态和控制使能。只要当相关错误发生后，不管有没有被使能，硬件会自动地将Status寄存器对应bit置1。

    ![AerCorrectErrStsReg](AerCorrectErrStsReg.png)  

    ![AerCorrectErrMskReg](AerCorrectErrMskReg.png)  
    
    ![AdvUncErrStsReg](AdvUncErrStsReg.png)  

    ![AdvUncErrMskReg](AdvUncErrMskReg.png)  
    
    另外软件可以通过高级不可修正错误严重度寄存器（Advanced Uncorrectable Error Severity Register）来修改不可校正错误是否被作为致命的（Fatal）错误处理。

    ![AdvUncErrSevReg](AdvUncErrSevReg.png)  

    AER结构中定义了一个4DW的Header Log Register，用于缓存收到的不可修正错误的TLP的包头方便进一步的分析，它支持如下的错误类型：

    ![HeaderLog](HeaderLog.png)  

    在PCIe总线中，所有的设备发生错误后都会讲错误报给给RC，RC收到错误消息以后根据设定选择是否以及如何向系统报告错误。软件可以通过设置根命令寄存器来使能或者禁止相关的错误是否被报告给系统。

    ![AdvRtErrCmdReg](AdvRtErrCmdReg.png)

    这些错误消息会反应在根错误状态寄存器中。

    ![RtErrStsReg](RtErrStsReg.png)
    
    另外高级错误源ID寄存器中记录了产生错误的设备的BDF信息，通过该信息我们可以准确的定位到具体的设备。
        
    ![AdvSrcIdReg](AdvSrcIdReg.png)       

    PCIe错误处理的流程如下图所示：
        
    ![FlowOv](FlowOv.png)    

    ![FlowDt](FlowDt.png)    

    下图是软件处理AER错误的一个例子，如图所示，RC是0:28:0，它被配置成当收到Correct/Uncorrect 错误消息时会生成中断通知系统。假设这时我们收到了一个中断，这时错误处理程序被调用。

    1. MSI/MSIX中断，每个设备是惟一的，所以错误处理程序知道这时从RC 0:28:0产生的中断。

    2. 错误处理程序读取0:28:0 AER结构中根错误状态寄存器获得错误的类型，读到的是0800_007Ch，它表示收到了ERR_FATAL 和 ERR_NONFATAL的错误，而且第一个收到的error是
        ERR_FATAL。

    3. 读取Source ID寄存器得到0500_0000h,这表示第一个产生ERR_FATAL错误消息的是BDF 5:0:0。
    
    4. 读取BDF 5:0:0 Uncorrectable Error Status得到0004_1000h表示该设备至少收到了一个Malformed TLP和一个Poisoned TLP。
    
    5. 读取BDF 5:0:0的Advanced Error Capability and Control 寄存器的First Error Pointer栏位得到12h表示第一个收到的错误是Malformed TLP (bit 18d)读取Header 
        Log寄存器

    ![ErrInvEgSys](ErrInvEgSys.png)    

参考：

《PCI Express Technology》

《PCI Express 体系结构导读》

PCIe扫盲——高级错误报告AER: http://blog.chinaaet.com/justlxy/p/5100057839

PCIe error logging and handling on a typical SoC: https://www.design-reuse.com/articles/38374/pcie-error-logging-and-handling-on-a-typical-soc.html