ゲートに電圧を加えないVGE  = 0またはしきい値電圧VTより低い状況では、ソース・ドレーン間にはチャンネルとなる反転層が存在しない。両者は空乏層で分離されている。したがって、ドレーン電圧を加えても電流は流れず遮断状態である。
(b) 線形領域 VGE > VT
ゲートに正の電圧を加え、その値がしきい値電圧VTを超えると、第5図のように基板上にn形の反転層が生じチャンネルを形成する。
その結果、ドレーンに正の電圧を加えると、ソースからドレーンに電子流が生じドレーン電流が流れる。チャンネル抵抗分によって電圧降下が生じ、ドレーン側ほどゲートとチャンネル間の電圧差が減少するので反転層の厚さが薄くなる。ゲート電圧を高くするとチャンネルの厚みが増えて抵抗分が小さくなり、ドレーン電流が流れやすくなる。ドレーン電圧に比例してドレーン電流が増加する線形特性を示す。
(c) 飽和領域 VGE > VT、  VDE sat > VP
ドレーン電流による電圧降下が十分に大きくなり、ドレーンに近い点でゲート・チャンネル間の電位差がしきい値電圧VTに達すると、その時点でチャンネルが消失し、第6図のようにピンチオフ点ができる。
いったんこの状態になると、それ以上ドレーン電圧を上げても、ピンチオフ点はわずかにソース側に動くだけで、ドレーン電流はそれ以上ほとんど増加せず定電流の飽和状態になる。
(d) 降伏領域 VDS > BV
ドレーンと基板の接合は逆バイアスされているので、ドレーン電圧を上げていくと遂にブレークダウンを起こす。しかし、バイポーラトランジスタの場合と異なり二次降伏による急激な耐圧劣化現象はない。
(3) 相互コンダクタンス(gm)
バイポーラトランジスタのβに相当するものが、MOSFETでは相互コンダクタンスgmである。ゲート電圧の変化に対するドレン電流の変化分ΔID / ΔVGEで定義される。
gmは第2図に示すチャンネル幅(W)とチャンネル長(L)の比(W/L)の関数であり、この値が大きいほど大きな相互コンダクタンスになる。MOSFETを設計するうえで重要な値の一つである。
(4) CMOSディジタル回路
CMOSディジタル回路はpチャンネル形とnチャンネル形の相補形(Complementary)MOSFETの組み合わせを基本構成としている。第7図にCMOSによるインバータ回路と動作を示す。
CMOSインバータは抵抗やダイオードを含まず簡単な構成である。その動作は第7図(b)に示すようにQ1及びQ2のMOSFETを二つのスイッチにたとえて、それらのオン、オフで説明される。すなわち、入力 A = H のときはp-MOS Q1がオフでn- MOS Q2がオンとなり、出力 X = L となる。一方、入力 A = L のときは、Q1がオンで、Q2がオフとなり、出力 X = H となる。
このようにCMOSディジタル回路は入力電圧で動作し、スイッチングしないときの電流はほとんど流れない。消費電力が非常に少なく、大規模集積回路に適した回路である。
(5) 電力用MOSFET
電力用としては速度、利得、可制御電力などの点で優れているnチャンネルエンハンスメント形が多く用いられている。
電力用MOSFETでは定格電圧を大きくすることが要求される。このためにピンチオフ点とドレーン電極との間に存在するドレーンドリフト領域を大きくする必要がある。こうして開発された構造が第8図に示す垂直ドレーン形MOSFETであり、DMOSFET(Double Diffused MOSFET)と呼ばれている。
トランジスタの構造と基本特性(2)=バイポーラトランジスタ= | 音声付き電気技術解説講座 | 公益社団法人 日本電気技術者協会
