# 3. IMX6ULL时钟系统设置
## 1. IMX6ULL时钟系统分析
1. IMX6ULL一般有两个晶振，一个32.768kHz，专门用于RTC，一个是24MHz，用于ARM内核及其外设等等。
2. PLL可以认为是通过对24MHz晶振进行分频获取得到各个时钟源，同时还可以根据对这些是时钟源进行选择、分频、倍频，从而可以获得各种各样的时钟频率。
3. 各个时钟源和外设时钟之间的关系，如何配置，请见参考手册`18.3 CCM Clock Tree`。
4. 在时钟的最初初始化中，通过观察时钟树，哪些时钟被调用得多则配置那些时钟，至于其他时钟，则是在需要使用的时候才对它进行初始化。

## 2. IMX6ULL时钟系统配置
1. 系统主频的配置
   1. 要设置ARM内核主频为528MHz，设置CACRR寄存器的ARM_PODF位为2分频，然后设置PLL1=1056MHz即可。CACRR的bit3~0为ARM_PODF位，可设置0~7，分别对应1~8分频。应该设置CACRR寄存器的ARM_PODF=1。
   2. 置PLL1=1056MHz。PLL1=pll1_sw_clk。pll1_sw_clk有两路可以选择，分别为pll1_main_clk，和step_clk，通过CCSR寄存器的pll1_sw_clk_sel位(bit2)来选择。为0的时候选择pll1_main_clk，为1的时候选额step_clk。
   3. 在修改PLL1的时候，也就是设置系统时钟的时候需要给6ULL一个临时的时钟，也就是step_clk。在修改PLL1的时候需要将pll1_sw_clk切换到step_clk上。
   4. 设置step_clk。Step_clk也有两路来源，由CCSR的step_sel位(bit8)来设置，为0的时候设置step_clk为osc=24MHz。为1的时候不重要，不用。
   5. 时钟切换成功以后就可以修改PLL1的值。
   6. 通过CCM_ANALOG_PLL_ARM寄存器的DIV_SELECT位(bit6~0)来设置PLL1的频率，公式位：`Output = fref*DIV_SEL/2  1056=24*DIV_SEL/2=>DIEV_SEL=88`,设置CCM_ANALOG_PLL_ARM寄存器的DIV_SELECT位=88即可。PLL1=1056MHz;还要设置CCM_ANALOG_PLL_ARM寄存器的ENABLE位(bit13)为1，也就是使能输出。
   7. 在切换回PLL1之前，设置置CACRR寄存器的ARM_PODF=1！！切记。

2. 各个PLL时钟的设置
   > 配置PLL2和PLL3。PLL2固定为528MHz，PLL3固定为480MHz。
   1. 初始化PLL2_PFD0~PFD3。寄存器CCM_ANALOG_PFD_528用于设置4路PFD的时钟。比如PFD0= 528*18/PFD0_FRAC。设置PFD0_FRAC位即可。比如PLL2_PFD0=352M=528*18/PFD0_FRAC，因此FPD0_FRAC=27。
   2. 初始化PLL3_PFD0~PFD3。

3. 其他外设时钟源配置
   > 主要是AHB_CLK_ROOT、PERCLK_CLK_ROOT以及IPG_CLK_ROOT。因为PERCLK_CLK_ROOT和IPG_CLK_ROOT要用到AHB_CLK_ROOT，所以我们要初始化AHB_CLK_ROOT。
   1. AHB_CLK_ROOT的初始化：AHB_CLK_ROOT=132MHz。设置CBCMR寄存器的PRE_PERIPH_CLK_SEL位，设置CBCDR寄存器的PERIPH_CLK_SEL位0。设置CBCDR寄存器的AHB_PODF位为2，也就是3分频，因此396/3=132MHz。
   2. IPG_CLK_ROOT初始化；设置CBCDR寄存器IPG_PODF=1，也就是2分频。
   3. PERCLK_CLK_ROOT初始化：设置CSCMR1寄存器的PERCLK_CLK_SEL位为0，表示PERCLK的时钟源为IPG。

4. 备注：
   1. 时钟系统配置过程中都是结合参考手册中的是时钟树结构，在根据时钟树里面的寄存器设置，即可以完成对应的时钟初始化。
