Timing Analyzer report for Serial_BUS
Wed Dec 10 11:00:00 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Serial_BUS                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   2.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.12 MHz ; 222.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.502 ; -1021.376          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.328 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -662.969                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.502 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; -0.379     ; 4.121      ;
; -3.425 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|state.RDATA            ; clk          ; clk         ; 1.000        ; -0.064     ; 4.359      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.383 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.301      ;
; -3.348 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; 0.368      ; 4.714      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.335 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.821      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.328 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.512     ; 3.814      ;
; -3.319 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; 0.366      ; 4.683      ;
; -3.314 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.244      ;
; -3.313 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.243      ;
; -3.313 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.243      ;
; -3.290 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; 0.363      ; 4.651      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.284 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.202      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.276 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.272 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; -0.069     ; 4.201      ;
; -3.259 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[1]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.182      ;
; -3.245 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|state.RDATA            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.170      ;
; -3.238 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave1|slave_interface:u_if|state.RDATA            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.163      ;
; -3.230 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|state.RDATA            ; clk          ; clk         ; 1.000        ; -0.062     ; 4.166      ;
; -3.217 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; -0.100     ; 4.115      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.216 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.133      ;
; -3.212 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.130      ;
; -3.211 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.129      ;
; -3.210 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.128      ;
; -3.209 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.127      ;
; -3.208 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.126      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.207 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.186 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; -0.501     ; 3.683      ;
; -3.174 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[1]               ; clk          ; clk         ; 1.000        ; -0.379     ; 3.793      ;
; -3.167 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; 0.359      ; 4.524      ;
; -3.161 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave1|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; 0.359      ; 4.518      ;
; -3.153 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; 0.370      ; 4.521      ;
; -3.151 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|state.RDATA                ; clk          ; clk         ; 1.000        ; -0.083     ; 4.066      ;
; -3.143 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|state.RDATA                ; clk          ; clk         ; 1.000        ; -0.083     ; 4.058      ;
; -3.141 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.071      ;
; -3.140 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[3]               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.070      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.140 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]             ; clk          ; clk         ; 1.000        ; -0.515     ; 3.623      ;
; -3.137 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[5]                ; clk          ; clk         ; 1.000        ; 0.367      ; 4.502      ;
; -3.136 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[4]                ; clk          ; clk         ; 1.000        ; 0.367      ; 4.501      ;
; -3.136 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[6]                ; clk          ; clk         ; 1.000        ; 0.367      ; 4.501      ;
; -3.135 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.058      ;
; -3.134 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.057      ;
; -3.134 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.057      ;
; -3.132 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.055      ;
; -3.132 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave1|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; 0.357      ; 4.487      ;
; -3.131 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.054      ;
; -3.131 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.054      ;
; -3.129 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; 0.354      ; 4.481      ;
; -3.127 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; 0.357      ; 4.482      ;
; -3.124 ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM2                                                               ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM1 ; clk          ; clk         ; 1.000        ; -0.079     ; 4.043      ;
; -3.124 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; 0.368      ; 4.490      ;
; -3.114 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; 0.327      ; 4.439      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.114 ; slave:slave1|slave_interface:u_if|counter[2]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.328 ; slave:slave3|slave_interface:u_if|mem_wdata[3] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.458      ; 1.008      ;
; 0.360 ; slave:slave1|slave_interface:u_if|mem_addr[0]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.025      ;
; 0.375 ; slave:slave3|slave_interface:u_if|wdata[2]     ; slave:slave3|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.514      ; 1.075      ;
; 0.380 ; slave:slave1|slave_interface:u_if|mem_addr[8]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.045      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_wdata[4] ; slave:slave2|slave_interface:u_if|mem_wdata[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|wdata[4]     ; slave:slave2|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|wdata[7]     ; slave:slave2|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_wdata[5] ; slave:slave2|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|wdata[5]     ; slave:slave2|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_wdata[6] ; slave:slave2|slave_interface:u_if|mem_wdata[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|wdata[1]     ; slave:slave2|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_wdata[2] ; slave:slave2|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_wdata[0] ; slave:slave2|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_addr[1]  ; slave:slave2|slave_interface:u_if|mem_addr[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|addr[1]      ; slave:slave2|slave_interface:u_if|addr[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_addr[2]  ; slave:slave2|slave_interface:u_if|mem_addr[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|addr[2]      ; slave:slave2|slave_interface:u_if|addr[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_addr[4]  ; slave:slave2|slave_interface:u_if|mem_addr[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_addr[9]  ; slave:slave2|slave_interface:u_if|mem_addr[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|addr[9]      ; slave:slave2|slave_interface:u_if|addr[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|mem_addr[10] ; slave:slave2|slave_interface:u_if|mem_addr[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|addr[10]     ; slave:slave2|slave_interface:u_if|addr[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave2|slave_interface:u_if|wdata[3]     ; slave:slave2|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|rdata[5]     ; slave:slave1|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|rdata[6]     ; slave:slave1|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|rdata[3]     ; slave:slave1|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|rdata[0]     ; slave:slave1|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|wdata[3]     ; slave:slave1|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|state.WDATA  ; slave:slave1|slave_interface:u_if|state.WDATA                                                                          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|state.ADDR   ; slave:slave1|slave_interface:u_if|state.ADDR                                                                           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[3]     ; slave:slave3|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[0]     ; slave:slave3|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|wdata[3]     ; slave:slave3|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_wdata[7] ; slave:slave2|slave_interface:u_if|mem_wdata[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|rdata[3]     ; slave:slave2|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_wdata[1] ; slave:slave2|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|wdata[2]     ; slave:slave2|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|rdata[0]     ; slave:slave2|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|wdata[0]     ; slave:slave2|slave_interface:u_if|wdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_addr[0]  ; slave:slave2|slave_interface:u_if|mem_addr[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|addr[0]      ; slave:slave2|slave_interface:u_if|addr[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|addr[4]      ; slave:slave2|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_addr[5]  ; slave:slave2|slave_interface:u_if|mem_addr[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|addr[5]      ; slave:slave2|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_addr[6]  ; slave:slave2|slave_interface:u_if|mem_addr[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|addr[6]      ; slave:slave2|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_addr[8]  ; slave:slave2|slave_interface:u_if|mem_addr[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|addr[8]      ; slave:slave2|slave_interface:u_if|addr[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_wdata[3] ; slave:slave2|slave_interface:u_if|mem_wdata[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[7]     ; slave:slave1|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[5] ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[5]     ; slave:slave1|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[6]     ; slave:slave1|slave_interface:u_if|wdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[4]     ; slave:slave1|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[4]     ; slave:slave1|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[7]     ; slave:slave1|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[2]     ; slave:slave1|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[1]     ; slave:slave1|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[1]     ; slave:slave1|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[2]     ; slave:slave1|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|addr[4]      ; slave:slave1|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|addr[5]      ; slave:slave1|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|addr[6]      ; slave:slave1|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|state.ADDR   ; slave:slave3|slave_interface:u_if|state.ADDR                                                                           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|state.WDATA  ; slave:slave3|slave_interface:u_if|state.WDATA                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[7]         ; master_interface:master1_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|mrdata[7]        ; master_interface:master2_inst|mrdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[7]         ; master_interface:master2_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[6]         ; master_interface:master1_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[6]         ; master_interface:master2_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[5]         ; master_interface:master2_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[5]         ; master_interface:master1_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[4]         ; master_interface:master1_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[4]         ; master_interface:master2_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[3]         ; master_interface:master2_inst|rdata[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[2]         ; master_interface:master2_inst|rdata[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[1]         ; master_interface:master1_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[1]         ; master_interface:master2_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master1_inst|rdata[0]         ; master_interface:master1_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; master_interface:master2_inst|rdata[0]         ; master_interface:master2_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|rdata[7]     ; slave:slave3|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|rdata[5]     ; slave:slave3|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|rdata[6]     ; slave:slave3|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_wdata[5] ; slave:slave3|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|wdata[5]     ; slave:slave3|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_wdata[6] ; slave:slave3|slave_interface:u_if|mem_wdata[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|rdata[4]     ; slave:slave3|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|wdata[4]     ; slave:slave3|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|wdata[7]     ; slave:slave3|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_wdata[0] ; slave:slave3|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|wdata[0]     ; slave:slave3|slave_interface:u_if|wdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_wdata[1] ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|wdata[1]     ; slave:slave3|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[0]  ; slave:slave3|slave_interface:u_if|mem_addr[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[1]  ; slave:slave3|slave_interface:u_if|mem_addr[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[2]  ; slave:slave3|slave_interface:u_if|mem_addr[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[3]  ; slave:slave3|slave_interface:u_if|mem_addr[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[4]  ; slave:slave3|slave_interface:u_if|mem_addr[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|addr[4]      ; slave:slave3|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[5]  ; slave:slave3|slave_interface:u_if|mem_addr[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 246.12 MHz ; 246.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.063 ; -895.000          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -660.857                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.063 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|state.RDATA ; clk          ; clk         ; 1.000        ; -0.056     ; 4.006      ;
; -3.050 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[2]    ; clk          ; clk         ; 1.000        ; -0.336     ; 3.713      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.031 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.959      ;
; -3.003 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[4]    ; clk          ; clk         ; 1.000        ; 0.342      ; 4.344      ;
; -2.997 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[0]    ; clk          ; clk         ; 1.000        ; -0.060     ; 3.936      ;
; -2.960 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[2]    ; clk          ; clk         ; 1.000        ; 0.341      ; 4.300      ;
; -2.956 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[1]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.896      ;
; -2.955 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[5]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.895      ;
; -2.953 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[7]    ; clk          ; clk         ; 1.000        ; -0.059     ; 3.893      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.936 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[0]    ; clk          ; clk         ; 1.000        ; 0.338      ; 4.273      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.931 ; master_interface:master2_inst|counter[3]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.460      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.930 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.922 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|state.RDATA ; clk          ; clk         ; 1.000        ; -0.066     ; 3.855      ;
; -2.915 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[1]       ; clk          ; clk         ; 1.000        ; -0.066     ; 3.848      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.911 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.470     ; 3.440      ;
; -2.895 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[0]    ; clk          ; clk         ; 1.000        ; -0.090     ; 3.804      ;
; -2.891 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|state.RDATA ; clk          ; clk         ; 1.000        ; -0.054     ; 3.836      ;
; -2.875 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[2]       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.804      ;
; -2.873 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[5]       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.802      ;
; -2.872 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[4]       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.801      ;
; -2.872 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[0]       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.801      ;
; -2.870 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[3]       ; clk          ; clk         ; 1.000        ; -0.070     ; 3.799      ;
; -2.862 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[4]    ; clk          ; clk         ; 1.000        ; 0.332      ; 4.193      ;
; -2.854 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave1|slave_interface:u_if|state.RDATA ; clk          ; clk         ; 1.000        ; -0.066     ; 3.787      ;
; -2.851 ; master_interface:master2_inst|counter[5]                                                                               ; master_interface:master2_inst|state.RDATA     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.848 ; slave:slave1|slave_interface:u_if|counter[5]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.775      ;
; -2.844 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|state.RDATA     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.770      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.841 ; slave:slave1|slave_interface:u_if|counter[6]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.833 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[2]    ; clk          ; clk         ; 1.000        ; -0.458     ; 3.374      ;
; -2.831 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[4]    ; clk          ; clk         ; 1.000        ; 0.344      ; 4.174      ;
; -2.825 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[4]     ; clk          ; clk         ; 1.000        ; 0.341      ; 4.165      ;
; -2.825 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[5]     ; clk          ; clk         ; 1.000        ; 0.341      ; 4.165      ;
; -2.825 ; master_interface:master2_inst|counter[2]                                                                               ; master_interface:master2_inst|state.RDATA     ; clk          ; clk         ; 1.000        ; -0.472     ; 3.352      ;
; -2.823 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|addr[6]     ; clk          ; clk         ; 1.000        ; 0.341      ; 4.163      ;
; -2.819 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[2]    ; clk          ; clk         ; 1.000        ; 0.331      ; 4.149      ;
; -2.807 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 4.145      ;
; -2.806 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[6]    ; clk          ; clk         ; 1.000        ; 0.339      ; 4.144      ;
; -2.804 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[7]    ; clk          ; clk         ; 1.000        ; -0.090     ; 3.713      ;
; -2.803 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[1]    ; clk          ; clk         ; 1.000        ; -0.090     ; 3.712      ;
; -2.802 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel                                                                          ; slave:slave1|slave_interface:u_if|state.RDATA ; clk          ; clk         ; 1.000        ; -0.066     ; 3.735      ;
; -2.801 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[6]    ; clk          ; clk         ; 1.000        ; 0.340      ; 4.140      ;
; -2.795 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave1|slave_interface:u_if|wdata[0]    ; clk          ; clk         ; 1.000        ; 0.328      ; 4.122      ;
; -2.794 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[1]    ; clk          ; clk         ; 1.000        ; 0.340      ; 4.133      ;
; -2.794 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave1|slave_interface:u_if|wdata[4]    ; clk          ; clk         ; 1.000        ; 0.332      ; 4.125      ;
; -2.790 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[1]    ; clk          ; clk         ; 1.000        ; -0.336     ; 3.453      ;
; -2.788 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave1|slave_interface:u_if|wdata[2]    ; clk          ; clk         ; 1.000        ; 0.343      ; 4.130      ;
; -2.784 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|mrdata[6]       ; clk          ; clk         ; 1.000        ; -0.066     ; 3.717      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[4]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[1]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[0]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[2]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[7]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[5]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.780 ; slave:slave1|slave_interface:u_if|counter[3]                                                                           ; slave:slave1|slave_interface:u_if|counter[6]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.309      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.778 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|counter[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.772 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[7]    ; clk          ; clk         ; 1.000        ; 0.340      ; 4.111      ;
; -2.765 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|rdata[2]        ; clk          ; clk         ; 1.000        ; -0.069     ; 3.695      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; slave:slave3|slave_interface:u_if|mem_wdata[3] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.411      ; 0.949      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[5]     ; slave:slave1|slave_interface:u_if|rdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[6]     ; slave:slave1|slave_interface:u_if|rdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|mem_wdata[5] ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|wdata[4]     ; slave:slave1|slave_interface:u_if|wdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[3]     ; slave:slave1|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[2]     ; slave:slave1|slave_interface:u_if|rdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[1]     ; slave:slave1|slave_interface:u_if|rdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|rdata[0]     ; slave:slave1|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[3]     ; slave:slave3|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[0]     ; slave:slave3|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[7]     ; slave:slave2|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[4]     ; slave:slave2|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[4] ; slave:slave2|slave_interface:u_if|mem_wdata[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[4]     ; slave:slave2|slave_interface:u_if|wdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[7] ; slave:slave2|slave_interface:u_if|mem_wdata[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[7]     ; slave:slave2|slave_interface:u_if|wdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[5] ; slave:slave2|slave_interface:u_if|mem_wdata[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[5]     ; slave:slave2|slave_interface:u_if|wdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[6] ; slave:slave2|slave_interface:u_if|mem_wdata[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[3]     ; slave:slave2|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[1] ; slave:slave2|slave_interface:u_if|mem_wdata[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[1]     ; slave:slave2|slave_interface:u_if|wdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[2] ; slave:slave2|slave_interface:u_if|mem_wdata[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[2]     ; slave:slave2|slave_interface:u_if|wdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[0]     ; slave:slave2|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[0] ; slave:slave2|slave_interface:u_if|mem_wdata[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[0]     ; slave:slave2|slave_interface:u_if|wdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[0]  ; slave:slave2|slave_interface:u_if|mem_addr[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[0]      ; slave:slave2|slave_interface:u_if|addr[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[1]  ; slave:slave2|slave_interface:u_if|mem_addr[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[1]      ; slave:slave2|slave_interface:u_if|addr[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[2]  ; slave:slave2|slave_interface:u_if|mem_addr[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[2]      ; slave:slave2|slave_interface:u_if|addr[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[3]  ; slave:slave2|slave_interface:u_if|mem_addr[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[3]      ; slave:slave2|slave_interface:u_if|addr[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[4]  ; slave:slave2|slave_interface:u_if|mem_addr[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[4]      ; slave:slave2|slave_interface:u_if|addr[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[5]  ; slave:slave2|slave_interface:u_if|mem_addr[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[5]      ; slave:slave2|slave_interface:u_if|addr[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[6]  ; slave:slave2|slave_interface:u_if|mem_addr[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[6]      ; slave:slave2|slave_interface:u_if|addr[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[7]      ; slave:slave2|slave_interface:u_if|addr[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[8]  ; slave:slave2|slave_interface:u_if|mem_addr[8]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[8]      ; slave:slave2|slave_interface:u_if|addr[8]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[9]  ; slave:slave2|slave_interface:u_if|mem_addr[9]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[9]      ; slave:slave2|slave_interface:u_if|addr[9]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_addr[10] ; slave:slave2|slave_interface:u_if|mem_addr[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[10]     ; slave:slave2|slave_interface:u_if|addr[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|addr[11]     ; slave:slave2|slave_interface:u_if|addr[11]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|mem_wdata[3] ; slave:slave2|slave_interface:u_if|mem_wdata[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|wdata[3]     ; slave:slave2|slave_interface:u_if|wdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[7]     ; slave:slave1|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[5]     ; slave:slave1|slave_interface:u_if|wdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[6]     ; slave:slave1|slave_interface:u_if|wdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[4]     ; slave:slave1|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[7]     ; slave:slave1|slave_interface:u_if|wdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[1]     ; slave:slave1|slave_interface:u_if|wdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[2]     ; slave:slave1|slave_interface:u_if|wdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|addr[4]      ; slave:slave1|slave_interface:u_if|addr[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|addr[5]      ; slave:slave1|slave_interface:u_if|addr[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|addr[6]      ; slave:slave1|slave_interface:u_if|addr[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[3]     ; slave:slave1|slave_interface:u_if|wdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|state.WDATA  ; slave:slave1|slave_interface:u_if|state.WDATA                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|state.ADDR   ; slave:slave1|slave_interface:u_if|state.ADDR                                                                          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[7]         ; master_interface:master1_inst|rdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|mrdata[7]        ; master_interface:master2_inst|mrdata[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[7]         ; master_interface:master2_inst|rdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[6]         ; master_interface:master1_inst|rdata[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[6]         ; master_interface:master2_inst|rdata[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[5]         ; master_interface:master2_inst|rdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[5]         ; master_interface:master1_inst|rdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[4]         ; master_interface:master1_inst|rdata[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[4]         ; master_interface:master2_inst|rdata[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[3]         ; master_interface:master2_inst|rdata[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[2]         ; master_interface:master2_inst|rdata[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[1]         ; master_interface:master1_inst|rdata[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[1]         ; master_interface:master2_inst|rdata[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master1_inst|rdata[0]         ; master_interface:master1_inst|rdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; master_interface:master2_inst|rdata[0]         ; master_interface:master2_inst|rdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[7]     ; slave:slave3|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[5]     ; slave:slave3|slave_interface:u_if|rdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[6]     ; slave:slave3|slave_interface:u_if|rdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_wdata[5] ; slave:slave3|slave_interface:u_if|mem_wdata[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[5]     ; slave:slave3|slave_interface:u_if|wdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_wdata[6] ; slave:slave3|slave_interface:u_if|mem_wdata[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[4]     ; slave:slave3|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[4]     ; slave:slave3|slave_interface:u_if|wdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[7]     ; slave:slave3|slave_interface:u_if|wdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_wdata[0] ; slave:slave3|slave_interface:u_if|mem_wdata[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[0]     ; slave:slave3|slave_interface:u_if|wdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[3]     ; slave:slave3|slave_interface:u_if|wdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_wdata[1] ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|wdata[1]     ; slave:slave3|slave_interface:u_if|wdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_addr[0]  ; slave:slave3|slave_interface:u_if|mem_addr[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_addr[1]  ; slave:slave3|slave_interface:u_if|mem_addr[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_addr[2]  ; slave:slave3|slave_interface:u_if|mem_addr[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_addr[3]  ; slave:slave3|slave_interface:u_if|mem_addr[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|mem_addr[4]  ; slave:slave3|slave_interface:u_if|mem_addr[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|addr[4]      ; slave:slave3|slave_interface:u_if|addr[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.282 ; -278.010          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.125 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -499.915                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                    ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.282 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.029     ; 2.240      ;
; -1.250 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.185      ; 2.422      ;
; -1.233 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; 0.183      ; 2.403      ;
; -1.196 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[1]                ; clk          ; clk         ; 1.000        ; -0.023     ; 2.160      ;
; -1.194 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[5]                ; clk          ; clk         ; 1.000        ; -0.023     ; 2.158      ;
; -1.191 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[7]                ; clk          ; clk         ; 1.000        ; -0.023     ; 2.155      ;
; -1.190 ; master_interface:master2_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.027     ; 2.150      ;
; -1.187 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[0]                ; clk          ; clk         ; 1.000        ; -0.025     ; 2.149      ;
; -1.160 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.034     ; 2.113      ;
; -1.158 ; master_interface:master2_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.187      ; 2.332      ;
; -1.143 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[0]                ; clk          ; clk         ; 1.000        ; 0.179      ; 2.309      ;
; -1.141 ; master_interface:master2_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; 0.185      ; 2.313      ;
; -1.136 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[0]                ; clk          ; clk         ; 1.000        ; -0.051     ; 2.072      ;
; -1.128 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.295      ;
; -1.122 ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM2  ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM1  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.069      ;
; -1.118 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; -0.023     ; 2.082      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[7]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[4]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[1]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[0]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[5]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; master_interface:master2_inst|counter[3]                  ; master_interface:master2_inst|counter[6]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.860      ;
; -1.117 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]   ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.034     ; 2.070      ;
; -1.116 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; -0.238     ; 1.865      ;
; -1.116 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[3]                ; clk          ; clk         ; 1.000        ; -0.023     ; 2.080      ;
; -1.113 ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM2  ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.NONE ; clk          ; clk         ; 1.000        ; -0.040     ; 2.060      ;
; -1.112 ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM2  ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM2  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.059      ;
; -1.111 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave1|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; 0.178      ; 2.276      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[7]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[4]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[1]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[0]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[5]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.109 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|counter[6]                  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.852      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[7]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[4]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[1]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[0]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[5]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|counter[6]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.098 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|addr[4]                 ; clk          ; clk         ; 1.000        ; 0.184      ; 2.269      ;
; -1.098 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|addr[5]                 ; clk          ; clk         ; 1.000        ; 0.184      ; 2.269      ;
; -1.098 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.034     ; 2.051      ;
; -1.096 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|addr[6]                 ; clk          ; clk         ; 1.000        ; 0.184      ; 2.267      ;
; -1.092 ; master_interface:master2_inst|counter[2]                  ; master_interface:master2_inst|state.RDATA                 ; clk          ; clk         ; 1.000        ; -0.247     ; 1.832      ;
; -1.085 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]   ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.252      ;
; -1.084 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master1_inst|rdata[3]                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.998      ;
; -1.083 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[7]                ; clk          ; clk         ; 1.000        ; -0.051     ; 2.019      ;
; -1.083 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[1]                ; clk          ; clk         ; 1.000        ; -0.051     ; 2.019      ;
; -1.081 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.032      ;
; -1.071 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[6]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.240      ;
; -1.068 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[2]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.014      ;
; -1.068 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]   ; slave:slave1|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; 0.178      ; 2.233      ;
; -1.067 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[5]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.013      ;
; -1.067 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.S_CONNECT ; slave:slave1|slave_interface:u_if|state.RDATA             ; clk          ; clk         ; 1.000        ; -0.034     ; 2.020      ;
; -1.066 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.233      ;
; -1.065 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[4]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.011      ;
; -1.065 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[3]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.011      ;
; -1.065 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[1]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.234      ;
; -1.064 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|mrdata[0]                   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.010      ;
; -1.064 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[7]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.233      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[7]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[4]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[1]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[0]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[5]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|counter[6]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[7]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[4]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[1]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[0]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[5]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.063 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|counter[6]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.009      ;
; -1.056 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|addr[10]                ; clk          ; clk         ; 1.000        ; 0.179      ; 2.222      ;
; -1.055 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[5]                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.986      ;
; -1.053 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|addr[1]                 ; clk          ; clk         ; 1.000        ; 0.179      ; 2.219      ;
; -1.053 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|addr[2]                 ; clk          ; clk         ; 1.000        ; 0.179      ; 2.219      ;
; -1.052 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|addr[9]                 ; clk          ; clk         ; 1.000        ; 0.179      ; 2.218      ;
; -1.051 ; master_interface:master2_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[0]                ; clk          ; clk         ; 1.000        ; 0.181      ; 2.219      ;
; -1.049 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave1|slave_interface:u_if|wdata[2]                ; clk          ; clk         ; 1.000        ; 0.178      ; 2.214      ;
; -1.046 ; master_interface:master2_inst|counter[5]                  ; master_interface:master2_inst|state.RDATA                 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.989      ;
; -1.046 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|state.RDATA                 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.989      ;
; -1.045 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[1]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.214      ;
; -1.043 ; master_interface:master2_inst|counter[1]                  ; master_interface:master2_inst|bwdata                      ; clk          ; clk         ; 1.000        ; 0.147      ; 2.177      ;
; -1.043 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[5]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.212      ;
; -1.042 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[5]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.209      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[4]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[1]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[0]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[2]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[7]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[5]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.041 ; master_interface:master1_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|counter[6]              ; clk          ; clk         ; 1.000        ; -0.012     ; 2.016      ;
; -1.040 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[7]                ; clk          ; clk         ; 1.000        ; 0.182      ; 2.209      ;
; -1.036 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[0]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.203      ;
; -1.035 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.S_CONNECT ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; 0.180      ; 2.202      ;
; -1.028 ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM1  ; serial_bus:bus_inst|arbiter:arbiter_inst|split_owner.SM1  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.975      ;
; -1.024 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|bwdata                      ; clk          ; clk         ; 1.000        ; 0.147      ; 2.158      ;
; -1.023 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|addr[0]                 ; clk          ; clk         ; 1.000        ; 0.167      ; 2.177      ;
; -1.023 ; master_interface:master1_inst|bwdata                      ; slave:slave1|slave_interface:u_if|wdata[4]                ; clk          ; clk         ; 1.000        ; -0.020     ; 1.990      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.125 ; slave:slave3|slave_interface:u_if|mem_wdata[3] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.470      ;
; 0.153 ; slave:slave1|slave_interface:u_if|mem_addr[0]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.484      ;
; 0.158 ; slave:slave3|slave_interface:u_if|wdata[2]     ; slave:slave3|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.246      ; 0.488      ;
; 0.163 ; slave:slave1|slave_interface:u_if|mem_addr[10] ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.494      ;
; 0.164 ; slave:slave1|slave_interface:u_if|mem_addr[8]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.495      ;
; 0.165 ; slave:slave1|slave_interface:u_if|mem_addr[5]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.497      ;
; 0.166 ; slave:slave1|slave_interface:u_if|mem_addr[6]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.498      ;
; 0.169 ; slave:slave1|slave_interface:u_if|mem_addr[4]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.500      ;
; 0.169 ; slave:slave1|slave_interface:u_if|mem_addr[11] ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.501      ;
; 0.172 ; slave:slave1|slave_interface:u_if|rdata[5]     ; slave:slave1|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; slave:slave1|slave_interface:u_if|rdata[6]     ; slave:slave1|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; slave:slave1|slave_interface:u_if|mem_addr[9]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.504      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[3]     ; slave:slave3|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[0]     ; slave:slave3|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|mem_wdata[7] ; slave:slave2|slave_interface:u_if|mem_wdata[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|mem_wdata[1] ; slave:slave2|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|wdata[2]     ; slave:slave2|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|wdata[0]     ; slave:slave2|slave_interface:u_if|wdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|mem_wdata[3] ; slave:slave2|slave_interface:u_if|mem_wdata[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[7]     ; slave:slave1|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[5] ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|wdata[5]     ; slave:slave1|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[4]     ; slave:slave1|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|wdata[4]     ; slave:slave1|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[3]     ; slave:slave1|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[2]     ; slave:slave1|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[1]     ; slave:slave1|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|wdata[2]     ; slave:slave1|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[0]     ; slave:slave1|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_addr[2]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.504      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[4]      ; slave:slave1|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[5]      ; slave:slave1|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[6]      ; slave:slave1|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[7]         ; master_interface:master1_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|mrdata[7]        ; master_interface:master2_inst|mrdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[7]         ; master_interface:master2_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[6]         ; master_interface:master1_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[6]         ; master_interface:master2_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[5]         ; master_interface:master2_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[5]         ; master_interface:master1_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[4]         ; master_interface:master1_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[4]         ; master_interface:master2_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[3]         ; master_interface:master2_inst|rdata[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[1]         ; master_interface:master1_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[1]         ; master_interface:master2_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master1_inst|rdata[0]         ; master_interface:master1_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|rdata[0]         ; master_interface:master2_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|wdata[5]     ; slave:slave3|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|wdata[3]     ; slave:slave3|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|mem_wdata[1] ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|addr[4]      ; slave:slave3|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|addr[5]      ; slave:slave3|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|addr[6]      ; slave:slave3|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[7]     ; slave:slave2|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[6]     ; slave:slave2|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[4]     ; slave:slave2|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_wdata[4] ; slave:slave2|slave_interface:u_if|mem_wdata[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|wdata[4]     ; slave:slave2|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|wdata[7]     ; slave:slave2|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[5]     ; slave:slave2|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_wdata[5] ; slave:slave2|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|wdata[5]     ; slave:slave2|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_wdata[6] ; slave:slave2|slave_interface:u_if|mem_wdata[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[2]     ; slave:slave2|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[3]     ; slave:slave2|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[1]     ; slave:slave2|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|wdata[1]     ; slave:slave2|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_wdata[2] ; slave:slave2|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[0]     ; slave:slave2|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_wdata[0] ; slave:slave2|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[0]  ; slave:slave2|slave_interface:u_if|mem_addr[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[0]      ; slave:slave2|slave_interface:u_if|addr[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[1]  ; slave:slave2|slave_interface:u_if|mem_addr[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[1]      ; slave:slave2|slave_interface:u_if|addr[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[2]  ; slave:slave2|slave_interface:u_if|mem_addr[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[2]      ; slave:slave2|slave_interface:u_if|addr[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[3]  ; slave:slave2|slave_interface:u_if|mem_addr[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[3]      ; slave:slave2|slave_interface:u_if|addr[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[4]  ; slave:slave2|slave_interface:u_if|mem_addr[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[4]      ; slave:slave2|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[5]  ; slave:slave2|slave_interface:u_if|mem_addr[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[5]      ; slave:slave2|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[6]  ; slave:slave2|slave_interface:u_if|mem_addr[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[6]      ; slave:slave2|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[7]      ; slave:slave2|slave_interface:u_if|addr[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[8]  ; slave:slave2|slave_interface:u_if|mem_addr[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[8]      ; slave:slave2|slave_interface:u_if|addr[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[9]  ; slave:slave2|slave_interface:u_if|mem_addr[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[9]      ; slave:slave2|slave_interface:u_if|addr[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|mem_addr[10] ; slave:slave2|slave_interface:u_if|mem_addr[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[10]     ; slave:slave2|slave_interface:u_if|addr[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|addr[11]     ; slave:slave2|slave_interface:u_if|addr[11]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|wdata[3]     ; slave:slave2|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[6]     ; slave:slave1|slave_interface:u_if|wdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[7]     ; slave:slave1|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[1]     ; slave:slave1|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|mem_addr[10] ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.506      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[3]     ; slave:slave1|slave_interface:u_if|wdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; master_interface:master2_inst|state.READ_HOLD  ; master_interface:master2_inst|state.READ_HOLD                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|state.ADDR   ; slave:slave3|slave_interface:u_if|state.ADDR                                                                           ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.502    ; 0.125 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.502    ; 0.125 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1021.376 ; 0.0   ; 0.0      ; 0.0     ; -662.969            ;
;  clk             ; -1021.376 ; 0.000 ; N/A      ; N/A     ; -662.969            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_mem_1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; master_select_sw        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode_sw                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_addr_sw[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_addr_sw[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8037     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8037     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 481   ; 481  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; device_addr_sw[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_addr_sw[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; master_select_sw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_sw              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; m_read_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; test_led[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; device_addr_sw[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_addr_sw[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; master_select_sw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_sw              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; m_read_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; test_led[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Dec 10 10:59:58 2025
Info: Command: quartus_sta Serial_BUS -c Serial_BUS
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Serial_BUS.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.502           -1021.376 clk 
Info (332146): Worst-case hold slack is 0.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.328               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -662.969 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.063            -895.000 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -660.857 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.282            -278.010 clk 
Info (332146): Worst-case hold slack is 0.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.125               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -499.915 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 552 megabytes
    Info: Processing ended: Wed Dec 10 11:00:00 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


