# Simulador de Computador RISC-V - Organiza√ß√£o de Computadores

![imagemDiagramaSimulador](./assets/diagrama-do-simulador.png)

Este reposit√≥rio cont√©m a solu√ß√£o para o projeto final da disciplina <b>Organiza√ß√£o de Computadores</b> desenvolvida durante o per√≠odo letivo de 2025 por mim(<a href="https://github.com/baronemarbles">Marcio Paiva Barone Borges</a>) e pelo <a href="https://github.com/MaiA221">Rafael do Nascimento Maia</a>. N√≥s utilizamos a linguagem C++ para desenvolver o projeto.

## üìñ Sobre o Projeto

O <a href="https://riscv.org">RISC-V</a> √© uma arquitetura
de conjunto de instru√ß√µes (ISA - Instruction Set Architecture) de padr√£o aberto, baseada nos princ√≠pios
de computadores com conjunto de instru√ß√µes reduzido (RISC - Reduced Instruction Set Computer ).
Diferente da maioria das outras arquiteturas (como x86 e ARM), o RISC-V √© um padr√£o livre e de
c√≥digo aberto, o que significa que qualquer pessoa pode us√°-lo, projetar, fabricar e vender processadores
RISC-V sem pagar taxas de licenciamento.
Deste modo, ser√° implementado simulador de um computador com as seguintes caracter√≠sticas:
(a)
(b)
(c)

## Caracter√≠sticas
<ul>
  <li> CPU que implemente a ISA RV32I</li>
  <li> Mem√≥ria RAM/VRAM</li>
  <li> Perif√©ricos de entrada e sa√≠da</li>
</ul>

### ‚öôÔ∏è Como Executar

Para executar a aplica√ß√£o localmente, siga os passos abaixo:

1. Clone este reposit√≥rio:

```bash
  git clone https://github.com/baronemarbles/simulador-de-computador-risc-v.git
  cd simulador-de-computador-risc-v

```

2. Instale o compilador <b>gcc</b> ou <b>Clang</b> para compilar o c√≥digo

<b>GCC</b>
```bash
  sudo dnf install gcc
```

<b>Clang</b>
```bash
  sudo dnf install clang
```

3. Inicie a aplica√ß√£o

```bash
  g++ main.cpp cpu.cpp bus.cpp memory.cpp instructions.cpp -o simulador
  ./simulador
```

<i>Ou</i>

```bash
  clang++ main.cpp cpu.cpp bus.cpp memory.cpp instructions.cpp -o simulador
  ./simulador
```

# Sobre o Simulador de CPU RISC-V (RV32I)

Este projeto implementa um simulador simplificado de uma CPU RISC-V 32 bits (RV32I), com suporte a:

- Conjunto b√°sico de instru√ß√µes aritm√©ticas, l√≥gicas, de desvio e de mem√≥ria;
- Mem√≥ria principal (RAM) e mem√≥ria de v√≠deo (VRAM) mapeadas em um √∫nico espa√ßo de endere√ßos;
- Barramento (`Bus`) que coordena a busca e execu√ß√£o de instru√ß√µes;
- Um programa de teste simples que escreve `"HELLO"` na VRAM.

---

## Arquitetura geral

A arquitetura simulada √© composta pelos seguintes m√≥dulos principais:

- **CPU (`cpu.h` / `cpu.cpp`)**  
  Implementa os 32 registradores de prop√≥sito geral (`x0`‚Äì`x31`), o contador de programa (`pc`) e fun√ß√µes de contexto para interrup√ß√µes. Tamb√©m encapsula o acesso √† mem√≥ria por meio de m√©todos como `read32` e `write32`. :contentReference[oaicite:0]{index=0}  

- **Memory (`memory.h` / `memory.cpp`)**  
  Modela uma RAM de 640 KB com regi√µes distintas para RAM principal, VRAM, √°rea reservada e I/O mapeado em mem√≥ria. Toda leitura/escrita da CPU passa por este m√≥dulo. :contentReference[oaicite:1]{index=1}  

- **Bus (`bus.h` / `bus.cpp`)**  
  √â o ‚Äúc√©rebro do ciclo‚Äù: a cada `clock()` ele busca a instru√ß√£o na mem√≥ria usando o `pc` da CPU, chama o decodificador de instru√ß√µes e contabiliza o n√∫mero de instru√ß√µes executadas. Tamb√©m oferece suporte a interrup√ß√µes e exibi√ß√£o da VRAM em modo ASCII. :contentReference[oaicite:2]{index=2}  

- **Instructions (`instructions.h` / `instructions.cpp`)**  
  Implementa o decodificador e a l√≥gica de execu√ß√£o das instru√ß√µes RV32I suportadas. A fun√ß√£o est√°tica `Instructions::execute` recebe a instru√ß√£o bruta (32 bits), decodifica opcode/funct3/funct7 e despacha para a fun√ß√£o correta (ADDI, LW, BEQ, JAL, etc.). :contentReference[oaicite:3]{index=3}  

- **Programa de exemplo (`main.cpp`)**  
  Carrega um pequeno programa em mem√≥ria que escreve os caracteres `HELLO` na VRAM usando instru√ß√µes RISC-V e finaliza com `EBREAK`. :contentReference[oaicite:4]{index=4}  

---

## Fluxo de execu√ß√£o

O ciclo de execu√ß√£o de instru√ß√µes segue aproximadamente este fluxo:

1. **Inicializa√ß√£o**  
   O `main` instancia a mem√≥ria, a CPU e o barramento:

   ```cpp
   Memory mem;
   CPU cpu(mem);
   Bus bus(cpu, 1, true);

Em seguida, grava um programa (array de uint32_t com opcodes RV32I) na mem√≥ria usando cpu.write32(endereco, instru√ß√£o) e zera o pc.

2. **Loop principal**
  Enquanto cpu.running for true, o main chama:
  while (cpu.running) {
      bus.clock();
  }

3. **Ciclo do barramento (Bus::clock)**

  Dentro de clock():
  * O barramento l√™ a instru√ß√£o na posi√ß√£o atual do pc:
  uint32_t instruction = cpu.read32(cpu.pc);

  * Em seguida chama o decodificador:
  Instructions::execute(cpu, instruction);

  * Incrementa o contador de instru√ß√µes executadas.
  * Opcionalmente, imprime o conte√∫do da VRAM em ASCII a cada vram_interval instru√ß√µes.

4. **Decodifica√ß√£o e execu√ß√£o de instru√ß√µes**
  A fun√ß√£o:
  void Instructions::execute(CPU& cpu, uint32_t instruction);

  faz:
  Extrai o opcode (bits [6:0]) e funct3 (bits [14:12]);
  * Usa um switch em opcode e funct3 para decidir qual grupo de instru√ß√µes executar (I-type, R-type, LOAD, STORE, BRANCH, JUMP, LUI/AUIPC, SYSTEM);
  * Chama fun√ß√µes espec√≠ficas como ADDI, LW, BEQ, JALR, etc.;
  * Cada fun√ß√£o de instru√ß√£o:
  * L√™ registradores da CPU (cpu.reg[...]);
  * Calcula o resultado ou endere√ßo efetivo;
  * L√™/escreve mem√≥ria via cpu.read* / cpu.write* quando necess√°rio;
  * Atualiza o pc (tipicamente pc += 4 ou salto relativo);
  * Garante que x0 nunca seja modificado (checando rd != 0).

5. **T√©rmino da execu√ß√£o**
  A instru√ß√£o EBREAK √© usada como ‚Äúparada‚Äù do simulador:
  void Instructions::EBREAK(CPU &cpu, uint32_t i) {
    (void)i;
    cpu.running = false;
    cpu.pc += 4;
  }
  Quando ela √© executada, cpu.running se torna false e o loop no main termina.

## Mapa de mem√≥ria
O arquivo memory.h define a organiza√ß√£o da mem√≥ria simulada:
* Tamanho total da RAM: 0xA0000 bytes (640 KB)
Regi√µes principais:
Regi√£o	        In√≠cio	    Fim	        Descri√ß√£o
RAM principal	  0x00000	    0x7FFFF	    C√≥digo e dados gerais
VRAM	          0x80000	    0x8FFFF	    Mem√≥ria de v√≠deo (texto ASCII)
Reservado	      0x90000	    0x9FBFF	    Reservado para uso futuro
I/O mapeado	    0x9FC00	    0x9FFFF	    Dispositivos de entrada/sa√≠da

A classe Memory exp√µe os m√©todos:
uint8_t  read8(uint32_t addr)   const;
uint16_t read16(uint32_t addr)  const;
uint32_t read32(uint32_t addr)  const;

void write8(uint32_t addr, uint8_t value);
void write16(uint32_t addr, uint16_t value);
void write32(uint32_t addr, uint32_t value);

* A leitura de 32 bits (read32) reconstr√≥i o valor a partir de quatro bytes sucessivos, em formato little-endian.
* A escrita de 32 bits (write32) quebra o valor em quatro bytes e os grava byte a byte.
* Leituras/escritas fora das regi√µes permitidas retornam 0 ou s√£o ignoradas, evitando acessos ilegais.

## CPU
A classe CPU cont√©m:
* Registradores de prop√≥sito geral:
  uint32_t reg[32];
* Contador de programa:
  uint32_t pc;
* Contexto para interrup√ß√µes: saved_pc e saved_reg[32]
* Flag de execu√ß√£o: bool running

Ela mant√©m uma refer√™ncia √† mem√≥ria:
* 'Memory &mem;'

E exp√µe m√©todos auxiliares de acesso a mem√≥ria:
uint8_t read8(uint32_t addr)    { return mem.read8(addr); }
uint16_t read16(uint32_t addr)  { return mem.read16(addr); }
uint32_t read32(uint32_t addr)  { return mem.read32(addr); }

void write8(uint32_t addr, uint8_t value)   { mem.write8(addr, value); }
void write16(uint32_t addr, uint16_t value) { mem.write16(addr, value); }
void write32(uint32_t addr, uint32_t value) { mem.write32(addr, value); }
Ela tamb√©m implementa fun√ß√µes de contexto para interrup√ß√µes (salvar/restaurar registradores) e um reset() que zera os registradores, pc e o contexto salvo.

## Barramento (Bus)

A classe Bus conecta a CPU √† mem√≥ria e ao decodificador de instru√ß√µes:
* clock()
    * Busca a instru√ß√£o atual com cpu.read32(cpu.pc)
    * Chama Instructions::execute(cpu, instruction)
    * Incrementa o contador instructions_executed
    * Opcionalmente chama show_vram_ascii() para debugar a VRAM
* show_vram_ascii()
  Percorre a regi√£o de VRAM e imprime caracteres ASCII (ou espa√ßos/pontos para bytes n√£o imprim√≠veis), permitindo visualizar o conte√∫do de ‚Äútela‚Äù no terminal.
* I/O mapeado
  M√©todos read() e write() fazem roteamento de endere√ßos entre RAM/VRAM e regi√£o de I/O, permitindo simular dispositivos como teclado, porta serial, etc.

## Conjunto de instru√ß√µes suportado (RV32I parcial)
O decodificador (Instructions::execute) suporta um subconjunto relevante do RV32I:

* Aritm√©ticas (inteiras)
    * ADD, ADDI, SUB, LUI, AUIPC

* Compara√ß√£o
    * SLT, SLTU, SLTI, SLTIU

* L√≥gicas
    * AND, ANDI, OR, ORI, XOR, XORI

* Shift
    * SLL, SLLI, SRL, SRLI, SRA, SRAI

* Loads / Stores
    * LW, LB, LBU, LH, LHU
    * SW, SB, SH

* Branches
    * BEQ, BNE, BLT, BGE, BLTU, BGEU

* Desvios incondicionais
    * JAL, JALR

* Sistema
    * ECALL (no momento, apenas avan√ßa o pc)
    * EBREAK (encerra a execu√ß√£o do simulador)

## Programa de exemplo: H E L L O
O main.cpp inclui um programa em c√≥digo de m√°quina que:
1. Carrega o endere√ßo base da VRAM em um registrador (lui x1, 0x00080 ‚Üí x1 = 0x00080000);
2. Escreve os caracteres 'H', 'E', 'L', 'L', 'O' em posi√ß√µes sucessivas da VRAM usando ADDI + SW;
3. Executa EBREAK para encerrar o simulador.
Ao final, o conte√∫do da VRAM √© exibido no terminal em modo texto.

## Poss√≠veis extes√µes
Algumas ideias para evolu√ß√£o do projeto:
* Suporte a mais instru√ß√µes do padr√£o RV32I ou extens√µes (M, C, etc.);
* Implementa√ß√£o completa de I/O mapeado (teclado, temporizador, porta serial);
* Suporte a interrup√ß√µes com retorno (mret) e registradores de status;
* Carregamento de programas a partir de arquivos bin√°rios ou ELF;
* Interface gr√°fica simples para visualizar a VRAM como ‚Äútela‚Äù de v√≠deo.

## Licen√ßa
Este projeto est√° sob a licen√ßa MIT. Consulte o arquivo [LICENSE](./LICENSE) para obter mais detalhes.

Este arquivo README.md foi inicado com o template do README.md da Fernanda Kipper em seu reposit√≥rio do [desafio da SmartFit](https://github.com/Fernanda-Kipper/smartfit-frontend-challenge/tree/main?tab=MIT-1-ov-file#readme)
