# 把verilog写完，好好的理一下我现在的情况