---
{"dg-publish":true,"permalink":"/anno-1/architettura/lezioni/10-micro-architettura-e-macro-architettura/"}
---

Il livello di Micro-architettura fornisce le risorse al livello ISA e si trova ad un livello più alto di quello logico digitale, la micro-architettura svolge il compito di definire istruzioni per la gestione della CPU come istruzioni per la cache, gestione della memoria, operazioni matematiche(servendosi della ALU)
![Pasted image 20240423130057.png|300](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423130057.png)
Esistono diversi tipi di ISA su cui si collega il livello di micro architettura, noi a scopo didattico useremo un sottoinsieme della Java Virtual Machine IJVM
e un microprogramma in una ROM
il microprogramma si compone da microistruzioni con l'uso di variabili
- PC(Program Counter) contiene il riferimento della prossima microistruzione
- OPCODE è il codice identificativo del tipo di microistruzione
- ci sono anche gli operandi
### Modello di esecuzione
il modello è il Fetch-Decode-Excecute
- Fetch: carica dell'istruzione
- Decode: decodifica dell'istruzione
- Excecute: Esecuzione dell'istruzione
![Pasted image 20240423154335.png|300](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423154335.png)
## Il Data Path
dall'inglese Percorso Dati, è quella parte della CPU che gestisce input, output, registri e ALU
è composto da:
	- registri(32 bit) che si relazionano e controllano la memoria(PC, MDR, MAR, MSR)
- ci sono due bus B e C
- Gli operandi della ALU sono A e B, B prende i dati dal BUS B invece A da un registro chiamato H che prende i dati dal bus C
- dopo l'output della ALU abbiamo uno shifter che può fare le sue operazioni per modificare i dati
- ci sono due tipi di segnali di controllo uno dove la scrittura avviene sul Bus B e l'altro dove il Buc C scrive nel registro
![Pasted image 20240423160459.png|380](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423160459.png)
### I registri:
- MAR memory address register
- MDR Memory Data Register
- MBR Memory Byte Register è un registro che salva man mano l'esecuzione delle istruzioni che si trovano nella memoria centrale
- SP Stack Pointer, è un puntatore che punta all'indirizzo dello stack
- Local Variable(LV) riferimento delle Variabili locali all'interno dello stack
- Constant pool(CPP) raccolta di costanti con numeri e stringhe
- Top word on the stack(TOS)
- Op Code register(OPC):Registro temporaneo che tiene l'ultima istruzione prima di eseguire un Branch
- Holgind(H) riceve i dati dal Bus C e invia i dati all'operando A
### ALU(Aritmetic Logic Unit)
La ALU ha sei linee di controllo(modi per svolgere operazioni con operandi)
- F0 e F1 permettono di distinguere l'operazione
- ENx abilita la determinata variabile A o B
- INVA sottrae la variabile A
- INC incrementa
![Pasted image 20240423163938.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423163938.png)

## Formato delle microistruzioni
da cosa sono fatte le microistruzioni che controllano il microprocessore?
le microistruzioni hanno delle funzioni di base che permettono di facilitare il lavoro in un microprogramma:
- ADDR questa funzione ci permette di ricevere l'indirizzo della potenziale successiva istruzione
- JAM determina in base a quale criterio va selezionata la prossima istruzione
- ALU sceglie cosa far fare alla ALU
- C comunica quali registri sono sul bus C
- Mem seleziona eventuali funzioni da svolgere sulla memoria
- B comunica quali registri sono sul bus B
![Pasted image 20240423170130.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423170130.png)
## ESEMPIO DI MICROARCHITETTURA LA MIC-1
la micro architettura, oltre ad avere le cose trattate prima, ha una memoria di controllo e un decoder:
- memoria di controllo: memorizza le microistruzioni da eseguire
- decoder: decodifica partendo da un OPCODE il tipo di istruzione da eseguire
all'interno della microarchitettura mic-1 le istruzioni presenti nella memoria centrale vengono eseguite nell'ordine in cui vengono memorizzate(a meno che ci siano salti)
ogni microistruzione definisce quale microistruzione dover eseguire successivamente
la memoria di controllo ha un indirizzo program counter(MPC) e uno IR(MIR)
![Pasted image 20240423171344.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423171344.png)
## Il funzionamento del Mic-1
il Mic-1 funziona scandito da un clock ogni ciclo di clock inizia con un fronte in discesa(1 a 0)
il MIR viene caricato dalla parola indirizzata dal MPC dopo aver finito questa cosa il data path una volta iniziato il suo ciclo si prepara ad inviare attraverso il bus B e il registro H l'invio degli operandi per far eseguire il calcolo alla ALU oltre a l'invio della funzione richiesta dopo che la ALU ha fatto il suo calcolo manda sul bus C il risultato e una volta raggiunto il fronte in salita i registri vengono caricati sul fronte di salita vengono aggiornati anche i bit di stato N e Z 
![Pasted image 20240423172646.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423172646.png)
## Esempio di ISA:IJVM
#### Lo STACK



È una struttura dati utilizzata dalla IJVM è una parte della memoria dove ogni dato viene impilato e possono essere inseriti o prelevati solo sulla sua cima, è di tipo LIFO(last in first out)
ovvero l'ultimo da inserire è il primo ad uscire
può essere usato per salvare variabili locali per procedure(procedure), passaggio di parametri o tenere operandi per fare espressioni aritmetiche
con lo stack ci si possono fare due operazioni:
- Push: scrittura sulla parte sopra dello stack 
- Pop: estrazione del dato sopra lo stack(lettura)
![Pasted image 20240423173745.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423173745.png)
0. nulla
1. push j
2. push k
3. pop k
4. pop j
esempi di stack con utilizzo di SP e LV
![Pasted image 20240423175210.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423175210.png)
un esempio di utilizzo di SP e LV è per fare una operazione di pop dove abbiamo bisogno sia di uno che dell'altro per ritagliare quel pezzo
{ #347d6f}

## Memoria del IJVM
oltre allo stack la IJVM usa altre quattro aree della memoria
- CPP(constant pool) dove ci sono tutte le costanti
- Blocco delle variabili locali, dove vengono salvate le variabili dei metodi "funzioni"
- Stack degli operandi 
- Area dei metodi, dove ci sono tutte le funzioni del programma
le istruzioni della ijvm
![Pasted image 20240423182547.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423182547.png)
## IL LIVELLO DI MACROARCHITETTURA
il livello di macro architettura riguarda proprio il livello ISA, rappresenta il livello di interfaccia tra il software e l'hardware,
creazione immagine slide num 23
### LIVELLO ISA overview
Il livello ISA si compone:
L'ISA si compone da:
- il modello di memoria(come è fatta la memoria)
- i registri
- tipi di dati utilizzabili
- tutte le istruzioni
Dal livello ISA non è possibile conoscere il funzionamento della microarchitettura, infatti L'ISA definisce "cosa" fa una CPU, ma non il "come" viene fatto specificatamente a livello fisico e logico.
il livello ISA deve essere retrocompatibile ovvero deve essere in grado di far girare vecchi programmi
si divide in 2 modalità:
- modalità kernel per eseguire le istruzioni e il SO
- modalità utente per eseguire i programmi dell'utente
## I modelli di memoria
è il modo in cui viene suddivisa la gestione della memoria attraverso dei raggruppamenti a 4(32 bit) o 8(64 bit)
le parole possono esser storate in modo allineato o no
![Pasted image 20240423185414.png|550](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423185414.png)
i processori al livello ISA possono avere istruzioni e dati su livelli separati oppure in modo lineare
## I registri
- alcuni registri dei livelli sotto a quello ISA non sono leggibili superiormente(tipo TOS e MAR)
ci sono due tipi di registri al livello ISA:
- specializzati: Program Counter, Stack pointer e quelli visibili in modalità kernel(controllo della cache, della memoria, dei dispositivi di I/O e altra roba hardware)
- uso generale: sono utilizzati per memorizzare risultati temporanei delle variabili locali
c'è il registro dei flag(program status word) è un registro che si interfaccia sia in modalità utente che in modalità  kernel e sono i seguenti flag:
- N, se il risultato è negativo si asserisce
- Z, se il risultato è zero si asserisce
- V, se c'è un risultato che genera overflow si asserisce
- C, asserito quando il risultato causa un riporto sul bit significativo
- A, Asserito quando c'è un riporto oltre il terzo bit
- P, Asserito quando il risultato è pari
## Come funziona il livello ISA su un core i7
questo ISA è retrocompatibile fino al 8086 e 8088(altre versioni di processori)
nel corso di questi processori ci sono stati forti cambiamenti di bus indirizzi, di tipi di architettura e di nuove istruzioni.
Il momento più importante è avvenuto quando il bus è stato ampliato a 64 bit creando così le architetture x86-64
### Come opera un core i7?
ci sono tre modi in cui opera:
- modalità reale: si comporta come un vecchio microprocessore 8088 ma se vengono eseguite istruzioni con errori va in blocco
- modalità virtuale: permette l'esecuzione di programmi basati su 8088 in modo più protetto e controllato da un vero SO
- modalità protetta: si comporta come un vero e proprio i7(ovvero sé stesso)
la memoria è suddivisa in segmenti da 64kb
### Che registri ha in più il Core i7?
ha 4 registri a 32 bit di uso generale(quelli arm ne hanno tipo 15)
- EAX, operazioni aritmetiche
- EBX, puntatore a indirizzi di memoria
- ECX, puntatore usato per quando si svolgono dei cicli
- EDX, usato per svolgere moltiplicazioni e divisioni usando i prodotti e dividendi insieme a EAX 
tutti questi registri possono essere a 8 o a 16 bit(Extended)
ci sono altri 4 registri a 32 bit che hanno delle caratteristiche specifiche:
- ESI e EDI: vengono usati per fare operazioni e trasferimenti su stringhe
- EBP: punta la base dello stack(tipo LV)
- ESP: puntatore allo stack(TIPO SP)
Ci sono i registri segmento(tutti a 16 bit) consentono la compatibilità con i registri di segmento usati soprattutto in passato con l'8088
registro EIP ovvero PC esteso a 16 bit
EFLAGS la PSW(program status word) i bit di flag estesi a 16 bit
![Pasted image 20240423193930.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423193930.png)
## I tipi di dato
i tipi di dato sono:
- numerici
- interi
- reali con virgola mobile
- booleani true o false
non numerici tipo:
- ASCII o UNICODE
- bitmap(mappa dei bit per le immagini)
- puntatori tipo PC
i tipi di dato con segno supportano il complemento a due[[ANNO 1/LOGICA/Logica INDICE\|Logica INDICE]]
si sposta la virgola seguendo la mantissa e l'esponente
## Istruzioni
le istruzioni sono formate da codice operativo(OPCODE) e da indirizzi per gli operandi(non obbligatori)
![Pasted image 20240423194623.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423194623.png)
## Criteri progettuali dei formati di istruzioni
le istruzioni corte sono preferibili poiché:
- hai programmi con meno istruzioni, più piccoli
- memorizzi una % più elevata di istruzioni sulla cache
minimizzarle troppo può toglierne la comprensione in fase di decodifica
avere una memoria sufficiente per codificare adeguatamente tutte le istruzioni
definire il numero di bit da utilizzare nell'indirizzamento di una memoria uno spazio di indirizzamento ampio allunga l'istruzione.
## Formati delle istruzioni del Core i7
Una istruzione del Core i7 è formata da:
- 6 campi(un pezzo di memoria da riempire), di lunghezza variabile
- ci sono 2 operandi di cui uno è sempre un registro l'altro può anche essere una memoria
- MODE stabilisce la modalità di indirizzamento
- l'indirizzo di memoria dove c'è un offset che consente un corretto indirizzamento
- SIB(Scale, Index, Base) è un bit supplementare
![Pasted image 20240423200028.png](/img/user/ANNO%201/UTILITY/Pasted%20image%2020240423200028.png)
