s1(23Apr2023:10:59:23):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s2(23Apr2023:11:04:08):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s3(23Apr2023:12:23:13):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s4(23Apr2023:12:23:33):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s5(23Apr2023:13:22:38):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s6(23Apr2023:13:26:32):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s7(23Apr2023:13:33:59):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s8(23Apr2023:13:37:33):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s9(23Apr2023:13:43:00):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s10(23Apr2023:13:48:52):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s11(23Apr2023:13:49:05):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s12(23Apr2023:13:58:27):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s13(23Apr2023:13:58:49):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s14(23Apr2023:14:56:56):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s15(23Apr2023:14:57:01):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s16(23Apr2023:14:59:38):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s17(23Apr2023:15:00:17):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s18(23Apr2023:15:00:31):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s19(23Apr2023:15:07:12):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s20(23Apr2023:15:07:23):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s21(23Apr2023:15:22:39):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s22(23Apr2023:15:22:49):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s23(23Apr2023:15:30:09):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s24(23Apr2023:15:30:20):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s25(23Apr2023:15:56:37):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s26(23Apr2023:15:56:48):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s27(23Apr2023:16:07:02):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s28(23Apr2023:16:07:12):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s29(23Apr2023:16:09:29):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s30(23Apr2023:16:09:45):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s31(23Apr2023:16:09:55):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s32(23Apr2023:16:40:38):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s33(23Apr2023:16:40:50):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s34(23Apr2023:17:09:21):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s35(23Apr2023:17:09:33):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s36(23Apr2023:17:34:11):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s37(23Apr2023:17:34:23):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s38(23Apr2023:17:46:16):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s39(23Apr2023:17:46:29):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s40(23Apr2023:17:49:01):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s41(23Apr2023:17:49:12):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s42(23Apr2023:18:01:51):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s43(23Apr2023:18:02:03):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s44(23Apr2023:18:52:32):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s45(23Apr2023:18:56:29):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s46(23Apr2023:18:58:10):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s47(23Apr2023:19:00:56):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s48(23Apr2023:19:04:40):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s49(23Apr2023:19:06:45):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s50(23Apr2023:19:11:32):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s51(23Apr2023:19:11:53):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s52(23Apr2023:19:21:51):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s53(23Apr2023:19:22:04):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s54(23Apr2023:19:31:12):  irun TESTBED.v -define GATE+NCG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
s55(23Apr2023:19:31:24):  irun TESTBED.v -define GATE+CG -debug -loadpli1 debpli:novas_pli_boot -v /RAID2/COURSE/iclab/iclabta01/umc018/Verilog/umc18_neg.v 
