### Receptor de Transacciones MDIO ğŸ“¡ğŸ”„ğŸ’¾

## DescripciÃ³n del Proyecto ğŸ“

Este proyecto consiste en el diseÃ±o y la implementaciÃ³n de un receptor de transacciones MDIO (Management Data Input/Output) conforme a las especificaciones de la clÃ¡usula 22 del estÃ¡ndar IEEE 802.3. Este receptor es esencial para recibir y procesar transacciones MDIO, que son transacciones seriales de 32 bits usadas en la configuraciÃ³n y gestiÃ³n de dispositivos en redes Ethernet.

## Estructura del Proyecto ğŸ—‚ï¸

El proyecto se organiza de la siguiente manera:

```
.
â”œâ”€â”€ MDIO
â”‚   â”œâ”€â”€ controller
â”‚   â”‚   â”œâ”€â”€ controller_tb.v
â”‚   â”‚   â””â”€â”€ controller.v
â”‚   â”œâ”€â”€ Makefile
â”‚   â”œâ”€â”€ MDIO_tb.v
â”‚   â””â”€â”€ peripheral
â”‚       â”œâ”€â”€ peripheral_tb.v
â”‚       â””â”€â”€ peripheral.v
â”œâ”€â”€ Parte 2 Proyecto Final.pdf
â””â”€â”€ README.md
```

### Controlador y PerifÃ©rico MDIO âš™ï¸

#### Protocolo MDIO ğŸ”„
- Formato de transacciÃ³n serial de 32 bits.
- Estructura:

| Bit(s) | Campo             | DescripciÃ³n                                                                 |
|--------|-------------------|-----------------------------------------------------------------------------|
| 31-30  | ST (Start)        | CÃ³digo de inicio de trama (01 para Clause 22)                               |
| 29-28  | CÃ³digo de operaciÃ³n | 10: Lectura, 01: Escritura                                                  |
| 27-23  | PHY Address       | DirecciÃ³n del dispositivo PHY                                               |
| 22-18  | Reg Address       | DirecciÃ³n del registro a leer o escribir en el dispositivo PHY              |
| 17-16  | TA (Turnaround)   | Tiempo de espera para cambiar la propiedad del bus                          |
| 15-0   | Data              | Datos a escribir (en transacciones de escritura) o datos leÃ­dos (en transacciones de lectura) |

- Utiliza seÃ±ales MDC (Reloj) y MDIO (Datos).
- Las transacciones se transmiten bit a bit en cada ciclo de reloj MDC.
- En Escritura, se envÃ­an los 32 bits de la trama al dispositivo PHY.
- En Lectura, se envÃ­an los primeros 16 bits, y el PHY responde con los 16 bits restantes (datos leÃ­dos).

### Controlador ğŸ›ï¸
- Recibe:
  1. `MDC`: Reloj para el MDIO. Flanco activo en flanco creciente.
  2. `RESET`: Reinicio del controlador. Si RESET=1, funciona normalmente. Si RESET=0, vuelve a estado inicial y todas las salidas a 0.
  3. `MDIO_OUT`: Entrada serial. Debe provenir de un generador MDIO o modelar su comportamiento.
  4. `MDIO_OE`: HabilitaciÃ³n de MDIO_OUT. Debe detectar si el valor de MDIO_OUT es vÃ¡lido y habilitado.
- Genera:
  1. `MDIO_DONE`: Strobe (pulso de 1 ciclo de reloj). Indica que se completÃ³ una transacciÃ³n MDIO.
  2. `MDIO_IN`: Salida serie. Durante operaciÃ³n de lectura, envÃ­a el dato almacenado en REGADDR durante los Ãºltimos 16 ciclos.
  3. `ADDR[4:0]`: DirecciÃ³n del registro a leer/escribir.
  4. `WR_DATA[15:0]`: Datos a escribir en la posiciÃ³n de memoria indicada por ADDR cuando MDIO_DONE=1 y WR_STB=1.
  5. `RD_DATA[15:0]`: Valor leÃ­do desde la memoria, a mÃ¡s tardar 2 ciclos de MDC despuÃ©s de MDIO_DONE=1 y WR_STB=0.
  6. `WR_STB`: Indica que WR_DATA y WR_ADDR son vÃ¡lidos y deben escribirse a la memoria.

### PerifÃ©rico ğŸ–§
- Recibe:
  1. `ADDR[4:0]`: DirecciÃ³n del registro a leer/escribir.
  2. `WR_DATA[15:0]`: Datos a escribir.
  3. `RD_DATA[15:0]`: Salida de datos le

Ã­dos.
  4. `WR_STB`: Indica operaciÃ³n de escritura cuando WR_STB=1.
- Implementa memoria interna (por ejemplo, arreglo) para almacenar registros.
- Para Escritura:
  1. Recibe direcciÃ³n de registro (ADDR) y datos (WR_DATA).
  2. En WR_STB=1, escribe WR_DATA en la posiciÃ³n de memoria indicada por ADDR.
- Para Lectura:
  1. Recibe direcciÃ³n de registro (ADDR).
  2. Lee datos de la posiciÃ³n de memoria indicada por ADDR.
  3. Coloca los datos leÃ­dos en RD_DATA.

### Uso del Makefile para Probar los MÃ³dulos y el Protocolo MDIO ğŸ› ï¸

El proyecto incluye un archivo `Makefile` que facilita la compilaciÃ³n y ejecuciÃ³n de los bancos de pruebas. Para ejecutar los bancos de pruebas, sigue estos pasos:

1. Abre una terminal en el directorio raÃ­z del proyecto.
2. Ejecuta el comando `make` para compilar todos los mÃ³dulos y bancos de pruebas.
3. Para ejecutar el banco de pruebas del controlador, ejecuta el comando `make controller`.
4. Para ejecutar el banco de pruebas del perifÃ©rico, ejecuta el comando `make peripheral`.
5. Para ejecutar el banco de pruebas de MDIO, ejecuta el comando `make mdio`.

DespuÃ©s de ejecutar cada banco de pruebas, se generarÃ¡ un archivo `*.vcd` que contiene la traza de la simulaciÃ³n. Puedes abrir este archivo en un visor de formas de onda, como GTKWave, para visualizar los resultados.

### Fuentes y Software Usado ğŸ’»

- EstÃ¡ndar IEEE 802.3 (clÃ¡usula 22)
- Icarus Verilog (compilador de Verilog)
- GTKWave (visor de formas de onda)
