------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, firstTransferRemainder, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  1(DataConvert) [1, 1] --[3 x 448 x  448] => [3 x 448 x  448] *** [3] ***[ COL] ***[0, 0, 0, 200704, 802816]**** [12], [1],[12] -[0 ]---
  IN: DDR, DMA,  c4000(802816),  c4000(802816),    3(    3), 24c400(2409472),   0,        0 ||||  L2, DMA,  62000(401408),  62000(401408),    1(    1),  62000( 401408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  31543(202051),  31543(202051),    3(    3),  94080( 606336), 1c2,       3e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  2(    Conv) [2, 2] --[3 x 448 x  448] => [12 x 224 x  224] *** [3] ***[ROW_C] ***[450, 450, 450, 64656, 201602]**** [4], [1],[4] -[1 ]---
  IN:MSMC, DMA,  31543(202051),  31543(202051),    3(    3),  94080( 606336),   0,       3e ||||  L2, DMA,  20000(131072),  20000(131072),    3(    3),  60000( 393216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   c6c0( 50880),   c6a3( 50851),    c(   12),  95180( 610688),  e2,    9511e 
  WT:DDR_PERSIST, DMA_ONCE,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,        0 ||||  L2, DMA_ONCE,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    6f600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  3(    Conv) [3, 3] --[12 x 224 x  224] => [32 x 224 x  224] *** [12] ***[ROW_L] ***[452, 512, 512, 17728, 50851]**** [3], [1],[3] -[2 ]---
  IN:MSMC, DMA,   c6c0( 50880),   c6a3( 50851),    c(   12),  95180( 610688),   0,    9511e ||||  L2, DMA,   8cc0( 36032),   8cc0( 36032),    c(   12),  6de00( 450048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   c6c0( 50880),   c6a3( 50851),   20(   32), 18d880(1628288),  e2,       1e 
  WT:DDR_PERSIST, DMA,     6d(   109),     6d(   109),   20(   32),    e00(   3584),   0,      180 ||||  L2, DMA,     c0(   192),     6d(   109),   20(   32),   1800(   6144),   0,    6de00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  4(    Conv) [4, 4] --[32 x 224 x  224] => [64 x 112 x  112] *** [32] ***[ROW_L] ***[226, 226, 226, 5850, 50626]**** [9], [1],[9] -[3 ]---
  IN:MSMC, DMA,   c6c0( 50880),   c6a3( 50851),   20(   32), 18d880(1628288),   0,       1e ||||  L2, DMA,   2ec0( 11968),   2ec0( 11968),   20(   32),  67800( 423936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,   18d88e 
  WT:DDR_PERSIST, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,      f80 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,    67800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[64 x 112 x  112] => [32 x 112 x  112] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 12656]**** [4], [1],[4] -[4 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,   18d88e ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6ca80( 445056),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,        e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     5800 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6ca80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[64 x 112 x  112] => [32 x 112 x  112] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 12656]**** [4], [1],[4] -[4 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,   18d88e ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6ca80( 445056),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    6588e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     6080 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6ca80 
 STG:MSMC, DMA_ONCE,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,   7b8200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  7(    Conv) [7, 7] --[32 x 112 x  112] => [32 x 112 x  112] *** [32] ***[ROW_L] ***[0, 0, 0, 7040, 12656]**** [2], [1],[2] -[6 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    6588e ||||  L2, DMA,   3740( 14144),   3740( 14144),   20(   32),  6e800( 452608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    cb10e 
  WT:DDR_PERSIST, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     6900 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    6e800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   7b9a00 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  8(    Conv) [8, 8] --[32 x 112 x  112] => [32 x 112 x  112] *** [32] ***[ROW_L] ***[228, 256, 256, 6784, 12883]**** [2], [1],[2] -[7 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),   0,    cb10e ||||  L2, DMA,   3640( 13888),   3640( 13888),   20(   32),  6c800( 444416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    cb10e 
  WT:DDR_PERSIST, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     6d80 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,    6c800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  9( EltWise) [9, 9] --[64 x 112 x  112] => [32 x 112 x  112] *** [64] ***[ COL] ***[0, 0, 0, 12656, 12656]**** [4], [1],[4] -[6 8 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    6588e ||||  L2, DMA,   32c3( 12995),   32c3( 12995),   10(   16),  65880( 415872),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    6588e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  10(  Concat) [10, 10] --[64 x 112 x  112] => [64 x 112 x  112] *** [64] ***[ COL] ***[0, 0, 0, 12656, 12656]**** [4], [1],[4] -[9 5 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   20(   32),  65880( 415872),  72,    6588e ||||  L2, DMA,   32c3( 12995),   32c3( 12995),   20(   32),  65880( 415872),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,    cb10e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [11, 11] --[64 x 112 x  112] => [64 x 112 x  112] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 12656]**** [4], [1],[4] -[10 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,    cb10e ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6aa00( 436736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),  72,        e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,     9200 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6aa00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  12(    Conv) [12, 12] --[64 x 112 x  112] => [128 x 56 x  56] *** [64] ***[ROW_L] ***[114, 114, 114, 2712, 12770]**** [5], [1],[5] -[11 ]---
  IN:MSMC, DMA,   32c0( 12992),   3253( 12883),   40(   64),  cb080( 831616),   0,        e ||||  L2, DMA,   15c0(  5568),   15c0(  5568),   40(   64),  59000( 364544),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    cb0c6 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,     a280 ||||  L2, DMA,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    59000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[128 x 56 x  56] => [64 x 56 x  56] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 3192]**** [2], [1],[2] -[12 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    cb0c6 ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,       46 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    1c300 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [14, 14] --[128 x 56 x  56] => [64 x 56 x  56] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 3192]**** [2], [1],[2] -[12 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    cb0c6 ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    1e380 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  15(    Conv) [15, 15] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[0, 0, 0, 3192, 3192]**** [1], [1],[1] -[14 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    20400 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    33000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  16(    Conv) [16, 16] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[116, 128, 128, 3072, 3307]**** [2], [1],[2] -[15 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),   0,    6a146 ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63000( 405504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    21480 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  17( EltWise) [17, 17] --[128 x 56 x  56] => [64 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [2], [1],[2] -[14 16 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   40(   64),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  18(    Conv) [18, 18] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[0, 0, 0, 3192, 3192]**** [1], [1],[1] -[17 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    2a500 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    33000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  19(    Conv) [19, 19] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[116, 128, 128, 3072, 3307]**** [2], [1],[2] -[18 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),   0,    6a146 ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63000( 405504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    2b580 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  20( EltWise) [20, 20] --[128 x 56 x  56] => [64 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [2], [1],[2] -[17 19 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   40(   64),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [21, 21] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[0, 0, 0, 3192, 3192]**** [1], [1],[1] -[20 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    34600 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    33000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  22(    Conv) [22, 22] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[116, 128, 128, 3072, 3307]**** [2], [1],[2] -[21 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),   0,    6a146 ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63000( 405504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    6a146 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    35680 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  23( EltWise) [23, 23] --[128 x 56 x  56] => [64 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [2], [1],[2] -[20 22 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   40(   64),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  24(  Concat) [24, 24] --[128 x 56 x  56] => [128 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [2], [1],[2] -[23 13 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    350c6 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   80(  128),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    6a146 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [25, 25] --[128 x 56 x  56] => [128 x 56 x  56] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 3192]**** [2], [1],[2] -[24 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    6a146 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,       46 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    3e700 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  26(    Conv) [26, 26] --[128 x 56 x  56] => [256 x 28 x  28] *** [128] ***[ROW_L] ***[58, 58, 58, 456, 3250]**** [7], [1],[7] -[25 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),   0,       46 ||||  L2, DMA,    440(  1088),    440(  1088),   80(  128),  22880( 141440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    88162 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,    42780 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,    22880 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[26 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    88162 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    8a880 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [28, 28] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[26 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    88162 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    92900 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  29(    Conv) [29, 29] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    9a980 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    1a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  30(    Conv) [30, 30] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[60, 64, 64, 807, 871]**** [1], [1],[1] -[29 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    a61e2 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    9ea00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  31( EltWise) [31, 31] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[28 30 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    3da(   986),    3da(   986),   80(  128),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [32, 32] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[31 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    c2a80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    1a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  33(    Conv) [33, 33] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[60, 64, 64, 807, 871]**** [1], [1],[1] -[32 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    a61e2 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    c6b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  34( EltWise) [34, 34] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[31 33 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    3da(   986),    3da(   986),   80(  128),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [35, 35] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    eab80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    1a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  36(    Conv) [36, 36] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[60, 64, 64, 807, 871]**** [1], [1],[1] -[35 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    a61e2 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    a61e2 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    eec00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  37( EltWise) [37, 37] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[34 36 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    3da(   986),    3da(   986),   80(  128),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  38(  Concat) [38, 38] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[37 27 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    88162 ||||  L2, DMA,    3da(   986),    3da(   986),  100(  256),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    a61e2 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(    Conv) [39, 39] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 812]**** [2], [1],[2] -[38 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    a61e2 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54000( 344064),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   112c80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  40(    Conv) [40, 40] --[256 x 28 x  28] => [384 x 14 x  14] *** [256] ***[ROW_L] ***[30, 30, 30, 232, 842]**** [4], [24],[24] -[39 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),   0,    6a0e2 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24180( 147840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,   184170 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  180(  384),  d8180( 885120),   0,   122d80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24180 
 STG:MSMC, DMA_ONCE,    940(  2368),    901(  2305),  180(  384),  de000( 909312),   0,   596200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [41, 41] --[384 x 14 x  14] => [192 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,   184170 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    a6170 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   1faf00 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  42(    Conv) [42, 42] --[384 x 14 x  14] => [192 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,   184170 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    b51f0 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   20d000 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  43(    Conv) [43, 43] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    b51f0 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    c4270 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   21f100 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  44(    Conv) [44, 44] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[32, 64, 64, 177, 241]**** [1], [1],[1] -[43 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),   0,    c4270 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d32f0 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   228200 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  45( EltWise) [45, 45] --[384 x 14 x  14] => [192 x 14 x  14] *** [384] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[42 44 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    b51f0 ||||  L2, DMA,    14a(   330),    14a(   330),   c0(  192),  1ef00( 126720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    b51f0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  46(  Concat) [46, 46] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[45 41 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    b51f0 ||||  L2, DMA,    14a(   330),    14a(   330),  180(  384),  1ef00( 126720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    c4270 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  47(    Conv) [47, 47] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[46 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    c4270 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    a6170 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   279300 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  48(    Conv) [48, 48] --[384 x 14 x  14] => [512 x 7 x  7] *** [384] ***[ROW_L] ***[16, 16, 16, 210, 226]**** [1], [16],[16] -[47 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),   0,    a6170 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,   27c1f7 
  WT:DDR_PERSIST, DMA,    d81(  3457),    d81(  3457),  200(  512), 1b0200(1769984),   0,   29d480 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   40(   64),  37000( 225280),   0,    1e000 
 STG:MSMC, DMA_ONCE,    dc0(  3520),    d81(  3457),  200(  512), 1b8000(1802240),   0,   294200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(    Conv) [49, 49] --[512 x 7 x  7] => [256 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,   27c1f7 ||||  L2, DMA,     38(    56),     38(    56),  200(  512),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   44d680 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  50(    Pool) [50, 50] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ COL] ***[0, 0, 0, 73, 73]**** [1], [1],[1] -[49 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   0,    c41f7 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    d0277 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  51(    Pool) [51, 51] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ COL] ***[0, 0, 0, 73, 73]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   0,    d0277 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    dc2f7 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  52(    Pool) [52, 52] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ COL] ***[0, 0, 0, 73, 73]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   0,    dc2f7 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    e8377 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(  Concat) [53, 53] --[1024 x 7 x  7] => [1024 x 7 x  7] *** [1024] ***[ COL] ***[0, 0, 0, 56, 56]**** [4], [1],[4] -[49 50 51 52 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  400( 1024),  30080( 196736),   9,    f43f7 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Conv) [54, 54] --[1024 x 7 x  7] => [512 x 7 x  7] *** [1024] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [4],[4] -[53 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  400( 1024),  30080( 196736),   9,    f43f7 ||||  L2, DMA,     38(    56),     38(    56),  400( 1024),   e000(  57344),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    401(  1025),    401(  1025),  200(  512),  80200( 524800),   0,   46d780 ||||  L2, DMA,    440(  1088),    401(  1025),  100(  256),  44000( 278528),   0,     e000 
 STG:MSMC, DMA,    440(  1088),    401(  1025),  200(  512),  88000( 557056),   0,   124400 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[512 x 7 x  7] => [256 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    c41f7 ||||  L2, DMA,     38(    56),     38(    56),  200(  512),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    dc277 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   4ed980 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  56(    Conv) [56, 56] --[512 x 7 x  7] => [256 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    c41f7 ||||  L2, DMA,     38(    56),     38(    56),  200(  512),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   50da80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  57(    Conv) [57, 57] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[56 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 ||||  L2, DMA,     38(    56),     38(    56),  100(  256),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   52db80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     3800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  58(    Conv) [58, 58] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ROW_L] ***[18, 64, 64, 9, 73]**** [1], [4],[4] -[57 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   0,    c41f7 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,   17c2f7 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   53dc80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     c000 
 STG:MSMC, DMA_ONCE,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,   708200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  59(  Concat) [59, 59] --[512 x 7 x  7] => [512 x 7 x  7] *** [512] ***[ COL] ***[0, 0, 0, 56, 56]**** [2], [1],[2] -[58 55 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,   17c2f7 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    c41f7 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[512 x 7 x  7] => [512 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    c41f7 ||||  L2, DMA,     38(    56),     38(    56),  200(  512),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    dc277 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   5cdd80 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,     7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  61(    Conv) [61, 61] --[512 x 7 x  7] => [384 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  200(  512),  18080(  98432),   9,    dc277 ||||  L2, DMA,     38(    56),     38(    56),  200(  512),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  180(  384),  12080(  73856),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  180(  384),  30180( 196992),   0,   60df80 ||||  L2, DMA,    240(   576),    201(   513),  180(  384),  36000( 221184),   0,     7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  62(  Resize) [62, 62] --[384 x 7 x  7] => [384 x 14 x  14] *** [384] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[61 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  180(  384),  12080(  73856),   0,    c41f7 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    d6270 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(  Concat) [63, 63] --[768 x 14 x  14] => [768 x 14 x  14] *** [768] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[62 47 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    d6270 ||||  L2, DMA,    14a(   330),    14a(   330),  300(  768),  3de00( 253440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  300(  768),  3c080( 245888),  10,    f42f0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[768 x 14 x  14] => [192 x 14 x  14] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 210]**** [2], [1],[2] -[63 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  300(  768),  3c080( 245888),  10,    f42f0 ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c000( 245760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    a6170 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   63e100 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    3c000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  65(    Conv) [65, 65] --[768 x 14 x  14] => [192 x 14 x  14] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 210]**** [2], [1],[2] -[63 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  300(  768),  3c080( 245888),  10,    f42f0 ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c000( 245760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   662200 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    3c000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  66(    Conv) [66, 66] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[65 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    e52f0 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   686300 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  67(    Conv) [67, 67] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[32, 64, 64, 177, 241]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),   0,    e52f0 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   68f400 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  68(  Concat) [68, 68] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[67 64 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 ||||  L2, DMA,    14a(   330),    14a(   330),  180(  384),  1ef00( 126720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    e52f0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[68 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    e52f0 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    a6170 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   6e0500 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  70(    Conv) [70, 70] --[384 x 14 x  14] => [256 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[69 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    a6170 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  100(  256),  14080(  82048),  10,    a6170 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  100(  256),  18100(  98560),   0,   704680 ||||  L2, DMA,    1c0(   448),    181(   385),  100(  256),  1c000( 114688),   0,    1e000 
 STG:MSMC, DMA_ONCE,    1c0(   448),    181(   385),  100(  256),  1c000( 114688),   0,   79c200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  71(  Resize) [71, 71] --[256 x 14 x  14] => [256 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 241, 241]**** [1], [1],[1] -[70 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  100(  256),  14080(  82048),   0,    a6170 ||||  L2, DMA,    14a(   330),    14a(   330),  100(  256),  14a00(  84480),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    d6262 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(  Concat) [72, 72] --[512 x 28 x  28] => [512 x 28 x  28] *** [512] ***[ COL] ***[0, 0, 0, 812, 812]**** [4], [1],[4] -[71 39 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    d6262 ||||  L2, DMA,    3da(   986),    3da(   986),  100(  256),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  200(  512),  78080( 491648),  1e,   1122e2 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  73(    Conv) [73, 73] --[512 x 28 x  28] => [128 x 28 x  28] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 812]**** [3], [1],[3] -[72 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  200(  512),  78080( 491648),  1e,   1122e2 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58100( 360704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   71c780 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  74(    Conv) [74, 74] --[512 x 28 x  28] => [128 x 28 x  28] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 812]**** [3], [1],[3] -[72 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  200(  512),  78080( 491648),  1e,   1122e2 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58100( 360704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   72c800 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  75(    Conv) [75, 75] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[74 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   73c880 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    1a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  76(    Conv) [76, 76] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[60, 64, 64, 807, 871]**** [1], [1],[1] -[75 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    d6262 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   740900 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  77(  Concat) [77, 77] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[76 73 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 ||||  L2, DMA,    3da(   986),    3da(   986),  100(  256),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    f42e2 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 812]**** [2], [1],[2] -[77 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    f42e2 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54000( 344064),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   764980 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  79(    Conv) [79, 79] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[78 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    6a0e2 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   774a80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  80(  Resize) [80, 80] --[128 x 28 x  28] => [128 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 871, 871]**** [1], [1],[1] -[79 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    6a0e2 ||||  L2, DMA,    3da(   986),    3da(   986),   80(  128),  1ed00( 126208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    d6246 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  81(  Concat) [81, 81] --[256 x 56 x  56] => [256 x 56 x  56] *** [256] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [4], [1],[4] -[80 25 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,    d6246 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   80(  128),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),  100(  256),  d4080( 868480),  3a,   1402c6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  82(    Conv) [82, 82] --[256 x 56 x  56] => [64 x 56 x  56] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 3192]**** [5], [1],[5] -[81 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),  100(  256),  d4080( 868480),  3a,   1402c6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64900( 411904),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,       46 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   77cb00 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64900 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  83(    Conv) [83, 83] --[256 x 56 x  56] => [64 x 56 x  56] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 3192]**** [5], [1],[5] -[81 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),  100(  256),  d4080( 868480),  3a,   1402c6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64900( 411904),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    d6246 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   780b80 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64900 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[0, 0, 0, 3192, 3192]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    d6246 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    d6246 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   784c00 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    33000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  85(    Conv) [85, 85] --[64 x 56 x  56] => [64 x 56 x  56] *** [64] ***[ROW_L] ***[116, 128, 128, 3072, 3307]**** [2], [1],[2] -[84 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),   0,    d6246 ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63000( 405504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    d6246 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   785c80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  86(  Concat) [86, 86] --[128 x 56 x  56] => [128 x 56 x  56] *** [128] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [2], [1],[2] -[85 82 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   40(   64),  35080( 217216),  3a,    d6246 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   80(  128),  6ae00( 437760),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,   10b2c6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  87(    Conv) [87, 87] --[128 x 56 x  56] => [128 x 56 x  56] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 3192]**** [2], [1],[2] -[86 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,   10b2c6 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,       46 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   78ed00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  88(    Conv) [88, 88] --[128 x 56 x  56] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[58, 58, 58, 1026, 3250]**** [4], [1],[4] -[87 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),   0,       46 ||||  L2, DMA,    840(  2112),    840(  2112),   80(  128),  42880( 272512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    311(   785),   80(  128),  1a080( 106624),   0,    88100 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   792d80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    42880 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(  Concat) [89, 89] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[88 79 ]---
  IN:MSMC, DMA,    340(   832),    311(   785),   80(  128),  1a080( 106624),  1e,    88100 ||||  L2, DMA,    3da(   986),    3da(   986),  100(  256),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    d6262 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    d6262 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   7b6e00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  91(    Conv) [91, 91] --[256 x 28 x  28] => [128 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    d6262 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   7bee80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  92(    Conv) [92, 92] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[91 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   7c6f00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    1a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  93(    Conv) [93, 93] --[128 x 28 x  28] => [128 x 28 x  28] *** [128] ***[ROW_L] ***[60, 64, 64, 807, 871]**** [1], [1],[1] -[92 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),   0,    d6262 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   7caf80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  94(  Concat) [94, 94] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ COL] ***[0, 0, 0, 812, 812]**** [2], [1],[2] -[93 90 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),   80(  128),  1e080( 123008),  1e,    d6262 ||||  L2, DMA,    3da(   986),    3da(   986),  100(  256),  3da00( 252416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    f42e2 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [95, 95] --[256 x 28 x  28] => [256 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 812]**** [2], [1],[2] -[94 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    f42e2 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54000( 344064),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    6a0e2 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   7ef000 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  96(    Conv) [96, 96] --[256 x 28 x  28] => [256 x 14 x  14] *** [256] ***[ROW_L] ***[30, 30, 30, 232, 842]**** [4], [16],[16] -[95 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),   0,    6a0e2 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24180( 147840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c5(   197),  100(  256),  14080(  82048),   0,   16a200 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   7ff100 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24180 
 STG:MSMC, DMA_ONCE,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,   674200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  97(  Concat) [97, 97] --[512 x 14 x  14] => [512 x 14 x  14] *** [512] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[96 70 ]---
  IN:MSMC, DMA,    140(   320),     c5(   197),  100(  256),  14080(  82048),  10,   16a200 ||||  L2, DMA,    14a(   330),    14a(   330),  200(  512),  29400( 168960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  200(  512),  28080( 163968),  10,    d6270 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(    Conv) [98, 98] --[512 x 14 x  14] => [192 x 14 x  14] *** [512] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[97 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  200(  512),  28080( 163968),  10,    d6270 ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28000( 163840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    a6170 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   88f200 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    28000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [99, 99] --[512 x 14 x  14] => [192 x 14 x  14] *** [512] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[97 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  200(  512),  28080( 163968),  10,    d6270 ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28000( 163840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   8a7300 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    28000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  100(    Conv) [100, 100] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[99 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    e52f0 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   8bf400 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  101(    Conv) [101, 101] --[192 x 14 x  14] => [192 x 14 x  14] *** [192] ***[ROW_L] ***[32, 64, 64, 177, 241]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),   0,    e52f0 ||||  L2, DMA,    140(   320),    140(   320),   c0(  192),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   8c8500 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     f000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  102(  Concat) [102, 102] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ COL] ***[0, 0, 0, 210, 210]**** [2], [1],[2] -[101 98 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),   c0(  192),   f080(  61568),  10,    d6270 ||||  L2, DMA,    14a(   330),    14a(   330),  180(  384),  1ef00( 126720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    e52f0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[384 x 14 x  14] => [384 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[102 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    e52f0 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    a6170 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   919600 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  104(    Conv) [104, 104] --[384 x 14 x  14] => [384 x 7 x  7] *** [384] ***[ROW_L] ***[16, 16, 16, 60, 226]**** [4], [32],[32] -[103 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),   0,    a6170 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12080(  73856),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     32(    50),     32(    50),  180(  384),   4b80(  19328),   0,   220200 
  WT:DDR_PERSIST, DMA,    d81(  3457),    d81(  3457),  180(  384), 144180(1327488),   0,   93d780 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   60(   96),  52800( 337920),   0,    12080 
 STG:MSMC, DMA_ONCE,    dc0(  3520),    d81(  3457),  180(  384), 14a000(1351680),   0,   44c200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  105(  Concat) [105, 105] --[768 x 7 x  7] => [768 x 7 x  7] *** [768] ***[ COL] ***[0, 0, 0, 56, 56]**** [2], [1],[2] -[104 61 ]---
  IN:MSMC, DMA,     32(    50),     32(    50),  180(  384),   4b80(  19328),   9,   220200 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  300(  768),  24080( 147584),   9,    d6277 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [106, 106] --[768 x 7 x  7] => [256 x 7 x  7] *** [768] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  300(  768),  24080( 147584),   9,    d6277 ||||  L2, DMA,     38(    56),     38(    56),  300(  768),   a800(  43008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    c41f7 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   a81900 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,     a800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [107, 107] --[768 x 7 x  7] => [256 x 7 x  7] *** [768] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  300(  768),  24080( 147584),   9,    d6277 ||||  L2, DMA,     38(    56),     38(    56),  300(  768),   a800(  43008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    d0277 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   ab1a00 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,     a800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [108, 108] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ROW_L] ***[0, 0, 0, 56, 56]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    d0277 ||||  L2, DMA,     38(    56),     38(    56),  100(  256),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,    d0277 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   ae1b00 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     3800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  109(    Conv) [109, 109] --[256 x 7 x  7] => [256 x 7 x  7] *** [256] ***[ROW_L] ***[18, 64, 64, 9, 73]**** [1], [4],[4] -[108 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   0,    d0277 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,   1702f7 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   af1c00 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     c000 
 STG:MSMC, DMA,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,    dc280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  110(  Concat) [110, 110] --[512 x 7 x  7] => [512 x 7 x  7] *** [512] ***[ COL] ***[0, 0, 0, 56, 56]**** [2], [1],[2] -[109 106 ]---
  IN:MSMC, DMA,     c0(   192),     49(    73),  100(  256),   c080(  49280),   9,   1702f7 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     31(    49),     31(    49),  200(  512),   6280(  25216),   0,    d0200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[512 x 7 x  7] => [512 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 49, 49]**** [1], [1],[1] -[110 ]---
  IN:MSMC, DMA,     31(    49),     31(    49),  200(  512),   6280(  25216),   0,    d0200 ||||  L2, DMA,     31(    49),     31(    49),  200(  512),   6200(  25088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     31(    49),     31(    49),  200(  512),   6280(  25216),   0,    c4180 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   b81d00 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,     6200 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [112, 112] --[512 x 7 x  7] => [18 x 7 x  7] *** [512] ***[ROW_L] ***[0, 0, 0, 49, 49]**** [1], [1],[1] -[111 ]---
  IN:MSMC, DMA,     31(    49),     31(    49),  200(  512),   6280(  25216),   0,    c4180 ||||  L2, DMA,     31(    49),     31(    49),  200(  512),   6200(  25088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     31(    49),     31(    49),   12(   18),    400(   1024),   0,    c4180 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   12(   18),   2480(   9344),   0,   bc1f00 ||||  L2, DMA,    240(   576),    201(   513),   12(   18),   2880(  10368),   0,     6200 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(    Conv) [113, 115] --[128 x 56 x  56] => [18 x 56 x  56] *** [128] ***[ROW_L] ***[0, 0, 0, 1728, 3192]**** [2], [1],[2] -[87 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   80(  128),  6a080( 434304),  3a,       46 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    ceb(  3307),   12(   18),   ef00(  61184),  3a,       46 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   12(   18),    980(   2432),   0,   bc4380 ||||  L2, DMA,     c0(   192),     81(   129),   12(   18),    d80(   3456),   0,    6e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [114, 114] --[256 x 28 x  28] => [18 x 28 x  28] *** [256] ***[ROW_L] ***[0, 0, 0, 812, 812]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,    3c0(   960),    367(   871),  100(  256),  3c080( 245888),  1e,    6a0e2 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    367(   871),   12(   18),   4400(  17408),  1e,     ef62 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   12(   18),   1280(   4736),   0,   bc4d00 ||||  L2, DMA,    140(   320),    101(   257),   12(   18),   1680(   5760),   0,    34000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [115, 113] --[384 x 14 x  14] => [18 x 14 x  14] *** [384] ***[ROW_L] ***[0, 0, 0, 210, 210]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,    140(   320),     f1(   241),  180(  384),  1e080( 123008),  10,    a6170 ||||  L2, DMA,    140(   320),    140(   320),  180(  384),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f1(   241),   12(   18),   1700(   5888),  10,    13370 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   12(   18),   1b80(   7040),   0,   bc5f80 ||||  L2, DMA,    1c0(   448),    181(   385),   12(   18),   1f80(   8064),   0,    1e000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  116(DetectionOutput) [116, 116] --[18 x 56 x  56] => [1 x 2105 x  1] *** [18] ***[ COL] ***[0, 0, 0, 3192, 3192]**** [1], [1],[1] -[115 114 113 112 ]---
  IN:MSMC, DMA,    d40(  3392),    ceb(  3307),   12(   18),   ef00(  61184),  3a,       46 ||||  L2, DMA,    d5c(  3420),    d5c(  3420),   12(   18),   f080(  61568),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2140(  8512),   20e4(  8420),    1(    1),   2200(   8704),   0,    14a00 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(ODOutputReformat) [117, 117] --[1 x 2105 x  300] => [1 x 6 x  300] *** [1] ***[ COL] ***[0, 0, 0, 210500, 631500]**** [3], [1],[3] -[116 ]---
  IN:MSMC, DMA,   2140(  8512),   20e4(  8420),    1(    1),   2200(   8704),   0,    14a00 ||||  L2, DMA,  66c88(421000),  66c88(421000),    1(    1),  66d00( 421120),   0,        0 
 OUT:MSMC, CPU,   1c20(  7200),  66c88(421000),    1(    1),   1c80(   7296),   0,        0 |||| DDR, DMA,   1c20(  7200),   1c20(  7200),    1(    1),   2080(   8320),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
