0.7
2020.2
Jun 16 2023
19:55:58
C:/VHDL/TESINA/esercizio_6/esercizio_6.sim/sim_1/synth/func/xsim/CU_tb_func_synth.v,1705766503,verilog,,,,CU;M;MEM;ROM;cont_mod_n;glbl,,,,,,,,
C:/VHDL/TESINA/esercizio_6/esercizio_6.srcs/sim_1/new/CU_tb.vhd,1705766368,vhdl,,,,cu_tb,,,,,,,,
