{"patent_id": "10-2020-0006851", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0093100", "출원번호": "10-2020-0006851", "발명의 명칭": "이상치 인지 근사적 코딩을 수행하는 전자 장치 그리고 그것의 동작 방법", "출원인": "경희대학교 산학협력단", "발명자": "장익준"}}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공 신경망의 파라미터의 값에 따라 상기 파라미터가 이상치인지 여부를 판별하고 그리고 상기 파라미터가 비이상치이면 상기 파라미터의 제 1 비트를 절단하고 상기 파라미터가 상기 이상치이면 상기 파라미터의 제 2 비트를 절단함으로써 상기 파라미터를 압축하도록 구성되는 코딩 모듈; 및압축된 파라미터를 디코딩하도록 구성되는 디코딩 모듈을 포함하는 디코딩 모듈을 포함하는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 코딩 모듈은 상기 파라미터의 상기 값과 기준값을 비교하고 그리고 비교 결과에 따라 상기 파라미터가 상기 이상치인지 여부를 판별하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 코딩 모듈은 상기 파라미터의 상기 값이 상기 기준값 미만이면 상기 파라미터를 상기 비이상치로서 판별하고 그리고 상기 파라미터의 상기 값이 상기 기준값 이상이면 상기 파라미터를 상기 이상치로서 판별하도록 더구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 코딩 모듈은 상기 제 1 비트를 포함하는 상기 파라미터의 상위 비트들이 모두 0이거나 1이면 상기 파라미터를 상기 비이상치로서 판별하고 그리고 상기 파라미터의 상기 상위 비트들이 모두 0이 아니거나 1이 아니면상기 파라미터를 상기 이상치로서 판별하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 제 1 비트는 상기 파라미터의 MSB(Most Significant Bit)에 해당하고, 그리고상기 제 2 비트는 상기 파라미터의 LSB(Least Significant Bit)에 해당하는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 코딩 모듈은 상기 파라미터가 상기 비이상치이면 상기 제 1 비트 다음의 하위 비트를 더 절단하고 그리고상기 파라미터가 상기 이상치이면 상기 제 2 비트 다음의 상위 비트를 더 절단하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 코딩 모듈은 상기 제 1 비트 및 상기 제 2 비트 중 하나를 절단하고 그리고 상기 파라미터가 상기 이상치인지 여부를 나타내는 코딩 비트를 추가함으로써 상기 압축된 파라미터를 생성하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,공개특허 10-2021-0093100-3-상기 코딩 모듈은 상기 파라미터를 포함하는 복수의 파라미터들을 압축하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 코딩 모듈은 상기 복수의 파라미터들 각각이 상기 비이상치이면 상기 복수의 파라미터들 각각의 제 1 비트를 절단하고 상기 복수의 파라미터들 중 상기 파라미터가 상기 이상치이면 상기 복수의 파라미터들 각각의 제 2비트를 절단함으로써 상기 복수의 파라미터들을 압축하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 코딩 모듈은 상기 복수의 파라미터들 각각의 상기 제 1 비트 및 상기 복수의 파라미터들 각각의 상기 제 2비트 중 하나를 절단하고 그리고 상기 복수의 파라미터들 중 어느 하나가 상기 이상치인지 여부를 나타내는 코딩 비트를 추가함으로써 복수의 압축된 파라미터들을 생성하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "인공 신경망의 파라미터의 값에 따라 상기 파라미터가 이상치인지 여부를 판별하는 단계;상기 파라미터가 비이상치이면 상기 파라미터의 제 1 비트를 절단하고 상기 파라미터가 상기 이상치이면 상기파라미터의 제 2 비트를 절단하는 단계; 및상기 제 1 비트 및 상기 제 2 비트 중 하나를 절단함으로써 압축된 파라미터를 생성하는 단계를 포함하는 전자장치의 동작 방법."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 파라미터가 상기 이상치인지 여부를 판별하는 상기 단계는:상기 파라미터의 상기 값이 기준값 미만이면 상기 파라미터를 상기 비이상치로서 판별하는 단계; 및상기 파라미터의 상기 값이 상기 기준값 이상이면 상기 파라미터를 상기 이상치로서 판별하는 단계를 포함하는전자 장치의 동작 방법."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 파라미터가 상기 비이상치이면 상기 파라미터의 상기 제 1 비트를 절단하고 상기 파라미터가 상기 이상치이면 상기 파라미터의 상기 제 2 비트를 절단하는 단계는:상기 파라미터가 상기 비이상치이면 상기 제 1 비트 다음의 하위 비트를 절단하고 그리고 상기 파라미터가 상기이상치이면 상기 제 2 비트 다음의 상위 비트를 절단하는 단계를 포함하는 전자 장치의 동작 방법."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서,상기 압축된 파라미터를 생성하는 단계는:상기 파라미터가 상기 이상치인지 여부를 나타내는 코딩 비트를 추가하는 단계를 포함하는 전자 장치의 동작 방법."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 압축된 파라미터를 디코딩하는 단계를 더 포함하는 전자 장치의 동작 방법.공개특허 10-2021-0093100-4-청구항 16 인공 신경망을 실행하는 호스트;메모리 장치; 및상기 인공 신경망의 파라미터의 값에 따라 상기 파라미터가 이상치인지 여부를 판별하고, 상기 파라미터가 비이상치이면 상기 파라미터의 제 1 비트를 절단하고 상기 파라미터가 상기 이상치이면 상기 파라미터의 제 2 비트를 절단함으로써 상기 파라미터를 압축하고, 그리고 압축된 파라미터를 상기 메모리 장치로 전송하도록 구성되는 메모리 컨트롤러를 포함하는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 메모리 컨트롤러는 상기 파라미터의 상기 값이 기준값 미만이면 상기 파라미터를 상기 비이상치로서 판별하고 그리고 상기 파라미터의 상기 값이 상기 기준값 이상이면 상기 파라미터를 상기 이상치로서 판별하도록 더구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 메모리 컨트롤러는 상기 파라미터가 상기 비이상치이면 상기 제 1 비트 다음의 하위 비트를 더 절단하고그리고 상기 파라미터가 상기 이상치이면 상기 제 2 비트 다음의 상위 비트를 더 절단하도록 더 구성되는 전자장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 메모리 컨트롤러는 상기 제 1 비트 및 상기 제 2 비트 중 하나를 절단하고 그리고 상기 파라미터가 상기이상치인지 여부를 나타내는 코딩 비트를 추가함으로써 상기 압축된 파라미터를 생성하도록 더 구성되는 전자장치."}
{"patent_id": "10-2020-0006851", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항에 있어서,상기 메모리 컨트롤러는 상기 메모리 장치에 저장된 상기 압축된 파라미터를 디코딩하도록 더 구성되는 전자 장치."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시 예에 따른 전자 장치는 신경망의 파라미터의 값에 따라 파라미터가 이상치인지 여부를 판별하고 그리고 파라미터가 비이상치이면 파라미터의 제 1 비트를 절단하고 파라미터가 이상치이면 파라미터의 제 2 비트 를 절단함으로써 파라미터를 압축하도록 구성되는 코딩 모듈; 및 압축된 파라미터를 디코딩하도록 구성되는 디코 딩 모듈을 포함하는 디코딩 모듈을 포함한다."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 장치 및 그것의 동작 방법에 관한 것으로, 좀 더 구체적으로 이상치 인지 근사적 코딩을 수행하 는 전자 장치 및 그것의 동작 방법에 관한 것이다."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "생물학적인 신경망과 유사한 인공 신경망(artificial neural network; ANN)에 기반하는 인공지능 기술이 이미지 인지, 음성 인지, 번역, 검색, 딥러닝, 데이터 수집 및 분석, 자율 주행 등과 같은 다양한 분야에서 사용되고 있다. 컴퓨팅 장치의 하드웨어가 발전함에 따라, 다수의 은닉층들을 포함하는 심층 신경망(DNN)이 주로 사용되 고 있다. 신경망의 학습, 트레이닝, 또는 추론에 있어서, 다수의 파라미터(parameter)들이 생성되고, 참조되고, 또는 업 데이트될 수 있다. 이러한 파라미터들이 증가함에 따라, 파라미터들을 저장하기 위한 메모리 장치의 용량, 개수, 집적도 등도 증가하고 있다. 따라서, 신경망을 실행하는데 요구되는 메모리 장치의 전력 소모를 줄이는"}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "것이 필요하다.발명의 내용"}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 이상치 인지 근사적 코딩을 수행하는 전자 장치 및 그것의 동작 방법을 제공할 수 있다."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시 예에 따른 전자 장치는 인공 신경망의 파라미터의 값에 따라 파라미터가 이상치인지 여부를 판 별하고 그리고 파라미터가 비이상치이면 파라미터의 제 1 비트를 절단하고 파라미터가 이상치이면 파라미터의 제 2 비트를 절단함으로써 파라미터를 압축하도록 구성되는 코딩 모듈; 및 압축된 파라미터를 디코딩하도록 구 성되는 디코딩 모듈을 포함하는 디코딩 모듈을 포함한다. 본 발명의 다른 실시 예에 따른 전자 장치의 동작 방법은 인공 신경망의 파라미터의 값에 따라 파라미터가 이상 치인지 여부를 판별하는 단계; 파라미터가 비이상치이면 파라미터의 제 1 비트를 절단하고 파라미터가 이상치이 면 파라미터의 제 2 비트를 절단하는 단계; 및 제 1 비트 및 제 2 비트 중 하나를 절단함으로써 압축된 파라미 터를 생성하는 단계를 포함한다. 본 발명의 또 다른 실시 예에 따른 전자 장치는 인공 신경망을 실행하는 호스트; 메모리 장치; 및 인공 신경망 의 파라미터의 값에 따라 파라미터가 이상치인지 여부를 판별하고, 파라미터가 비이상치이면 파라미터의 제 1 비트를 절단하고 파라미터가 이상치이면 파라미터의 제 2 비트를 절단함으로써 파라미터를 압축하고, 그리고 압 축된 파라미터를 메모리 장치로 전송하도록 구성되는 메모리 컨트롤러를 포함한다."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시 예에 따른 이상치 인지 근사적 코딩에 의하면 인공 신경망의 정확도를 거의 감소시키지 않으면 서 동시에 시스템 성능이 향상되고 메모리 장치의 에너지 소모도 감소할 수 있다."}
{"patent_id": "10-2020-0006851", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있을 정도로, 본 발 명의 실시 예들이 명확하고 상세하게 기재될 것이다. 도 1은 본 발명의 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 전자 장치(100a)는 외부(예를 들 어, 도 15의 호스트 또는 도 17의 프로세서 참조)로부터 파라미터(parameter; 변수)를 수신할 수 있다. 예를 들어, 파라미터는 심층 신경망과 같은 인공 신경망(응용 프로그램)에 관한 것일 수 있고, 인공 신경 망의 가중치(weight) 파라미터 및 활성화(activation) 파라미터를 포함할 수 있으나, 이에 한정되지는 않는다. 전자 장치(100a)는 파라미터를 압축(compress)할 수 있고 압축된 파라미터를 메모리 장치로 전송할 수 있다. 전 자 장치(100a)는 메모리 장치로부터 압축된 파라미터를 수신하고 압축된 파라미터를 압축 해제(decompress)할 수 있다. 전자 장치(100a)는 압축 해제된 파라미터를 외부로 출력할 수 있다. 전자 장치(100a)는 코딩 모듈과 디코딩 모듈을 포함할 수 있다. 코딩 모듈과 디코딩 모듈 은 각각 하드웨어 방식, 소프트웨어 방식, 또는 상술한 방식들의 조합으로 구현될 수 있다. 코딩 모듈은 파라미터를 압축할 수 있고(또는 인코딩할 수 있고) 압축된 파라미터(또는 인코딩된 파라미터)를 출력할 수 있 다. 예를 들어, 코딩 모듈은 압축 회로, 인코딩 모듈, 인코딩 회로 등으로도 지칭될 수 있다. 디코딩 모듈 은 압축된 파라미터를 디코딩하거나, 압축 해제하거나, 또는 복원할 수 있다. 예를 들어, 디코딩 모듈 은 압축 해제 회로, 디코딩 회로 등으로도 지칭될 수 있다. 디코딩 모듈은 파라미터를 출력할 수 있 다. 전술한대로, 전자 장치(100a)는 압축된 파라미터를 메모리 장치로 전송할 수 있다. 예를 들어, 전자 장치(100 a)의 코딩 모듈은 이상치 인지 근사적 코딩(Outlier-Aware Approximation (O-2A) Coding)을 수행함으로써 파라미터를 압축할 수 있다. 전자 장치(100a)는 외부로부터 제공된 파라미터를 그대로 메모리 장치에 저장하지 않고 대신에 압축된 파라미터를 메모리 장치에 저장할 수 있고 그리고 메모리 장치에 의해 소모되는 전력 또는 에너지를 감소시킬 수 있다. 이하, 코딩 모듈에 의해 수행되는 이상치 인지 근사적 코딩이 상세하게 설명 될 것이다. 도 2는 도 1의 전자 장치로 제공되는 파라미터들의 분포들을 예시적으로 도시한다. 도 2의 가로축은 가중치 파 라미터들의 수치(numerical value)들을 나타낼 수 있고 그리고 도 2의 세로축은 가중치 파라미터들의 확률을 나 타낼 수 있다. 가중치 파라미터들 각각은 기준값을 기준으로 이상치와 비이상치(non-outlier)로 분류될(혹은 나 뉘어질) 수 있다. 가중치 파라미터는 2의 보수에 기반한 8비트 부호 형식(8-bit signed format)을 가진 것으로 가정한다. 도 2의 분포를 참조하면, 비이상치이고 양수인 가중치 파라미터의 3개의 상위 비트들(즉, 3개의 최상위 비트들(MSBs)) 은 000일 수 있고 그리고 비이상치이고 음수인 가중치 파라미터의 3개의 상위 비트들은 111일 수 있다. 나머지 가중치 파라미터는 이상치일 수 있고 이상치인 가중치 파라미터의 3개의 상위 비트들은 000과 111이 아닌 임의 의 값을 가질 수 있다. 양수인 가중치 파라미터의 절댓값이 기준값(예를 들어, 32) 미만이면(또는 이하이면) 비 이상치일 수 있다. 양수인 가중치 파라미터의 절댓값이 기준값(예를 들어, 32) 이상이면(또는 초과이면) 이상치 일 수 있다. 음수인 가중치 파라미터의 절댓값이 기준값(예를 들어, 33) 미만이면(또는 이하이면) 비이상치일 수 있다. 음수인 가중치 파라미터의 절댓값이 기준값(예를 들어, 33) 이상이면(또는 초과이면) 이상치일 수 있 다. 도 2의 분포를 참조하면, 이상치로서 분류되는 가중치 파라미터들의 비율은 전체 가중치 파라미터들의 약 1.3% 에 불과할 수 있다. 전체 가중치 파라미터들의 다수는 비이상치로서 분류될 수 있고 전체 가중치 파라미터들의 소수는 이상치로서 분류될 수 있다. 비이상치로서 분류된 가중치 파라미터들의 3개의 상위 비트들은 고정된 값 (000 또는 111)을 가질 수 있다. 예를 들어, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 비이상치로 서 분류된 가중치 파라미터의 3개의 상위 비트들을 압축할 수 있다. 좀 더 구체적으로, 코딩 모듈은 3개의 상위 비트들 중 부호 비트를 제외한 나머지 상위 비트들을 절단(truncate)할 수 있다. 이후, 디코딩 모듈 은 이상치 인지 근사적 코딩에 기초하여 메모리 장치로부터 전송되는 압축된 가중치 파라미터를 압축 해제할 수 있다. 비이상치로서 분류된 가중치 파라미터가 전자 장치(100a)를 통해 메모리 장치에 저장되는 경우, 전술한대 로 비이상치로 분류된 가중치 파라미터들은 인공 신경망의 전체 가중치 파라미터들의 다수이고 고정된 값인 3개 의 상위 비트들을 가지므로, 비이상치로 분류된 가중치 파라미터들의 압축으로 인하여 발생하는 인공 신경망의 정확도 손실(accuracy-loss)은 무시할 수 있다. 예를 들어, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 이상치로서 분류된 가중치 파라미터의 2개의 하위 비트들(즉, 2개의 최하위 비트들(LSBs)) 압축 및 절단할 수 있다. 이후, 디코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 메모리 장치로부터 전송되는 압축된 가중치 파라미터를 압축 해제할 수 있다. 전술한대 로 이상치로서 분류된 가중치 파라미터들의 절댓값들은 기준값 이상(또는 초과)이다. 따라서, 코딩 모듈에 의해 압축되지 않은(즉, 2개의 하위 비트들이 절단되지 않은) 가중치 파라미터의 절댓값과 코딩 모듈에 의 해 압축되고 디코딩 모듈에 의해 압축 해제된 가중치 파라미터의 절댓값 간의 차이는, 코딩 모듈에 의해 압축되지 않은 가중치 파라미터의 절대값 대비 미미할 수 있다. 이상치로 분류된 가중치 파라미터들은 인 공 신경망의 전체 가중치 파라미터들의 소수이고 상술한 차이는 미미하므로, 이상치로 분류된 가중치 파라미터 들의 압축으로 인하여 발생하는 인공 신경망의 정확도 손실은 무시할 수 있다. 도 3은 도 1의 전자 장치로 제공되는 파라미터들의 분포들을 예시적으로 도시한다. 도 3의 가로축은 활성화 파 라미터의 수치를 나타낼 수 있고 그리고 도 3의 세로축은 활성화 파라미터의 확률을 나타낼 수 있다. 가중치 파 라미터들과 유사하게, 활성화 파라미터들 각각은 기준값을 기준으로 이상치와 비이상치로 분류될 수 있다. 활성화 파라미터는 8비트 부호없는 형식(8-bit unsigned format)을 가진 것으로 가정한다. 도 3의 분포를 참조 하면, 비이상치인 활성화 파라미터의 2개의 상위 비트들(즉, 2개의 MSB들)은 00일 수 있고 나머지 활성화 파라 미터의 2개이 상위 비트들은 00이 아닌 임의의 값을 가질 수 있다. 가중치 파라미터의 절댓값이 기준값(예를 들 어, 64) 이상이면(또는 초과이면) 이상치일 수 있다. 가중치 파라미터의 절댓값이 기준값(예를 들어, 64) 미만 이면(또는 이하이면) 비이상치일 수 있다. 도 3의 분포를 참조하면, 이상치로서 분류되는 활성화 파라미터들의 비율은 전체 활성화 파라미터들의 약 0.3% 에 불과할 수 있다. 전체 활성화 파라미터들의 다수는 비이상치로서 분류될 수 있고 전체 활성화 파라미터들의 소수는 이상치로서 분류될 수 있다. 비이상치로서 분류된 활성화 파라미터들의 2개의 상위 비트들은 고정된 값 을 가질 수 있다. 예를 들어, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 비이상치로서 분류된 활성화 파라미터의 2개의 상위 비트들을 압축 및 절단할 수 있다. 이후, 디코딩 모듈은 이상치 인지 근사 적 코딩에 기초하여 메모리 장치로부터 전송되는 압축된 활성화 파라미터를 압축 해제할 수 있다. 비이상치로서 분류된 활성화 파라미터가 전자 장치(100a)를 통해 메모리 장치에 저장되는 경우, 전술한대로 비이상치로 분류 된 활성화 파라미터들은 인공 신경망의 전체 가중치 파라미터들의 다수이고 고정된 값인 2개의 상위 비트들을 가지므로, 비이상치로 분류된 활성화 파라미터들의 압축으로 인하여 발생하는 인공 신경망의 정확도 손실은 무 시할 수 있다. 예를 들어, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 이상치로서 분류된 활성화 파라미터의 2개의 하위 비트들(즉, 2개의 LSB들) 압축 및 절단할 수 있다. 이후, 디코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 메모리 장치로부터 전송되는 압축된 활성화 파라미터를 압축 해제할 수 있다. 전술한대로 이상치로서 분류된 활성화 파라미터들의 절댓값들은 기준값 이상(또는 초과)이다. 따라서, 코딩 모듈에 의해 압축되지 않은(즉, 2개의 하위 비트들이 절단되지 않은) 활성화 파라미터의 절댓값과 코딩 모듈에 의해 압축되고 디 코딩 모듈에 의해 압축 해제된 활성화 파라미터의 절댓값 간의 차이는, 코딩 모듈에 의해 압축되지 않은 활성화 파라미터의 절대값 대비 미미할 수 있다. 이상치로 분류된 활성화 파라미터들은 인공 신경망의 전 체 활성화 파라미터들의 소수이고 상술한 차이는 미미하므로, 이상치로 분류된 활성화 파라미터들의 압축으로 인하여 발생하는 인공 신경망의 정확도 손실은 무시할 수 있다. 실시 예에 있어서, 도 2 및 도 3에서 설명된 수치, 확률, 및 비율은 모두 예시적인 것에 불과하다. 가중치 파라 미터의 비트 수 및 활성화 파라미터의 비트 수는 각각 8비트인 것으로 예시되었으나, 이에 한정되지 않는다. 예를 들어, 인공 신경망에서 사용되는 가중치 파라미터와 활성화 파라미터의 범위들 또는 메모리 장치의 데이터 입출력 단위 등에 따라 비트 수들이 결정될 수 있다. 실시 예에 있어서, 이상치와 비이상치를 구분하는 기준값 도 도 2 및 도 3에서 설명된 예시들로 한정되지 않는다. 기준값에 의해 비이상치로 분류되는 가중치 파라미터의 비트들 중 고정된 값을 갖는 비트들의 개수 및 위치들은 도 2에서 설명된 예시로 한정되지 않는다. 또한, 기준 값에 의해 비이상치로 분류되는 활성화 파라미터의 비트들 중 고정된 값을 갖는 비트들의 개수 및 위치들은 도 3에서 설명된 예시로 한정되지 않는다. 실시 예에 있어서, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하 여 가중치 파라미터의 적어도 하나의 비트를 절단할 수 있고 그리고 활성화 파라미터의 적어도 하나의 비트를 절단할 수 있다. 파라미터 상에서 절단되는 적어도 하나의 비트의 위치도 도 2 및 도 3에서 설명된 예시들로 한 정되지 않는다. 실시 예에 있어서, 가중치 파라미터가 갖는 형식과 활성화 파라미터가 갖는 형식은 상술한 예시 들로 한정되지 않는다. 가중치 파라미터와 활성화 파라미터는 각각 부동 소수점 형식(floating-point format)을 가질 수도 있다. 도 4는 도 1의 코딩 모듈이 양수인 가중치 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 가중치 파라미터는 00010110인 것으로 가정한다. 코딩 모듈은 가중치 파라미터와 기준값을 비교하고 가중치 파라 미터를 비이상치로 분류할 수 있다. 가중치 파라미터의 3개의 상위 비트들(부호 비트, 7번째 비트, 및 6번째 비 트)은 000의 고정된 값을 가질 수 있다. 코딩 모듈은 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비 트들을 절단함으로써 가중치 파라미터를 압축할 수 있다. 부호 비트를 제외하면, 절단된 2개의 상위 비트들 중 7번째 비트는 가중치 파라미터의 MSB에 해당할 수 있다. 또한, 코딩 모듈은 가중치 파라미터가 비이상치임 을 나타내고 제 1 값(예를 들어, 0)을 갖는 코딩 비트를 압축된 가중치 파라미터에 추가할 수 있다. 코딩 모듈 에 의해 압축된 가중치 파라미터는 0101100일 수 있다. 도 5는 도 1의 코딩 모듈이 음수인 가중치 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 가중치 파라미터는 11110110인 것으로 가정한다. 코딩 모듈은 가중치 파라미터와 기준값을 비교하고 가중치 파라 미터를 비이상치로 분류할 수 있다. 가중치 파라미터의 3개의 상위 비트들(부호 비트, 7번째 비트, 및 6번째 비 트)은 111의 고정된 값을 가질 수 있다. 코딩 모듈은 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비 트들을 절단함으로써 가중치 파라미터를 압축할 수 있다. 또한, 코딩 모듈은 가중치 파라미터가 비이상치 임을 나타내고 제 1 값을 갖는 코딩 비트를 압축된 가중치 파라미터에 추가할 수 있다. 코딩 모듈에 의해 압축된 가중치 파라미터는 1101100일 수 있다. 도 6은 도 1의 코딩 모듈이 양수인 가중치 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 가중치 파 라미터는 00110110인 것으로 가정한다. 코딩 모듈은 가중치 파라미터와 기준값을 비교하고 가중치 파라미 터를 이상치로 분류할 수 있다. 코딩 모듈은 2개의 하위 비트들을 절단함으로써 가중치 파라미터를 압축할 수 있다. 절단된 2개의 하위 비트들 중 첫 번째 비트는 가중치 파라미터의 LSB에 해당할 수 있다. 또한, 코딩 모듈은 가중치 파라미터가 이상치임을 나타내고 제 2 값(예를 들어, 1)을 갖는 코딩 비트를 압축된 가중치 파라미터에 추가할 수 있다. 코딩 모듈에 의해 압축된 가중치 파라미터는 0011011일 수 있다. 도 7은 도 1의 코딩 모듈이 음수인 가중치 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 가중치 파 라미터는 10110110인 것으로 가정한다. 코딩 모듈은 가중치 파라미터와 기준값을 비교하고 가중치 파라미 터를 이상치로 분류할 수 있다. 코딩 모듈은 2개의 하위 비트들을 절단함으로써 가중치 파라미터를 압축할 수 있다. 또한, 코딩 모듈은 가중치 파라미터가 이상치임을 나타내고 제 2 값을 갖는 코딩 비트를 압축된 가중치 파라미터에 추가할 수 있다. 코딩 모듈에 의해 압축된 가중치 파라미터는 1011011일 수 있다. 도 8은 도 1의 코딩 모듈이 활성화 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 활성화 파라미 터는 00010110인 것으로 가정한다. 코딩 모듈은 활성화 파라미터와 기준값을 비교하고 활성화 파라미터를 비이상치로 분류할 수 있다. 활성화 파라미터의 2개의 상위 비트들(8번째 비트 및 7번째 비트)은 00의 고정된 값을 가질 수 있다. 코딩 모듈은 2개의 상위 비트들을 절단함으로써 활성화 파라미터를 압축할 수 있다. 절단된 2개의 상위 비트들 중 8번째 비트는 활성화 파라미터의 MSB에 해당할 수 있다. 또한, 코딩 모듈은 활성화 파라미터가 비이상치임을 나타내고 제 1 값을 갖는 코딩 비트를 압축된 활성화 파라미터에 추가할 수 있 다. 코딩 모듈에 의해 압축된 활성화 파라미터는 0101100일 수 있다. 도 9는 도 1의 코딩 모듈이 활성화 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 활성화 파라미터 는 10110110인 것으로 가정한다. 코딩 모듈은 활성화 파라미터와 기준값을 비교하고 활성화 파라미터를 이 상치로 분류할 수 있다. 코딩 모듈은 2개의 하위 비트들을 절단함으로써 활성화 파라미터를 압축할 수 있 다. 절단된 2개의 하위 비트들 중 첫 번째 비트는 활성화 파라미터의 LSB에 해당할 수 있다. 또한, 코딩 모듈은 활성화 파라미터가 이상치임을 나타내고 제 2 값을 갖는 코딩 비트를 압축된 활성화 파라미터에 추가할 수 있다. 코딩 모듈에 의해 압축된 활성화 파라미터는 1011011일 수 있다. 상술한 가중치/활성화 파라미터의 값들(혹은 수치들)로 본 발명의 범위가 한정되지 않는다. 또한, 압축된 가중 치/활성화 파라미터에서 코딩 비트의 위치는 LSB인 것으로 도시되었으나, 상술한 예시로 한정되지 않고, 코딩 모듈은 압축된 가중치/활성화 파라미터에서 코딩 비트를 LSB가 아닌 임의의 비트에 위치시킬 수도 있다. 또한, 코딩 모듈은 이상치 인지 근사적 코딩에 기초하여 가중치/활성화 파라미터의 둘 이상의 비트들을 절 단할 수도 있다. 도 10은 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 압축하는 예시를 도시한다. 코딩 모듈은 복수의 가중치 파라미터들(P1~P8)과 기준값을 각각 비교할 수 있고, 가중치 파라미터들(P1, P2, P3, P5, P7)을 비이상 치들로 분류할 수 있고, 그리고 가중치 파라미터들(P4, P6, P8)을 이상치들로 분류할 수 있다. 코딩 모듈 은 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비트들을 절단함으로써 가중치 파라미터들(P1, P2, P3, P5, P7)을 압축할 수 있다. 또한, 코딩 모듈은 가중치 파라미터들(P1, P2, P3, P5, P7)이 비이상치임을 나 타내고 제 1 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP1, CP2, CP3, CP5, CP7)에 추가할 수 있다. 코 딩 모듈은 2개의 하위 비트들을 절단함으로써 가중치 파라미터들(P4, P6, P8)을 압축할 수 있다. 또한, 코 딩 모듈은 가중치 파라미터들(P4, P6, P8)이 이상치임을 나타내고 제 2 값을 갖는 코딩 비트를 압축된 가 중치 파라미터들(CP4, CP6, CP8)에 추가할 수 있다. 코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G1)에 기 초하여 복수의 가중치 파라미터들(P1~P8) 각각을 압축할 수 있다. 도시되지 않았으나, 코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G1)에 기초하여 복수의 활성화 파라미터들 각각을 압축할 수도 있다. 도 11은 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 그룹핑하고 압축하는 예시를 도시한다. 코딩 모듈 은 복수의 가중치 파라미터들(P1~P8)을 그룹들(G1~G4)로 그룹핑할 수 있다. 예를 들어, 하나의 그룹 당 가 중치 파라미터들의 개수는 2일 수 있으나, 이에 한정되지 않는다. 코딩 모듈은 그룹 내 가중치 파라미터들 중 어느 하나라도 이상치이면, 그 그룹 내 가중치 파라미터들의 2개의 하위 비트들을 절단할 수 있다. 코딩 모 듈은 그룹 내 가중치 파라미터들이 모두 비이상치이면, 그 그룹 내 가중치 파라미터들의 2개의 상위 비트 들을 절단할 수 있다. 코딩 모듈은 그룹(G1)의 가중치 파라미터들(P1, P2)과 기준값을 각각 비교할 수 있고, 가중치 파라미터들 (P1, P2)을 모두 비이상치들로 분류할 수 있고, 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비트들을 절 단함으로써 가중치 파라미터들(P1, P2)을 압축할 수 있고, 그리고 그룹(GP1)의 가중치 파라미터들(P1, P2)이 모 두 비이상치들임을 나타내고 제 1 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP1, CP2)에 추가할 수 있 다. 코딩 모듈은 그룹(G2)의 가중치 파라미터들(P3, P4)과 기준값을 각각 비교할 수 있고, 가중치 파라미 터(P3)를 비이상치로 가중치 파라미터(P4)를 이상치로 분류할 수 있고, 2개의 하위 비트들을 절단함으로써 가중 치 파라미터들(P3, P4)을 압축할 수 있고, 그리고 그룹(GP2)의 가중치 파라미터들(P3, P4) 중 어느 하나가 이상 치임을 나타내고 제 2 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP3, CP4)에 추가할 수 있다. 코딩 모 듈은 그룹(G3)의 가중치 파라미터들(P5, P6)과 기준값을 각각 비교할 수 있고, 가중치 파라미터들(P5, P 6)을 모두 비이상치들로 분류할 수 있고, 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비트들을 절단함으 로써 가중치 파라미터들(P5, P6)을 압축할 수 있고, 그리고 가중치 파라미터들(P5, P6)이 비이상치임을 나타내 고 제 1 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP5, CP6)에 추가할 수 있다. 코딩 모듈은 그룹 (G4)의 가중치 파라미터들(P7, P8)과 기준값을 각각 비교할 수 있고, 가중치 파라미터(P7)를 이상치로 가중치 파라미터(P8)를 비이상치로 분류할 수 있고, 2개의 하위 비트들을 절단함으로써 가중치 파라미터들(P7, P8)을 압축할 수 있고, 그리고 그룹(GP4)의 가중치 파라미터들(P7, P8) 중 어느 하나가 이상치임을 나타내고 제 2 값 을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP7, CP8)에 추가할 수 있다. 코딩 모듈은 이상치 인지 근 사적 코딩(O-2A-G2)에 기초하여 복수의 가중치 파라미터들(P1~P8)을 그룹핑하고 압축할 수 있다. 도시되지 않았 으나, 코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G2)에 기초하여 복수의 활성화 파라미터들 각각을 그룹 핑하고 압축할 수도 있다. 도 12는 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 그룹핑하고 압축하는 다른 예시를 도시한다. 코딩 모 듈은 복수의 가중치 파라미터들(P1~P8)을 그룹들(G1, G2)로 그룹핑할 수 있다. 예를 들어, 하나의 그룹 당 가중치 파라미터들의 개수는 4일 수 있으나, 이에 한정되지 않는다. 도 11의 이상치 인지 근사적 코딩(O-2A- G2)과 유사하게, 코딩 모듈은 그룹 내 가중치 파라미터들 중 어느 하나라도 이상치이면 그 그룹 내 가중치 파라미터들의 2개의 하위 비트들을 절단할 수 있고, 그리고 그룹 내 가중치 파라미터들이 모두 비이상치이면 그그룹 내 가중치 파라미터들의 2개의 상위 비트들을 절단할 수 있다. 코딩 모듈은 그룹(G1)의 가중치 파라미터들(P1~P4)과 기준값을 각각 비교할 수 있고, 가중치 파라미터들 (P1, P3)을 비이상치들로 가중치 파라미터들(P2, P4)을 이상치들로 분류할 수 있고, 2개의 하위 비트들을 절단 함으로써 가중치 파라미터들(P1~P4)을 압축할 수 있고, 그리고 그룹(GP1)의 가중치 파라미터들(P1~P4) 중 어느 하나가 이상치임을 나타내고 제 2 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP1~CP4)에 추가할 수 있다. 코딩 모듈은 그룹(G2)의 가중치 파라미터들(P5~P8)과 기준값을 각각 비교할 수 있고, 가중치 파라미 터들(P5~P8)을 모두 비이상치들로 분류할 수 있고, 3개의 상위 비트들 중 부호 비트를 제외한 나머지 비트들을 절단함으로써 가중치 파라미터들(P5~P8)을 압축할 수 있고, 그리고 그룹(GP2)의 가중치 파라미터들(P5~P8)이 모 두 비이상치들임을 나타내고 제 1 값을 갖는 코딩 비트를 압축된 가중치 파라미터들(CP5~CP8)에 추가할 수 있다. 코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G4)에 기초하여 복수의 가중치 파라미터들(P1~P8)을 그 룹핑하고 압축할 수 있다. 도시되지 않았으나, 코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G4)에 기초하여 복수의 활성화 파라미터들 각각을 그룹핑하고 압축할 수도 있다. O-2A-G1, O-2A-G2, 및 O-2A-G4의 1, 2, 및 4는 하나의 그룹 내 파라미터의 개수를 의미할 수 있다. 하나의 그룹 내 파라미터의 개수가 증가하면 코딩 모듈 에 의해 복수의 파라미터들(P1~P8)이 압축되는 정도(즉, 압축률)도 증가할 수 있다. 도 13은 도 1의 코딩 모듈이 파라미터를 압축하는 순서를 도시한다. S110 단계에서, 코딩 모듈은 인공 신 경망의 파라미터의 값에 따라 이상치인지 여부를 판별할 수 있다. 전술한대로, 파라미터는 가중치 파라미터이거 나 활성화 파라미터일 수 있다. 예를 들어, 코딩 모듈은 파라미터의 절댓값과 기준값을 비교할 수 있고 그 리고 비교 결과에 따라 파라미터가 이상치인지 여부를 판별할 수 있다. 코딩 모듈은 파라미터의 절댓값이 기준값 미만이면(또는 이하이면) 파라미터를 비이상치로서 판별할 수 있고 파라미터의 절댓값이 기준값 이상이 면(또는 초과이면) 파라미터를 이상치로서 판별할 수 있다. 예를 들어, 코딩 모듈은 MSB를 포함하는 파라 미터의 상위 비트들이 모두 0이거나 1이면 파라미터를 비이상치로서 판별할 수 있다. 코딩 모듈은 MSB를 포함하는 파라미터의 상위 비트들이 모두 0이 아니거나 1이 아니면 파라미터를 이상치로서 판별할 수 있다. 파라미터가 이상치이면(Y), S120 단계에서, 코딩 모듈은 파라미터의 LSB(도 6 및 도 7의 첫 번째 비트 그 리고 도 9의 첫 번째 비트 참조)를 절단할 수 있고 LSB 다음의 상위 비트(도 6 및 도 7의 두 번째 비트 그리고 도 9의 두 번째 비트 참조)를 절단할 수 있다. 전술한대로, 코딩 모듈은 복수의 파라미터들을 그룹핑하고 (도 11 및 도 12 참조) 복수의 파라미터들을 압축할 수 있다. 코딩 모듈은 복수의 파라미터들 중 어느 하 나라도 이상치이면, 복수의 파라미터들 각각의 LSB 및 LSB 다음의 상위 비트를 절단할 수 있다. 예를 들어, 코 딩 모듈에 의해 절단되는 파라미터의 하위 비트의 개수는 하나 이상일 수 있다. 파라미터가 비이상치이면(N), S130 단계에서, 코딩 모듈은 파라미터의 MSB(도 4 및 도 5의 7번째 비트 그 리고 도 8의 8번째 비트 참조)를 절단할 수 있고 MSB 다음의 하위 비트(도 4 및 도 5의 6번째 비트 그리고 도 8 의 7번째 비트 참조)를 절단할 수 있다. 전술한대로, 코딩 모듈은 복수의 파라미터들을 그룹핑하고 복수의 파라미터들을 압축할 수 있다. 코딩 모듈은 복수의 파라미터들 각각이 비이상치이면, 복수의 파라미터들 각각의 MSB 및 MSB 다음의 상위 비트를 절단할 수 있다. 예를 들어, 코딩 모듈에 의해 절단되는 파라미터 의 상위 비트의 개수는 하나 이상일 수 있다. 코딩 모듈은 S120 단계에서 파라미터의 하위 비트(들)를 절단하거나 S130 단계에서 파라미터의 상위 비트 (들)를 절단할 수 있다. S140 단계에서, 코딩 모듈은 파라미터가 이상치인지 여부를 나타내는 코딩 비트를 추가할 수 있고 압축된 파라미터를 생성할 수 있다. 전술한대로, 코딩 모듈은 복수의 파라미터들을 그룹핑 하고 복수의 파라미터들을 압축할 수 있다. 이 경우, 코딩 비트는 하나의 그룹의 복수의 파라미터들 중 어느 하 나가 이상치인지 여부를 나타낼 수 있다. 실시 예에 있어서, 도시되진 않았으나, 전자 장치는 코딩 모듈에 의해 압축된 파라미터를 메모리 장 치로 전송할 수 있고 그 다음 메모리 장치로부터 압축된 파라미터를 수신할 수 있다. 디코딩 모듈은 압축 된 파라미터를 디코딩하거나, 압축 해제하거나, 또는 복원할 수 있다. 도 14는 본 발명의 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 전자 장치(100b)는 전자 장치 (100a)의 다른 예시일 수 있다. 전자 장치(100b)는 프로세서 및 메모리를 포함할 수 있다. 프로세서 는 하드웨어 장치로서 메모리에 저장된 코딩 프로그램 코드를 실행할 수 있다. 예를 들어, 프로세서 는 CPU(Central Processing Unit), ISP(Image Signal Processing Unit), DSP(Digital Signal Processing Unit), GPU(Graphics Processing Unit), TPU(Tensor Processing Unit), VPU(Vision Processing Unit), 및 NPU(Neural Processing Unit) 등의 동종 또는 이종의 다수의 코어들 그리고 다수의 코어들에 의해 공유되는 캐시 메모리 등을 포함할 수 있다. 프로세서는 코딩 프로그램 코드의 명령어들에 대한 페치(fetch), 실행, 데이터 요청, 데이터 저장 등과 같은 프로세싱 연산들, 산술 연산들 등을 실행할 수 있다. 메모리는 프로 세서에 의해 실행 가능한 코딩 프로그램 코드를 저장하는 비일시적 컴퓨터 판독가능 매체, 즉 하드웨어 장 치일 수 있다. 예를 들어, 메모리에 저장되고 프로세서에 의해 실행되는 코딩 프로그램 코드는 도 1a 에서 전술한 코딩 모듈 및 디코딩 모듈에 의해 수행되는 이상치 인지 근사적 코딩(O-2A)에 관한 명령 어들을 포함할 수 있다. 예를 들어, 프로세서는 메모리에 로드된 코딩 프로그램 코드를 실행함으로써 파라미터를 압축하거나 압축된 파라미터를 압축 해제할 수 있고 도 13의 S110 내지 S140 단계들을 실행할 수 있 다. 다른 예를 들어, 메모리는 프로세서에 의해 실행 가능한 인공 신경망 프로그램 코드를 더 저장할 수도 있다. 프로세서는 메모리에 로드된 인공 신경망 프로그램 코드를 실행함으로써 인공 신경망을 실행할 수 있다. 예를 들어, DNN(Deep Neural Network), CNN(Convolution neural network), RNN(Recurrent Neural Network), SNN(Spiking Neural Network) 등을 포함할 수 있으나 이에 한정되지 않는다. 도 15는 본 발명의 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 전자 장치는 전자 시스템, 컴퓨터 시스템, 메모리 시스템 등으로도 지칭될 수 있다. 예를 들어, 전자 장치는 데스크톱 (desktop) 컴퓨터, 랩톱(laptop) 컴퓨터, 워크스테이션(workstation), 서버, 모바일 장치 등일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 전자 장치는 호스트, 메모리 컨트롤러, 및 메모리 장 치를 포함할 수 있다. 호스트는 메모리 컨트롤러 및 메모리 장치를 이용하여 인공 신경망을 실행할 수 있다. 호스 트는 인공 신경망의 파라미터를 메모리 컨트롤러로 전송하거나 또는 메모리 장치에 저장된 인공 신경망의 파라미터를 메모리 컨트롤러로 요청할 수 있다. 호스트는 인공 신경망의 파라미터를 메모리 장치로 기입하거나 메모리 장치로부터 독출하기 위한 메모리 요청(들)을 생성할 수 있다. 예를 들어, 인공 신경망은 DNN(), CNN(), RNN(), SNN() 등을 포함할 수 있으나 이에 한정되지 않는다. 메모리 컨트롤러는 호스트로부터 전송되는 메모리 요청에 기초하여 DMA(Direct Memory Access) 방 식으로 메모리 장치를 접근하고 제어할 수 있다. 메모리 컨트롤러는 요청 큐, 명령 및 어드 레스 생성기, 쓰기 버퍼, 읽기 버퍼, 코딩 모듈, 디코딩 모듈, 에러 정정 코드 (이하 ECC) 인코더, ECC 디코더, 온도 확인 회로, 및 물리 계층(이하 PHY, 1280)을 포함할 수 있다. 상술한 구성 요소들은 하드웨어 방식, 소프트웨어 방식, 또는 상술한 방식들의 조합으로 구현될 수 있 다. 예를 들어, 도 1의 전자 장치(100a)의 일 예시는 메모리 컨트롤러일 수 있다. 호스트 인터페이스 회로는 호스트와의 통신 규약에 기초하여 호스트로부터 메모리 요청들을 수신할 수 있다. 예를 들어, 메모리 요청들은 호스트에 의해 실행되는 인공 신경망의 파라미터와 관련될 수 있다. 호스트 인터페이스 회로는 수신된 메모리 요청들을 요청 큐로 제공할 수 있다. 호스트 인 터페이스 회로는 호스트로부터 인공 신경망의 파라미터들을 수신할 수 있다. 호스트 인터페이스 회 로는 수신된 파라미터들을 쓰기 버퍼로 제공할 수 있다. 호스트 인터페이스 회로는 읽기 버 퍼로부터 파라미터들을 수신할 수 있다. 호스트 인터페이스 회로는 수신된 파라미터들을 호스트 로 전송할 수 있다. 요청 큐는 호스트 인터페이스 회로로부터 제공되는 메모리 요청들을 저 장할 수 있다. 명령 및 어드레스 생성기는 요청 큐에 저장된 메모리 요청들을 인출할 수 있고 인출 된 메모리 요청들을 메모리 장치에 대한 명령들과 어드레스들로 변환 및 생성할 수 있다. 예를 들어, 명 령은 활성화 명령, 읽기 명령, 쓰기 명령, 프리차지(precharge) 명령, 소거 명령 등을 포함할 수 있다. 예를 들 어, 어드레스는 메모리 장치 내에 파라미터가 저장될 위치를 나타내거나 메모리 장치에 저장된 파 라미터의 위치를 나타낼 수 있다. 명령 및 어드레스 생성기는 명령들과 어드레스들이 처리될 순서를 조정 하거나 스케줄링할 수 있다. 명령 및 어드레스 생성기는 상술한 순서에 기초하여 명령들과 어드레스들을 PHY로 제공할 수 있다. 쓰기 버퍼는 호스트 인터페이스 회로로부터 제공되는 인공 신경망의 파라미터를 저장할 수 있다. 쓰기 버퍼는 저장된 파라미터를 코딩 모듈로 제공할 수 있다. 읽기 버 퍼는 디코딩 모듈로부터 제공되는 압축 해제된 인공 신경망의 파라미터를 저장할 수 있다. 읽기 버 퍼는 저장된 파라미터를 호스트 인터페이스 회로로 제공할 수 있다. 코딩 모듈은 도 1 내지 도 13에서 전술한 코딩 모듈에 해당할 수 있다. 코딩 모듈은 쓰기 버 퍼로부터 파라미터를 수신하고, 파라미터를 압축하고, 그리고 압축된 파라미터를 ECC 인코더로 제 공할 수 있다. 도 15의 도시와 달리, 메모리 컨트롤러는 ECC 인코더를 포함하지 않을 수도 있고, 이 경우 코딩 모듈은 압축된 파라미터를 PHY로 곧바로 제공할 수도 있다. 디코딩 모듈은 도 1 내지 도 13에서 전술한 디코딩 모듈에 해당할 수 있다. 디코딩 모듈은 ECC 디코더로부터 파라미터를 수신할 수 있다. 도 15의 도시와 달리, 메모리 컨트롤러는 ECC 디코더를 포함하지 않을 수도 있고, 이 경우 디코딩 모듈은 PHY로부터 압축된 파라미터를 수신할 수도 있다. 디코딩 모듈 은 수신된 파라미터를 디코딩하거나, 압축 해제하거나, 또는 복원할 수 있다. 디코딩 모듈은 파라 미터를 읽기 버퍼로 제공할 수 있다. ECC 인코더는 에러 정정 코드(예를 들어, 해밍(Hamming) 코드, BCH(Bose-Chauduhuri-Hocquenghen) 코드, RS(Reed-Solomon) 코드, Viterbi 코드, Turbo 코드, LDPC(low density parity check) 등)에 기초하여 압축된 파라미터를 인코딩하여 패리티 비트들을 생성하고 압축된 파라미터에 패리티 비트들을 추가할 수 있다. ECC 인 코더는 패리티 비트들을 포함하는 압축된 파라미터를 PHY로 제공할 수 있다. ECC 디코더는 에러 정정 코드에 기초하여 PHY로부터 제공되는 파라미터를 디코딩할 수 있다. ECC 디코더는 디코 딩된 파라미터의 패리티 비트들을 이용하여 에러 정정 연산을 수행할 수 있다. ECC 디코더는 에러 정정된 파라미터를 디코딩 모듈로 제공할 수 있다. 전술한대로, 도 15의 도시와 달리, 메모리 컨트롤러는 ECC 인코더와 ECC 디코더를 포함하지 않을 수도 있다. 온도 확인 회로는 메모리 장치의 온도를 확인할 수 있다. 온도 확인 회로는 PHY로부터 메모리 장치의 온도 정보를 제공받을 수 있다. 온도 확인 회로는 온도 정보를 명령 및 어드레스 생 성기로 제공할 수 있다. 예를 들어, 명령 및 어드레스 생성기는 메모리 장치의 온도 정보에 기초하여 메모리 장치의 리프레쉬 주기를 조정할 수 있다. 좀 더 구체적으로, 명령 및 어드레스 생성기 는 메모리 장치에 저장된 데이터(즉, 압축된 파라미터)를 유지하기 위해 메모리 장치로 제공 될 리프레쉬 명령을 주기적으로 또는 비주기적으로 생성할 수 있다. 명령 및 어드레스 생성기는 메모리 장치의 온도 정보에 기초하여 리프레쉬 명령이 발행되는 주기 또는 시점을 조정할 수 있다. PHY는 메모리 인터페이스 회로로도 지칭될 수 있다. PHY는 메모리 장치와 직접적으로 통신할 수 있다. PHY는 메모리 장치가 지원하는 인터페이스 표준(예를 들면, Toggle DDR(double data rate) 표준, DDR SDRAM(synchronous dynamic random access memory) 표준, JEDEC(joint electron device engineering council) 표준 등)에 따라 동작할 수 있다. PHY는 메모리 컨트롤러와 메모리 장치 사이의 채널을 형성하는 물리적인 경로들을 구동할 수 있다. PHY는 명령 및 어드레스 생성기 로부터 명령 및 어드레스를 수신할 수 있고 명령 및 어드레스 신호들(CA)을 메모리 장치로 전송할 수 있다. PHY는 코딩 모듈 또는 ECC 인코더로부터 압축된 파라미터를 수신할 수 있고 압축된 파라미터를 포함하는 데이터 입출력 신호들(DQ)을 메모리 장치로 전송할 수 있다. PHY는 메모리 장 치로부터 압축된 파라미터를 포함하는 데이터 입출력 신호들(DQ)을 수신할 수 있고 압축된 파라미터를 ECC 디코더 또는 디코딩 모듈로 제공할 수 있다. 도 16은 도 15의 메모리 장치의 블록도를 예시적으로 도시한다. 메모리 장치는 명령 및 어드레스 버퍼 , 명령 디코더, 리프레쉬 컨트롤러, 어드레스 디멀티플렉서, 뱅크, 로우 디코더 , 컬럼 디코더, 입출력 감지 증폭기, 쓰기 드라이버, 데이터 입출력 버퍼, 쓰 기 회로, 읽기 회로, 레지스터들, 및 온도 센서를 포함할 수 있다. 상술한 구성 요소 들은 모두 메모리 장치 내부에서 하드웨어 방식으로 구현될 수 있다 명령 및 어드레스 버퍼는 PHY로부터 명령 및 어드레스 신호들(CA)을 수신하고 수신된 명령 및 어드 레스 신호들(CA)을 명령 디코더 및 어드레스 디멀티플렉서로 제공할 수 있다. 명령 디코더는 명령 및 어드레스 신호들(CA)을 디코딩하고 명령 및 어드레스 신호들(CA)에 포함된 명령에 기초하여 메모리 장 치의 다른 구성 요소들을 제어할 수 있다. 예를 들어, 명령 디코더는 리프레쉬 명령을 포함하는 명 령 및 어드레스 신호들(CA)을 디코딩할 수 있고 리프레쉬 명령에 기초하여 리프레쉬 컨트롤러를 제어할 수 있다. 리프레쉬 컨트롤러는 명령 디코더의 제어에 기초하여 뱅크의 메모리 셀들(MC)에 대 응하는 로우 어드레스(RA)를 내부적으로 생성할 수 있다. 예를 들어, 리프레쉬 컨트롤러는 리프레쉬 명령 에 응답하여 로우 어드레스(RA)의 값을 변경하는 카운터를 포함할 수 있다. 리프레쉬 컨트롤러는 로우 어 드레스(RA)를 로우 디코더로 제공할 수 있다. 어드레스 디멀티플렉서는 명령 및 어드레스 버퍼 로부터 제공되는 명령 및 어드레스 신호들(CA)에 포함된 어드레스를 수신할 수 있다. 예를 들어, 어드레 스 디멀티플렉서는 활성화 명령 또는 프리차지 명령을 디코딩한 명령 디코더의 제어에 기초하여 수 신된 어드레스를 로우 어드레스(RA)로서 로우 디코더로 제공할 수 있다. 어드레스 디멀티플렉서는 읽기 명령 또는 쓰기 명령을 디코딩한 명령 디코더의 제어에 기초하여 수신된 어드레스를 컬럼 어드레스 (CA)로서 컬럼 디코더로 제공할 수 있다. 어드레스 디멀티플렉서는 설정 명령을 디코딩한 명령 디 코더의 제어에 기초하여 수신된 어드레스를 설정 코드, 연산 코드 또는 피연산자로서 레지스터들로제공할 수 있다. 뱅크는 메모리 셀들(MC)을 포함할 수 있다. 뱅크는 메모리 장치의 모든 메모리 셀들(MC)을 구분하기 위한 단위일 수 있다. 예를 들어, 메모리 셀들(MC)은 워드 라인(WL)에 연결될 수 있고 컬럼 선택 라인 (CSL)에 연결된 비트 라인들에 연결될 수 있다. 메모리 셀들(MC)은 워드 라인(WL)과 컬럼 선택 라인(CSL)을 통 해 접근될 수 있다. 도 16의 도시의 편의를 위해, 뱅크는 1개인 것으로 도시되었으나, 메모리 장치(130 0)는 하나 이상의 뱅크들을 포함할 수 있다. 로우 디코더는 명령 디코더의 제어에 기초하여 로우 어드레스(RA)를 디코딩할 수 있다. 로우 디코더는 명령 디코더의 제어에 기초하여 로우 어드 레스(RA)에 대응하는 적어도 하나의 워드 라인(WL)을 선택하거나 활성화할 수 있다. 로우 디코더는 명령 디코더의 제어에 기초하여 활성화된 워드 라인(WL)을 비활성화할 수 있다. 컬럼 디코더는 명령 디 코더의 제어에 기초하여 컬럼 어드레스(CA)를 디코딩할 수 있다. 컬럼 디코더는 명령 디코더(132 0)의 제어에 기초하여 컬럼 어드레스(CA)에 대응하는 적어도 하나의 컬럼 선택 라인(CSL)을 선택하거나 활성화 할 수 있다. 컬럼 선택 라인(CSL)에는 적어도 하나 이상의 비트 라인들이 연결될 수 있다. 예를 들어, 로우 어 드레스(RA) 및 컬럼 어드레스(CA)에 대응하는 메모리 셀들(MC)이 선택되고 선택된 메모리 셀들(MC)에 대한 데이 터 입출력이 수행될 수 있다. 입출력 감지 증폭기는 명령 디코더의 제어에 기초하여 선택된 메모리 셀들(MC)의 읽기 데이터를 감지하고 읽기 데이터를 읽기 회로로 제공할 수 있다. 쓰기 드라이버는 명령 디코더의 제어에 기초하여 쓰기 회로로부터 쓰기 데이터를 수신하고 선택된 메모리 셀들(MC) 에 쓰기 데이터를 쓸 수 있다. 예를 들어, 읽기 데이터와 쓰기 데이터는 각각 전술한 인공 신경망의 파라미터일 수 있다. 데이터 입출력 버퍼는 PHY로부터 쓰기 데이터를 포함하는 데이터 입출력 신호들(DQ)을 수신하고 쓰 기 데이터를 쓰기 회로로 제공할 수 있다. 데이터 입출력 버퍼는 읽기 회로로부터 읽기 데이 터를 수신할 수 있고 읽기 데이터를 포함하는 데이터 입출력 신호들(DQ)을 PHY로 전송할 수 있다. 데이터 입출력 신호들(DQ)은 양방향 신호들이므로, 데이터 입출력 버퍼는 수신기(미도시) 및 송신기(미도시) 모 두를 포함할 수 있다. 쓰기 회로는 데이터 입출력 버퍼로부터 쓰기 데이터를 수신하고 병렬화할 수 있다. 쓰기 회로는 쓰기 데이터를 쓰기 드라이버로 제공할 수 있다. 읽기 회로는 입출력 감 지 증폭기로부터 읽기 데이터를 수신하고 직렬화할 수 있다. 읽기 회로는 읽기 데이터를 데이터 입 출력 버퍼로 제공할 수 있다. 레지스터들은 명령 디코더의 제어에 기초하여 어드레스 디멀티플렉서로부터 제공되는 설정 코드, 즉 설정 정보를 저장할 수 있다. 레지스터들은 예를 들어 모드 레지스터들, 다목적 레지스터들 등 으로 지칭될 수 있다. 메모리 컨트롤러는 레지스터들에 저장된 값들을 변경하고 메모리 장치(130 0)의 동작 조건, 동작 모드 등을 설정하거나 조정할 수 있다. 온도 센서는 메모리 장치 내부의 온 도를 감지할 수 있다. 온도 센서는 온도를 나타내는 값을 레지스터들에 저장할 수 있다. 메모리 컨 트롤러는 레지스터들을 읽기 위한 명령을 포함하는 명령 및 어드레스 신호들(CA)을 메모리 장치 로 전송할 수 있다. 온도 센서에 의해 감지되고 레지스터들에 저장된 온도의 값은 상술한 명 령에 따라 메모리 컨트롤러로 전송될 수 있다. 예를 들어, 명령 디코더는 레지스터들을 읽기 위한 명령을 디코딩할 수 있고, 레지스터들은 온도의 값을 읽기 회로로 전송할 수 있고, 읽기 회로 는 온도의 값을 읽기 데이터로서 데이터 입출력 버퍼로 제공할 수 있고, 그리고 데이터 입출력 버 퍼는 온도의 값을 포함하는 데이터 입출력 신호들(DQ)을 메모리 컨트롤러의 PHY로 전송할 수 있다. PHY는 데이터 입출력 신호들(DQ)을 수신하고 온도의 값을 온도 확인 회로로 제공할 수 있다. 실시 예에 있어서, 메모리 장치는 DDR SDRAM(Double data rate synchronous dynamic random access memory), DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM, DDR5 SDRAM, LPDDR(low power double data rate) SDRAM, LPDDR2 SDRAM, LPDDR3 SDRAM, LPDDR4 SDRAM, LPDDR4X SDRAM, LPDDR5 SDRAM, GDDR SGRAM(Graphics double data rate synchronous graphics random access memory), GDDR2 SGRAM, GDDR3 SGRAM, GDDR4 SGRAM, GDDR5 SGRAM, GDDR6 SGRAM 등과 같은 다양한 DRAM 장치들일 수 있다. 메모리 컨트롤러는 메모리 모듈을 구성하는 하나 이상의 메모리 장치들과 통신할 수 있다. 메모리 모듈은 JEDEC(Joint electron device engineering council) 표준을 따르는 DIMM(Dual in-line memory module), RDIMM(Registered DIMM), LRDIMM(Load reduced DIMM), UDIMM(Unbuffered DIMM), FB-DIMM(Fully buffered DIMM), SO-DIMM(Small outline DIMM), 또는 다른 메 모리 모듈(예를 들면, SIMM(Single in-line memory module)일 수 있다. 메모리 장치 또는 메모리 모듈은 8바이트 또는 4바이트의 데이터 버스를 가질 수 있고, 인공 신경망의 파 라미터의 크기는 8비트(즉, INT8)인 것으로 가정한다. 예를 들어, 데이터 버스는 메모리 컨트롤러 그리고메모리 장치 또는 메모리 모듈 간의 데이터 입출력 신호들(DQ)이 전송되는 경로들을 의미할 수 있다. 8바 이트 또는 4바이트는 데이터 버스의 비트폭 또는 비트길이, 데이터 입출력 신호들(DQ)이 전송되는 단위, 그리고 데이터 입출력 단위의 예시일 수 있다. 상술한 가정에 따라, 메모리 컨트롤러는 8개 또는 4개의 파라미터 들을 한번에 메모리 장치 또는 메모리 모듈로 전송하거나 메모리 장치 또는 메모리 모듈로부터 8개 또는 4개의 파라미터들을 한번에 수신할 수 있다. 여기서, 8개 또는 4개의 파라미터들은 압축되지 않은 것일 수 있다. 만약 메모리 컨트롤러가 상술한 파라미터들을 압축하는 경우, 메모리 컨트롤러는 상대적으로 더 많은 수의 압축된 파라미터들을 메모리 장치 또는 메모리 모듈로 전송할 수 있다. 표 1 Code Bitwidth Data Compressed DataParityUnused Rate O-2A-G10 8bytes 10bytes61bits/8bytes - 3bits 80% O-2A-G5 4bytes 5bytes31bits/4bytes - 1bit 80% O-2A-G9 & ECC 8bytes 9bytes61bits/8bytes6bits 3bits 89% O-2A-G4 & ECC 4bytes 4bytes30bits/4bytes5bits 2bits 100% 표 1은 메모리 컨트롤러가 수행하는 코딩의 종류에 따른 압축률들을 예시적으로 보여준다. 메모리 컨트롤 러의 코딩 모듈과 디코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G10)에 기초하여 동작하는 것으로 가정한다. 코딩 모듈은 복수의 파라미터들을 포함하는 10바이트의 데이터를 압축할 수 있고 복수 의 압축된 파라미터들을 포함하는 압축된 데이터의 크기는 61비트일 수 있다. 데이터 버스가 8바이트이면, 8바 이트 중 사용되지 않은 비트 수는 3일 수 있고 바이트 관점에서 압축률은 약 80%(=8/10)일 수 있다. 메모리 컨 트롤러의 코딩 모듈과 디코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G5)에 기초하여 동작하 는 것으로 가정한다. 코딩 모듈은 복수의 파라미터들을 포함하는 5바이트의 데이터를 압축할 수 있고 복 수의 압축된 파라미터들을 포함하는 압축된 데이터의 크기는 31비트일 수 있다. 메모리 컨트롤러가 4바이 트의 데이터 버스로 메모리 장치와 통신하는 경우, 4바이트 중 사용되지 않은 비트 수는 1일 수 있고 바 이트 관점에서 압축률은 약 80%(=4/5)일 수 있다. 메모리 컨트롤러의 코딩 모듈과 디코딩 모듈 은 이상치 인지 근사적 코딩(O-2A-G9)에 기초하여 동작하고 ECC 인코더와 ECC 디코더는 ECC 코드에 기초하여 동작하는 것으로 가정한다. 코딩 모듈은 복수의 파라미터들을 포함하는 9바이트의 데이 터를 압축할 수 있고, ECC 인코더는 6비트의 패리티 비트들을 생성할 수 있고, 그리고 6비트의 패리티 비 트들과 복수의 압축된 파라미터들을 포함하는 압축된 데이터의 크기는 61비트일 수 있다. 데이터 버스가 8바이 트이면, 8바이트 중 사용되지 않은 비트 수는 3일 수 있고 바이트 관점에서 압축률은 약 89%(=8/9)일 수 있다. 메모리 컨트롤러의 코딩 모듈과 디코딩 모듈은 이상치 인지 근사적 코딩(O-2A-G4)에 기초하 여 동작하고 ECC 인코더와 ECC 디코더는 ECC 코드에 기초하여 동작하는 것으로 가정한다. 코딩 모 듈은 복수의 파라미터들을 포함하는 4바이트의 데이터를 압축할 수 있고, ECC 인코더는 5비트의 패 리티 비트들을 생성할 수 있고, 그리고 5비트의 패리티 비트들과 복수의 압축된 파라미터들을 포함하는 압축된 데이터의 크기는 30비트일 수 있다. 데이터 버스가 4바이트이면, 4바이트 중 사용되지 않은 비트 수는 2일 수 있고 바이트 관점에서 압축률은 약 100%(=4/4)일 수 있다. 메모리 컨트롤러는 압축된 데이터에 패리티 비트를 추가하거나 그렇지 않을 수 있다. 압축된 데이터에 패 리티 비트가 추가되지 않으면, 메모리 컨트롤러는 상대적으로 더 많은 수의 파라미터들을 메모리 장치 또는 메모리 모듈로 한번에 전송하거나 메모리 장치 또는 메모리 모듈로부터 상대적으로 더 많은 수의 파라미터들을 한번에 수신할 수 있다. 압축된 데이터에 패리티 비트가 추가되면, 한번에 전송되는 파라미 터들의 개수는 상대적으로 감소하지만 메모리 컨트롤러는 메모리 장치의 리프레쉬 주기를 상대적으 로 늘릴(완화시킬) 수 있다(또는 리프레쉬 속도를 낮출 수 있다). 메모리 컨트롤러는 ECC 코드에 기초하 여 메모리 장치의 리프레쉬 속도 감소로 인한 보유(retention) 에러를 일부 허용하거나 대처할 수 있고 리프레쉬 동작을 수행하는 메모리 장치의 전력 또는 에너지가 감소할 수 있다. 표 1과 표 1을 참조하여 제시된 수치들로 본 발명의 범위가 한정되지 않는다. 도 17은 본 발명의 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다. 전자 장치는 SoC(System-on-Chip; 2100) 및 메모리 장치를 포함할 수 있다. SoC는 프로세서, 메모리 , 및 PHY를 포함하는 메모리 컨트롤러를 포함할 수 있다. 메모리 컨트롤러는 도 16을 참조하여 전술한 메모리 컨트롤러일 수 있다. PHY는 도 15를 참조하여 전술한 PHY일 수있다. 메모리 장치는 뱅크를 포함할 수 있고 메모리 장치일 수 있다. 도시의 편의를 위해 뱅 크인 뱅크만이 도시되었으나, 메모리 장치는 메모리 장치의 구성 요소들을 포함할 수 있다. 프로세서는 도 15를 참조하여 전술한 호스트에 해당할 수 있다. 프로세서는 메모리에 로드된 다양한 소프트웨어(응용 프로그램, 운영 체제, 파일 시스템, 장치 드라이버 등)을 실행할 수 있다. 프로 세서는 동종 멀티-코어 프로세서(homogeneous multi-core processor)들 또는 이종 멀티-코어 프로세서 (heterogeneous multi-core processor)들을 포함할 수 있다. 예를 들어, 프로세서는 CPU, ISP, DSP, GPU, TPU, VPU, 및 NPU 중 적어도 하나를 포함할 수 있다. 메모리에는 전자 장치를 구동하기 위한 응용 프로그램, 운영 체제, 파일 시스템, 장치 드라이버 등 이 로드될 수 있다. 예를 들어, 메모리는 SoC의 내부에서 구현되고 메모리 장치보다 빠른 데 이터 입출력 속도를 갖는 SRAM 장치일 수 있고 레지스터들, 래치들, 또는 플립-플롭들 등을 이용하여 구현될 수 있다. 메모리는 온-칩 메모리 또는 버퍼 메모리로도 지칭될 수 있다. 메모리는 프로그램 코드를 저장하는 비일시적 컴퓨터 판독 가능한 매체일 수 있다. 메모리는 RAM(Random Access Memory), 플래시 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 임의 의 형태의 저장 매체일 수 있다. 도 17의 도시대로, 메모리는 SoC 내에서 구현될 수도 있거나, 또 는 도 17의 도시와 달리 메모리는 전자 장치 내에서 SoC와 독립적으로 구현되거나 또는 전자 장치의 외부에 위치하는 저장 매체일 수도 있다. 실시 예에 있어서, 메모리에 저장되거나 로드된 프로그램 코드는 프로세서에 의해 실행될 수 있다. 프로그램 코드를 실행하는 프로세서의 제어에 기초하여, 메모리 컨트롤러는 도 13의 순서도들의 단 계들(S110~S140)을 수행할 수 있다. 실시 예에 있어서, 메모리에 저장된 프로그램 코드는 프로세서(211 0)와 구별된 메모리 컨트롤러 내부의 다른 프로세서(미도시) 에 의해 실행될 수 있다. 메모리 컨트롤러 내부의 프로세서는 프로그램 코드를 실행하고 도 13의 순서도들의 단계들(S110~S140)을 수행할 수 있다. 실시 예에 있어서, SoC의 프로세서, 메모리, 메모리 컨트롤러는 버스를 통해 서로 연 결될 수 있다. 버스는 AMBA(Advanced Microcontroller Bus Architecture) 표준 버스 규격 타입일 수 있다. AMBA의 버스 타입으로는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), 또는 AXI(Advanced eXtensible Interface)가 있을 수 있다. 도 18은 본 발명의 또 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다. 전자 장치는 SoC, 기판, 및 메모리 장치를 포함할 수 있다. SoC는 기판의 일면에 배치될 수 있고 그리고 SoC의 일면에는 솔더 볼 또는 범프가 배치될 수 있다. 솔더 볼 또는 범프를 통해 SoC와 기판이 서로 전기적으로 연결될 수 있다. SoC는 도 17의 프로세서, 메모리, 메모리 컨트롤러 등을 포함할 수 있다. SoC의 메모리 컨트롤 러는 도 13의 순서도들의 단계들을 수행할 수 있다. 기판은 SoC와 메모리 장치간의 입출력 경로를 제공할 수 있다. 예를 들어, 기판은 인 쇄 회로 기판, 연성 회로 기판, 세라믹 기판, 또는 인터포저(interposer)일 수 있다. 기판이 인터포저인 경우, 기판은 실리콘 웨이퍼를 이용하여 구현될 수 있다. 기판의 내부에는 다수의 입출력 경로들 (I/O Path)이 구현될 수 있다. 입출력 경로들을 통해 명령 및 어드레스 신호들(CA) 그리고 데이터 입출력 신호 들(DQ)이 전송될 수 있다. 메모리 장치는 수직 방향으로 적층된 메모리 다이들(3310, 3320)과 버퍼 다이를 포함할 수 있다. 메모리 장치는 HBM(high bandwidth memory), HBM2, HBM3 등과 같이 DRAM 다이들(Dies)이 적층된 메모리 장치일 수 있다. 메모리 장치는 기판의 일면에 배치될 수 있고 그리고 메모리 장치의 일면에 는 솔더 볼(Solder ball) 또는 범프(Bump)가 배치될 수 있다. 솔더 볼 또는 범프를 통해 메모리 장치와 기판이 서로 전기적으로 연결될 수 있다. 관통 전극들(TSV)은 메모리 다이들(3310, 3320)과 버퍼 다이 간의 물리적인 또는 전기적인 경로들을 제공 할 수 있다. 예를 들어, 관통 전극들(TSV)은 매트리스 배열로 배치될 수 있고 배치 위치는 도 18에서 도시된 것으로 한정되지 않는다.메모리 다이는 제 1 영역과 제 2 영역을 포함할 수 있다. 제 1 영역에는 도 16에서 설명된 메모리 장치의 구성 요소들이 배치될 수 있다. 제 2 영역에는 관통 전극들(TSV)이 배치될 수 있고 관통 전극들(TSV)을 통해 신호를 전송하거나 수신하기 위한 회로들이 배치될 수 있다. 메모리 다이 는 메모리 다이와 실질적으로 동일하게 구현될 수 있다. 버퍼 다이(3330; 코어 다이 또는 로직 다이로도 지칭될 수 있음)는 제 1 영역과 제 2 영역을 포함 할 수 있다. 제 1 영역은 SoC로부터 입출력 경로들(I/O Path)을 통해 전송되는 명령 및 어드레스 신호들(CA) 그리고 데이터 입출력 신호들(DQ)를 수신하는 적어도 하나의 수신기가 배치될 수 있다. 제 1 영역 은 데이터 입출력 신호들(DQ)을 입출력 경로들(I/O Path)을 통해 SoC로 전송하는 적어도 하나의 송 신기가 배치될 수 있다. 또한, 제 1 영역에는 도 16에서 설명된 메모리 장치의 구성 요소들이 배치 될 수 있다. 제 2 영역은 관통 전극들(TSV)이 배치될 수 있고 관통 전극들(TSV)을 통해 신호를 전송하거 나 수신하기 위한 회로들이 배치될 수 있다. 실시 예에 있어서, 버퍼 다이는 도 17에서 설명된 프로세서 , 메모리, 및 메모리 컨트롤러 등을 포함할 수 있다. 또는, 버퍼 다이는 도 15에서 설 명된 메모리 컨트롤러와 그 구성 요소들을 포함할 수 있다. 도 19는 도 15의 메모리 컨트롤러에 의해 수행되는 이상치 인지 근사적 코딩에 따른 가중치 파라미터의 표준편 차와 활성화 파라미터의 표준편차를 예시적으로 도시한다. 메모리 컨트롤러는 이상치 인지 근사적 코딩에 기초하여 파라미터의 적어도 일부의 비트를 제거하거나 삭제할 수 있으므로, 이상치 인지 근사적 코딩은 손실있 는(lossy) 압축 기법에 해당할 수 있다. 예를 들어, 호스트는 Resnet-50, VGG-16, Googlenet, 및 Mobilenet과 같은 인공 신경망들을 실행할 수 있다. 메모리 컨트롤러는 이상치 인지 근사적 코딩들(O-2A- G1, O-2A-G5, O-2A-G10)에 기초하여 인공 신경망의 파라미터들을 각각 압축할 수 있다. 하나의 그룹의 복수의 파라미터들의 개수가 증가하면, 파라미터의 표준편차도 증가할 수 있다. 또한, 도 19을 참조하면, 이상치 인지 근사적 코딩이 아니라, 파라미터의 하나의 LSB 또는 LSB와 그 상위 비트를 제거하는 코딩들(Full 1-LSB 절단, Full 2-LSB 절단)에 따른 가중치 파라미터의 표준편차와 활성화 파라미터의 표준편차도 도시되어 있다. 도 20은 파라미터의 형식에 따른 인공 신경망의 정확도를 예시적으로 도시한다. 예를 들어, 호스트는 Resnet-101, Resnet-50, VGG-16, VGG-19, Googlenet, Alexnet, 및 Mobilenet과 같은 인공 신경망들을 실행할 수 있다. FP32는 파라미터가 32비트의 부동 소수점 형식으로 표현됨을 나타내고 그리고 INT8은 파라미터가 8비 트 형식으로 표현됨을 나타낼 수 있다. 이상치 인지 근사적 코딩들(O-2A-G1, O-2A-G5, O-2A-G10)에 따라 압축된 파라미터들을 사용하는 인공 신경망들의 정확도(accuracy)들은 FP32 또는 INT8 경우들의 파라미터들을 사용하는 인공 신경망들의 정확도들과 거의 유사할 수 있다. 다만, 도 19에서 전술한 하나의 LSB를 제거하는 코딩(Full 1-LSB 절단)에 따라 압축된 파라미터들을 사용하는 인공 신경망들의 정확도들은 상대적으로 크게 감소할 수 있 다. 예를 들어, 인공 신경망의 정확도는 인공 신경망에 의해 수행되는 추론과 관련될 수 있다. 도 21은 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩에 따른 성능 및 도 16의 메모리 장치의 에너지 상 의 이득을 도시한다. 예를 들어, 호스트는 Resnet-50, VGG-16, Googlenet, Alexnet, 및 Mobilenet과 같 은 인공 신경망들을 실행할 수 있다. 예를 들어, 메모리 컨트롤러는 이상치 인지 근사적 코딩에 기초하여 8비트의 파라미터를 6비트로 압축할 수 있다. 데이터 버스가 8바이트인 것으로 가정한다. 만약, 파라미터의 압 축이 수행되지 않으면, 메모리 컨트롤러는 하나의 쓰기 명령을 발행하여 8개의 파라미터들을 메모리 장치 로 전송할 것이다. 반면에, 파라미터의 압축이 수행되면, 메모리 컨트롤러는 하나의 쓰기 명령을 발행하여 10개의 파라미터들을 메모리 장치로 전송할 수 있다. 따라서, 메모리 컨트롤러는 이상치 인지 근사적 코딩에 기초하여 파라미터를 압축하고 압축된 파라미터를 메모리 장치로 전송하므로, 메모리 장치에 대한 접근 효율을 개선할 수 있다. 도 21을 참조하면, 접근 효율 향상에 따라, 시스템 성능은 약 18~20% 개선될 수 있고 메모리 장치의 에너지도 약 18~20% 개선될 수 있다. 도 22는 비트 에러율과 정확도 간의 상관 관계를 예시적으로 도시한다. 비트 에러율(BER)은 메모리 장치 에 저장되는 파라미터에 관한 것이고 정확도는 인공 신경망의 추론에 관한 것이다. 예를 들어, 호스트는 Resnet-50과 같은 인공 신경망을 실행할 수 있다. 기준치(baseline)는 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩에 의해 압축되지 않은 파라미터들을 사용하는 인공 신경망의 정확도를 나타내고 비교를 위한 것이다. 기준치의 경우, 10-6 BER 차수(order)부터 10-1 BER 차수까지 인공 신경망의 정확도가 점점 감소하게 된다. 파라미터의 LSB에서 에러가 발생하는 경우에 비해, 파라미터의 MSB에서 에러가 발생하면 인공 신경망의 정확도 는 상대적으로 더 감소할 것이다. 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩들(O-2A-G5, O-2A-G10)에 따르면, 파라미터가 비이상치이면 파라미터의 상위 비트들이 절단될 수 있다. 따라서, 기준치에 비해, 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩들(O-2A-G5, O-2A-G10)에 의해 압축되는 파라미터들을 사용하는 인 공 신경망들의 정확도들은 10-3 BER 차수까지도 크게 감소하지 않을 수 있다. 또한, 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩들(O-2A-G4, O-2A-G9)에 더해 ECC까지 메모리 컨트롤러가 수행하게 되면, 인공 신경망들의 정확도들은 10-2 BER 차수까지도 거의 감소하지 않을 수 있다. 도 23은 리프레쉬 주기와 정확도 간의 상관 관계를 예시적으로 도시한다. 리프레쉬 주기는 LPDDR3 또는 DDR4인 메모리 장치에 관한 것이고 정확도는 인공 신경망의 추론에 관한 것이다. 예를 들어, 호스트는 Resnet-50과 같은 인공 신경망을 실행할 수 있다. 기준치는 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩 에 의해 압축되지 않은 파라미터들을 사용하는 인공 신경망의 정확도를 나타내고 비교를 위한 것이다. 기준치의 경우, 리프레쉬 주기가 2초보다 크게 되면, 인공 신경망의 정확도가 감소하게 된다. 반면에, 기준치에 비해, 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩들(O-2A-G4, O-2A-G9)에 압축되는 파라미터들을 사용하는 인공 신경망들의 정확도들은 상대적으로 덜 감소할 수 있다. 도 19 내지 도 23을 참조하여 설명된 내용에서 제시된 수치들로 본 발명의 범위가 한정되지 않는다. 위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 쉽게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 쉽게 변형하여 실시할 수 있는 기술들도 포함될 것이다."}
{"patent_id": "10-2020-0006851", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 도 2는 도 1의 전자 장치로 제공되는 파라미터들의 분포들을 예시적으로 도시한다. 도 3은 도 1의 전자 장치로 제공되는 파라미터들의 분포들을 예시적으로 도시한다. 도 4는 도 1의 코딩 모듈이 양수인 가중치 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 도 5는 도 1의 코딩 모듈이 음수인 가중치 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 도 6은 도 1의 코딩 모듈이 양수인 가중치 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 도 7은 도 1의 코딩 모듈이 음수인 가중치 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 도 8은 도 1의 코딩 모듈이 활성화 파라미터를 비이상치로 분류하고 압축하는 예시를 도시한다. 도 9는 도 1의 코딩 모듈이 활성화 파라미터를 이상치로 분류하고 압축하는 예시를 도시한다. 도 10은 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 압축하는 예시를 도시한다. 도 11은 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 그룹핑하고 압축하는 예시를 도시한다. 도 12는 도 1의 코딩 모듈이 복수의 가중치 파라미터들을 그룹핑하고 압축하는 다른 예시를 도시한다. 도 13은 도 1의 코딩 모듈이 파라미터를 압축하는 순서를 도시한다. 도 14는 본 발명의 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 도 15는 본 발명의 다른 실시 예에 따른 전자 장치의 블록도를 예시적으로 도시한다. 도 16은 도 15의 메모리 장치의 블록도를 예시적으로 도시한다. 도 17은 본 발명의 또 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다.도 18은 본 발명의 또 다른 실시 예에 따른 전자 장치의 예시적인 블록도를 도시한다. 도 19는 도 15의 메모리 컨트롤러에 의해 수행되는 이상치 인지 근사적 코딩에 따른 가중치 파라미터의 표준편 차와 활성화 파라미터의 표준편차를 예시적으로 도시한다. 도 20은 파라미터의 형식에 따른 인공 신경망의 정확도를 예시적으로 도시한다. 도 21은 본 발명의 실시 예에 따른 이상치 인지 근사적 코딩에 따른 성능 및 도 16의 메모리 장치의 에너지 상 의 이득을 도시한다. 도 22는 비트 에러율과 정확도 간의 상관 관계를 예시적으로 도시한다. 도 23은 리프레쉬 주기와 정확도 간의 상관 관계를 예시적으로 도시한다."}
