# CPU-CDE

## Description
UCAS undergraduate-3 computer architecture lab repo


**NOTE: 在 mycpu_verify里CPU的rtl代码是有bug的，而且这些bug是我们故意插入的，目的有二：**
1. 为了让学生掌握调bug的实战技巧，以及体验调bug的乐趣 :stuck_out_tongue_winking_eye: 
2. 为了让学生快速了解单发射五级流水CPU的结构：数据通路、控制通路；以做到举一反三，编写出属于自己的CPU代码

**所以不要在Issues中提问有关mycpu_verify中有哪些bug的问题，作为开发者我们不会回答，也不希望有人公开的回答**