

================================================================
== Vivado HLS Report for 'correlator'
================================================================
* Date:           Sat Feb  9 12:41:04 2019

* Version:        2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017)
* Project:        correlator
* Solution:       solution1
* Product family: kintex7
* Target device:  xc7k160tfbg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.77|        0.62|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+----------+
    |  Latency  |  Interval | Pipeline |
    | min | max | min | max |   Type   |
    +-----+-----+-----+-----+----------+
    |    4|    4|    1|    1| function |
    +-----+-----+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1982|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|      2|     342|     148|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|     897|
|Register         |        0|      -|    2471|      64|
+-----------------+---------+-------+--------+--------+
|Total            |        0|      2|    2813|    3091|
+-----------------+---------+-------+--------+--------+
|Available        |      650|    600|  202800|  101400|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |       1|       3|
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT|
    +-------------------------+----------------------+---------+-------+-----+----+
    |correlator_mul_20bkb_U1  |correlator_mul_20bkb  |        0|      1|  171|  74|
    |correlator_mul_20bkb_U2  |correlator_mul_20bkb  |        0|      1|  171|  74|
    +-------------------------+----------------------+---------+-------+-----+----+
    |Total                    |                      |        0|      2|  342| 148|
    +-------------------------+----------------------+---------+-------+-----+----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |r_V_10_1_fu_1411_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_2_fu_1467_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_3_fu_1523_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_4_fu_1579_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_5_fu_1635_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_6_fu_1691_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_7_fu_1747_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_10_fu_1383_p2                 |     +    |      0|  0|  24|          17|          17|
    |r_V_11_1_fu_1439_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_2_fu_1495_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_3_fu_1551_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_4_fu_1607_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_5_fu_1663_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_6_fu_1719_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_11_7_fu_1775_p2               |     +    |      0|  0|  24|          17|          17|
    |r_V_1_fu_3524_p2                  |     +    |      0|  0|  48|          41|          41|
    |r_V_4_fu_963_p2                   |     +    |      0|  0|  27|          20|          20|
    |r_V_5_fu_991_p2                   |     +    |      0|  0|  27|          20|          20|
    |r_V_6_1_fu_1075_p2                |     +    |      0|  0|  26|          19|          19|
    |r_V_6_fu_1019_p2                  |     +    |      0|  0|  26|          19|          19|
    |r_V_7_1_fu_1103_p2                |     +    |      0|  0|  26|          19|          19|
    |r_V_7_fu_1047_p2                  |     +    |      0|  0|  26|          19|          19|
    |r_V_8_1_fu_1187_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_8_2_fu_1243_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_8_3_fu_1299_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_8_fu_1131_p2                  |     +    |      0|  0|  25|          18|          18|
    |r_V_9_1_fu_1215_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_9_2_fu_1271_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_9_3_fu_1327_p2                |     +    |      0|  0|  25|          18|          18|
    |r_V_9_fu_1159_p2                  |     +    |      0|  0|  25|          18|          18|
    |r_V_fu_873_p2                     |     +    |      0|  0|  18|          11|           2|
    |r_V_s_fu_1355_p2                  |     +    |      0|  0|  24|          17|          17|
    |storemerge1_fu_3441_p2            |     +    |      0|  0|  17|          10|           2|
    |tmp_1_fu_3459_p2                  |     +    |      0|  0|  17|          10|           2|
    |tmp_s_fu_893_p2                   |     +    |      0|  0|  17|          10|           1|
    |tmp_35_10_fu_2870_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_35_11_fu_2914_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_35_12_fu_2958_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_35_13_fu_3002_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_35_14_fu_3046_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_35_1_fu_2430_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_2_fu_2474_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_3_fu_2518_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_4_fu_2562_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_5_fu_2606_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_6_fu_2650_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_7_fu_2694_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_8_fu_2738_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_9_fu_2782_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_35_s_fu_2826_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_10_fu_2852_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_36_11_fu_2896_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_36_12_fu_2940_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_36_13_fu_2984_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_36_14_fu_3028_p2              |     -    |      0|  0|  23|           1|          16|
    |tmp_36_1_fu_2412_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_2_fu_2456_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_3_fu_2500_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_4_fu_2544_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_5_fu_2588_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_6_fu_2632_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_7_fu_2676_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_8_fu_2720_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_9_fu_2764_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_36_s_fu_2808_p2               |     -    |      0|  0|  23|           1|          16|
    |tmp_4_fu_2386_p2                  |     -    |      0|  0|  23|           1|          16|
    |tmp_5_fu_2368_p2                  |     -    |      0|  0|  23|           1|          16|
    |ap_block_state4_io                |    and   |      0|  0|   8|           1|           1|
    |ap_block_state5_io                |    and   |      0|  0|   8|           1|           1|
    |ap_condition_316                  |    and   |      0|  0|   8|           1|           1|
    |ap_condition_449                  |    and   |      0|  0|   8|           1|           1|
    |ap_predicate_op606_read_state1    |    and   |      0|  0|   8|           1|           1|
    |o_data_V_data_V_1_load_A          |    and   |      0|  0|   8|           1|           1|
    |o_data_V_data_V_1_load_B          |    and   |      0|  0|   8|           1|           1|
    |o_data_V_last_V_1_load_A          |    and   |      0|  0|   8|           1|           1|
    |o_data_V_last_V_1_load_B          |    and   |      0|  0|   8|           1|           1|
    |tmp_nbreadreq_fu_488_p4           |    and   |      0|  0|   8|           1|           0|
    |icmp1_fu_2322_p2                  |   icmp   |      0|  0|  11|           6|           1|
    |icmp6_fu_1906_p2                  |   icmp   |      0|  0|  11|           8|           1|
    |icmp9_fu_2048_p2                  |   icmp   |      0|  0|  11|           7|           1|
    |icmp_fu_1830_p2                   |   icmp   |      0|  0|  13|           9|           1|
    |o_data_V_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |o_data_V_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |tmp_26_10_fu_2279_p2              |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_1_fu_2180_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_2_fu_1863_p2               |   icmp   |      0|  0|  13|          10|           2|
    |tmp_26_3_fu_2213_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_4_fu_1939_p2               |   icmp   |      0|  0|  13|          10|           3|
    |tmp_26_5_fu_1972_p2               |   icmp   |      0|  0|  13|          10|           3|
    |tmp_26_6_fu_2005_p2               |   icmp   |      0|  0|  13|          10|           3|
    |tmp_26_7_fu_2246_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_8_fu_2081_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_9_fu_2114_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_26_s_fu_2147_p2               |   icmp   |      0|  0|  13|          10|           4|
    |tmp_2_fu_1787_p2                  |   icmp   |      0|  0|  13|          10|           1|
    |tmp_3_fu_3413_p2                  |   icmp   |      0|  0|  13|          10|           1|
    |tmp_last_V_fu_887_p2              |   icmp   |      0|  0|  13|          11|          11|
    |ap_block_pp0_stage0_01001         |    or    |      0|  0|   8|           1|           1|
    |ap_block_pp0_stage0_11001         |    or    |      0|  0|   8|           1|           1|
    |ap_block_state1_pp0_stage0_iter0  |    or    |      0|  0|   8|           1|           1|
    |ap_block_state5_pp0_stage0_iter4  |    or    |      0|  0|   8|           1|           1|
    |storemerge34_fu_3419_p3           |  select  |      0|  0|   3|           1|           2|
    |storemerge849_in_fu_3427_p3       |  select  |      0|  0|  10|           1|          10|
    |storemerge_fu_899_p3              |  select  |      0|  0|  10|           1|           1|
    |ap_enable_pp0                     |    xor   |      0|  0|   8|           1|           2|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0|1982|         839|        1178|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------------------+----+-----------+-----+-----------+
    |                      Name                      | LUT| Input Size| Bits| Total Bits|
    +------------------------------------------------+----+-----------+-----+-----------+
    |adder_in_reg_i_V_0                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_1                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_10                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_11                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_12                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_13                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_14                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_15                             |   9|          2|   16|         32|
    |adder_in_reg_i_V_2                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_3                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_4                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_5                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_6                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_7                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_8                              |   9|          2|   16|         32|
    |adder_in_reg_i_V_9                              |   9|          2|   16|         32|
    |ap_phi_mux_data_valid_reg_V_new_phi_fu_829_p12  |  21|          4|   24|         96|
    |ap_phi_mux_storemerge10_phi_fu_605_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge11_phi_fu_615_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge12_phi_fu_625_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge13_phi_fu_635_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge14_phi_fu_645_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge15_phi_fu_655_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge16_phi_fu_665_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge17_phi_fu_675_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge18_phi_fu_685_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge19_phi_fu_694_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge20_phi_fu_703_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge21_phi_fu_712_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge22_phi_fu_721_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge23_phi_fu_730_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge24_phi_fu_739_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge25_phi_fu_748_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge26_phi_fu_757_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge27_phi_fu_766_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge28_phi_fu_775_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge29_phi_fu_784_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge2_phi_fu_595_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge30_phi_fu_793_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge31_phi_fu_802_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge32_phi_fu_811_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge33_phi_fu_820_p4           |  15|          3|   16|         48|
    |ap_phi_mux_storemerge3_phi_fu_525_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge4_phi_fu_535_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge5_phi_fu_545_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge6_phi_fu_555_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge7_phi_fu_565_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge8_phi_fu_575_p4            |  15|          3|   16|         48|
    |ap_phi_mux_storemerge9_phi_fu_585_p4            |  15|          3|   16|         48|
    |currentState                                    |  15|          3|    2|          6|
    |currentwrState                                  |   9|          2|    1|          2|
    |i_data_TDATA_blk_n                              |   9|          2|    1|          2|
    |load_cnt_V                                      |   9|          2|   10|         20|
    |o_data_TDATA_blk_n                              |   9|          2|    1|          2|
    |o_data_V_data_V_1_data_out                      |   9|          2|   32|         64|
    |o_data_V_data_V_1_state                         |  15|          3|    2|          6|
    |o_data_V_last_V_1_data_out                      |   9|          2|    1|          2|
    |o_data_V_last_V_1_state                         |  15|          3|    2|          6|
    |pnseq_in_V_V_blk_n                              |   9|          2|    1|          2|
    |product_reg_i_V_0                               |   9|          2|   16|         32|
    |product_reg_i_V_1                               |   9|          2|   16|         32|
    |product_reg_i_V_10                              |   9|          2|   16|         32|
    |product_reg_i_V_11                              |   9|          2|   16|         32|
    |product_reg_i_V_12                              |   9|          2|   16|         32|
    |product_reg_i_V_13                              |   9|          2|   16|         32|
    |product_reg_i_V_14                              |   9|          2|   16|         32|
    |product_reg_i_V_15                              |   9|          2|   16|         32|
    |product_reg_i_V_2                               |   9|          2|   16|         32|
    |product_reg_i_V_3                               |   9|          2|   16|         32|
    |product_reg_i_V_4                               |   9|          2|   16|         32|
    |product_reg_i_V_5                               |   9|          2|   16|         32|
    |product_reg_i_V_6                               |   9|          2|   16|         32|
    |product_reg_i_V_7                               |   9|          2|   16|         32|
    |product_reg_i_V_8                               |   9|          2|   16|         32|
    |product_reg_i_V_9                               |   9|          2|   16|         32|
    +------------------------------------------------+----+-----------+-----+-----------+
    |Total                                           | 897|        187| 1101|       2768|
    +------------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------+----+----+-----+-----------+
    |             Name             | FF | LUT| Bits| Const Bits|
    +------------------------------+----+----+-----+-----------+
    |adder_in_reg_i_V_0            |  16|   0|   16|          0|
    |adder_in_reg_i_V_1            |  16|   0|   16|          0|
    |adder_in_reg_i_V_10           |  16|   0|   16|          0|
    |adder_in_reg_i_V_11           |  16|   0|   16|          0|
    |adder_in_reg_i_V_12           |  16|   0|   16|          0|
    |adder_in_reg_i_V_13           |  16|   0|   16|          0|
    |adder_in_reg_i_V_14           |  16|   0|   16|          0|
    |adder_in_reg_i_V_15           |  16|   0|   16|          0|
    |adder_in_reg_i_V_2            |  16|   0|   16|          0|
    |adder_in_reg_i_V_3            |  16|   0|   16|          0|
    |adder_in_reg_i_V_4            |  16|   0|   16|          0|
    |adder_in_reg_i_V_5            |  16|   0|   16|          0|
    |adder_in_reg_i_V_6            |  16|   0|   16|          0|
    |adder_in_reg_i_V_7            |  16|   0|   16|          0|
    |adder_in_reg_i_V_8            |  16|   0|   16|          0|
    |adder_in_reg_i_V_9            |  16|   0|   16|          0|
    |adder_in_reg_q_V_0            |  16|   0|   16|          0|
    |adder_in_reg_q_V_1            |  16|   0|   16|          0|
    |adder_in_reg_q_V_10           |  16|   0|   16|          0|
    |adder_in_reg_q_V_11           |  16|   0|   16|          0|
    |adder_in_reg_q_V_12           |  16|   0|   16|          0|
    |adder_in_reg_q_V_13           |  16|   0|   16|          0|
    |adder_in_reg_q_V_14           |  16|   0|   16|          0|
    |adder_in_reg_q_V_15           |  16|   0|   16|          0|
    |adder_in_reg_q_V_2            |  16|   0|   16|          0|
    |adder_in_reg_q_V_3            |  16|   0|   16|          0|
    |adder_in_reg_q_V_4            |  16|   0|   16|          0|
    |adder_in_reg_q_V_5            |  16|   0|   16|          0|
    |adder_in_reg_q_V_6            |  16|   0|   16|          0|
    |adder_in_reg_q_V_7            |  16|   0|   16|          0|
    |adder_in_reg_q_V_8            |  16|   0|   16|          0|
    |adder_in_reg_q_V_9            |  16|   0|   16|          0|
    |ap_CS_fsm                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4       |   1|   0|    1|          0|
    |currentState                  |   2|   0|    2|          0|
    |currentwrState                |   1|   0|    1|          0|
    |currentwrState_load_reg_3552  |   1|   0|    1|          0|
    |data_reg_i_V_0                |  16|   0|   16|          0|
    |data_reg_i_V_1                |  16|   0|   16|          0|
    |data_reg_i_V_10               |  16|   0|   16|          0|
    |data_reg_i_V_11               |  16|   0|   16|          0|
    |data_reg_i_V_12               |  16|   0|   16|          0|
    |data_reg_i_V_13               |  16|   0|   16|          0|
    |data_reg_i_V_14               |  16|   0|   16|          0|
    |data_reg_i_V_15               |  16|   0|   16|          0|
    |data_reg_i_V_2                |  16|   0|   16|          0|
    |data_reg_i_V_3                |  16|   0|   16|          0|
    |data_reg_i_V_4                |  16|   0|   16|          0|
    |data_reg_i_V_5                |  16|   0|   16|          0|
    |data_reg_i_V_6                |  16|   0|   16|          0|
    |data_reg_i_V_7                |  16|   0|   16|          0|
    |data_reg_i_V_8                |  16|   0|   16|          0|
    |data_reg_i_V_9                |  16|   0|   16|          0|
    |data_reg_q_V_0                |  16|   0|   16|          0|
    |data_reg_q_V_1                |  16|   0|   16|          0|
    |data_reg_q_V_10               |  16|   0|   16|          0|
    |data_reg_q_V_11               |  16|   0|   16|          0|
    |data_reg_q_V_12               |  16|   0|   16|          0|
    |data_reg_q_V_13               |  16|   0|   16|          0|
    |data_reg_q_V_14               |  16|   0|   16|          0|
    |data_reg_q_V_15               |  16|   0|   16|          0|
    |data_reg_q_V_2                |  16|   0|   16|          0|
    |data_reg_q_V_3                |  16|   0|   16|          0|
    |data_reg_q_V_4                |  16|   0|   16|          0|
    |data_reg_q_V_5                |  16|   0|   16|          0|
    |data_reg_q_V_6                |  16|   0|   16|          0|
    |data_reg_q_V_7                |  16|   0|   16|          0|
    |data_reg_q_V_8                |  16|   0|   16|          0|
    |data_reg_q_V_9                |  16|   0|   16|          0|
    |data_valid_reg_V              |  24|   0|   24|          0|
    |load_cnt_V                    |  10|   0|   10|          0|
    |o_data_V_data_V_1_payload_A   |  32|   0|   32|          0|
    |o_data_V_data_V_1_payload_B   |  32|   0|   32|          0|
    |o_data_V_data_V_1_sel_rd      |   1|   0|    1|          0|
    |o_data_V_data_V_1_sel_wr      |   1|   0|    1|          0|
    |o_data_V_data_V_1_state       |   2|   0|    2|          0|
    |o_data_V_last_V_1_payload_A   |   1|   0|    1|          0|
    |o_data_V_last_V_1_payload_B   |   1|   0|    1|          0|
    |o_data_V_last_V_1_sel_rd      |   1|   0|    1|          0|
    |o_data_V_last_V_1_sel_wr      |   1|   0|    1|          0|
    |o_data_V_last_V_1_state       |   2|   0|    2|          0|
    |out_sample_cnt_V              |  10|   0|   10|          0|
    |pn_seq_V_0                    |   1|   0|    1|          0|
    |pn_seq_V_1                    |   1|   0|    1|          0|
    |pn_seq_V_10                   |   1|   0|    1|          0|
    |pn_seq_V_11                   |   1|   0|    1|          0|
    |pn_seq_V_12                   |   1|   0|    1|          0|
    |pn_seq_V_13                   |   1|   0|    1|          0|
    |pn_seq_V_14                   |   1|   0|    1|          0|
    |pn_seq_V_15                   |   1|   0|    1|          0|
    |pn_seq_V_2                    |   1|   0|    1|          0|
    |pn_seq_V_3                    |   1|   0|    1|          0|
    |pn_seq_V_4                    |   1|   0|    1|          0|
    |pn_seq_V_5                    |   1|   0|    1|          0|
    |pn_seq_V_6                    |   1|   0|    1|          0|
    |pn_seq_V_7                    |   1|   0|    1|          0|
    |pn_seq_V_8                    |   1|   0|    1|          0|
    |pn_seq_V_9                    |   1|   0|    1|          0|
    |pnseq_len_reg_V               |  10|   0|   10|          0|
    |product_reg_i_V_0             |  16|   0|   16|          0|
    |product_reg_i_V_1             |  16|   0|   16|          0|
    |product_reg_i_V_10            |  16|   0|   16|          0|
    |product_reg_i_V_11            |  16|   0|   16|          0|
    |product_reg_i_V_12            |  16|   0|   16|          0|
    |product_reg_i_V_13            |  16|   0|   16|          0|
    |product_reg_i_V_14            |  16|   0|   16|          0|
    |product_reg_i_V_15            |  16|   0|   16|          0|
    |product_reg_i_V_2             |  16|   0|   16|          0|
    |product_reg_i_V_3             |  16|   0|   16|          0|
    |product_reg_i_V_4             |  16|   0|   16|          0|
    |product_reg_i_V_5             |  16|   0|   16|          0|
    |product_reg_i_V_6             |  16|   0|   16|          0|
    |product_reg_i_V_7             |  16|   0|   16|          0|
    |product_reg_i_V_8             |  16|   0|   16|          0|
    |product_reg_i_V_9             |  16|   0|   16|          0|
    |product_reg_q_V_0             |  16|   0|   16|          0|
    |product_reg_q_V_1             |  16|   0|   16|          0|
    |product_reg_q_V_10            |  16|   0|   16|          0|
    |product_reg_q_V_11            |  16|   0|   16|          0|
    |product_reg_q_V_12            |  16|   0|   16|          0|
    |product_reg_q_V_13            |  16|   0|   16|          0|
    |product_reg_q_V_14            |  16|   0|   16|          0|
    |product_reg_q_V_15            |  16|   0|   16|          0|
    |product_reg_q_V_2             |  16|   0|   16|          0|
    |product_reg_q_V_3             |  16|   0|   16|          0|
    |product_reg_q_V_4             |  16|   0|   16|          0|
    |product_reg_q_V_5             |  16|   0|   16|          0|
    |product_reg_q_V_6             |  16|   0|   16|          0|
    |product_reg_q_V_7             |  16|   0|   16|          0|
    |product_reg_q_V_8             |  16|   0|   16|          0|
    |product_reg_q_V_9             |  16|   0|   16|          0|
    |sq_reg_i_V                    |  40|   0|   40|          0|
    |sq_reg_q_V                    |  40|   0|   40|          0|
    |sq_sum_V                      |  41|   0|   41|          0|
    |sum1_reg_i_V_0                |  17|   0|   17|          0|
    |sum1_reg_i_V_1                |  17|   0|   17|          0|
    |sum1_reg_i_V_2                |  17|   0|   17|          0|
    |sum1_reg_i_V_3                |  17|   0|   17|          0|
    |sum1_reg_i_V_4                |  17|   0|   17|          0|
    |sum1_reg_i_V_5                |  17|   0|   17|          0|
    |sum1_reg_i_V_6                |  17|   0|   17|          0|
    |sum1_reg_i_V_7                |  17|   0|   17|          0|
    |sum1_reg_q_V_0                |  17|   0|   17|          0|
    |sum1_reg_q_V_1                |  17|   0|   17|          0|
    |sum1_reg_q_V_2                |  17|   0|   17|          0|
    |sum1_reg_q_V_3                |  17|   0|   17|          0|
    |sum1_reg_q_V_4                |  17|   0|   17|          0|
    |sum1_reg_q_V_5                |  17|   0|   17|          0|
    |sum1_reg_q_V_6                |  17|   0|   17|          0|
    |sum1_reg_q_V_7                |  17|   0|   17|          0|
    |sum2_reg_i_V_0                |  18|   0|   18|          0|
    |sum2_reg_i_V_1                |  18|   0|   18|          0|
    |sum2_reg_i_V_2                |  18|   0|   18|          0|
    |sum2_reg_i_V_3                |  18|   0|   18|          0|
    |sum2_reg_q_V_0                |  18|   0|   18|          0|
    |sum2_reg_q_V_1                |  18|   0|   18|          0|
    |sum2_reg_q_V_2                |  18|   0|   18|          0|
    |sum2_reg_q_V_3                |  18|   0|   18|          0|
    |sum3_reg_i_V_0                |  19|   0|   19|          0|
    |sum3_reg_i_V_1                |  19|   0|   19|          0|
    |sum3_reg_q_V_0                |  19|   0|   19|          0|
    |sum3_reg_q_V_1                |  19|   0|   19|          0|
    |sum_reg_i_V                   |  20|   0|   20|          0|
    |sum_reg_q_V                   |  20|   0|   20|          0|
    |tmp_last_V_reg_3560           |   1|   0|    1|          0|
    |currentwrState_load_reg_3552  |  64|  32|    1|          0|
    |tmp_last_V_reg_3560           |  64|  32|    1|          0|
    +------------------------------+----+----+-----+-----------+
    |Total                         |2471|  64| 2345|          0|
    +------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+--------------+-----------------+--------------+
|      RTL Ports      | Dir | Bits|   Protocol   |  Source Object  |    C Type    |
+---------------------+-----+-----+--------------+-----------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_none |    correlator   | return value |
|ap_rst_n             |  in |    1| ap_ctrl_none |    correlator   | return value |
|i_data_TDATA         |  in |   32|     axis     | i_data_V_data_V |    pointer   |
|i_data_TVALID        |  in |    1|     axis     | i_data_V_last_V |    pointer   |
|i_data_TREADY        | out |    1|     axis     | i_data_V_last_V |    pointer   |
|i_data_TLAST         |  in |    1|     axis     | i_data_V_last_V |    pointer   |
|o_data_TDATA         | out |   32|     axis     | o_data_V_data_V |    pointer   |
|o_data_TVALID        | out |    1|     axis     | o_data_V_last_V |    pointer   |
|o_data_TREADY        |  in |    1|     axis     | o_data_V_last_V |    pointer   |
|o_data_TLAST         | out |    1|     axis     | o_data_V_last_V |    pointer   |
|start_V              |  in |    1|    ap_none   |     start_V     |    scalar    |
|pnseq_in_V_V         |  in |    1|     ap_hs    |   pnseq_in_V_V  |    pointer   |
|pnseq_in_V_V_ap_vld  |  in |    1|     ap_hs    |   pnseq_in_V_V  |    pointer   |
|pnseq_in_V_V_ap_ack  | out |    1|     ap_hs    |   pnseq_in_V_V  |    pointer   |
|pnseq_len_V          |  in |   10|    ap_none   |   pnseq_len_V   |    scalar    |
+---------------------+-----+-----+--------------+-----------------+--------------+

