<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1593620378">
  <File Type="VDS-TIMINGSUMMARY" Name="CLA_Adder_Wrapper_level2_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="CLA_Adder_Wrapper_level2.dcp"/>
  <File Type="RDS-UTIL-PB" Name="CLA_Adder_Wrapper_level2_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="CLA_Adder_Wrapper_level2_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="CLA_Adder_Wrapper_level2_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="CLA_Adder_Wrapper_level2.vds"/>
  <File Type="REPORTS-TCL" Name="CLA_Adder_Wrapper_level2_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="CLA_Adder_Wrapper_level2_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="CLA_Adder_Wrapper_level2.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/FPGA/adder.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/dreg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/dreg.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/FPGA/imem.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/BSI_Adder_Top.v">
      <FileInfo SFType="SVerilog">
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/BSI_Adder_Top.v"/>
        <Attr Name="ImportTime" Val="1585691263"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/BSI_Adder_Wrapper_level1.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/BSI_Adder_Wrapper_level1.sv"/>
        <Attr Name="ImportTime" Val="1585859554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/BSI_Memory_Module.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/BSI_Memory_Module.sv"/>
        <Attr Name="ImportTime" Val="1585689867"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/bsi_mem_output_side.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/bsi_mem_output_side.sv"/>
        <Attr Name="ImportTime" Val="1585558030"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/carry_lookahead_adder.v">
      <FileInfo SFType="SVerilog">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/enable_decoder.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/enable_decoder.sv"/>
        <Attr Name="ImportTime" Val="1585557700"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/enable_generator.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/enable_generator.sv"/>
        <Attr Name="ImportTime" Val="1585557670"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/full_adder.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/input_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/input_buffer.sv"/>
        <Attr Name="ImportTime" Val="1585689867"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/output_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/output_buffer.sv"/>
        <Attr Name="ImportTime" Val="1585558056"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/output_mem_to_R0.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/output_mem_to_R0.sv"/>
        <Attr Name="ImportTime" Val="1585277625"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/BSI_Adder_Wrapper_level2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/BSI_Adder_Wrapper_level2.v"/>
        <Attr Name="ImportTime" Val="1585689923"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/mux2_1.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/mux2_1.sv"/>
        <Attr Name="ImportTime" Val="1585189066"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clock_generator.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/HJ_project3.srcs/sources_1/new/clock_generator.sv"/>
        <Attr Name="ImportTime" Val="1585189066"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/FPGA_BSI_Adder.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/FPGA_BSI_Adder.v"/>
        <Attr Name="ImportTime" Val="1592808107"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clk_gen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/clk_gen.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/imem.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/imem.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/hex_to_7seg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/hex_to_7seg.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/button_debouncer.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/button_debouncer.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/imem_1.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/imem_1.v"/>
        <Attr Name="ImportTime" Val="1592974362"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/led_mux.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/sources_1/imports/new/led_mux.v"/>
        <Attr Name="ImportTime" Val="1592803865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/FPGA/memFileB.dat">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/FPGA/memFileA.dat">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="CLA_Adder_Wrapper_level2"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/CLA_adder.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/new/BSI_Adder_Constraints_FPGA.xdc">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../8by4fpga1block/8by4fpga1block.srcs/constrs_1/new/BSI_Adder_Constraints_FPGA.xdc"/>
        <Attr Name="ImportTime" Val="1592807727"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
