AKS seminarski - fulana tema
============================

Datum: 15.06.2010

Fulanje tema mi nije nepoznata stvar. I tako se za ovaj seminarski AKS što sam pisao  desilo.

U mailu mi je zadata tema "VHDL funkcije", a ja sebi u redmine-u zapisao: "VHDL". cccc ...

I tako sam ja 40-sahta potrošio na sasvim drugu temu ...

Međutim, asistentica je pokazala krajnje razumjevanje pa je prihvatila da jednostavno promjenimo temu na osnovu onoga što sam ja uradio.

Dobro je ispalo, znam ja sebe 
--------------------------------

Kad malo razmislim dobro je da sam nehotice fulao temu. 

Jer je prvobitna tema oblast koja logično slijedi nakon upoznavanja osnova jezika. A ja ne znam fušerit'.

I ja bi se opet "zakuc'o" na ovim osnovama. 

Jer, kako da ja pišem o nečemu a ni osnove mi nisu poznate.


Happy end
---------

Na kraju se završilo sa seminarskim koji glasi: "Prvi koraci sa VHDL-om korištenjem otvorenog software-a"

Hvala asistentice. Bila bi mi prava fjaka sad nešto nasilu prilagođavati, a ionako sam skroz tanak sa vremenom.


Ko to kaže, ko to laže, da se RMS i ja ne slažemo
-----------------------------------------------

Ah da, dodao sam i licencu na dokument.

Richard M. Stallman bio ponosan na mene :)

[Free document license v1.3](http://www.gnu.org/licenses/fdl.html)


Freedom ... freedom ...


Linkovi
-------

http://gitorious.org/fit-mostar/aks/blobs/raw/19aef5f394478a409472592c802cb3593e3cba9a/seminarski/seminarski.odt

http://gitorious.org/fit-mostar/aks/blobs/raw/19aef5f394478a409472592c802cb3593e3cba9a/seminarski/seminarski.pdf
