<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:28.5228</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.04.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7037520</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>응력 처리된 비활성 표면들을 갖는 III-V 화합물 반도체 다이들, 및 그 제조 방법들</inventionTitle><inventionTitleEng>III-V COMPOUND SEMICONDUCTOR DIES WITH STRESS-TREATED INACTIVE SURFACES AND MANUFACTURING METHODS THEREOF</inventionTitleEng><openDate>2023.01.11</openDate><openNumber>10-2023-0006817</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.10.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/683</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/29</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 취성 III-V 화합물 반도체의 반도체 다이가 패키지 제조 동안 몰딩 화합물로 캡슐화되기 전에, 몰딩 화합물이 고형화됨에 따라 인가되는 응력들 하에서 표면 결함들이 전파되는 것 및 III-V 화합물 반도체의 기판의 결정 구조를 균열화하는 것을 회피하거나 방지하기 위해 반도체 다이의 측면들이 처리된다. 표면들은, 기판의 패시베이팅된 층 또는 기판 상의 패시베이션 재료일 수도 있는 패시베이션 층을 형성하도록 처리된다. 패시베이팅된 층에서, 외부 층의 결함들은 균열에 덜 민감하도록 변형된다. 기판 표면 상의 다결정 층과 같은 패시베이션 재료는 몰딩 화합물에 의해 인가되는 응력들을 분산시킨다. 개시된 바와 같이 처리된 측면들을 갖는 플립-칩 및 와이어-본드 칩 패키지들의 반도체 다이들은 다이 균열화에 의해 야기되는 불량의 감소된 발생을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.11.11</internationOpenDate><internationOpenNumber>WO2021225818</internationOpenNumber><internationalApplicationDate>2021.04.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/029200</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 칩 패키지로서,III-V 화합물 반도체 다이 (III-V 화합물 다이) 로서, 적어도 하나의 기능성 회로 및 활성 표면을 포함하는 활성 영역; 및 상기 활성 표면 반대쪽의 후면 및 복수의 측면들을 포함하는 기판을 포함하는 비활성 영역을 포함하는, 상기 III-V 화합물 반도체 다이 (III-V 화합물 다이);상기 기판의 상기 복수의 측면들 상에 배치된 패시베이션 층; 및상기 패시베이션 층 상에 배치된 몰딩 화합물을 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 측면들은 상기 활성 표면과 직교하는 복수의 측면들을 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 몰딩 화합물은 상기 패시베이션 층과 직접 접촉하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 III-V 화합물 다이는 층상 기판에 본딩되고, 상기 후면은 상기 층상 기판을 대향하고; 그리고상기 반도체 칩 패키지는 상기 활성 영역의 상기 적어도 하나의 기능성 회로를 상기 층상 기판의 인터커넥트들에 전기적으로 커플링시키는 와이어 본드들을 더 포함하고, 상기 인터커넥트들은 상기 적어도 하나의 기능성 회로를 외부 회로에 전기적으로 커플링시키도록 구성되는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 III-V 화합물 다이는 층상 기판에 커플링되고, 상기 활성 표면은 상기 층상 기판을 대향하고; 그리고상기 반도체 칩 패키지는 상기 적어도 하나의 기능성 회로에 그리고 상기 층상 기판에 전기적으로 커플링된 복수의 전도성 범프들을 더 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 패시베이션 층은 상기 기판의 패시베이팅된 층 및 상기 기판 상의 패시베이션 재료 중 적어도 하나를 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 기판의 상기 패시베이팅된 층은 자연 산화물을 포함하고, 상기 패시베이션 재료는 다결정 층을 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 패시베이션 층은 상기 다결정 층을 포함하고; 그리고상기 다결정 층은 실리콘 질화물 (SiN) 층 및 실리콘 산화물 (SiO) 층 중 하나를 더 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 패시베이팅된 층은 상기 자연 산화물을 포함하고;상기 III-V 화합물 다이는 갈륨 비소 (GaAs) 를 포함하고; 그리고상기 자연 산화물은 비소 산화물 (As2O3) 및 갈륨 산화물 (Ga2O3) 중 하나를 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 III-V 화합물 다이를 외부 회로에 커플링시키도록 구성된 인터커넥트들을 포함하는 층상 기판을 더 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 III-V 화합물 다이 상의 상기 몰딩 화합물은 상기 층상 기판을 대향하지 않는 상기 III-V 화합물 다이의 모든 측부들을 캡슐화하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,집적 회로 (IC) 를 포함하는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,셋탑 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; 글로벌 포지셔닝 시스템 (GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜 (SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; 개인용 디지털 보조기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, 반도체 칩 패키지.</claim></claimInfo><claimInfo><claim>14. 반도체 칩 패키지를 제조하는 방법으로서,III-V 화합물을 포함하는 반도체 웨이퍼를 캐리어에 본딩하는 단계로서, 상기 반도체 웨이퍼의 비활성 후면은 상기 캐리어를 대향하는, 상기 반도체 웨이퍼를 캐리어에 본딩하는 단계;상기 반도체 웨이퍼의 활성 영역에 복수의 기능성 회로들을 형성하는 단계로서, 상기 활성 영역은 상기 반도체 웨이퍼의 상기 비활성 후면 반대쪽의 활성 표면을 포함하는, 상기 복수의 기능성 회로들을 형성하는 단계;상기 활성 표면 상에 보호층을 형성하는 단계;활성 영역, 및 기판을 포함하는 비활성 영역을 각각이 포함하는 적어도 하나의 III-V 화합물 다이로 상기 반도체 웨이퍼를 다이싱하는 단계로서, 상기 적어도 하나의 III-V 화합물 다이 중 하나의 III-V 화합물 다이의 상기 활성 영역에서의 기능성 회로는 상기 반도체 웨이퍼의 상기 활성 영역에서의 상기 복수의 기능성 회로들 중 하나를 포함하고,  상기 다이싱은 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 복수의 측면들을 노출시키고, 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 비활성 후면은 상기 반도체 웨이퍼의 상기 비활성 후면의 일부분을 포함하는, 상기 반도체 웨이퍼를 다이싱하는 단계;상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 상기 복수의 측면들 상에 패시베이션 층을 형성하는 단계; 및상기 활성 표면으로부터 상기 보호층을 제거하는 단계를 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 상기 복수의 측면들 상에 패시베이션 층을 형성하는 단계는 상기 기판의 상기 복수의 측면들 상에 상기 기판의 패시베이팅된 층을 형성하는 단계 및 상기 기판의 상기 복수의 측면들 상에 패시베이션 재료를 퇴적하는 단계 중 하나를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 기판의 상기 복수의 측면들 상에 상기 기판의 패시베이팅된 층을 형성하는 단계는 상기 기판의 상기 복수의 측면들 상에 상기 기판의 자연 산화물을 형성하는 단계를 더 포함하고; 그리고 상기 기판의 상기 복수의 측면들 상에 패시베이션 재료를 퇴적하는 단계는 상기 기판의 상기 복수의 측면들 상에 다결정 층을 퇴적하는 단계를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 기판의 상기 복수의 측면들 상에 자연 산화물을 형성하는 단계는 상기 기판의 상기 복수의 측면들을 산소 플라즈마에 노출시키는 단계를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>18. 제 16 항에 있어서,상기 기판의 상기 복수의 측면들 상에 다결정 층을 퇴적하는 단계는 실리콘 질화물 (SiN) 층 및 실리콘 산화물 (SiO) 층 중 하나를 퇴적하는 단계를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제 14 항에 있어서,상기 기판의 상기 복수의 측면들 상에 패시베이션 층을 형성하는 단계는 상기 적어도 하나의 III-V 화합물 다이가 섭씨 400 도 (400℃) 를 초과하는 온도를 겪지 않는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제 14 항에 있어서,상기 캐리어로부터 상기 적어도 하나의 III-V 화합물 다이를 제거하는 단계;상기 적어도 하나의 III-V 화합물 다이를 층상 기판에 커플링시키는 단계로서, 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 상기 비활성 후면은 상기 층상 기판을 대향하는, 상기 적어도 하나의 III-V 화합물 다이를 층상 기판에 커플링시키는 단계;상기 적어도 하나의 III-V 화합물 다이의 상기 활성 영역 상의 상기 기능성 회로를 와이어 본드들로 상기 층상 기판에 전기적으로 커플링시키는 단계; 및상기 적어도 하나의 III-V 화합물 다이를 몰딩 화합물로 캡슐화하는 단계로서, 상기 패시베이션 층은 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 상기 복수의 측면들과 상기 몰딩 화합물 사이에 있는, 상기 적어도 하나의 III-V 화합물 다이를 캡슐화하는 단계를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 반도체 칩 패키지를 제조하는 방법으로서,III-V 화합물을 포함하는 반도체 웨이퍼의 활성 영역에 복수의 기능성 회로들을 형성하는 단계로서, 상기 활성 영역은 상기 반도체 웨이퍼의 후측부 반대쪽의 활성 표면을 포함하는, 상기 복수의 기능성 회로들을 형성하는 단계;상기 활성 표면 상에 보호층을 형성하는 단계;상기 보호층을 제 1 캐리어에 본딩하는 단계;비활성 후면을 형성하기 위해 상기 반도체 웨이퍼의 상기 후측부를 박형화하는 단계;상기 반도체 웨이퍼의 상기 비활성 후면 상에 패시베이션 층을 형성하는 단계;제 2 캐리어를 상기 패시베이션 층에 본딩하고, 상기 보호층으로부터 상기 제 1 캐리어를 제거하는 단계;활성 영역, 및 기판을 포함하는 비활성 영역을 각각이 포함하는 적어도 하나의 III-V 화합물 다이로 상기 반도체 웨이퍼를 다이싱하는 단계로서, 상기 적어도 하나의 III-V 화합물 다이 중 하나의 III-V 화합물 다이의 상기 활성 영역에서의 기능성 회로는 상기 반도체 웨이퍼의 상기 활성 영역에서의 상기 복수의 기능성 회로들 중 하나를 포함하고, 상기 다이싱은 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 복수의 측면들을 노출시키고, 상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 비활성 후면은 상기 반도체 웨이퍼의 상기 비활성 후면의 일부분을 포함하는, 상기 반도체 웨이퍼를 다이싱하는 단계;상기 적어도 하나의 III-V 화합물 다이의 상기 기판의 상기 복수의 측면들 상에 상기 패시베이션 층을 형성하는 단계; 및상기 활성 표면으로부터 상기 보호층을 제거하는 단계를 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,상기 비활성 후면 상에 그리고 상기 기판의 상기 복수의 측면들 상에 패시베이션 층을 형성하는 것은 상기 비활성 후면 및 상기 기판의 상기 복수의 측면들 상에 상기 기판의 패시베이팅된 층을 형성하는 것 및 상기 비활성 후면 및 상기 기판의 상기 복수의 측면들 상에 패시베이션 재료를 퇴적하는 것 중 하나를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서,상기 비활성 후면 상에 그리고 상기 기판의 상기 복수의 측면들 상에 패시베이팅된 층을 형성하는 것은 상기 비활성 후면 상에 그리고 상기 기판의 상기 복수의 측면들 상에 자연 산화물을 형성하는 것을 더 포함하고; 그리고상기 비활성 후면 및 상기 기판의 상기 복수의 측면들 상에 패시베이션 재료를 퇴적하는 것은 상기 비활성 후면 및 상기 기판의 상기 복수의 측면들 상에 다결정 층을 퇴적하는 것을 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제 23 항에 있어서,상기 자연 산화물을 형성하는 것은 상기 비활성 후면 및 상기 복수의 측면들을 산소 플라즈마에 노출시키는 것을 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제 23 항에 있어서,상기 다결정 층을 퇴적하는 것은 실리콘 질화물 (SiN) 층 및 실리콘 산화물 (SiO) 층 중 하나를 퇴적하는 것을 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. 제 21 항에 있어서,상기 제 2 캐리어로부터 상기 적어도 하나의 III-V 화합물 다이를 제거하는 단계;상기 적어도 하나의 III-V 화합물 다이를 층상 기판에 커플링시키는 단계로서, 상기 적어도 하나의 III-V 화합물 다이의 상기 활성 영역은 상기 층상 기판을 대향하고, 상기 커플링은, 복수의 전도성 범프들을, 상기 적어도 하나의 III-V 화합물 다이의 상기 활성 영역에서의 상기 기능성 회로에 그리고 상기 층상 기판에 커플링시키는 것을 포함하는, 상기 적어도 하나의 III-V 화합물 다이를 층상 기판에 커플링시키는 단계; 및상기 적어도 하나의 III-V 화합물 다이를 몰딩 화합물로 캡슐화하는 단계로서, 상기 패시베이션 층은 상기 적어도 하나의 III-V 화합물 다이의 상기 복수의 측면들과 상기 몰딩 화합물 사이 및 상기 적어도 하나의 III-V 화합물 다이의 상기 비활성 후면과 상기 몰딩 화합물 사이에 있는, 상기 적어도 하나의 III-V 화합물 다이를 캡슐화하는 단계를 더 포함하는, 반도체 칩 패키지를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>TAO, GENGMING</engName><name>타오 겅밍</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>YANG, BIN</engName><name>양 빈</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>LI, XIA</engName><name>리 샤</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.05.06</priorityApplicationDate><priorityApplicationNumber>16/868,147</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.10.26</receiptDate><receiptNumber>1-1-2022-1133851-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.12.08</receiptDate><receiptNumber>1-5-2022-0185304-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>1-1-2024-0370149-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>1-1-2024-0370150-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227037520.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9399b33d910b68746da71840df5c60f9a4bab1b10ccea8a8b552c6a12b87f20365893eb3ba9866eabae6bca7b07f15afc7384c1b65fe8d0db7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4f9bcdc9262a82c6b7eba8ded430d320e172346372edb2e2c9cd60817b50d938701d8853f709167d899bae6bc6c5293ff92705e103cc1157</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>