# Sistema de MemÃ³ria com Display 7 Segmentos - VHDL

![VHDL](https://img.shields.io/badge/VHDL-Hardware-blue)
![FPGA](https://img.shields.io/badge/FPGA-Basys3-green)
![Xilinx](https://img.shields.io/badge/Xilinx-Vivado-red)
![License](https://img.shields.io/badge/license-MIT-orange)

## ğŸ“‹ DescriÃ§Ã£o

Sistema de memÃ³ria avanÃ§ado implementado em VHDL para FPGA Xilinx Basys3. O projeto estende o conceito de memÃ³ria endereÃ§Ã¡vel com visualizaÃ§Ã£o atravÃ©s de display de 7 segmentos multiplexado, incluindo conversÃ£o binÃ¡rio-BCD para exibiÃ§Ã£o decimal dos valores armazenados.

## ğŸ¥ DemonstraÃ§Ã£o

[VÃ­deo de demonstraÃ§Ã£o na Basys3](https://www.youtube.com/shorts/gwM9WC6nlcg)

## ğŸ—ï¸ Arquitetura

O sistema integra os seguintes mÃ³dulos especializados:

### MÃ³dulos Principais

- **`system_controller.vhd`**: Controlador principal que integra todos os componentes
- **`data_storage_unit.vhd`**: Unidade de armazenamento de dados (4 posiÃ§Ãµes x 8 bits)
- **`memory_cell_8bit.vhd`**: CÃ©lula de memÃ³ria individual de 8 bits
- **`address_decoder.vhd`**: Decodificador de endereÃ§os 1-para-2
- **`debounced_toggle_ff.vhd`**: Flip-flop toggle com debounce para controle de escrita/leitura
- **`output_multiplexer.vhd`**: Multiplexador de saÃ­da para seleÃ§Ã£o de dados
- **`binary_to_bcd_conv.vhd`**: Conversor binÃ¡rio para BCD (3 dÃ­gitos)
- **`display_manager.vhd`**: Gerenciador de display 7 segmentos multiplexado
- **`projeto.xdc`**: Arquivo de constraints (pinagem Basys3)

### Diagrama de Blocos

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                    SYSTEM CONTROLLER                          â”‚
â”‚                                                               â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                                              â”‚
â”‚  â”‚ Debounced   â”‚                                              â”‚
â”‚  â”‚ Toggle FF   â”‚ â†’ write_enable                               â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                                              â”‚
â”‚                                                               â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                    â”‚
â”‚  â”‚  Address    â”‚      â”‚  Data Storage    â”‚                    â”‚
â”‚  â”‚  Decoder    â”‚â†’sel â†’â”‚   Unit (4x8b)    â”‚                    â”‚
â”‚  â”‚  (1-to-2)   â”‚      â”‚                  â”‚                    â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜      â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                    â”‚
â”‚       â†‘                        â†“                              â”‚
â”‚  addr[1:0]              â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                       â”‚
â”‚                         â”‚   Output    â”‚                       â”‚
â”‚  data_in[7:0] â”€â”€â”€â”€â”€â”€â”€â”€â†’ â”‚     MUX     â”‚                       â”‚
â”‚                         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                       â”‚
â”‚                                â†“                              â”‚
â”‚                         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                       â”‚
â”‚                         â”‚  Binary to  â”‚                       â”‚
â”‚                         â”‚  BCD Conv   â”‚                       â”‚
â”‚                         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                       â”‚
â”‚                                â†“                              â”‚
â”‚                         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”                       â”‚
â”‚                         â”‚   Display   â”‚ â†’ 7-Seg Display       â”‚
â”‚                         â”‚   Manager   â”‚   (4 dÃ­gitos)         â”‚
â”‚                         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                       â”‚
â”‚                                                               â”‚
â”‚  LEDs â† led_data_out[7:0], led_addr_out[1:0]                  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ”Œ Pinagem (Basys3)

### Clock e Controle
| Sinal | Pino | DescriÃ§Ã£o |
|-------|------|-----------|
| `clk_in` | F14 | Clock de 100 MHz da placa |
| `rst_in` | J2 | BotÃ£o de reset (ativo baixo) |
| `write_enable` | J5 | BotÃ£o toggle escrita/leitura (ativo baixo) |

### Entradas de EndereÃ§o
| Sinal | Pino | DescriÃ§Ã£o |
|-------|------|-----------|
| `addr_row` | V2 | Switch - Bit de linha do endereÃ§o |
| `addr_col` | U2 | Switch - Bit de coluna do endereÃ§o |

### Barramento de Dados (8 bits)
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `data_in[7:0]` | N2, P1, P2, R1, R2, T1, T2, U1 | Switches para entrada de dados |

### Display 7 Segmentos
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `segment_out[6:0]` | D1, H4, B1, C2, D2, J3, F4 | Segmentos a-g |
| `anode_select_out[3:0]` | E4, F3, J4, H3 | SeleÃ§Ã£o de dÃ­gito (multiplexaÃ§Ã£o) |

### LEDs de Status
| Sinal | Pinos | DescriÃ§Ã£o |
|-------|-------|-----------|
| `led_data_out[7:0]` | M3, L3, A16, K3, C15, H1, A15, B15 | Espelha o valor armazenado |
| `led_addr_out[1:0]` | G1, G2 | Indica o endereÃ§o selecionado |

## ğŸš€ Como Usar

### PrÃ©-requisitos
- Xilinx Vivado (versÃ£o 2018.2 ou superior)
- Placa FPGA Digilent Basys3
- Cabo USB para programaÃ§Ã£o

### CompilaÃ§Ã£o no Vivado

1. **Criar novo projeto:**
   ```
   File â†’ Project â†’ New
   ```

2. **Adicionar arquivos fonte:**
   - Adicione todos os arquivos `.vhd` da pasta `src/`
   - Adicione o arquivo `projeto.xdc` da pasta `hardware/`

3. **Definir top-level:**
   - Clique com botÃ£o direito em `system_controller.vhd`
   - Selecione "Set as Top"

4. **Compilar:**
   ```
   Flow â†’ Run Synthesis
   Flow â†’ Run Implementation
   Flow â†’ Generate Bitstream
   ```

5. **Programar a FPGA:**
   ```
   Flow â†’ Open Hardware Manager â†’ Auto Connect
   Program Device â†’ Selecione o bitstream gerado
   ```

### OperaÃ§Ã£o do Sistema

1. **Reset**: Pressione o botÃ£o J2 para resetar (zera toda a memÃ³ria)

2. **Selecionar EndereÃ§o**: Configure os switches de endereÃ§o
   - `addr_row` (V2) + `addr_col` (U2)
   - 00, 01, 10, 11 = PosiÃ§Ãµes 0, 1, 2, 3

3. **Modo Escrita**: 
   - Pressione J5 para entrar em modo escrita (LED indicador)
   - Configure o valor nos switches `data_in[7:0]`
   - O valor Ã© escrito automaticamente na posiÃ§Ã£o selecionada

4. **Modo Leitura**:
   - Pressione J5 novamente para alternar para leitura
   - Display 7 segmentos mostra o valor decimal (0-255)
   - LEDs mostram o valor binÃ¡rio

5. **VisualizaÃ§Ã£o**:
   - **Display 7-seg**: Valor decimal de 3 dÃ­gitos (000-255)
   - **LEDs data**: RepresentaÃ§Ã£o binÃ¡ria do dado
   - **LEDs addr**: EndereÃ§o selecionado

## ğŸ“ Estrutura do Projeto

```
.
â”œâ”€â”€ README.md
â”œâ”€â”€ LICENSE
â”œâ”€â”€ .gitignore
â”œâ”€â”€ src/                                  # CÃ³digo fonte VHDL
â”‚   â”œâ”€â”€ system_controller.vhd            # Top-level entity
â”‚   â”œâ”€â”€ data_storage_unit.vhd
â”‚   â”œâ”€â”€ memory_cell_8bit.vhd
â”‚   â”œâ”€â”€ address_decoder.vhd
â”‚   â”œâ”€â”€ debounced_toggle_ff.vhd
â”‚   â”œâ”€â”€ output_multiplexer.vhd
â”‚   â”œâ”€â”€ binary_to_bcd_conv.vhd
â”‚   â””â”€â”€ display_manager.vhd
â”œâ”€â”€ hardware/                             # Arquivos de hardware
â”‚   â””â”€â”€ projeto.xdc                      # Constraints (pinagem)
â””â”€â”€ docs/                                 # DocumentaÃ§Ã£o
    â”œâ”€â”€ setup_guide.md
    â””â”€â”€ architecture.md
```

## ğŸ› ï¸ Tecnologias Utilizadas

- **Linguagem**: VHDL
- **Ferramenta**: Xilinx Vivado
- **Hardware**: Digilent Basys3 (Artix-7 XC7A35T-1CPG236C)
- **Clock**: 100 MHz
- **Display**: 7 segmentos x 4 dÃ­gitos (multiplexado)

## ğŸ“ Funcionalidades

âœ… MemÃ³ria de 4 posiÃ§Ãµes x 8 bits  
âœ… EndereÃ§amento via switches (2 bits)  
âœ… Modo escrita/leitura com debounce  
âœ… ConversÃ£o binÃ¡rio â†’ BCD automÃ¡tica  
âœ… Display 7 segmentos multiplexado (taxa de refresh otimizada)  
âœ… VisualizaÃ§Ã£o simultÃ¢nea: display decimal + LEDs binÃ¡rios  
âœ… Reset assÃ­ncrono  
âœ… Clock de 100 MHz (Basys3)  

## ğŸ” Diferenciais deste Projeto

Comparado ao projeto anterior (DE0-nano), este sistema inclui:
- **Display 7 segmentos** com multiplexaÃ§Ã£o automÃ¡tica
- **ConversÃ£o BCD** para exibiÃ§Ã£o decimal legÃ­vel
- **Debounce em hardware** para botÃµes mais confiÃ¡veis
- **VisualizaÃ§Ã£o dupla** (decimal + binÃ¡rio)
- **Plataforma Xilinx** (Vivado vs Quartus)

## ğŸ¤ Contribuindo

ContribuiÃ§Ãµes sÃ£o bem-vindas! Sinta-se Ã  vontade para:
- Reportar bugs
- Sugerir melhorias
- Enviar pull requests

## ğŸ“„ LicenÃ§a

Este projeto estÃ¡ sob a licenÃ§a MIT.

## âœï¸ Autor

Projeto desenvolvido como parte da disciplina de Sistemas Digitais.

---

â­ Se este projeto foi Ãºtil para vocÃª, considere dar uma estrela!
