Timing Analyzer report for FSM_COMPLETE
Fri May 03 10:29:33 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst423423|inst10'
 13. Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst1231|inst10'
 14. Slow 1200mV 85C Model Setup: 'CLOCK'
 15. Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst423423|inst10'
 16. Slow 1200mV 85C Model Hold: 'CLOCK'
 17. Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst1231|inst10'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst423423|inst10'
 26. Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst1231|inst10'
 27. Slow 1200mV 0C Model Setup: 'CLOCK'
 28. Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst423423|inst10'
 29. Slow 1200mV 0C Model Hold: 'CLOCK'
 30. Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst1231|inst10'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst423423|inst10'
 38. Fast 1200mV 0C Model Setup: 'CLOCK'
 39. Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst1231|inst10'
 40. Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst423423|inst10'
 41. Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst1231|inst10'
 42. Fast 1200mV 0C Model Hold: 'CLOCK'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; FSM_COMPLETE                                            ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; CLOCK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                                ;
; clock_divider_1024:inst1231|inst10   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst1231|inst10 }   ;
; clock_divider_1024:inst423423|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst423423|inst10 } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 134.01 MHz ; 134.01 MHz      ; clock_divider_1024:inst423423|inst10 ;                                                               ;
; 301.02 MHz ; 301.02 MHz      ; clock_divider_1024:inst1231|inst10   ;                                                               ;
; 302.76 MHz ; 250.0 MHz       ; CLOCK                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clock_divider_1024:inst423423|inst10 ; -6.462 ; -71.847       ;
; clock_divider_1024:inst1231|inst10   ; -2.322 ; -6.622        ;
; CLOCK                                ; -2.303 ; -6.917        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clock_divider_1024:inst423423|inst10 ; 0.222 ; 0.000         ;
; CLOCK                                ; 0.402 ; 0.000         ;
; clock_divider_1024:inst1231|inst10   ; 0.404 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK                                ; -3.000 ; -15.850       ;
; clock_divider_1024:inst423423|inst10 ; -2.333 ; -65.635       ;
; clock_divider_1024:inst1231|inst10   ; -1.285 ; -12.850       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst423423|inst10'                                                                                                                                     ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -6.462 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 7.385      ;
; -6.450 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 7.373      ;
; -6.443 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 7.360      ;
; -6.239 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.085     ; 7.152      ;
; -6.202 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 7.121      ;
; -5.765 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.069     ; 6.694      ;
; -5.753 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.069     ; 6.682      ;
; -5.746 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 6.669      ;
; -5.608 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 4.126      ;
; -5.608 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 4.126      ;
; -5.542 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 6.461      ;
; -5.505 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.073     ; 6.430      ;
; -5.450 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 3.968      ;
; -5.450 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 3.968      ;
; -5.346 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.024      ; 6.368      ;
; -5.346 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.024      ; 6.368      ;
; -5.346 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.024      ; 6.368      ;
; -5.346 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.024      ; 6.368      ;
; -5.346 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.024      ; 6.368      ;
; -5.326 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 3.844      ;
; -5.326 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.480     ; 3.844      ;
; -5.196 ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.974     ; 5.220      ;
; -5.143 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.073     ; 6.068      ;
; -5.138 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.189     ; 4.947      ;
; -5.131 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.073     ; 6.056      ;
; -5.124 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 6.043      ;
; -5.029 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.193     ; 4.834      ;
; -4.967 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.211     ; 4.754      ;
; -4.920 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.083     ; 5.835      ;
; -4.891 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 5.807      ;
; -4.883 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 5.804      ;
; -4.857 ; FSM:inst420|DONE                              ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.482     ; 3.373      ;
; -4.857 ; FSM:inst420|DONE                              ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.482     ; 3.373      ;
; -4.835 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.263     ; 4.570      ;
; -4.756 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.067     ; 5.687      ;
; -4.716 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.073     ; 5.641      ;
; -4.649 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.030      ; 5.677      ;
; -4.649 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.030      ; 5.677      ;
; -4.649 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.030      ; 5.677      ;
; -4.649 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.030      ; 5.677      ;
; -4.649 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.030      ; 5.677      ;
; -4.641 ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.978     ; 4.661      ;
; -4.641 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.207     ; 4.432      ;
; -4.609 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.067     ; 5.540      ;
; -4.557 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.086     ; 5.469      ;
; -4.409 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.088     ; 5.319      ;
; -4.387 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 5.306      ;
; -4.375 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 5.294      ;
; -4.368 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.085     ; 5.281      ;
; -4.365 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.271     ; 4.092      ;
; -4.331 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 5.250      ;
; -4.319 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 5.238      ;
; -4.312 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.085     ; 5.225      ;
; -4.211 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.073     ; 5.136      ;
; -4.164 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.089     ; 5.073      ;
; -4.131 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.209     ; 3.920      ;
; -4.127 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.083     ; 5.042      ;
; -4.108 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.089     ; 5.017      ;
; -4.071 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.083     ; 4.986      ;
; -4.044 ; FSM:inst420|ALU_MODE[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.960      ;
; -4.027 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.026      ; 5.051      ;
; -4.027 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.026      ; 5.051      ;
; -4.027 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.026      ; 5.051      ;
; -4.027 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.026      ; 5.051      ;
; -4.027 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.026      ; 5.051      ;
; -4.018 ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.945      ;
; -3.993 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.910      ;
; -3.993 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.910      ;
; -3.964 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.267     ; 3.695      ;
; -3.951 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.092     ; 4.857      ;
; -3.950 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.213     ; 3.735      ;
; -3.903 ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.982     ; 3.919      ;
; -3.867 ; FSM:inst420|ALU_READ                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 4.786      ;
; -3.861 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.782      ;
; -3.850 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.777      ;
; -3.830 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.747      ;
; -3.830 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.747      ;
; -3.768 ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.978     ; 3.788      ;
; -3.732 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.653      ;
; -3.669 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.586      ;
; -3.669 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.081     ; 4.586      ;
; -3.625 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.213     ; 3.410      ;
; -3.612 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.539      ;
; -3.591 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.518      ;
; -3.591 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.512      ;
; -3.533 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.454      ;
; -3.529 ; FSM:inst420|STATE[0]                          ; FSM:inst420|RA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.445      ;
; -3.529 ; FSM:inst420|STATE[0]                          ; FSM:inst420|RA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.445      ;
; -3.488 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.415      ;
; -3.485 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.193     ; 3.290      ;
; -3.476 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF3 ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.199     ; 3.275      ;
; -3.468 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.395      ;
; -3.448 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF2 ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.273     ; 3.173      ;
; -3.372 ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.293      ;
; -3.368 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.092     ; 4.274      ;
; -3.362 ; 5BIT_Register:lol|DFF1~_Duplicate_1           ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.289      ;
; -3.341 ; FSM:inst420|STATE[1]                          ; FSM:inst420|RA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.257      ;
; -3.341 ; FSM:inst420|STATE[1]                          ; FSM:inst420|RA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.257      ;
; -3.337 ; REGISTER_File:inst17|5BIT_Register:inst|DFF3  ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.984     ; 3.351      ;
; -3.279 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.077     ; 4.200      ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst1231|inst10'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; -2.322 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 3.241      ;
; -2.308 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 3.227      ;
; -2.178 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 3.097      ;
; -2.040 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.959      ;
; -1.918 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.837      ;
; -1.906 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.825      ;
; -1.816 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.735      ;
; -1.544 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.463      ;
; -1.528 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 2.447      ;
; -1.413 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.500        ; 2.701      ; 4.844      ;
; -0.945 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.864      ;
; -0.931 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.850      ;
; -0.829 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 1.000        ; 2.701      ; 4.760      ;
; -0.801 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.720      ;
; -0.663 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.582      ;
; -0.663 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.582      ;
; -0.586 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.505      ;
; -0.585 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.504      ;
; -0.582 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.501      ;
; -0.576 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.495      ;
; -0.572 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.491      ;
; -0.571 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.490      ;
; -0.568 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.487      ;
; -0.562 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.481      ;
; -0.548 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.467      ;
; -0.541 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.460      ;
; -0.529 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.448      ;
; -0.524 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.443      ;
; -0.442 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.361      ;
; -0.441 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.360      ;
; -0.439 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.358      ;
; -0.438 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.357      ;
; -0.432 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.351      ;
; -0.350 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.269      ;
; -0.349 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.268      ;
; -0.326 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.245      ;
; -0.304 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.223      ;
; -0.303 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.222      ;
; -0.300 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.219      ;
; -0.294 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.213      ;
; -0.197 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.116      ;
; -0.191 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.110      ;
; -0.169 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.088      ;
; -0.142 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 1.061      ;
; -0.072 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.991      ;
; -0.052 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.971      ;
; -0.052 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.971      ;
; 0.154  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.079     ; 0.765      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK'                                                                                                                                         ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.303 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 3.220      ;
; -2.293 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 3.210      ;
; -2.164 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 3.081      ;
; -2.025 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.942      ;
; -1.912 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.829      ;
; -1.908 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.825      ;
; -1.780 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.697      ;
; -1.540 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.500        ; 2.963      ; 5.223      ;
; -1.531 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.448      ;
; -1.387 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 2.304      ;
; -0.941 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.858      ;
; -0.931 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.848      ;
; -0.849 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.766      ;
; -0.848 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 1.000        ; 2.963      ; 5.031      ;
; -0.834 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.751      ;
; -0.802 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.719      ;
; -0.663 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.580      ;
; -0.661 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.578      ;
; -0.578 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.495      ;
; -0.578 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.495      ;
; -0.577 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.494      ;
; -0.577 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.494      ;
; -0.568 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.485      ;
; -0.568 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.485      ;
; -0.567 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.484      ;
; -0.567 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.484      ;
; -0.550 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.467      ;
; -0.546 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.463      ;
; -0.439 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.356      ;
; -0.439 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.356      ;
; -0.438 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.355      ;
; -0.438 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.355      ;
; -0.418 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.335      ;
; -0.410 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.327      ;
; -0.345 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.262      ;
; -0.336 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.253      ;
; -0.324 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.241      ;
; -0.300 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.217      ;
; -0.300 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.217      ;
; -0.299 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.216      ;
; -0.299 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.216      ;
; -0.223 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.140      ;
; -0.199 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.116      ;
; -0.196 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.113      ;
; -0.185 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.102      ;
; -0.136 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 1.053      ;
; -0.055 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.972      ;
; 0.152  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.081     ; 0.765      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst423423|inst10'                                                                                                                                                 ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.222 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.207      ; 1.615      ;
; 0.246 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.267      ; 1.699      ;
; 0.282 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.193      ; 1.661      ;
; 0.336 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.263      ; 1.785      ;
; 0.354 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.211      ; 1.751      ;
; 0.379 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.189      ; 1.754      ;
; 0.451 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.271      ; 1.908      ;
; 0.497 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.978      ; 1.661      ;
; 0.514 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.273      ; 1.973      ;
; 0.532 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.199      ; 1.917      ;
; 0.545 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.273      ; 2.004      ;
; 0.583 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.213      ; 1.982      ;
; 0.632 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.974      ; 1.792      ;
; 0.645 ; FSM:inst420|ALU_READ                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 0.910      ;
; 0.739 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.193      ; 2.118      ;
; 0.772 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.197      ; 2.155      ;
; 0.774 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.209      ; 2.169      ;
; 0.819 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.984      ; 1.989      ;
; 0.883 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 1.146      ;
; 0.958 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.978      ; 2.122      ;
; 0.984 ; FSM:inst420|ALU_SET                 ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.249      ;
; 0.989 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.982      ; 2.157      ;
; 1.005 ; FSM:inst420|OUT_DATA[4]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.270      ;
; 1.007 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.272      ;
; 1.018 ; FSM:inst420|WA[1]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.482      ; 3.686      ;
; 1.040 ; FSM:inst420|OUT_DATA[1]             ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.305      ;
; 1.058 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 1.325      ;
; 1.073 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.330      ;
; 1.112 ; FSM:inst420|WA[0]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.482      ; 3.780      ;
; 1.115 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.024     ; 0.890      ;
; 1.115 ; FSM:inst420|WA[1]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.488      ; 3.789      ;
; 1.121 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.213      ; 2.520      ;
; 1.126 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 1.360      ;
; 1.135 ; FSM:inst420|ALU_MODE[1]             ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.400      ;
; 1.153 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.030     ; 0.922      ;
; 1.206 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.482      ; 3.874      ;
; 1.233 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.488      ; 3.907      ;
; 1.269 ; FSM:inst420|DONE                    ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.534      ;
; 1.341 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 1.575      ;
; 1.367 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.026     ; 1.140      ;
; 1.370 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 1.631      ;
; 1.386 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.020     ; 1.165      ;
; 1.392 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.020     ; 1.171      ;
; 1.394 ; FSM:inst420|WA[1]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 1.628      ;
; 1.414 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.679      ;
; 1.461 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 1.724      ;
; 1.461 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 1.724      ;
; 1.461 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 1.724      ;
; 1.531 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.087      ; 1.804      ;
; 1.552 ; FSM:inst420|DONE                    ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.811      ;
; 1.552 ; FSM:inst420|DONE                    ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.811      ;
; 1.586 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.851      ;
; 1.593 ; FSM:inst420|STATE[2]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 1.860      ;
; 1.661 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.926      ;
; 1.697 ; FSM:inst420|DONE                    ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 1.964      ;
; 1.700 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.965      ;
; 1.720 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 1.987      ;
; 1.736 ; FSM:inst420|STATE[1]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 2.003      ;
; 1.759 ; FSM:inst420|STATE[2]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.083      ; 2.028      ;
; 1.766 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.042      ;
; 1.802 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.087      ; 2.075      ;
; 1.807 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 2.072      ;
; 1.820 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 2.085      ;
; 1.826 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 2.091      ;
; 1.843 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.087      ; 2.116      ;
; 1.863 ; FSM:inst420|STATE[0]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.081      ; 2.130      ;
; 1.864 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.088      ; 2.138      ;
; 1.864 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.088      ; 2.138      ;
; 1.864 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.088      ; 2.138      ;
; 1.874 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.135      ;
; 1.878 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.139      ;
; 1.878 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 2.143      ;
; 1.885 ; FSM:inst420|STATE[1]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.083      ; 2.154      ;
; 1.892 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.168      ;
; 1.910 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 2.175      ;
; 1.927 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 2.185      ;
; 1.954 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.215      ;
; 1.970 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.231      ;
; 1.997 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.258      ;
; 2.001 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.262      ;
; 2.007 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.283      ;
; 2.008 ; 5BIT_Register:lol|DFF0              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.411      ;
; 2.008 ; 5BIT_Register:lol|DFF1              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.411      ;
; 2.008 ; 5BIT_Register:lol|DFF2              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.411      ;
; 2.008 ; 5BIT_Register:lol|DFF3              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.411      ;
; 2.008 ; 5BIT_Register:lol|DFF4              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.411      ;
; 2.048 ; 5BIT_Register:lol|DFF3~_Duplicate_1 ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 2.311      ;
; 2.053 ; FSM:inst420|STATE[0]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.083      ; 2.322      ;
; 2.067 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.343      ;
; 2.076 ; 5BIT_Register:lol|DFF0              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.479      ;
; 2.076 ; 5BIT_Register:lol|DFF1              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.479      ;
; 2.076 ; 5BIT_Register:lol|DFF2              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.479      ;
; 2.076 ; 5BIT_Register:lol|DFF3              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.479      ;
; 2.076 ; 5BIT_Register:lol|DFF4              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.217      ; 2.479      ;
; 2.076 ; 5BIT_Register:lol|DFF2~_Duplicate_1 ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.077      ; 2.339      ;
; 2.142 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.418      ;
; 2.168 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.429      ;
; 2.168 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.090      ; 2.444      ;
; 2.172 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.433      ;
; 2.192 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.085      ; 2.463      ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK'                                                                                                                                         ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.402 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.674      ;
; 0.608 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.875      ;
; 0.652 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.919      ;
; 0.661 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.928      ;
; 0.663 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 0.931      ;
; 0.805 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.072      ;
; 0.817 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.084      ;
; 0.817 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.084      ;
; 0.817 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.084      ;
; 0.817 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.084      ;
; 0.826 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.093      ;
; 0.830 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.097      ;
; 0.839 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.106      ;
; 0.839 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.106      ;
; 0.903 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.170      ;
; 0.919 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.186      ;
; 0.919 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.186      ;
; 0.919 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.186      ;
; 0.919 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.186      ;
; 0.994 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.261      ;
; 1.009 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.276      ;
; 1.025 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.292      ;
; 1.029 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.296      ;
; 1.029 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.296      ;
; 1.029 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.296      ;
; 1.029 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.296      ;
; 1.151 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.000        ; 3.076      ; 4.675      ;
; 1.169 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.436      ;
; 1.172 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.439      ;
; 1.271 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.538      ;
; 1.304 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.571      ;
; 1.311 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.578      ;
; 1.377 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.644      ;
; 1.381 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 1.648      ;
; 1.747 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.014      ;
; 1.782 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; -0.500       ; 3.076      ; 4.806      ;
; 1.896 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.163      ;
; 2.106 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.373      ;
; 2.197 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.464      ;
; 2.212 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.479      ;
; 2.372 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.639      ;
; 2.474 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.741      ;
; 2.580 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.847      ;
; 2.584 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.081      ; 2.851      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst1231|inst10'                                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; 0.404 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.674      ;
; 0.620 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.885      ;
; 0.620 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.885      ;
; 0.624 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.889      ;
; 0.647 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.912      ;
; 0.662 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.927      ;
; 0.664 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.929      ;
; 0.667 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 0.932      ;
; 0.815 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.080      ;
; 0.821 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.086      ;
; 0.823 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.088      ;
; 0.824 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.089      ;
; 0.824 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.089      ;
; 0.844 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.109      ;
; 0.845 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.110      ;
; 0.916 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.181      ;
; 0.922 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.187      ;
; 0.924 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.189      ;
; 0.925 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.190      ;
; 0.927 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.192      ;
; 0.987 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.252      ;
; 1.006 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.271      ;
; 1.026 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.291      ;
; 1.027 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.292      ;
; 1.032 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.297      ;
; 1.033 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.298      ;
; 1.034 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.299      ;
; 1.035 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.300      ;
; 1.035 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.300      ;
; 1.036 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.301      ;
; 1.042 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.307      ;
; 1.048 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.313      ;
; 1.169 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 2.833      ; 4.440      ;
; 1.173 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.438      ;
; 1.174 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.439      ;
; 1.274 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.539      ;
; 1.384 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.649      ;
; 1.385 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 1.650      ;
; 1.767 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; -0.500       ; 2.833      ; 4.538      ;
; 1.882 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.147      ;
; 1.891 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.156      ;
; 2.133 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.398      ;
; 2.193 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.458      ;
; 2.212 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.477      ;
; 2.379 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.644      ;
; 2.480 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.745      ;
; 2.590 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.855      ;
; 2.591 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.079      ; 2.856      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 146.33 MHz ; 146.33 MHz      ; clock_divider_1024:inst423423|inst10 ;                                                               ;
; 328.95 MHz ; 328.95 MHz      ; clock_divider_1024:inst1231|inst10   ;                                                               ;
; 331.13 MHz ; 250.0 MHz       ; CLOCK                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clock_divider_1024:inst423423|inst10 ; -5.834 ; -61.727       ;
; clock_divider_1024:inst1231|inst10   ; -2.040 ; -5.180        ;
; CLOCK                                ; -2.020 ; -5.359        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clock_divider_1024:inst423423|inst10 ; 0.173 ; 0.000         ;
; CLOCK                                ; 0.354 ; 0.000         ;
; clock_divider_1024:inst1231|inst10   ; 0.355 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK                                ; -3.000 ; -15.850       ;
; clock_divider_1024:inst423423|inst10 ; -2.333 ; -65.635       ;
; clock_divider_1024:inst1231|inst10   ; -1.285 ; -12.850       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst423423|inst10'                                                                                                                                      ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -5.834 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.068     ; 6.765      ;
; -5.830 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.068     ; 6.761      ;
; -5.807 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 6.731      ;
; -5.619 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.079     ; 6.539      ;
; -5.585 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.072     ; 6.512      ;
; -5.342 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.034      ; 6.375      ;
; -5.342 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.034      ; 6.375      ;
; -5.342 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.034      ; 6.375      ;
; -5.342 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.034      ; 6.375      ;
; -5.342 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.034      ; 6.375      ;
; -5.182 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.061     ; 6.120      ;
; -5.178 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.061     ; 6.116      ;
; -5.155 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.068     ; 6.086      ;
; -4.973 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.752      ;
; -4.973 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.752      ;
; -4.967 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.072     ; 5.894      ;
; -4.933 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.065     ; 5.867      ;
; -4.875 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.654      ;
; -4.875 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.654      ;
; -4.759 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.538      ;
; -4.759 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.220     ; 3.538      ;
; -4.709 ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.907     ; 4.801      ;
; -4.690 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.041      ; 5.730      ;
; -4.690 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.041      ; 5.730      ;
; -4.690 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.041      ; 5.730      ;
; -4.690 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.041      ; 5.730      ;
; -4.690 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.041      ; 5.730      ;
; -4.665 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.105     ; 4.559      ;
; -4.625 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.064     ; 5.560      ;
; -4.621 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.064     ; 5.556      ;
; -4.598 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 5.526      ;
; -4.531 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.110     ; 4.420      ;
; -4.521 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.135     ; 4.385      ;
; -4.410 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 5.334      ;
; -4.388 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 5.312      ;
; -4.376 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.068     ; 5.307      ;
; -4.329 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.186     ; 4.142      ;
; -4.314 ; FSM:inst420|DONE                              ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.222     ; 3.091      ;
; -4.314 ; FSM:inst420|DONE                              ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -2.222     ; 3.091      ;
; -4.297 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.060     ; 5.236      ;
; -4.282 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.067     ; 5.214      ;
; -4.209 ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.912     ; 4.296      ;
; -4.197 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.129     ; 4.067      ;
; -4.183 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.060     ; 5.122      ;
; -4.133 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.038      ; 5.170      ;
; -4.133 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.038      ; 5.170      ;
; -4.133 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.038      ; 5.170      ;
; -4.133 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.038      ; 5.170      ;
; -4.133 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.038      ; 5.170      ;
; -4.047 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.078     ; 4.968      ;
; -3.979 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.896      ;
; -3.902 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.830      ;
; -3.898 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.826      ;
; -3.893 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.195     ; 3.697      ;
; -3.875 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.078     ; 4.796      ;
; -3.839 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.767      ;
; -3.835 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.763      ;
; -3.812 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.078     ; 4.733      ;
; -3.762 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.067     ; 4.694      ;
; -3.730 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.133     ; 3.596      ;
; -3.687 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.604      ;
; -3.654 ; FSM:inst420|ALU_MODE[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 4.578      ;
; -3.653 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 4.577      ;
; -3.624 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.082     ; 4.541      ;
; -3.621 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.189     ; 3.431      ;
; -3.597 ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.063     ; 4.533      ;
; -3.590 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 4.514      ;
; -3.557 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.482      ;
; -3.557 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.482      ;
; -3.537 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.136     ; 3.400      ;
; -3.474 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.085     ; 4.388      ;
; -3.468 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.396      ;
; -3.451 ; FSM:inst420|ALU_READ                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.072     ; 4.378      ;
; -3.430 ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.915     ; 3.514      ;
; -3.410 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.440      ;
; -3.410 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.440      ;
; -3.410 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.440      ;
; -3.410 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.440      ;
; -3.410 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.440      ;
; -3.408 ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.910     ; 3.497      ;
; -3.379 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.064     ; 4.314      ;
; -3.376 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.301      ;
; -3.376 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.301      ;
; -3.347 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.377      ;
; -3.347 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.377      ;
; -3.347 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.377      ;
; -3.347 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.377      ;
; -3.347 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.031      ; 4.377      ;
; -3.308 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.236      ;
; -3.269 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.194      ;
; -3.269 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.074     ; 4.194      ;
; -3.212 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.070     ; 4.141      ;
; -3.205 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.063     ; 4.141      ;
; -3.183 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.136     ; 3.046      ;
; -3.180 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.071     ; 4.108      ;
; -3.177 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.064     ; 4.112      ;
; -3.151 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.108     ; 3.042      ;
; -3.131 ; FSM:inst420|STATE[0]                          ; FSM:inst420|RA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 4.055      ;
; -3.131 ; FSM:inst420|STATE[0]                          ; FSM:inst420|RA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.075     ; 4.055      ;
; -3.107 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.063     ; 4.043      ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst1231|inst10'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; -2.040 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.968      ;
; -2.027 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.955      ;
; -1.917 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.845      ;
; -1.790 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.718      ;
; -1.675 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.603      ;
; -1.667 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.595      ;
; -1.591 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.519      ;
; -1.339 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.267      ;
; -1.326 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 2.254      ;
; -1.271 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.500        ; 2.412      ; 4.395      ;
; -0.827 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 1.000        ; 2.412      ; 4.451      ;
; -0.751 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.679      ;
; -0.738 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.666      ;
; -0.628 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.556      ;
; -0.507 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.435      ;
; -0.501 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.429      ;
; -0.429 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.357      ;
; -0.428 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.356      ;
; -0.425 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.353      ;
; -0.419 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.347      ;
; -0.416 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.344      ;
; -0.415 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.343      ;
; -0.412 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.340      ;
; -0.406 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.334      ;
; -0.398 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.326      ;
; -0.394 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.322      ;
; -0.386 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.314      ;
; -0.378 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.306      ;
; -0.306 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.234      ;
; -0.305 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.233      ;
; -0.302 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.230      ;
; -0.302 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.230      ;
; -0.296 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.224      ;
; -0.213 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.141      ;
; -0.212 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.140      ;
; -0.193 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.121      ;
; -0.179 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.107      ;
; -0.178 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.106      ;
; -0.175 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.103      ;
; -0.169 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.097      ;
; -0.078 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.006      ;
; -0.072 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 1.000      ;
; -0.054 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.982      ;
; -0.031 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.959      ;
; 0.034  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.894      ;
; 0.053  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.875      ;
; 0.053  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.875      ;
; 0.245  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.071     ; 0.683      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK'                                                                                                                                          ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.020 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.947      ;
; -2.010 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.937      ;
; -1.901 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.828      ;
; -1.773 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.700      ;
; -1.667 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.594      ;
; -1.667 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.594      ;
; -1.556 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.483      ;
; -1.326 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.253      ;
; -1.290 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.500        ; 2.692      ; 4.684      ;
; -1.179 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 2.106      ;
; -0.795 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 1.000        ; 2.692      ; 4.689      ;
; -0.747 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.674      ;
; -0.737 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.664      ;
; -0.669 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.596      ;
; -0.652 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.579      ;
; -0.628 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.555      ;
; -0.504 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.431      ;
; -0.500 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.427      ;
; -0.421 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.348      ;
; -0.421 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.348      ;
; -0.420 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.347      ;
; -0.420 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.347      ;
; -0.411 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.338      ;
; -0.411 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.338      ;
; -0.410 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.337      ;
; -0.410 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.337      ;
; -0.394 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.321      ;
; -0.394 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.321      ;
; -0.302 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.229      ;
; -0.302 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.229      ;
; -0.301 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.228      ;
; -0.301 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.228      ;
; -0.283 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.210      ;
; -0.258 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.185      ;
; -0.205 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.132      ;
; -0.198 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.125      ;
; -0.187 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.114      ;
; -0.174 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.101      ;
; -0.174 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.101      ;
; -0.173 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.100      ;
; -0.173 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.100      ;
; -0.135 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.062      ;
; -0.078 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.005      ;
; -0.075 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 1.002      ;
; -0.069 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.996      ;
; -0.024 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.951      ;
; 0.052  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.875      ;
; 0.244  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.072     ; 0.683      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst423423|inst10'                                                                                                                                                  ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.173 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.189      ; 1.533      ;
; 0.179 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.129      ; 1.479      ;
; 0.239 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.108      ; 1.518      ;
; 0.252 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.186      ; 1.609      ;
; 0.267 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.135      ; 1.573      ;
; 0.303 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.105      ; 1.579      ;
; 0.379 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.195      ; 1.745      ;
; 0.432 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.196      ; 1.799      ;
; 0.437 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.910      ; 1.518      ;
; 0.449 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.115      ; 1.735      ;
; 0.449 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.196      ; 1.816      ;
; 0.494 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.136      ; 1.801      ;
; 0.521 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.907      ; 1.599      ;
; 0.587 ; FSM:inst420|ALU_READ                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 0.830      ;
; 0.638 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.110      ; 1.919      ;
; 0.649 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.133      ; 1.953      ;
; 0.661 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.113      ; 1.945      ;
; 0.691 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.917      ; 1.779      ;
; 0.812 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.070      ; 1.053      ;
; 0.840 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.912      ; 1.923      ;
; 0.860 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.915      ; 1.946      ;
; 0.900 ; FSM:inst420|ALU_SET                 ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 1.143      ;
; 0.900 ; FSM:inst420|WA[1]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.222      ; 3.293      ;
; 0.919 ; FSM:inst420|OUT_DATA[4]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.161      ;
; 0.922 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 1.165      ;
; 0.952 ; FSM:inst420|OUT_DATA[1]             ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 1.195      ;
; 0.964 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.136      ; 2.271      ;
; 0.980 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.224      ;
; 0.986 ; FSM:inst420|WA[0]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.222      ; 3.379      ;
; 1.000 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.063      ; 1.234      ;
; 1.034 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.034     ; 0.817      ;
; 1.037 ; FSM:inst420|WA[1]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.228      ; 3.436      ;
; 1.044 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 1.259      ;
; 1.052 ; FSM:inst420|ALU_MODE[1]             ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.072      ; 1.295      ;
; 1.066 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.041     ; 0.842      ;
; 1.096 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.221      ; 3.488      ;
; 1.151 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 2.228      ; 3.550      ;
; 1.163 ; FSM:inst420|DONE                    ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.405      ;
; 1.207 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 1.422      ;
; 1.253 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.066      ; 1.490      ;
; 1.262 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.038     ; 1.041      ;
; 1.265 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.031     ; 1.051      ;
; 1.267 ; FSM:inst420|WA[1]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 1.482      ;
; 1.269 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.511      ;
; 1.277 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.031     ; 1.063      ;
; 1.349 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.069      ; 1.589      ;
; 1.349 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.069      ; 1.589      ;
; 1.349 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.069      ; 1.589      ;
; 1.399 ; FSM:inst420|DONE                    ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.065      ; 1.635      ;
; 1.400 ; FSM:inst420|DONE                    ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.065      ; 1.636      ;
; 1.408 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.658      ;
; 1.425 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.667      ;
; 1.427 ; FSM:inst420|STATE[2]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.671      ;
; 1.521 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.763      ;
; 1.541 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.783      ;
; 1.557 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.801      ;
; 1.560 ; FSM:inst420|STATE[1]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.804      ;
; 1.570 ; FSM:inst420|DONE                    ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.814      ;
; 1.581 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 1.834      ;
; 1.592 ; FSM:inst420|STATE[2]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 1.838      ;
; 1.602 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.852      ;
; 1.645 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.079      ; 1.895      ;
; 1.647 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.889      ;
; 1.653 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.895      ;
; 1.656 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.898      ;
; 1.674 ; FSM:inst420|STATE[0]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.073      ; 1.918      ;
; 1.683 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 1.921      ;
; 1.686 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 1.924      ;
; 1.696 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 1.949      ;
; 1.698 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.940      ;
; 1.707 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.071      ; 1.949      ;
; 1.707 ; FSM:inst420|STATE[1]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 1.953      ;
; 1.721 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.080      ; 1.972      ;
; 1.721 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.080      ; 1.972      ;
; 1.721 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.080      ; 1.972      ;
; 1.752 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.065      ; 1.988      ;
; 1.780 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.068      ; 2.019      ;
; 1.784 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.068      ; 2.023      ;
; 1.796 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 2.049      ;
; 1.854 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 2.092      ;
; 1.857 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 2.095      ;
; 1.879 ; 5BIT_Register:lol|DFF3~_Duplicate_1 ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.070      ; 2.120      ;
; 1.880 ; FSM:inst420|STATE[0]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.075      ; 2.126      ;
; 1.888 ; 5BIT_Register:lol|DFF2~_Duplicate_1 ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.070      ; 2.129      ;
; 1.904 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 2.157      ;
; 1.937 ; 5BIT_Register:lol|DFF0              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.316      ;
; 1.937 ; 5BIT_Register:lol|DFF1              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.316      ;
; 1.937 ; 5BIT_Register:lol|DFF2              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.316      ;
; 1.937 ; 5BIT_Register:lol|DFF3              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.316      ;
; 1.937 ; 5BIT_Register:lol|DFF4              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.316      ;
; 1.940 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 2.193      ;
; 1.956 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 2.194      ;
; 1.956 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.082      ; 2.209      ;
; 1.959 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.067      ; 2.197      ;
; 1.983 ; 5BIT_Register:lol|DFF0              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.362      ;
; 1.983 ; 5BIT_Register:lol|DFF1              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.362      ;
; 1.983 ; 5BIT_Register:lol|DFF2              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.362      ;
; 1.983 ; 5BIT_Register:lol|DFF3              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.362      ;
; 1.983 ; 5BIT_Register:lol|DFF4              ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.208      ; 2.362      ;
; 2.004 ; FSM:inst420|DONE                    ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.066      ; 2.241      ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK'                                                                                                                                          ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.354 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.608      ;
; 0.561 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.804      ;
; 0.598 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.841      ;
; 0.604 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.851      ;
; 0.714 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.957      ;
; 0.746 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.989      ;
; 0.746 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.989      ;
; 0.747 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.990      ;
; 0.747 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 0.990      ;
; 0.767 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.010      ;
; 0.769 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.012      ;
; 0.779 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.022      ;
; 0.779 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.022      ;
; 0.824 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.067      ;
; 0.838 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.081      ;
; 0.838 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.081      ;
; 0.839 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.082      ;
; 0.839 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.082      ;
; 0.905 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.148      ;
; 0.918 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.161      ;
; 0.932 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.175      ;
; 0.932 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.175      ;
; 0.933 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.176      ;
; 0.933 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.176      ;
; 0.937 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.180      ;
; 0.937 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.180      ;
; 0.938 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.181      ;
; 0.938 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.181      ;
; 1.054 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.297      ;
; 1.072 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.315      ;
; 1.110 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.000        ; 2.792      ; 4.316      ;
; 1.164 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.407      ;
; 1.175 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.418      ;
; 1.183 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.426      ;
; 1.258 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.501      ;
; 1.263 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.506      ;
; 1.566 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.809      ;
; 1.593 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; -0.500       ; 2.792      ; 4.299      ;
; 1.703 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 1.946      ;
; 1.897 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.140      ;
; 1.978 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.221      ;
; 1.991 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.234      ;
; 2.145 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.388      ;
; 2.237 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.480      ;
; 2.331 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.574      ;
; 2.336 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.072      ; 2.579      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst1231|inst10'                                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; 0.355 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.608      ;
; 0.571 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.813      ;
; 0.571 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.813      ;
; 0.578 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.820      ;
; 0.592 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.834      ;
; 0.604 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.846      ;
; 0.609 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.852      ;
; 0.744 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.986      ;
; 0.750 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.992      ;
; 0.752 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.994      ;
; 0.753 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 0.995      ;
; 0.766 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.008      ;
; 0.783 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.025      ;
; 0.784 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.026      ;
; 0.834 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.076      ;
; 0.840 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.082      ;
; 0.842 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.084      ;
; 0.843 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.085      ;
; 0.845 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.087      ;
; 0.898 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.140      ;
; 0.915 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.157      ;
; 0.932 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.174      ;
; 0.934 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.176      ;
; 0.935 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.177      ;
; 0.938 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.180      ;
; 0.940 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.182      ;
; 0.940 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.182      ;
; 0.941 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.183      ;
; 0.942 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.184      ;
; 0.943 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.185      ;
; 0.974 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.216      ;
; 1.055 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.297      ;
; 1.076 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.318      ;
; 1.148 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 2.530      ; 4.082      ;
; 1.166 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.408      ;
; 1.264 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.506      ;
; 1.266 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.508      ;
; 1.626 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; -0.500       ; 2.530      ; 4.060      ;
; 1.689 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.931      ;
; 1.698 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 1.940      ;
; 1.912 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.154      ;
; 1.965 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.207      ;
; 1.982 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.224      ;
; 2.143 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.385      ;
; 2.233 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.475      ;
; 2.331 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.573      ;
; 2.333 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.071      ; 2.575      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clock_divider_1024:inst423423|inst10 ; -2.670 ; -21.579       ;
; CLOCK                                ; -0.650 ; -0.650        ;
; clock_divider_1024:inst1231|inst10   ; -0.637 ; -0.637        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clock_divider_1024:inst423423|inst10 ; 0.092 ; 0.000         ;
; clock_divider_1024:inst1231|inst10   ; 0.181 ; 0.000         ;
; CLOCK                                ; 0.182 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK                                ; -3.000 ; -13.620       ;
; clock_divider_1024:inst423423|inst10 ; -1.000 ; -47.000       ;
; clock_divider_1024:inst1231|inst10   ; -1.000 ; -10.000       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst423423|inst10'                                                                                                                                      ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.670 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.036     ; 3.621      ;
; -2.661 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 3.605      ;
; -2.660 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.036     ; 3.611      ;
; -2.552 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.047     ; 3.492      ;
; -2.529 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 3.476      ;
; -2.396 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 2.036      ;
; -2.396 ; FSM:inst420|STATE[0]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 2.036      ;
; -2.383 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.004     ; 3.366      ;
; -2.383 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.004     ; 3.366      ;
; -2.383 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.004     ; 3.366      ;
; -2.383 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.004     ; 3.366      ;
; -2.383 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.004     ; 3.366      ;
; -2.348 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.029     ; 3.306      ;
; -2.339 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.036     ; 3.290      ;
; -2.338 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.029     ; 3.296      ;
; -2.246 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 1.886      ;
; -2.246 ; FSM:inst420|STATE[1]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 1.886      ;
; -2.230 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 3.177      ;
; -2.207 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.033     ; 3.161      ;
; -2.184 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 1.824      ;
; -2.184 ; FSM:inst420|STATE[2]                          ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.347     ; 1.824      ;
; -2.069 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.033     ; 3.023      ;
; -2.061 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.003      ; 3.051      ;
; -2.061 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.003      ; 3.051      ;
; -2.061 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.003      ; 3.051      ;
; -2.061 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.003      ; 3.051      ;
; -2.061 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; 0.003      ; 3.051      ;
; -2.060 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 3.007      ;
; -2.059 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.033     ; 3.013      ;
; -2.017 ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.440     ; 2.564      ;
; -1.975 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.529     ; 2.433      ;
; -1.962 ; FSM:inst420|DONE                              ; FSM:inst420|WA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.349     ; 1.600      ;
; -1.962 ; FSM:inst420|DONE                              ; FSM:inst420|WA[1]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -1.349     ; 1.600      ;
; -1.951 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.044     ; 2.894      ;
; -1.928 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.037     ; 2.878      ;
; -1.921 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.559     ; 2.349      ;
; -1.909 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.853      ;
; -1.880 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.534     ; 2.333      ;
; -1.841 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.579     ; 2.249      ;
; -1.831 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.028     ; 2.790      ;
; -1.816 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.035     ; 2.768      ;
; -1.791 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.028     ; 2.750      ;
; -1.789 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.047     ; 2.729      ;
; -1.782 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.001     ; 2.768      ;
; -1.782 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.001     ; 2.768      ;
; -1.782 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.001     ; 2.768      ;
; -1.782 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.001     ; 2.768      ;
; -1.782 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.001     ; 2.768      ;
; -1.762 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.555     ; 2.194      ;
; -1.713 ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.445     ; 2.255      ;
; -1.707 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 2.654      ;
; -1.698 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.047     ; 2.638      ;
; -1.697 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 2.644      ;
; -1.683 ; FSM:inst420|OUT_DATA[2]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 2.630      ;
; -1.674 ; FSM:inst420|OUT_DATA[4]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.047     ; 2.614      ;
; -1.673 ; FSM:inst420|OUT_DATA[3]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 2.620      ;
; -1.589 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.051     ; 2.525      ;
; -1.580 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.050     ; 2.517      ;
; -1.567 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.588     ; 1.966      ;
; -1.566 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.044     ; 2.509      ;
; -1.565 ; FSM:inst420|OUT_DATA[1]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.051     ; 2.501      ;
; -1.542 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.035     ; 2.494      ;
; -1.542 ; FSM:inst420|OUT_DATA[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.044     ; 2.485      ;
; -1.538 ; FSM:inst420|ALU_MODE[1]                       ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.482      ;
; -1.476 ; FSM:inst420|ALU_MODE[0]                       ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.054     ; 2.409      ;
; -1.459 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.558     ; 1.888      ;
; -1.442 ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.583     ; 1.846      ;
; -1.438 ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.031     ; 2.394      ;
; -1.420 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.399      ;
; -1.420 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.399      ;
; -1.420 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.399      ;
; -1.420 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.399      ;
; -1.420 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.399      ;
; -1.417 ; FSM:inst420|ALU_READ                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.040     ; 2.364      ;
; -1.407 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.039     ; 2.355      ;
; -1.406 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.562     ; 1.831      ;
; -1.403 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.347      ;
; -1.403 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.347      ;
; -1.396 ; 5BIT_Register:lol|DFF0                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.375      ;
; -1.396 ; 5BIT_Register:lol|DFF1                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.375      ;
; -1.396 ; 5BIT_Register:lol|DFF2                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.375      ;
; -1.396 ; 5BIT_Register:lol|DFF3                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.375      ;
; -1.396 ; 5BIT_Register:lol|DFF4                        ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.008     ; 2.375      ;
; -1.371 ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.449     ; 1.909      ;
; -1.365 ; FSM:inst420|STATE[0]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.032     ; 2.320      ;
; -1.363 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.307      ;
; -1.363 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.307      ;
; -1.345 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.039     ; 2.293      ;
; -1.316 ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.444     ; 1.859      ;
; -1.291 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.039     ; 2.239      ;
; -1.279 ; FSM:inst420|RA[1]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.032     ; 2.234      ;
; -1.270 ; FSM:inst420|STATE[1]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.032     ; 2.225      ;
; -1.252 ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.562     ; 1.677      ;
; -1.245 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[3] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.189      ;
; -1.245 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[2] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.043     ; 2.189      ;
; -1.228 ; FSM:inst420|RA[0]                             ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.032     ; 2.183      ;
; -1.227 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[0] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.039     ; 2.175      ;
; -1.194 ; FSM:inst420|STATE[2]                          ; FSM:inst420|OUT_DATA[1] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.032     ; 2.149      ;
; -1.190 ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; FSM:inst420|OUT_DATA[4] ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.533     ; 1.644      ;
; -1.172 ; FSM:inst420|STATE[0]                          ; FSM:inst420|RA[0]       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 1.000        ; -0.044     ; 2.115      ;
+--------+-----------------------------------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK'                                                                                                                                          ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.650 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.596      ;
; -0.646 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.592      ;
; -0.606 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.500        ; 1.585      ; 2.773      ;
; -0.572 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.518      ;
; -0.512 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.458      ;
; -0.466 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.412      ;
; -0.457 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.403      ;
; -0.388 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.334      ;
; -0.252 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.198      ;
; -0.203 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 1.149      ;
; 0.053  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.893      ;
; 0.057  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.889      ;
; 0.104  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.842      ;
; 0.113  ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.833      ;
; 0.131  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.815      ;
; 0.184  ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 1.000        ; 1.585      ; 2.483      ;
; 0.191  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.755      ;
; 0.212  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.734      ;
; 0.228  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.718      ;
; 0.228  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.718      ;
; 0.229  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.717      ;
; 0.229  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.717      ;
; 0.232  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.714      ;
; 0.232  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.714      ;
; 0.233  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.713      ;
; 0.233  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.713      ;
; 0.237  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.709      ;
; 0.246  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.700      ;
; 0.304  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.642      ;
; 0.306  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.640      ;
; 0.306  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.640      ;
; 0.307  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.639      ;
; 0.307  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.639      ;
; 0.315  ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.631      ;
; 0.335  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.611      ;
; 0.340  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.606      ;
; 0.346  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.600      ;
; 0.366  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.580      ;
; 0.366  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.580      ;
; 0.367  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.579      ;
; 0.367  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.579      ;
; 0.395  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.551      ;
; 0.410  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.536      ;
; 0.414  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.532      ;
; 0.418  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.528      ;
; 0.448  ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.498      ;
; 0.481  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.465      ;
; 0.587  ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 1.000        ; -0.041     ; 0.359      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst1231|inst10'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; -0.637 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.582      ;
; -0.631 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.576      ;
; -0.563 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.500        ; 1.417      ; 2.572      ;
; -0.557 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.502      ;
; -0.496 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.441      ;
; -0.441 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.386      ;
; -0.433 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.378      ;
; -0.382 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.327      ;
; -0.254 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.199      ;
; -0.249 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 1.194      ;
; 0.047  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.898      ;
; 0.053  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.892      ;
; 0.127  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.818      ;
; 0.182  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 1.000        ; 1.417      ; 2.327      ;
; 0.188  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.757      ;
; 0.211  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.734      ;
; 0.221  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.724      ;
; 0.221  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.724      ;
; 0.223  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.722      ;
; 0.227  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.718      ;
; 0.227  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.718      ;
; 0.229  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.716      ;
; 0.230  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.715      ;
; 0.236  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.709      ;
; 0.239  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.706      ;
; 0.243  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.702      ;
; 0.251  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.694      ;
; 0.261  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.684      ;
; 0.301  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.644      ;
; 0.301  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.644      ;
; 0.302  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.643      ;
; 0.303  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.642      ;
; 0.310  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.635      ;
; 0.327  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.618      ;
; 0.328  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.617      ;
; 0.341  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.604      ;
; 0.362  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.583      ;
; 0.362  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.583      ;
; 0.364  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.581      ;
; 0.371  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.574      ;
; 0.409  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.536      ;
; 0.416  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.529      ;
; 0.428  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.517      ;
; 0.440  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.505      ;
; 0.468  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.477      ;
; 0.480  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.465      ;
; 0.480  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.465      ;
; 0.586  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 1.000        ; -0.042     ; 0.359      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst423423|inst10'                                                                                                                                                  ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.092 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.555      ; 0.731      ;
; 0.112 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.583      ; 0.779      ;
; 0.137 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF4 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.533      ; 0.754      ;
; 0.143 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.579      ; 0.806      ;
; 0.144 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.559      ; 0.787      ;
; 0.182 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF1 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.529      ; 0.795      ;
; 0.212 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.588      ; 0.884      ;
; 0.225 ; FSM:inst420|OUT_DATA[4]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.444      ; 0.753      ;
; 0.238 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.590      ; 0.912      ;
; 0.246 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst3|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.590      ; 0.920      ;
; 0.249 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.540      ; 0.873      ;
; 0.267 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.562      ; 0.913      ;
; 0.286 ; FSM:inst420|WA[1]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.349      ; 1.719      ;
; 0.287 ; FSM:inst420|ALU_READ                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.411      ;
; 0.302 ; FSM:inst420|OUT_DATA[1]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.440      ; 0.826      ;
; 0.309 ; FSM:inst420|WA[1]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.355      ; 1.748      ;
; 0.319 ; FSM:inst420|WA[0]                   ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.349      ; 1.752      ;
; 0.356 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.558      ; 0.998      ;
; 0.360 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.355      ; 1.799      ;
; 0.363 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF0 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.534      ; 0.981      ;
; 0.375 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst1|DFF2 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.538      ; 0.997      ;
; 0.397 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 0.519      ;
; 0.401 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.451      ; 0.936      ;
; 0.402 ; FSM:inst420|WA[0]                   ; FSM:inst420|OUT_DATA[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 1.348      ; 1.834      ;
; 0.432 ; FSM:inst420|ALU_SET                 ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.041      ; 0.557      ;
; 0.446 ; FSM:inst420|OUT_DATA[4]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.570      ;
; 0.448 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.041      ; 0.573      ;
; 0.457 ; FSM:inst420|OUT_DATA[0]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF0  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.445      ; 0.986      ;
; 0.464 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 0.590      ;
; 0.466 ; FSM:inst420|OUT_DATA[2]             ; REGISTER_File:inst17|5BIT_Register:inst|DFF2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.449      ; 0.999      ;
; 0.473 ; FSM:inst420|OUT_DATA[1]             ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.597      ;
; 0.486 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.031      ; 0.601      ;
; 0.495 ; FSM:inst420|ALU_MODE[1]             ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.041      ; 0.620      ;
; 0.501 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.024      ; 0.609      ;
; 0.522 ; FSM:inst420|OUT_DATA[3]             ; REGISTER_File:inst17|5BIT_Register:inst2|DFF3 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.562      ; 1.168      ;
; 0.528 ; FSM:inst420|OUT_DATA[0]             ; 5BIT_Register:lol|DFF0                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.004      ; 0.409      ;
; 0.551 ; FSM:inst420|OUT_DATA[1]             ; 5BIT_Register:lol|DFF1                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; -0.003     ; 0.425      ;
; 0.582 ; FSM:inst420|DONE                    ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.706      ;
; 0.620 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.035      ; 0.739      ;
; 0.625 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.749      ;
; 0.635 ; FSM:inst420|WA[0]                   ; FSM:inst420|WA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.024      ; 0.743      ;
; 0.642 ; FSM:inst420|WA[1]                   ; FSM:inst420|WA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.024      ; 0.750      ;
; 0.647 ; FSM:inst420|OUT_DATA[4]             ; 5BIT_Register:lol|DFF4                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.001      ; 0.525      ;
; 0.652 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.008      ; 0.537      ;
; 0.655 ; FSM:inst420|OUT_DATA[2]             ; 5BIT_Register:lol|DFF2                        ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.008      ; 0.540      ;
; 0.667 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 0.789      ;
; 0.667 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 0.789      ;
; 0.667 ; FSM:inst420|DONE                    ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 0.789      ;
; 0.711 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 0.843      ;
; 0.726 ; FSM:inst420|STATE[2]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 0.852      ;
; 0.740 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.864      ;
; 0.753 ; FSM:inst420|DONE                    ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.034      ; 0.871      ;
; 0.753 ; FSM:inst420|DONE                    ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.034      ; 0.871      ;
; 0.761 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.885      ;
; 0.766 ; FSM:inst420|DONE                    ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 0.892      ;
; 0.787 ; FSM:inst420|STATE[1]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 0.913      ;
; 0.793 ; FSM:inst420|OUT_DATA[3]             ; 5BIT_Register:lol|DFF3~_Duplicate_1           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 0.919      ;
; 0.802 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.926      ;
; 0.803 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.927      ;
; 0.810 ; FSM:inst420|STATE[2]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.934      ;
; 0.816 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 0.948      ;
; 0.844 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.048      ; 0.976      ;
; 0.847 ; FSM:inst420|STATE[2]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 0.975      ;
; 0.849 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[2]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.973      ;
; 0.850 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.049      ; 0.983      ;
; 0.850 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.049      ; 0.983      ;
; 0.850 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.049      ; 0.983      ;
; 0.853 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 0.988      ;
; 0.861 ; FSM:inst420|STATE[1]                ; FSM:inst420|STATE[0]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.985      ;
; 0.870 ; FSM:inst420|STATE[0]                ; FSM:inst420|STATE[1]                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.040      ; 0.994      ;
; 0.882 ; FSM:inst420|STATE[0]                ; FSM:inst420|DONE                              ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.042      ; 1.008      ;
; 0.884 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.004      ;
; 0.887 ; FSM:inst420|STATE[2]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.007      ;
; 0.905 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.025      ;
; 0.906 ; FSM:inst420|STATE[1]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 1.034      ;
; 0.908 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.043      ;
; 0.908 ; FSM:inst420|STATE[1]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.028      ;
; 0.911 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.031      ;
; 0.918 ; FSM:inst420|ALU_MODE[0]             ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.034      ; 1.036      ;
; 0.919 ; 5BIT_Register:lol|DFF3~_Duplicate_1 ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 1.041      ;
; 0.920 ; FSM:inst420|OUT_DATA[0]             ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.040      ;
; 0.929 ; 5BIT_Register:lol|DFF2~_Duplicate_1 ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.038      ; 1.051      ;
; 0.944 ; FSM:inst420|STATE[0]                ; FSM:inst420|ALU_MODE[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.079      ;
; 0.948 ; FSM:inst420|STATE[0]                ; FSM:inst420|OUT_DATA[4]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.044      ; 1.076      ;
; 0.964 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.099      ;
; 0.985 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_SET                           ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.120      ;
; 0.989 ; FSM:inst420|STATE[2]                ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.124      ;
; 1.006 ; FSM:inst420|DONE                    ; FSM:inst420|ALU_READ                          ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.046      ; 1.136      ;
; 1.007 ; FSM:inst420|STATE[0]                ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.037      ; 1.128      ;
; 1.009 ; FSM:inst420|STATE[0]                ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.037      ; 1.130      ;
; 1.024 ; FSM:inst420|DONE                    ; FSM:inst420|OUT_DATA[1]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.046      ; 1.154      ;
; 1.027 ; FSM:inst420|STATE[1]                ; FSM:inst420|ALU_MODE[0]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.051      ; 1.162      ;
; 1.029 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[0]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.149      ;
; 1.030 ; 5BIT_Register:lol|DFF0              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.091      ; 1.205      ;
; 1.030 ; 5BIT_Register:lol|DFF1              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.091      ; 1.205      ;
; 1.030 ; 5BIT_Register:lol|DFF2              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.091      ; 1.205      ;
; 1.030 ; 5BIT_Register:lol|DFF3              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.091      ; 1.205      ;
; 1.030 ; 5BIT_Register:lol|DFF4              ; FSM:inst420|OUT_DATA[3]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.091      ; 1.205      ;
; 1.032 ; FSM:inst420|STATE[0]                ; FSM:inst420|RA[1]                             ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.036      ; 1.152      ;
; 1.042 ; FSM:inst420|ALU_READ                ; FSM:inst420|OUT_DATA[2]                       ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 0.000        ; 0.029      ; 1.155      ;
+-------+-------------------------------------+-----------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst1231|inst10'                                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+
; 0.181 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.314      ;
; 0.271 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.397      ;
; 0.271 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.397      ;
; 0.276 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.402      ;
; 0.294 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.420      ;
; 0.301 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.427      ;
; 0.306 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.432      ;
; 0.364 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.490      ;
; 0.369 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.495      ;
; 0.369 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.495      ;
; 0.371 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.497      ;
; 0.372 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.498      ;
; 0.379 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.505      ;
; 0.380 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.506      ;
; 0.411 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.537      ;
; 0.416 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.542      ;
; 0.418 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.544      ;
; 0.419 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.545      ;
; 0.421 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.547      ;
; 0.429 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 1.487      ; 2.125      ;
; 0.449 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.575      ;
; 0.459 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.585      ;
; 0.467 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.593      ;
; 0.467 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.594      ;
; 0.472 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.598      ;
; 0.474 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.600      ;
; 0.474 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.601      ;
; 0.475 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.601      ;
; 0.500 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.626      ;
; 0.526 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.652      ;
; 0.550 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.676      ;
; 0.573 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.699      ;
; 0.629 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.755      ;
; 0.629 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.755      ;
; 0.842 ; clock_divider_1024:inst423423|inst9  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.968      ;
; 0.847 ; clock_divider_1024:inst423423|inst8  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 0.973      ;
; 0.975 ; clock_divider_1024:inst423423|inst6  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.101      ;
; 1.003 ; clock_divider_1024:inst423423|inst7  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.129      ;
; 1.013 ; clock_divider_1024:inst423423|inst5  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.139      ;
; 1.080 ; clock_divider_1024:inst423423|inst3  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.206      ;
; 1.127 ; clock_divider_1024:inst423423|inst4  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.253      ;
; 1.145 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10 ; -0.500       ; 1.487      ; 2.341      ;
; 1.183 ; clock_divider_1024:inst423423|inst1  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.309      ;
; 1.183 ; clock_divider_1024:inst423423|inst2  ; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10 ; 0.000        ; 0.042      ; 1.309      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK'                                                                                                                                          ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.182 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst1  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.314      ;
; 0.270 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.395      ;
; 0.301 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.426      ;
; 0.304 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.429      ;
; 0.307 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.432      ;
; 0.350 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.475      ;
; 0.368 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.493      ;
; 0.369 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.494      ;
; 0.369 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.494      ;
; 0.369 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.494      ;
; 0.370 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.495      ;
; 0.374 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; 0.000        ; 1.646      ; 2.239      ;
; 0.374 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst4  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.499      ;
; 0.378 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst3  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.503      ;
; 0.378 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst2  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.503      ;
; 0.409 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.534      ;
; 0.414 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.539      ;
; 0.415 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.540      ;
; 0.415 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.540      ;
; 0.415 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.540      ;
; 0.455 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.580      ;
; 0.464 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.589      ;
; 0.469 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.594      ;
; 0.469 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst6  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.594      ;
; 0.470 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst7  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst5  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.595      ;
; 0.524 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.649      ;
; 0.551 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.676      ;
; 0.570 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.695      ;
; 0.619 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.744      ;
; 0.625 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.750      ;
; 0.625 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst8  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.750      ;
; 0.627 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst9  ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.752      ;
; 0.812 ; clock_divider_1024:inst1231|inst9  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.937      ;
; 0.864 ; clock_divider_1024:inst1231|inst8  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 0.989      ;
; 0.972 ; clock_divider_1024:inst1231|inst7  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.097      ;
; 1.018 ; clock_divider_1024:inst1231|inst6  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.143      ;
; 1.027 ; clock_divider_1024:inst1231|inst5  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.152      ;
; 1.087 ; clock_divider_1024:inst1231|inst3  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.212      ;
; 1.133 ; clock_divider_1024:inst1231|inst4  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.258      ;
; 1.157 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; clock_divider_1024:inst1231|inst10 ; CLOCK       ; -0.500       ; 1.646      ; 2.522      ;
; 1.188 ; clock_divider_1024:inst1231|inst2  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.313      ;
; 1.188 ; clock_divider_1024:inst1231|inst1  ; clock_divider_1024:inst1231|inst10 ; CLOCK                              ; CLOCK       ; 0.000        ; 0.041      ; 1.313      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -6.462  ; 0.092 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK                                ; -2.303  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_1024:inst1231|inst10   ; -2.322  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  clock_divider_1024:inst423423|inst10 ; -6.462  ; 0.092 ; N/A      ; N/A     ; -2.333              ;
; Design-wide TNS                       ; -85.386 ; 0.0   ; 0.0      ; 0.0     ; -94.335             ;
;  CLOCK                                ; -6.917  ; 0.000 ; N/A      ; N/A     ; -15.850             ;
;  clock_divider_1024:inst1231|inst10   ; -6.622  ; 0.000 ; N/A      ; N/A     ; -12.850             ;
;  clock_divider_1024:inst423423|inst10 ; -71.847 ; 0.000 ; N/A      ; N/A     ; -65.635             ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DONE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_SET       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_READ      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR0_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR1_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR2_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PR3_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OP[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PERFORM                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; K[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; K[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALU_SET       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALU_READ      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR0_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; PR0_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; PR1_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR1_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR2_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; PR2_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR2_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR2_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR2_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR2_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; PR3_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR3_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; PR3_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SET       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALU_READ      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; PR0_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; PR1_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; PR2_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; PR3_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; PR3_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALU_SET       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALU_READ      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR0_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PR0_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PR1_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR1_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PR2_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR2_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR2_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR2_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR3_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PR3_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR3_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR3_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR3_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; PR3_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; PR3_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; PR3_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; PR3_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PR3_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; PR3_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; CLOCK                                ; CLOCK                                ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst1231|inst10   ; CLOCK                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10   ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 793      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; CLOCK                                ; CLOCK                                ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst1231|inst10   ; CLOCK                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10   ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst1231|inst10   ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; 793      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 235   ; 235  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                             ;
+--------------------------------------+--------------------------------------+------+-------------+
; Target                               ; Clock                                ; Type ; Status      ;
+--------------------------------------+--------------------------------------+------+-------------+
; CLOCK                                ; CLOCK                                ; Base ; Constrained ;
; clock_divider_1024:inst1231|inst10   ; clock_divider_1024:inst1231|inst10   ; Base ; Constrained ;
; clock_divider_1024:inst423423|inst10 ; clock_divider_1024:inst423423|inst10 ; Base ; Constrained ;
+--------------------------------------+--------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; K[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; K[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PERFORM    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU_READ    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU_SET     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; K[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; K[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OP[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PERFORM    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ALU_READ    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALU_SET     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR0_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR1_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR2_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PR3_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Fri May 03 10:29:29 2019
Info: Command: quartus_sta FSM_COMPLETE -c FSM_COMPLETE
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_COMPLETE.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst423423|inst10 clock_divider_1024:inst423423|inst10
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst1231|inst10 clock_divider_1024:inst1231|inst10
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.462             -71.847 clock_divider_1024:inst423423|inst10 
    Info (332119):    -2.322              -6.622 clock_divider_1024:inst1231|inst10 
    Info (332119):    -2.303              -6.917 CLOCK 
Info (332146): Worst-case hold slack is 0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.222               0.000 clock_divider_1024:inst423423|inst10 
    Info (332119):     0.402               0.000 CLOCK 
    Info (332119):     0.404               0.000 clock_divider_1024:inst1231|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 CLOCK 
    Info (332119):    -2.333             -65.635 clock_divider_1024:inst423423|inst10 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst1231|inst10 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.834
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.834             -61.727 clock_divider_1024:inst423423|inst10 
    Info (332119):    -2.040              -5.180 clock_divider_1024:inst1231|inst10 
    Info (332119):    -2.020              -5.359 CLOCK 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clock_divider_1024:inst423423|inst10 
    Info (332119):     0.354               0.000 CLOCK 
    Info (332119):     0.355               0.000 clock_divider_1024:inst1231|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 CLOCK 
    Info (332119):    -2.333             -65.635 clock_divider_1024:inst423423|inst10 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst1231|inst10 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.670
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.670             -21.579 clock_divider_1024:inst423423|inst10 
    Info (332119):    -0.650              -0.650 CLOCK 
    Info (332119):    -0.637              -0.637 clock_divider_1024:inst1231|inst10 
Info (332146): Worst-case hold slack is 0.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.092               0.000 clock_divider_1024:inst423423|inst10 
    Info (332119):     0.181               0.000 clock_divider_1024:inst1231|inst10 
    Info (332119):     0.182               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.620 CLOCK 
    Info (332119):    -1.000             -47.000 clock_divider_1024:inst423423|inst10 
    Info (332119):    -1.000             -10.000 clock_divider_1024:inst1231|inst10 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 738 megabytes
    Info: Processing ended: Fri May 03 10:29:33 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


