TimeQuest Timing Analyzer report for quadratic_combine
Thu Jun 05 20:49:41 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_enable'
 13. Slow 1200mV 85C Model Hold: 'i_enable'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_enable'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'i_enable'
 29. Slow 1200mV 0C Model Hold: 'i_enable'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'i_enable'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'i_enable'
 44. Fast 1200mV 0C Model Hold: 'i_enable'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'i_enable'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; quadratic_combine                                                 ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_enable   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_enable } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 37.82 MHz ; 37.82 MHz       ; i_enable   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; i_enable ; -25.440 ; -197.818       ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; i_enable ; 4.437 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_enable ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_enable'                                                                                  ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -25.440 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.128      ; 25.449     ;
; -25.403 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.128      ; 25.412     ;
; -25.312 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 25.450     ;
; -25.306 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 25.449     ;
; -25.275 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 25.413     ;
; -25.269 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 25.412     ;
; -25.247 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.156      ; 25.284     ;
; -25.225 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.246      ; 25.352     ;
; -25.223 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.122      ; 25.226     ;
; -25.119 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.157      ; 25.285     ;
; -25.113 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.157      ; 25.284     ;
; -25.097 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.247      ; 25.353     ;
; -25.095 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.123      ; 25.227     ;
; -25.091 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.247      ; 25.352     ;
; -25.089 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.123      ; 25.226     ;
; -25.054 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.067      ; 24.968     ;
; -25.033 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.067      ; 24.947     ;
; -24.998 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.244      ; 25.123     ;
; -24.932 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.122      ; 25.063     ;
; -24.930 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.329      ; 25.140     ;
; -24.928 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.122      ; 25.065     ;
; -24.926 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.185      ; 24.958     ;
; -24.925 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.154      ; 24.960     ;
; -24.911 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.122      ; 25.042     ;
; -24.907 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.122      ; 25.044     ;
; -24.877 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.095      ; 24.819     ;
; -24.870 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.245      ; 25.124     ;
; -24.864 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.245      ; 25.123     ;
; -24.855 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.242      ; 24.978     ;
; -24.851 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.246      ; 24.978     ;
; -24.836 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.061      ; 24.744     ;
; -24.804 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.240      ; 25.053     ;
; -24.802 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.330      ; 25.141     ;
; -24.800 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.240      ; 25.055     ;
; -24.797 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.155      ; 24.961     ;
; -24.796 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.330      ; 25.140     ;
; -24.791 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.155      ; 24.960     ;
; -24.755 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.150      ; 24.914     ;
; -24.751 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.150      ; 24.916     ;
; -24.727 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.243      ; 24.979     ;
; -24.723 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.247      ; 24.979     ;
; -24.721 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.243      ; 24.978     ;
; -24.717 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.247      ; 24.978     ;
; -24.714 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 24.839     ;
; -24.710 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 24.841     ;
; -24.621 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.093      ; 24.561     ;
; -24.605 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.185      ; 24.637     ;
; -24.604 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.183      ; 24.634     ;
; -24.575 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.181      ; 24.603     ;
; -24.562 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.268      ; 24.677     ;
; -24.499 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.148      ; 24.656     ;
; -24.495 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.148      ; 24.658     ;
; -24.483 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.240      ; 24.732     ;
; -24.482 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.238      ; 24.729     ;
; -24.479 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.240      ; 24.734     ;
; -24.478 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.238      ; 24.731     ;
; -24.453 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.236      ; 24.698     ;
; -24.449 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.236      ; 24.700     ;
; -24.440 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.323      ; 24.772     ;
; -24.436 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.323      ; 24.774     ;
; -23.594 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.088      ; 23.866     ;
; -23.557 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.088      ; 23.829     ;
; -23.401 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 23.701     ;
; -23.379 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.206      ; 23.769     ;
; -23.377 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.082      ; 23.643     ;
; -23.252 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.065      ; 23.475     ;
; -23.231 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.065      ; 23.454     ;
; -23.152 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.204      ; 23.540     ;
; -23.124 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.183      ; 23.465     ;
; -23.084 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.289      ; 23.557     ;
; -23.079 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.114      ; 23.377     ;
; -23.075 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.093      ; 23.326     ;
; -23.034 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.059      ; 23.251     ;
; -23.009 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.202      ; 23.395     ;
; -23.005 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.206      ; 23.395     ;
; -22.819 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.091      ; 23.068     ;
; -22.803 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.183      ; 23.144     ;
; -22.802 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.181      ; 23.141     ;
; -22.773 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.179      ; 23.110     ;
; -22.760 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.266      ; 23.184     ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_enable'                                                                                 ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 4.437 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.338      ; 4.775      ;
; 4.452 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.338      ; 4.790      ;
; 4.460 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.337      ; 4.797      ;
; 4.472 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.506      ; 4.978      ;
; 4.487 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.506      ; 4.993      ;
; 4.495 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.505      ; 5.000      ;
; 4.505 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.311      ; 4.816      ;
; 4.511 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.302      ; 4.813      ;
; 4.513 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.302      ; 4.815      ;
; 4.520 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.311      ; 4.831      ;
; 4.528 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.247      ; 4.775      ;
; 4.528 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.310      ; 4.838      ;
; 4.542 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.312      ; 4.854      ;
; 4.557 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.312      ; 4.869      ;
; 4.563 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.305      ; 4.868      ;
; 4.565 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.311      ; 4.876      ;
; 4.569 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.305      ; 4.874      ;
; 4.570 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.309      ; 4.879      ;
; 4.583 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.250      ; 4.833      ;
; 4.585 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.309      ; 4.894      ;
; 4.590 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.337      ; 4.927      ;
; 4.593 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.308      ; 4.901      ;
; 4.593 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.331      ; 4.924      ;
; 4.593 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.330      ; 4.923      ;
; 4.596 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.330      ; 4.926      ;
; 4.599 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.331      ; 4.930      ;
; 4.605 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.337      ; 4.942      ;
; 4.613 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.336      ; 4.949      ;
; 4.613 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.275      ; 4.888      ;
; 4.613 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.276      ; 4.889      ;
; 4.680 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.499      ; 5.179      ;
; 4.684 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.499      ; 5.183      ;
; 4.697 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.444      ; 5.141      ;
; 4.713 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.304      ; 5.017      ;
; 4.730 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.249      ; 4.979      ;
; 4.740 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.304      ; 5.044      ;
; 4.914 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.423      ; 5.337      ;
; 4.929 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.423      ; 5.352      ;
; 4.936 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.417      ; 5.353      ;
; 4.937 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.422      ; 5.359      ;
; 4.942 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.417      ; 5.359      ;
; 4.956 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.362      ; 5.318      ;
; 5.020 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.426      ; 5.446      ;
; 5.025 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.416      ; 5.441      ;
; 5.031 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.416      ; 5.447      ;
; 5.035 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.424      ; 5.459      ;
; 5.035 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.426      ; 5.461      ;
; 5.043 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.425      ; 5.468      ;
; 5.043 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.419      ; 5.462      ;
; 5.045 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.361      ; 5.406      ;
; 5.049 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.419      ; 5.468      ;
; 5.050 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.424      ; 5.474      ;
; 5.061 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.423      ; 5.484      ;
; 5.063 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.364      ; 5.427      ;
; 5.077 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.296      ; 5.373      ;
; 5.112 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.464      ; 5.576      ;
; 5.145 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.269      ; 5.414      ;
; 5.175 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.419      ; 5.594      ;
; 5.181 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.419      ; 5.600      ;
; 5.182 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.270      ; 5.452      ;
; 5.183 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.426      ; 5.609      ;
; 5.195 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.364      ; 5.559      ;
; 5.198 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.426      ; 5.624      ;
; 5.206 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.425      ; 5.631      ;
; 5.210 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.267      ; 5.477      ;
; 5.230 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.295      ; 5.525      ;
; 5.554 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.381      ; 5.935      ;
; 5.660 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.384      ; 6.044      ;
; 5.678 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.382      ; 6.060      ;
; 5.823 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.384      ; 6.207      ;
; 5.833 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.269      ; 6.102      ;
; 5.891 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.272      ; 6.163      ;
; 5.918 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.297      ; 6.215      ;
; 5.921 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.298      ; 6.219      ;
; 6.002 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.466      ; 6.468      ;
; 6.035 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.271      ; 6.306      ;
; 6.264 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.384      ; 6.648      ;
; 6.353 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.383      ; 6.736      ;
; 6.371 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.386      ; 6.757      ;
; 6.503 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.386      ; 6.889      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_enable'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_enable ; Rise       ; i_enable                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]                     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]|datad               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]|datad               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]|datad               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]|datac              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]|datac               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]|datac               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]                     ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]                     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]                    ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]                     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]                     ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]                     ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|o             ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]                     ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]                     ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]                    ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]                     ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]                     ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]|datac              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]|datac               ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]|datac               ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]|datad               ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]|datad               ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]|datad               ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]|datad               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]                     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]                     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]                     ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; 94.725 ; 95.207 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; 91.341 ; 91.734 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; 94.647 ; 95.207 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; 94.653 ; 95.203 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; 94.725 ; 95.033 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; 94.216 ; 94.494 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; 29.738 ; 30.106 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; 29.738 ; 30.096 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; 29.588 ; 29.972 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; 28.926 ; 29.358 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; 29.702 ; 30.106 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; 28.767 ; 29.184 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; 17.628 ; 18.045 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; 17.323 ; 17.744 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; 16.826 ; 17.259 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; 17.628 ; 18.045 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; 17.392 ; 17.823 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; 16.860 ; 17.277 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; -4.893 ; -5.290 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; -5.811 ; -6.183 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; -5.808 ; -6.152 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; -5.186 ; -5.577 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; -5.356 ; -5.753 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; -4.893 ; -5.290 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; -5.225 ; -5.525 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; -5.441 ; -5.752 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; -5.313 ; -5.812 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; -5.371 ; -5.838 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; -6.167 ; -6.504 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; -5.225 ; -5.525 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; -6.853 ; -7.262 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; -7.302 ; -7.736 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; -6.853 ; -7.262 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; -7.308 ; -7.723 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; -6.919 ; -7.327 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; -6.886 ; -7.286 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; o_result[*]  ; i_enable   ; 9.926  ; 9.489  ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.894  ; 9.473  ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.926  ; 9.489  ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 9.862  ; 9.950  ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 9.637  ; 9.563  ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 9.689  ; 9.506  ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 9.503  ; 9.373  ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 9.513  ; 9.383  ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 9.719  ; 9.536  ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 9.694  ; 9.516  ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 9.862  ; 9.950  ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 11.965 ; 11.930 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 10.613 ; 10.474 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 11.965 ; 11.930 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 10.790 ; 10.733 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 9.908  ; 9.754  ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 9.898  ; 9.744  ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 10.292 ; 10.119 ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 9.739  ; 9.895  ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 12.455 ; 12.468 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 11.316 ; 11.279 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 11.142 ; 11.055 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 11.088 ; 10.996 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 10.946 ; 10.960 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 10.770 ; 10.644 ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 12.455 ; 12.468 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 10.630 ; 10.550 ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 12.134 ; 12.176 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 11.109 ; 11.067 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 10.957 ; 10.973 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 11.635 ; 11.487 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 10.708 ; 10.787 ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 11.112 ; 11.163 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 12.134 ; 12.176 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 11.630 ; 11.634 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 9.951  ; 9.862  ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 8.308  ; 8.266  ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 8.392  ; 8.375  ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 8.403  ; 8.347  ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 9.951  ; 9.862  ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 10.356 ; 10.186 ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 8.194  ; 8.079  ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 8.760  ; 8.555  ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 9.142  ; 9.228  ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 10.356 ; 10.186 ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 9.926  ; 9.489  ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.894  ; 9.473  ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.926  ; 9.489  ; Fall       ; i_enable        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; o_result[*]  ; i_enable   ; 9.547  ; 9.139  ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.547  ; 9.139  ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.580  ; 9.159  ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 9.171  ; 9.045  ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 9.299  ; 9.226  ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 9.349  ; 9.171  ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 9.171  ; 9.045  ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 9.181  ; 9.055  ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 9.379  ; 9.201  ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 9.355  ; 9.182  ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 9.512  ; 9.599  ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 9.372  ; 9.376  ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 10.211 ; 10.076 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 11.563 ; 11.532 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 10.380 ; 10.324 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 9.536  ; 9.386  ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 9.526  ; 9.376  ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 9.903  ; 9.736  ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 9.372  ; 9.523  ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 9.140  ; 9.156  ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 9.787  ; 9.753  ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 9.636  ; 9.560  ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 9.587  ; 9.607  ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 9.595  ; 9.656  ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 9.562  ; 9.360  ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 10.936 ; 11.028 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 9.140  ; 9.156  ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 9.484  ; 9.542  ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 9.686  ; 9.640  ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 9.539  ; 9.542  ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 10.198 ; 10.026 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 9.484  ; 9.587  ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 9.890  ; 9.918  ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 10.673 ; 10.684 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 10.205 ; 10.179 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 8.023  ; 7.982  ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 8.023  ; 7.982  ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 8.105  ; 8.087  ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 8.116  ; 8.060  ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 9.600  ; 9.513  ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 7.910  ; 7.799  ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 7.910  ; 7.799  ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 8.455  ; 8.258  ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 8.818  ; 8.899  ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 9.967  ; 9.802  ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 9.547  ; 9.139  ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.547  ; 9.139  ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.580  ; 9.159  ; Fall       ; i_enable        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 21.092 ; 21.013 ; 21.612 ; 21.533 ;
; i_a[0]     ; o_result[1] ; 19.756 ; 19.727 ; 20.276 ; 20.247 ;
; i_a[1]     ; o_result[0] ; 22.792 ; 22.713 ; 23.264 ; 23.185 ;
; i_a[1]     ; o_result[1] ; 21.456 ; 21.427 ; 21.928 ; 21.899 ;
; i_a[2]     ; o_result[0] ; 22.798 ; 22.719 ; 23.260 ; 23.181 ;
; i_a[2]     ; o_result[1] ; 21.462 ; 21.433 ; 21.924 ; 21.895 ;
; i_a[3]     ; o_result[0] ; 22.782 ; 22.703 ; 23.178 ; 23.099 ;
; i_a[3]     ; o_result[1] ; 21.446 ; 21.417 ; 21.842 ; 21.813 ;
; i_a[4]     ; o_result[0] ; 22.273 ; 22.194 ; 22.639 ; 22.560 ;
; i_a[4]     ; o_result[1] ; 20.937 ; 20.908 ; 21.303 ; 21.274 ;
; i_b[0]     ; o_result[0] ; 21.507 ; 21.428 ; 21.878 ; 21.799 ;
; i_b[0]     ; o_result[1] ; 20.117 ; 20.104 ; 20.488 ; 20.475 ;
; i_b[1]     ; o_result[0] ; 21.357 ; 21.278 ; 21.754 ; 21.675 ;
; i_b[1]     ; o_result[1] ; 19.967 ; 19.954 ; 20.364 ; 20.351 ;
; i_b[2]     ; o_result[0] ; 20.477 ; 20.398 ; 20.884 ; 20.805 ;
; i_b[2]     ; o_result[1] ; 19.087 ; 19.074 ; 19.494 ; 19.481 ;
; i_b[3]     ; o_result[0] ; 21.227 ; 21.148 ; 21.657 ; 21.578 ;
; i_b[3]     ; o_result[1] ; 19.837 ; 19.824 ; 20.267 ; 20.254 ;
; i_b[4]     ; o_result[0] ; 20.522 ; 20.443 ; 20.932 ; 20.853 ;
; i_b[4]     ; o_result[1] ; 19.132 ; 19.119 ; 19.542 ; 19.529 ;
; i_c[0]     ; o_result[0] ; 20.441 ; 20.362 ; 20.862 ; 20.783 ;
; i_c[0]     ; o_result[1] ; 19.105 ; 19.076 ; 19.526 ; 19.497 ;
; i_c[1]     ; o_result[0] ; 19.944 ; 19.865 ; 20.377 ; 20.298 ;
; i_c[1]     ; o_result[1] ; 18.608 ; 18.579 ; 19.041 ; 19.012 ;
; i_c[2]     ; o_result[0] ; 20.746 ; 20.667 ; 21.163 ; 21.084 ;
; i_c[2]     ; o_result[1] ; 19.410 ; 19.381 ; 19.827 ; 19.798 ;
; i_c[3]     ; o_result[0] ; 20.510 ; 20.431 ; 20.941 ; 20.862 ;
; i_c[3]     ; o_result[1] ; 19.174 ; 19.145 ; 19.605 ; 19.576 ;
; i_c[4]     ; o_result[0] ; 19.978 ; 19.899 ; 20.395 ; 20.316 ;
; i_c[4]     ; o_result[1] ; 18.642 ; 18.613 ; 19.059 ; 19.030 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 16.132 ; 11.310 ; 11.816 ; 16.399 ;
; i_a[0]     ; o_result[1] ; 11.403 ; 15.582 ; 15.996 ; 11.784 ;
; i_a[1]     ; o_result[0] ; 16.255 ; 11.434 ; 11.914 ; 16.591 ;
; i_a[1]     ; o_result[1] ; 11.527 ; 15.579 ; 15.965 ; 11.882 ;
; i_a[2]     ; o_result[0] ; 15.752 ; 11.107 ; 11.621 ; 16.141 ;
; i_a[2]     ; o_result[1] ; 11.200 ; 15.041 ; 15.500 ; 11.589 ;
; i_a[3]     ; o_result[0] ; 15.748 ; 11.305 ; 11.789 ; 16.087 ;
; i_a[3]     ; o_result[1] ; 11.398 ; 15.037 ; 15.446 ; 11.757 ;
; i_a[4]     ; o_result[0] ; 15.242 ; 15.146 ; 15.621 ; 15.552 ;
; i_a[4]     ; o_result[1] ; 14.521 ; 14.529 ; 14.918 ; 14.926 ;
; i_b[0]     ; o_result[0] ; 13.525 ; 15.272 ; 15.761 ; 13.805 ;
; i_b[0]     ; o_result[1] ; 14.612 ; 14.590 ; 15.074 ; 15.044 ;
; i_b[1]     ; o_result[0] ; 15.297 ; 13.366 ; 13.896 ; 15.650 ;
; i_b[1]     ; o_result[1] ; 14.602 ; 14.580 ; 14.990 ; 14.968 ;
; i_b[2]     ; o_result[0] ; 15.438 ; 13.424 ; 13.922 ; 15.844 ;
; i_b[2]     ; o_result[1] ; 14.743 ; 14.721 ; 15.184 ; 15.154 ;
; i_b[3]     ; o_result[0] ; 14.251 ; 15.999 ; 16.455 ; 14.557 ;
; i_b[3]     ; o_result[1] ; 15.339 ; 15.317 ; 15.760 ; 15.738 ;
; i_b[4]     ; o_result[0] ; 13.309 ; 15.081 ; 15.510 ; 13.578 ;
; i_b[4]     ; o_result[1] ; 14.421 ; 14.399 ; 14.815 ; 14.793 ;
; i_c[0]     ; o_result[0] ; 15.325 ; 15.163 ; 15.751 ; 15.597 ;
; i_c[0]     ; o_result[1] ; 15.081 ; 15.089 ; 15.515 ; 15.523 ;
; i_c[1]     ; o_result[0] ; 14.876 ; 14.714 ; 15.285 ; 15.123 ;
; i_c[1]     ; o_result[1] ; 14.632 ; 14.640 ; 15.041 ; 15.049 ;
; i_c[2]     ; o_result[0] ; 15.647 ; 15.485 ; 16.074 ; 15.972 ;
; i_c[2]     ; o_result[1] ; 15.189 ; 15.197 ; 15.606 ; 15.620 ;
; i_c[3]     ; o_result[0] ; 15.447 ; 15.345 ; 15.835 ; 15.673 ;
; i_c[3]     ; o_result[1] ; 14.802 ; 14.816 ; 15.210 ; 15.224 ;
; i_c[4]     ; o_result[0] ; 14.909 ; 14.747 ; 15.300 ; 15.147 ;
; i_c[4]     ; o_result[1] ; 14.665 ; 14.673 ; 15.065 ; 15.073 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 41.76 MHz ; 41.76 MHz       ; i_enable   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; i_enable ; -22.947 ; -178.510      ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_enable ; 3.951 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_enable ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_enable'                                                                                   ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -22.947 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.128      ; 23.053     ;
; -22.911 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 23.018     ;
; -22.832 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 23.054     ;
; -22.827 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.129      ; 23.053     ;
; -22.804 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.235      ; 23.017     ;
; -22.796 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.130      ; 23.019     ;
; -22.791 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.130      ; 23.018     ;
; -22.761 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.160      ; 22.899     ;
; -22.756 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.124      ; 22.858     ;
; -22.689 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.236      ; 23.018     ;
; -22.684 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.236      ; 23.017     ;
; -22.646 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.161      ; 22.900     ;
; -22.641 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.125      ; 22.859     ;
; -22.641 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.161      ; 22.899     ;
; -22.636 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.125      ; 22.858     ;
; -22.608 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.066      ; 22.644     ;
; -22.584 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.067      ; 22.621     ;
; -22.546 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.233      ; 22.757     ;
; -22.544 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.119      ; 22.756     ;
; -22.539 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.119      ; 22.756     ;
; -22.520 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.120      ; 22.733     ;
; -22.515 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.120      ; 22.733     ;
; -22.507 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.318      ; 22.803     ;
; -22.494 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.173      ; 22.637     ;
; -22.465 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.159      ; 22.602     ;
; -22.446 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.232      ; 22.656     ;
; -22.443 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.098      ; 22.511     ;
; -22.431 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.234      ; 22.758     ;
; -22.430 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.226      ; 22.749     ;
; -22.428 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.236      ; 22.642     ;
; -22.426 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.234      ; 22.757     ;
; -22.425 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.226      ; 22.749     ;
; -22.401 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.062      ; 22.433     ;
; -22.392 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.319      ; 22.804     ;
; -22.387 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.319      ; 22.803     ;
; -22.379 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.151      ; 22.623     ;
; -22.374 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.151      ; 22.623     ;
; -22.350 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.160      ; 22.603     ;
; -22.345 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.160      ; 22.602     ;
; -22.337 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.115      ; 22.545     ;
; -22.332 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.115      ; 22.545     ;
; -22.331 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.233      ; 22.657     ;
; -22.326 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.233      ; 22.656     ;
; -22.313 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.237      ; 22.643     ;
; -22.308 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.237      ; 22.642     ;
; -22.248 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.171      ; 22.389     ;
; -22.222 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.097      ; 22.289     ;
; -22.217 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.256      ; 22.443     ;
; -22.200 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.174      ; 22.344     ;
; -22.189 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.170      ; 22.329     ;
; -22.184 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.224      ; 22.501     ;
; -22.179 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.224      ; 22.501     ;
; -22.158 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.150      ; 22.401     ;
; -22.153 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.150      ; 22.401     ;
; -22.153 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.309      ; 22.555     ;
; -22.148 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.309      ; 22.555     ;
; -22.136 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.227      ; 22.456     ;
; -22.131 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.227      ; 22.456     ;
; -22.125 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.223      ; 22.441     ;
; -22.120 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.223      ; 22.441     ;
; -21.258 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.089      ; 21.601     ;
; -21.222 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.090      ; 21.566     ;
; -21.115 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.196      ; 21.565     ;
; -21.072 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.121      ; 21.447     ;
; -21.067 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.085      ; 21.406     ;
; -20.955 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.067      ; 21.252     ;
; -20.931 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.068      ; 21.229     ;
; -20.857 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.194      ; 21.305     ;
; -20.841 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.174      ; 21.245     ;
; -20.818 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.279      ; 21.351     ;
; -20.790 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.099      ; 21.119     ;
; -20.776 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.120      ; 21.150     ;
; -20.757 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.193      ; 21.204     ;
; -20.748 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.063      ; 21.041     ;
; -20.739 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.197      ; 21.190     ;
; -20.595 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.172      ; 20.997     ;
; -20.569 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.098      ; 20.897     ;
; -20.564 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.257      ; 21.051     ;
; -20.547 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.175      ; 20.952     ;
; -20.536 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.171      ; 20.937     ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_enable'                                                                                  ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 3.951 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.329      ; 4.280      ;
; 3.968 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.328      ; 4.296      ;
; 3.979 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.328      ; 4.307      ;
; 4.031 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.480      ; 4.511      ;
; 4.048 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.479      ; 4.527      ;
; 4.057 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.285      ; 4.342      ;
; 4.059 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.479      ; 4.538      ;
; 4.061 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.298      ; 4.359      ;
; 4.070 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.298      ; 4.368      ;
; 4.075 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.318      ; 4.393      ;
; 4.078 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.297      ; 4.375      ;
; 4.079 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.231      ; 4.310      ;
; 4.087 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.297      ; 4.384      ;
; 4.088 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.286      ; 4.374      ;
; 4.089 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.297      ; 4.386      ;
; 4.097 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.264      ; 4.361      ;
; 4.098 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.297      ; 4.395      ;
; 4.106 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.296      ; 4.402      ;
; 4.106 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.319      ; 4.425      ;
; 4.107 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.287      ; 4.394      ;
; 4.122 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.328      ; 4.450      ;
; 4.122 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.317      ; 4.439      ;
; 4.123 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.295      ; 4.418      ;
; 4.129 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.233      ; 4.362      ;
; 4.134 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.295      ; 4.429      ;
; 4.138 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.288      ; 4.426      ;
; 4.139 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.327      ; 4.466      ;
; 4.144 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.263      ; 4.407      ;
; 4.150 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.327      ; 4.477      ;
; 4.153 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.318      ; 4.471      ;
; 4.155 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.469      ; 4.624      ;
; 4.177 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.415      ; 4.592      ;
; 4.186 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.470      ; 4.656      ;
; 4.234 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.287      ; 4.521      ;
; 4.256 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.233      ; 4.489      ;
; 4.265 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.288      ; 4.553      ;
; 4.378 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.398      ; 4.776      ;
; 4.390 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.389      ; 4.779      ;
; 4.395 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.397      ; 4.792      ;
; 4.406 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.397      ; 4.803      ;
; 4.412 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.335      ; 4.747      ;
; 4.421 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.390      ; 4.811      ;
; 4.462 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.400      ; 4.862      ;
; 4.471 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.402      ; 4.873      ;
; 4.479 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.399      ; 4.878      ;
; 4.483 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.387      ; 4.870      ;
; 4.488 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.401      ; 4.889      ;
; 4.490 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.399      ; 4.889      ;
; 4.499 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.401      ; 4.900      ;
; 4.505 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.333      ; 4.838      ;
; 4.508 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.391      ; 4.899      ;
; 4.514 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.388      ; 4.902      ;
; 4.530 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.337      ; 4.867      ;
; 4.539 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.392      ; 4.931      ;
; 4.560 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.288      ; 4.848      ;
; 4.616 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.390      ; 5.006      ;
; 4.638 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.336      ; 4.974      ;
; 4.640 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.439      ; 5.079      ;
; 4.647 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.391      ; 5.038      ;
; 4.649 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.401      ; 5.050      ;
; 4.666 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.400      ; 5.066      ;
; 4.670 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.257      ; 4.927      ;
; 4.677 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.400      ; 5.077      ;
; 4.679 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.257      ; 4.936      ;
; 4.715 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.255      ; 4.970      ;
; 4.731 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.287      ; 5.018      ;
; 4.987 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.357      ; 5.344      ;
; 5.071 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.359      ; 5.430      ;
; 5.080 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.361      ; 5.441      ;
; 5.255 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.251      ; 5.506      ;
; 5.258 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.360      ; 5.618      ;
; 5.273 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.284      ; 5.557      ;
; 5.305 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.253      ; 5.558      ;
; 5.320 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.283      ; 5.603      ;
; 5.353 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.435      ; 5.788      ;
; 5.432 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.253      ; 5.685      ;
; 5.588 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.355      ; 5.943      ;
; 5.681 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.353      ; 6.034      ;
; 5.706 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.357      ; 6.063      ;
; 5.814 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.356      ; 6.170      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_enable'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_enable ; Rise       ; i_enable                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|o             ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]                     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]                     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]                     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]                     ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]|datad               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]|datad               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]|datad               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]|datad               ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]|datac              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]|datac               ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]|datac               ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]                     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]                     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]                     ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]                    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]                     ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]                     ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]                     ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]                     ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]                     ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]                     ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]                     ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]|datac              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]|datac               ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]|datac               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]|datad               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]|datad               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]|datad               ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]|datad               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]                     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|o             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; 85.918 ; 86.226 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; 82.753 ; 82.931 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; 85.683 ; 86.226 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; 85.684 ; 86.215 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; 85.918 ; 85.895 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; 85.452 ; 85.407 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; 26.883 ; 27.105 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; 26.883 ; 27.105 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; 26.745 ; 26.995 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; 26.000 ; 26.374 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; 26.812 ; 26.962 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; 26.019 ; 26.285 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; 16.032 ; 16.394 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; 15.860 ; 16.095 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; 15.385 ; 15.667 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; 16.032 ; 16.394 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; 15.910 ; 16.099 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; 15.420 ; 15.659 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; -4.295 ; -4.540 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; -5.230 ; -5.329 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; -5.242 ; -5.313 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; -4.684 ; -4.779 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; -4.749 ; -4.932 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; -4.295 ; -4.540 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; -4.662 ; -4.744 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; -4.926 ; -4.950 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; -4.662 ; -5.152 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; -4.695 ; -5.184 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; -5.605 ; -5.616 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; -4.732 ; -4.744 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; -6.037 ; -6.301 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; -6.469 ; -6.731 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; -6.037 ; -6.301 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; -6.497 ; -6.694 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; -6.076 ; -6.337 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; -6.070 ; -6.329 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; o_result[*]  ; i_enable   ; 8.855  ; 8.474  ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 8.824  ; 8.454  ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 8.855  ; 8.474  ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 8.965  ; 9.175  ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 8.886  ; 8.678  ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 8.935  ; 8.629  ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 8.770  ; 8.519  ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 8.780  ; 8.529  ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 8.965  ; 8.659  ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 8.944  ; 8.641  ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 8.955  ; 9.175  ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 10.959 ; 10.748 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 9.776  ; 9.507  ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 10.959 ; 10.748 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 9.939  ; 9.735  ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 9.133  ; 8.868  ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 9.123  ; 8.858  ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 9.475  ; 9.195  ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 8.855  ; 9.117  ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 11.449 ; 11.351 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 10.447 ; 10.351 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 10.309 ; 10.152 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 10.250 ; 10.094 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 10.060 ; 10.064 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 9.951  ; 9.636  ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 11.449 ; 11.351 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 9.651  ; 9.721  ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 11.204 ; 11.093 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 10.254 ; 10.095 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 10.114 ; 10.012 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 10.750 ; 10.490 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 9.783  ; 9.955  ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 10.260 ; 10.106 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 11.204 ; 11.093 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 10.732 ; 10.603 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 9.176  ; 8.955  ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 7.667  ; 7.505  ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 7.718  ; 7.611  ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 7.732  ; 7.590  ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 9.176  ; 8.955  ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 9.541  ; 9.259  ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 7.540  ; 7.335  ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 8.077  ; 7.763  ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 8.409  ; 8.364  ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 9.541  ; 9.259  ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 8.855  ; 8.474  ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 8.824  ; 8.454  ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 8.855  ; 8.474  ; Fall       ; i_enable        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; o_result[*]  ; i_enable   ; 8.498  ; 8.142  ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 8.498  ; 8.142  ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 8.529  ; 8.164  ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 8.446  ; 8.205  ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 8.557  ; 8.355  ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 8.604  ; 8.309  ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 8.446  ; 8.205  ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 8.456  ; 8.215  ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 8.634  ; 8.339  ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 8.613  ; 8.322  ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 8.621  ; 8.833  ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 8.510  ; 8.512  ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 9.393  ; 9.134  ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 10.576 ; 10.375 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 9.549  ; 9.352  ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 8.778  ; 8.522  ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 8.768  ; 8.512  ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 9.104  ; 8.834  ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 8.510  ; 8.762  ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 8.391  ; 8.355  ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 8.993  ; 8.935  ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 8.879  ; 8.743  ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 8.825  ; 8.684  ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 8.789  ; 8.878  ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 8.746  ; 8.575  ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 10.004 ; 9.944  ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 8.391  ; 8.355  ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 8.577  ; 8.627  ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 8.877  ; 8.720  ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 8.724  ; 8.627  ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 9.335  ; 9.080  ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 8.577  ; 8.746  ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 9.084  ; 8.961  ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 9.766  ; 9.654  ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 9.333  ; 9.204  ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 7.390  ; 7.232  ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 7.390  ; 7.232  ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 7.438  ; 7.334  ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 7.450  ; 7.313  ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 8.835  ; 8.622  ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 7.267  ; 7.068  ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 7.267  ; 7.068  ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 7.783  ; 7.480  ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 8.096  ; 8.053  ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 9.170  ; 8.898  ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 8.498  ; 8.142  ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 8.498  ; 8.142  ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 8.529  ; 8.164  ; Fall       ; i_enable        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 19.230 ; 18.920 ; 19.581 ; 19.271 ;
; i_a[0]     ; o_result[1] ; 17.963 ; 17.777 ; 18.314 ; 18.128 ;
; i_a[1]     ; o_result[0] ; 20.691 ; 20.381 ; 21.172 ; 20.862 ;
; i_a[1]     ; o_result[1] ; 19.424 ; 19.238 ; 19.905 ; 19.719 ;
; i_a[2]     ; o_result[0] ; 20.692 ; 20.382 ; 21.161 ; 20.851 ;
; i_a[2]     ; o_result[1] ; 19.425 ; 19.239 ; 19.894 ; 19.708 ;
; i_a[3]     ; o_result[0] ; 20.864 ; 20.554 ; 20.903 ; 20.593 ;
; i_a[3]     ; o_result[1] ; 19.597 ; 19.411 ; 19.636 ; 19.450 ;
; i_a[4]     ; o_result[0] ; 20.398 ; 20.088 ; 20.415 ; 20.105 ;
; i_a[4]     ; o_result[1] ; 19.131 ; 18.945 ; 19.148 ; 18.962 ;
; i_b[0]     ; o_result[0] ; 19.573 ; 19.267 ; 19.795 ; 19.489 ;
; i_b[0]     ; o_result[1] ; 18.230 ; 18.090 ; 18.452 ; 18.312 ;
; i_b[1]     ; o_result[0] ; 19.435 ; 19.129 ; 19.685 ; 19.379 ;
; i_b[1]     ; o_result[1] ; 18.092 ; 17.952 ; 18.342 ; 18.202 ;
; i_b[2]     ; o_result[0] ; 18.629 ; 18.323 ; 18.936 ; 18.630 ;
; i_b[2]     ; o_result[1] ; 17.286 ; 17.146 ; 17.593 ; 17.453 ;
; i_b[3]     ; o_result[0] ; 19.374 ; 19.068 ; 19.544 ; 19.238 ;
; i_b[3]     ; o_result[1] ; 18.031 ; 17.891 ; 18.201 ; 18.061 ;
; i_b[4]     ; o_result[0] ; 18.709 ; 18.403 ; 18.975 ; 18.669 ;
; i_b[4]     ; o_result[1] ; 17.366 ; 17.226 ; 17.632 ; 17.492 ;
; i_c[0]     ; o_result[0] ; 18.667 ; 18.357 ; 18.902 ; 18.592 ;
; i_c[0]     ; o_result[1] ; 17.400 ; 17.214 ; 17.635 ; 17.449 ;
; i_c[1]     ; o_result[0] ; 18.192 ; 17.882 ; 18.474 ; 18.164 ;
; i_c[1]     ; o_result[1] ; 16.925 ; 16.739 ; 17.207 ; 17.021 ;
; i_c[2]     ; o_result[0] ; 18.839 ; 18.529 ; 19.201 ; 18.891 ;
; i_c[2]     ; o_result[1] ; 17.572 ; 17.386 ; 17.934 ; 17.748 ;
; i_c[3]     ; o_result[0] ; 18.717 ; 18.407 ; 18.906 ; 18.596 ;
; i_c[3]     ; o_result[1] ; 17.450 ; 17.264 ; 17.639 ; 17.453 ;
; i_c[4]     ; o_result[0] ; 18.227 ; 17.917 ; 18.466 ; 18.156 ;
; i_c[4]     ; o_result[1] ; 16.960 ; 16.774 ; 17.199 ; 17.013 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 14.672 ; 10.116 ; 10.592 ; 14.535 ;
; i_a[0]     ; o_result[1] ; 10.278 ; 13.974 ; 14.384 ; 10.489 ;
; i_a[1]     ; o_result[0] ; 14.777 ; 10.245 ; 10.681 ; 14.727 ;
; i_a[1]     ; o_result[1] ; 10.407 ; 13.986 ; 14.368 ; 10.578 ;
; i_a[2]     ; o_result[0] ; 14.303 ; 9.935  ; 10.417 ; 14.301 ;
; i_a[2]     ; o_result[1] ; 10.097 ; 13.512 ; 13.925 ; 10.314 ;
; i_a[3]     ; o_result[0] ; 14.296 ; 10.113 ; 10.579 ; 14.264 ;
; i_a[3]     ; o_result[1] ; 10.275 ; 13.505 ; 13.888 ; 10.476 ;
; i_a[4]     ; o_result[0] ; 13.812 ; 13.539 ; 14.057 ; 13.778 ;
; i_a[4]     ; o_result[1] ; 13.163 ; 13.021 ; 13.408 ; 13.266 ;
; i_b[0]     ; o_result[0] ; 12.344 ; 13.739 ; 14.176 ; 12.231 ;
; i_b[0]     ; o_result[1] ; 13.265 ; 13.095 ; 13.560 ; 13.385 ;
; i_b[1]     ; o_result[0] ; 13.864 ; 11.943 ; 12.570 ; 13.962 ;
; i_b[1]     ; o_result[1] ; 13.243 ; 13.073 ; 13.488 ; 13.318 ;
; i_b[2]     ; o_result[0] ; 13.971 ; 11.976 ; 12.602 ; 14.139 ;
; i_b[2]     ; o_result[1] ; 13.350 ; 13.180 ; 13.665 ; 13.490 ;
; i_b[3]     ; o_result[0] ; 13.023 ; 14.408 ; 14.805 ; 12.897 ;
; i_b[3]     ; o_result[1] ; 13.934 ; 13.764 ; 14.184 ; 14.014 ;
; i_b[4]     ; o_result[0] ; 12.150 ; 13.552 ; 13.945 ; 12.025 ;
; i_b[4]     ; o_result[1] ; 13.078 ; 12.908 ; 13.324 ; 13.154 ;
; i_c[0]     ; o_result[0] ; 13.925 ; 13.564 ; 14.187 ; 13.826 ;
; i_c[0]     ; o_result[1] ; 13.675 ; 13.538 ; 13.937 ; 13.800 ;
; i_c[1]     ; o_result[0] ; 13.493 ; 13.132 ; 13.757 ; 13.396 ;
; i_c[1]     ; o_result[1] ; 13.243 ; 13.106 ; 13.507 ; 13.370 ;
; i_c[2]     ; o_result[0] ; 14.188 ; 13.827 ; 14.592 ; 14.245 ;
; i_c[2]     ; o_result[1] ; 13.779 ; 13.642 ; 13.975 ; 13.838 ;
; i_c[3]     ; o_result[0] ; 14.011 ; 13.784 ; 14.250 ; 13.889 ;
; i_c[3]     ; o_result[1] ; 13.357 ; 13.220 ; 13.618 ; 13.481 ;
; i_c[4]     ; o_result[0] ; 13.526 ; 13.165 ; 13.785 ; 13.424 ;
; i_c[4]     ; o_result[1] ; 13.276 ; 13.139 ; 13.535 ; 13.398 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; i_enable ; -11.721 ; -90.802       ;
+----------+---------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; i_enable ; 2.008 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_enable ; -3.000 ; -3.353                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_enable'                                                                                   ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -11.721 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.068      ; 12.245     ;
; -11.700 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.068      ; 12.224     ;
; -11.650 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.069      ; 12.245     ;
; -11.646 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.068      ; 12.244     ;
; -11.629 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.069      ; 12.224     ;
; -11.625 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.068      ; 12.223     ;
; -11.621 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.090      ; 12.167     ;
; -11.608 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 12.180     ;
; -11.604 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.065      ; 12.125     ;
; -11.550 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.091      ; 12.167     ;
; -11.546 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.090      ; 12.166     ;
; -11.537 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.117      ; 12.180     ;
; -11.533 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.066      ; 12.125     ;
; -11.533 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 12.179     ;
; -11.529 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.065      ; 12.124     ;
; -11.521 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.114      ; 12.091     ;
; -11.514 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.026      ; 11.981     ;
; -11.514 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.089      ; 12.059     ;
; -11.503 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.074      ; 12.018     ;
; -11.498 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.026      ; 11.965     ;
; -11.494 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 12.066     ;
; -11.477 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.112      ; 12.045     ;
; -11.450 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.115      ; 12.091     ;
; -11.446 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.166      ; 12.068     ;
; -11.446 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.114      ; 12.090     ;
; -11.443 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.090      ; 12.059     ;
; -11.439 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.089      ; 12.058     ;
; -11.437 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.057      ; 12.020     ;
; -11.435 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.057      ; 12.022     ;
; -11.426 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.105      ; 12.057     ;
; -11.424 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.105      ; 12.059     ;
; -11.423 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.117      ; 12.066     ;
; -11.421 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.057      ; 12.004     ;
; -11.419 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.116      ; 12.065     ;
; -11.419 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.057      ; 12.006     ;
; -11.412 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.023      ; 11.876     ;
; -11.406 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.113      ; 12.045     ;
; -11.402 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.112      ; 12.044     ;
; -11.397 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.072      ; 11.910     ;
; -11.394 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.048      ; 11.883     ;
; -11.389 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.074      ; 11.904     ;
; -11.375 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.167      ; 12.068     ;
; -11.372 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.070      ; 11.883     ;
; -11.371 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.166      ; 12.067     ;
; -11.337 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.124      ; 11.902     ;
; -11.335 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.054      ; 11.915     ;
; -11.333 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.054      ; 11.917     ;
; -11.320 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.103      ; 11.949     ;
; -11.318 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.103      ; 11.951     ;
; -11.317 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.079      ; 11.922     ;
; -11.315 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.079      ; 11.924     ;
; -11.312 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.105      ; 11.943     ;
; -11.310 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.105      ; 11.945     ;
; -11.295 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.101      ; 11.922     ;
; -11.293 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.101      ; 11.924     ;
; -11.286 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 1.000        ; 0.047      ; 11.774     ;
; -11.260 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.155      ; 11.941     ;
; -11.258 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.155      ; 11.943     ;
; -11.209 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 1.000        ; 0.078      ; 11.813     ;
; -11.207 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 1.000        ; 0.078      ; 11.815     ;
; -10.771 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.058      ; 11.437     ;
; -10.750 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.058      ; 11.416     ;
; -10.671 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.080      ; 11.359     ;
; -10.658 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.106      ; 11.372     ;
; -10.654 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.055      ; 11.317     ;
; -10.628 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.027      ; 11.256     ;
; -10.617 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.075      ; 11.293     ;
; -10.612 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.027      ; 11.240     ;
; -10.571 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.104      ; 11.283     ;
; -10.564 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.079      ; 11.251     ;
; -10.544 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.106      ; 11.258     ;
; -10.527 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.102      ; 11.237     ;
; -10.526 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.024      ; 11.151     ;
; -10.511 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.073      ; 11.185     ;
; -10.508 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.049      ; 11.158     ;
; -10.503 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.075      ; 11.179     ;
; -10.496 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.156      ; 11.260     ;
; -10.486 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.071      ; 11.158     ;
; -10.451 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.125      ; 11.177     ;
; -10.400 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 1.000        ; 0.048      ; 11.049     ;
+---------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_enable'                                                                                  ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.008 ; delta[5]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.183      ; 2.191      ;
; 2.014 ; delta[5]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.184      ; 2.198      ;
; 2.021 ; delta[5]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.183      ; 2.204      ;
; 2.035 ; delta[7]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.255      ; 2.290      ;
; 2.041 ; delta[7]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.256      ; 2.297      ;
; 2.048 ; delta[7]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.255      ; 2.303      ;
; 2.064 ; delta[6]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.162      ; 2.226      ;
; 2.070 ; delta[6]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.163      ; 2.233      ;
; 2.077 ; delta[6]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.162      ; 2.239      ;
; 2.091 ; delta[9]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.162      ; 2.253      ;
; 2.097 ; delta[9]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.163      ; 2.260      ;
; 2.104 ; delta[9]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.162      ; 2.266      ;
; 2.113 ; delta[8]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.182      ; 2.295      ;
; 2.119 ; delta[8]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.183      ; 2.302      ;
; 2.126 ; delta[8]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.182      ; 2.308      ;
; 2.128 ; delta[14] ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.160      ; 2.288      ;
; 2.134 ; delta[14] ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.161      ; 2.295      ;
; 2.139 ; delta[5]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.172      ; 2.311      ;
; 2.140 ; delta[14] ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.149      ; 2.289      ;
; 2.141 ; delta[14] ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.160      ; 2.301      ;
; 2.144 ; delta[5]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.172      ; 2.316      ;
; 2.145 ; delta[14] ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.149      ; 2.294      ;
; 2.154 ; delta[5]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.139      ; 2.293      ;
; 2.155 ; delta[14] ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.116      ; 2.271      ;
; 2.166 ; delta[7]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.244      ; 2.410      ;
; 2.170 ; delta[9]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.321      ;
; 2.171 ; delta[7]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.244      ; 2.415      ;
; 2.175 ; delta[9]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.326      ;
; 2.181 ; delta[8]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.171      ; 2.352      ;
; 2.181 ; delta[7]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.211      ; 2.392      ;
; 2.185 ; delta[9]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.118      ; 2.303      ;
; 2.186 ; delta[8]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.171      ; 2.357      ;
; 2.195 ; delta[6]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.346      ;
; 2.196 ; delta[8]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.138      ; 2.334      ;
; 2.200 ; delta[6]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.351      ;
; 2.210 ; delta[6]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.118      ; 2.328      ;
; 2.283 ; delta[5]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.172      ; 2.455      ;
; 2.293 ; delta[0]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.205      ; 2.498      ;
; 2.299 ; delta[0]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.206      ; 2.505      ;
; 2.305 ; delta[0]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.194      ; 2.499      ;
; 2.306 ; delta[0]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.205      ; 2.511      ;
; 2.310 ; delta[0]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.194      ; 2.504      ;
; 2.310 ; delta[7]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.244      ; 2.554      ;
; 2.320 ; delta[0]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.161      ; 2.481      ;
; 2.321 ; delta[2]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.204      ; 2.525      ;
; 2.327 ; delta[2]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.205      ; 2.532      ;
; 2.334 ; delta[2]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.204      ; 2.538      ;
; 2.339 ; delta[6]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.490      ;
; 2.361 ; delta[3]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.207      ; 2.568      ;
; 2.363 ; delta[2]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.193      ; 2.556      ;
; 2.366 ; delta[9]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.151      ; 2.517      ;
; 2.367 ; delta[3]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.208      ; 2.575      ;
; 2.368 ; delta[2]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.193      ; 2.561      ;
; 2.374 ; delta[3]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.207      ; 2.581      ;
; 2.376 ; delta[3]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.572      ;
; 2.378 ; delta[2]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.160      ; 2.538      ;
; 2.381 ; delta[3]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.577      ;
; 2.388 ; delta[8]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.171      ; 2.559      ;
; 2.391 ; delta[3]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.163      ; 2.554      ;
; 2.403 ; delta[14] ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.149      ; 2.552      ;
; 2.404 ; delta[4]  ; latch_module:latch|x1_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.207      ; 2.611      ;
; 2.410 ; delta[4]  ; latch_module:latch|x1_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.208      ; 2.618      ;
; 2.417 ; delta[4]  ; latch_module:latch|x1_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.207      ; 2.624      ;
; 2.430 ; delta[4]  ; latch_module:latch|x2_out[2] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.626      ;
; 2.435 ; delta[4]  ; latch_module:latch|x2_out[1] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.631      ;
; 2.445 ; delta[4]  ; latch_module:latch|x2_out[0] ; i_enable     ; i_enable    ; 0.000        ; 0.163      ; 2.608      ;
; 2.568 ; delta[0]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.194      ; 2.762      ;
; 2.596 ; delta[2]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.193      ; 2.789      ;
; 2.636 ; delta[3]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.832      ;
; 2.679 ; delta[4]  ; latch_module:latch|x1_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.196      ; 2.875      ;
; 2.738 ; delta[5]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.157      ; 2.895      ;
; 2.739 ; delta[14] ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.134      ; 2.873      ;
; 2.765 ; delta[7]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.229      ; 2.994      ;
; 2.769 ; delta[9]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.136      ; 2.905      ;
; 2.780 ; delta[8]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.156      ; 2.936      ;
; 2.794 ; delta[6]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.136      ; 2.930      ;
; 2.904 ; delta[0]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.179      ; 3.083      ;
; 2.962 ; delta[2]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.178      ; 3.140      ;
; 2.975 ; delta[3]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.181      ; 3.156      ;
; 3.029 ; delta[4]  ; latch_module:latch|x2_out[3] ; i_enable     ; i_enable    ; 0.000        ; 0.181      ; 3.210      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_enable'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_enable ; Rise       ; i_enable                     ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]                     ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]                     ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]                     ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]                     ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[0]|datad               ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]|datac              ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[4]|datad               ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]|datac               ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[2]|datad               ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[3]|datad               ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]|datac               ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[6]                     ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[14]                    ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[9]                     ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]                     ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[5]                     ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; delta[8]                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_enable ; Rise       ; i_enable~input|i             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; i_enable~input|o             ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]                     ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]|datad               ;
; 0.990  ; 0.990        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]                     ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[5]|datac               ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[8]|datac               ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[7]                     ;
; 1.000  ; 1.000        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[1] ;
; 1.000  ; 1.000        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[2] ;
; 1.002  ; 1.002        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[3]|datab        ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]                    ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]                     ;
; 1.004  ; 1.004        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]                     ;
; 1.005  ; 1.005        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[3] ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[0] ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[1] ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[2] ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[1]|datac        ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[2]|datac        ;
; 1.007  ; 1.007        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]|datad               ;
; 1.007  ; 1.007        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]|datad               ;
; 1.007  ; 1.007        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]|datad               ;
; 1.007  ; 1.007        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[9]|datac               ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[14]|datac              ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]|datad               ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[6]|datac               ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x2_out[0] ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x2_out[0]|datab        ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[0]                     ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[3]                     ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[4]                     ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[0]|datac        ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[1]|datac        ;
; 1.012  ; 1.012        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[2]|datac        ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; delta[2]                     ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch|x1_out[3]|datad        ;
; 1.021  ; 1.021        ; 0.000          ; High Pulse Width ; i_enable ; Rise       ; latch_module:latch|x1_out[3] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; 46.317 ; 47.010 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; 44.392 ; 45.209 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; 46.317 ; 46.702 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; 46.314 ; 46.695 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; 45.996 ; 47.010 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; 45.739 ; 46.712 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; 14.682 ; 15.396 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; 14.682 ; 15.384 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; 14.627 ; 15.320 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; 14.356 ; 14.909 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; 14.626 ; 15.396 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; 14.264 ; 14.926 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; 8.803  ; 9.360  ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; 8.650  ; 9.346  ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; 8.415  ; 9.090  ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; 8.803  ; 9.352  ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; 8.573  ; 9.360  ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; 8.428  ; 9.091  ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; -2.479 ; -3.134 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; -2.920 ; -3.733 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; -2.900 ; -3.699 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; -2.595 ; -3.439 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; -2.695 ; -3.402 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; -2.479 ; -3.134 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; -2.629 ; -3.348 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; -2.739 ; -3.565 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; -2.900 ; -3.388 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; -2.911 ; -3.348 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; -3.059 ; -3.925 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; -2.629 ; -3.448 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; -3.406 ; -4.055 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; -3.639 ; -4.308 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; -3.406 ; -4.078 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; -3.586 ; -4.356 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; -3.413 ; -4.075 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; -3.421 ; -4.055 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; o_result[*]  ; i_enable   ; 5.553 ; 5.062 ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.531 ; 5.042 ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.553 ; 5.062 ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 5.309 ; 5.125 ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 4.873 ; 5.125 ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 4.863 ; 5.088 ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 4.829 ; 5.054 ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 4.839 ; 5.064 ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 4.893 ; 5.118 ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 4.896 ; 5.119 ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 5.309 ; 5.031 ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 6.300 ; 6.645 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 5.377 ; 5.666 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 6.300 ; 6.645 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 5.468 ; 5.796 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 5.033 ; 5.275 ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 5.023 ; 5.265 ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 5.215 ; 5.478 ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 5.273 ; 5.031 ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 6.760 ; 6.881 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 5.953 ; 6.055 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 5.852 ; 5.925 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 5.819 ; 5.884 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 5.789 ; 5.746 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 5.365 ; 5.669 ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 6.760 ; 6.881 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 5.614 ; 5.370 ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 6.230 ; 6.541 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 5.695 ; 5.900 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 5.645 ; 5.856 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 5.973 ; 6.177 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 5.731 ; 5.569 ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 5.582 ; 5.971 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 6.230 ; 6.541 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 5.966 ; 6.223 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 5.035 ; 5.312 ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 4.218 ; 4.405 ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 4.270 ; 4.446 ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 4.287 ; 4.458 ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 5.035 ; 5.312 ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 5.277 ; 5.544 ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 4.129 ; 4.291 ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 4.381 ; 4.543 ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 4.646 ; 4.906 ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 5.277 ; 5.544 ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 5.553 ; 5.062 ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.531 ; 5.042 ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.553 ; 5.062 ; Fall       ; i_enable        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; o_result[*]  ; i_enable   ; 5.352 ; 4.865 ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.352 ; 4.865 ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.375 ; 4.887 ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 4.664 ; 4.856 ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 4.705 ; 4.947 ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 4.696 ; 4.912 ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 4.664 ; 4.881 ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 4.674 ; 4.891 ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 4.726 ; 4.942 ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 4.728 ; 4.942 ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 5.123 ; 4.856 ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 4.834 ; 4.842 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 5.173 ; 5.449 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 6.096 ; 6.428 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 5.259 ; 5.574 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 4.844 ; 5.076 ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 4.834 ; 5.066 ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 5.017 ; 5.270 ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 5.075 ; 4.842 ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 4.612 ; 4.681 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 4.937 ; 5.026 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 4.845 ; 4.912 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 4.816 ; 4.979 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 4.949 ; 4.871 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 4.797 ; 4.813 ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 5.748 ; 5.896 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 4.612 ; 4.681 ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 4.796 ; 4.815 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 4.842 ; 5.045 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 4.796 ; 4.992 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 5.115 ; 5.298 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 4.957 ; 4.815 ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 4.955 ; 5.224 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 5.357 ; 5.643 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 5.117 ; 5.350 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 4.080 ; 4.260 ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 4.080 ; 4.260 ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 4.126 ; 4.295 ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 4.143 ; 4.307 ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 4.860 ; 5.127 ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 3.994 ; 4.150 ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 3.994 ; 4.150 ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 4.234 ; 4.391 ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 4.487 ; 4.736 ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 5.079 ; 5.335 ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 5.352 ; 4.865 ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.352 ; 4.865 ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.375 ; 4.887 ; Fall       ; i_enable        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 10.426 ; 10.742 ; 11.144 ; 11.460 ;
; i_a[0]     ; o_result[1] ; 9.858  ; 10.155 ; 10.576 ; 10.873 ;
; i_a[1]     ; o_result[0] ; 11.544 ; 11.863 ; 11.907 ; 12.226 ;
; i_a[1]     ; o_result[1] ; 10.976 ; 11.273 ; 11.339 ; 11.636 ;
; i_a[2]     ; o_result[0] ; 11.541 ; 11.860 ; 11.900 ; 12.219 ;
; i_a[2]     ; o_result[1] ; 10.973 ; 11.270 ; 11.332 ; 11.629 ;
; i_a[3]     ; o_result[0] ; 11.201 ; 11.520 ; 12.237 ; 12.556 ;
; i_a[3]     ; o_result[1] ; 10.633 ; 10.930 ; 11.669 ; 11.966 ;
; i_a[4]     ; o_result[0] ; 10.944 ; 11.263 ; 11.939 ; 12.258 ;
; i_a[4]     ; o_result[1] ; 10.376 ; 10.673 ; 11.371 ; 11.668 ;
; i_b[0]     ; o_result[0] ; 10.804 ; 11.120 ; 11.439 ; 11.755 ;
; i_b[0]     ; o_result[1] ; 10.236 ; 10.533 ; 10.871 ; 11.168 ;
; i_b[1]     ; o_result[0] ; 10.749 ; 11.065 ; 11.375 ; 11.691 ;
; i_b[1]     ; o_result[1] ; 10.181 ; 10.478 ; 10.807 ; 11.104 ;
; i_b[2]     ; o_result[0] ; 10.280 ; 10.596 ; 10.940 ; 11.256 ;
; i_b[2]     ; o_result[1] ; 9.712  ; 10.009 ; 10.372 ; 10.669 ;
; i_b[3]     ; o_result[0] ; 10.516 ; 10.832 ; 11.320 ; 11.636 ;
; i_b[3]     ; o_result[1] ; 9.948  ; 10.245 ; 10.752 ; 11.049 ;
; i_b[4]     ; o_result[0] ; 10.327 ; 10.643 ; 10.989 ; 11.305 ;
; i_b[4]     ; o_result[1] ; 9.759  ; 10.056 ; 10.421 ; 10.718 ;
; i_c[0]     ; o_result[0] ; 10.117 ; 10.433 ; 10.813 ; 11.129 ;
; i_c[0]     ; o_result[1] ; 9.549  ; 9.846  ; 10.245 ; 10.542 ;
; i_c[1]     ; o_result[0] ; 9.882  ; 10.198 ; 10.557 ; 10.873 ;
; i_c[1]     ; o_result[1] ; 9.314  ; 9.611  ; 9.989  ; 10.286 ;
; i_c[2]     ; o_result[0] ; 10.270 ; 10.586 ; 10.819 ; 11.135 ;
; i_c[2]     ; o_result[1] ; 9.702  ; 9.999  ; 10.251 ; 10.548 ;
; i_c[3]     ; o_result[0] ; 10.040 ; 10.356 ; 10.827 ; 11.143 ;
; i_c[3]     ; o_result[1] ; 9.472  ; 9.769  ; 10.259 ; 10.556 ;
; i_c[4]     ; o_result[0] ; 9.895  ; 10.211 ; 10.558 ; 10.874 ;
; i_c[4]     ; o_result[1] ; 9.327  ; 9.624  ; 9.990  ; 10.287 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_a[0]     ; o_result[0] ; 7.997 ; 6.056 ; 6.521 ; 9.013 ;
; i_a[0]     ; o_result[1] ; 5.958 ; 8.138 ; 8.529 ; 6.670 ;
; i_a[1]     ; o_result[0] ; 8.035 ; 6.094 ; 6.559 ; 9.017 ;
; i_a[1]     ; o_result[1] ; 5.996 ; 8.118 ; 8.495 ; 6.708 ;
; i_a[2]     ; o_result[0] ; 7.834 ; 5.945 ; 6.409 ; 8.820 ;
; i_a[2]     ; o_result[1] ; 5.847 ; 7.851 ; 8.298 ; 6.558 ;
; i_a[3]     ; o_result[0] ; 7.847 ; 6.053 ; 6.512 ; 8.761 ;
; i_a[3]     ; o_result[1] ; 5.955 ; 7.863 ; 8.239 ; 6.661 ;
; i_a[4]     ; o_result[0] ; 7.561 ; 7.838 ; 8.245 ; 8.493 ;
; i_a[4]     ; o_result[1] ; 7.316 ; 7.611 ; 7.971 ; 8.266 ;
; i_b[0]     ; o_result[0] ; 6.834 ; 7.955 ; 8.460 ; 7.819 ;
; i_b[0]     ; o_result[1] ; 7.433 ; 7.722 ; 8.144 ; 8.433 ;
; i_b[1]     ; o_result[0] ; 7.786 ; 7.154 ; 7.483 ; 8.613 ;
; i_b[1]     ; o_result[1] ; 7.445 ; 7.734 ; 8.091 ; 8.380 ;
; i_b[2]     ; o_result[0] ; 7.838 ; 7.165 ; 7.443 ; 8.674 ;
; i_b[2]     ; o_result[1] ; 7.496 ; 7.785 ; 8.152 ; 8.434 ;
; i_b[3]     ; o_result[0] ; 7.154 ; 8.280 ; 8.766 ; 8.179 ;
; i_b[3]     ; o_result[1] ; 7.758 ; 8.047 ; 8.439 ; 8.728 ;
; i_b[4]     ; o_result[0] ; 6.724 ; 7.862 ; 8.333 ; 7.702 ;
; i_b[4]     ; o_result[1] ; 7.340 ; 7.629 ; 7.991 ; 8.280 ;
; i_c[0]     ; o_result[0] ; 7.631 ; 7.930 ; 8.300 ; 8.599 ;
; i_c[0]     ; o_result[1] ; 7.669 ; 7.957 ; 8.338 ; 8.626 ;
; i_c[1]     ; o_result[0] ; 7.398 ; 7.697 ; 8.070 ; 8.369 ;
; i_c[1]     ; o_result[1] ; 7.436 ; 7.724 ; 8.108 ; 8.396 ;
; i_c[2]     ; o_result[0] ; 7.874 ; 8.109 ; 8.413 ; 8.712 ;
; i_c[2]     ; o_result[1] ; 7.587 ; 7.882 ; 8.357 ; 8.652 ;
; i_c[3]     ; o_result[0] ; 7.649 ; 7.936 ; 8.412 ; 8.598 ;
; i_c[3]     ; o_result[1] ; 7.414 ; 7.709 ; 8.076 ; 8.371 ;
; i_c[4]     ; o_result[0] ; 7.413 ; 7.712 ; 8.047 ; 8.346 ;
; i_c[4]     ; o_result[1] ; 7.451 ; 7.739 ; 8.085 ; 8.373 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -25.440  ; 2.008 ; N/A      ; N/A     ; -3.000              ;
;  i_enable        ; -25.440  ; 2.008 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -197.818 ; 0.0   ; 0.0      ; 0.0     ; -3.353              ;
;  i_enable        ; -197.818 ; 0.000 ; N/A      ; N/A     ; -3.353              ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; 94.725 ; 95.207 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; 91.341 ; 91.734 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; 94.647 ; 95.207 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; 94.653 ; 95.203 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; 94.725 ; 95.033 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; 94.216 ; 94.494 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; 29.738 ; 30.106 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; 29.738 ; 30.096 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; 29.588 ; 29.972 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; 28.926 ; 29.358 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; 29.702 ; 30.106 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; 28.767 ; 29.184 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; 17.628 ; 18.045 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; 17.323 ; 17.744 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; 16.826 ; 17.259 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; 17.628 ; 18.045 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; 17.392 ; 17.823 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; 16.860 ; 17.277 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_a[*]    ; i_enable   ; -2.479 ; -3.134 ; Rise       ; i_enable        ;
;  i_a[0]   ; i_enable   ; -2.920 ; -3.733 ; Rise       ; i_enable        ;
;  i_a[1]   ; i_enable   ; -2.900 ; -3.699 ; Rise       ; i_enable        ;
;  i_a[2]   ; i_enable   ; -2.595 ; -3.439 ; Rise       ; i_enable        ;
;  i_a[3]   ; i_enable   ; -2.695 ; -3.402 ; Rise       ; i_enable        ;
;  i_a[4]   ; i_enable   ; -2.479 ; -3.134 ; Rise       ; i_enable        ;
; i_b[*]    ; i_enable   ; -2.629 ; -3.348 ; Rise       ; i_enable        ;
;  i_b[0]   ; i_enable   ; -2.739 ; -3.565 ; Rise       ; i_enable        ;
;  i_b[1]   ; i_enable   ; -2.900 ; -3.388 ; Rise       ; i_enable        ;
;  i_b[2]   ; i_enable   ; -2.911 ; -3.348 ; Rise       ; i_enable        ;
;  i_b[3]   ; i_enable   ; -3.059 ; -3.925 ; Rise       ; i_enable        ;
;  i_b[4]   ; i_enable   ; -2.629 ; -3.448 ; Rise       ; i_enable        ;
; i_c[*]    ; i_enable   ; -3.406 ; -4.055 ; Rise       ; i_enable        ;
;  i_c[0]   ; i_enable   ; -3.639 ; -4.308 ; Rise       ; i_enable        ;
;  i_c[1]   ; i_enable   ; -3.406 ; -4.078 ; Rise       ; i_enable        ;
;  i_c[2]   ; i_enable   ; -3.586 ; -4.356 ; Rise       ; i_enable        ;
;  i_c[3]   ; i_enable   ; -3.413 ; -4.075 ; Rise       ; i_enable        ;
;  i_c[4]   ; i_enable   ; -3.421 ; -4.055 ; Rise       ; i_enable        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; o_result[*]  ; i_enable   ; 9.926  ; 9.489  ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.894  ; 9.473  ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.926  ; 9.489  ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 9.862  ; 9.950  ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 9.637  ; 9.563  ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 9.689  ; 9.506  ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 9.503  ; 9.373  ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 9.513  ; 9.383  ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 9.719  ; 9.536  ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 9.694  ; 9.516  ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 9.862  ; 9.950  ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 11.965 ; 11.930 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 10.613 ; 10.474 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 11.965 ; 11.930 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 10.790 ; 10.733 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 9.908  ; 9.754  ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 9.898  ; 9.744  ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 10.292 ; 10.119 ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 9.739  ; 9.895  ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 12.455 ; 12.468 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 11.316 ; 11.279 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 11.142 ; 11.055 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 11.088 ; 10.996 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 10.946 ; 10.960 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 10.770 ; 10.644 ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 12.455 ; 12.468 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 10.630 ; 10.550 ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 12.134 ; 12.176 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 11.109 ; 11.067 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 10.957 ; 10.973 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 11.635 ; 11.487 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 10.708 ; 10.787 ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 11.112 ; 11.163 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 12.134 ; 12.176 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 11.630 ; 11.634 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 9.951  ; 9.862  ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 8.308  ; 8.266  ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 8.392  ; 8.375  ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 8.403  ; 8.347  ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 9.951  ; 9.862  ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 10.356 ; 10.186 ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 8.194  ; 8.079  ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 8.760  ; 8.555  ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 9.142  ; 9.228  ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 10.356 ; 10.186 ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 9.926  ; 9.489  ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 9.894  ; 9.473  ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 9.926  ; 9.489  ; Fall       ; i_enable        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; o_result[*]  ; i_enable   ; 5.352 ; 4.865 ; Rise       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.352 ; 4.865 ; Rise       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.375 ; 4.887 ; Rise       ; i_enable        ;
; seg1_x1[*]   ; i_enable   ; 4.664 ; 4.856 ; Rise       ; i_enable        ;
;  seg1_x1[0]  ; i_enable   ; 4.705 ; 4.947 ; Rise       ; i_enable        ;
;  seg1_x1[1]  ; i_enable   ; 4.696 ; 4.912 ; Rise       ; i_enable        ;
;  seg1_x1[2]  ; i_enable   ; 4.664 ; 4.881 ; Rise       ; i_enable        ;
;  seg1_x1[3]  ; i_enable   ; 4.674 ; 4.891 ; Rise       ; i_enable        ;
;  seg1_x1[4]  ; i_enable   ; 4.726 ; 4.942 ; Rise       ; i_enable        ;
;  seg1_x1[5]  ; i_enable   ; 4.728 ; 4.942 ; Rise       ; i_enable        ;
;  seg1_x1[6]  ; i_enable   ; 5.123 ; 4.856 ; Rise       ; i_enable        ;
; seg1_x2[*]   ; i_enable   ; 4.834 ; 4.842 ; Rise       ; i_enable        ;
;  seg1_x2[0]  ; i_enable   ; 5.173 ; 5.449 ; Rise       ; i_enable        ;
;  seg1_x2[1]  ; i_enable   ; 6.096 ; 6.428 ; Rise       ; i_enable        ;
;  seg1_x2[2]  ; i_enable   ; 5.259 ; 5.574 ; Rise       ; i_enable        ;
;  seg1_x2[3]  ; i_enable   ; 4.844 ; 5.076 ; Rise       ; i_enable        ;
;  seg1_x2[4]  ; i_enable   ; 4.834 ; 5.066 ; Rise       ; i_enable        ;
;  seg1_x2[5]  ; i_enable   ; 5.017 ; 5.270 ; Rise       ; i_enable        ;
;  seg1_x2[6]  ; i_enable   ; 5.075 ; 4.842 ; Rise       ; i_enable        ;
; seg2_x1[*]   ; i_enable   ; 4.612 ; 4.681 ; Rise       ; i_enable        ;
;  seg2_x1[0]  ; i_enable   ; 4.937 ; 5.026 ; Rise       ; i_enable        ;
;  seg2_x1[1]  ; i_enable   ; 4.845 ; 4.912 ; Rise       ; i_enable        ;
;  seg2_x1[2]  ; i_enable   ; 4.816 ; 4.979 ; Rise       ; i_enable        ;
;  seg2_x1[3]  ; i_enable   ; 4.949 ; 4.871 ; Rise       ; i_enable        ;
;  seg2_x1[4]  ; i_enable   ; 4.797 ; 4.813 ; Rise       ; i_enable        ;
;  seg2_x1[5]  ; i_enable   ; 5.748 ; 5.896 ; Rise       ; i_enable        ;
;  seg2_x1[6]  ; i_enable   ; 4.612 ; 4.681 ; Rise       ; i_enable        ;
; seg2_x2[*]   ; i_enable   ; 4.796 ; 4.815 ; Rise       ; i_enable        ;
;  seg2_x2[0]  ; i_enable   ; 4.842 ; 5.045 ; Rise       ; i_enable        ;
;  seg2_x2[1]  ; i_enable   ; 4.796 ; 4.992 ; Rise       ; i_enable        ;
;  seg2_x2[2]  ; i_enable   ; 5.115 ; 5.298 ; Rise       ; i_enable        ;
;  seg2_x2[3]  ; i_enable   ; 4.957 ; 4.815 ; Rise       ; i_enable        ;
;  seg2_x2[4]  ; i_enable   ; 4.955 ; 5.224 ; Rise       ; i_enable        ;
;  seg2_x2[5]  ; i_enable   ; 5.357 ; 5.643 ; Rise       ; i_enable        ;
;  seg2_x2[6]  ; i_enable   ; 5.117 ; 5.350 ; Rise       ; i_enable        ;
; x1_out[*]    ; i_enable   ; 4.080 ; 4.260 ; Rise       ; i_enable        ;
;  x1_out[0]   ; i_enable   ; 4.080 ; 4.260 ; Rise       ; i_enable        ;
;  x1_out[1]   ; i_enable   ; 4.126 ; 4.295 ; Rise       ; i_enable        ;
;  x1_out[2]   ; i_enable   ; 4.143 ; 4.307 ; Rise       ; i_enable        ;
;  x1_out[3]   ; i_enable   ; 4.860 ; 5.127 ; Rise       ; i_enable        ;
; x2_out[*]    ; i_enable   ; 3.994 ; 4.150 ; Rise       ; i_enable        ;
;  x2_out[0]   ; i_enable   ; 3.994 ; 4.150 ; Rise       ; i_enable        ;
;  x2_out[1]   ; i_enable   ; 4.234 ; 4.391 ; Rise       ; i_enable        ;
;  x2_out[2]   ; i_enable   ; 4.487 ; 4.736 ; Rise       ; i_enable        ;
;  x2_out[3]   ; i_enable   ; 5.079 ; 5.335 ; Rise       ; i_enable        ;
; o_result[*]  ; i_enable   ; 5.352 ; 4.865 ; Fall       ; i_enable        ;
;  o_result[0] ; i_enable   ; 5.352 ; 4.865 ; Fall       ; i_enable        ;
;  o_result[1] ; i_enable   ; 5.375 ; 4.887 ; Fall       ; i_enable        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; i_a[0]     ; o_result[0] ; 21.092 ; 21.013 ; 21.612 ; 21.533 ;
; i_a[0]     ; o_result[1] ; 19.756 ; 19.727 ; 20.276 ; 20.247 ;
; i_a[1]     ; o_result[0] ; 22.792 ; 22.713 ; 23.264 ; 23.185 ;
; i_a[1]     ; o_result[1] ; 21.456 ; 21.427 ; 21.928 ; 21.899 ;
; i_a[2]     ; o_result[0] ; 22.798 ; 22.719 ; 23.260 ; 23.181 ;
; i_a[2]     ; o_result[1] ; 21.462 ; 21.433 ; 21.924 ; 21.895 ;
; i_a[3]     ; o_result[0] ; 22.782 ; 22.703 ; 23.178 ; 23.099 ;
; i_a[3]     ; o_result[1] ; 21.446 ; 21.417 ; 21.842 ; 21.813 ;
; i_a[4]     ; o_result[0] ; 22.273 ; 22.194 ; 22.639 ; 22.560 ;
; i_a[4]     ; o_result[1] ; 20.937 ; 20.908 ; 21.303 ; 21.274 ;
; i_b[0]     ; o_result[0] ; 21.507 ; 21.428 ; 21.878 ; 21.799 ;
; i_b[0]     ; o_result[1] ; 20.117 ; 20.104 ; 20.488 ; 20.475 ;
; i_b[1]     ; o_result[0] ; 21.357 ; 21.278 ; 21.754 ; 21.675 ;
; i_b[1]     ; o_result[1] ; 19.967 ; 19.954 ; 20.364 ; 20.351 ;
; i_b[2]     ; o_result[0] ; 20.477 ; 20.398 ; 20.884 ; 20.805 ;
; i_b[2]     ; o_result[1] ; 19.087 ; 19.074 ; 19.494 ; 19.481 ;
; i_b[3]     ; o_result[0] ; 21.227 ; 21.148 ; 21.657 ; 21.578 ;
; i_b[3]     ; o_result[1] ; 19.837 ; 19.824 ; 20.267 ; 20.254 ;
; i_b[4]     ; o_result[0] ; 20.522 ; 20.443 ; 20.932 ; 20.853 ;
; i_b[4]     ; o_result[1] ; 19.132 ; 19.119 ; 19.542 ; 19.529 ;
; i_c[0]     ; o_result[0] ; 20.441 ; 20.362 ; 20.862 ; 20.783 ;
; i_c[0]     ; o_result[1] ; 19.105 ; 19.076 ; 19.526 ; 19.497 ;
; i_c[1]     ; o_result[0] ; 19.944 ; 19.865 ; 20.377 ; 20.298 ;
; i_c[1]     ; o_result[1] ; 18.608 ; 18.579 ; 19.041 ; 19.012 ;
; i_c[2]     ; o_result[0] ; 20.746 ; 20.667 ; 21.163 ; 21.084 ;
; i_c[2]     ; o_result[1] ; 19.410 ; 19.381 ; 19.827 ; 19.798 ;
; i_c[3]     ; o_result[0] ; 20.510 ; 20.431 ; 20.941 ; 20.862 ;
; i_c[3]     ; o_result[1] ; 19.174 ; 19.145 ; 19.605 ; 19.576 ;
; i_c[4]     ; o_result[0] ; 19.978 ; 19.899 ; 20.395 ; 20.316 ;
; i_c[4]     ; o_result[1] ; 18.642 ; 18.613 ; 19.059 ; 19.030 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_a[0]     ; o_result[0] ; 7.997 ; 6.056 ; 6.521 ; 9.013 ;
; i_a[0]     ; o_result[1] ; 5.958 ; 8.138 ; 8.529 ; 6.670 ;
; i_a[1]     ; o_result[0] ; 8.035 ; 6.094 ; 6.559 ; 9.017 ;
; i_a[1]     ; o_result[1] ; 5.996 ; 8.118 ; 8.495 ; 6.708 ;
; i_a[2]     ; o_result[0] ; 7.834 ; 5.945 ; 6.409 ; 8.820 ;
; i_a[2]     ; o_result[1] ; 5.847 ; 7.851 ; 8.298 ; 6.558 ;
; i_a[3]     ; o_result[0] ; 7.847 ; 6.053 ; 6.512 ; 8.761 ;
; i_a[3]     ; o_result[1] ; 5.955 ; 7.863 ; 8.239 ; 6.661 ;
; i_a[4]     ; o_result[0] ; 7.561 ; 7.838 ; 8.245 ; 8.493 ;
; i_a[4]     ; o_result[1] ; 7.316 ; 7.611 ; 7.971 ; 8.266 ;
; i_b[0]     ; o_result[0] ; 6.834 ; 7.955 ; 8.460 ; 7.819 ;
; i_b[0]     ; o_result[1] ; 7.433 ; 7.722 ; 8.144 ; 8.433 ;
; i_b[1]     ; o_result[0] ; 7.786 ; 7.154 ; 7.483 ; 8.613 ;
; i_b[1]     ; o_result[1] ; 7.445 ; 7.734 ; 8.091 ; 8.380 ;
; i_b[2]     ; o_result[0] ; 7.838 ; 7.165 ; 7.443 ; 8.674 ;
; i_b[2]     ; o_result[1] ; 7.496 ; 7.785 ; 8.152 ; 8.434 ;
; i_b[3]     ; o_result[0] ; 7.154 ; 8.280 ; 8.766 ; 8.179 ;
; i_b[3]     ; o_result[1] ; 7.758 ; 8.047 ; 8.439 ; 8.728 ;
; i_b[4]     ; o_result[0] ; 6.724 ; 7.862 ; 8.333 ; 7.702 ;
; i_b[4]     ; o_result[1] ; 7.340 ; 7.629 ; 7.991 ; 8.280 ;
; i_c[0]     ; o_result[0] ; 7.631 ; 7.930 ; 8.300 ; 8.599 ;
; i_c[0]     ; o_result[1] ; 7.669 ; 7.957 ; 8.338 ; 8.626 ;
; i_c[1]     ; o_result[0] ; 7.398 ; 7.697 ; 8.070 ; 8.369 ;
; i_c[1]     ; o_result[1] ; 7.436 ; 7.724 ; 8.108 ; 8.396 ;
; i_c[2]     ; o_result[0] ; 7.874 ; 8.109 ; 8.413 ; 8.712 ;
; i_c[2]     ; o_result[1] ; 7.587 ; 7.882 ; 8.357 ; 8.652 ;
; i_c[3]     ; o_result[0] ; 7.649 ; 7.936 ; 8.412 ; 8.598 ;
; i_c[3]     ; o_result[1] ; 7.414 ; 7.709 ; 8.076 ; 8.371 ;
; i_c[4]     ; o_result[0] ; 7.413 ; 7.712 ; 8.047 ; 8.346 ;
; i_c[4]     ; o_result[1] ; 7.451 ; 7.739 ; 8.085 ; 8.373 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_result[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_result[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x2_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x2_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x2_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; x2_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg1_x2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg2_x2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_a[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_a[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_a[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_a[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_b[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_b[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_b[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_b[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_b[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_c[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_c[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_c[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_c[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_c[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_enable                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_a[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_result[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_result[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; x1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; x1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; x1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; x2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; seg2_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; seg1_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg1_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg2_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_result[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_result[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; seg2_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; seg1_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_result[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_result[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; x1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; x1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; x2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; x2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; x2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg2_x1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg1_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg1_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg2_x2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; i_enable   ; i_enable ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; i_enable   ; i_enable ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 292   ; 292  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 106   ; 106  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 05 20:49:39 2025
Info: Command: quartus_sta quadratic_combine -c quadratic_combine
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'quadratic_combine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_enable i_enable
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -25.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.440      -197.818 i_enable 
Info (332146): Worst-case hold slack is 4.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.437         0.000 i_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 i_enable 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -22.947
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.947      -178.510 i_enable 
Info (332146): Worst-case hold slack is 3.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.951         0.000 i_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 i_enable 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.721       -90.802 i_enable 
Info (332146): Worst-case hold slack is 2.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.008         0.000 i_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.353 i_enable 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4669 megabytes
    Info: Processing ended: Thu Jun 05 20:49:41 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


