一种集成电路高压引脚连通性测试方法 本发明公开了一种集成电路高压引脚连通性测试方法，包括以下步骤：除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；在待测端口PIN加负电流，测试其对地电压V。本发明的方法能够完成对芯片高压引脚的连通性测试，使集成电路的中测技术更加完备。
