# Additionneur-4-bits-a-propagation-de-retenue
Modélisation en SystemC d’un additionneur 4 bits à propagation de retenue avec Eclipse et simulation avec gtkWave. 
