// DSCH 2.6c
// 1/6/2003 10:36:17 AM
// C:\Documents and Settings\Bear\Desktop\BOOK Ex\Dsch\NOT_CIR.sch

module NOT_CIR( in1,out1);
 input in1;
 output out1;
 nmos #(17) nmos(out1,vss,in1); // 1.0u 0.12u
 pmos #(17) pmos(out1,vdd,in1); // 2.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 in1=~in1;

// Simulation parameters
// in1 CLK 10 10
