<div align="center">

# üîê FPGA Enigma Machine
### Implementaci√≥n Hardware VHDL sobre Artix-7

![Badge VHDL](https://img.shields.io/badge/Language-VHDL-blue)
![Badge FPGA](https://img.shields.io/badge/Hardware-Basys3-red)
![Badge Tool](https://img.shields.io/badge/Tool-Vivado-green)

<br>

**Una reconstrucci√≥n digital de la criptograf√≠a electromec√°nica de la Segunda Guerra Mundial.** No es una simulaci√≥n por software: es hardware dedicado configurado para emular rotores, reflectores y l√≥gica de cifrado.

[Explorar RTL](#arquitectura) ‚Ä¢ [Manual de Uso](#manual) ‚Ä¢ [Ver Autores](#creditos)

<img src="assets/concept_datapath.png" alt="Concepto Datapath" width="80%">
<br>
<em>Figura 1: Dise√±o conceptual original del flujo de datos (Datapath).</em>

</div>

---

## üìã Resumen del Proyecto

Este proyecto implementa una **M√°quina Enigma** funcional utilizando l√≥gica digital pura. El sistema ha sido dise√±ado separando estrictamente la ruta de datos (Datapath) de la l√≥gica de control (FSM), permitiendo un cifrado polialfab√©tico en tiempo real.

### Caracter√≠sticas Principales
* ‚öôÔ∏è **Mec√°nica Virtual:** Simulaci√≥n del movimiento f√≠sico de los rotores (trinquete).
* üßÆ **Aritm√©tica Modular:** ALU dedicada para operaciones `MOD 26`.
* üõ°Ô∏è **Fiabilidad:** Debouncing hardware de 50ms para pulsadores.
* üìü **Visualizaci√≥n:** Salida multiplexada en 7-segmentos.

---

## <a name="arquitectura"></a>üèóÔ∏è Arquitectura Hardware

El dise√±o se ha sintetizado en una FPGA **Xilinx Artix-7** (Basys 3). A continuaci√≥n se detallan los bloques cr√≠ticos generados por Vivado.

### 1. Jerarqu√≠a Top-Level
Integra la Unidad de Control, el Datapath y los controladores de perif√©ricos.
<img src="assets/rtl_top.png" alt="RTL Top Level" width="100%">

### 2. Unidad de Control (El Cerebro)
Una m√°quina de estados finitos (Moore) gestiona la secuencia de cifrado.
* **Estados S2-S3:** C√°lculo matem√°tico de la letra.
* **Estados S4-S6:** L√≥gica mec√°nica (decisi√≥n de giro de rotores).

<img src="assets/rtl_fsm.png" alt="RTL FSM" width="100%">

### 3. ALU Modular (El Coraz√≥n)
Sustituye el cableado f√≠sico de los rotores mediante sumas y restas de offsets.
> `Salida = (Entrada + Offset_Rotor) mod 26`

<img src="assets/rtl_alu.png" alt="RTL ALU" width="100%">

---

## <a name="manual"></a>üéÆ Manual de Operaci√≥n

### Mapa de Controles (Basys 3)

| Componente | Etiqueta | Funci√≥n |
| :--- | :--- | :--- |
| **SW [4:0]** | `Entrada` | Selecci√≥n de letra en binario (**A**=`00000` ... **Z**=`11001`). |
| **SW [14:13]** | `Rotor` | Configuraci√≥n del patr√≥n de cableado interno. |
| **SW [15]** | `Modo` | ‚¨áÔ∏è **Cifrar** / ‚¨ÜÔ∏è **Descifrar**. |
| **BTN Center** | `RESET` | **Obligatorio al inicio.** Reinicia rotores a `00`. |
| **BTN Right** | `CIFRAR` | Ejecuta el ciclo de cifrado y avanza el mecanismo. |

### Gu√≠a R√°pida de Uso

1.  **Reset:** Pulsa el bot√≥n central. El display debe mostrar `00` en los d√≠gitos de la izquierda.
2.  **Configura:** Elige modo Cifrar (SW15 abajo) y selecciona una letra con los switches derechos.
3.  **Ejecuta:** Pulsa el bot√≥n derecho.
4.  **Resultado:**
    * El **D√≠gito 0** (derecha) muestra la letra cifrada.
    * Los **D√≠gitos 3-2** (izquierda) muestran c√≥mo han girado los rotores.

---

## üõ†Ô∏è Tecnolog√≠as Utilizadas

* **Lenguaje:** VHDL-93
* **IDE:** Xilinx Vivado 2023.x
* **Hardware:** Digilent Basys 3 (Artix-7 XC7A35T)
* **Simulaci√≥n:** Vivado Logic Analyzer

---

## <a name="creditos"></a>üë• Cr√©ditos

Este proyecto fue dise√±ado, codificado y documentado por estudiantes de **Ingenier√≠a de Computadores**:

<div align="center">

| [**Juan Pastrana Garc√≠a**](https://github.com/GustoffotsuG) | [**Omar Ouahri Vigil**](https://github.com/theomaaroo) |
| :---: | :---: |
| Dise√±o Datapath & RTL | L√≥gica de Control & FSM |

</div>
