%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%																					%
%	TRABAJO: Proyecto Integrador													%
%																					%
%		Titulo: 	Desarrollo de IP cores con procesamiento de Redes de Petri 		%
%					Temporales para sistemas multicore en FPGA						%
%																					%
%		Autores:	Julián Nonino													%
%					Carlos Renzo Pisetta											%
%					Orlando Micolini												%
%																					%
%	Parte: Marco Teorico															%
%	Capitulo: FPGA - IP cores - HDL													%
%	Seccion: Hardware Description Language (HDL)									%	
%	Archivo: hdl.tex																%
%																					%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% Path Imagenes: ./marco_teorico/FPGA_IP_HDL/img
% Nombre predeterminado imagenes: fpgaxx
%	xx es el numero de imagen

\lstset
{	language=Verilog,               % the language of the code
	basicstyle=\footnotesize,       % the size of the fonts that are used for the code
	numbers=left,                   % where to put the line-numbers
	numberstyle=\tiny\color{gray},  % the style that is used for the line-numbers
	stepnumber=1,                   % the step between two line-numbers. If it's 1, each line 
                       				% will be numbered
	numbersep=5pt,                  % how far the line-numbers are from the code
	backgroundcolor=\color{white},  % choose the background color. You must add \usepackage{color}
	showspaces=false,               % show spaces adding particular underscores
	showstringspaces=false,         % underline spaces within strings
	showtabs=false,                 % show tabs within strings adding particular underscores
	frame=none,                 	% adds a frame around the code
	rulecolor=\color{white},        % if not set, the frame-color may be changed on line-breaks within not-black text (e.g. comments (green here))
	tabsize=2,                      % sets default tabsize to 2 spaces
	captionpos=b,                   % sets the caption-position to bottom
	breaklines=true,                % sets automatic line breaking
	breakatwhitespace=false,        % sets if automatic breaks should only happen at whitespace
	%title=\lstname,                % show the filename of files included with \lstinputlisting;
		                            % also try caption instead of title
	keywordstyle=\color{blue},      % keyword style
  	commentstyle=\color{dkgreen},   % comment style
  	stringstyle=\color{mauve},      % string literal style
  	escapeinside={\%*}{*)},         % if you want to add LaTeX within your code
  	morekeywords={*,...},           % if you want to add more keywords to the set
  	deletekeywords={...}            % if you want to delete keywords from the given language
}

\section{Hardware Description Language (HDL)}
	\label{sec:hdl}

		Un lenguaje de descripción de hardware (HDL) permite definir las interconexiones y el comportamiento 
		de un circuito electrónico y verificar el funcionamiento mediante simulaciones.
		 	
		\subsection{Verilog}
			
			Verilog \cite{ashenden}, es un HDL definido en un estándar de IEEE que soporta el diseño, prueba e 
			implementación de circuitos a diferentes niveles de abstracción. Su sintaxis es similar al del 
			lenguaje de programación \emph{C}.

			\subsubsection{Verilog como lenguaje}
			
				El diseño se describe como un conjunto de módulos. Utilizando la palabra clave \textbf{module}
				se define un módulo y se pueden especificar sus entradas y salidas y finalizan con una 
				sentencia endmodule como se muestra a continuación:
				\begin{lstlisting}
module AOI (input A, B, C, D, output F)
	... descripción de funcionamiento ...
endmodule	
				\end{lstlisting}
				
			\begin{raggedright}
			Cada módulo es una unidad lógica que incluye:
			\end{raggedright}
			\begin{itemize}
				\item Una interfaz para su conexión con otros módulos.
			  	\item Una descripción de su contenido mediante la especificación de su comportamiento
			\end{itemize}
						
			El sentido de las conexiones con otros módulos puede ser de tres tipos, entradas (\emph{input}), 
			salidas (\emph{output}) o entrada-salida (\emph{inout}). Una vez que se ha definido el módulo se 
			puede instanciar cuantas veces sea necesario en el diseño.
			
			Cada ejemplar del módulo que se utilice son elementos distintos por lo que se deben definir sus 
			conexiones con otros módulos.
			\\
			
			Verilog tiene básicamente dos tipos de datos. Por un lado, los \emph{parámetros}, estos, son constantes 
			definidas por el programador que no son implementadas en hardware pero ayudan a la descripción del
			comportamiento. 
			
			Por otro lado, las \emph{variables} y los \emph{registros}. Las variables se utilizan para 
			almacenar valores, pero esto no implica que se vean explícitamente en la implementación de hardware.
			
			Existen además, los denominados \emph{wire} los cuales no retienen información, su función es comunicar dos 
			o mas puntos de los cuales uno solo es el driver, es decir, el que puede modificar el estado 
			lógico del cable.
			
			\subsubsection{Lógica de estados}
			
				Una variable en Verilog no solamente se representa con un $0$ y $1$, maneja una lógica de cuatro 
				estados, los registros como wires pueden estar en uno de los siguientes:
				\begin{itemize}
					\item \textbf{X}: desconocido.
					\item \textbf{0}: false o nivel cero.
					\item \textbf{1}: true o nivel 1.
					\item \textbf{Z}: alta impedancia. 
				\end{itemize}
			
			\subsubsection{Buses}

				Los \emph{buses} o \emph{arrays} son elementos de varios bits que pueden ser del tipo \emph{wire} 
				o \emph{reg}. Los buses pueden ser usados como interfaz con otros módulos. A la hora de declararlos 
				se puede elegir la orientación de los bits, es decir, \emph{MSB} el \emph{n} bit o \emph{MSB} el bit 
				\emph{0}, como se muestra en la Figura \ref{fig:fpga10}.
				\begin{figure}[H]
					\centering
					\includegraphics[width=.8\linewidth]{./marco_teorico/FPGA_IP_HDL/img/fpga10}
					\caption{Definición de buses en Verilog}
					\label{fig:fpga10}
				\end{figure}
				
				Las \emph{matrices} son un tipo de \emph{array de array} los cuales tienen la siguiente sintaxis de 
				definición.
				\begin{lstlisting}
reg [7:0] mem [0:3];
				\end{lstlisting}
				
				En ellas, se aplican las mismas definiciones de orden que para los array pero no pueden ser 
				usadas como interfaces con otros módulos.
			
			\subsubsection{Operadores}
				
				\begin{raggedright}
					\textbf{\emph{Operadores Binarios Aritméticos}}
				\end{raggedright}
				
				Existen cinco operadores aritméticos. Un detalle de su operación es que si algún bit esta en 
				un estado desconocido el resultado también lo estará.
				\begin{itemize}
				  	\item \textbf{\emph{+}} (\emph{suma o signo positivo}):
				  		Sirve para indicar una suma entre dos números.
						\begin{lstlisting}
// B: 4'b1000   C: 4'b10
	A = B + C;
//Resultado A: 4'b1010
						\end{lstlisting}
				  	\item \textbf{\emph{-}} (\emph{resta o signo negativo}):
				  		Sirve para indicar la resta entre dos números.
				  		\begin{lstlisting}
// B: 4'b1000   C: 4'b10
	A = B - C;
// Resultado A: 4'b0110
						\end{lstlisting}
				  	\item \textbf{\emph{*}} (\emph{multiplicación}):
				  		Multiplica dos números de cualquier tipo.
				  		\begin{lstlisting}
// B: 4'b0100   C: 4'b10
	A = B * C;
// Resultado A: 4'b1000
						\end{lstlisting}
				  	\item \textbf{\emph{/}} (\emph{división}):
				  		Divide dos números de cualquier tipo.
				  		\begin{lstlisting}
// B: 4'b1000   C: 4'b10
	A = B / C;
// Resultado A: 4'b0100
						\end{lstlisting}
				  	\item \textbf{\emph{\%}} (\emph{resto}):
				  		Obtiene el resto de la división de dos números de cualquier tipo.
				  		\begin{lstlisting}
// B: 4'b1000   C: 4'b10
	A = B \% C;
// Resultado A: 4'b0000
						\end{lstlisting}
				\end{itemize}

				\begin{raggedright}
					\textbf{\emph{Operadores de Igualdad}}
				\end{raggedright}
				
				Permiten comparar dos operandos, retornando $1$ ó $0$, verdadero o falso respectivamente.
				\begin{itemize}
				  	\item \textbf{\emph{==, !=}} (\emph{igualdad}):
				  		El primero devuelve verdadero si los operando son iguales y falso en caso contrario. 
				  		El segundo indica desigualdad, funcionando al revés que el anterior. Si algún bit está 
				  		en estado desconocido el resultado también lo estará.
						\begin{lstlisting}
// A: 4'b1110   B: 4'b1101
	if (B != A)
//Resultado = true
						\end{lstlisting}
				  	\item \textbf{\emph{===, !==}} (\emph{igualdad}):
				  		Su funcionalidad es idéntica a la anterior, pero difiere en también se comparan los valores 
				  		indefinidos ($X$) o de alta impedancia ($Z$).
				  		\begin{lstlisting}
// A: 4'b11X0   B: 4'b11X0
	if (B === A)
// Resultado = true
						\end{lstlisting}
				\end{itemize}				

				\begin{raggedright}
					\textbf{\emph{Operadores Relacionales}}
				\end{raggedright}
							
				Permiten comparar dos operandos, retornando $1$ ó $0$, verdadero o falso respectivamente. Si 
				algún bit es $X$ el resultado también será $X$.
				
				\begin{itemize}
				  	\item \textbf{\emph{$>, \geq, <, \leq$}} (\emph{mayor, menor}):
				  		Poseen el significado habitual (mayor que, mayor o igual que, menor que, menor o igual que, 
						respectivamente).
						\begin{lstlisting}
// A: 4'b1110   B: 4'b1101
	if (B > A)
// Resultado = false
						\end{lstlisting}
				\end{itemize}
		
				\begin{raggedright}
					\textbf{\emph{Operadores Lógicos}}
				\end{raggedright}
				
				Aparecen entre dos operandos lógicos y proporciona un valor lógico (verdadero o falso).
				\begin{itemize}
				  	\item \textbf{\emph{!}} (\emph{negación}):
				  		Cambia el valor lógico del operando que va justo detrás del operador.
				  		\begin{lstlisting}
// A = true
	if (!A)
// Resultado = false
						\end{lstlisting}
				  	\item \textbf{\emph{$\&\&$}} (\emph{AND lógica}):
				  		El resultado será la combinación de los dos operandos lógicos. Es decir, para que 
				  		el valor sea verdadero, ambos operandos deben serlo, en caso contrario el resultado
				  		será falso.
				  		\begin{lstlisting}
// A = true ; B = false
	if (A && B)
// Resultado = false
						\end{lstlisting}
				  	\item \textbf{\emph{$\mid\mid$}} (\emph{OR logica}):
				  		El resultado será la combinación de los dos operandos lógicos. Para que el resultado sea 
				  		verdadero, bastará con que uno de los operandos lo sea.
				  		\begin{lstlisting}
// A = true ; B = false
	if (A || B)
// Resultado = true
						\end{lstlisting}
				\end{itemize}

				\begin{raggedright}
					\textbf{\emph{Operadores Lógicos a nivel de bit}}
				\end{raggedright}
				
				Permite efectuar operaciones lógicas con los bits de los operandos.	
				\begin{itemize}
					\item \textbf{\emph{$\sim$}} (\emph{negación}):
				  		Negación bit a bit.
				  		\begin{lstlisting}
// B: 4'b1110
	A = ~B;
// Resultado: A = 4'b0001
						\end{lstlisting}
					\item \textbf{\emph{$\&$}} (\emph{AND}):
						AND bit a bit.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B & C;
// Resultado: A = 4'b1100
						\end{lstlisting}
					\item \textbf{\emph{$\mid$}} (\emph{OR}):
						OR bit a bit.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B | C;
// Resultado: A = 4'b1111
						\end{lstlisting}
					\item \textbf{\emph{$\wedge$}} (\emph{XOR}):
						XOR bit a bit.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B ^ C;
// Resultado: A = 4'b0011
						\end{lstlisting}
					\item \textbf{\emph{$\sim\&$}} (\emph{NAND}):
						NAND bit a bit.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B ~& C;
// Resultado: A = 4'b0011
						\end{lstlisting}
					\item \textbf{\emph{$\sim\mid$}} (\emph{NOR}):
						NOR bit a bit.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B ~| C;
// Resultado: A = 4'b0000
						\end{lstlisting}
					\item \textbf{\emph{$\sim\wedge$}} (\emph{NOT XOR}):
						NOT XOR bit a bit. También puede ser $\wedge\sim$.
						\begin{lstlisting}
// B: 4'b1110   C: 4'b1101
	A = B ~^ C;
// Resultado: A = 4'b1100
						\end{lstlisting}	
				\end{itemize}
				
				\begin{raggedright}
					\textbf{\emph{Operadores Lógicos de reducción}}
				\end{raggedright}
				
				El resultado de aplicar este operando al único argumento es un sólo bit.	
				\begin{itemize}
				  	\item \textbf{\emph{$\&$}} (\emph{AND}):
						Se realiza un AND de todos los bits.
						\begin{lstlisting}
// B: 4'b1110
	A = &B;
// Resultado: A = 1'b0
						\end{lstlisting}
					\item \textbf{\emph{$\mid$}} (\emph{OR}):
						Se realiza un OR entre todos los bits del operando.
						\begin{lstlisting}
// B: 4'b1110
	A = |B;
// Resultado: A = 1'b1
						\end{lstlisting}
					\item \textbf{\emph{$\wedge$}} (\emph{XOR}):
						Se realiza un XOR entre todos los bits del operando.
						\begin{lstlisting}
// B: 4'b1110
	A = ^B;
// Resultado: A = 1'b1
						\end{lstlisting}
					\item \textbf{\emph{$\sim\&$}} (\emph{NAND}):
						Se realiza un NAND de todos los bits.
						\begin{lstlisting}
// B: 4'b1110
	A = ~&B;
// Resultado: A = 1'b1
						\end{lstlisting}
					\item \textbf{\emph{$\sim\mid$}} (\emph{NOR}):
						Se realiza un NOR entre todos los bits del operando.
						\begin{lstlisting}
// B: 4'b1110
	A = ~|B;
// Resultado: A = 1'b0
						\end{lstlisting}
					\item \textbf{\emph{$\sim\wedge$}} (\emph{NOT XOR}):
						Se realiza un NOT XOR entre todos los bits del operando. También puede ser $\wedge\sim$.
						\begin{lstlisting}
// B: 4'b1110
	A = ~^B;
// Resultado: A = 1'b0
						\end{lstlisting}
				\end{itemize}
					  		
	  			\begin{raggedright}
					\textbf{\emph{Otros Operadores}}
				\end{raggedright}		
	  			
	  			\begin{itemize}
				  	\item \textbf{\emph{$\{,\}$}} (\emph{Concatenación}):
				  		Concatenación de dos operandos.
				  		\begin{lstlisting}
// B = 4'b0110  C = 4'b0010
	A = {B,C};  		// Resultado: A = 8'b01100010
	D = {2{B}}; 		// Resultado: D = 8'b01100110
	E = {B,C[1:0]}; // Resultado: E = 6'b011010}
						\end{lstlisting}
					
					\newpage	
						
				  	\item \textbf{\emph{$<<$}} (\emph{Desplazamiento izquierda}):
				  		Desplaza bits a la izquierda, añadiendo ceros.
				  		\begin{lstlisting}
// A = 8'b11101101
	A << 2;  		
// Resultado: A = 8'b10110100
						\end{lstlisting}
				  	\item \textbf{\emph{$>>$}} (\emph{Desplazamiento derecha}):
				  		Desplaza bits a la derecha, añadiendo ceros.
				  		\begin{lstlisting}
// A = 8'b11101101
	A >> 3;  		
// Resultado: A = 8'b00011101
						\end{lstlisting}
				  	\item \textbf{\emph{?}} (\emph{Condicional}):
				  		Dependiendo del resultado lógico (verdadero o falso) se devolverá un valor u otro.
				  		\begin{lstlisting}
// A = 1'b1  B = 3'b111  C = 3'b001
	A == 1 ? B : C;	
// Resultado: A = 3'b111
						\end{lstlisting}
	  			\end{itemize}
	  			
			\subsubsection{Asignaciones}
				
				Existen dos tipos de asignaciones, por un lado están las bloqueantes las cuales se asemejan 
				a los cables simbolizadas con el $=$ como se muestra en la Figura \ref{fig:fpga11}.
					\begin{figure}[H]
						\centering
						\includegraphics[width=.5\linewidth]{./marco_teorico/FPGA_IP_HDL/img/fpga11}
						\caption{Asignación bloqueante en Verilog}
						\label{fig:fpga11}
					\end{figure}
				
				Por otro lado existen asignaciones anti bloqueantes o no bloqueantes. Éstas asignaciones, se 
				sintetizan como \emph{latches} de manera tal que el ejemplo anterior se comporta como un 
				\emph{shift-register} (\ref{fig:fpga12}).			
					\begin{figure}[H]
						\centering
						\includegraphics[width=.5\linewidth]{./marco_teorico/FPGA_IP_HDL/img/fpga12}
						\caption{Asignaciones NO bloqueantes en Verilog}
						\label{fig:fpga12}
					\end{figure}
				De esta manera el valor de \emph{c} tarda dos ciclos de reloj en tener el valor actual de \emph{a}.	
				
			\subsubsection{Procesos}
			
				\textbf{Uno de los aspectos más importantes en Verilog es la posibilidad de ejecutar en 
				paralelo varios procesos.}Cada proceso se ejecuta de forma secuencial, es decir se ejecuta 
				cada línea del proceso según su orden de precedencia. Toda la descripción secuencial que se 
				quiera realizar en Verilog debe hacerse dentro de un proceso initial o always. La diferencia 
				entre ambos es que el primero se ejecuta una única vez y no es sintetizable, a diferencia del 
				always que se ejecuta cada vez que su lista de sensibilidad lo indique y si es sintetizable 
				en hardware.\\
				La lista de sensibilidad contiene todos los eventos por los que se debe ejecutar las 
				sentencias que contiene el proceso. A continuación se muestra un ejemplo.
				\begin{lstlisting}
always@(/*lista de sensibilidad*/)
	begin
		/*Sentencias Secuenciales*/
	end
				\end{lstlisting}
							
			\subsubsection{Estructuras de Control}
				
				Verilog dispone de estructuras de control, similares a las disponibles en otros lenguajes de 
				programación. Dentro de ellas las que pueden ser sintetizadas son las siguientes.
				\begin{itemize}
				  	\item \textbf{\emph{if - else}}:
				  		La sentencia condicional \emph{if-else} controla la ejecución de otras. En caso de haber 
						múltiples sentencias es necesario hacer uso del bloque \emph{begin-end}. La sintaxis de 
						esta estructura es la siguiente.
				  		\begin{lstlisting}
if(/*expresion*/)
	begin
		/*Sentencias*/
	end
else
	begin
		/*Sentencias*/
	end
						\end{lstlisting}
					\item \textbf{\emph{Case}}:
				  		La sentencia \emph{case} es una instrucción de decisión múltiple, evalúa una expresión 
						y en función de su valor ejecutará las sentencias del caso correspondiente. Si existen 
						varias sentencias se debe usarse \emph{begin y end} para contenerlas. Si no se cubren 
						todos los posibles valores se debe hacer uso del caso por defecto, denominado 
						\emph{default}, el cual se ejecutará cuando ninguno de los casos anteriores se cumpla. 
						La sintaxis de esta estructura es la siguiente.
				  		\begin{lstlisting}
case(/*expresion*/)
	caso 1:
		begin
			/*Sentencias*/
		end
	caso 2:
		begin
			/*Sentencias*/
		end
	.
	.
	.	
	default:
		begin
			/*Sentencias*/
		end		
endcase
						\end{lstlisting}
					\item \textbf{\emph{for}}:
				  		El bucle \emph{for} es idéntico a los utilizados en otros lenguajes de programación, 
						como en las estructuras mencionadas anteriormente, si existen varias sentencias se deben 
						incluir dentro del bloque \emph{begin-end}. Su sintaxis es la siguiente.
				  		\begin{lstlisting}
for(/*valor inicial*/ ; /*condicion de finalizacion*/ ; /*incremento*/)
	begin
		/*Sentencias*/
	end
						\end{lstlisting}	
				\end{itemize}
				