Fitter report for FPGA_DEMO
Mon Jan 07 11:51:23 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |fpga_demo|rgb_intf:u_rgb_intf|info_gen:u_info_gen|altsyncram:WideOr59_rtl_0|altsyncram_i001:auto_generated|ALTSYNCRAM
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Other Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jan 07 11:51:23 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; FPGA_DEMO                                       ;
; Top-level Entity Name              ; fpga_demo                                       ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17I7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,286 / 10,320 ( 80 % )                         ;
;     Total combinational functions  ; 7,483 / 10,320 ( 73 % )                         ;
;     Dedicated logic registers      ; 3,370 / 10,320 ( 33 % )                         ;
; Total registers                    ; 3370                                            ;
; Total pins                         ; 157 / 180 ( 87 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 93,696 / 423,936 ( 22 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 46 ( 4 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17I7        ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                 ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                 ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; spi_csx        ; Missing drive strength and slew rate ;
; led            ; Missing drive strength and slew rate ;
; arm_sdo        ; Missing drive strength and slew rate ;
; mipi_if_sel    ; Missing drive strength and slew rate ;
; mipi_ps0       ; Missing drive strength and slew rate ;
; mipi_ps1       ; Missing drive strength and slew rate ;
; mipi_ps2       ; Missing drive strength and slew rate ;
; mipi_ps3       ; Missing drive strength and slew rate ;
; mipi_ps4       ; Missing drive strength and slew rate ;
; rgb_pclk       ; Missing drive strength               ;
; rgb_hs         ; Missing drive strength               ;
; rgb_vs         ; Missing drive strength               ;
; rgb_en         ; Missing drive strength               ;
; rgb_data[0]    ; Missing drive strength               ;
; rgb_data[1]    ; Missing drive strength               ;
; rgb_data[2]    ; Missing drive strength               ;
; rgb_data[3]    ; Missing drive strength               ;
; rgb_data[4]    ; Missing drive strength               ;
; rgb_data[5]    ; Missing drive strength               ;
; rgb_data[6]    ; Missing drive strength               ;
; rgb_data[7]    ; Missing drive strength               ;
; rgb_data[8]    ; Missing drive strength               ;
; rgb_data[9]    ; Missing drive strength               ;
; rgb_data[10]   ; Missing drive strength               ;
; rgb_data[11]   ; Missing drive strength               ;
; rgb_data[12]   ; Missing drive strength               ;
; rgb_data[13]   ; Missing drive strength               ;
; rgb_data[14]   ; Missing drive strength               ;
; rgb_data[15]   ; Missing drive strength               ;
; rgb_data[16]   ; Missing drive strength               ;
; rgb_data[17]   ; Missing drive strength               ;
; rgb_data[18]   ; Missing drive strength               ;
; rgb_data[19]   ; Missing drive strength               ;
; rgb_data[20]   ; Missing drive strength               ;
; rgb_data[21]   ; Missing drive strength               ;
; rgb_data[22]   ; Missing drive strength               ;
; rgb_data[23]   ; Missing drive strength               ;
; rgb_data[24]   ; Missing drive strength               ;
; rgb_data[25]   ; Missing drive strength               ;
; rgb_data[26]   ; Missing drive strength               ;
; rgb_data[27]   ; Missing drive strength               ;
; rgb_data[28]   ; Missing drive strength               ;
; rgb_data[29]   ; Missing drive strength               ;
; rgb_data[30]   ; Missing drive strength               ;
; rgb_data[31]   ; Missing drive strength               ;
; rgb_data[32]   ; Missing drive strength               ;
; rgb_data[33]   ; Missing drive strength               ;
; rgb_data[34]   ; Missing drive strength               ;
; rgb_data[35]   ; Missing drive strength               ;
; rgb_data[36]   ; Missing drive strength               ;
; rgb_data[37]   ; Missing drive strength               ;
; rgb_data[38]   ; Missing drive strength               ;
; rgb_data[39]   ; Missing drive strength               ;
; rgb_data[40]   ; Missing drive strength               ;
; rgb_data[41]   ; Missing drive strength               ;
; rgb_data[42]   ; Missing drive strength               ;
; rgb_data[43]   ; Missing drive strength               ;
; rgb_data[44]   ; Missing drive strength               ;
; rgb_data[45]   ; Missing drive strength               ;
; rgb_data[46]   ; Missing drive strength               ;
; rgb_data[47]   ; Missing drive strength               ;
; srm_clk        ; Missing drive strength and slew rate ;
; srm_cs_n[0]    ; Missing drive strength and slew rate ;
; srm_cs_n[1]    ; Missing drive strength and slew rate ;
; srm_cs_n[2]    ; Missing drive strength and slew rate ;
; srm_cke        ; Missing drive strength and slew rate ;
; srm_cas_n      ; Missing drive strength and slew rate ;
; srm_ras_n      ; Missing drive strength and slew rate ;
; srm_we_n       ; Missing drive strength and slew rate ;
; srm_ldqm       ; Missing drive strength and slew rate ;
; srm_udqm       ; Missing drive strength and slew rate ;
; srm_ba[0]      ; Missing drive strength and slew rate ;
; srm_ba[1]      ; Missing drive strength and slew rate ;
; srm_addr[0]    ; Missing drive strength and slew rate ;
; srm_addr[1]    ; Missing drive strength and slew rate ;
; srm_addr[2]    ; Missing drive strength and slew rate ;
; srm_addr[3]    ; Missing drive strength and slew rate ;
; srm_addr[4]    ; Missing drive strength and slew rate ;
; srm_addr[5]    ; Missing drive strength and slew rate ;
; srm_addr[6]    ; Missing drive strength and slew rate ;
; srm_addr[7]    ; Missing drive strength and slew rate ;
; srm_addr[8]    ; Missing drive strength and slew rate ;
; srm_addr[9]    ; Missing drive strength and slew rate ;
; srm_addr[10]   ; Missing drive strength and slew rate ;
; srm_addr[11]   ; Missing drive strength and slew rate ;
; srm_addr[12]   ; Missing drive strength and slew rate ;
; srm_data_a[0]  ; Missing drive strength and slew rate ;
; srm_data_a[1]  ; Missing drive strength and slew rate ;
; srm_data_a[2]  ; Missing drive strength and slew rate ;
; srm_data_a[3]  ; Missing drive strength and slew rate ;
; srm_data_a[4]  ; Missing drive strength and slew rate ;
; srm_data_a[5]  ; Missing drive strength and slew rate ;
; srm_data_a[6]  ; Missing drive strength and slew rate ;
; srm_data_a[7]  ; Missing drive strength and slew rate ;
; srm_data_a[8]  ; Missing drive strength and slew rate ;
; srm_data_a[9]  ; Missing drive strength and slew rate ;
; srm_data_a[10] ; Missing drive strength and slew rate ;
; srm_data_a[11] ; Missing drive strength and slew rate ;
; srm_data_a[12] ; Missing drive strength and slew rate ;
; srm_data_a[13] ; Missing drive strength and slew rate ;
; srm_data_a[14] ; Missing drive strength and slew rate ;
; srm_data_a[15] ; Missing drive strength and slew rate ;
; srm_data_b[0]  ; Missing drive strength and slew rate ;
; srm_data_b[1]  ; Missing drive strength and slew rate ;
; srm_data_b[2]  ; Missing drive strength and slew rate ;
; srm_data_b[3]  ; Missing drive strength and slew rate ;
; srm_data_b[4]  ; Missing drive strength and slew rate ;
; srm_data_b[5]  ; Missing drive strength and slew rate ;
; srm_data_b[6]  ; Missing drive strength and slew rate ;
; srm_data_b[7]  ; Missing drive strength and slew rate ;
; srm_data_b[8]  ; Missing drive strength and slew rate ;
; srm_data_b[9]  ; Missing drive strength and slew rate ;
; srm_data_b[10] ; Missing drive strength and slew rate ;
; srm_data_b[11] ; Missing drive strength and slew rate ;
; srm_data_b[12] ; Missing drive strength and slew rate ;
; srm_data_b[13] ; Missing drive strength and slew rate ;
; srm_data_b[14] ; Missing drive strength and slew rate ;
; srm_data_b[15] ; Missing drive strength and slew rate ;
; srm_data_c[0]  ; Missing drive strength and slew rate ;
; srm_data_c[1]  ; Missing drive strength and slew rate ;
; srm_data_c[2]  ; Missing drive strength and slew rate ;
; srm_data_c[3]  ; Missing drive strength and slew rate ;
; srm_data_c[4]  ; Missing drive strength and slew rate ;
; srm_data_c[5]  ; Missing drive strength and slew rate ;
; srm_data_c[6]  ; Missing drive strength and slew rate ;
; srm_data_c[7]  ; Missing drive strength and slew rate ;
; srm_data_c[8]  ; Missing drive strength and slew rate ;
; srm_data_c[9]  ; Missing drive strength and slew rate ;
; srm_data_c[10] ; Missing drive strength and slew rate ;
; srm_data_c[11] ; Missing drive strength and slew rate ;
; srm_data_c[12] ; Missing drive strength and slew rate ;
; srm_data_c[13] ; Missing drive strength and slew rate ;
; srm_data_c[14] ; Missing drive strength and slew rate ;
; srm_data_c[15] ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                      ;
+---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+
; pic_gen:u_pic_gen|syn_pic_bst_num[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[0]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[1]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[2]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[3]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[4]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[5]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[6]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[7]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[8]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[9]~_Duplicate_1                                      ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[10]~_Duplicate_1                                     ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[11]~_Duplicate_1                                     ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[12]~_Duplicate_1                                     ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[13]~_Duplicate_1                                     ; Q                ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; pic_gen:u_pic_gen|syn_pic_bst_num[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; pic_gen:u_pic_gen|syn_pic_bst_num[14]~_Duplicate_1                                     ; Q                ;                       ;
+---------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11452 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11452 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11438   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/01-Platform/01-ARM+FPGA+2828/01-code/02-FPAG for HD FHD/V2.1/FPGA_DEMO_HD FHD_V2P1/output_files/FPGA_DEMO.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 8,286 / 10,320 ( 80 % )    ;
;     -- Combinational with no register       ; 4916                       ;
;     -- Register only                        ; 803                        ;
;     -- Combinational with a register        ; 2567                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3725                       ;
;     -- 3 input functions                    ; 2336                       ;
;     -- <=2 input functions                  ; 1422                       ;
;     -- Register only                        ; 803                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5857                       ;
;     -- arithmetic mode                      ; 1626                       ;
;                                             ;                            ;
; Total registers*                            ; 3,370 / 11,172 ( 30 % )    ;
;     -- Dedicated logic registers            ; 3,370 / 10,320 ( 33 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 592 / 645 ( 92 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 157 / 180 ( 87 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 12 / 46 ( 26 % )           ;
; Total block memory bits                     ; 93,696 / 423,936 ( 22 % )  ;
; Total block memory implementation bits      ; 110,592 / 423,936 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 46 ( 4 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 4 / 10 ( 40 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 30% / 28% / 32%            ;
; Peak interconnect usage (total/H/V)         ; 39% / 39% / 41%            ;
; Maximum fan-out                             ; 2805                       ;
; Highest non-global fan-out                  ; 491                        ;
; Total fan-out                               ; 37543                      ;
; Average fan-out                             ; 3.17                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8286 / 10320 ( 80 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 4916                  ; 0                              ;
;     -- Register only                        ; 803                   ; 0                              ;
;     -- Combinational with a register        ; 2567                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3725                  ; 0                              ;
;     -- 3 input functions                    ; 2336                  ; 0                              ;
;     -- <=2 input functions                  ; 1422                  ; 0                              ;
;     -- Register only                        ; 803                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5857                  ; 0                              ;
;     -- arithmetic mode                      ; 1626                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3370                  ; 0                              ;
;     -- Dedicated logic registers            ; 3370 / 10320 ( 33 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 592 / 645 ( 92 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 157                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 46 ( 4 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 93696                 ; 0                              ;
; Total RAM block bits                        ; 110592                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 12 / 46 ( 26 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3442                  ; 1                              ;
;     -- Registered Input Connections         ; 3376                  ; 0                              ;
;     -- Output Connections                   ; 49                    ; 3394                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 37665                 ; 3404                           ;
;     -- Registered Connections               ; 18742                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 96                    ; 3395                           ;
;     -- hard_block:auto_generated_inst       ; 3395                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 23                    ; 1                              ;
;     -- Output Ports                         ; 86                    ; 3                              ;
;     -- Bidir Ports                          ; 48                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; arm_pic_wdata[0]  ; C6    ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[10] ; D12   ; 7        ; 30           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[11] ; C14   ; 7        ; 32           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[12] ; D8    ; 8        ; 13           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[13] ; D14   ; 7        ; 32           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[14] ; K12   ; 5        ; 34           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[15] ; G11   ; 6        ; 34           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[1]  ; E6    ; 8        ; 7            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[2]  ; E7    ; 8        ; 7            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[3]  ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[4]  ; F8    ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[5]  ; E9    ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[6]  ; C9    ; 7        ; 18           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[7]  ; D9    ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[8]  ; D11   ; 7        ; 32           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wdata[9]  ; C11   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_pic_wr        ; E10   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_sck           ; C2    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_scs           ; D1    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; arm_sdi           ; D5    ; 8        ; 3            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; osc_clk           ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n             ; D4    ; 1        ; 0            ; 23           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; te_detect         ; K9    ; 4        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; arm_sdo      ; K11   ; 5        ; 34           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led          ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_if_sel  ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_ps0     ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_ps1     ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_ps2     ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_ps3     ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mipi_ps4     ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[0]  ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[10] ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[11] ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[12] ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[13] ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[14] ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[15] ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[16] ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[17] ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[18] ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[19] ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[1]  ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[20] ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[21] ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[22] ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[23] ; T13   ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[24] ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[25] ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[26] ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[27] ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[28] ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[29] ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[2]  ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[30] ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[31] ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[32] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[33] ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[34] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[35] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[36] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[37] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[38] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[39] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[3]  ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[40] ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[41] ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[42] ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[43] ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[44] ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[45] ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[46] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[47] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[4]  ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[5]  ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[6]  ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[7]  ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[8]  ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_data[9]  ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_en       ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_hs       ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_pclk     ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_vs       ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_csx      ; K10   ; 4        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[0]  ; L10   ; 4        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[10] ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[11] ; M12   ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[12] ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[1]  ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[2]  ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[3]  ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[4]  ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[5]  ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[6]  ; L13   ; 5        ; 34           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[7]  ; L14   ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[8]  ; L12   ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_addr[9]  ; L11   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_ba[0]    ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_ba[1]    ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_cas_n    ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_cke      ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_clk      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_cs_n[0]  ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_cs_n[1]  ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_cs_n[2]  ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_ldqm     ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_ras_n    ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_udqm     ; N13   ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; srm_we_n     ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                     ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; srm_data_a[0]  ; K5    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[10] ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[11] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[12] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[13] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[14] ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[15] ; R5    ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[1]  ; K6    ; 2        ; 0            ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[2]  ; K8    ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[3]  ; L7    ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[4]  ; L4    ; 2        ; 0            ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[5]  ; L6    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[6]  ; M6    ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[7]  ; N5    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[8]  ; P2    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_a[9]  ; R1    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[0]  ; T5    ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[10] ; T10   ; 4        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[11] ; R11   ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[12] ; T11   ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[13] ; R12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[14] ; T12   ; 4        ; 25           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[15] ; R13   ; 4        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[1]  ; R6    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[2]  ; T6    ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[3]  ; R7    ; 3        ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[4]  ; T7    ; 3        ; 13           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[5]  ; R8    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[6]  ; T8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[7]  ; R9    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[8]  ; T9    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_b[9]  ; R10   ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[0]  ; F2    ; 1        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[10] ; L1    ; 2        ; 0            ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[11] ; L2    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[12] ; N2    ; 2        ; 0            ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[13] ; N1    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[15] ; P1    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[1]  ; F1    ; 1        ; 0            ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[2]  ; F3    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[3]  ; G1    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[4]  ; G2    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[5]  ; J2    ; 2        ; 0            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[6]  ; J1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[7]  ; K2    ; 2        ; 0            ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[8]  ; K1    ; 2        ; 0            ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
; srm_data_c[9]  ; L3    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir (inverted) ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; rgb_data[7]             ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; rgb_data[8]             ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; rgb_data[4]             ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; rgb_data[5]             ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; rgb_data[3]             ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; arm_pic_wdata[3]        ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; arm_pic_wdata[4]        ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; rgb_data[33]            ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; arm_pic_wdata[2]        ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; arm_pic_wdata[1]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; rgb_data[28]            ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 15 / 17 ( 88 % )  ; 2.5V          ; --           ;
; 2        ; 16 / 19 ( 84 % )  ; 2.5V          ; --           ;
; 3        ; 26 / 26 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 26 / 27 ( 96 % )  ; 2.5V          ; --           ;
; 5        ; 22 / 25 ( 88 % )  ; 2.5V          ; --           ;
; 6        ; 12 / 14 ( 86 % )  ; 2.5V          ; --           ;
; 7        ; 23 / 26 ( 88 % )  ; 2.5V          ; --           ;
; 8        ; 22 / 26 ( 85 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; rgb_data[26]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; rgb_data[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; rgb_data[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; rgb_data[32]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; rgb_data[34]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; rgb_data[36]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; rgb_data[38]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; rgb_data[40]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; rgb_data[42]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; rgb_data[44]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; rgb_data[46]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; rgb_data[47]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; rgb_data[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; rgb_data[27]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; rgb_data[29]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; rgb_data[31]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; rgb_data[33]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; rgb_data[35]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; rgb_data[37]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; rgb_data[39]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; rgb_data[41]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; rgb_data[43]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; rgb_data[45]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; rgb_pclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; rgb_vs                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; arm_sck                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; rgb_data[24]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; arm_pic_wdata[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; mipi_ps4                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; arm_pic_wdata[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; arm_pic_wdata[9]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; arm_pic_wdata[11]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; rgb_en                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; rgb_hs                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; arm_scs                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; mipi_ps1                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; arm_sdi                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; arm_pic_wdata[12]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; arm_pic_wdata[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; arm_pic_wdata[8]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; arm_pic_wdata[10]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; arm_pic_wdata[13]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; rgb_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; rgb_data[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; osc_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; mipi_ps2                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; arm_pic_wdata[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; arm_pic_wdata[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; arm_pic_wdata[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; arm_pic_wdata[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; arm_pic_wr                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; srm_data_c[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; srm_data_c[0]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; srm_data_c[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; mipi_ps0                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; arm_pic_wdata[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; mipi_ps3                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; led                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; rgb_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; rgb_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; srm_data_c[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; srm_data_c[4]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; mipi_if_sel                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; arm_pic_wdata[15]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; rgb_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; rgb_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; srm_data_c[6]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; srm_data_c[5]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; srm_addr[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; srm_addr[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; rgb_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; rgb_data[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; rgb_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; srm_data_c[8]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; srm_data_c[7]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; srm_data_a[0]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; srm_data_a[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; srm_data_a[2]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; te_detect                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; spi_csx                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; arm_sdo                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; arm_pic_wdata[14]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; rgb_data[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; rgb_data[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; srm_data_c[10]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; srm_data_c[11]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; srm_data_c[9]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; srm_data_a[4]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; srm_data_a[5]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; srm_data_a[3]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; srm_cs_n[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; srm_addr[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; srm_addr[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; srm_addr[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; srm_addr[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; srm_addr[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; rgb_data[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; rgb_data[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; srm_data_a[6]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; srm_cas_n                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; srm_ldqm                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; srm_ba[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; srm_addr[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; srm_addr[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; srm_addr[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; srm_data_c[13]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; srm_data_c[12]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; srm_data_c[14]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; srm_data_a[7]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; srm_ras_n                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; srm_cs_n[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; srm_ba[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; srm_addr[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; srm_cke                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; srm_udqm                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; rgb_data[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; rgb_data[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; rgb_data[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; srm_data_c[15]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; srm_data_a[8]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; srm_data_a[11]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; srm_we_n                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; srm_cs_n[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; srm_addr[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; srm_addr[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; rgb_data[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; rgb_data[17]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; rgb_data[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; srm_data_a[9]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; srm_data_a[13]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; srm_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; srm_data_a[15]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; srm_data_b[1]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; srm_data_b[3]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; srm_data_b[5]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; srm_data_b[7]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; srm_data_b[9]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; srm_data_b[11]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; srm_data_b[13]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; srm_data_b[15]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; rgb_data[22]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; rgb_data[18]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; srm_data_a[10]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; srm_data_a[12]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; srm_data_a[14]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; srm_data_b[0]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; srm_data_b[2]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; srm_data_b[4]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; srm_data_b[6]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; srm_data_b[8]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; srm_data_b[10]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; srm_data_b[12]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; srm_data_b[14]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; rgb_data[23]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; rgb_data[21]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; rgb_data[19]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------+
; Name                          ; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------+
; SDC pin name                  ; u_clkrst|u_pll|altpll_component|auto_generated|pll1                              ;
; PLL mode                      ; Normal                                                                           ;
; Compensate clock              ; clock0                                                                           ;
; Compensated input/output pins ; --                                                                               ;
; Switchover type               ; --                                                                               ;
; Input frequency 0             ; 27.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                               ;
; Nominal PFD frequency         ; 5.4 MHz                                                                          ;
; Nominal VCO frequency         ; 340.3 MHz                                                                        ;
; VCO post scale K counter      ; 2                                                                                ;
; VCO frequency control         ; Auto                                                                             ;
; VCO phase shift step          ; 367 ps                                                                           ;
; VCO multiply                  ; --                                                                               ;
; VCO divide                    ; --                                                                               ;
; Freq min lock                 ; 27.0 MHz                                                                         ;
; Freq max lock                 ; 51.6 MHz                                                                         ;
; M VCO Tap                     ; 0                                                                                ;
; M Initial                     ; 1                                                                                ;
; M value                       ; 63                                                                               ;
; N value                       ; 5                                                                                ;
; Charge pump current           ; setting 1                                                                        ;
; Loop filter resistance        ; setting 16                                                                       ;
; Loop filter capacitance       ; setting 0                                                                        ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                               ;
; Bandwidth type                ; Medium                                                                           ;
; Real time reconfigurable      ; Off                                                                              ;
; Scan chain MIF file           ; --                                                                               ;
; Preserve PLL counter order    ; Off                                                                              ;
; PLL location                  ; PLL_1                                                                            ;
; Inclk0 signal                 ; osc_clk                                                                          ;
; Inclk1 signal                 ; --                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ;
; Inclk1 signal type            ; --                                                                               ;
+-------------------------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; Name                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                               ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 63   ; 10  ; 170.1 MHz        ; 0 (0 ps)    ; 22.50 (367 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0] ;
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 63   ; 10  ; 170.1 MHz        ; 0 (0 ps)    ; 22.50 (367 ps)   ; 50/50      ; C1      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1] ;
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 63   ; 10  ; 170.1 MHz        ; 22 (367 ps) ; 22.50 (367 ps)   ; 50/50      ; C0      ; 2             ; 1/1 Even   ; --            ; 1       ; 1       ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[2] ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                               ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fpga_demo                                         ; 8286 (1)    ; 3370 (0)                  ; 0 (0)         ; 93696       ; 12   ; 2            ; 0       ; 1         ; 157  ; 0            ; 4916 (1)     ; 803 (0)           ; 2567 (0)         ; |fpga_demo                                                                                                                                                                        ; work         ;
;    |clkrst:u_clkrst|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |fpga_demo|clkrst:u_clkrst                                                                                                                                                        ; work         ;
;       |pll:u_pll|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|clkrst:u_clkrst|pll:u_pll                                                                                                                                              ; work         ;
;          |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|clkrst:u_clkrst|pll:u_pll|altpll:altpll_component                                                                                                                      ; work         ;
;             |pll_altpll:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated                                                                                            ; work         ;
;    |host_reg:u_host_reg|                           ; 963 (937)   ; 803 (783)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (152)    ; 537 (522)         ; 268 (263)        ; |fpga_demo|host_reg:u_host_reg                                                                                                                                                    ; work         ;
;       |spi_intf:u_spi_intf|                        ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 15 (15)           ; 5 (5)            ; |fpga_demo|host_reg:u_host_reg|spi_intf:u_spi_intf                                                                                                                                ; work         ;
;    |pic_gen:u_pic_gen|                             ; 946 (31)    ; 638 (39)                  ; 0 (0)         ; 73728       ; 9    ; 2            ; 0       ; 1         ; 0    ; 0            ; 305 (2)      ; 204 (12)          ; 437 (16)         ; |fpga_demo|pic_gen:u_pic_gen                                                                                                                                                      ; work         ;
;       |dcfifow96:u_dcfifow96|                      ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 51 (0)            ; 55 (0)           ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96                                                                                                                                ; work         ;
;          |dcfifo:dcfifo_component|                 ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 51 (0)            ; 55 (0)           ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component                                                                                                        ; work         ;
;             |dcfifo_saq1:auto_generated|           ; 127 (37)    ; 106 (27)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (8)       ; 51 (20)           ; 55 (7)           ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated                                                                             ; work         ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                             ; work         ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                             ; work         ;
;                |a_graycounter_pjc:wrptr_g1p|       ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                 ; work         ;
;                |a_graycounter_t57:rdptr_g1p|       ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p                                                 ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                  ; work         ;
;                   |dffpipe_hd9:dffpipe12|          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe12                            ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|        ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 2 (0)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                  ; work         ;
;                   |dffpipe_id9:dffpipe17|          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 2 (2)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17                            ; work         ;
;                |altsyncram_9g51:fifo_ram|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|altsyncram_9g51:fifo_ram                                                    ; work         ;
;                |cmpr_f66:rdempty_eq_comp|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|cmpr_f66:rdempty_eq_comp                                                    ; work         ;
;                |cmpr_f66:wrfull_eq_comp|           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|cmpr_f66:wrfull_eq_comp                                                     ; work         ;
;                |dffpipe_8d9:wrfull_reg|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|dffpipe_8d9:wrfull_reg                                                      ; work         ;
;                |dffpipe_gd9:ws_brp|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|dffpipe_gd9:ws_brp                                                          ; work         ;
;                |dffpipe_gd9:ws_bwp|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |fpga_demo|pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|dffpipe_gd9:ws_bwp                                                          ; work         ;
;       |pic_get:u_pic_get|                          ; 88 (88)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 30 (30)           ; 56 (56)          ; |fpga_demo|pic_gen:u_pic_gen|pic_get:u_pic_get                                                                                                                                    ; work         ;
;       |rtr:u_rtr|                                  ; 52 (52)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 2 (2)             ; 26 (26)          ; |fpga_demo|pic_gen:u_pic_gen|rtr:u_rtr                                                                                                                                            ; work         ;
;       |scfifow48_pic:u_scfifow48_pic|              ; 46 (0)      ; 33 (0)                    ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 33 (0)           ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic                                                                                                                        ; work         ;
;          |scfifo:scfifo_component|                 ; 46 (0)      ; 33 (0)                    ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 33 (0)           ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component                                                                                                ; work         ;
;             |scfifo_0vd1:auto_generated|           ; 46 (9)      ; 33 (1)                    ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 0 (0)             ; 33 (1)           ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated                                                                     ; work         ;
;                |a_dpfifo_d281:dpfifo|              ; 37 (2)      ; 32 (0)                    ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 32 (0)           ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo                                                ; work         ;
;                   |a_fefifo_jaf:fifo_state|        ; 15 (5)      ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (2)           ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state                        ; work         ;
;                      |cntr_op7:count_usedw|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw   ; work         ;
;                   |cntr_cpb:rd_ptr_count|          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count                          ; work         ;
;                   |cntr_cpb:wr_ptr|                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr                                ; work         ;
;                   |dpram_ju51:FIFOram|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram                             ; work         ;
;                      |altsyncram_r2m1:altsyncram1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram|altsyncram_r2m1:altsyncram1 ; work         ;
;       |srm_ctrl:u_srm_ctrl|                        ; 182 (182)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 2 (2)             ; 103 (103)        ; |fpga_demo|pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl                                                                                                                                  ; work         ;
;          |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0                                                                                                                   ; work         ;
;             |mult_gbt:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated                                                                                           ; work         ;
;       |srm_intf:u_srm_intf|                        ; 330 (330)   ; 146 (146)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 11 (11)           ; 153 (153)        ; |fpga_demo|pic_gen:u_pic_gen|srm_intf:u_srm_intf                                                                                                                                  ; work         ;
;       |wtr:u_wtr|                                  ; 98 (98)     ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 96 (96)           ; 2 (2)            ; |fpga_demo|pic_gen:u_pic_gen|wtr:u_wtr                                                                                                                                            ; work         ;
;    |rgb_intf:u_rgb_intf|                           ; 6560 (561)  ; 1925 (340)                ; 0 (0)         ; 19968       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4452 (200)   ; 60 (30)           ; 2048 (326)       ; |fpga_demo|rgb_intf:u_rgb_intf                                                                                                                                                    ; work         ;
;       |info_gen:u_info_gen|                        ; 651 (651)   ; 235 (235)                 ; 0 (0)         ; 19968       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (363)    ; 0 (0)             ; 288 (288)        ; |fpga_demo|rgb_intf:u_rgb_intf|info_gen:u_info_gen                                                                                                                                ; work         ;
;          |altsyncram:WideOr59_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 19968       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|rgb_intf:u_rgb_intf|info_gen:u_info_gen|altsyncram:WideOr59_rtl_0                                                                                                      ; work         ;
;             |altsyncram_i001:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 19968       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_demo|rgb_intf:u_rgb_intf|info_gen:u_info_gen|altsyncram:WideOr59_rtl_0|altsyncram_i001:auto_generated                                                                       ; work         ;
;       |pat_gen:u_pat_gen|                          ; 5353 (5353) ; 1350 (1350)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3889 (3889)  ; 30 (30)           ; 1434 (1434)      ; |fpga_demo|rgb_intf:u_rgb_intf|pat_gen:u_pat_gen                                                                                                                                  ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; spi_csx           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; arm_sdo           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_if_sel       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_ps0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_ps1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_ps2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_ps3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mipi_ps4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_pclk          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_hs            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_vs            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_en            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[20]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[21]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[22]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[23]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[24]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[25]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[26]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[27]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[28]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[29]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[30]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[31]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[32]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[33]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[34]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[35]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[36]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[37]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[38]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[39]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[40]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[41]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[42]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[43]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[44]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[45]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[46]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_data[47]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_clk           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_cs_n[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_cs_n[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_cs_n[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_cke           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_cas_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_ras_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_we_n          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_ldqm          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_udqm          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_ba[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_ba[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_addr[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; srm_data_a[0]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[1]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[2]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[3]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[4]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[5]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_a[6]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[7]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_a[8]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[9]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[10]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[11]    ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_a[12]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[13]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[14]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_a[15]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[0]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[1]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[2]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[3]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[4]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[5]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[6]     ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[7]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[8]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[9]     ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[10]    ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_b[11]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[12]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[13]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[14]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_b[15]    ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; srm_data_c[0]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[1]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[2]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[3]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[4]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[5]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[6]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[7]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[8]     ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[9]     ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[10]    ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[11]    ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[12]    ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[13]    ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; srm_data_c[14]    ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; srm_data_c[15]    ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; osc_clk           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rst_n             ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; arm_scs           ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; arm_sck           ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; arm_sdi           ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; te_detect         ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wr        ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[0]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[1]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[2]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[3]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[4]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[5]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[6]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[7]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[8]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[9]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[10] ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[11] ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[12] ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[13] ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; arm_pic_wdata[14] ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; arm_pic_wdata[15] ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; srm_data_a[0]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~16         ; 0                 ; 6       ;
; srm_data_a[1]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~18         ; 0                 ; 6       ;
; srm_data_a[2]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~28         ; 0                 ; 6       ;
; srm_data_a[3]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~26         ; 0                 ; 6       ;
; srm_data_a[4]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~24         ; 0                 ; 6       ;
; srm_data_a[5]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~22         ; 1                 ; 6       ;
; srm_data_a[6]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~20         ; 0                 ; 6       ;
; srm_data_a[7]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~30         ; 1                 ; 6       ;
; srm_data_a[8]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~0          ; 0                 ; 6       ;
; srm_data_a[9]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~14         ; 0                 ; 6       ;
; srm_data_a[10]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~12         ; 0                 ; 6       ;
; srm_data_a[11]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~10         ; 1                 ; 6       ;
; srm_data_a[12]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~8          ; 0                 ; 6       ;
; srm_data_a[13]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~6          ; 0                 ; 6       ;
; srm_data_a[14]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~4          ; 0                 ; 6       ;
; srm_data_a[15]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~2          ; 0                 ; 6       ;
; srm_data_b[0]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~1          ; 0                 ; 6       ;
; srm_data_b[1]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~15         ; 0                 ; 6       ;
; srm_data_b[2]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~13         ; 1                 ; 6       ;
; srm_data_b[3]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~11         ; 0                 ; 6       ;
; srm_data_b[4]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~9          ; 1                 ; 6       ;
; srm_data_b[5]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~7          ; 0                 ; 6       ;
; srm_data_b[6]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~5          ; 0                 ; 6       ;
; srm_data_b[7]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~3          ; 1                 ; 6       ;
; srm_data_b[8]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~32         ; 1                 ; 6       ;
; srm_data_b[9]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~44         ; 1                 ; 6       ;
; srm_data_b[10]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~42         ; 1                 ; 6       ;
; srm_data_b[11]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~40         ; 0                 ; 6       ;
; srm_data_b[12]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~38         ; 0                 ; 6       ;
; srm_data_b[13]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~36         ; 0                 ; 6       ;
; srm_data_b[14]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~34         ; 0                 ; 6       ;
; srm_data_b[15]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~46         ; 1                 ; 6       ;
; srm_data_c[0]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~33         ; 0                 ; 6       ;
; srm_data_c[1]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~45         ; 1                 ; 6       ;
; srm_data_c[2]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~43         ; 1                 ; 6       ;
; srm_data_c[3]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~41         ; 1                 ; 6       ;
; srm_data_c[4]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~39         ; 0                 ; 6       ;
; srm_data_c[5]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~37         ; 0                 ; 6       ;
; srm_data_c[6]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~35         ; 0                 ; 6       ;
; srm_data_c[7]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~47         ; 1                 ; 6       ;
; srm_data_c[8]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~17         ; 1                 ; 6       ;
; srm_data_c[9]                                                          ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~19         ; 0                 ; 6       ;
; srm_data_c[10]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~29         ; 1                 ; 6       ;
; srm_data_c[11]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~27         ; 0                 ; 6       ;
; srm_data_c[12]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~25         ; 0                 ; 6       ;
; srm_data_c[13]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~23         ; 1                 ; 6       ;
; srm_data_c[14]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~21         ; 0                 ; 6       ;
; srm_data_c[15]                                                         ;                   ;         ;
;      - pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wdata~31         ; 1                 ; 6       ;
; osc_clk                                                                ;                   ;         ;
; rst_n                                                                  ;                   ;         ;
;      - clkrst:u_clkrst|rst_n_sys                                       ; 0                 ; 6       ;
;      - clkrst:u_clkrst|rst_n_sys_p1                                    ; 0                 ; 6       ;
;      - clkrst:u_clkrst|rst_n_intf                                      ; 0                 ; 6       ;
;      - clkrst:u_clkrst|rst_n_intf_p1                                   ; 0                 ; 6       ;
; arm_scs                                                                ;                   ;         ;
;      - host_reg:u_host_reg|spi_intf:u_spi_intf|arm_scs_d1~feeder       ; 0                 ; 6       ;
; arm_sck                                                                ;                   ;         ;
;      - host_reg:u_host_reg|spi_intf:u_spi_intf|arm_sck_d1~feeder       ; 1                 ; 6       ;
; arm_sdi                                                                ;                   ;         ;
;      - host_reg:u_host_reg|spi_intf:u_spi_intf|arm_sdi_d1~feeder       ; 0                 ; 6       ;
; te_detect                                                              ;                   ;         ;
;      - rgb_intf:u_rgb_intf|te_buf1~feeder                              ; 0                 ; 6       ;
; arm_pic_wr                                                             ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wr_d1~feeder        ; 1                 ; 6       ;
; arm_pic_wdata[0]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[0]         ; 1                 ; 6       ;
; arm_pic_wdata[1]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[1]~feeder  ; 1                 ; 6       ;
; arm_pic_wdata[2]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[2]         ; 1                 ; 6       ;
; arm_pic_wdata[3]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[3]         ; 1                 ; 6       ;
; arm_pic_wdata[4]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[4]         ; 1                 ; 6       ;
; arm_pic_wdata[5]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[5]         ; 1                 ; 6       ;
; arm_pic_wdata[6]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[6]         ; 1                 ; 6       ;
; arm_pic_wdata[7]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[7]~feeder  ; 0                 ; 6       ;
; arm_pic_wdata[8]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[8]         ; 0                 ; 6       ;
; arm_pic_wdata[9]                                                       ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[9]~feeder  ; 0                 ; 6       ;
; arm_pic_wdata[10]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[10]~feeder ; 0                 ; 6       ;
; arm_pic_wdata[11]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[11]        ; 0                 ; 6       ;
; arm_pic_wdata[12]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[12]~feeder ; 0                 ; 6       ;
; arm_pic_wdata[13]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[13]~feeder ; 0                 ; 6       ;
; arm_pic_wdata[14]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[14]~feeder ; 1                 ; 6       ;
; arm_pic_wdata[15]                                                      ;                   ;         ;
;      - pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d1[15]~feeder ; 0                 ; 6       ;
+------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                        ; PLL_1              ; 2805    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                        ; PLL_1              ; 582     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clkrst:u_clkrst|rst_n_intf                                                                                                                          ; FF_X33_Y12_N25     ; 541     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clkrst:u_clkrst|rst_n_sys                                                                                                                           ; FF_X33_Y12_N21     ; 2197    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; host_reg:u_host_reg|b_data[0]~0                                                                                                                     ; LCCOMB_X26_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|bg_b[0]~0                                                                                                                       ; LCCOMB_X23_Y6_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|bg_g[0]~2                                                                                                                       ; LCCOMB_X25_Y9_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|bg_r[0]~1                                                                                                                       ; LCCOMB_X25_Y9_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dis_num[7]~0                                                                                                                    ; LCCOMB_X26_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_b1[0]~2                                                                                                                     ; LCCOMB_X25_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_b2[0]~0                                                                                                                     ; LCCOMB_X26_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_b3[0]~2                                                                                                                     ; LCCOMB_X25_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_g1[0]~0                                                                                                                     ; LCCOMB_X24_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_g2[7]~2                                                                                                                     ; LCCOMB_X26_Y9_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_g3[0]~0                                                                                                                     ; LCCOMB_X26_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_r1[0]~2                                                                                                                     ; LCCOMB_X25_Y9_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_r2[0]~1                                                                                                                     ; LCCOMB_X23_Y8_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|dot_r3[0]~9                                                                                                                     ; LCCOMB_X26_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|g_data[0]~0                                                                                                                     ; LCCOMB_X26_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|graylvl1[0]~0                                                                                                                   ; LCCOMB_X31_Y4_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|graylvl2[0]~0                                                                                                                   ; LCCOMB_X32_Y5_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|graylvl3[0]~0                                                                                                                   ; LCCOMB_X24_Y8_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hact[15]~5                                                                                                                      ; LCCOMB_X28_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hact[7]~6                                                                                                                       ; LCCOMB_X26_Y12_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hbp[15]~3                                                                                                                       ; LCCOMB_X26_Y12_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hbp[7]~2                                                                                                                        ; LCCOMB_X26_Y12_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hfp[15]~7                                                                                                                       ; LCCOMB_X31_Y12_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hfp[7]~6                                                                                                                        ; LCCOMB_X31_Y12_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|hpw[7]~0                                                                                                                        ; LCCOMB_X26_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info0[0]~0                                                                                                                      ; LCCOMB_X32_Y5_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info10[0]~0                                                                                                                     ; LCCOMB_X26_Y3_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info11[0]~0                                                                                                                     ; LCCOMB_X26_Y9_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info12[0]~0                                                                                                                     ; LCCOMB_X26_Y3_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info13[0]~0                                                                                                                     ; LCCOMB_X26_Y3_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info1[0]~0                                                                                                                      ; LCCOMB_X29_Y9_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info2[0]~2                                                                                                                      ; LCCOMB_X26_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info3[0]~2                                                                                                                      ; LCCOMB_X25_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info4[0]~0                                                                                                                      ; LCCOMB_X26_Y3_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info5[0]~2                                                                                                                      ; LCCOMB_X29_Y9_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info6[0]~0                                                                                                                      ; LCCOMB_X26_Y3_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info7[0]~0                                                                                                                      ; LCCOMB_X26_Y9_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info8[0]~0                                                                                                                      ; LCCOMB_X26_Y3_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info9[0]~0                                                                                                                      ; LCCOMB_X26_Y3_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info_show_en[6]~0                                                                                                               ; LCCOMB_X29_Y9_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info_y_axis[0]~5                                                                                                                ; LCCOMB_X26_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|info_y_axis[11]~4                                                                                                               ; LCCOMB_X25_Y9_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|init_end                                                                                                                        ; FF_X25_Y10_N29     ; 55      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|otp_times1[0]~1                                                                                                                 ; LCCOMB_X31_Y3_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|otp_times2[0]~0                                                                                                                 ; LCCOMB_X31_Y3_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_bst_num[15]~2                                                                                                               ; LCCOMB_X25_Y9_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_bst_num[7]~1                                                                                                                ; LCCOMB_X26_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_last_bst_num[0]~2                                                                                                           ; LCCOMB_X25_Y2_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_last_bst_num[8]~0                                                                                                           ; LCCOMB_X31_Y3_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_mask_en                                                                                                                     ; FF_X25_Y9_N13      ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|pic_wr_num[0]~1                                                                                                                 ; LCCOMB_X25_Y9_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project0[0]~0                                                                                                                   ; LCCOMB_X24_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project10[0]~0                                                                                                                  ; LCCOMB_X25_Y7_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project11[0]~0                                                                                                                  ; LCCOMB_X26_Y9_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project12[0]~0                                                                                                                  ; LCCOMB_X26_Y3_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project13[0]~0                                                                                                                  ; LCCOMB_X26_Y3_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project14[0]~0                                                                                                                  ; LCCOMB_X26_Y3_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project15[0]~2                                                                                                                  ; LCCOMB_X26_Y9_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project16[0]~0                                                                                                                  ; LCCOMB_X31_Y9_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project17[0]~0                                                                                                                  ; LCCOMB_X30_Y9_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project18[0]~0                                                                                                                  ; LCCOMB_X33_Y12_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project19[0]~0                                                                                                                  ; LCCOMB_X33_Y12_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project1[0]~0                                                                                                                   ; LCCOMB_X29_Y9_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project20[0]~0                                                                                                                  ; LCCOMB_X30_Y9_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project21[0]~2                                                                                                                  ; LCCOMB_X31_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project2[0]~0                                                                                                                   ; LCCOMB_X31_Y3_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project3[0]~0                                                                                                                   ; LCCOMB_X29_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project4[0]~2                                                                                                                   ; LCCOMB_X29_Y9_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project5[0]~2                                                                                                                   ; LCCOMB_X30_Y7_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project6[0]~0                                                                                                                   ; LCCOMB_X32_Y5_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project7[0]~3                                                                                                                   ; LCCOMB_X29_Y9_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project8[0]~0                                                                                                                   ; LCCOMB_X24_Y6_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|project9[0]~2                                                                                                                   ; LCCOMB_X26_Y3_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|r_data[0]~1                                                                                                                     ; LCCOMB_X24_Y6_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rect_size_x[7]~3                                                                                                                ; LCCOMB_X24_Y15_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rect_size_y[7]~3                                                                                                                ; LCCOMB_X24_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rect_start_x[11]~4                                                                                                              ; LCCOMB_X25_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rect_start_x[7]~5                                                                                                               ; LCCOMB_X25_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rect_start_y[0]~3                                                                                                               ; LCCOMB_X24_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rx_data_lat[7]                                                                                                                  ; FF_X28_Y12_N3      ; 16      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|rx_data_lat[7]~0                                                                                                                ; LCCOMB_X28_Y12_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|arm_sdo~0                                                                                                   ; LCCOMB_X25_Y12_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|cnt_rx_bit[0]~1                                                                                             ; LCCOMB_X25_Y12_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|tx_data[0]~18                                                                                                                   ; LCCOMB_X29_Y12_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vact[15]~0                                                                                                                      ; LCCOMB_X26_Y12_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vact[7]~1                                                                                                                       ; LCCOMB_X28_Y12_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vbp[15]~4                                                                                                                       ; LCCOMB_X29_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vbp[7]~5                                                                                                                        ; LCCOMB_X29_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version0[0]~0                                                                                                                   ; LCCOMB_X26_Y9_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version10[0]~0                                                                                                                  ; LCCOMB_X29_Y9_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version11[0]~1                                                                                                                  ; LCCOMB_X30_Y9_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version12[0]~0                                                                                                                  ; LCCOMB_X28_Y12_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version1[0]~1                                                                                                                   ; LCCOMB_X32_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version2[0]~2                                                                                                                   ; LCCOMB_X26_Y6_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version3[0]~0                                                                                                                   ; LCCOMB_X30_Y9_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version4[0]~2                                                                                                                   ; LCCOMB_X30_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version5[0]~2                                                                                                                   ; LCCOMB_X26_Y6_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version6[0]~2                                                                                                                   ; LCCOMB_X31_Y12_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version7[0]~0                                                                                                                   ; LCCOMB_X29_Y9_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version8[0]~2                                                                                                                   ; LCCOMB_X26_Y6_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|version9[0]~1                                                                                                                   ; LCCOMB_X32_Y5_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vfp[15]~3                                                                                                                       ; LCCOMB_X30_Y9_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vfp[7]~4                                                                                                                        ; LCCOMB_X24_Y8_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_reg:u_host_reg|vpw[7]~4                                                                                                                        ; LCCOMB_X28_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; osc_clk                                                                                                                                             ; PIN_E1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|valid_rdreq~1                                            ; LCCOMB_X10_Y23_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|valid_wrreq~0                                            ; LCCOMB_X9_Y22_N4   ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|wcnt[0]~0                                                                                                       ; LCCOMB_X19_Y1_N16  ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|_~2 ; LCCOMB_X22_Y4_N18  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|valid_rreq                  ; LCCOMB_X22_Y4_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|valid_wreq                  ; LCCOMB_X22_Y4_N14  ; 25      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|Equal0~9                                                                                                      ; LCCOMB_X31_Y11_N22 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|cs_srm_ctrl.OP_IDLE                                                                                           ; FF_X22_Y11_N21     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|cs_srm_ctrl.OP_RD                                                                                             ; FF_X22_Y11_N7      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[6]~32                                                                                             ; LCCOMB_X16_Y11_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_saddr_lat[14]~0                                                                                        ; LCCOMB_X17_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_addr[14]~43                                                                                            ; LCCOMB_X24_Y3_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_saddr[14]~1                                                                                            ; LCCOMB_X31_Y11_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Decoder0~0                                                                                                    ; LCCOMB_X17_Y2_N28  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|WideNor1~1                                                                                                    ; LCCOMB_X24_Y3_N20  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_dly[0]~1                                                                                             ; LCCOMB_X18_Y2_N2   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_ref[6]~11                                                                                            ; LCCOMB_X17_Y1_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wr                                                                                                   ; FF_X26_Y1_N11      ; 98      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir                                                                                                       ; LCCOMB_X22_Y3_N2   ; 48      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_op_lat~2                                                                                                  ; LCCOMB_X23_Y3_N0   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pic_gen:u_pic_gen|syn_arm_pic_wen                                                                                                                   ; FF_X17_Y3_N29      ; 52      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|always13~0                                                                                                                      ; LCCOMB_X29_Y18_N28 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|always14~10                                                                                                                     ; LCCOMB_X31_Y16_N14 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|always4~0                                                                                                                       ; LCCOMB_X21_Y21_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|dis_num_buf[7]                                                                                                                  ; FF_X12_Y14_N15     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal0~1                                                                                                    ; LCCOMB_X19_Y21_N26 ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|always0~1                                                                                                   ; LCCOMB_X28_Y7_N14  ; 109     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[2]~9                                                                                              ; LCCOMB_X26_Y10_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[0]~10                                                                                                 ; LCCOMB_X31_Y13_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt8[0]~3                                                                                                   ; LCCOMB_X23_Y10_N4  ; 11      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[12][0]~89                                                                                          ; LCCOMB_X29_Y7_N22  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[2][4]~225                                                                                          ; LCCOMB_X29_Y7_N6   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[4][1]~80                                                                                           ; LCCOMB_X31_Y13_N30 ; 176     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[6][5]~224                                                                                          ; LCCOMB_X29_Y7_N4   ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|scale_v[0]~15                                                                                               ; LCCOMB_X30_Y13_N28 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|scale_v[0]~16                                                                                               ; LCCOMB_X30_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|line_cnt[1]~43                                                                                                                  ; LCCOMB_X32_Y22_N12 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan103~0                                                                                                 ; LCCOMB_X9_Y21_N30  ; 39      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan110~0                                                                                                 ; LCCOMB_X29_Y18_N24 ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan155~5                                                                                                 ; LCCOMB_X11_Y20_N4  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan174~4                                                                                                 ; LCCOMB_X18_Y21_N10 ; 3       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan176~3                                                                                                 ; LCCOMB_X16_Y23_N24 ; 3       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[3]~7                                                                                                ; LCCOMB_X6_Y21_N28  ; 11      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_scale_v[5]~10                                                                                              ; LCCOMB_X8_Y18_N12  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_scale_v[5]~11                                                                                              ; LCCOMB_X8_Y18_N14  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[0]~10                                                                                               ; LCCOMB_X7_Y20_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[0]~8                                                                                                ; LCCOMB_X7_Y20_N14  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideNor2~0                                                                                                    ; LCCOMB_X10_Y19_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always80~0                                                                                                    ; LCCOMB_X11_Y16_N8  ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[2]~11                                                                                           ; LCCOMB_X19_Y12_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[5]~17                                                                                              ; LCCOMB_X7_Y19_N30  ; 10      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[1]~6                                                                                             ; LCCOMB_X6_Y17_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[6]~20                                                                                            ; LCCOMB_X6_Y17_N24  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[6]~25                                                                                            ; LCCOMB_X6_Y17_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[1]~4                                                                                                   ; LCCOMB_X7_Y18_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec[1]~5                                                                                                     ; LCCOMB_X10_Y18_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec_cnt[3]~26                                                                                                ; LCCOMB_X9_Y18_N10  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_v~0                                                                                                ; LCCOMB_X26_Y23_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_cnt_v[11]~20                                                                                             ; LCCOMB_X17_Y23_N4  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_cnt_v[11]~21                                                                                             ; LCCOMB_X17_Y23_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_gray_h[7]~3                                                                                              ; LCCOMB_X5_Y21_N12  ; 13      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_gray_v[0]~5                                                                                              ; LCCOMB_X16_Y23_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][25]~11                                                                                             ; LCCOMB_X4_Y5_N26   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[3]~7                                                                                           ; LCCOMB_X6_Y21_N22  ; 12      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_scale_v[3]~10                                                                                         ; LCCOMB_X8_Y20_N4   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_scale_v[3]~7                                                                                          ; LCCOMB_X9_Y21_N20  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[4]~11                                                                                          ; LCCOMB_X3_Y7_N30   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[4]~8                                                                                           ; LCCOMB_X3_Y7_N0    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[6][34]~2                                                                                        ; LCCOMB_X4_Y17_N28  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[5]~4                                                                                               ; LCCOMB_X6_Y19_N30  ; 11      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_scale_v[3]~9                                                                                              ; LCCOMB_X10_Y19_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[4]~10                                                                                              ; LCCOMB_X5_Y18_N14  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[4]~12                                                                                              ; LCCOMB_X5_Y18_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[22]~0                                                                                             ; LCCOMB_X9_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[15]~18                                                                                             ; LCCOMB_X12_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|scale_h[6]~10                                                                                                 ; LCCOMB_X9_Y21_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|scale_v[6]~3                                                                                                  ; LCCOMB_X8_Y19_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[3]~23                                                                                            ; LCCOMB_X25_Y22_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[0]~20                                                                                            ; LCCOMB_X26_Y20_N0  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[0]~39                                                                                            ; LCCOMB_X26_Y20_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_sec3                                                                                                        ; FF_X29_Y22_N13     ; 190     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[0]~2                                                                                                   ; LCCOMB_X7_Y21_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec[7]~5                                                                                                     ; LCCOMB_X9_Y21_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec_cnt[7]~12                                                                                                ; LCCOMB_X13_Y21_N0  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec_cnt[7]~13                                                                                                ; LCCOMB_X13_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|pixcel_cnt~35                                                                                                                   ; LCCOMB_X32_Y22_N16 ; 32      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|rgb_vs                                                                                                                          ; FF_X32_Y19_N1      ; 16      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rgb_intf:u_rgb_intf|te_cnt[9]~36                                                                                                                    ; LCCOMB_X32_Y19_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                               ; PIN_D4             ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 2805    ; 289                                  ; Global Clock         ; GCLK2            ; --                        ;
; clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1          ; 582     ; 58                                   ; Global Clock         ; GCLK4            ; --                        ;
; clkrst:u_clkrst|rst_n_intf                                                                   ; FF_X33_Y12_N25 ; 541     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clkrst:u_clkrst|rst_n_sys                                                                    ; FF_X33_Y12_N21 ; 2197    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rgb_intf:u_rgb_intf|dis_num_buf[1]                                                                                                                                                      ; 491     ;
; rgb_intf:u_rgb_intf|dis_num_buf[0]                                                                                                                                                      ; 453     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_sec3                                                                                                                                            ; 190     ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[4][1]~80                                                                                                                               ; 176     ;
; rgb_intf:u_rgb_intf|dis_num_buf[3]                                                                                                                                                      ; 158     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_sec3                                                                                                                                            ; 153     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[0]                                                                                                                                          ; 139     ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|always0~0                                                                                                                                       ; 133     ;
; rgb_intf:u_rgb_intf|dis_num_buf[2]                                                                                                                                                      ; 133     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[0]                                                                                                                                          ; 132     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[5]                                                                                                                                 ; 121     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[3]                                                                                                                                     ; 109     ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|always0~1                                                                                                                                       ; 109     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[0]                                                                                                                                     ; 106     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[3]                                                                                                                                 ; 105     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~11                                                                                                                                        ; 105     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~10                                                                                                                                        ; 105     ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[0]                                                                                                                                      ; 105     ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[1]                                                                                                                                     ; 101     ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|dis_fifo_wr                                                                                                                                       ; 98      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[2]                                                                                                                                      ; 98      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[3]                                                                                                                                      ; 98      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[1]                                                                                                                                      ; 98      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[4]                                                                                                                                      ; 97      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[5]                                                                                                                                      ; 96      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[6]                                                                                                                                      ; 96      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_data[7]                                                                                                                                      ; 94      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_sec4                                                                                                                                            ; 89      ;
; rgb_intf:u_rgb_intf|g_data_buf[7]                                                                                                                                                       ; 88      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det1[5]~0                                                                                                                                 ; 85      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[6]                                                                                                                                   ; 83      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[7]                                                                                                                                   ; 78      ;
; rgb_intf:u_rgb_intf|r_data_buf[1]                                                                                                                                                       ; 77      ;
; rgb_intf:u_rgb_intf|r_data_buf[3]                                                                                                                                                       ; 77      ;
; rgb_intf:u_rgb_intf|r_data_buf[7]                                                                                                                                                       ; 76      ;
; rgb_intf:u_rgb_intf|r_data_buf[2]                                                                                                                                                       ; 76      ;
; rgb_intf:u_rgb_intf|r_data_buf[5]                                                                                                                                                       ; 76      ;
; rgb_intf:u_rgb_intf|r_data_buf[6]                                                                                                                                                       ; 76      ;
; rgb_intf:u_rgb_intf|r_data_buf[0]                                                                                                                                                       ; 76      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal36~3                                                                                                                                         ; 75      ;
; rgb_intf:u_rgb_intf|r_data_buf[4]                                                                                                                                                       ; 75      ;
; rgb_intf:u_rgb_intf|vcnt[10]                                                                                                                                                            ; 74      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[14][0]~78                                                                                                                              ; 72      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~6                                                                                                                                         ; 72      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~5                                                                                                                                         ; 72      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|end_srm_init                                                                                                                                      ; 72      ;
; rgb_intf:u_rgb_intf|vcnt[7]                                                                                                                                                             ; 71      ;
; rgb_intf:u_rgb_intf|vcnt[8]                                                                                                                                                             ; 71      ;
; host_reg:u_host_reg|rx_data_lat[2]                                                                                                                                                      ; 70      ;
; host_reg:u_host_reg|rx_data_lat[1]                                                                                                                                                      ; 70      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[4]                                                                                                                                 ; 69      ;
; rgb_intf:u_rgb_intf|dis_num_buf[4]                                                                                                                                                      ; 68      ;
; host_reg:u_host_reg|rx_data_lat[0]                                                                                                                                                      ; 68      ;
; rgb_intf:u_rgb_intf|vcnt[9]                                                                                                                                                             ; 66      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det1[5]~1                                                                                                                                 ; 64      ;
; rgb_intf:u_rgb_intf|b_data_buf[2]                                                                                                                                                       ; 63      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[2]                                                                                                                                 ; 61      ;
; rgb_intf:u_rgb_intf|b_data_buf[1]                                                                                                                                                       ; 61      ;
; rgb_intf:u_rgb_intf|g_data_buf[1]                                                                                                                                                       ; 60      ;
; rgb_intf:u_rgb_intf|vcnt[4]                                                                                                                                                             ; 59      ;
; rgb_intf:u_rgb_intf|g_data_buf[0]                                                                                                                                                       ; 58      ;
; rgb_intf:u_rgb_intf|b_data_buf[0]                                                                                                                                                       ; 58      ;
; rgb_intf:u_rgb_intf|vcnt[5]                                                                                                                                                             ; 57      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[2]                                                                                                                                     ; 56      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~9                                                                                                                                         ; 56      ;
; rgb_intf:u_rgb_intf|vcnt[3]                                                                                                                                                             ; 56      ;
; rgb_intf:u_rgb_intf|vcnt[6]                                                                                                                                                             ; 56      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~8                                                                                                                                         ; 55      ;
; host_reg:u_host_reg|init_end                                                                                                                                                            ; 55      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[5]                                                                                                                                   ; 55      ;
; rgb_intf:u_rgb_intf|dis_num_buf[5]                                                                                                                                                      ; 54      ;
; rgb_intf:u_rgb_intf|g_data_buf[2]                                                                                                                                                       ; 53      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal28~0                                                                                                                                         ; 53      ;
; pic_gen:u_pic_gen|syn_arm_pic_wen                                                                                                                                                       ; 52      ;
; host_reg:u_host_reg|rx_data_lat[4]                                                                                                                                                      ; 52      ;
; rgb_intf:u_rgb_intf|b_data_buf[5]                                                                                                                                                       ; 51      ;
; rgb_intf:u_rgb_intf|b_data_buf[6]                                                                                                                                                       ; 51      ;
; rgb_intf:u_rgb_intf|vcnt[0]                                                                                                                                                             ; 51      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal48~7                                                                                                                                         ; 50      ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|wcnt[0]~0                                                                                                                                           ; 50      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[1]                                                                                                                                    ; 50      ;
; host_reg:u_host_reg|port_map                                                                                                                                                            ; 49      ;
; rgb_intf:u_rgb_intf|hcnt[0]                                                                                                                                                             ; 49      ;
; rgb_intf:u_rgb_intf|g_data_buf[4]                                                                                                                                                       ; 48      ;
; rgb_intf:u_rgb_intf|g_data_buf[5]                                                                                                                                                       ; 48      ;
; rgb_intf:u_rgb_intf|g_data_buf[6]                                                                                                                                                       ; 48      ;
; rgb_intf:u_rgb_intf|b_data_buf[4]                                                                                                                                                       ; 48      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_dir                                                                                                                                           ; 48      ;
; rgb_intf:u_rgb_intf|vcnt[2]                                                                                                                                                             ; 48      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_sec2                                                                                                                                            ; 47      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal62~0                                                                                                                                         ; 47      ;
; host_reg:u_host_reg|rx_data_lat[5]                                                                                                                                                      ; 46      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal51~7                                                                                                                                         ; 45      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan110~0                                                                                                                                     ; 45      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[2]                                                                                                                                    ; 45      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~19                                                                                                                                        ; 44      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt8[0]                                                                                                                                         ; 44      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt8[1]                                                                                                                                         ; 44      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[6]                                                                                                                                   ; 44      ;
; rgb_intf:u_rgb_intf|hcnt[2]                                                                                                                                                             ; 44      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[7]                                                                                                                                   ; 43      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_sec4                                                                                                                                            ; 42      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[5]                                                                                                                                   ; 42      ;
; rgb_intf:u_rgb_intf|vcnt[1]                                                                                                                                                             ; 42      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[3][3]                                                                                                                               ; 41      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[4]                                                                                                                                     ; 40      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan103~0                                                                                                                                     ; 39      ;
; rgb_intf:u_rgb_intf|dis_num_buf[6]                                                                                                                                                      ; 39      ;
; host_reg:u_host_reg|rx_data_lat[3]                                                                                                                                                      ; 39      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[0]                                                                                                                                    ; 39      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][3]                                                                                                                                     ; 38      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[0][20]                                                                                                                              ; 38      ;
; rgb_intf:u_rgb_intf|b_data_buf[3]                                                                                                                                                       ; 38      ;
; rgb_intf:u_rgb_intf|b_data_buf[7]                                                                                                                                                       ; 38      ;
; rgb_intf:u_rgb_intf|hcnt[9]                                                                                                                                                             ; 38      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[1][20]                                                                                                                              ; 37      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[3][9]                                                                                                                               ; 37      ;
; rgb_intf:u_rgb_intf|hcnt[6]                                                                                                                                                             ; 37      ;
; rgb_intf:u_rgb_intf|g_data_buf[3]                                                                                                                                                       ; 36      ;
; pic_gen:u_pic_gen|rtr:u_rtr|rd_cnt_d1[0]                                                                                                                                                ; 36      ;
; pic_gen:u_pic_gen|rtr:u_rtr|rd_cnt_d1[1]                                                                                                                                                ; 36      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[3]                                                                                                                                    ; 36      ;
; rgb_intf:u_rgb_intf|hcnt[7]                                                                                                                                                             ; 36      ;
; rgb_intf:u_rgb_intf|hcnt[5]                                                                                                                                                             ; 36      ;
; rgb_intf:u_rgb_intf|hcnt[8]                                                                                                                                                             ; 35      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan155~5                                                                                                                                     ; 34      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[13][3]~83                                                                                                                              ; 34      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[6][5]~82                                                                                                                               ; 34      ;
; rgb_intf:u_rgb_intf|always14~10                                                                                                                                                         ; 34      ;
; rgb_intf:u_rgb_intf|te_ng                                                                                                                                                               ; 34      ;
; host_reg:u_host_reg|te_detect_en                                                                                                                                                        ; 34      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|cs_srm_ctrl.OP_RD                                                                                                                                 ; 33      ;
; rgb_intf:u_rgb_intf|dis_num_buf[7]                                                                                                                                                      ; 33      ;
; rgb_intf:u_rgb_intf|vcnt[11]                                                                                                                                                            ; 33      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[22]~0                                                                                                                                 ; 32      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[0][14]                                                                                                                              ; 32      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal23~7                                                                                                                                         ; 32      ;
; rgb_intf:u_rgb_intf|pixcel_cnt~35                                                                                                                                                       ; 32      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[4][1]~95                                                                                                                               ; 32      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[12][0]~89                                                                                                                              ; 32      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~12                                                                                                                                        ; 32      ;
; rgb_intf:u_rgb_intf|hcnt[4]                                                                                                                                                             ; 32      ;
; rgb_intf:u_rgb_intf|hcnt[3]                                                                                                                                                             ; 32      ;
; rgb_intf:u_rgb_intf|vsum[2]                                                                                                                                                             ; 31      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~13                                                                                                                                        ; 31      ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|valid_wreq                                                      ; 31      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[4]                                                                                                                                   ; 31      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][25]~11                                                                                                                                 ; 30      ;
; rgb_intf:u_rgb_intf|vsum[6]                                                                                                                                                             ; 30      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[3]                                                                                                                                   ; 30      ;
; rgb_intf:u_rgb_intf|vsum[4]                                                                                                                                                             ; 29      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~21                                                                                                                                        ; 29      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~20                                                                                                                                        ; 29      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal0~1                                                                                                                                        ; 29      ;
; rgb_intf:u_rgb_intf|vsum[8]                                                                                                                                                             ; 27      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[2]                                                                                                                                          ; 27      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[1]                                                                                                                                          ; 27      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[0]                                                                                                                                   ; 27      ;
; rgb_intf:u_rgb_intf|hcnt[1]                                                                                                                                                             ; 27      ;
; rgb_intf:u_rgb_intf|vsum[7]                                                                                                                                                             ; 26      ;
; ~GND                                                                                                                                                                                    ; 25      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal37~7                                                                                                                                         ; 25      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][24]                                                                                                                                    ; 25      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[5]                                                                                                                                     ; 25      ;
; rgb_intf:u_rgb_intf|vsum[3]                                                                                                                                                             ; 25      ;
; rgb_intf:u_rgb_intf|pic_rdy_buf                                                                                                                                                         ; 25      ;
; rgb_intf:u_rgb_intf|hcnt[10]                                                                                                                                                            ; 25      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always75~2                                                                                                                                        ; 24      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[6][5]~224                                                                                                                              ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always76~34                                                                                                                                       ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always76~25                                                                                                                                       ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always76~8                                                                                                                                        ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[0]                                                                                                                                 ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[0][37]                                                                                                                              ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always73~1                                                                                                                                        ; 24      ;
; rgb_intf:u_rgb_intf|vsum[9]                                                                                                                                                             ; 24      ;
; rgb_intf:u_rgb_intf|dis_mode_buf                                                                                                                                                        ; 24      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|g_data_out[0]~6                                                                                                                                 ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[2]                                                                                                                                   ; 24      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[1]                                                                                                                                 ; 23      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always99~5                                                                                                                                        ; 23      ;
; rgb_intf:u_rgb_intf|vsum[5]                                                                                                                                                             ; 23      ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|valid_rdreq~1                                                                                ; 23      ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|valid_wrreq~0                                                                                ; 23      ;
; host_reg:u_host_reg|rx_data_lat[6]                                                                                                                                                      ; 23      ;
; rgb_intf:u_rgb_intf|hcnt[11]                                                                                                                                                            ; 23      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always73~0                                                                                                                                        ; 22      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_sec2                                                                                                                                            ; 22      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~17                                                                                                                                        ; 22      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always80~0                                                                                                                                        ; 21      ;
; rgb_intf:u_rgb_intf|hsum[10]                                                                                                                                                            ; 21      ;
; rgb_intf:u_rgb_intf|hsum[8]                                                                                                                                                             ; 21      ;
; rgb_intf:u_rgb_intf|hsum[6]                                                                                                                                                             ; 21      ;
; rgb_intf:u_rgb_intf|hsum[4]                                                                                                                                                             ; 21      ;
; rgb_intf:u_rgb_intf|vsum[1]                                                                                                                                                             ; 21      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~18                                                                                                                                        ; 21      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~15                                                                                                                                        ; 21      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal4~7                                                                                                                                        ; 21      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_saddr[14]~1                                                                                                                                ; 20      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[0]~1                                                                                                                                   ; 20      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal47~6                                                                                                                                         ; 20      ;
; rgb_intf:u_rgb_intf|hsum[9]                                                                                                                                                             ; 20      ;
; rgb_intf:u_rgb_intf|hsum[7]                                                                                                                                                             ; 20      ;
; rgb_intf:u_rgb_intf|hsum[5]                                                                                                                                                             ; 20      ;
; rgb_intf:u_rgb_intf|hsum[3]                                                                                                                                                             ; 20      ;
; rgb_intf:u_rgb_intf|vsum[10]                                                                                                                                                            ; 20      ;
; rgb_intf:u_rgb_intf|vsum[11]                                                                                                                                                            ; 20      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|cs_srm_ctrl.OP_IDLE                                                                                                                               ; 20      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt8[2]                                                                                                                                         ; 20      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal24~0                                                                                                                                         ; 20      ;
; rgb_intf:u_rgb_intf|hsum[11]                                                                                                                                                            ; 19      ;
; rgb_intf:u_rgb_intf|hsum[2]                                                                                                                                                             ; 19      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~16                                                                                                                                        ; 19      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~16                                                                                                                                        ; 19      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[1]                                                                                                                                   ; 19      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[0]                                                                                                                                   ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal3~3                                                                                                                                          ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][9]                                                                                                                                     ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][2]                                                                                                                                     ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb6_r[7]                                                                                                                                    ; 18      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|LessThan8~1                                                                                                                                     ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[4]                                                                                                                                 ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[4]                                                                                                                                     ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[4]                                                                                                                                      ; 18      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[4]                                                                                                                                   ; 18      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_op_lat~2                                                                                                                                      ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[16]~30                                                                                                                                 ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always77~0                                                                                                                                        ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_waku~4                                                                                                                                   ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always38~0                                                                                                                                        ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[0]~0                                                                                                                                   ; 17      ;
; rgb_intf:u_rgb_intf|hsum[1]                                                                                                                                                             ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_sec6                                                                                                                                            ; 17      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|WideNor1~1                                                                                                                                        ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[3]                                                                                                                                   ; 17      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[15]~18                                                                                                                                 ; 16      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[2][4]~225                                                                                                                              ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal53~2                                                                                                                                         ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal2~1                                                                                                                                          ; 16      ;
; pic_gen:u_pic_gen|syn_pic_wr_num[4]                                                                                                                                                     ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det[13]~10                                                                                                                                ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always125~1                                                                                                                                       ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always123~33                                                                                                                                      ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux118~30                                                                                                                                         ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][13]                                                                                                                                    ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][42]                                                                                                                                    ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux82~9                                                                                                                                           ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux100~11                                                                                                                                         ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det[19]~1                                                                                                                                 ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal38~2                                                                                                                                         ; 16      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_addr[14]~43                                                                                                                                ; 16      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|Equal0~9                                                                                                                                          ; 16      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_saddr_lat[14]~0                                                                                                                            ; 16      ;
; rgb_intf:u_rgb_intf|line_cnt[1]~43                                                                                                                                                      ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb6[7]                                                                                                                                      ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec_size[0]                                                                                                                                      ; 16      ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|valid_rreq                                                      ; 16      ;
; host_reg:u_host_reg|rx_data_lat[7]                                                                                                                                                      ; 16      ;
; rgb_intf:u_rgb_intf|rgb_vs                                                                                                                                                              ; 16      ;
; pic_gen:u_pic_gen|syn_pic_num[4]                                                                                                                                                        ; 16      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal1~2                                                                                                                                          ; 15      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|LessThan0~2                                                                                                                                       ; 15      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_dly[0]~1                                                                                                                                 ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][25]                                                                                                                                    ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[3]                                                                                                                                      ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[1]                                                                                                                                      ; 15      ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[6]~32                                                                                                                                 ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~84                                                                                                                                         ; 15      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_init[0]                                                                                                                                        ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[2]                                                                                                                                   ; 15      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal71~0                                                                                                                                         ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal7~0                                                                                                                                          ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal12~0                                                                                                                                         ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[4][15]                                                                                                                              ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[2]                                                                                                                                      ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[0]~9                                                                                                                                         ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal75~2                                                                                                                                         ; 14      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux3~3                                                                                                                                          ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[0]                                                                                                                                   ; 14      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[9]                                                                                                                                     ; 14      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_gray_h[7]~3                                                                                                                                  ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal30~2                                                                                                                                         ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal0~3                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always99~6                                                                                                                                        ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cbar_gry256[3]~0                                                                                                                              ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[6]                                                                                                                                 ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[3]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[6]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[7]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[4]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[5]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[8]                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux135~40                                                                                                                                         ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~171                                                                                                                                        ; 13      ;
; rgb_intf:u_rgb_intf|always13~0                                                                                                                                                          ; 13      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal0~0                                                                                                                                        ; 13      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux3~2                                                                                                                                          ; 13      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_init[1]                                                                                                                                        ; 13      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_cnt_v[11]~21                                                                                                                                 ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_cnt_v[11]~20                                                                                                                                 ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[3]~7                                                                                                                               ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal32~6                                                                                                                                         ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal32~5                                                                                                                                         ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal4~2                                                                                                                                          ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det1~45                                                                                                                                   ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det3~25                                                                                                                                   ; 12      ;
; rgb_intf:u_rgb_intf|te_cnt[9]~36                                                                                                                                                        ; 12      ;
; host_reg:u_host_reg|hfp[15]~4                                                                                                                                                           ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec_size[6]                                                                                                                                      ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det1~2                                                                                                                                    ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][35]                                                                                                                                    ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[0]                                                                                                                                      ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[10]                                                                                                                                         ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[11]                                                                                                                                         ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[9]                                                                                                                                          ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[1]                                                                                                                                          ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt1[2]                                                                                                                                          ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v[6]                                                                                                                                  ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v[7]                                                                                                                                  ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~135                                                                                                                                        ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~134                                                                                                                                        ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v[5]                                                                                                                                  ; 12      ;
; host_reg:u_host_reg|pic_mask_en~2                                                                                                                                                       ; 12      ;
; rgb_intf:u_rgb_intf|always4~0                                                                                                                                                           ; 12      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_init[2]                                                                                                                                        ; 12      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal70~0                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[5]~4                                                                                                                                   ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[3]~7                                                                                                                                    ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal13~0                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[0]                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[3]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[7]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[6]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[5]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[4]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[11]                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[10]                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[9]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt1[8]                                                                                                                                          ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~17                                                                                                                                        ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~10                                                                                                                                        ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[0]~8                                                                                                                                         ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~25                                                                                                                                        ; 11      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt8[0]~3                                                                                                                                       ; 11      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_init[3]                                                                                                                                        ; 11      ;
; clkrst:u_clkrst|rst_n_sys                                                                                                                                                               ; 11      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[1]                                                                                                                                   ; 11      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[4]                                                                                                                                    ; 11      ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|_~2                                     ; 10      ;
; host_reg:u_host_reg|vfp[15]~5                                                                                                                                                           ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_scale_v[3]~7                                                                                                                              ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[5]~17                                                                                                                                  ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal56~8                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal54~8                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[2]~11                                                                                                                               ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_hcnt64[3]~2                                                                                                                               ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal32~4                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[1]                                                                                                                                   ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal9~1                                                                                                                                          ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal6~3                                                                                                                                          ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal17~1                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[0]                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[1]                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[4]                                                                                                                                      ; 10      ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                                       ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~25                                                                                                                                        ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~4                                                                                                                                         ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[0]~10                                                                                                                                        ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~27                                                                                                                                        ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~26                                                                                                                                        ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~125                                                                                                                                        ; 10      ;
; host_reg:u_host_reg|pic_last_bst_num[0]~1                                                                                                                                               ; 10      ;
; host_reg:u_host_reg|dot_g2[7]~0                                                                                                                                                         ; 10      ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|arm_sdo~0                                                                                                                                       ; 10      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|init_ba[1]                                                                                                                                        ; 10      ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[0]                                                                                                                                 ; 10      ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[1]                                                                                                                                     ; 10      ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux5~16                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt~5                                                                                                                                    ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~9                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[2]                                                                                                                                   ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal18~0                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal10~0                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal5~1                                                                                                                                          ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[0]                                                                                                                                   ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[6]~20                                                                                                                                ; 9       ;
; host_reg:u_host_reg|dot_g2[7]~1                                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_part[5]                                                                                                                               ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][40]                                                                                                                                    ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan176~0                                                                                                                                     ; 9       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                       ; 9       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb32_r[7]                                                                                                                                   ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb8[7]                                                                                                                                      ; 9       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal3~6                                                                                                                                        ; 9       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Decoder0~0                                                                                                                                        ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~2                                                                                                                                         ; 9       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[2]                                                                                                                                        ; 9       ;
; host_reg:u_host_reg|pic_bst_num[7]~0                                                                                                                                                    ; 9       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|WideOr21                                                                                                                                          ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec[0]                                                                                                                                           ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec[0]                                                                                                                                           ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[0]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[1]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[2]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[3]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[4]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[5]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[6]                                                                                                                                                       ; 9       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[7]                                                                                                                                                       ; 9       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[0]                                                                                                                                     ; 9       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|scale_h[6]~10                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec_cnt[3]~26                                                                                                                                    ; 8       ;
; host_reg:u_host_reg|dot_r3[0]~9                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|dot_r1[0]~2                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|bg_g[0]~2                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|hfp[15]~7                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|rect_start_x[7]~5                                                                                                                                                   ; 8       ;
; host_reg:u_host_reg|rect_size_x[7]~3                                                                                                                                                    ; 8       ;
; host_reg:u_host_reg|rect_start_y[0]~3                                                                                                                                                   ; 8       ;
; host_reg:u_host_reg|rect_size_y[7]~3                                                                                                                                                    ; 8       ;
; host_reg:u_host_reg|rect_start_x[11]~4                                                                                                                                                  ; 8       ;
; host_reg:u_host_reg|dot_b3[0]~2                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|dot_b1[0]~2                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_waku~31                                                                                                                                  ; 8       ;
; host_reg:u_host_reg|vpw[7]~4                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|vbp[7]~5                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|hbp[15]~3                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|version6[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info3[0]~2                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|version2[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project7[0]~3                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project4[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|version4[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project9[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info5[0]~2                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|project5[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|version5[0]~2                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info2[0]~2                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|version8[0]~2                                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_waku[13]~30                                                                                                                              ; 8       ;
; host_reg:u_host_reg|info_y_axis[0]~5                                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|scale_v[6]~3                                                                                                                                      ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec_cnt[7]~13                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vsec_cnt[7]~12                                                                                                                                    ; 8       ;
; host_reg:u_host_reg|dot_r2[0]~1                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|r_data[0]~1                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|bg_r[0]~1                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|dot_g1[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|dot_g3[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|dot_g2[7]~2                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|g_data[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|vfp[7]~4                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|vfp[15]~3                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|hfp[7]~6                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|bg_b[0]~0                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|dot_b2[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|b_data[0]~0                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[0]~39                                                                                                                                ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[3]                                                                                                                                   ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_gry[0]~20                                                                                                                                ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal15~0                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan67~0                                                                                                                                      ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_gry[6]~25                                                                                                                                ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal0~0                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|pic_bst_num[15]~2                                                                                                                                                   ; 8       ;
; host_reg:u_host_reg|pic_bst_num[7]~1                                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_waku~21                                                                                                                                  ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[16]~40                                                                                                                                 ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det~19                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[10]~29                                                                                                                                 ; 8       ;
; host_reg:u_host_reg|vact[7]~1                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|vact[15]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|vbp[15]~4                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|hact[7]~6                                                                                                                                                           ; 8       ;
; host_reg:u_host_reg|hact[15]~5                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|hpw[7]~0                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|hbp[7]~2                                                                                                                                                            ; 8       ;
; host_reg:u_host_reg|project21[0]~2                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|version12[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project15[0]~2                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project3[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info11[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|project11[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|info7[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|graylvl3[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info12[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|version3[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project12[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project0[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info0[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|info4[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|project8[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info8[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|info13[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|project13[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|info1[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|otp_times1[0]~1                                                                                                                                                     ; 8       ;
; host_reg:u_host_reg|project1[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info9[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|version0[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project15[0]~1                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|graylvl1[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project14[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|otp_times2[0]~0                                                                                                                                                     ; 8       ;
; host_reg:u_host_reg|project2[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info6[0]~0                                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|graylvl2[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project6[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|info10[0]~0                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|version1[0]~1                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project10[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|dot_r3[0]~6                                                                                                                                                         ; 8       ;
; host_reg:u_host_reg|project20[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|version11[0]~1                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project19[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|version10[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project16[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|version7[0]~0                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|project17[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|project18[0]~0                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|version9[0]~1                                                                                                                                                       ; 8       ;
; host_reg:u_host_reg|version9[0]~0                                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always49~1                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always50~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always112~0                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux64~18                                                                                                                                          ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[2]                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always111~0                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always46~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always47~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always48~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always44~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always45~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always43~0                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bright_dot[0]~5                                                                                                                                   ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][33]                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][23]                                                                                                                                    ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det~0                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crs_brd~1                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crs_brd~0                                                                                                                                     ; 8       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                                       ; 8       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                                       ; 8       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                       ; 8       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[1]                                                                                   ; 8       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[4]                                                                                   ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~23                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~22                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~19                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~5                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal30~1                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[4]~15                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~29                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v1[6]                                                                                                                                 ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v1[7]                                                                                                                                 ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~23                                                                                                                                        ; 8       ;
; host_reg:u_host_reg|dis_num[7]~0                                                                                                                                                        ; 8       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|scale_v[0]~16                                                                                                                                   ; 8       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|scale_v[0]~15                                                                                                                                   ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_mark[7]                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v1[5]                                                                                                                                 ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~85                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb64[7]                                                                                                                                     ; 8       ;
; host_reg:u_host_reg|pic_last_bst_num[0]~2                                                                                                                                               ; 8       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_ref[6]~11                                                                                                                                ; 8       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|r_data_out~1                                                                                                                                    ; 8       ;
; host_reg:u_host_reg|info_y_axis[0]                                                                                                                                                      ; 8       ;
; host_reg:u_host_reg|rx_data_lat[7]~0                                                                                                                                                    ; 8       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal4~0                                                                                                                                          ; 8       ;
; host_reg:u_host_reg|r_data[0]~0                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[0]                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[1]                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[0]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[1]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[2]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[3]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[4]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[5]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[6]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|line_cnt[7]                                                                                                                                                         ; 8       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[9]                                                                                                                                                       ; 8       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[10]                                                                                                                                                      ; 8       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[11]                                                                                                                                                      ; 8       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[8]                                                                                                                                                       ; 8       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[8]                                                                                                                                     ; 8       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux1~16                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux2~16                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux4~16                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_v~0                                                                                                                                    ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan160~0                                                                                                                                     ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_character[6][34]~2                                                                                                                            ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hsec_size[2]                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector6~23                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal14~1                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal16~0                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[1]                                                                                                                                   ; 7       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                       ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[3]                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[3]                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan97~0                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|vsum[0]                                                                                                                                                             ; 7       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                       ; 7       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[3]                                                                                   ; 7       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[6]                                                                                   ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~24                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux126~41                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~18                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~6                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[4]~14                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h[6]                                                                                                                                  ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[6]                                                                                                                                 ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h[7]                                                                                                                                  ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~24                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~22                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux135~4                                                                                                                                          ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h[5]                                                                                                                                  ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[9]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[8]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[7]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[6]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[5]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[4]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[3]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[2]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[1]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:rd_ptr_count|counter_reg_bit[0]                        ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[9]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[8]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[7]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[6]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[5]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[4]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[3]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[2]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[1]                              ; 7       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|cntr_cpb:wr_ptr|counter_reg_bit[0]                              ; 7       ;
; host_reg:u_host_reg|rect_start_y[0]~2                                                                                                                                                   ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|r_data_out~2                                                                                                                                    ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|g_data_out~9                                                                                                                                    ; 7       ;
; host_reg:u_host_reg|dis_mode~0                                                                                                                                                          ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|b_data_out~2                                                                                                                                    ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[3]                                                                                                                                        ; 7       ;
; host_reg:u_host_reg|tx_data[0]~18                                                                                                                                                       ; 7       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|WideNor1                                                                                                                                          ; 7       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[1]                                                                                                                                          ; 7       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[2]                                                                                                                                          ; 7       ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|cnt_rx_bit[0]                                                                                                                                   ; 7       ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|cnt_rx_bit[1]                                                                                                                                   ; 7       ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|rx_vld                                                                                                                                          ; 7       ;
; host_reg:u_host_reg|cnt_rx                                                                                                                                                              ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[1]                                                                                                                                 ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[1]                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[0]                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|line_cnt[8]                                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|line_cnt[9]                                                                                                                                                         ; 7       ;
; rgb_intf:u_rgb_intf|line_cnt[10]                                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|line_cnt[11]                                                                                                                                                        ; 7       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[12]                                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[13]                                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[14]                                                                                                                                                      ; 7       ;
; rgb_intf:u_rgb_intf|pixcel_cnt[15]                                                                                                                                                      ; 7       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[7]                                                                                                                                     ; 7       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[3]                                                                                                                                     ; 7       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux0~16                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux7~16                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_scale_v[5]~11                                                                                                                                  ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_scale_v[5]~10                                                                                                                                  ; 6       ;
; host_reg:u_host_reg|pic_mask_en                                                                                                                                                         ; 6       ;
; host_reg:u_host_reg|bg_r[0]~0                                                                                                                                                           ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~8                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal72~0                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_hcnt48[5]~1                                                                                                                                   ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24~2                                                                                                                                       ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideOr3~2                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal8~1                                                                                                                                          ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal6~0                                                                                                                                          ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_sec3~0                                                                                                                                          ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector7~13                                                                                                                                      ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[2]                                                                                                                                   ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                       ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                       ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                       ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cbar_gry[0]~6                                                                                                                                 ; 6       ;
; host_reg:u_host_reg|info_show_en[6]~0                                                                                                                                                   ; 6       ;
; host_reg:u_host_reg|version11[0]~0                                                                                                                                                      ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan176~2                                                                                                                                     ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][10]                                                                                                                                    ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[7][34]                                                                                                                                    ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux73~0                                                                                                                                           ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[0]                                                                                   ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[2]                                                                                   ; 6       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[5]                                                                                   ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always99~2                                                                                                                                        ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~527                                                                                                                                        ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~3                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal60~0                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[0]~5                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[9]                                                                                                                                  ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[10]                                                                                                                                 ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[11]                                                                                                                                 ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_v[4]                                                                                                                                  ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[12]                                                                                                                                 ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[5]                                                                                                                                     ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[13]                                                                                                                                 ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[6]                                                                                                                                     ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[14]                                                                                                                                 ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[7]                                                                                                                                     ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[15]                                                                                                                                 ; 6       ;
; host_reg:u_host_reg|info_show_en[0]                                                                                                                                                     ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[8]                                                                                                                                  ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~88                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb8_r[7]                                                                                                                                    ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal30~0                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Equal5~7                                                                                                                                        ; 6       ;
; host_reg:u_host_reg|info_y_axis[1]                                                                                                                                                      ; 6       ;
; host_reg:u_host_reg|info_y_axis[6]                                                                                                                                                      ; 6       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan174~0                                                                                                                                     ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal5~1                                                                                                                                          ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal29~0                                                                                                                                         ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal30~0                                                                                                                                         ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal27~0                                                                                                                                         ; 6       ;
; rgb_intf:u_rgb_intf|line_cnt[12]                                                                                                                                                        ; 6       ;
; rgb_intf:u_rgb_intf|line_cnt[13]                                                                                                                                                        ; 6       ;
; rgb_intf:u_rgb_intf|line_cnt[14]                                                                                                                                                        ; 6       ;
; rgb_intf:u_rgb_intf|line_cnt[15]                                                                                                                                                        ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[6]                                                                                                                                     ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[5]                                                                                                                                     ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[4]                                                                                                                                     ; 6       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_op_dly[2]                                                                                                                                     ; 6       ;
; host_reg:u_host_reg|dot_r3[0]~8                                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux6~16                                                                                                                                         ; 5       ;
; host_reg:u_host_reg|pic_wr_num[0]~1                                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_scale_v[3]~10                                                                                                                             ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_scale_v[3]~9                                                                                                                                  ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt~4                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideOr4~4                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[4]~11                                                                                                                              ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[4]~8                                                                                                                               ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[4]~12                                                                                                                                  ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[4]~10                                                                                                                                  ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal30~3                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal60~1                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[0]~10                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[0]~8                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_hcnt24[3]~3                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal32~7                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector6~29                                                                                                                                      ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal11~2                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal4~1                                                                                                                                          ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector7~12                                                                                                                                      ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[3]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal1~1                                                                                                                                          ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal1~0                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                       ; 5       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                       ; 5       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                       ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[1]                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[2]                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal75~3                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal53~0                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][43]                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][12]                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[4][10]                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux66~47                                                                                                                                          ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector6~4                                                                                                                                       ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Add55~0                                                                                                                                           ; 5       ;
; rgb_intf:u_rgb_intf|hsum[0]                                                                                                                                                             ; 5       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[7]                                                                                   ; 5       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|wrptr_g[8]                                                                                   ; 5       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[9] ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[2]~26                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[4]~21                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~7                                                                                                                                         ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|gbuf[4]~13                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~517                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[9]                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[1]                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[2]                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[10]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[3]                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[11]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[4]                                                                                                                                 ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[4]                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[12]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[13]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~212                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[14]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[6]~28                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~163                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[7]                                                                                                                                 ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[15]                                                                                                                                   ; 5       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|buf_index[2]~9                                                                                                                                  ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[8]                                                                                                                                    ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_cesb12[0]                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[5]                                                                                                                                 ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~55                                                                                                                                         ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|pic_fifo_rd                                                                                                                                       ; 5       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|Selector0~0                                                                                                                                       ; 5       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan174~1                                                                                                                                     ; 5       ;
; host_reg:u_host_reg|pic_mask_en~1                                                                                                                                                       ; 5       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|LessThan8~0                                                                                                                                     ; 5       ;
; host_reg:u_host_reg|info_y_axis[2]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[3]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[4]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[5]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[7]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[8]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[9]                                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|info_y_axis[10]                                                                                                                                                     ; 5       ;
; host_reg:u_host_reg|info_y_axis[11]                                                                                                                                                     ; 5       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[0]                                                                                                                                        ; 5       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[1]                                                                                                                                        ; 5       ;
; host_reg:u_host_reg|pic_wr_num[0]~0                                                                                                                                                     ; 5       ;
; host_reg:u_host_reg|otp_times1[0]~0                                                                                                                                                     ; 5       ;
; host_reg:u_host_reg|tx_data[2]~8                                                                                                                                                        ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal16~1                                                                                                                                         ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_pch[2]                                                                                                                                   ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal7~3                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal25~1                                                                                                                                         ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal26~1                                                                                                                                         ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal4~2                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal4~1                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[3]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[0]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[6]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[7]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[8]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[4]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[5]                                                                                                                                          ; 5       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[9]                                                                                                                                          ; 5       ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|arm_scs_d2                                                                                                                                      ; 5       ;
; host_reg:u_host_reg|tx_data[0]~4                                                                                                                                                        ; 5       ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wr                                                                                                                                         ; 5       ;
; rst_n~input                                                                                                                                                                             ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~32                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal75~4                                                                                                                                         ; 4       ;
; host_reg:u_host_reg|hact[7]~7                                                                                                                                                           ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~27                                                                                                                                        ; 4       ;
; host_reg:u_host_reg|info_y_axis[11]~4                                                                                                                                                   ; 4       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|Mux3~18                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt~7                                                                                                                                    ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                                                              ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                          ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                                                         ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|vcnt16[0]~2                                                                                                                                       ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal57~0                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c_cnt[0]                                                                                                                              ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~15                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal61~0                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal27~0                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan123~0                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt~3                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideNor3~3                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideNor3~2                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector6~6                                                                                                                                       ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector7~36                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector7~34                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Selector7~33                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan87~0                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal9~0                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal11~1                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan176~4                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal5~0                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideNor2~0                                                                                                                                        ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                                                              ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~7                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~6                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~5                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~4                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~3                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_oln_det3~7                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~2                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~1                                                                                                                                    ; 4       ;
; host_reg:u_host_reg|vfp[7]~2                                                                                                                                                            ; 4       ;
; host_reg:u_host_reg|project21[0]~1                                                                                                                                                      ; 4       ;
; host_reg:u_host_reg|project15[0]~0                                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_snake2~1                                                                                                                              ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c_cnt_max[3]                                                                                                                             ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal50~6                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][7]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux104~54                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[3][15]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux104~25                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[5][10]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message[4][37]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux104~6                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux66~59                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan176~1                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux89~1                                                                                                                                           ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal23~6                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal23~5                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal23~4                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw1~0                                                                                                                                    ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                       ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                                       ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor7                                                         ; 4       ;
; pic_gen:u_pic_gen|rtr:u_rtr|rd_cnt[0]                                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[1]                                  ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[4]                                  ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[7]                                  ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[8]                                  ; 4       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|cntr_op7:count_usedw|counter_reg_bit[0] ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|cs_srm_ctrl.OP_WR                                                                                                                                 ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_end                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_message[23]                                                                                                                                   ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_check[23]                                                                                                                                 ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~15                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|rbuf[0]~8                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~525                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[9]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[2]                                                                                                                                 ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[10]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_h1[3]                                                                                                                                 ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[11]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[3]~30                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[12]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[13]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_JDI_pixel_white[22]                                                                                                                           ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[14]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~168                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~164                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_otp_NG[15]                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_flk_cln[23]                                                                                                                                   ; 4       ;
; host_reg:u_host_reg|info_show_en[6]                                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~14                                                                                                                                        ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Mux142~58                                                                                                                                         ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|bbuf[0]~7                                                                                                                                         ; 4       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|b_non_empty                             ; 4       ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|a_fefifo_jaf:fifo_state|b_full                                  ; 4       ;
; host_reg:u_host_reg|pic_mask_en~3                                                                                                                                                       ; 4       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_dly[15]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|h_blank[0]                                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|cnt16[0]~10                                                                                                                                     ; 4       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal1~0                                                                                                                                          ; 4       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal0~0                                                                                                                                          ; 4       ;
; host_reg:u_host_reg|hact[7]~4                                                                                                                                                           ; 4       ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|LessThan6~0                                                                                                                                     ; 4       ;
; host_reg:u_host_reg|Selector6~4                                                                                                                                                         ; 4       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|srm_op_eob_lat                                                                                                                                    ; 4       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cnt_init_pch[0]                                                                                                                                   ; 4       ;
; host_reg:u_host_reg|pic_mask_en~0                                                                                                                                                       ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[1]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[2]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[3]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[3]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[4]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[4]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[5]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[5]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[6]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[6]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[7]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry_c[7]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Add18~22                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Add18~20                                                                                                                                          ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan128~22                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan131~22                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan130~22                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|LessThan129~22                                                                                                                                    ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c[0]                                                                                                                                  ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message_vcnt16[3]                                                                                                                                 ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|otp_vcnt16[3]                                                                                                                                     ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_vcnt16[3]                                                                                                                                      ; 4       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_gbar256_diag[2]                                                                                                                               ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_addr[12]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_addr[14]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_wr_addr[13]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[13]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[14]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[11]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[10]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                   ; 4       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0~_wirecell                                             ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|NG_scale_v[5]~22                                                                                                                                  ; 3       ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|Equal7~4                                                                                                                                          ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always114~4                                                                                                                                       ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|always114~2                                                                                                                                       ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt[3]~23                                                                                                                                ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|v_div256_cnt~22                                                                                                                                   ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt[1]~6                                                                                                                                 ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|h_div256_cnt~4                                                                                                                                    ; 3       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|cntr_cout[5]~0                                                   ; 3       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                                                         ; 3       ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                                                         ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_v[5]                                                                                                                                   ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Add67~0                                                                                                                                           ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_h[5]                                                                                                                                   ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_h[6]                                                                                                                                   ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|mark_block_h[7]                                                                                                                                   ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[1]~4                                                                                                                                       ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|hcnt16[1]~2                                                                                                                                       ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideOr9~0                                                                                                                                         ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|WideNor3                                                                                                                                          ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c_cnt[1]                                                                                                                              ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|cbar_gry256_c_cnt[2]                                                                                                                              ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~14                                                                                                                                        ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|message~10                                                                                                                                        ; 3       ;
; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|Equal74~0                                                                                                                                         ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                          ; Location                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|altsyncram_9g51:fifo_ram|ALTSYNCRAM                                                    ; M9K  ; Simple Dual Port ; Dual Clocks  ; 256          ; 96           ; 256          ; 96           ; yes                    ; no                      ; yes                    ; yes                     ; 24576 ; 256                         ; 96                          ; 256                         ; 96                          ; 24576               ; 3    ; None                         ; M9K_X15_Y7_N0, M9K_X15_Y8_N0, M9K_X15_Y6_N0                                              ; Don't care           ; Old data        ; Old data        ;
; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram|altsyncram_r2m1:altsyncram1|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 48           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 1024                        ; 48                          ; 1024                        ; 48                          ; 49152               ; 6    ; None                         ; M9K_X15_Y3_N0, M9K_X15_Y2_N0, M9K_X15_Y1_N0, M9K_X27_Y2_N0, M9K_X15_Y4_N0, M9K_X27_Y4_N0 ; Don't care           ; Old data        ; Old data        ;
; rgb_intf:u_rgb_intf|info_gen:u_info_gen|altsyncram:WideOr59_rtl_0|altsyncram_i001:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 78           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 19968 ; 256                         ; 78                          ; --                          ; --                          ; 19968               ; 3    ; fpga_demo.fpga_demo0.rtl.mif ; M9K_X27_Y7_N0, M9K_X27_Y10_N0, M9K_X27_Y9_N0                                             ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fpga_demo|rgb_intf:u_rgb_intf|info_gen:u_info_gen|altsyncram:WideOr59_rtl_0|altsyncram_i001:auto_generated|ALTSYNCRAM                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;8;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;16;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;24;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;32;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;40;(000010000000100000100000010000010000010000001000000100000001010010000000100000) (-934106796) (-2080038880) (-7-11-15-10-13-15-140)    ;(000100000001000000010000001000001000001000000100000010000010000000010000010000) (-1133324816) (-2113403888) (-7-13-15-7-15-11-150)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000001111110000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000011000001100) (3014) (1548) (60C)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;48;(000110000010010010000101000011000011000010100001010000101000000001100001001010) (-1432796370) (-794814390) (-2-15-5-15-14-7-11-6)    ;(000100000111000000100000010000010000010000001000000100000010000011111000010000) (-933289816) (-2079834608) (-7-11-15-7-12-1-150)   ;(001111000100001010000101000010000100000100000100000100000100000111111010000100) (-931249630) (-2079293820) (-7-11-14-15-8-1-7-12)   ;(001111000100001010000100000100011000000100000001000000101000000001110001000110) (-2097467542) (1084234822) (40A01C46)   ;(000001000000110000101000100100100101000100100010011111100000000111100001000001) (-1890220029) (-1618970559) (-60-7-15-8-7-11-15)   ;(011111100100000010000001000001011001100100000001000000101000000001110001000110) (862172920) (-1063248826) (-3-15-5-15-14-3-11-10)   ;(000111000010010010000001000001011001100100100001010000101000000001100001001010) (-97469536) (1352669258) (50A0184A)   ;(011111100100010010001000001000001000010000001000000100000010000000100000010000) (402004020) (67635216) (4080810)   ;
;56;(001111000100001010000101000010100100011000010010010000101000000011110010000110) (2050036206) (278936710) (10A03C86)    ;(000110000010010010000101000011000010100110001101000000100000000001110001001010) (852172926) (-1065345974) (-3-15-7-15-14-3-11-6)   ;(000000000000000000000000011000011000000000000000000000000000000001100000110000) (14060) (6192) (1830)   ;(000000000000000000000000000000000000110000011000000000000110000000100000011000) (6004030) (1574936) (180818)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000011111110000000000000000000111111100000000000000000000000) (2107483648) (-1082130432) (-40-800000)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;64;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000100000001000000110000101000101000100100011110010001001000001110011110000110) (2110163606) (287369094) (1120E786)   ;(111110000100010010001001000101111001000100100001010000101000000001111101000110) (-97466142) (1352671046) (50A01F46)   ;(001111100100001010000110000000000000000001000000100000001000000001110001000110) (-1620278024) (-1608508346) (-5-15-13-15-14-3-11-10)   ;(111110000100010010000101000011000011000010100001010000101000000001111110000110) (-97466042) (1352671110) (50A01F86)   ;(111111000100001010010001001001111001001000100100010000001000000011111110000110) (2010037606) (270548870) (10203F86)   ;(111111000100001010010001001001111001001000100100010000001000000000011100000100) (2010003404) (270534404) (10200704)   ;(001111000100010010001010000000000000000001000111100001001000000001110001000101) (1962532457) (1629494341) (61201C45)   ;
;72;(111001110100001010000101000011000011111110100001010000101000001110011110000110) (-1432646876) (-794761338) (-2-15-5-15-1-8-7-10)    ;(011111000001000000100000010000010000010000001000000100000010000011111000010000) (-933289816) (-2079834608) (-7-11-15-7-12-1-150)   ;(001111100000100000010000001000001000001000000100000010000001100001000000100000) (-1133916796) (-2113531872) (-7-13-15-9-14-15-140)   ;(111011100100010010010001010001110001010000100100010010001000000111011101000101) (874746671) (-1843366075) (-6-13-13-15-8-8-11-11)   ;(111000000100000010000001000001000001000000100000010000001000000111111110000100) (674750770) (-1876918396) (-6-15-13-15-80-7-12)   ;(111011100110110011011001101101101101010100101010010101001010000110101101010101) (-1782901771) (354970453) (15286B55)   ;(110001110110001011000101010011010011001010100101010010101000000100011111000111) (102560059) (1386235847) (52A047C7)   ;(001110000100010100000110000010000010000011000001100000110000000001110001000110) (1912532458) (1623202886) (60C01C46)   ;
;80;(111111000100001010000101000011000011111100100000010000001000000000011100000100) (2010003404) (270534404) (10200704)    ;(001110000100010100000110000010000010000011000001101100111001010001110001100110) (-971234798) (1826954342) (6CE51C66)   ;(111111000100001010000101000011111101001000100100010001001000001100011110000101) (774816771) (-1860122747) (-6-14-13-15-3-8-7-11)   ;(001111100100001010000101000000100000011000000010000000101000000011111010000110) (50037206) (10501766) (A03E86)   ;(111111101001001000100000010000010000010000001000000100000010000001110000010000) (-933310816) (-2079843312) (-7-11-15-7-14-3-150)   ;(111001110100001010000101000011000011000010100001010000101000000011110010000110) (-1432774276) (-794805114) (-2-15-5-15-12-3-7-10)   ;(111001110100001010000101000100100100100100010100001010000011000000100000010000) (1203004020) (168560656) (A0C0810)   ;(110101101001001100100110010010010010101011010101011011001000000010001001000101) (1162537457) (1528832581) (5B202245)   ;
;88;(111001110100001001001000100100011000011000001100001001000100001110011110000101) (1104163605) (152102789) (910E785)    ;(111011100100010010001000101000101000010000001000000100000010000001110000010000) (402016020) (67640336) (4081C10)   ;(011111101000010000001000001000001000010000010000001000001000000011111110000110) (-325289228) (-2011152506) (-7-7-13-15-120-7-10)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000100000000000000000) (400000) (131072) (20000)   ;
;96;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;104;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;112;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;120;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;128;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;136;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;144;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;152;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;160;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;168;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;176;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;184;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;192;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;200;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;208;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;216;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;224;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;232;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;240;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;
;248;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000000000000000000000000000000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|lpm_mult:Mult0|mult_gbt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 12,642 / 32,401 ( 39 % ) ;
; C16 interconnects           ; 248 / 1,326 ( 19 % )     ;
; C4 interconnects            ; 6,713 / 21,816 ( 31 % )  ;
; Direct links                ; 1,730 / 32,401 ( 5 % )   ;
; Global clocks               ; 4 / 10 ( 40 % )          ;
; Local interconnects         ; 4,145 / 10,320 ( 40 % )  ;
; R24 interconnects           ; 249 / 1,289 ( 19 % )     ;
; R4 interconnects            ; 7,655 / 28,186 ( 27 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.00) ; Number of LABs  (Total = 592) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 5                             ;
; 3                                           ; 5                             ;
; 4                                           ; 8                             ;
; 5                                           ; 5                             ;
; 6                                           ; 6                             ;
; 7                                           ; 8                             ;
; 8                                           ; 10                            ;
; 9                                           ; 10                            ;
; 10                                          ; 11                            ;
; 11                                          ; 19                            ;
; 12                                          ; 31                            ;
; 13                                          ; 38                            ;
; 14                                          ; 45                            ;
; 15                                          ; 69                            ;
; 16                                          ; 318                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 592) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 423                           ;
; 1 Clock                            ; 455                           ;
; 1 Clock enable                     ; 131                           ;
; 1 Sync. clear                      ; 37                            ;
; 1 Sync. load                       ; 20                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 63                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.33) ; Number of LABs  (Total = 592) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 17                            ;
; 2                                            ; 9                             ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 6                             ;
; 8                                            ; 6                             ;
; 9                                            ; 7                             ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 11                            ;
; 13                                           ; 13                            ;
; 14                                           ; 10                            ;
; 15                                           ; 21                            ;
; 16                                           ; 68                            ;
; 17                                           ; 39                            ;
; 18                                           ; 27                            ;
; 19                                           ; 28                            ;
; 20                                           ; 24                            ;
; 21                                           ; 45                            ;
; 22                                           ; 36                            ;
; 23                                           ; 31                            ;
; 24                                           ; 29                            ;
; 25                                           ; 20                            ;
; 26                                           ; 24                            ;
; 27                                           ; 19                            ;
; 28                                           ; 9                             ;
; 29                                           ; 8                             ;
; 30                                           ; 4                             ;
; 31                                           ; 11                            ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.09) ; Number of LABs  (Total = 592) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 30                            ;
; 2                                               ; 38                            ;
; 3                                               ; 39                            ;
; 4                                               ; 50                            ;
; 5                                               ; 54                            ;
; 6                                               ; 58                            ;
; 7                                               ; 40                            ;
; 8                                               ; 48                            ;
; 9                                               ; 42                            ;
; 10                                              ; 26                            ;
; 11                                              ; 35                            ;
; 12                                              ; 23                            ;
; 13                                              ; 24                            ;
; 14                                              ; 9                             ;
; 15                                              ; 14                            ;
; 16                                              ; 32                            ;
; 17                                              ; 9                             ;
; 18                                              ; 6                             ;
; 19                                              ; 3                             ;
; 20                                              ; 1                             ;
; 21                                              ; 3                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 3                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 2                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.67) ; Number of LABs  (Total = 592) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 6                             ;
; 4                                            ; 7                             ;
; 5                                            ; 9                             ;
; 6                                            ; 5                             ;
; 7                                            ; 13                            ;
; 8                                            ; 13                            ;
; 9                                            ; 10                            ;
; 10                                           ; 16                            ;
; 11                                           ; 8                             ;
; 12                                           ; 19                            ;
; 13                                           ; 21                            ;
; 14                                           ; 25                            ;
; 15                                           ; 21                            ;
; 16                                           ; 23                            ;
; 17                                           ; 26                            ;
; 18                                           ; 16                            ;
; 19                                           ; 18                            ;
; 20                                           ; 24                            ;
; 21                                           ; 18                            ;
; 22                                           ; 22                            ;
; 23                                           ; 20                            ;
; 24                                           ; 32                            ;
; 25                                           ; 23                            ;
; 26                                           ; 25                            ;
; 27                                           ; 22                            ;
; 28                                           ; 25                            ;
; 29                                           ; 17                            ;
; 30                                           ; 20                            ;
; 31                                           ; 21                            ;
; 32                                           ; 23                            ;
; 33                                           ; 23                            ;
; 34                                           ; 18                            ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 157       ; 0            ; 157       ; 0            ; 0            ; 157       ; 157       ; 0            ; 157       ; 157       ; 0            ; 134          ; 0            ; 0            ; 71           ; 0            ; 134          ; 71           ; 0            ; 0            ; 0            ; 134          ; 0            ; 0            ; 0            ; 0            ; 0            ; 157       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 157          ; 0         ; 157          ; 157          ; 0         ; 0         ; 157          ; 0         ; 0         ; 157          ; 23           ; 157          ; 157          ; 86           ; 157          ; 23           ; 86           ; 157          ; 157          ; 157          ; 23           ; 157          ; 157          ; 157          ; 157          ; 157          ; 0         ; 157          ; 157          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; spi_csx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_sdo            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_if_sel        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_ps0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_ps1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_ps2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_ps3           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mipi_ps4           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_pclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_hs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_vs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_en             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[16]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[17]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[18]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[19]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[20]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[21]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[22]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[23]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[24]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[25]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[26]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[27]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[28]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[29]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[30]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[31]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[32]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[33]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[34]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[35]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[36]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[37]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[38]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[39]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[40]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[41]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[42]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[43]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[44]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[45]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[46]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_data[47]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_cs_n[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_cs_n[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_cs_n[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_cke            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_cas_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_ras_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_we_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_ldqm           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_udqm           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_ba[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_ba[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_addr[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_a[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_b[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; srm_data_c[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; osc_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_scs            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_sck            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_sdi            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; te_detect          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wr         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[8]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[9]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[10]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[11]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[12]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[13]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[14]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_pic_wdata[15]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                               ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Clock(s)                                            ; Destination Clock(s)                                       ; Delay Added in ns ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1] ; I/O                                                        ; 8.7               ;
; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.9               ;
; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1] ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1] ; 1.7               ;
; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1] ; 1.6               ;
+------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                   ; Destination Register                                                                                                                                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[6]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.773             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[11]                                                                                 ; srm_addr[11]                                                                                                                                                                                            ; 0.723             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|init_ba[1]                                                                                  ; srm_addr[11]                                                                                                                                                                                            ; 0.711             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|end_srm_init                                                                                ; srm_addr[11]                                                                                                                                                                                            ; 0.711             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[4]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.705             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[0]                                                                                  ; srm_addr[0]                                                                                                                                                                                             ; 0.700             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_ba[0]                                                                                    ; srm_ba[0]                                                                                                                                                                                               ; 0.693             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[8]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.682             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_ba[1]                                                                                    ; srm_ba[1]                                                                                                                                                                                               ; 0.675             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[10]                                                                                 ; srm_addr[10]                                                                                                                                                                                            ; 0.634             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[9]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.607             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[5]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[0]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[3]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[2]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[1]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|cs_op[7]                                                                                    ; srm_data_b[10]                                                                                                                                                                                          ; 0.578             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[12]                                                                                 ; srm_addr[12]                                                                                                                                                                                            ; 0.499             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[8]                                                                                  ; srm_addr[8]                                                                                                                                                                                             ; 0.493             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[9]                                                                                  ; srm_addr[9]                                                                                                                                                                                             ; 0.484             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[3]                                                                                  ; srm_addr[3]                                                                                                                                                                                             ; 0.475             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[1]                                                                                  ; srm_addr[1]                                                                                                                                                                                             ; 0.450             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[6]                                                                                  ; srm_addr[6]                                                                                                                                                                                             ; 0.212             ;
; host_reg:u_host_reg|pic_bst_num[7]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; host_reg:u_host_reg|pic_bst_num[6]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; host_reg:u_host_reg|pic_bst_num[4]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; host_reg:u_host_reg|pic_bst_num[3]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; host_reg:u_host_reg|pic_bst_num[2]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; host_reg:u_host_reg|pic_bst_num[1]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.202             ;
; pic_gen:u_pic_gen|srm_intf:u_srm_intf|op_addr[5]                                                                                  ; srm_addr[5]                                                                                                                                                                                             ; 0.167             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[30]                                                                            ; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram|altsyncram_r2m1:altsyncram1|ram_block2a30~porta_datain_reg0  ; 0.158             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[31]                                                                            ; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram|altsyncram_r2m1:altsyncram1|ram_block2a31~porta_datain_reg0  ; 0.150             ;
; host_reg:u_host_reg|pic_wr_num[4]                                                                                                 ; pic_gen:u_pic_gen|syn_pic_num[4]                                                                                                                                                                        ; 0.127             ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7 ; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                                       ; 0.111             ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6 ; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                                       ; 0.106             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[10]                                                                          ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[10]                                                                                                                                                  ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[9]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[9]                                                                                                                                                   ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[8]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[8]                                                                                                                                                   ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[7]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[7]                                                                                                                                                   ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[2]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[2]                                                                                                                                                   ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[1]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[1]                                                                                                                                                   ; 0.100             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[0]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[0]                                                                                                                                                   ; 0.100             ;
; host_reg:u_host_reg|bg_g[0]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[8]                                                                                                                                                ; 0.086             ;
; host_reg:u_host_reg|bg_g[6]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[14]                                                                                                                                               ; 0.086             ;
; host_reg:u_host_reg|bg_g[3]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[11]                                                                                                                                               ; 0.086             ;
; host_reg:u_host_reg|bg_g[5]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[13]                                                                                                                                               ; 0.085             ;
; host_reg:u_host_reg|bg_g[7]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[15]                                                                                                                                               ; 0.085             ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1 ; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                                                                  ; 0.083             ;
; rgb_intf:u_rgb_intf|pic_rdy_buf                                                                                                   ; rgb_intf:u_rgb_intf|data_buf[33]                                                                                                                                                                        ; 0.081             ;
; host_reg:u_host_reg|r_data[7]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[7]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[0]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[0]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[6]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[6]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[5]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[5]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[4]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[4]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[3]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[3]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[2]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[2]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|r_data[1]                                                                                                     ; rgb_intf:u_rgb_intf|r_data_buf[1]                                                                                                                                                                       ; 0.079             ;
; host_reg:u_host_reg|pic_bst_num[15]                                                                                               ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.063             ;
; host_reg:u_host_reg|pic_bst_num[14]                                                                                               ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.063             ;
; host_reg:u_host_reg|pic_bst_num[5]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.063             ;
; host_reg:u_host_reg|pic_bst_num[0]                                                                                                ; pic_gen:u_pic_gen|srm_ctrl:u_srm_ctrl|srm_rd_addr[12]                                                                                                                                                   ; 0.063             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[12]                                                                          ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[12]                                                                                                                                                  ; 0.058             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[11]                                                                          ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[11]                                                                                                                                                  ; 0.058             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[5]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[5]                                                                                                                                                   ; 0.058             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[4]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[4]                                                                                                                                                   ; 0.058             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|arm_pic_wdata_d2[3]                                                                           ; pic_gen:u_pic_gen|pic_get:u_pic_get|pic_fifo_wdata[3]                                                                                                                                                   ; 0.058             ;
; host_reg:u_host_reg|spi_intf:u_spi_intf|arm_scs_d2                                                                                ; host_reg:u_host_reg|spi_intf:u_spi_intf|cnt_rx_bit[0]                                                                                                                                                   ; 0.055             ;
; host_reg:u_host_reg|bg_b[6]                                                                                                       ; rgb_intf:u_rgb_intf|pat_gen:u_pat_gen|pat_crst_hw_new[6]                                                                                                                                                ; 0.043             ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5 ; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                                       ; 0.042             ;
; host_reg:u_host_reg|g_data[2]                                                                                                     ; rgb_intf:u_rgb_intf|g_data_buf[2]                                                                                                                                                                       ; 0.038             ;
; host_reg:u_host_reg|g_data[5]                                                                                                     ; rgb_intf:u_rgb_intf|g_data_buf[5]                                                                                                                                                                       ; 0.038             ;
; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4 ; pic_gen:u_pic_gen|dcfifow96:u_dcfifow96|dcfifo:dcfifo_component|dcfifo_saq1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                                       ; 0.038             ;
; host_reg:u_host_reg|version11[2]                                                                                                  ; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[20][2]                                                                                                                                                 ; 0.033             ;
; host_reg:u_host_reg|version11[3]                                                                                                  ; rgb_intf:u_rgb_intf|info_gen:u_info_gen|info_buf[20][3]                                                                                                                                                 ; 0.033             ;
; pic_gen:u_pic_gen|pic_get:u_pic_get|wcnt[1]                                                                                       ; pic_gen:u_pic_gen|scfifow48_pic:u_scfifow48_pic|scfifo:scfifo_component|scfifo_0vd1:auto_generated|a_dpfifo_d281:dpfifo|dpram_ju51:FIFOram|altsyncram_r2m1:altsyncram1|ram_block2a15~porta_address_reg0 ; 0.033             ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 75 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE10F17I7 for design "FPGA_DEMO"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (15536): Implemented PLL "clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value multiplication of 170 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] of parameter multiplication factor -- achieved value of multiplication of 63
    Warning (15559): Can't achieve requested value division of 27 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] of parameter division factor -- achieved value of division of 10
    Warning (15559): Can't achieve requested value multiplication of 170 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] of parameter multiplication factor -- achieved value of multiplication of 63
    Warning (15559): Can't achieve requested value division of 27 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] of parameter division factor -- achieved value of division of 10
    Warning (15559): Can't achieve requested value multiplication of 170 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] of parameter multiplication factor -- achieved value of multiplication of 63
    Warning (15559): Can't achieve requested value division of 27 for clock output clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] of parameter division factor -- achieved value of division of 10
    Info (15099): Implementing clock multiplication of 63, clock division of 10, and phase shift of 0 degrees (0 ps) for clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 63, clock division of 10, and phase shift of 0 degrees (0 ps) for clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 63, clock division of 10, and phase shift of 22 degrees (367 ps) for clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17A7 is compatible
    Info (176445): Device EP4CE10F17C7 is compatible
    Info (176445): Device EP4CE6F17A7 is compatible
    Info (176445): Device EP4CE6F17C7 is compatible
    Info (176445): Device EP4CE6F17I7 is compatible
    Info (176445): Device EP4CE15F17A7 is compatible
    Info (176445): Device EP4CE15F17C7 is compatible
    Info (176445): Device EP4CE15F17I7 is compatible
    Info (176445): Device EP4CE22F17A7 is compatible
    Info (176445): Device EP4CE22F17C7 is compatible
    Info (176445): Device EP4CE22F17I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_saq1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe12|dffe13a* 
Info (332104): Reading SDC File: 'fpga_demo.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_clkrst|u_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 63 -duty_cycle 50.00 -name {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0]} {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u_clkrst|u_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 63 -duty_cycle 50.00 -name {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1]} {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u_clkrst|u_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 63 -phase 22.50 -duty_cycle 50.00 -name {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[2]} {u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   37.037          clk
    Info (332111):    5.878    sdram_clk
    Info (332111):    5.878 u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    5.878 u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    5.878 u_clkrst|u_pll|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node clkrst:u_clkrst|rst_n_sys 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node host_reg:u_host_reg|rx_data_lat[7]~0
        Info (176357): Destination node host_reg:u_host_reg|tx_data[0]~14
        Info (176357): Destination node host_reg:u_host_reg|port_map~0
        Info (176357): Destination node host_reg:u_host_reg|project18[0]~0
        Info (176357): Destination node host_reg:u_host_reg|project21[0]~1
        Info (176357): Destination node host_reg:u_host_reg|project19[0]~0
        Info (176357): Destination node host_reg:u_host_reg|bg_r[0]~0
        Info (176357): Destination node host_reg:u_host_reg|dot_r3[0]~7
        Info (176357): Destination node host_reg:u_host_reg|dot_r2[0]~0
        Info (176357): Destination node host_reg:u_host_reg|dot_g2[7]~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node clkrst:u_clkrst|rst_n_intf 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 15 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 15 register duplicates
Warning (15064): PLL "clkrst:u_clkrst|pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "rgb_pclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 26% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 11.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file E:/01-Platform/01-ARM+FPGA+2828/01-code/02-FPAG for HD FHD/V2.1/FPGA_DEMO_HD FHD_V2P1/output_files/FPGA_DEMO.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 805 megabytes
    Info: Processing ended: Mon Jan 07 11:51:25 2019
    Info: Elapsed time: 00:01:06
    Info: Total CPU time (on all processors): 00:01:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/01-Platform/01-ARM+FPGA+2828/01-code/02-FPAG for HD FHD/V2.1/FPGA_DEMO_HD FHD_V2P1/output_files/FPGA_DEMO.fit.smsg.


