# Processador 16-bit com Arquitetura Personalizada em VHDL

Projeto final desenvolvido para a disciplina de Arquitetura de Computadores do curso de **Engenharia de Computa√ß√£o** da **PUC Minas**. O projeto consiste na implementa√ß√£o completa de um processador de 16 bits, desde a defini√ß√£o do ISA (Instruction Set Architecture) at√© a s√≠ntese em FPGA.

## üë• Autores
* **Bruno Henrique Freitas**
* **Oscar Oliveira Dias**

**Professor Orientador:** Francisco Manoel Pinto Garcia  
**Institui√ß√£o:** Pontif√≠cia Universidade Cat√≥lica de Minas Gerais (PUC Minas)  
**Campus:** Cora√ß√£o Eucar√≠stico - Belo Horizonte

---

## üéØ Vis√£o Geral
Este projeto implementa um processador *soft-core* utilizando VHDL. O sistema foi projetado com uma arquitetura baseada em barramento, capaz de executar instru√ß√µes l√≥gicas, aritm√©ticas, de desvio e de manipula√ß√£o de mem√≥ria/IO.

O sistema foi validado via simula√ß√£o (ModelSim) e implementado fisicamente em um kit de desenvolvimento FPGA **Altera DE2** (Cyclone II).

### üõ†Ô∏è Tecnologias Utilizadas
* **Linguagem:** VHDL (IEEE 1164 / Numeric Std)
* **IDE:** Quartus II
* **Simula√ß√£o:** ModelSim Altera
* **Hardware:** Kit FPGA Altera DE2
* **Mem√≥ria:** Arquitetura Harvard Modificada (ROM para programa, RAM para dados)

---

## üèóÔ∏è Arquitetura do Sistema

O processador √© composto pelos seguintes blocos principais:

1.  **Unidade de Controle (FSM):** M√°quina de estados finitos que gerencia o ciclo de busca (Fetch), decodifica√ß√£o e execu√ß√£o. Suporta instru√ß√µes de ciclo √∫nico e instru√ß√µes de m√∫ltiplos ciclos (ex: Jumps e Calls).
2.  **Datapath:**
    * **Banco de Registradores:** 4 registradores de prop√≥sito geral (R0-R3) de 8 bits.
    * **ULA (ALU):** Unidade L√≥gica e Aritm√©tica capaz de realizar 16 opera√ß√µes (Soma, Subtra√ß√£o, AND, OR, XOR, NOT, Shifts e Rotates).
    * **PC e Stack:** Contador de programa com suporte a sub-rotinas (Pilha de hardware para CALL/RET).
3.  **Sistema de I/O:**
    * Portas bidirecionais mapeadas em mem√≥ria.
    * Controle de dire√ß√£o (Input/Output) via registradores de configura√ß√£o.
    * Implementa√ß√£o de *Latches* transparentes para estabiliza√ß√£o de leitura externa.

![Diagrama de Blocos](Diagrama.pdf)


---

## üìù Conjunto de Instru√ß√µes (ISA)

O processador utiliza instru√ß√µes de tamanho fixo (16 bits). A decodifica√ß√£o utiliza bits de "Grupo" e um "Bit Auxiliar" (Bit 8) para expandir a capacidade da ULA.

### Formatos Principais:

| Bits 15-14 (Grupo) | Tipo de Instru√ß√£o | Descri√ß√£o |
| :--- | :--- | :--- |
| **00** | **Reg-Reg** | Opera√ß√µes entre dois registradores (ADD, SUB, AND...) |
| **01** | **Imediato/Shift** | Opera√ß√µes com constante ou Deslocamentos (SLL, ROR...) |
| **10** | **Mem√≥ria/IO** | Acesso √† RAM e Portas (LDM, STM, INP, OUT) |
| **11** | **Controle de Fluxo** | Desvios e Sub-rotinas (JMP, JZ, CALL, RET) |

### Destaque da Implementa√ß√£o (Bit 8)
Para permitir 16 opera√ß√µes na ULA utilizando apenas 3 bits de opcode na instru√ß√£o, implementamos uma l√≥gica de decodifica√ß√£o baseada no **Bit 8**:
* Se Bit 8 = '0' no Grupo 01: Executa opera√ß√£o com Imediato (ex: ADDI).
* Se Bit 8 = '1' no Grupo 01: Executa opera√ß√£o de Shift/Rotate (ex: SLL, ROR).

---

## üß™ Demonstra√ß√£o e Testes

Para validar o processador, desenvolvemos um programa em Assembly ("Running LED") que demonstra o uso de:
* Configura√ß√£o de portas de I/O (Entrada para chaves, Sa√≠da para LEDs).
* Chamada de sub-rotinas (CALL/RET) para gerar atraso (Delay).
* Instru√ß√µes de Rota√ß√£o (RL/RR) para criar o efeito de anel.
* Leitura de bot√µes para altera√ß√£o de fluxo em tempo real.

### Funcionamento:
1.  O sistema inicia com um LED aceso.
2.  O processador l√™ o estado da chave na **Porta B**.
3.  Se a chave for **0**: O LED rotaciona para a **Esquerda**.
4.  Se a chave for **1**: O LED rotaciona para a **Direita**.

### V√≠deo de Funcionamento no FPGA
https://github.com/user-attachments/assets/669237f8-2cae-4e97-9ef1-a9e387253a78


---

## üöÄ Como Executar

1.  Abra o projeto no **Quartus II**.
2.  Compile o projeto para verificar a integridade do hardware.
3.  Carregue o arquivo `.mif` desejado na mem√≥ria ROM.
4.  Para simula√ß√£o: Utilize o **ModelSim** com o testbench fornecido.
5.  Para FPGA: Atribua os pinos (Pin Planner) de acordo com o manual da placa DE2 e utilize o **Programmer** para enviar o `.sof`.

---


Feito com ‚òï e VHDL por Bruno e Oscar.

