package hardware_verify;

import chisel3._
import core.memory.UARTLoader
import device.UARTWrapper

class LoadVerify extends Module {
  val io= IO(new Bundle{

  })
//  val uart = new UART()
//  val loader = new UARTLoader()
//  uart.io.mmio.

}
