[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated_verilog"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~GeneralRegFileToBRAM|GeneralRegFileToBRAM>io_bramClk",
    "sources":[
      "~GeneralRegFileToBRAM|GeneralRegFileToBRAM>clock"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~GeneralRegFileToBRAM|GeneralRegFileToBRAM>io_bramAddr",
    "sources":[
      "~GeneralRegFileToBRAM|GeneralRegFileToBRAM>io_resultAddr",
      "~GeneralRegFileToBRAM|GeneralRegFileToBRAM>io_startAddr"
    ]
  }
]