<html>
<head>
	<meta http-equiv="Content-Type" content="text/html; charset=utf-8">
	<link rel=stylesheet type="text/css" href="../css/main.css">
	<title>B04902023的筆記 從無到有全攻略</title>
</head>
<body>
<div id="myset">
	<div class="content">
	<a href="../index.html">[Index(返回首頁)]</a>
	<h1>Verilog:一種硬體描述語言</h1>
	<h2>基本知識</h2>
	<h3>Verilog HDL vs VHDL</h3>
	可以參考<a href="https://www.quora.com/Whats-the-difference-between-Verilog-and-VHDL">https://www.quora.com/Whats-the-difference-between-Verilog-and-VHDL</a><br>
	Verilog可以做很底層的設計，例如邏輯閘電晶體。
	<h2>技巧</h2>
	<h3>迴圈</h3>
	一般程式的迴圈是指重複類似地在不同時間連續地執行程式，Verilog的迴圈則是指重複類似地佈線，也就是硬體若有類似結構，就可以用verilog的迴圈
	用高階寫時，把最佳化，EDA(電子設計自動化)交給了電腦。用低階(Gate-level)則是自己做。

	<p>Last Update: 2016/9/3</p>
	</div>
</div>
</body>
</html>
