# Memorie Cache
Si basano sul principio della località:
- **Temporale** = probabilità di usare lo stesso dato in 2 tempi vicini.
- **Spaziale** = robabilità di usare dati vicini in 2 tempi vicini.

Un intero *blocco* viene caricato in cache quando si accede ad un dato al suo interno.
La **cache line** si compone di *data block*, *tag* e *validity bit*.

## Cache size e block size
Qualche KB/pochi MB. È possibile suddividere la cache in più *livelli*, aumentando la memoria ma diminuendo la velocità. quando un dato viene caricato in cache deve attraversare tutti i livelli.

## Mapping
Stabilisce l'associazione tra *linee di cache* e indirizzi di blocchi in memoria.
- **Direct mapping** = diverse linee confluiscono in una singola memoria cache (l'indice si ottiene tramite operatore di modulo k = i mod n con n = numero blocchi cache).
- **Set associative** = si tengono più spazi per gli indirizzi corrispondenti allo stesso indice (la dimensione degli insiemi si indica come 2-way, 4-way k = i mod S con S = numero blocchi cache/dimensione set).
- **Fully associative** = funziona come un heap, il primo che arriva prende la linea di cache.

### Esempio
64KB size (solo dati)
direct mapping
4 bytes blocks
32 bit addresses

1. Dato che ogni blocco è di 4 bytes la memoria è composta da 2^30 blocchi.
2. Il numero di linee di cache è 64KB/4B = 16K -> 2^14.
3. Conseguenza -> il campo tag dovrebbe essere composto da 30 bit ma dato che i 14 LSB sono identificativi della linea, il campo tag è composto da 16 bit.
4.  La dimensione totale della cache è data da 2^14 * (32+16) = 96KB.

## Replacing algorithm
Definisce quale cache line deve essere usata per salvare un memory block:
- **LRU** (least recently used) = la più usata.
- **FIFO** (fist in first out) = la meno costosa.
- **LFU** (least frequently used) = teoricamente la più efficace.
- **Random** = semplice ed efficace.

## Main memory update
- **Write back** (dirty bit introdotto per segnalare incoerenze tra cache e memoria principale) = quando un blocco è rimosso dalla cache viene ricopiato in memoria.
	- *Rimpiazzamento lento*, nei sistemi multiprocessore si crea incoerenza tra le cache di diversi processori.
	- Potrebbe non essere possibile ripristinare dati in memoria a causa di errori del sistema.
- **Write through** = ad ogni operazione di write della CPU, vengono scritti sia il blocco di dati nella cache che il dato nella memoria principale.
	- Le operazioni di write sono molto meno frequenti delle operazioni di read.

## Cache coherence
Problema nei sistemi multiprocessore con memoria condivisa, in cui ogni processore ha la propria cache.
Per ottenerla, viene introdotto un **bit di validità** per ogni cache line. Se disabilitato significa che qualsiasi accesso al blocco produce un miss. All'accensione i bit di validità di ogni cache line sono disabilitati.

## Cache multilivello
A volte conviene avere diversi livelli di cache:
- di primo livello (L1), più piccola e veloce.
- di secondo livello (L2), lenta ma più grande.
- di terzo livello (L3), ancora più lenta e più grande.

Quando viene prodotto un miss, si passa al livello successivo e si aggiornano le cache in maniera ricorsiva.
