Verilator é uma ferramenta de software livre e de código aberto usada para simular o comportamento dos circuitos lógicos digitais descritos na linguagem de descrição de hardware Verilog (HDL). É um dos simuladores mais rápidos disponíveis e é amplamente utilizado no projeto e verificação de sistemas lógicos digitais. A ferramenta é projetada para ser fácil de usar e fornece uma variedade de recursos para ajudar os usuários a depurar e otimizar seus projetos.  