<!DOCTYPE html><html lang='es'><head><meta charset='UTF-8'><title>Preguntas Exportadas</title></head><body><h1>Preguntas y Respuestas</h1><div><p>Pregunta: ¿Cuántos estados tiene la máquina de estado diseñada para el semáforo peatonal?</p><ul><li><label><input type='radio' name='question0' value='true'>5 estados</label></li><li><label><input type='radio' name='question0' value='false'>3 estados</label></li><li><label><input type='radio' name='question0' value='false'>4 estados</label></li></ul></div><div><p>Pregunta: ¿Cuál es el propósito del estado "Rojo intermitente" en la máquina de estado?</p><ul><li><label><input type='radio' name='question1' value='true'>Preparar el semáforo para el siguiente ciclo, indicando que pronto cambiará a rojo.</label></li><li><label><input type='radio' name='question1' value='false'>Permitir que los peatones crucen la calle.</label></li><li><label><input type='radio' name='question1' value='false'>Indicar que el semáforo está a punto de cambiar a verde.</label></li></ul></div><div><p>Pregunta: ¿Cuánto tiempo dura el estado "Verde" en la máquina de estado diseñada?</p><ul><li><label><input type='radio' name='question2' value='true'>10 segundos</label></li><li><label><input type='radio' name='question2' value='false'>5 segundos</label></li><li><label><input type='radio' name='question2' value='false'>15 segundos</label></li></ul></div><div><p>Pregunta: ¿Qué acción toma la máquina de estado después de estar en estado "Rojo intermitente" durante 10 segundos?</p><ul><li><label><input type='radio' name='question3' value='true'>Vuelve al estado "Rojo" para el siguiente ciclo.</label></li><li><label><input type='radio' name='question3' value='false'>Cambia al estado "Verde".</label></li><li><label><input type='radio' name='question3' value='false'>Se detiene y espera una señal de reinicio.</label></li></ul></div><div><p>Pregunta: ¿Por qué es importante optimizar el diseño y el código de la máquina de estado para obtener prestaciones óptimas en una FPGA?</p><ul><li><label><input type='radio' name='question4' value='true'>Para asegurar un funcionamiento eficiente y una respuesta rápida del sistema.</label></li><li><label><input type='radio' name='question4' value='false'>Para reducir la complejidad del sistema.</label></li><li><label><input type='radio' name='question4' value='false'>Para mejorar la legibilidad del código.</label></li></ul></div><div><p>Pregunta: ¿Cuál es una técnica común para optimizar el diseño de una máquina de estado en VHDL?</p><ul><li><label><input type='radio' name='question5' value='true'>Utilizar registros de desplazamiento para almacenar el estado actual de la máquina.</label></li><li><label><input type='radio' name='question5' value='false'>Utilizar múltiples procesos.</label></li><li><label><input type='radio' name='question5' value='false'>Minimizar el uso de comentarios en el código.</label></li></ul></div><div><p>Pregunta: ¿Cómo se define un tipo de enumeración para los estados de la máquina de estado en VHDL?</p><ul><li><label><input type='radio' name='question6' value='true'>type state_type is (Rojo, Verde, Amarillo, Rojo_Intermitente);</label></li><li><label><input type='radio' name='question6' value='false'>type state_type is (1, 2, 3, 4);</label></li><li><label><input type='radio' name='question6' value='false'>type state_type is ('0', '1', '2', '3');</label></li></ul></div><div><p>Pregunta: ¿Qué tipo de estructura de control es más adecuada para implementar la lógica de transición de estado en VHDL?</p><ul><li><label><input type='radio' name='question7' value='true'>Un proceso sensitivo al flanco de reloj.</label></li><li><label><input type='radio' name='question7' value='false'>Un proceso sensitivo a las entradas de la máquina de estado.</label></li><li><label><input type='radio' name='question7' value='false'>Una asignación concurrente.</label></li></ul></div><div><p>Pregunta: ¿Cuál es el propósito de la cláusula "case" en VHDL cuando se diseña una máquina de estado?</p><ul><li><label><input type='radio' name='question8' value='true'>Para definir las transiciones de estado basadas en el estado actual.</label></li><li><label><input type='radio' name='question8' value='false'>Para especificar las entradas y salidas de la máquina de estado.</label></li><li><label><input type='radio' name='question8' value='false'>Para implementar la lógica combinacional en la máquina de estado.</label></li></ul></div><div><p>Pregunta: ¿Cómo se implementa un temporizador en VHDL para controlar la duración de un estado?</p><ul><li><label><input type='radio' name='question9' value='true'>Utilizando un contador y comparadores para detectar el tiempo transcurrido.</label></li><li><label><input type='radio' name='question9' value='false'>Mediante el uso de un generador de reloj interno.</label></li><li><label><input type='radio' name='question9' value='false'>Utilizando señales de temporización predefinidas en la FPGA.</label></li></ul></div><div><p>Pregunta: ¿Cuál es el propósito de la cláusula "with" en VHDL al diseñar una máquina de estado?</p><ul><li><label><input type='radio' name='question10' value='true'>Permite seleccionar la siguiente transición de estado basada en el estado actual.</label></li><li><label><input type='radio' name='question10' value='false'>Define las entradas de la máquina de estado.</label></li><li><label><input type='radio' name='question10' value='false'>Especifica las salidas de la máquina de estado.</label></li></ul></div><div><p>Pregunta: ¿Qué ventajas ofrece el uso de registros de desplazamiento para almacenar el estado actual de la máquina de estado en VHDL?</p><ul><li><label><input type='radio' name='question11' value='true'>Reduce la complejidad del código y mejora la eficiencia de la síntesis.</label></li><li><label><input type='radio' name='question11' value='false'>Permite una mayor flexibilidad en el diseño de la máquina de estado.</label></li><li><label><input type='radio' name='question11' value='false'>Simplifica la depuración del código VHDL.</label></li></ul></div><div><p>Pregunta: ¿Qué es un "clock enable" y cómo se utiliza en VHDL para controlar la ejecución de la máquina de estado?</p><ul><li><label><input type='radio' name='question12' value='true'>Es una señal que habilita la actualización del estado de la máquina de estado en cada ciclo de reloj.</label></li><li><label><input type='radio' name='question12' value='false'>Es una señal que define el período de reloj de la FPGA.</label></li><li><label><input type='radio' name='question12' value='false'>Es una señal que determina la duración de cada estado en la máquina de estado.</label></li></ul></div><button onclick='checkAnswers()'>Verificar Respuestas</button><p id='result'></p><script>function checkAnswers() { var correctCount = 0; document.querySelectorAll('input[type="radio"]').forEach(input => { if (input.checked && input.value === 'true') correctCount++; }); document.getElementById('result').textContent = 'Respuestas correctas: ' + correctCount + ' de 13'; }</script></body></html>