# 使用 Zynq PL 驱动 AD4630-24 ADC 指南

## 1. 概述

本文档旨在提供一个关于如何使用 Xilinx Zynq SoC 的可编程逻辑 (PL) 部分驱动 Analog Devices AD4630-24 高精度、双通道、24位 SAR ADC 的指南。

AD4630-24 具有高性能和灵活的 SPI 兼容接口。Zynq PL (FPGA) 提供了并行处理能力和精确定时控制，非常适合实现与该 ADC 交互所需的硬件逻辑。

**核心思路:**

*   **PL (FPGA):** 负责所有与 AD4630-24 直接交互的时序关键操作。这包括：
    *   精确生成 `CONVST` 信号以启动转换。
    *   实现一个 SPI Master 控制器来配置 ADC 寄存器和读取转换数据。
    *   设计状态机来管理整个操作流程 (`CONVST` -> 等待 -> SPI 读/写)。
    *   (可选) 提供 AXI 接口（如 AXI-Lite 用于控制/状态，AXI-Stream/AXI-MM 用于数据）供处理系统 (PS) 或其他 PL 模块访问。

**注意:** 本指南提供 PL 设计的通用步骤和注意事项。具体的实现细节会根据你的 Zynq 开发板、硬件连接和 Vivado 版本而变化。**务必仔细阅读 AD4630-24 的官方数据手册 (Datasheet)！**

## 2. 硬件连接

确保 AD4630-24 和 Zynq PL 管脚之间有正确的物理连接：

*   **SPI 接口:**
    *   `SDO` (AD4630-24) -> `MISO` (Zynq PL SPI Master 输入)
    *   `SDI` (AD4630-24) -> `MOSI` (Zynq PL SPI Master 输出)
    *   `SCLK` (AD4630-24) -> `SCLK` (Zynq PL SPI Master 输出)
    *   `CS` (片选, AD4630-24) -> `CSN` (Zynq PL 控制逻辑输出)
*   **控制信号:**
    *   `CONVST` (转换开始, AD4630-24) <- Zynq PL 控制逻辑输出
    *   `BUSY` (可选, AD4630-24 状态) -> Zynq PL 控制逻辑输入 (或根据时序固定等待)
*   **电源:**
    *   `AVDD`, `DVDD`, `IOVDD` (根据 Datasheet 要求连接相应电压)
    *   `GND` (模拟地和数字地根据 Datasheet 建议连接，通常单点接地)
*   **参考电压:**
    *   `REF+`, `REF-` (连接稳定、低噪声的参考电压源)
*   **模拟输入:**
    *   `INx+`, `INx-` (连接待测的模拟信号源)

**注意事项:**

*   **电平匹配:** 确认 Zynq PL 的 IO 电压与 AD4630-24 的 `IOVDD` 匹配。如果不匹配，需要使用电平转换器。
*   **信号完整性:** 高速数字信号（尤其是 SCLK）和敏感的模拟信号需要良好的 PCB 布局布线，减少串扰和噪声。
*   **电源去耦:** 在 AD4630-24 的每个电源引脚附近放置适当的去耦电容。

## 3. Zynq PL (FPGA) 设计

PL 负责实现与 AD4630-24 直接交互的逻辑，确保时序精度。

*   **SPI Master IP 核 / 自定义逻辑:**
    *   可以使用 Xilinx AXI Quad SPI IP 核，但需要仔细配置其模式（CPOL/CPHA - 查阅 Datasheet 确定模式，可能是 Mode 0 或 3）、时钟频率（需低于 AD4630-24 的 SCLK 上限）和 FIFO 深度。需要外部逻辑来协调 `CONVST`。
    *   对于 AD4630-24，**自定义 SPI 控制逻辑 (VHDL/Verilog)** 通常更优，因为它允许在同一个模块内精确控制 `CONVST`、`CS`、`SCLK` 之间复杂的时序关系，并能灵活处理寄存器读写和数据读取的不同帧格式。
*   **时序与控制逻辑 (自定义 VHDL/Verilog):**
    *   **CONVST 生成:** 根据所需的采样率，精确生成 `CONVST` 脉冲。脉冲宽度和相对于 `CS`、`SCLK` 的时序必须满足 Datasheet 要求。
    *   **状态机:** 设计一个状态机来控制整个转换和读出流程。典型流程：
        1.  (配置模式) 拉低 `CS` -> 发送 SPI 写命令/数据 -> 拉高 `CS`。
        2.  (采集模式) 发送 `CONVST` 脉冲。
        3.  等待转换完成 (监控 `BUSY` 信号或等待固定时间 `t_conv`)。
        4.  拉低 `CS` -> 启动 SPI 时钟读取 SDO 数据 -> 拉高 `CS`。
    *   **寄存器接口 (可选):** 如果需要动态配置 ADC（例如，通过 PS），可以实现一个简单的接口（如 AXI-Lite），允许外部设置目标寄存器地址和数据。控制逻辑随后将这些信息通过 SPI 发送给 ADC。
*   **数据缓冲 (可选):**
    *   如果数据产生速率快于后续处理模块，可以使用 FPGA 内部的 FIFO (如 AXI Stream FIFO 或 BRAM 实现的 FIFO) 进行数据缓存。
    *   SPI 控制逻辑在接收到 ADC 数据后将其写入 FIFO。
*   **AXI 接口 (可选):**
    *   **AXI-Lite:** 如果需要由 PS 或其他 PL 主模块进行控制和状态监控，可添加 AXI-Lite 从接口，用于配置采样率、启动/停止采集、读写 ADC 寄存器（通过 SPI）、读取 FIFO 状态等。
    *   **AXI-Stream / AXI-MM:** 如果需要将采集数据高效传输给 PS 或其他 PL 模块，可添加 AXI-Stream 主接口或 AXI-MM 从接口，连接到 FIFO 的读端口。

## 4. Verilog 代码示例

这是一个基础的 Verilog 模块示例，演示了如何生成控制信号并实现一个简单的状态机来配置 AD4630 并进行连续转换和读取。**注意：** 此代码仅为示例，可能需要根据具体 datasheet 时序和应用需求进行修改和完善，特别是错误处理、精确时序调整和数据解析部分。

```verilog
/*    
//---------------------AD4630-16功能引脚图-------------------------//   
     +-------------------+               +-------------------+    
     | AD4630-16/        |               | HOST              |    
     |                   |               | CONTROLLER        |    
     |                   |               |                   |    
     |   RST   <---------+---------------+                   |    
     |   CNV   <---------+---------------+                   |    
     |   CS    <---------+---------------+                   |    
     |   SDI   <---------+---------------+                   |    
     |   SCK   <---------+---------------+                   |    
     |                   |               |                   |    
     |   SDO0  --------->+---------------+  ADC CHANNEL 0    |    
     |   SDO1  --------->+---------------+  DATA             |    
     |   SDO2  --------->+---------------+                   |    
     |   SDO3  --------->+---------------+                   |    
     |                   |               |                   |    `
     |   SDO4  --------->+---------------+  ADC CHANNEL 1    |    
     |   SDO5  --------->+---------------+  DATA             |    
     |   SDO6  --------->+---------------+                   |    
     |   SDO7  --------->+---------------+                   |    
     |                   |               |                   |    
     | BUSY/  ---------->+---------------+                   |    
     | SCKOUT            |               |                   |    
     +-------------------+               +-------------------+    
//---------------------AD4630-16功能引脚图-------------------------//  
*/

module AD4630_Drive(
//-------------FPGA主控端信号-----------------//                                                                                      
//    input        sys_clk_p   ,   //FPGA系统差分时钟200MHz
//    input        sys_clk_n   ,   //FPGA系统差分时钟200MHz
    input        sys_clk     ,
    input        sys_rst_n   ,   //FPGA系统复位信号
//-------------AD4630从机端信号-----------------//     
    input        spi_busy    ,   //AD4630中spi接口繁忙信号
    input        spi_sdo_0   ,   //AD4630中spi接口输出信号0
    input        spi_sdo_1   ,   //AD4630中spi接口输出信号1
    input        spi_sdo_2   ,   //AD4630中spi接口输出信号2
    input        spi_sdo_3   ,   //AD4630中spi接口输出信号3
    output       spi_clk     ,   //AD4630中spi接口时钟50MHz
    output       spi_sdi     ,   //AD4630中spi接口寄存器配置信号
    output       spi_cs      ,   //AD4630中spi接口片选信号
    output       spi_cnv        //AD4630中spi接口数据转换指示信号
//    output       rst_n           //AD4630中spi接口复位信号
    );

//wire            sys_clk      ;    
reg             clk          ;  //使能供给给spi接口的时钟信号
reg             cnv          ;
reg             cs           ;
reg             sdi          ;
reg [6: 0]      reg_cnt      ; // 寄存器配置计数器    
reg [6: 0]      data_cnt     ; // 数据转换计数器 
reg             start        ;
reg             start_delay  ;
reg             start_posedge;
reg [1:0]       state        ;


parameter   Register_read=0,Register_write =1,Register_quit=2,Data_convert=3;
//-------------IBUFDS转换差分时钟为单端时钟-----------------//
//IBUFDS #(
//      .DIFF_TERM("FALSE"),       // Differential Termination
//      .IBUF_LOW_PWR("TRUE"),     // Low power="TRUE", Highest performance="FALSE" 
//      .IOSTANDARD("DEFAULT")     // Specify the input I/O standard
//   ) IBUFDS_inst (
//      .O(sys_clk),  // Buffer output
//      .I(sys_clk_p),  // Diff_p buffer input (connect directly to top-level port)
//      .IB(sys_clk_n) // Diff_n buffer input (connect directly to top-level port)
//   );
//------------------ILA------------------------------------//


//------------------VIO-----------------------------------//
//vio_0 VIO (
//  .clk(sys_clk),                // input wire clk
//  .probe_out0(rst_n)  // output wire [0 : 0] probe_out0
//);

//-------------进行寄存器计数器配置-------------//
always@(posedge sys_clk or negedge sys_rst_n) begin 
    if(!sys_rst_n) begin
        reg_cnt <= 7'd0;
    end
    else begin 
        if(reg_cnt==7'd105) begin  //采用200MHz系统时钟，输送spi_50MHz时钟，cs拉低25.5个周期
        reg_cnt <= 7'd0;
        end
        else
        reg_cnt <= reg_cnt+6'd1;
    end
end
//-------------进行数据转换计数器配置-------------//
always@(posedge sys_clk or negedge sys_rst_n) begin 
    if(!sys_rst_n) begin
        data_cnt <= 7'd0;
    end
    else begin 
        if(start) begin
        if(data_cnt==7'd99) begin  //采用200MHz系统时钟，输送spi_50MHz时钟，cs拉低25.5个周期
        data_cnt <= 7'd0;
        end
        else
        data_cnt <= data_cnt+6'd1;
        end
    end
end

//-------------AD芯片一次完整的数据转换-------------------//
always@(posedge sys_clk or negedge sys_rst_n) begin 
    if(!sys_rst_n) begin
        cnv     <= 1'b0 ;
        cs      <= 1'b1 ;
        clk     <= 1'b0 ;
        state   <= 2'b00;
        sdi     <= 1'b0 ;
    end
    else 
        case(state)
        Register_read://采用回读方式，进入寄存器配置
        begin
            case(reg_cnt) //用线性序列状态机的方法控制
            1:cs <= 1'b0;
            2 :sdi<=1;6 :sdi<=0;10:sdi<=1;14:sdi<=1;18:sdi<=1;22:sdi<=1;26:sdi<=1;30:sdi<=1;
            34:sdi<=1;38:sdi<=1;42:sdi<=1;46:sdi<=1;50:sdi<=1;54:sdi<=1;58:sdi<=1;62:sdi<=1;//向伪地址0x3FFF进行读，1011 1111 1111 1111
            5,9,13,17,21,25,29,33,37,41,45,49,53,57,61,65,69,73,77,81,85,89,93,97:
                clk <= 1;  //控制spi_clk的高电平，24个周期
            7,11,15,19,23,27,31,35,39,43,47,51,55,59,63,67,71,75,79,83,87,91,95,99:
                clk <= 0; //控制spi_clk的低电平，24个周期
            101:cs <= 1'b1;
            105:state<=Register_write;    
            default:state <= state;
            endcase
        end
        Register_write://向寄存器写入配置信息，开启四通道输出
        begin
            case(reg_cnt) //用线性序列状态机的方法控制
            1:cs <= 1'b0;
            2 :sdi<=0;6 :sdi<=0;10:sdi<=0;14:sdi<=0;18:sdi<=0;22:sdi<=0;26:sdi<=0;30:sdi<=0;//写操作起始为0，填充8bit 0000 0000
            34:sdi<=0;38:sdi<=0;42:sdi<=1;46:sdi<=0;50:sdi<=0;54:sdi<=0;58:sdi<=0;62:sdi<=0;//写入寄存器的地址为0x20  0010 0000
            66:sdi<=1;70:sdi<=0;74:sdi<=0;78:sdi<=0;82:sdi<=0;86:sdi<=0;90:sdi<=0;94:sdi<=0;//四输出为10 1000 0000
            5,9,13,17,21,25,29,33,37,41,45,49,53,57,61,65,69,73,77,81,85,89,93,97:
                clk <= 1;  //控制spi_clk的高电平，24个周期
            7,11,15,19,23,27,31,35,39,43,47,51,55,59,63,67,71,75,79,83,87,91,95,99:
                clk <= 0; //控制spi_clk的低电平，24个周期
            101:cs <= 1'b1;
            105:state<=Register_quit;    
            default:state <= state;
            endcase
        end
        Register_quit: //向寄存器写入配置信息，表示退出寄存器配置          
        begin
            case(reg_cnt) //用线性序列状态机的方法控制
            1:cs <= 1'b0;
            2 :sdi<=0;6 :sdi<=0;10:sdi<=0;14:sdi<=0;18:sdi<=0;22:sdi<=0;26:sdi<=0;30:sdi<=0;//写操作起始为0，填充8bit
            34:sdi<=0;38:sdi<=0;42:sdi<=0;46:sdi<=1;50:sdi<=0;54:sdi<=1;58:sdi<=0;62:sdi<=0;//写入寄存器的地址为0x0014 0001 0100
            66:sdi<=0;70:sdi<=0;74:sdi<=0;78:sdi<=0;82:sdi<=0;86:sdi<=0;90:sdi<=0;94:sdi<=1;//写入0x01 0000 0001
            5,9,13,17,21,25,29,33,37,41,45,49,53,57,61,65,69,73,77,81,85,89,93,97:
                clk <= 1;  //控制spi_clk的高电平，24个周期
            7,11,15,19,23,27,31,35,39,43,47,51,55,59,63,67,71,75,79,83,87,91,95,99:
                clk <= 0; //控制spi_clk的低电平，24个周期
            101:cs <= 1'b1;
            105: begin state<=Data_convert;  start <=1'b1; sdi<=0;  end
            default:state <= state;
            endcase
        end
        Data_convert://进行数据采集操作并始终保持该状态
        begin
            case(data_cnt) //用线性序列状态机的方法控制
            2 :cnv <= 1'b1;
            6 :cnv <= 1'b0;
            66:cs  <= 1'b0;
            69,73,77,81,85,89:
                clk <= 1;  //控制spi_clk的高电平，6个周期
            71,75,79,83,87,91:
                clk <= 0; //控制spi_clk的低电平，24个周期
            94:cs <= 1'b1;
            99:state<=Data_convert;    
            default:state <= state;
            endcase
        end
        default:state <= state;
        endcase
end
//------------------------------------------------------//
assign spi_cnv =  cnv ;
assign spi_cs  =  cs  ;
assign spi_sdi =  sdi ;
assign spi_clk =  clk ;

endmodule
