<?xml version="1.0" ?>
<node xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:xs="http://www.w3.org/2001/XMLSchema" xmlns:altera="http://www.altera.com/XMLSchema/Qsys/SystemTree">
  <instanceKey xsi:type="xs:string">pcie_ed_dut</instanceKey>
  <instanceData xsi:type="data">
    <parameters></parameters>
    <interconnectAssignments></interconnectAssignments>
    <className>pcie_ed_dut</className>
    <version>1.0</version>
    <name>pcie_ed_dut</name>
    <uniqueName>pcie_ed_dut</uniqueName>
    <nonce>0</nonce>
    <incidentConnections></incidentConnections>
  </instanceData>
  <children>
    <node>
      <instanceKey xsi:type="xs:string">dut</instanceKey>
      <instanceData xsi:type="data">
        <parameters>
          <parameter>
            <name>BP_DEBUG_MON_EN</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>DFL_MIF_DIRECTORY</name>
            <value>../mif</value>
          </parameter>
          <parameter>
            <name>DefaultMemory</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>MIF_DIRECTORY</name>
            <value>../mif</value>
          </parameter>
          <parameter>
            <name>PERFMON_EN</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>TILE</name>
            <value>SM</value>
          </parameter>
          <parameter>
            <name>apps_type_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>axi_lite_clk_freq_user_hwtcl</name>
            <value>250</value>
          </parameter>
          <parameter>
            <name>axi_st_clk_freq_user_hwtcl</name>
            <value>300MHz</value>
          </parameter>
          <parameter>
            <name>axi_st_clk_freq_user_integer_hwtcl</name>
            <value>300</value>
          </parameter>
          <parameter>
            <name>base_device</name>
            <value>SM7</value>
          </parameter>
          <parameter>
            <name>bfm_drive_interface_clk_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>bfm_drive_interface_pin_perst_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>bfm_drive_interface_pipe_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>bfm_drive_interface_test_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>ch0_cdr_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch0_flux_mode_hwtcl</name>
            <value>FLUX_MODE_BYPASS</value>
          </parameter>
          <parameter>
            <name>ch0_phy_loopback_mode_hwtcl</name>
            <value>DISABLED</value>
          </parameter>
          <parameter>
            <name>ch0_rx_postdiv_clk_divider_hwtcl</name>
            <value>12</value>
          </parameter>
          <parameter>
            <name>ch0_sim_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch0_tx_invert_pin_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch0_tx_pll_f_out_hz_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>ch0_tx_pll_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch0_tx_pll_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch0_tx_postdiv_clk_divider_hwtcl</name>
            <value>52</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_cdr_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_cdr_f_vco_hz_hwtcl</name>
            <value>1410065408</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_rx_adaptation_mode_hwtcl</name>
            <value>UX_NATIVE_ADAPTATION</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_rx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_rx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_rx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_rx_width_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_tx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_tx_prbs_pattern_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_tx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_tx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch0_xcvr_tx_spread_spectrum_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ch1_cdr_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch1_flux_mode_hwtcl</name>
            <value>FLUX_MODE_BYPASS</value>
          </parameter>
          <parameter>
            <name>ch1_phy_loopback_mode_hwtcl</name>
            <value>DISABLED</value>
          </parameter>
          <parameter>
            <name>ch1_rx_postdiv_clk_divider_hwtcl</name>
            <value>12</value>
          </parameter>
          <parameter>
            <name>ch1_sim_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch1_tx_invert_pin_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch1_tx_pll_f_out_hz_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>ch1_tx_pll_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch1_tx_pll_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch1_tx_postdiv_clk_divider_hwtcl</name>
            <value>137</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_cdr_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_cdr_f_vco_hz_hwtcl</name>
            <value>1410065408</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_rx_adaptation_mode_hwtcl</name>
            <value>UX_NATIVE_ADAPTATION</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_rx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_rx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_rx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_rx_width_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_tx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_tx_prbs_pattern_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_tx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_tx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch1_xcvr_tx_spread_spectrum_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ch2_cdr_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch2_flux_mode_hwtcl</name>
            <value>FLUX_MODE_BYPASS</value>
          </parameter>
          <parameter>
            <name>ch2_phy_loopback_mode_hwtcl</name>
            <value>DISABLED</value>
          </parameter>
          <parameter>
            <name>ch2_rx_postdiv_clk_divider_hwtcl</name>
            <value>12</value>
          </parameter>
          <parameter>
            <name>ch2_sim_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch2_tx_invert_pin_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ch2_tx_pll_f_out_hz_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>ch2_tx_pll_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch2_tx_pll_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch2_tx_postdiv_clk_divider_hwtcl</name>
            <value>73</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_cdr_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_cdr_f_vco_hz_hwtcl</name>
            <value>1410065408</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_rx_adaptation_mode_hwtcl</name>
            <value>UX_NATIVE_ADAPTATION</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_rx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_rx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_rx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_rx_width_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_tx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_tx_prbs_pattern_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_tx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_tx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch2_xcvr_tx_spread_spectrum_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ch3_cdr_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch3_flux_mode_hwtcl</name>
            <value>FLUX_MODE_BYPASS</value>
          </parameter>
          <parameter>
            <name>ch3_phy_loopback_mode_hwtcl</name>
            <value>DISABLED</value>
          </parameter>
          <parameter>
            <name>ch3_rx_postdiv_clk_divider_hwtcl</name>
            <value>12</value>
          </parameter>
          <parameter>
            <name>ch3_sim_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch3_tx_invert_pin_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch3_tx_pll_f_out_hz_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>ch3_tx_pll_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch3_tx_pll_refclk_select_hwtcl</name>
            <value>GLOBAL_REFCLK0</value>
          </parameter>
          <parameter>
            <name>ch3_tx_postdiv_clk_divider_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_cdr_f_ref_hz_hwtcl</name>
            <value>100000000</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_cdr_f_vco_hz_hwtcl</name>
            <value>1410065408</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_rx_adaptation_mode_hwtcl</name>
            <value>UX_NATIVE_ADAPTATION</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_rx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_rx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_rx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_rx_width_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_tx_datarate_bps_hwtcl</name>
            <value>16000</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_tx_prbs_pattern_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_tx_protocol_hint_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_tx_protocol_hint_user_hwtcl</name>
            <value>PCIE_GEN4</value>
          </parameter>
          <parameter>
            <name>ch3_xcvr_tx_spread_spectrum_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>core16_CPLTO_THRU_AXI_ST</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_CPL_REORDERING</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_DEVATT_TX_ROUTING</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_DM_ADR_ALIGN</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_DOWNSTREAM_MSG_FWD</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_DWIDTH</name>
            <value>256</value>
          </parameter>
          <parameter>
            <name>core16_FLR_REQ_DROP</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_FUNC_MODE</name>
            <value>POWER_USER</value>
          </parameter>
          <parameter>
            <name>core16_Header_Packing_scheme</name>
            <value>Simple</value>
          </parameter>
          <parameter>
            <name>core16_Header_Packing_scheme_hwtcl</name>
            <value>Simple</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstrAWD</name>
            <value>32</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstrAWD_byte_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstrDWD</name>
            <value>32</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstrDWD_byte_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstr_readyLatency</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_LiteMstr_readyLatency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_LiteSlvAWD</name>
            <value>20</value>
          </parameter>
          <parameter>
            <name>core16_LiteSlvDWD</name>
            <value>32</value>
          </parameter>
          <parameter>
            <name>core16_LiteSlvDWD_byte_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_MMAWD</name>
            <value>64</value>
          </parameter>
          <parameter>
            <name>core16_MMBLWD</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>core16_MMDWD</name>
            <value>512</value>
          </parameter>
          <parameter>
            <name>core16_MMIO_ADR_ALIGN</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_MM_readyLatency</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_MSIX_BAR_OFFSET</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_MSIX_BIR</name>
            <value>5</value>
          </parameter>
          <parameter>
            <name>core16_MSIX_TABLE</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_MSIX_TABLE_SIZE</name>
            <value>2048</value>
          </parameter>
          <parameter>
            <name>core16_MSIX_VECTOR_ALLOC</name>
            <value>Static</value>
          </parameter>
          <parameter>
            <name>core16_MSI_MSG_GEN</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_NUM_OF_SEG</name>
            <value>2</value>
          </parameter>
          <parameter>
            <name>core16_REORDER_BUFF_SIZE</name>
            <value>64</value>
          </parameter>
          <parameter>
            <name>core16_ST_readyLatency</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ST_readyLatency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_autonomous_pm_enter_l23</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>core16_cap_ext_tag_supp_user_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_cap_port_num_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_cap_slot_clk_config_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_ceb_ack_latency_hwtcl</name>
            <value>100</value>
          </parameter>
          <parameter>
            <name>core16_ceb_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_pf_ext_cap_last_ptr</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_pf_ext_cap_last_ptr_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_pf_std_cap_last_ptr</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_pf_std_cap_last_ptr_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_vf_ext_cap_last_ptr</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_vf_ext_cap_last_ptr_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_vf_std_cap_last_ptr</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ceb_vf_std_cap_last_ptr_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_cfg_ptm_auto_update_period_hwtcl</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_cii_ack_latency_hwtcl</name>
            <value>100</value>
          </parameter>
          <parameter>
            <name>core16_cii_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_cii_monitor_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_comp_timeout_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_cpl_reordering_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_cpl_timeout_thru_axist_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_ctrl_shadow_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_cvp_user_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dev_att_tx_routing_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_device_att</name>
            <value>Disable</value>
          </parameter>
          <parameter>
            <name>core16_device_att_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_end_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_feature_type_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_fid_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_major_ver_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_minor_rev_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_next_byte_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfh_ver_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfl_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfl_next_cap_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dfl_total_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_dm_adr_align_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_double_width_integer_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_dwdn_msg_fwd_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_dwidth_byte_hwtcl</name>
            <value>32</value>
          </parameter>
          <parameter>
            <name>core16_empty_width_integer_hwtcl</name>
            <value>3</value>
          </parameter>
          <parameter>
            <name>core16_enable_app_xfer_pending_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_apps_pm_xmt_turnoff_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_apps_ready_entr_l23_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_cii_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_cpl_timeout_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_ecc_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_error_intf_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_hotplug_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_legacy_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_multi_func_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_power_mgnt_intf_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_prs_event_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_rx_buffer_limit_ports_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_sriov_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_enable_virtio_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msix_tablesize_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msix_tablesize_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msix_tablesize_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msix_tablesize_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_bir_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_bir_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_bir_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_bir_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_offset_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_offset_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_offset_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixpba_offset_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_bir_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_bir_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_bir_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_bir_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_offset_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_offset_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_offset_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_msixtable_offset_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_subsysid_pf0</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_subsysid_pf1</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_subsysid_pf2</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_exvf_subsysid_pf3</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_flr_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_flr_cap_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_flr_req_drop_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_func_mode_hwtcl</name>
            <value>Enable</value>
          </parameter>
          <parameter>
            <name>core16_func_mode_integer_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_hdr_width_integer_hwtcl</name>
            <value>128</value>
          </parameter>
          <parameter>
            <name>core16_hip_reconfig_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_hip_reconfig_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_inst_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_maxpayload_size_hwtcl</name>
            <value>512</value>
          </parameter>
          <parameter>
            <name>core16_mmio_adr_align_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_msi_msg_gen_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_msix_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_msix_bir_hwtcl</name>
            <value>5</value>
          </parameter>
          <parameter>
            <name>core16_msix_en_table_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_msix_table_size_hwtcl</name>
            <value>2048</value>
          </parameter>
          <parameter>
            <name>core16_msix_vector_alloc_hwtcl</name>
            <value>Static</value>
          </parameter>
          <parameter>
            <name>core16_msix_vector_alloc_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_payload_width_integer_hwtcl</name>
            <value>256</value>
          </parameter>
          <parameter>
            <name>core16_pcie_cvp_attr_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pclk_clk_hz_hwtcl</name>
            <value>1000000000</value>
          </parameter>
          <parameter>
            <name>core16_perfmon_clk_freq</name>
            <value>250</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_at_block_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_src_valid_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_acs_cap_peer_to_peer_traffic_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_ats_exvf_align_request_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar01_size_mask</name>
            <value>32767</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar0_address_width_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar0_address_width_user_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar0_type_hwtcl</name>
            <value>64-bit prefetchable memory</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar0_type_integer_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar0_type_user_hwtcl</name>
            <value>64-bit prefetchable memory</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar1_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar1_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar2_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar2_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar3_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar3_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar4_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar4_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar5_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_bar5_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_base_class_code_hwtcl</name>
            <value>255</value>
          </parameter>
          <parameter>
            <name>core16_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_cap_link_surprise_down_err_cap_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_class_code_hwtcl</name>
            <value>16711680</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset0_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset1_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset2_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset3_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_16g_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset0_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset1_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset2_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset3_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_dsp_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_expansion_base_address_register_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_fast_link_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_int_pin_hwtcl</name>
            <value>NO INT</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pasid_cap_execute_permission_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pasid_cap_max_pasid_width</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pasid_cap_privileged_mode_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msi_ext_data_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>32767</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pci_type0_vendor_id_hwtcl</name>
            <value>4466</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_ext_tag_supp_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_flr_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_phy_slot_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_port_num_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_pcie_slot_imp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_prs_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_revision_id_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_rom_bar_enabled_hwtcl</name>
            <value>disable</value>
          </parameter>
          <parameter>
            <name>core16_pf0_rp_rom_bar_enabled_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_sriov_vf_device_id</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_user_pcie_cap_slot_clk_config_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset0_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset1_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset2_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset3_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_16g_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset0_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset1_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset2_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset3_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>core16_pf0_usp_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_count_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_vf_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf0vf_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_at_block_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_src_valid_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_acs_cap_peer_to_peer_traffic_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_ats_exvf_align_request_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar0_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar0_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar1_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar1_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar2_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar2_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar3_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar3_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar4_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar4_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar5_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_bar5_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_class_code_hwtcl</name>
            <value>16711680</value>
          </parameter>
          <parameter>
            <name>core16_pf1_expansion_base_address_register_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_int_pin_hwtcl</name>
            <value>NO INT</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pasid_cap_execute_permission_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pasid_cap_max_pasid_width</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pasid_cap_privileged_mode_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msi_ext_data_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pcie_cap_ext_tag_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pcie_cap_flr_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_prs_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_rom_bar_enabled_hwtcl</name>
            <value>disable</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_sriov_vf_device_id</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_user_pcie_cap_slot_clk_config_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_count_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_vf_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1_virtual_sn_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf1vf_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_at_block_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_src_valid_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_acs_cap_peer_to_peer_traffic_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_ats_exvf_align_request_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar0_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar0_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar1_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar1_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar2_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar2_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar3_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar3_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar4_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar4_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar5_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_bar5_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_class_code_hwtcl</name>
            <value>16711680</value>
          </parameter>
          <parameter>
            <name>core16_pf2_expansion_base_address_register_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_int_pin_hwtcl</name>
            <value>NO INT</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pasid_cap_execute_permission_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pasid_cap_max_pasid_width</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pasid_cap_privileged_mode_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msi_ext_data_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pcie_cap_ext_tag_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pcie_cap_flr_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_prs_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_rom_bar_enabled_hwtcl</name>
            <value>disable</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_sriov_vf_device_id</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_user_pcie_cap_slot_clk_config_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_count_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_vf_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2_virtual_sn_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf2vf_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_at_block_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_src_valid_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_acs_cap_peer_to_peer_traffic_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_ats_exvf_align_request_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar0_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar0_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar1_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar1_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar2_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar2_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar3_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar3_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar4_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar4_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar5_address_width_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_bar5_type_user_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_class_code_hwtcl</name>
            <value>16711680</value>
          </parameter>
          <parameter>
            <name>core16_pf3_expansion_base_address_register_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_int_pin_hwtcl</name>
            <value>NO INT</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pasid_cap_execute_permission_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pasid_cap_max_pasid_width</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pasid_cap_privileged_mode_supported</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msi_ext_data_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pcie_cap_ext_tag_supp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pcie_cap_flr_cap_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_prs_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_rom_bar_enabled_hwtcl</name>
            <value>disable</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar01_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar0_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar1_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar23_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar2_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar3_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar45_size_mask</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar4_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_address_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_address_width_int_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_type_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_type_int_hwtcl</name>
            <value>Disabled</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_bar5_type_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_sriov_vf_device_id</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>ST table not present</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_user_pcie_cap_slot_clk_config_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_count_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_tph_st_dev_spec_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_vf_tph_st_int_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3_virtual_sn_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_capability_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_cmn_config_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_cmn_config_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_cmn_config_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_device_specific_cap_present_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_devspecific_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_devspecific_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_devspecific_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_isrstatus_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_isrstatus_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_isrstatus_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_notification_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_notification_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_notification_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_notify_off_multiplier_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_pciconfig_access_bar_indicator_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_pciconfig_access_bar_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pf3vf_virtio_pciconfig_access_structure_length_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_pfx_width_integer_hwtcl</name>
            <value>32</value>
          </parameter>
          <parameter>
            <name>core16_ptm_intf_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_reorder_buff_size_hwtcl</name>
            <value>64</value>
          </parameter>
          <parameter>
            <name>core16_revision_id_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_rxbuf_limit_bypass_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_segment_size_hwtcl</name>
            <value>16</value>
          </parameter>
          <parameter>
            <name>core16_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_sris_mode_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_sys_clk_hz_hwtcl</name>
            <value>350000000</value>
          </parameter>
          <parameter>
            <name>core16_tdata_width_integer_hwtcl</name>
            <value>256</value>
          </parameter>
          <parameter>
            <name>core16_tlp_bypass_isDownstream_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_topology_hwtcl</name>
            <value>Gen4 x4 Interface 256 bit</value>
          </parameter>
          <parameter>
            <name>core16_topology_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_total_pf_count_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_total_pf_count_width_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_total_vf_count_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_total_vf_count_width_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_use_ast_parity_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_user_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_user_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_user_vsec_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_vendor_id_hwtcl</name>
            <value>4466</value>
          </parameter>
          <parameter>
            <name>core16_virtio_pci_cfg_acc_intf_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtio_start_byte_address_hwtcl</name>
            <value>72</value>
          </parameter>
          <parameter>
            <name>core16_virtual_drop_vendor0_msg_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_drop_vendor1_msg_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_link_rate_hwtcl</name>
            <value>Gen4 (16.0 Gbps)</value>
          </parameter>
          <parameter>
            <name>core16_virtual_link_rate_integer_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_link_width_hwtcl</name>
            <value>x4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_link_width_integer_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_maxpayload_size_hwtcl</name>
            <value>512</value>
          </parameter>
          <parameter>
            <name>core16_virtual_num_of_lanes_1_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_virtual_num_of_lanes_2_hwtcl</name>
            <value>2</value>
          </parameter>
          <parameter>
            <name>core16_virtual_num_of_lanes_4_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_num_of_lanes_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_num_of_lanes_integer_hwtcl</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_enable_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_exvf_msix_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_ltr_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_msi_64b_addressing_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_msi_enable_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_msi_enable_user_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_msix_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_msix_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_pasid_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_prs_ext_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_sriov_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf0_user_vsec_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_exvf_msix_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_msi_64b_addressing_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_msi_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_msi_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_msix_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_msix_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_pasid_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_prs_ext_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_sriov_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_user_vsec_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf1_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_exvf_msix_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_msi_64b_addressing_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_msi_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_msi_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_msix_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_msix_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_pasid_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_prs_ext_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_sriov_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_user_vsec_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf2_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_acs_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_ats_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_exvf_msix_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_msi_64b_addressing_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_msi_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_msi_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_msix_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_msix_enable_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_pasid_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_prs_ext_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_sriov_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_tph_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_user_vsec_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_pf3_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_ptm_autoupdate_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_ptm_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_rp_ep_mode_hwtcl</name>
            <value>Native Endpoint</value>
          </parameter>
          <parameter>
            <name>core16_virtual_rp_ep_mode_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_sn_cap_enable_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_virtual_tlp_bypass_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>core16_vsec_next_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>debug_toolkit_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>design_environment</name>
            <value>QSYS</value>
          </parameter>
          <parameter>
            <name>device</name>
            <value>A5ED065BB32AE4SR0</value>
          </parameter>
          <parameter>
            <name>device_die_revisions</name>
            <value>MAIN_SM7_REVA</value>
          </parameter>
          <parameter>
            <name>device_die_types</name>
            <value>MAIN_SM7</value>
          </parameter>
          <parameter>
            <name>device_family</name>
            <value>Agilex 5</value>
          </parameter>
          <parameter>
            <name>device_revision</name>
            <value>Unknown</value>
          </parameter>
          <parameter>
            <name>device_type</name>
            <value>EP</value>
          </parameter>
          <parameter>
            <name>device_type_integer</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>dr_enabled_hwtcl</name>
            <value>DR_DISABLED</value>
          </parameter>
          <parameter>
            <name>ed_generating_rp_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>enable_example_design_sim_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>enable_example_design_synth_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>enable_pcie_syspll_ed_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>enable_pciess_register_access_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>enable_test_intf_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>example_design_mode_hwtcl</name>
            <value>PIO</value>
          </parameter>
          <parameter>
            <name>g3_pld_clkfreq_user_hwtcl</name>
            <value>300MHz</value>
          </parameter>
          <parameter>
            <name>g4_pld_clkfreq_user_hwtcl</name>
            <value>350MHz</value>
          </parameter>
          <parameter>
            <name>generating_ed_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch0_rx_invert_pin_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch0_rx_postdiv_clk_en_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch0_xcvr_rx_cdrdivout_en_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch0_xcvr_rx_force_cdr_ltr_hwtcl</name>
            <value>TRUE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch0_xcvr_tx_user_clk_only_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch1_rx_invert_pin_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch1_rx_postdiv_clk_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch1_xcvr_rx_cdrdivout_en_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch1_xcvr_rx_force_cdr_ltr_hwtcl</name>
            <value>TRUE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch1_xcvr_tx_user_clk_only_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch2_rx_invert_pin_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch2_rx_postdiv_clk_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch2_xcvr_rx_cdrdivout_en_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch2_xcvr_rx_force_cdr_ltr_hwtcl</name>
            <value>FALSE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch2_xcvr_tx_user_clk_only_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch3_rx_invert_pin_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch3_rx_postdiv_clk_en_hwtcl</name>
            <value>ENABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch3_xcvr_rx_cdrdivout_en_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch3_xcvr_rx_force_cdr_ltr_hwtcl</name>
            <value>FALSE</value>
          </parameter>
          <parameter>
            <name>ipfluxtop_uxtop_wrap_ch3_xcvr_tx_user_clk_only_mode_hwtcl</name>
            <value>DISABLE</value>
          </parameter>
          <parameter>
            <name>link_insp_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>mif_devatt_port0_lower32b</name>
            <value></value>
          </parameter>
          <parameter>
            <name>mif_devatt_port0_upper32b</name>
            <value></value>
          </parameter>
          <parameter>
            <name>mif_devatt_port1_lower32b</name>
            <value></value>
          </parameter>
          <parameter>
            <name>mif_devatt_port1_upper32b</name>
            <value></value>
          </parameter>
          <parameter>
            <name>part_trait_device</name>
            <value>A5ED065BB32AE4SR0</value>
          </parameter>
          <parameter>
            <name>pcie_link_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>pcie_ss_func_mode_hwtcl</name>
            <value>Power User</value>
          </parameter>
          <parameter>
            <name>pcie_ss_func_mode_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>pcie_ss_profile_hwtcl</name>
            <value>Basic</value>
          </parameter>
          <parameter>
            <name>pciess_bp_debug_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>pciess_perfmon_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>pciess_topology</name>
            <value>pcie_x4</value>
          </parameter>
          <parameter>
            <name>pciess_topology_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>pld_clkfreq_hwtcl</name>
            <value>350MHz</value>
          </parameter>
          <parameter>
            <name>pld_clkfreq_integer_hwtcl</name>
            <value>350</value>
          </parameter>
          <parameter>
            <name>select_design_example_rtl_lang_hwtcl</name>
            <value>Verilog</value>
          </parameter>
          <parameter>
            <name>serial_sim_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_cii_monitor_en_hwtcl</name>
            <value>CII_MONITOR_EN_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_cvp_enable_hwtcl</name>
            <value>CVP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_cvp_vendor_specific_header_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_drop_vendor0_msg_hwtcl</name>
            <value>FALSE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_drop_vendor1_msg_hwtcl</name>
            <value>FALSE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf3_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_link_rate_hwtcl</name>
            <value>LINK_RATE_GEN4</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_link_width_hwtcl</name>
            <value>LINK_WIDTH_X4</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_maxpayload_size_hwtcl</name>
            <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_num_of_lanes_hwtcl</name>
            <value>NUM_OF_LANES_NUM_4</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pclk_clk_hz_hwtcl</name>
            <value>1000000000</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_at_block_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_src_valid_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_enable_hwtcl</name>
            <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_enable_hwtcl</name>
            <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_ats_exvf_align_request_hwtcl</name>
            <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar0_prefetch_hwtcl</name>
            <value>true</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar0_type_hwtcl</name>
            <value>PF0_BAR0_TYPE_BAR_MEM64</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar2_type_hwtcl</name>
            <value>PF0_BAR2_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar4_type_hwtcl</name>
            <value>PF0_BAR4_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_base_class_code_hwtcl</name>
            <value>255</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
            <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset0_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset10_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset12_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset13_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset14_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset15_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset1_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset2_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset3_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset5_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset6_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset7_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset8_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset9_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset0_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset10_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset12_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset13_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset14_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset15_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset1_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset2_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset3_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset5_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset6_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset7_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset8_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset9_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_acs_cap_enable_hwtcl</name>
            <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_ats_cap_enable_hwtcl</name>
            <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_msix_cap_enable_hwtcl</name>
            <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_tph_cap_enable_hwtcl</name>
            <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_virtio_en_hwtcl</name>
            <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_int_pin_hwtcl</name>
            <value>PF0_INT_PIN_NO_INT</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_ltr_cap_enable_hwtcl</name>
            <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_msi_enable_hwtcl</name>
            <value>PF0_MSI_ENABLE_ENABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_msix_enable_hwtcl</name>
            <value>PF0_MSIX_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_enable_hwtcl</name>
            <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_execute_permission_supported_hwtcl</name>
            <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_max_pasid_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_privileged_mode_supported_hwtcl</name>
            <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_64_bit_addr_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>32767</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_enabled_hwtcl</name>
            <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_vendor_id_hwtcl</name>
            <value>4466</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ext_tag_en_hwtcl</name>
            <value>true</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_flr_cap_hwtcl</name>
            <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_hot_plug_capable_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_phy_slot_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_port_num_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_clk_config_hwtcl</name>
            <value>true</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_slot_imp_hwtcl</name>
            <value>PF0_PCIE_SLOT_IMP_NOT_IMPLEMENTED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_port_logic_fast_link_mode</name>
            <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_enable_hwtcl</name>
            <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_revision_id_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enable_hwtcl</name>
            <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_bar_enabled_hwtcl</name>
            <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sn_cap_enable_hwtcl</name>
            <value>PF0_SN_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_enable_hwtcl</name>
            <value>PF0_SRIOV_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_type_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_type_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_type_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_enabled_hwtcl</name>
            <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_cap_enable_hwtcl</name>
            <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_hwtcl</name>
            <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
            <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_hwtcl</name>
            <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
            <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_user_vsec_cap_enable_hwtcl</name>
            <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset0_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset10_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset12_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset13_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset14_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset15_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset1_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset2_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset3_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset5_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset6_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset7_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset8_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset9_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset0_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset10_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset11_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset12_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset13_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset14_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset15_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset1_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset2_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset3_hwtcl</name>
            <value>9</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset4_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset5_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset6_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset7_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset8_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset9_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf0_virtio_en_hwtcl</name>
            <value>PF0_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_at_block_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_src_valid_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_enable_hwtcl</name>
            <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_enable_hwtcl</name>
            <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_ats_exvf_align_request_hwtcl</name>
            <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar0_type_hwtcl</name>
            <value>PF1_BAR0_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar2_type_hwtcl</name>
            <value>PF1_BAR2_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar4_type_hwtcl</name>
            <value>PF1_BAR4_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_enable_hwtcl</name>
            <value>PF1_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_acs_cap_enable_hwtcl</name>
            <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_ats_cap_enable_hwtcl</name>
            <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_msix_cap_enable_hwtcl</name>
            <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_tph_cap_enable_hwtcl</name>
            <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_virtio_en_hwtcl</name>
            <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_int_pin_hwtcl</name>
            <value>PF1_INT_PIN_NO_INT</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_msi_enable_hwtcl</name>
            <value>PF1_MSI_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_msix_enable_hwtcl</name>
            <value>PF1_MSIX_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_enable_hwtcl</name>
            <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_execute_permission_supported_hwtcl</name>
            <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_max_pasid_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_privileged_mode_supported_hwtcl</name>
            <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_64_bit_addr_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_enabled_hwtcl</name>
            <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ext_tag_en_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_flr_cap_hwtcl</name>
            <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_slot_clk_config_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_enable_hwtcl</name>
            <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enable_hwtcl</name>
            <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sn_cap_enable_hwtcl</name>
            <value>PF1_SN_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_enable_hwtcl</name>
            <value>PF1_SRIOV_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_type_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_type_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_type_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_enabled_hwtcl</name>
            <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_cap_enable_hwtcl</name>
            <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_hwtcl</name>
            <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
            <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_hwtcl</name>
            <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
            <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_cap_enable_hwtcl</name>
            <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf1_virtio_en_hwtcl</name>
            <value>PF1_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_at_block_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_src_valid_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_enable_hwtcl</name>
            <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_enable_hwtcl</name>
            <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_ats_exvf_align_request_hwtcl</name>
            <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar0_type_hwtcl</name>
            <value>PF2_BAR0_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar2_type_hwtcl</name>
            <value>PF2_BAR2_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar4_type_hwtcl</name>
            <value>PF2_BAR4_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_enable_hwtcl</name>
            <value>PF2_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_acs_cap_enable_hwtcl</name>
            <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_ats_cap_enable_hwtcl</name>
            <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_msix_cap_enable_hwtcl</name>
            <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_tph_cap_enable_hwtcl</name>
            <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_virtio_en_hwtcl</name>
            <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_int_pin_hwtcl</name>
            <value>PF2_INT_PIN_NO_INT</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_msi_enable_hwtcl</name>
            <value>PF2_MSI_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_msix_enable_hwtcl</name>
            <value>PF2_MSIX_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_enable_hwtcl</name>
            <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_execute_permission_supported_hwtcl</name>
            <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_max_pasid_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_privileged_mode_supported_hwtcl</name>
            <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_64_bit_addr_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_enabled_hwtcl</name>
            <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ext_tag_en_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_flr_cap_hwtcl</name>
            <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_slot_clk_config_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_enable_hwtcl</name>
            <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enable_hwtcl</name>
            <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sn_cap_enable_hwtcl</name>
            <value>PF2_SN_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_enable_hwtcl</name>
            <value>PF2_SRIOV_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_type_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_type_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_type_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_enabled_hwtcl</name>
            <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_cap_enable_hwtcl</name>
            <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_hwtcl</name>
            <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
            <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_hwtcl</name>
            <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
            <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_cap_enable_hwtcl</name>
            <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf2_virtio_en_hwtcl</name>
            <value>PF2_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_at_block_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
            <value>8</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_src_valid_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
            <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_enable_hwtcl</name>
            <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_enable_hwtcl</name>
            <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_ats_exvf_align_request_hwtcl</name>
            <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar0_type_hwtcl</name>
            <value>PF3_BAR0_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar2_type_hwtcl</name>
            <value>PF3_BAR2_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar4_type_hwtcl</name>
            <value>PF3_BAR4_TYPE_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_base_class_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_enable_hwtcl</name>
            <value>PF3_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_acs_cap_enable_hwtcl</name>
            <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_ats_cap_enable_hwtcl</name>
            <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_msix_cap_enable_hwtcl</name>
            <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_tph_cap_enable_hwtcl</name>
            <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_virtio_en_hwtcl</name>
            <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_int_pin_hwtcl</name>
            <value>PF3_INT_PIN_NO_INT</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_msi_enable_hwtcl</name>
            <value>PF3_MSI_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_msix_enable_hwtcl</name>
            <value>PF3_MSIX_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_enable_hwtcl</name>
            <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_execute_permission_supported_hwtcl</name>
            <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_max_pasid_width_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_privileged_mode_supported_hwtcl</name>
            <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_64_bit_addr_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_cap_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
            <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_bir_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_enabled_hwtcl</name>
            <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ext_tag_en_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_flr_cap_hwtcl</name>
            <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_port_num_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_slot_clk_config_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_program_interface_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_enable_hwtcl</name>
            <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_outstanding_capacity_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_revision_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enable_hwtcl</name>
            <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sn_cap_enable_hwtcl</name>
            <value>PF3_SN_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_cap_sup_page_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_enable_hwtcl</name>
            <value>PF3_SRIOV_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_type_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_type_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_type_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_enabled_hwtcl</name>
            <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_mask_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_prefetch_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_device_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_subclass_code_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_subsys_dev_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_subsys_vendor_id_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_cap_enable_hwtcl</name>
            <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_hwtcl</name>
            <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
            <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_hwtcl</name>
            <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
            <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_cap_enable_hwtcl</name>
            <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_pf3_virtio_en_hwtcl</name>
            <value>PF3_VIRTIO_EN_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_port_type_hwtcl</name>
            <value>PORT_TYPE_NATIVE_EP</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_ptm_autoupdate_hwtcl</name>
            <value>PTM_AUTOUPDATE_AUTOUPDATE_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_rxbuf_limit_bypass_hwtcl</name>
            <value>7</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_sris_enable_hwtcl</name>
            <value>SRIS_ENABLE_DISABLED</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_sris_mode_hwtcl</name>
            <value>false</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_sup_mode_hwtcl</name>
            <value>SUP_MODE_USER_MODE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_sys_clk_hz_hwtcl</name>
            <value>350000000</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_virtual_ptm_hwtcl</name>
            <value>PTM_ENABLE_DISABLE</value>
          </parameter>
          <parameter>
            <name>sm_hssi_pcie_ctl_x4_vsec_next_offset_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>speed_grade</name>
            <value>4</value>
          </parameter>
          <parameter>
            <name>sup_mode_hwtcl</name>
            <value>User Mode</value>
          </parameter>
          <parameter>
            <name>tile_location_hwtcl</name>
            <value>Left-Top</value>
          </parameter>
          <parameter>
            <name>top_topology_hwtcl</name>
            <value>Gen4 x4 Interface 256 bit</value>
          </parameter>
          <parameter>
            <name>top_topology_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>topology</name>
            <value>pcie_x4</value>
          </parameter>
          <parameter>
            <name>total_pcie_intf_hwtcl</name>
            <value>1</value>
          </parameter>
          <parameter>
            <name>virtual_rp_ep_mode_hwtcl</name>
            <value>Native Endpoint</value>
          </parameter>
          <parameter>
            <name>virtual_rp_ep_mode_integer_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>virtual_sris_enable_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>virtual_tlp_bypass_en_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>virtual_tlp_bypass_en_user_hwtcl</name>
            <value>0</value>
          </parameter>
          <parameter>
            <name>xcvr_reconfig_hwtcl</name>
            <value>0</value>
          </parameter>
        </parameters>
        <interconnectAssignments></interconnectAssignments>
        <className>intel_pcie_gts</className>
        <version>3.0.0</version>
        <name>dut</name>
        <uniqueName>pcie_ed_dut_intel_pcie_gts_300_qdefnma</uniqueName>
        <nonce>0</nonce>
        <incidentConnections></incidentConnections>
        <path>pcie_ed_dut.dut</path>
      </instanceData>
      <children>
        <node>
          <instanceKey xsi:type="xs:string">pcie_hal_top</instanceKey>
          <instanceData xsi:type="data">
            <parameters>
              <parameter>
                <name>DEVICE</name>
                <value>None</value>
              </parameter>
              <parameter>
                <name>DEVICE_FAMILY</name>
                <value>Agilex 5</value>
              </parameter>
              <parameter>
                <name>cfg_ptm_auto_update_signal</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>ch0_SF_XCVRIF_1CH_EN</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch0_cdr_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch0_cdr_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch0_cdr_refclk_select_atom</name>
                <value>CH0_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch0_clkrx_refclk_cssm_fw_control_atom</name>
                <value>CH0_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH0_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_dr_enabled_atom</name>
                <value>CH0_DR_ENABLED_DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch0_duplex_mode_atom</name>
                <value>CH0_DUPLEX_MODE_DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch0_ehip_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch0_fec_dyn_tx_mux_atom</name>
                <value>CH0_DYN_TX_MUX_ETHPCS</value>
              </parameter>
              <parameter>
                <name>ch0_fec_error_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch0_fec_fracture</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch0_fec_loopback_mode_atom</name>
                <value>CH0_LOOPBACK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_fec_mode</name>
                <value>2</value>
              </parameter>
              <parameter>
                <name>ch0_fec_mode_atom</name>
                <value>CH0_FEC_MODE_RSFEC</value>
              </parameter>
              <parameter>
                <name>ch0_fec_rx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch0_fec_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch0_fec_spec</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_fec_spec_atom</name>
                <value>CH0_FEC_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_fec_tx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch0_flux_l_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch0_flux_l_rx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_flux_l_tx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_flux_mode</name>
                <value>FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch0_flux_mode_atom</name>
                <value>CH0_FLUX_MODE_FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch0_fracture_atom</name>
                <value>CH0_FRACTURE_UNUSED</value>
              </parameter>
              <parameter>
                <name>ch0_ick_tx_word_clk_hz</name>
                <value>30078967177</value>
              </parameter>
              <parameter>
                <name>ch0_l_duplex_mode</name>
                <value>RX_ONLY_SIMPLEX</value>
              </parameter>
              <parameter>
                <name>ch0_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_l_pcs_ref_clk_hz</name>
                <value>63276018209</value>
              </parameter>
              <parameter>
                <name>ch0_l_xcvr_rx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch0_l_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch0_l_xcvr_tx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch0_lane_common_ref_clk_hz</name>
                <value>6191824992</value>
              </parameter>
              <parameter>
                <name>ch0_lane_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_lc_postdiv_sel</name>
                <value>SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch0_lc_postdiv_sel_atom</name>
                <value>CH0_LC_POSTDIV_SEL_SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch0_local_refclk_cssm_fw_control_atom</name>
                <value>CH0_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_local_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH0_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_custom_cadence</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_enforce_max_frame_size</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_flow_control</name>
                <value>NO</value>
              </parameter>
              <parameter>
                <name>ch0_mac_forward_rx_pause_requests</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_ipg_removed_per_am_period</name>
                <value>20</value>
              </parameter>
              <parameter>
                <name>ch0_mac_keep_rx_crc</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_link_fault_mode</name>
                <value>OFF</value>
              </parameter>
              <parameter>
                <name>ch0_mac_remove_pads</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_rx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch0_mac_rx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_rx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch0_mac_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_source_address_insertion</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_strict_preamble_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_strict_sfd_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_tx_ipg_size</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch0_mac_tx_mac_data_flow</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_tx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch0_mac_tx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_tx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_mac_txmac_saddr</name>
                <value>1122334455</value>
              </parameter>
              <parameter>
                <name>ch0_pcie_mode_atom</name>
                <value>CH0_PCIE_MODE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch0_pcs_l_rx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch0_pcs_l_tx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch0_pcs_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch0_pcs_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch0_phy_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_phy_loopback_mode_atom</name>
                <value>CH0_LOOPBACK_MODE_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_channel_identifier</name>
                <value>PHIP</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_rx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_rx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_rx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_rx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_tx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_tx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_tx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch0_pldif_tx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch0_ptp0_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_ptp0_sim_mode</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_ptp1_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_ptp1_sim_mode</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_ptp_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_rate_mode</name>
                <value>RATE_10G</value>
              </parameter>
              <parameter>
                <name>ch0_rst_mux_static_sel</name>
                <value>HRC</value>
              </parameter>
              <parameter>
                <name>ch0_rst_mux_static_sel_atom</name>
                <value>CH0_RST_MUX_STATIC_SEL_HRC</value>
              </parameter>
              <parameter>
                <name>ch0_rx_bond_size</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_rx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_enable_atom</name>
                <value>CH0_RX_DL_ENABLE_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rx_lat_bit_for_async</name>
                <value>82195</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rx_lat_bit_for_async_atom</name>
                <value>82195</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rxbit_cntr_pma</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rxbit_cntr_pma_atom</name>
                <value>CH0_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rxbit_rollover</name>
                <value>256271</value>
              </parameter>
              <parameter>
                <name>ch0_rx_dl_rxbit_rollover_atom</name>
                <value>256271</value>
              </parameter>
              <parameter>
                <name>ch0_rx_fec_type_used_atom</name>
                <value>CH0_RX_FEC_TYPE_USED_RS</value>
              </parameter>
              <parameter>
                <name>ch0_rx_flux_ingress_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_invert_pin</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_rx_postdiv_clk_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch0_rx_postdiv_clk_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_sim_mode_atom</name>
                <value>CH0_RX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_rx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_rx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH0_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch0_rx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_rx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH0_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch0_rx_xcvrif_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_sequencer_reg_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_sequencer_reg_en_atom</name>
                <value>CH0_SEQUENCER_REG_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_sim_mode_atom</name>
                <value>CH0_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_sup_mode</name>
                <value>USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch0_sup_mode_atom</name>
                <value>CH0_SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch0_syspll_rx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_syspll_tx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_tx_bond_size</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>ch0_tx_bond_size_atom</name>
                <value>CH0_TX_BOND_SIZE_X4</value>
              </parameter>
              <parameter>
                <name>ch0_tx_bonding_category_atom</name>
                <value>CH0_TX_BONDING_CATEGORY_BONDING_LEADER</value>
              </parameter>
              <parameter>
                <name>ch0_tx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch0_tx_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_dl_enable_atom</name>
                <value>CH0_TX_DL_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_flux_ingress_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_invert_pin</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_f_out_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_feed_forward_gain</name>
                <value>219</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_frac_mode_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch0_tx_pll_refclk_select_atom</name>
                <value>CH0_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch0_tx_postdiv_clk_divider</name>
                <value>52</value>
              </parameter>
              <parameter>
                <name>ch0_tx_prbs_gen_en_atom</name>
                <value>CH0_TX_PRBS_GEN_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_sim_mode_atom</name>
                <value>CH0_TX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_tx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_tx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH0_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_tx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_tx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH0_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_tx_xcvrif_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_cdr_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_cdr_f_vco_hz</name>
                <value>1410065408</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_adaptation_mode</name>
                <value>UX_NATIVE_ADAPTATION</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_cdrdivout_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_eq_dfe_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_eq_vga_gain</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_external_couple_type</name>
                <value>AC</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_force_cdr_ltr</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_onchip_termination_setting</name>
                <value>R_1</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_prbs_monitor_en_atom</name>
                <value>CH0_RX_PRBS_MONITOR_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_prbs_pattern</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_prbs_pattern_atom</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_preloaded_hardware_configs_atom</name>
                <value>CH0_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_protocol_hint_atom</name>
                <value>CH0_RX_PROTOCOL_HINT_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_termination_mode</name>
                <value>GROUNDED</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_rx_width_atom</name>
                <value>CH0_RX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_cascade_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_eq_main_tap</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_eq_post_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_eq_pre_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_eq_pre_tap_2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_prbs_pattern</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_prbs_pattern_atom</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_preloaded_hardware_configs_atom</name>
                <value>CH0_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_spread_spectrum_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_user_clk_only_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_user_clk_only_mode_atom</name>
                <value>CH0_TX_USER_CLK_ONLY_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_tx_width_atom</name>
                <value>CH0_TX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch0_xcvr_x_eq_hf_boost</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_l_duplex_mode</name>
                <value>RX_ONLY_SIMPLEX</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_l_loopback_mode</name>
                <value>SILB</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_l_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_l_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_rx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_rx_word_clk_dynamic_mux</name>
                <value>SEL_RXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch0_xcvrif_tx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_SF_XCVRIF_1CH_EN</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch1_cdr_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch1_cdr_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch1_cdr_refclk_select_atom</name>
                <value>CH1_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch1_clkrx_refclk_cssm_fw_control_atom</name>
                <value>CH1_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH1_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_dr_enabled_atom</name>
                <value>CH1_DR_ENABLED_DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch1_duplex_mode_atom</name>
                <value>CH1_DUPLEX_MODE_DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch1_ehip_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch1_fec_dyn_tx_mux_atom</name>
                <value>CH1_DYN_TX_MUX_UNUSED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_error_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch1_fec_fracture</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_loopback_mode_atom</name>
                <value>CH1_LOOPBACK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_fec_mode</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_fec_mode_atom</name>
                <value>CH1_FEC_MODE_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_rx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch1_fec_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_spec</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_spec_atom</name>
                <value>CH1_FEC_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_fec_tx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch1_flux_l_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch1_flux_l_rx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_flux_l_tx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_flux_mode</name>
                <value>FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch1_flux_mode_atom</name>
                <value>CH1_FLUX_MODE_FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch1_fracture_atom</name>
                <value>CH1_FRACTURE_UNUSED</value>
              </parameter>
              <parameter>
                <name>ch1_ick_tx_word_clk_hz</name>
                <value>40200251506</value>
              </parameter>
              <parameter>
                <name>ch1_l_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch1_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_l_pcs_ref_clk_hz</name>
                <value>45010746357</value>
              </parameter>
              <parameter>
                <name>ch1_l_xcvr_rx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch1_l_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch1_l_xcvr_tx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch1_lane_common_ref_clk_hz</name>
                <value>66904914473</value>
              </parameter>
              <parameter>
                <name>ch1_lane_id</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch1_lc_postdiv_sel</name>
                <value>SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch1_lc_postdiv_sel_atom</name>
                <value>CH1_LC_POSTDIV_SEL_SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch1_local_refclk_cssm_fw_control_atom</name>
                <value>CH1_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_local_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH1_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_custom_cadence</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_enforce_max_frame_size</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_flow_control</name>
                <value>NO</value>
              </parameter>
              <parameter>
                <name>ch1_mac_forward_rx_pause_requests</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_ipg_removed_per_am_period</name>
                <value>20</value>
              </parameter>
              <parameter>
                <name>ch1_mac_keep_rx_crc</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_link_fault_mode</name>
                <value>OFF</value>
              </parameter>
              <parameter>
                <name>ch1_mac_remove_pads</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_rx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch1_mac_rx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_rx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_mac_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_source_address_insertion</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_strict_preamble_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_strict_sfd_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_tx_ipg_size</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch1_mac_tx_mac_data_flow</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_tx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch1_mac_tx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_tx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_mac_txmac_saddr</name>
                <value>1122334455</value>
              </parameter>
              <parameter>
                <name>ch1_pcie_mode_atom</name>
                <value>CH1_PCIE_MODE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch1_pcs_l_rx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch1_pcs_l_tx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch1_pcs_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch1_pcs_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_phy_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_phy_loopback_mode_atom</name>
                <value>CH1_LOOPBACK_MODE_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_channel_identifier</name>
                <value>PHIP</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_rx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_rx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_rx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_rx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_tx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_tx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_tx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch1_pldif_tx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch1_ptp0_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_ptp0_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_ptp1_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_ptp1_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_ptp_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_rate_mode</name>
                <value>RATE_10G</value>
              </parameter>
              <parameter>
                <name>ch1_rst_mux_static_sel</name>
                <value>HRC</value>
              </parameter>
              <parameter>
                <name>ch1_rst_mux_static_sel_atom</name>
                <value>CH1_RST_MUX_STATIC_SEL_HRC</value>
              </parameter>
              <parameter>
                <name>ch1_rx_bond_size</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_rx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_enable_atom</name>
                <value>CH1_RX_DL_ENABLE_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rx_lat_bit_for_async</name>
                <value>256421</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rx_lat_bit_for_async_atom</name>
                <value>256421</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rxbit_cntr_pma</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rxbit_cntr_pma_atom</name>
                <value>CH1_RX_DL_RXBIT_CNTR_PMA_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rxbit_rollover</name>
                <value>40517</value>
              </parameter>
              <parameter>
                <name>ch1_rx_dl_rxbit_rollover_atom</name>
                <value>40517</value>
              </parameter>
              <parameter>
                <name>ch1_rx_fec_type_used_atom</name>
                <value>CH1_RX_FEC_TYPE_USED_NONE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_flux_ingress_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_invert_pin</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_rx_postdiv_clk_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch1_rx_postdiv_clk_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_sim_mode_atom</name>
                <value>CH1_RX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_rx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_rx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH1_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch1_rx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_rx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH1_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch1_rx_xcvrif_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_sequencer_reg_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_sequencer_reg_en_atom</name>
                <value>CH1_SEQUENCER_REG_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_sim_mode_atom</name>
                <value>CH1_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_sup_mode</name>
                <value>USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch1_sup_mode_atom</name>
                <value>CH1_SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch1_syspll_rx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_syspll_tx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_tx_bond_size</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>ch1_tx_bond_size_atom</name>
                <value>CH1_TX_BOND_SIZE_X4</value>
              </parameter>
              <parameter>
                <name>ch1_tx_bonding_category_atom</name>
                <value>CH1_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
              </parameter>
              <parameter>
                <name>ch1_tx_channel_mode</name>
                <value>FECD</value>
              </parameter>
              <parameter>
                <name>ch1_tx_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_dl_enable_atom</name>
                <value>CH1_TX_DL_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_flux_ingress_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_invert_pin</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_f_out_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_feed_forward_gain</name>
                <value>67</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_frac_mode_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch1_tx_pll_refclk_select_atom</name>
                <value>CH1_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch1_tx_postdiv_clk_divider</name>
                <value>137</value>
              </parameter>
              <parameter>
                <name>ch1_tx_prbs_gen_en_atom</name>
                <value>CH1_TX_PRBS_GEN_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_sim_mode_atom</name>
                <value>CH1_TX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_tx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_tx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH1_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_tx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_tx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH1_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_tx_xcvrif_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_cdr_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_cdr_f_vco_hz</name>
                <value>1410065408</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_adaptation_mode</name>
                <value>UX_NATIVE_ADAPTATION</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_cdrdivout_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_eq_dfe_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_eq_vga_gain</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_external_couple_type</name>
                <value>AC</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_force_cdr_ltr</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_onchip_termination_setting</name>
                <value>R_1</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_prbs_monitor_en_atom</name>
                <value>CH1_RX_PRBS_MONITOR_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_prbs_pattern</name>
                <value>PRBS7</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_prbs_pattern_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_preloaded_hardware_configs_atom</name>
                <value>CH1_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_protocol_hint_atom</name>
                <value>CH1_RX_PROTOCOL_HINT_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_termination_mode</name>
                <value>GROUNDED</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_rx_width_atom</name>
                <value>CH1_RX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_cascade_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_eq_main_tap</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_eq_post_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_eq_pre_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_eq_pre_tap_2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_prbs_pattern</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_prbs_pattern_atom</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_preloaded_hardware_configs_atom</name>
                <value>CH1_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_spread_spectrum_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_user_clk_only_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_user_clk_only_mode_atom</name>
                <value>CH1_TX_USER_CLK_ONLY_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_tx_width_atom</name>
                <value>CH1_TX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch1_xcvr_x_eq_hf_boost</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_l_duplex_mode</name>
                <value>RX_ONLY_SIMPLEX</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                <value>X4</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_l_rx_word_clk_dynamic_mux</name>
                <value>RXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_l_sim_mode</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_rx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch1_xcvrif_tx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_SF_XCVRIF_1CH_EN</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch2_cdr_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch2_cdr_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch2_cdr_refclk_select_atom</name>
                <value>CH2_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch2_clkrx_refclk_cssm_fw_control_atom</name>
                <value>CH2_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH2_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_dr_enabled_atom</name>
                <value>CH2_DR_ENABLED_DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch2_duplex_mode_atom</name>
                <value>CH2_DUPLEX_MODE_DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch2_ehip_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch2_fec_dyn_tx_mux_atom</name>
                <value>CH2_DYN_TX_MUX_ETHPCS</value>
              </parameter>
              <parameter>
                <name>ch2_fec_error_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch2_fec_fracture</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch2_fec_loopback_mode_atom</name>
                <value>CH2_LOOPBACK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_fec_mode</name>
                <value>2</value>
              </parameter>
              <parameter>
                <name>ch2_fec_mode_atom</name>
                <value>CH2_FEC_MODE_RSFEC</value>
              </parameter>
              <parameter>
                <name>ch2_fec_rx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch2_fec_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch2_fec_spec</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_fec_spec_atom</name>
                <value>CH2_FEC_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_fec_tx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch2_flux_l_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch2_flux_l_rx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_flux_l_tx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_flux_mode</name>
                <value>FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch2_flux_mode_atom</name>
                <value>CH2_FLUX_MODE_FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch2_fracture_atom</name>
                <value>CH2_FRACTURE_UNUSED</value>
              </parameter>
              <parameter>
                <name>ch2_ick_tx_word_clk_hz</name>
                <value>13575025313</value>
              </parameter>
              <parameter>
                <name>ch2_l_duplex_mode</name>
                <value>RX_ONLY_SIMPLEX</value>
              </parameter>
              <parameter>
                <name>ch2_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_l_pcs_ref_clk_hz</name>
                <value>47518617864</value>
              </parameter>
              <parameter>
                <name>ch2_l_xcvr_rx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch2_l_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch2_l_xcvr_tx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch2_lane_common_ref_clk_hz</name>
                <value>49671061942</value>
              </parameter>
              <parameter>
                <name>ch2_lane_id</name>
                <value>2</value>
              </parameter>
              <parameter>
                <name>ch2_lc_postdiv_sel</name>
                <value>SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch2_lc_postdiv_sel_atom</name>
                <value>CH2_LC_POSTDIV_SEL_SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch2_local_refclk_cssm_fw_control_atom</name>
                <value>CH2_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_local_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH2_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_custom_cadence</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_enforce_max_frame_size</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_flow_control</name>
                <value>NO</value>
              </parameter>
              <parameter>
                <name>ch2_mac_forward_rx_pause_requests</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_ipg_removed_per_am_period</name>
                <value>20</value>
              </parameter>
              <parameter>
                <name>ch2_mac_keep_rx_crc</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_link_fault_mode</name>
                <value>OFF</value>
              </parameter>
              <parameter>
                <name>ch2_mac_remove_pads</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_rx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch2_mac_rx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_rx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_mac_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_source_address_insertion</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_strict_preamble_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_strict_sfd_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_tx_ipg_size</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch2_mac_tx_mac_data_flow</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_tx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch2_mac_tx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_tx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_mac_txmac_saddr</name>
                <value>1122334455</value>
              </parameter>
              <parameter>
                <name>ch2_pcie_mode_atom</name>
                <value>CH2_PCIE_MODE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch2_pcs_l_rx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch2_pcs_l_tx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch2_pcs_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch2_pcs_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_phy_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_phy_loopback_mode_atom</name>
                <value>CH2_LOOPBACK_MODE_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_channel_identifier</name>
                <value>PHIP</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_rx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_rx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_rx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_rx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_tx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_tx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_tx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch2_pldif_tx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch2_ptp0_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_ptp0_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_ptp1_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_ptp1_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_ptp_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_rate_mode</name>
                <value>RATE_10G</value>
              </parameter>
              <parameter>
                <name>ch2_rst_mux_static_sel</name>
                <value>HRC</value>
              </parameter>
              <parameter>
                <name>ch2_rst_mux_static_sel_atom</name>
                <value>CH2_RST_MUX_STATIC_SEL_HRC</value>
              </parameter>
              <parameter>
                <name>ch2_rx_bond_size</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_rx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_enable_atom</name>
                <value>CH2_RX_DL_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rx_lat_bit_for_async</name>
                <value>239677</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rx_lat_bit_for_async_atom</name>
                <value>239677</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rxbit_cntr_pma</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rxbit_cntr_pma_atom</name>
                <value>CH2_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rxbit_rollover</name>
                <value>233374</value>
              </parameter>
              <parameter>
                <name>ch2_rx_dl_rxbit_rollover_atom</name>
                <value>233374</value>
              </parameter>
              <parameter>
                <name>ch2_rx_fec_type_used_atom</name>
                <value>CH2_RX_FEC_TYPE_USED_RS</value>
              </parameter>
              <parameter>
                <name>ch2_rx_flux_ingress_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_invert_pin</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_rx_postdiv_clk_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch2_rx_postdiv_clk_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_sim_mode_atom</name>
                <value>CH2_RX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_rx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_rx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH2_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch2_rx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_rx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH2_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch2_rx_xcvrif_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_sequencer_reg_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_sequencer_reg_en_atom</name>
                <value>CH2_SEQUENCER_REG_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_sim_mode_atom</name>
                <value>CH2_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_sup_mode</name>
                <value>USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch2_sup_mode_atom</name>
                <value>CH2_SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch2_syspll_rx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_syspll_tx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_tx_bond_size</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>ch2_tx_bond_size_atom</name>
                <value>CH2_TX_BOND_SIZE_X4</value>
              </parameter>
              <parameter>
                <name>ch2_tx_bonding_category_atom</name>
                <value>CH2_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
              </parameter>
              <parameter>
                <name>ch2_tx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch2_tx_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_dl_enable_atom</name>
                <value>CH2_TX_DL_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_flux_ingress_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_invert_pin</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_f_out_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_feed_forward_gain</name>
                <value>190</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_frac_mode_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch2_tx_pll_refclk_select_atom</name>
                <value>CH2_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch2_tx_postdiv_clk_divider</name>
                <value>73</value>
              </parameter>
              <parameter>
                <name>ch2_tx_prbs_gen_en_atom</name>
                <value>CH2_TX_PRBS_GEN_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_sim_mode_atom</name>
                <value>CH2_TX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_tx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_tx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH2_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_tx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_tx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH2_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch2_tx_xcvrif_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_cdr_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_cdr_f_vco_hz</name>
                <value>1410065408</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_adaptation_mode</name>
                <value>UX_NATIVE_ADAPTATION</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_cdrdivout_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_eq_dfe_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_eq_vga_gain</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_external_couple_type</name>
                <value>AC</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_force_cdr_ltr</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_onchip_termination_setting</name>
                <value>R_1</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_prbs_monitor_en_atom</name>
                <value>CH2_RX_PRBS_MONITOR_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_prbs_pattern</name>
                <value>A</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_prbs_pattern_atom</name>
                <value>3</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_preloaded_hardware_configs_atom</name>
                <value>CH2_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_protocol_hint_atom</name>
                <value>CH2_RX_PROTOCOL_HINT_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_termination_mode</name>
                <value>GROUNDED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_rx_width_atom</name>
                <value>CH2_RX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_cascade_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_eq_main_tap</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_eq_post_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_eq_pre_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_eq_pre_tap_2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_prbs_pattern</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_prbs_pattern_atom</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_preloaded_hardware_configs_atom</name>
                <value>CH2_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_spread_spectrum_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_user_clk_only_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_user_clk_only_mode_atom</name>
                <value>CH2_TX_USER_CLK_ONLY_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_tx_width_atom</name>
                <value>CH2_TX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch2_xcvr_x_eq_hf_boost</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_l_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_l_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_l_sim_mode</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_rx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch2_xcvrif_tx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_SF_XCVRIF_1CH_EN</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch3_cdr_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch3_cdr_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch3_cdr_refclk_select_atom</name>
                <value>CH3_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch3_clkrx_refclk_cssm_fw_control_atom</name>
                <value>CH3_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH3_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_dr_enabled_atom</name>
                <value>CH3_DR_ENABLED_DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch3_duplex_mode_atom</name>
                <value>CH3_DUPLEX_MODE_DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch3_ehip_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch3_fec_dyn_tx_mux_atom</name>
                <value>CH3_DYN_TX_MUX_DESKEW</value>
              </parameter>
              <parameter>
                <name>ch3_fec_error_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch3_fec_fracture</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch3_fec_loopback_mode_atom</name>
                <value>CH3_LOOPBACK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_fec_mode</name>
                <value>2</value>
              </parameter>
              <parameter>
                <name>ch3_fec_mode_atom</name>
                <value>CH3_FEC_MODE_RSFEC</value>
              </parameter>
              <parameter>
                <name>ch3_fec_rx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch3_fec_sf_en</name>
                <value>ENABLED</value>
              </parameter>
              <parameter>
                <name>ch3_fec_spec</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_fec_spec_atom</name>
                <value>CH3_FEC_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_fec_tx_en_atom</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>ch3_flux_l_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch3_flux_l_rx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_flux_l_tx_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_flux_mode</name>
                <value>FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch3_flux_mode_atom</name>
                <value>CH3_FLUX_MODE_FLUX_MODE_BYPASS</value>
              </parameter>
              <parameter>
                <name>ch3_fracture_atom</name>
                <value>CH3_FRACTURE_UNUSED</value>
              </parameter>
              <parameter>
                <name>ch3_ick_tx_word_clk_hz</name>
                <value>46000496445</value>
              </parameter>
              <parameter>
                <name>ch3_l_duplex_mode</name>
                <value>TX_ONLY_SIMPLEX</value>
              </parameter>
              <parameter>
                <name>ch3_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_l_pcs_ref_clk_hz</name>
                <value>1807984951</value>
              </parameter>
              <parameter>
                <name>ch3_l_xcvr_rx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch3_l_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN3</value>
              </parameter>
              <parameter>
                <name>ch3_l_xcvr_tx_preloaded_hardware_configs</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch3_lane_common_ref_clk_hz</name>
                <value>10961987220</value>
              </parameter>
              <parameter>
                <name>ch3_lane_id</name>
                <value>3</value>
              </parameter>
              <parameter>
                <name>ch3_lc_postdiv_sel</name>
                <value>SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch3_lc_postdiv_sel_atom</name>
                <value>CH3_LC_POSTDIV_SEL_SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch3_local_refclk_cssm_fw_control_atom</name>
                <value>CH3_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_local_refclk_sector_specifies_refclk_ready_atom</name>
                <value>CH3_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_custom_cadence</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_enforce_max_frame_size</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_flow_control</name>
                <value>NO</value>
              </parameter>
              <parameter>
                <name>ch3_mac_forward_rx_pause_requests</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_ipg_removed_per_am_period</name>
                <value>20</value>
              </parameter>
              <parameter>
                <name>ch3_mac_keep_rx_crc</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_link_fault_mode</name>
                <value>OFF</value>
              </parameter>
              <parameter>
                <name>ch3_mac_remove_pads</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_rx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch3_mac_rx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_rx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_mac_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_source_address_insertion</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_strict_preamble_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_strict_sfd_checking</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_tx_ipg_size</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch3_mac_tx_mac_data_flow</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_tx_max_frame_size</name>
                <value>1518</value>
              </parameter>
              <parameter>
                <name>ch3_mac_tx_preamble_passthrough</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_tx_vlan_detection</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_mac_txmac_saddr</name>
                <value>1122334455</value>
              </parameter>
              <parameter>
                <name>ch3_pcie_mode_atom</name>
                <value>CH3_PCIE_MODE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch3_pcs_l_rx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch3_pcs_l_tx_en_atom</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch3_pcs_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch3_pcs_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_phy_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_phy_loopback_mode_atom</name>
                <value>CH3_LOOPBACK_MODE_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_channel_identifier</name>
                <value>PHIP</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_loopback_mode</name>
                <value>NO_LOOPBACK</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_rx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_rx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_rx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_rx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_sf_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_tx_clkout1_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_tx_clkout2_divider</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_tx_fifo_mode</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>ch3_pldif_tx_fifo_width</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>ch3_ptp0_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_ptp0_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_ptp1_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_ptp1_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_ptp_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_rate_mode</name>
                <value>RATE_10G</value>
              </parameter>
              <parameter>
                <name>ch3_rst_mux_static_sel</name>
                <value>HRC</value>
              </parameter>
              <parameter>
                <name>ch3_rst_mux_static_sel_atom</name>
                <value>CH3_RST_MUX_STATIC_SEL_HRC</value>
              </parameter>
              <parameter>
                <name>ch3_rx_bond_size</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_rx_channel_mode</name>
                <value>PMAD</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_enable_atom</name>
                <value>CH3_RX_DL_ENABLE_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rx_lat_bit_for_async</name>
                <value>133601</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rx_lat_bit_for_async_atom</name>
                <value>133601</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rxbit_cntr_pma</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rxbit_cntr_pma_atom</name>
                <value>CH3_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rxbit_rollover</name>
                <value>56939</value>
              </parameter>
              <parameter>
                <name>ch3_rx_dl_rxbit_rollover_atom</name>
                <value>56939</value>
              </parameter>
              <parameter>
                <name>ch3_rx_fec_type_used_atom</name>
                <value>CH3_RX_FEC_TYPE_USED_RS</value>
              </parameter>
              <parameter>
                <name>ch3_rx_flux_ingress_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_invert_pin</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_rx_postdiv_clk_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch3_rx_postdiv_clk_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_sim_mode_atom</name>
                <value>CH3_RX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_rx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_rx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH3_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch3_rx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_rx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH3_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
              </parameter>
              <parameter>
                <name>ch3_rx_xcvrif_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_sequencer_reg_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_sequencer_reg_en_atom</name>
                <value>CH3_SEQUENCER_REG_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_sim_mode_atom</name>
                <value>CH3_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_sup_mode</name>
                <value>USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch3_sup_mode_atom</name>
                <value>CH3_SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>ch3_syspll_rx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_syspll_tx_clk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_tx_bond_size</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>ch3_tx_bond_size_atom</name>
                <value>CH3_TX_BOND_SIZE_X4</value>
              </parameter>
              <parameter>
                <name>ch3_tx_bonding_category_atom</name>
                <value>CH3_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
              </parameter>
              <parameter>
                <name>ch3_tx_channel_mode</name>
                <value>FECD</value>
              </parameter>
              <parameter>
                <name>ch3_tx_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_dl_enable_atom</name>
                <value>CH3_TX_DL_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_flux_ingress_dl_enable</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_invert_pin</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pcs_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_f_out_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_feed_forward_gain</name>
                <value>230</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_frac_mode_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_l_counter_atom</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_refclk_select</name>
                <value>GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch3_tx_pll_refclk_select_atom</name>
                <value>CH3_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
              </parameter>
              <parameter>
                <name>ch3_tx_postdiv_clk_divider</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>ch3_tx_prbs_gen_en_atom</name>
                <value>CH3_TX_PRBS_GEN_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_sim_mode_atom</name>
                <value>CH3_TX_SIM_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_tx_user1_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_tx_user1_clk_mux_dynamic_sel_atom</name>
                <value>CH3_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_tx_user2_clk_dynamic_mux</name>
                <value>WORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_tx_user2_clk_mux_dynamic_sel_atom</name>
                <value>CH3_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
              </parameter>
              <parameter>
                <name>ch3_tx_xcvrif_dl_enable</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_cdr_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_cdr_f_vco_hz</name>
                <value>1410065408</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_adaptation_mode</name>
                <value>UX_NATIVE_ADAPTATION</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_cdrdivout_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_eq_dfe_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_eq_vga_gain</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_external_couple_type</name>
                <value>AC</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_force_cdr_ltr</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_onchip_termination_setting</name>
                <value>R_1</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_prbs_monitor_en_atom</name>
                <value>CH3_RX_PRBS_MONITOR_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_prbs_pattern</name>
                <value>B</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_prbs_pattern_atom</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_preloaded_hardware_configs_atom</name>
                <value>CH3_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_protocol_hint_atom</name>
                <value>CH3_RX_PROTOCOL_HINT_DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_termination_mode</name>
                <value>GROUNDED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_rx_width_atom</name>
                <value>CH3_RX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_cascade_en</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_datarate_bps</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_eq_main_tap</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_eq_post_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_eq_pre_tap_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_eq_pre_tap_2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_prbs_pattern</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_prbs_pattern_atom</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_preloaded_hardware_configs_atom</name>
                <value>CH3_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_protocol_hint</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_spread_spectrum_en</name>
                <value>ENABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_user_clk_only_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_user_clk_only_mode_atom</name>
                <value>CH3_TX_USER_CLK_ONLY_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_width</name>
                <value>16</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_tx_width_atom</name>
                <value>CH3_TX_WIDTH_X16</value>
              </parameter>
              <parameter>
                <name>ch3_xcvr_x_eq_hf_boost</name>
                <value>32</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_l_duplex_mode</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_l_loopback_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                <value>X6_TOP</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_l_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_l_sim_mode</name>
                <value>DISABLE</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_rx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_rx_word_clk_dynamic_mux</name>
                <value>UNUSED</value>
              </parameter>
              <parameter>
                <name>ch3_xcvrif_tx_fifo_mode</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch_l_cdr_l_counter</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch_l_cdr_m_counter</name>
                <value>50</value>
              </parameter>
              <parameter>
                <name>ch_l_cdr_n_counter</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_bw_sel</name>
                <value>LOW</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_bw_sel_atom</name>
                <value>LOW</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_f_out_hz</name>
                <value>8000000000</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_f_pfd_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_f_vco_hz</name>
                <value>10000000000</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_fb_counter</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_k_counter</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_l_counter</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_m_counter</name>
                <value>100</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_n_counter</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_pll_postdiv_sel</name>
                <value>SYNTH2</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_synthdiv_out_divider</name>
                <value>12</value>
              </parameter>
              <parameter>
                <name>ch_l_tx_synthdiv_out_hz</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>ch_l_xcvr_cdr_f_out_hz</name>
                <value>8000000000</value>
              </parameter>
              <parameter>
                <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch_l_xcvr_cdr_f_ref_hz</name>
                <value>100000000</value>
              </parameter>
              <parameter>
                <name>ch_l_xcvr_cdr_f_vco_hz</name>
                <value>10000000000</value>
              </parameter>
              <parameter>
                <name>ch_ux_l_cdr_bw_sel</name>
                <value>CDR_BW_SEL_LOW</value>
              </parameter>
              <parameter>
                <name>ch_ux_l_tx_pll</name>
                <value>SLOW</value>
              </parameter>
              <parameter>
                <name>ch_ux_l_tx_pll_fractional_en</name>
                <value>DISABLED</value>
              </parameter>
              <parameter>
                <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
              </parameter>
              <parameter>
                <name>cii_monitor_en</name>
                <value>CII_MONITOR_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>cvp_enable</name>
                <value>CVP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>cvp_vendor_specific_header_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>die_revisions</name>
                <value>Unknown</value>
              </parameter>
              <parameter>
                <name>die_types</name>
                <value>MAIN_ND.*</value>
              </parameter>
              <parameter>
                <name>dr_enable</name>
                <value>DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>drop_vendor0_msg</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>drop_vendor1_msg</name>
                <value>FALSE</value>
              </parameter>
              <parameter>
                <name>dtk_mode_en</name>
                <value>DTK_MODE_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>duplex_mode</name>
                <value>duplex</value>
              </parameter>
              <parameter>
                <name>exvf_msix_tablesize_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msix_tablesize_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msix_tablesize_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msix_tablesize_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_bir_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_bir_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_bir_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_bir_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_offset_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_offset_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_offset_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixpba_offset_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_bir_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_bir_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_bir_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_bir_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_offset_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_offset_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_offset_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_msixtable_offset_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_subsysid_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_subsysid_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_subsysid_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_subsysid_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablelocation_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablelocation_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablelocation_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablelocation_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablesize_pf0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablesize_pf1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablesize_pf2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>exvf_tph_sttablesize_pf3</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>hal_num_of_lanes_hwtcl</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>hrc_arb_sel</name>
                <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
              </parameter>
              <parameter>
                <name>link_rate</name>
                <value>LINK_RATE_GEN4</value>
              </parameter>
              <parameter>
                <name>link_width</name>
                <value>LINK_WIDTH_X4</value>
              </parameter>
              <parameter>
                <name>maxpayload_size</name>
                <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
              </parameter>
              <parameter>
                <name>num_arb_ip</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>num_of_lanes</name>
                <value>NUM_OF_LANES_NUM_4</value>
              </parameter>
              <parameter>
                <name>num_of_maxlanes</name>
                <value>4</value>
              </parameter>
              <parameter>
                <name>pcie_hrc_pulse_sel</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pcie_parity_bypass</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>pcie_pcs_mode</name>
                <value>PCIE_PCS_MODE_PCIE</value>
              </parameter>
              <parameter>
                <name>pcie_pcs_mode_hwtcl</name>
                <value>PCIE_PCS_MODE_PCIE</value>
              </parameter>
              <parameter>
                <name>pclk_clk_hz</name>
                <value>1000000000</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_at_block</name>
                <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_direct_translated_p2p</name>
                <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_egress_ctrl_size</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_p2p_cpl_redirect</name>
                <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_p2p_egress_control</name>
                <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_p2p_req_redirect</name>
                <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_src_valid</name>
                <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_acs_usp_forwarding</name>
                <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_acs_cap_enable</name>
                <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_ats_cap_enable</name>
                <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_ats_cap_invalidate_q_depth</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_ats_exvf_align_request</name>
                <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf0_bar0_prefetch</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>pf0_bar0_type</name>
                <value>PF0_BAR0_TYPE_BAR_MEM64</value>
              </parameter>
              <parameter>
                <name>pf0_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_bar2_type</name>
                <value>PF0_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf0_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_bar4_type</name>
                <value>PF0_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf0_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_base_class_code</name>
                <value>255</value>
              </parameter>
              <parameter>
                <name>pf0_cap_link_surprise_down_err_cap</name>
                <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset0</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset1</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset10</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset11</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset12</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset13</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset14</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset15</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset2</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset3</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset4</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset5</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset6</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset7</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset8</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_16g_tx_preset9</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset0</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset1</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset10</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset11</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset12</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset13</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset14</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset15</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset2</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset3</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset4</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset5</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset6</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset7</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset8</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_dsp_tx_preset9</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_exvf_acs_cap_enable</name>
                <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_exvf_ats_cap_enable</name>
                <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_exvf_msix_cap_enable</name>
                <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_exvf_tph_cap_enable</name>
                <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_exvf_virtio_en</name>
                <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_int_pin</name>
                <value>PF0_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>pf0_ltr_cap_enable</name>
                <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_msi_enable</name>
                <value>PF0_MSI_ENABLE_ENABLED</value>
              </parameter>
              <parameter>
                <name>pf0_msix_enable</name>
                <value>PF0_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pasid_cap_enable</name>
                <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pasid_cap_execute_permission_supported</name>
                <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pasid_cap_max_pasid_width</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pasid_cap_privileged_mode_supported</name>
                <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msi_64_bit_addr_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msi_ext_data_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msi_ext_data_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msi_multiple_msg_cap</name>
                <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_bir</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_pba</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_pba_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_table_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_msix_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar0_enabled</name>
                <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar0_mask_31_1</name>
                <value>32767</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar1_enabled</name>
                <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar1_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar2_enabled</name>
                <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar2_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar3_enabled</name>
                <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar3_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar4_enabled</name>
                <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar4_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar5_enabled</name>
                <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_bar5_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pci_type0_vendor_id</name>
                <value>4466</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_ep_l0s_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_ep_l1_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_ext_tag_en</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_flr_cap</name>
                <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_hot_plug_capable</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_l0s_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_l1_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_phy_slot_num</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_port_num</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_slot_clk_config</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_slot_power_limit_scale</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_cap_slot_power_limit_value</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_pcie_slot_imp</name>
                <value>PF0_PCIE_SLOT_IMP_NOT_IMPLEMENTED</value>
              </parameter>
              <parameter>
                <name>pf0_port_logic_fast_link_mode</name>
                <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf0_prefetch_decode</name>
                <value>PF0_PREFETCH_DECODE_PREF64</value>
              </parameter>
              <parameter>
                <name>pf0_program_interface</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_prs_ext_cap_enable</name>
                <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_prs_ext_cap_outstanding_capacity</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_revision_id</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>pf0_rom_bar_enable</name>
                <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_rom_bar_enabled</name>
                <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_rom_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_rp_rom_bar_enabled</name>
                <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_rp_rom_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sn_cap_enable</name>
                <value>PF0_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sn_ser_num_reg_1_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sn_ser_num_reg_2_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_cap_sup_page_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_enable</name>
                <value>PF0_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_num_vf</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar0_enabled</name>
                <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar0_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar0_type</name>
                <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar1_enabled</name>
                <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar1_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar2_enabled</name>
                <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar2_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar2_type</name>
                <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar3_enabled</name>
                <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar3_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar4_enabled</name>
                <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar4_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar4_type</name>
                <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar5_enabled</name>
                <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar5_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf0_sriov_vf_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_subclass_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_subsys_dev_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_subsys_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_tph_cap_enable</name>
                <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_int_vec</name>
                <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_int_vec_vfcomm_cs2</name>
                <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_st_table_loc_1</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_st_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_cap_st_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_device_spec</name>
                <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_tph_req_device_spec_vfcomm_cs2</name>
                <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_user_vsec_cap_enable</name>
                <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset0</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset1</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset10</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset11</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset12</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset13</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset14</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset15</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset2</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset3</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset4</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset5</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset6</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset7</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset8</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_16g_tx_preset9</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset0</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset1</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset10</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset11</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset12</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset13</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset14</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset15</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset2</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset3</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset4</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset5</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset6</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset7</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset8</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_usp_tx_preset9</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf0_virtio_en</name>
                <value>PF0_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_at_block</name>
                <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_direct_translated_p2p</name>
                <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_egress_ctrl_size</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_p2p_cpl_redirect</name>
                <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_p2p_egress_control</name>
                <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_p2p_req_redirect</name>
                <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_src_valid</name>
                <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_acs_usp_forwarding</name>
                <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_acs_cap_enable</name>
                <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_ats_cap_enable</name>
                <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_ats_cap_invalidate_q_depth</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_ats_exvf_align_request</name>
                <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf1_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_bar0_type</name>
                <value>PF1_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_bar2_type</name>
                <value>PF1_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_bar4_type</name>
                <value>PF1_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_base_class_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_enable</name>
                <value>PF1_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_exvf_acs_cap_enable</name>
                <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_exvf_ats_cap_enable</name>
                <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_exvf_msix_cap_enable</name>
                <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_exvf_tph_cap_enable</name>
                <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_exvf_virtio_en</name>
                <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_int_pin</name>
                <value>PF1_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>pf1_msi_enable</name>
                <value>PF1_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_msix_enable</name>
                <value>PF1_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pasid_cap_enable</name>
                <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pasid_cap_execute_permission_supported</name>
                <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pasid_cap_max_pasid_width</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pasid_cap_privileged_mode_supported</name>
                <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msi_64_bit_addr_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msi_ext_data_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msi_ext_data_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msi_multiple_msg_cap</name>
                <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_bir</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_pba</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_pba_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_table_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_msix_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar0_enabled</name>
                <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar0_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar1_enabled</name>
                <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar1_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar2_enabled</name>
                <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar2_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar3_enabled</name>
                <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar3_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar4_enabled</name>
                <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar4_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar5_enabled</name>
                <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_bar5_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pci_type0_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_ep_l0s_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_ep_l1_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_ext_tag_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_flr_cap</name>
                <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_l0s_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_l1_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_port_num</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_pcie_cap_slot_clk_config</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_program_interface</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_prs_ext_cap_enable</name>
                <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_prs_ext_cap_outstanding_capacity</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_revision_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_rom_bar_enable</name>
                <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_rom_bar_enabled</name>
                <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_rom_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sn_cap_enable</name>
                <value>PF1_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sn_ser_num_reg_1_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sn_ser_num_reg_2_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_cap_sup_page_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_enable</name>
                <value>PF1_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_num_vf</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar0_enabled</name>
                <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar0_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar0_type</name>
                <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar1_enabled</name>
                <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar1_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar2_enabled</name>
                <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar2_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar2_type</name>
                <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar3_enabled</name>
                <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar3_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar4_enabled</name>
                <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar4_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar4_type</name>
                <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar5_enabled</name>
                <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar5_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf1_sriov_vf_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_subclass_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_subsys_dev_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_subsys_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_tph_cap_enable</name>
                <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_int_vec</name>
                <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_int_vec_vfcomm_cs2</name>
                <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_st_table_loc_1</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_st_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_cap_st_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_device_spec</name>
                <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_tph_req_device_spec_vfcomm_cs2</name>
                <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_user_vsec_cap_enable</name>
                <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf1_user_vsec_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf1_virtio_en</name>
                <value>PF1_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_at_block</name>
                <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_direct_translated_p2p</name>
                <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_egress_ctrl_size</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_p2p_cpl_redirect</name>
                <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_p2p_egress_control</name>
                <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_p2p_req_redirect</name>
                <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_src_valid</name>
                <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_acs_usp_forwarding</name>
                <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_acs_cap_enable</name>
                <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_ats_cap_enable</name>
                <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_ats_cap_invalidate_q_depth</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_ats_exvf_align_request</name>
                <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf2_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_bar0_type</name>
                <value>PF2_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_bar2_type</name>
                <value>PF2_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_bar4_type</name>
                <value>PF2_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_base_class_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_enable</name>
                <value>PF2_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_exvf_acs_cap_enable</name>
                <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_exvf_ats_cap_enable</name>
                <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_exvf_msix_cap_enable</name>
                <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_exvf_tph_cap_enable</name>
                <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_exvf_virtio_en</name>
                <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_int_pin</name>
                <value>PF2_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>pf2_msi_enable</name>
                <value>PF2_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_msix_enable</name>
                <value>PF2_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pasid_cap_enable</name>
                <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pasid_cap_execute_permission_supported</name>
                <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pasid_cap_max_pasid_width</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pasid_cap_privileged_mode_supported</name>
                <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msi_64_bit_addr_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msi_ext_data_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msi_ext_data_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msi_multiple_msg_cap</name>
                <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_bir</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_pba</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_pba_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_table_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_msix_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar0_enabled</name>
                <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar0_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar1_enabled</name>
                <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar1_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar2_enabled</name>
                <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar2_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar3_enabled</name>
                <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar3_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar4_enabled</name>
                <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar4_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar5_enabled</name>
                <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_bar5_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pci_type0_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_ep_l0s_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_ep_l1_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_ext_tag_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_flr_cap</name>
                <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_l0s_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_l1_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_port_num</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_pcie_cap_slot_clk_config</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_program_interface</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_prs_ext_cap_enable</name>
                <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_prs_ext_cap_outstanding_capacity</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_revision_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_rom_bar_enable</name>
                <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_rom_bar_enabled</name>
                <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_rom_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sn_cap_enable</name>
                <value>PF2_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sn_ser_num_reg_1_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sn_ser_num_reg_2_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_cap_sup_page_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_enable</name>
                <value>PF2_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_num_vf</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar0_enabled</name>
                <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar0_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar0_type</name>
                <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar1_enabled</name>
                <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar1_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar2_enabled</name>
                <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar2_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar2_type</name>
                <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar3_enabled</name>
                <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar3_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar4_enabled</name>
                <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar4_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar4_type</name>
                <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar5_enabled</name>
                <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar5_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf2_sriov_vf_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_subclass_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_subsys_dev_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_subsys_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_tph_cap_enable</name>
                <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_int_vec</name>
                <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_int_vec_vfcomm_cs2</name>
                <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_st_table_loc_1</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_st_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_cap_st_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_device_spec</name>
                <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_tph_req_device_spec_vfcomm_cs2</name>
                <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_user_vsec_cap_enable</name>
                <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf2_user_vsec_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf2_virtio_en</name>
                <value>PF2_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_at_block</name>
                <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_direct_translated_p2p</name>
                <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_egress_ctrl_size</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_p2p_cpl_redirect</name>
                <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_p2p_egress_control</name>
                <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_p2p_req_redirect</name>
                <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_src_valid</name>
                <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_acs_usp_forwarding</name>
                <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_acs_cap_enable</name>
                <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_ats_cap_enable</name>
                <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_ats_cap_invalidate_q_depth</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_ats_exvf_align_request</name>
                <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>pf3_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_bar0_type</name>
                <value>PF3_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_bar2_type</name>
                <value>PF3_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_bar4_type</name>
                <value>PF3_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_base_class_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_enable</name>
                <value>PF3_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_exvf_acs_cap_enable</name>
                <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_exvf_ats_cap_enable</name>
                <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_exvf_msix_cap_enable</name>
                <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_exvf_tph_cap_enable</name>
                <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_exvf_virtio_en</name>
                <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_int_pin</name>
                <value>PF3_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>pf3_msi_enable</name>
                <value>PF3_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_msix_enable</name>
                <value>PF3_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pasid_cap_enable</name>
                <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pasid_cap_execute_permission_supported</name>
                <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pasid_cap_max_pasid_width</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pasid_cap_privileged_mode_supported</name>
                <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msi_64_bit_addr_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msi_ext_data_cap</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msi_ext_data_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msi_multiple_msg_cap</name>
                <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_bir</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_pba</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_pba_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_table_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_msix_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar0_enabled</name>
                <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar0_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar1_enabled</name>
                <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar1_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar2_enabled</name>
                <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar2_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar3_enabled</name>
                <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar3_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar4_enabled</name>
                <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar4_mask_31_1</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar5_enabled</name>
                <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_bar5_mask_31_0</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pci_type0_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_ep_l0s_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_ep_l1_accpt_latency</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_ext_tag_en</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_flr_cap</name>
                <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_l0s_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_l1_exit_latency_commclk_dis</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_port_num</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_pcie_cap_slot_clk_config</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_program_interface</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_prs_ext_cap_enable</name>
                <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_prs_ext_cap_outstanding_capacity</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_revision_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_rom_bar_enable</name>
                <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_rom_bar_enabled</name>
                <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_rom_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sn_cap_enable</name>
                <value>PF3_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sn_ser_num_reg_1_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sn_ser_num_reg_2_dw</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_cap_sup_page_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_enable</name>
                <value>PF3_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_num_vf</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar0_enabled</name>
                <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar0_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar0_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar0_type</name>
                <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar1_enabled</name>
                <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar1_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar1_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar2_enabled</name>
                <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar2_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar2_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar2_type</name>
                <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar3_enabled</name>
                <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar3_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar3_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar4_enabled</name>
                <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar4_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar4_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar4_type</name>
                <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar5_enabled</name>
                <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar5_mask</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_bar5_prefetch</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>pf3_sriov_vf_device_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_subclass_code</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_subsys_dev_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_subsys_vendor_id</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_tph_cap_enable</name>
                <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_int_vec</name>
                <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_int_vec_vfcomm_cs2</name>
                <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_st_table_loc_1</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_st_table_size</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_cap_st_table_size_vfcomm_cs2</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_device_spec</name>
                <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_tph_req_device_spec_vfcomm_cs2</name>
                <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_user_vsec_cap_enable</name>
                <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>pf3_user_vsec_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>pf3_virtio_en</name>
                <value>PF3_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>pldclk_rate</name>
                <value>PLDCLK_RATE_FAST</value>
              </parameter>
              <parameter>
                <name>pll_dummy</name>
                <value></value>
              </parameter>
              <parameter>
                <name>pma_data_rate</name>
                <value>16000</value>
              </parameter>
              <parameter>
                <name>pma_modulation</name>
                <value>NRZ</value>
              </parameter>
              <parameter>
                <name>port_type</name>
                <value>PORT_TYPE_NATIVE_EP</value>
              </parameter>
              <parameter>
                <name>protocol_mode</name>
                <value>PCIE_GEN4</value>
              </parameter>
              <parameter>
                <name>ptm_autoupdate</name>
                <value>PTM_AUTOUPDATE_AUTOUPDATE_DISABLE</value>
              </parameter>
              <parameter>
                <name>ptm_enable</name>
                <value>PTM_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>rx_pll_fout_hz</name>
                <value>8000.000000</value>
              </parameter>
              <parameter>
                <name>rx_pll_manual_enable</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>rx_pll_refclk_freq_mhz</name>
                <value>100.000000</value>
              </parameter>
              <parameter>
                <name>rx_pll_refclk_freq_otxt</name>
                <value>100.000000</value>
              </parameter>
              <parameter>
                <name>rx_pll_vco</name>
                <value>10000000000</value>
              </parameter>
              <parameter>
                <name>rx_pll_vco_MHz</name>
                <value>10000.000000</value>
              </parameter>
              <parameter>
                <name>rxbuf_limit_bypass</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>silicon_revision</name>
                <value>10nm6awhra</value>
              </parameter>
              <parameter>
                <name>sim_mode</name>
                <value>SIM_MODE_DISABLE_VSIM_MODE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_clk_mux_0_sel</name>
                <value>SEL_MIDDLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_clk_mux_0_sel_hwtcl</name>
                <value>SEL_MIDDLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_cfg_ptm_auto_update_signal_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_cii_monitor_en_hwtcl</name>
                <value>CII_MONITOR_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_cvp_enable_hwtcl</name>
                <value>CVP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_cvp_vendor_specific_header_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_drop_vendor0_msg_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_drop_vendor1_msg_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_dtk_mode_en_hwtcl</name>
                <value>DTK_MODE_EN_ENABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf3_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_hrc_arb_sel_hwtcl</name>
                <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_link_rate_hwtcl</name>
                <value>LINK_RATE_GEN4</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_link_width_hwtcl</name>
                <value>LINK_WIDTH_X4</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_maxpayload_size_hwtcl</name>
                <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_num_arb_ip_hwtcl</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_num_of_lanes_hwtcl</name>
                <value>NUM_OF_LANES_NUM_4</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pcie_hrc_pulse_sel_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pcie_parity_bypass_hwtcl</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pclk_clk_hz_hwtcl</name>
                <value>1000000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_at_block_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_src_valid_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
                <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_enable_hwtcl</name>
                <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_enable_hwtcl</name>
                <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_invalidate_q_depth_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_ats_exvf_align_request_hwtcl</name>
                <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar0_prefetch_hwtcl</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar0_type_hwtcl</name>
                <value>PF0_BAR0_TYPE_BAR_MEM64</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar2_type_hwtcl</name>
                <value>PF0_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar4_type_hwtcl</name>
                <value>PF0_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_base_class_code_hwtcl</name>
                <value>255</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
                <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset0_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset10_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset11_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset12_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset13_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset14_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset15_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset1_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset2_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset3_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset4_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset5_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset6_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset7_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset8_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset9_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset0_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset10_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset11_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset12_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset13_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset14_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset15_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset1_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset2_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset3_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset4_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset5_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset6_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset7_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset8_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset9_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_exvf_acs_cap_enable_hwtcl</name>
                <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_exvf_ats_cap_enable_hwtcl</name>
                <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_exvf_msix_cap_enable_hwtcl</name>
                <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_exvf_tph_cap_enable_hwtcl</name>
                <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_exvf_virtio_en_hwtcl</name>
                <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_int_pin_hwtcl</name>
                <value>PF0_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_ltr_cap_enable_hwtcl</name>
                <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_msi_enable_hwtcl</name>
                <value>PF0_MSI_ENABLE_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_msix_enable_hwtcl</name>
                <value>PF0_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_enable_hwtcl</name>
                <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_execute_permission_supported_hwtcl</name>
                <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_max_pasid_width_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_privileged_mode_supported_hwtcl</name>
                <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_64_bit_addr_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
                <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_bir_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
                <value>32767</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_enabled_hwtcl</name>
                <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_vendor_id_hwtcl</name>
                <value>4466</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ext_tag_en_hwtcl</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_flr_cap_hwtcl</name>
                <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_hot_plug_capable_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_phy_slot_num_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_port_num_hwtcl</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_clk_config_hwtcl</name>
                <value>true</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_pcie_slot_imp_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_port_logic_fast_link_mode</name>
                <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_prefetch_decode_hwtcl</name>
                <value>PF0_PREFETCH_DECODE_PREF64</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_program_interface_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_enable_hwtcl</name>
                <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_outstanding_capacity_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_revision_id_hwtcl</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enable_hwtcl</name>
                <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enabled_hwtcl</name>
                <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_rom_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_bar_enabled_hwtcl</name>
                <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sn_cap_enable_hwtcl</name>
                <value>PF0_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_cap_sup_page_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_enable_hwtcl</name>
                <value>PF0_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_num_vf_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_type_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_type_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_type_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_enabled_hwtcl</name>
                <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_subclass_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_subsys_dev_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_subsys_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_cap_enable_hwtcl</name>
                <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_hwtcl</name>
                <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_hwtcl</name>
                <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_user_vsec_cap_enable_hwtcl</name>
                <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset0_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset10_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset11_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset12_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset13_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset14_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset15_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset1_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset2_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset3_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset4_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset5_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset6_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset7_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset8_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset9_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset0_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset10_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset11_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset12_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset13_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset14_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset15_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset1_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset2_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset3_hwtcl</name>
                <value>9</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset4_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset5_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset6_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset7_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset8_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset9_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf0_virtio_en_hwtcl</name>
                <value>PF0_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_at_block_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_src_valid_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
                <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_enable_hwtcl</name>
                <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_enable_hwtcl</name>
                <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_invalidate_q_depth_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_ats_exvf_align_request_hwtcl</name>
                <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar0_type_hwtcl</name>
                <value>PF1_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar2_type_hwtcl</name>
                <value>PF1_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar4_type_hwtcl</name>
                <value>PF1_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_base_class_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_enable_hwtcl</name>
                <value>PF1_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_exvf_acs_cap_enable_hwtcl</name>
                <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_exvf_ats_cap_enable_hwtcl</name>
                <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_exvf_msix_cap_enable_hwtcl</name>
                <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_exvf_tph_cap_enable_hwtcl</name>
                <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_exvf_virtio_en_hwtcl</name>
                <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_int_pin_hwtcl</name>
                <value>PF1_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_msi_enable_hwtcl</name>
                <value>PF1_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_msix_enable_hwtcl</name>
                <value>PF1_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_enable_hwtcl</name>
                <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_execute_permission_supported_hwtcl</name>
                <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_max_pasid_width_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_privileged_mode_supported_hwtcl</name>
                <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_64_bit_addr_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
                <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_bir_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_enabled_hwtcl</name>
                <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ext_tag_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_flr_cap_hwtcl</name>
                <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_port_num_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_slot_clk_config_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_program_interface_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_enable_hwtcl</name>
                <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_outstanding_capacity_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_revision_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enable_hwtcl</name>
                <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enabled_hwtcl</name>
                <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_rom_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sn_cap_enable_hwtcl</name>
                <value>PF1_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_cap_sup_page_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_enable_hwtcl</name>
                <value>PF1_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_num_vf_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_type_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_type_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_type_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_enabled_hwtcl</name>
                <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_subclass_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_subsys_dev_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_subsys_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_cap_enable_hwtcl</name>
                <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_hwtcl</name>
                <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_hwtcl</name>
                <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_cap_enable_hwtcl</name>
                <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf1_virtio_en_hwtcl</name>
                <value>PF1_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_at_block_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_src_valid_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
                <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_enable_hwtcl</name>
                <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_enable_hwtcl</name>
                <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_invalidate_q_depth_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_ats_exvf_align_request_hwtcl</name>
                <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar0_type_hwtcl</name>
                <value>PF2_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar2_type_hwtcl</name>
                <value>PF2_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar4_type_hwtcl</name>
                <value>PF2_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_base_class_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_enable_hwtcl</name>
                <value>PF2_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_exvf_acs_cap_enable_hwtcl</name>
                <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_exvf_ats_cap_enable_hwtcl</name>
                <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_exvf_msix_cap_enable_hwtcl</name>
                <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_exvf_tph_cap_enable_hwtcl</name>
                <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_exvf_virtio_en_hwtcl</name>
                <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_int_pin_hwtcl</name>
                <value>PF2_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_msi_enable_hwtcl</name>
                <value>PF2_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_msix_enable_hwtcl</name>
                <value>PF2_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_enable_hwtcl</name>
                <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_execute_permission_supported_hwtcl</name>
                <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_max_pasid_width_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_privileged_mode_supported_hwtcl</name>
                <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_64_bit_addr_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
                <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_bir_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_enabled_hwtcl</name>
                <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ext_tag_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_flr_cap_hwtcl</name>
                <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_port_num_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_slot_clk_config_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_program_interface_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_enable_hwtcl</name>
                <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_outstanding_capacity_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_revision_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enable_hwtcl</name>
                <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enabled_hwtcl</name>
                <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_rom_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sn_cap_enable_hwtcl</name>
                <value>PF2_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_cap_sup_page_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_enable_hwtcl</name>
                <value>PF2_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_num_vf_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_type_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_type_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_type_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_enabled_hwtcl</name>
                <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_subclass_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_subsys_dev_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_subsys_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_cap_enable_hwtcl</name>
                <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_hwtcl</name>
                <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_hwtcl</name>
                <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_cap_enable_hwtcl</name>
                <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf2_virtio_en_hwtcl</name>
                <value>PF2_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_at_block_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                <value>8</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_src_valid_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
                <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_enable_hwtcl</name>
                <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_enable_hwtcl</name>
                <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_invalidate_q_depth_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_ats_exvf_align_request_hwtcl</name>
                <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar0_type_hwtcl</name>
                <value>PF3_BAR0_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar2_type_hwtcl</name>
                <value>PF3_BAR2_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar4_type_hwtcl</name>
                <value>PF3_BAR4_TYPE_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_base_class_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_enable_hwtcl</name>
                <value>PF3_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_exvf_acs_cap_enable_hwtcl</name>
                <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_exvf_ats_cap_enable_hwtcl</name>
                <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_exvf_msix_cap_enable_hwtcl</name>
                <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_exvf_tph_cap_enable_hwtcl</name>
                <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_exvf_virtio_en_hwtcl</name>
                <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_int_pin_hwtcl</name>
                <value>PF3_INT_PIN_NO_INT</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_msi_enable_hwtcl</name>
                <value>PF3_MSI_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_msix_enable_hwtcl</name>
                <value>PF3_MSIX_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_enable_hwtcl</name>
                <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_execute_permission_supported_hwtcl</name>
                <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_max_pasid_width_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_privileged_mode_supported_hwtcl</name>
                <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_64_bit_addr_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_cap_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
                <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_bir_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_enabled_hwtcl</name>
                <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ext_tag_en_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_flr_cap_hwtcl</name>
                <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_port_num_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_slot_clk_config_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_program_interface_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_enable_hwtcl</name>
                <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_outstanding_capacity_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_revision_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enable_hwtcl</name>
                <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enabled_hwtcl</name>
                <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_rom_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sn_cap_enable_hwtcl</name>
                <value>PF3_SN_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_cap_sup_page_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_enable_hwtcl</name>
                <value>PF3_SRIOV_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_num_vf_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_type_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_type_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_type_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_enabled_hwtcl</name>
                <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_mask_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_prefetch_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_device_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_subclass_code_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_subsys_dev_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_subsys_vendor_id_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_cap_enable_hwtcl</name>
                <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_hwtcl</name>
                <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_hwtcl</name>
                <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_cap_enable_hwtcl</name>
                <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pf3_virtio_en_hwtcl</name>
                <value>PF3_VIRTIO_EN_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_pldclk_rate_hwtcl</name>
                <value>PLDCLK_RATE_FAST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_port_type_hwtcl</name>
                <value>PORT_TYPE_NATIVE_EP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_ptm_autoupdate_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_ptm_enable_hwtcl</name>
                <value>PTM_ENABLE_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_rxbuf_limit_bypass_hwtcl</name>
                <value>7</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_sim_mode_hwtcl</name>
                <value>SIM_MODE_DISABLE_VSIM_MODE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_sris_enable_hwtcl</name>
                <value>SRIS_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_sris_mode_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_sup_mode_hwtcl</name>
                <value>SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_sys_clk_hz_hwtcl</name>
                <value>350000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_usb_hrc_pulse_sel_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_vsec_next_offset_hwtcl</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_ctl_x4_vsec_select_hwtcl</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_data_mux_0_sel</name>
                <value>SEL_MIDDLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_data_mux_0_sel_hwtcl</name>
                <value>SEL_MIDDLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_0_sel</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_0_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_1_sel</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_1_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_2_sel</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_2_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_3_sel</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_clk_mux_3_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCLK0</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_clkmux_0_sel</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_clkmux_0_sel_hwtcl</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_demux_0_sel</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_demux_0_sel_hwtcl</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_mux_0_sel</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_hps_mux_0_sel_hwtcl</name>
                <value>SEL_HPS_PCS1_ENABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_0_sel</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_0_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_1_sel</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_1_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_2_sel</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_2_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_3_sel</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rst_mux_3_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCS_RST</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_0_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_0_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_1_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_1_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_2_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_2_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_3_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_rx_demux_3_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_0_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_0_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_1_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_1_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_2_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_2_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_3_sel</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pcie_pcs_tx_mux_3_sel_hwtcl</name>
                <value>SEL_SAME_QUAD_PCIE_CTRL</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_dr_enabled</name>
                <value>DR_ENABLED_DR_DISABLED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_duplex_mode</name>
                <value>DUPLEX_MODE_DUPLEX</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_duplex_mode_hwtcl</name>
                <value>DUPLEX</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_pld_channel_identifier</name>
                <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_pld_channel_identifier_hwtcl</name>
                <value>PHIP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_clkout1_divider</name>
                <value>RX_CLKOUT1_DIVIDER_DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_clkout1_divider_hwtcl</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_clkout2_divider</name>
                <value>RX_CLKOUT2_DIVIDER_DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_clkout2_divider_hwtcl</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_en</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_en_hwtcl</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_mode</name>
                <value>RX_FIFO_MODE_PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_mode_hwtcl</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_width</name>
                <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_width_hwtcl</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_wr_clk_hz</name>
                <value>300000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_fifo_wr_clk_hz_hwtcl</name>
                <value>300000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_user1_clk_dynamic_mux</name>
                <value>RX_USER1_CLK_DYNAMIC_MUX_C2</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_user1_clk_dynamic_mux_hwtcl</name>
                <value>RX_USER1_CLK_DYNAMIC_MUX_C2</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_user2_clk_dynamic_mux</name>
                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_rx_user2_clk_dynamic_mux_hwtcl</name>
                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_sup_mode</name>
                <value>SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_sup_mode_hwtcl</name>
                <value>USER_MODE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_clkout1_divider</name>
                <value>TX_CLKOUT1_DIVIDER_DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_clkout1_divider_hwtcl</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_clkout2_divider</name>
                <value>TX_CLKOUT2_DIVIDER_DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_clkout2_divider_hwtcl</name>
                <value>DIV1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_en</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_en_hwtcl</name>
                <value>TRUE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_mode</name>
                <value>TX_FIFO_MODE_PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_mode_hwtcl</name>
                <value>PHASE_COMP</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_rd_clk_hz</name>
                <value>300000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_rd_clk_hz_hwtcl</name>
                <value>300000000</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_width</name>
                <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_fifo_width_hwtcl</name>
                <value>DOUBLE_DOUBLE_WIDTH</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_user1_clk_dynamic_mux</name>
                <value>TX_USER1_CLK_DYNAMIC_MUX_C1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_user1_clk_dynamic_mux_hwtcl</name>
                <value>TX_USER1_CLK_DYNAMIC_MUX_C1</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_user2_clk_dynamic_mux</name>
                <value>TX_USER2_CLK_DYNAMIC_MUX_UNUSED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_tx_user2_clk_dynamic_mux_hwtcl</name>
                <value>TX_USER2_CLK_DYNAMIC_MUX_UNUSED</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_vc_rx_pldif_wm_en</name>
                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_dp_0_vc_rx_pldif_wm_en_hwtcl</name>
                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_rx_fifo_wr_clk_mux_0_sel</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_rx_fifo_wr_clk_mux_0_sel_hwtcl</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_tx_fifo_rd_clk_mux_0_sel</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_hssi_pld_chnl_tx_fifo_rd_clk_mux_0_sel_hwtcl</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_pld_rx_mux_0_sel</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_pld_rx_mux_0_sel_hwtcl</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_pld_tx_demux_0_sel</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sm_pld_tx_demux_0_sel_hwtcl</name>
                <value>SEL_PCIE</value>
              </parameter>
              <parameter>
                <name>sris_enable</name>
                <value>SRIS_ENABLE_DISABLED</value>
              </parameter>
              <parameter>
                <name>sris_mode</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>sup_mode</name>
                <value>SUP_MODE_USER_MODE</value>
              </parameter>
              <parameter>
                <name>sys_clk_hz</name>
                <value>350000000</value>
              </parameter>
              <parameter>
                <name>tx_pll_cascade_enable</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>tx_pll_fout_hz</name>
                <value>8000.000000</value>
              </parameter>
              <parameter>
                <name>tx_pll_frac_mode_enable</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>tx_pll_manual_enable</name>
                <value>1</value>
              </parameter>
              <parameter>
                <name>tx_pll_refclk_freq_itxt</name>
                <value>156.250000</value>
              </parameter>
              <parameter>
                <name>tx_pll_refclk_freq_mhz</name>
                <value>100.000000</value>
              </parameter>
              <parameter>
                <name>tx_pll_type</name>
                <value>SLOW</value>
              </parameter>
              <parameter>
                <name>tx_pll_vco</name>
                <value>10000000000</value>
              </parameter>
              <parameter>
                <name>tx_pll_vco_MHz</name>
                <value>10000.000000</value>
              </parameter>
              <parameter>
                <name>usb_hrc_pulse_sel</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>vsec_next_offset</name>
                <value>0</value>
              </parameter>
              <parameter>
                <name>vsec_select</name>
                <value>false</value>
              </parameter>
              <parameter>
                <name>xcvr_type</name>
                <value>FGT</value>
              </parameter>
            </parameters>
            <interconnectAssignments></interconnectAssignments>
            <className>intel_pcie_gts_pcie_hal_top</className>
            <version>3.0.0</version>
            <name>pcie_hal_top</name>
            <uniqueName>pcie_ed_dut_intel_pcie_gts_pcie_hal_top_300_un6p7py</uniqueName>
            <nonce>0</nonce>
            <incidentConnections></incidentConnections>
            <path>pcie_ed_dut.dut.pcie_hal_top</path>
          </instanceData>
          <children>
            <node>
              <instanceKey xsi:type="xs:string">pcie_hal_top</instanceKey>
              <instanceData xsi:type="data">
                <parameters>
                  <parameter>
                    <name>DEVICE</name>
                    <value>None</value>
                  </parameter>
                  <parameter>
                    <name>DEVICE_FAMILY</name>
                    <value>Agilex 5</value>
                  </parameter>
                  <parameter>
                    <name>cfg_ptm_auto_update_signal</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>ch0_SF_XCVRIF_1CH_EN</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_cdr_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_cdr_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_cdr_refclk_select_atom</name>
                    <value>CH0_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_clkrx_refclk_cssm_fw_control_atom</name>
                    <value>CH0_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH0_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_dr_enabled_atom</name>
                    <value>CH0_DR_ENABLED_DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch0_duplex_mode_atom</name>
                    <value>CH0_DUPLEX_MODE_DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ehip_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_dyn_tx_mux_atom</name>
                    <value>CH0_DYN_TX_MUX_ETHPCS</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_error_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_fracture</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_loopback_mode_atom</name>
                    <value>CH0_LOOPBACK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_mode</name>
                    <value>2</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_mode_atom</name>
                    <value>CH0_FEC_MODE_RSFEC</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_rx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_spec</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_spec_atom</name>
                    <value>CH0_FEC_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fec_tx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_flux_l_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch0_flux_l_rx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_flux_l_tx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_flux_mode</name>
                    <value>FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch0_flux_mode_atom</name>
                    <value>CH0_FLUX_MODE_FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch0_fracture_atom</name>
                    <value>CH0_FRACTURE_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ick_tx_word_clk_hz</name>
                    <value>30078967177</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_duplex_mode</name>
                    <value>RX_ONLY_SIMPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_pcs_ref_clk_hz</name>
                    <value>63276018209</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_xcvr_rx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch0_l_xcvr_tx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_lane_common_ref_clk_hz</name>
                    <value>6191824992</value>
                  </parameter>
                  <parameter>
                    <name>ch0_lane_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_lc_postdiv_sel</name>
                    <value>SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch0_lc_postdiv_sel_atom</name>
                    <value>CH0_LC_POSTDIV_SEL_SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch0_local_refclk_cssm_fw_control_atom</name>
                    <value>CH0_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_local_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH0_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_custom_cadence</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_enforce_max_frame_size</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_flow_control</name>
                    <value>NO</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_forward_rx_pause_requests</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_ipg_removed_per_am_period</name>
                    <value>20</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_keep_rx_crc</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_link_fault_mode</name>
                    <value>OFF</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_remove_pads</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_rx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_rx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_rx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_source_address_insertion</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_strict_preamble_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_strict_sfd_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_tx_ipg_size</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_tx_mac_data_flow</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_tx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_tx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_tx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_mac_txmac_saddr</name>
                    <value>1122334455</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pcie_mode_atom</name>
                    <value>CH0_PCIE_MODE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pcs_l_rx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pcs_l_tx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pcs_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pcs_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_phy_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_phy_loopback_mode_atom</name>
                    <value>CH0_LOOPBACK_MODE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_channel_identifier</name>
                    <value>PHIP</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_rx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_rx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_rx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_rx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_tx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_tx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_tx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch0_pldif_tx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ptp0_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ptp0_sim_mode</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ptp1_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ptp1_sim_mode</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_ptp_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rate_mode</name>
                    <value>RATE_10G</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rst_mux_static_sel</name>
                    <value>HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rst_mux_static_sel_atom</name>
                    <value>CH0_RST_MUX_STATIC_SEL_HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_bond_size</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_enable_atom</name>
                    <value>CH0_RX_DL_ENABLE_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rx_lat_bit_for_async</name>
                    <value>82195</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rx_lat_bit_for_async_atom</name>
                    <value>82195</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rxbit_cntr_pma</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rxbit_cntr_pma_atom</name>
                    <value>CH0_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rxbit_rollover</name>
                    <value>256271</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_dl_rxbit_rollover_atom</name>
                    <value>256271</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_fec_type_used_atom</name>
                    <value>CH0_RX_FEC_TYPE_USED_RS</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_flux_ingress_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_invert_pin</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_postdiv_clk_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_postdiv_clk_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_sim_mode_atom</name>
                    <value>CH0_RX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH0_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH0_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch0_rx_xcvrif_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sequencer_reg_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sequencer_reg_en_atom</name>
                    <value>CH0_SEQUENCER_REG_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sim_mode_atom</name>
                    <value>CH0_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sup_mode</name>
                    <value>USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_sup_mode_atom</name>
                    <value>CH0_SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_syspll_rx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_syspll_tx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_bond_size</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_bond_size_atom</name>
                    <value>CH0_TX_BOND_SIZE_X4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_bonding_category_atom</name>
                    <value>CH0_TX_BONDING_CATEGORY_BONDING_LEADER</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_dl_enable_atom</name>
                    <value>CH0_TX_DL_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_flux_ingress_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_invert_pin</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_f_out_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_feed_forward_gain</name>
                    <value>219</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_frac_mode_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_pll_refclk_select_atom</name>
                    <value>CH0_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_postdiv_clk_divider</name>
                    <value>52</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_prbs_gen_en_atom</name>
                    <value>CH0_TX_PRBS_GEN_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_sim_mode_atom</name>
                    <value>CH0_TX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH0_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH0_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_tx_xcvrif_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_cdr_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_cdr_f_vco_hz</name>
                    <value>1410065408</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_adaptation_mode</name>
                    <value>UX_NATIVE_ADAPTATION</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_cdrdivout_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_eq_dfe_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_eq_vga_gain</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_external_couple_type</name>
                    <value>AC</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_force_cdr_ltr</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_onchip_termination_setting</name>
                    <value>R_1</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_prbs_monitor_en_atom</name>
                    <value>CH0_RX_PRBS_MONITOR_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_prbs_pattern</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_prbs_pattern_atom</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_preloaded_hardware_configs_atom</name>
                    <value>CH0_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_protocol_hint_atom</name>
                    <value>CH0_RX_PROTOCOL_HINT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_termination_mode</name>
                    <value>GROUNDED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_rx_width_atom</name>
                    <value>CH0_RX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_cascade_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_eq_main_tap</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_eq_post_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_eq_pre_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_eq_pre_tap_2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_prbs_pattern</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_prbs_pattern_atom</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_preloaded_hardware_configs_atom</name>
                    <value>CH0_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_spread_spectrum_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_user_clk_only_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_user_clk_only_mode_atom</name>
                    <value>CH0_TX_USER_CLK_ONLY_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_tx_width_atom</name>
                    <value>CH0_TX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvr_x_eq_hf_boost</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_l_duplex_mode</name>
                    <value>RX_ONLY_SIMPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_l_loopback_mode</name>
                    <value>SILB</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_l_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_l_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_rx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_rx_word_clk_dynamic_mux</name>
                    <value>SEL_RXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch0_xcvrif_tx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_SF_XCVRIF_1CH_EN</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_cdr_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_cdr_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_cdr_refclk_select_atom</name>
                    <value>CH1_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_clkrx_refclk_cssm_fw_control_atom</name>
                    <value>CH1_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH1_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_dr_enabled_atom</name>
                    <value>CH1_DR_ENABLED_DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch1_duplex_mode_atom</name>
                    <value>CH1_DUPLEX_MODE_DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ehip_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_dyn_tx_mux_atom</name>
                    <value>CH1_DYN_TX_MUX_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_error_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_fracture</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_loopback_mode_atom</name>
                    <value>CH1_LOOPBACK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_mode</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_mode_atom</name>
                    <value>CH1_FEC_MODE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_rx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_spec</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_spec_atom</name>
                    <value>CH1_FEC_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fec_tx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_flux_l_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch1_flux_l_rx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_flux_l_tx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_flux_mode</name>
                    <value>FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch1_flux_mode_atom</name>
                    <value>CH1_FLUX_MODE_FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch1_fracture_atom</name>
                    <value>CH1_FRACTURE_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ick_tx_word_clk_hz</name>
                    <value>40200251506</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_pcs_ref_clk_hz</name>
                    <value>45010746357</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_xcvr_rx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch1_l_xcvr_tx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_lane_common_ref_clk_hz</name>
                    <value>66904914473</value>
                  </parameter>
                  <parameter>
                    <name>ch1_lane_id</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_lc_postdiv_sel</name>
                    <value>SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch1_lc_postdiv_sel_atom</name>
                    <value>CH1_LC_POSTDIV_SEL_SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch1_local_refclk_cssm_fw_control_atom</name>
                    <value>CH1_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_local_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH1_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_custom_cadence</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_enforce_max_frame_size</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_flow_control</name>
                    <value>NO</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_forward_rx_pause_requests</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_ipg_removed_per_am_period</name>
                    <value>20</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_keep_rx_crc</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_link_fault_mode</name>
                    <value>OFF</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_remove_pads</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_rx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_rx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_rx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_source_address_insertion</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_strict_preamble_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_strict_sfd_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_tx_ipg_size</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_tx_mac_data_flow</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_tx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_tx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_tx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_mac_txmac_saddr</name>
                    <value>1122334455</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pcie_mode_atom</name>
                    <value>CH1_PCIE_MODE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pcs_l_rx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pcs_l_tx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pcs_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pcs_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_phy_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_phy_loopback_mode_atom</name>
                    <value>CH1_LOOPBACK_MODE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_channel_identifier</name>
                    <value>PHIP</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_rx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_rx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_rx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_rx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_tx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_tx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_tx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch1_pldif_tx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ptp0_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ptp0_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ptp1_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ptp1_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_ptp_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rate_mode</name>
                    <value>RATE_10G</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rst_mux_static_sel</name>
                    <value>HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rst_mux_static_sel_atom</name>
                    <value>CH1_RST_MUX_STATIC_SEL_HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_bond_size</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_enable_atom</name>
                    <value>CH1_RX_DL_ENABLE_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rx_lat_bit_for_async</name>
                    <value>256421</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rx_lat_bit_for_async_atom</name>
                    <value>256421</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rxbit_cntr_pma</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rxbit_cntr_pma_atom</name>
                    <value>CH1_RX_DL_RXBIT_CNTR_PMA_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rxbit_rollover</name>
                    <value>40517</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_dl_rxbit_rollover_atom</name>
                    <value>40517</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_fec_type_used_atom</name>
                    <value>CH1_RX_FEC_TYPE_USED_NONE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_flux_ingress_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_invert_pin</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_postdiv_clk_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_postdiv_clk_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_sim_mode_atom</name>
                    <value>CH1_RX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH1_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH1_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch1_rx_xcvrif_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sequencer_reg_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sequencer_reg_en_atom</name>
                    <value>CH1_SEQUENCER_REG_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sim_mode_atom</name>
                    <value>CH1_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sup_mode</name>
                    <value>USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_sup_mode_atom</name>
                    <value>CH1_SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_syspll_rx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_syspll_tx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_bond_size</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_bond_size_atom</name>
                    <value>CH1_TX_BOND_SIZE_X4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_bonding_category_atom</name>
                    <value>CH1_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_channel_mode</name>
                    <value>FECD</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_dl_enable_atom</name>
                    <value>CH1_TX_DL_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_flux_ingress_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_invert_pin</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_f_out_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_feed_forward_gain</name>
                    <value>67</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_frac_mode_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_pll_refclk_select_atom</name>
                    <value>CH1_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_postdiv_clk_divider</name>
                    <value>137</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_prbs_gen_en_atom</name>
                    <value>CH1_TX_PRBS_GEN_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_sim_mode_atom</name>
                    <value>CH1_TX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH1_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH1_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_tx_xcvrif_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_cdr_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_cdr_f_vco_hz</name>
                    <value>1410065408</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_adaptation_mode</name>
                    <value>UX_NATIVE_ADAPTATION</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_cdrdivout_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_eq_dfe_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_eq_vga_gain</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_external_couple_type</name>
                    <value>AC</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_force_cdr_ltr</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_onchip_termination_setting</name>
                    <value>R_1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_prbs_monitor_en_atom</name>
                    <value>CH1_RX_PRBS_MONITOR_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_prbs_pattern</name>
                    <value>PRBS7</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_prbs_pattern_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_preloaded_hardware_configs_atom</name>
                    <value>CH1_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_protocol_hint_atom</name>
                    <value>CH1_RX_PROTOCOL_HINT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_termination_mode</name>
                    <value>GROUNDED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_rx_width_atom</name>
                    <value>CH1_RX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_cascade_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_eq_main_tap</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_eq_post_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_eq_pre_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_eq_pre_tap_2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_prbs_pattern</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_prbs_pattern_atom</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_preloaded_hardware_configs_atom</name>
                    <value>CH1_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_spread_spectrum_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_user_clk_only_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_user_clk_only_mode_atom</name>
                    <value>CH1_TX_USER_CLK_ONLY_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_tx_width_atom</name>
                    <value>CH1_TX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvr_x_eq_hf_boost</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_l_duplex_mode</name>
                    <value>RX_ONLY_SIMPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                    <value>X4</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_l_rx_word_clk_dynamic_mux</name>
                    <value>RXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_l_sim_mode</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_rx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch1_xcvrif_tx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_SF_XCVRIF_1CH_EN</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_cdr_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_cdr_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_cdr_refclk_select_atom</name>
                    <value>CH2_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_clkrx_refclk_cssm_fw_control_atom</name>
                    <value>CH2_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH2_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_dr_enabled_atom</name>
                    <value>CH2_DR_ENABLED_DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch2_duplex_mode_atom</name>
                    <value>CH2_DUPLEX_MODE_DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ehip_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_dyn_tx_mux_atom</name>
                    <value>CH2_DYN_TX_MUX_ETHPCS</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_error_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_fracture</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_loopback_mode_atom</name>
                    <value>CH2_LOOPBACK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_mode</name>
                    <value>2</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_mode_atom</name>
                    <value>CH2_FEC_MODE_RSFEC</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_rx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_spec</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_spec_atom</name>
                    <value>CH2_FEC_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fec_tx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_flux_l_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch2_flux_l_rx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_flux_l_tx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_flux_mode</name>
                    <value>FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch2_flux_mode_atom</name>
                    <value>CH2_FLUX_MODE_FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch2_fracture_atom</name>
                    <value>CH2_FRACTURE_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ick_tx_word_clk_hz</name>
                    <value>13575025313</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_duplex_mode</name>
                    <value>RX_ONLY_SIMPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_pcs_ref_clk_hz</name>
                    <value>47518617864</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_xcvr_rx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch2_l_xcvr_tx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_lane_common_ref_clk_hz</name>
                    <value>49671061942</value>
                  </parameter>
                  <parameter>
                    <name>ch2_lane_id</name>
                    <value>2</value>
                  </parameter>
                  <parameter>
                    <name>ch2_lc_postdiv_sel</name>
                    <value>SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch2_lc_postdiv_sel_atom</name>
                    <value>CH2_LC_POSTDIV_SEL_SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch2_local_refclk_cssm_fw_control_atom</name>
                    <value>CH2_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_local_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH2_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_custom_cadence</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_enforce_max_frame_size</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_flow_control</name>
                    <value>NO</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_forward_rx_pause_requests</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_ipg_removed_per_am_period</name>
                    <value>20</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_keep_rx_crc</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_link_fault_mode</name>
                    <value>OFF</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_remove_pads</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_rx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_rx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_rx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_source_address_insertion</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_strict_preamble_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_strict_sfd_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_tx_ipg_size</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_tx_mac_data_flow</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_tx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_tx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_tx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_mac_txmac_saddr</name>
                    <value>1122334455</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pcie_mode_atom</name>
                    <value>CH2_PCIE_MODE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pcs_l_rx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pcs_l_tx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pcs_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pcs_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_phy_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_phy_loopback_mode_atom</name>
                    <value>CH2_LOOPBACK_MODE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_channel_identifier</name>
                    <value>PHIP</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_rx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_rx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_rx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_rx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_tx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_tx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_tx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch2_pldif_tx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ptp0_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ptp0_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ptp1_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ptp1_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_ptp_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rate_mode</name>
                    <value>RATE_10G</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rst_mux_static_sel</name>
                    <value>HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rst_mux_static_sel_atom</name>
                    <value>CH2_RST_MUX_STATIC_SEL_HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_bond_size</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_enable_atom</name>
                    <value>CH2_RX_DL_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rx_lat_bit_for_async</name>
                    <value>239677</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rx_lat_bit_for_async_atom</name>
                    <value>239677</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rxbit_cntr_pma</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rxbit_cntr_pma_atom</name>
                    <value>CH2_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rxbit_rollover</name>
                    <value>233374</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_dl_rxbit_rollover_atom</name>
                    <value>233374</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_fec_type_used_atom</name>
                    <value>CH2_RX_FEC_TYPE_USED_RS</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_flux_ingress_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_invert_pin</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_postdiv_clk_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_postdiv_clk_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_sim_mode_atom</name>
                    <value>CH2_RX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH2_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH2_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch2_rx_xcvrif_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sequencer_reg_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sequencer_reg_en_atom</name>
                    <value>CH2_SEQUENCER_REG_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sim_mode_atom</name>
                    <value>CH2_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sup_mode</name>
                    <value>USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_sup_mode_atom</name>
                    <value>CH2_SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_syspll_rx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_syspll_tx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_bond_size</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_bond_size_atom</name>
                    <value>CH2_TX_BOND_SIZE_X4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_bonding_category_atom</name>
                    <value>CH2_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_dl_enable_atom</name>
                    <value>CH2_TX_DL_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_flux_ingress_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_invert_pin</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_f_out_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_feed_forward_gain</name>
                    <value>190</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_frac_mode_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_pll_refclk_select_atom</name>
                    <value>CH2_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_postdiv_clk_divider</name>
                    <value>73</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_prbs_gen_en_atom</name>
                    <value>CH2_TX_PRBS_GEN_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_sim_mode_atom</name>
                    <value>CH2_TX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH2_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH2_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch2_tx_xcvrif_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_cdr_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_cdr_f_vco_hz</name>
                    <value>1410065408</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_adaptation_mode</name>
                    <value>UX_NATIVE_ADAPTATION</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_cdrdivout_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_eq_dfe_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_eq_vga_gain</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_external_couple_type</name>
                    <value>AC</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_force_cdr_ltr</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_onchip_termination_setting</name>
                    <value>R_1</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_prbs_monitor_en_atom</name>
                    <value>CH2_RX_PRBS_MONITOR_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_prbs_pattern</name>
                    <value>A</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_prbs_pattern_atom</name>
                    <value>3</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_preloaded_hardware_configs_atom</name>
                    <value>CH2_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_protocol_hint_atom</name>
                    <value>CH2_RX_PROTOCOL_HINT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_termination_mode</name>
                    <value>GROUNDED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_rx_width_atom</name>
                    <value>CH2_RX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_cascade_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_eq_main_tap</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_eq_post_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_eq_pre_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_eq_pre_tap_2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_prbs_pattern</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_prbs_pattern_atom</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_preloaded_hardware_configs_atom</name>
                    <value>CH2_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_spread_spectrum_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_user_clk_only_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_user_clk_only_mode_atom</name>
                    <value>CH2_TX_USER_CLK_ONLY_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_tx_width_atom</name>
                    <value>CH2_TX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvr_x_eq_hf_boost</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_l_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_l_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_l_sim_mode</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_rx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch2_xcvrif_tx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_SF_XCVRIF_1CH_EN</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_cdr_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_cdr_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_cdr_refclk_select_atom</name>
                    <value>CH3_CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_clkrx_refclk_cssm_fw_control_atom</name>
                    <value>CH3_CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH3_CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_dr_enabled_atom</name>
                    <value>CH3_DR_ENABLED_DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch3_duplex_mode_atom</name>
                    <value>CH3_DUPLEX_MODE_DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ehip_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_dyn_tx_mux_atom</name>
                    <value>CH3_DYN_TX_MUX_DESKEW</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_error_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_fracture</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_loopback_mode_atom</name>
                    <value>CH3_LOOPBACK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_mode</name>
                    <value>2</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_mode_atom</name>
                    <value>CH3_FEC_MODE_RSFEC</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_rx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_sf_en</name>
                    <value>ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_spec</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_spec_atom</name>
                    <value>CH3_FEC_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fec_tx_en_atom</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_flux_l_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch3_flux_l_rx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_flux_l_tx_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_flux_mode</name>
                    <value>FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch3_flux_mode_atom</name>
                    <value>CH3_FLUX_MODE_FLUX_MODE_BYPASS</value>
                  </parameter>
                  <parameter>
                    <name>ch3_fracture_atom</name>
                    <value>CH3_FRACTURE_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ick_tx_word_clk_hz</name>
                    <value>46000496445</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_duplex_mode</name>
                    <value>TX_ONLY_SIMPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_pcs_ref_clk_hz</name>
                    <value>1807984951</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_xcvr_rx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN3</value>
                  </parameter>
                  <parameter>
                    <name>ch3_l_xcvr_tx_preloaded_hardware_configs</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_lane_common_ref_clk_hz</name>
                    <value>10961987220</value>
                  </parameter>
                  <parameter>
                    <name>ch3_lane_id</name>
                    <value>3</value>
                  </parameter>
                  <parameter>
                    <name>ch3_lc_postdiv_sel</name>
                    <value>SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch3_lc_postdiv_sel_atom</name>
                    <value>CH3_LC_POSTDIV_SEL_SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch3_local_refclk_cssm_fw_control_atom</name>
                    <value>CH3_LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_local_refclk_sector_specifies_refclk_ready_atom</name>
                    <value>CH3_LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_custom_cadence</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_enforce_max_frame_size</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_flow_control</name>
                    <value>NO</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_forward_rx_pause_requests</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_ipg_removed_per_am_period</name>
                    <value>20</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_keep_rx_crc</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_link_fault_mode</name>
                    <value>OFF</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_remove_pads</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_rx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_rx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_rx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_source_address_insertion</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_strict_preamble_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_strict_sfd_checking</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_tx_ipg_size</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_tx_mac_data_flow</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_tx_max_frame_size</name>
                    <value>1518</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_tx_preamble_passthrough</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_tx_vlan_detection</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_mac_txmac_saddr</name>
                    <value>1122334455</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pcie_mode_atom</name>
                    <value>CH3_PCIE_MODE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pcs_l_rx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pcs_l_tx_en_atom</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pcs_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pcs_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_phy_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_phy_loopback_mode_atom</name>
                    <value>CH3_LOOPBACK_MODE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_channel_identifier</name>
                    <value>PHIP</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_loopback_mode</name>
                    <value>NO_LOOPBACK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_rx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_rx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_rx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_rx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_sf_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_tx_clkout1_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_tx_clkout2_divider</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_tx_fifo_mode</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>ch3_pldif_tx_fifo_width</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ptp0_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ptp0_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ptp1_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ptp1_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_ptp_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rate_mode</name>
                    <value>RATE_10G</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rst_mux_static_sel</name>
                    <value>HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rst_mux_static_sel_atom</name>
                    <value>CH3_RST_MUX_STATIC_SEL_HRC</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_bond_size</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_channel_mode</name>
                    <value>PMAD</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_enable_atom</name>
                    <value>CH3_RX_DL_ENABLE_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rx_lat_bit_for_async</name>
                    <value>133601</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rx_lat_bit_for_async_atom</name>
                    <value>133601</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rxbit_cntr_pma</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rxbit_cntr_pma_atom</name>
                    <value>CH3_RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rxbit_rollover</name>
                    <value>56939</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_dl_rxbit_rollover_atom</name>
                    <value>56939</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_fec_type_used_atom</name>
                    <value>CH3_RX_FEC_TYPE_USED_RS</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_flux_ingress_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_invert_pin</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_postdiv_clk_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_postdiv_clk_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_sim_mode_atom</name>
                    <value>CH3_RX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH3_RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH3_RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                  </parameter>
                  <parameter>
                    <name>ch3_rx_xcvrif_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sequencer_reg_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sequencer_reg_en_atom</name>
                    <value>CH3_SEQUENCER_REG_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sim_mode_atom</name>
                    <value>CH3_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sup_mode</name>
                    <value>USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_sup_mode_atom</name>
                    <value>CH3_SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_syspll_rx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_syspll_tx_clk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_bond_size</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_bond_size_atom</name>
                    <value>CH3_TX_BOND_SIZE_X4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_bonding_category_atom</name>
                    <value>CH3_TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_channel_mode</name>
                    <value>FECD</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_dl_enable_atom</name>
                    <value>CH3_TX_DL_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_flux_ingress_dl_enable</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_invert_pin</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pcs_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_f_out_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_feed_forward_gain</name>
                    <value>230</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_frac_mode_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_l_counter_atom</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_refclk_select</name>
                    <value>GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_pll_refclk_select_atom</name>
                    <value>CH3_TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_postdiv_clk_divider</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_prbs_gen_en_atom</name>
                    <value>CH3_TX_PRBS_GEN_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_sim_mode_atom</name>
                    <value>CH3_TX_SIM_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_user1_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_user1_clk_mux_dynamic_sel_atom</name>
                    <value>CH3_TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_user2_clk_dynamic_mux</name>
                    <value>WORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_user2_clk_mux_dynamic_sel_atom</name>
                    <value>CH3_TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                  </parameter>
                  <parameter>
                    <name>ch3_tx_xcvrif_dl_enable</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_cdr_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_cdr_f_vco_hz</name>
                    <value>1410065408</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_adaptation_mode</name>
                    <value>UX_NATIVE_ADAPTATION</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_cdrdivout_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_eq_dfe_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_eq_vga_gain</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_external_couple_type</name>
                    <value>AC</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_force_cdr_ltr</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_onchip_termination_setting</name>
                    <value>R_1</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_prbs_monitor_en_atom</name>
                    <value>CH3_RX_PRBS_MONITOR_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_prbs_pattern</name>
                    <value>B</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_prbs_pattern_atom</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_preloaded_hardware_configs_atom</name>
                    <value>CH3_RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_protocol_hint_atom</name>
                    <value>CH3_RX_PROTOCOL_HINT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_termination_mode</name>
                    <value>GROUNDED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_rx_width_atom</name>
                    <value>CH3_RX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_cascade_en</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_datarate_bps</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_eq_main_tap</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_eq_post_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_eq_pre_tap_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_eq_pre_tap_2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_prbs_pattern</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_prbs_pattern_atom</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_preloaded_hardware_configs_atom</name>
                    <value>CH3_TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_protocol_hint</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_spread_spectrum_en</name>
                    <value>ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_user_clk_only_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_user_clk_only_mode_atom</name>
                    <value>CH3_TX_USER_CLK_ONLY_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_width</name>
                    <value>16</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_tx_width_atom</name>
                    <value>CH3_TX_WIDTH_X16</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvr_x_eq_hf_boost</name>
                    <value>32</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_l_duplex_mode</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_l_loopback_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                    <value>X6_TOP</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_l_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_l_sim_mode</name>
                    <value>DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_rx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_rx_word_clk_dynamic_mux</name>
                    <value>UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>ch3_xcvrif_tx_fifo_mode</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_cdr_l_counter</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_cdr_m_counter</name>
                    <value>50</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_cdr_n_counter</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_bw_sel</name>
                    <value>LOW</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_bw_sel_atom</name>
                    <value>LOW</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_f_out_hz</name>
                    <value>8000000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_f_pfd_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_f_vco_hz</name>
                    <value>10000000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_fb_counter</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_k_counter</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_l_counter</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_m_counter</name>
                    <value>100</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_n_counter</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_pll_postdiv_sel</name>
                    <value>SYNTH2</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_synthdiv_out_divider</name>
                    <value>12</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_tx_synthdiv_out_hz</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_xcvr_cdr_f_out_hz</name>
                    <value>8000000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_xcvr_cdr_f_ref_hz</name>
                    <value>100000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_l_xcvr_cdr_f_vco_hz</name>
                    <value>10000000000</value>
                  </parameter>
                  <parameter>
                    <name>ch_ux_l_cdr_bw_sel</name>
                    <value>CDR_BW_SEL_LOW</value>
                  </parameter>
                  <parameter>
                    <name>ch_ux_l_tx_pll</name>
                    <value>SLOW</value>
                  </parameter>
                  <parameter>
                    <name>ch_ux_l_tx_pll_fractional_en</name>
                    <value>DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                    <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>cii_monitor_en</name>
                    <value>CII_MONITOR_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>cvp_enable</name>
                    <value>CVP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>cvp_vendor_specific_header_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>die_revisions</name>
                    <value>Unknown</value>
                  </parameter>
                  <parameter>
                    <name>die_types</name>
                    <value>MAIN_ND.*</value>
                  </parameter>
                  <parameter>
                    <name>dr_enable</name>
                    <value>DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>drop_vendor0_msg</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>drop_vendor1_msg</name>
                    <value>FALSE</value>
                  </parameter>
                  <parameter>
                    <name>dtk_mode_en</name>
                    <value>DTK_MODE_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>duplex_mode</name>
                    <value>duplex</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msix_tablesize_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msix_tablesize_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msix_tablesize_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msix_tablesize_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_bir_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_bir_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_bir_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_bir_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_offset_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_offset_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_offset_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixpba_offset_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_bir_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_bir_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_bir_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_bir_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_offset_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_offset_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_offset_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_msixtable_offset_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_subsysid_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_subsysid_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_subsysid_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_subsysid_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablelocation_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablelocation_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablelocation_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablelocation_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablesize_pf0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablesize_pf1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablesize_pf2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>exvf_tph_sttablesize_pf3</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>hal_num_of_lanes_hwtcl</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>hrc_arb_sel</name>
                    <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                  </parameter>
                  <parameter>
                    <name>link_rate</name>
                    <value>LINK_RATE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>link_width</name>
                    <value>LINK_WIDTH_X4</value>
                  </parameter>
                  <parameter>
                    <name>maxpayload_size</name>
                    <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                  </parameter>
                  <parameter>
                    <name>num_arb_ip</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>num_of_lanes</name>
                    <value>NUM_OF_LANES_NUM_4</value>
                  </parameter>
                  <parameter>
                    <name>num_of_maxlanes</name>
                    <value>4</value>
                  </parameter>
                  <parameter>
                    <name>pcie_hrc_pulse_sel</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pcie_parity_bypass</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>pcie_pcs_mode</name>
                    <value>PCIE_PCS_MODE_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>pcie_pcs_mode_hwtcl</name>
                    <value>PCIE_PCS_MODE_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>pclk_clk_hz</name>
                    <value>1000000000</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_at_block</name>
                    <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_direct_translated_p2p</name>
                    <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_egress_ctrl_size</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_p2p_cpl_redirect</name>
                    <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_p2p_egress_control</name>
                    <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_p2p_req_redirect</name>
                    <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_src_valid</name>
                    <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_acs_usp_forwarding</name>
                    <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_acs_cap_enable</name>
                    <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_ats_cap_enable</name>
                    <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_ats_cap_invalidate_q_depth</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_ats_exvf_align_request</name>
                    <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar0_prefetch</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar0_type</name>
                    <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar2_type</name>
                    <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar4_type</name>
                    <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf0_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_base_class_code</name>
                    <value>255</value>
                  </parameter>
                  <parameter>
                    <name>pf0_cap_link_surprise_down_err_cap</name>
                    <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset0</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset1</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset10</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset11</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset12</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset13</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset14</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset15</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset2</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset3</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset4</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset5</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset6</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset7</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset8</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_16g_tx_preset9</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset0</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset1</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset10</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset11</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset12</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset13</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset14</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset15</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset2</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset3</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset4</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset5</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset6</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset7</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset8</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_dsp_tx_preset9</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_exvf_acs_cap_enable</name>
                    <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_exvf_ats_cap_enable</name>
                    <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_exvf_msix_cap_enable</name>
                    <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_exvf_tph_cap_enable</name>
                    <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_exvf_virtio_en</name>
                    <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_int_pin</name>
                    <value>PF0_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>pf0_ltr_cap_enable</name>
                    <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_msi_enable</name>
                    <value>PF0_MSI_ENABLE_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_msix_enable</name>
                    <value>PF0_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pasid_cap_enable</name>
                    <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pasid_cap_execute_permission_supported</name>
                    <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pasid_cap_max_pasid_width</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pasid_cap_privileged_mode_supported</name>
                    <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msi_64_bit_addr_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msi_ext_data_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msi_ext_data_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msi_multiple_msg_cap</name>
                    <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_bir</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_pba</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_pba_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_table_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_msix_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar0_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar0_mask_31_1</name>
                    <value>32767</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar1_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar1_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar2_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar2_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar3_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar3_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar4_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar4_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar5_enabled</name>
                    <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_bar5_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pci_type0_vendor_id</name>
                    <value>4466</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_ep_l0s_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_ep_l1_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_ext_tag_en</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_flr_cap</name>
                    <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_hot_plug_capable</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_l0s_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_l1_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_phy_slot_num</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_port_num</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_slot_clk_config</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_slot_power_limit_scale</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_cap_slot_power_limit_value</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_pcie_slot_imp</name>
                    <value>PF0_PCIE_SLOT_IMP_NOT_IMPLEMENTED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_port_logic_fast_link_mode</name>
                    <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf0_prefetch_decode</name>
                    <value>PF0_PREFETCH_DECODE_PREF64</value>
                  </parameter>
                  <parameter>
                    <name>pf0_program_interface</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_prs_ext_cap_enable</name>
                    <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_prs_ext_cap_outstanding_capacity</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_revision_id</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>pf0_rom_bar_enable</name>
                    <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_rom_bar_enabled</name>
                    <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_rom_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_rp_rom_bar_enabled</name>
                    <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_rp_rom_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sn_cap_enable</name>
                    <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sn_ser_num_reg_1_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sn_ser_num_reg_2_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_cap_sup_page_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_enable</name>
                    <value>PF0_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_num_vf</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar0_enabled</name>
                    <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar0_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar0_type</name>
                    <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar1_enabled</name>
                    <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar1_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar2_enabled</name>
                    <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar2_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar2_type</name>
                    <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar3_enabled</name>
                    <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar3_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar4_enabled</name>
                    <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar4_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar4_type</name>
                    <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar5_enabled</name>
                    <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar5_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf0_sriov_vf_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_subclass_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_subsys_dev_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_subsys_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_cap_enable</name>
                    <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_int_vec</name>
                    <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_int_vec_vfcomm_cs2</name>
                    <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_st_table_loc_1</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_st_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_cap_st_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_device_spec</name>
                    <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_tph_req_device_spec_vfcomm_cs2</name>
                    <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_user_vsec_cap_enable</name>
                    <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset0</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset1</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset10</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset11</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset12</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset13</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset14</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset15</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset2</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset3</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset4</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset5</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset6</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset7</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset8</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_16g_tx_preset9</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset0</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset1</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset10</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset11</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset12</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset13</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset14</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset15</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset2</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset3</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset4</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset5</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset6</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset7</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset8</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_usp_tx_preset9</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf0_virtio_en</name>
                    <value>PF0_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_at_block</name>
                    <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_direct_translated_p2p</name>
                    <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_egress_ctrl_size</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_p2p_cpl_redirect</name>
                    <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_p2p_egress_control</name>
                    <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_p2p_req_redirect</name>
                    <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_src_valid</name>
                    <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_acs_usp_forwarding</name>
                    <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_acs_cap_enable</name>
                    <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_ats_cap_enable</name>
                    <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_ats_cap_invalidate_q_depth</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_ats_exvf_align_request</name>
                    <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar0_type</name>
                    <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar2_type</name>
                    <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar4_type</name>
                    <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_base_class_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_enable</name>
                    <value>PF1_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_exvf_acs_cap_enable</name>
                    <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_exvf_ats_cap_enable</name>
                    <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_exvf_msix_cap_enable</name>
                    <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_exvf_tph_cap_enable</name>
                    <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_exvf_virtio_en</name>
                    <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_int_pin</name>
                    <value>PF1_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>pf1_msi_enable</name>
                    <value>PF1_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_msix_enable</name>
                    <value>PF1_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pasid_cap_enable</name>
                    <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pasid_cap_execute_permission_supported</name>
                    <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pasid_cap_max_pasid_width</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pasid_cap_privileged_mode_supported</name>
                    <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msi_64_bit_addr_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msi_ext_data_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msi_ext_data_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msi_multiple_msg_cap</name>
                    <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_bir</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_pba</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_pba_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_table_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_msix_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar0_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar0_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar1_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar1_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar2_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar2_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar3_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar3_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar4_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar4_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar5_enabled</name>
                    <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_bar5_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pci_type0_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_ep_l0s_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_ep_l1_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_ext_tag_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_flr_cap</name>
                    <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_l0s_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_l1_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_port_num</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_pcie_cap_slot_clk_config</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_program_interface</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_prs_ext_cap_enable</name>
                    <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_prs_ext_cap_outstanding_capacity</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_revision_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_rom_bar_enable</name>
                    <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_rom_bar_enabled</name>
                    <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_rom_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sn_cap_enable</name>
                    <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sn_ser_num_reg_1_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sn_ser_num_reg_2_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_cap_sup_page_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_enable</name>
                    <value>PF1_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_num_vf</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar0_enabled</name>
                    <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar0_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar0_type</name>
                    <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar1_enabled</name>
                    <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar1_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar2_enabled</name>
                    <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar2_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar2_type</name>
                    <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar3_enabled</name>
                    <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar3_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar4_enabled</name>
                    <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar4_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar4_type</name>
                    <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar5_enabled</name>
                    <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar5_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf1_sriov_vf_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_subclass_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_subsys_dev_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_subsys_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_cap_enable</name>
                    <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_int_vec</name>
                    <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_int_vec_vfcomm_cs2</name>
                    <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_st_table_loc_1</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_st_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_cap_st_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_device_spec</name>
                    <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_tph_req_device_spec_vfcomm_cs2</name>
                    <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_user_vsec_cap_enable</name>
                    <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf1_user_vsec_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf1_virtio_en</name>
                    <value>PF1_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_at_block</name>
                    <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_direct_translated_p2p</name>
                    <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_egress_ctrl_size</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_p2p_cpl_redirect</name>
                    <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_p2p_egress_control</name>
                    <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_p2p_req_redirect</name>
                    <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_src_valid</name>
                    <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_acs_usp_forwarding</name>
                    <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_acs_cap_enable</name>
                    <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_ats_cap_enable</name>
                    <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_ats_cap_invalidate_q_depth</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_ats_exvf_align_request</name>
                    <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar0_type</name>
                    <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar2_type</name>
                    <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar4_type</name>
                    <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_base_class_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_enable</name>
                    <value>PF2_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_exvf_acs_cap_enable</name>
                    <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_exvf_ats_cap_enable</name>
                    <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_exvf_msix_cap_enable</name>
                    <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_exvf_tph_cap_enable</name>
                    <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_exvf_virtio_en</name>
                    <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_int_pin</name>
                    <value>PF2_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>pf2_msi_enable</name>
                    <value>PF2_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_msix_enable</name>
                    <value>PF2_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pasid_cap_enable</name>
                    <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pasid_cap_execute_permission_supported</name>
                    <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pasid_cap_max_pasid_width</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pasid_cap_privileged_mode_supported</name>
                    <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msi_64_bit_addr_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msi_ext_data_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msi_ext_data_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msi_multiple_msg_cap</name>
                    <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_bir</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_pba</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_pba_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_table_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_msix_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar0_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar0_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar1_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar1_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar2_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar2_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar3_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar3_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar4_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar4_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar5_enabled</name>
                    <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_bar5_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pci_type0_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_ep_l0s_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_ep_l1_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_ext_tag_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_flr_cap</name>
                    <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_l0s_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_l1_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_port_num</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_pcie_cap_slot_clk_config</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_program_interface</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_prs_ext_cap_enable</name>
                    <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_prs_ext_cap_outstanding_capacity</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_revision_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_rom_bar_enable</name>
                    <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_rom_bar_enabled</name>
                    <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_rom_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sn_cap_enable</name>
                    <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sn_ser_num_reg_1_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sn_ser_num_reg_2_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_cap_sup_page_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_enable</name>
                    <value>PF2_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_num_vf</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar0_enabled</name>
                    <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar0_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar0_type</name>
                    <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar1_enabled</name>
                    <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar1_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar2_enabled</name>
                    <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar2_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar2_type</name>
                    <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar3_enabled</name>
                    <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar3_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar4_enabled</name>
                    <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar4_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar4_type</name>
                    <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar5_enabled</name>
                    <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar5_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf2_sriov_vf_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_subclass_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_subsys_dev_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_subsys_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_cap_enable</name>
                    <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_int_vec</name>
                    <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_int_vec_vfcomm_cs2</name>
                    <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_st_table_loc_1</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_st_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_cap_st_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_device_spec</name>
                    <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_tph_req_device_spec_vfcomm_cs2</name>
                    <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_user_vsec_cap_enable</name>
                    <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf2_user_vsec_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf2_virtio_en</name>
                    <value>PF2_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_at_block</name>
                    <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_direct_translated_p2p</name>
                    <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_egress_ctrl_size</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_p2p_cpl_redirect</name>
                    <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_p2p_egress_control</name>
                    <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_p2p_req_redirect</name>
                    <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_src_valid</name>
                    <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_acs_usp_forwarding</name>
                    <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_acs_cap_enable</name>
                    <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_ats_cap_enable</name>
                    <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_ats_cap_invalidate_q_depth</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_ats_exvf_align_request</name>
                    <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar0_type</name>
                    <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar2_type</name>
                    <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar4_type</name>
                    <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_base_class_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_enable</name>
                    <value>PF3_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_exvf_acs_cap_enable</name>
                    <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_exvf_ats_cap_enable</name>
                    <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_exvf_msix_cap_enable</name>
                    <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_exvf_tph_cap_enable</name>
                    <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_exvf_virtio_en</name>
                    <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_int_pin</name>
                    <value>PF3_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>pf3_msi_enable</name>
                    <value>PF3_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_msix_enable</name>
                    <value>PF3_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pasid_cap_enable</name>
                    <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pasid_cap_execute_permission_supported</name>
                    <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pasid_cap_max_pasid_width</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pasid_cap_privileged_mode_supported</name>
                    <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msi_64_bit_addr_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msi_ext_data_cap</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msi_ext_data_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msi_multiple_msg_cap</name>
                    <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_bir</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_pba</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_pba_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_table_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_msix_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar0_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar0_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar1_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar1_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar2_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar2_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar3_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar3_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar4_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar4_mask_31_1</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar5_enabled</name>
                    <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_bar5_mask_31_0</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pci_type0_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_ep_l0s_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_ep_l1_accpt_latency</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_ext_tag_en</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_flr_cap</name>
                    <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_l0s_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_l1_exit_latency_commclk_dis</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_port_num</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_pcie_cap_slot_clk_config</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_program_interface</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_prs_ext_cap_enable</name>
                    <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_prs_ext_cap_outstanding_capacity</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_revision_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_rom_bar_enable</name>
                    <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_rom_bar_enabled</name>
                    <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_rom_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sn_cap_enable</name>
                    <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sn_ser_num_reg_1_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sn_ser_num_reg_2_dw</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_cap_sup_page_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_enable</name>
                    <value>PF3_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_num_vf</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar0_enabled</name>
                    <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar0_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar0_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar0_type</name>
                    <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar1_enabled</name>
                    <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar1_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar1_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar2_enabled</name>
                    <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar2_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar2_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar2_type</name>
                    <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar3_enabled</name>
                    <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar3_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar3_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar4_enabled</name>
                    <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar4_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar4_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar4_type</name>
                    <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar5_enabled</name>
                    <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar5_mask</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_bar5_prefetch</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>pf3_sriov_vf_device_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_subclass_code</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_subsys_dev_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_subsys_vendor_id</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_cap_enable</name>
                    <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_int_vec</name>
                    <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_int_vec_vfcomm_cs2</name>
                    <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_st_table_loc_1</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_st_table_size</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_cap_st_table_size_vfcomm_cs2</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_device_spec</name>
                    <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_tph_req_device_spec_vfcomm_cs2</name>
                    <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_user_vsec_cap_enable</name>
                    <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pf3_user_vsec_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>pf3_virtio_en</name>
                    <value>PF3_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>pldclk_rate</name>
                    <value>PLDCLK_RATE_FAST</value>
                  </parameter>
                  <parameter>
                    <name>pll_dummy</name>
                    <value></value>
                  </parameter>
                  <parameter>
                    <name>pma_data_rate</name>
                    <value>16000</value>
                  </parameter>
                  <parameter>
                    <name>pma_modulation</name>
                    <value>NRZ</value>
                  </parameter>
                  <parameter>
                    <name>port_type</name>
                    <value>PORT_TYPE_NATIVE_EP</value>
                  </parameter>
                  <parameter>
                    <name>protocol_mode</name>
                    <value>PCIE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>ptm_autoupdate</name>
                    <value>PTM_AUTOUPDATE_AUTOUPDATE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>ptm_enable</name>
                    <value>PTM_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_fout_hz</name>
                    <value>8000.000000</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_manual_enable</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_refclk_freq_mhz</name>
                    <value>100.000000</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_refclk_freq_otxt</name>
                    <value>100.000000</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_vco</name>
                    <value>10000000000</value>
                  </parameter>
                  <parameter>
                    <name>rx_pll_vco_MHz</name>
                    <value>10000.000000</value>
                  </parameter>
                  <parameter>
                    <name>rxbuf_limit_bypass</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>silicon_revision</name>
                    <value>10nm6awhra</value>
                  </parameter>
                  <parameter>
                    <name>sim_mode</name>
                    <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_clk_mux_0_sel</name>
                    <value>SEL_MIDDLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_clk_mux_0_sel_hwtcl</name>
                    <value>SEL_MIDDLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_cfg_ptm_auto_update_signal_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_cii_monitor_en_hwtcl</name>
                    <value>CII_MONITOR_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_cvp_enable_hwtcl</name>
                    <value>CVP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_cvp_vendor_specific_header_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_drop_vendor0_msg_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_drop_vendor1_msg_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_dtk_mode_en_hwtcl</name>
                    <value>DTK_MODE_EN_ENABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf3_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_hrc_arb_sel_hwtcl</name>
                    <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_link_rate_hwtcl</name>
                    <value>LINK_RATE_GEN4</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_link_width_hwtcl</name>
                    <value>LINK_WIDTH_X4</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_maxpayload_size_hwtcl</name>
                    <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_num_arb_ip_hwtcl</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_num_of_lanes_hwtcl</name>
                    <value>NUM_OF_LANES_NUM_4</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pcie_hrc_pulse_sel_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pcie_parity_bypass_hwtcl</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pclk_clk_hz_hwtcl</name>
                    <value>1000000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_at_block_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_src_valid_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
                    <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_enable_hwtcl</name>
                    <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_enable_hwtcl</name>
                    <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_invalidate_q_depth_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_ats_exvf_align_request_hwtcl</name>
                    <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar0_prefetch_hwtcl</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar0_type_hwtcl</name>
                    <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar2_type_hwtcl</name>
                    <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar4_type_hwtcl</name>
                    <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_base_class_code_hwtcl</name>
                    <value>255</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
                    <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset0_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset10_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset11_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset12_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset13_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset14_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset15_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset1_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset2_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset3_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset4_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset5_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset6_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset7_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset8_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset9_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset0_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset10_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset11_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset12_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset13_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset14_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset15_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset1_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset2_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset3_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset4_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset5_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset6_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset7_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset8_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset9_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_exvf_acs_cap_enable_hwtcl</name>
                    <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_exvf_ats_cap_enable_hwtcl</name>
                    <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_exvf_msix_cap_enable_hwtcl</name>
                    <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_exvf_tph_cap_enable_hwtcl</name>
                    <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_exvf_virtio_en_hwtcl</name>
                    <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_int_pin_hwtcl</name>
                    <value>PF0_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_ltr_cap_enable_hwtcl</name>
                    <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_msi_enable_hwtcl</name>
                    <value>PF0_MSI_ENABLE_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_msix_enable_hwtcl</name>
                    <value>PF0_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_enable_hwtcl</name>
                    <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_execute_permission_supported_hwtcl</name>
                    <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_max_pasid_width_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_privileged_mode_supported_hwtcl</name>
                    <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_64_bit_addr_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
                    <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_bir_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
                    <value>32767</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_enabled_hwtcl</name>
                    <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_vendor_id_hwtcl</name>
                    <value>4466</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ext_tag_en_hwtcl</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_flr_cap_hwtcl</name>
                    <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_hot_plug_capable_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_phy_slot_num_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_port_num_hwtcl</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_clk_config_hwtcl</name>
                    <value>true</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_pcie_slot_imp_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_port_logic_fast_link_mode</name>
                    <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_prefetch_decode_hwtcl</name>
                    <value>PF0_PREFETCH_DECODE_PREF64</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_program_interface_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_enable_hwtcl</name>
                    <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_outstanding_capacity_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_revision_id_hwtcl</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enable_hwtcl</name>
                    <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enabled_hwtcl</name>
                    <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_rom_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_bar_enabled_hwtcl</name>
                    <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sn_cap_enable_hwtcl</name>
                    <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_cap_sup_page_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_enable_hwtcl</name>
                    <value>PF0_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_num_vf_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_type_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_type_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_type_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_enabled_hwtcl</name>
                    <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_subclass_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_subsys_dev_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_subsys_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_cap_enable_hwtcl</name>
                    <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_hwtcl</name>
                    <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                    <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                    <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_hwtcl</name>
                    <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                    <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_user_vsec_cap_enable_hwtcl</name>
                    <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset0_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset10_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset11_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset12_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset13_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset14_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset15_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset1_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset2_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset3_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset4_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset5_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset6_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset7_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset8_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset9_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset0_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset10_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset11_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset12_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset13_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset14_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset15_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset1_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset2_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset3_hwtcl</name>
                    <value>9</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset4_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset5_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset6_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset7_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset8_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset9_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf0_virtio_en_hwtcl</name>
                    <value>PF0_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_at_block_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_src_valid_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
                    <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_enable_hwtcl</name>
                    <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_enable_hwtcl</name>
                    <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_invalidate_q_depth_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_ats_exvf_align_request_hwtcl</name>
                    <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar0_type_hwtcl</name>
                    <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar2_type_hwtcl</name>
                    <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar4_type_hwtcl</name>
                    <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_base_class_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_enable_hwtcl</name>
                    <value>PF1_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_exvf_acs_cap_enable_hwtcl</name>
                    <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_exvf_ats_cap_enable_hwtcl</name>
                    <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_exvf_msix_cap_enable_hwtcl</name>
                    <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_exvf_tph_cap_enable_hwtcl</name>
                    <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_exvf_virtio_en_hwtcl</name>
                    <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_int_pin_hwtcl</name>
                    <value>PF1_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_msi_enable_hwtcl</name>
                    <value>PF1_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_msix_enable_hwtcl</name>
                    <value>PF1_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_enable_hwtcl</name>
                    <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_execute_permission_supported_hwtcl</name>
                    <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_max_pasid_width_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_privileged_mode_supported_hwtcl</name>
                    <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_64_bit_addr_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
                    <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_bir_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_enabled_hwtcl</name>
                    <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ext_tag_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_flr_cap_hwtcl</name>
                    <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_port_num_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_slot_clk_config_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_program_interface_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_enable_hwtcl</name>
                    <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_outstanding_capacity_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_revision_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enable_hwtcl</name>
                    <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enabled_hwtcl</name>
                    <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_rom_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sn_cap_enable_hwtcl</name>
                    <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_cap_sup_page_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_enable_hwtcl</name>
                    <value>PF1_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_num_vf_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_type_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_type_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_type_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_enabled_hwtcl</name>
                    <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_subclass_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_subsys_dev_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_subsys_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_cap_enable_hwtcl</name>
                    <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_hwtcl</name>
                    <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                    <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                    <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_hwtcl</name>
                    <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                    <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_cap_enable_hwtcl</name>
                    <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf1_virtio_en_hwtcl</name>
                    <value>PF1_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_at_block_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_src_valid_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
                    <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_enable_hwtcl</name>
                    <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_enable_hwtcl</name>
                    <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_invalidate_q_depth_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_ats_exvf_align_request_hwtcl</name>
                    <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar0_type_hwtcl</name>
                    <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar2_type_hwtcl</name>
                    <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar4_type_hwtcl</name>
                    <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_base_class_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_enable_hwtcl</name>
                    <value>PF2_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_exvf_acs_cap_enable_hwtcl</name>
                    <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_exvf_ats_cap_enable_hwtcl</name>
                    <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_exvf_msix_cap_enable_hwtcl</name>
                    <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_exvf_tph_cap_enable_hwtcl</name>
                    <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_exvf_virtio_en_hwtcl</name>
                    <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_int_pin_hwtcl</name>
                    <value>PF2_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_msi_enable_hwtcl</name>
                    <value>PF2_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_msix_enable_hwtcl</name>
                    <value>PF2_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_enable_hwtcl</name>
                    <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_execute_permission_supported_hwtcl</name>
                    <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_max_pasid_width_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_privileged_mode_supported_hwtcl</name>
                    <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_64_bit_addr_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
                    <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_bir_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_enabled_hwtcl</name>
                    <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ext_tag_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_flr_cap_hwtcl</name>
                    <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_port_num_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_slot_clk_config_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_program_interface_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_enable_hwtcl</name>
                    <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_outstanding_capacity_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_revision_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enable_hwtcl</name>
                    <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enabled_hwtcl</name>
                    <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_rom_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sn_cap_enable_hwtcl</name>
                    <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_cap_sup_page_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_enable_hwtcl</name>
                    <value>PF2_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_num_vf_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_type_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_type_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_type_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_enabled_hwtcl</name>
                    <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_subclass_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_subsys_dev_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_subsys_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_cap_enable_hwtcl</name>
                    <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_hwtcl</name>
                    <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                    <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                    <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_hwtcl</name>
                    <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                    <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_cap_enable_hwtcl</name>
                    <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf2_virtio_en_hwtcl</name>
                    <value>PF2_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_at_block_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                    <value>8</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_src_valid_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
                    <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_enable_hwtcl</name>
                    <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_enable_hwtcl</name>
                    <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_invalidate_q_depth_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_ats_exvf_align_request_hwtcl</name>
                    <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar0_type_hwtcl</name>
                    <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar2_type_hwtcl</name>
                    <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar4_type_hwtcl</name>
                    <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_base_class_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_enable_hwtcl</name>
                    <value>PF3_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_exvf_acs_cap_enable_hwtcl</name>
                    <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_exvf_ats_cap_enable_hwtcl</name>
                    <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_exvf_msix_cap_enable_hwtcl</name>
                    <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_exvf_tph_cap_enable_hwtcl</name>
                    <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_exvf_virtio_en_hwtcl</name>
                    <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_int_pin_hwtcl</name>
                    <value>PF3_INT_PIN_NO_INT</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_msi_enable_hwtcl</name>
                    <value>PF3_MSI_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_msix_enable_hwtcl</name>
                    <value>PF3_MSIX_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_enable_hwtcl</name>
                    <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_execute_permission_supported_hwtcl</name>
                    <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_max_pasid_width_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_privileged_mode_supported_hwtcl</name>
                    <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_64_bit_addr_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_cap_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
                    <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_bir_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_enabled_hwtcl</name>
                    <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ext_tag_en_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_flr_cap_hwtcl</name>
                    <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_port_num_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_slot_clk_config_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_program_interface_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_enable_hwtcl</name>
                    <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_outstanding_capacity_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_revision_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enable_hwtcl</name>
                    <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enabled_hwtcl</name>
                    <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_rom_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sn_cap_enable_hwtcl</name>
                    <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_cap_sup_page_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_enable_hwtcl</name>
                    <value>PF3_SRIOV_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_num_vf_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_type_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_type_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_type_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_enabled_hwtcl</name>
                    <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_mask_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_prefetch_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_device_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_subclass_code_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_subsys_dev_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_subsys_vendor_id_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_cap_enable_hwtcl</name>
                    <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_hwtcl</name>
                    <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                    <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                    <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_hwtcl</name>
                    <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                    <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_cap_enable_hwtcl</name>
                    <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pf3_virtio_en_hwtcl</name>
                    <value>PF3_VIRTIO_EN_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_pldclk_rate_hwtcl</name>
                    <value>PLDCLK_RATE_FAST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_port_type_hwtcl</name>
                    <value>PORT_TYPE_NATIVE_EP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_ptm_autoupdate_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_ptm_enable_hwtcl</name>
                    <value>PTM_ENABLE_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_rxbuf_limit_bypass_hwtcl</name>
                    <value>7</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_sim_mode_hwtcl</name>
                    <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_sris_enable_hwtcl</name>
                    <value>SRIS_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_sris_mode_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_sup_mode_hwtcl</name>
                    <value>SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_sys_clk_hz_hwtcl</name>
                    <value>350000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_usb_hrc_pulse_sel_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_vsec_next_offset_hwtcl</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_ctl_x4_vsec_select_hwtcl</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_data_mux_0_sel</name>
                    <value>SEL_MIDDLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_data_mux_0_sel_hwtcl</name>
                    <value>SEL_MIDDLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_0_sel</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_0_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_1_sel</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_1_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_2_sel</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_2_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_3_sel</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_clk_mux_3_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCLK0</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_clkmux_0_sel</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_clkmux_0_sel_hwtcl</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_demux_0_sel</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_demux_0_sel_hwtcl</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_mux_0_sel</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_hps_mux_0_sel_hwtcl</name>
                    <value>SEL_HPS_PCS1_ENABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_0_sel</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_0_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_1_sel</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_1_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_2_sel</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_2_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_3_sel</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rst_mux_3_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCS_RST</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_0_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_0_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_1_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_1_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_2_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_2_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_3_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_rx_demux_3_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_0_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_0_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_1_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_1_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_2_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_2_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_3_sel</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pcie_pcs_tx_mux_3_sel_hwtcl</name>
                    <value>SEL_SAME_QUAD_PCIE_CTRL</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_dr_enabled</name>
                    <value>DR_ENABLED_DR_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_duplex_mode</name>
                    <value>DUPLEX_MODE_DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_duplex_mode_hwtcl</name>
                    <value>DUPLEX</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_pld_channel_identifier</name>
                    <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_pld_channel_identifier_hwtcl</name>
                    <value>PHIP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_clkout1_divider</name>
                    <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_clkout1_divider_hwtcl</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_clkout2_divider</name>
                    <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_clkout2_divider_hwtcl</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_en</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_en_hwtcl</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_mode</name>
                    <value>RX_FIFO_MODE_PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_mode_hwtcl</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_width</name>
                    <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_width_hwtcl</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_wr_clk_hz</name>
                    <value>300000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_fifo_wr_clk_hz_hwtcl</name>
                    <value>300000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_user1_clk_dynamic_mux</name>
                    <value>RX_USER1_CLK_DYNAMIC_MUX_C2</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_user1_clk_dynamic_mux_hwtcl</name>
                    <value>RX_USER1_CLK_DYNAMIC_MUX_C2</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_user2_clk_dynamic_mux</name>
                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_rx_user2_clk_dynamic_mux_hwtcl</name>
                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_sup_mode</name>
                    <value>SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_sup_mode_hwtcl</name>
                    <value>USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_clkout1_divider</name>
                    <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_clkout1_divider_hwtcl</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_clkout2_divider</name>
                    <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_clkout2_divider_hwtcl</name>
                    <value>DIV1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_en</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_en_hwtcl</name>
                    <value>TRUE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_mode</name>
                    <value>TX_FIFO_MODE_PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_mode_hwtcl</name>
                    <value>PHASE_COMP</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_rd_clk_hz</name>
                    <value>300000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_rd_clk_hz_hwtcl</name>
                    <value>300000000</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_width</name>
                    <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_fifo_width_hwtcl</name>
                    <value>DOUBLE_DOUBLE_WIDTH</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_user1_clk_dynamic_mux</name>
                    <value>TX_USER1_CLK_DYNAMIC_MUX_C1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_user1_clk_dynamic_mux_hwtcl</name>
                    <value>TX_USER1_CLK_DYNAMIC_MUX_C1</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_user2_clk_dynamic_mux</name>
                    <value>TX_USER2_CLK_DYNAMIC_MUX_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_tx_user2_clk_dynamic_mux_hwtcl</name>
                    <value>TX_USER2_CLK_DYNAMIC_MUX_UNUSED</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_vc_rx_pldif_wm_en</name>
                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_dp_0_vc_rx_pldif_wm_en_hwtcl</name>
                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_rx_fifo_wr_clk_mux_0_sel</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_rx_fifo_wr_clk_mux_0_sel_hwtcl</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_tx_fifo_rd_clk_mux_0_sel</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_hssi_pld_chnl_tx_fifo_rd_clk_mux_0_sel_hwtcl</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_pld_rx_mux_0_sel</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_pld_rx_mux_0_sel_hwtcl</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_pld_tx_demux_0_sel</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sm_pld_tx_demux_0_sel_hwtcl</name>
                    <value>SEL_PCIE</value>
                  </parameter>
                  <parameter>
                    <name>sris_enable</name>
                    <value>SRIS_ENABLE_DISABLED</value>
                  </parameter>
                  <parameter>
                    <name>sris_mode</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>sup_mode</name>
                    <value>SUP_MODE_USER_MODE</value>
                  </parameter>
                  <parameter>
                    <name>sys_clk_hz</name>
                    <value>350000000</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_cascade_enable</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_fout_hz</name>
                    <value>8000.000000</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_frac_mode_enable</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_manual_enable</name>
                    <value>1</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_refclk_freq_itxt</name>
                    <value>156.250000</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_refclk_freq_mhz</name>
                    <value>100.000000</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_type</name>
                    <value>SLOW</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_vco</name>
                    <value>10000000000</value>
                  </parameter>
                  <parameter>
                    <name>tx_pll_vco_MHz</name>
                    <value>10000.000000</value>
                  </parameter>
                  <parameter>
                    <name>usb_hrc_pulse_sel</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>vsec_next_offset</name>
                    <value>0</value>
                  </parameter>
                  <parameter>
                    <name>vsec_select</name>
                    <value>false</value>
                  </parameter>
                  <parameter>
                    <name>xcvr_type</name>
                    <value>FGT</value>
                  </parameter>
                </parameters>
                <interconnectAssignments></interconnectAssignments>
                <className>pcie_hal_top</className>
                <version>21.0.0</version>
                <name>pcie_hal_top</name>
                <uniqueName>pcie_ed_dut_pcie_hal_top_2100_okrywsy</uniqueName>
                <nonce>0</nonce>
                <incidentConnections></incidentConnections>
                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top</path>
              </instanceData>
              <children>
                <node>
                  <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p0</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>DEVICE</name>
                        <value>None</value>
                      </parameter>
                      <parameter>
                        <name>DEVICE_FAMILY</name>
                        <value>Agilex 5</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_CORE_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_I_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_TOOLBOX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_1CH_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_cdr_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_mode</name>
                        <value>RSFEC</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_flow_control</name>
                        <value>BOTH_NO_XOFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_link_fault_mode</name>
                        <value>LF_OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_ipg_size</name>
                        <value>IPG_12</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_fracture</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_mode</name>
                        <value>2</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_spec</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_protocol_hint</name>
                        <value>PCIE_GEN3</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_mode</name>
                        <value>FLUX_MODE_BYPASS</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_sequencer_reg_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ick_tx_word_clk_hz</name>
                        <value>30078967177</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_duplex_mode</name>
                        <value>RX_ONLY_SIMPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_pcs_ref_clk_hz</name>
                        <value>63276018209</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_prbs_gen_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvrif_tx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_common_ref_clk_hz</name>
                        <value>6191824992</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_custom_cadence</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_enforce_max_frame_size</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_flow_control</name>
                        <value>NO</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_forward_rx_pause_requests</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_ipg_removed_per_am_period</name>
                        <value>20</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_link_fault_mode</name>
                        <value>OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_source_address_insertion</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_preamble_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_sfd_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_ipg_size</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_mac_data_flow</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_txmac_saddr</name>
                        <value>1122334455</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_phy_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_channel_identifier</name>
                        <value>PHIP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_ptp_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_sim_mode</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_sim_mode</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rate_mode</name>
                        <value>RATE_10G</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_bond_size</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rx_lat_bit_for_async</name>
                        <value>82195</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rxbit_rollover</name>
                        <value>256271</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_flux_ingress_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_invert_pin</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_divider</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_xcvrif_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sup_mode</name>
                        <value>USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_rx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_tx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_bond_size</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_flux_ingress_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_invert_pin</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_out_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_feed_forward_gain</name>
                        <value>219</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_frac_mode_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_postdiv_clk_divider</name>
                        <value>52</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_xcvrif_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_vco_hz</name>
                        <value>1410065408</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_adaptation_mode</name>
                        <value>UX_NATIVE_ADAPTATION</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_cdrdivout_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_vga_gain</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_external_couple_type</name>
                        <value>AC</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_force_cdr_ltr</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_onchip_termination_setting</name>
                        <value>R_1</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_prbs_pattern</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_termination_mode</name>
                        <value>GROUNDED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_cascade_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_main_tap</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_post_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_prbs_pattern</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_spread_spectrum_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_user_clk_only_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_x_eq_hf_boost</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_duplex_mode</name>
                        <value>RX_ONLY_SIMPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_loopback_mode</name>
                        <value>SILB</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                        <value>SEL_RXWORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_tx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>die_revisions</name>
                        <value>Unknown</value>
                      </parameter>
                      <parameter>
                        <name>die_types</name>
                        <value>MAIN_ND.*</value>
                      </parameter>
                      <parameter>
                        <name>dr_enable</name>
                        <value>DR_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>4</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_one_lane_pcie_hal</className>
                    <version>21.0.0</version>
                    <name>one_lane_pcie_hal_top_p0</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ydlnppi</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p0</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>DEVICE</name>
                            <value>None</value>
                          </parameter>
                          <parameter>
                            <name>DEVICE_FAMILY</name>
                            <value>Agilex 5</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_CORE_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_I_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_TOOLBOX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_1CH_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_cdr_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_mode</name>
                            <value>RSFEC</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_flow_control</name>
                            <value>BOTH_NO_XOFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_link_fault_mode</name>
                            <value>LF_OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_ipg_size</name>
                            <value>IPG_12</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_fracture</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_mode</name>
                            <value>2</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_spec</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_protocol_hint</name>
                            <value>PCIE_GEN3</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_mode</name>
                            <value>FLUX_MODE_BYPASS</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_sequencer_reg_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ick_tx_word_clk_hz</name>
                            <value>30078967177</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_duplex_mode</name>
                            <value>RX_ONLY_SIMPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_pcs_ref_clk_hz</name>
                            <value>63276018209</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_prbs_gen_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvrif_tx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_common_ref_clk_hz</name>
                            <value>6191824992</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_custom_cadence</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_enforce_max_frame_size</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_flow_control</name>
                            <value>NO</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_forward_rx_pause_requests</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_ipg_removed_per_am_period</name>
                            <value>20</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_link_fault_mode</name>
                            <value>OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_source_address_insertion</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_preamble_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_sfd_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_ipg_size</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_mac_data_flow</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_txmac_saddr</name>
                            <value>1122334455</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_phy_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_channel_identifier</name>
                            <value>PHIP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_ptp_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_sim_mode</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_sim_mode</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rate_mode</name>
                            <value>RATE_10G</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_bond_size</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rx_lat_bit_for_async</name>
                            <value>82195</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rxbit_rollover</name>
                            <value>256271</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_flux_ingress_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_invert_pin</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_divider</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_xcvrif_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sup_mode</name>
                            <value>USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_rx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_tx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_bond_size</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_flux_ingress_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_invert_pin</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_out_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_feed_forward_gain</name>
                            <value>219</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_frac_mode_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_postdiv_clk_divider</name>
                            <value>52</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_xcvrif_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_vco_hz</name>
                            <value>1410065408</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_adaptation_mode</name>
                            <value>UX_NATIVE_ADAPTATION</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_cdrdivout_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_vga_gain</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_external_couple_type</name>
                            <value>AC</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_force_cdr_ltr</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_onchip_termination_setting</name>
                            <value>R_1</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_prbs_pattern</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_termination_mode</name>
                            <value>GROUNDED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_cascade_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_main_tap</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_post_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_prbs_pattern</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_spread_spectrum_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_user_clk_only_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_x_eq_hf_boost</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_duplex_mode</name>
                            <value>RX_ONLY_SIMPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_loopback_mode</name>
                            <value>SILB</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                            <value>SEL_RXWORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_tx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>die_revisions</name>
                            <value>Unknown</value>
                          </parameter>
                          <parameter>
                            <name>die_types</name>
                            <value>MAIN_ND.*</value>
                          </parameter>
                          <parameter>
                            <name>dr_enable</name>
                            <value>DR_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>4</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>one_lane_pcie_hal</className>
                        <version>21.0.0</version>
                        <name>one_lane_pcie_hal_top_p0</name>
                        <uniqueName>pcie_ed_dut_one_lane_pcie_hal_2100_ix3avca</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0.one_lane_pcie_hal_top_p0</path>
                      </instanceData>
                      <children>
                        <node>
                          <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode</name>
                                <value>FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode_atom</name>
                                <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                <value>LC_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used</name>
                                <value>RSFEC</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used_atom</name>
                                <value>RX_FEC_TYPE_USED_RS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode_atom</name>
                                <value>RX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en_atom</name>
                                <value>SEQUENCER_REG_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_demux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                <value>SEL_PCIE_RXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_mux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                <value>SEL_PCIE_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                <value>SEL_UX_OCK_PMA_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode_atom</name>
                                <value>TX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter_atom</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select_atom</name>
                                <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode</name>
                                <value>RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz</name>
                                <value>30078967177</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                <value>30078967177</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz</name>
                                <value>6191824992</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                <value>6191824992</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz</name>
                                <value>63276018209</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz_atom</name>
                                <value>63276018209</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en_atom</name>
                                <value>RX_POSTDIV_CLK_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade</name>
                                <value>DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade_atom</name>
                                <value>SPEED_GRADE_DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel_atom</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_false</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain</name>
                                <value>219</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                <value>219</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter_atom</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select_atom</name>
                                <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider</name>
                                <value>52</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                <value>52</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                <value>1410065408</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode</name>
                                <value>UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                <value>RX_CDRDIVOUT_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type</name>
                                <value>AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                <value>R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                <value>9</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode</name>
                                <value>GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                <value>RX_TERMINATION_MODE_GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width_atom</name>
                                <value>RX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category</name>
                                <value>BONDING_LEADER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                <value>TX_BONDING_CATEGORY_BONDING_LEADER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                <value>TX_MASTER_PLL_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                <value>TX_PRBS_GEN_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                <value>9</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                <value>TX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width_atom</name>
                                <value>TX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_cssm_fw_control_atom</name>
                                <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode_atom</name>
                                <value>PCIE_MODE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_rst_mux_static_sel</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                <value>82195</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                <value>82195</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover</name>
                                <value>256271</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover_atom</name>
                                <value>256271</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin_atom</name>
                                <value>RX_INVERT_PIN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin_atom</name>
                                <value>TX_INVERT_PIN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_frac_mode_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode_atom</name>
                                <value>USB_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_cdr_bw_sel</name>
                                <value>CDR_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rxword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_cascade_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_txword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode</name>
                                <value>RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode</name>
                                <value>SILB</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                <value>RX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                <value>RX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                <value>TX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                <value>TX_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                <value>TX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                <value>TX_RST_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>dr_enable</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>duplex_mode</name>
                                <value>rx</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>pll_dummy</name>
                                <value></value>
                              </parameter>
                              <parameter>
                                <name>pma_data_rate</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>pma_modulation</name>
                                <value>NRZ</value>
                              </parameter>
                              <parameter>
                                <name>protocol_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_otxt</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>silicon_revision</name>
                                <value>10nm6awhra</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_bw_sel</name>
                                <value>HIGH</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                <value>106666666.66666667</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                <value>320000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_l_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_m_counter</name>
                                <value>150</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_n_counter</name>
                                <value>3</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll</name>
                                <value>TX_PLL_FAST</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_cascade_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_frac_mode_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_itxt</name>
                                <value>82.500000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_type</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>xcvr_type</name>
                                <value>FGT</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_phy_hal</className>
                            <version>21.0.0</version>
                            <name>phy_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_i75ctsi</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0.one_lane_pcie_hal_top_p0.phy_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                    <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode</name>
                                    <value>FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode_atom</name>
                                    <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                    <value>LC_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used</name>
                                    <value>RSFEC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used_atom</name>
                                    <value>RX_FEC_TYPE_USED_RS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode_atom</name>
                                    <value>RX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en_atom</name>
                                    <value>SEQUENCER_REG_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_demux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                    <value>SEL_PCIE_RXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_mux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                    <value>SEL_PCIE_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                    <value>SEL_UX_OCK_PMA_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode_atom</name>
                                    <value>TX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter_atom</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select_atom</name>
                                    <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode</name>
                                    <value>RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz</name>
                                    <value>30078967177</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                    <value>30078967177</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz</name>
                                    <value>6191824992</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                    <value>6191824992</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz</name>
                                    <value>63276018209</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz_atom</name>
                                    <value>63276018209</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en_atom</name>
                                    <value>RX_POSTDIV_CLK_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                    <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade</name>
                                    <value>DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade_atom</name>
                                    <value>SPEED_GRADE_DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel_atom</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_false</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain</name>
                                    <value>219</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                    <value>219</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter_atom</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                    <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select_atom</name>
                                    <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider</name>
                                    <value>52</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                    <value>52</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                    <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                    <value>1410065408</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode</name>
                                    <value>UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                    <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                    <value>RX_CDRDIVOUT_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type</name>
                                    <value>AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                    <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                    <value>R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                    <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                    <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                    <value>9</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                    <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode</name>
                                    <value>GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                    <value>RX_TERMINATION_MODE_GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width_atom</name>
                                    <value>RX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category</name>
                                    <value>BONDING_LEADER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                    <value>TX_BONDING_CATEGORY_BONDING_LEADER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                    <value>TX_MASTER_PLL_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                    <value>TX_PRBS_GEN_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                    <value>9</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                    <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                    <value>TX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                    <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                    <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width_atom</name>
                                    <value>TX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_cssm_fw_control_atom</name>
                                    <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode_atom</name>
                                    <value>PCIE_MODE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rst_mux_static_sel</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                    <value>82195</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                    <value>82195</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                    <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover</name>
                                    <value>256271</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover_atom</name>
                                    <value>256271</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin_atom</name>
                                    <value>RX_INVERT_PIN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin_atom</name>
                                    <value>TX_INVERT_PIN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_frac_mode_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode_atom</name>
                                    <value>USB_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_cdr_bw_sel</name>
                                    <value>CDR_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                    <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rxword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_cascade_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_txword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode</name>
                                    <value>RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode</name>
                                    <value>SILB</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                    <value>RX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                    <value>RX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                    <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                    <value>TX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                    <value>TX_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                    <value>TX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                    <value>TX_RST_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                    <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>dr_enable</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>duplex_mode</name>
                                    <value>rx</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>pll_dummy</name>
                                    <value></value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_data_rate</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_modulation</name>
                                    <value>NRZ</value>
                                  </parameter>
                                  <parameter>
                                    <name>protocol_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_otxt</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>silicon_revision</name>
                                    <value>10nm6awhra</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_bw_sel</name>
                                    <value>HIGH</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                    <value>106666666.66666667</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                    <value>320000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_l_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_m_counter</name>
                                    <value>150</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_n_counter</name>
                                    <value>3</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll</name>
                                    <value>TX_PLL_FAST</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_cascade_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_frac_mode_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_itxt</name>
                                    <value>82.500000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_type</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>xcvr_type</name>
                                    <value>FGT</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>phy_hal</className>
                                <version>21.0.0</version>
                                <name>phy_hal_top</name>
                                <uniqueName>pcie_ed_dut_phy_hal_2100_jcaj4zy</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0.one_lane_pcie_hal_top_p0.phy_hal_top.phy_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                        <node>
                          <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_mac_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_channel_identifier</name>
                                <value>PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                <value>EHIP_LB_TX_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable_atom</name>
                                <value>PTP_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_bond_location_atom</name>
                                <value>RX_BOND_LOCATION_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                <value>RX_DYN_MUX_XCVRIF</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width_atom</name>
                                <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_bond_location_atom</name>
                                <value>TX_BOND_LOCATION_FIRST</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width_atom</name>
                                <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_loopback_mode</name>
                                <value>NO_LOOPBACK</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_vc_rx_pldif_wm_en_atom</name>
                                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_pldif_hal</className>
                            <version>21.0.0</version>
                            <name>pldif_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_agcatrq</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0.one_lane_pcie_hal_top_p0.pldif_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_mac_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_channel_identifier</name>
                                    <value>PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                    <value>EHIP_LB_TX_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                    <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                    <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                    <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable_atom</name>
                                    <value>PTP_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_bond_location_atom</name>
                                    <value>RX_BOND_LOCATION_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                    <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                    <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                    <value>RX_DYN_MUX_XCVRIF</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width_atom</name>
                                    <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                    <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                    <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_bond_location_atom</name>
                                    <value>TX_BOND_LOCATION_FIRST</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                    <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                    <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width_atom</name>
                                    <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                    <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                    <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                    <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_loopback_mode</name>
                                    <value>NO_LOOPBACK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_vc_rx_pldif_wm_en_atom</name>
                                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>pldif_hal</className>
                                <version>21.0.0</version>
                                <name>pldif_hal_top</name>
                                <uniqueName>pcie_ed_dut_pldif_hal_2100_uhebp5y</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p0.one_lane_pcie_hal_top_p0.pldif_hal_top.pldif_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                      </children>
                    </node>
                  </children>
                </node>
                <node>
                  <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p1</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>DEVICE</name>
                        <value>None</value>
                      </parameter>
                      <parameter>
                        <name>DEVICE_FAMILY</name>
                        <value>Agilex 5</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_CORE_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_I_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_TOOLBOX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_1CH_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_cdr_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_flow_control</name>
                        <value>BOTH_NO_XOFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_link_fault_mode</name>
                        <value>LF_OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_ipg_size</name>
                        <value>IPG_12</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_fracture</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_mode</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_spec</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_protocol_hint</name>
                        <value>PCIE_GEN3</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_mode</name>
                        <value>FLUX_MODE_BYPASS</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_sequencer_reg_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ick_tx_word_clk_hz</name>
                        <value>40200251506</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_pcs_ref_clk_hz</name>
                        <value>45010746357</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_prbs_gen_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvrif_tx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_common_ref_clk_hz</name>
                        <value>66904914473</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_id</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_custom_cadence</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_enforce_max_frame_size</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_flow_control</name>
                        <value>NO</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_forward_rx_pause_requests</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_ipg_removed_per_am_period</name>
                        <value>20</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_link_fault_mode</name>
                        <value>OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_source_address_insertion</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_preamble_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_sfd_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_ipg_size</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_mac_data_flow</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_txmac_saddr</name>
                        <value>1122334455</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_phy_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_channel_identifier</name>
                        <value>PHIP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_ptp_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rate_mode</name>
                        <value>RATE_10G</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_bond_size</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rx_lat_bit_for_async</name>
                        <value>256421</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rxbit_rollover</name>
                        <value>40517</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_flux_ingress_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_invert_pin</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_divider</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_xcvrif_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sup_mode</name>
                        <value>USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_rx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_tx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_bond_size</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_channel_mode</name>
                        <value>FECD</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_flux_ingress_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_invert_pin</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_out_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_feed_forward_gain</name>
                        <value>67</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_frac_mode_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_postdiv_clk_divider</name>
                        <value>137</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_xcvrif_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_vco_hz</name>
                        <value>1410065408</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_adaptation_mode</name>
                        <value>UX_NATIVE_ADAPTATION</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_cdrdivout_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_vga_gain</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_external_couple_type</name>
                        <value>AC</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_force_cdr_ltr</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_onchip_termination_setting</name>
                        <value>R_1</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_prbs_pattern</name>
                        <value>PRBS7</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_termination_mode</name>
                        <value>GROUNDED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_cascade_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_main_tap</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_post_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_prbs_pattern</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_spread_spectrum_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_user_clk_only_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_x_eq_hf_boost</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_duplex_mode</name>
                        <value>RX_ONLY_SIMPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                        <value>RXWORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_sim_mode</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_tx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>die_revisions</name>
                        <value>Unknown</value>
                      </parameter>
                      <parameter>
                        <name>die_types</name>
                        <value>MAIN_ND.*</value>
                      </parameter>
                      <parameter>
                        <name>dr_enable</name>
                        <value>DR_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>4</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_one_lane_pcie_hal</className>
                    <version>21.0.0</version>
                    <name>one_lane_pcie_hal_top_p1</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_ssolv5i</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p1</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>DEVICE</name>
                            <value>None</value>
                          </parameter>
                          <parameter>
                            <name>DEVICE_FAMILY</name>
                            <value>Agilex 5</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_CORE_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_I_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_TOOLBOX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_1CH_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_cdr_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_flow_control</name>
                            <value>BOTH_NO_XOFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_link_fault_mode</name>
                            <value>LF_OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_ipg_size</name>
                            <value>IPG_12</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_fracture</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_mode</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_spec</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_protocol_hint</name>
                            <value>PCIE_GEN3</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_mode</name>
                            <value>FLUX_MODE_BYPASS</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_sequencer_reg_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ick_tx_word_clk_hz</name>
                            <value>40200251506</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_pcs_ref_clk_hz</name>
                            <value>45010746357</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_prbs_gen_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvrif_tx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_common_ref_clk_hz</name>
                            <value>66904914473</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_id</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_custom_cadence</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_enforce_max_frame_size</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_flow_control</name>
                            <value>NO</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_forward_rx_pause_requests</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_ipg_removed_per_am_period</name>
                            <value>20</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_link_fault_mode</name>
                            <value>OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_source_address_insertion</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_preamble_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_sfd_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_ipg_size</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_mac_data_flow</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_txmac_saddr</name>
                            <value>1122334455</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_phy_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_channel_identifier</name>
                            <value>PHIP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_ptp_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rate_mode</name>
                            <value>RATE_10G</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_bond_size</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rx_lat_bit_for_async</name>
                            <value>256421</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rxbit_rollover</name>
                            <value>40517</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_flux_ingress_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_invert_pin</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_divider</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_xcvrif_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sup_mode</name>
                            <value>USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_rx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_tx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_bond_size</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_channel_mode</name>
                            <value>FECD</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_flux_ingress_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_invert_pin</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_out_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_feed_forward_gain</name>
                            <value>67</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_frac_mode_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_postdiv_clk_divider</name>
                            <value>137</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_xcvrif_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_vco_hz</name>
                            <value>1410065408</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_adaptation_mode</name>
                            <value>UX_NATIVE_ADAPTATION</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_cdrdivout_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_vga_gain</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_external_couple_type</name>
                            <value>AC</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_force_cdr_ltr</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_onchip_termination_setting</name>
                            <value>R_1</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_prbs_pattern</name>
                            <value>PRBS7</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_termination_mode</name>
                            <value>GROUNDED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_cascade_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_main_tap</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_post_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_prbs_pattern</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_spread_spectrum_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_user_clk_only_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_x_eq_hf_boost</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_duplex_mode</name>
                            <value>RX_ONLY_SIMPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                            <value>RXWORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_sim_mode</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_tx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>die_revisions</name>
                            <value>Unknown</value>
                          </parameter>
                          <parameter>
                            <name>die_types</name>
                            <value>MAIN_ND.*</value>
                          </parameter>
                          <parameter>
                            <name>dr_enable</name>
                            <value>DR_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>4</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>one_lane_pcie_hal</className>
                        <version>21.0.0</version>
                        <name>one_lane_pcie_hal_top_p1</name>
                        <uniqueName>pcie_ed_dut_one_lane_pcie_hal_2100_5iub4oy</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1.one_lane_pcie_hal_top_p1</path>
                      </instanceData>
                      <children>
                        <node>
                          <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode</name>
                                <value>FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode_atom</name>
                                <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                <value>LC_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used_atom</name>
                                <value>RX_FEC_TYPE_USED_NONE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode_atom</name>
                                <value>RX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en_atom</name>
                                <value>SEQUENCER_REG_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_demux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                <value>SEL_PCIE_RXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_mux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                <value>SEL_PCIE_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                <value>SEL_UX_OCK_PMA_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode_atom</name>
                                <value>TX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter_atom</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select_atom</name>
                                <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz</name>
                                <value>40200251506</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                <value>40200251506</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz</name>
                                <value>66904914473</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                <value>66904914473</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz</name>
                                <value>45010746357</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz_atom</name>
                                <value>45010746357</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en_atom</name>
                                <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade</name>
                                <value>DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade_atom</name>
                                <value>SPEED_GRADE_DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel_atom</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_false</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain</name>
                                <value>67</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                <value>67</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter_atom</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select_atom</name>
                                <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider</name>
                                <value>137</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                <value>137</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                <value>1410065408</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode</name>
                                <value>UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                <value>RX_CDRDIVOUT_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type</name>
                                <value>AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                <value>R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern</name>
                                <value>PRBS7</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode</name>
                                <value>GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                <value>RX_TERMINATION_MODE_GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width_atom</name>
                                <value>RX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category</name>
                                <value>BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                <value>TX_MASTER_PLL_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                <value>TX_PRBS_GEN_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                <value>9</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                <value>TX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width_atom</name>
                                <value>TX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_cssm_fw_control_atom</name>
                                <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode_atom</name>
                                <value>PCIE_MODE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_rst_mux_static_sel</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                <value>256421</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                <value>256421</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover</name>
                                <value>40517</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover_atom</name>
                                <value>40517</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin_atom</name>
                                <value>RX_INVERT_PIN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>FECD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin_atom</name>
                                <value>TX_INVERT_PIN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_frac_mode_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode_atom</name>
                                <value>USB_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_cdr_bw_sel</name>
                                <value>CDR_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rxword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_cascade_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_txword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode</name>
                                <value>RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                <value>RX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                <value>RX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode_atom</name>
                                <value>SIM_MODE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                <value>TX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                <value>TX_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                <value>TX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                <value>TX_RST_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>dr_enable</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>duplex_mode</name>
                                <value>duplex</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>pll_dummy</name>
                                <value></value>
                              </parameter>
                              <parameter>
                                <name>pma_data_rate</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>pma_modulation</name>
                                <value>NRZ</value>
                              </parameter>
                              <parameter>
                                <name>protocol_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_otxt</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>silicon_revision</name>
                                <value>10nm6awhra</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_bw_sel</name>
                                <value>HIGH</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                <value>106666666.66666667</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                <value>320000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_l_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_m_counter</name>
                                <value>150</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_n_counter</name>
                                <value>3</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll</name>
                                <value>TX_PLL_FAST</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_cascade_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_frac_mode_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_itxt</name>
                                <value>82.500000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_type</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>xcvr_type</name>
                                <value>FGT</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_phy_hal</className>
                            <version>21.0.0</version>
                            <name>phy_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_4cpcala</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1.one_lane_pcie_hal_top_p1.phy_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                    <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode</name>
                                    <value>FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode_atom</name>
                                    <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                    <value>LC_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used_atom</name>
                                    <value>RX_FEC_TYPE_USED_NONE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode_atom</name>
                                    <value>RX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en_atom</name>
                                    <value>SEQUENCER_REG_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_demux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                    <value>SEL_PCIE_RXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_mux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                    <value>SEL_PCIE_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                    <value>SEL_UX_OCK_PMA_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode_atom</name>
                                    <value>TX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter_atom</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select_atom</name>
                                    <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz</name>
                                    <value>40200251506</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                    <value>40200251506</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz</name>
                                    <value>66904914473</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                    <value>66904914473</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz</name>
                                    <value>45010746357</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz_atom</name>
                                    <value>45010746357</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en_atom</name>
                                    <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                    <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade</name>
                                    <value>DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade_atom</name>
                                    <value>SPEED_GRADE_DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel_atom</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_false</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain</name>
                                    <value>67</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                    <value>67</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter_atom</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                    <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select_atom</name>
                                    <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider</name>
                                    <value>137</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                    <value>137</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                    <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                    <value>1410065408</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode</name>
                                    <value>UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                    <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                    <value>RX_CDRDIVOUT_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type</name>
                                    <value>AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                    <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                    <value>R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                    <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                    <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern</name>
                                    <value>PRBS7</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                    <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode</name>
                                    <value>GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                    <value>RX_TERMINATION_MODE_GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width_atom</name>
                                    <value>RX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category</name>
                                    <value>BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                    <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                    <value>TX_MASTER_PLL_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                    <value>TX_PRBS_GEN_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                    <value>9</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                    <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                    <value>TX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                    <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                    <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width_atom</name>
                                    <value>TX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_cssm_fw_control_atom</name>
                                    <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode_atom</name>
                                    <value>PCIE_MODE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rst_mux_static_sel</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                    <value>256421</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                    <value>256421</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                    <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover</name>
                                    <value>40517</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover_atom</name>
                                    <value>40517</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin_atom</name>
                                    <value>RX_INVERT_PIN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>FECD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin_atom</name>
                                    <value>TX_INVERT_PIN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_frac_mode_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode_atom</name>
                                    <value>USB_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_cdr_bw_sel</name>
                                    <value>CDR_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                    <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rxword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_cascade_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_txword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode</name>
                                    <value>RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                    <value>RX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                    <value>RX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                    <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode_atom</name>
                                    <value>SIM_MODE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                    <value>TX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                    <value>TX_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                    <value>TX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                    <value>TX_RST_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                    <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>dr_enable</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>duplex_mode</name>
                                    <value>duplex</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>pll_dummy</name>
                                    <value></value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_data_rate</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_modulation</name>
                                    <value>NRZ</value>
                                  </parameter>
                                  <parameter>
                                    <name>protocol_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_otxt</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>silicon_revision</name>
                                    <value>10nm6awhra</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_bw_sel</name>
                                    <value>HIGH</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                    <value>106666666.66666667</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                    <value>320000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_l_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_m_counter</name>
                                    <value>150</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_n_counter</name>
                                    <value>3</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll</name>
                                    <value>TX_PLL_FAST</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_cascade_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_frac_mode_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_itxt</name>
                                    <value>82.500000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_type</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>xcvr_type</name>
                                    <value>FGT</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>phy_hal</className>
                                <version>21.0.0</version>
                                <name>phy_hal_top</name>
                                <uniqueName>pcie_ed_dut_phy_hal_2100_xvyrmby</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1.one_lane_pcie_hal_top_p1.phy_hal_top.phy_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                        <node>
                          <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_mac_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_channel_identifier</name>
                                <value>PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                <value>EHIP_LB_TX_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable_atom</name>
                                <value>PTP_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_bond_location_atom</name>
                                <value>RX_BOND_LOCATION_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                <value>RX_DYN_MUX_XCVRIF</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width_atom</name>
                                <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_bond_location_atom</name>
                                <value>TX_BOND_LOCATION_MIDDLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width_atom</name>
                                <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_loopback_mode</name>
                                <value>NO_LOOPBACK</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>FECD</value>
                              </parameter>
                              <parameter>
                                <name>ch_vc_rx_pldif_wm_en_atom</name>
                                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_pldif_hal</className>
                            <version>21.0.0</version>
                            <name>pldif_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_t5knmua</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1.one_lane_pcie_hal_top_p1.pldif_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_mac_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_channel_identifier</name>
                                    <value>PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                    <value>EHIP_LB_TX_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                    <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                    <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                    <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable_atom</name>
                                    <value>PTP_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_bond_location_atom</name>
                                    <value>RX_BOND_LOCATION_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                    <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                    <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                    <value>RX_DYN_MUX_XCVRIF</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width_atom</name>
                                    <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                    <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                    <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_bond_location_atom</name>
                                    <value>TX_BOND_LOCATION_MIDDLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                    <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                    <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width_atom</name>
                                    <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                    <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                    <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                    <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_loopback_mode</name>
                                    <value>NO_LOOPBACK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>FECD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_vc_rx_pldif_wm_en_atom</name>
                                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>pldif_hal</className>
                                <version>21.0.0</version>
                                <name>pldif_hal_top</name>
                                <uniqueName>pcie_ed_dut_pldif_hal_2100_z6tb5fq</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p1.one_lane_pcie_hal_top_p1.pldif_hal_top.pldif_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                      </children>
                    </node>
                  </children>
                </node>
                <node>
                  <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p2</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>DEVICE</name>
                        <value>None</value>
                      </parameter>
                      <parameter>
                        <name>DEVICE_FAMILY</name>
                        <value>Agilex 5</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_CORE_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_I_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_TOOLBOX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_1CH_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_cdr_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_mode</name>
                        <value>RSFEC</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_flow_control</name>
                        <value>BOTH_NO_XOFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_link_fault_mode</name>
                        <value>LF_OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_ipg_size</name>
                        <value>IPG_12</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_fracture</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_mode</name>
                        <value>2</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_spec</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_protocol_hint</name>
                        <value>PCIE_GEN3</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_mode</name>
                        <value>FLUX_MODE_BYPASS</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_sequencer_reg_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ick_tx_word_clk_hz</name>
                        <value>13575025313</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_duplex_mode</name>
                        <value>RX_ONLY_SIMPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_pcs_ref_clk_hz</name>
                        <value>47518617864</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_prbs_gen_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvrif_tx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_common_ref_clk_hz</name>
                        <value>49671061942</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_id</name>
                        <value>2</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_custom_cadence</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_enforce_max_frame_size</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_flow_control</name>
                        <value>NO</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_forward_rx_pause_requests</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_ipg_removed_per_am_period</name>
                        <value>20</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_link_fault_mode</name>
                        <value>OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_source_address_insertion</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_preamble_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_sfd_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_ipg_size</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_mac_data_flow</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_txmac_saddr</name>
                        <value>1122334455</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_phy_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_channel_identifier</name>
                        <value>PHIP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_ptp_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rate_mode</name>
                        <value>RATE_10G</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_bond_size</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rx_lat_bit_for_async</name>
                        <value>239677</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rxbit_rollover</name>
                        <value>233374</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_flux_ingress_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_invert_pin</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_divider</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_xcvrif_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sup_mode</name>
                        <value>USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_rx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_tx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_bond_size</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_flux_ingress_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_invert_pin</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_out_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_feed_forward_gain</name>
                        <value>190</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_frac_mode_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_postdiv_clk_divider</name>
                        <value>73</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_xcvrif_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_vco_hz</name>
                        <value>1410065408</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_adaptation_mode</name>
                        <value>UX_NATIVE_ADAPTATION</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_cdrdivout_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_vga_gain</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_external_couple_type</name>
                        <value>AC</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_force_cdr_ltr</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_onchip_termination_setting</name>
                        <value>R_1</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_prbs_pattern</name>
                        <value>A</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_termination_mode</name>
                        <value>GROUNDED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_cascade_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_main_tap</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_post_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_prbs_pattern</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_spread_spectrum_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_user_clk_only_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_x_eq_hf_boost</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_sim_mode</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_tx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>die_revisions</name>
                        <value>Unknown</value>
                      </parameter>
                      <parameter>
                        <name>die_types</name>
                        <value>MAIN_ND.*</value>
                      </parameter>
                      <parameter>
                        <name>dr_enable</name>
                        <value>DR_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>4</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_one_lane_pcie_hal</className>
                    <version>21.0.0</version>
                    <name>one_lane_pcie_hal_top_p2</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_grpui7y</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p2</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>DEVICE</name>
                            <value>None</value>
                          </parameter>
                          <parameter>
                            <name>DEVICE_FAMILY</name>
                            <value>Agilex 5</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_CORE_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_I_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_TOOLBOX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_1CH_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_cdr_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_mode</name>
                            <value>RSFEC</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_flow_control</name>
                            <value>BOTH_NO_XOFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_link_fault_mode</name>
                            <value>LF_OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_ipg_size</name>
                            <value>IPG_12</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_fracture</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_mode</name>
                            <value>2</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_spec</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_protocol_hint</name>
                            <value>PCIE_GEN3</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_mode</name>
                            <value>FLUX_MODE_BYPASS</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_sequencer_reg_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ick_tx_word_clk_hz</name>
                            <value>13575025313</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_duplex_mode</name>
                            <value>RX_ONLY_SIMPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_pcs_ref_clk_hz</name>
                            <value>47518617864</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_prbs_gen_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvrif_tx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_common_ref_clk_hz</name>
                            <value>49671061942</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_id</name>
                            <value>2</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_custom_cadence</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_enforce_max_frame_size</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_flow_control</name>
                            <value>NO</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_forward_rx_pause_requests</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_ipg_removed_per_am_period</name>
                            <value>20</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_link_fault_mode</name>
                            <value>OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_source_address_insertion</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_preamble_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_sfd_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_ipg_size</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_mac_data_flow</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_txmac_saddr</name>
                            <value>1122334455</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_phy_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_channel_identifier</name>
                            <value>PHIP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_ptp_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rate_mode</name>
                            <value>RATE_10G</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_bond_size</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rx_lat_bit_for_async</name>
                            <value>239677</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rxbit_rollover</name>
                            <value>233374</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_flux_ingress_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_invert_pin</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_divider</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_xcvrif_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sup_mode</name>
                            <value>USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_rx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_tx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_bond_size</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_flux_ingress_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_invert_pin</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_out_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_feed_forward_gain</name>
                            <value>190</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_frac_mode_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_postdiv_clk_divider</name>
                            <value>73</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_xcvrif_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_vco_hz</name>
                            <value>1410065408</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_adaptation_mode</name>
                            <value>UX_NATIVE_ADAPTATION</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_cdrdivout_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_vga_gain</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_external_couple_type</name>
                            <value>AC</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_force_cdr_ltr</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_onchip_termination_setting</name>
                            <value>R_1</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_prbs_pattern</name>
                            <value>A</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_termination_mode</name>
                            <value>GROUNDED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_cascade_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_main_tap</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_post_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_prbs_pattern</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_spread_spectrum_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_user_clk_only_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_x_eq_hf_boost</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_sim_mode</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_tx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>die_revisions</name>
                            <value>Unknown</value>
                          </parameter>
                          <parameter>
                            <name>die_types</name>
                            <value>MAIN_ND.*</value>
                          </parameter>
                          <parameter>
                            <name>dr_enable</name>
                            <value>DR_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>4</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>one_lane_pcie_hal</className>
                        <version>21.0.0</version>
                        <name>one_lane_pcie_hal_top_p2</name>
                        <uniqueName>pcie_ed_dut_one_lane_pcie_hal_2100_2dlqizq</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2.one_lane_pcie_hal_top_p2</path>
                      </instanceData>
                      <children>
                        <node>
                          <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode</name>
                                <value>FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode_atom</name>
                                <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                <value>LC_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used</name>
                                <value>RSFEC</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used_atom</name>
                                <value>RX_FEC_TYPE_USED_RS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode_atom</name>
                                <value>RX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en_atom</name>
                                <value>SEQUENCER_REG_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_demux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                <value>SEL_PCIE_RXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_mux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                <value>SEL_PCIE_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                <value>SEL_UX_OCK_PMA_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode_atom</name>
                                <value>TX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter_atom</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select_atom</name>
                                <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode</name>
                                <value>RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz</name>
                                <value>13575025313</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                <value>13575025313</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz</name>
                                <value>49671061942</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                <value>49671061942</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz</name>
                                <value>47518617864</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz_atom</name>
                                <value>47518617864</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en_atom</name>
                                <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade</name>
                                <value>DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade_atom</name>
                                <value>SPEED_GRADE_DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel_atom</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_false</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain</name>
                                <value>190</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                <value>190</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter_atom</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select_atom</name>
                                <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider</name>
                                <value>73</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                <value>73</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                <value>1410065408</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode</name>
                                <value>UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                <value>RX_CDRDIVOUT_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type</name>
                                <value>AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                <value>R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern</name>
                                <value>A</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode</name>
                                <value>GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                <value>RX_TERMINATION_MODE_GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width_atom</name>
                                <value>RX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category</name>
                                <value>BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                <value>TX_MASTER_PLL_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                <value>TX_PRBS_GEN_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                <value>9</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                <value>TX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width_atom</name>
                                <value>TX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_cssm_fw_control_atom</name>
                                <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode_atom</name>
                                <value>PCIE_MODE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_rst_mux_static_sel</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                <value>239677</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                <value>239677</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover</name>
                                <value>233374</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover_atom</name>
                                <value>233374</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin_atom</name>
                                <value>RX_INVERT_PIN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin_atom</name>
                                <value>TX_INVERT_PIN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_frac_mode_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode_atom</name>
                                <value>USB_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_cdr_bw_sel</name>
                                <value>CDR_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rxword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_cascade_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_txword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                <value>RX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                <value>RX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode_atom</name>
                                <value>SIM_MODE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                <value>TX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                <value>TX_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                <value>TX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                <value>TX_RST_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>dr_enable</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>duplex_mode</name>
                                <value>rx</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>pll_dummy</name>
                                <value></value>
                              </parameter>
                              <parameter>
                                <name>pma_data_rate</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>pma_modulation</name>
                                <value>NRZ</value>
                              </parameter>
                              <parameter>
                                <name>protocol_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_otxt</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>silicon_revision</name>
                                <value>10nm6awhra</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_bw_sel</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_fb_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_l_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_m_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_n_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll</name>
                                <value>TX_PLL_FAST</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_cascade_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_fout_hz</name>
                                <value></value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_frac_mode_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_itxt</name>
                                <value>82.500000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_type</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>xcvr_type</name>
                                <value>FGT</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_phy_hal</className>
                            <version>21.0.0</version>
                            <name>phy_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_breh5hy</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2.one_lane_pcie_hal_top_p2.phy_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                    <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode</name>
                                    <value>FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode_atom</name>
                                    <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                    <value>LC_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used</name>
                                    <value>RSFEC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used_atom</name>
                                    <value>RX_FEC_TYPE_USED_RS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode_atom</name>
                                    <value>RX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en_atom</name>
                                    <value>SEQUENCER_REG_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_demux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                    <value>SEL_PCIE_RXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_mux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                    <value>SEL_PCIE_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                    <value>SEL_UX_OCK_PMA_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode_atom</name>
                                    <value>TX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter_atom</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select_atom</name>
                                    <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode</name>
                                    <value>RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_RX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz</name>
                                    <value>13575025313</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                    <value>13575025313</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz</name>
                                    <value>49671061942</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                    <value>49671061942</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz</name>
                                    <value>47518617864</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz_atom</name>
                                    <value>47518617864</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en_atom</name>
                                    <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                    <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade</name>
                                    <value>DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade_atom</name>
                                    <value>SPEED_GRADE_DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel_atom</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_false</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain</name>
                                    <value>190</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                    <value>190</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter_atom</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                    <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select_atom</name>
                                    <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider</name>
                                    <value>73</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                    <value>73</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                    <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                    <value>1410065408</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode</name>
                                    <value>UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                    <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                    <value>RX_CDRDIVOUT_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type</name>
                                    <value>AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                    <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                    <value>R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                    <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                    <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern</name>
                                    <value>A</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                    <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode</name>
                                    <value>GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                    <value>RX_TERMINATION_MODE_GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width_atom</name>
                                    <value>RX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category</name>
                                    <value>BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                    <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                    <value>TX_MASTER_PLL_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                    <value>TX_PRBS_GEN_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                    <value>9</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                    <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                    <value>TX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                    <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                    <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width_atom</name>
                                    <value>TX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_cssm_fw_control_atom</name>
                                    <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode_atom</name>
                                    <value>PCIE_MODE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rst_mux_static_sel</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                    <value>239677</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                    <value>239677</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                    <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover</name>
                                    <value>233374</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover_atom</name>
                                    <value>233374</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin_atom</name>
                                    <value>RX_INVERT_PIN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin_atom</name>
                                    <value>TX_INVERT_PIN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_frac_mode_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode_atom</name>
                                    <value>USB_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_cdr_bw_sel</name>
                                    <value>CDR_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                    <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rxword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_cascade_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_txword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                    <value>RX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                    <value>RX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                    <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode_atom</name>
                                    <value>SIM_MODE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                    <value>TX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                    <value>TX_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                    <value>TX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                    <value>TX_RST_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                    <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>dr_enable</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>duplex_mode</name>
                                    <value>rx</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>pll_dummy</name>
                                    <value></value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_data_rate</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_modulation</name>
                                    <value>NRZ</value>
                                  </parameter>
                                  <parameter>
                                    <name>protocol_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_otxt</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>silicon_revision</name>
                                    <value>10nm6awhra</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_bw_sel</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_fb_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_l_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_m_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_n_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll</name>
                                    <value>TX_PLL_FAST</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_cascade_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_fout_hz</name>
                                    <value></value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_frac_mode_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_itxt</name>
                                    <value>82.500000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_type</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>xcvr_type</name>
                                    <value>FGT</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>phy_hal</className>
                                <version>21.0.0</version>
                                <name>phy_hal_top</name>
                                <uniqueName>pcie_ed_dut_phy_hal_2100_vyl5wia</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2.one_lane_pcie_hal_top_p2.phy_hal_top.phy_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                        <node>
                          <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>ch_mac_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_channel_identifier</name>
                                <value>PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                <value>EHIP_LB_TX_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable_atom</name>
                                <value>PTP_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_bond_location_atom</name>
                                <value>RX_BOND_LOCATION_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                <value>RX_DYN_MUX_XCVRIF</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width_atom</name>
                                <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_bond_location_atom</name>
                                <value>TX_BOND_LOCATION_MIDDLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width_atom</name>
                                <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_loopback_mode</name>
                                <value>NO_LOOPBACK</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_vc_rx_pldif_wm_en_atom</name>
                                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_pldif_hal</className>
                            <version>21.0.0</version>
                            <name>pldif_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_52q5uwa</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2.one_lane_pcie_hal_top_p2.pldif_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_mac_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_channel_identifier</name>
                                    <value>PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                    <value>EHIP_LB_TX_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                    <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                    <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                    <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable_atom</name>
                                    <value>PTP_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_bond_location_atom</name>
                                    <value>RX_BOND_LOCATION_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                    <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                    <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                    <value>RX_DYN_MUX_XCVRIF</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width_atom</name>
                                    <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                    <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                    <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_bond_location_atom</name>
                                    <value>TX_BOND_LOCATION_MIDDLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                    <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                    <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width_atom</name>
                                    <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                    <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                    <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                    <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_loopback_mode</name>
                                    <value>NO_LOOPBACK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_vc_rx_pldif_wm_en_atom</name>
                                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>pldif_hal</className>
                                <version>21.0.0</version>
                                <name>pldif_hal_top</name>
                                <uniqueName>pcie_ed_dut_pldif_hal_2100_7x7kbai</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p2.one_lane_pcie_hal_top_p2.pldif_hal_top.pldif_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                      </children>
                    </node>
                  </children>
                </node>
                <node>
                  <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p3</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>DEVICE</name>
                        <value>None</value>
                      </parameter>
                      <parameter>
                        <name>DEVICE_FAMILY</name>
                        <value>Agilex 5</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_DESKEW_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FEC_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_CORE_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_I_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_RXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PCS_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_INGRESS_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_PTP_S_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_UX_TOOLBOX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_1CH_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_SF_XCVRIF_TXMUX_EN</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_cdr_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_mode</name>
                        <value>RSFEC</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_fec_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_flow_control</name>
                        <value>BOTH_NO_XOFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_link_fault_mode</name>
                        <value>LF_OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_l_mac_tx_ipg_size</name>
                        <value>IPG_12</value>
                      </parameter>
                      <parameter>
                        <name>ch_ehip_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_fracture</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_mode</name>
                        <value>2</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_sf_en</name>
                        <value>ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_spec</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_fec_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_protocol_hint</name>
                        <value>PCIE_GEN3</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_rx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_l_tx_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_mode</name>
                        <value>FLUX_MODE_BYPASS</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_flux_sequencer_reg_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ick_tx_word_clk_hz</name>
                        <value>46000496445</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_duplex_mode</name>
                        <value>TX_ONLY_SIMPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_pcs_ref_clk_hz</name>
                        <value>1807984951</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_rx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_bond_size</name>
                        <value>X4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_prbs_gen_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvr_tx_width</name>
                        <value>X16</value>
                      </parameter>
                      <parameter>
                        <name>ch_l_xcvrif_tx_bond_size</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_common_ref_clk_hz</name>
                        <value>10961987220</value>
                      </parameter>
                      <parameter>
                        <name>ch_lane_id</name>
                        <value>3</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_custom_cadence</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_enforce_max_frame_size</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_flow_control</name>
                        <value>NO</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_forward_rx_pause_requests</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_ipg_removed_per_am_period</name>
                        <value>20</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_keep_rx_crc</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_link_fault_mode</name>
                        <value>OFF</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_remove_pads</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_rx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_source_address_insertion</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_preamble_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_strict_sfd_checking</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_ipg_size</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_mac_data_flow</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_max_frame_size</name>
                        <value>1518</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_preamble_passthrough</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_tx_vlan_detection</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_mac_txmac_saddr</name>
                        <value>1122334455</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pcs_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_phy_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_channel_identifier</name>
                        <value>PHIP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_ptp_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_en</name>
                        <value>TRUE</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                        <value>UX</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_loopback_mode</name>
                        <value>NO_LOOPBACK</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_rx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_sf_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clk_hz</name>
                        <value>300000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout1_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_clkout2_divider</name>
                        <value>DIV1</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_mode</name>
                        <value>PHASE_COMP</value>
                      </parameter>
                      <parameter>
                        <name>ch_pldif_tx_fifo_width</name>
                        <value>DOUBLE_DOUBLE_WIDTH</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp0_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_en</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp1_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_ptp_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rate_mode</name>
                        <value>RATE_10G</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_bond_size</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_channel_mode</name>
                        <value>PMAD</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rx_lat_bit_for_async</name>
                        <value>133601</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_dl_rxbit_rollover</name>
                        <value>56939</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_flux_ingress_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_invert_pin</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_divider</name>
                        <value>12</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_postdiv_clk_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_rx_xcvrif_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_sup_mode</name>
                        <value>USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_rx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_syspll_tx_clk_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_bond_size</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_channel_mode</name>
                        <value>FECD</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_flux_ingress_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_invert_pin</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pcs_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_out_hz</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_feed_forward_gain</name>
                        <value>230</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_frac_mode_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_pll_refclk_select</name>
                        <value>GLOBAL_REFCLK0</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_postdiv_clk_divider</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user1_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_user2_clk_dynamic_mux</name>
                        <value>WORD_CLK</value>
                      </parameter>
                      <parameter>
                        <name>ch_tx_xcvrif_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_ref_hz</name>
                        <value>100000000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_cdr_f_vco_hz</name>
                        <value>1410065408</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_adaptation_mode</name>
                        <value>UX_NATIVE_ADAPTATION</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_cdrdivout_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_eq_vga_gain</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_external_couple_type</name>
                        <value>AC</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_force_cdr_ltr</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_onchip_termination_setting</name>
                        <value>R_1</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_prbs_pattern</name>
                        <value>B</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_termination_mode</name>
                        <value>GROUNDED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_rx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_cascade_en</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_datarate_bps</name>
                        <value>16000</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_main_tap</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_post_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_eq_pre_tap_2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_prbs_pattern</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_protocol_hint</name>
                        <value>PCIE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_spread_spectrum_en</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_user_clk_only_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_tx_width</name>
                        <value>16</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvr_x_eq_hf_boost</name>
                        <value>32</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_duplex_mode</name>
                        <value>DUPLEX</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_loopback_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_dl_enable</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                        <value>X6_TOP</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_sim_mode</name>
                        <value>DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_dl_enable</name>
                        <value>ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_l_tx_en</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                        <value>UNUSED</value>
                      </parameter>
                      <parameter>
                        <name>ch_xcvrif_tx_fifo_mode</name>
                        <value>DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>die_revisions</name>
                        <value>Unknown</value>
                      </parameter>
                      <parameter>
                        <name>die_types</name>
                        <value>MAIN_ND.*</value>
                      </parameter>
                      <parameter>
                        <name>dr_enable</name>
                        <value>DR_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>4</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_one_lane_pcie_hal</className>
                    <version>21.0.0</version>
                    <name>one_lane_pcie_hal_top_p3</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_one_lane_pcie_hal_2100_kki5zwy</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">one_lane_pcie_hal_top_p3</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>DEVICE</name>
                            <value>None</value>
                          </parameter>
                          <parameter>
                            <name>DEVICE_FAMILY</name>
                            <value>Agilex 5</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_DESKEW_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FEC_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_CORE_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_GLOBAL_MEM_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_I_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_RXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_FLUX_TXUSER_CLK2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_RXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PCS_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_RX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER1_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PLDCH_TX_USER2_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_INGRESS_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_PTP_S_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_UX_TOOLBOX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_RXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TXWORD_CLK_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RDEN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_RST_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCRIF_TX_WREN_MUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_1CH_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_SF_XCVRIF_TXMUX_EN</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_cdr_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_mode</name>
                            <value>RSFEC</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_fec_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_flow_control</name>
                            <value>BOTH_NO_XOFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_link_fault_mode</name>
                            <value>LF_OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_l_mac_tx_ipg_size</name>
                            <value>IPG_12</value>
                          </parameter>
                          <parameter>
                            <name>ch_ehip_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_fracture</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_mode</name>
                            <value>2</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_sf_en</name>
                            <value>ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_spec</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_fec_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_protocol_hint</name>
                            <value>PCIE_GEN3</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_rx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_l_tx_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_mode</name>
                            <value>FLUX_MODE_BYPASS</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_flux_sequencer_reg_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ick_tx_word_clk_hz</name>
                            <value>46000496445</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_duplex_mode</name>
                            <value>TX_ONLY_SIMPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_pcs_ref_clk_hz</name>
                            <value>1807984951</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_rx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_bond_size</name>
                            <value>X4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_prbs_gen_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvr_tx_width</name>
                            <value>X16</value>
                          </parameter>
                          <parameter>
                            <name>ch_l_xcvrif_tx_bond_size</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_common_ref_clk_hz</name>
                            <value>10961987220</value>
                          </parameter>
                          <parameter>
                            <name>ch_lane_id</name>
                            <value>3</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_custom_cadence</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_enforce_max_frame_size</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_flow_control</name>
                            <value>NO</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_forward_rx_pause_requests</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_ipg_removed_per_am_period</name>
                            <value>20</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_keep_rx_crc</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_link_fault_mode</name>
                            <value>OFF</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_remove_pads</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_rx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_source_address_insertion</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_preamble_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_strict_sfd_checking</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_ipg_size</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_mac_data_flow</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_max_frame_size</name>
                            <value>1518</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_preamble_passthrough</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_tx_vlan_detection</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_mac_txmac_saddr</name>
                            <value>1122334455</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pcs_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_phy_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_channel_identifier</name>
                            <value>PHIP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_ptp_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_en</name>
                            <value>TRUE</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                            <value>UX</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_loopback_mode</name>
                            <value>NO_LOOPBACK</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_rx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_sf_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clk_hz</name>
                            <value>300000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout1_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_clkout2_divider</name>
                            <value>DIV1</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_mode</name>
                            <value>PHASE_COMP</value>
                          </parameter>
                          <parameter>
                            <name>ch_pldif_tx_fifo_width</name>
                            <value>DOUBLE_DOUBLE_WIDTH</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp0_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_en</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp1_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_ptp_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rate_mode</name>
                            <value>RATE_10G</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_bond_size</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_channel_mode</name>
                            <value>PMAD</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rx_lat_bit_for_async</name>
                            <value>133601</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_dl_rxbit_rollover</name>
                            <value>56939</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_flux_ingress_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_invert_pin</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_divider</name>
                            <value>12</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_postdiv_clk_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_rx_xcvrif_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_sup_mode</name>
                            <value>USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_rx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_syspll_tx_clk_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_bond_size</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_channel_mode</name>
                            <value>FECD</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_flux_ingress_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_invert_pin</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pcs_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_out_hz</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_feed_forward_gain</name>
                            <value>230</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_frac_mode_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_pll_refclk_select</name>
                            <value>GLOBAL_REFCLK0</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_postdiv_clk_divider</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user1_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_user2_clk_dynamic_mux</name>
                            <value>WORD_CLK</value>
                          </parameter>
                          <parameter>
                            <name>ch_tx_xcvrif_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_ref_hz</name>
                            <value>100000000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_cdr_f_vco_hz</name>
                            <value>1410065408</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_phy_l_rx_protocol_hint</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_adaptation_mode</name>
                            <value>UX_NATIVE_ADAPTATION</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_cdrdivout_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_dfe_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_eq_vga_gain</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_external_couple_type</name>
                            <value>AC</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_force_cdr_ltr</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_onchip_termination_setting</name>
                            <value>R_1</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_prbs_pattern</name>
                            <value>B</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_termination_mode</name>
                            <value>GROUNDED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_rx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_cascade_en</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_datarate_bps</name>
                            <value>16000</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_main_tap</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_post_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_eq_pre_tap_2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_prbs_pattern</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_protocol_hint</name>
                            <value>PCIE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_spread_spectrum_en</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_user_clk_only_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_tx_width</name>
                            <value>16</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvr_x_eq_hf_boost</name>
                            <value>32</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_duplex_mode</name>
                            <value>DUPLEX</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_loopback_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_dl_enable</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                            <value>X6_TOP</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_sim_mode</name>
                            <value>DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_dl_enable</name>
                            <value>ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_l_tx_en</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_rx_word_clk_dynamic_mux</name>
                            <value>UNUSED</value>
                          </parameter>
                          <parameter>
                            <name>ch_xcvrif_tx_fifo_mode</name>
                            <value>DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>die_revisions</name>
                            <value>Unknown</value>
                          </parameter>
                          <parameter>
                            <name>die_types</name>
                            <value>MAIN_ND.*</value>
                          </parameter>
                          <parameter>
                            <name>dr_enable</name>
                            <value>DR_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>4</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>one_lane_pcie_hal</className>
                        <version>21.0.0</version>
                        <name>one_lane_pcie_hal_top_p3</name>
                        <uniqueName>pcie_ed_dut_one_lane_pcie_hal_2100_on44m5i</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3.one_lane_pcie_hal_top_p3</path>
                      </instanceData>
                      <children>
                        <node>
                          <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_rx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_eth_tx_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode</name>
                                <value>FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_flux_mode_atom</name>
                                <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                <value>LC_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used</name>
                                <value>RSFEC</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_fec_type_used_atom</name>
                                <value>RX_FEC_TYPE_USED_RS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_sim_mode_atom</name>
                                <value>RX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_sequencer_reg_en_atom</name>
                                <value>SEQUENCER_REG_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_demux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                <value>SEL_PCIE_RXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_mux_sel</name>
                                <value>SEL_PCIE_PCS</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                <value>SEL_PCIE_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                <value>SEL_UX_OCK_PMA_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_sim_mode_atom</name>
                                <value>TX_SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                <value>OCK_PCS_WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_m_counter_atom</name>
                                <value>50</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_cdr_refclk_select_atom</name>
                                <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_0_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_enable_atom</name>
                                <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_clk_debug_select_1_setting_atom</name>
                                <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode</name>
                                <value>TX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_TX_ONLY_SIMPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz</name>
                                <value>46000496445</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                <value>46000496445</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz</name>
                                <value>10961987220</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                <value>10961987220</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz</name>
                                <value>1807984951</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_pcs_ref_clk_hz_atom</name>
                                <value>1807984951</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_en_atom</name>
                                <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade</name>
                                <value>DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_speed_grade_atom</name>
                                <value>SPEED_GRADE_DASH_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel</name>
                                <value>LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_bw_sel_atom</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_out_hz_false</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_fb_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain</name>
                                <value>230</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                <value>230</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_k_counter_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_l_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_m_counter_atom</name>
                                <value>100</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_n_counter_atom</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel</name>
                                <value>SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_pll_refclk_select_atom</name>
                                <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                <value>12</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                <value>8000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                <value>100000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                <value>1410065408</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode</name>
                                <value>UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                <value>RX_CDRDIVOUT_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type</name>
                                <value>AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                <value>R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern</name>
                                <value>B</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                <value>15</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                <value>RX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode</name>
                                <value>GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                <value>RX_TERMINATION_MODE_GROUNDED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_width_atom</name>
                                <value>RX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category</name>
                                <value>BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                <value>16000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                <value>TX_MASTER_PLL_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                <value>TX_PRBS_GEN_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                <value>9</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                <value>TX_PROTOCOL_HINT_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width</name>
                                <value>X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_width_atom</name>
                                <value>TX_WIDTH_X16</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                <value>32</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>3</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_cssm_fw_control_atom</name>
                                <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcie_mode_atom</name>
                                <value>PCIE_MODE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_rst_mux_static_sel</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                <value>133601</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                <value>133601</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover</name>
                                <value>56939</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_dl_rxbit_rollover_atom</name>
                                <value>56939</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_invert_pin_atom</name>
                                <value>RX_INVERT_PIN_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>FECD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_invert_pin_atom</name>
                                <value>TX_INVERT_PIN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_frac_mode_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_pll_refclk_select</name>
                                <value>GLOBAL_REFCLK0</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user1_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_user2_clk_dynamic_mux</name>
                                <value>WORD_CLK</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_usb_mode_atom</name>
                                <value>USB_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_cdr_bw_sel</name>
                                <value>CDR_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_rxword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_cascade_en</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_tx_width_integer</name>
                                <value>16</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvr_txword_clk_hz</name>
                                <value>1000000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_loopback_mode_atom</name>
                                <value>LOOPBACK_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                <value>RX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                <value>RX_DL_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                <value>RX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sim_mode_atom</name>
                                <value>SIM_MODE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode</name>
                                <value>UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                <value>TX_BONDING_MODE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable</name>
                                <value>ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                <value>TX_DL_ENABLE_ENABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                <value>FEC</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                <value>TX_DYNAMIC_MUX_FEC</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                <value>TX_GB_WIDTH_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                <value>TX_RST_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                <value>X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                <value>SEL_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>dr_enable</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>duplex_mode</name>
                                <value>tx</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>pll_dummy</name>
                                <value></value>
                              </parameter>
                              <parameter>
                                <name>pma_data_rate</name>
                                <value>16000</value>
                              </parameter>
                              <parameter>
                                <name>pma_modulation</name>
                                <value>NRZ</value>
                              </parameter>
                              <parameter>
                                <name>protocol_mode</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_fout_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_refclk_freq_otxt</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>rx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>silicon_revision</name>
                                <value>10nm6awhra</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_bw_sel</name>
                                <value>TX_PLL_BW_SEL_LOW</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_fb_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_k_counter</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_l_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_m_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_l_tx_pll_n_counter</name>
                                <value>2</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll</name>
                                <value>TX_PLL_FAST</value>
                              </parameter>
                              <parameter>
                                <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_cascade_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_fout_hz</name>
                                <value>8000.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_frac_mode_enable</name>
                                <value>0</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_manual_enable</name>
                                <value>1</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_itxt</name>
                                <value>82.500000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_refclk_freq_mhz</name>
                                <value>100.000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_type</name>
                                <value>SLOW</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco</name>
                                <value>10000000000</value>
                              </parameter>
                              <parameter>
                                <name>tx_pll_vco_MHz</name>
                                <value>10000.000000</value>
                              </parameter>
                              <parameter>
                                <name>xcvr_type</name>
                                <value>FGT</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_phy_hal</className>
                            <version>21.0.0</version>
                            <name>phy_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_phy_hal_2100_5itwohy</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3.one_lane_pcie_hal_top_p3.phy_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">phy_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_cssm_fw_control_atom</name>
                                    <value>CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_clkrx_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_cmn_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_rx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_eth_tx_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode</name>
                                    <value>FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_flux_mode_atom</name>
                                    <value>FLUX_MODE_FLUX_MODE_BYPASS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_lc_postdiv_sel_atom</name>
                                    <value>LC_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used</name>
                                    <value>RSFEC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_fec_type_used_atom</name>
                                    <value>RX_FEC_TYPE_USED_RS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_sim_mode_atom</name>
                                    <value>RX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_rx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_sequencer_reg_en_atom</name>
                                    <value>SEQUENCER_REG_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_demux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_rx_rxword_clk_demux_sel</name>
                                    <value>SEL_PCIE_RXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_mux_sel</name>
                                    <value>SEL_PCIE_PCS</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_demux_sel</name>
                                    <value>SEL_PCIE_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_stmux_tx_txword_clk_mux_sel</name>
                                    <value>SEL_UX_OCK_PMA_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_sim_mode_atom</name>
                                    <value>TX_SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user1_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel</name>
                                    <value>OCK_PCS_WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_flux_l_tx_user2_clk_mux_dynamic_sel_atom</name>
                                    <value>TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_m_counter_atom</name>
                                    <value>50</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_cdr_refclk_select_atom</name>
                                    <value>CDR_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_0_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_0_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_enable_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_clk_debug_select_1_setting_atom</name>
                                    <value>CLK_DEBUG_SELECT_1_SETTING_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode</name>
                                    <value>TX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_TX_ONLY_SIMPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz</name>
                                    <value>46000496445</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_ick_tx_word_clk_hz_atom</name>
                                    <value>46000496445</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz</name>
                                    <value>10961987220</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_lane_common_ref_clk_hz_atom</name>
                                    <value>10961987220</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz</name>
                                    <value>1807984951</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_pcs_ref_clk_hz_atom</name>
                                    <value>1807984951</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_en_atom</name>
                                    <value>RX_POSTDIV_CLK_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_fractional_en_atom</name>
                                    <value>RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_rx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade</name>
                                    <value>DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_speed_grade_atom</name>
                                    <value>SPEED_GRADE_DASH_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel</name>
                                    <value>LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_bw_sel_atom</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_out_hz_false</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_fb_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain</name>
                                    <value>230</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_feed_forward_gain_atom</name>
                                    <value>230</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_k_counter_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_l_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_m_counter_atom</name>
                                    <value>100</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_n_counter_atom</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel</name>
                                    <value>SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_postdiv_sel_atom</name>
                                    <value>TX_PLL_POSTDIV_SEL_SYNTH2</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_pll_refclk_select_atom</name>
                                    <value>TX_PLL_REFCLK_SELECT_GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_cdr_refclk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_divider_atom</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_fractional_en_atom</name>
                                    <value>TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_postdiv_clk_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_divider_atom</name>
                                    <value>12</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_tx_synthdiv_out_hz_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_out_hz_atom</name>
                                    <value>8000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_pfd_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_atom</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_ref_hz_false</name>
                                    <value>100000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_atom</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_cdr_f_vco_hz_false</name>
                                    <value>1410065408</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode</name>
                                    <value>UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_adaptation_mode_atom</name>
                                    <value>RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_cdrdivout_en_atom</name>
                                    <value>RX_CDRDIVOUT_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_dfe_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_eq_vga_gain_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type</name>
                                    <value>AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_external_couple_type_atom</name>
                                    <value>RX_EXTERNAL_COUPLE_TYPE_AC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_force_cdr_ltr_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting</name>
                                    <value>R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_onchip_termination_setting_atom</name>
                                    <value>RX_ONCHIP_TERMINATION_SETTING_R_1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_monitor_en_atom</name>
                                    <value>RX_PRBS_MONITOR_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern</name>
                                    <value>B</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_prbs_pattern_atom</name>
                                    <value>15</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs_atom</name>
                                    <value>RX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_protocol_hint_atom</name>
                                    <value>RX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode</name>
                                    <value>GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_termination_mode_atom</name>
                                    <value>RX_TERMINATION_MODE_GROUNDED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_width_atom</name>
                                    <value>RX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category</name>
                                    <value>BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_bonding_category_atom</name>
                                    <value>TX_BONDING_CATEGORY_BONDING_FOLLOWER</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_atom</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_datarate_bps_convert</name>
                                    <value>16000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_main_tap_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_post_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_1_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_eq_pre_tap_2_atom</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_master_pll_mode_atom</name>
                                    <value>TX_MASTER_PLL_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_gen_en_atom</name>
                                    <value>TX_PRBS_GEN_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_prbs_pattern_atom</name>
                                    <value>9</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs_atom</name>
                                    <value>TX_PRELOADED_HARDWARE_CONFIGS_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_protocol_hint_atom</name>
                                    <value>TX_PROTOCOL_HINT_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_spread_spectrum_en_atom</name>
                                    <value>TX_SPREAD_SPECTRUM_EN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_user_clk_only_mode_atom</name>
                                    <value>TX_USER_CLK_ONLY_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width</name>
                                    <value>X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_width_atom</name>
                                    <value>TX_WIDTH_X16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_word_clk_hz_atom</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_x_eq_hf_boost_atom</name>
                                    <value>32</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>3</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_cssm_fw_control_atom</name>
                                    <value>LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_local_refclk_sector_specifies_refclk_ready_atom</name>
                                    <value>LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcie_mode_atom</name>
                                    <value>PCIE_MODE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rst_mux_static_sel</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async</name>
                                    <value>133601</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rx_lat_bit_for_async_atom</name>
                                    <value>133601</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_cntr_pma_atom</name>
                                    <value>RX_DL_RXBIT_CNTR_PMA_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover</name>
                                    <value>56939</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_dl_rxbit_rollover_atom</name>
                                    <value>56939</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_invert_pin_atom</name>
                                    <value>RX_INVERT_PIN_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>FECD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_invert_pin_atom</name>
                                    <value>TX_INVERT_PIN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_frac_mode_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_pll_refclk_select</name>
                                    <value>GLOBAL_REFCLK0</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user1_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_user2_clk_dynamic_mux</name>
                                    <value>WORD_CLK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_usb_mode_atom</name>
                                    <value>USB_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_cdr_bw_sel</name>
                                    <value>CDR_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_ux_l_xcvr_synth_lc_primary_use</name>
                                    <value>SYNTH_LC_FAST_PRIMARY_USE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_rxword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_cascade_en</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_tx_width_integer</name>
                                    <value>16</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvr_txword_clk_hz</name>
                                    <value>1000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_loopback_mode_atom</name>
                                    <value>LOOPBACK_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_bonding_mode_atom</name>
                                    <value>RX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_dl_enable_atom</name>
                                    <value>RX_DL_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>RX_FIFO_RD_EN_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_gb_width_atom</name>
                                    <value>RX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_rx_word_clk_dynamic_mux_atom</name>
                                    <value>RX_WORD_CLK_DYNAMIC_MUX_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sim_mode_atom</name>
                                    <value>SIM_MODE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode</name>
                                    <value>UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_bonding_mode_atom</name>
                                    <value>TX_BONDING_MODE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable</name>
                                    <value>ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dl_enable_atom</name>
                                    <value>TX_DL_ENABLE_ENABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux</name>
                                    <value>FEC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_dynamic_mux_atom</name>
                                    <value>TX_DYNAMIC_MUX_FEC</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_fifo_rd_en_dynamic_mux_atom</name>
                                    <value>TX_FIFO_RD_EN_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_gb_width_atom</name>
                                    <value>TX_GB_WIDTH_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_rst_dynamic_mux_atom</name>
                                    <value>TX_RST_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux</name>
                                    <value>X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_l_tx_word_clk_dynamic_mux_atom</name>
                                    <value>TX_WORD_CLK_DYNAMIC_MUX_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_rx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_xcvrif_tx_ch_clk_static_mux</name>
                                    <value>SEL_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>dr_enable</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>duplex_mode</name>
                                    <value>tx</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>pll_dummy</name>
                                    <value></value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_data_rate</name>
                                    <value>16000</value>
                                  </parameter>
                                  <parameter>
                                    <name>pma_modulation</name>
                                    <value>NRZ</value>
                                  </parameter>
                                  <parameter>
                                    <name>protocol_mode</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_fout_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_refclk_freq_otxt</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>rx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>silicon_revision</name>
                                    <value>10nm6awhra</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_bw_sel</name>
                                    <value>TX_PLL_BW_SEL_LOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_out_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_pfd_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_ref_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_f_vco_hz</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_fb_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_k_counter</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_l_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_m_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_l_tx_pll_n_counter</name>
                                    <value>2</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll</name>
                                    <value>TX_PLL_FAST</value>
                                  </parameter>
                                  <parameter>
                                    <name>targettype_ch_ux_l_tx_pll_fractional_en</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_cascade_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_fout_hz</name>
                                    <value>8000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_frac_mode_enable</name>
                                    <value>0</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_manual_enable</name>
                                    <value>1</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_itxt</name>
                                    <value>82.500000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_refclk_freq_mhz</name>
                                    <value>100.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_type</name>
                                    <value>SLOW</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco</name>
                                    <value>10000000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>tx_pll_vco_MHz</name>
                                    <value>10000.000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>xcvr_type</name>
                                    <value>FGT</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>phy_hal</className>
                                <version>21.0.0</version>
                                <name>phy_hal_top</name>
                                <uniqueName>pcie_ed_dut_phy_hal_2100_ebn43xi</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3.one_lane_pcie_hal_top_p3.phy_hal_top.phy_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                        <node>
                          <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                          <instanceData xsi:type="data">
                            <parameters>
                              <parameter>
                                <name>DEVICE</name>
                                <value>None</value>
                              </parameter>
                              <parameter>
                                <name>DEVICE_FAMILY</name>
                                <value>Agilex 5</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                <value>PCIE_GEN4</value>
                              </parameter>
                              <parameter>
                                <name>ch_lane_id</name>
                                <value>3</value>
                              </parameter>
                              <parameter>
                                <name>ch_mac_mode</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size</name>
                                <value>DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_rx_bond_size_atom</name>
                                <value>RX_BOND_SIZE_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size</name>
                                <value>4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pcs_l_tx_bond_size_atom</name>
                                <value>TX_BOND_SIZE_X4</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_channel_identifier</name>
                                <value>PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled</name>
                                <value>DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_dr_enabled_atom</name>
                                <value>DR_ENABLED_DR_DISABLED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode</name>
                                <value>DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_duplex_mode_atom</name>
                                <value>DUPLEX_MODE_DUPLEX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                <value>EHIP_LB_TX_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable</name>
                                <value>DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_ptp_enable_atom</name>
                                <value>PTP_ENABLE_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_bond_location_atom</name>
                                <value>RX_BOND_LOCATION_UNUSED</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                <value>RX_DYN_MUX_XCVRIF</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                <value>RX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_fifo_width_atom</name>
                                <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                <value>SEL_PCIE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode</name>
                                <value>USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_sup_mode_atom</name>
                                <value>SUP_MODE_USER_MODE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_bond_location_atom</name>
                                <value>TX_BOND_LOCATION_LAST</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider</name>
                                <value>DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_en_atom</name>
                                <value>TRUE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode</name>
                                <value>PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                <value>TX_FIFO_MODE_PHASE_COMP</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width</name>
                                <value>DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_fifo_width_atom</name>
                                <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_mac_en_atom</name>
                                <value>FALSE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                <value>UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_loopback_mode</name>
                                <value>NO_LOOPBACK</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                <value>300000000</value>
                              </parameter>
                              <parameter>
                                <name>ch_rx_channel_mode</name>
                                <value>PMAD</value>
                              </parameter>
                              <parameter>
                                <name>ch_tx_channel_mode</name>
                                <value>FECD</value>
                              </parameter>
                              <parameter>
                                <name>ch_vc_rx_pldif_wm_en_atom</name>
                                <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                              </parameter>
                              <parameter>
                                <name>die_revisions</name>
                                <value>Unknown</value>
                              </parameter>
                              <parameter>
                                <name>die_types</name>
                                <value>MAIN_ND.*</value>
                              </parameter>
                              <parameter>
                                <name>num_of_lanes</name>
                                <value>4</value>
                              </parameter>
                            </parameters>
                            <interconnectAssignments></interconnectAssignments>
                            <className>one_lane_pcie_hal_pldif_hal</className>
                            <version>21.0.0</version>
                            <name>pldif_hal_top</name>
                            <uniqueName>pcie_ed_dut_one_lane_pcie_hal_pldif_hal_2100_rwte52y</uniqueName>
                            <nonce>0</nonce>
                            <incidentConnections></incidentConnections>
                            <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3.one_lane_pcie_hal_top_p3.pldif_hal_top</path>
                          </instanceData>
                          <children>
                            <node>
                              <instanceKey xsi:type="xs:string">pldif_hal_top</instanceKey>
                              <instanceData xsi:type="data">
                                <parameters>
                                  <parameter>
                                    <name>DEVICE</name>
                                    <value>None</value>
                                  </parameter>
                                  <parameter>
                                    <name>DEVICE_FAMILY</name>
                                    <value>Agilex 5</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_rx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_l_xcvr_tx_preloaded_hardware_configs</name>
                                    <value>PCIE_GEN4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_lane_id</name>
                                    <value>3</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_mac_mode</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size</name>
                                    <value>DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_rx_bond_size_atom</name>
                                    <value>RX_BOND_SIZE_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size</name>
                                    <value>4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pcs_l_tx_bond_size_atom</name>
                                    <value>TX_BOND_SIZE_X4</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_channel_identifier</name>
                                    <value>PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled</name>
                                    <value>DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_dr_enabled_atom</name>
                                    <value>DR_ENABLED_DR_DISABLED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode</name>
                                    <value>DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_duplex_mode_atom</name>
                                    <value>DUPLEX_MODE_DUPLEX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_tx_rx_atom</name>
                                    <value>EHIP_LB_TX_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txmac_rx_atom</name>
                                    <value>EHIP_LB_TXMAC_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ehip_lb_txpcs_rx_atom</name>
                                    <value>EHIP_LB_TXPCS_RX_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_pld_channel_identifier_atom</name>
                                    <value>PLD_CHANNEL_IDENTIFIER_PHIP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable</name>
                                    <value>DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_ptp_enable_atom</name>
                                    <value>PTP_ENABLE_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_bond_location_atom</name>
                                    <value>RX_BOND_LOCATION_UNUSED</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout1_divider_atom</name>
                                    <value>RX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_clkout2_divider_atom</name>
                                    <value>RX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_dyn_mux_atom</name>
                                    <value>RX_DYN_MUX_XCVRIF</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_mode_atom</name>
                                    <value>RX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_fifo_width_atom</name>
                                    <value>RX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_pmadir_singlewidth_en_atom</name>
                                    <value>RX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user1_clk_dynamic_mux_atom</name>
                                    <value>RX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_rx_user2_clk_dynamic_mux_atom</name>
                                    <value>RX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_fifo_wr_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_rx_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_demux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_stmux_tx_fifo_rd_clk_mux_sel</name>
                                    <value>SEL_PCIE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode</name>
                                    <value>USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_sup_mode_atom</name>
                                    <value>SUP_MODE_USER_MODE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_bond_location_atom</name>
                                    <value>TX_BOND_LOCATION_LAST</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout1_divider_atom</name>
                                    <value>TX_CLKOUT1_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider</name>
                                    <value>DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_clkout2_divider_atom</name>
                                    <value>TX_CLKOUT2_DIVIDER_DIV1</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_en_atom</name>
                                    <value>TRUE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode</name>
                                    <value>PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_mode_atom</name>
                                    <value>TX_FIFO_MODE_PHASE_COMP</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width</name>
                                    <value>DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_fifo_width_atom</name>
                                    <value>TX_FIFO_WIDTH_DOUBLE_DOUBLE_WIDTH</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_mac_en_atom</name>
                                    <value>FALSE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_pmadir_singlewidth_en_atom</name>
                                    <value>TX_PMADIR_SINGLEWIDTH_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user1_clk_dynamic_mux_atom</name>
                                    <value>TX_USER1_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux</name>
                                    <value>UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_l_tx_user2_clk_dynamic_mux_atom</name>
                                    <value>TX_USER2_CLK_DYNAMIC_MUX_UX</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_loopback_mode</name>
                                    <value>NO_LOOPBACK</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_rx_fifo_wr_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_pldif_tx_fifo_rd_clk_hz_atom</name>
                                    <value>300000000</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_rx_channel_mode</name>
                                    <value>PMAD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_tx_channel_mode</name>
                                    <value>FECD</value>
                                  </parameter>
                                  <parameter>
                                    <name>ch_vc_rx_pldif_wm_en_atom</name>
                                    <value>VC_RX_PLDIF_WM_EN_DISABLE</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_revisions</name>
                                    <value>Unknown</value>
                                  </parameter>
                                  <parameter>
                                    <name>die_types</name>
                                    <value>MAIN_ND.*</value>
                                  </parameter>
                                  <parameter>
                                    <name>num_of_lanes</name>
                                    <value>4</value>
                                  </parameter>
                                </parameters>
                                <interconnectAssignments></interconnectAssignments>
                                <className>pldif_hal</className>
                                <version>21.0.0</version>
                                <name>pldif_hal_top</name>
                                <uniqueName>pcie_ed_dut_pldif_hal_2100_4dfogfq</uniqueName>
                                <nonce>0</nonce>
                                <incidentConnections></incidentConnections>
                                <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.one_lane_pcie_hal_top_p3.one_lane_pcie_hal_top_p3.pldif_hal_top.pldif_hal_top</path>
                              </instanceData>
                              <children></children>
                            </node>
                          </children>
                        </node>
                      </children>
                    </node>
                  </children>
                </node>
                <node>
                  <instanceKey xsi:type="xs:string">pcie_phip_hal_ctrltop</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>cfg_ptm_auto_update_signal</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>cii_monitor_en</name>
                        <value>CII_MONITOR_EN_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>cvp_enable</name>
                        <value>CVP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>cvp_vendor_specific_header_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>drop_vendor0_msg</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>drop_vendor1_msg</name>
                        <value>FALSE</value>
                      </parameter>
                      <parameter>
                        <name>dtk_mode_en</name>
                        <value>DTK_MODE_EN_ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msix_tablesize_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msix_tablesize_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msix_tablesize_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msix_tablesize_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_bir_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_bir_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_bir_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_bir_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_offset_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_offset_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_offset_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixpba_offset_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_bir_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_bir_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_bir_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_bir_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_offset_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_offset_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_offset_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_msixtable_offset_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_subsysid_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_subsysid_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_subsysid_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_subsysid_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablelocation_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablelocation_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablelocation_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablelocation_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablesize_pf0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablesize_pf1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablesize_pf2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>exvf_tph_sttablesize_pf3</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>hrc_arb_sel</name>
                        <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                      </parameter>
                      <parameter>
                        <name>link_rate</name>
                        <value>LINK_RATE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>link_width</name>
                        <value>LINK_WIDTH_X4</value>
                      </parameter>
                      <parameter>
                        <name>maxpayload_size</name>
                        <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                      </parameter>
                      <parameter>
                        <name>num_arb_ip</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>NUM_OF_LANES_NUM_4</value>
                      </parameter>
                      <parameter>
                        <name>pcie_hrc_pulse_sel</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pcie_parity_bypass</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>pclk_clk_hz</name>
                        <value>1000000000</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_at_block</name>
                        <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_direct_translated_p2p</name>
                        <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_egress_ctrl_size</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_p2p_cpl_redirect</name>
                        <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_p2p_egress_control</name>
                        <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_p2p_req_redirect</name>
                        <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_src_valid</name>
                        <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_acs_usp_forwarding</name>
                        <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_acs_cap_enable</name>
                        <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_ats_cap_enable</name>
                        <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_ats_cap_invalidate_q_depth</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_ats_exvf_align_request</name>
                        <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar0_prefetch</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar0_type</name>
                        <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar2_type</name>
                        <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar4_type</name>
                        <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf0_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_base_class_code</name>
                        <value>255</value>
                      </parameter>
                      <parameter>
                        <name>pf0_cap_link_surprise_down_err_cap</name>
                        <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset0</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset1</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset10</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset11</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset12</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset13</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset14</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset15</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset2</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset3</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset4</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset5</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset6</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset7</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset8</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_16g_tx_preset9</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset0</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset1</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset10</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset11</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset12</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset13</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset14</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset15</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset2</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset3</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset4</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset5</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset6</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset7</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset8</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_dsp_tx_preset9</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_exvf_acs_cap_enable</name>
                        <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_exvf_ats_cap_enable</name>
                        <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_exvf_msix_cap_enable</name>
                        <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_exvf_tph_cap_enable</name>
                        <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_exvf_virtio_en</name>
                        <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_int_pin</name>
                        <value>PF0_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>pf0_ltr_cap_enable</name>
                        <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_msi_enable</name>
                        <value>PF0_MSI_ENABLE_ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_msix_enable</name>
                        <value>PF0_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pasid_cap_enable</name>
                        <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pasid_cap_execute_permission_supported</name>
                        <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pasid_cap_max_pasid_width</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pasid_cap_privileged_mode_supported</name>
                        <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msi_64_bit_addr_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msi_ext_data_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msi_ext_data_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msi_multiple_msg_cap</name>
                        <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_bir</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_pba</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_pba_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_table_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_msix_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar0_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar0_mask_31_1</name>
                        <value>32767</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar1_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar1_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar2_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar2_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar3_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar3_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar4_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar4_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar5_enabled</name>
                        <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_bar5_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pci_type0_vendor_id</name>
                        <value>4466</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_ep_l0s_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_ep_l1_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_ext_tag_en</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_flr_cap</name>
                        <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_hot_plug_capable</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_l0s_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_l1_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_phy_slot_num</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_port_num</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_slot_clk_config</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_slot_power_limit_scale</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_cap_slot_power_limit_value</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_pcie_slot_imp</name>
                        <value>PF0_PCIE_SLOT_IMP_NOT_IMPLEMENTED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_port_logic_fast_link_mode</name>
                        <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf0_prefetch_decode</name>
                        <value>PF0_PREFETCH_DECODE_PREF64</value>
                      </parameter>
                      <parameter>
                        <name>pf0_program_interface</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_prs_ext_cap_enable</name>
                        <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_prs_ext_cap_outstanding_capacity</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_revision_id</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>pf0_rom_bar_enable</name>
                        <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_rom_bar_enabled</name>
                        <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_rom_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_rp_rom_bar_enabled</name>
                        <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_rp_rom_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sn_cap_enable</name>
                        <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sn_ser_num_reg_1_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sn_ser_num_reg_2_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_cap_sup_page_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_enable</name>
                        <value>PF0_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_num_vf</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar0_enabled</name>
                        <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar0_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar0_type</name>
                        <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar1_enabled</name>
                        <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar1_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar2_enabled</name>
                        <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar2_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar2_type</name>
                        <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar3_enabled</name>
                        <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar3_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar4_enabled</name>
                        <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar4_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar4_type</name>
                        <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar5_enabled</name>
                        <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar5_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf0_sriov_vf_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_subclass_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_subsys_dev_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_subsys_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_cap_enable</name>
                        <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_int_vec</name>
                        <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_int_vec_vfcomm_cs2</name>
                        <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_st_table_loc_1</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_st_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_cap_st_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_device_spec</name>
                        <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_tph_req_device_spec_vfcomm_cs2</name>
                        <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_user_vsec_cap_enable</name>
                        <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset0</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset1</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset10</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset11</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset12</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset13</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset14</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset15</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset2</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset3</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset4</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset5</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset6</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset7</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset8</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_16g_tx_preset9</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset0</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset1</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset10</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset11</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset12</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset13</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset14</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset15</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset2</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset3</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset4</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset5</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset6</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset7</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset8</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_usp_tx_preset9</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf0_virtio_en</name>
                        <value>PF0_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_at_block</name>
                        <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_direct_translated_p2p</name>
                        <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_egress_ctrl_size</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_p2p_cpl_redirect</name>
                        <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_p2p_egress_control</name>
                        <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_p2p_req_redirect</name>
                        <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_src_valid</name>
                        <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_acs_usp_forwarding</name>
                        <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_acs_cap_enable</name>
                        <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_ats_cap_enable</name>
                        <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_ats_cap_invalidate_q_depth</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_ats_exvf_align_request</name>
                        <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar0_type</name>
                        <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar2_type</name>
                        <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar4_type</name>
                        <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_base_class_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_enable</name>
                        <value>PF1_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_exvf_acs_cap_enable</name>
                        <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_exvf_ats_cap_enable</name>
                        <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_exvf_msix_cap_enable</name>
                        <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_exvf_tph_cap_enable</name>
                        <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_exvf_virtio_en</name>
                        <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_int_pin</name>
                        <value>PF1_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>pf1_msi_enable</name>
                        <value>PF1_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_msix_enable</name>
                        <value>PF1_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pasid_cap_enable</name>
                        <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pasid_cap_execute_permission_supported</name>
                        <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pasid_cap_max_pasid_width</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pasid_cap_privileged_mode_supported</name>
                        <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msi_64_bit_addr_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msi_ext_data_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msi_ext_data_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msi_multiple_msg_cap</name>
                        <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_bir</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_pba</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_pba_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_table_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_msix_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar0_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar0_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar1_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar1_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar2_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar2_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar3_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar3_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar4_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar4_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar5_enabled</name>
                        <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_bar5_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pci_type0_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_ep_l0s_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_ep_l1_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_ext_tag_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_flr_cap</name>
                        <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_l0s_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_l1_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_port_num</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_pcie_cap_slot_clk_config</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_program_interface</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_prs_ext_cap_enable</name>
                        <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_prs_ext_cap_outstanding_capacity</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_revision_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_rom_bar_enable</name>
                        <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_rom_bar_enabled</name>
                        <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_rom_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sn_cap_enable</name>
                        <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sn_ser_num_reg_1_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sn_ser_num_reg_2_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_cap_sup_page_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_enable</name>
                        <value>PF1_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_num_vf</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar0_enabled</name>
                        <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar0_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar0_type</name>
                        <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar1_enabled</name>
                        <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar1_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar2_enabled</name>
                        <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar2_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar2_type</name>
                        <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar3_enabled</name>
                        <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar3_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar4_enabled</name>
                        <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar4_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar4_type</name>
                        <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar5_enabled</name>
                        <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar5_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf1_sriov_vf_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_subclass_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_subsys_dev_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_subsys_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_cap_enable</name>
                        <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_int_vec</name>
                        <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_int_vec_vfcomm_cs2</name>
                        <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_st_table_loc_1</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_st_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_cap_st_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_device_spec</name>
                        <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_tph_req_device_spec_vfcomm_cs2</name>
                        <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_user_vsec_cap_enable</name>
                        <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf1_user_vsec_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf1_virtio_en</name>
                        <value>PF1_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_at_block</name>
                        <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_direct_translated_p2p</name>
                        <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_egress_ctrl_size</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_p2p_cpl_redirect</name>
                        <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_p2p_egress_control</name>
                        <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_p2p_req_redirect</name>
                        <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_src_valid</name>
                        <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_acs_usp_forwarding</name>
                        <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_acs_cap_enable</name>
                        <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_ats_cap_enable</name>
                        <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_ats_cap_invalidate_q_depth</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_ats_exvf_align_request</name>
                        <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar0_type</name>
                        <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar2_type</name>
                        <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar4_type</name>
                        <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_base_class_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_enable</name>
                        <value>PF2_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_exvf_acs_cap_enable</name>
                        <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_exvf_ats_cap_enable</name>
                        <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_exvf_msix_cap_enable</name>
                        <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_exvf_tph_cap_enable</name>
                        <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_exvf_virtio_en</name>
                        <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_int_pin</name>
                        <value>PF2_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>pf2_msi_enable</name>
                        <value>PF2_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_msix_enable</name>
                        <value>PF2_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pasid_cap_enable</name>
                        <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pasid_cap_execute_permission_supported</name>
                        <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pasid_cap_max_pasid_width</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pasid_cap_privileged_mode_supported</name>
                        <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msi_64_bit_addr_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msi_ext_data_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msi_ext_data_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msi_multiple_msg_cap</name>
                        <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_bir</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_pba</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_pba_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_table_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_msix_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar0_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar0_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar1_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar1_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar2_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar2_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar3_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar3_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar4_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar4_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar5_enabled</name>
                        <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_bar5_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pci_type0_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_ep_l0s_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_ep_l1_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_ext_tag_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_flr_cap</name>
                        <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_l0s_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_l1_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_port_num</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_pcie_cap_slot_clk_config</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_program_interface</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_prs_ext_cap_enable</name>
                        <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_prs_ext_cap_outstanding_capacity</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_revision_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_rom_bar_enable</name>
                        <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_rom_bar_enabled</name>
                        <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_rom_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sn_cap_enable</name>
                        <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sn_ser_num_reg_1_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sn_ser_num_reg_2_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_cap_sup_page_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_enable</name>
                        <value>PF2_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_num_vf</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar0_enabled</name>
                        <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar0_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar0_type</name>
                        <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar1_enabled</name>
                        <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar1_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar2_enabled</name>
                        <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar2_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar2_type</name>
                        <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar3_enabled</name>
                        <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar3_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar4_enabled</name>
                        <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar4_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar4_type</name>
                        <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar5_enabled</name>
                        <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar5_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf2_sriov_vf_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_subclass_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_subsys_dev_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_subsys_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_cap_enable</name>
                        <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_int_vec</name>
                        <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_int_vec_vfcomm_cs2</name>
                        <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_st_table_loc_1</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_st_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_cap_st_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_device_spec</name>
                        <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_tph_req_device_spec_vfcomm_cs2</name>
                        <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_user_vsec_cap_enable</name>
                        <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf2_user_vsec_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf2_virtio_en</name>
                        <value>PF2_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_at_block</name>
                        <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_direct_translated_p2p</name>
                        <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_egress_ctrl_size</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_p2p_cpl_redirect</name>
                        <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_p2p_egress_control</name>
                        <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_p2p_req_redirect</name>
                        <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_src_valid</name>
                        <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_acs_usp_forwarding</name>
                        <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_acs_cap_enable</name>
                        <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_ats_cap_enable</name>
                        <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_ats_cap_invalidate_q_depth</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_ats_exvf_align_request</name>
                        <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar0_type</name>
                        <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar2_type</name>
                        <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar4_type</name>
                        <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_base_class_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_enable</name>
                        <value>PF3_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_exvf_acs_cap_enable</name>
                        <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_exvf_ats_cap_enable</name>
                        <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_exvf_msix_cap_enable</name>
                        <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_exvf_tph_cap_enable</name>
                        <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_exvf_virtio_en</name>
                        <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_int_pin</name>
                        <value>PF3_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>pf3_msi_enable</name>
                        <value>PF3_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_msix_enable</name>
                        <value>PF3_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pasid_cap_enable</name>
                        <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pasid_cap_execute_permission_supported</name>
                        <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pasid_cap_max_pasid_width</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pasid_cap_privileged_mode_supported</name>
                        <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msi_64_bit_addr_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msi_ext_data_cap</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msi_ext_data_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msi_multiple_msg_cap</name>
                        <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_bir</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_pba</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_pba_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_table_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_msix_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar0_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar0_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar1_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar1_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar2_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar2_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar3_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar3_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar4_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar4_mask_31_1</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar5_enabled</name>
                        <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_bar5_mask_31_0</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pci_type0_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_ep_l0s_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_ep_l1_accpt_latency</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_ext_tag_en</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_flr_cap</name>
                        <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_l0s_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_l1_exit_latency_commclk_dis</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_port_num</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_pcie_cap_slot_clk_config</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_program_interface</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_prs_ext_cap_enable</name>
                        <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_prs_ext_cap_outstanding_capacity</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_revision_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_rom_bar_enable</name>
                        <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_rom_bar_enabled</name>
                        <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_rom_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sn_cap_enable</name>
                        <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sn_ser_num_reg_1_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sn_ser_num_reg_2_dw</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_cap_sup_page_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_enable</name>
                        <value>PF3_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_num_vf</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar0_enabled</name>
                        <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar0_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar0_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar0_type</name>
                        <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar1_enabled</name>
                        <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar1_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar1_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar2_enabled</name>
                        <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar2_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar2_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar2_type</name>
                        <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar3_enabled</name>
                        <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar3_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar3_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar4_enabled</name>
                        <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar4_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar4_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar4_type</name>
                        <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar5_enabled</name>
                        <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar5_mask</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_bar5_prefetch</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>pf3_sriov_vf_device_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_subclass_code</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_subsys_dev_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_subsys_vendor_id</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_cap_enable</name>
                        <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_int_vec</name>
                        <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_int_vec_vfcomm_cs2</name>
                        <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_st_table_loc_1</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_st_table_size</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_cap_st_table_size_vfcomm_cs2</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_device_spec</name>
                        <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_tph_req_device_spec_vfcomm_cs2</name>
                        <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_user_vsec_cap_enable</name>
                        <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pf3_user_vsec_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>pf3_virtio_en</name>
                        <value>PF3_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>pldclk_rate</name>
                        <value>PLDCLK_RATE_FAST</value>
                      </parameter>
                      <parameter>
                        <name>port_type</name>
                        <value>PORT_TYPE_NATIVE_EP</value>
                      </parameter>
                      <parameter>
                        <name>ptm_autoupdate</name>
                        <value>PTM_AUTOUPDATE_AUTOUPDATE_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>ptm_enable</name>
                        <value>PTM_ENABLE_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>rxbuf_limit_bypass</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sim_mode</name>
                        <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_cfg_ptm_auto_update_signal_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_cii_monitor_en_hwtcl</name>
                        <value>CII_MONITOR_EN_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_cvp_enable_hwtcl</name>
                        <value>CVP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_cvp_vendor_specific_header_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_drop_vendor0_msg_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_drop_vendor1_msg_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_dtk_mode_en_hwtcl</name>
                        <value>DTK_MODE_EN_ENABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf3_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_hal_num_of_lanes_hwtcl</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_hrc_arb_sel_hwtcl</name>
                        <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_link_rate_hwtcl</name>
                        <value>LINK_RATE_GEN4</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_link_width_hwtcl</name>
                        <value>LINK_WIDTH_X4</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_maxpayload_size_hwtcl</name>
                        <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_num_arb_ip_hwtcl</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_num_of_lanes_hwtcl</name>
                        <value>NUM_OF_LANES_NUM_4</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pcie_hrc_pulse_sel_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pcie_parity_bypass_hwtcl</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pclk_clk_hz_hwtcl</name>
                        <value>1000000000</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_at_block_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_src_valid_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
                        <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_enable_hwtcl</name>
                        <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_enable_hwtcl</name>
                        <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_invalidate_q_depth_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_ats_exvf_align_request_hwtcl</name>
                        <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar0_prefetch_hwtcl</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar0_type_hwtcl</name>
                        <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar2_type_hwtcl</name>
                        <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar4_type_hwtcl</name>
                        <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_base_class_code_hwtcl</name>
                        <value>255</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
                        <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset0_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset10_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset11_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset12_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset13_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset14_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset15_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset1_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset2_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset3_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset4_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset5_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset6_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset7_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset8_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset9_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset0_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset10_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset11_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset12_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset13_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset14_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset15_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset1_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset2_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset3_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset4_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset5_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset6_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset7_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset8_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset9_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_exvf_acs_cap_enable_hwtcl</name>
                        <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_exvf_ats_cap_enable_hwtcl</name>
                        <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_exvf_msix_cap_enable_hwtcl</name>
                        <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_exvf_tph_cap_enable_hwtcl</name>
                        <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_exvf_virtio_en_hwtcl</name>
                        <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_int_pin_hwtcl</name>
                        <value>PF0_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_ltr_cap_enable_hwtcl</name>
                        <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_msi_enable_hwtcl</name>
                        <value>PF0_MSI_ENABLE_ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_msix_enable_hwtcl</name>
                        <value>PF0_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_enable_hwtcl</name>
                        <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_execute_permission_supported_hwtcl</name>
                        <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_max_pasid_width_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_privileged_mode_supported_hwtcl</name>
                        <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_64_bit_addr_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
                        <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_bir_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
                        <value>32767</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_enabled_hwtcl</name>
                        <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_vendor_id_hwtcl</name>
                        <value>4466</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ext_tag_en_hwtcl</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_flr_cap_hwtcl</name>
                        <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_hot_plug_capable_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_phy_slot_num_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_port_num_hwtcl</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_clk_config_hwtcl</name>
                        <value>true</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_pcie_slot_imp_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_port_logic_fast_link_mode_hwtcl</name>
                        <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_prefetch_decode_hwtcl</name>
                        <value>PF0_PREFETCH_DECODE_PREF64</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_program_interface_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_enable_hwtcl</name>
                        <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_outstanding_capacity_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_revision_id_hwtcl</name>
                        <value>1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enable_hwtcl</name>
                        <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enabled_hwtcl</name>
                        <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_rom_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_bar_enabled_hwtcl</name>
                        <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sn_cap_enable_hwtcl</name>
                        <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_cap_sup_page_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_enable_hwtcl</name>
                        <value>PF0_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_num_vf_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_type_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_type_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_type_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_enabled_hwtcl</name>
                        <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_subclass_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_subsys_dev_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_subsys_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_cap_enable_hwtcl</name>
                        <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_hwtcl</name>
                        <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                        <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                        <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_hwtcl</name>
                        <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                        <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_user_vsec_cap_enable_hwtcl</name>
                        <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset0_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset10_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset11_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset12_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset13_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset14_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset15_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset1_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset2_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset3_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset4_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset5_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset6_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset7_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset8_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset9_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset0_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset10_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset11_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset12_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset13_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset14_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset15_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset1_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset2_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset3_hwtcl</name>
                        <value>9</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset4_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset5_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset6_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset7_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset8_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset9_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf0_virtio_en_hwtcl</name>
                        <value>PF0_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_at_block_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_src_valid_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
                        <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_enable_hwtcl</name>
                        <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_enable_hwtcl</name>
                        <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_invalidate_q_depth_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_ats_exvf_align_request_hwtcl</name>
                        <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar0_type_hwtcl</name>
                        <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar2_type_hwtcl</name>
                        <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar4_type_hwtcl</name>
                        <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_base_class_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_enable_hwtcl</name>
                        <value>PF1_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_exvf_acs_cap_enable_hwtcl</name>
                        <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_exvf_ats_cap_enable_hwtcl</name>
                        <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_exvf_msix_cap_enable_hwtcl</name>
                        <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_exvf_tph_cap_enable_hwtcl</name>
                        <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_exvf_virtio_en_hwtcl</name>
                        <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_int_pin_hwtcl</name>
                        <value>PF1_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_msi_enable_hwtcl</name>
                        <value>PF1_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_msix_enable_hwtcl</name>
                        <value>PF1_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_enable_hwtcl</name>
                        <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_execute_permission_supported_hwtcl</name>
                        <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_max_pasid_width_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_privileged_mode_supported_hwtcl</name>
                        <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_64_bit_addr_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
                        <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_bir_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_enabled_hwtcl</name>
                        <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ext_tag_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_flr_cap_hwtcl</name>
                        <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_port_num_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_slot_clk_config_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_program_interface_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_enable_hwtcl</name>
                        <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_outstanding_capacity_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_revision_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enable_hwtcl</name>
                        <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enabled_hwtcl</name>
                        <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_rom_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sn_cap_enable_hwtcl</name>
                        <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_cap_sup_page_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_enable_hwtcl</name>
                        <value>PF1_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_num_vf_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_type_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_type_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_type_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_enabled_hwtcl</name>
                        <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_subclass_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_subsys_dev_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_subsys_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_cap_enable_hwtcl</name>
                        <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_hwtcl</name>
                        <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                        <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                        <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_hwtcl</name>
                        <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                        <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_cap_enable_hwtcl</name>
                        <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf1_virtio_en_hwtcl</name>
                        <value>PF1_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_at_block_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_src_valid_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
                        <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_enable_hwtcl</name>
                        <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_enable_hwtcl</name>
                        <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_invalidate_q_depth_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_ats_exvf_align_request_hwtcl</name>
                        <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar0_type_hwtcl</name>
                        <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar2_type_hwtcl</name>
                        <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar4_type_hwtcl</name>
                        <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_base_class_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_enable_hwtcl</name>
                        <value>PF2_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_exvf_acs_cap_enable_hwtcl</name>
                        <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_exvf_ats_cap_enable_hwtcl</name>
                        <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_exvf_msix_cap_enable_hwtcl</name>
                        <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_exvf_tph_cap_enable_hwtcl</name>
                        <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_exvf_virtio_en_hwtcl</name>
                        <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_int_pin_hwtcl</name>
                        <value>PF2_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_msi_enable_hwtcl</name>
                        <value>PF2_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_msix_enable_hwtcl</name>
                        <value>PF2_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_enable_hwtcl</name>
                        <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_execute_permission_supported_hwtcl</name>
                        <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_max_pasid_width_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_privileged_mode_supported_hwtcl</name>
                        <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_64_bit_addr_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
                        <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_bir_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_enabled_hwtcl</name>
                        <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ext_tag_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_flr_cap_hwtcl</name>
                        <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_port_num_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_slot_clk_config_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_program_interface_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_enable_hwtcl</name>
                        <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_outstanding_capacity_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_revision_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enable_hwtcl</name>
                        <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enabled_hwtcl</name>
                        <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_rom_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sn_cap_enable_hwtcl</name>
                        <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_cap_sup_page_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_enable_hwtcl</name>
                        <value>PF2_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_num_vf_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_type_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_type_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_type_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_enabled_hwtcl</name>
                        <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_subclass_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_subsys_dev_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_subsys_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_cap_enable_hwtcl</name>
                        <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_hwtcl</name>
                        <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                        <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                        <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_hwtcl</name>
                        <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                        <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_cap_enable_hwtcl</name>
                        <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf2_virtio_en_hwtcl</name>
                        <value>PF2_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_at_block_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                        <value>8</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_src_valid_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
                        <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_enable_hwtcl</name>
                        <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_enable_hwtcl</name>
                        <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_invalidate_q_depth_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_ats_exvf_align_request_hwtcl</name>
                        <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar0_type_hwtcl</name>
                        <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar2_type_hwtcl</name>
                        <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar4_type_hwtcl</name>
                        <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_base_class_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_enable_hwtcl</name>
                        <value>PF3_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_exvf_acs_cap_enable_hwtcl</name>
                        <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_exvf_ats_cap_enable_hwtcl</name>
                        <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_exvf_msix_cap_enable_hwtcl</name>
                        <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_exvf_tph_cap_enable_hwtcl</name>
                        <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_exvf_virtio_en_hwtcl</name>
                        <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_int_pin_hwtcl</name>
                        <value>PF3_INT_PIN_NO_INT</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_msi_enable_hwtcl</name>
                        <value>PF3_MSI_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_msix_enable_hwtcl</name>
                        <value>PF3_MSIX_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_enable_hwtcl</name>
                        <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_execute_permission_supported_hwtcl</name>
                        <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_max_pasid_width_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_privileged_mode_supported_hwtcl</name>
                        <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_64_bit_addr_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_cap_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
                        <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_bir_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_enabled_hwtcl</name>
                        <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ext_tag_en_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_flr_cap_hwtcl</name>
                        <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_port_num_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_slot_clk_config_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_program_interface_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_enable_hwtcl</name>
                        <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_outstanding_capacity_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_revision_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enable_hwtcl</name>
                        <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enabled_hwtcl</name>
                        <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_rom_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sn_cap_enable_hwtcl</name>
                        <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_cap_sup_page_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_enable_hwtcl</name>
                        <value>PF3_SRIOV_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_num_vf_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_type_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_type_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_type_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_enabled_hwtcl</name>
                        <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_mask_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_prefetch_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_device_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_subclass_code_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_subsys_dev_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_subsys_vendor_id_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_cap_enable_hwtcl</name>
                        <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_hwtcl</name>
                        <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                        <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                        <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_hwtcl</name>
                        <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                        <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_cap_enable_hwtcl</name>
                        <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pf3_virtio_en_hwtcl</name>
                        <value>PF3_VIRTIO_EN_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_pldclk_rate_hwtcl</name>
                        <value>PLDCLK_RATE_FAST</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_port_type_hwtcl</name>
                        <value>PORT_TYPE_NATIVE_EP</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_ptm_autoupdate_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_ptm_enable_hwtcl</name>
                        <value>PTM_ENABLE_DISABLE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_rxbuf_limit_bypass_hwtcl</name>
                        <value>7</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_sim_mode_hwtcl</name>
                        <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_sris_enable_hwtcl</name>
                        <value>SRIS_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_sris_mode_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_sup_mode_hwtcl</name>
                        <value>SUP_MODE_USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_sys_clk_hz_hwtcl</name>
                        <value>350000000</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_usb_hrc_pulse_sel_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_vsec_next_offset_hwtcl</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>sm_hssi_pcie_ctl_x4_vsec_select_hwtcl</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sris_enable</name>
                        <value>SRIS_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sris_mode</name>
                        <value>false</value>
                      </parameter>
                      <parameter>
                        <name>sup_mode</name>
                        <value>SUP_MODE_USER_MODE</value>
                      </parameter>
                      <parameter>
                        <name>sys_clk_hz</name>
                        <value>350000000</value>
                      </parameter>
                      <parameter>
                        <name>usb_hrc_pulse_sel</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>vsec_next_offset</name>
                        <value>0</value>
                      </parameter>
                      <parameter>
                        <name>vsec_select</name>
                        <value>false</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_phip_hal</className>
                    <version>21.0.0</version>
                    <name>pcie_phip_hal_ctrltop</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_phip_hal_2100_sxn6eia</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.pcie_phip_hal_ctrltop</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">pcie_phip_hal_ctrltop</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>cfg_ptm_auto_update_signal</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>cii_monitor_en</name>
                            <value>CII_MONITOR_EN_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>cvp_enable</name>
                            <value>CVP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>cvp_vendor_specific_header_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>drop_vendor0_msg</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>drop_vendor1_msg</name>
                            <value>FALSE</value>
                          </parameter>
                          <parameter>
                            <name>dtk_mode_en</name>
                            <value>DTK_MODE_EN_ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msix_tablesize_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msix_tablesize_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msix_tablesize_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msix_tablesize_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_bir_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_bir_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_bir_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_bir_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_offset_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_offset_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_offset_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixpba_offset_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_bir_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_bir_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_bir_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_bir_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_offset_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_offset_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_offset_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_msixtable_offset_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_subsysid_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_subsysid_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_subsysid_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_subsysid_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablelocation_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablelocation_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablelocation_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablelocation_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablesize_pf0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablesize_pf1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablesize_pf2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>exvf_tph_sttablesize_pf3</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>hrc_arb_sel</name>
                            <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                          </parameter>
                          <parameter>
                            <name>link_rate</name>
                            <value>LINK_RATE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>link_width</name>
                            <value>LINK_WIDTH_X4</value>
                          </parameter>
                          <parameter>
                            <name>maxpayload_size</name>
                            <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                          </parameter>
                          <parameter>
                            <name>num_arb_ip</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>NUM_OF_LANES_NUM_4</value>
                          </parameter>
                          <parameter>
                            <name>pcie_hrc_pulse_sel</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pcie_parity_bypass</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>pclk_clk_hz</name>
                            <value>1000000000</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_at_block</name>
                            <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_direct_translated_p2p</name>
                            <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_egress_ctrl_size</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_p2p_cpl_redirect</name>
                            <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_p2p_egress_control</name>
                            <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_p2p_req_redirect</name>
                            <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_src_valid</name>
                            <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_acs_usp_forwarding</name>
                            <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_acs_cap_enable</name>
                            <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_ats_cap_enable</name>
                            <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_ats_cap_invalidate_q_depth</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_ats_exvf_align_request</name>
                            <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar0_prefetch</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar0_type</name>
                            <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar2_type</name>
                            <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar4_type</name>
                            <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf0_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_base_class_code</name>
                            <value>255</value>
                          </parameter>
                          <parameter>
                            <name>pf0_cap_link_surprise_down_err_cap</name>
                            <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset0</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset1</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset10</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset11</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset12</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset13</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset14</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset15</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset2</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset3</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset4</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset5</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset6</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset7</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset8</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_16g_tx_preset9</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset0</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset1</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset10</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset11</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset12</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset13</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset14</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset15</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset2</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset3</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset4</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset5</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset6</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset7</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset8</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_dsp_tx_preset9</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_exvf_acs_cap_enable</name>
                            <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_exvf_ats_cap_enable</name>
                            <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_exvf_msix_cap_enable</name>
                            <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_exvf_tph_cap_enable</name>
                            <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_exvf_virtio_en</name>
                            <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_int_pin</name>
                            <value>PF0_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>pf0_ltr_cap_enable</name>
                            <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_msi_enable</name>
                            <value>PF0_MSI_ENABLE_ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_msix_enable</name>
                            <value>PF0_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pasid_cap_enable</name>
                            <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pasid_cap_execute_permission_supported</name>
                            <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pasid_cap_max_pasid_width</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pasid_cap_privileged_mode_supported</name>
                            <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msi_64_bit_addr_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msi_ext_data_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msi_ext_data_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msi_multiple_msg_cap</name>
                            <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_bir</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_pba</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_pba_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_table_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_msix_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar0_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar0_mask_31_1</name>
                            <value>32767</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar1_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar1_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar2_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar2_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar3_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar3_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar4_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar4_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar5_enabled</name>
                            <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_bar5_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pci_type0_vendor_id</name>
                            <value>4466</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_ep_l0s_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_ep_l1_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_ext_tag_en</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_flr_cap</name>
                            <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_hot_plug_capable</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_l0s_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_l1_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_phy_slot_num</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_port_num</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_slot_clk_config</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_slot_power_limit_scale</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_cap_slot_power_limit_value</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_pcie_slot_imp</name>
                            <value>PF0_PCIE_SLOT_IMP_NOT_IMPLEMENTED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_port_logic_fast_link_mode</name>
                            <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf0_prefetch_decode</name>
                            <value>PF0_PREFETCH_DECODE_PREF64</value>
                          </parameter>
                          <parameter>
                            <name>pf0_program_interface</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_prs_ext_cap_enable</name>
                            <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_prs_ext_cap_outstanding_capacity</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_revision_id</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>pf0_rom_bar_enable</name>
                            <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_rom_bar_enabled</name>
                            <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_rom_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_rp_rom_bar_enabled</name>
                            <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_rp_rom_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sn_cap_enable</name>
                            <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sn_ser_num_reg_1_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sn_ser_num_reg_2_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_cap_sup_page_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_enable</name>
                            <value>PF0_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_num_vf</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar0_enabled</name>
                            <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar0_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar0_type</name>
                            <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar1_enabled</name>
                            <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar1_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar2_enabled</name>
                            <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar2_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar2_type</name>
                            <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar3_enabled</name>
                            <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar3_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar4_enabled</name>
                            <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar4_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar4_type</name>
                            <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar5_enabled</name>
                            <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar5_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf0_sriov_vf_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_subclass_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_subsys_dev_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_subsys_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_cap_enable</name>
                            <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_int_vec</name>
                            <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_int_vec_vfcomm_cs2</name>
                            <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_st_table_loc_1</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_st_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_cap_st_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_device_spec</name>
                            <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_tph_req_device_spec_vfcomm_cs2</name>
                            <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_user_vsec_cap_enable</name>
                            <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset0</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset1</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset10</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset11</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset12</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset13</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset14</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset15</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset2</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset3</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset4</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset5</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset6</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset7</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset8</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_16g_tx_preset9</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset0</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset1</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset10</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset11</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset12</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset13</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset14</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset15</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset2</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset3</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset4</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset5</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset6</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset7</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset8</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_usp_tx_preset9</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf0_virtio_en</name>
                            <value>PF0_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_at_block</name>
                            <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_direct_translated_p2p</name>
                            <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_egress_ctrl_size</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_p2p_cpl_redirect</name>
                            <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_p2p_egress_control</name>
                            <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_p2p_req_redirect</name>
                            <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_src_valid</name>
                            <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_acs_usp_forwarding</name>
                            <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_acs_cap_enable</name>
                            <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_ats_cap_enable</name>
                            <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_ats_cap_invalidate_q_depth</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_ats_exvf_align_request</name>
                            <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar0_type</name>
                            <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar2_type</name>
                            <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar4_type</name>
                            <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_base_class_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_enable</name>
                            <value>PF1_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_exvf_acs_cap_enable</name>
                            <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_exvf_ats_cap_enable</name>
                            <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_exvf_msix_cap_enable</name>
                            <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_exvf_tph_cap_enable</name>
                            <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_exvf_virtio_en</name>
                            <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_int_pin</name>
                            <value>PF1_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>pf1_msi_enable</name>
                            <value>PF1_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_msix_enable</name>
                            <value>PF1_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pasid_cap_enable</name>
                            <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pasid_cap_execute_permission_supported</name>
                            <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pasid_cap_max_pasid_width</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pasid_cap_privileged_mode_supported</name>
                            <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msi_64_bit_addr_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msi_ext_data_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msi_ext_data_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msi_multiple_msg_cap</name>
                            <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_bir</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_pba</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_pba_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_table_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_msix_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar0_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar0_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar1_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar1_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar2_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar2_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar3_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar3_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar4_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar4_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar5_enabled</name>
                            <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_bar5_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pci_type0_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_ep_l0s_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_ep_l1_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_ext_tag_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_flr_cap</name>
                            <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_l0s_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_l1_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_port_num</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_pcie_cap_slot_clk_config</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_program_interface</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_prs_ext_cap_enable</name>
                            <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_prs_ext_cap_outstanding_capacity</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_revision_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_rom_bar_enable</name>
                            <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_rom_bar_enabled</name>
                            <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_rom_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sn_cap_enable</name>
                            <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sn_ser_num_reg_1_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sn_ser_num_reg_2_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_cap_sup_page_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_enable</name>
                            <value>PF1_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_num_vf</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar0_enabled</name>
                            <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar0_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar0_type</name>
                            <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar1_enabled</name>
                            <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar1_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar2_enabled</name>
                            <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar2_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar2_type</name>
                            <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar3_enabled</name>
                            <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar3_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar4_enabled</name>
                            <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar4_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar4_type</name>
                            <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar5_enabled</name>
                            <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar5_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf1_sriov_vf_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_subclass_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_subsys_dev_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_subsys_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_cap_enable</name>
                            <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_int_vec</name>
                            <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_int_vec_vfcomm_cs2</name>
                            <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_st_table_loc_1</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_st_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_cap_st_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_device_spec</name>
                            <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_tph_req_device_spec_vfcomm_cs2</name>
                            <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_user_vsec_cap_enable</name>
                            <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf1_user_vsec_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf1_virtio_en</name>
                            <value>PF1_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_at_block</name>
                            <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_direct_translated_p2p</name>
                            <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_egress_ctrl_size</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_p2p_cpl_redirect</name>
                            <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_p2p_egress_control</name>
                            <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_p2p_req_redirect</name>
                            <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_src_valid</name>
                            <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_acs_usp_forwarding</name>
                            <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_acs_cap_enable</name>
                            <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_ats_cap_enable</name>
                            <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_ats_cap_invalidate_q_depth</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_ats_exvf_align_request</name>
                            <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar0_type</name>
                            <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar2_type</name>
                            <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar4_type</name>
                            <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_base_class_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_enable</name>
                            <value>PF2_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_exvf_acs_cap_enable</name>
                            <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_exvf_ats_cap_enable</name>
                            <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_exvf_msix_cap_enable</name>
                            <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_exvf_tph_cap_enable</name>
                            <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_exvf_virtio_en</name>
                            <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_int_pin</name>
                            <value>PF2_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>pf2_msi_enable</name>
                            <value>PF2_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_msix_enable</name>
                            <value>PF2_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pasid_cap_enable</name>
                            <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pasid_cap_execute_permission_supported</name>
                            <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pasid_cap_max_pasid_width</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pasid_cap_privileged_mode_supported</name>
                            <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msi_64_bit_addr_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msi_ext_data_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msi_ext_data_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msi_multiple_msg_cap</name>
                            <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_bir</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_pba</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_pba_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_table_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_msix_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar0_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar0_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar1_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar1_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar2_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar2_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar3_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar3_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar4_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar4_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar5_enabled</name>
                            <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_bar5_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pci_type0_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_ep_l0s_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_ep_l1_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_ext_tag_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_flr_cap</name>
                            <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_l0s_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_l1_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_port_num</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_pcie_cap_slot_clk_config</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_program_interface</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_prs_ext_cap_enable</name>
                            <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_prs_ext_cap_outstanding_capacity</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_revision_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_rom_bar_enable</name>
                            <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_rom_bar_enabled</name>
                            <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_rom_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sn_cap_enable</name>
                            <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sn_ser_num_reg_1_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sn_ser_num_reg_2_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_cap_sup_page_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_enable</name>
                            <value>PF2_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_num_vf</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar0_enabled</name>
                            <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar0_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar0_type</name>
                            <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar1_enabled</name>
                            <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar1_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar2_enabled</name>
                            <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar2_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar2_type</name>
                            <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar3_enabled</name>
                            <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar3_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar4_enabled</name>
                            <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar4_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar4_type</name>
                            <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar5_enabled</name>
                            <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar5_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf2_sriov_vf_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_subclass_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_subsys_dev_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_subsys_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_cap_enable</name>
                            <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_int_vec</name>
                            <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_int_vec_vfcomm_cs2</name>
                            <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_st_table_loc_1</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_st_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_cap_st_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_device_spec</name>
                            <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_tph_req_device_spec_vfcomm_cs2</name>
                            <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_user_vsec_cap_enable</name>
                            <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf2_user_vsec_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf2_virtio_en</name>
                            <value>PF2_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_at_block</name>
                            <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_direct_translated_p2p</name>
                            <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_egress_ctrl_size</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_p2p_cpl_redirect</name>
                            <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_p2p_egress_control</name>
                            <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_p2p_req_redirect</name>
                            <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_src_valid</name>
                            <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_acs_usp_forwarding</name>
                            <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_acs_cap_enable</name>
                            <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_ats_cap_enable</name>
                            <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_ats_cap_invalidate_q_depth</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_ats_exvf_align_request</name>
                            <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar0_type</name>
                            <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar2_type</name>
                            <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar4_type</name>
                            <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_base_class_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_enable</name>
                            <value>PF3_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_exvf_acs_cap_enable</name>
                            <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_exvf_ats_cap_enable</name>
                            <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_exvf_msix_cap_enable</name>
                            <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_exvf_tph_cap_enable</name>
                            <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_exvf_virtio_en</name>
                            <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_int_pin</name>
                            <value>PF3_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>pf3_msi_enable</name>
                            <value>PF3_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_msix_enable</name>
                            <value>PF3_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pasid_cap_enable</name>
                            <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pasid_cap_execute_permission_supported</name>
                            <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pasid_cap_max_pasid_width</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pasid_cap_privileged_mode_supported</name>
                            <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msi_64_bit_addr_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msi_ext_data_cap</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msi_ext_data_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msi_multiple_msg_cap</name>
                            <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_bir</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_pba</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_pba_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_table_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_msix_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar0_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar0_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar1_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar1_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar2_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar2_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar3_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar3_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar4_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar4_mask_31_1</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar5_enabled</name>
                            <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_bar5_mask_31_0</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pci_type0_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_ep_l0s_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_ep_l1_accpt_latency</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_ext_tag_en</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_flr_cap</name>
                            <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_l0s_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_l1_exit_latency_commclk_dis</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_port_num</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_pcie_cap_slot_clk_config</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_program_interface</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_prs_ext_cap_enable</name>
                            <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_prs_ext_cap_outstanding_capacity</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_revision_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_rom_bar_enable</name>
                            <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_rom_bar_enabled</name>
                            <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_rom_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sn_cap_enable</name>
                            <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sn_ser_num_reg_1_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sn_ser_num_reg_2_dw</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_cap_sup_page_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_enable</name>
                            <value>PF3_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_num_vf</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar0_enabled</name>
                            <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar0_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar0_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar0_type</name>
                            <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar1_enabled</name>
                            <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar1_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar1_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar2_enabled</name>
                            <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar2_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar2_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar2_type</name>
                            <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar3_enabled</name>
                            <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar3_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar3_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar4_enabled</name>
                            <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar4_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar4_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar4_type</name>
                            <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar5_enabled</name>
                            <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar5_mask</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_bar5_prefetch</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>pf3_sriov_vf_device_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_subclass_code</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_subsys_dev_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_subsys_vendor_id</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_cap_enable</name>
                            <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_int_vec</name>
                            <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_int_vec_vfcomm_cs2</name>
                            <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_st_table_loc_1</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_st_table_size</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_cap_st_table_size_vfcomm_cs2</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_device_spec</name>
                            <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_tph_req_device_spec_vfcomm_cs2</name>
                            <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_user_vsec_cap_enable</name>
                            <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pf3_user_vsec_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>pf3_virtio_en</name>
                            <value>PF3_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>pldclk_rate</name>
                            <value>PLDCLK_RATE_FAST</value>
                          </parameter>
                          <parameter>
                            <name>port_type</name>
                            <value>PORT_TYPE_NATIVE_EP</value>
                          </parameter>
                          <parameter>
                            <name>ptm_autoupdate</name>
                            <value>PTM_AUTOUPDATE_AUTOUPDATE_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>ptm_enable</name>
                            <value>PTM_ENABLE_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>rxbuf_limit_bypass</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sim_mode</name>
                            <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_cfg_ptm_auto_update_signal_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_cii_monitor_en_hwtcl</name>
                            <value>CII_MONITOR_EN_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_cvp_enable_hwtcl</name>
                            <value>CVP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_cvp_vendor_specific_header_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_drop_vendor0_msg_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_drop_vendor1_msg_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_dtk_mode_en_hwtcl</name>
                            <value>DTK_MODE_EN_ENABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msix_tablesize_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_bir_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixpba_offset_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_bir_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_msixtable_offset_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_subsysid_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablelocation_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_exvf_tph_sttablesize_pf3_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_hal_num_of_lanes_hwtcl</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_hrc_arb_sel_hwtcl</name>
                            <value>HRC_ARB_SEL_LOCAL_QUAD_ARB</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_link_rate_hwtcl</name>
                            <value>LINK_RATE_GEN4</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_link_width_hwtcl</name>
                            <value>LINK_WIDTH_X4</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_maxpayload_size_hwtcl</name>
                            <value>MAXPAYLOAD_SIZE_MAX_PAYLOAD_512</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_num_arb_ip_hwtcl</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_num_of_lanes_hwtcl</name>
                            <value>NUM_OF_LANES_NUM_4</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pcie_hrc_pulse_sel_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pcie_parity_bypass_hwtcl</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pclk_clk_hz_hwtcl</name>
                            <value>1000000000</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_at_block_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_egress_control_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_src_valid_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_acs_usp_forwarding_hwtcl</name>
                            <value>PF0_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_acs_cap_enable_hwtcl</name>
                            <value>PF0_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_enable_hwtcl</name>
                            <value>PF0_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_ats_cap_invalidate_q_depth_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_ats_exvf_align_request_hwtcl</name>
                            <value>PF0_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar0_prefetch_hwtcl</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar0_type_hwtcl</name>
                            <value>PF0_BAR0_TYPE_BAR_MEM64</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar2_type_hwtcl</name>
                            <value>PF0_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar4_type_hwtcl</name>
                            <value>PF0_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_base_class_code_hwtcl</name>
                            <value>255</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_cap_link_surprise_down_err_cap_hwtcl</name>
                            <value>PF0_CAP_LINK_SURPRISE_DOWN_ERR_CAP_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset0_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset10_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset11_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset12_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset13_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset14_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset15_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset1_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset2_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset3_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset4_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset5_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset6_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset7_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset8_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_16g_tx_preset9_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset0_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset10_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset11_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset12_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset13_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset14_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset15_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset1_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset2_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset3_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset4_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset5_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset6_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset7_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset8_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_dsp_tx_preset9_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_acs_cap_enable_hwtcl</name>
                            <value>PF0_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_ats_cap_enable_hwtcl</name>
                            <value>PF0_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_msix_cap_enable_hwtcl</name>
                            <value>PF0_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_tph_cap_enable_hwtcl</name>
                            <value>PF0_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_exvf_virtio_en_hwtcl</name>
                            <value>PF0_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_int_pin_hwtcl</name>
                            <value>PF0_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_ltr_cap_enable_hwtcl</name>
                            <value>PF0_LTR_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_msi_enable_hwtcl</name>
                            <value>PF0_MSI_ENABLE_ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_msix_enable_hwtcl</name>
                            <value>PF0_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_enable_hwtcl</name>
                            <value>PF0_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_execute_permission_supported_hwtcl</name>
                            <value>PF0_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_max_pasid_width_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pasid_cap_privileged_mode_supported_hwtcl</name>
                            <value>PF0_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_64_bit_addr_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_ext_data_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msi_multiple_msg_cap_hwtcl</name>
                            <value>PF0_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_bir_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_pba_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR0_ENABLED_ENABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar0_mask_31_1_hwtcl</name>
                            <value>32767</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar1_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar2_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar3_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar4_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_enabled_hwtcl</name>
                            <value>PF0_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_bar5_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pci_type0_vendor_id_hwtcl</name>
                            <value>4466</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_ext_tag_en_hwtcl</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_flr_cap_hwtcl</name>
                            <value>PF0_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_hot_plug_capable_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_phy_slot_num_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_port_num_hwtcl</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_clk_config_hwtcl</name>
                            <value>true</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_scale_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_cap_slot_power_limit_value_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_pcie_slot_imp_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_port_logic_fast_link_mode_hwtcl</name>
                            <value>PF0_PORT_LOGIC_FAST_LINK_MODE_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_prefetch_decode_hwtcl</name>
                            <value>PF0_PREFETCH_DECODE_PREF64</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_program_interface_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_enable_hwtcl</name>
                            <value>PF0_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_prs_ext_cap_outstanding_capacity_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_revision_id_hwtcl</name>
                            <value>1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enable_hwtcl</name>
                            <value>PF0_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_rom_bar_enabled_hwtcl</name>
                            <value>PF0_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_rom_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_bar_enabled_hwtcl</name>
                            <value>PF0_RP_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_rp_rom_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sn_cap_enable_hwtcl</name>
                            <value>PF0_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_1_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sn_ser_num_reg_2_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_cap_sup_page_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_enable_hwtcl</name>
                            <value>PF0_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_num_vf_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar0_type_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar2_type_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar4_type_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_enabled_hwtcl</name>
                            <value>PF0_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_sriov_vf_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_subclass_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_subsys_dev_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_subsys_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_cap_enable_hwtcl</name>
                            <value>PF0_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_hwtcl</name>
                            <value>PF0_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                            <value>PF0_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_hwtcl</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                            <value>PF0_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_hwtcl</name>
                            <value>PF0_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                            <value>PF0_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_user_vsec_cap_enable_hwtcl</name>
                            <value>PF0_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset0_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset10_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset11_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset12_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset13_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset14_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset15_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset1_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset2_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset3_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset4_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset5_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset6_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset7_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset8_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_16g_tx_preset9_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset0_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset10_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset11_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset12_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset13_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset14_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset15_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset1_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset2_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset3_hwtcl</name>
                            <value>9</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset4_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset5_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset6_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset7_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset8_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_usp_tx_preset9_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf0_virtio_en_hwtcl</name>
                            <value>PF0_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_at_block_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_egress_control_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_src_valid_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_acs_usp_forwarding_hwtcl</name>
                            <value>PF1_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_acs_cap_enable_hwtcl</name>
                            <value>PF1_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_enable_hwtcl</name>
                            <value>PF1_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_ats_cap_invalidate_q_depth_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_ats_exvf_align_request_hwtcl</name>
                            <value>PF1_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar0_type_hwtcl</name>
                            <value>PF1_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar2_type_hwtcl</name>
                            <value>PF1_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar4_type_hwtcl</name>
                            <value>PF1_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_base_class_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_enable_hwtcl</name>
                            <value>PF1_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_acs_cap_enable_hwtcl</name>
                            <value>PF1_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_ats_cap_enable_hwtcl</name>
                            <value>PF1_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_msix_cap_enable_hwtcl</name>
                            <value>PF1_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_tph_cap_enable_hwtcl</name>
                            <value>PF1_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_exvf_virtio_en_hwtcl</name>
                            <value>PF1_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_int_pin_hwtcl</name>
                            <value>PF1_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_msi_enable_hwtcl</name>
                            <value>PF1_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_msix_enable_hwtcl</name>
                            <value>PF1_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_enable_hwtcl</name>
                            <value>PF1_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_execute_permission_supported_hwtcl</name>
                            <value>PF1_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_max_pasid_width_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pasid_cap_privileged_mode_supported_hwtcl</name>
                            <value>PF1_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_64_bit_addr_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_ext_data_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msi_multiple_msg_cap_hwtcl</name>
                            <value>PF1_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_bir_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_pba_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar0_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar1_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar2_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar3_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar4_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_enabled_hwtcl</name>
                            <value>PF1_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_bar5_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pci_type0_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_ext_tag_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_flr_cap_hwtcl</name>
                            <value>PF1_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_port_num_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_pcie_cap_slot_clk_config_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_program_interface_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_enable_hwtcl</name>
                            <value>PF1_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_prs_ext_cap_outstanding_capacity_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_revision_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enable_hwtcl</name>
                            <value>PF1_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_rom_bar_enabled_hwtcl</name>
                            <value>PF1_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_rom_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sn_cap_enable_hwtcl</name>
                            <value>PF1_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_1_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sn_ser_num_reg_2_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_cap_sup_page_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_enable_hwtcl</name>
                            <value>PF1_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_num_vf_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar0_type_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar2_type_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar4_type_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_enabled_hwtcl</name>
                            <value>PF1_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_sriov_vf_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_subclass_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_subsys_dev_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_subsys_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_cap_enable_hwtcl</name>
                            <value>PF1_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_hwtcl</name>
                            <value>PF1_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                            <value>PF1_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_hwtcl</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                            <value>PF1_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_hwtcl</name>
                            <value>PF1_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                            <value>PF1_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_cap_enable_hwtcl</name>
                            <value>PF1_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_user_vsec_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf1_virtio_en_hwtcl</name>
                            <value>PF1_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_at_block_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_egress_control_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_src_valid_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_acs_usp_forwarding_hwtcl</name>
                            <value>PF2_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_acs_cap_enable_hwtcl</name>
                            <value>PF2_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_enable_hwtcl</name>
                            <value>PF2_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_ats_cap_invalidate_q_depth_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_ats_exvf_align_request_hwtcl</name>
                            <value>PF2_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar0_type_hwtcl</name>
                            <value>PF2_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar2_type_hwtcl</name>
                            <value>PF2_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar4_type_hwtcl</name>
                            <value>PF2_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_base_class_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_enable_hwtcl</name>
                            <value>PF2_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_acs_cap_enable_hwtcl</name>
                            <value>PF2_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_ats_cap_enable_hwtcl</name>
                            <value>PF2_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_msix_cap_enable_hwtcl</name>
                            <value>PF2_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_tph_cap_enable_hwtcl</name>
                            <value>PF2_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_exvf_virtio_en_hwtcl</name>
                            <value>PF2_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_int_pin_hwtcl</name>
                            <value>PF2_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_msi_enable_hwtcl</name>
                            <value>PF2_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_msix_enable_hwtcl</name>
                            <value>PF2_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_enable_hwtcl</name>
                            <value>PF2_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_execute_permission_supported_hwtcl</name>
                            <value>PF2_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_max_pasid_width_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pasid_cap_privileged_mode_supported_hwtcl</name>
                            <value>PF2_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_64_bit_addr_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_ext_data_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msi_multiple_msg_cap_hwtcl</name>
                            <value>PF2_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_bir_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_pba_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar0_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar1_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar2_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar3_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar4_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_enabled_hwtcl</name>
                            <value>PF2_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_bar5_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pci_type0_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_ext_tag_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_flr_cap_hwtcl</name>
                            <value>PF2_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_port_num_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_pcie_cap_slot_clk_config_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_program_interface_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_enable_hwtcl</name>
                            <value>PF2_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_prs_ext_cap_outstanding_capacity_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_revision_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enable_hwtcl</name>
                            <value>PF2_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_rom_bar_enabled_hwtcl</name>
                            <value>PF2_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_rom_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sn_cap_enable_hwtcl</name>
                            <value>PF2_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_1_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sn_ser_num_reg_2_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_cap_sup_page_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_enable_hwtcl</name>
                            <value>PF2_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_num_vf_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar0_type_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar2_type_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar4_type_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_enabled_hwtcl</name>
                            <value>PF2_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_sriov_vf_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_subclass_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_subsys_dev_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_subsys_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_cap_enable_hwtcl</name>
                            <value>PF2_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_hwtcl</name>
                            <value>PF2_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                            <value>PF2_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_hwtcl</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                            <value>PF2_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_hwtcl</name>
                            <value>PF2_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                            <value>PF2_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_cap_enable_hwtcl</name>
                            <value>PF2_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_user_vsec_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf2_virtio_en_hwtcl</name>
                            <value>PF2_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_at_block_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_AT_BLOCK_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_direct_translated_p2p_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_DIRECT_TRANSLATED_P2P_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_egress_ctrl_size_hwtcl</name>
                            <value>8</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_cpl_redirect_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_P2P_CPL_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_egress_control_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_P2P_EGRESS_CONTROL_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_p2p_req_redirect_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_P2P_REQ_REDIRECT_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_src_valid_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_SRC_VALID_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_acs_usp_forwarding_hwtcl</name>
                            <value>PF3_ACS_CAP_ACS_USP_FORWARDING_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_acs_cap_enable_hwtcl</name>
                            <value>PF3_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_enable_hwtcl</name>
                            <value>PF3_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_ats_cap_invalidate_q_depth_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_ats_exvf_align_request_hwtcl</name>
                            <value>PF3_ATS_EXVF_ALIGN_REQUEST_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar0_type_hwtcl</name>
                            <value>PF3_BAR0_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar2_type_hwtcl</name>
                            <value>PF3_BAR2_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar4_type_hwtcl</name>
                            <value>PF3_BAR4_TYPE_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_base_class_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_enable_hwtcl</name>
                            <value>PF3_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_acs_cap_enable_hwtcl</name>
                            <value>PF3_EXVF_ACS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_ats_cap_enable_hwtcl</name>
                            <value>PF3_EXVF_ATS_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_msix_cap_enable_hwtcl</name>
                            <value>PF3_EXVF_MSIX_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_tph_cap_enable_hwtcl</name>
                            <value>PF3_EXVF_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_exvf_virtio_en_hwtcl</name>
                            <value>PF3_EXVF_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_int_pin_hwtcl</name>
                            <value>PF3_INT_PIN_NO_INT</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_msi_enable_hwtcl</name>
                            <value>PF3_MSI_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_msix_enable_hwtcl</name>
                            <value>PF3_MSIX_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_enable_hwtcl</name>
                            <value>PF3_PASID_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_execute_permission_supported_hwtcl</name>
                            <value>PF3_PASID_CAP_EXECUTE_PERMISSION_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_max_pasid_width_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pasid_cap_privileged_mode_supported_hwtcl</name>
                            <value>PF3_PASID_CAP_PRIVILEGED_MODE_SUPPORTED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_64_bit_addr_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_cap_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_ext_data_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msi_multiple_msg_cap_hwtcl</name>
                            <value>PF3_PCI_MSI_MULTIPLE_MSG_CAP_MSI_VEC_1</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_bir_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_pba_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_msix_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar0_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar1_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar2_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar3_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar4_mask_31_1_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_enabled_hwtcl</name>
                            <value>PF3_PCI_TYPE0_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_bar5_mask_31_0_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pci_type0_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l0s_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ep_l1_accpt_latency_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_ext_tag_en_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_flr_cap_hwtcl</name>
                            <value>PF3_PCIE_CAP_FLR_CAP_NOT_CAPABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l0s_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_l1_exit_latency_commclk_dis_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_port_num_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_pcie_cap_slot_clk_config_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_program_interface_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_enable_hwtcl</name>
                            <value>PF3_PRS_EXT_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_prs_ext_cap_outstanding_capacity_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_revision_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enable_hwtcl</name>
                            <value>PF3_ROM_BAR_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_rom_bar_enabled_hwtcl</name>
                            <value>PF3_ROM_BAR_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_rom_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sn_cap_enable_hwtcl</name>
                            <value>PF3_SN_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_1_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sn_ser_num_reg_2_dw_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_cap_sup_page_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_enable_hwtcl</name>
                            <value>PF3_SRIOV_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_num_vf_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR0_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar0_type_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR0_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR1_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar1_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR2_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar2_type_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR2_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR3_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar3_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR4_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar4_type_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR4_TYPE_SRIOV_VF_BAR_MEM32</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_enabled_hwtcl</name>
                            <value>PF3_SRIOV_VF_BAR5_ENABLED_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_mask_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_bar5_prefetch_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_sriov_vf_device_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_subclass_code_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_subsys_dev_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_subsys_vendor_id_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_cap_enable_hwtcl</name>
                            <value>PF3_TPH_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_hwtcl</name>
                            <value>PF3_TPH_REQ_CAP_INT_VEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_int_vec_vfcomm_cs2_hwtcl</name>
                            <value>PF3_TPH_REQ_CAP_INT_VEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_0_vfcomm_cs2_hwtcl</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_0_VFCOMM_CS2_NOT_IN_TPH_STRUCT_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_hwtcl</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_NOT_IN_MSIX_TABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_loc_1_vfcomm_cs2_hwtcl</name>
                            <value>PF3_TPH_REQ_CAP_ST_TABLE_LOC_1_VFCOMM_CS2_NOT_IN_MSIX_TABLE_VF</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_cap_st_table_size_vfcomm_cs2_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_hwtcl</name>
                            <value>PF3_TPH_REQ_DEVICE_SPEC_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_tph_req_device_spec_vfcomm_cs2_hwtcl</name>
                            <value>PF3_TPH_REQ_DEVICE_SPEC_VFCOMM_CS2_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_cap_enable_hwtcl</name>
                            <value>PF3_USER_VSEC_CAP_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_user_vsec_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pf3_virtio_en_hwtcl</name>
                            <value>PF3_VIRTIO_EN_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_pldclk_rate_hwtcl</name>
                            <value>PLDCLK_RATE_FAST</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_port_type_hwtcl</name>
                            <value>PORT_TYPE_NATIVE_EP</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_ptm_autoupdate_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_ptm_enable_hwtcl</name>
                            <value>PTM_ENABLE_DISABLE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_rxbuf_limit_bypass_hwtcl</name>
                            <value>7</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_sim_mode_hwtcl</name>
                            <value>SIM_MODE_DISABLE_VSIM_MODE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_sris_enable_hwtcl</name>
                            <value>SRIS_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_sris_mode_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_sup_mode_hwtcl</name>
                            <value>SUP_MODE_USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_sys_clk_hz_hwtcl</name>
                            <value>350000000</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_usb_hrc_pulse_sel_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_vsec_next_offset_hwtcl</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>sm_hssi_pcie_ctl_x4_vsec_select_hwtcl</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sris_enable</name>
                            <value>SRIS_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sris_mode</name>
                            <value>false</value>
                          </parameter>
                          <parameter>
                            <name>sup_mode</name>
                            <value>SUP_MODE_USER_MODE</value>
                          </parameter>
                          <parameter>
                            <name>sys_clk_hz</name>
                            <value>350000000</value>
                          </parameter>
                          <parameter>
                            <name>usb_hrc_pulse_sel</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>vsec_next_offset</name>
                            <value>0</value>
                          </parameter>
                          <parameter>
                            <name>vsec_select</name>
                            <value>false</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>phip_hal</className>
                        <version>21.0.0</version>
                        <name>pcie_phip_hal_ctrltop</name>
                        <uniqueName>pcie_ed_dut_phip_hal_2100_sxjz2vy</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.pcie_phip_hal_ctrltop.pcie_phip_hal_ctrltop</path>
                      </instanceData>
                      <children></children>
                    </node>
                  </children>
                </node>
                <node>
                  <instanceKey xsi:type="xs:string">pcie_pipe_hal_top</instanceKey>
                  <instanceData xsi:type="data">
                    <parameters>
                      <parameter>
                        <name>hal_num_of_lanes_hwtcl</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>num_of_lanes_hwtcl</name>
                        <value>4</value>
                      </parameter>
                      <parameter>
                        <name>pcie_pcs_mode</name>
                        <value>PCIE_PCS_MODE_PCIE</value>
                      </parameter>
                      <parameter>
                        <name>pcie_pcs_mode_hwtcl</name>
                        <value>PCIE_PCS_MODE_PCIE</value>
                      </parameter>
                      <parameter>
                        <name>pclk_clk_hz</name>
                        <value>1000000000</value>
                      </parameter>
                      <parameter>
                        <name>pclk_clk_hz_hwtcl</name>
                        <value>1000000000</value>
                      </parameter>
                      <parameter>
                        <name>sris_enable</name>
                        <value>SRIS_ENABLE_DISABLED</value>
                      </parameter>
                      <parameter>
                        <name>sris_enable_hwtcl</name>
                        <value>SRIS_ENABLE_DISABLED</value>
                      </parameter>
                    </parameters>
                    <interconnectAssignments></interconnectAssignments>
                    <className>pcie_hal_top_pipe_hal</className>
                    <version>21.0.0</version>
                    <name>pcie_pipe_hal_top</name>
                    <uniqueName>pcie_ed_dut_pcie_hal_top_pipe_hal_2100_e6uglya</uniqueName>
                    <nonce>0</nonce>
                    <incidentConnections></incidentConnections>
                    <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.pcie_pipe_hal_top</path>
                  </instanceData>
                  <children>
                    <node>
                      <instanceKey xsi:type="xs:string">pcie_pipe_hal_top</instanceKey>
                      <instanceData xsi:type="data">
                        <parameters>
                          <parameter>
                            <name>hal_num_of_lanes_hwtcl</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>num_of_lanes_hwtcl</name>
                            <value>4</value>
                          </parameter>
                          <parameter>
                            <name>pcie_pcs_mode</name>
                            <value>PCIE_PCS_MODE_PCIE</value>
                          </parameter>
                          <parameter>
                            <name>pcie_pcs_mode_hwtcl</name>
                            <value>PCIE_PCS_MODE_PCIE</value>
                          </parameter>
                          <parameter>
                            <name>pclk_clk_hz</name>
                            <value>1000000000</value>
                          </parameter>
                          <parameter>
                            <name>pclk_clk_hz_hwtcl</name>
                            <value>1000000000</value>
                          </parameter>
                          <parameter>
                            <name>sris_enable</name>
                            <value>SRIS_ENABLE_DISABLED</value>
                          </parameter>
                          <parameter>
                            <name>sris_enable_hwtcl</name>
                            <value>SRIS_ENABLE_DISABLED</value>
                          </parameter>
                        </parameters>
                        <interconnectAssignments></interconnectAssignments>
                        <className>pipe_hal</className>
                        <version>21.0.0</version>
                        <name>pcie_pipe_hal_top</name>
                        <uniqueName>pcie_ed_dut_pipe_hal_2100_g57zsoa</uniqueName>
                        <nonce>0</nonce>
                        <incidentConnections></incidentConnections>
                        <path>pcie_ed_dut.dut.pcie_hal_top.pcie_hal_top.pcie_pipe_hal_top.pcie_pipe_hal_top</path>
                      </instanceData>
                      <children></children>
                    </node>
                  </children>
                </node>
              </children>
            </node>
          </children>
        </node>
      </children>
    </node>
  </children>
</node>