# 실 사용 예시

여기서 사용된 예제는 아래 경로에 존재합니다.
* @<link:https://github.com/testdrive-profiling-master/profiles/tree/master/Common/utils/make_testbench/test>
 

## waveform 입력 파일

입력파일을 확인하기 위해 아래와 같이 명령어를 실행합니다.
```txt
> gtkwave test.vcd
```

위 명령을 통해 아래와 같은 창으로 결과를 확인 할 수 있습니다.

* @<b>[test.vcd]@</b>
@<img:media/waveform.jpg;1.0;test.vcd>

testbench 대상 test.vcd 파일입니다. 이 파일에서 TOP.top.FiFo_inst 의 내부 IP에 대한 testbench 를 추출하고자 합니다.
 

## 대상 인스턴스에 대한 top template 파일

testbench 를 추출하기 위해서는 대상 top 디자인의 I/O type 과 시그널 width 를 알아야 합니다.  \
이는 testbench 에서 일반적으로 top input 을 만들어주고 output 에 대해서는 연결하지 않는 것에 기인합니다.  \
아래와 같이 I/O 와 bit-width 를 verilog 형태로 다음과 같이 입력해 줍니다.
 

* @<b>[template.v]@</b>
```verilog
module TOP # ( 
	parameter	DATA_WIDTH
) (
	input				CLK,
	input				nRE,
	input				nCLR,
	input				nWE,
	input	[31:0]		DIN,
	output	[31:0]		DOUT
);

endmodule
```
 

## 명령어 실행 및 결과

명령어를 다음과 같이 입력했습니다.
```txt
> make_testbench test.vcd  template.v TOP.top.FiFo_inst  testbench_result.v
```
 

* @<b>[결과파일 : test_testbench.v]@</b>
```#verilog
`timescale 1ps / 1ps

module Testbench_top ();
int __i_CLK, __i_DIN;

reg		nCLR;
initial begin	// nCLR
	nCLR = 1'b0;
	#75000 nCLR = 1'b1;
end

reg		nRE;
initial begin	// nRE
	nRE = 1'b1;
	#165000 nRE = 1'b0;
	#60000 nRE = 1'b1;
	#30000 nRE = 1'b0;
	#20000 nRE = 1'b1;
end

reg		nWE;
initial begin	// nWE
	nWE = 1'b0;
	#5000 nWE = 1'b1;
	#90000 nWE = 1'b0;
	#50000 nWE = 1'b1;
	#100000 nWE = 1'b0;
	#10000 nWE = 1'b1;
end

localparam DATA_WIDTH = 32'b00000000000000000000000000100000;
reg		CLK;
initial begin	// CLK
	CLK = 1'b0;
	#5000 CLK = 1'b1;
	#5000 CLK = 1'b0;
	#5000 CLK = 1'b1;
	#5000 CLK = 1'b0;
	#5000 CLK = 1'b1;
	for(__i_CLK=0;__i_CLK<81;__i_CLK=__i_CLK+1) begin
		#5000 CLK = ~CLK;
	end
end

reg	[31:0]	DIN;
initial begin	// DIN
	DIN = 32'b01111101011010111001100001011100;
	#5000 DIN = 32'b00000000000000000000000000000000;
	#70000 DIN = 32'b00000000000000000000000000000001;
	#10000 DIN = 32'b00000000000000000000000000000010;
	#10000 DIN = 32'b00000000000000000000000000000011;
	#10000 DIN = 32'b00000000000000000000000000000100;
	#10000 DIN = 32'b00000000000000000000000000000101;
	#10000 DIN = 32'b00000000000000000000000000000110;
	#10000 DIN = 32'b00000000000000000000000000000111;
	for(__i_DIN=0;__i_DIN<29;__i_DIN=__i_DIN+1) begin
		#10000 DIN = DIN + 1'b1;
	end
	#5000;
end

wire	[31:0]	DOUT;
//simulation life cycle.
initial begin
	#430000 $finish;
end

TOP FiFo_inst #(
	.DATA_WIDTH              (DATA_WIDTH              )
) (
	.nCLR                    (nCLR                    ),
	.nRE                     (nRE                     ),
	.nWE                     (nWE                     ),
	.CLK                     (CLK                     ),
	.DIN                     (DIN                     ),
	.DOUT                    (DOUT                    )
);

endmodule
```
 
40, 56 번째 줄과 같이 단순 클록킹 또는 증가와 같은 압축표현이 가능한 시그널은 자동으로 수정됩니다.