28
3 1 clock  2 linea  0 reset  
1 6 u  
0 IN reset 0 4 6 O 5 O 4 O 3 O 
1 IN clock 0 4 6 O 5 O 4 O 3 O 
2 IN linea 0 5 13 O 14 O 17 O 21 O 27 O 
3 FD stato_reg_2_ 3 0 RESET 1 CK 9 D 3 10 Q 14 Q 22 Q 
4 FD stato_reg_1_ 3 12 D 0 RESET 1 CK 7 7 Q 14 Q 15 Q 17 Q 20 Q 25 Q 27 Q 
5 FD stato_reg_0_ 3 0 RESET 1 CK 8 D 6 7 Q 11 Q 16 Q 20 Q 24 Q 26 Q 
6 FD u_reg 3 0 RESET 1 CK 7 D 0 
7 NOR3 U52 3 4 I0 5 I1 10 I2 1 6 O 
8 NAND U53 2 20 I0 19 I1 1 5 O 
9 NAND U54 2 16 I0 15 I1 1 3 O 
10 INV U55 1 3 I0 5 7 O 25 O 21 O 19 O 18 O 
11 INV U56 1 5 I0 1 25 O 
12 NAND U57 2 25 I0 24 I1 1 4 O 
13 INV U58 1 2 I0 2 26 O 22 O 
14 OR3 U59 3 3 I1 4 I2 2 I0 1 16 O 
15 NAND U60 2 4 I0 23 I1 1 9 O 
16 NAND U61 2 5 I0 14 I1 1 9 O 
17 OR U62 2 4 I1 2 I0 1 18 O 
18 NAND U63 2 10 I0 17 I1 1 24 O 
19 NAND3 U64 3 10 I2 27 I0 26 I1 1 8 O 
20 OR U65 2 4 I1 5 I0 1 8 O 
21 NAND U66 2 2 I0 10 I1 1 23 O 
22 NAND U67 2 3 I0 13 I1 1 23 O 
23 NAND U68 2 21 I1 22 I0 1 15 O 
24 NAND U69 2 5 I0 18 I1 1 12 O 
25 NAND3 U70 3 4 I0 11 I2 10 I1 1 12 O 
26 NAND U71 2 5 I0 13 I1 1 19 O 
27 NAND U72 2 4 I1 2 I0 1 19 O 
