;025 001B7022
!1  T81 L D1 r64 YL. @3 V5 O2 P34,13,4 g32 a32 a+32 > c64 D0 V6 E85,100,90,4,14 YLR < a+8 _V-3 a+16 _V3 a+8. a8~ a16 a+16~ a+4~ a+16 _V-2 a+16 _V2 a+8 _V-3 a+16 _V3 a+8. a8~ a16 a+16~ a+8. _V-2 a+16 _V2 > d16 g16 f8. c8. < a8. a+16~ a+8. _V-2 a+16 _V2 EX d32 f32 g32 d32 E85,100,90,4,14 g8. g8. d8 YL. V8 @2 d32 g32 a+32 > d32 < YLR g32 a+32 > d32 g32 d32 g32 a+32 > d32 < Y.R g32 a+32 > d32 g32 _V-3 YL. d32 Y.R g32 _V3 @@2,0,1 O2 YLR [ a+32 _V-4 a+32 _V4 ]2 r16 [ a32 _V-4 a32 _V4 ]2 r16 [ g32 _V-4 g32 _V4 ]2 r16 [ f32 _V-4 f32 _V4 ]2 r16 g16 a16 a+16 d16 B2~ [ a+32 _V-4 a+32 _V4 ]2 r16 [ a32 _V-4 a32 _V4 ]2 r16 [ g32 _V-4 g32 _V4 ]2 r16 [ f32 _V-4 f32 _V4 ]2 r16 d16 g16 a8 [ a+32 _V-4 a+32 _V4 ]2 r16 [ a32 _V-4 a32 _V4 ]2 r16 [ g32 _V-4 g32 _V4 ]2 r16 [ f32 _V-4 f32 _V4 ]2 r16 g16 a16 a+16 d16 B2~ [ a+32 _V-4 a+32 _V4 ]2 r16 [ a32 _V-4 a32 _V4 ]2 r16 [ g32 _V-4 g32 _V4 ]2 r16 [ f32 _V-4 f32 _V4 ]2 r16 _V2 d16 g16 d16 V7 O2 [ [ Y.R c32 g32 YL. c32 g32 ]8 H2 ]2 H0 [ [ Y.R d+32 a+32 YL. d+32 a+32 ]8 H2 ]2 H0 O2 V5 D1 Y.R r64 @3 g8. f8. d+8. g8. > c8 d+16.~ d+64 D0 YLR O2 V8 YL. a+8. a8. g8. d8. g8 a+8 V6 g+2~ g+4 > YLR c8 d+8 P34,13,2 V7 g2 f+4. 
!2  L YLR @3 V7 O2 P34,13,4 g32 a32 a+32 > c32 E85,100,80,4,8 YLR d8. g8. f8~ f16 d16~ d4 V8 YLR < EX g32 a32 a+32 > c32 YLR E85,100,90,4,14 d8. g8. f8~ f16 d16~ d8. _V-2 d16 _V2 g16 a+16 a8. f8. c8. d16~ d8. _V-2 d16 _V2 < EX g32 a32 a+32 g32 E85,100,90,4,14 > d8. c8. < g8~ g4.~ g16 _V-2 Y.R g16 _V2 YLR @@2,0,1 O2 _V-4 d16 _V4 > [ d32 _V-4 d32 _V4 ]2 < _V-4 d16 _V4 > [ c32 _V-4 c32 _V4 ]2 < _V-4 d16 _V4 [ a+32 _V-4 a+32 _V4 ]2 _V-4 d16 _V4 [ a32 _V-4 a32 _V4 ]2 _V-4 d16 _V4 a+16 > c16 d16 < B2 g16 >~ [ d32 _V-4 d32 _V4 ]2 < _V-4 d16 _V4 > [ c32 _V-4 c32 _V4 ]2 < _V-4 d16 _V4 [ a+32 _V-4 a+32 _V4 ]2 _V-4 d16 _V4 [ a32 _V-4 a32 _V4 ]2 _V-4 d16 _V4 g16 a+16 > c8 [ d32 _V-4 d32 _V4 ]2 < _V-4 d16 _V4 > [ c32 _V-4 c32 _V4 ]2 < _V-4 d16 _V4 [ a+32 _V-4 a+32 _V4 ]2 _V-4 d16 _V4 [ a32 _V-4 a32 _V4 ]2 _V-4 d16 _V4 a+16 > c16 d16 < B2 g16 >~ [ d32 _V-4 d32 _V4 ]2 < _V-4 d16 _V4 > [ c32 _V-4 c32 _V4 ]2 < _V-4 d16 _V4 [ a+32 _V-4 a+32 _V4 ]2 _V-4 d16 _V4 [ a32 _V-4 a32 _V4 ]2 _V-4 d16 _V6 g16 > ) d16 ) g16 V8 O2 YLR d8. d+8. a+8. a16 a+16 > c16 d12 c12 < a+12 a8. f8. c8~ c4. _V-3 c8 _V3 a+8. a8. a+8. g8. a8 a+8 a8. c8. > c8~ c4. _V-3 c8 _V3 O2 @3 g8. f8. d+8. g8. > c8 d+8 d2 _V-2 d4. _V-3 d8 _V5 d+8. d8. c8. d8. d+8 g8 P34,13,2 a2~ a4. 
!3  `9F00 `AE00 @A3 E100,100,60,6,3 V3 O1 d8 L [ [ [ g8 g8 g8 g8 ]2 H-4 ]2 H0 ]2 [ [ [ g8 g8 g8 g8 ]2 H-4 ]2 H0 ]2 [ [ c8 c8 c8 c8 ]2 H2 ]2 H0 [ [ d+8 d+8 d+8 d+8 ]2 H2 ]2 H0 [ [ g+8 g+8 g+8 g+8 ]2 H-1 ]2 H0 [ f8 f8 f8 f8 ]2 [ d8 d8 d8 d8 ]2 
!4  @8 x8 L [ @8 x8 [ @7 x16 @4 x32 @5 x32 ]7 ]2 [ @7 x16 @4 x32 @5 x32 ]15 @7 x32 @4 x32 x32 @5 x32 [ @8 x8 [ @7 x16 @4 x32 @5 x32 ]7 [ @7 x16 @4 x32 @5 x32 ]8 ]2 [ @8 x8 [ @2 x16 @5 x32 @5 x32 ]7 [ @2 x16 @5 x32 @5 x32 ]8 ]2 @8 x8 [ @1 x16 @4 x32 @5 x32 ]23 @7 x16 @4 x32 @5 x32 [ @1 x16 @4 x32 @5 x32 ]3 @7 x16 @4 x32 @5 x32 [ @1 x16 @4 x32 @5 x32 ]2 @1 x32 @5 x32 x32 x32 
!5  YLR V1 @4 O1 d16 d32 d32 L g16 O2 @24 V0 c32 c32 [ @4 O1 g16 @24 O2 c32 c32 ]6 @4 O1 g32 @24 O2 V0 c32 V1 c32 c32 [ V0 @4 O1 d+16. @24 O2 c32 ]7 @4 O1 d+32 @24 O2 V0 c32 V1 c32 V0 c32 [ @4 O1 g16 @24 O2 c32 c32 ]7 @4 O1 V1 g16 g32 g32 [ V0 @4 O1 d+16. @24 O2 c32 ]7 @4 O1 d+32 @24 O2 V0 c32 V1 c32 V0 c32 V1 [ V0 @4 O1 g16 @24 O2 c32 c32 ]8 [ V0 @4 O1 d+16. @24 O2 c32 ]8 [ V0 @4 O1 g16 @24 O2 c32 c32 ]8 [ V0 @4 O1 d+16. @24 O2 c32 ]7 c32 c32 V1 c32 c32 V0 [ [ c16 c32 c32 ]4 ]7 [ c16 c32 c32 ]3 @4 O1 V1 f32 f32 f32 f32 [ @4 O1 g+16 @24 O2 V0 c32 c32 ]8 [ [ c16 c32 c32 ]4 ]2 [ @4 O1 f16 @24 O2 V0 c32 c32 ]8 @24 O2 V0 [ c16 c32 c32 ]4 @4 O1 V1 d16. @24 O2 V0 c32 V1 [ c16 c32 c32 ]2 @4 O1 d32 d32 d32 d32 
!6  V1 O1 @43 W0,91,11 g32 a32 a+32 > c32 L @43 W0,91,11 O2 YLR d8. g8. f8~ f16 d16.~ d8. V0 d32 V1 < g32 a32 a+32 > c32 d8. g8. f8~ f16 d16.~ d8. V0 d32 V1 g16 a+16 a8. f8. c8. d16.~ d8. V0 d32 V1 < g32 a32 a+32 g32 > d8. c8. < g8 V1 @39 O0 YL. a+32 > d32 g32 a+32 YLR d32 g32 a+32 > d32 < a+32 > d32 g32 a+32 Y.R d32 g32 a+32 > d32 < V0 YL. a+32 > Y.R d32 r4. r16 [ r2 ]3 YLR @13 O2 V0 r16 d16 d16 YL. O1 V0 d16 YLR O2 V0 c16 c16 < Y.R V0 d16 YLR V0 a+16 a+16 YL. V0 d16 YLR V0 a16 a16 Y.R V0 d16 YLR V0 a+16 > c16 d16 < g16 > d16 d16 YL. O1 V0 d16 YLR O2 V0 c16 c16 < Y.R V0 d16 YLR V0 a+16 a+16 YL. V0 d16 YLR V0 a16 a16 Y.R V0 d16 YLR V0 g16 > d16 g16 @3 W0,30,5 O1 V1 d8. d+8. a+8. a16 a+16 > c16 d12 c12 < a+12 a8. f8. c8~ c4. V0 c8 V1 > d8. c8. d8. < a+8. > c8 d8 c8. < f8. > f8~ f4. V0 f8 V1 @43 W0,91,11 O2 [ d+32 d32 c32 < a+32 g+32 a+32 > c32 d32 ]3 d+32 d32 c32 < a+32 g+32 a+32 > c32 d+32 [ d32 c32 < a+32 a32 g32 a32 a+32 > c32 ]4 [ d+32 d32 c32 < a+32 g+32 a+32 > c32 d32 ]3 d+32 d32 c32 < a+32 g+32 a+32 > c32 d+32 @40 [ d32 < a32 g32 d32 < a32 > d32 g32 a32 > ]2 [ d32 < a32 f+32 d32 < a32 > d32 f+32 a32 > ]2 
