{"2xor,4nand,2inv,nor": {"cd8c5d53_20130312141148": {"code": ".subckt nand a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt nor a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 z b 1 vdd PENH sw=10 sl=1\nMPU2 1 a vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt F A B C Z\nMPD1 invin C 0 0 NENH sw=8 sl=1\nMPD2 bbb A 0 0 NENH sw=8 sl=1\nMPD3 invin B bbb 0 NENH sw=8 sl=1\nMPU1 ccc C vdd vdd PENH sw=10 sl=1\nMPU2 invin A ccc vdd PENH sw=10 sl=1\nMPU3 invin B ccc vdd PENH sw=10 sl=1\nXoneinv invin Z inv\n.ends\n\n.subckt xor a b z\nMPU1 1 a vdd vdd PENH sw=4 sl=1\nMPU2 z norz 1 vdd PENH sw=4 sl=1\nMPU3 1 b vdd vdd PENH sw=4 sl=1\nXNOR a b norz nor\nMPD1 z a 2 0 NENH sw=2 sl=1\nMPD2 z norz 0 0 NENH sw=2 sl=1\nMPD3 2 b 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt xnor a b z\nMPU1 1 b vdd vdd PENH sw=4 sl=1\nMPU2 z a 1 vdd PENH sw=4 sl=1\nMPU3 z nandz vdd vdd PENH sw=4 sl=1\nXNAND a b nandz nand\nMPD1 z nandz 2 0 NENH sw=2 sl=1\nMPD2 2 b 0 0 NENH sw=2 sl=1\nMPD3 2 a 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt ones a b c z\nXOR1 a b 1 xor\nXOR2 1 c z xor\n.ends\n\n.subckt carry a b c z\nXNAND1 a b 1 nand\nXNAND2 b c 2 nand\nXNAND3 1 2 3 nand\nXNAND4 a c 4 nand\nXINV1 4 5 inv\nXNOR1 3 5 6 nor\nXINV2 6 z inv\n.ends\n\n.subckt FA a b ci s co\nXONES a b ci s ones\nXCARRY a b ci co carry\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 176}}, "3xor2,3nand2": {"10b0d246_20130310235708": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nor2 a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 1 a vdd vdd PENH sw=8 sl=1\nMPU2 z b 1 vdd PENH sw=8 sl=1\n.ends\n\n.subckt xor2 a b z\nX1 a b c nor2\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPD3 z c 0 0 NENH sw=8 sl=1\nMPU1 2 a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\nMPU3 z c 2 vdd PENH sw=8 sl=1\n.ends\n\n.subckt s a b cin z\nXOR1 a b 1 xor2\nXOR2 cin 1 z xor2\n.ends\n\n.subckt cout a b cin z\nX1 a b 1 nand2\nX2 a b 2 xor2\nX3 cin 2 3 nand2\nX4 1 3 z nand2\n.ends\n\n.subckt FA a b ci s co\nX1 a b ci s s\nX2 a b ci co cout\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 168}}, "2xor2,3and2,2or2": {"26a45b78_20130313132446": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt xor a b z\nXg0 a b 1 nand2\nXg1 a 1 2 nand2\nXg2 1 b 3 nand2\nXg3 2 3 z nand2\n.ends\n\n.subckt and2 a b z\nXg0 a b c nand2\nXg1 c z inv\n.ends\n\n.subckt or2 a b z\nXg0 a a 1 nand2\nXg1 b b 2 nand2\nXg2 1 2 z nand2\n.ends\n\n.subckt sout a b c z\nXg0 a b 1 xor\nXg1 1 c z xor\n.ends\n\n.subckt cout a b c z\nXg0 a b 1 and2\nXg1 a c 2 and2\nXg2 b c 3 and2\nXg3 1 2 4 or2\nXg4 3 4 z or2\n.ends\n\n.subckt FA a b ci s co\nXg0 a b ci s sout\nXg1 a b ci co cout\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 296}, "27afb712_20130307181323": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt inv a z\nMP1 z a 0 0 NENH sw=16 sl=1\nMP2 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt and a b z\nXnand2 a b y nand2\nXinv y z inv\n.ends\n\n.subckt nor a b z\nXinv a x inv\nXinv2 b y inv\nXand x y z and\n.ends\n\n.subckt xor a b d \nXnor a b z nor\nMPU1 c a vdd vdd PENH sw=4 sL=1\nMPU2 d z c vdd PENH sw=4 sl=1\nMPU3 c b vdd vdd PENH sw=4 sl=1\nMPD1 d a e 0 NENH sw=2  sl=1\nMPD2 e b 0 0 NENH sw=2 sl=1\nMPD3 d z 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt or a b z\nXnor a b y nor\nXinv y z inv\n.ends\n\n.subckt s1 a b c z\nXor a b y xor\nXor2 y c z xor\n.ends\n\n.subckt cin a b c z\nXor b c w or\nXand a w y and\nXand2 b c t and\nXor2 y t z or\n.ends\n\n.subckt FA a b ci s co\nXs a b ci s s1\nXcin a b ci co cin\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 272}, "75d25b75_20130302185242": {"code": ".subckt nand2 clk1 clk2 z\nMPD1 z clk1 1 0 NENH sw=8 sl=1\nMPD2 1 clk2 0 0 NENH sw=8 sl=1\n\nMPU1 z clk1 vdd vdd PENH sw=10 sl=1\nMPU2 z clk2 vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nor2 clk1 clk2 z\nMPD1 z clk1 0 0 NENH sw=8 sl=1\nMPD2 z clk2 0 0 NENH sw=8 sl=1\n\nMPU1 z clk1 1 vdd PENH sw=10 sl=1\nMPU2 1 clk2 vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt inv1 clk1 z\nMPD1 z clk1 0 0 NENH sw=8 sl=1\nMPU1 z clk1 vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt xor2 clk1 clk2 z\nXg1 clk1 clk2 x nor2\nMPD1 z clk1 1 0 NENH sw=8 sl=1\nMPD2 1 clk2 0 0 NENH sw=8 sl=1\nMPD3 z x 0 0 NENH sw=8 sl=1\n\nMPU1 z x 2 vdd PENH sw=8 sl=1\nMPU2 2 clk1 vdd vdd PENH sw=8 sl=1\nMPU3 2 clk2 vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt and2 clk1 clk2 z\nXg1 clk1 clk2 x nand2\nXg2 x z inv1\n.ends\n\n.subckt or2 clk1 clk2 z\nXg1 clk1 clk2 x nor2\nXg2 x z inv1\n.ends\n\n.subckt S clk1 clk2 clk3 z\nXg1 clk1 clk2 x xor2\nXg2 x clk3 z xor2\n.ends\n\n.subckt C clk1 clk2 clk3 z\nXg1 clk1 clk2 AND1 and2\nXg2 clk1 clk3 AND2 and2\nXg3 clk2 clk3 AND3 and2\nXg4 AND1 AND2 OR1 or2\nXg5 OR1 AND3 z or2\n.ends\n\n.subckt FA a b ci s co\nXg1 a b ci s s\nXg2 a b ci co c\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 200}}, "standard": {"121ab577_20130306220728": {"code": ".subckt nand3 a b c z\nMPD1 z a x 0 NENH sw=10 sl=1\nMPD2 x b y 0 NENH sw=10 sl=1\nMPD3 y c 0 0 NENH sw=10 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\nMPU3 z c vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nand2 a b z\nMPD1 z a x 0 NENH sw=10 sl=1\nMPD2 x b 0 0 NENH sw=10 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nor a b z\nMPD1 z a 0 0 NENH sw=10 sl=1\nMPD2 z b 0 0 NENH sw=10 sl=1\nMPU1 x a vdd vdd PENH sw=10 sl=1\nMPU2 z b x vdd PENH sw=10 sl=1\n.ends\n\n.subckt xor a b z\nXnor a b c nor\nMPD1 z a x 0 NENH sw=10 sl=1\nMPD2 x b 0 0 NENH sw=10 sl=1\nMPD3 z c 0 0 NENH sw=10 sl=1\nMPU1 y a vdd vdd PENH sw=10 sl=1\nMPU2 y b vdd vdd PENH sw=10 sl=1\nMPU3 z c y vdd PENH sw=10 sl=1\n.ends\n\n.subckt scircuit a b ci s\nXxora a b c xor\nXxorb c ci s xor\n.ends\n\n.subckt cocircuit a b ci co\nXnand2a a b x nand2\nXnand2b a ci y nand2\nXnand2c b ci z nand2\nXnand3 x y z co nand3\n.ends\n\n.subckt FA a b ci s co\nXCocircuit a b ci co cocircuit\nXS a b ci s scircuit\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 152}, "14ef2c19_20130312101650": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt nor2 a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 z a 1 vdd PENH sw=10 sl=1\nMPU2 1 b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt xnor2 a b z\nMPD1 z a 2 0 NENH sw=2 sl=1\nMPD2 z 3 0 0 NENH sw=2 sl=1\nMPD3 2 b 0 0 NENH sw=2 sl=1\nMPU1 1 a vdd vdd PENH sw=4 sl=1\nMPU2 1 b vdd vdd PENH sw=4 sl=1\nMPU3 z 3 1 vdd PENH sw=4 sl=1\nXnor a b 3 nor2\n.ends\n\n.subckt xnor3 a b c z\nXxnor1 a b 1 xnor2\nXxnor2 1 c z xnor2\n.ends\n\n.subckt nor3 a b c z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPD3 z c 0 0 NENH sw=8 sl=1\nMPU1 z a 1 vdd PENH sw=10 sl=1\nMPU2 1 b 2 vdd PENH sw=10 sl=1\nMPU3 2 c vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nand3 a b c z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 2 0 NENH sw=8 sl=1\nMPD3 2 c 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\nMPU3 z c vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt carry a b c z\nXxnor a b c z xnor3\n.ends\n\n.subckt sum a b c z\nXnand1 a b 1 nand2\nXnand2 b c 2 nand2\nXnand3 c a 3 nand2\nXnand 1 2 3 z nand3\n.ends\n\n.subckt FA a b c s co\nXsum a b c s carry\nXcarry a b c co sum\n.ends\n\n.subckt adder4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXadd1 a0 b0 0 s0 1 fa\nXadd2 a1 b1 1 s1 2 fa\nXadd3 a2 b2 2 s2 3 fa\nXadd4 a3 b3 3 s3 s4 fa\n.ends", "size": 152}}, "2xor2,3nand2,nor2,inv": {"88685dc7_20130307123244": {"code": ".subckt nand2 a b z\nMPD1 z a l 0 NENH sw=8 sl=1\nMPD2 l b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nor2 a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 l a vdd vdd PENH sw=10 sl=1\nMPU2 z b l vdd PENH sw=10 sl=1\n.ends\n\n.subckt xor2 a b z\nXnor a b c nor2\nMPD1 z a l 0 NENH sw=2 sl=1\nMPD2 l b 0 0 NENH sw=2 sl=1\nMPD3 z c 0 0 NENH sw=2 sl=1\nMPU1 m a vdd vdd PENH sw=4 sl=1\nMPU2 m b vdd vdd PENH sw=4 sl=1\nMPU3 z c m vdd PENH sw=4 sl=1\n.ends\n\n.subckt inv a z\nMPD z a 0 0 NENH sw=16 sl=1\nMPU z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt SBIT a b c z\nXg0 a b l xor2\nXg1 l c z xor2\n.ends\n\n.subckt CBIT a b c z\nXg0 a b y nand2\nXg1 a b n nor2\nXg2 n ninv inv\nXg3 ninv c x nand2\nXg4 x y z nand2\n.ends\n\n.subckt FA a b ci s co\nXg0 a b ci s sbit\nXg1 a b ci co cbit\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 152}}, "3xor,2nand,3inv,nor": {"6842b08f_20130306183433": {"code": ".subckt nor_cust a b z\nMPU1 z a x vdd PENH sw=4 sl=1\nMPU2 x b vdd vdd PENH sw=4 sl=1\nMPD1 z a 0 0 NENH sw=2 sl=1\nMPD2 z b 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt xor_cust a b z\nXnor1 a b c nor_cust\nMPU1 z c x vdd PENH sw=4 sl=1\nMPU2 x a vdd vdd PENH sw=4 sl=1\nMPU3 x b vdd vdd PENH sw=4 sl=1\nMPD1 z a y 0 NENH sw=2 sl=1\nMPD2 y b 0 0 NENH sw=2 sl=1\nMPD3 z c 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt nand_cust a b z\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\nMPD1 z a x 0 NENH sw=8 sl=1\nMPD2 x b 0 0 NENH sw=8 sl=1\n.ends\n\n.subckt inv_cust a z\nMPU1 z a vdd vdd PENH sw=16 sl=1\nMPD1 z a 0 0 NENH sw=16 sl=1\n.ends\n\n.subckt digit a b c_i s\nXxor_gate1 a b x xor_cust\nXxor_gate2 c_i x s xor_cust\n.ends\n\n.subckt carry a b c_i c_o\nXxor_gate1 a b c xor_cust\nXnand_gate1 c c_i d nand_cust\nXinv_gate1 d e inv_cust\nXnand_gate2 a b f nand_cust\nXinv_gate2 f g inv_cust\nXnor_gate1 g e h nor_cust\nXinv_gate3 h c_o inv_cust\n.ends\n\n.subckt FA a b ci s co\nXdigit1 a b ci s digit\nXcarry1 a b ci co carry\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 192}}, "2xor2,3nand2": {"24b9dbc0_20130314110252": {"code": ".subckt NAND2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt XOR2 a b z\nMPD1 x a vdd vdd PENH sw=4 sl=1\nMPD2 x b vdd vdd PENH sw=4 sl=1\nMPD3 z o x vdd PENH sw=4 sl=1\nMPD4 y b vdd vdd PENH sw=8 sl=1\nMPD5 o a y vdd PENH sw=8 sl=1\nMPU1 w b 0 0 NENH sw=4 sl=1\nMPU2 z a w 0 NENH sw=4 sl=1\nMPU3 z o 0 0 NENH sw=4 sl=1\nMPU4 o b 0 0 NENH sw=8 sl=1\nMPU5 o a 0 0 NENH sw=8 sl=1\n.ends\n\n.subckt FA a b ci s co\nXx1 a b z0 xor2\nXx2 z0 ci s xor2\nXn1 ci z0 z1 nand2\nXn2 a b z2 nand2\nXn3 z1 z2 co nand2\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 174}, "23716b3b_20130305230443": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt nor2 a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 1 a vdd vdd PENH sw=10 sl=1\nMPU2 z b 1 vdd PENH sw=10 sl=1\n.ends\n\n.subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt xor2 a b z\nXg0 a b c nor2\nMPD1 z a 1 0 NENH sw=2 sl=1\nMPD2 1 b 0 0 NENH sw=2 sl=1\nMPD3 z c 0 0 NENH sw=2 sl=1\nMPU1 d a vdd vdd PENH sw=4 sl=1\nMPU2 d b vdd vdd PENH sw=4 sl=1\nMPU3 z c d vdd PENH sw=4 sl=1\n.ends\n\n.subckt xnor2 a b z\nXg0 a b c nand2\nMPD1 e a 0 0 NENH sw=2 sl=1\nMPD2 e b 0 0 NENH sw=2 sl=1\nMPD3 z c e 0 NENH sw=2 sl=1\nMPU1 z a d vdd PENH sw=4 sl=1\nMPU2 d b vdd vdd PENH sw=4 sl=1\nMPU3 z c vdd vdd PENH sw=4 sl=1\n.ends\n\n.subckt FA a b ci s co\nXg0 a b d xor2\nXg1 d ci s xor2\nXg2 d ci e nand2\nXg3 a b f nand2\nXg4 e f co nand2\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 128}}, "2xor2,2and2,or2": {"3ba241e3_20130307055140": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=10 sl=1\nMPU2 z b vdd vdd PENH sw=10 sl=1\n.ends\n\n.subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt nor2 a b z\nMPU1 drain1 b vdd vdd PENH sw=10 sl=1\nMPU2 z a drain1 vdd PENH sw=10 sl=1\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\n.ends\n\n.subckt xor2 a b z\n\nXinputNand a b norout nor2\n\nMPU1 drain1 a vdd vdd PENH sw=4 sl=1\nMPU2 z norout drain1 vdd PENH sw=4 sl=1\n\nMPU3 drain1 b vdd vdd PENH sw=4 sl=1\n\nMPD1 drain2 b 0 0 NENH sw=2 sl=1\nMPD2 z a drain2 0 NENH sw=2 sl=1\n\nMPD3 z norout 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt xnor2 a b z\n\nXinputNand a b nandout nand2\n\nMPU1 z nandout vdd vdd PENH sw=4 sl=1\nMPU2 drain1 b vdd vdd PENH sw=4 sl=1\nMPU3 z a drain1 vdd PENH sw=4 sl=1\n\nMPD1 drain2 b 0 0 NENH sw=2 sl=1\nMPD2 drain2 a 0 0 NENH sw=2 sl=1\nMPD3 z nandout drain2 0 NENH sw=2 sl=1\n\n.ends\n\n.subckt and2 a b z\nXnand2 a b nandout nand2\nXinverter nandout z inv\n.ends\n\n.subckt or2 a b z\nXnand2 a b nor2out nor2\nXinverter nor2out z inv\n.ends\n\n.subckt FA a b ci s co\nXxor1 a b xor1out xor2\nXxor2 xor1out ci s xor2\nXand1 ci xor1out and1out and2\nXand2 a b and2out and2\nXand3 and1out and2out co or2\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 152}, "22fd0772_20130312221936": {"code": ".subckt nand2 a b z\n\nMPD1 z a 1 0  NENH sw = 8 sl=1\nMPD2  1 B  0 0 NENH sw = 8 sl=1\n\nMPD3 z a vdd vdd PENH sw = 8 sl=1\nMPD4  z b vdd vdd PENH sw = 8 sl=1\n\n.ends\n\n.subckt and2 a b z\n\nXid a b w nand2\nMPD1 z w 0 0  NENH sw = 8 sl=1\nMPD3 z w vdd vdd PENH sw = 8 sl=1\n\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends\n\n.subckt or2  a b z \n \nXid a b w nor2\nMPD1 z w 0 0  NENH sw = 8 sl=1\nMPD3 z w vdd vdd PENH sw = 8 sl=1\n\n.ends\n\n.subckt nor2 a b z\n\nMPD1 z a 0 0  NENH sw = 8 sl=1\nMPD2  z B  0 0 NENH sw = 8 sl=1\n\n\nMPD3 1 a vdd vdd PENH sw = 8 sl=1\nMPD4  z b  1 vdd PENH sw = 8 sl=1\n.ends\n\n.subckt xor2 a b z\n\nXid a b n nor2\nMPD1 z a 10 0  NENH sw = 2 sl=1\nMPD2  10 b  0 0 NENH sw = 2 sl=1\nMPD6 z n  0 0 NENH sw = 2 sl=1\n\nMPD3 1 a vdd vdd PENH sw = 4 sl=1\nMPD4  1 b  vdd vdd PENH sw = 4 sl=1\nMPD5  z n  1 vdd PENH sw = 4 sl=1\n\n.ends\n\n.subckt FA a b ci s co\n\nXid1 a b s1 xor2\nXid2 a b newS and2\nXid s1 ci s xor2\nXid3 s1 ci newS2 and2\nXid4 newS2 newS co or2\n\n.ends", "size": 152}}, "2xor2,2and2,2or2": {"27afb712_20130307181323": {"code": ".subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt inv a z\nMP1 z a 0 0 NENH sw=16 sl=1\nMP2 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt and a b z\nXnand2 a b y nand2\nXinv y z inv\n.ends\n\n.subckt nor a b z\nXinv a x inv\nXinv2 b y inv\nXand x y z and\n.ends\n\n.subckt xor a b d \nXnor a b z nor\nMPU1 c a vdd vdd PENH sw=4 sL=1\nMPU2 d z c vdd PENH sw=4 sl=1\nMPU3 c b vdd vdd PENH sw=4 sl=1\nMPD1 d a e 0 NENH sw=2  sl=1\nMPD2 e b 0 0 NENH sw=2 sl=1\nMPD3 d z 0 0 NENH sw=2 sl=1\n.ends\n\n.subckt or a b z\nXnor a b y nor\nXinv y z inv\n.ends\n\n.subckt s1 a b c z\nXor a b y xor\nXor2 y c z xor\n.ends\n\n.subckt cin a b c z\nXor b c w or\nXand a w y and\nXand2 b c t and\nXor2 y t z or\n.ends\n\n.subckt FA a b ci s co\nXs a b ci s s1\nXcin a b ci co cin\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 272}, "ad0ec1bf_20130313161330": {"code": ".subckt inv a z\nMPD1 z a 0 0 NENH sw=16 sl=1\nMPU1 z a vdd vdd PENH sw=16 sl=1\n.ends\n\n.subckt nand2 a b z\nMPD1 z a 1 0 NENH sw=8 sl=1\nMPD2 1 b 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt nand3 a b c z\nMPD1 z a 2 0 NENH sw=8 sl=1\nMPD2 2 b 1 0 NENH sw=8 sl=1\nMPD3 1 c 0 0 NENH sw=8 sl=1\nMPU1 z a vdd vdd PENH sw=8 sl=1\nMPU2 z b vdd vdd PENH sw=8 sl=1\nMPU3 z c vdd vdd PENH sw=8 sl=1\n.ends\n\n.subckt nor2 a b z\nMPD1 z a 0 0 NENH sw=8 sl=1\nMPD2 z b 0 0 NENH sw=8 sl=1\nMPU1 1 a vdd vdd PENH sw=8 sl=1\nMPU2 z b 1 1 PENH sw=8 sl=1\n.ends\n\n.subckt and2 a b z\nXnandgate1 a b c nand2\nXnandgate2 c c z nand2\n.ends\n\n.subckt or2 a b z\nXnorgate1 a b c nor2\nXnorgate2 c c z nor2\n.ends\n\n.subckt xnor2 a b z\nXandgate a b e and2\nXnorgate a b d nor2\nXorgate e d z or2\n.ends\n\n.subckt xor2 a b z\nXxnorgate a b d xnor2\nXinv d z inv\n.ends\n\n.subckt sum a b c z\nXxorgate1 a b d xor2\nXxorgate2 c d z xor2\n.ends\n\n.subckt carrybit a b c z\nXorgate1 b c d or2\nXandgate1 d a e and2\nXandgate2 b c f and2\nXorgate2 e f z or2\n.ends\n\n.subckt FA a b cin s cout\nXsum a b cin s sum\nXcarry a b cin cout carrybit\n.ends\n\n.subckt ADDER4 a3 a2 a1 a0 b3 b2 b1 b0 s4 s3 s2 s1 s0\nXbit0 a0 b0 0 s0 c0 fa\nXbit1 a1 b1 c0 s1 c1 fa\nXbit2 a2 b2 c1 s2 c2 fa\nXbit3 a3 b3 c2 s3 s4 fa\n.ends", "size": 304}}}