#### 9. **外設與 I/O 系統**
##### - **中斷控制器**

中斷控制器是處理器系統中一個重要的組件，負責管理和響應來自外部設備或內部事件的中斷請求。它允許處理器在處理其他任務時能夠被中斷，並迅速轉向處理緊急或高優先級的事件。中斷控制器提供了一種高效的方式來處理異步事件，並確保系統在處理大量輸入輸出操作時不會無響應。

### 1. **中斷控制器的工作原理**

中斷控制器的基本功能是接收來自各種外設（如 UART、計時器、I/O 裝置等）或內部信號的中斷請求，並根據中斷的優先級和類型選擇是否要向處理器發送中斷信號。一旦中斷信號觸發，處理器會暫停當前操作，跳轉到預設的中斷服務例程（ISR），處理完中斷後再恢復正常執行。

#### 1.1 **中斷控制器的基本組件**
- **中斷請求 (IRQ)**：來自外設或內部事件的中斷信號。
- **中斷屏蔽**：控制哪些中斷可以被處理，哪些會被忽略。
- **中斷優先級**：為不同的中斷分配優先級，當多個中斷同時發生時，優先級較高的中斷會先被處理。
- **中斷向量表**：記錄每個中斷源對應的中斷服務例程地址。

#### 1.2 **中斷的類型**
- **外部中斷**：來自外部設備或外部事件（如硬體中斷、外部計時器等）。
- **內部中斷**：由處理器內部事件引發（如除法錯誤、非法操作等）。
- **軟體中斷**：由程式發出的中斷，通常用於系統調用或模擬中斷。

### 2. **中斷控制器的設計**

中斷控制器的設計一般包括以下幾個步驟：
- **中斷源的配置**：確定每個外部設備和內部事件如何觸發中斷。
- **中斷優先級的設定**：為不同中斷分配不同的優先級。
- **中斷處理邏輯**：在接收到中斷請求後，根據優先級決定中斷的處理順序。
- **中斷向量表的設計**：設置指向中斷服務例程的地址。
- **中斷屏蔽功能**：允許某些中斷被暫時屏蔽或允許。

### 3. **Verilog 實作中斷控制器**

以下是基於 Verilog 設計的一個簡單中斷控制器範例，該範例模擬了基本的中斷請求、優先級處理以及中斷服務例程的選擇。

#### 3.1 **簡單的中斷控制器範例**

```verilog
module interrupt_controller(
    input clk,
    input reset,
    input [3:0] irq,          // 外部中斷請求 (4個外部設備)
    input irq_mask,           // 中斷屏蔽控制信號
    output reg [3:0] irq_ack, // 中斷確認信號
    output reg interrupt     // 中斷信號
);
    reg [3:0] irq_status;     // 當前的中斷請求狀態
    reg [3:0] irq_pending;    // 等待處理的中斷請求

    // 中斷優先級控制（假設 irq[3] > irq[2] > irq[1] > irq[0]）
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            irq_status <= 4'b0000;
            irq_ack <= 4'b0000;
            interrupt <= 0;
        end else begin
            // 中斷屏蔽
            if (irq_mask) begin
                irq_pending <= 4'b0000; // 如果屏蔽中斷，清除待處理的中斷
                interrupt <= 0;
                irq_ack <= 4'b0000;
            end else begin
                // 中斷請求狀態
                irq_status <= irq;
                
                // 根據優先級選擇中斷處理
                if (irq_status[3]) begin
                    irq_ack <= 4'b1000; // 最高優先級中斷處理
                    interrupt <= 1;
                end else if (irq_status[2]) begin
                    irq_ack <= 4'b0100;
                    interrupt <= 1;
                end else if (irq_status[1]) begin
                    irq_ack <= 4'b0010;
                    interrupt <= 1;
                end else if (irq_status[0]) begin
                    irq_ack <= 4'b0001;
                    interrupt <= 1;
                end else begin
                    irq_ack <= 4'b0000; // 沒有中斷請求
                    interrupt <= 0;
                end
            end
        end
    end
endmodule
```

#### 3.2 **模組解釋**
- **irq**：來自外部設備的中斷請求信號。這是一個 4 位元組，分別代表四個不同的中斷源。
- **irq_mask**：中斷屏蔽信號，如果這個信號為高電位，則所有中斷將被屏蔽，不會進行中斷處理。
- **irq_ack**：中斷確認信號，表示當前正在處理哪個中斷。
- **interrupt**：中斷信號，當有有效中斷請求時，該信號會激活，提示處理器開始進行中斷處理。

#### 3.3 **工作流程**
- 當外部設備發送中斷請求（`irq`）時，中斷控制器將根據優先級來決定最先處理哪個中斷。
- 中斷控制器會確認當前正在處理的中斷，並激活對應的 `irq_ack` 信號，告知處理器準備處理這個中斷。
- 在屏蔽中斷時（`irq_mask` 設置為 1），所有的中斷請求都將被忽略，並且不會向處理器發送中斷信號。

### 4. **結語**

中斷控制器是嵌入式系統中實現高效的中斷處理的關鍵組件。透過使用 Verilog 設計中斷控制器，我們可以根據需求進行中斷請求、優先級處理及服務例程的設計。此設計範例展示了如何處理多個中斷源並控制中斷的優先級，進一步提高系統的反應速度和效率。