## 总线系统

### 总线概述

#### 总线的基本概念

是一组能为多个部件**分时共享**信息的公共传送线路

每条传输线传输一位二进制代码，若干条构成一组总线

- 分时

  同一时刻只允许一个部件向总线发送信息

  多个部件分别在不同的时段向总线发送信息

- 共享

  总线上可以挂接多个部件，各部件都可以通过这组线路交换信息

#### 总线的分类

根据连接各个功能模块的含义，被分成数据、地址和控制等功能组

- 数据总线：传输数据信息---双向总线
- 地址总线：指出数据所在的主存单元或IO端口的地址---单向总线
- 控制总线：传输控制信息---CPU送出的控制命令、主存或外设返回给CPU的反馈信号 

#### 总线的组成和结构

- 逻辑构成

  - 信号线：连接各个模块
  - 总线控制器：管理总线
    - 资源分配
    - 定时脉冲
    - 使用权仲裁
    - 不同总线协议转换和不同总线传输数据的脉冲

- 单总线结构

  便于删除IO设备

  多设备多要占用总线时，发生冲突，需要判断优先级

- 双总线结构

  - CPU为核心

    IO设备与主存交换信息时，占用CPU，影响CPU效率

  - 存储器为核心：

    M总线速度高，CPU与主线之间

    IO设备与主存交换信息无需经过CPU

- 三总线结构

  - IO总线(挂载的东西太多)、主存总线、DMA总线（IO设备与主存直接交换）
  - 提高了IO设备的性能，提高系统吞吐量

### 总线传输周期

#### 基本概念

- 简称总线周期，一次总线操作说徐的时间

- 申请阶段：总线仲裁
- 寻址阶段：地址、命令阶段
- 传输阶段：数据传输阶段

- 结束阶段：撤销状态阶段

#### 总线仲裁

- 前提：共享，同一时刻只允许一个功能模块成为**主控设备**，为避免多模块挣用总线，必须要有总线仲裁电路

- 仲裁方法

  - **集中仲裁：单一**
    - **并行仲裁：独立请求**
    - **串行总裁：链式查询**
  - **分布式仲裁：多个**，分布在不同设备

- **并行总裁-独立请求**

  - 物理结构
    - 总线请求信号线BR
    - 总线允许信号线BG
    - 地址线和数据线
  - **步骤**
    1. BR发送信号
    2. 请求信号在总线控制器排队
    3. 总线控制器决定主控设备
    4. BG进行响应
    5. 总线设备获得总线使用权，经地址线/数据线传送信息
  - 优点：响应速度快，次序灵活
  - 缺点：控制线多2n，总线控制复杂

- **串行仲裁-链式查询**

  - 物理结构
    - 请求信号线BR和允许BG信号线：设备共享总线
    - 总线忙信号线BS：共享
    - 地址线和数据线
  - 步骤
    1. BR发送信号
    2. 请求信号在总线控制器排队
    3. 总线控制器决定主控设备（距离远近，近大远小）
    4. BG进行响应
    5. 距离最近的总线设备决定获得使用权，或者把应答信号进行传递给下一级设备
  - 优点：优先级固定，结构简单，容易扩充
  - 缺点：对电路故障敏感，优先级不能改变 、

- 分布式仲裁

  - 优先级比较分布在各个总线设备中

  - 步骤

    - 总线设备仲裁器将自己的仲裁号发送到公共总线上
    - 总裁器将总线上的到的仲裁号与自己的进行比较
    - 若自己优先级小，则撤销自己的仲裁号
    - 最后留在总线上的就是最高优先级

  - 总裁核心逻辑

    从最高位开始比较

    - 线或：信号按位或
    - 线与：信号按位与

  - 优点：可靠性高，很少的仲裁线挂载大量设备

  - 缺点：系统模块化程度低电路复杂

### 总线操作和定时

#### 总线定时方法

- 为了协调总线上发生的事件，保证正确的时序

- 同步定时方式（同步总线）：
  - 所有总线事件都与一个时钟脉冲序列（时钟周期）同步
  - 需要一条时钟信号线，传送一个固定频率的方波信号
  - 总线事件都从时钟周期的开始启动动作

- 异步定时（异步）
  - 不对齐时钟脉冲，上一个事件是否发生
  - 依赖前一个事件的执行情况

#### 同步定时方法

**同步定时读写时序图**

- 步骤
  - 状态信号线 CPU放地址 
  - 地址信号线 CPU放地址
  - 地址有效信号线 发地址有效信号
  - 数据总线 T2主存地址译码 T3主存放数据
  - 读信号线 T2:CPU发读信号
  - 数据总线 T2:CPU放数据 T3:主存写数据
  - 写信号线 T2:CPU发写信号

#### 异步定时方法

**异步定时读写时序图**

- 步骤
  - 状态信号线 1cpu放状态 7.cpu撤销状态
  - 地址信号线 1cpu放地址 7.cpu撤销状态
  - 读信号线     2cpu放读信号 5cpu撤销读信号
  - 数据总线     3主存地址译码 3主存放数据 4cpu读数据
  - 应答信号线 3主存应答 6主存撤销应答

#### 优缺点：

同步效率高，传输速度快，实现简单，高速率要兼容低速率的设备，不能及时对数据通信的有效性进行校验，可靠性差

异步 各种设备都可以连接到总线，可靠传输，复杂度高，交互次数太多，效率低

撤销的各种模式

- 全互锁-互相等
- 半互锁-我等你，你不用等我
- 不互锁-我不等你，你不等我