module relu_activation(
    input wire clk,
    input wire rst_n,
    input wire valid_in,
    input wire [31:0] data_in,
    output reg [31:0] data_out,
    output reg valid_out
);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            data_out <= 32'b0;
            valid_out <= 1'b0;
        end
        else if (valid_in) begin
            if (data_in[31] == 1'b0) // MSB가 0이면 양수 또는 0
                data_out <= data_in;
            else
                data_out <= 32'b0;

            valid_out <= 1'b1; // 유효한 입력이 처리되었음을 표시
        end
        else begin
            valid_out <= 1'b0; // 유효한 입력이 없으면 valid_out을 0으로 설정
        end
    end
endmodule
