{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 21,
    "month": 2,
    "day": 18
  },
  "case_number": "平成19(ネ)10089",
  "case_name": "特許権侵害行為差止等請求控訴事件",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "民事訴訟",
  "lawsuit_id": "37406",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=37406",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/406/037406_hanrei.pdf",
  "contents": "平成２１年２月１８日 判決言渡\n平成１９年（ネ）第１００８９号 特許権侵害行為差止等請求控訴事件\n（原審 東京地方裁判所 平成１８年（ワ）第１２２３号）\n平成２０年１０月３０日 口頭弁論終結\n判決\n控 訴 人 日立化成工業株式会社\n訴訟代理人弁護士 吉 原 省 三\n同小 松 勉\n同三 輪 拓 也\n同上 田 敏 成\n補佐人弁理士 三 好 秀 和\n同豊 岡 静 男\n同高 久 浩 一 郎\n同原 裕 子\n住友金属鉱山パッケージマテリアルズ株式会社承継人\n被 控 訴 人 住友金属鉱山株式会社\n訴訟代理人弁護士 中 川 康 生\n同山 川 博 光\n訴訟代理人弁理士 伊 東 忠 彦\n同 佐 々 木定雄\n同大 貫 進 介\n主文\n１ 本件控訴を棄却する。\n２ 控訴費用は控訴人の負担とする。\n事実及び理由\n第１ 控訴の趣旨\n１ 原判決を取り消す。\n２ 被控訴人は，別紙１「被告物件目録」記載の物件を製造，販売してはならな\nい。\n３ 被控訴人は，前項の物件を廃棄せよ。\n４ 被控訴人は，控訴人に対し，金４０００万円及びこれに対する平成１８年２\n月２日から支払済みまで年５分の割合による金員を支払え。\n５ 訴訟費用は，第１，第２審とも被控訴人の負担とする。\n６ 仮執行宣言\n第２ 事案の概要等\n１ 事案の概要\n控訴人（原審原告。以下「原告」という ）は，被控訴人の被承継人である。\n住友金属鉱山パッケージマテリアルズ株式会社（原審被告。以下「被告」とい\nう ）に対して，被告の製造販売する半導体素子搭載用基板が原告の有する特。\n許権に係る特許発明の技術的範囲に属すると主張し，特許権に基づいてその製\n造，販売の差止め及び廃棄を求めるとともに，特許権侵害による不法行為に基\nづいて損害賠償４０００万円及びこれに対する不法行為の後である平成１８年\n２月２日（訴状送達の日の翌日）から支払済みまで民法所定の年５分の割合に\nよる遅延損害金の支払を求めた。\n原審において，被告は，被告の製造販売する半導体素子搭載用基板が原告の\n特許権に係る特許発明の技術的範囲に属することを争うとともに，原告の特許\nは無効審判により無効にされるべきものであり，さらに，原告による特許の訂\n正が認められると仮定しても，訂正により無効事由は解消されず，原告は特許\n法１０４条の３第１項の規定により特許権を行使することができないと主張し\nた。\n原判決は，被告の製造販売する半導体素子搭載用基板が原告の特許権に係る\n特許発明の技術的範囲に属すると判断したが，原告の特許は無効審判により無\n，，効にされるべきものであり 原告による特許の訂正が認められると仮定しても\n訂正により無効事由は解消されず，原告は特許法１０４条の３第１項の規定に\nより特許権を行使することができないと判断し，原告の請求をいずれも棄却し\nた。\nそこで，原告は，原判決を不服として本件控訴を提起した。\nなお，被控訴人は，控訴審の口頭弁論終結後である平成２０年１１月１日，\n被告を吸収合併し，同月１４日，その旨の登記がされた。\n（本判決の構成は，別紙９「控訴審判決もくじ」のとおりである ）。\n２ 前提となる事実（認定の根拠となる証拠等を示した部分以外は，当事者間に\n争いがない ）。\n() 当事者1\n原告は，エレクトロニクス関連製品及び工業材料関連製品等の製造，販売\nを業とする株式会社である。\n被告は，電子機器用部品の製造，販売等を業とする株式会社である。\n( ) 原告の特許権2\n，（ 「 」，原告は 次の各特許権を有する 次のア記載の特許権を 本件特許権１\nイ記載の特許権を「本件特許権２ ，ウ記載の特許権を「本件特許権３」と」\nいい，本件特許権１ないし３を包括して「本件各特許権」という 。。）\nア 本件特許権１\n特許番号 特許第３４１３４１３号\n出願番号 特願２００２－１３７３５９号\n分 割 の 表 示 特願２００１－２３７７９１号の分割\n出 願 日 平成７年３月１７日\n公開番号 特開２００２－３３４９４８号\n公 開 日 平成１４年１１月２２日\n審 査 請 求 日 平成１４年６月１０日\n優先権主張番号 特願平６－４８７６０号\n優 先 日 平成６年３月１８日\n優先権主張国 日本\n優先権主張番号 特願平６－２７３４６９号\n優 先 日 平成６年１１月８日\n優先権主張国 日本\n優先権主張番号 特願平７－７６８３号\n優 先 日 平成７年１月２０日\n優先権主張国 日本\n優先権主張番号 特願平７－５６２０２号\n優 先 日 平成７年３月１５日\n優先権主張国 日本\n登 録 日 平成１５年３月２８日\n発 明 の 名 称 半導体素子搭載用基板及びその製造方法\n請 求 項 の 数 ９（平成１４年１０月２８日付け手続補正書（乙１\n２）による補正後）\nイ 本件特許権２\n特許番号 特許第３４１３１９１号\n出願番号 特願２００２－１３７３６１号\n分 割 の 表 示 特願２００１－２３７７９１号の分割\n出 願 日 平成７年３月１７日\n公開番号 特開２００２－３３４９５０号\n公 開 日 平成１４年１１月２２日\n審 査 請 求 日 平成１４年６月１０日\n優先権主張番号 特願平６－４８７６０号\n優 先 日 平成６年３月１８日\n優先権主張国 日本\n優先権主張番号 特願平６－２７３４６９号\n優 先 日 平成６年１１月８日\n優先権主張国 日本\n優先権主張番号 特願平７－７６８３号\n優 先 日 平成７年１月２０日\n優先権主張国 日本\n優先権主張番号 特願平７－５６２０２号\n優 先 日 平成７年３月１５日\n優先権主張国 日本\n登 録 日 平成１５年３月２８日\n発 明 の 名 称 半導体パッケージの製造法及び半導体パッケージ\n請 求 項 の 数 ８（平成１４年１０月２８日付け手続補正書（乙２\n０）による補正後）\nウ 本件特許権３\n特許番号 特許第３３５２０８４号\n出願番号 特願２００２－１３７３６２号\n分 割 の 表 示 特願２００１－２３７７９１号の分割\n出 願 日 平成７年３月１７日\n公開番号 特開２００２－３３４９５１号\n公 開 日 平成１４年１１月２２日\n審 査 請 求 日 平成１４年６月１０日\n優先権主張番号 特願平６－４８７６０号\n優 先 日 平成６年３月１８日\n優先権主張国 日本\n優先権主張番号 特願平６－２７３４６９号\n優 先 日 平成６年１１月８日\n優先権主張国 日本\n優先権主張番号 特願平７－７６８３号\n優 先 日 平成７年１月２０日\n優先権主張国 日本\n優先権主張番号 特願平７－５６２０２号\n優 先 日 平成７年３月１５日\n優先権主張国 日本\n登 録 日 平成１４年９月２０日\n発 明 の 名 称 半導体素子搭載用基板及び半導体パッケージ\n（（ ）請 求 項 の 数 ８ 平成１４年６月１０日付け手続補正書 乙２２\nによる補正後）\n( ) 原告の特許発明3\nア 本件発明１\n本件特許権１の特許出願の願書に添付した明細書（平成１４年１０月２\n８日付け手続補正書（乙１２）による手続補正後のもの。以下，図面とと\nもに「本件明細書１」という ）の特許請求の範囲の請求項６の記載は次。\nのとおりである（以下，同請求項６に記載された発明を「本件発明１」と\nいう 。。）\n「絶縁性支持体と複数の配線とを備える半導体素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導体\nパッケージ領域とを，複数組備え，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所定の配\n線パターンを備え，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に設\nけられ，\n上記外部接続端子は上記半導体素子搭載領域に設けられ，\n同一の上記配線パターンを有する上記半導体素子搭載領域及び上記半導体\nパッケージ領域が複数個配列されていることを特徴とする半導体素子搭載\n用基板 」。\nイ 本件発明２\n本件特許権２の特許出願の願書に添付した明細書（平成１４年１０月２\n８日付け手続補正書（乙２０）による手続補正後のもの。以下，図面とと\nもに「本件明細書２」という ）の特許請求の範囲の請求項１の記載は次。\nのとおりである（以下，同請求項１に記載された発明を「本件発明２」と\nいう 。。）\n「それぞれ半導体素子を搭載するための，複数個の半導体素子実装基板部\nと，\n上記半導体素子実装基板部間を連結するための連結部と，\n位置合わせマーク部とを備え，\n上記半導体素子実装基板部は，\n半導体素子搭載領域，\n上記半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び\n上記樹脂封止用半導体パッケージ領域に設けられたワイヤボンディング端\n子と，上記半導体素子搭載領域に設けられた外部接続端子とを含む配線を\n備え，\n上記連結部は導電層を有することを特徴とする半導体素子実装用基板 」。\nウ 本件発明３\n本件特許権３の特許出願の願書に添付した明細書（平成１４年６月１０\n日付け手続補正書（乙２２）による手続補正後のもの。以下，図面ととも\nに「本件明細書３」といい，本件明細書１ないし３を包括して「本件各明\n細書」という ）の特許請求の範囲の請求項１の記載は次のとおりである。\n（以下，同請求項１に記載された発明を「本件発明３」といい，本件発明\n１ないし３を包括して「本件各発明」という 。。）\n「絶縁性支持体と，その片面に形成された複数の配線とを備える半導体素\n子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導体\nパッケージ領域とを，複数組備え，\n上記配線は，\n上記半導体パッケージ領域に形成されたワイヤボンディング端子と，上記\n半導体素子搭載領域に形成された外部接続端子とをつなぐ配線を含み，\n上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部接続\n端子に達する開口部が設けられていることを特徴とする半導体素子搭載用\n基板 」。\n( ) 本件各発明の構成要件の分説4\n本件発明１の構成要件を分説すると，次のとおりである（構成要件は，ア\nないしオの記号をもって特定する 。。）\nア 絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい\nて，\nイ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備え，\nウ 上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所定\nの配線パターンを備え，\nエ 上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域\nに設けられ，上記外部接続端子は上記半導体素子搭載領域に設けられ，\nオ 同一の上記配線パターンを有する上記半導体素子搭載領域及び上記半\n導体パッケージ領域が複数個配列されている\nことを特徴とする半導体素子搭載用基板。\n本件発明２の構成要件を分説すると，次のとおりである（構成要件は，サ\nⅠないしⅢ，シ，スの記号をもって特定する 。。）\nサⅠ それぞれ半導体素子を搭載するための，複数個の半導体素子実装基\n板部と，\nサⅡ 上記半導体素子実装基板部間を連結するための連結部と，\nサⅢ 位置合わせマーク部とを備え，\nシ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子\n搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止\n用半導体パッケージ領域に設けられたワイヤボンディング端子と，上記\n半導体素子搭載領域に設けられた外部接続端子とを含む配線を備え，\nス 上記連結部は導電層を有する\nことを特徴とする半導体素子実装用基板。\n本件発明３の構成要件を分説すると，次のとおりである（構成要件は，ナ\nないしネの記号をもって特定する 。。）\nナ 絶縁性支持体と，その片面に形成された複数の配線とを備える半導体\n素子搭載用基板において，\nニ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備え，\nヌ 上記配線は，上記半導体パッケージ領域に形成されたワイヤボンディ\nング端子と，上記半導体素子搭載領域に形成された外部接続端子とをつ\nなぐ配線を含み，\nネ 上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられている\nことを特徴とする半導体素子搭載用基板。\n( ) 被告の行為5\n被告は，別紙１「被告物件目録」記載の半導体素子搭載用基板（半導体素\n子実装用基板，以下「被告製品」という ）を業として製造，販売している。\n（別紙１「被告物件目録」添付図面，別紙２「被告製品構造説明図」は，被\n告製品の一例であるが，被告製品の構成部分の位置関係は，これらが示すと\nおりである 。。）\n( ) 被告製品の構成6\n被告製品の構成は，次のとおりである（以下，被告製品の構成は，Ａ，Ｂ\n①ないし③，Ｃ，Ｄ，Ｆ 等の記号をもって特定する。被告製品が，その他'\nの構成（構成Ｅ ）を備えるか否かについては，後記３( )〔本判決２０頁〕’ 2\nのとおり争いがある。また，原告主張に係る，被告製品を訂正後の発明と対\n比するための被告製品の特定は，後記第３，１３( )ア〔本判決１０６頁〕1\nのとおりである。なお，別紙２「被告製品構造説明図」には，被告製品の構\n成の一例が示されているので，各構成に該当する番号を示す ）。\nＡ 被告製品は，絶縁性フィルム状支持体１と，その片面に形成された配線\n部２を有し，複数の配線パターン部Ｐがマトリクス状に配置される （別。\n紙２「被告製品構造説明図」第４図－１ないし３参照）\nＢ それぞれの配線パターン部Ｐ内の配線部２は，少なくとも，①ランド部\n２１，②ワイヤボンディング接続端子２２，③配線２３を備える （別紙。\n２「被告製品構造説明図」第１図－１，第２図，第３図参照）\n① ランド部２１\nランド部２１の下面に位置する部分に，ランド部２１に達する開口部\n１１が設けられ，ハンダボール等で外部と接続する。\n② ワイヤボンディング接続端子２２\nワイヤ３によって，半導体素子と配線部２とを接続する。\n③ 配線２３\nランド部２１とワイヤボンディング接続端子２２とを接続する。\nＣ 被告製品の半導体素子搭載用基板は，絶縁性フィルム状支持体１の上に\n同一形状の配線パターン部Ｐが多数並び，各配線パターン部Ｐは連結部８\n，， ，によって連結され この連結部８は 各配線パターン部Ｐを連結するほか\n目印１０及び導電部６を設け，導電部６は，給電部９を介して配線部２と\n接続する （別紙２「被告製品構造説明図」第４図－１ないし３参照）。\nＤ 絶縁性フィルム状支持体１の両側には，絶縁性フィルム状支持体１を定\n量送りするために用いられるスプロケットホール７が設けられる （別紙。\n２「被告製品構造説明図」第４図－２・３参照）\nＦ 複数の配線パターン部Ｐがマトリクス状に配置された所定の箇所に目'\n印１０が位置する。\n( ) 本件各発明の構成要件充足性7\n被告製品は，本件各発明の次の構成要件を充足する （争いがない）。\nア 被告製品は，本件発明１の構成要件ア及びウを充足する。\nイ 被告製品は，本件発明２の構成要件サⅠ，サⅡ及びスを充足する。\nウ 被告製品は，本件発明３の構成要件ナ及びネを充足する。\n( ) 事前の交渉等8\n原告と被告は，平成１６年１０月１５日ころから平成１７年１１月２８日\n，，ころまでの間 被告製品による本件各特許権の侵害の有無等について交渉し\n協議を重ねたものの，昀終的に交渉は決裂した。原告は，平成１８年１月２\n４日，本件訴えを提起した （弁論の全趣旨，顕著な事実）。\n( ) 本件各特許権の出願の経緯9\n，， ，本件各特許権の出願の経緯は 次のとおりであり これを模式的に表すと\n別紙３「表１ 本件各特許権の成立経過 ，別紙４「表２ 特許第３３３７」\n４６７号を親とする特許の出願審査状況」のとおりである。\nア 親出願等の経緯\n(ア) 原告は，平成７年３月１７日，特許出願をした（特願平７－５２４\n５３７号 。この特許出願については，特許査定及び設定登録がされた）\n（特許第３２４７３８４号 。原告は，上記特許出願について，次の優）\n先権主張を行っている。\nａ 優先権主張番号 特願平６－４８７６０号\n優 先 日 平成６年３月１８日\n優先権主張国 日本\nｂ 優先権主張番号 特願平６－２７３４６９号\n優 先 日 平成６年１１月８日\n優先権主張国 日本\nｃ 優先権主張番号 特願平７－７６８３号\n優 先 日 平成７年１月２０日\n優先権主張国 日本\nｄ 優先権主張番号 特願平７－５６２０２号\n優 先 日 平成７年３月１５日\n優先権主張国 日本\n(イ) 原告は，前記(ア)〔本判決１２頁〕の特許出願（特願平７－５２４\n５３７号）の分割出願として新たな特許出願をした（特願２００１－２\n３７７９１号。後記イ〔本判決１２頁〕のとおり，この出願の再度の分\n割出願として，本件各特許権の出願が行われた 。この特許出願（特。）\n願２００１－２３７７９１号）については，特許査定及び設定登録がさ\nれた（特許第３３３７４６７号 。）\nイ 本件各特許出願と手続補正\n原告は，前記ア(イ)〔本判決１２頁〕の特許出願（特願２００１－２３\n７７９１号）の分割出願として四つの新たな特許出願をした（特願２００\n２－１３７３５９号，特願２００２－１３７３６１号，特願２００２－１\n３７３６２号，特願２００２－１３７３６０号 。これらの特許出願につ）\nいては，特許査定及び設定登録がされた（特願２００２－１３７３５９号\nについては特許第３４１３４１３号〔本件特許権１ ，特願２００２－１〕\n３７３６１号については特許第３４１３１９１号〔本件特許権２ ，特願〕\n２００２－１３７３６２号については特許第３３５２０８４号〔本件特許\n権３ ，特願２００２－１３７３６０号については特許第３３５２０８３〕\n号。）\n本件各特許権については，平成１４年６月１０日付け手続補正書（本件\n特許権１につき乙９，本件特許権２につき乙１７，本件特許権３につき乙\n２２）による手続補正が行われ，さらに，本件特許権１，２については，\n同年１０月２８日付け手続補正書（本件特許権１につき乙１２，本件特許\n権２につき乙２０）による手続補正が行われた。\nウ 本件特許権１の特許出願の分割出願\n（） ，本件特許権１の特許出願 出願２００２－１３７３５９号 については\n更に分割出願が行われた（別紙４「表２ 特許第３３３７４６７号を親と\nする特許の出願審査状況 。」）\nエ 本件各発明等の新規性，進歩性の判断の基準日\n後記３( )〔本判決２２頁〕のとおり，本件各発明の新規性，進歩性の4\n，， 〔 〕 ，有無については争いがあり また 後記３( ) 本判決２２頁 のとおり5\n本件各特許権について訂正が行われたと仮定した場合（本件各特許権につ\nいて訂正が行われたと仮定した場合の訂正後の各発明を，以下「本件各訂\n」。），正発明 という の無効事由の解消の有無については争いがあるところ\nそれらの争点において新規性，進歩性が問題とされる本件各発明の構成要\n件の記載事項及び本件各訂正発明の記載事項は，前記ア(ア)ｄ〔本判決１\n２頁〕の特願平７－５６２０２号の願書に添付した明細書及び図面におい\nて初めて開示された事項であるから，これらの争点における新規性，進歩\n性の判断の基準日は，前記ア(ア)ｄ〔本判決１２頁〕の特願平７－５６２\n０２号の出願日である平成７年３月１５日である （弁論の全趣旨）。\n( ) 訂正請求の経緯10\nア 無効審判請求と第１次審決取消訴訟\n被告は 平成１８年７月３１日 本件特許権１の請求項６に係る発明 本，， （\n件発明１）の特許についての無効審判（無効２００６－８０１４２号事\n件 ，本件特許権２の請求項１に係る発明（本件発明２）の特許について）\nの無効審判（無効２００６－８０１４１号事件 ，本件特許権３の請求項）\n１に係る発明（本件発明３）についての特許の無効審判（無効２００６－\n８０１４０号事件）を請求した。\n特許庁は，平成１９年１月２２日，上記各無効審判請求に係る特許をい\nずれも無効とする旨の各審決（乙３９ないし４１）をした。\n原告は，平成１９年２月２８日，上記各審決につき知的財産高等裁判所\n（以下「知財高裁」という ）に審決取消訴訟を提起した（知財高裁平成。\n１９年（行ケ）第１００８５号ないし第１００８７号事件 。）\nイ 訂正審判請求と差戻決定\n(ア) 原告は，平成１９年４月２日，本件各明細書の訂正をすることにつ\nきそれぞれ訂正審判請求を行ったが（甲８ないし１０ ，同年６月１２）\n日，これらの各訂正審判請求を取り下げた。\n(イ) 原告は，平成１９年５月２８日，本件各明細書の訂正をすることに\nつきそれぞれ再度の訂正審判請求を行った（甲１１ないし１３ 。）\n，， ，(ウ) 知財高裁は 平成１９年７月２０日 事件を審判官に差し戻すため\n前記ア〔本判決１４頁〕の各審決を取り消す旨の決定（特許法１８１条\n２項）をした。\nウ 訂正請求と訂正審判のみなし取下げ\n原告は，差戻し後の無効審判において，平成１９年８月６日，本件各明\n細書につきそれぞれ訂正請求を行い，前記イ(イ)〔本判決１４頁〕の各訂\n正審判請求はいずれも取り下げられたものとみなされた（特許法１３４条\nの３第４項。以下，本件特許権１の上記訂正請求に係る訂正を「本件訂正\n１ ，本件特許権２の上記訂正請求に係る訂正を「本件訂正２ ，本件特」」\n許権３の上記訂正請求に係る訂正を「本件訂正３」といい，本件訂正１な\nいし３を包括して「本件各訂正」という 。。）\n( ) 訂正の内容11\nア 本件訂正１\n本件訂正１は，本件特許権１の請求項のうち，無効審判請求されている\n請求項６の他，請求項８（請求項６及び７を引用する。訂正後は項番号の\n繰り上げにより請求項７となる ，請求項９（請求項６ないし８を引用。）\nする。訂正後は項番号の繰り上げにより請求項８となる ）についても訂。\n正を行うものであった。\n本件訂正１は，本件特許権１の請求項６（本件発明１）については，次\nのとおり訂正することを内容としていた（下線部の箇所は，訂正により変\n。， 「 」 。）。更された部分である 以下 訂正後の発明を 本件訂正発明１ という\n「 ，絶縁性支持体と複数の配線とを備える半導体素子搭載用基板において\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備え，\n上記配線は銅箔から形成される配線であって，上記絶縁性支持体の半\n導体素子を搭載する面側のみに１層あり，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶縁\n性支持体上に形成される配線の一部とした配線パターンを備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載す\nる面側は，上記外部接続端子で覆われており，\n上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側壁\nに上記絶縁性支持体が露出しており，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域\nに設けられ，\n上記外部接続端子は上記半導体素子搭載領域に設けられ，\n同一の上記配線パターンを有する上記半導体素子搭載領域及び上記半\n導体パッケージ領域が複数個配列され上記複数個を一括して封止可能な\nブロックが形成されており，同一の上記ブロックが複数個設けられてい\nることを特徴とする半導体素子搭載用基板 」。\nイ 本件訂正２\n本件訂正２は，本件特許権２の請求項のうち，無効審判請求されている\n請求項１の他，請求項２，３（いずれも請求項１を引用する ）について。\nも訂正を行うものであった。\n本件訂正２は，本件特許権２の請求項１（本件発明２）については，次\nのとおり訂正することを内容としていた（下線部の箇所は，訂正により変\n。， 「 」 。）。更された部分である 以下 訂正後の発明を 本件訂正発明２ という\n「それぞれ半導体素子を搭載するための，複数個の半導体素子実装基板\n部と，\n上記半導体素子実装基板部間を連結するための連結部と，\n位置合わせマーク部とを備え，\n上記半導体素子実装基板部は，\n半導体素子搭載領域，上記半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域，及び上記樹脂封止用半導体パッケージ領域に設け\nられるワイヤボンディング端子と，上記半導体素子搭載領域に設けられ\nる外部接続端子とを含む配線並びに絶縁性支持体を備え，\n上記配線は銅箔から形成される配線であって，上記絶縁性支持体の半\n導体素子を搭載する面側のみに１層あり，上記配線は，ワイヤボンディ\nング端子と，外部接続端子とを上記絶縁性支持体上に形成される配線の\n一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載す\nる面側は，上記外部接続端子で覆われており，\n上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側壁\nに上記絶縁性支持体が露出しており，\n上記連結部は導電層を有することを特徴とする半導体素子実装用基\n板」。\nウ 本件訂正３\n本件訂正３は，本件特許権３の請求項のうち，無効審判請求されている\n請求項１の他，請求項２ないし８（いずれも請求項１を直接又は間接に引\n用する ）についても訂正を行うものであった。。\n本件訂正３は，本件特許権３の請求項１（本件発明３）については，次\nのとおり訂正することを内容としていた（下線部の箇所は，訂正により変\n。， 「 」 。）。更された部分である 以下 訂正後の発明を 本件訂正発明３ という\n「絶縁性支持体と，その片面のみに形成される複数の配線とを備える半\n導体素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備え，\n上記配線は銅箔から形成される配線であって，上記絶縁性支持体の半\n導体素子を搭載する面側のみに１層あり，\n上記配線は，上記半導体パッケージ領域に形成されるワイヤボンディ\nング端子と，上記半導体素子搭載領域に形成される外部接続端子及びそ\nれらをつなぐ配線を配線の一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載す\nる面側は，上記外部接続端子で覆われており，\n上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側壁\nに上記絶縁性支持体が露出していることを特徴とする半導体素子搭載用\n基板 」。\n( ) 平成２０年２月５日付け無効審決12\nア 本件特許権１\n特許庁は 平成２０年２月５日 本件特許権１の請求項６に係る発明 本，， （\n件発明１）の特許についての無効審判請求（無効２００６－８０１４２号\n事件）について，同特許を無効とするとの審決を行った（甲２８ 。その）\n理由は，訂正後の特許請求の範囲の請求項７，請求項８に係る発明は，特\n許法２９条２項の規定により特許出願の際独立して特許を受けることがで\nきないものであるから，本件訂正１は特許法１３４条の２第５項において\n読み替えて準用する平成６年法律第１１６号による改正前の特許法１２６\n条３項の規定に適合せず，本件訂正１は認められないとした上で （訂正，\n前の）本件発明１についての特許は特許法２９条２項の規定に違反してな\nされたものであり，特許法１２３条１項２号に該当するというものであっ\nた。\nイ 本件特許権２\n特許庁は 平成２０年２月５日 本件特許権２の請求項１に係る発明 本，， （\n件発明２）の特許についての無効審判請求（無効２００６－８０１４１号\n事件）について，同特許を無効とするとの審決を行った（甲２９ 。その）\n理由は，訂正後の特許請求の範囲の請求項２に係る発明は，特許法２９条\n２項の規定により特許出願の際独立して特許を受けることができないもの\nであるから，本件訂正２は特許法１３４条の２第５項において読み替えて\n準用する平成６年法律第１１６号による改正前の特許法１２６条３項の規\n定に適合せず，本件訂正２は認められないとした上で （訂正前の）本件，\n発明２についての特許は特許法２９条２項の規定に違反してなされたもの\nであり，特許法１２３条１項２号に該当するというものであった。\nウ 本件特許権３\n特許庁は 平成２０年２月５日 本件特許権３の請求項１に係る発明 本，， （\n件発明３）の特許についての無効審判請求（無効２００６－８０１４０号\n事件）について，同特許を無効とするとの審決を行った（甲３０ 。その）\n理由は，訂正後の特許請求の範囲の請求項２に係る発明は，特許法２９条\n２項の規定により特許出願の際独立して特許を受けることができないもの\nであるから，本件訂正３は特許法１３４条の２第５項において読み替えて\n準用する平成６年法律第１１６号による改正前の特許法１２６条３項の規\n定に適合せず，本件訂正３は認められないとした上で （訂正前の）本件，\n発明３についての特許は特許法２９条２項の規定に違反してなされたもの\nであり，特許法１２３条１項２号に該当するというものであった。\n( ) 半導体素子搭載用基板の種類13\n半導体素子搭載用基板には，外部接続端子が半導体素子搭載領域の外側の\nみに設けられている タイプ，外部接続端子が半導体素子搭載領域のFan-out\nみに設けられている タイプ，外部接続端子が半導体素子搭載領域及びFan-in\nその外側の両方に設けられている タイプのものがある。Fan-in/out\n３ 主要な争点\n( ) 本件各発明の タイプへの限定の有無1Fan-in\n本件発明１の構成要件エ（ 上記ワイヤボンディング端子は上記樹脂封止「\n用半導体パッケージ領域に設けられ，上記外部接続端子は上記半導体素子搭\n載領域に設けられ ，本件発明２の構成要件シ（ 上記半導体素子実装基，」）「\n板部は，半導体素子搭載領域，上記半導体素子搭載領域の外側の樹脂封止用\n半導体パッケージ領域，及び上記樹脂封止用半導体パッケージ領域に設けら\nれたワイヤボンディング端子と，上記半導体素子搭載領域に設けられた外部\n，」），（「，接続端子とを含む配線を備え 本件発明３の構成要件ヌ 上記配線は\n上記半導体パッケージ領域に形成されたワイヤボンディング端子と，上記半\n導体素子搭載領域に形成された外部接続端子とをつなぐ配線を含み ）は，，」\n外部接続端子が半導体素子搭載領域のみに設けられる タイプに限定Fan-in\nFan-in/out Fan-in Fan-in/outし タイプを含まない趣旨か それとも タイプの他，，\nタイプをも含む趣旨か。\n「，( ) 被告製品における 半導体素子搭載予定部４と樹脂封止予定部５を備え2\nランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンディング接\n続端子２２が樹脂封止予定部５に設けられている 」との構成（構成Ｅ ）の。 '\n有無\n被告製品は 「半導体素子搭載予定部４と樹脂封止予定部５を備え，ラン，\nド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンディング接続端\n子２２が樹脂封止予定部５に設けられている 」との構成（以下「構成Ｅ 」。 '\nという ）を備えるか。。\n( ) 構成要件充足性3\nア 本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成\n要件ヌの充足性\n被告製品は，本件発明１の構成要件エ（上記ワイヤボンディング端子は\n上記樹脂封止用半導体パッケージ領域に設けられ，上記外部接続端子は上\n記半導体素子搭載領域に設けられ ，本件発明２の構成要件シ（上記半，）\n導体素子実装基板部は，半導体素子搭載領域，上記半導体素子搭載領域の\n外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体パッ\nケージ領域に設けられたワイヤボンディング端子と，上記半導体素子搭載\n領域に設けられた外部接続端子とを含む配線を備え ，本件発明３の構，）\n成要件ヌ（上記配線は，上記半導体パッケージ領域に形成されたワイヤボ\nンディング端子と，上記半導体素子搭載領域に形成された外部接続端子と\nをつなぐ配線を含み ）を充足するか。，\nイ 被告製品の「スプロケットホール７ 「目印１０」の本件発明２の構」，\n成要件サⅢの「位置合わせマーク部」への該当性（本件発明２の構成要件\nサⅢの充足性）\n被告製品の「スプロケットホール７ 「目印１０」は，本件発明２の」，\n構成要件サⅢの「位置合わせマーク部」に該当し，被告製品は，本件発明\n２の構成要件サⅢ（位置合わせマーク部とを備え ）を充足するか。，\nウ 本件発明１の構成要件イ，オの充足性\n被告製品は，本件発明１の構成要件イ（半導体素子搭載領域と，該半導\n体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備\nえ ，構成要件オ（同一の上記配線パターンを有する上記半導体素子搭，）\n載領域及び上記半導体パッケージ領域が複数個配列されている）を充足す\nるか。\nエ 本件発明３の構成要件ニの充足性\n被告製品は，本件発明３の構成要件ニ（半導体素子搭載領域と，該半導\n体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備\nえ ）を充足するか。，\n( ) 本件各発明の無効事由の有無4\nア 本件特許権１の無効事由の有無\n本件特許権１は，新規性又は進歩性の欠如のために特許無効審判により\n無効にされるべきものか。\nイ 本件特許権２の無効事由の有無\n本件特許権２は，進歩性の欠如のために特許無効審判により無効にされ\nるべきものか。\nウ 本件特許権３の無効事由の有無\n本件特許権３は，新規性又は進歩性の欠如のために特許無効審判により\n無効にされるべきものか。\n( ) 本件各訂正による無効事由の解消の成否5\nア 本件訂正１による本件特許権１の無効事由の解消の成否\nイ 本件訂正２による本件特許権２の無効事由の解消の成否\nウ 本件訂正３による本件特許権３の無効事由の解消の成否\n( ) 本件各訂正発明の構成要件充足性6\nア 本件訂正発明１の構成要件充足性\nイ 本件訂正発明２の構成要件充足性\nウ 本件訂正発明３の構成要件充足性\n( ) 損害の発生及びその額7\n被告製品の製造，販売により，本件各特許権の侵害として，原告にいかな\nる損害が発生したか，その額はいくらか。\n第３ 争点に関する当事者の主張\n１ 争点( )（本件各発明の タイプへの限定の有無）1Fan-in\n( ) 原告の主張1\n本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要\nFan-in Fan-in Fan-in/out件ヌは， タイプに限定する趣旨ではなく， タイプの他\nタイプをも含む趣旨である。以下，詳述する。\nア タイプを含むとする理由Fan-in/out\n(ア) 半導体素子外側の外部接続端子の必要性\n半導体パッケージにおいて，半導体素子搭載用基板に必要とされる外\n部接続端子の数は，搭載する半導体素子の設計に応じて増減する。そし\nて，半導体素子のサイズと外部接続端子の数，大きさ，ピッチとの関係\nで，半導体素子の下に外部接続端子が収まりきれない場合には，半導体\n素子の外側にも外部接続端子を設けて，必要な数の外部接続端子を確保\nすることになる。\n(イ) 半導体素子搭載用基板の各タイプの成立過程等\n小型の半導体パッケージにおいて， タイプ， タイプ，Fan-out Fan-in\nタ イプは，同時に成立したものではなく，当初は，半導体素Fan-in/out\n子搭載領域の外側に外部接続端子の設けられた タイプのみであFan-out\nった。 タイプの開発に係る技術的な課題は，半導体素子の下方のFan-in\n配線が基材と素子との熱膨張率の差によって断線しやすいこと，外部接\n続端子の有無で生じた段差の近傍でダイボンディング材に気泡が発生し\nやすいこと，素子と配線とがショートする可能性のあること，従前のス\nルーホールの技術で外部接続端子を設けることが困難であったことにあ\nり，これらの課題が克服されて タイプが登場した。原告が出願過Fan-in\n程において タイプを例として半導体素子搭載用基板の説明を行っFan-in\nたのは，上記の技術の発展を踏まえたものであり，それは本件各発明を\nタイプに限定する趣旨ではなかった。本件各明細書も，上記の技Fan-in\n術の発展を前提として記載されている。\nそして，小型の半導体パッケージの集積度がますます高まった結果，\n外部接続端子を半導体素子搭載領域の内側に設けるだけでは足りず，そ\n，。の外側にも設けたものが現れるに至り これが タイプであるFan-in/out\nタイプの半導体素子搭載領域の外側に外部接続端子を設けることFan-in\nに，特別の技術的問題はないから， タイプは， タイプにFan-in/out Fan-in\n公知の タイプを組み合わせたものにすぎない。実際に，本件各Fan-out\n明細書においては，半導体素子搭載領域の内側のみに外部接続端子を設\nけるという記載は一切ない。\n(ウ) 出願経過における説明等\n，， ，原告は 早期審査に関する事情説明 出願審査中に提出された意見書\nインターネットのホームページ等で，先行技術との差異を明確にするた\nめに昀も分かりやすい タイプのパッケージで用いる半導体素子搭Fan-in\n載用基板の例を用いて説明をしたにすぎず，本件発明１の技術的範囲か\nら タイプのパッケージに用いる半導体素子搭載用基板を意識Fan-in/out\n的に除外したものではない。\n原告は，出願過程において， タイプと タイプとの比較Fan-in Fan-out\nにおいて意見を主張して補正をしたのであって， タ イプを含Fan-in/out\nまない タイプのみを排除しただけであり， タイプをもFan-out Fan-in/out\n特許発明の技術的範囲から意識的に除外したものではなく，本件発明を\nタイプに限定したものではない。Fan-in\nイ 構成要件の解釈\nしたがって，本件発明１の構成要件エ（上記ワイヤボンディング端子は\n上記樹脂封止用半導体パッケージ領域に設けられ，上記外部接続端子は上\n記半導体素子搭載領域に設けられ ，本件発明２の構成要件シ（上記半，）\n導体素子実装基板部は，半導体素子搭載領域，上記半導体素子搭載領域の\n外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体パッ\nケージ領域に設けられたワイヤボンディング端子と，上記半導体素子搭載\n領域に設けられた外部接続端子とを含む配線を備え ，本件発明３の構，）\n成要件ヌ（上記配線は，上記半導体パッケージ領域に形成されたワイヤボ\nンディング端子と，上記半導体素子搭載領域に形成された外部接続端子と\nFan-in Fan-inをつなぐ配線を含み ）は， タイプに限定する趣旨ではなく，，\nタイプの他 タイプをも含む趣旨であり，半導体素子搭載領域のFan-in/out\n内側に外部接続端子が設けられていれば，その外側に外部接続端子が設け\nられているか否かにかかわらず，本件各発明の技術的範囲に属する。\n( ) 被告の反論2\n本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要\n件ヌは， タイプに限定し， タイプを含まない趣旨である。以Fan-in Fan-in/out\n下，詳述する。\nア タイプを含まないとする理由Fan-in/out\n(ア) 本件各明細書の記載\n本件各明細書には 「外部接続端子は，半導体素子端子が配線とワイ，\nヤボンディング等で導通される位置より内側に設けるようにするのが高\n密度化の上で好ましい（ファンインタイプ 。このように外部接続端子）\nの位置は，半導体素子が搭載された下面に格子状に配置するのが高密度\n化の上で好ましい （ ００３７ ）との記載がある一方，外部接続端。」【 】\n子が半導体素子搭載領域及びその外側の双方に設けられているものに関\nする記載は，本件各明細書中には存在しない。また，本件各明細書（前\n記第２，２( )アないしウ〔本判決６，７頁〕のとおり図面も含む ）3 。\nの図面には，図１７，図１９，図２２において タイプのパッケーFan-in\nジが図示されているにとどまり，外部接続端子が半導体素子搭載領域及\nびその外側の双方に設けられているもののパッケージを示す図面は一つ\nもない。\n(イ) 本件訴え提起前の交渉における原告の説明\n本件訴えが提起される前に行われた交渉の際 原告は 平成１７年 ２，， （\n００５年）２月１７日付け書簡（乙１３）において 「従来のＣＳＰは，\n『外部接続端子が実装領域内にあるパッケージ』であり，４１３特許の\n請求項に記載のある『・・・上記外部接続端子は上記半導体素子搭載領\n域に設けられる・・・』とは 『外部接続端子が半導体素子搭載領域に，\n設けられる』である点で異なります （３頁８ないし１０行）と述べ。」\nている。\nまた，平成１７年（２００５年）５月６日付け書簡（乙１４）の４頁\nにおいて，本件発明１の半導体素子搭載領域と樹脂封止用半導体パッケ\nージ領域を図示するものとして，外部接続端子が半導体素子搭載領域の\nみにありそれ以外の領域にはない タイプのパッケージを描いていFan-in\nる。\nさらに 平成１７年 ２００５年 ７月７日付け書簡添付の見解書 乙，（ ） （\n１５）において 「本特許発明における構成は，半導体チップの電極を，\n半導体チップの外側の樹脂封止領域にある基板上に設けられた電極とワ\nイヤボンディングによって接続し，半導体チップ搭載部下部において，\n外部配線基板との接続部を有するものであり，従来の構成とは全く異な\nるものであります （乙１５の４頁図の下９ないし１３行）と述べて。」\nいる。\n(ウ) 原告ホームページのニュースリリース欄\n原告のホームページのニュースリリース欄のうち，平成１８年（２０\n０６年）１月３０日発表分（乙１６）には，本件訴訟に関する記述が掲\n載されており，そこでも侵害対象製品として， タイプのいわゆるFan-in\nチップサイズパッケージのみが図示されている。\n(エ) 本件訴状別紙被告製品目録の第１ないし第４図\n原告が本件訴状とともに提出して侵害製品として特定した当初の被告\n製品目録の中の第１ないし第４図において示されたパッケージは，すべ\nて タイプであり， タイプのパッケージは示されていなFan-in Fan-in/out\nい。原告は，本件各発明がいずれも タイプに係るものであり，被Fan-in\n告製品も当然に タイプに係るものであるという前提で，被告製品Fan-in\nの十分な確認を怠って本件訴えを提起したものであり，その後，被告製\n品が タイプと判明したことから，このタイプにまでクレームFan-in/out\nの範囲を拡大して主張しているにすぎない。\n(オ) 出願経過における説明等\nａ 本件各特許権の出願経過における説明等\n本件各特許権の出願経過における説明等は，次のとおりである。\n( ) 本件特許権１a\n原告から特許庁に提出された平成１４年６月１０日付け手続補正\n書（乙９）によれば，本件発明１の審査請求時の内容（当時の請求\n項１１）は 「絶縁性支持体と複数の配線とを備える半導体素子搭，\n載用基板において，半導体素子搭載領域と，該半導体素子搭載領域\nの外側の樹脂封止用半導体パッケージ領域とを，複数組備え，上記\n配線は，ワイヤボンディング端子と，外部接続端子と，該ワイヤボ\nンディング端子及び該外部接続端子をつなぐ上記配線とを含む所定\nの配線パターンを備え，同一の上記配線パターンを有する上記半導\n体素子搭載領域及び上記半導体パッケージ領域が，格子状に複数個\n配列されていることを特徴とする半導体素子搭載用基板 」とされ。\nていた。\n特許庁は，平成１４年８月２３日付け拒絶理由通知書（発送日\n同年９月３日 （乙１０）において，１０件の引用文献に基づいて）\n請求項１１を含む全請求項が進歩性を有しない旨を通知した。\nこれに対し 原告は 平成１４年１０月２８日付け手続補正書 乙，， （\n１２）によって，本件発明１に係る請求項６（補正により，従前の\n請求項１１は請求項６とされた ）に「上記ワイヤボンディング端。\n子は上記樹脂封止用半導体パッケージ領域に設けられ，上記外部接\n続端子は上記半導体素子搭載領域に設けられ 」との文言（本件発，\n明１の構成要件エに相当する ）を追加する補正をして引用文献と。\nの差異を生じさせ，その技術的範囲の限定を明確にするとともに，\n同日付け意見書（乙１１）において 「 ３）進歩性 本願発明の，（\n配線では，外部接続端子をワイヤボンディング端子部より内側に設\nけることによって，パッケージを従来より単純な構造にすることが\nでき，従来より小型化することができます （１頁２４ないし２。」\n７行 「これらの文献〔判決注 引用文献〕に記載されたパッケ），\nージは，いずれも本願発明のように外部接続端子をワイヤボンディ\nング端子部より内側に設けるものではなく，いずれの文献にも，こ\nのような構造にすることで所謂チップサイズの小型パッケージを実\n現することを示唆する記載はありません。本願発明は，外部接続端\n子をワイヤボンディング端子部より内側に設けてチップサイズパッ\nケージングを実現するものであって，このような構造に関する記載\nも，これを示唆する記載もない引用文献１～１０から容易に導かれ\nるものではないと思います （２頁２１ないし２８行）としてい。」\n。「 」る 上記の チップサイズパッケージングを実現するものであって\nという表現は，外部接続端子が半導体素子搭載領域のみに設けられ\nていることによる効果と解される。\nこのような出願経過によれば，本件発明１の技術的特徴が構成要\n件エのうち「外部接続端子は半導体素子搭載領域に設けられ」てい\n（）る点 外部接続端子が半導体素子搭載領域のみに設けられている点\nにあることは明らかである。\n( ) 本件特許権２b\n原告から特許庁に提出された平成１４年６月１０日付け手続補正\n（） ， （ ）書 乙１７ によれば 本件発明２の審査請求時の内容 請求項１\nは 「それぞれ半導体素子を搭載するための，複数個の半導体素子，\n実装基板部と，上記半導体素子実装基板部間を連結するための連結\n部と，位置合わせマーク部とを備え，上記連結部は導電層を有する\nことを特徴とする半導体素子実装用基板 」とされている。。\n特許庁は，平成１４年８月２６日付け拒絶理由通知書（発送日\n同年９月３日 （乙１８）において，１２件の引用文献に基づいて）\n請求項１を含む全請求項が進歩性を有しない旨を通知した。\nこれに対し 原告は 平成１４年１０月２８日付け手続補正書 乙，， （\n２０）によって，本件発明２に係る請求項１に「上記半導体素子実\n装基板部は，半導体素子搭載領域，上記半導体素子搭載領域の外側\nの樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体パ\nッケージ領域に設けられたワイヤボンディング端子と，上記半導体\n素子搭載領域に設けられた外部接続端子とを含む配線を備え 」と，\nの文言（本件発明２の構成要件シに相当する ）を追加する補正を。\nして引用文献との差異を生じさせ，その技術的範囲の限定を明確に\nするとともに，同日付け意見書（乙１９）において 「 ２）進歩，（\n性 本願発明の配線では，外部接続端子をワイヤボンディング端子\n部より内側に設けることによって，パッケージを従来より単純な構\n造にすることができ，従来より小型化することができます （１。」\n頁１９ないし２２行 「また，引用文献１～１２に記載されたパ），\nッケージは，いずれも本願発明のように外部接続端子をワイヤボン\n，，ディング端子部より内側に設けるものではなく いずれの文献にも\nこのような構造にすることで所謂チップサイズの小型パッケージを\n実現することを示唆する記載はありません （２頁２７ないし３。」\n頁１行）としている。上記の「チップサイズの小型パッケージを実\n現する」という表現は，外部接続端子が半導体素子搭載領域のみに\n設けられていることによる効果と解される。\nこのような出願経過によれば，本件発明２の技術的特徴が構成要\n件シにあり，特にそのうち「半導体素子搭載領域に設けられた外部\n接続端子 （半導体素子搭載領域のみに設けられた外部接続端子）」\nにあることは明らかである。\n( ) 本件特許権３c\n原告から特許庁に提出された平成１４年６月１０日付け早期審査\nに関する事情説明書（乙２１）では 「 Ⅲ）先行技術文献との対，（\n比説明 文献（イ）～（ハ）のいずれにも，半導体素子搭載用基板\nと，それを用いた半導体パッケージとが開示されております。しか\nし，文献（イ （ロ）のいずれにも，本願発明のように，素子と），\n基板とがワイヤボンディングにより接続され，しかもファンイン構\n造（すなわち，パッケージ領域にワイヤボンディング端子が，その\n内側の半導体素子搭載領域に外部接続端子がそれぞれ設けられた構\n造）であって，外部接続端子が支持体の開口部に設けられている半\n〔「 」 。〕，導体パケージ 判決注 パッケージ の誤記と認められる や\nそれに用いられる素子搭載用基板は開示されておりません （２。」\n頁２５行ないし３頁３行 「本願発明は，ワイヤボンディングに），\nより基板と素子とを接続しつつ，ファンインタイプ（すなわち，外\n部接続端子を，ボンディングワイヤ等の半導体素子との導通のため\nの配線が，基板上の表面配線に接続した位置より内側に配置するタ\nイプ）の構成にすることで，チップサイズとほぼ同等の小型パッケ\nージを実現するものです （３頁１１ないし１５行）としている。」\n本件発明３は，上記の早期審査に関する事情説明の結果，特許さ\nれたものであるから，その技術的特徴は，構成要件ヌにあり，特に\nそのうち「半導体素子搭載領域に形成された外部接続端子 （半導」\n体素子搭載領域のみに設けられた外部接続端子）にあることは明ら\nかである。\nｂ 出願経過における説明等の参酌\n出願経過における説明等は，技術的範囲の解釈にあたって参酌され\nるべきであり，前記ａ〔本判決２７頁〕のとおり，本件各発明は，原\n告自身が，出願の過程において，本件各発明は タイプのものをFan-in\n対象とし，その構成により，チップサイズとほぼ同等の小型パッケー\nFan-inジを実現すると主張した結果 特許されたものである そして，。 ，\nと あるいは とは技術構成が異なり， あるFan-in/out Fan-out Fan-in/out\nいは タイプの半導体パッケージでは，チップサイズとほぼ同Fan-out\n等の小型パッケージを実現することはできず， タイプとはそのFan-in\n作用効果が異なる。\nイ 構成要件の解釈について\nしたがって，本件発明１の構成要件エ，本件発明２の構成要件シ，本件\n発明３の構成要件ヌは， タイプに限定し， タイプを含まなFan-in Fan-in/out\nい趣旨であり，半導体素子搭載領域の外側に外部接続端子が設けられてい\nれば，本件各発明の技術的範囲に属さないことになる。\n２ 争点( )（被告製品における「半導体素子搭載予定部４と樹脂封止予定部５2\nを備え，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンディ\n。」（ ）ング接続端子２２が樹脂封止予定部５に設けられている との構成 構成Ｅ'\nの有無）\n( ) 原告の主張1\n被告製品は，以下のとおり 「半導体素子搭載予定部４と樹脂封止予定部，\n５を備え，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボン\nディング接続端子２２が樹脂封止予定部５に設けられている との構成 構。」（\n成Ｅ ）を備える。'\nすなわち，被告が半導体素子搭載予定部４と樹脂封止予定部５のような領\n域を指定しているか否かはともかく，被告製品は，半導体素子搭載用基板と\nして半導体素子を搭載し樹脂で封止することが客観的に明らかであるから，\nそれぞれの領域の予定部分をもって，半導体素子搭載予定部４と樹脂封止予\n定部５と呼称することができる。また，被告は，後記３( )イ〔本判決３５2\n頁〕のとおり，被告製品が タイプであることを主張しており，こFan-in/out\nのことは，需要者でない被告においても，どの部分が半導体素子搭載領域で\nあるか認識していることを示すものである。そのため，被告製品は，その構\n成として，半導体素子搭載予定部４と樹脂封止予定部５を備えている。\nそして，ランド部２１は半導体素子搭載予定部４に設けられ，ワイヤボン\nディング接続端子２２が樹脂封止予定部５に設けられている。\nしたがって，被告製品は 「半導体素子搭載予定部４と樹脂封止予定部５，\nを備え，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンデ\nィング接続端子２２が樹脂封止予定部５に設けられている 」との構成（構。\n成Ｅ ）を備える。'\n( ) 被告の反論2\n，，被告製品は 半導体素子搭載予定部４と樹脂封止予定部５を備えておらず\n「半導体素子搭載予定部４と樹脂封止予定部５を備え，ランド部２１が半導\n体素子搭載予定部４に設けられ，ワイヤボンディング接続端子２２が樹脂封\n止予定部５に設けられている 」との構成（構成Ｅ ）を備えていない。。 '\nすなわち，被告製品については，需要者が，半導体素子搭載予定部４と樹\n脂封止予定部５のような領域を決めるのであって，被告があらかじめそのよ\nうな領域を特定することはない。原告は，需要者が決した領域を遡及的に呼\n称しているにすぎない。\n３ 争点( )（構成要件充足性）ア（本件発明１の構成要件エ，本件発明２の構3\n成要件シ，本件発明３の構成要件ヌの充足性）\n( ) 原告の主張1\n被告製品は，本件発明１の構成要件エ，本件発明２の構成要件シ，本件発\n明３の構成要件ヌをいずれも充足する。以下，詳述する。\nア 構成要件と被告製品の構成部分の対応\n被告製品の「半導体素子搭載予定部４ （構成Ｅ ）は，本件発明１の構」 '\n成要件エ，本件発明２の構成要件シ，本件発明３の構成要件ヌの「半導体\n素子搭載領域」に該当する。\n被告製品の「樹脂封止予定部５ （構成Ｅ ）は，本件発明１の構成要件」 '\nエ，本件発明２の構成要件シの「樹脂封止用半導体パッケージ領域 ，本」\n件発明３の構成要件ヌの「半導体パッケージ領域」に該当する。\n被告製品の「ワイヤボンディング接続端子２２ （構成Ｂ，Ｅ ）は，本」 '\n件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要件\nヌの「ワイヤボンディング端子」に該当する。\n被告製品の「ランド部２１ （構成Ｂ，Ｅ ）は，本件発明１の構成要件」 '\n，， 「 」エ 本件発明２の構成要件シ 本件発明３の構成要件ヌの 外部接続端子\nに該当する。\n被告製品の「配線パターン部Ｐ （構成Ｂ，Ｃ）は，本件発明２の構成」\n要件シの「半導体素子実装基板部」に該当する。\nイ 本件発明１の構成要件エの充足性\n構成Ｅ によれば，ワイヤボンディング接続端子２２は樹脂封止予定部'\n５に設けられ，ランド部２１は半導体素子搭載予定部４に設けられている\nから，被告製品は，本件発明１の構成要件エ（ 上記ワイヤボンディング「\n端子は上記樹脂封止用半導体パッケージ領域に設けられ，上記外部接続端\n子は上記半導体素子搭載領域に設けられ ）を充足する。，」\nウ 本件発明２の構成要件シの充足性\n構成Ｅ によれば，被告製品は，半導体素子搭載予定部４と樹脂封止予'\n定部５，及び樹脂封止予定部５に設けられたワイヤボンディング接続端子\n２２と，半導体素子搭載予定部４に設けられたランド部２１とを備える。\nまた，構成Ｂによれば，被告製品の樹脂封止予定部５に設けられたワイヤ\nボンディング接続端子２２と半導体素子搭載予定部４に設けられたランド\n部２１は，配線部２に含まれる。さらに，構成Ｂ，構成Ｃによれば，被告\n製品の配線パターン部Ｐ内には配線部２がある。\nしたがって，被告製品において，配線パターン部Ｐは，半導体素子搭載\n予定部４，樹脂封止予定部５，及び樹脂封止予定部５に設けられたワイヤ\nボンディング接続端子２２と，半導体素子搭載予定部４に設けられたラン\nド部２１とを含む配線２を備えるから，被告製品は，本件発明２の構成要\n件シ（ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体「\n素子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封\n止用半導体パッケージ領域に設けられたワイヤボンディング端子と，上記\n半導体素子搭載領域に設けられた外部接続端子とを含む配線を備え ），」\nを充足する。\nエ 本件発明３の構成要件ヌの充足性\n構成Ｅ によれば，被告製品は，半導体素子搭載予定部４と樹脂封止予'\n定部５，及び樹脂封止予定部５に形成されたワイヤボンディング接続端子\n２２と，半導体素子搭載予定部４に形成されたランド部２１とを備える。\nまた，構成ＡないしＣによれば，被告製品の半導体素子搭載用基板の片面\nに形成された複数の配線パターンＰ内の配線部２は，ランド部２１とワイ\nヤボンディング接続端子２２とを接続する配線２３を備える。\nしたがって，被告製品において，配線部２は，樹脂封止予定部５に形成\nされたワイヤボンディング接続端子２２と，半導体素子搭載予定部４に形\n成されたランド部２１とをつなぐ配線部２３を含むから，本件発明３の構\n成要件ヌ（ 上記配線は，上記半導体パッケージ領域に形成されたワイヤ「\nボンディング端子と，上記半導体素子搭載領域に形成された外部接続端子\nとをつなぐ配線を含み ）を充足する。，」\n( ) 被告の反論2\n被告製品は，本件発明１の構成要件エ，本件発明２の構成要件シ，本件発\n明３の構成要件ヌをいずれも充足しない。以下，詳述する。\nア 被告製品が構成Ｅ’を備えないことによる構成要件の非充足\n前記２( )〔本判決３２頁〕のとおり，被告製品は，半導体素子搭載予2\n定部４と樹脂封止予定部５を備えておらず 「半導体素子搭載予定部４と，\n樹脂封止予定部５を備え，ランド部２１が半導体素子搭載予定部４に設け\nられ，ワイヤボンディング接続端子２２が樹脂封止予定部５に設けられて\nいる 」との構成（ 構成Ｅ ）を備えていない。。「 」'\nしたがって，被告製品は，本件発明１の構成要件エ（ 上記ワイヤボン「\nディング端子は上記樹脂封止用半導体パッケージ領域に設けられ，上記外\n部接続端子は上記半導体素子搭載領域に設けられ ，本件発明２の構成，」）\n要件シ（ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半導「\n体素子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂\n封止用半導体パッケージ領域に設けられたワイヤボンディング端子と，上\n記半導体素子搭載領域に設けられた外部接続 端子とを含む配線を備\nえ ，本件発明３の構成要件ヌ（ 上記配線は，上記半導体パッケージ，」）「\n領域に形成されたワイヤボンディング端子と，上記半導体素子搭載領域に\n形成された外部接続端子とをつなぐ配線を含み ）をいずれも充足しな，」\nい。\nイ 本件各発明が タイプに限定されることによる構成要件の非充足Fan-in\n前記１( )〔本判決２５頁〕のとおり，本件発明１の構成要件エ，本件2\n，， ，発明２の構成要件シ 本件発明３の構成要件ヌは タイプに限定しFan-in\nタイプを含まない趣旨であり，半導体素子搭載領域の外側に外Fan-in/out\n部接続端子が設けられていれば，本件各発明の技術的範囲に属さないこと\nになる。\n仮に被告製品が半導体素子搭載予定部４と樹脂封止予定部５（ 構成Ｅ「\n）を備えるとしても，被告製品は，ランド部２１が半導体素子搭載予定'」\n部４及びその外側の双方に存在するから，外部接続端子が半導体素子搭載\n領域及びその外側の両方に設けられており， タイプである。しFan-in/out\nたがって，被告製品は，本件発明１の構成要件エ，本件発明２の構成要件\nシ，本件発明３の構成要件ヌをいずれも充足しない。\n４ 争点( )イ（被告製品の「スプロケットホール７ 「目印１０」の本件発明3 」，\n２の構成要件サⅢの「位置合わせマーク部」への該当性（本件発明２の構成要\n件サⅢの充足性 ））\n( ) 原告の主張1\n「」 「 」 ， ，被告製品の スプロケットホール７ 又は 目印１０ は 以下のとおり\n「」 ， ，本件発明２の構成要件サⅢの 位置合わせマーク部 に該当し 被告製品は\n本件発明２の構成要件サⅢ（位置合わせマーク部とを備え ）を充足する。，\nすなわち，被告製品においては，複数の配線パターン部Ｐはマトリクス状\nに配置されており（構成Ａ ，スプロケットホール７はインチ単位で配列さ）\nれ，配線パターン部Ｐはミリメートル単位で配列されているから，配線パタ\nーン部Ｐのブロックごとにスプロケットホール７の配列は一定となってい\nる。また，目印１０は，複数の配線パターン部Ｐがマトリクス状に配置され\nた所定の箇所に位置する（構成Ｆ 。そのため，スプロケットホール７と目'）\n印１０が位置合わせに使用されることは，当業者であれば当然予想される。\nしたがって，被告製品の「スプロケットホール７」又は「目印１０」は，\n「」 ， ，本件発明２の構成要件サⅢの 位置合わせマーク部 に該当し 被告製品は\n本件発明２の構成要件サⅢ（位置合わせマーク部とを備え ）を充足する。，\n( ) 被告の反論2\n被告製品の「スプロケットホール７」及び「目印１０」は，いずれも本件\n発明２の構成要件サⅢの「位置合わせマーク部」に該当せず，被告製品は，\n本件発明２の構成要件サⅢを充足しない。\nすなわち，被告製品において，スプロケットホール７は，スプロケットの\n歯に係合させてフィルムを送るためのものであり，マトリクス状に配置され\nた複数の配線パターン部Ｐとスプロケットホール７とは所定の位置関係にな\nく，スプロケットホール７は位置決めのために使用されるものではない。ま\nた，被告製品には，目印１０があり，これは，切り分ける際の位置決めなど\n，，に利用されるとも考えられるが 需要者がこれを何の目的に利用しているか\n被告は知らない。\n５ 争点( )ウ（本件発明１の構成要件イ，オの充足性）3\n( ) 原告の主張1\n被告製品は，構成ＡないしＣ，Ｅ によれば，同一形状の複数の配線パタ'\nーン部Ｐを有し，配線パターン部Ｐに，半導体素子搭載予定部４と樹脂封止\n予定部５を備えている。\nしたがって，被告製品は，半導体素子搭載予定部４と樹脂封止予定部５と\nを複数組備えており，本件発明１の構成要件イ（ 半導体素子搭載領域と，「\n該半導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備\nえ ）を充足する。，」\nまた，被告製品は，同じ配線パターンを有する半導体素子搭載予定部４と\n樹脂封止予定部５が複数個配列されており，本件発明１の構成要件オ（ 同「\n一の上記配線パターンを有する上記半導体素子搭載領域及び上記半導体パッ\nケージ領域が複数個配列されている ）を充足する。」\n( ) 被告の反論2\n前記２( )〔本判決３２頁〕のとおり，被告製品は，半導体素子搭載予定2\n部４と樹脂封止予定部５を備えておらず 「半導体素子搭載予定部４と樹脂，\n封止予定部５を備え，ランド部２１が半導体素子搭載予定部４に設けられ，\nワイヤボンディング接続端子２２が樹脂封止予定部５に設けられている 」。\nとの構成（ 構成Ｅ ）を備えていない。「」'\nしたがって，被告製品は，本件発明１の構成要件イ（ 半導体素子搭載領「\n域と，該半導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複\n数組備え ，構成要件オ（ 同一の上記配線パターンを有する上記半導体，」）「\n素子搭載領域及び上記半導体パッケージ領域が複数個配列されている ）を」\nいずれも充足しない。\n６ 争点( )エ（本件発明３の構成要件ニの充足性）3\n( ) 原告の主張1\n被告製品は，構成ＡないしＣ，Ｅ によれば，同一形状の複数の配線パタ'\nーン部Ｐを有し，配線パターン部Ｐに，半導体素子搭載予定部４と樹脂封止\n予定部５を備えている。\nしたがって，被告製品は，半導体素子搭載予定部４と樹脂封止予定部５と\nを複数組備えており，本件発明３の構成要件ニ（ 半導体素子搭載領域と，「\n該半導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備\nえ ）を充足する。，」\n( ) 被告の反論2\n前記２( )〔本判決３２頁〕のとおり，被告製品は，半導体素子搭載予定2\n部４と樹脂封止予定部５を備えておらず 「半導体素子搭載予定部４と樹脂，\n封止予定部５を備え，ランド部２１が半導体素子搭載予定部４に設けられ，\nワイヤボンディング接続端子２２が樹脂封止予定部５に設けられている 」。\nとの構成（ 構成Ｅ ）を備えていない。「」'\nしたがって，被告製品は，本件発明３の構成要件ニ（ 半導体素子搭載領「\n域と，該半導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複\n数組備え ）を充足しない。，」\n７ 争点( )（本件各発明の無効事由の有無）ア（本件特許権１の無効事由の有4\n無）\n( ) 被告の主張1\nア 新規性，進歩性の欠如\n本件発明１は，乙１公報（特開平５－１０９９２２号公報，平成５年４\n月３０日公開，発明の名称：半導体装置，乙１。以下，書証である公開特\n許公報等は 「乙１公報」のように書証番号により特定する。書証番号に，\nより特定される公開特許公報等の番号 発行日 発明の名称は 別紙８ 公，， ， 「\n報一覧表」のとおりである ）記載の発明と実質的に同一であって，新規。\n性に欠ける。\n仮にそうでないとしても，本件発明１は，乙１公報記載の発明と，本件\n各発明の新規性，進歩性の判断の基準日である平成７年３月１５日よりも\n前に頒布された刊行物である乙４ないし乙８の公報記載の周知技術に基づ\nいて，当業者が容易に発明をすることができたものであって，進歩性に欠\nける。以下，詳述する。\nイ 乙１公報記載の発明\n(ア) 乙１公報の記載\n乙１公報には，次のとおりの記載がある。\nａ 「 目的】半導体素子の大きさを限定することなく，多ピンで小型【\nの半導体装置を提供する。\n【構成】半導体素子１の下面に接着剤５及び絶縁シート６を介して，\n樹脂基板８のスルーホールを有しており，そのスルーホール内には外\n部接続用リードピン９が挿入されている。樹脂基板８上の配線回路は\nスルーホールより外側に向って形成されていて，半導体素子と電気的\n接続するための素子接続用端子７は，スルーホールの外側に有してい\nる （ 要約】欄）。」【\nｂ 「 請求項２】 外部接続用リードピンがすべて半導体素子の外形【\n内の下面に取付けられていることを特徴とする請求項１に記載の半導\n体装置 」。\nｃ 「 実施例】次に本発明によって図面を参照して説明する。図１の【\n（Ａ）は本発明の第１の実施例の半導体装置の断面図である。樹脂基\n板８は，ガラス布エポキシやガラス布ＢＴやガラス布ポリイミド等の\n積層板で成っており，表裏両面には銅が張られている。また表裏の銅\nを導通させるためにスルーホール１０を設けてめっきを行ない，表裏\n面の銅をエッチングすることにより回路が形成されている。スルーホ\nール１０には，リン青銅，コバール，４２ａｌｌｏｙ等に半田めっき\nが施こされている外部接続用リードピン９が挿入されている。図１の\n（Ｂ）は本発明の第１の実施例の樹脂基板の上面図である。外部接続\n用リードピンを挿入するスルーホールが半導体素子１の外形内に設け\nられており，半導体素子１と外部接続用リードピン９とを電気的接続\nするための素子接続用端子７がスルーホールの外側に形成されてい\n。。る 半導体素子１は絶縁シート６を介して接着剤５に固定されている\n素子接続用端子７と半導体素子１を接続線３により電気的接続させ，\nエポキシ系の封止樹脂２により接続線及び半導体素子を外圧より保護\nする （ ０００５ ）。」【 】\nｄ 「 発明の効果】以上説明したように本発明は，少なくとも昀内列【\nに形成したスルーホールに挿入した外部接続用リードピンより外側に\n素子接続用端子を有しているので，昀内列ピンの配列サイズに関係な\nく又，パッケージサイズも規格外の大きなサイズにする必要なく，大\nきな半導体素子を搭載することが可能となるという効果を有する 」。\n（０００７）【】\nｅ 図１として，別紙５「乙１公報図面」の図１のとおりの図面が示さ\nれている。\n(イ) 乙１公報に記載された発明\n前記(ア)〔本判決３９頁〕の乙１公報の記載を参照すると，乙１公報\nには，①樹脂基板８上に複数の配線回路が設けられ，配線回路はスルー\nホールより外側に向かって形成されていること，②配線回路の外側端に\nある素子接続用端子７は，接続線３により半導体素子１と電気的接続す\nるためのものであること，また，③配線回路の内側端にあって，スルー\nホールの周囲を取り囲んでいる環状の端子であり，スルーホール内に挿\n入される外部接続用リードピン９と電気的接続するための端子 以下 環（「\n状外部接続端子」という。別紙６「乙１公報図面に部材名を記入した参\n考図面」の図１（Ｂ）に指示されている ）が示されているから，乙１。\n公報に記載された発明を本件発明１の構成要件に対応させて示すと，次\nのとおりとなる（以下「被告主張に係る乙１公報発明１」という 。。）\n「ガラス布エポキシ等の積層板と複数の配線回路とを備える，半導体\n素子１を搭載する樹脂基板８において，\n半導体素子１を搭載する領域と，該半導体素子搭載領域の外側の封\n止樹脂２により保護された半導体パッケージ領域とを備え，\n上記配線回路は，素子接続用端子７と，環状外部接続端子とを含む\n所定の配線回路を備え，\n上記素子接続用端子７は上記半導体パッケージ領域に設けられ，上\n記環状外部接続端子は上記半導体素子の外形内，すなわち，半導体素\n子搭載領域に設けられた，\nことを特徴とする半導体素子搭載用樹脂基板８ 」。\nウ 被告主張に係る乙１公報発明１と本件発明１の一致点，相違点\n被告主張に係る乙１公報発明１と本件発明１の構成部分の対応をみる\nと 被告主張に係る乙１公報発明１の環状外部接続端子は本件発明１の 外，「\n部接続端子」に該当する。仮に，本件発明１の「外部接続端子」が，本件\n明細書１でいう配線パターン３３の一部ではなく，外部基板との接続部４\n２のような部材を意味すると解釈し，被告主張に係る乙１公報発明１の環\n状外部接続端子が本件発明１の「外部接続端子」に該当しないとしても，\n被告主張に係る乙１公報発明１の外部接続用リードピン９は，本件発明１\nの「外部接続端子」に該当する。\nまた，被告主張に係る乙１公報発明１の効果と本件発明１の効果をみる\nと，被告主張に係る乙１公報発明１の効果は，環状外部接続端子，スルー\nホール及び外部接続用リードピン９が半導体素子１の外形内に設けられ\nて，パッケージサイズを大きなサイズにする必要がないため小型化するこ\nとができ，半導体パッケージを小型化するというものであり，本件発明１\nの効果と同様のものである。\nそうすると，被告主張に係る乙１公報発明１を，本件発明１と対比する\nと，一致点及び相違点は，次のとおりである。\n(ア) 一致点\n絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい\nて，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，備え，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所定\nの配線パターンを備え，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域\n，，に設けられ 上記外部接続端子は上記半導体素子搭載領域に設けられる\nことを特徴とする半導体素子搭載用基板である点。\n(イ) 相違点\n本件発明１では，半導体素子搭載領域と半導体パッケージ領域とを複\n数組備え（構成要件イ ，同一の配線パターンを有する半導体素子搭載）\n領域及び半導体パッケージ領域が複数個配列されている（構成要件オ）\nのに対し，被告主張に係る乙１公報発明１では，これらの領域を複数組\n備え，複数個配列することを明記していない点。\nエ 新規性，進歩性の有無\n(ア) 新規性\n本件発明１の技術的特徴は，構成要件エの「上記外部接続端子は上記\n半導体素子搭載領域に設けられ」ている点にあり，このことは，前記１\n( )ア(オ)ａ( )〔本判決２７頁〕のとおりであるから，前記ウ(イ)〔本2a\n判決４２頁〕の相違点は，本件発明１の技術的特徴ではない些末な要素\nに関するものである。しかも，半導体素子搭載用基板の製造分野におい\nて，半導体パッケージ領域を１個ずつ個別に製造することは例外的であ\nり，通常の製造工程で同一基板上に半導体パッケージ領域を複数個配列\nすることは技術常識であるから，当業者であれば，乙１公報に記載がな\nくとも，複数個配列を予定していることを当然の事項として了知するこ\nとができる。\nしたがって，本件発明１は，乙１公報に実質的に記載されているに等\nしく，被告主張に係る乙１公報発明１と実質的に同一である。\n(イ) 進歩性\n仮に，乙１公報に複数個配列の実質的な記載がないとしても，このこ\nとは，次のとおり，本件発明１と同じ技術分野に属する乙４ないし乙８\nの公報に記載されており，本件各発明の新規性，進歩性の判断の基準日\nである平成７年３月１５日の時点において周知の常用技術であった。\n（， ，ａ 乙４公報 特開昭６４－５４７９１号公報 平成元年３月２日公開\n発明の名称：複合配線基板）\n配線回路部Ａ複数個を 両側の連結部Ｂにより連結しており ３「， 」（\n頁左上欄９，１０行）と記載され，第１図（４頁左上）には，複数組\nの基板の配列が示されている。\n（， ，ｂ 乙５公報 特開平３－８９５８７号公報 平成３年４月１５日公開\n発明の名称：可撓性回路基板集合体及びその製造法）\n「複数の回路基板形成域 （１頁左下欄７行）と記載され，第１図」\n（４頁左上）には，複数組の基板の配列が示されている。\n（， ，ｃ 乙６公報 特開平２－９１９５６号公報 平成２年３月３０日公開\n発明の名称：フィルムキャリヤ）\n「１０は金属箔配線を示し，これが長手方向にくり返し形成されて\nいる （２頁左上欄１，２行）と記載され，第１図（４頁左下）及。」\nび第７図（５頁右上）には，複数組の基板の配列が示されている。\nｄ 乙７公報（特開平４－３３３５０号公報，平成４年２月４日公開，\n発明の名称：ＴＡＢテープの構造）\n「搬送用送り孔１ａを半導体搭載部毎に順次７づつ打ち抜き （２」\n，） ， （ ）（） ，頁左下欄１０ １１行 と記載され 第１図 ａ ３頁右下 には\n複数組の基板の配列が示されている。\n（， ，ｅ 乙８公報 特開平３－９４４３０号公報 平成３年４月１９日公開\n発明の名称：半導体装置の製造方法）\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形\n成され （３頁右上欄１５ないし１７行）と記載され，第２図（４頁」\n下）には，複数組の基板の配列が示されている。\nしたがって，前記ウ(イ)〔本判決４２頁〕の相違点は，製造設計上の\n当然の技術事項であり，本件発明１は，当業者が被告主張に係る乙１公\n報発明１及び周知技術に基づいて容易に発明をすることができた。\nオ小括\n以上によれば，本件発明１は，被告主張に係る乙１公報発明１と実質的\nに同一であるか，又は被告主張に係る乙１公報発明１及び周知技術に基づ\nいて当業者が容易に発明をすることができたから，本件特許権１には，新\n規性及び進歩性を欠くという無効事由がある。\n( ) 原告の反論2\nア 新規性，進歩性の具備\n本件発明１は，乙１公報記載の発明と実質的に同一ではなく，新規性を\n有する。また，本件発明１は，乙１公報記載の発明と乙４ないし乙８の公\n報記載の周知技術に基づいて当業者が容易に発明をすることができたもの\nではなく，進歩性を有する。以下，詳述する。\nイ 本件発明１の「外部接続端子 （構成要件ウ，エ）の開示の有無」\n(ア) 本件発明１の「外部接続端子」\n本件発明１は 「上記配線は，ワイヤボンディング端子と，外部接続，\n端子とを含む所定の配線パターンを備え （構成要件ウ）との構成要，」\n，「 」（ ，），件を備えるから 本件発明１の 外部接続端子 構成要件ウ エ は\n「ワイヤボンディング端子と，外部接続端子とを含む所定の配線パター\nン」に作り込まれた外部接続端子であり，配線に含まれる外部接続端子\nである。\n(イ) 乙１公報に開示された外部接続端子\n以下のとおり，乙１公報には，本件発明１の「外部接続端子」は開示\nされていない。\nａ 外部接続用リードピンの本件発明１の「外部接続端子」への該当性\n乙１公報記載の発明の外部接続用リードピンは，外部との接続手段\nという意味での外部接続用リードピンには該当するが，配線に含まれ\nていないから，本件発明１の「外部接続端子 （配線に含まれる）に」\nは該当しない。以下，詳述する。\n( ) 外部との接続手段への該当性a\n① 半導体素子搭載用基板の意味\n半導体素子搭載用基板とは，半導体を搭載することが可能な状\n態の基板という意味であるから，乙１公報記載の発明における半\n導体素子搭載用基板とは，半導体搭載領域にリードピンが設けら\nれている基板と解すべきであり，そのことから，乙１公報記載の\n発明における半導体素子搭載用基板の外部接続端子は，リードピ\nンといわざるを得ない。\n② 製造工程\n半導体装置に関して 昀終製品の半導体装置として完成した 半，「\n導体パッケージ」と，その製造工程における部材としての「半導\n体素子搭載用基板」は区別される。本件発明１は，製造工程にお\nける部材としての半導体素子搭載用基板に関する発明であるのに\n，， 「【】対し 乙１公報記載の発明は 乙１公報に 産業上の利用分野\n本発明は半導体装置に係わり，特にピングリッドアレイ型パッケ\nージの半導体装置に関する （ ０００１ ）と記載されている。」【 】\nPinGridArrayことから，昀終製品としてのピングリッドアレイ（\n：ＰＧＡ）型パッケージの半導体装置に関する発明である。その\n，，ため 乙１公報記載の発明を本件発明１と対比するに当たっては\n乙１公報に記載された昀終製品としてのＰＧＡ型半導体パッケー\nジから，その部材としてのＰＧＡ基板を推測する必要がある。\nそこで，ＰＧＡ基板の製造法をみると，ＰＧＡ基板の一般的な\n製造工程を示した日経ＢＰ社 「ＶＬＳＩパッケージング技術\n（）」（ ） （ ） ． ．上 １９９３年 平成５年 １６７頁 乙３８ の図５ ３\n３に示されるように，基材にスルーホールを形成し，回路を形成\nし，半導体パッケージ１個分を個別に切り出した後，外部接続用\nの接続ピンをスルーホールに挿入し，ろう付け，めっき等を行っ\nて製造される。このように，半導体素子を搭載する前の半導体素\n子搭載用基板の製造の段階で接続ピンを挿入するのは，半導体素\n子を搭載した後に接続ピンを挿入すると，その挿入時に半導体素\n子を破損させるおそれがあり，また，ダイボンド材や絶縁シート\nの接着剤がスルーホールに浸出して接続ピンとの接触の妨げにな\nるおそれがあり，そのような不都合を避けるためである。そのた\nめ，ＰＧＡ基板の半導体素子搭載用基板としては，外部接続用リ\nードピンを備えた構造となり，外部接続用リードピンが本件発明\n１の「外部接続端子」に該当する。そして，通常の取引形態にお\nいても，ＰＧＡ基板は，接続ピンを備えた状態で顧客に納入され\nる。\n半導体素子搭載用基板にリードピンを打つタイミングは，その\n構造から決まるものであり，半導体素子搭載領域にリードピンが\n設けられている半導体素子搭載用基板の場合は，その構造から，\n半導体素子搭載前にリードピンを打つ。乙１公報には，半導体素\n子搭載領域にリードピンが設けられている基板しか示されていな\nいから，乙１公報により，どんなＰＧＡ基板でもリードピンを打\nつタイミングを変えることが周知の技術であるとはいえない。\n③ 外部接続用リードピンが打たれていない半導体素子搭載用基板\nの存否\n仮に外部接続用リードピン以外の部材が本件発明１の「外部接\n続端子」に該当するとするならば，本件各発明は，半導体素子搭\n載領域と樹脂封止用半導体パッケージ領域を複数組備えるから，\nリードピンが打たれておらずかつ半導体素子搭載領域と樹脂封止\n用半導体パッケージ領域が複数つなげられているＰＧＡ基板が存\n在するとしなければならない。\nしかし，そのようなＰＧＡ基板により半導体パッケージを製造\nするとすれば，半導体パッケージメーカーがＰＧＡ基板を購入し\nた後，外部接続用リードピンを打ち込んでから半導体素子を搭載\nし，樹脂でモールドする方法が考えられるところ，そのような方\n法では，半導体パッケージメーカーは，基板メーカーから未完成\nの基板を購入し，リードピン打ちと絶縁シートの接着を行って半\n導体素子搭載用基板を完成させることになり，半導体パッケージ\nメーカーにとって何のメリットもない。\n他方，半導体素子を搭載し，樹脂でモールドした後に，外部接\n続用リードピンを打ち込む方法も考えられるが，そのような方法\nでは，半導体素子直下でのリードピンの打ち込みにより，半導体\n素子を破損させる危険性が高く，歩留りからの要請上，合理的で\nない。もともと 「日経マイクロデバイス」１９８７年（昭和６，\n２年）８月号（日経マグロウヒル社刊，乙３７）６８頁や「日経\n」（ ） （ ）マイクロデバイス １９８６年 昭和６１年 １２月号 乙３６\n６０頁で取り上げられた実例は，半導体素子の外側のかなり離れ\nた箇所にリードピンを打ち込む構造のものであって，リードピン\nを基板に打ち込む際に，半導体素子にストレスを与える程度が問\n題にならないくらい小さいものであり，この場合にも，ストレス\nを減らすため，一度に全ピンではなく，１ピンずつ打つとされて\nいる。また，乙３６には，半導体素子搭載領域にリードピンのな\nい基板について半導体パッケージメーカーがリードピンを挿入す\nることは記載されているが，乙１公報に示されているような半導\n体搭載領域にリードピンが設けられている基板について半導体パ\nッケージメーカーがリードピンを挿入することは記載されていな\nい。そのため，乙１公報の半導体パッケージに用いられている半\n導体素子搭載用基板を，リードピンを打たない状態で複数枚つな\nげたままで，これに半導体を搭載し，樹脂封止をした後，リード\nピンを打ち，その後，個別に切り離す方法を採用することは，当\n業者においても，極めて困難であり，乙１公報記載の発明に上記\n乙３６，３７記載の技術を適用することについては阻害要因があ\nる。\nそうすると，リードピンが打たれておらずかつ半導体素子搭載\n領域と樹脂封止用半導体パッケージ領域が複数つなげられている\n。， ，ＰＧＡ基板は存在するとはいえない したがって その点からも\n「」外部接続用リードピン以外の部材が本件発明１の 外部接続端子\nに該当することはなく 外部接続用リードピンが本件発明１の 外，「\n部接続端子」に該当する。\n④ 外部接続用リードピンが打たれていない状態における「半導体\n素子搭載用基板」との呼称の有無\nＰＧＡ基板が外部接続用リードピンを備えない状態であっても\nＰＧＡ用の「半導体素子搭載用基板」と呼ばれているかどうかに\nついてみると，乙２９公報（特開平３－１９５０５１号公報，平\n成３年（１９９１年）８月２６日公開，発明の名称：磁性合金膜\n被覆リード）記載の発明は，リードピンを当然に備えており，リ\nードピンが挿入されていない状態のＰＧＡ基板を開示しておら\nず，乙３０公報（特開平５－６９４５号公報，平成５年（１９９\n）， ）３年 １月１４日公開 発明の名称：半導体用アルミニウム基板\n記載の発明は，半導体素子を搭載できる段階の基板でなく，単な\nるスルーホール基板であり，乙３１公報（特開平５－１５２４９\n６号公報，平成５年（１９９３年）６月１８日公開，発明の名称\n：半導体搭載基板）記載の発明は，放熱フィンの付いた特殊なピ\nンを用いたピン接続型半導体素子搭載用基板の発明であり，組立\nての手順として，ピンの挿入の前にパッケージの組立てをせざる\nを得ないものであり，乙３２公報（特開昭６１－２０８２２６号\n公報，昭和６１年（１９８６年）９月１６日公開，発明の名称：\n半導体素子搭載用配線板）記載の発明は，半導体素子を搭載する\n段階で既にネールヘッドピンが取り付けられている例を示すもの\nであり，いずれによっても，ＰＧＡ基板が外部接続用リードピン\nを備えない状態においてＰＧＡ用の「半導体素子搭載用基板」と\n呼ばれていることを示しているとはいえない。\n⑤ ハンダボールとの比較\n外部接続用リードピンがハン ダボールに該当するという見方\n，，は 製品としての半導体装置の状態を比較した場合の見方であり\n半導体素子搭載用基板の状態で比較した場合は，そのような見方\nは当てはまらない。\n⑥ 外部との接続手段への該当性\n以上によれば，乙１公報記載 の発明の外部接続用リードピン\n（９）は，外部との接続手段という意味での外部接続端子には該\n当する。\n( ) 配線への包含の有無b\nところで，乙１公報には 「スルーホール１０には，リン青銅，，\nコバール，４２ａｌｌｏｙ等に半田めっきが施こされている外部接\n続用リードピン９が挿入されている （ ０００５ ）として，外。」【 】\n部接続用リードピン９をスルーホール１０に挿入することが，回路\n形成とは別に記載されており，外部接続リードピン（９）は配線の\n一部として形成されるものではない。\n( ) 本件発明１の「外部接続端子」への該当性c\n，〔 〕 ， ，そうすると 前記( ) 本判決４５頁 のとおり 乙１公報にはa\n外部との接続手段という意味での外部接続用リードピン（９）が開\n示されているが，前記( )〔本判決５０頁〕のとおり，この外部接b\n続用リードピン（９）は，配線には含まれていないから，本件発明\n１の「外部接続端子 （配線に含まれる）には該当しない。」\nしたがって，乙１公報記載の発明の外部接続用リードピン（９）\nは，本件発明１の「外部接続端子」には該当しない。\nｂ 環状外部接続端子の本件発明１の「外部接続端子」への該当性\n，「 」被告の主張する環状外部接続端子は 本件発明１の 外部接続端子\nには該当しない。以下，詳述する。\n( ) パッケージ外部接続端子と基板配線外部接続端子の区別a\n被告は，後記( )ア(イ)〔本判決５８頁〕のとおり，パッケージ3\n外部接続端子と基板配線外部接続端子を区別し 乙１公報には 樹，，「\n脂基板上に設けられた複数の配線回路の内側端にあり，スルーホー\nルの周囲を取り囲んでいる環状の端子であって，スルーホール内に\n挿入される外部接続用リードピンと電気的接続をするための端子\n（環状外部接続端子 」が示されており，これが基板配線外部接続）\n端子に含まれ，本件発明１の「外部接続端子」に該当すると主張す\nる。しかし，パッケージ外部接続端子と基板配線外部接続端子の区\n別は外観による区分けにすぎず，技術的な根拠はない。\n( ) 外部との接続の可否b\n乙１公報記載の発明におけるＰＧＡ用の半導体素子搭載用基板に\nおける外部接続端子は，外部接続用リードピンであって，環状外部\n接続端子ではない。\nスルーホールの内部にめっきが施されていたとしても，半導体素\n子を基板に接着するダイボンド材がスルーホールを埋めてしまえ\nば，リードピンやバンプは外部と接続することができないから，こ\nの点からして，リードピン，バンプ，環状外部接続端子は，いずれ\nも外部接続端子とはいえない。\n半導体素子搭載用基板とは，半導体素子を搭載することが可能な\n状態の基板であるところ，リードピンやバンプのない状態で半導体\n素子を搭載すると，ダイボンド材がスルーホールを埋めてしまい，\n半導体素子搭載用基板として機能しなくなるから，リードピン等を\n挿入する前の段階の基板は，半導体素子を搭載することができず，\n半導体素子搭載用基板ではなく，このような状態の基板を本件発明\n１の半導体素子搭載用基板と比較することは無意味である。\n( ) 外部接続端子における「端子」の意味c\n端子とは 「電気回路の接続をするため設けた電流の出入口。ま，\nた，そこに取りつける金具。ターミナル （広辞苑第５版）とさ。」\nれているところ，被告が定義する「環状外部接続端子」は電流の出\n入口といえる部位ではない。\nそして，被告のいう環状外部接続端子は，乙１公報の図１（Ａ）\nを拡大してみれば明らかなように，外部接続用リードピンとも物理\n的に接続されていないから，電流の出入口としての端子ということ\nはできない。\nまた，乙１公報の樹脂基板８上に絶縁シート６を設ける場合，絶\n縁シート６を樹脂基板８に接着させる必要があり，その接着剤がス\nルーホールを埋めてしまうことになる。接着性のある絶縁シートで\nあれば，加熱，加圧の際に，絶縁シートがスルーホール内に一部染\nみだして硬化するため，接続用リードピンを均一かつ十分にスルー\nホール内に挿入できないという不具合が生ずる可能性が高まる。こ\nのように，環状外部接続端子は，電流の出入口の役割を果たすこと\nができない。\n( ) 本件発明１の「外部接続端子」への該当性d\nしたがって，被告の主張する環状外部接続端子は，本件発明１の\n「外部接続端子」には該当しない。\nｃ 本件発明１の「外部接続端子」を外部基板との接続部４２のような\n部材と解することの可否\nさらに，被告は，前記( )ウ〔本判決４１頁〕のとおり，本件発明1\n１の「外部接続端子」について，本件明細書１における配線パターン\n３３の一部でなく，外部基板との接続部４２のような部材を意味する\nと解釈したとすれば，被告主張に係る乙１公報発明１の外部接続用リ\n，「 」 。ードピン９は 本件発明１の 外部接続端子 に該当すると主張する\nしかし，本件明細書１の段落【００７０】後段の「半導体パッケー\nジ」の製造工程を説明する記載からも明らかなとおり，外部基板との\n接続部４２は，半導体パッケージの外部接続端子であって，半導体素\n子搭載用基板の外部接続端子ではない。\nｄ 乙１公報における本件発明１の「外部接続端子」の開示の有無\nしたがって，乙１公報には，本件発明１の「外部接続端子」は開示\nされていない。\n(ウ) 乙２公報に開示された外部接続端子\n以下のとおり，乙２公報には，本件発明１の「外部接続端子」は開示\nされていない。\nすなわち，被告は，乙２公報（特開平２－１３３９４３号公報，平成\n２年（１９９０年）５月２３日公開，発明の名称：高集積回路及びその\n製造方法）に本件発明１の「外部接続端子」が開示されていると主張す\n（〔 〕），，るところ 後記( )ア(ウ) 本判決６１頁 その点についての反論は3\n次のとおりである。\n乙２公報には，マルチチップモジュール用の高集積回路及びその製造\n方法に関する発明が記載されており 「半導体素子搭載用基板」に関す，\n，。る発明は 第３Ａ図ないし第３Ｃ図に関する説明として記載されている\nこの第３Ａ図ないし第３Ｃ図に関する説明中には 「複数の貫通孔１８，\nが，基板プレート６と同じ材料で形成可能な基板１７のマウント領域２\n内に ・・・グリッド間隔ｅで形成される（第３Ａ図 。基板１７の上，）\n面からその下面へと延びた貫通孔１８は，その後上面と下面間の導電接\n続のために使われる （７頁左上欄１６行ないし右上欄３行 「孔あ。」），\nき基板１７に・・・，第１の接続領域１９と，該第１の接続領域１９を\n貫通孔１８に接続する導体路２０とが施される（第３Ｂ図 。ここで導）\n体路２０は，基板１７の上面と下面の両方に配置できる （７頁右上。」\n欄５ないし９行 「これに追加して，あるいは導体及び接続構造を施），\nすのと同時に，貫通孔１８はそれらを貫いてメタライズされると共に，\n基板１７の下面箇所に（好ましくは電気化学蒸着によって ，いわゆる）\nバンプ２１の形の接点領域が設けられる。この結果，第３Ｃ図の断面図\nに示すような基板が得られる （７頁右上欄１２行ないし右上欄１８。」\n行）と記載されている。\n上記記載によれば，乙２公報に開示された「基板」の外部接続端子は\n「バンプ２１」であって，本件発明１の「外部接続端子」とは相違し，\n乙２公報には，本件発明１の「外部接続端子」は開示されていない。\n(エ) 乙３公報に開示された外部接続端子\n以下のとおり，乙３公報には，本件発明１の「外部接続端子」は開示\nされていない。\nすなわち，被告は，乙３公報（特開平４－１０３１５２号公報，平成\n４年（１９９２年）４月６日公開，発明の名称：半導体装置）に本件発\n明１の「外部接続端子」が開示されていると主張するところ（後記( )3\nア(エ)〔本判決６２頁 ，その点についての反論は，次のとおりであ〕）\nる。\n乙３公報には，乙１公報と同じくＰＧＡタイプの半導体装置（パッケ\nージ）が記載されており，第２図からして，半導体チップ搭載基板の外\n部接続端子として構成されているのは 「リードピン４」である。さら，\nに，乙３公報の目的，課題は，半導体搭載面下にもリードピンと内部配\n線を設けることにより，これらに影響されずに大きい半導体チップを搭\n載することができるとするもので，本件発明１とは異なっている。\nそうすると，乙３公報に記載された「半導体チップ搭載基板」の外部\n接続端子は「リードピン４」であって，本件発明１の「外部接続端子」\nと相違し，乙３公報には，本件発明１の「外部接続端子」は開示されて\nいない。\n(オ) 小括\n以上によれば，乙１ないし乙３の公報には，本件発明１の「外部接続\n端子」は開示されていない。\nウ 本件発明１の 上記外部接続端子は上記半導体搭載領域に設けられ 構「」（\n成要件エ）の開示の有無\n前記イ(オ)〔本判決５５頁〕のとおり，乙１ないし乙３の公報には，本\n件発明１の「外部接続端子」は開示されていないから，本件発明１の「上\n記外部接続端子は上記半導体搭載領域に設けられ （構成要件エ）との構」\n成要件も開示されていない。\nエ 半導体パッケージ領域を複数個配列することの周知性の有無\n半導体パッケージ領域を複数個配列することは，以下のとおり，周知で\nはない。\nすなわち，乙１公報のＰＧＡ基板は，外部接続端子として，接続用リー\nドピンを多数設けており，仮に，１枚の大きなＰＧＡ基板に複数の半導体\nパッケージ領域を形成した場合，その数の分の多数の接続ピンが基板の底\n面から突出することになって，取扱いの煩雑さや破損等の問題が生じ，さ\nらに，接続ピンが障害となって，複数の半導体パッケージを一括して樹脂\nでモールド封止することも難しくなるため，通常は，個別に切り分けられ\nた後，外部接続用リードピンを挿入した状態で取引される。このように，\nＰＧＡ基板においては 「半導体素子搭載領域と，半導体パッケージ領域，\nとを，複数組備え，同一の配線パターンを有する上記半導体素子搭載領域\n及び上記半導体パッケージ領域が複数個配列され」ることは，技術常識あ\n，， 。るいは周知といえる技術ではなく むしろ 技術常識に反するものである\n被告は，後記( )ウ〔本判決６２頁〕のとおり，乙３３公報（特開昭６3\n１－２４８４５３号公報，昭和６１年（１９８６年）１１月５日公開，発\n明の名称：セラミック基板および半導体装置の製造方法 乙３４公報 特），（\n，（ ） ，開昭６３－６０５４７号公報 昭和６３年 １９８８年 ３月１６日公開\n発明の名称：半導体搭載用基板）によれば，半導体素子搭載領域と樹脂封\n止用半導体パッケージ領域を複数組備えたＰＧＡ基板は周知であったと主\n張する。しかし，乙３３公報は，ＰＧＡなどの半導体パッケージにも適用\nできるとしか記載がなく，具体性に欠けるから，これをもって周知性の根\n拠とすることはできないし，乙３４公報は，半導体素子搭載用基板を作る\n，，途中段階のものにすぎず ピンを挿入した時点では個別に分けられており\n半導体素子搭載領域と半導体パッケージ領域が複数組存在しているとはい\nえない。\nオ 乙１公報記載の発明と本件発明１の課題の相違\n乙１公報記載の発明と本件発明１は，以下のとおり，課題が相違する。\nすなわち，本件発明１の課題と効果は，半導体パッケージを小型化する\nことにある。ところが，乙１公報の段落【０００３ 【発明が解決しよ】，\nうとする課題】中には，半導体パッケージの小型化に関する記載も示唆も\nなく，段落【０００７】には，半導体素子の大きさにかかわらず，半導体\nパッケージを規格の寸法に収めることができると記載されているのであっ\nて，半導体パッケージを小型化するという本件発明１の効果に対応する思\n想はどこにも記載がなく，その示唆もない。したがって，本件発明１の出\n願前に，このような課題の異なる乙１公報から本件発明１を想到すること\nはできない。\n乙１公報【要約】欄の【目的】の記載は，規格外の大きなサイズに比べ\nて小型の半導体装置を提供するという意味であり，本件各発明の半導体パ\nッケージの小型化とは，レベルが全く異なるものである。\nカ 乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用すること\nの容易性の有無\n乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用すること\nは，以下のとおり，容易ではない。\nすなわち，乙４ないし乙８の公報に記載された発明は，乙１公報に記載\nされたＰＧＡ基板とは構造も課題も異なるから，乙１公報記載の発明に乙\n４ないし乙８の公報に記載された発明を組み合わせることは，動機付けが\nなく，困難であり，本件発明１は，乙１公報記載の発明から当業者が容易\nに想到することのできた発明であるとはいえない。\n，，乙４公報の記載は ＩＣカードと呼ばれる製品の複合配線基板であって\n半導体素子搭載用基板と異なるだけでなく，本件発明１とも技術分野が異\n，， 。なり これをＰＧＡ基板に適用するには 当業者にとっても容易ではない\nまた，乙５公報はフレキシブルプリント配線板，乙６公報はフィルムキャ\nリヤ，乙７公報はＴＡＢテープ，乙８公報はマルチチップモジュール等の\n基板にそれぞれ関するものであって，乙１公報に記載されたような接続ピ\nンを挿入する構造のＰＧＡ基板に関するものでない。ＰＧＡ基板は，個別\nに切り分けた状態で一般的に使用されるため，乙４ないし乙８の公報に示\nされた回路パターンを繰り返して形成することを乙１公報記載の発明に適\n用することは，当業者にとっても容易ではない。\n乙４公報のＩＣカードはマザーボードに搭載せず，そのための外部接続\n端子をもたないから，これを乙１公報のＰＧＡ基板の発明に適用すること\nは，当業者にとって容易ではない。\nまた，乙５ないし乙８の公報記載の各発明は，外部接続端子が乙１公報\nのリードピンとは異なっており，これらの各発明と乙１公報記載の発明を\n組み合わせることは容易ではない。仮に，乙１公報記載の発明と乙５ない\nし乙８の公報記載の発明を組み合わせても，本件発明１の構成要件ウを充\n足しない。\n( ) 被告の再反論3\nア 本件発明１の「外部接続端子 （構成要件ウ，エ）の開示の有無につい」\nて\n乙１公報の環状外部接続端子は，本件発明１の「外部接続端子」に該当\nする。以下，詳述する。\n(ア) 本件発明１の半導体素子搭載用基板について\n被告は，被告主張に係る乙１公報発明１と本件発明１を対比するに当\nたり，乙１公報の記載事項のうち本件発明１に関連する記載箇所を抽出\nした上で「半導体素子搭載用樹脂基板」の発明（被告主張に係る乙１公\n報発明１）を特定し，本件発明１と対比しているから，製品としての半\n導体パッケージと，部材としての半導体素子搭載用基板との区別をした\n上で対比をしている。\n乙１公報が半導体パッケージの発明に係るものであるとしても，その\n半導体パッケージの一部として，乙１公報には，半導体素子１を搭載す\nる樹脂基板８が開示されており，本件各発明の半導体素子搭載用基板が\n示されている。\n(イ) 乙１公報に開示された外部接続端子について\nａ 外部接続用リードピン及び環状外部接続端子の本件発明１の「外部\n接続端子」への該当性について\n以下のとおり，乙１公報の外部接続用リードピン９は，本件発明１\nの「外部接続用端子」には該当しないが，乙１公報の環状外部接続端\n子は，本件発明１の「外部接続端子」に該当する。\n( ) パッケージ外部接続端子と基板配線外部接続端子の区別についa\nて\n外部接続端子を「パッケージ外部接続端子 （ はんだボール ，」「 」\n「リードピン 「バンプ」のように，外部基板に電気的に接続す」，\nるための端子であり，半導体素子搭載基板上の配線パターンの一部\nでない端子）と「基板配線外部接続端子 （半導体素子搭載用基板」\n上のワイヤボンディング端子を「パッケージ外部接続端子」に電気\n的に接続するための半導体素子搭載基板上の配線パターンの一部と\nしての端子）に区別すれば，乙１公報に開示された外部接続用リー\nドピン９と環状外部接続端子のうち，外部接続用リードピン９がパ\nッケージ外部接続端子に，環状外部接続端子が基板配線外部接続端\n子にそれぞれ該当するから，本件各発明の外部接続端子と対比すべ\nき乙１公報の端子は，基板配線外部接続端子に当たる環状外部接続\n端子である。環状外部接続端子は，樹脂基板が備える配線回路の一\n部としての接続端子であり，半導体素子外形内に設けられ，その結\n果，半導体パッケージを小型化する効果を発揮している。\n( ) 外部との接続の可否についてb\n仮に，半導体素子を基板に接着するダイボンド材がスルーホール\nを埋めてしまうおそれがあったとしても，乙１公報の【要約】欄の\n【構成】欄に「半導体素子１の下面に接着剤５及び絶縁シート６を\n介して，樹脂基板８のスルーホールを有しており 」と記載され，，\n図１（Ａ）にも明示されているように，絶縁シート６の存在によっ\nて，接着剤５がスルーホールを埋めてしまう懸念は無用となる。\n( ) 半導体素子搭載用基板におけるリードピンの有無についてc\nＰＧＡ基板が，個別に切り出された後に外部接続用の接続ピンを\n挿入するものであったと仮定しても，乙１公報のＰＧＡ基板は，接\n続ピンを挿入する前でかつ個別に切り出す前に本件発明１の全構成\n要件に相当する構成を実質上備えている。\n日経マイクロデバイス１９８７年（昭和６２年）８月号（日経マ\nグロウヒル社刊，乙３７）６８頁には 「同社はＰＧＡの基板が５，\n枚程度リードフレーム状につながった状態で取り扱い，自動化を図\nっている（図１０ 。ピンも自社で取り付ける。リードフレーム状）\nの基板にダイ・ボンディング，ワイヤー・ボンディングし，ポッテ\n。。ィング樹脂とメタル・キャップで封止する そしてピンを挿入する\n・・・ピン打ち後，ピンの接合部を半田付けする。キャップにマー\nキングして，昀後にフレームから切り離す （右欄８ないし１９。」\n行）と記載されており，図１０が示されている。また，日経マイク\nロデバイス１９８６年（昭和６１年）１２月号（乙３６）６０頁に\nは 「まず，ピン数に合わせてパターニングしたプリント基板を切，\n断せず，５枚程度つながった状態で基板の製造元から受け取る（図\n１ 。基板にＬＳＩチップをダイ・ボンディングし，ワイヤー・ボ）\nンディングする。その上にエポキシ樹脂をポッティングし，メタル\n・キャップで封止する。ピン挿入，ハンダ付け，マーキング後，昀\n後に各パッケージをバラバラにする（図２ （右欄３ないし１２）。」\n行）と記載されており，図１が示されている。これらの記載によれ\nば，ＰＧＡ基板において，半導体素子を搭載した後にピンを挿入す\nることは周知技術であり，また，ピンを挿入する前に半導体素子搭\n載用基板が複数の半導体素子搭載領域を備えることは周知技術であ\nった。\nまた，乙２７公報（特開平５－２９５２６号公報，平成５年（１\n９９３年）２月５日公開，発明の名称：半導体パッケージの基板へ\nの端子ピンの取付方法 ，乙２９公報，乙３０公報，乙３１公報及）\nび乙３２公報によれば，ＰＧＡ基板が外部接続用リードピンを備え\nない状態であっても，当業界においてＰＧＡ用の「半導体素子搭載\n用基板」と呼ばれている。\nなお，もともと本件各発明も，各公報記載の公知の発明も，物の\n発明であって製造方法の発明ではないから，製造工程や納入形態を\n議論する意味はなく，リードピンを挿入するタイミングに関する議\n論は意味がない。\n( ) 本件発明１の「外部接続端子」への該当性についてd\nしたがって，乙１公報の環状外部接続端子は，本件発明１の「外\n部接続端子」に該当する。\nｂ 本件発明１の「外部接続端子」を外部基板との接続部４２のような\n部材と解することの可否について\n前記( )ウ〔本判決４１頁〕のとおり，仮に本件発明１の外部接続1\nについて，本件明細書１における配線パターン３３の一部でなく，外\n部基板との接続部４２のような部材を意味すると解釈し，被告主張に\n係る乙１公報発明１の環状外部接続端子が本件発明１の「外部接続端\n子」に該当しないとしても，被告主張に係る乙１公報発明１の外部接\n続用リードピン９は，本件発明１の「外部接続端子」に該当する。\nｃ 乙１公報における本件発明１の「外部接続端子」の開示の有無につ\nいて\nしたがって，乙１公報の環状外部接続端子は，本件発明１の「外部\n接続端子」に該当し，乙１公報のＰＧＡ型樹脂基板８は，本件発明１\nの「半導体素子搭載用基板」に該当する。\n(ウ) 乙２公報に開示された外部接続端子について\n乙２公報の「貫通孔１８に接続する端子部」は，本件発明１の「外部\n接続端子」に該当する。\nすなわち，乙２公報のバンプ２１は，パッケージ外部接続端子に該当\n，， 「 」 。するものであり これは 本件発明１の 外部接続端子 に該当しない\n，（ ． ） ，しかし 乙２公報の第３Ｂ図 ＦＩＧ ３Ｂ に図示されているように\n乙２公報記載の実施例の各導体路２０の一端には第１の接続領域１９が\n存在し，他端には「貫通孔１８に接続する端子部」が存在しており，こ\n「」 ， ，の 貫通孔１８に接続する端子部 は 基板配線外部接続端子であって\n本件発明１の「外部接続端子」に該当する。\n(エ) 乙３公報に開示された外部接続端子について\n乙３公報のリードピン４は，パッケージ外部接続端子に該当するもの\n，， 「 」 。，であり これは 本件発明１の 外部接続端子 に該当しない しかし\n乙３公報のスルーホール配線３に接続する内部配線２の端子部は，基板\n，「 」 。配線外部接続端子であって 本件発明１の 外部接続端子 に該当する\n(オ) 小括\n以上によれば，乙１ないし乙３の公報には，本件発明１の「外部接続\n端子」が開示されている。\nイ 本件発明１の 上記外部接続端子は上記半導体搭載領域に設けられ 構「」（\n成要件エ）の開示の有無について\n乙１公報の環状外部接続端子は，本件発明１の「外部接続端子」に該当\nするから，本件発明１の「外部接続端子」は乙１公報に開示されており，\n本件発明１の構成要件ウ及びエは，乙１公報に開示されている。\nウ 半導体パッケージ領域を複数個配列することの周知性の有無について\n半導体パッケージ領域を複数個配列することは，以下のとおり，周知で\nある。\nすなわち，原告は，ＰＧＡ基板について，一般的に切り出される前の時\n点において，複数個の半導体素子搭載領域及び半導体パッケージ領域が存\n在することを認めている。仮に，切り出された後に外部接続用リードピン\n９が挿入されるとしても，本件発明１の「外部接続端子」に該当するもの\nは，配線回路の一部である環状外部接続端子であることから，乙１公報の\nＰＧＡ基板は，切り出される前から，本件発明１の構成要素をすべて実質\n上備えているといえる。\nまた，乙３３公報及び乙３４公報によれば，半導体素子搭載領域と樹脂\n封止用半導体パッケージ領域を複数組備えたＰＧＡ基板は周知であった。\nしたがって，通常の製造工程では，同一基板上に半導体パッケージ領域\nを複数個配列することは技術常識であり，当業者であれば，被告主張に係\nる乙１公報発明１について，複数個配列を予定したものであることを当然\nの事項として了知することができる。\nエ 乙１公報記載の発明と本件発明１の課題の相違について\n，， 。乙１公報記載の発明と本件発明１は 以下のとおり 課題を同一にする\nすなわち，乙１公報【要約】欄の【目的】には 「小型の半導体装置を，\n提供する」と記載され，段落【０００３】の【発明が解決しようとする課\n】，「。 ，題 には 外形サイズが大きくなってしまうという問題があった また\nこの種の外形サイズを大きくしたパッケージは ・・・特殊仕様になって，\nしまうという問題があった 」と記載され，さらに，段落【０００７】に。\nは 「パッケージサイズも規格外の大きなサイズにする必要なく」と記載，\nされている。したがって，乙１公報記載の発明の目的は小型の半導体装置\nの提供である。他方，本件発明１の課題及び効果は大きいパッケージを小\n型化することであるから，乙１公報記載の発明と本件発明１とは課題を同\n一にするものである。\nオ 乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用すること\nの容易性の有無について\n乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用すること\nは，以下のとおり，容易である。\nすなわち，乙４公報には，ＩＣカード用の複合配線基板が開示されてお\nり，複合配線基板自体は，本件発明１の半導体素子搭載用基板と同じ技術\n分野に属するものであり，乙４公報に記載された技術を乙１公報に記載さ\nれたＰＧＡ基板に適用することは当業者にとって容易である。また，乙５\nないし乙８の公報も，本件発明１と同じ技術分野に属する発明を開示して\nおり，これらに記載された技術を乙１公報に記載されたＰＧＡ基板に適用\nすることは当業者にとって容易である。\n８ 争点( )イ（本件特許権２の無効事由の有無）4\n( ) 被告の主張1\nア 進歩性の欠如\n本件発明２は，乙１公報記載の発明と乙４ないし乙８の公報記載の周知\n技術に基づいて，当業者が容易に発明をすることができたものであって，\n進歩性に欠ける。以下，詳述する。\nイ 乙１公報記載の発明\n前記７( )イ(イ)〔本判決４１頁〕のとおり，乙１公報の記載を参照す1\nると，乙１公報には，①樹脂基板８上に複数の配線回路が設けられ，配線\n回路はスルーホールより外側に向かって形成されていること，②配線回路\nの外側端にある素子接続用端子７は，接続線３により半導体素子１と電気\n的接続するためのものであること，また，③配線回路の内側端にあって，\nスルーホールの周囲を取り囲んでいる環状の端子であり，スルーホール内\nに挿入される外部接続用リードピン９と電気的に接続するための端子（環\n状外部接続端子）が示されているから，乙１公報に記載された発明を本件\n発明２の構成要件に対応させて示すと，次のとおりとなる（以下「被告主\n張に係る乙１公報発明２」という 。。）\n「半導体素子１を搭載するための，半導体素子搭載樹脂基板８を備え，\n上記半導体素子搭載樹脂基板８は，半導体素子１を搭載する領域，上\n記半導体素子搭載領域の外側の封止樹脂２により保護された半導体パッ\nケージ領域，及び上記封止樹脂半導体パッケージ領域に設けられた素子\n接続用端子７と，上記半導体素子搭載領域に設けられた環状外部接続端\n子とを含む配線回路を備える\nことを特徴とする半導体素子搭載用樹脂基板８ 」。\nウ 被告主張に係る乙１公報発明２と本件発明２の一致点，相違点\n被告主張に係る乙１公報発明２と本件発明１の構成部分の対応をみる\nと 被告主張に係る乙１公報発明２の環状外部接続端子は本件発明２の 外，「\n」。 ， 「 」部接続端子 に該当すると解される 仮に 本件発明２の 外部接続端子\nが本件明細書２でいう配線３３の一部ではなく，外部基板との接続部４２\nのような部材を意味すると解釈し，被告主張に係る乙１公報発明２の環状\n外部接続端子が本件発明２の「外部接続端子」に該当しないとしても，被\n告主張に係る乙１公報発明２の外部接続用リードピン９は，本件発明２の\n「外部接続端子」に該当する。\nまた，被告主張に係る乙１公報発明２の効果と本件発明２の効果をみる\nと，被告主張に係る乙１公報発明２の効果は，環状外部接続端子，スルー\nホール及び外部接続用リードピン９が半導体素子１の外形内に設けられ\nて，パッケージサイズを大きなサイズにする必要がないため小型化でき，\n半導体パッケージを小型化するというものであり，本件発明２の効果と同\n様のものである。そうすると，被告主張に係る乙１公報発明２を，本件発\n明２と対比すると，一致点及び相違点は，次のとおりである。\n(ア) 一致点\n半導体素子を搭載するための，半導体素子実装基板部を備え，\n上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子\n搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止\n用半導体パッケージ領域に設けられたワイヤボンディング端子と，上記\n半導体素子搭載領域に設けられた外部接続端子とを含む配線を備える\nことを特徴とする半導体素子実装用基板である点。\n(イ) 相違点\nａ相違点Ａ\n本件発明２では，複数個の半導体素子実装基板部を備えている（構\n成要件サⅠ）のに対し，被告主張に係る乙１公報発明２では，その複\n数個を明記していない点。\nｂ相違点Ｂ\n本件発明２では 半導体実装基板部間を連結するための連結部と 構，（\n成要件サⅡ）位置合わせマーク部とを備えている（構成要件サⅢ）の\nに対し，被告主張に係る乙１公報発明２では，そのような連結部と位\n置合わせマーク部を明記していない点。\nｃ相違点Ｃ\n，（ ） ，本件発明２では 連結部が導電層を有する 構成要件ス のに対し\n被告主張に係る乙１公報発明２では，連結部の導電層を明記していな\nい点。\nエ 相違点についての容易想到性\n本件発明２の技術的特徴は，構成要件シにあり，特に，このうちの「上\n記半導体素子搭載領域に設けられた外部接続端子」という点にあり，この\nことは，前記１( )ア(オ)ａ( )〔本判決２７頁〕と同様であるから，前記2a\nウ(イ)〔本判決６６頁〕の相違点は，いずれも本件発明２の技術的特徴で\nはない些末な要素に関するものである。\nしかも，前記ウ(イ)〔本判決６６頁〕の相違点は，次のとおり，当業者\nであれば，乙１公報と周知技術に基づいて容易に想到し得たものである。\n(ア) 相違点Ａについて\n被告主張に係る乙１公報発明２では，半導体素子搭載領域と半導体パ\nッケージ領域とを１組のみ示し，それらの複数個の存在を明記していな\nい。しかし，半導体素子搭載用基板の製造分野において，半導体パッケ\nージ領域を１個ずつ個別に製造することは例外的であり，通常の製造工\n程で同一基板上に半導体パッケージ領域を複数個配列することは技術常\n識であるから，当業者であれば，乙１公報に記載がなくとも，複数個配\n列を予定していることを当然の事項として了知することができる。仮に\nＰＧＡ基板が接続ピン挿入前に個別に切り出されるものであるとして\nも，切り出される前に半導体素子を搭載するための複数個の半導体素子\n実装基板が連結されている。そうすると，相違点Ａに係る複数個の半導\n体素子実装基板部を備えていることは，乙１公報に実質的に記載されて\nいるに等しい。\n仮に，乙１公報に複数個配列の実質的な記載がないとしても，前記７\n( )エ(イ)〔本判決４３頁〕と同様に，このことは，本件発明２と同じ1\n技術分野に属する乙４ないし乙８の公報に記載されており，本件各発明\nの新規性，進歩性の判断の基準日である平成７年３月１５日の時点にお\nいて周知の常用技術であった。\nしたがって，相違点Ａは，製造設計上の当然の技術事項であり，複数\n個の半導体素子実装基板部を備えていることは，当業者であれば，乙１\n公報と周知技術に基づいて容易に想到し得たものである。\n(イ) 相違点Ｂについて\n被告主張に係る乙１公報発明２では，半導体素子実装基板部間を連結\nするための連結部と位置合わせマーク部を明記していない。しかし，前\n記(ア)〔本判決６７頁〕のとおり，当業者であれば，乙１公報に記載が\nなくとも，複数個配列を予定していることを当然の事項として了知する\nことができる。そして，複数個の半導体素子実装基板部を備えるために\n，，は それらの間を連結する連結部を備える必要があることは明白であり\nまた，半導体パッケージの製造分野において，半導体を樹脂でモールド\nするなどのために位置合わせ用のマークを備えることも技術常識であ\nり，被告主張に係る乙１公報発明２において，位置合わせマーク部を備\nえることを予定していることも当然の事項として了知することができ\nる。そのため，相違点Ｂに係る半導体素子実装基板部間を連結するため\nの連結部と位置合わせマーク部は，乙１公報に実質的に記載されている\nに等しい。\n仮に，乙１公報に「半導体素子実装基板部間を連結するための連結部\nと位置合わせマーク部」の実質的な記載がないとしても，このことは，\n次のとおり，本件発明２と同じ技術分野に属する乙４ないし乙８の公報\nに記載されており，本件各発明の新規性，進歩性の判断の基準日である\n平成７年３月１５日の時点において周知であった。\n①乙４公報\n配線回路部Ａ複数個を 両側の連結部Ｂにより連結しており ３「， 」（\n頁左上欄９，１０行 ）と記載され，第１図には，連結部Ｂ及び位置，\n合わせ用の孔が図示されている。\n②乙５公報\n「これら回路基板形成域の側方に連設した支持枠 （１頁左下欄７」\nないし８行。ここにいう「支持枠」は，本件発明２の「連結部」に該\n当する 「両支持枠部分１９の各端部には適当な位置決め穴乃至は。），\n」（）支持穴２０を適宜形成することが出来る ３頁左上欄３ないし５行\nと記載され，第１図には，支持穴２０が図示されている。\n③乙６公報\n「長尺状の可 性〔判決注 「可撓性」の誤記と認められる 〕絶。\n縁性フィルム上に，金属箔配線が形成され （１頁左下欄５ないし６」\n行。ここにいう「長尺状の可撓性絶縁性フィルム」は，本件発明２の\n「連結部」に該当する 「パーフォレーション周囲の強度は充分で。），\nあり ・・・その際の位置精度を下げることがない （３頁右下欄７，。」\nないし１２行 ここにいう パーフォレーション は本件発明２の 位。「 」 「\n置合わせマーク部」に該当する ）と記載され，第７図には，フィル。\nムキャリヤ１及びパーフォレーション１０が図示されている。\n④乙７公報\n「ポリイミド製ベーステープ（絶縁性フィルム）１ （２頁右上欄」\n，。 「 （ ）２ ３行 ここにいう ポリイミド製ベーステープ 絶縁性フィルム\n１」は，本件発明２の「連結部」に該当する 「搬送用送り孔１ａ。），\nを基準にして （２頁左下欄１３，１４行。ここにいう「搬送用送り」\n孔１ａ」は本件発明２の「位置合わせマーク部」に該当する ）と記。\n載され，第１図（ａ）には，ポリイミド製ベーステープ１と搬送用送\nり孔１ａが図示されている。\n⑤乙８公報\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形\n成され （３頁右上欄１５ないし１７行）と記載され，第２図には，」\n位置合わせ孔が図示されている。\nしたがって，相違点Ｂは，製造設計上の当然の技術事項であり，半導\n体素子実装基板部間を連結するための連結部と位置合わせマーク部を備\nえることは，当業者であれば，乙１公報と周知技術に基づいて容易に想\n到し得たものである。\n(ウ) 相違点Ｃについて\n被告主張に係る乙１公報発明２では，剛性を与えるために連結部が具\nえる導電層を明記していない。しかし，半導体素子搭載用基板の製造分\n野において，強度を増すために「連結部は導電層を有する」ようにする\nことは，次のとおり，本件発明２と同じ技術分野に属する乙４ないし乙\n８の公報に記載されており，本件各発明の新規性，進歩性の判断の基準\n日である平成７年３月１５日の時点において周知であった。\n①乙４公報\n「金属層１１ｄを連結部の配線基板に設けたのは，複合配線基板と\nしての機械的強度の向上と・・・をはかるためであり，配線基板１１\nの配線導体１１ｃ形成時に同時に形成した （３頁左下欄７ないし。」\n１１行）と記載され，第３図には，金属層１１ｄが図示されている。\n②乙５公報\n「支持枠部分６には機械的強度を確保する為に導電層を残置するこ\nとも出来る （２頁左上欄６ないし８行）と記載されている。。」\n③乙６公報\n「図中１３がパーフォレーション周辺を補強する為に配置された，\n銅箔であり （３頁右上欄１１ないし１３行）と記載され，第７図に」\nは，補強材１３が図示されている。\n④乙７公報\n「金属箔は，絶縁性フィルムの側縁に送り孔の部分を除いて連続的\nに付着され，送り孔の開口縁を補強する （１頁左下欄９ないし１１」\n行）と記載され，第１図（ａ）には，搬送用送り孔補強用帯６及び帯\n間隔変化防止用横桟７が図示されている。\n⑤乙８公報\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形\n成され，同時に各回路パターンに接続して検査用ライン４０および電\n解めっきの導通をとるためのバスライン４２が設けられる （３頁。」\n右上欄１５ないし１９行）と記載され，第２図には，回路パターンを\n連結するベースフィルム１０上に導電性のバスライン４２が設けられ\nていることが図示されている。\nしたがって，相違点Ｃは，製造設計上の当然の技術事項であり，連結\n部が導電層を有するようにすることは，当業者であれば，乙１公報と周\n知技術に基づいて容易に想到し得たものである。\nオ小括\n以上によれば，本件発明２は，被告主張に係る乙１公報発明２及び周知\n技術に基づいて当業者が容易に発明をすることができたから，本件特許権\n２には，進歩性を欠くという無効事由がある。\n( ) 原告の反論2\nア 進歩性の具備\n本件発明２は，乙１公報記載の発明と乙４ないし乙８の公報記載の周知\n技術に基づいて当業者が容易に発明をすることができたものではなく，進\n歩性を有する。以下，詳述する。\nイ 本件発明２の「外部接続端子 （構成要件シ）の開示の有無」\n以下のとおり，乙１ないし乙３の公報には，本件発明２の「外部接続端\n子」は開示されていない。\n(ア) 本件発明２の「外部接続端子」\n本件発明２は 「・・・上記半導体素子搭載領域に設けられた外部接，\n続端子とを含む配線を備え （構成要件シ）との構成要件を備えるか，」\nら，本件発明２の「外部接続端子 （構成要件シ）は，配線に含まれる」\n外部接続端子である。\n(イ) 乙１公報に開示された外部接続端子\n前記７( )イ(イ)〔本判決４５頁〕と同様に，乙１公報には，本件発2\n明２の「外部接続端子」は開示されていない。\n(ウ) 乙２公報に開示された外部接続端子\n前記７( )イ(ウ)〔本判決５３頁〕と同様に，乙２公報には，本件発2\n明２の「外部接続端子」は開示されていない。\n(エ) 乙３公報に開示された外部接続端子\n前記７( )イ(エ)〔本判決５４頁〕と同様に，乙３公報には，本件発2\n明２の「外部接続端子」は開示されていない。\nウ 乙１公報記載の発明と本件発明２の課題の相違\n前記７( )オ〔本判決５６頁〕と同様に，乙１公報から本件発明２を想2\n到することはできない。\nエ 乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用すること\nの容易性の有無\n前記７( )カ〔本判決５７頁〕と同様に，乙１公報記載の発明に乙４な2\nいし乙８の公報に記載された発明を組み合わせることは困難であり，本件\n発明２は，乙１公報記載の発明から当業者が容易に想到することはできな\nかった。\nオ 相違点についての容易想到性\n以下のとおり，被告主張に係る乙１公報発明２と本件発明２の相違点に\n係る技術事項は，容易想到であるとはいえない。\n(ア) 相違点Ａについて\nＰＧＡ基板は，他の半導体パッケージとは異なり，接続用リードピン\nが多数設けられているという特殊性があるから，個別に作られるのが一\n般的な製造法である。乙１公報にはこのような一般的な製造法が記載さ\nれているにとどまり，同一基板上に半導体素子実装基板部を複数個配列\nすることは記載されていない。\nしたがって，相違点Ａは，製造設計上の当然の技術事項ではなく，複\n数個の半導体素子実装基板部を備えていることは，乙１公報と周知技術\nに基づいて容易に想到し得たものではない。\n(イ) 相違点Ｂについて\n前記(ア)〔本判決７２頁〕で述べたように，ＰＧＡ基板は，個別に作\nられるのが一般的な製造法であるから，複数個の半導体素子実装基板部\nの存在を前提とした連結部や位置合わせマーク部を設けることは，製造\n設計上の当然の技術事項ではなく，そのために乙４ないし乙８の公報に\n記載された技術を適用する動機付けもない。\n(ウ) 相違点Ｃについて\n乙１公報に記載されたＰＧＡ基板は，基板に外部接続用リードピンを\n挿入してこれを支持する必要があるため，基板自体が十分な剛性を有し\nているか又は剛性を出すために厚さを厚くしており，導電層を設けて強\n度を上げようとする発想がない。したがって，乙１公報には 「連結部，\nは導電層を有する」ことの記載も示唆もなく，乙４ないし乙８の公報に\n記載された技術を組み合わせる動機付けも存在しない。\n(エ) 相違点ＡないしＣについての容易想到性の有無\nそうすると，相違点ＡないしＣに係る技術事項は，いずれも乙１公報\nに記載されているに等しいとはいえず，また，乙４ないし乙８の公報に\n記載された技術を乙１公報のＰＧＡ基板に適用することは当業者にとっ\nて容易とはいえないから，相違点ＡないしＣに係る技術事項は，容易想\n到であるとはいえない。\n９ 争点( )ウ（本件特許権３の無効事由の有無）4\n( ) 被告の主張1\nア 新規性，進歩性の欠如\n本件発明３は，乙１公報記載の発明と実質的に同一であって，新規性に\n欠ける。仮にそうでないとしても，乙１公報記載の発明と乙４ないし乙８\nの公報記載の周知技術に基づいて，当業者が容易に発明をすることができ\nたものであって，進歩性に欠ける。以下，詳述する。\nイ 乙１公報記載の発明\n前記７( )イ(イ)〔本判決４１頁〕のとおり，乙１公報の記載を参照す1\nると，乙１公報には，①樹脂基板８上に複数の配線回路が設けられ，配線\n回路はスルーホールより外側に向かって形成されていること，②配線回路\nの外側端にある素子接続用端子７は，接続線３により半導体素子１と電気\n的接続するためのものであること，また，③配線回路の内側端にあって，\nスルーホールの周囲を取り囲んでいる環状の端子であり，スルーホール内\nに挿入される外部接続用リードピン９と電気的に接続するための端子（環\n状外部接続端子）が示されているから，乙１公報に記載された発明を本件\n発明３の構成要件に対応させて示すと，次のとおりとなる（以下「被告主\n張に係る乙１公報発明３」という 。。）\n「ガラス布エポキシ等の積層板と，その上面に形成された複数の配線回\n路とを備える，半導体素子１を搭載する樹脂基板８において，\n半導体素子１を搭載する領域と，該半導体素子搭載領域の外側の封止\n樹脂２により保護された半導体パッケージ領域とを備え，\n上記配線回路は，上記半導体パッケージ領域に形成された素子接続用\n端子７と，上記半導体素子搭載領域に形成された環状外部接続端子とを\nつなぐ配線回路を含み，\n上記環状外部接続端子の形成された箇所の上記積層板に，上記環状外\n部接続端子に達するスルーホール１０が設けられている\nことを特徴とする半導体素子搭載用樹脂基板８ 」。\nウ 被告主張に係る乙１公報発明３と本件発明３の一致点，相違点\n被告主張に係る乙１公報発明３と本件発明３の構成部分の対応をみる\nと，被告主張に係る乙１公報発明３の「環状外部接続端子」は本件発明３\nの「外部接続端子」に該当すると解される。仮に，本件発明３の「外部接\n続端子」が本件明細書３でいう配線パターン３３の一部ではなく，外部基\n板との接続部４２のような部材を意味すると解釈し，被告主張に係る乙１\n公報発明３の「環状外部接続端子」が本件発明３の「外部接続端子」に該\n当しないとしても，被告主張に係る乙１公報発明３の「外部接続用リード\nピン９」は，本件発明３の「外部接続端子」に該当すると解される。\nまた，被告主張に係る乙１公報発明３の効果と本件発明３の効果をみる\nと，被告主張に係る乙１公報発明３の効果は，環状外部接続端子，スルー\nホール及び外部接続用リードピン９が半導体素子１の外形内に設けられ\nて，パッケージサイズを大きなサイズにする必要がないため小型化するこ\nとができ，半導体パッケージを小型化するというものであり，本件発明３\nと同様のものである。\nそうすると，被告主張に係る乙１公報発明３を，本件発明３と対比する\nと，一致点及び相違点は，次のとおりである。\n(ア) 一致点\n絶縁性支持体と，その片面に形成された複数の配線とを備える半導体\n素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，備え，\n上記配線は，上記半導体パッケージ領域に形成されたワイヤボンディ\nング端子と，上記半導体素子搭載領域に形成された外部接続端子とをつ\nなぐ配線を含み，\n上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられている\nことを特徴とする半導体素子搭載用基板である点。\n(イ) 相違点\n本件発明３では，半導体素子搭載領域と半導体パッケージ領域とを複\n数組備えている（構成要件ニ）のに対し，被告主張に係る乙１公報発明\n３では，これらの領域を複数組備えることを明記していない点\nエ 新規性，進歩性の有無\n(ア) 新規性\n以下のとおり，本件発明３は，被告主張に係る乙１公報発明３と実質\n的に同一である。\nすなわち，本件発明３の技術的特徴は，構成要件ヌの「上記半導体素\n子搭載領域に形成された外部接続端子」という点にあり，このことは，\n前記１( )ア(オ)ａ( )〔本判決３０頁〕と同様であるから，前記ウ(イ)2c\n〔本判決７５頁〕の相違点は，本件発明３の技術的特徴ではない些末な\n要素に関するものである。しかも，半導体素子搭載用基板の製造分野に\nおいて，半導体パッケージ領域を１個ずつ個別に製造することは例外的\nであり，通常の製造工程で同一基板上に半導体パッケージ領域を複数個\n配列することは技術常識であるから，当業者であれば，乙１公報に記載\nがなくとも，複数個配列を予定していることを当然の事項として了知す\nることができる。\nしたがって，本件発明３は，乙１公報に実質的に記載されているに等\nしく，被告主張に係る乙１公報発明３と実質的に同一である。\n(イ) 進歩性\n仮に，乙１公報に複数組（複数個配列）の実質的な記載がないとして\nも，前記７( )エ(イ)〔本判決４３頁〕と同様に，このことは，本件発1\n明３と同じ技術分野に属する乙４ないし乙８の公報に記載されており，\n本件各発明の新規性，進歩性の判断の基準日である平成７年３月１５日\nの時点において周知の常用技術であった。\nしたがって，前記ウ(イ)〔本判決７５頁〕の相違点は，製造設計上の\n当然の技術事項であり，本件発明３は，当業者が被告主張に係る乙１公\n報発明３及び周知技術に基づいて容易に発明をすることができた。\nオ小括\n以上によれば，本件発明３は，被告主張に係る乙１公報発明３と実質\n的に同一であるか，又は被告主張に係る乙１公報発明３及び周知技術に\n基づいて当業者が容易に発明をすることができたから，本件特許権３に\nは，新規性及び進歩性を欠くという無効事由がある。\n( ) 原告の反論2\nア 新規性，進歩性の具備\n本件発明３は，乙１公報記載の発明と実質的に同一ではなく，新規性\nを有する。また，本件発明３は，乙１公報記載の発明と乙４ないし乙８\nの公報記載の周知技術に基づいて当業者が容易に発明をすることができ\nたものではなく，進歩性を有する。以下，詳述する。\nイ 本件発明３の「外部接続端子 （構成要件ヌ）の開示の有無」\n以下のとおり，乙１ないし乙３の公報には，本件発明３の「外部接続\n端子」は開示されていない。\n(ア) 本件発明３の「外部接続端子」\n本件発明３は 「・・・上記半導体素子搭載領域に形成された外部，\n接続端子とをつなぐ配線を含み （構成要件ヌ）との構成要件を備，」\nえるから，本件発明３の「外部接続端子 （構成要件ヌ）は，配線に」\n含まれる外部接続端子である。\n(イ) 乙１公報に開示された外部接続端子\n前記７( )イ(イ)〔本判決４５頁〕と同様に，乙１公報には，本件2\n発明３の「外部接続端子」は開示されていない。\n(ウ) 乙２公報に開示された外部接続端子\n前記７( )イ(ウ)〔本判決５３頁〕と同様に，乙２公報には，本件2\n発明３の「外部接続端子」は開示されていない。\n(エ) 乙３公報に開示された外部接続端子\n前記７( )イ(エ)〔本判決５４頁〕と同様に，乙３公報には，本件2\n発明３の「外部接続端子」は開示されていない。\nウ 本件発明３の基板の片面に形成された配線（構成要件ナ）の開示の有\n無\n以下のとおり，乙１公報記載の発明は，本件発明３の構成要件ナの構\n成を備えるものではない。\nすなわち，構成要件ナの基板の「片面に形成された配線」とは，基板\nの片面のみに配線が形成されていることを意味する。\nこれに対し 乙１公報には 表裏両面には銅が張られている 表，，「。」，「\n裏面の銅をエッチングすることにより回路が形成されている （ ００。」【\n０５ ）と記載されており，乙１公報記載の発明に係る基板には，裏面】\nにも配線がある。ＰＧＡ基板においては，通常，裏面の環状回路を含む\n配線とリードピンをハンダで接続し，裏面の配線とリードピンとの電気\n的な接続を確実にしているため，裏面の回路は電気配線として機能して\nいる。そうすると，乙１公報記載の発明の基板は，半導体素子１を搭載\nする面とその裏面に複数の配線が設けられており，これらの配線が素子\n接続用端子７とめっきの施されたスルーホール１０をつなぐ配線パター\nンを備えるものである。\nしたがって，乙１公報記載の発明は，配線が基板の両面に形成された\nものであるから，構成要件ナの上記構成を備えるものではなく，本件発\n明３と相違する。\nエ 本件発明３の「開口部 （構成要件ネ）の開示の有無」\n以下のとおり，本件発明３の「開口部 （構成要件ネ）は乙１公報記」\n載の発明には開示されていない。\n(ア) 本件発明３は，配線を絶縁性支持体の片面に形成して，開口部を\n外部接続端子でふさぐ構造とすることにより，半導体パッケージの構\n造を単純化することができ，低コストで生産性に優れた半導体素子搭\n載用基板を得ることができるものであるのに対し，乙１公報記載の発\n明のＰＧＡ基板のスルーホールは，外部接続端子を挿入してこれを支\n持するためのものであり，内部のめっきと両面配線が必要であり，外\n部接続端子が挿入されなければダイボンド材によって埋められてしま\nうから，乙１公報記載の発明のスルーホール１０と本件発明３の「開\n口部」は目的も構造も全く相違している。したがって，乙１公報記載\nの発明のスルーホール１０は本件発明３の「外部接続端子に達する開\n口部」ではなく，本件発明３の「開口部」は乙１公報記載の発明には\n開示されていない。\n「」 ，(イ) 仮に 外部接続端子 がスルーホールのめっき部であるとすると\n本件発明３の構成要件ネ（上記外部接続端子の形成された箇所の上記\n，）絶縁性支持体に 上記外部接続端子に達する開口部が設けられている\nは 「上記外部接続端子の形成された箇所の上記絶縁性支持体に，ス，\nルーホールのめっき部に達する開口部が設けられている」ということ\nになるが，乙１公報にはそのような構造のものは開示されていない。\nまた，そこでいう開口部はスルーホールであるから 「上記外部接続，\n端子の形成された箇所の上記絶縁性支持体に，スルーホールのめっき\n部に達するスルーホールが設けられている」ということになり，矛盾\nした意味になる。\nオ 乙１公報記載の発明と本件発明３の課題の相違\n前記７( )オ〔本判決５６頁〕と同様に，乙１公報から本件発明３を2\n想到することはできない。\nカ 乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用するこ\nとの容易性の有無\n前記７( )カ〔本判決５７頁〕と同様に，乙１公報記載の発明に乙４2\nないし乙８の公報に記載された発明を組み合わせることは困難であり，\n本件発明３は，乙１公報記載の発明から当業者が容易に想到することの\nできた発明であるとはいえない。\nキ 被告主張に係る乙１公報発明３と本件発明３の相違点についての容易\n想到性\n前記８( )オ(ア)〔本判決７２頁〕のとおり，乙１公報にはＰＧＡ基2\n板を個別に作る一般的な製造法が記載されているにとどまり，同一基板\n上に半導体素子実装基板部を複数個配列することは記載されていない。\n，，したがって 被告主張に係る乙１公報発明３と本件発明３の相違点は\n製造設計上の当然の技術事項ではなく，半導体搭載領域と半導体パッケ\nージ領域とを複数組備えていることは，乙１公報と周知技術に基づいて\n容易に想到し得たものではない。\n( ) 被告の再反論3\nア 本件発明３の基板の片面に形成された配線（構成要件ナ）の開示の有\n無について\n以下のとおり，本件発明３の基板の片面に形成された配線（構成要件\nナ）は，乙１公報記載の発明に開示されている。\nすなわち，本件発明３の構成要件ナには 「片面に形成された複数の，\n配線」と記載されており 「片面のみに」との記載はなく，また，片面，\nのみに配線を設けることによる格別な効果もない。そのため，乙１公報\n記載の発明において，絶縁性支持体の片面に配線が形成されていれば，\nその他の面の配線の有無にかかわらず，構成要件ナの「片面に形成され\nた複数の配線」が開示されているといえる。\n乙１公報の段落【０００５ ，図１には，ガラス布エポキシ等の積層】\n板と，その上面に形成された複数の配線回路が開示されているから，本\n件発明３の絶縁性支持体の片面に形成された配線が開示されている。\nイ 本件発明３の「開口部 （構成要件ネ）の開示の有無について」\n以下のとおり，本件発明３の「開口部 （構成要件ネ）は乙１公報記」\n載の発明には開示されている。\nすなわち，本件特許権３の請求項１に，開口部を外部接続端子で「ふ\n」， 「 」 ，さぐ 構造とするような限定の記載はなく 本件発明３の 開口部 は\n乙１公報にスルーホールとして開示されている。\n，，仮に 被告主張に係る乙１公報発明３のＰＧＡ基板のスルーホールが\n内部のめっきと両面配線を必要とするとしても，乙１公報の「環状外部\n接続端子に達するスルーホール」が本件発明３の「外部接続端子に達す\nる開口部」に該当することに変わりはない。\nなお，スルーホールに内部めっきのされていない状態でリードピン又\nはバンプに接続することは可能であり，環状外部接続端子が，スルーホ\nール内のめっきの有無にかかわらず，基板上のワイヤボンディング端子\nをリードピン又はバンプと電気的に接続するための機能，すなわち，本\n件発明３の半導体素子搭載用基板の外部接続端子と同一の機能を果たし\nていることは明らかである。\n本件発明３においては，絶縁性支持体裏面から外部接続端子に達する\n開口部が設けられているが，その開口部はバンプを設け，絶縁性支持体\n裏面と外部接続端子との電気的接触を取れるようにするためのものであ\nる。乙１公報記載の発明においても，開口が基板裏面から外部接続端子\nであるめっきが施されたスルーホールの内面に達するように設けられて\nいるから，本件発明３の「開口部 （構成要件ネ）は開示されている。」\n争点( )（本件各訂正による無効事由の解消の有無）ア（本件訂正１による10 5\n本件特許権１の無効事由の解消の有無）\n( ) 原告の主張1\n。， 。本件訂正１により本件特許権１の無効事由は解消された 以下 詳述する\nア 乙１公報記載の発明に基づく容易想到性がないこと\n(ア) 乙１公報記載の発明\n乙１公報記載の発明は，次のとおりである。\n「樹脂基板に，半導体素子が搭載される領域と，その外側に樹脂により\n封止される領域を有し，該樹脂基板の片面に複数の配線が設けられ，該\n樹脂により封止される領域に素子接続用端子が設けられ，該半導体素子\nが搭載される領域にめっきが施されたスルーホールが設けられ，該配線\nが素子接続用端子とスルーホールとをつなぐ配線パターンを備えたＰＧ\nＡ基板 」。\n(イ) 本件訂正発明１\n本件訂正発明１（前記第２，２( )ア〔本判決１５頁 ）を構成要件11 〕\nに分説すると，次のとおりである。\nア 絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい\nて，\nイ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用\n半導体パッケージ領域とを，複数組備え，\n○Ⅰ 上記配線は銅箔から形成される配線であって，上記絶縁性支持体ウ\nの半導体素子を搭載する面側のみに１層あり，\n○Ⅱ 上記配線は，ワイヤボンディング端子と，外部接続端子とを上記ウ\n絶縁性支持体上に形成される配線の一部とした配線パターンを備え，\n○Ⅰ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えらエ\nれ，\n○Ⅱ 上記ワイヤボンディング端子はその反対側の面に備えられ，エ\n○Ⅲ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記エ\n外部接続端子に達する開口部が設けられ，上記開口部の半導体素子を\n搭載する面側は，上記外部接続端子で覆われており，\n○ⅳ 上記絶縁性支持体はポリイミドフィルムであって，上記開口部のエ\n側壁に上記絶縁性支持体が露出しており，\n○ⅴ 上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージエ\n領域に設けられ，\n○ⅵ 上記外部接続端子は上記半導体素子搭載領域に設けられ，エ\n○Ⅰ 同一の上記配線パターンを有する上記半導体素子搭載領域及び上オ\n記半導体パッケージ領域が複数個配列され上記複数個を一括して封止\n可能なブロックが形成されており，\n○Ⅱ 同一の上記ブロックが複数個設けられているオ\nことを特徴とする半導体素子搭載用基板。\n(ウ) 乙１公報記載の発明と本件訂正発明１の対比\n本件訂正発明は，前記(ア)〔本判決８２頁〕の乙１公報記載の発明と\n対比すると，次の点で相違する。\nａ 配線は，銅箔から形成される配線であって，絶縁性支持体の半導体\n素子を搭載する面側のみに１層ある点。\nｂ 外部接続端子は配線の絶縁性支持体側の面に備えられている点。\nｃ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端子に\n達する開口部が設けられ，開口部の半導体素子を搭載する面側は，外\n部接続端子で覆われている点。\nｄ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に絶縁\n性支持体が露出している点。\nｅ 同一の配線パターンを有する半導体素子搭載領域及び半導体パッケ\nージ領域が複数個配列され複数個を一括して封止可能なブロックが形\n成されており，同一のブロックが複数個設けられている点。\n(エ) 乙１公報記載の発明に基づく容易想到性の有無\nそうすると，乙１公報記載の発明と本件訂正発明１とは，配線や外部\nとの接続構造が全く異なっているから，乙１公報記載の発明に基づいて\n本件訂正発明１を容易に想到することはできなかった。\nイ 乙４公報記載の発明に基づく容易想到性がないこと\n(ア) 乙４公報記載の発明\n乙４公報の発明は，次のとおりである。\n「配線回路部と前記配線回路部を複数個を連結するための連結部とによ\nり構成され，前記配線回路部および前記連結部は，絶縁基板に配線導体\nが設けられた配線基板と，不要部が除去加工された絶縁体とを接着積層\nして形成され，配線回路部の配線基板には，集積回路素子を搭載する凹\n部が設けられ，配線回路部の配線導体は，配線基板の凹部が設けられた\n側の絶縁基板表面の複数の回路パターン，及び該回路パターンに設けら\n，，れたワイヤボンディング端子 絶縁基板裏面の外部接続用端子パターン\n及びスルーホールを有し，集積回路素子および接続部は，封止樹脂によ\nり保護される部分である複合配線基板 」。\n(イ) 乙４公報記載の発明と本件訂正発明１の対比\n本件訂正発明１は，前記(ア)〔本判決８４頁〕の乙４公報記載の発明\nと対比すると，次の点で相違する。\nａ 配線は，銅箔から形成される配線であって，絶縁性支持体の半導体\n素子を搭載する面側のみに１層ある点。\nｂ 外部接続端子は配線の絶縁性支持体側の面に備えられている点。\nｃ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端子に\n達する開口部が設けられ，開口部の半導体素子を搭載する面側は，外\n部接続端子で覆われている点。\nｄ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に絶縁\n性支持体が露出している点。\nｅ 外部接続端子は半導体素子搭載領域に設けられている点。\nｆ 同一の配線パターンを有する半導体素子搭載領域及び半導体パッケ\nージ領域が複数個配列され複数個を一括して封止可能なブロックが形\n成されており，同一のブロックが複数個設けられている点。\n(ウ) 乙４公報記載の発明に基づく容易想到性の有無\nそうすると，乙４公報記載の発明と本件訂正発明１とは，配線や外部\nとの接続構造が全く異なっているから，乙４公報記載の発明に基づいて\n本件訂正発明１を容易に想到することはできなかった。\nウ 本件特許権１の無効事由の解消\n，， 。したがって 本件訂正１により 本件特許権１の無効事由は解消された\n( ) 被告の反論2\n。，本件訂正１によっても本件特許権１の無効事由は解消されていない 以下\n詳述する。\nア 乙１公報記載の発明との対比における新規性，進歩性の欠如\n本件訂正発明１の技術的特徴は，訂正前の本件発明１と同様，外部接続\nウウ端子が半導体素子搭載領域に設けられている点にあり，構成要件○Ⅰ，○\nⅡ，○Ⅰないしⅳ，○Ⅰ，○Ⅱは，この本件発明１の技術的特徴自体を本エオ オ\n質的に限定するものではない。本件訂正発明１の上記の技術的特徴は，乙\n１公報の図１により開示されている。そして，本件発明１の本件訂正１に\n係る事項は，このような技術的特徴と関係のない些末な要素に関するもの\nであるから，本件訂正発明１は，乙１公報記載の発明と実質的に同一であ\nり，又は乙１公報記載の発明及び周知技術に基づき，当業者が容易に発明\nをすることができたものである。\nイ 乙４２公報記載の発明との対比における進歩性の欠如\n本件訂正発明１は，当業者が乙４２公報（特開昭６１－１７７７５９号\n，（ ） ， ）公報 昭和６１年 １９８６年 ８月９日公開 発明の名称：半導体装置\n。， 。及び周知技術に基づいて容易に発明をすることができた 以下 詳述する\n(ア) 乙４２公報記載の発明\n乙４２公報の実施例及び図面によれば，乙４２公報には，次の構成を\n備える発明が記載されている。\nａ ガラスエポキシ基板により構成されるベース１と金属箔から形成さ\nれる複数のメタライズ層６とを備える，半導体素子３を固着した半導\n体素子搭載用基板。\nｂ 半導体素子３を搭載する領域と，外側のＳ 系ゲル９により被覆さi\nれた半導体パッケージ領域。\nｃ １層のメタライズ層６は，ベース１の半導体素子３を搭載する面側\nのみにある。\nｄ メタライズ層６は，コネクタワイヤボンディング部と，アウターリ\nード４に接続する端子とをベース１上に形成されるメタライズ層６の\n一部とした配線パターンを備えている。\nｅ アウターリード接続部分はメタライズ層６のベース１側の面に備え\nられ，コネクタワイヤボンディング部はその反対側（素子側）の面に\n備えられている。\nｆ アウターリード４に接続する端子の形成される箇所のベース１に，\nアウターリード４に接続する端子に達するスルーホールがベース１に\n穿設され，スルーホールの半導体素子搭載面側は，メタライズ層６で\n覆われており，スルーホールの側壁にベース１が露出している。\nｇ コネクタワイヤボンディング部はＳｉ系ゲル９により被覆される半\n導体パッケージ領域に設けられ，アウターリード４に接続する端子は\n半導体素子３搭載領域に設けられている。\n(イ) 乙４２公報記載の発明と本件訂正発明１の一致点，相違点\n乙４２公報記載の発明と本件訂正発明１の一致点，相違点は，次のと\nおりである。\nａ一致点\n絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい\nて\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用\n半導体パッケージ領域とを，備え，\n上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみに\n１層あり，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶\n縁性支持体上に形成される配線の一部とした配線パターンを備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら\nれ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外\n部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭\n載する面側は，上記外部接続端子で覆われており，\n上記開口部の側壁に上記絶縁性支持体が露出しており，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領\n域に設けられ，\n上記外部接続端子は上記半導体素子搭載領域に設けられている点。\nｂ相違点\n( ) 相違点①a\n本件訂正発明１は，半導体素子搭載用基板において半導体素子搭\n載領域と半導体パッケージ領域が複数組備えられているが，乙４２\n公報記載の発明には，複数組備えられていることが明示されていな\nい点。\n( ) 相違点②b\n本件訂正発明１は，配線が銅箔により形成されているが，乙４２\n公報記載の発明には，そのことが明示されていない点。\n( ) 相違点③c\n本件訂正発明１は，絶縁性支持体がポリイミドフィルムにより形\n成されているが，乙４２公報記載の発明には，そのことが明示され\nていない点。\n( ) 相違点④d\n本件訂正発明１は，同一の配線パターンを有する半導体素子搭載\n領域及び半導体パッケージ領域が複数個配列され，複数個を一括し\nて封止可能なブロックが形成されており，同一の上記ブロックが複\n数個設けられているが，乙４２公報記載の発明には，そのことが明\n示されていない点。\n(ウ) 相違点に係る技術の周知性\nａ 相違点①について\n半導体素子搭載用基板において半導体素子搭載領域と半導体パッケ\nージ領域が複数組備えられていることは，乙４ないし８，４７ないし\n５１に記載されており，周知であった。\nｂ 相違点②について\n配線を銅箔により形成することは，乙７，４４，４５，５８，５９\nに記載されており，周知であった。\nｃ 相違点③について\n絶縁性支持体をポリイミドフィルムにより形成することは，乙７，\n８，４５，５８，５９に記載されており，周知であった。\nｄ 相違点④について\n同一の配線パターンを有する半導体素子搭載領域と半導体パッケー\nジ領域が複数個配列されることは，乙４ないし８，４７ないし５１に\n記載されており，周知であった。また，これらの複数個を一括して封\n止可能な複数ブロックが複数個設けられることも，乙６０ないし６３\nに記載されており，周知であった。\n(エ) 容易想到性\n前記(ウ)〔本判決８８頁〕のとおり，相違点に係る技術はいずれも周\n知であった。また，乙４２公報には 「発明の概要」を記載した欄に，，\n「チップの下部にもアウターリードを垂直に出した構成・・・としたの\nで ・・・パッケージサイズも小型化可能となる （２頁右上欄３ない，。」\nし９行）と記載されており，半導体パッケージを小型化するという本件\n訂正発明１と同様の作用効果が記載されている。したがって，乙４２公\n報記載の発明に周知技術を適用して本件訂正発明１を構成することは，\n当業者にとって容易に想到し得たものである。\n( ) 原告の再反論3\n乙４２公報記載の発明に周知技術を適用して本件訂正発明１を構成するこ\n，。 ， 。とは 当業者にとって容易に想到することはできなかった 以下 詳述する\nア 乙４２公報記載の発明について\n本件各訂正発明は，その特許請求の範囲の記載にあるとおり半導体素子\n搭載用の基板についての発明であって，その基本的な構成は，ポリイミド\nフィルムの上面（半導体素子を搭載する側を上面とし，反対側を下面とす\nる）に銅箔からなる配線パターンを設け，その一端の上面をワイヤボンデ\nィング端子とし，他端の下面を外部接続端子とし，基板であるポリイミド\nフィルムの当該部分に該当する位置に開口部を設けて，外部と電気的に接\n続できるようにしておくというものである。これに対して，乙４２公報記\n載の発明は，半導体素子を搭載した半導体装置であるが，そのうちの基板\nの部分の構成をみると，ガラスエポキシのベース（基板）の上面にメタラ\nイズ層からなる配線パターンを設け，その一端の上面をワイヤボンディン\n，。グ端子とし 他端をベースに穿設されたスルーホールに電気的に接続する\nそして，このスルーホールにアウターリードを挿入し，スルーホールの下\n部につながる裏面配線とアウターリードとをはんだ付したというものであ\nる。ここで，スルーホールとは，側壁にめっき等による導電層を有する貫\n通孔のことである。\nそこで，本件各訂正発明と乙４２公報記載の発明を対比すると，ポリイ\nミドフィルムのような薄い素材では，アウターリードを挿入し保持・固定\nするスルーホールを設けることは困難であり，そもそも基板の材質が異な\nっている。そして，配線について，本件各訂正発明では基板の上面のみに\n，， ，設けられているのに対し 乙４２公報記載の発明では 電気的接続経路が\nコネクタワイヤ→メタライズ層→スルーホール→アウターリード，又はコ\nネクタワイヤ→メタライズ層→スルーホール→下面配線→はんだ→アウタ\nーリードの順となり，基板の下面にも下面配線が設けられている。このよ\nうに，基板として，両者は技術的に基本的発想が異なっている。\nそうすると，乙４２公報記載の発明は，半導体素子を搭載する面の反対\n側の下面にも配線が設けられているから，ベース１の半導体素子３を搭載\nする面側のみに，メタライズ層６からなる複数の配線が設けられているこ\nと（前記( )イ(ア)ｃ，ｄ〔本判決８６頁 ）はない。2 〕\nまた，乙４２公報の第３図に示されているように，スルーホールに対面\nする部分のメタライズ層６は空孔となっており，メタライズ層６はスルー\nホールを覆っていない。そのため，乙４２公報記載の発明において，アウ\nターリード４に接続されているのは，電気的にも物理的にもスルーホール\nであり，メタライズ層６の下面にアウターリード４に接続する端子は存在\nしないから，アウターリード４に接続する端子は半導体素子３の搭載領域\nのメタライズ層６の下面に設けられること（前記( )イ(ア)ｅ，ｇ〔本判2\n決８６頁 ）はないし，スルーホールの半導体素子３を搭載する面側がメ〕\nタライズ層６で覆われていること（前記( )イ(ア)ｆ〔本判決８６頁 ）2 〕\nはない。そのため，乙４２公報記載の発明においては，外部接続端子に該\n当するのは，アウターリード４ということになる。\nイ 乙４２公報記載の発明と本件訂正発明１の一致点，相違点について\n前記ア〔本判決８９頁〕のとおり，乙４２公報記載の発明においては，\n半導体素子を搭載する面の反対側である下面にも配線があるから 「上記，\n，，」配線は 上記絶縁性支持体の半導体素子を搭載する面側のみに１層あり\n（前記( )イ(イ)ａ〔本判決８７頁 ）との点は一致点ではなく，相違点2 〕\nである。\nまた，乙４２公報記載の発明においては，アウターリード４（リードピ\nン）が外部接続端子に該当するから，外部接続端子は絶縁性支持体上に形\n成される配線の一部ではない。仮にスルーホールの側壁（めっき等が施さ\nれている部分）を外部接続端子とした場合でも同様である。そうすると，\n「上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶縁性\n支持体上に形成される配線の一部とした配線パターンを備え 「上記外」，\n部接続端子は上記配線の上記絶縁性支持体側の面に備えられ 「上記ワ」，\nイヤボンディング端子はその反対側の面に備えられ 「上記開口部の半」，\n導体素子を搭載する面側は，上記外部接続端子で覆われており （前記( )」 2\nイ(イ)ａ〔本判決８７頁 ）との点は，一致点ではなく，相違点である。〕\nウ 絶縁性支持体の開口部側壁への露出に関する相違点について\n(ア) 本件訂正発明１では，絶縁性支持体がポリイミドフィルムで構成さ\nれ，絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出しているの\nに対し，乙４２公報記載の発明では，ベース（絶縁性支持体）がガラス\nエポキシで構成され，スルーホール（開口部）の側壁にベースが露出し\nているか否かを明記しておらず，この点は，本件訂正発明１と乙４２公\n報記載の発明の相違点である。\n(イ) 本件訂正発明１は，製品としての半導体素子搭載用基板において，\n開口部の側壁に絶縁性支持体が露出しているのに対し，乙４２公報記載\nの発明では，製品としての状態で，スルーホールの側壁にはめっき等に\nよる導電層が形成される。\nすなわち，本件訂正発明１は，半導体素子搭載用基板に関する発明で\nあって，半導体素子を直ちに搭載できる状態であることが必要である。\n本件訂正発明１に係る半導体素子搭載用基板は，開口部の側壁に絶縁性\n支持体が露出しているが，半導体素子を搭載できる状態にあり，この基\n板に半導体素子を接着し，半導体素子の外部端子とワイヤボンディング\n端子とを電気的に接続し，パッケージ領域に該当する部分に半導体封止\n用エポキシ樹脂を用いて配線パターンを一括封止した後，外部接続端子\nにはんだボールを形成して外部接続用バンプを形成し，各パッケージ部\nに分離するものである。そのため，開口部の側壁に絶縁性支持体が露出\nしている基板は，半導体素子搭載用基板の製造工程におけるある時点で\nの基板の状態ではなく，本件訂正発明１の半導体素子搭載用基板そのも\nのである。\nこれに対し，乙４２公報記載の発明は，半導体素子搭載領域にアウタ\nーリードを設ける構造となっているため，半導体素子を搭載した後でア\nウターリードを打ち込むことは極めて困難であり，アウターリードが備\nわっている状態でなければ半導体素子搭載基板とはいえない。そして，\n乙４２公報に「上記メタライズ層６と，アウターリード４とを，ベース\n１に穿設されたスルーホールを介して電気的に接続している （２頁右」\n下欄１ないし３行）と記載されているように，アウターリードを打ち込\nむ際には，スルーホールは，メタライズ層６とアウターリード４とを電\n気的に接続するために，めっき等により側壁に導電層が形成されていな\n，，ければならないから 乙４２公報記載の発明の半導体素子搭載用基板は\nスルーホールの側壁にベースが露出された状態にはならない。なお，ス\nルーホールは，両面銅張積層板に孔を穿設し，次いで孔の側壁を含めめ\nっきすることによって形成されるものであり，この時点では，まだ配線\nは形成されておらず，そのため，孔が穿設された段階，及び次のスルー\nホール形成の段階においては，半導体素子搭載用基板とはいえない。\n(ウ) 前記(ア)〔本判決９１頁〕の相違点について，スルーホールの側壁\nにめっき等による導電層が形成されている乙４２公報記載の発明から，\n開口部の側壁に絶縁性支持体が露出している本件訂正発明１を想到する\nことは，容易とはいえない。\nエ 容易想到性について\nしたがって，乙４２公報記載の発明に周知技術を適用して本件訂正発明\n，。１を構成することは 当業者にとって容易に想到することはできなかった\n争点( )イ（本件訂正２による本件特許権２の無効事由の解消の有無）11 5\n( ) 原告の主張1\n。， 。本件訂正２により本件特許権２の無効事由は解消された 以下 詳述する\nア 乙４公報記載の発明\n乙４公報記載の発明は，次のとおりである。\n「配線回路部と前記配線回路部を複数個を連結するための連結部とにより\n構成され，前記配線回路部及び前記連結部は，絶縁基板に配線導体が設け\nられた配線基板と，不要部が除去加工された絶縁体とを接着積層して形成\nされ，配線回路部の配線基板には，集積回路素子を搭載する凹部が設けら\nれ，配線回路部の配線導体は，配線基板の凹部が設けられた側の絶縁基板\n表面の回路パターン及び該回路パターンに設けられたワイヤボンディング\n端子，絶縁基板裏面の外部接続用端子パターン，及び，スルーホールを有\nし，集積回路素子及び接続部は，封止樹脂により保護される部分であり，\n連結部は，その配線基板の少なくとも一方面に設けられた金属層，及び，\n隣接する配線回路部間に対応する位置に形成された穴を有する複合配線基\n板」。\nイ 本件訂正発明２\n本件訂正発明２（前記第２，２( )イ〔本判決１６頁 ）を構成要件に11 〕\n分説すると，次のとおりである。\nサⅠ それぞれ半導体素子を搭載するための，複数個の半導体素子実装基\n板部と，\nサⅡ 上記半導体素子実装基板部間を連結するための連結部と，\nサⅢ 位置合わせマーク部とを備え，\n○Ⅰ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素シ\n子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂\n封止用半導体パッケージ領域に設けられるワイヤボンディング端子\nと，上記半導体素子搭載領域に設けられる外部接続端子とを含む配線\n並びに絶縁性支持体を備え，\n○Ⅱ 上記配線は銅箔から形成される配線であって，上記絶縁性支持体のシ\n半導体素子を搭載する面側のみに１層あり，\n○Ⅲ 上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶シ\n縁性支持体上に形成される配線の一部として備え，\n○ⅳ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えらシ\nれ，\n○ⅴ 上記ワイヤボンディング端子はその反対側の面に備えられ，シ\n○ⅵ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外シ\n部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭\n載する面側は，上記外部接続端子で覆われており，\n○ⅶ 上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側シ\n壁に上記絶縁性支持体が露出しており，\nス 上記連結部は導電層を有する\nことを特徴とする半導体素子実装用基板。\nウ 乙４公報記載の発明と本件訂正発明２の対比\n本件訂正発明２は，前記ア〔本判決９３頁〕の乙４公報記載の発明と対\n比すると，次の点で相違する。\nａ 半導体素子搭載領域に設けられた外部接続端子である点。\nｂ 配線は銅箔から形成される配線であって，絶縁性支持体の半導体素子\nを搭載する面側のみに１層ある点。\nｃ 外部接続端子は配線の絶縁性支持体側の面に備えられる点。\nｄ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端子に達\nする開口部が設けられ，開口部の半導体素子を搭載する面側は，外部接\n続端子で覆われている点。\nｅ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に絶縁性\n支持体が露出している点。\nエ 乙４公報記載の発明に基づく容易想到性の有無\nそうすると，乙４公報記載の発明と本件訂正発明２とは，配線や外部と\nの接続構造が全く異なっているから，乙４公報記載の発明に基づいて本件\n訂正発明２を容易に想到することはできなかった。\nオ 本件特許権２の無効事由の解消\n，， 。したがって 本件訂正２により 本件特許権２の無効事由は解消された\n( ) 被告の反論2\n。，本件訂正２によっても本件特許権１の無効事由は解消されていない 以下\n詳述する。\nア 乙１公報記載の発明との対比における進歩性の欠如\n本件訂正発明２の技術的特徴は，訂正前の本件発明１と同様，外部接続\n端子が半導体素子搭載領域に設けられている点にあり，構成要件○Ⅰないシ\nしⅶは，この本件発明２の技術的特徴自体を本質的に限定するものではな\nい。本件訂正発明２の上記の技術的特徴は，乙１公報の図１により開示さ\nれている。そして，本件発明２の本件訂正２に係る事項は，このような技\n，，術的特徴ではない些末な要素に関するものであるから 本件訂正発明２は\n乙１公報記載の発明及び周知技術に基づき，当業者が容易に発明をするこ\nとができたものである。\nイ 乙４２公報記載の発明との対比における進歩性の欠如\n本件訂正発明２は，当業者が乙４２公報及び公知文献に基づいて容易に\n発明をすることができた。以下，詳述する。\n(ア) 乙４２公報記載の発明\n乙４２公報の実施例及び図面によれば，乙４２公報には，次の構成を\n備える発明が記載されている。\nａ 半導体素子を搭載するためのベース１及び金属箔から形成されるメ\nタライズ層６。\nｂ 半導体チップ３を固着するベース１，コネクタワイヤボンディング\n部を被覆する領域，該被覆領域のコネクタワイヤ７，チップの下部に\nあるアウターリード４に接続する端子を含むメタライズ層６，並びに\nベース１。\nｃ １層のメタライズ層６は，ベース１の半導体素子３を搭載する面側\nのみにある。\nｄ メタライズ層６は，コネクタワイヤボンディング部と，アウターリ\nード４に接続する端子とをベース１上に形成されるメタライズ層６の\n一部とした配線パターンを備えている。\nｅ アウターリード接続部分はメタライズ層６のベース１側の面に備え\nられ，コネクタワイヤボンディング部はその反対側（素子側）の面に\n備えられている。\nｆ アウターリード４に接続する端子の形成される箇所のベース１に，\nアウターリード４に接続する端子に達するスルーホールがベース１に\n穿設され，スルーホールの半導体素子搭載面側は，メタライズ層６で\n覆われており，スルーホールの側壁にベース１が露出している。\n(イ) 乙４２公報記載の発明と本件訂正発明２の一致点，相違点\n乙４２公報記載の発明と本件訂正発明２の一致点，相違点は，次のと\nおりである。\nａ一致点\nそれぞれ半導体素子を搭載するための，半導体素子実装基板部を備\nえ，\n上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素\n子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂\n封止用半導体パッケージ領域に設けられるワイヤボンディング端子\nと，上記半導体素子搭載領域に設けられる外部接続端子とを含む配線\n並びに絶縁性支持体を備え，\n上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみに\n１層あり，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶\n縁性支持体上に形成される配線の一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら\nれ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外\n部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭\n載する面側は，上記外部接続端子で覆われており，\n上記開口部の側壁に上記絶縁性支持体が露出している点。\nｂ相違点\n( ) 相違点①a\n本件訂正発明２は，複数個の半導体素子実装基板部が備えられて\nいるが，乙４２公報記載の発明には，複数個備えられていることが\n明示されていない点。\n( ) 相違点②b\n本件訂正発明２は，半導体素子実装基板間を連結するための連結\n部と，位置合わせマーク部とを備えるが，乙４２公報記載の発明で\nはそのことが明示されていない点。\n( ) 相違点③c\n本件訂正発明２は，配線を銅箔により形成するが，乙４２公報記\n載の発明ではそのことが明示されていない点。\n( ) 相違点④d\n本件訂正発明２は，絶縁性支持体であるベース１をポリイミドフ\nィルムにより形成するが，乙４２公報記載の発明ではそのことが明\n示されていない点。\n( ) 相違点⑤e\n本件訂正発明２は，連結部が導電層を有するが，乙４２公報記載\nの発明ではそのことが明示されていない点。\n(ウ) 相違点に係る技術の周知性\nａ 相違点①について\n半導体素子搭載用基板において半導体素子搭載領域と半導体パッケ\nージ領域が複数組備えられていることは，乙４ないし８，４７ないし\n５１に記載されており，周知であった。\nｂ 相違点②について\n，，連結部及び位置合わせマーク部は 乙４ないし８に記載されており\n周知であった。\nｃ 相違点③について\n配線を銅箔により形成することは，乙７，４４，４５，５８，５９\nに記載されており，周知であった。\nｄ 相違点④について\n絶縁性支持体であるベース１をポリイミドフィルムにより形成する\nことは，乙７，８，４５，５８，５９に記載されており，周知であっ\nた。\nｅ 相違点⑤について\n連結部に導電部が形成されていることは，乙４ないし乙８に記載さ\nれており，周知であった。\n(エ) 容易想到性\n前記(ウ)〔本判決９８頁〕のとおり，相違点に係る技術はいずれも周\n知であった。また，乙４２公報には 「発明の概要」を記載した欄に，，\n「チップの下部にもアウターリードを垂直に出した構成・・・としたの\nで ・・・パッケージサイズも小型化可能となる （２頁右上欄３ない，。」\nし９行）と記載されており，半導体パッケージを小型化するという本件\n訂正発明２と同様の作用効果が記載されている。したがって，乙４２公\n報記載の発明に周知技術を適用して本件訂正発明２を構成することは，\n当業者にとって容易に想到し得たものである。\n( ) 原告の再反論3\n前記１０( )ア，イ〔本判決８９，９１頁〕と同様に，乙４２公報記載の3\n発明と本件訂正発明２の対比において 「上記配線は，上記絶縁性支持体の，\n半導体素子を搭載する面側のみに１層あり 「上記配線は，ワイヤボンデ，」，\nィング端子と，外部接続端子とを上記絶縁性支持体上に形成される配線の一\n部として備え 「上記外部接続端子は上記配線の上記絶縁性支持体側の面」，\n」，「」，に備えられ 上記ワイヤボンディング端子はその反対側の面に備えられ\n「上記開口部の半導体素子を搭載する面側は，上記外部接続端子で覆われて\nおり （前記( )イ(イ)ａ〔本判決９７頁 ）との点は，いずれも一致点では」〕2\nなく，相違点である。\n争点( )ウ（本件訂正３による本件特許権３の無効事由の解消の有無）12 5\n( ) 原告の主張1\n。， 。本件訂正３により本件特許権３の無効事由は解消された 以下 詳述する\nア 乙１公報記載の発明\n乙１公報記載の発明は，次のとおりである。\n「樹脂基板に，半導体素子が搭載される領域と，その外側に樹脂により封\n止される領域を有し，該樹脂基板の片面に複数の配線が設けられ，該樹脂\nにより封止される領域に素子接続用端子が設けられ，該半導体素子が搭載\nされる領域にめっきが施されたスルーホールが設けられ，該配線が素子接\n続用端子とスルーホールとをつなぐ配線パターンを含むＰＧＡ基板 」。\nイ 本件訂正発明３\n本件訂正発明３（前記第２，２( )ウ〔本判決１７頁 ）を構成要件に11 〕\n分説すると，次のとおりである。\nナ 絶縁性支持体と，その片面に形成された複数の配線とを備える半導体\n素子搭載用基板において，\nニ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備え，\n○Ⅰ 上記配線は銅箔から形成される配線であって，上記絶縁性支持体のヌ\n半導体素子を搭載する面側のみに１層あり，\n○Ⅱ 上記配線は，上記半導体パッケージ領域に形成されるワイヤボンデヌ\nィング端子と，上記半導体素子搭載領域に形成される外部接続端子及\nびそれらをつなぐ配線を配線の一部として備え，\n○Ⅰ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えらネ\nれ，\n○Ⅱ 上記ワイヤボンディング端子はその反対側の面に備えられ，ネ\n○Ⅲ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外ネ\n部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭\n載する面側は，上記外部接続端子で覆われており，\n○ⅳ 上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側ネ\n壁に上記絶縁性支持体が露出している\nことを特徴とする半導体素子搭載用基板。\nウ 乙１公報記載の発明と本件訂正発明３の対比\n本件訂正発明３は，乙１公報記載の発明と次の点で相違する。\nａ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，複数組備える点。\nｂ 配線は，銅箔から形成される配線であって，絶縁性支持体の半導体素\n子を搭載する面側のみに１層ある点。\nｃ 外部接続端子は配線の絶縁性支持体側の面に備えられる点。\nｄ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端子に達\nする開口部が設けられ，開口部の半導体素子を搭載する面側は，外部接\n続端子で覆われている点。\nｅ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に絶縁性\n支持体が露出している点。\nエ 乙１公報記載の発明に基づく容易想到性の有無\nそうすると，乙１公報記載の発明と本件訂正発明３とは，配線や外部と\nの接続構造が全く異なっているから，乙１公報記載の発明に基づいて本件\n訂正発明３を容易に想到することはできなかった。\nオ 本件特許権３の無効事由の解消\n，， 。したがって 本件訂正３により 本件特許権３の無効事由は解消された\n( ) 被告の反論2\n。，本件訂正３によっても本件特許権３の無効事由は解消されていない 以下\n詳述する。\nア 乙１公報記載の発明との対比における進歩性の欠如\n本件訂正発明３の技術的特徴は，訂正前の本件発明３と同様，外部接続\n，， ，端子が半導体素子搭載領域に設けられている点にあり 構成要件ナ ○Ⅰヌ\n○Ⅱ，ネⅠないしⅳは，この本件訂正発明３の技術的特徴自体を限定するヌ\nものではない。本件訂正発明３の上記の技術的特徴は，乙１公報の図１に\nより開示されている。そして，本件発明３の本件訂正３に係る事項は，こ\nのような技術的特徴ではない些末な要素に関するものであるから，本件訂\n正発明３は，乙１公報記載の発明及び周知技術に基づき，当業者が容易に\n発明をすることができたものである。\nイ 乙４２公報記載の発明との対比における進歩性の欠如\n本件訂正発明３は，当業者が乙４２公報及び公知文献に基づいて容易に\n発明をすることができた。以下，詳述する。\n(ア) 乙４２公報記載の発明\n乙４２公報の実施例及び図面によれば，乙４２公報には，次の構成を\n備える発明が記載されている。\nａ ガラスエポキシ基板により構成されるベース１と，ベース１の片面\nのみに形成された金属箔から形成される複数のメタライズ層６とを備\nえる，半導体素子３を固着した半導体素子搭載用基板。\nｂ 半導体素子３を搭載する領域と，外側のＳ 系ゲル９により被覆さi\nれた半導体パッケージ領域。\nｃ メタライズ層６は，ベース１の半導体素子３を搭載する面側のみに\nある。\nｄ メタライズ層６は，Ｓｉ系ゲル９により被覆される半導体パッケー\nジ領域に設けられたコネクタワイヤボンディング部と，半導体素子搭\n載領域に設けられたアウターリード４に接続する端子及びそれらをつ\nなぐ配線を配線の一部として備えている。\nｅ アウターリード接続部分はメタライズ層６のベース１側の面に備え\nられ，コネクタワイヤボンディング部はその反対側（素子側）の面に\n備えられている。\nｆ アウターリード４に接続する端子の形成された箇所のベース１に，\nアウターリード４に接続する端子に達するスルーホールがベース１に\n穿設され，スルーホールの半導体素子搭載面側は，メタライズ層６で\n覆われており，スルーホールの側壁にベース１が露出している。\n(イ) 乙４２公報記載の発明と本件訂正発明３の一致点，相違点\n乙４２公報記載の発明と本件訂正発明３の一致点，相違点は，次のと\nおりである。\nａ一致点\n絶縁性支持体と，その片面に形成された複数の配線とを備える半導\n体素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用\n半導体パッケージ領域とを，備え，\n上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみに\n１層あり，\n上記配線は，上記半導体パッケージ領域に形成されるワイヤボンデ\nィング端子と，上記半導体素子搭載領域に形成される外部接続端子及\nびそれらをつなぐ配線を配線の一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら\nれ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外\n部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭\n載する面側は，上記外部接続端子で覆われており，\n上記開口部の側壁に上記絶縁性支持体が露出している点。\nｂ相違点\n( ) 相違点①a\n本件訂正発明３は，半導体素子搭載領域と，該半導体素子搭載領\n，，域の外側の樹脂封止用半導体パッケージ領域とを 複数組備えるが\n乙４２公報記載の発明には，複数組備えることが明示されていない\n点。\n( ) 相違点②b\n本件訂正発明３は，配線が銅箔により形成されているが，乙４２\n公報記載の発明には，そのことが明示されていない点。\n( ) 相違点③c\n本件訂正発明３は，絶縁性支持体がポリイミドフィルムにより形\n成されているが，乙４２公報記載の発明には，そのことが明示され\nていない点。\n(ウ) 相違点に係る技術の周知性\nａ 相違点①について\n半導体素子搭載用基板において半導体素子搭載領域と半導体パッケ\nージ領域が複数組備えられていることは，乙４ないし８，４７ないし\n５１に記載されており，周知であった。\nｂ 相違点②について\n配線を銅箔により形成することは，乙７，４４，４５，５８，５９\nに記載されており，周知であった。\nｃ 相違点③について\n絶縁性支持体であるベース１をポリイミドフィルムにより形成する\nことは，乙７，８，４５，５８，５９に記載されており，周知であっ\nた。\n(エ) 容易想到性\n前記(ウ)〔本判決１０４頁〕のとおり，相違点に係る技術はいずれも\n。， ，「」 ，周知であった また 乙４２公報には 発明の概要 を記載した欄に\n「チップの下部にもアウターリードを垂直に出した構成・・・としたの\nで ・・・パッケージサイズも小型化可能となる （２頁右上欄３ない，。」\nし９行）と記載されており，半導体パッケージを小型化するという本件\n訂正発明３と同様の作用効果が記載されている。したがって，乙４２公\n報記載の発明に周知技術を適用して本件訂正発明３を構成することは，\n当業者にとって容易に想到し得たものである。\n( ) 原告の再反論3\n前記１０( )ア，イ〔本判決８９，９１頁〕と同様に，乙４２公報記載の3\n発明と本件訂正発明３の対比において 「上記配線は，上記絶縁性支持体の，\n半導体素子を搭載する面側のみに１層あり 「上記配線は，上記半導体パ，」，\nッケージ領域に形成されるワイヤボンディング端子と，上記半導体素子搭載\n領域に形成される外部接続端子及びそれらをつなぐ配線を配線の一部として\n備え 「上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら」，\nれ 「上記ワイヤボンディング端子はその反対側の面に備えられ 「上記」，」，\n開口部の半導体素子を搭載する面側は，上記外部接続端子で覆われており」\n（前記( )イ(イ)ａ〔本判決１０３頁 ）との点は，いずれも一致点ではな2 〕\nく，相違点である。\n争点( )（本件各訂正発明の構成要件充足性）ア（本件訂正発明１の構成要13 6\n件充足性）\n( ) 原告の主張1\nア 本件各訂正発明の構成要件と対比するための被告製品の特定\n被告製品は 構成ＡないしＤ Ｆ により特定され 前記第２ ２( ) 本，， （ ， 〔'6\n判決１０頁 ，構成Ｅ （前記第３，２( )〔本判決３１頁 ）をも備える〕）〕'1\nが，更に，次のＧないしＬの構成をも備えるものであって，本件各訂正発\n明の構成要件と対比するための被告製品の構成は，次のとおりである。\nＡ 被告製品は，絶縁性フィルム状支持体１と，その片面に形成された配\n線部２を有し，複数の配線パターン部Ｐがマトリクス状に配置される。\nＢ それぞれの配線パターン部Ｐ内の配線部２は，少なくとも，①ランド\n部２１，②ワイヤボンディング接続端子２２，③配線２３を備える。\n① ランド部２１\nランド部２１の下面に位置する部分に，ランド部２１に達する開口\n部１１が設けられ，ハンダボール等で外部と接続する。\n② ワイヤボンディング接続端子２２\nワイヤ３によって，半導体素子と配線部２とを接続する。\n③配線２３\nランド部２１とワイヤボンディング接続端子２２とを接続する。\nＣ 被告製品の半導体素子搭載用基板は，絶縁性フィルム状支持体１の上\nに同一形状の配線パターン部Ｐが多数並び，各配線パターン部Ｐは連結\n部８によって連結され，この連結部８は，各配線パターン部Ｐを連結す\nるほか，目印１０及び導電部６を設け，導電部６は，給電部９を介して\n配線部２と接続する。\nＤ 絶縁性フィルム状支持体１の両側には，絶縁性フィルム状支持体１を\n定量送りするために用いられるスプロケットホール７が設けられる。\nＥ 半導体素子搭載予定部４と樹脂封止予定部５を備え，ランド部２１'\nが半導体素子搭載予定部４に設けられ，ワイヤボンディング接続端子２\n２が樹脂封止予定部５に設けられている。\nＦ 複数の配線パターン部Ｐがマトリクス状に配置された所定の箇所に'\n目印１０が位置する。\nＧ 樹脂封止予定部５は，半導体素子搭載予定部４の外側に位置し，同じ\n配線パターンを有する半導体素子搭載予定部４及び樹脂封止予定部５\nが，多数配列され，その複数個を一括して封止可能なブロックが形成さ\nれており，このブロックが複数個設けられている。\nＨ 配線部２は銅箔から形成されており，絶縁性フィルム状支持体１の半\n導体素子の搭載が予定される面側にのみ１層ある。\nＩ 外部接続端子は，配線部２のランド部２１の下面，すなわち絶縁性フ\nィルム状支持体１側の面に備えられている。\nＪ ワイヤボンディング接続端子２２は，絶縁性フィルム状支持体１側と\nは反対側の面に備えられている。\nＫ ランド部２１の下面にあたる部分の絶縁性フィルム状支持体１に，ラ\nンド部２１に達する開口部１１が設けられ，この支持体１の半導体素子\nを搭載する面の側は，ランド部２１で覆われている。\nＬ 絶縁性フィルム状支持体１はポリイミドフィルムであって，ランド部\n２１に達する開口部１１の側壁に，この支持体１が露出している。\nイ 本件訂正発明１の構成要件充足性\n以下のとおり，被告製品は，本件訂正発明１の構成要件を充足する。\n(ア) 構成要件ア\n被告製品の構成Ａ，Ｃによれば，被告製品は，絶縁性フィルム状支持\n体１と，複数の配線パターン部Ｐを備える配線部２を有する半導体素子\n搭載用の基板である。したがって，被告製品は，構成要件ア（絶縁性支\n持体と複数の配線とを備える半導体素子搭載用基板において ）を充足，\nする。\n(イ) 構成要件イ\n被告製品の構成Ｅ ，Ｇによれば，被告製品において，半導体素子搭'\n載予定部４と，その外側に位置する樹脂封止予定部５とが，多数配列さ\nれている。したがって，被告製品は，構成要件イ（半導体素子搭載領域\nと，該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域と\nを，複数組備え ）を充足する。，\n(ウ) 構成要件○Ⅰウ\n被告製品の構成Ｈによれば，被告製品において，配線部２は銅箔から\n形成されており，絶縁性フィルム状支持体１の半導体素子の搭載が予定\nされる面側にのみ１層ある したがって 被告製品は 構成要件○Ⅰ 上。，， （ウ\n記配線は銅箔から形成される配線であって，上記絶縁性支持体の半導体\n素子を搭載する面側のみに１層あり ）を充足する。，\n(エ) 構成要件○Ⅱウ\n構成Ｂによれば，被告製品において，配線部２は，ワイヤボンディン\nグ接続端子２２と外部接続端子とを，絶縁性フィルム状支持体１上に形\n。，成される配線部２の一部とした配線パターンを備えている したがって\n被告製品は，構成要件○Ⅱ（上記配線は，ワイヤボンディング端子と，ウ\n外部接続端子とを上記絶縁性支持体上に形成される配線の一部とした配\n線パターンを備え ）を充足する。，\n(オ) 構成要件○Ⅰエ\n構成Ｉによれば，被告製品において，外部接続端子は，配線部２のラ\nンド部２１の下面，すなわち絶縁性フィルム状支持体１側の面に備えら\nれている。したがって，被告製品は，構成要件○Ⅰ（上記外部接続端子エ\nは上記配線の上記絶縁性支持体側の面に備えられ ）を充足する。，\n(カ) 構成要件○Ⅱエ\n構成Ｊによれば，被告製品において，ワイヤボンディング接続端子２\n２は，絶縁性フィルム状支持体１側とは反対側の面に備えられている。\nしたがって，被告製品は，構成要件○Ⅱ（上記ワイヤボンディング端子エ\nはその反対側の面に備えられ ）を充足する。，\n(キ) 構成要件○Ⅲエ\n構成Ｋによれば，被告製品において，ランド部２１の下面にあたる部\n分の絶縁性フィルム状支持体１に，ランド部２１に達する開口部１１が\n設けられ，この支持体１の半導体素子を搭載する面の側は，ランド部２\n１で覆われている。したがって，被告製品は，構成要件○Ⅲ（上記外部エ\n接続端子の形成される箇所の上記絶縁性支持体に，上記外部接続端子に\n達する開口部が設けられ，上記開口部の半導体素子を搭載する面側は，\n上記外部接続端子で覆われており ）を充足する。，\n(ク) 構成要件○ⅳエ\n構成Ｌによれば，被告製品において，絶縁性フィルム状支持体１はポ\n，，リイミドフィルムであって ランド部２１に達する開口部１１の側壁に\nこの支持体１が露出している。したがって，被告製品は，構成要件\n○ⅳ（上記絶縁性支持体はポリイミドフィルムであって，上記開口部のエ\n側壁に上記絶縁性支持体が露出しており ）を充足する。，\n(ケ) 構成要件○ⅴエ\n構成Ｅ’によれば，被告製品において，樹脂封止予定部５内にワイヤ\nエボンディング接続端子２２がある したがって 被告製品は 構成要件○。，，\nⅴ（上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領\n域に設けられ ）を充足する。，\n(コ) 構成要件○ⅵエ\n，。構成Ｅ によれば 半導体素子搭載予定部４内にランド部２１がある'\nしたがって，被告製品は，構成要件○ⅵ（上記外部接続端子は上記半導エ\n体素子搭載領域に設けられ ）を充足する。，\n(サ) 構成要件○Ⅰオ\n構成Ｇによれば，同じ配線パターンを有する半導体素子搭載予定部４\n及び樹脂封止予定部５が，多数配列され，その複数個を一括して封止可\nオ能なブロックが形成されている。したがって，被告製品は，構成要件○\nⅠ（同一の上記配線パターンを有する上記半導体素子搭載領域及び上記\n半導体パッケージ領域が複数個配列され上記複数個を一括して封止可能\nなブロックが形成されており ）を充足する。，\n(シ) 構成要件○Ⅱオ\n構成Ｇによれば，同じ配線パターンを有する半導体素子搭載予定部４\n及び樹脂封止予定部５が，多数配列され，その複数個を一括して封止可\n，。能なブロックが形成されており このブロックが複数個設けられている\nしたがって，被告製品は，構成要件○Ⅱ（同一の上記ブロックが複数個オ\n設けられている）を充足する。\n(ス) 半導体素子搭載用基板\n構成Ｃによれば，被告製品は半導体素子搭載用基板である。\n(セ) 構成要件充足性\n，， ，したがって 被告製品は 本件訂正発明１の構成要件をすべて充足し\n本件訂正発明１の技術的範囲に属する。\n( ) 被告の反論2\n被告製品が本件訂正発明１の技術的範囲に属することは争う。そもそも，\n本件各訂正が特許庁により認められていない段階で，技術的範囲の充足性を\n議論することは無意味である。\n争点( )イ（本件訂正発明２の構成要件充足性）14 6\n( ) 原告の主張1\n以下のとおり，被告製品は，本件訂正発明２の構成要件を充足する。\nア 構成要件サⅠ\n被告製品の構成Ｃによれば，被告製品において，半導体素子を搭載する\nための基板部である配線パターン部Ｐが，多数ある。したがって，被告製\n品は，構成要件サⅠ（それぞれ半導体素子を搭載するための，複数個の半\n導体素子実装基板部と ）を充足する。，\nイ 構成要件サⅡ\n被告製品の構成Ｃによれば，被告製品において，半導体素子を搭載する\n各基板部間に，連結部８がある。したがって，被告製品は，構成要件サⅡ\n（，）。上記半導体素子実装基板部間を連結するための連結部と を充足する\nウ 構成要件サⅢ\n被告製品の構成Ｄ，Ｆ’によれば，被告製品において，位置合わせの機\n能を有するスプロケットホール７及び目印１０がある。したがって，被告\n製品は，構成要件サⅢ（位置合わせマーク部とを備え ）を充足する。，\nエ 構成要件○Ⅰシ\n被告製品の構成Ａ，Ｂ，Ｅ ，Ｇによれば，被告製品において，半導体’\n素子を搭載する各基板部は，半導体素子搭載予定部４，その外側に位置す\nる樹脂封止予定部５，及び樹脂封止予定部５に設けられたワイヤボンディ\nング接続端子２２と，半導体素子搭載予定部４に設けられたランド部２１\nを含む配線部２，並びに絶縁性フィルム状支持体１を備えている。したが\nって，被告製品は，構成要件○Ⅰ（上記半導体素子実装基板部は，半導体シ\n素子搭載領域，上記半導体素子搭載領域の外側の樹脂封止用半導体パッケ\nージ領域，及び上記樹脂封止用半導体パッケージ領域に設けられるワイヤ\nボンディング端子と，上記半導体素子搭載領域に設けられる外部接続端子\nとを含む配線並びに絶縁性支持体を備え ）を充足する。，\nオ 構成要件○Ⅱシ\n被告製品の構成Ｈによれば，被告製品において，配線部２は銅箔から形\n成されており，絶縁性フィルム状支持体１の半導体素子の搭載が予定され\nる面側にのみ１層ある。したがって，被告製品は，構成要件○Ⅱ（上記配シ\n線は銅箔から形成される配線であって，上記絶縁性支持体の半導体素子を\n搭載する面側のみに１層あり ）を充足する。，\nカ 構成要件○Ⅲシ\n被告製品の構成Ｂ，Ｉによれば，被告製品において，配線は，ワイヤボ\nンディング接続端子２２と，外部接続端子とを絶縁性フィルム状支持体１\n。，，の上に形成される配線部２の一部として備える したがって 被告製品は\n構成要件○Ⅲ（上記配線は，ワイヤボンディング端子と，外部接続端子とシ\n，）。を上記絶縁性支持体上に形成される配線の一部として備え を充足する\nキ 構成要件○ⅳシ\n被告製品の構成Ｉによれば，被告製品において，外部接続端子は，配線\n部２のランド部２１の下面，すなわち絶縁性フィルム状支持体１側の面に\n備えられている。したがって，被告製品は，構成要件○ⅳ（上記外部接続シ\n端子は上記配線の上記絶縁性支持体側の面に備えられ ）を充足する。，\nク 構成要件○ⅴシ\n被告製品の構成Ｊによれば，被告製品において，ワイヤボンディング接\n続端子２２は，絶縁性フィルム状支持体１側とは反対側の面に備えられて\nいる。したがって，被告製品は，構成要件○ⅴ（上記ワイヤボンディングシ\n端子はその反対側の面に備えられ ）を充足する。，\nケ 構成要件○ⅵシ\n被告製品の構成Ｋによれば，被告製品において，ランド部２１の下面に\n当たる部分の絶縁性フィルム状支持体１に，ランド部２１に達する開口部\n１１が設けられ，この支持体１の半導体素子を搭載する面の側は，ランド\n部２１で覆われている。したがって，被告製品は，構成要件○ⅵ（上記外シ\n部接続端子の形成される箇所の上記絶縁性支持体に，上記外部接続端子に\n達する開口部が設けられ，上記開口部の半導体素子を搭載する面側は，上\n記外部接続端子で覆われており ）を充足する。，\nコ 構成要件○ⅶシ\n被告製品の構成Ｌによれば，被告製品において，絶縁性フィルム状支持\n体１はポリイミドフィルムであって，ランド部２１に達する開口部の側壁\nシに，この支持体１が露出している。したがって，被告製品は，構成要件○\nⅶ（上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側壁\nに上記絶縁性支持体が露出しており ）を充足する。，\nサ 構成要件ス\n被告製品の構成Ｃによれば，被告製品において，連結部８には，導電部\n６が形成されている。したがって，被告製品は，構成要件ス（上記連結部\nは導電層を有する）を充足する。\nシ 半導体素子搭載用基板\n構成Ｃによれば，被告製品は半導体素子搭載用基板である。\nス 構成要件充足性\nしたがって，被告製品は，本件訂正発明２の構成要件をすべて充足し，\n本件訂正発明２の技術的範囲に属する。\n( ) 被告の反論2\n被告製品が本件訂正発明２の技術的範囲に属することは争う。\n争点( )ウ（本件訂正発明３の構成要件充足性）15 6\n( ) 原告の主張1\n以下のとおり，被告製品は，本件訂正発明３の構成要件を充足する。\nア 構成要件ナ\n，， ，被告製品の構成Ａによれば 被告製品は 絶縁性フィルム状支持体１と\nその一方の面のみに形成される複数の配線部２とを備える半導体素子搭載\n。，， （ ，用の基板である したがって 被告製品は 構成要件ナ 絶縁性支持体と\nその片面に形成された複数の配線とを備える半導体素子搭載用基板におい\nて ）を充足する。，\nイ 構成要件ニ\n被告製品の構成Ｇによれば，被告製品は，半導体素子搭載予定部４と，\n。，その外側に位置する樹脂封止予定部５とを多数組備えている したがって\n被告製品は，構成要件ニ（半導体素子搭載領域と，該半導体素子搭載領域\nの外側の樹脂封止用半導体パッケージ領域とを，複数組備え ）を充足す，\nる。\nウ 構成要件○Ⅰヌ\n被告製品の構成Ｈによれば，被告製品において，配線部２は銅箔から形\n成されており，絶縁性フィルム状支持体１の半導体素子の搭載が予定され\nる面側にのみ１層ある。したがって，被告製品は，構成要件○Ⅰ（上記配ヌ\n線は銅箔から形成される配線であって，上記絶縁性支持体の半導体素子を\n搭載する面側のみに１層あり ）を充足する。，\nエ 構成要件○Ⅱヌ\n被告製品の構成Ｂ，Ｅ’によれば，被告製品において，配線部２は，樹\n脂封止予定部５に設けられているワイヤボンディング接続端子２２と，半\n導体素子搭載予定部４に設けられているランド部２１と，両者を接続する\n， 。，，配線２３とを 配線２の一部として備えている したがって 被告製品は\n構成要件○Ⅱ（上記配線は，上記半導体パッケージ領域に形成されるワイヌ\nヤボンディング端子と，上記半導体素子搭載領域に形成される外部接続端\n子及びそれらをつなぐ配線を配線の一部として備え ）を充足する。，\nオ 構成要件○Ⅰネ\n被告製品の構成Ｉによれば，被告製品において，外部接続端子は，配線\n部２のランド部２１の下面，すなわち絶縁性フィルム状支持体１側の面に\n備えられている。したがって，被告製品は，構成要件○Ⅰ（上記外部接続ネ\n端子は上記配線の上記絶縁性支持体側の面に備えられ ）を充足する。，\nカ 構成要件○Ⅱネ\n被告製品の構成Ｊによれば，被告製品において，ワイヤボンディング接\n続端子２２は，絶縁性フィルム状支持体１側とは反対側の面に備えられて\nいる。したがって，被告製品は，構成要件○Ⅱ（上記ワイヤボンディングネ\n端子はその反対側の面に備えられ ）を充足する。，\nキ 構成要件○Ⅲネ\n被告製品の構成Ｋによれば，被告製品において，ランド部２１の下面に\nあたる部分の絶縁性フィルム状支持体１に，ランド部２１に達する開口部\n１１が設けられ，この支持体１の半導体素子を搭載する面の側は，ランド\n部２１で覆われている。したがって，被告製品は，構成要件○Ⅲ（上記外ネ\n部接続端子の形成される箇所の上記絶縁性支持体に，上記外部接続端子に\n達する開口部が設けられ，上記開口部の半導体素子を搭載する面側は，上\n記外部接続端子で覆われており ）を充足する。，\nク 構成要件○ⅳネ\n被告製品の構成Ｌによれば，被告製品において，絶縁性フィルム状支持\n体１はポリイミドフィルムであって，ランド部２１に達する開口部１１の\n側壁に，この支持体１が露出している。したがって，被告製品は，構成要\n件○ⅳ（上記絶縁性支持体はポリイミドフィルムであって，上記開口部のネ\n側壁に上記絶縁性支持体が露出している）を充足する。\nケ 半導体素子搭載用基板\n被告製品の構成Ｃによれば，被告製品は半導体素子搭載用基板である。\nコ 構成要件充足性\nしたがって，被告製品は，本件訂正発明３の構成要件をすべて充足し，\n本件訂正発明３の技術的範囲に属する。\n( ) 被告の反論2\n被告製品が本件訂正発明３の技術的範囲に属することは争う。\n争点( )（損害の発生及びその額）16 7\n( ) 原告の主張1\nア 被告製品の販売額\n被告は，被控訴人の関連会社として平成１４年４月に設立され，以降，\n被告製品を製造し，被控訴人の名で販売している。\n株式会社ジャパンマーケティングサーベイの「ＣＳＰ／ＢＧＡマテリア\nル市場動向」によると，被控訴人のテープＣＰＳ基板（半導体チップを搭\n載又は実装するためのチップサイズパッケージ基板である「半導体素子搭\n載用基板」又は「半導体素子実装用基板 ）の生産額は，米ドル建てで平」\n成１４年が２００万ドル，平成１５年が２００万ドル，平成１６年が１４\n５万ドルであり，年平均は約１８０万ドルで，円貨換算では２億円以上で\nあった。被告は，本件各特許権の特許公報の発行日以後である平成１５年\n６月３日から少なくとも約２年半，被告製品を製造，販売しているから，\n被告製品の販売額は，上記の生産額から推計すると，総額５億円を下らな\nい。\nイ 実施料率\n本件各特許権の侵害による損害賠償額を算定する場合の実施料率は，８\n％を下らない。\nウ 損害額\n原告が被告による被告製品の製造販売によって受けた損害の金額は，被\n告製品の販売額（５億円）に実施料率（８％）を乗じた４０００万円であ\nる。\n( ) 被告の反論2\nア 原告の主張ア（被告製品の販売額）のうち，被告が平成１４年４月に設\n立された被控訴人の関連会社であることは認め，その余は否認する。被告\nは，平成１４年４月１日から同年６月３０日まで，被控訴人に被告製品の\n製造を委託して，これを自社で販売しており，同年７月１日に被控訴人か\nら被告製品の製造部門の移管を受け，同日から，自社で被告製品の製造，\n販売を行っていた。\nイ 原告の主張イ（実施料率）は争う。\nウ 原告の主張ウ（損害額）は争う。\n第４ 当裁判所の判断\n１ 争点( )（本件各発明の タイプへの限定の有無）について1Fan-in\n本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要件\nヌは， タイプに限定されるものではなく， タイプの他 タFan-in Fan-in Fan-in/out\nイプをも含む趣旨であると解する。以下，詳述する。\n( ) タイプを含む理由について1 Fan-in/out\nア 特許請求の範囲の記載\n本件発明１の構成要件エ（ 上記ワイヤボンディング端子は上記樹脂封「\n止用半導体パッケージ領域に設けられ，上記外部接続端子は上記半導体素\n子搭載領域に設けられ ，本件発明２の構成要件シ（ 上記半導体素子，」）「\n実装基板部は，半導体素子搭載領域，上記半導体素子搭載領域の外側の樹\n脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体パッケージ領\n域に設けられたワイヤボンディング端子と，上記半導体素子搭載領域に設\nけられた外部接続端子とを含む配線を備え ，本件発明３の構成要件ヌ，」）\n（ 上記配線は，上記半導体パッケージ領域に形成されたワイヤボンディ「\nング端子と，上記半導体素子搭載領域に形成された外部接続端子とをつな\nぐ配線を含み ）は，その文言からすると，外部接続端子が半導体素子，」\n搭載領域に設けられていることは記載されているが，それを超えて，外部\n接続端子が半導体素子搭載領域のみに設けられていて樹脂封止用半導体パ\nッケージ領域（半導体パッケージ領域）には設けられていないこと，すな\nわち タイプに限定する趣旨が記載されているとは，直ちには認めらFan-in\nれない。\nイ 本件各明細書等の記載\n(ア) 発明の詳細な説明の記載\n本件各明細書の発明の詳細な説明には 次のとおり記載されている 甲，（\n１の２，２の２，３の２ 。）\n「， ，ａ 一般に 入出力端子はパッケージの周辺に一列配置するタイプと\nQFP周辺だけでなく内部まで多列に配置するタイプがある。前者は，\n( )が代表的である ・・・後者のアレイタイプは比較Quad Flat Package 。\n的大きなピッチで端子配列が可能なため，多ピン化に適している 」。\n（０００２）【】\nｂ 「従来，アレイタイプは接続ピンを有する ( )がPGA Pin Grid Array\n一般的であるが，配線板との接続は挿入型となり，表面実装には適し\nていない。このため，表面実装可能な ( )と称するBGA Ball Grid Array\nパッケージが開発されている （ ０００３ ）。」【 】\nｃ 「パッケージサイズの更なる小型化に対応するものとして，半導体\nCSP;チップとほぼ同等サイズの，いわゆるチップサイズパッケージ（\n）が提案されている。これは，半導体チップの周辺Chip Size Package\n部でなく，実装領域内に外部配線基板との接続部を有するパッケージ\nである （ ０００４ ）。」【 】\nｄ 「以上のように小型化高集積度化に対応できる半導体パッケージと\nして，種々の提案がされているが，性能，特性，生産性等全てにわた\nって満足するよう一層の改善が望まれている （ ０００７ ）。」【 】\n「， ， ，ｅ 本発明は 小型化 高集積度化に対応できる半導体パッケージを\n生産性良くかつ安定的に製造するを可能とする半導体パッケージの製\n造法及び半導体パッケージを提供するものである （ ０００８ ）。」【 】\nｆ 「外部接続端子は，半導体素子端子が配線とワイヤボンディング等\nで導通される位置より内側に設けるようにするのが高密度化の上で好\nましい（ファンインタイプ 。このように外部接続端子の位置は，半）\n導体素子が搭載された下面に格子状に配置するのが高密度化の上で好\nましい （ ００３７ ）。」【 】\nｇ 「本発明により，半導体チップの高集積度化に対応することができ\nる半導体パッケージを生産性良く，かつ安定的に製造することができ\nる （ ０１００ ）。」【 】\n(イ) 図面\n本件各明細書（前記第２，２( )アないしウ〔本判決６，７頁〕のと3\nおり図面も含む ）の図面には，半導体パッケージの製造法の例を説明。\nする断面図と平面図が示されている（図面は，本件各特許権について共\n通である。甲１の２，２の２，３の２ 。このうち，図１ないし図４，）\n図７ないし図１０，図１３，図１６，図２４，図２５は，外部接続端子\nが半導体素子搭載領域外のみにある タイプであり，図１７，図Fan-out\nFan-in１９ 図２２は 外部接続端子が半導体素子搭載領域内のみにある，，\nタイプであり，図１８は，外部接続端子が半導体素子搭載領域の境界域\nにあるタイプである。外部接続端子が半導体素子搭載領域の内側と外側\nの双方にある タイプを示す図面は存在しない。Fan-in/out\n(ウ) タイプの公知性Fan-in/out\n乙４２公報（昭和６１年（１９８６年）８月９日公開，発明の名称：\n半導体装置）には，半導体装置の発明が記載されており，第１図及び第\n２図には，半導体素子の搭載領域の内側と外側の双方に外部接続端子の\nある タイプが示されている。また，乙３公報（平成４年（１Fan-in/out\n９９２年）４月６日公開，発明の名称：半導体装置）にも，半導体装置\nの発明が記載されており，第１図及び第２図には，半導体チップの搭載\n領域の内側と外側の双方に外部接続端子のある タイプが示さFan-in/out\nれている。\n上記の乙４２公報，乙３公報の記載によれば，本件各発明の新規性，\nFan-in/out進歩性の判断の基準日である平成７年３月１５日当時，既に\nタイプは公知であったことが認められる。\n( ) 構成要件の解釈2\nア 前記( )イ(ア)〔本判決１１８頁〕の発明の詳細な説明の記載（特に段1\n落【０００８ ）によれば，本件各発明は，半導体パッケージの小型化，】\n高集積化を目的とするものである。そして，段落【０００４ 【００３】，\n７】には，小型化，高集積化のために タイプが好適である旨記載さFan-in\nれている。また，本件各明細書中には， タイプについての直接Fan-in/out\nの記載はなく，図面にも タイプを示すものはない。Fan-in/out\nしかし，半導体パッケージの小型化，高集積化は， タイプのみにFan-in\nよってしか実現できないものではなく， タイプによっても実現Fan-in/out\n。， 〔 〕 ，し得るものである そして 前記( )イ(ウ) 本判決１１９頁 のとおり1\n本件各発明の新規性，進歩性の判断の基準日である平成７年３月１５日当\n時，既に タイプは公知であり，その存在は当業者であれば認識Fan-in/out\nしていたものと認められる。また，本件各発明は，その内容に鑑みれば，\nタイプに限定されるか否か争いのある点を除いたそれ以外の技術内Fan-in\n容については， タイプ， タイプのいずれであっても実施すFan-in Fan-in/out\nることが可能であると認められる。そうすると，発明の詳細な説明の記載\n及び図面を参酌しても タイプに限定する趣旨とは直ちに解されないFan-in\n構成要件の文言を，敢えて タイプに限定して解釈する根拠は認めらFan-in\nれないというべきである。\nイ 被告は，本件訴え提起前の交渉における原告の説明（前記第３，１( )2\nア(イ)〔本判決２５頁 ，乙１３ないし１５ ，原告ホームページのニュ〕）\nースリリース欄（前記第３，１( )ア(ウ)〔本判決２６頁 ，乙１６ ，本2 〕）\n件各特許権の出願経過における説明等（前記第３，１( )ア(オ)〔本判決2\n２７頁 ，本件特許権１につき乙９ないし１２，本件特許権２につき乙１〕\n７ないし２０，本件特許権３につき乙２１）から，本件発明１の構成要件\nエ，本件発明２の構成要件シ，本件発明３の構成要件ヌは， タイプFan-in\nに限定する趣旨である旨主張する。\n確かに，上記の書証によれば，原告が上記の各場合において，外部接続\n端子を半導体素子搭載領域に設けることにより半導体パッケージの小型化\nを図ることに言及して本件各発明の特徴を説明するなどしていたことが認\nめられ，図面として タイプの半導体パッケージを示していたことがFan-in\n認められる。そして，本件各特許権の出願経過における説明（前記第３，\n１( )ア(オ)〔本判決２７頁 ，本件特許権１につき乙１１，本件特許権2 〕\n２につき乙１９，本件特許権３につき乙２１）において，原告は，本件各\n発明の進歩性に関し， タイプを採用することによってチップサイズFan-in\nとほぼ同等の小型パッケージを実現する趣旨を述べていたことが認められ\nる。\nしかし，上記の各場合における原告の説明等は，外部接続端子を半導体\n素子搭載領域に設けることによる利点を説くものではあるが，外部接続端\n子を半導体素子搭載領域のみに設けなければならず，その外側の樹脂封止\n用半導体パッケージ領域（半導体パッケージ領域）に設けてはならないこ\nと，すなわち タイプに限定し タイプを排除することを明Fan-in Fan-in/out\n確に述べたものではない。本件各特許権の出願経過における原告の説明等\n（前記第３，１( )ア(オ)〔本判決２７頁 ）は，本件各発明にもともと2 〕\n含まれる タイプの利点（チップサイズのパッケージの実現）を強調Fan-in\nするものではあるが，その主張の内容や表現に鑑みると，本件各発明が\nタイプを含むと解することと相反する趣旨のもの（禁反言に該Fan-in/out\n当するもの）とまでは解されず，その説明等を根拠として構成要件の文言\nを限定して解釈すべきであるということはできない。なお，本件訴状別紙\n被告製品目録の第１ないし第４図（前記第３，１( )ア(エ)〔本判決２６2\n頁 ）は， タイプを示すものであったが，その後，別紙１「被告物〕 Fan-in\n件目録」に変更され，被告製品は， タイプをも含むものとしてFan-in/out\n特定されるようになったから，本件訴状別紙被告製品目録の第１ないし第\n４図が タイプを示すものであったことをもって，構成要件の文言をFan-in\n限定して解釈すべきであるということはできない。\nウ したがって，本件発明１の構成要件エ，本件発明２の構成要件シ，本件\nFan-in Fan-in発明３の構成要件ヌは， タイプに限定されるものではなく，\nタイプの他 タイプをも含む趣旨と解するのが相当である。Fan-in/out\n２ 争点( )（被告製品における「半導体素子搭載予定部４と樹脂封止予定部５2\nを備え，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンディ\n。」（ ）ング接続端子２２が樹脂封止予定部５に設けられている との構成 構成Ｅ'\nの有無）について\n被告製品は 「半導体素子搭載予定部４と樹脂封止予定部５を備え，ランド，\n部２１が半導体素子搭載予定部４に設けられ，ワイヤボンディング接続端子２\n２が樹脂封止予定部５に設けられている 」との構成（構成Ｅ ）を備えるもの。 '\nと認められる。以下，詳述する。\n( ) 半導体素子搭載予定部４と樹脂封止予定部５を備えること1\n被告製品の構成Ａ，Ｂ及び別紙１「被告物件目録 ，別紙２「被告製品構」\n造説明図 （別紙１「被告物件目録」添付図面，別紙２「被告製品構造説明」\n図」は，被告製品の一例であるが，被告製品の構成部分の位置関係は，これ\nらが示すとおりである ）によれば，被告製品には，配線パターン部Ｐが複。\n数配置されており，個々の配線パターン部Ｐにおいては，配線２３の両端に\nランド部２１とワイヤボンディング端子２２を備えた配線部２がパターン化\nされて配置されていることが認められる。そして，被告製品は，半導体素子\nが搭載されるものであり，弁論の全趣旨によれば，ワイヤボンディング端子\n２２は，半導体素子の電極とワイヤボンドで接続されるものであることが認\nめられるから，ワイヤボンディング端子の位置を基準として，半導体素子を\n搭載する領域（半導体素子搭載予定部４）と，樹脂封止をする領域のうちの\n半導体素子を搭載する領域よりも外側でワイヤボンディング端子を含む領域\n（） ， ，樹脂封止予定部５ は 被告製品の基板上の所定の区域に自ずと限定され\n各領域は，被告製品において客観的に明らかであるものと認められる。した\nがって，被告製品は，半導体素子搭載予定部４と樹脂封止予定部５を備える\nものと認められる。\n被告は，被告製品については，需要者が，半導体素子搭載予定部４と樹脂\n封止予定部５のような領域を決めるのであって，被告があらかじめそのよう\nな領域を特定することはないから，被告製品は，半導体素子搭載予定部４と\n樹脂封止予定部５を備えていない旨を主張する（前記第３，２( )〔本判決2\n３２頁 。しかし，上記のとおり，半導体素子搭載予定部４と樹脂封止予〕）\n定部５は，被告製品において客観的に明らかであるものと認められるから，\n被告の上記主張は，採用することができない。\n( ) ランド部２１，ワイヤボンディング接続端子２２の位置2\n前記( )〔本判決１２２頁〕のとおり，被告製品は，半導体素子搭載予定1\n部４と樹脂封止予定部５を備えるものと認められる。そして，別紙１「被告\n物件目録」④には 「ワイヤボンディング接続端子よりも配線パターンの内，\n。」。 ，側の位置に配置されているランド部も存在する と記載されている また\n別紙１「被告物件目録」添付第１図，別紙２「被告製品構造説明図」第１図\n－２，第３図によれば，ランド部２１が半導体素子の下面に当たる半導体素\n子搭載予定部４に設けられ，ワイヤボンディング接続端子２２が，半導体素\n子の外側の樹脂によって封止された樹脂封止予定部５に設けられている状態\nが示されている。\nそうすると，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤ\nボンディング接続端子２２が樹脂封止予定部５に設けられているものと認め\nられる。\n( ) 構成Ｅ の有無3'\nしたがって，被告製品は 「半導体素子搭載予定部４と樹脂封止予定部５，\nを備え，ランド部２１が半導体素子搭載予定部４に設けられ，ワイヤボンデ\nィング接続端子２２が樹脂封止予定部５に設けられている 」との構成（構。\n成Ｅ ）を備えるものと認められる。'\n３ 争点( )（構成要件充足性）ア（本件発明１の構成要件エ，本件発明２の構3\n成要件シ，本件発明３の構成要件ヌの充足性）について\n被告製品は，本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明\n３の構成要件ヌを充足すると解する。以下，詳述する。\n( ) 構成要件と被告製品の構成部分の対応1\n本件各発明の構成要件と被告製品の構成は，次のとおり対応するものと認\nめられる。\n被告製品の「半導体素子搭載予定部４ （構成Ｅ ）は，本件発明１の構成」 '\n要件エ，本件発明２の構成要件シ，本件発明３の構成要件ヌの「半導体素子\n搭載領域」に該当する。\n「」（） ， ，被告製品の 樹脂封止予定部５ 構成Ｅ は 本件発明１の構成要件エ'\n本件発明２の構成要件シの「樹脂封止用半導体パッケージ領域 ，本件発明」\n３の構成要件ヌの「半導体パッケージ領域」に該当する。\n被告製品の「ワイヤボンディング接続端子２２ （構成Ｂ，構成Ｅ ）は，」 '\n本件発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要件\nヌの「ワイヤボンディング端子」に該当する。\n被告製品の「ランド部２１ （構成Ｂ，構成Ｅ ）は，本件発明１の構成要」 '\n，， 「 」件エ 本件発明２の構成要件シ 本件発明３の構成要件ヌの 外部接続端子\nに該当する。\n被告製品の「配線パターン部Ｐ （構成Ｂ，構成Ｃ）は，本件発明２の構」\n成要件シの「半導体素子実装基板部」に該当する。\n( ) 本件発明１の構成要件エの充足性2\n構成Ｅ によれば，ワイヤボンディング接続端子２２は樹脂封止予定部５'\n，，に設けられ ランド部２１は半導体素子搭載予定部４に設けられているから\n被告製品は，本件発明１の構成要件エ（ 上記ワイヤボンディング端子は上「\n記樹脂封止用半導体パッケージ領域に設けられ，上記外部接続端子は上記半\n導体素子搭載領域に設けられ ）を充足するものと認められる。，」\n( ) 本件発明２の構成要件シの充足性3\n構成Ｅ によれば，被告製品は，半導体素子搭載予定部４と樹脂封止予定'\n部５，及び樹脂封止予定部５に設けられたワイヤボンディング接続端子２２\nと，半導体素子搭載予定部４に設けられたランド部２１とを備える。また，\n構成Ｂによれば，被告製品の樹脂封止予定部５に設けられたワイヤボンディ\nング接続端子２２と半導体素子搭載予定部４に設けられたランド部２１は，\n配線部２に含まれる。さらに，構成Ｂ，Ｃによれば，被告製品の配線パター\nン部Ｐ内には配線部２がある。\nそうすると，被告製品において，配線パターン部Ｐは，半導体素子搭載予\n定部４，樹脂封止予定部５，及び樹脂封止予定部５に設けられたワイヤボン\nディング接続端子２２と，半導体素子搭載予定部４に設けられたランド部２\n１とを含む配線２を備えるから 被告製品は 本件発明２の構成要件シ 上，， （「\n記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子搭載領域\nの外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体パッ\nケージ領域に設けられたワイヤボンディング端子と，上記半導体素子搭載領\n域に設けられた外部接続端子とを含む配線を備え ）を充足する。，」\n( ) 本件発明３の構成要件ヌの充足性4\n構成Ｅ によれば，被告製品は，半導体素子搭載予定部４と樹脂封止予定'\n部５，及び樹脂封止予定部５に形成されたワイヤボンディング接続端子２２\nと，半導体素子搭載予定部４に形成されたランド部２１とを備える。また，\n構成ＡないしＣによれば，被告製品の半導体素子搭載用基板の片面に形成さ\nれた複数の配線パターンＰ内の配線部２は，ランド部２１とワイヤボンディ\nング接続端子２２とを接続する配線２３を備える。\nそうすると，被告製品において，配線部２は，樹脂封止予定部５に形成さ\nれたワイヤボンディング接続端子２２と，半導体素子搭載予定部４に形成さ\nれたランド部２１とをつなぐ配線部２３を含むから，被告製品は，本件発明\n３の構成要件ヌ（ 上記配線は，上記半導体パッケージ領域に形成されたワ「\nイヤボンディング端子と，上記半導体素子搭載領域に形成された外部接続端\n子とをつなぐ配線を含み ）を充足する。，」\n４ 争点( )イ（被告製品の「スプロケットホール７ 「目印１０」の本件発明3 」，\n２の構成要件サⅢの「位置合わせマーク部」への該当性（本件発明２の構成要\n件サⅢの充足性 ）について）\n被告製品の「スプロケットホール７ 「目印１０」は，本件発明２の構成」，\n要件サⅢの「位置合わせマーク部」に該当し，被告製品は，本件発明２の構成\n要件サⅢを充足すると解する。以下，詳述する。\n( ) 被告製品の「目印１０」の本件発明２の構成要件サⅢの「位置合わせマ1\nーク部」への該当性\n被告製品においては，複数の配線パターン部Ｐがマトリクス状に配置され\nた所定の箇所に「目印１０」が位置する（構成Ｆ 。別紙１「被告物件目’）\n録」添付第２図，第３図，別紙２「被告製品構造説明図」第４図－２及び３\nによれば 「目印１０」は，基板上に整然と配置された複数の配線パターン，\n部Ｐ全体の周囲にあって，個々の配線パターン部Ｐの端の線上とその間の線\n上に規則正しく位置していることが認められる。このような位置にあること\nからすると 「目印１０」は，配線パターン部Ｐのエッチング加工を行う際，\nや，配線パターン部Ｐを個別に切り出す際に，位置合わせのために使用され\nるものと認められる。\n被告は，需要者が「目印１０」を何の目的に利用しているか知らないと主\n張するが（前記第３，４( )〔本判決３６頁 「目印１０」は，客観的に2 〕），\nみて，位置合わせのために使用されているものと認められる。\nそうすると 被告製品の 目印１０ は 本件発明２の構成要件サⅢの 位，「 」 ， 「\n置合わせマーク部」に該当するものと認められる。\n( ) 被告製品の スプロケットホール７ の本件発明２の構成要件サⅢの 位2 「」 「\n置合わせマーク部」への該当性\n弁論の全趣旨によれば 「スプロケットホール７」は，製造工程で製品を，\n搬送するために用いられるスプロケットの歯の間隔に合わせて形成されるも\nのであり，基板全体を定量送りすることを可能とするものであること 「ス，\nプロケットホール７ は 基板全体の定量送りを可能とすることにより 目」， ，「\n印１０」と連動して位置合わせの機能を実現することが認められる。\nそうすると，被告製品の「スプロケットホール７」は，本件発明２の構成\n要件サⅢの「位置合わせマーク部」に該当するものと認められる。\n( ) 本件発明２の構成要件サⅢの充足性3\n前記( )，( )〔本判決１２６，１２７頁〕のとおり，被告製品の「スプロ12\nケットホール７」及び「目印１０」は，いずれも本件発明２の構成要件サⅢ\nの「位置合わせマーク部」に該当するものと認められるから，被告製品は，\n本件発明２の構成要件サⅢ（位置合わせマーク部とを備え ）を充足するも，\nのと認められる。\n５ 争点( )ウ（本件発明１の構成要件イ，オの充足性）について3\n被告製品は，以下のとおり，本件発明１の構成要件イ，オを充足すると解す\nる。\nすなわち，被告製品は，構成ＡないしＣ，Ｅ によれば，同一形状の複数の'\n配線パターン部Ｐを有し，配線パターン部Ｐに，半導体素子搭載予定部４と樹\n脂封止予定部５を備えているものと認められる。\nしたがって，被告製品は，半導体素子搭載予定部４と樹脂封止予定部５とを\n複数組備えており，本件発明１の構成要件イ（ 半導体素子搭載領域と，該半「\n導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備え ），」\nを充足するものと認められる。\nまた，被告製品は，同じ配線パターンを有する半導体素子搭載予定部４と樹\n脂封止予定部５が複数個配列されており，本件発明１の構成要件オ（ 同一の「\n上記配線パターンを有する上記半導体素子搭載領域及び上記半導体パッケージ\n領域が複数個配列されている ）を充足するものと認められる。」\n６ 争点( )エ（本件発明３の構成要件ニの充足性）について3\n被告製品は，以下のとおり，本件発明３の構成要件ニを充足すると解する。\nすなわち，被告製品は，構成ＡないしＣ，Ｅ によれば，同一形状の複数の'\n配線パターン部Ｐを有し，配線パターン部Ｐに，半導体素子搭載予定部４と樹\n脂封止予定部５を備えているものと認められる。\nしたがって，被告製品は，半導体素子搭載予定部４と樹脂封止予定部５とを\n複数組備えており，本件発明３の構成要件ニ（ 半導体素子搭載領域と，該半「\n導体搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備え ），」\nを充足するものと認められる。\n７ 本件各発明の構成要件充足性\n被告製品は，以下のとおり，本件各発明の構成要件をすべて充足すると解す\nる。\n( ) 本件発明１（構成要件アないしオ）1\n前記第２，２( )ア〔本判決１１頁〕のとおり，被告製品が構成要件アを7\n充足することは，当事者間に争いがない。\n〔〕 ， ， 。前記５ 本判決１２７頁 のとおり 被告製品は 構成要件イを充足する\n前記第２，２( )ア〔本判決１１頁〕のとおり，被告製品が構成要件ウを7\n充足することは，当事者間に争いがない。\n前記３( )〔本判決１２５頁〕のとおり，被告製品は構成要件エを充足す2\nる。\n〔〕 ， ， 。前記５ 本判決１２７頁 のとおり 被告製品は 構成要件オを充足する\nしたがって，被告製品は，本件発明１の構成要件をすべて充足するものと\n認められる。\n( ) 本件発明２（構成要件サⅠないしⅢ，シ，ス）2\n前記第２，２( )イ〔本判決１１頁〕のとおり，被告製品が構成要件サⅠ7\nを充足することは，当事者間に争いがない。\n前記第２，２( )イ〔本判決１１頁〕のとおり，被告製品が構成要件サⅡ7\nを充足することは，当事者間に争いがない。\n前記４( )〔本判決１２７頁〕のとおり，被告製品は，本件発明２の構成3\n要件サⅢを充足する。\n前記３( )〔本判決１２５頁〕のとおり，被告製品は，本件発明２の構成3\n要件シを充足する。\n前記第２，２( )イ〔本判決１１頁〕のとおり，被告製品が構成要件スを7\n充足することは，当事者間に争いがない。\nしたがって，被告製品は，本件発明２の構成要件をすべて充足するものと\n認められる。\n( ) 本件発明３（構成要件ナないしネ）3\n前記第２，２( )ウ〔本判決１１頁〕のとおり，被告製品が構成要件ナを7\n充足することは，当事者間に争いがない。\n前記６〔本判決１２８頁〕のとおり，被告製品は，本件発明３の構成要件\nニを充足する。\n前記３( )〔本判決１２５頁〕のとおり，本件発明３の構成要件ヌを充足4\nする。\n前記第２，２( )ウ〔本判決１１頁〕のとおり，被告製品が構成要件ネを7\n充足することは，当事者間に争いがない。\nしたがって，被告製品は，本件発明３の構成要件をすべて充足するものと\n認められる。\n８ 争点( )（本件各発明の無効事由の有無）ア（本件特許権１の無効事由の有4\n無）について\n本件発明１は，乙１公報記載の発明と実質的に同一であるとはいえないが，\n乙１公報記載の発明と周知又は公知技術に基づいて当業者が容易に発明をする\nことができたものであり，本件特許権１には進歩性欠如の無効事由があるとい\nうべきである。以下，詳述する。\n( ) 乙１公報発明1\nア 乙１公報の記載\n乙１公報には，次のとおりの記載がある。\n(ア) 「 目的】半導体素子の大きさを限定することなく，多ピンで小型【\nの半導体装置を提供する （ 要約】欄）。」【\n(イ) 「 構成】半導体素子１の下面に接着剤５及び絶縁シート６を介し【\nて，樹脂基板８のスルーホールを有しており，そのスルーホール内には\n外部接続用リードピン９が挿入されている。樹脂基板８上の配線回路は\nスルーホールより外側に向って形成されていて，半導体素子と電気的接\n，。」続するための素子接続用端子７は スルーホールの外側に有している\n（ 要約】欄）【\n(ウ) 「 請求項１】複数の外部接続用リードピンを樹脂基板に格子状に【\n形成したスルーホールに挿入して取付けた前記樹脂基板上に，半導体装\n置を搭載してなる半導体装置において，少なくとも昀内列に形成された\n前記スルーホールに挿入された外部接続用リードピンより外側に素子接\n続用端子を有していることを特徴とする半導体装置 」。\n(エ) 「 請求項２ 「外部接続用リードピンがすべて半導体素子の外形【】\n内の下面に取付けられていることを特徴とする請求項１に記載の半導体\n装置 」。\n(オ) 「 産業上の利用分野】本発明は半導体装置に係わり，特にピング【\nリッドアレイ型パッケージの半導体装置に関する （ ０００１ ）。」【 】\n(カ) 「 実施例】次に本発明によって図面を参照して説明する。図１の【\n（Ａ）は本発明の第１の実施例の半導体装置の断面図である。樹脂基板\n８は，ガラス布エポキシやガラス布ＢＴやガラス布ポリイミド等の積層\n板で成っており，表裏両面には銅が張られている。また表裏の銅を導通\nさせるためにスルーホール１０を設けてめっきを行ない，表裏面の銅を\nエッチングすることにより回路が形成されている。スルーホール１０に\nは，リン青銅，コバール，４２ａｌｌｏｙ等に半田めっきが施こされて\nいる外部接続用リードピン９が挿入されている。図１の（Ｂ）は本発明\nの第１の実施例の樹脂基板の上面図である。外部接続用リードピンを挿\n入するスルーホールが半導体素子１の外形内に設けられており，半導体\n素子１と外部接続用リードピン９とを電気的接続するための素子接続用\n端子７がスルーホールの外側に形成されている。半導体素子１は絶縁シ\nート６を介して接着剤５に固定されている。素子接続用端子７と半導体\n素子１を接続線３により電気的接続させ，エポキシ系の封止樹脂２によ\nり接続線及び半導体素子を外圧より保護する （ ０００５ ）。」【 】\n(キ) 「 発明の効果】以上説明したように本発明は，少なくとも昀内列【\nに形成したスルーホールに挿入した外部接続用リードピンより外側に素\n，，子接続用端子を有しているので 昀内列ピンの配列サイズに関係なく又\nパッケージサイズも規格外の大きなサイズにする必要なく，大きな半導\n体素子を搭載することが可能となるという効果を有する （ ０００。」【\n７）】\n(ク) 図１として，別紙５「乙１公報図面」の図１のとおりの図面が示さ\nれている。\nイ 外部接続用リードピンが打たれていない状態のＰＧＡ基板についての文\n献の記載\n乙３６，３７には，外部接続用リードピンが打たれていない状態のＰＧ\nＡ基板について，次のとおりの記載がある。\n(ア) 「日経マイクロデバイス」１９８７年（昭和６２年）８月号，日経\nマグロウヒル社刊（乙３７）\nａ 「図Ｂ●パッケージはプリント基板とリード・ピン，ポッティング\n樹脂から成る\nパッケージの組み立て工程と各パッケージ・メーカーとＬＳＩメーカ\nーのカバー範囲。通常，プリント基板メーカーはＰＧＡ用の基板を加\n工し，ピン打ちまで行う。ＬＳＩメーカーである日本電気は自社でピ\nン打ちをする。パッケージ・メーカーのシチズン時計は組み立ての全\n作業をＬＳＩメーカーから引き受ける （６３頁上）。」\nｂ 「自動化してコストを下げる\n同社〔判決注 日本電気を指す 〕はＰＧＡの基板が５枚程度リー。\nドフレーム状につながった状態で取り扱い，自動化を図っている（図\n１０ 。ピンも自社で取り付ける。リードフレーム状の基板にダイ・）\nボンディング，ワイヤー・ボンディングし，ポッティング樹脂とメタ\nル・キャップで封止する。そしてピンを挿入する。ピン打ちの装置は\n専用に開発した。１ピンずつ打っているという。一度に全ピン打つと\n生産性はいいが，ＬＳＩチップにストレスが加わりすぎる。ピン打ち\n後，ピンの接合部を半田付けする。キャップにマーキングして，昀後\nにフレームから切り離す （６８頁右欄７ないし１９行）。」\nｃ 「図１０●リードフレームのようにＰＧＡを組み立てる\nプリント基板メーカーから基板が５枚ぐらいつながった状態で購入す\nる。ワイヤー・ボンダーやダイ・ボンダーは既存の装置を流用できる\nという （６８頁左上）。」\nｄ 図１０（６８頁上）として，５枚のＰＧＡ基板がリードフレーム状\nにつながった状態が示されている。\n(イ) 「日経マイクロデバイス」１９８６年（昭和６１年）１２月号，日\n経マグロウヒル社刊（乙３６）\nａ 「リードフレームのようにプリント基板が５枚程度につながった状\n態で，ダイ・ボンディングやワイヤー・ボンディング，メタル封止を\n行う。そして組み立ての昀終工程でバラバラにする （６０頁上欄。」\n２，３行）\nｂ 「日本電気は，ＰＧＡ用のプリント基板の５枚程度をリードフレー\nムのようにつなげた状態でダイ・ボンディングし，ワイヤー・ボンデ\nィング後，切断する量産用の組み立て技術を開発し，すでにそのＰＧ\nＡ製品を出荷していることを明らかにした （６０頁左欄６ないし１」\n２行）\nｃ 「まず，ピン数に合わせてパターニングしたプリント基板を切断せ\nず，５枚程度つながった状態で基板の製造元から受け取る（図１ 。）\n基板にＬＳＩチップをダイ・ボンディングし，ワイヤー・ボンディン\nグする。その上にエポキシ樹脂をポッティングし，メタル・キャップ\nで封止する。ピン挿入，ハンダ付け，マーキング後，昀後に各パッケ\nージをバラバラにする（図２ （６０頁右欄３ないし１２行））。」\nｄ 「図１●組み立てに使う基板\n五つのプリント基板がつながった状態で基板の製造元から受け取る。\nパターニングとスルー・ホールのメッキはしてある （６０頁右下）。」\nｅ 図１（６０頁下）として，５枚のＰＧＡ基板がリードフレーム状に\nつながった状態が示されている。\nウ 乙１公報発明の認定\n(ア) 前記ア〔本判決１３０頁〕の乙１公報の記載によれば，乙１公報記\n載の発明においては 「樹脂基板８は，ガラス布エポキシやガラス布Ｂ，\nＴやガラス布ポリイミド等の積層板で成っており，表裏両面には銅が張\nられている。また表裏の銅を導通させるためにスルーホール１０を設け\nてめっきを行ない，表裏面の銅をエッチングすることにより回路が形成\nされている （前記ア(カ)〔本判決１３１頁 ）とされ，別紙５「乙１。」〕\n公報図面」図１（Ａ）及び（Ｂ）のとおり，表面（上面）に複数の配線\n回路が設けられ，その配線回路がスルーホールの外側に向かって形成さ\nれ，配線回路の外側端には素子接続用端子７が形成され，配線回路の内\n，（ ）側端にはスルーホール１０を取り巻く環状部分が形成され 裏面 下面\nの回路としては，スルーホール１０内のめっきで表面（上面）の配線と\n導通してスルーホール１０の周囲を取り巻く環状部分がエッチングで残\nされている。\nまた，前記イ〔本判決１３２頁〕の乙３６，３７の記載によれば，Ｌ\nＳＩメーカーが，リードピンを打っていない状態のＰＧＡ基板を基板メ\nーカーから購入し，ダイボンディング，ワイヤボンディング，封止，リ\nードピン挿入を行うことは周知又は公知の技術であるものと認められる\nから，乙１公報において，スルーホール１０に外部接続用リードピン９\nの打っていない状態のＰＧＡ基板も開示されているということができ\nる。\n(イ) したがって，乙１公報には，次の発明（以下「乙１公報発明」とい\nう ）が開示されているものと認められる（原判決９２頁にいう「引用。\n発明１ ，同１０５頁にいう「引用発明３」は，いずれも本判決にいう」\n「」 。 「 」 ，乙１公報発明 と同じである 原判決９９頁にいう 引用発明２ は\n末尾が「半導体素子実装用基板」である点以外は，本判決にいう「乙１\n公報発明」と同じである。なお，乙１公報に記載された発明について，\n「」 ，次のとおり厳密に特定された発明を指す場合は 乙１公報発明 といい\nそうでない場合は「乙１公報記載の発明」という 。。）\n「樹脂基板８に半導体素子１の搭載される領域とその外側に樹脂により\n封止される領域を有し，樹脂基板８の半導体素子１を搭載する面に複\n数の配線が設けられ，この配線が素子接続用端子７とめっきの施され\nたスルーホール１０とをつなぐ配線パターンを備え，素子接続用端子\n７が樹脂により封止される領域に設けられ，スルーホール１０が半導\n体素子１の搭載される領域に設けられた半導体素子搭載用基板 」。\nエ 乙１公報発明と本件発明１の対応\n乙１公報発明の「樹脂基板 「素子接続用端子」は，それぞれ本件発」，\n明１の「絶縁性支持体 「ワイヤボンディング端子」に該当する。また，」，\n乙１公報発明の「めっきの施されたスルーホール」は，リードピンの打た\nれていないＰＧＡ基板において，外部接続用リードピンが挿入されて外部\nと接続する端子といえるから，本件発明１の「外部接続端子 （構成要件」\nウ，エ）に該当すると認められる。\nオ 本件発明１の「外部接続端子 （構成要件ウ，エ）の開示の有無」\n乙１公報記載の発明の外部接続用リードピン９，環状外部接続端子は，\nいずれも本件発明１の「外部接続端子」に該当せず，前記エ〔本判決１３\n５頁〕のとおり，めっきの施されたスルーホールが，本件発明１の「外部\n接続端子」に該当すると解する。以下，詳述する。\n(ア) 外部接続用リードピン\n原告は，乙１公報発明の外部接続用リードピン（９）は，外部との接\n，，続手段という意味での外部接続端子に当たると主張し その根拠として\n①半導体素子搭載用基板という用語の意味，②製造工程，③外部接続用\nリードピンが打たれていない半導体素子搭載用基板の存否，④外部接続\n用リードピンが打たれていない状態における「半導体素子用基板」との\n呼称の有無 ⑤ハンダボールとの比較を主張するので 前記第３ ７( )，（ ， 2\nイ(イ)ａ( )〔本判決４５頁 ，以下，検討する。a 〕）\n① 半導体素子搭載用基板という用語の意味について\n「・・・用」という文言は，一般に「・・・に使うためのもの」と\nいう意味を表すとされているから（広辞苑第５版等 ，半導体素子搭）\n載用基板とは，半導体素子の搭載に使うための基板という意味と解さ\nれる。\n本件各明細書によれば，本件各発明における「半導体素子搭載用基\n板」は，本件各明細書の発明の詳細な説明においては「半導体パッケ\n」， ，ージ と表現されているものと認められ 半導体パッケージについて\n発明の詳細な説明には，次のとおり記載されている（下線は本判決に\nより付されたものである 。。）\nａ 「 技術分野）本発明は，半導体パッケージの製造法及び半導体（\nパッケージに関する （ ０００１ ）。」【 】\nｂ 「 背景技術）半導体の集積度が向上するに従い，入出力端子数（\nが増加している。従って，多くの入出力端子数を有する半導体パッ\nケージが必要になった。一般に，入出力端子はパッケージの周辺に\n一列配置するタイプと，周辺だけでなく内部まで多列に配置するタ\nイプがある。前者は， ( )が代表的である ・・QFP Quad Flat Package 。\n・後者のアレイタイプは比較的大きなピッチで端子配列が可能なた\nめ，多ピン化に適している （ ０００２ ）。」【 】\nｃ 「従来，アレイタイプは接続ピンを有する ( )PGA Pin Grid Array\nが一般的であるが，配線板との接続は挿入型となり，表面実装には\n適していない。このため，表面実装可能な ( )とBGA Ball Grid Array\n称するパッケージが開発されている （ ０００３ ）。」【 】\nｄ 「パッケージサイズの更なる小型化に対応するものとして，半導\n体チップとほぼ同等サイズの，いわゆるチップサイズパッケージ\n（ ）が提案されている。これは，半導体チッCSP; Chip Size Package\nプの周辺部でなく，実装領域内に外部配線基板との接続部を有する\nパッケージである （ ０００４ ）。」【 】\nｅ 「以上のように小型化高集積度化に対応できる半導体パッケージ\nとして，種々の提案がされているが，性能，特性，生産性等全てに\n。」（【】）わたって満足するよう一層の改善が望まれている ０００７\nｆ 「本発明は，小型化，高集積度化に対応できる半導体パッケージ\nを，生産性良くかつ安定的に製造するを可能とする半導体パッケー\nジの製造法及び半導体パッケージを提供するものである （ ００。」【\n０８ ）】\nｇ 「本発明により，半導体チップの高集積度化に対応することがで\nきる半導体パッケージを生産性良く，かつ安定的に製造することが\nできる （ ０１００ ）。」【 】\n上記の記載（特に下線部）に照らせば，発明の詳細な説明において\nも，半導体パッケージという文言を，半導体素子の搭載に使うための\n基板という意味と理解することができると認められる。\n原告は，半導体素子搭載用基板とは，直ちに半導体を搭載すること\nが可能な状態の基板という意味であると主張するが 前記第３ ７( )（， 2\nイ(イ)ａ( )①〔本判決４５頁 「・・・用」という文言の一般的a 〕），\nな意味からして，そのように限定して解釈する必然性はないし，本件\n各明細書の記載からしても，半導体素子の搭載に使うための基板とい\nう意味を超えて，直ちに半導体を搭載することが可能な状態の基板と\nいう意味であるとする根拠は認められず，原告の上記主張は，採用す\nることができない。\n② 製造工程について\n原告は，ＰＧＡ基板の製造工程から，ＰＧＡ基板の半導体素子搭載\n用基板としては，外部接続用リードピンを備えた構造となり，外部接\n続用リードピンが本件発明１の「外部接続端子」に該当すること，通\n常の取引形態においても，ＰＧＡ基板は，接続ピンを備えた状態で顧\n客に納入されること，乙１公報によってどんなＰＧＡ基板でもリード\nピンを打つタイミングを変えることが周知又は公知の技術であるとは\nいえないことなどを主張する（前記第３，７( )イ(イ)ａ( )②〔本判2a\n決４６頁 。〕）\nしかし，乙１公報記載の発明は，物の発明であり，物を生産する方\n法の発明ではなく，製造方法を限定するものではないこと，また，前\n記①〔本判決１３６頁〕のとおり，半導体素子搭載用基板とは，半導\n体素子の搭載に使うための基板であって，直ちに半導体を搭載するこ\nとが可能な状態の基板に限定されるものではないことからすれば，製\n造方法や流通実態により半導体素子搭載用基板の構造を決することは\nできず，原告の上記主張は，いずれも採用することができない。乙１\n公報発明は，外部接続用リードピンが挿入される前の時点で，既に本\n件各発明の外部接続端子に該当する構成として 「めっきの施された，\nスルーホール」を開示していると認められる。\n③ 外部接続用リードピンが打たれていない半導体素子搭載用基板の存\n否について\n原告は，リードピンが打たれておらずかつ半導体素子搭載領域と樹\n脂封止用半導体パッケージ領域が複数つなげられているＰＧＡ基板に\nより半導体パッケージを製造するとすれば，半導体パッケージメーカ\nーにとって何のメリットもないことを主張する。また，原告は，半導\n体素子を搭載し樹脂でモールドした後に外部接続用リードピンを打ち\n込み，その後切り離す方法を採用することは極めて困難であると主張\nする（前記第３，７( )イ(イ)ａ( )③〔本判決４７頁 。2a 〕）\nしかし，半導体パッケージメーカーにとって何のメリットもないと\nの主張については これを裏付ける具体的な根拠はないし 前記① 本，， 〔\n判決１３６頁〕のとおり，半導体素子搭載用基板という語が，半導体\n素子の搭載に使うための基板という意味であり，それを超えて，直ち\nに半導体を搭載することが可能な状態の基板という意味であるとは認\nめられないことからすれば，リードピンが打たれておらずかつ半導体\n素子搭載領域と樹脂封止用半導体パッケージ領域が複数つなげられて\nいるＰＧＡ基板の存在を認めたとしても，その後のピン打ち，半導体\n素子搭載，切り離しの順序は適宜選択することができ，原告主張の上\n記順序（半導体素子を搭載し樹脂でモールドした後に外部接続用リー\nドピンを打ち込み，その後切り離す）に限定される根拠はない。した\nがって，原告の上記主張は，いずれも，リードピンが打たれておらず\nかつ半導体素子搭載領域と樹脂封止用半導体パッケージ領域が複数つ\nなげられているＰＧＡ基板が存在し得ないことの根拠とはならないと\nいうべきである。\n④ 外部接続用リードピンを備えない状態における「半導体素子搭載用\n基板」との呼称の有無について\n前記イ〔本判決１３２頁〕の乙３６，３７の記載によれば，ＰＧＡ\n基板は，実際の取引においても，リードピンの打たれる前の状態でＰ\nＧＡ用の半導体素子搭載用基板としてＬＳＩメーカーに納入されてい\nることがあると認められ，その場合，ＰＧＡ基板のスルーホールは，\nめっきが施されており，外部接続端子としての機能を備えていること\nが認められる。\nまた，乙２９公報は，磁性合金膜被覆リードの発明に関する公開特\n許公報であり このリードピン １０ は半導体素子搭載用基板 ３，「（ ） （\n０）のスルーホール（３２）に挿入されて，導体回路（３１）を介し\nて搭載される半導体素子と外部とを電気的に接続するためのものであ\nる （３頁右下欄１６行ないし４頁左上欄１行）と記載されている。。」\n乙３０公報は，半導体用アルミニウム基板の発明に関する公開特許公\n報であり，リードピンを挿入する前の状態のスルーホールタイプのピ\nングリッドアレー用のアルミニウム基板が記載されている。乙３１公\n報は，半導体搭載基板の発明に関する公開特許公報であり，外部接続\n用リードピンを備えない段階の図１について 「図１は本発明による，\n半導体搭載基板の製造工程の一例を示す図で，先ず，図１（ａ）に示\nすように，熱硬化性樹脂から或る〔判決注 「成る」の誤記と認めら\nれる 〕基板１１に，回路パターン，スルーホール１２，半導体搭載。\n用凹部１３を形成し，さらに，ソルダーレジスト１４を印刷し，ニッ\nケル・金メッキを施して半導体搭載用基板を得る （ ０００６ ）。」【 】\nと記載されている。乙３２公報は，半導体素子搭載用配線板に関する\n発明であり，特許請求の範囲などには，外部との接続に用いられるネ\nールヘッドピンが打たれていない段階での半導体素子搭載用配線板が\n記載されている。そうすると，乙２９ないし乙３２の公報によれば，\n外部接続用リードピンを備えない状態において「半導体素子搭載用基\n板」と呼ばれていることが認められる。また，仮に，原告主張のとお\nり，乙２９ないし乙３２の公報が，ＰＧＡ基板が外部接続用リードピ\nンを備えない状態においてＰＧＡ用の「半導体素子搭載用基板」と呼\nばれていることを示していないとしても，少なくとも，乙２９ないし\n乙３２の公報は，そのような呼称を積極的に否定するものではないと\n解される。\n⑤ ハンダボールとの比較について\n原告は，乙１公報記載の発明の外部接続用リードピン９は本件発明\n１のハンダボールに該当するとはいえないと主張する（前記第３，７\n( )イ(イ)ａ( )⑤〔本判決５０頁 。しかし，乙１公報によれば，乙2a 〕）\n１公報記載の発明では，外部接続用リードピン９は，ＰＧＡ基板を外\n部と接続するための部材であり，他方，本件各発明においては，半導\n体素子搭載用基板に形成された外部接続端子と外部との接続は，本件\n各明細書の記載や図面のとおり，はんだボール７やはんだバンプ７０\nを介して行う構造になっている。そうすると，乙１公報記載の発明の\n外部接続用リードピン９は，本件各明細書に記載されたはんだボール\n７又ははんだバンプ７０に該当するものであり，本件各発明の外部接\n続端子（前記エ〔本判決１３５頁〕のとおり，めっきの施されたスル\n，「 」 。）ーホールが 本件発明１の 外部接続端子 に該当すると認められる\nに該当するものではないと認められる。\n(イ) 環状外部接続端子\n被告は，乙１公報記載の発明の環状外部接続端子（別紙６「乙１公報\n図面に部材名を記入した参考図面」図１（Ｂ）に指示されている ）が。\n本件発明１の 外部接続端子 に該当する旨主張する 前記第３ ７( )「」 （ ， 3\nア(イ)ａ〔本判決５８頁 。〕）\nしかし，別紙６「乙１公報図面に部材名を記入した参考図面」図１\n（Ａ）で指示されているとおり，外部接続用リードピン９の上方には空\n間があり，環状外部接続端子に該当する部分は，直接に外部接続用リー\nドピン９と接触しておらず，スルーホール内のめっきを介して外部接続\n用リードピン９と接触しており，このことからすると，環状外部接続端\n子をもって本件発明１の「外部接続端子」ととらえることはできない。\nしたがって，被告の上記主張を採用することはできない。\n(ウ) 外部基板との接続部４２と解することについて\nなお，被告は，本件発明１の「外部接続端子」について，本件明細書\n１における外部基板との接続部４２のような部材を意味するとした場合\nについて主張するが（前記第３，７( )ア(イ)ｂ〔本判決６１頁 ，本3 〕）\n件発明１の「外部接続端子」は配線に含まれるところ，接続部４２は配\n線に含まれないから 「外部接続端子」には該当せず，被告の上記主張，\nは，採用することができない。\n(エ) 「外部接続端子」の開示の有無\n上記のとおり，乙１公報記載の発明の外部接続用リードピン９，環状\n外部接続端子は，いずれも本件発明１の「外部接続端子」に該当せず，\nめっきの施されたスルーホールが，本件発明１の「外部接続端子」に該\n当すると認められる（前記エ〔本判決１３５頁 。〕）\nカ 本件発明１の 上記外部接続端子は上記半導体搭載領域に設けられ 構「」（\n成要件エ）の開示の有無\n原告は，乙１ないし乙３の公報には，本件発明１の「外部接続端子」は\n開示されていないから，本件発明１の「上記外部接続端子は上記半導体搭\n載領域に設けられ （構成要件エ）との構成要件も開示されていないと主」\n張する（前記第３，７( )ウ〔本判決５５頁 。2 〕）\nしかし，前記エ〔本判決１３５頁〕のとおり，乙１公報発明のめっきの\n施されたスルーホールが，本件発明１の「外部接続端子」に該当し，本件\n発明１の「外部接続端子」は開示されているものと認められるから，原告\nの上記主張は，採用することができない。\n( ) 乙１公報発明と本件発明１の一致点，相違点2\n以上検討したところによれば，乙１公報発明と本件発明１を対比すると，\n一致点，相違点は，次のとおり認められる。\nア 一致点\n絶縁性支持体と複数の配線とを備える半導体素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導\n体パッケージ領域とを，備え，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所定の\n配線パターンを備え，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に\n設けられ，上記外部接続端子は上記半導体素子搭載領域に設けられる\nことを特徴とする半導体素子搭載用基板である点。\nイ 相違点\n本件発明１では，半導体素子搭載領域と樹脂封止用半導体パッケージ領\n域とを複数組備え（構成要件イ ，同一の配線パターンを有する上記半導）\n体素子搭載領域及び上記半導体パッケージ領域が複数個配列されている\n（） ， ， ，構成要件オ のに対し 乙１公報発明では これらの領域を複数組備え\n複数個配列することを明記していない点。\n( ) 相違点に係る技術の周知又は公知性3\n乙１公報発明と本件発明１の相違点に関する技術事項（半導体素子搭載領\n域と樹脂封止用半導体パッケージ領域とを複数組備えること，同一の配線パ\nターンを有する上記半導体素子搭載領域及び上記半導体パッケージ領域が複\n数個配列されていること）は，周知又は公知であったものと認められる。以\n下，詳述する。\nア 公知文献の記載\n公知文献には，次のとおり記載されている。\n(ア) 乙４公報（平成元年３月２日公開，発明の名称：複合配線基板）\n「配線回路部Ａ複数個を，両側の連結部Ｂにより連結しており （３」\n頁左上欄９，１０行）と記載され，第１図（４頁左上）には，実施例に\nおける複合配線基板の平面図により，複数組の基板の配列が示されてい\nる。\n(イ) 乙５公報（平成３年４月１５日公開，発明の名称：可撓性回路基板\n集合体及びその製造法）\n複数の回路基板形成域 １頁左下欄７行 と記載され 第１図 ４「」（） ， （\n頁左上）には，実施例によるスクラップレス構造の小形微細な可撓性回\n路基板集合体の概念的な平面構成図により，複数組の基板の配列が示さ\nれている。\n(ウ) 乙６公報（平成２年３月３０日公開，発明の名称：フィルムキャリ\nヤ）\n「１０は金属箔配線を示し，これが長手方向にくり返し形成されてい\nる （上記「１０」は誤りで 「１１」が正しいものと認められる。２。」，\n頁左上欄１，２行）と記載され，第１図（４頁左下）には，従来のフィ\nルムキャリヤの平面図により，複数組の基板の配列が示されており，第\n７図（５頁右上）には，実施例を示すフィルムの上面図により，複数組\nの基板の配列が示されている。\n(エ) 乙７公報（平成４年２月４日公開，発明の名称：ＴＡＢテープの構\n造）\n「搬送用送り孔１ａを半導体搭載部毎に順次７づつ打ち抜き （２頁」\n左下欄１０，１１行）と記載され，第１図（ａ （３頁右下）には，実）\n施例１を示す正面図により，複数組の基板の配列が示されている。\n(オ) 乙８公報（平成３年４月１９日公開，発明の名称：半導体装置の製\n造方法）\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形成\nされ （３頁右上欄１５ないし１７行）と記載され，第２図（４頁下）」\nには，長尺帯状体を用いた製造方法を示す説明図により，複数組の基板\nの配列が示されている。\n(カ) 「日経マイクロデバイス」１９８６年（昭和６１年）１２月号，６\n０頁，日経マグロウヒル社刊（乙３６）\n「ピン数に合わせてパターニングしたプリント基板を切断せず，５枚\n程度つながった状態で （６０頁右欄３ないし５行）と記載され，図１」\nには，組み立てに使う基板を示す写真により，複数組の基板の配列が示\nされている。\n(キ) 「日経マイクロデバイス」１９８７年（昭和６２年）８月号，６８\n頁，日経マグロウヒル社刊（乙３７）\nＰＧＡの基板が５枚程度リードフレーム状につながった状態で 右「」（\n欄８，９行）と記載され，図１０には，組み立てに使う基板を示す写真\nにより，複数組の基板の配列が示されている。\n(ク) 「ＶＬＳＩパッケージング技術（上 」１９９３年（平成５年）５）\n月３１日発行，１６７頁，日経ＢＰ社刊（乙３８）\n．． ， ，図５ ３ ３において ＰＧＡの製造工程が一覧できる形で図解され\n同一基板上に複数組の領域が配列して形成されることが示されている。\n(ケ) 乙３３公報（昭和６１年１１月５日発行，発明の名称：セラミック\n基板および半導体装置の製造方法）\n「縦に２つのパッケージ５を接続し，横には３個～５個のパッケージ\n５を接続して，１枚のセラミック基板には複数のパッケージが形成され\nている （２頁右下欄１ないし４行）と記載され，第１図（３頁左下）。」\nには，実施例の平面図により，複数組の基板の配列が示されている。\n(コ) 乙３４公報（昭和６３年３月１６日公開，発明の名称：半導体搭載\n用基板）\n「シート状で多数の半導体搭載用基板が連続的に配列されたプリント\n」（） ， （ ）配線用基板 ２頁右下欄１４ないし１５行 と記載され 第２図 ａ\n（５頁左上）には，半導体搭載用基板を形成する状態を示した部分平面\n図により，複数組の基板の配列が示されている。\nイ 技術の周知又は公知性\n(ア) 前記ア〔本判決１４３頁〕の文献は，いずれも，昭和６１年１１月\n（乙３６及び弁論の全趣旨によれば，乙３６（前記ア(カ)〔本判決１４\n４頁 ）は昭和６１年１１月に発行されたものと認められる ）から平〕。\n成５年５月までに発行されたものであり，本件各発明と同一の技術分野\nである半導体素子搭載用基板に係る製造分野に関するものであり，前記\nア〔本判決１４３頁〕の文献によれば，同一基板上に複数組の個別の基\n板領域を配列して形成し，これを一括して製造する技術は，本件各発明\nの新規性及び進歩性の判断基準日である平成７年３月１５日の時点にお\nいて，半導体素子搭載用基板に係る製造分野の当業者にとって，周知又\nは公知の技術であったものと認められる。したがって，半導体素子搭載\n領域と樹脂封止用半導体パッケージ領域とを複数組備えること，同一の\n配線パターンを有する半導体素子搭載領域及び半導体パッケージ領域が\n複数個配列されていることは，同日当時，当業者にとって周知又は公知\nであったものと認められる。\n(イ) 原告は，乙１公報記載のＰＧＡ基板は，仮に，１枚の大きなＰＧＡ\n基板に複数の半導体パッケージ領域を形成した場合，その数の分の多数\nの接続ピンが基板の底面から突出することになって，取扱いの煩雑さや\n破損，封止の障害等の問題が生じるため，通常は，個別に切り分けられ\nた後，外部接続用リードピンを挿入した状態で取引されるとし，ＰＧＡ\n，「， ，基板においては 半導体素子搭載領域と 半導体パッケージ領域とを\n複数組備え，同一の配線パターンを有する上記半導体素子搭載領域及び\n上記半導体パッケージ領域が複数個配列され」ることは，技術常識ある\nいは，周知といえる技術ではなく，むしろ，技術常識に反するものであ\nると主張する。また，乙３４公報は，半導体素子搭載用基板を作る途中\n段階のものにすぎず，ピンを挿入した時点では個別に分けられており，\n半導体素子搭載領域と半導体パッケージ領域が複数組存在しているとは\nいえないと主張する（前記第３，７( )エ〔本判決５５頁 。2 〕）\n原告の上記主張は，乙１公報記載の発明の外部接続用リードピンが本\n件発明１の「外部接続端子」に該当することを前提とし，本件発明１の\n構成要件を充足する半導体素子搭載用基板として，外部接続用リードピ\nンを備えた上で複数の半導体搭載領域及び半導パッケージ領域が存在す\nる基板を前提するものである。\nしかし，前記( )エ〔本判決１３５頁〕のとおり，本件発明１の「外1\n部接続端子」に該当するのは，乙１公報記載の発明の外部接続用リード\nピンではなく，めっきの施されたスルーホールであると認められる。そ\nのため，本件発明１に該当する半導体素子搭載用基板として，外部接続\n用リードピンを備えない状態で，複数の半導体素子搭載領域及び半導パ\nッケージ領域が存在する基板を想定することができるので，原告の上記\n主張は，その前提において，採用することができない。前記ア〔本判決\n１４３頁〕の文献の記載から，半導体素子搭載領域と樹脂封止用半導体\nパッケージ領域とを複数組備えること等は，周知又は公知であったと認\nめられる。\n( ) 容易想到性4\nア これまで検討したところによれば，乙１公報発明１と本件発明１の相違\n点に係る技術は周知又は公知であったから，乙１公報発明１に周知又は公\n知技術を適用して本件発明１を構成することは，当業者にとって容易に想\n到し得たものと認められる。\nイ 原告は，本件発明１の課題と効果は，半導体パッケージを小型化するこ\nとにあるところ，乙１公報中の発明の効果を記載した段落【０００７】に\nは，半導体素子の大きさにかかわらず半導体パッケージを規格の寸法に収\nめることができると記載されているにとどまり，半導体パッケージを小型\n化するという本件発明１の効果に対応する思想の記載や示唆はないから，\n課題の異なる乙１公報記載の発明から本件発明１に想到することはできな\nいと主張する（前記第３，７()オ〔本判決５６頁 。2 〕）\nしかし，乙１公報は半導体装置の発明に係るものであり，本件各発明と\n技術分野を同じくするし，乙１公報の段落【０００７】には，大きな半導\n体素子を搭載する場合でもパッケージサイズを大きなサイズにする必要が\nないことが記載されており，これは，半導体パッケージを小型化すること\nと共通の指向を示すものであるから，乙１公報記載の発明から本件発明１\nに想到することはできないとはいえず，原告の上記主張は，採用すること\nができない。\nウ また，原告は，乙４ないし乙８の公報記載の発明を乙１公報記載の発明\nに適用することは容易ではないと主張する（前記第３，７( )カ〔本判決2\n５７頁 。〕）\n乙４ないし乙８の公報に記載された発明は，それぞれを仔細にみれば，\n乙１公報記載の発明と相違する点は存在する。しかし，乙４ないし乙８の\n公報は 乙１公報記載の発明と技術分野を同じくするものであり 前記( )，， 3\n〔本判決１４３頁〕のとおり，同一基板上に複数組の個別の基板領域を配\n列して形成し，これを一括して製造する技術が示されているから，乙４な\nいし乙８の公報に記載された上記技術を乙１公報記載の発明に適用するこ\nとは当業者にとって容易であるものと認められる。したがって，原告の上\n記主張を採用することはできない。\n( ) 無効事由の有無5\n前記( )イ〔本判決１４３頁〕のとおり，本件発明１は，乙１公報記載の2\n発明と相違点が存在することから，乙１公報記載の発明と実質的に同一であ\nるとはいい難いが，乙１公報記載の発明と周知又は公知技術に基づいて当業\n者が容易に発明をすることができたものであり，本件特許権１には無効事由\nがあり，本件特許権１は，進歩性の欠如のために特許無効審判により無効に\nされるべきものと認められる。\n９ 争点( )イ（本件特許権２の無効事由の有無）について4\n本件発明２は，乙１公報記載の発明と周知又は公知技術に基づいて当業者が\n容易に発明をすることができたものであり，本件特許権２には進歩性欠如の無\n効事由があるというべきである。以下，詳述する。\n( ) 乙１公報発明1\nア 乙１公報発明\n前記８( )ウ〔本判決１３４頁〕のとおり，乙１公報には，乙１公報発1\n明が記載されているものと認められる。\nイ 乙１公報発明と本件発明２の対応\n乙１公報発明の「樹脂基板 「素子接続用端子」は，それぞれ本件発」，\n明２の「半導体素子実装基板部 「ワイヤボンディング端子」に該当す」，\nる。また，乙１公報発明の「めっきの施されたスルーホール」は，本件発\n明２の「外部接続端子」に該当するものと認められ，乙１公報発明の「半\n導体素子搭載用基板」は，本件発明２の「半導体素子実装用基板」に該当\nするものと認められる。\nウ 本件発明２の「外部接続端子 （構成要件シ）の開示の有無」\n前記８( )オ〔本判決１３５頁〕と同様に，乙１公報記載の発明の外部1\n接続用リードピン９，環状外部接続端子は，いずれも本件発明２の「外部\n接続端子」に該当せず，めっきの施されたスルーホールが，本件発明２の\n「外部接続端子」に該当すると認められる。\n( ) 乙１公報発明と本件発明２の一致点，相違点2\n以上検討したところによれば，乙１公報発明と本件発明２を対比すると，\n一致点，相違点は，次のとおり認められる。\nア 一致点\n半導体素子を搭載するための，半導体素子実装基板部を備え，\n上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子搭\n載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半\n導体パッケージ領域に設けられたワイヤボンディング端子と，上記半導体\n素子搭載領域に設けられた外部接続端子とを含む配線を備える\nことを特徴とする半導体素子実装用基板である点。\nイ 相違点\n(ア) 相違点Ａ\n本件発明２では，複数個の半導体素子実装基板部を備えている（構成\n要件サⅠ）のに対し，乙１公報発明では，その複数個を明記していない\n点。\n(イ) 相違点Ｂ\n本件発明２では，半導体素子実装基板部間を連結するための連結部と\n（），（ ）構成要件サⅡ 位置合わせマーク部とを備えている 構成要件サⅢ\nのに対し，乙１公報発明では，そのような連結部と位置合わせマーク部\nを明記していない点。\n(ウ) 相違点Ｃ\n本件発明２では，連結部が導電層を有する（構成要件ス）のに対し，\n乙１公報発明では，連結部の導電層を明記していない点。\n( ) 相違点に係る技術の周知又は公知性3\n（，乙１公報発明と本件発明２の相違点に関する技術事項 相違点Ａについて\n複数個の半導体素子実装基板部を備えていること，相違点Ｂについて，半導\n体素子実装基板部間を連結するための連結部と位置合わせマーク部とを備え\nていること，相違点Ｃについて，基板の複数の領域を連結する連結部に導電\n層を有すること）は，周知又は公知であったものと認められる。以下，詳述\nする。\nア 相違点Ａについて\n前記８( )〔本判決１４３頁〕のとおり，同一基板上に複数組の個別の3\n基板領域を配列して形成し，これを一括して製造する技術は，本件各発明\nの新規性及び進歩性の判断基準日である平成７年３月１５日の時点におい\nて，半導体素子搭載用基板に係る製造分野の当業者にとって，既に周知又\nは公知の技術であったものと認められる。したがって，複数個の半導体素\n子実装基板部を備えていることは，同日当時，当業者にとって周知又は公\n知であったものと認められる。\nイ 相違点Ｂについて\n(ア) 公知文献の記載\n公知文献には，次のとおり記載されている。\nａ 乙４公報（平成元年３月２日公開，発明の名称：複合配線基板）\n配線回路部Ａ複数個を 両側の連結部Ｂにより連結しており ３「， 」（\n頁左上欄９，１０行）と記載され，第１図（４頁左上）には，実施例\nにおける複合配線基板の平面図により，連結部Ｂ及び位置合わせ用の\n孔が示されている。\nｂ 乙５公報（平成３年４月１５日公開，発明の名称：可撓性回路基板\n集合体及びその製造法）\n「これら回路基板形成域の側方に連設した支持枠 （１頁左下欄７」\nないし８行 「両支持枠部分１９の各端部には適当な位置決め穴乃），\n至は支持穴２０を適宜形成することが出来る （３頁左上欄３ない。」\nし５行）と記載され，第１図（４頁左上）には，実施例によるスクラ\nップレス構造の小形微細な可撓性回路基板集合体の概念的な平面構成\n図により，支持枠部分１９と支持穴２０が示されており，第３図（４\n頁右上）には，従来手法に従った可撓性回路基板集合体の概念的な平\n面構成図により，支持枠部分６が示されている。\nｃ 乙６公報（平成２年３月３０日公開，発明の名称：フィルムキャリ\nヤ）\n「長尺状の可 性〔判決注 「可撓性」の誤記と認められる 〕絶。\n縁性フィルム上に，金属箔配線が形成され （１頁左下欄５ないし６」\n行 「パーフォレーション周囲の強度は充分であり ・・・フィルム），，\nが薄くなった場合でもフィルム送りが支障なく出来又，その際の位置\n精度を下げることがない （３頁右下欄７ないし１２行）と記載さ。」\n，（ ） ， ，れ 第７図 ５頁右上 には 実施例を示すフィルムの上面図により\nフィルムキャリヤ１及びパーフォレーション１０が示されている。\nｄ 乙７公報（平成４年２月４日公開，発明の名称：ＴＡＢテープの構\n造）\n「ポリイミド製ベーステープ（絶縁性フィルム）１ （２頁右上欄」\n２，３行 「搬送用送り孔１ａ （２頁左下欄１３行）と記載され，），」\n第１図（ａ （３頁右下）には，実施例１を示す正面図により，ポリ）\nイミド製ベーステープ１と搬送用送り孔１ａが示されている。\nｅ 乙８公報（平成３年４月１９日公開，発明の名称：半導体装置の製\n造方法）\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形\n成され，同時に各回路パターンに接続して検査用ライン４０および電\n解めっきの導通をとるためのバスライン４２が設けられる （３頁。」\n右上欄１５ないし１９行）と記載され，第２図（４頁下）には，長尺\n帯状体を用いた製造方法を示す説明図により，位置合わせ孔が示され\nている。\n(イ) 技術の周知又は公知性\n前記(ア)〔本判決１５１頁〕の文献は，いずれも，平成元年３月から\n平成４年２月までに発行され，本件各発明と同一の技術分野である半導\n体素子搭載用基板の製造分野に関するものであり，複数個の個別の基板\n領域を連結するための連結部と製造工程で必要な位置合わせマーク部に\n関する技術に言及したものである。そして，前記８( )〔本判決１４３3\n〕， ，頁 のとおり 同一基板上に複数個の個別の基板領域を配列して形成し\nこれを一括して製造する技術は，本件各発明の新規性及び進歩性の判断\n基準日である平成７年３月１５日の時点において，当業者にとって，周\n知又は公知の技術であったところ，これに関連して，複数個の個別の基\n板領域を連結するために連結部を備えることや個別の基板領域ごとの加\n工のために製造工程で必要な位置合わせマーク部を備えることは，同一\n基板上で複数個の基板領域を配列形成し，これらを一括製造する上で，\n当然に必要とされる必須の構成であるといい得るものである。そうする\nと，本件各発明の新規性及び進歩性の判断基準日である平成７年３月１\n５日の時点においては，半導体素子実装基板部間を連結するための連結\n部と位置合わせマーク部とを備えていることは，周知又は公知であった\nものと認められる。\nウ 相違点Ｃについて\n(ア) 公知文献の記載\n公知文献には，次のとおり記載されている。\nａ 乙４公報（平成元年３月２日公開，発明の名称：複合配線基板）\n「金属層１１ｄを連結部の配線基板に設けたのは，複合配線基板と\nしての機械的強度の向上と・・・をはかるためであり，配線基板１１\nの配線導体１１ｃ形成時に同時に形成した （３頁左下欄７ないし。」\n１１行）と記載され，第３図（４頁左上）には，実施例における複合\n配線基板の断面図により，金属層１１ｄが示されている。\nｂ 乙５公報（平成３年４月１５日公開，発明の名称：可撓性回路基板\n集合体及びその製造法）\n「支持枠部分６には機械的強度を確保する為に導電層を残置するこ\nとも出来る （２頁左上欄６ないし８行）と記載されている。。」\nｃ 乙６公報（平成２年３月３０日公開，発明の名称：フィルムキャリ\nヤ）\n「図中１３がパーフォレーション周辺を補強する為に配置された，\n銅箔であり ３頁右上欄１１ないし１３行 と記載され 第７図 ５」（） ， （\n頁右上）には，実施例を示すフィルムの上面図により，補強材１３が\n示されている。\nｄ 乙７公報（平成４年２月４日公開，発明の名称：ＴＡＢテープの構\n造）\n「金属箔は，絶縁性フィルムの側縁に送り孔の部分を除いて連続的\nに付着され，送り孔の開口縁を補強する （１頁左下欄９ないし１１」\n行）と記載され，第１図（ａ （３頁右下）には，実施例１を示す正）\n面図により，搬送用送り孔補強用帯６及び帯間隔変化防止用横桟７が\n示されている。\nｅ 乙８公報（平成３年４月１９日公開，発明の名称：半導体装置の製\n造方法）\n「ベースフィルム１０上には回路パターンが繰り返しパターンで形\n成され，同時に各回路パターンに接続して検査用ライン４０および電\n解めっきの導通をとるためのバスライン４２が設けられる （３頁。」\n右上欄１５～１９行）と記載され，第２図（４頁下）には，長尺帯状\n体を用いた製造方法を示す説明図により，バスライン４２が示されて\nいる。\n(イ) 技術の周知又は公知性\n前記(ア)〔本判決１５３頁〕の文献は，いずれも，平成元年３月から\n平成４年２月までに発行され，本件各発明と同一の技術分野である半導\n体素子搭載用基板の製造分野に関するものであり，基板の複数の領域を\n連結する連結部に機械的な強度の補強を兼ねて導電層を有する構成を示\nしたものである。そして，前記８( )〔本判決１４３頁〕のとおり，同3\n一基板上に複数個の個別の基板領域を配列して形成し，これを一括して\n製造する技術は，本件各発明の新規性及び進歩性の判断基準日である平\n成７年３月１５日の時点において，当業者にとって，周知又は公知の技\n術であったところ，これに関連して，複数個の基板部間を連結するため\nの連結部について，その強度を増すことは，製造設計上，当然に要求さ\nれる技術的事項といい得るものである。そうすると，本件各発明の新規\n性及び進歩性の判断基準日である平成７年３月１５日の時点において\nは，基板の複数の領域を連結する連結部に導電層を有することは，周知\n又は公知であったものと認められる。\n( ) 容易想到性4\nア これまで検討したところによれば，乙１公報発明と本件発明２の相違点\nに係る技術はいずれも周知又は公知であったから，乙１公報発明に周知又\nは公知技術を適用して本件発明２を構成することは，当業者にとって容易\nに想到し得たものと認められる。\n，，イ 原告は 本件発明２の課題と乙１公報記載の発明の課題が異なるとして\n容易想到性を否定すべきであると主張するが（前記第３，８( )ウ〔本判2\n決７２頁 ，前記８( )イ〔本判決１４７頁〕と同様に，原告の上記主張〕） 4\nは，採用することができない。\nウ 原告は，乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用\nすることは容易ではないと主張するが（前記第３，８( )エ〔本判決７２2\n頁 ，前記８( )ウ〔本判決１４８頁〕のとおり，原告の上記主張は，採〕） 4\n用することができない。\nエ 原告は，ＰＧＡ基板が個別に作られるのが一般的な製造法であるとし，\nこれを前提として，相違点Ａ，Ｂについて容易想到性を否定すべきである\nと主張する（前記第３，８( )オ(ア)，(イ)〔本判決７２，７３頁 。し2 〕）\nかし，前記８( )〔本判決１４３頁〕のとおり，同一基板上に複数組の個3\n別の基板領域を配列して形成し，これを一括して製造する技術は，本件各\n発明の新規性及び進歩性の判断基準日である平成７年３月１５日の時点に\nおいて，半導体素子搭載用基板に係る製造分野の当業者にとって，既に周\n知又は公知の技術であったものと認められる。したがって，原告の上記主\n張は，採用することができない。\nオ 原告は，相違点Ｃの容易想到性に関し，乙１公報に記載されたＰＧＡ基\n板は，基板に外部接続用リードピンを挿入してこれを支持する必要がある\nため，基板自体が十分な剛性を有しているか又は剛性を出すために厚さを\n厚くしており，導電層を設けて強度を上げようとする発想がないから，乙\n１公報には 「連結部は導電層を有する」ことの記載も示唆もなく，乙４，\nないし乙８の公報に記載された技術を組み合わせる動機付けも存在しない\nと主張する（前記第３，８( )オ(ウ)〔本判決７３頁 。2 〕）\nしかし，乙１公報に記載されたＰＧＡ基板に，外部接続用リードピンを\n挿入してこれを支持するために必要な強度があったとしても，複数個の基\n板部間の連結部に補強が不要といえるまでの十分な強度があるかどうかは\n明らかでなく，この点を裏付ける具体的な根拠はない。そうであるとする\nと，乙１公報を前提とした場合に連結部の強度を上げるという発想が生じ\nないとはいえない。むしろ，前記( )ウ〔本判決１５３頁〕のとおり，同3\n一基板上に複数個の個別の基板領域を配列して形成し，これを一括して製\n造する技術は，周知又は公知の技術であり，これに関連して，連結部の強\n度を増すことは，製造設計上当然に要求される技術的事項といい得ること\nからすれば，乙１公報を前提としても，連結部に導電層を設けて強度を上\nげようとする発想は生じたものと認められ，原告の上記主張は，採用する\nことができない。\n( ) 無効事由の有無5\n以上によれば，本件発明２は，乙１公報記載の発明と周知又は公知技術に\n基づいて当業者が容易に発明をすることができたものであり，本件特許権２\nには無効事由があり，本件特許権２は，進歩性の欠如のために特許無効審判\nにより無効にされるべきものと認められる。\n争点( )ウ（本件特許権３の無効事由の有無）について10 4\n本件発明３は，乙１公報記載の発明と周知又は公知技術に基づいて当業者が\n容易に発明をすることができたものであり，本件特許権３には進歩性欠如の無\n効事由があるというべきである。以下，詳述する。\n( ) 乙１公報発明1\nア 乙１公報発明\n前記８( )ウ〔本判決１３４頁〕のとおり，乙１公報には，乙１公報発1\n明が記載されているものと認められる。\nイ 乙１公報発明と本件発明３の対応\n乙１公報発明の「樹脂基板 「素子接続用端子」は，それぞれ本件発」，\n明３の「絶縁性支持体 「ワイヤボンディング端子」に該当する。また，」，\n乙１公報発明の「めっきの施されたスルーホール」は，本件発明３の「外\n部接続端子」に該当すると認められる。\nウ 本件発明３の「外部接続端子 （構成要件ヌ）の開示の有無」\n前記８( )オ〔本判決１３５頁〕と同様に，乙１公報記載の発明の外部1\n接続用リードピン９，環状外部接続端子は，いずれも本件発明３の「外部\n接続端子」に該当せず，めっきの施されたスルーホールが，本件発明３の\n「外部接続端子」に該当すると認められる。\nエ 本件発明３の基板の片面に形成された配線（構成要件ナ）の開示の有無\n乙１公報記載の発明には本件発明３の「基板の片面に形成された配線」\n（構成要件ナ）が開示されているものと認められる。以下，詳述する。\n原告は，構成要件ナの「基板の片面に形成された複数の配線」とは，基\n板の片面のみに配線が形成されていることを意味するとした上で，乙１公\n報記載の発明は，配線が基板の両面に形成されたものであるから，構成要\n件ナの上記構成を備えるものではなく，本件発明３と相違する旨主張する\n（前記第３，９( )ウ〔本判決７８頁 。2 〕）\n乙１公報記載の発明においては 「樹脂基板８は，ガラス布エポキシや，\nガラス布ＢＴやガラス布ポリイミド等の積層板で成っており，表裏両面に\nは銅が張られている。また表裏の銅を導通させるためにスルーホール１０\nを設けてめっきを行ない，表裏面の銅をエッチングすることにより回路が\n形成されている （ ０００５ ，前記８( )ア(カ)〔本判決１３１頁 ）。」【 】 〕1\nとされており，別紙５「乙１公報図面」図１（Ａ）及び（Ｂ）に示されて\nいるとおり，表面（上面）には，複数の配線回路が設けられ，その配線回\n路がスルーホールの外側に向かって形成され，配線回路の外側端には素子\n接続用端子７が形成され，配線回路の内側端にはスルーホール１０を取り\n巻く環状部分が形成されているのに対し，裏面（下面）には，スルーホー\nル１０の周囲を取り巻く環状部分がエッチングで残されており，これがス\nルーホール１０内のめっきで表面（上面）の配線と導通している。そうす\nると，乙１公報記載の発明において，樹脂基板８の半導体素子１を搭載す\nる面（表面・上面）には複数の配線が設けられているのに対し，裏面（下\n面）にはスルーホール１０の周囲を取り巻くように環状に銅の部分が残さ\nれているだけである。この裏面（下面）の環状の銅の部分は，スルーホー\nル内のめっきによって表面の配線と導通され，外部接続用リードピンを固\n定し，外部接続用リードピンとめっきの施されたスルーホールとの電気的\n接続をより確実にするためのものであると認められ，このような裏面（下\n面）の環状の銅の部分は，樹脂基板の表面（上面）上で半導体素子接続用\n端子とめっきの施されたスルーホールとの間を取り回される表面（上面）\nの配線回路とは機能的に異なるものである。裏面（下面）の環状の銅の部\n分がこのようなものであることに照らせば，裏面（下面）の環状の銅の部\n分は「複数の配線」に該当せず，表面（上面）の配線回路のみが「複数の\n配線」に該当し，基板の片面のみに「複数の配線」が形成されているもの\nと認められ，乙１公報記載の発明は，本件発明３の構成要件ナの「基板の\n片面に形成された複数の配線」に当たる構成を備えていると認められる。\nまた，仮に，表面（上面）の配線回路のみならず裏面（下面）の環状の\n銅の部分も「複数の配線」に該当するとしても，構成要件ナは 「片面に，\n形成された複数の配線」というにとどまり 「片面のみ」に形成されたと，\nはされておらず，本件明細書３に，配線を片面のみに設けることの技術的\n意義について明確な記載がないことからすれば，本件発明３は，絶縁性支\n持体の片面に複数の配線を形成するとともに，外部との電気的接続を確実\nにするために他の面にも配線を設けた構成を含むものと解され，これを排\n除する趣旨とは解されない。そうすると，仮に，裏面（下面）の環状の銅\nの部分も「複数の配線」に該当するとしても，乙１公報記載の発明は，構\n「」 。成要件ナの 片面に形成された複数の配線 を備えるということができる\nしたがって，乙１公報記載の発明は本件発明３の構成要件ナに該当する\n構成を備えない旨の原告の上記主張は採用することができず，乙１公報記\n「」（）載の発明には本件発明３の 基板の片面に形成された配線 構成要件ナ\nが開示されているものと認められる。\nオ 本件発明３の「開口部 （構成要件ネ）の開示の有無」\n乙１公報記載の発明には本件発明３の「開口部 （構成要件ネ）が開示」\nされているものと認められる。以下，詳述する。\n原告は，本件発明３は，配線を絶縁性支持体の片面に形成して，開口部\nを外部接続端子でふさぐ構造とすることにより，半導体パッケージの構造\nを単純化することができ，低コストで生産性に優れた半導体素子搭載用基\n板を得ることができるが，他方，乙１公報記載の発明では，ＰＧＡ基板の\nスルーホールは，内部のめっきと両面配線が必要であり，外部接続端子が\n挿入されなければダイボンド材によって埋められてしまうから，乙１公報\n記載の発明のスルーホール１０は本件発明３の「外部接続端子に達する開\n口部」ではなく，本件発明３の「開口部」は乙１公報記載の発明には開示\nされていないと主張し，また，外部接続端子がスルーホールのめっき部で\nあるとすると，本件発明３の構成要件ネ（上記外部接続端子の形成された\n箇所の上記絶縁性支持体に，上記外部接続端子に達する開口部が設けられ\nている）は矛盾した意味になるなどと主張する（前記第３，９( )エ〔本2\n判決７８頁 。〕）\nしかし，本件明細書３の特許請求の範囲（本件発明３）においては，外\n部接続端子の形状について，開口部を外部接続端子でふさぐ構造とすると\nいう限定はされていないから，外部接続端子が開口部をふさぐものである\nことを前提とする原告の主張は，特許請求の範囲の記載に基づかないもの\nであり，採用することはできない。また，本件発明３の構成要件ネ（上記\n外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部接続端子\nに達する開口部が設けられている）は，絶縁性支持体を貫通し，配線の形\n成された面（半導体素子の搭載面）に設けられた外部接続端子に達する開\n口部が設けられていることを意味していると解されるところ，乙１公報記\n載の発明のスルーホールは，基板の上下を貫通しており，半導体素子の搭\n載面とは反対側の面から半導体素子の搭載面に向けて開口しているから，\n本件発明３の開口部に該当するものと認められ，スルーホールのめっき部\nは，配線の形成された面（半導体素子の搭載面）に至るまで設けられてい\nるから，めっきされたスルーホールを外部接続端子と解したとしても，構\n成要件ネの「上記外部接続端子に達する開口部が設けられている」との文\n言は，矛盾した意味になるとはいえない。したがって，原告の上記主張を\n採用することはできず，乙１公報記載の発明には本件発明３の「開口部」\n（構成要件ネ）が開示されているものと認められる。\n( ) 乙１公報発明と本件発明３の一致点，相違点2\n以上検討したところによれば，乙１公報発明と本件発明３を対比すると，\n一致点，相違点は，次のとおり認められる。\nア 一致点\n絶縁性支持体と，その片面に形成された複数の配線とを備える半導体素\n子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導\n体パッケージ領域とを，備え，\n上記配線は，上記半導体パッケージ領域に形成されたワイヤボンディン\nグ端子と，上記半導体素子搭載領域に形成された外部接続端子とをつなぐ\n配線を含み，\n上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部接\n続端子に達する開口部が設けられている\nことを特徴とする半導体素子搭載用基板である点。\nイ 相違点\n本件発明３では，半導体素子搭載領域と樹脂封止用半導体パッケージ領\n域とを複数組備えている（構成要件ニ）のに対し，乙１公報発明では，こ\nれらの領域を複数組備えることを明記していない点。\n( ) 相違点に係る技術の周知又は公知性3\n前記８( )〔本判決１４３頁〕のとおり，同一基板上に複数組の個別の基3\n板領域を配列して形成し，これを一括して製造する技術は，本件各発明の新\n規性及び進歩性の判断基準日である平成７年３月１５日の時点において，半\n導体素子搭載用基板に係る製造分野の当業者にとって，既に周知又は公知の\n技術であったものと認められる。したがって，半導体素子搭載領域と樹脂封\n止用半導体パッケージ領域とを複数組備えることは，同日当時，当業者にと\nって周知又は公知であったものと認められる。\n( ) 容易想到性4\nア これまで検討したところによれば，乙１公報発明に周知又は公知技術を\n適用して本件発明３を構成することは，当業者にとって容易に想到し得た\nものと認められる。\n，，イ 原告は 本件発明３の課題と乙１公報記載の発明の課題が異なるとして\n容易想到性を否定するが（前記第３，９( )オ〔本判決７９頁 ，前記８2 〕）\n( )イ〔本判決１４７頁〕と同様に，原告の上記主張は，採用することが4\nできない。\nウ 原告は，乙４ないし乙８の公報記載の発明を乙１公報記載の発明に適用\nすることは容易ではないと主張するが（前記第３，９( )カ〔本判決７９2\n頁 ，前記８( )ウ〔本判決１４８頁〕のとおり，原告の上記主張は，採〕） 4\n用することができない。\nエ 原告は，ＰＧＡ基板が個別に作られるのが一般的な製造法である旨主張\nし，その主張を前提として，相違点について容易想到性を否定するが（前\n記第３，９( )キ〔本判決８０頁 ，前記９( )エ〔本判決１５５頁〕と24〕）\n同様に，原告の上記主張は，採用することができない。\n( ) 無効事由の有無5\n以上によれば，本件発明３は，乙１公報記載の発明と周知又は公知技術に\n基づいて当業者が容易に発明をすることができたものであり，本件特許権３\nには無効事由があり，本件特許権３は，進歩性の欠如のために特許無効審判\nにより無効にされるべきものと認められる。\n争点( )（本件各訂正による無効事由の解消の成否）ア（本件訂正１による11 5\n本件特許権１の無効事由の解消の成否）について\n本件訂正１によって本件特許権１の無効事由は解消されないものと解する。\n以下，本件各訂正後の特許の無効事由の有無について，詳述する。\n( ) 乙４２公報発明1\nア 乙４２公報の記載\n乙４２公報には，次のとおりの記載がある。\n(ア) 「特許請求の範囲\n１．パッケージより，アウターリードを垂直に出した半導体装置であっ\nて，前記パッケージ本体内の半導体素子の下部にも前記アウターリード\nを有して成ることを特徴とする半導体装置 （１頁左下欄３ないし７。」\n行）\n(イ) 「本発明では，チップの下部にもアウターリードを垂直に出した構\n成，換言すれば，アウターリードを全面に設け，その上部にチップを搭\n載する構成としたので，チップは大なるサイズのものが搭載でき，ピン\n数も増加でき，配線引きまわしも容易となり，かつ，パッケージサイズ\nも小型化可能となる （２頁右上欄３ないし９行）。」\n(ウ) 「第１図に示すように，ベース（基板）１の上に接着材料２により\n半導体素子（チップ）３を固着する。\nベース１は例えばガラスエポキシ基板により構成される （２頁右。」\n上欄１２ないし１６行）\n(エ) 「基板１には第１図および第２図に示すようにその垂直方向に多数\nのアウターリード４が立設されている。\n・・・アウターリード４は半導体素子３の下部にも立設されている。パ\nッケージ本体５の基板１の裏面から基〔判決注 「碁」の誤記と認めら\nれる 〕盤目状に一定のピッチで，金属ピンよりなるアウターリード４。\nが全面にわたって突出しており （２頁左下欄５ないし１２行）」\n(オ) 「ベース１には，第１図にはメタライズ層（配線層）６がメッキ，\n蒸着などにより設けられており，このメタライズ層６と半導体素子３の\nパッド・・・とを，コネクタワイヤ７により ・・・ボンディングし，，\n上記メタライズ層６と，アウターリード４とを，ベース１に穿設された\nスルーホールを介して電気的に接続している。\nアウターリード４は，ベース１に融点の高い半田により，半田付され\nる （２頁左下欄１６行ないし右下欄５行）。」\n(カ) 「ベース１上に，ダム８を・・・接合し，このダム８により区画さ\nれたエリア内にＳｉ系ゲル材料をポッティングし，加熱硬化させ，得ら\nれたＳｉ系ゲル９により，半導体素子３とコネクタワイヤボンディング\n部などを被覆する （２頁右下欄９ないし１４行）。」\n(キ) 「第３図は，本発明におけるワイヤボンディングおよびピン間の配\n線の要部平面図で，第３図に示すように，半導体素子３のボンディング\nパッド１１とメタライズ層９とをコネクタワイヤ７によりボンディング\nするが，本発明では配線基板１のメタライズ層（配線）９をボンディン\nグリードとして利用すると，ピン間に引きまわすコネクタワイヤの本数\nが少なくでき，その配線が楽になる （上記「メタライズ層９ 「メ。」」，\n（） 」 ，「」，「（ ）タライズ層 配線 ９ は メタライズ層６ メタライズ層 配線\n６」の明白な誤記と認められる。３頁右下欄１ないし８行）\n(ク) 第１図，第２図（４頁右下 ，第３図（５頁上）には，別紙７「乙）\n４２公報図面」の第１ないし第３図の各図面が示されている。\nイ 乙４２公報発明の認定\n前記ア〔本判決１６３頁〕の乙４２公報の記載によれば，乙４２公報に\nは，次の発明（以下「乙４２公報発明」という ）が開示されているもの。\nと認められる（原判決１１１頁にいう「訂正引用発明１ ，原判決１２３」\n「」 ， 「 」頁にいう 訂正引用発明３ は いずれも本判決にいう 乙４２公報発明\nと同じである。原判決１２０頁にいう「訂正引用発明２」は，末尾が「半\n導体素子実装用基板」である点以外は，本判決にいう「乙４２公報発明」\nと同じである。なお，乙４２公報に記載された発明について，次のとおり\n厳密に特定された発明を指す場合は「乙４２公報発明」といい，そうでな\nい場合は「乙４２公報記載の発明」という 。。）\n「ガラスエポキシ基板により構成されるベース１に，半導体素子３の搭\n載される領域と，その外側にＳｉ系ゲル９により被覆される領域を有\nし，ベース１の半導体素子３を搭載する面側のみに，メタライズ層６\nからなる複数の配線が設けられ，メタライズ層６はコネクタワイヤボ\nンディング部とアウターリード４に接続する端子とを配線の一部とし\nた配線パターンを備え，コネクタワイヤボンディング部はＳｉ系ゲル\n９により被覆される領域のメタライズ層６の上面に設けられ，アウタ\nーリード４に接続する端子は半導体素子３の搭載領域のメタライズ層\n６の下面に設けられ，アウターリード４に接続する端子の形成される\n箇所のベース１にこの端子に達するスルーホールが穿設され，スルー\nホールの半導体素子３を搭載する面側がメタライズ層６で覆われてい\nる半導体素子搭載用基板 」。\nウ 乙４２公報発明と本件訂正発明１の対応\n乙４２公報発明の「ベース 「メタライズ層 「コネクタワイヤボン」，」，\nディング部 「アウターリードに接続する端子 「スルーホール」は，」，」，\nそれぞれ本件訂正発明１の「絶縁性支持体 「配線 「ワイヤボンディ」，」，\nング端子 「外部接続端子 「開口部」に該当するものと認められる。」，」，\n( ) 乙４２公報発明と本件訂正発明１の一致点，相違点2\nア 一致点，相違点\n前記( )〔本判決１６３頁〕に検討したところによれば，乙４２公報発1\n明と本件訂正発明１を対比すると，一致点，相違点は，次のとおり認めら\nれる。\n(ア) 一致点\n絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい\nて，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半\n導体パッケージ領域とを，備え，\n上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみにあ\nり，\n上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶縁\n性支持体上に形成される配線の一部とした配線パターンを備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部\n接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載す\nる面側は，上記外部接続端子で覆われており，\n上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域\nに設けられ，\n上記外部接続端子は上記半導体素子搭載領域に設けられる\nことを特徴とする半導体素子搭載用基板である点。\n(イ) 相違点\nａ相違点Ａ\n本件訂正発明１では，１層の銅箔から形成された配線を用いている\nのに対し，乙４２公報発明では，めっきや蒸着などにより形成された\nメタライズ層を用いている点。\nｂ相違点Ｂ\n本件訂正発明１では，絶縁性支持体がポリイミドフィルムで構成さ\nれ，絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出している\nのに対し，乙４２公報発明では，ベース（絶縁性支持体）がガラスエ\nポキシで構成され，スルーホール（開口部）の側壁にベースが露出し\nているか否かを明記していない点。\nｃ相違点Ｃ\n本件訂正発明１では，半導体素子搭載領域と樹脂封止用半導体パッ\nケージ領域とを複数組備え，同一の配線パターンを有する上記半導体\n素子搭載領域及び上記半導体パッケージ領域が複数個配列されている\nのに対し，乙４２公報発明では，これらの領域を複数組備え，複数個\n配列することを明記していない点。\nｄ相違点Ｄ\n本件訂正発明１では，半導体素子搭載領域と半導体パッケージ領域\nの複数個を一括して封止可能なブロックが形成され，同一の上記ブロ\nックが複数個設けられているのに対し，乙４２公報発明では，このよ\nうなブロックの形成がなく，また，複数個設けられていない点。\nイ 片面配線，外部接続端子についての対比\n(ア) 片面配線\nａ 原告は，乙４２公報記載の発明において，スルーホールとは，側壁\nにめっき等による導電層を有する貫通孔のことであるとし，これを前\n提として，乙４２公報記載の発明は，スルーホールにアウターリード\nが挿入され，スルーホールの下部につながる裏面配線とアウターリー\nドがはんだ付けされており，電気的接続経路がコネクタワイヤ→メタ\nライズ層→スルーホール→アウターリード，又はコネクタワイヤ→メ\nタライズ層→スルーホール→下面配線→はんだ→アウターリードの順\nとなり，基板の下面に下面配線が設けられていることになるから，ベ\nース１の半導体素子３を搭載する面側のみにメタライズ層６からなる\n複数の配線が設けられていることはない旨主張する（前記第３，１０\n( )ア〔本判決８９頁 。そして，その上で 「上記配線は，上記絶3 〕），\n，」，縁性支持体の半導体素子を搭載する面側のみに１層あり との点は\n乙４２公報記載の発明と本件訂正発明１との一致点ではなく，相違点\n（， 〔 〕）。，であると主張する 前記第３ １０( )イ 本判決９１頁 しかし3\n以下のとおり，原告の主張は，採用することができない。\nｂ( ) まず，スルーホールの意味について検討する。a\nスルーホールとは，その文言からすると，貫通接続を行うために\n基板に設けられた貫通孔のことである。そして，貫通孔の壁面にめ\nっきを施すことなくリードピン等により直接電気的接合を行う技術\nに関して，公知文献には，次のとおり記載されている。\n① 乙７１公報 特開昭６３－２５３６５７号公報 昭和６３年 １（， （\n９８８年）１０月２０日公開，発明の名称：半導体装置）\nⅠ 「特許請求の範囲\n（１）貫通孔を有する穴開き絶縁基板と，穴開き絶縁基板の表\n面に形成した配線層と，穴開き絶縁基板の表面に塔載され配線\n層と結線された半導体素子と，穴開き絶縁基板の貫通孔に基板\n表面で配線層と接続し且つ基板裏面から突出するように挿入さ\nれ，貫通孔内で金ロウにより固着された表面に金めつき層を有\nする金属製のピンとを具えたことを特徴とする半導体装置 」。\n（１頁左下欄３ないし１１行）\nⅡ「 作用〕〔\n本発明においては，穴開き絶縁基板を使用し，配線層と外部\nとを連絡する導電媒体として，表面に金めつき層を有する金属\n製のピンを穴開き絶縁基板の貫通孔内に挿入し，その内部で金\nロウにより固着してある。従つて，基板を貫通し内部の配線層\nと外部とを連絡する導電媒体として，従来の如く複数のグリー\nンシートにいちいちスルホールメタライズを形成する必要がな\nい。その結果，粉末冶金法により一体的に成形し焼結して製造\nしたセラミツクスの穴開き絶 縁基板を用いることが可能にな\nり，製造工数を大幅に削減できる。\n更に，金属製のピンの穴開き絶縁基板への固着は，貫通孔内\nに表面に金めつき層を有するピンを挿入して両者の隙間に金ロ\nウを浸透流入させるだけで良好な結合が得られ，従来の如く基\n板裏面のメタライズ部にピンを精度よくロウ付けするよりも簡\n単である （２頁右下欄１ないし１８行）。」\n② 乙７２公報 特開昭６３－２５３６５８号公報 昭和６３年 １（， （\n９８８年）１０月２０日公開，発明の名称：半導体装置）\nⅠ 「特許請求の範囲\n（１）貫通孔を有する穴開き絶縁基板と，穴開き絶縁基板の表\n面に形成した配線層と，穴開き絶縁基板の表面に塔載され配線\n層と結線された半導体素子と，穴開き絶縁基板の貫通孔に基板\n表面で配線層と接続し且つ基板裏面から突出するように挿入さ\nれ，該貫通孔内で銀ロウにより固着された金属製のピンとを具\nえたことを特徴とする半導体装置 （１頁左下欄３ないし１。」\n１行）\nⅡ「 作用〕〔\n本発明においては，穴開き絶縁基板を使用し，配線層と外部\nとを連絡する導電媒体として，金属製のピンを穴開き絶縁基板\nの貫通孔内に挿入し，その内部で銀ロウにより固着してある。\n従つて，基板を貫通し内部の配線層と外部とを連絡する導電媒\n体として，従来の如く複数のグリーンシートにいちいちスルホ\nールメタライズを形成する必要がない。その結果，粉末冶金法\nにより一体的に成形し焼結して製造したセラミツクス絶縁基板\nを用いることが可能になり，しかも製造工数を大幅に削減でき\nる。\n更に，金属製のピンの穴開き絶縁基板への固着は，貫通孔内\nにピンを挿入して両者の隙間に銀ロウを浸透流入させるだけで\n良好な結合が得られ，従来の如く基板裏面のメタライズ部にピ\nンを精度よくロウ付けするよりも簡単である （２頁右下欄。」\n１ないし１７行）\n③ 乙７３公報（特開平６－１４０４６２号公報，平成６年（１９\n）， ）９４年 ５月２０日公開 発明の名称：半導体装置のパッケージ\nⅠ 「 特許請求の範囲】【\n【請求項１】半導体チップを載置する絶縁フィルムと，前記半\n導体チップの電極パッドのそれぞれと接続する部分をもち前記\nフィルム面内で互いに分離さ れて形成される複数の配線を有\nし，前記絶縁フィルムの配線形成面の反対面から複数の穴を開\nけてそれぞれの前記配線の一部を露呈し，これら穴に外部端子\nを差し込み前記配線の一部分と接続し，前記外部端子の先端部\nを前記絶縁フィルムより突出させることを特徴とする半導体装\n置のパッケージ。\n【請求項２】前記外部端子の先端部の形状が半球状であること\nを特徴とする請求項１記載の半導体装置のパッケージ。\n【請求項３】前記外部端子の先端部の形状がピン状であること\nを特徴とする請求項１記載の半導体装置のパッケージ 」。\nⅡ 「このＴＡＢ型パッケージは，図４に示すようにポリイミド\n等の樹脂で製作されるＴＡＢフィルム１上に，銅の金属膜を被\n着し （ ０００４ ），」【 】\nⅢ 「まず，ＴＡＢフィルム１の面に金属膜を被着し，選択的に\nエッチングして，例えば，図１（ａ）に示すようなパターンで\n配線２ａを形成する。次に，ＴＡＢフィルム１に形成された配\n線２ａの部分がＴＡＢフィルム１より露呈するように，配線形\n成面の反対面からフォトリソグラフィ技術で選択的にエッチン\nグし，スルーホール３を形成する。尚，このスルーホール３は\n実装されるプリント基板の接続端子と合うように配列して形成\nされるものである。従って，配線のパターンも予めこのことを\n考慮して設計すべきである （ ００１４ ）。」【 】\nⅳ 「次に，配線２ａ及びスルーホール３が形成されたＴＡＢフ\nィルムと半導体チップを準備し，図２（ａ）に示すように，半\n導体チップ７をＴＡＢフィルム１に位置決めして載置し，電極\nパッド８とそれぞれ対応する配線２ａと接合する （ ００１。」【\n５）】\nⅴ 「次に，スルーホール３の開口のある面からめっきあるいは\n蒸着等によりスルーホール３が塞がるように半田あるいは金属\nの膜を形成する。そして，図２（ｂ）に示すように，スルーホ\nール３以外の領域の金属膜をエッチング除去して，ＴＡＢフィ\nルム１より突出する外部端子 材４ａを形成する。次に，図２\n（ｃ）に示すように外部端子部材４ａに半田めっき等によりバ\nンプ５を被着し，外部端子として完成する （ ００１６ ）。」【 】\nⅵ 「このように本発明のＴＡＢ型パッケージは，図１（ｃ）に\n示すように，外部端子４がパッケージ裏面の全面に設けられて\nいる （ ００１７】１ないし３行）。」【\nⅶ 「図３は図１のＴＡＢ型パッケージを適用した他の例を示す\n半導体装置の部分破断側面図である。この実施例のパッケージ\nでは，前述の実施例で示した外部端子を形成するバンプの代わ\nりに図３に示す導電ピン５ａを用いている （ ００１８ ）。」【 】\nⅷ 「次に，このパッケージ構造を理解し易いように組立順に説\n明する。まず，前述したと同様にＴＡＢフィルム１の配線層の\n外部端子に対応する部分をエッチングし，スルーホール３を形\n成する。勿論，スルーホール３の位置は望しくは格子状に配列\nされ形成される （ ００１９ ）。」【 】\nⅸ 「次に，スルーホール３を形成したＴＡＢフィルム１の裏面\nから露出した配線の部分に，金等の導電ピンを熱圧着等の手段\n例えば，予備半田された導電ピン５ａを熱圧で接合する方法で\n接続し，ＴＡＢフィルム１と垂直方向に立てて接続し，ＴＡＢ\nフィルム１より１ｍｍ程度の長さで突出させ切断する。次に，\nスルーホール３に樹脂６ａをポッティングし，導電ピン５ａを\n固定し，これを外部端子とする （ ００２０ ）。」【 】\nⅴ 「パッケージサイズをより大幅に小さくすることできる。こ\nのことはパッケージサイズの縮小率は，ピン数が増大する程顕\n著である （ ００２２】１３ないし１５行）。」【\n上記の①ないし③の文献の記載によれば，貫通孔の壁面にめっき\nを施すことなくリードピン等により外部と直接電気的接続を行う技\n術は公知であり，スルーホールとは，基板に設けられた貫通孔を意\n味し，必ずしもめっきを施しためっきスルーホール，又はめっき等\nによる導電層を有する貫通孔の意味に限定されるものではないこと\nが認められる。\n( ) さらに，乙４２公報において，スルーホールを貫通するアウタb\nーリードに関して次のとおり記載されている。\n① 「特許請求の範囲\n１．パッケージより，アウターリードを垂直に出した半導体装置\nであって，前記パッケージ本体内の半導体素子の下部にも前記ア\nウターリードを有して成ることを特徴とする半導体装置 （１。」\n頁左下欄３ないし７行）\n② 「 発明の目的 」〔〕\n本発明の目的は，大チップ搭載可能としたプラグインパッケー\nジを提供することを目的とする。\n本発明の他の目的はピン数の増加したプラグインパッケージを\n提供することを目的とする （２頁左上欄６ないし１０行）。」\n③ 「本発明では，チップの下部にもアウターリードを垂直に出し\nた構成，換言すれば，アウターリードを全面に設け，その上部に\nチップを搭載する構成としたので，チップは大なるサイズのもの\nが搭載でき，ピン数も増加でき，配線引きまわしも容易となり，\nかつ，パッケージサイズも小型化可能となる （２頁右上欄３。」\nないし９行）\n④ 「第１図に示すように，ベース（基板）１の上に接着材料２に\nより半導体素子（チップ）３を固着する。\nベース１は例えばガラスエポキシ基板により構成される （２。」\n頁右上欄１２ないし１６行）\n⑤ 「基板１には第１図および第２図に示すようにその垂直方向に\n多数のアウターリード４が立設されている。\n本発明では，これら図に示すように，アウターリード４は半導\n体素子３の下部にも立設されている。パッケージ本体５の基板１\nの裏面から基〔判決注 「碁」の誤記と認められる 〕盤目状に。\n一定のピッチで，金属ピンよりなるアウターリード４が全面にわ\nたって突出しており，第２図に示すように，昀内周の金属ピン４\nの対向するピン間間隔（Ａ）よりも大なる半導体素子３を搭載し\nている （２頁左下欄５ないし１５行）。」\n⑥ 「ベース１には，第１図にはメタライズ層（配線層）６がメッ\nキ，蒸着などにより設けられており，このメタライズ層６と半導\n体素子３のパッド・・・とを，コネクタワイヤ７により ・・・，\n，， ，ボンディングし 上記メタライズ層６と アウターリード４とを\nベース１に穿設されたスルーホールを介して電気的に接続してい\nる。\nアウターリード４は，ベース１に融点の高い半田により，半田\n付される （２頁左下欄１６行ないし右下欄５行）。」\n⑦ 「第３図は，本発明におけるワイヤボンディングおよびピン間\nの配線の要部平面図で，第３図に示すように，半導体素子３のボ\nンディングパッド１１とメタライズ層９とをコネクタワイヤ７に\nよりボンディングするが，本発明では配線基板１のメタライズ層\n（配線）９をボンディングリードとして利用すると，ピン間に引\nきまわすコネクタワイヤの本数が少なくでき，その配線が楽にな\nる （上記「メタライズ層９ 「メタライズ層（配線）９」は。」」，\n誤りで 「メタライズ層６ 「メタライズ層（配線）６」が正し，」，\nいものと認められる。３頁右下欄１ないし８行）\n⑧ 「アウターリードを，従来のごとく，チップの周辺下部に垂設\nするという制限を取り払い，全面に一定のピッチで基〔判決注\n「碁」の誤記と認められる 〕盤目状に配列し，それらアウター。\nリードの上部にチップを搭載するようにしたので，チップは大き\nなサイズであっても搭載可能である （３頁右下欄１０ないし１。」\n５行）\n⑨ 「上記のようにアウターリードをベース全面にわたり多数垂設\nしているので，多ピン化が可能である （４頁左上欄３ないし。」\n５行）\n上記の乙４２公報の記載によれば，乙４２公報記載の発明は，要\nするに，アウターリード４（リードピン）をチップの周辺下部に垂\n設するという従来の制限を取り払い，パッケージ内の半導体素子の\n下部にも全面に一定のピッチで碁盤目状に配列し，それらのアウタ\nーリードの上部にチップを搭載することにより，大きなチップを搭\n載可能とし，また，多ピン化を可能としたものである。アウターリ\nード４は，ベース１に融点の高いはんだにより，はんだ付されてい\nる。そして，第１図によれば，アウターリード４はベース１のスル\nーホールを貫通していることが示されている。しかし，乙４２公報\n，， ，には スルーホールの作り方や構造については 特段の記載はなく\nスルーホールにめっきが施されている旨の記載もなく，スルーホー\nルに関しては 「上記メタライズ層６と，アウターリード４とを，，\n。」ベース１に穿設されたスルホールを介して電気的に接続している\n（２頁右下欄１ないし３行）との記載があるだけである。\n( ) 前記( )〔本判決１６８頁〕のとおり，スルーホールとは，基板ca\nに設けられた貫通孔を意味し，必ずしもめっきを施しためっきスル\nーホール，又はめっき等による導電層を有する貫通孔の意味に限定\nされるものではない。そして，乙４２公報記載の発明では，メタラ\nイズ層６とアウターリード４とが電気的に接続されれば足りるので\nあって，電気的な接続を確実にするためにめっきスルーホールを採\n用する余地があるとしても，スルーホールにめっきすることが必ず\nしも要求されるわけではない。また，乙４２公報記載の発明では，\nアウターリード４は，ベース１に融点の高いはんだにより，はんだ\n付されているが，これは，アウターリード４（リードピン）を固定\nし，電気的な接続を確実にするためのものと解される。\nそうすると，スルーホールとは側壁にめっき等による導電層を有\n〔〕 ，する貫通孔であるという原告の前記ａ 本判決１６７頁 の主張は\n採用することができず，それを前提とする原告の前記ａ〔本判決１\n６７頁〕のその余の主張も採用することができない。\nｃ そして，乙４２公報には，裏面配線の存在を示す記載はないし，乙\n４２公報記載の発明に裏面配線が必要な理由も見い出せない。そうす\nると，前記( )イ〔本判決１６４頁〕認定のとおり，乙４２公報記載1\nの発明は，ベース１の半導体素子３を搭載する面側のみにメタライズ\n層６からなる複数の配線が設けられているものであって 「上記配線，\nは，上記絶縁性支持体の半導体素子を搭載する面側のみにあり 」と，\n，，の点は 乙４２公報記載の発明と本件訂正発明１との相違点ではなく\n一致点であると認められる。\n(イ) 外部接続端子\nａ 原告は，乙４２公報の第３図に示されているように，スルーホール\nに対面する部分のメタライズ層６は空孔となっており，メタライズ層\n６はスルーホールを覆っていないとし，これを前提として，アウター\nリード４に接続されているのは，電気的にも物理的にもスルーホール\nであり，メタライズ層６の下面にアウターリード４に接続する端子は\n存在せず，アウターリード４に接続する端子は半導体素子３の搭載領\n域のメタライズ層６の下面に設けられること（前記第３，１０( )イ2\n(ア)ｅ，ｇ〔本判決８６頁 ）はないし，スルーホールの半導体素子〕\n３を搭載する面側がメタライズ層６で覆われていること（前記第３，\n１０( )イ(ア)ｆ〔本判決８６頁 ）はないから，乙４２公報記載の2 〕\n発明において本件訂正発明１の外部接続端子に該当するのはアウター\n（， 〔 〕）。リード４であると主張する 前記第３ １０( )ア 本判決８９頁3\nそして，アウターリード４は絶縁性支持体上に形成される配線の一部\nではないし，仮にスルーホールの側壁を外部接続端子とした場合でも\n同様であって 「上記配線は，ワイヤボンディング端子と，外部接続，\n端子とを上記絶縁性支持体上に形成される配線の一部とした配線パタ\nーンを備え 「上記外部接続端子は上記配線の上記絶縁性支持体側」，\nの面に備えられ 「上記ワイヤボンディング端子はその反対側の面」，\nに備えられ 「上記開口部の半導体素子を搭載する面側は，上記外」，\n部接続端子で覆われており」との点は，乙４２公報記載の発明と本件\n訂正発明１の一致点ではなく，相違点であると主張する（前記第３，\n１０( )イ〔本判決９１頁 。3 〕）\nｂ しかし，以下のとおり，原告の上記主張は，採用することができな\nい。\nすなわち，乙４２公報には，第３図に関して次のとおりの記載があ\nるのみであり，メタライズ層６とスルーホールの関係についての記載\nはない。\n「第３図は，本発明におけるワイヤボンディングおよびピン間の配線\nの要部平面図で，第３図に示すように，半導体素子３のボンディング\nパッド１１とメタライズ層９とをコネクタワイヤ７によりボンディン\nグするが，本発明では配線基板１のメタライズ層（配線）９をボンデ\nィングリードとして利用すると，ピン間に引きまわすコネクタワイヤ\nの本数が少なくでき，その配線が楽になる （上記「メタライズ層。」\n９ 「メタライズ層（配線）９」は 「メタライズ層６ 「メタライ」，， 」，\nズ層（配線）６」の明白な誤記と認められる。３頁右下欄１ないし８\n行。）\nまた，乙４２公報の第３図においては，メタライズ層６を示す長方\n，， ，形の上に○印が付され アウターリード４と指示されているが 他方\n第１図においては，細いアウターリード４の上端が，若干幅のあるメ\nタライズ層６の幅方向の中央付近に当接していることが示されてい\n。， ， ，る そうすると 第１図と合わせてみた場合 第３図の○印の部分は\nパッケージを上から見た場合にアウターリード４がメタライズ層６の\n幅に納まる範囲に位置していることを示しているものと認められる\nが，それ以上に，スルーホールに対面する部分のメタライズ層６が空\n孔となっていることを示しているとは認められない。そして，乙４２\n公報には，スルーホールに対面する部分のメタライズ層６が空孔とな\nっている旨の説明はないし，乙４２公報記載の発明において，スルー\nホールに対面する部分のメタライズ層６に殊更空孔を設ける理由も見\nい出し難い。\nそうすると，スルーホールに対面する部分のメタライズ層６は空孔\nとなっており，メタライズ層６はスルーホールを覆っていないとの原\n告の前記ａ〔本判決１７６頁〕の主張は，採用することができず，そ\nの主張を前提とした原告の前記ａ〔本判決１７６頁〕のその余の主張\nも，採用することができない。\nｃ 前記( )イ〔本判決１６４頁〕認定のとおり，乙４２公報発明にお1\nいては，メタライズ層６はコネクタワイヤボンディング部とアウター\nリード４に接続する端子とを配線の一部とした配線パターンを備える\nこと，アウターリード４に接続する端子は半導体素子３の搭載領域の\nメタライズ層６の下面に設けられること，コネクタワイヤボンディン\nグ部はＳｉ系ゲル９により被覆される領域のメタライズ層６の上面に\n設けられること，スルーホールの半導体素子３を搭載する面側がメタ\nライズ層６で覆われていることから 「上記配線は，ワイヤボンディ，\nング端子と，外部接続端子とを上記絶縁性支持体上に形成される配線\nの一部とした配線パターンを備え 「上記外部接続端子は上記配線」，\nの上記絶縁性支持体側の面に備えられ 「上記ワイヤボンディング」，\n端子はその反対側の面に備えられ 「上記開口部の半導体素子を搭」，\n載する面側は，上記外部接続端子で覆われており」との点は，いずれ\nも乙４２公報記載の発明と本件訂正発明１との一致点であると認めら\nれる。\n( ) 相違点に係る技術の周知又は公知性3\n乙４２公報発明と本件訂正発明１の相違点に関する技術事項（相違点Ａに\nついて，配線を１層の銅箔から形成すること，相違点Ｂについて，絶縁性ポ\nリイミド（フィルム）で構成されること，相違点Ｃについて，半導体素子搭\n載領域と樹脂封止用半導体パッケージ領域とを複数組備えること，同一の配\n線パターンを有する半導体素子搭載領域及び半導体パッケージ領域が複数個\n配列されていること，相違点Ｄについて，半導体素子搭載領域と半導体パッ\nケージ領域の複数個を一括して封止可能なブロックが形成され，同一のブロ\nックを複数個設けること）は，周知又は公知であったものと認められる。以\n下，詳述する。\nア 相違点Ａについて\n(ア) 公知文献の記載\n公知文献には，次のとおり記載されている。\nａ 乙７公報（平成４年２月４日公開，発明の名称：ＴＡＢテープの構\n造）\n「」（，ベーステープ１上に・・・圧延銅箔を張り付け ２頁右上欄５\n６行）\nｂ 乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製\n造方法）\n「ベースフィルム１０上に銅箔を接着し （２頁左下欄１２，１３」\n行）\nｃ 乙４４公報（特開平６－１１２３５４号公報，平成６年４月２２日\n公開，発明の名称：薄型オーバーモールデッド半導体デバイスおよび\nその製造方法）\n「高分子材基板４２は銅張りのＢＴ樹脂を使用できるが，これに限\n定されない ・・・導電金属トレース４６のパターンを形成する 」。。\n（ ００１２】８ないし１２行）【\n（， ，ｄ 乙４５公報 特開平７－５８１６１号公報 平成７年３月３日公開\n発明の名称：フィルムキャリヤ及びこのフィルムキャリヤを用いた半\n導体装置）\n「フィルム基材２の一方の面（表面）に，上記配線パターン３を形\n成するための銅箔が貼着される。この銅箔はパターン形成され，これ\nにより配線パターン３が形成される （ ００１７】５ないし８行）。」【\nｅ 乙５８公報（特開平４－１８８７４１号公報，平成４年７月７日公\n開，発明の名称：半導体装置の製造方法とそれに使用するキャリアテ\nープ）\n「ポリイミド膜１ａ上に・・・銅箔を部分エッチングにより配線パ\nターンに形成 （３頁左下欄１，２行）」\nｆ 乙５９公報（特開平６－１３４３４号公報，平成６年１月２１日公\n開，発明の名称：半導体装置用フィルムキャリア）\n「フィルムキャリア１はポリイミド樹脂，ポリエステル樹脂，ガラ\nスエポキシ樹脂などからなる可撓性絶縁フィルム２とこの絶縁フィル\nム２上にパターン形成された銅箔等の金属導体膜のリード５とを備え\nている （ ００１４】４ないし８行）。」【\n(イ) 技術の周知又は公知性\n前記(ア)〔本判決１７９頁〕の文献の記載によれば，本件各訂正発明\nの新規性及び進歩性の判断基準日である平成７年３月１５日の当時，半\n導体素子搭載用基板において，配線を１層の銅箔から形成することは，\n周知又は公知の技術であったものと認められ，当業者であれば適宜選択\nし得る設計的事項であったといえる。\nイ 相違点Ｂについて\n(ア) 公知文献の記載\n公知文献には，次のとおり記載されている。\nａ 乙６公報（平成２年３月３０日公開，発明の名称：フィルムキャリ\nヤ）\n「例としてフィルム材にポリイミドを想定し （２頁右上欄２，３」\n行）\nｂ 乙７公報（平成４年２月４日公開，発明の名称：ＴＡＢテープの構\n造）\n「ポリイミド製ベーステープ（絶縁性フィルム）１ （２頁右上欄」\n２，３行）\nｃ 乙８公報（平成３年４月１９日公開，発明の名称：半導体装置の製\n造方法）\n「ポリイミド等の電気的絶縁性を有するフィルムから成るベースフ\nィルムで （２頁左下欄６，７行）」\nｄ 乙４５公報（平成７年３月３日公開，発明の名称：フィルムキャリ\nヤ及びこのフィルムキャリヤを用いた半導体装置）\n「２はポリイミド材料等により形成されたフィルム基材 （ ００」【\n１６】２，３行）\nｅ 乙４６公報（特開平成５－２８３４６０号公報，平成５年１０月２\n９日公開，発明の名称：半導体装置）\n「絶縁性のベースフィルムであって，ポリイミドフィルム等の耐熱\n性フィルムで形成している （ ００２０】１ないし３行）。」【\nｆ 乙５８公報（平成４年７月７日公開，発明の名称：半導体装置の製\n造方法とそれに使用するキャリアテープ）\n「ポリイミド膜１ａ上に・・・銅箔を部分エッチングにより配線パ\nターンに形成 （３頁左下欄１，２行）」\nｇ 乙５９公報（平成６年１月２１日公開，発明の名称：半導体装置用\nフィルムキャリア）\n「フィルムキャリア１はポリイミド樹脂，ポリエステル樹脂，ガラ\nスエポキシ樹脂などからなる可撓性絶縁フィルム２とこの絶縁フィル\nム２上にパターン形成された銅箔等の金属導体膜のリード５とを備え\nている （ ００１４】４ないし８行）。」【\n(イ) 技術の周知又は公知性\nａ 前記(ア)〔本判決１８０頁〕の文献の記載によれば，本件訂正発明\n１の新規性及び進歩性の判断基準日である平成７年３月１５日の当\n時，半導体素子搭載用基板において，絶縁性支持体がポリイミド（フ\nィルム）で構成されることは，周知又は公知の技術であったものと認\n，。められ 当業者であれば適宜選択し得る設計的事項であったといえる\nｂ( ) さらに，相違点Ｂについては，本件訂正発明１では，絶縁性支a\n持体の開口部の側壁に上記絶縁性支持体が露出しているのに対し，\n乙４２公報発明では，スルーホール（開口部）の側壁にベースが露\n出しているか否かを明記していない点が相違点とされている。\n( ) しかし，本件訂正発明１において，絶縁性支持体の開口部の側b\n壁に絶縁性支持体が露出しているとは，半導体素子搭載用基板の製\n造工程において，開口部にはんだボールが形成される前の状態を意\n味し，その時点での基板の状態を特許請求の範囲として記載したも\nのというべきである。他方，乙４２公報発明において，スルーホー\nルの側壁にベースが露出しているか否か明確な記載はないものの，\nスルーホールがその形成と同時にアウターリードと接続するための\nはんだで埋められるなどの記載はないから，製造工程において，基\n板のスルーホール（開口部）の側壁にベース（絶縁性支持体）が露\n出した状態となる時期があるものと推認され，その状態をもって乙\n４２公報記載の発明ということができるものと認められる。そうす\nると，上記の相違点とされた事項について，本件訂正発明１と乙４\n２公報発明との間で実質的には差異がなく，容易想到性の判断に当\nたって，この点を相違点として考慮する必要はないものと認められ\nる。\n( ) この点について，原告は，本件訂正発明１は，製品としての半c\n導体素子搭載用基板において，開口部の側壁に絶縁性支持体が露出\nしているのに対し，乙４２公報記載の発明では，製品としての状態\nで，スルーホールの側壁にはめっき等による導電層が形成されると\nして，上記相違点についての容易想到性を否定すべきであると主張\nする（前記第３，１０( )ウ〔本判決９１頁 。3 〕）\nしかし，前記８( )オ(ア)①〔本判決１３６頁〕のとおり，本件1\n各発明は半導体素子搭載用基板に係るものであるところ，この半導\n体素子搭載用基板とは，半導体素子の搭載に使うための基板という\n，，意味であり 半導体素子を直ちに搭載できる状態の基板には限らず\n製造工程のある時点のものも含まれる。\nまた，乙４２公報には 「上記メタライズ層６と，アウターリー，\nド４とを，ベース１に穿設されたスルホールを介して電気的に接続\n」（） ， ，している ２頁右下欄１ないし３行 と記載されており これは\n電気がスルーホールのめっき部を通ってメタライズ層６とアウター\nリード４との間を流れるように電気的に接続されている旨の意味と\n，， ，も解されるが 他方で アウターリード４が基板の下面に設けられ\n貫通孔であるスルーホールの中を通り抜けてベースの下からメタラ\nイズ層６に至っていることに鑑みれば，スルーホールが導電性を有\nすることにより電気的に接続することに限定するのではなく，場所\n的関係として，アウターリード４がスルーホールの中を通ってメタ\nライズ層６に接続している旨の意味とも解される そして 前記( )。， 2\nイ(ア)ｂ〔本判決１６８頁〕のとおり，乙４２公報記載の発明に関\nして，スルーホールとは，側壁にめっきを施した貫通孔又はめっき\n等による導電層を有する貫通孔の意味に限られないし，乙４２公報\nの第１図によれば，メタライズ層６とアウターリード４は直接接触\nしていると認められるところ，メタライズ層６とアウターリード４\nが電気的に接続されれば足りるのであるから，スルーホールのめっ\nき又は導電層は常に必要なわけではない。アウターリード４は，ベ\nース１にはんだ付けされているが，それは，アウターリード４（リ\n）， 。ードピン を固定し 電気的な接続を確実にするためのものである\nさらに，前記( )イ(ア)ｃ〔本判決１７６頁〕のとおり，乙４２公2\n報には，裏面配線の存在を示す記載はなく，乙４２公報記載の発明\nにおいて裏面配線が必要な理由も見い出すことができない。そうす\nると，乙４２公報の「上記メタライズ層６と，アウターリード４と\nをベース１に穿設されたスルーホールを介して電気的に接続してい\nる」との記載を，スルーホールの壁面にめっき等により形成された\n導電層を介して電気的に接続している意味に限定して解すべき理由\nはなく，乙４２公報記載の発明において，製品としての状態で，常\nにスルーホールの側壁にめっき等による導電層が形成されるものと\nは解されない。\nしたがって，原告の上記主張は，採用することができない。\nウ 相違点Ｃについて\n前記８( )〔本判決１４３頁〕のとおり，同一基板上に複数個の個別の3\n基板領域を配列して形成し，これを一括して製造する技術は，本件各訂正\n発明の新規性及び進歩性の判断基準日である平成７年３月１５日の時点に\nおいて，当業者にとって，周知又は公知の技術であり，半導体素子搭載領\n域と樹脂封止用半導体パッケージ領域とを複数組備えること，同一の配線\nパターンを有する半導体素子搭載領域及び半導体パッケージ領域が複数個\n配列されていることは，同日当時，当業者にとって周知又は公知であった\nものと認められる。\nエ 相違点Ｄについて\n(ア) 公知文献の記載\n公知文献には，次のとおり記載されている。\nａ 乙６０公報（特開昭６２－１５０８３４号公報，昭和６２年７月４\n日公開，発明の名称：半導体装置樹脂成形方法および樹脂成形装置）\n「このような連続フレームの上に縦方向の２単位のフレームは同図\nに示されるように共通の一つの樹脂ブロック５により成形封止され，\n樹脂パッケージ５を得る （２頁右下欄４ないし７行）と記載され，。」\n第１図（４頁右上）では，スタック型のリードフレームの例を示す平\n面図（一部樹脂封止した状態）により，半導体素子搭載領域と半導体\nパッケージ領域の複数個を一括して封止可能なブロックの形成が示さ\nれている。\nｂ 乙６１公報（特開昭６２－１５０８６８号公報，昭和６２年７月４\n日公開，発明の名称：半導体装置用リードフレームとそれを使用する\n樹脂封止方法）\n「共通の樹脂ブロック内に封止されるユニット（素子）の数は２つ\n又は２つ以上であればいくつでもよい （３頁右上欄１１ないし１。」\n３行）と記載され，第１図（３頁右下）には，実施例を示すリードフ\nレーム（一部を樹脂形成）の平面図により，半導体素子搭載領域と半\n導体パッケージ領域の複数個を一括して封止可能なブロックの形成が\n示されており，第５図（４頁右上）には，実施例を示すリードフレー\nムの平面図により，半導体素子搭載領域と半導体パッケージ領域の複\n数個を一括して封止可能なブロックの形成が示されている。\nｃ 乙６２公報（特開平１－２８１７３６号公報，平成元年１１月１３\n日公開，発明の名称：回路基板ユニットの製造方法）\n「一列複数個毎に接続部への被覆樹脂のポッティングがなされる。\n・・・一度に一列のうちの５個のＩＣデバイス１０に対して樹脂を噴\n出する （３頁右下欄１３ないし１９行 「スプロケット・・・を回」），\n転し，次の列の処理を行なう （４頁左上欄１ないし３行）と記載さ」\nれ，第２図（９頁左上）には，当該発明による回路基板ユニットの製\n造方法を実施する製造ラインの第１処理工程で作成されたＩＣユニッ\nト用のキャリアテープの平面図により，半導体素子搭載領域と半導体\nパッケージ領域の複数個を一括して封止可能なブロックの形成と，同\n一の樹脂封止列の複数個形成が示されている。\nｄ 乙６３公報（特開平４－１１６９６１号公報，平成４年４月１７日\n公開，発明の名称：半導体ダイオード素子およびその製造方法）\n「直線状に並んだ複数個の半導体チップを列毎に一体封止するよう\nにして行われる （３頁右上欄１１ないし１２行）と記載され，第。」\n（） ， ，３図 ４頁右上 には 当該発明ダイオード素子の組立工程図により\n半導体素子搭載領域と半導体パッケージ領域の複数個を一括して封止\n可能なブロックの形成と，このようなブロックの複数列形成が示され\nている。\n(イ) 技術の周知又は公知性\n前記(ア)〔本判決１８５頁〕の文献の記載によれば，半導体素子搭載\n用基板に関する製造分野において，本件各訂正発明の新規性及び進歩性\nの判断基準日である平成７年３月１５日の時点において，半導体素子搭\n載領域と半導体パッケージ領域の複数個を一括して封止可能なブロック\nを形成し，同一のブロックを複数個設けることは，半導体素子搭載用基\n板を効率よく大量に製造する上で，周知又は公知の技術であったという\nことができる。\n( ) 容易想到性4\nこれまで検討したところによれば，乙４２公報発明に周知又は公知技術を\n適用して本件訂正発明１を構成することは，当業者にとって容易に想到し得\nたものと認められる。\n( ) 無効事由の解消の成否5\n以上によれば，本件訂正１によっても本件特許権１の無効事由は解消され\nないものと認められる。\n争点( )イ（本件訂正２による本件特許権２の無効事由の解消の成否）につ12 5\nいて\n本件訂正２によって本件特許権２の無効事由は解消されないものと解する。\n以下，詳述する。\n( ) 乙４２公報発明と本件訂正発明２の対応1\n乙４２公報発明の「ベース 「メタライズ層 「コネクタワイヤボンデ」，」，\nィング部 「アウターリードに接続する端子 「スルーホール 「半導体」，」，」，\n」， 「 」，「」，素子搭載用基板 は それぞれ本件訂正発明２の 絶縁性支持体 配線\n「ワイヤボンディング端子 「外部接続端子 「開口部 「半導体素子実」，」，」，\n装用基板」に該当すると認められる。\n( ) 乙４２公報発明と本件訂正発明２の一致点，相違点2\n乙４２公報発明と本件訂正発明２を対比すると，一致点，相違点は，次の\nとおり認められる。\nア 一致点\n半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子搭載領\n域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体\nパッケージ領域に設けられるワイヤボンディング端子と，上記半導体素子\n搭載領域に設けられる外部接続端子とを含む配線並びに絶縁性支持体を備\nえ，\n，，上記配線は 上記絶縁性支持体の半導体素子を搭載する面側のみにあり\n上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶縁性\n支持体上に形成される配線の一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部接\n続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載する面\n側は，上記外部接続端子で覆われている\nことを特徴とする半導体素子実装用基板である点。\nイ 相違点\n(ア) 相違点Ａ\n本件訂正発明２では，１層の銅箔から形成された配線を用いているの\nに対し，乙４２公報発明では，めっきや蒸着などにより形成されたメタ\nライズ層を用いている点。\n(イ) 相違点Ｂ\n，，本件訂正発明２では 絶縁性支持体がポリイミドフィルムで構成され\n絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出しているのに対\nし，乙４２公報発明では，ベース（絶縁性支持体）がガラスエポキシで\n構成され，スルーホール（開口部）の側壁にベースが露出しているか否\nか明記していない点。\n(ウ) 相違点Ｃ\n本件訂正発明２では，複数個の半導体素子実装基板部を備えているの\nに対し，乙４２公報発明では，その複数個を明記していない点。\n(エ) 相違点Ｄ\n本件訂正発明２では，半導体素子実装基板部間を連結するための連結\n部，位置合わせマーク部を備えているのに対し，乙４２公報発明では，\nこれらを備えていない点。\n(オ) 相違点Ｅ\n本件訂正発明２では，連結部が導電層を有するのに対し，乙４２公報\n発明では，これを明記していない点。\n( ) 相違点に係る技術の周知又は公知性3\n乙４２公報発明と本件訂正発明２の相違点に関する技術事項（相違点Ａに\nついて，配線を１層の銅箔から形成すること，相違点Ｂについて，絶縁性ポ\nリイミド（フィルム）で構成されること，相違点Ｃについて，複数個の半導\n体素子実装基板部を備えていること，相違点Ｄについて，半導体素子実装基\n板間を連結するための連結部と位置合わせマーク部とを備えていること，相\n，）違点Ｅについて 基板の複数の領域を連結する連結部に導電層を有すること\nは，周知又は公知であったものと認められる。以下，詳述する。\nア 相違点Ａについて\n前記１１( )ア(イ)〔本判決１８０頁〕のとおり，本件各訂正発明の新3\n規性及び進歩性の判断基準日である平成７年３月１５日の当時，半導体素\n子搭載用基板において，配線を１層の銅箔から形成することは，周知又は\n公知の技術であったものと認められ，当業者であれば適宜選択し得る設計\n的事項であったといえる。\nイ 相違点Ｂについて\n前記１１( )イ(イ)〔本判決１８２頁〕のとおり，平成７年３月１５日3\nの当時，半導体素子搭載用基板において，絶縁性支持体がポリイミド（フ\nィルム）で構成されることは，周知又は公知の技術であったものと認めら\n，。 ，れ 当業者であれば適宜選択し得る設計的事項であったといえる さらに\n相違点Ｂのうち，本件訂正発明２では，絶縁性支持体の開口部の側壁に上\n記絶縁性支持体が露出しているのに対し，乙４２公報発明では，スルーホ\nール（開口部）の側壁にベースが露出しているか否かを明記していない点\nは，本件訂正発明１と乙４２公報発明との間で実質的には差異がなく，容\n易想到性の判断に当たって，この点を相違点として考慮する必要はないも\nのと認められる。\nウ 相違点Ｃについて\n本件訂正発明２でいう複数個の半導体素子実装基板部を備えることは，\n半導体素子搭載領域と樹脂封止用半導体パッケージ領域とを複数組備え，\nこれらを複数個配列することと同様の意味であり，前記８( )〔本判決１3\n４３頁〕のとおり，同一基板上に複数個の個別の基板領域を配列して形成\n，， ，し これを一括して製造する技術は 平成７年３月１５日の時点において\n当業者にとって，周知又は公知の技術であった。したがって，複数個の半\n導体素子実装基板部を備えていることは，同日当時，当業者にとって周知\n又は公知であったものと認められる。\nエ 相違点Ｄについて\n前記９( )イ(イ)〔本判決１５２頁〕のとおり，平成７年３月１５日の3\n時点において，半導体素子実装基板間を連結するための連結部と位置合わ\nせマーク部とを備えていることは，周知又は公知であったものと認められ\nる。\nオ 相違点Ｅについて\n前記９( )ウ(イ)〔本判決１５４頁〕のとおり，平成７年３月１５日の3\n時点において，基板の複数の領域を連結する連結部に導電層を有すること\nは，周知又は公知であったものと認められる。\n( ) 容易想到性4\nこれまで検討したところによれば，乙４２公報発明に周知又は公知技術を\n適用して本件訂正発明２を構成することは，当業者にとって容易に想到し得\nたものと認められる。\n( ) 無効事由の解消の成否5\n以上によれば，本件訂正２によっても本件特許権２の無効事由は解消され\nないものと認められる。\n争点( )ウ（本件訂正３による本件特許権３の無効事由の解消の成否）につ13 5\nいて\n本件訂正３によって本件特許権３の無効事由は解消されないものと解する。\n以下，詳述する。\n( ) 乙４２公報発明と本件訂正発明３の対応1\n乙４２公報発明の「ベース 「メタライズ層 「コネクタワイヤボンデ」，」，\nィング部 「アウターリードに接続する端子 「スルーホール」は，それ」，」，\nぞれ本件訂正発明３の「絶縁性支持体 「配線 「ワイヤボンディング端」，」，\n子 「外部接続端子 「開口部」に該当すると認められる。」，」，\n( ) 乙４２公報発明と本件訂正発明３の一致点，相違点2\n乙４２公報発明と本件訂正発明３を対比すると，一致点，相違点は，次の\nとおり認められる。\nア 一致点\n絶縁性支持体と，その片面のみに形成される複数の配線とを備える半導\n体素子搭載用基板において，\n半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導\n体パッケージ領域とを，備え，\n，，上記配線は 上記絶縁性支持体の半導体素子を搭載する面側のみにあり\n上記配線は，上記半導体パッケージ領域に形成されるワイヤボンディン\nグ端子と，上記半導体素子搭載領域に形成される外部接続端子及びそれら\nをつなぐ配線を配線の一部として備え，\n上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，\n上記ワイヤボンディング端子はその反対側の面に備えられ，\n上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外部接\n続端子に達する開口部が設けられ，上記開口部の半導体素子を搭載する面\n側は，上記外部接続端子で覆われている\nことを特徴とする半導体素子搭載用基板である点。\nイ 相違点\n(ア) 相違点Ａ\n本件訂正発明３では，１層の銅箔から形成された配線を用いているの\nに対し，乙４２公報発明では，めっきや蒸着などにより形成されたメタ\nライズ層を用いている点。\n(イ) 相違点Ｂ\n，，本件訂正発明３では 絶縁性支持体がポリイミドフィルムで構成され\n絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出しているのに対\nし，乙４２公報発明では，ベース（絶縁性支持体）がガラスエポキシで\n構成され，スルーホール（開口部）の側壁にベースが露出しているか否\nか明記していない点。\n(ウ) 相違点Ｃ\n本件訂正発明３では，半導体素子搭載領域と樹脂封止用半導体パッケ\nージ領域とを複数組備えているのに対し，乙４２公報発明では，これら\nの領域を複数組備えることを明記していない点。\n( ) 相違点に係る技術の周知又は公知性3\n乙４２公報発明と本件訂正発明３の相違点に関する技術事項（相違点Ａに\nついて，配線を１層の銅箔から形成すること，相違点Ｂについて，絶縁性ポ\nリイミド（フィルム）で構成されること，相違点Ｃについて，複数個の半導\n体素子実装基板部を備えていること）は，周知又は公知であったものと認め\nられる。以下，詳述する。\nア 相違点Ａについて\n前記１１( )ア(イ)〔本判決１８０頁〕のとおり，本件各訂正発明の新3\n規性及び進歩性の判断基準日である平成７年３月１５日の当時，半導体素\n子搭載用基板において，配線を１層の銅箔から形成することは，周知又は\n公知の技術であったものと認められ，当業者であれば，適宜選択し得る設\n計的事項であったといえる。\nイ 相違点Ｂについて\n前記１１( )イ(イ)〔本判決１８２頁〕のとおり，平成７年３月１５日3\nの当時，半導体素子搭載用基板において，絶縁性支持体がポリイミド（フ\nィルム）で構成されることは，周知又は公知の技術であったものと認めら\nれ，当業者であれば，適宜選択し得る設計的事項であったといえる。さら\nに，相違点Ｂのうち，本件訂正発明３では，絶縁性支持体の開口部の側壁\nに上記絶縁性支持体が露出しているのに対し，乙４２公報発明では，スル\nーホール（開口部）の側壁にベースが露出しているか否かを明記していな\n，，い点は 本件訂正発明３と乙４２公報発明との間で実質的には差異がなく\n容易想到性の判断に当たって，この点を相違点として考慮する必要はない\nものと認められる。\nウ 相違点Ｃについて\n前記８( )〔本判決１４３頁〕のとおり，同一基板上に複数個の個別の3\n基板領域を配列して形成し，これを一括して製造する技術は，平成７年３\n，， 。月１５日の時点において 当業者にとって 周知又は公知の技術であった\nしたがって，複数個の半導体素子実装基板部を備えていることは，同日当\n時，当業者にとって周知又は公知であったものと認められる。\n( ) 容易想到性4\nこれまで検討したところによれば，乙４２公報発明に周知又は公知技術を\n適用して本件訂正発明３を構成することは，当業者にとって容易に想到し得\nたものと認められる。\n( ) 無効事由の解消の成否5\n以上によれば，本件訂正３によっても本件特許権３の無効事由は解消され\nないものと認められる。\n結論14\n以上のとおり，被告製品は，本件各発明の構成要件をいずれも充足するが，\n本件各特許権に係る特許は，特許無効審判により無効にされるべきものと認め\nられ，本件各訂正によってもその無効事由は解消されないものと認められる。\nそうすると，原告は，特許法１０４条の３第１項により，被告及び被控訴人に\n対し，その権利を行使することができず，原告の本訴請求はいずれも理由がな\nい。\nよって，原告の被告に対する本訴請求をいずれも棄却すべきものとした原判\n決は相当であり，本件控訴は理由がないから，これを棄却することとし，主文\nのとおり判決する。\n知的財産高等裁判所第３部\n裁判長裁判官 飯村敏明\n裁判官 中平 健\n裁判官 上田洋幸\n（別紙１及び別紙２省略）\n- 197 -- 198 -\n別紙４ 表２ 特許 号を親とする特許の出願審査状況3337467\n１世代 ２世代 ３世代 ４世代\n2004 160856出願 －\n3685203登録\n2004 247763特開 －\n2004 160857 2005 138827出願 － 出願 －\n2002 313069 2004 247764 2005 328057出願 － 特開 － 特開 －\n3606275 2004 160858【本件特許権１】 登録 出願 －\n2002 137359 2003 133479 3685204出願 － 特開 － 登録\n3413413 2004 247765登録 特開 －\n2002 334948 2004 160859特開 － 出願 －\n2004 282098特開 －\n2004 160860出願 2001-237791 出願 －\n3685205登録 3337467 登録\n2004 247766特開 －20 02 特開 －\n2002 137360110858 出願 －\n3352083登録\n2002 334949特開 －\n】【本件特許権２\n2002 137361出願 －\n3413191登録\n2002 334950特開 －\n】【本件特許権３\n2002 137362出願 －\n3352084登録\n2002 334951特開 －\n別紙５ 乙１公報図面\n【図１】\n- 200 -- 201 -\n別紙７ 乙４２公報図面\n別紙８ 公報一覧表\n番号 公開日 発明の名称\n乙１公報 特開平５－１０９９２２号公報 平成５年（１９９３年）４月３０日公開 半導体装置\n乙２公報 特開平２－１３３９４３号公報 平成２年（１９９０年）５月２３日公開 高集積回路\n及びその製造方法\n乙３公報 特開平４－１０３１５２号公報 平成４年（１９９２年）４月６日公開 半導体装置\n乙４公報 特開昭６４－５４７９１号公報 平成元年（１９８９年）３月２日公開 複合配線基\n板\n乙５公報 特開平３－８９５８７号公報 平成３年（１９９１年）４月１５日公開 可撓性回路\n基板集合体及びその製造法\n乙６公報 特開平２－９１９５６号公報 平成２年（１９９０年）３月３０日公開 フィルムキ\nャリヤ\n乙７公報 特開平４－３３３５０号公報 平成４年（１９９２年）２月４日公開 テーTAB\nプの構造\n乙８公報 特開平３－９４４３０号公報 平成３年（１９９１年）４月１９日公開 半導体装置\nの製造方法\n乙２７公報 特開平５－２９５２６号公報 平成５年（１９９３年）２月５日公開 半導体パツ\nケージの基板への端子ピンの取付方法\n乙２９公報 特開平３－１９５０５１号公報 平成３年（１９９１年）８月２６日公開 磁性合金膜\n被覆リード\n乙３０公報 特開平５－６９４５号公報 平成５年（１９９３年）１月１４日公開 半導体用ア\nルミニウム基板\n乙３１公報 特開平５－１５２４９６号公報 平成５年（１９９３年）６月１８日公開 半導体搭載\n基板\n乙３２公報 特開昭６１－２０８２２６号公報 昭和６１年（１９８６年）９月１６日公開 半導体素子\n搭載用配線板\n乙３３公報 特開昭６１－２４８４５３号公報 昭和６１年（１９８６年）１１月５日公開 セラミック\n基板および半導体装置の製造方法\n乙３４公報 特開昭６３－６０５４７号公報 昭和６３年（１９８８年）３月１６日公開 半導体搭載\n用基板\n乙４２公報 特開昭６１－１７７７５９号公報 昭和６１年（１９８６年）８月９日公開 半導体装置\n乙４４公報 特開平６－１１２３５４号公報 平成６年（１９９４年）４月２２日公開 薄型オーバ\nーモールデッド半導体デバイスおよびその製造方法\n乙４５公報 特開平７－５８１６１号公報 平成７年（１９９５年）３月３日公開 フィルムキ\nャリヤ及びこのフィルムキャリヤを用いた半導体装置\n乙４６公報 特開平成５－２８３４６０号公報 平成５年（１９９３年）１０月２９日公開 半導体装置\n乙５８公報 特開平４－１８８７４１号公報 平成４年（１９９２年）７月７日公開 半導体装置\nの製造方法とそれに使用するキャリアテープ\n乙５９公報 特開平６－１３４３４号公報 平成６年（１９９４年）１月２１日公開 半導体装置\n用フィルムキャリア\n乙６０公報 特開昭６２－１５０８３４号公報 昭和６２年（１９８７年）７月４日公開 半導体装置\n樹脂成形方法および樹脂成形装置\n乙６１公報 特開昭６２－１５０８６８号公報 昭和６２年（１９８７年）７月４日公開 半導体装置\n用リードフレームとそれを使用する樹脂封止方法\n乙６２公報 特開平１－２８１７３６号公報 平成元年（１９８９年）１１月１３日公開 回路基板ユ\nニットの製造方法\n乙６３公報 特開平４－１１６９６１号公報 平成４年（１９９２年）４月１７日公開 半導体ダイ\nオード素子およびその製造方法\n乙７１公報 特開昭６３－２５３６５７号公報 昭和６３年（１９８８年）１０月２０日公開 半導体装置\n乙７２公報 特開昭６３－２５３６５８号公報 昭和６３年（１９８８年）１０月２０日公開 半導体装置\n乙７３公報 特開平６－１４０４６２号公報 平成６年（１９９４年）５月２０日公開 半導体装置\nのパッケージ\n別紙 ９ 控訴審 判 決もく じ\n第１ 控 訴の趣 旨 ｐ ２\n第２ 事 案の概 要 等 ｐ ２\n１ 事 案の概 要 ｐ ２\n２前 提 と な る 事 実ｐ ３\n() 当 事 者 ｐ ３1\n( ) 原告 の特 許権 ｐ ３2\nア 本 件 特 許権１ ｐ ３\nイ 本 件 特 許権２ ｐ ４\nウ 本 件 特 許権３ ｐ ５\n( ) 原告 の特 許発 明 ｐ ６3\nア 本 件発明 １ ｐ ６\nイ 本 件発明 ２ ｐ ７\nウ 本 件発明 ３ ｐ ７\n( ) 本件 各発 明の 構成 要件の 分 説 ｐ ８4\n( ) 被告 の行 為 ｐ １ ０5\n( ) 被告 製品 の構 成 ｐ１０6\n( ) 本件 各発 明の 構成 要件充 足 性 ｐ １ １7\n( ) 事前 の交 渉等 ｐ １ １8\n( ) 本件 各特 許権 の出 願の経 緯 ｐ １ １9\nア 親 出願等 の 経 緯 ｐ １２\nイ 本 件 各 特許出 願と 手続 補正 ｐ １ ２\nウ 本 件 特 許権１ の特 許出 願の 分割 出願 ｐ１ ３\nエ 本 件 各 発明等 の新 規性 ，進 歩性 の判 断の基 準 日 ｐ１３\n( ) 訂正 請 求の経 緯 ｐ １ ４10\nア 無 効 審 判請求 と第 １次 審決 取消 訴訟 ｐ１ ４\nイ 訂 正 審 判請求 と差 戻決 定 ｐ １ ４\nウ 訂 正 請 求と訂 正審 判の みな し取 下げ ｐ１ ４\n( ) 訂 正の内 容 ｐ １５11\nア 本 件訂正 １ ｐ １５\nイ 本 件訂正 ２ ｐ １６\nウ 本 件訂正 ３ ｐ １７\n( ) 平成 ２ ０年２ 月５ 日付 け無 効審 決 ｐ１８12\nア 本 件 特 許権１ ｐ １ ８\nイ 本 件 特 許権２ ｐ １ ９\nウ 本 件 特 許権３ ｐ １ ９\n( ) 半導 体 素子搭 載用 基板 の種 類 ｐ １ ９13\n３ 主 要な争 点 ｐ ２ ０\n第３ 争 点に関 す る当事 者の 主張 ｐ ２ ２\n１ 争 点( )（ 本 件 各 発 明 の タ イ プ へ の限定 の有 無） ｐ ２ ２1Fan-in\n( ) 原告 の主 張 ｐ ２ ２1\nア タ イプ を含む と す る 理 由 ｐ ２３Fan-in/out\n(ア ) 半 導体素 子外 側の 外部 接続 端子 の必要 性 ｐ ２３\n(イ ) 半 導体素 子搭 載用 基板 の各 タイ プの成 立 過 程 等 ｐ ２ ３\n(ウ ) 出 願経過 にお ける 説明 等 ｐ ２ ４\nイ 構 成要件 の 解 釈 ｐ ２４\n( ) 被告 の反 論 ｐ ２ ５2\nア タ イプ を含ま な い と する理 由 ｐ ２ ５Fan-in/out\n(ア ) 本 件各明 細書 の記 載 ｐ ２ ５\n(イ ) 本 件訴え 提起 前の 交渉 にお ける 原告の 説 明 ｐ２５\n(ウ ) 原 告ホー ムペ ージ のニ ュー スリ リース 欄 ｐ ２６\n(エ ) 本 件訴状 別紙 被告 製品 目録 の第 １ない し 第 ４ 図 ｐ ２ ６\n(オ ) 出 願経過 にお ける 説明 等 ｐ ２ ７\nａ 本 件各特 許権 の出 願経 過に おけ る説明 等 ｐ ２７\n( ) 本件 特許 権１ ｐ ２ ７a\n( ) 本件 特許 権２ ｐ ２ ８b\n( ) 本件 特許 権３ ｐ ３ ０c\nｂ 出 願経過 にお ける 説明 等の 参酌 ｐ３ １\nイ 構 成 要 件の解 釈に つい て ｐ ３ １\n２ 争点( )（ 被 告 製品における「半導 体素子搭載 予 定部４と樹 脂封止予定部５ を備え，ラ ンド部2\n２１が 半 導体素子搭載予定部４に設けられ，ワ イ ヤボ ンデ ィング接続端子２２が樹脂 封止 予定 部\n５に 設けら れ ている 」 との構 成（ 構成Ｅ ） の有無 ） ｐ３１。’\n( ) 原告 の主 張 ｐ ３ １1\n( ) 被告 の反 論 ｐ ３ ２2\n３ 争点( )（ 構 成 要件充足性）ア（本 件発明１の 構 成要件エ、 本件発明２の構 成要件シ、 本件発3\n明３ の構成 要 件ヌの 充足 性） ｐ ３ ２\n( ) 原告 の主 張 ｐ ３ ３1\nア 構 成 要 件と被 告製 品の 構成 部分 の対 応 ｐ ３ ３\nイ 本 件 発 明１の 構成 要件 エの 充足 性 ｐ３３\nウ 本 件 発 明２の 構成 要件 シの 充足 性 ｐ３３\nエ 本 件 発 明３の 構成 要件 ヌの 充足 性 ｐ３４\n( ) 被告 の反 論 ｐ ３ ５2\nア 被 告 製 品が構 成Ｅ ’を 備え ない こと による 構 成 要 件の非 充 足 ｐ ３ ５\nイ 本 件 各 発明が タ イ プ に 限 定 さ れ る こ と による 構 成要件 の非 充足 ｐ ３ ５Fan-in\n４ 争 点( )イ（被告製品の「スプロケットホール７ 「目印１０」の本件 発明２の構成要件サⅢ3 」，\nの「 位置合 わ せ部」 への 該当 性（ 本件 発明 ２の構 成 要 件 サⅢの 充 足 性 ） ｐ３ ６）\n( ) 原告 の主 張 ｐ ３ ６1\n( ) 被告 の反 論 ｐ ３ ６2\n５ 争 点( )ウ （ 本 件 発 明 １の構 成 要件イ ，オ の 充足性 ） ｐ ３ ７3\n( ) 原告 の主 張 ｐ ３ ７1\n( ) 被告 の反 論 ｐ ３ ７2\n６ 争 点( )エ （ 本 件 発 明 ３の構 成 要件ニ の充 足 性 ） ｐ ３ ８3\n( ) 原告 の主 張 ｐ ３ ８1\n( ) 被告 の反 論 ｐ ３ ８2\n７ 争 点( )（ 本 件 各 発 明 の無効 事 由の有 無） ア （本件 特許 権１ の無 効事 由の 有無） ｐ３９4\n( ) 被告 の主 張 ｐ ３ ９1\nア 新 規 性 ，進歩 性の 欠如 ｐ ３ ９\nイ 乙 １ 公 報記載 の発 明 ｐ ３ ９\n(ア ) 乙 １公報 の記 載 ｐ ３ ９\n(イ ) 乙 １公報 に記 載さ れた 発明 ｐ ４ １\nウ 被 告 主 張に係 る乙 １公 報発 明１ と本 件発明 １ の 一 致点、 相 違 点 ｐ ４ １\n(ア ) 一 致点 ｐ４ ２\n(イ ) 相 違点 ｐ４ ２\nエ 新 規 性 、進歩 性の 有無 ｐ ４ ３\n(ア ) 新 規性 ｐ４ ３\n(イ ) 進 歩性 ｐ４ ３\nオ 小 括 ｐ４４\n( ) 原告 の反 論 ｐ ４ ５2\nア 新 規 性 ，進歩 性の 具備 ｐ ４ ５\nイ 本 件 発 明１の 「外 部接 続端 子 （ 構成 要件ウ 、エ ）の 開示 の有 無 ｐ４５」\n(ア ) 本 件発明 １の 「外 部接 続端 子」 ｐ４ ５\n(イ ) 乙 １公報 に開 示さ れた 外部 接続 端子 ｐ ４ ５\nａ 外 部接続 用リ ード ピン の本 件発 明１の 「 外 部 接続端 子 」への 該当 性 ｐ ４ ５\n( ) 外部 との 接続手 段 への該 当性 ｐ ４ ５a\n① 半 導体 素子 搭載 用基 板の 意味 ｐ４５\n②製 造 工 程ｐ ４ ６\n③ 外 部 接 続 用 リ ー ド ピ ン が 打 たれて い な い 半導体 素 子搭載 用基 板の 存否 ｐ ４ ７\n④ 外部接続用 リ ードピン が 打たれていない状態における「半導体 素子搭 載 用基板」\nとの呼 称の 有無 ｐ ４ ９\n⑤ ハ ンダ ボー ルと の比 較 ｐ ５ ０\n⑥ 外 部と の接 続手 段へ の該 当性 ｐ５０\n( ) 配線 への 包含の 有 無 ｐ ５ ０b\n( ) 本件 発明 １の「 外 部接続 端子 」へ の該 当 性 ｐ ５ ０c\nｂ 環 状外部 接続 端子 の本 件発 明１ の「外 部 接 続 端子」 へ の該当 性 ｐ ５ １\n( ) パッ ケー ジ外部 接 続端子 と基 板配 線外 部 接続端 子の区 別 ｐ ５１a\n( ) 外部 との 接続の 可 否 ｐ ５ １b\n( ) 外部 接続 端子に お ける「 端子 」の 意味 ｐ５２c\n( ) 本件 発明 １の「 外 部接続 端子 」 への該 当性 ｐ ５ ２d\nｃ 本件発明１の「 外部 接続端 子」を外部基板との接続部４２のような 部 材と解するこ と\nの可否 ｐ ５ ３\nｄ 乙 １公報 にお ける 本件 発明 １の 「外部 接 続 端 子」の 開 示の有 無 ｐ ５ ３\n(ウ ) 乙 ２公報 に開 示さ れた 外部 接続 端子 ｐ ５ ３\n(エ ) 乙 ３公報 に開 示さ れた 外部 接続 端子 ｐ ５ ４\n(オ ) 小 括 ｐ ５ ５\nウ 本 件発明１ の「上記外 部接続端子は上記 半 導体搭載 領域に設けられ （構 成要件エ ）の開」\n示の有 無 ｐ ５ ５\nエ 半 導 体 パッケ ージ 領域 を複 数個 配列 するこ と の 周 知性の 有 無 ｐ ５ ５\nオ 乙 １ 公 報記載 の発 明と 本件 発明 １の 課題の 相 違 ｐ５６\nカ 乙 ４ないし乙８の公 報記載 の 発 明を乙１公報記載の発明に適 用 すること の容易性の 有 無\nｐ５７\n( ) 被告 の再 反論 ｐ ５ ８3\nア 本 件 発 明１の 「外 部接 続端 子 （ 構成 要件ウ 、エ ）の 開示 の有 無に ついて ｐ５ ８」\n(ア ) 本 件発明 １の 半導 体素 子搭 載用 基板に つ い て ｐ ５ ８\n(イ ) 乙 １公報 に開 示さ れた 外部 接続 端子に つ い て ｐ ５ ８\nａ 外部接続用リー ドピ ン及び 環状外部接続端子の本件発明１の「外部 接 続端子」への 該\n当性に つ い て ｐ ５８\n( ) パッ ケー ジ外部 接 続端子 と基 板配 線外 部 接続端 子の区 別 に つ い て ｐ ５９a\n( ) 外部 との 接続の 可 否につ いて ｐ５９b\n( ) 半導 体素 子搭載 用 基板に おけ るリ ード ピ ンの有 無につ い て ｐ６ ０c\n( ) 本件 発明 １の「 外 部接続 端子 」 への該 当性 につ いて ｐ ６ １d\nｂ 本件発明１の「 外部 接続端 子」を外部基板との接続部４２のような 部 材と解するこ と\nの 可 否につ いて ｐ ６ １\nｃ 乙 １公報 にお ける 本件 発明 １の 「外部 接 続 端 子」の 開 示の有 無に つい て ｐ ６ １\n(ウ ) 乙 ２公報 に開 示さ れた 外部 接続 端子に つ い て ｐ ６ １\n(エ ) 乙 ３公報 に開 示さ れた 外部 接続 端子に つ い て ｐ ６ ２\n(オ ) 小 括 ｐ ６ ２\nイ 本 件発明１ の「上記外 部接続端子は上記 半 導体搭載 領域に設けられ （構 成要件エ ）の開」\n示の有 無 につい て ｐ ６ ２\nウ 半 導 体 パッケ ージ 領域 を複 数個 配列 するこ と の 周 知性の 有 無につ いて ｐ ６ ２\nエ 乙 １ 公 報記載 の発 明と 本件 発明 １の 課題の 相 違 に ついて ｐ６３\nオ 乙 ４ないし乙８の公 報記載 の 発 明を乙１公報記載の発明に適 用 すること の容易性の 有 無 に\nついて ｐ ６ ３\n８ 争 点( )イ （ 本 件 特 許 権２の 無 効事由 の有 無 ） ｐ ６ ４4\n( ) 被告 の主 張 ｐ ６ ４1\nア 進 歩 性 の欠如 ｐ ６ ４\nイ 乙 １ 公 報記載 の発 明 ｐ ６ ４\nウ 被 告 主 張に係 る乙 １公 報発 明２ と本 件発明 ２ の 一 致点、 相 違 点 ｐ ６ ５\n(ア ) 一 致点 ｐ６ ５\n(イ ) 相 違点 ｐ６ ６\nａ 相 違点Ａ ｐ ６ ６\nｂ 相 違点Ｂ ｐ ６ ６\nｃ 相 違点Ｃ ｐ ６ ６\nエ 相 違 点 につい ての 容易 想到 性 ｐ ６ ６\n(ア ) 相 違点Ａ につ いて ｐ ６ ７\n(イ ) 相 違点Ｂ につ いて ｐ ６ ７\n(ウ ) 相 違点Ｃ につ いて ｐ ６ ９\nオ 小 括 ｐ７１\n( ) 原告 の反 論 ｐ ７ １2\nア 進 歩 性 の具備 ｐ ７ １\nイ 本 件 発 明２の 「外 部接 続端 子 （ 構成 要件シ ）の 開示 の有 無 ｐ ７ １」\n(ア ) 本 件発明 ２の 「外 部接 続端 子」 ｐ７ １\n(イ ) 乙 １公報 に開 示さ れた 外部 接続 端子 ｐ ７ １\n(ウ ) 乙 ２公報 に開 示さ れた 外部 接続 端子 ｐ ７ １\n(エ ) 乙 ３公報 に開 示さ れた 外部 接続 端子 ｐ ７ ２\nウ 乙 １ 公 報記載 の発 明と 本件 発明 ２の 課題の 相 違 ｐ７２\nエ 乙 ４ないし乙８の各 公報記 載 の 発明を乙１公報記載の発明に 適 用するこ との容易性 の 有 無\nｐ７２\nオ 相 違 点 につい ての 容易 想到 性 ｐ ７ ２\n(ア ) 相 違点Ａ につ いて ｐ ７ ２\n(イ ) 相 違点Ｂ につ いて ｐ ７ ３\n(ウ ) 相 違点Ｃ につ いて ｐ ７ ３\n(エ ) 相 違点Ａ ない しＣ につ いて の容 易想到 性 の 有 無 ｐ ７ ３\n９ 争 点( )ウ （ 本 件 特 許 権３の 無 効事由 の有 無 ） ｐ ７ ３4\n( ) 被告 の主 張 ｐ ７ ３1\nア 新 規 性 ，進歩 性の 欠如 ｐ ７ ３\nイ 乙 １ 公 報記載 の発 明 ｐ ７ ４\nウ 被 告 主 張に係 る乙 １公 報発 明３ と本 件発明 ３ の 一 致点、 相 違 点 ｐ ７ ４\n(ア ) 一 致点 ｐ７ ５\n(イ ) 相 違点 ｐ７ ５\nエ 新 規 性 、進歩 性の 有無 ｐ ７ ６\n(ア ) 新 規性 ｐ７ ６\n(イ ) 進 歩性 ｐ７ ６\nオ 小 括 ｐ７７\n( ) 原告 の反 論 ｐ ７ ７2\nア 新 規 性 ，進歩 性の 具備 ｐ ７ ７\nイ 本 件 発 明３の 「外 部接 続端 子 （ 構成 要件ヌ ）の 開示 の有 無 ｐ ７ ７」\n(ア ) 本 件発明 ３の 「外 部接 続端 子」 ｐ７ ７\n(イ ) 乙 １公報 に開 示さ れた 外部 接続 端子 ｐ ７ ７\n(ウ ) 乙 ２公報 に開 示さ れた 外部 接続 端子 ｐ ７ ７\n(エ ) 乙 ３公報 に開 示さ れた 外部 接続 端子 ｐ ７ ７\nウ 本 件 発 明３の 基板 の片 面に 形成 され た配線 （ 構 成 要件ナ ） の開示 の有 無 ｐ ７ ８\nエ 本 件 発 明３の 「開 口部 （ 構成要件 ネ ）の開 示の 有無 ｐ ７ ８」\nオ 乙 １ 公 報記載 の発 明と 本件 発明 ３の 課題の 相 違 ｐ７９\nカ 乙 ４ないし乙８の各 公報記 載 の 発明を乙１公報記載の発明に 適 用するこ との容易性 の 有 無\nｐ７９\nキ 被 告 主 張に係 る乙 １公 報発 明３ と本 件発明 ３ の 相 違点に つ いての 容易 想到 性ｐ ８０\n( ) 被告 の再 反論 ｐ ８ ０3\nア 本 件発明３の基板の 片面に 形 成 された配線（構成要件ナ）の 開 示の有無 について ｐ８ ０\nイ 本 件 発 明３の 「開 口部 （ 構成要件 ネ ）の開 示の 有無 につ いて ｐ ８ １」\n争点( )（本件各訂正による無効事由の解消の有無）ア（本件訂正１による本 件特許 権 １の無10 5\n効事 由の解 消 の有無 ） ｐ ８ １\n( ) 原告 の主 張 ｐ ８ １1\nア 乙 １ 公 報記載 の発 明に 基づ く容 易想 到性が な い こ と ｐ ８ ２\n(ア ) 乙 １公報 記載 の発 明 ｐ ８ ２\n(イ ) 本 件訂正 発明 １ ｐ ８ ２\n(ウ ) 乙 １公報 記載 の発 明と 本件 訂正 発明１ の 対 比 ｐ ８ ３\n(エ ) 乙 １公報 記載 の発 明に 基づ く容 易想到 性 の 有 無 ｐ ８ ３\nイ 乙 ４ 公 報記載 の発 明に 基づ く容 易想 到性が な い こ と ｐ ８ ４\n(ア ) 乙 ４公報 記載 の発 明 ｐ ８ ４\n(イ ) 乙 ４公報 記載 の発 明と 本件 訂正 発明１ の 対 比 ｐ ８ ４\n(ウ ) 乙 ４公報 記載 の発 明に 基づ く容 易想到 性 の 有 無 ｐ ８ ５\nウ 本 件 特 許権１ の無 効事 由の 解消 ｐ ８ ５\n( ) 被告 の反 論 ｐ ８ ５2\nア 乙 １ 公 報記載 の発 明と の対 比に おけ る新規 性 、 進 歩性の 欠 如 ｐ ８ ５\nイ 乙 ４ ２ 公報記 載の 発明 との 対比 にお ける進 歩 性 の 欠 如 ｐ ８５\n(ア ) 乙 ４２公 報記 載の 発明 ｐ ８ ６\n(イ ) 乙 ４２公 報記 載の 発明 と本 件訂 正発明 １ の 一 致点， 相 違 点 ｐ ８ ６\nａ 一 致点 ｐ８ ７\nｂ 相 違点 ｐ８ ７\n( ) 相違 点① ｐ８ ７a\n( ) 相違 点② ｐ８ ７b\n( ) 相違 点③ ｐ８ ８c\n( ) 相違 点④ ｐ８ ８d\n(ウ ) 相 違点に 係る 技術 の周 知性 ｐ ８ ８\nａ 相 違点① につ いて ｐ ８ ８\nｂ 相 違点② につ いて ｐ ８ ８\nｃ 相 違点③ につ いて ｐ ８ ８\nｄ 相 違点④ につ いて ｐ ８ ８\n(エ ) 容 易想到 性 ｐ ８ ９\n( ) 原告 の再 反論 ｐ ８ ９3\nア 乙 ４ ２ 公報記 載の 発明 につ いて ｐ ８ ９\nイ 乙 ４ ２ 公報記 載の 発明 と本 件訂 正発 明１の 一 致 点 ，相違 点 につい て ｐ ９ １\nウ 絶 縁 性 支持体 の開 口部 側壁 への 露出 に関す る 相 違 点につ い て ｐ ９ １\nエ 容 易 想 到性に つい て ｐ ９ ３\n争点 ( )イ（本 件 訂 正 ２によ る 本件特 許 権２の 無効 事由 の解 消の 有無 ） ｐ ９ ３11 5\n( ) 原告 の主 張 ｐ ９ ３1\nア 乙 ４ 公 報記載 の発 明 ｐ ９ ３\nイ 本 件訂正 発 明 ２ ｐ ９４\nウ 乙 ４ 公 報記載 の発 明と 本件 訂正 発明 ２の対 比 ｐ ９５\nエ 乙 ４ 公 報記載 の発 明に 基づ く容 易想 到性の 有 無 ｐ９５\nオ 本 件 特 許権２ の無 効事 由の 解消 ｐ ９ ５\n( ) 被告 の反 論 ｐ ９ ５2\nア 乙 １ 公 報記載 の発 明と の対 比に おけ る進歩 性 の 欠 如 ｐ ９ ５\nイ 乙 ４ ２ 公報記 載の 発明 との 対比 にお ける進 歩 性 の 欠 如 ｐ ９６\n(ア ) 乙 ４２公 報記 載の 発明 ｐ ９ ６\n(イ ) 乙 ４２公 報記 載の 発明 と本 件訂 正発明 ２ の 一 致点， 相 違 点 ｐ ９ ７\nａ 一 致点 ｐ９ ７\nｂ 相 違点 ｐ９ ８\n( ) 相違 点① ｐ９ ８a\n( ) 相違 点② ｐ９ ８b\n( ) 相違 点③ ｐ９ ８c\n( ) 相違 点④ ｐ９ ８d\n( ) 相違 点⑤ ｐ９ ８e\n(ウ ) 相 違点に 係る 技術 の周 知性 ｐ ９ ８\nａ 相 違点① につ いて ｐ ９ ８\nｂ 相 違点② につ いて ｐ ９ ８\nｃ 相 違点③ につ いて ｐ ９ ９\nｄ 相 違点④ につ いて ｐ ９ ９\nｅ 相 違点⑤ につ いて ｐ ９ ９\n(エ ) 容 易想到 性 ｐ ９ ９\n( ) 原告 の再 反論 ｐ ９ ９3\n争点 ( )ウ（本 件 訂 正 ３によ る 本件特 許 権３の 無効 事由 の解 消の 有無 ） ｐ １ ０ ０12 5\n( ) 原告 の主 張 ｐ １ ０ ０1\nア 乙 １ 公 報記載 の発 明 ｐ １ ０ ０\nイ 本 件訂正 発 明 ３ ｐ １０ ０\nウ 乙 １ 公 報記載 の発 明と 本件 訂正 発明 ３の対 比 ｐ １０１\nエ 乙 １ 公 報記載 の発 明に 基づ く容 易想 到性の 有 無 ｐ１０ １\nオ 本 件 特 許権３ の無 効事 由の 解消 ｐ １０１\n( ) 被告 の反 論 ｐ １ ０ ２2\nア 乙 １ 公 報記載 の発 明と の対 比に おけ る進歩 性 の 欠 如 ｐ １ ０２\nイ 乙 ４ ２ 公報記 載の 発明 との 対比 にお ける進 歩 性 の 欠 如 ｐ １０２\n(ア ) 乙 ４２公 報記 載の 発明 ｐ １ ０ ２\n(イ ) 乙 ４２公 報記 載の 発明 と本 件訂 正発明 ３ の 一 致点， 相 違 点 ｐ １ ０ ３\nａ 一 致点 ｐ１ ０３\nｂ 相 違点 ｐ１ ０４\n( ) 相違 点① ｐ１ ０ ４a\n( ) 相違 点② ｐ１ ０ ４b\n( ) 相違 点③ ｐ１ ０ ４c\n(ウ ) 相 違点に 係る 技術 の周 知性 ｐ １０４\nａ 相 違点① につ いて ｐ １ ０ ４\nｂ 相 違点② につ いて ｐ １ ０ ４\nｃ 相 違点③ につ いて ｐ １ ０ ５\n(エ ) 容 易想到 性 ｐ １ ０ ５\n( ) 原告 の再 反論 ｐ １０５3\n争点( )（本件各訂正発明の構成要件充足性）ア（本件訂正発明１の構成要件充足性 ） ｐ１13 6\n０５\n( ) 原告 の主 張 ｐ １ ０ ６1\nア 本 件 各 訂正発 明の 構成 要件 と対 比す るため の 被 告 製品の 特 定 ｐ １ ０ ６\nイ 本 件 訂 正発明 １の 構成 要件 充足 性 ｐ１０ ７\n(ア ) 構 成要件 ア ｐ １ ０ ７\n(イ ) 構 成要件 イ ｐ １ ０ ８\n(ウ ) 構 成 要 件○ⅰ ｐ１ ０８ウ\n(エ ) 構 成 要 件○ⅱ ｐ１ ０８ウ\n(オ ) 構 成 要 件○ⅰ ｐ１ ０８エ\n(カ ) 構 成 要 件○ⅱ ｐ１ ０８エ\n(キ ) 構 成 要 件○ⅲ ｐ１ ０９エ\n(ク ) 構 成 要 件○ⅳ ｐ１ ０９エ\n(ケ ) 構 成 要 件○ⅴ ｐ１ ０９エ\n(コ ) 構 成 要 件○ⅵ ｐ１ ０９エ\n(サ ) 構 成 要 件○ⅰ ｐ１ １０オ\n(シ ) 構 成 要 件○ⅱ ｐ１ １０オ\n(ス ) 半 導体素 子搭 載用 基板 ｐ １ １ ０\n(セ ) 構 成要件 充足 性 ｐ １ １ ０\n( ) 被告 の反 論 ｐ １ １ ０2\n争点 ( )イ（本 件 訂 正 発明２ の 構成要 件 充足性 ） ｐ １ １ ０14 6\n( ) 原告 の主 張 ｐ １ １ ０1\nア 構 成要件 サ Ⅰ ｐ１ １０\nイ 構 成要件 サ Ⅱ ｐ１ １１\nウ 構 成要件 サ Ⅲ ｐ１ １１\nエ 構 成要件 ○ⅰ ｐ１ １ １シ\nオ 構 成要件 ○ⅱ ｐ１ １ １シ\nカ 構 成要件 ○ⅲ ｐ１ １ ２シ\nキ 構 成要件 ○ⅳ ｐ１ １ ２シ\nク 構 成要件 ○ⅴ ｐ１ １ ２シ\nケ 構 成要件 ○ⅵ ｐ１ １ ２シ\nコ 構 成要件 ○ⅶ ｐ１ １ ３シ\nサ 構 成要件 ス ｐ １ １ ３\nシ 半 導 体 素子搭 載用 基板 ｐ １ １ ３\nス構 成 要 件 充 足 性ｐ １ １ ３\n( ) 被告 の反 論 ｐ １ １ ３2\n争点 ( )ウ（本 件 訂 正 発明３ の 構成要 件 充足性 ） ｐ １ １ ３15 6\n( ) 原告 の主 張 ｐ １ １ ３1\nア 構 成要件 ナ ｐ １１ ３\nイ 構 成要件 ニ ｐ １１ ４\nウ 構 成要件 ○ⅰ ｐ１ １ ４ヌ\nエ 構 成要件 ○ⅱ ｐ１ １ ４ヌ\nオ 構 成要件 ○ⅰ ｐ１ １ ４ネ\nカ 構 成要件 ○ⅱ ｐ１ １ ５ネ\nキ 構 成要件 ○ⅲ ｐ１ １ ５ネ\nク 構 成要件 ○ⅳ ｐ１ １ ５ネ\nケ 半 導 体 素子搭 載用 基板 ｐ １ １ ５\nコ構 成 要 件 充 足 性ｐ １ １ ５\n( ) 被告 の反 論 ｐ １ １ ５2\n争点 ( )（損害 の 発 生 及びそ の 額 ） ｐ １１６16 7\n( ) 原告 の主 張 ｐ １ １ ６1\nア 被 告 製 品の販 売額 ｐ １ １ ６\nイ 実 施料率 ｐ１ １６\nウ 損 害 額 ｐ１ １６\n( ) 被告 の反 論 ｐ １ １ ６2\n第４ 当 裁判所 の 判 断 ｐ １ １ ７\n１ 争 点( )（ 本 件 各 発 明 の タ イ プ へ の限定 の有 無） につ いて ｐ １１７1Fan-in\n( ) タ イ プを 含 む理由 につ いて ｐ １ １ ７1 Fan-in/out\nア 特 許 請 求の範 囲の 記載 ｐ １ １ ７\nイ 本 件 各 明細書 等の 記載 ｐ １ １ ８\n(ア ) 発 明の詳 細な 説明 の記 載 ｐ １ １ ８\n(イ ) 図 面 ｐ １ １ ９\n(ウ ) タ イプ の公知 性 ｐ １１９Fan-in/out\n( ) 構成 要件 の解 釈 ｐ１２ ０2\n２ 争点( )（ 被 告 製品における「半導 体素子搭載 予 定部４と樹 脂封止予定部５ を備え，ラ ンド部2\n２１が 半 導体素子搭載予定部４に設けられ，ワ イ ヤボ ンデ ィング接続端子２２が樹脂 封止 予定 部\n５に 設けら れ ている 」 との構 成（ 構成Ｅ '） の有 無） につい て ｐ １ ２ ２。\n( ) 半導 体素 子搭 載予 定部４ と 樹脂封 止予 定 部５を 備え るこ と ｐ １ ２ ２1\n( ) ラン ド部 ２１ ，ワ イヤボ ン ディン グ接 続 端子２ ２の 位置 ｐ １ ２ ３2\n( ) 構成 Ｅ'の有無 ｐ １ ２ ４3\n３ 争点( )（ 構 成 要件充足性）ア（本 件発明１の 構 成要件エ， 本件発明２の構 成要件シ， 本件発3\n明３ の構成 要 件ヌの 充足 性） につ いて ｐ １２４\n( ) 構成 要件 と被 告製 品の構 成 部分の 対応 ｐ１２ ４1\n( ) 本件 発明 １の 構成 要件エ の 充足性 ｐ １ ２５2\n( ) 本件 発明 ２の 構成 要件シ の 充足性 ｐ １ ２５3\n( ) 本件 発明 ３の 構成 要件ヌ の 充足性 ｐ １ ２５4\n４ 争 点( )イ（被告製品の「スプロケットホール７ 「目印１０」の本件 発明２の構成要件サⅢ3 」，\nの「 位置合わせマ ーク部」 への該当性（本件発 明 ２の構成 要件サⅢの充足 性 ） について ｐ １）\n２６\n( ) 被 告 製品 の「目 印１０」 の本 件 発 明２の構 成 要件サⅢの 「位置合わせマ ーク部」へ の該当1\n性 ｐ１２ ６\n( ) 被 告 製品 の「ス プロケッ トホ ー ル ７」の本 件発明２の構 成要件サⅢの「 位置合わせ マーク2\n部 」への 該 当 性 ｐ １ ２ ７\n( ) 本件 発明 ２の 構成 要件サ Ⅲ の充足 性 ｐ １２７3\n５ 争 点( )ウ （ 本 件 発 明 １の構 成 要件イ ，オ の 充足性 ）に つい て ｐ １ ２ ７3\n６ 争 点( )エ （ 本 件 発 明 ３の構 成 要件ニ の充 足 性）に つい て ｐ １ ２ ８3\n７ 本 件各発 明 の構成 要件 充足 性 ｐ １ ２ ８\n( ) 本件 発明 １（ 構成 要件ア な いしオ ） ｐ １２８1\n( ) 本件 発明 ２（ 構成 要件サ Ⅰ ないし Ⅲ， シ ，ス） ｐ １ ２ ９2\n( ) 本件 発明 ３（ 構成 要件ナ な いしネ ） ｐ １２９3\n８ 争点( )（ 本 件 各発明の無効事由の 有無）ア（ 本 件特許権１ の無効事由の有 無）につい て ｐ4\n１３ ０\n( ) 乙１ 公報 発明 ｐ １３０1\nア 乙 １ 公 報の記 載 ｐ １ ３ ０\nイ 外 部接続用リードピ ンが打 た れ て いない状態のＰＧＡ用基板 に ついての 文献の記載 ｐ １\n３２\nウ 乙 １ 公 報発明 の認 定 ｐ １ ３ ４\nエ 乙 １ 公 報発明 と本 件発 明１ の対 応 ｐ１３ ５\nオ 本 件 発 明１の 「外 部接 続端 子 （ 構成 要件ウ 、エ ）の 開示 の有 無 ｐ１３ ５」\n(ア ) 外 部接続 用リ ード ピン ｐ １ ３ ５\n① 半 導体素 子搭 載用 基板 とい う用 語の意 味 に つ い て ｐ １３６\n② 製 造工程 につ いて ｐ １ ３ ８\n③ 外部接続用リー ドピ ンが打 たれていない半導体素子搭載用基板の存 否 について ｐ １\n３８\n④ 外部接続用リー ドピ ンを備 えない状態における「半導体素子搭載用 基 板」との呼称 の\n有無に つ い て ｐ １３ ９\n⑤ ハ ンダボ ール との 比較 につ いて ｐ１ ４ ０\n(イ ) 環 状外部 接続 端子 ｐ １ ４ １\n(ウ ) 外 部基板 との 接続 部４ ２と 解す ること に つ い て ｐ １ ４１\n(エ ) 「 外部接 続端 子」 の開 示の 有無 ｐ１ ４ ２\nカ 本 件発明１ の「上記外 部接続端子は上記 半 導体搭載 領域に設けられ （構 成要件エ ）の開」\n示の有 無 ｐ １ ４ ２\n( ) 乙１ 公報 発明 と本 件発明 １ の一致 点， 相 違 点 ｐ １ ４ ２2\nア 一 致 点 ｐ１ ４２\nイ 相 違 点 ｐ１ ４３\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １４３3\nア 公 知文献 の 記 載 ｐ １４ ３\nイ 技 術 の 周知又 は公 知性 ｐ １ ４ ５\n( ) 容易 想到 性 ｐ １ ４ ７4\n( ) 無効 事由 の有 無 ｐ１４ ８5\n９ 争 点( )イ （ 本 件 特 許 権２の 無 効事由 の有 無 ）につ いて ｐ １ ４ ９4\n( ) 乙１ 公報 発明 ｐ １４９1\nア 乙 １公報 発 明 ｐ１ ４９\nイ 乙 １ 公 報発明 と本 件発 明２ の対 応 ｐ１４ ９\nウ 本 件 発 明２の 「外 部接 続端 子 （ 構成 要件シ ）の 開示 の有 無 ｐ １ ４ ９」\n( ) 乙１ 公報 発明 と本 件発明 ２ の一致 点， 相 違 点 ｐ １ ４ ９2\nア 一 致 点 ｐ１ ４９\nイ 相 違 点 ｐ１ ５０\n(ア ) 相 違点Ａ ｐ １ ５ ０\n(イ ) 相 違点Ｂ ｐ １ ５ ０\n(ウ ) 相 違点Ｃ ｐ １ ５ ０\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １５０3\nア 相 違 点 Ａにつ いて ｐ １ ５ ０\nイ 相 違 点 Ｂにつ いて ｐ １ ５ １\n(ア ) 公 知文献 の記 載 ｐ １ ５ １\n(イ ) 技 術の周 知又 は公 知性 ｐ １ ５ ２\nウ 相 違 点 Ｃにつ いて ｐ １ ５ ３\n(ア ) 公 知文献 の記 載 ｐ １ ５ ３\n(イ ) 技 術の周 知又 は公 知性 ｐ １ ５ ４\n( ) 容易 想到 性 ｐ １ ５ ５4\n( ) 無効 事由 の有 無 ｐ１５ ６5\n争点 ( )ウ（本 件 特 許 権３の 無 効事由 の 有無） につ いて ｐ １ ５ ７10 4\n( ) 乙１ 公報 記載 の発 明 ｐ １ ５ ７1\nア 乙 １ 公 報記載 の発 明 ｐ １ ５ ７\nイ 乙 １ 公 報発明 と本 件発 明３ の対 応 ｐ１５ ７\nウ 本 件 発 明３の 「外 部接 続端 子 （ 構成 要件ヌ ）の 開示 の有 無 ｐ １ ５ ７」\nエ 本 件 発 明３の 基板 の片 面に 形成 され た配線 （ 構 成 要件ナ ） の開示 の有 無 ｐ １ ５ ７\nオ 本 件 発 明３の 「開 口部 （ 構成要件 ネ ）の開 示の 有無 ｐ １ ５ ９」\n( ) 乙１ 公報 発明 と本 件発明 ３ の一致 点， 相 違 点 ｐ １ ６ １2\nア 一 致 点 ｐ１ ６１\nイ 相 違 点 ｐ１ ６１\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １６１3\n( ) 容易 想到 性 ｐ １ ６ ２4\n( ) 無効 事由 の有 無 ｐ１６ ２5\n争点( )（本件各訂正による無効事由の解消の成否）ア（本件訂正１による本 件特許 権 １の無11 5\n効事 由の解 消 の成否 ）に つい て ｐ １ ６ ２\n( ) 乙４ ２公 報発 明 ｐ１６ ３1\nア 乙 ４ ２ 公報の 記載 ｐ １ ６ ３\nイ 乙 ４ ２ 公報発 明の 認定 ｐ １ ６ ４\nウ 乙 ４ ２ 公報発 明と 本件 訂正 発明 １の 対応 ｐ １ ６ ５\n( ) 乙４ ２公 報発 明と 本件訂 正 発明１ の一 致 点，相 違点 ｐ １ ６ ５2\nア 一 致点， 相 違 点 ｐ １６ ５\n(ア ) 一 致点 ｐ１ ６５\n(イ ) 相 違点 ｐ１ ６６\nａ 相 違点Ａ ｐ １ ６ ６\nｂ 相 違点Ｂ ｐ １ ６ ６\nｃ 相 違点Ｃ ｐ １ ６ ７\nｄ 相 違点Ｄ ｐ １ ６ ７\nイ 片 面 配 線，外 部接 続端 子に つい ての 対比 ｐ １ ６ ７\n(ア ) 片 面配線 ｐ １ ６ ７\n(イ ) 外 部接続 端子 ｐ １ ７ ６\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １７９3\nア 相 違 点 Ａにつ いて ｐ １ ７ ９\n(ア ) 公 知文献 の記 載 ｐ １ ７ ９\n(イ ) 技 術の周 知又 は公 知性 ｐ１ ８０\nイ 相 違 点 Ｂにつ いて ｐ １ ８ ０\n(ア ) 公 知文献 の記 載 ｐ １ ８ ０\n(イ ) 技 術の周 知又 は公 知性 ｐ １ ８ ２\nウ 相 違 点 Ｃにつ いて ｐ １ ８ ４\nエ 相 違 点 Ｄにつ いて ｐ １ ８ ５\n(ア ) 公 知文献 の記 載 ｐ １ ８ ５\n(イ ) 技 術の周 知又 は公 知性 ｐ １ ８ ６\n( ) 容易 想到 性 ｐ １ ８ ７4\n( ) 無効 事由 の解 消の 成否 ｐ １８７5\n争点 ( )イ（本 件 訂 正 ２によ る 本件特 許 権２の 無効 事由 の解 消の 成否 ）につ い て ｐ１８ ７12 5\n( ) 乙４ ２公 報発 明と 本件訂 正 発明２ の対 応 ｐ １ ８ ７1\n( ) 乙４ ２公 報発 明と 本件訂 正 発明２ の一 致 点，相 違点 ｐ １ ８ ７2\nア 一 致 点 ｐ１ ８７\nイ 相 違 点 ｐ１ ８８\n(ア ) 相 違点Ａ ｐ １ ８ ８\n(イ ) 相 違点Ｂ ｐ １ ８ ８\n(ウ ) 相 違点Ｃ ｐ １ ８ ８\n(エ ) 相 違点Ｄ ｐ １ ８ ８\n(オ ) 相 違点Ｅ ｐ １ ８ ９\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １８９3\nア 相 違 点 Ａにつ いて ｐ １ ８ ９\nイ 相 違 点 Ｂにつ いて ｐ １ ８ ９\nウ 相 違 点 Ｃにつ いて ｐ １ ９ ０\nエ 相 違 点 Ｄにつ いて ｐ １ ９ ０\nオ 相 違 点 Ｅにつ いて ｐ １ ９ ０\n( ) 容易 想到 性 ｐ １ ９ ０4\n( ) 無効 事由 の解 消の 成否 ｐ １９０5\n争点 ( )ウ（本 件 訂 正 ３によ る 本件特 許 権３の 無効 事由 の解 消の 成否 ）につ い て ｐ１９ １13 5\n( ) 乙４ ２公 報発 明と 本件訂 正 発明３ の対 応 ｐ １ ９ １1\n( ) 乙４ ２公 報発 明と 本件訂 正 発明３ の一 致 点，相 違点 ｐ １ ９ １2\nア 一 致 点 ｐ１ ９１\nイ 相 違 点 ｐ１ ９２\n(ア ) 相 違点Ａ ｐ １ ９ ２\n(イ ) 相 違点Ｂ ｐ １ ９ ２\n(ウ ) 相 違点Ｃ ｐ １ ９ ２\n( ) 相違 点に 係る 技術 の周知 又 は公知 性 ｐ １９２3\nア 相 違 点 Ａにつ いて ｐ １ ９ ２\nイ 相 違 点 Ｂにつ いて ｐ １ ９ ３\nウ 相 違 点 Ｃにつ いて ｐ １ ９ ３\n( ) 容易 想到 性 ｐ １ ９ ３4\n( ) 無効 事由 の解 消の 成否 ｐ １９３5\n結論 ｐ １ ９４14\n"
}