应用 于 整数 分频 锁相环 中 的 杂散 抑制 鉴频 鉴相器 电路 一种 应用 在 整数 分频 锁相环 中 的 带 杂散 抑制 功能 的 鉴频 鉴相器 电路 。 此 鉴频 鉴相器 电路 包括 两个 二分 频 电路 ， 2 个 基于 动态 触发器 的 相位 频率 检测器 PFD , 随机 信号 产生 逻辑电路 和 数字 选择 逻辑电路 。 首先 由 两个 二分 频 电路 将晶振 输入 的 参考 时钟 信号 REF _ 1 和 锁相环 中 整数 除法器 反馈 来 的 信号 DIV _ 1 进行 二分 频 操作 到 的 信号 REF _ 2 和 DIV _ 2 。 两路 相位 频率 检测器 PFD1 和 PFD2 分别 探测 REF _ 1 , DIV _ 1 和 REF _ 2 ， DIV _ 2 信号 得出 相应 的 包含 相位 频率 信息 的 时钟脉冲 输入 到 数字 选择 逻辑电路 中 。 数字 选择 逻辑电路 包含 一些 选择器 ， 由 随机 信号 产生 逻辑电路 输出 的 随机 信号 驱动 ， 将 PFD1 和 PFD2 产生 的 脉冲 信号 UP _ 1 , DN _ 1 和 UP _ 2 ， DN _ 2 经过 驱动 后 随机化 输出 到 其后 的 电荷泵 电路 ， 以 实现 将 杂散 信号 分散 以便 降低 其 功率 谱 密度 ， 实现 杂散 抑制 的 效果 。 
