clk 1 bit bool
arst_n 1 bit sc_logic
run_rsc_rdy 1 bit sc_logic
run_rsc_vld 1 bit sc_logic
a_rsc_adra 4 bit_vector sc_lv
a_rsc_da 32 bit_vector sc_lv
a_rsc_wea 1 bit sc_logic
a_rsc_qa 32 bit_vector sc_lv
a_rsc_adrb 4 bit_vector sc_lv
a_rsc_db 32 bit_vector sc_lv
a_rsc_web 1 bit sc_logic
a_rsc_qb 32 bit_vector sc_lv
a_rsc_triosy_lz 1 bit sc_logic
b_rsc_adra 4 bit_vector sc_lv
b_rsc_da 32 bit_vector sc_lv
b_rsc_wea 1 bit sc_logic
b_rsc_qa 32 bit_vector sc_lv
b_rsc_adrb 4 bit_vector sc_lv
b_rsc_db 32 bit_vector sc_lv
b_rsc_web 1 bit sc_logic
b_rsc_qb 32 bit_vector sc_lv
b_rsc_triosy_lz 1 bit sc_logic
complete_rsc_rdy 1 bit sc_logic
complete_rsc_vld 1 bit sc_logic
