digraph "CFG for '_Z25Subsample_Bilinear_uchar4P15HIP_vector_typeIhLj4EEiiiii' function" {
	label="CFG for '_Z25Subsample_Bilinear_uchar4P15HIP_vector_typeIhLj4EEiiiii' function";

	Node0x4eb1840 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = mul i32 %7, %12\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %15 = add i32 %13, %14\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = getelementptr i8, i8 addrspace(4)* %8, i64 6\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 2, !range !4, !invariant.load !5\l  %20 = zext i16 %19 to i32\l  %21 = mul i32 %16, %20\l  %22 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %23 = add i32 %21, %22\l  %24 = icmp slt i32 %23, %2\l  %25 = icmp slt i32 %15, %1\l  %26 = select i1 %24, i1 %25, i1 false\l  br i1 %26, label %27, label %173\l|{<s0>T|<s1>F}}"];
	Node0x4eb1840:s0 -> Node0x4eb4c70;
	Node0x4eb1840:s1 -> Node0x4eb4d00;
	Node0x4eb4c70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%27:\l27:                                               \l  %28 = sitofp i32 %4 to float\l  %29 = sitofp i32 %1 to float\l  %30 = fdiv contract float %28, %29\l  %31 = sitofp i32 %5 to float\l  %32 = sitofp i32 %2 to float\l  %33 = fdiv contract float %31, %32\l  %34 = sitofp i32 %15 to float\l  %35 = fadd contract float %34, 5.000000e-01\l  %36 = fmul contract float %30, %35\l  %37 = sitofp i32 %23 to float\l  %38 = fadd contract float %37, 5.000000e-01\l  %39 = fmul contract float %33, %38\l  %40 = fadd contract float %30, -1.000000e+00\l  %41 = fmul contract float %40, 5.000000e-01\l  %42 = tail call float @llvm.maxnum.f32(float %41, float 0.000000e+00)\l  %43 = tail call float @llvm.minnum.f32(float %42, float 1.000000e+00)\l  %44 = fadd contract float %33, -1.000000e+00\l  %45 = fmul contract float %44, 5.000000e-01\l  %46 = tail call float @llvm.maxnum.f32(float %45, float 0.000000e+00)\l  %47 = tail call float @llvm.minnum.f32(float %46, float 1.000000e+00)\l  %48 = fadd contract float %43, 5.000000e-01\l  %49 = fdiv contract float %43, %48\l  %50 = fadd contract float %47, 5.000000e-01\l  %51 = fdiv contract float %47, %50\l  %52 = load %struct.__hip_texture*, %struct.__hip_texture* addrspace(1)*\l... getelementptr inbounds (%struct.texture.1, %struct.texture.1 addrspace(1)*\l... @uchar4_tex, i64 0, i32 0, i32 11), align 8\l  %53 = fsub contract float %36, %49\l  %54 = fsub contract float %39, %51\l  %55 = bitcast %struct.__hip_texture* %52 to i32*\l  %56 = addrspacecast i32* %55 to i32 addrspace(4)*\l  %57 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 12\l  %58 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 10\l  %59 = load i32, i32 addrspace(4)* %58, align 4, !tbaa !7\l  %60 = uitofp i32 %59 to float\l  %61 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 2\l  %62 = load i32, i32 addrspace(4)* %61, align 4, !tbaa !7\l  %63 = lshr i32 %62, 14\l  %64 = and i32 %63, 16383\l  %65 = add nuw nsw i32 %64, 1\l  %66 = uitofp i32 %65 to float\l  %67 = load i32, i32 addrspace(4)* %57, align 4, !tbaa !7\l  %68 = and i32 %67, 32768\l  %69 = icmp eq i32 %68, 0\l  %70 = select i1 %69, float %60, float 1.000000e+00\l  %71 = select i1 %69, float %66, float 1.000000e+00\l  %72 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 14\l  %73 = load i32, i32 addrspace(4)* %72, align 4, !tbaa !7\l  %74 = and i32 %73, 1048576\l  %75 = icmp eq i32 %74, 0\l  %76 = bitcast i32 addrspace(4)* %57 to \<4 x i32\> addrspace(4)*\l  %77 = load \<4 x i32\>, \<4 x i32\> addrspace(4)* %76, align 16, !tbaa !11\l  %78 = bitcast %struct.__hip_texture* %52 to \<8 x i32\>*\l  %79 = addrspacecast \<8 x i32\>* %78 to \<8 x i32\> addrspace(4)*\l  %80 = load \<8 x i32\>, \<8 x i32\> addrspace(4)* %79, align 32, !tbaa !11\l  %81 = tail call float @llvm.amdgcn.rcp.f32(float %71)\l  %82 = fmul float %54, %71\l  %83 = tail call float @llvm.floor.f32(float %82)\l  %84 = fmul float %81, %83\l  %85 = select i1 %75, float %84, float %54\l  %86 = tail call float @llvm.amdgcn.rcp.f32(float %70)\l  %87 = fmul float %53, %70\l  %88 = tail call float @llvm.floor.f32(float %87)\l  %89 = fmul float %86, %88\l  %90 = select i1 %75, float %89, float %53\l  %91 = tail call \<4 x float\> @llvm.amdgcn.image.sample.lz.2d.v4f32.f32(i32\l... 15, float %90, float %85, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32\l... 0)\l  %92 = bitcast \<4 x float\> %91 to \<16 x i8\>\l  %93 = shufflevector \<16 x i8\> %92, \<16 x i8\> undef, \<4 x i32\> \<i32 0, i32 4,\l... i32 8, i32 12\>\l  %94 = bitcast \<4 x i8\> %93 to i32\l  %95 = lshr i32 %94, 8\l  %96 = lshr i32 %94, 16\l  %97 = lshr i32 %94, 24\l  %98 = fadd contract float %49, %36\l  %99 = fmul float %98, %70\l  %100 = tail call float @llvm.floor.f32(float %99)\l  %101 = fmul float %86, %100\l  %102 = select i1 %75, float %101, float %98\l  %103 = tail call \<4 x float\> @llvm.amdgcn.image.sample.lz.2d.v4f32.f32(i32\l... 15, float %102, float %85, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32\l... 0)\l  %104 = bitcast \<4 x float\> %103 to \<16 x i8\>\l  %105 = shufflevector \<16 x i8\> %104, \<16 x i8\> undef, \<4 x i32\> \<i32 0, i32\l... 4, i32 8, i32 12\>\l  %106 = bitcast \<4 x i8\> %105 to i32\l  %107 = lshr i32 %106, 8\l  %108 = lshr i32 %106, 16\l  %109 = lshr i32 %106, 24\l  %110 = fadd contract float %51, %39\l  %111 = fmul float %110, %71\l  %112 = tail call float @llvm.floor.f32(float %111)\l  %113 = fmul float %81, %112\l  %114 = select i1 %75, float %113, float %110\l  %115 = tail call \<4 x float\> @llvm.amdgcn.image.sample.lz.2d.v4f32.f32(i32\l... 15, float %90, float %114, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32\l... 0)\l  %116 = bitcast \<4 x float\> %115 to \<16 x i8\>\l  %117 = shufflevector \<16 x i8\> %116, \<16 x i8\> undef, \<4 x i32\> \<i32 0, i32\l... 4, i32 8, i32 12\>\l  %118 = bitcast \<4 x i8\> %117 to i32\l  %119 = lshr i32 %118, 8\l  %120 = lshr i32 %118, 16\l  %121 = lshr i32 %118, 24\l  %122 = tail call \<4 x float\> @llvm.amdgcn.image.sample.lz.2d.v4f32.f32(i32\l... 15, float %102, float %114, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0,\l... i32 0)\l  %123 = bitcast \<4 x float\> %122 to \<16 x i8\>\l  %124 = shufflevector \<16 x i8\> %123, \<16 x i8\> undef, \<4 x i32\> \<i32 0, i32\l... 4, i32 8, i32 12\>\l  %125 = bitcast \<4 x i8\> %124 to i32\l  %126 = lshr i32 %125, 8\l  %127 = lshr i32 %125, 16\l  %128 = lshr i32 %125, 24\l  %129 = and i32 %94, 255\l  %130 = and i32 %106, 255\l  %131 = and i32 %118, 255\l  %132 = and i32 %125, 255\l  %133 = add nuw nsw i32 %129, 2\l  %134 = add nuw nsw i32 %133, %130\l  %135 = add nuw nsw i32 %134, %131\l  %136 = add nuw nsw i32 %135, %132\l  %137 = lshr i32 %136, 2\l  %138 = and i32 %95, 255\l  %139 = and i32 %107, 255\l  %140 = and i32 %119, 255\l  %141 = and i32 %126, 255\l  %142 = add nuw nsw i32 %138, 2\l  %143 = add nuw nsw i32 %142, %139\l  %144 = add nuw nsw i32 %143, %140\l  %145 = add nuw nsw i32 %144, %141\l  %146 = lshr i32 %145, 2\l  %147 = and i32 %96, 255\l  %148 = and i32 %108, 255\l  %149 = and i32 %120, 255\l  %150 = and i32 %127, 255\l  %151 = add nuw nsw i32 %147, 2\l  %152 = add nuw nsw i32 %151, %148\l  %153 = add nuw nsw i32 %152, %149\l  %154 = add nuw nsw i32 %153, %150\l  %155 = lshr i32 %154, 2\l  %156 = add nuw nsw i32 %97, 2\l  %157 = add nuw nsw i32 %156, %109\l  %158 = add nuw nsw i32 %157, %121\l  %159 = add nuw nsw i32 %158, %128\l  %160 = lshr i32 %159, 2\l  %161 = trunc i32 %137 to i8\l  %162 = trunc i32 %146 to i8\l  %163 = trunc i32 %155 to i8\l  %164 = trunc i32 %160 to i8\l  %165 = insertelement \<4 x i8\> undef, i8 %161, i64 0\l  %166 = insertelement \<4 x i8\> %165, i8 %162, i64 1\l  %167 = insertelement \<4 x i8\> %166, i8 %163, i64 2\l  %168 = insertelement \<4 x i8\> %167, i8 %164, i64 3\l  %169 = mul nsw i32 %23, %3\l  %170 = add nsw i32 %169, %15\l  %171 = sext i32 %170 to i64\l  %172 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %0, i64 %171, i32 0, i32 0, i32 0\l  store \<4 x i8\> %168, \<4 x i8\> addrspace(1)* %172, align 4\l  br label %173\l}"];
	Node0x4eb4c70 -> Node0x4eb4d00;
	Node0x4eb4d00 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%173:\l173:                                              \l  ret void\l}"];
}
