Simulator report for first
Sat Oct 16 14:17:55 2010
Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 227 nodes    ;
; Simulation Coverage         ;      38.33 % ;
; Total Number of Transitions ; 546          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; ACEX1K       ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      38.33 % ;
; Total nodes checked                                 ; 227          ;
; Total output ports checked                          ; 240          ;
; Total output ports with complete 1/0-value coverage ; 92           ;
; Total output ports with no 1/0-value coverage       ; 85           ;
; Total output ports with no 1-value coverage         ; 111          ;
; Total output ports with no 0-value coverage         ; 122          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; Node Name                                                                  ; Output Port Name                                                           ; Output Port Type ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; |first|usb_data[0]~en                                                      ; |first|usb_data[0]~en                                                      ; regout           ;
; |first|comb~0                                                              ; |first|comb~0                                                              ; out0             ;
; |first|comb~1                                                              ; |first|comb~1                                                              ; out0             ;
; |first|process0~0                                                          ; |first|process0~0                                                          ; out0             ;
; |first|process0~1                                                          ; |first|process0~1                                                          ; out0             ;
; |first|process0~2                                                          ; |first|process0~2                                                          ; out0             ;
; |first|counter_rd~0                                                        ; |first|counter_rd~0                                                        ; out              ;
; |first|counter_rd~1                                                        ; |first|counter_rd~1                                                        ; out              ;
; |first|counter_rd~2                                                        ; |first|counter_rd~2                                                        ; out              ;
; |first|counter_rd~3                                                        ; |first|counter_rd~3                                                        ; out              ;
; |first|counter_rd~4                                                        ; |first|counter_rd~4                                                        ; out              ;
; |first|counter_rd~5                                                        ; |first|counter_rd~5                                                        ; out              ;
; |first|counter_rd~6                                                        ; |first|counter_rd~6                                                        ; out              ;
; |first|counter_rd~7                                                        ; |first|counter_rd~7                                                        ; out              ;
; |first|rd_buf~0                                                            ; |first|rd_buf~0                                                            ; out              ;
; |first|rd_buf~1                                                            ; |first|rd_buf~1                                                            ; out              ;
; |first|rd_buf~2                                                            ; |first|rd_buf~2                                                            ; out              ;
; |first|process0~3                                                          ; |first|process0~3                                                          ; out0             ;
; |first|process0~4                                                          ; |first|process0~4                                                          ; out0             ;
; |first|usb_data[0]~reg0                                                    ; |first|usb_data[0]~reg0                                                    ; regout           ;
; |first|process0~5                                                          ; |first|process0~5                                                          ; out0             ;
; |first|counter_wr~0                                                        ; |first|counter_wr~0                                                        ; out              ;
; |first|counter_wr~1                                                        ; |first|counter_wr~1                                                        ; out              ;
; |first|counter_wr~2                                                        ; |first|counter_wr~2                                                        ; out              ;
; |first|counter_wr~3                                                        ; |first|counter_wr~3                                                        ; out              ;
; |first|counter_wr~4                                                        ; |first|counter_wr~4                                                        ; out              ;
; |first|counter_wr~5                                                        ; |first|counter_wr~5                                                        ; out              ;
; |first|counter_wr~6                                                        ; |first|counter_wr~6                                                        ; out              ;
; |first|counter_wr~7                                                        ; |first|counter_wr~7                                                        ; out              ;
; |first|wr_buf~0                                                            ; |first|wr_buf~0                                                            ; out              ;
; |first|wr_buf~1                                                            ; |first|wr_buf~1                                                            ; out              ;
; |first|wr_buf~2                                                            ; |first|wr_buf~2                                                            ; out              ;
; |first|usb_data[1]~en                                                      ; |first|usb_data[1]~en                                                      ; regout           ;
; |first|usb_data[2]~en                                                      ; |first|usb_data[2]~en                                                      ; regout           ;
; |first|usb_data[3]~en                                                      ; |first|usb_data[3]~en                                                      ; regout           ;
; |first|usb_data[4]~en                                                      ; |first|usb_data[4]~en                                                      ; regout           ;
; |first|usb_data[5]~en                                                      ; |first|usb_data[5]~en                                                      ; regout           ;
; |first|usb_data[6]~en                                                      ; |first|usb_data[6]~en                                                      ; regout           ;
; |first|usb_data[7]~en                                                      ; |first|usb_data[7]~en                                                      ; regout           ;
; |first|wr_buf                                                              ; |first|wr_buf                                                              ; regout           ;
; |first|counter_wr[0]                                                       ; |first|counter_wr[0]                                                       ; regout           ;
; |first|counter_wr[1]                                                       ; |first|counter_wr[1]                                                       ; regout           ;
; |first|rd_buf                                                              ; |first|rd_buf                                                              ; regout           ;
; |first|counter_rd[0]                                                       ; |first|counter_rd[0]                                                       ; regout           ;
; |first|counter_rd[1]                                                       ; |first|counter_rd[1]                                                       ; regout           ;
; |first|txe_buf                                                             ; |first|txe_buf                                                             ; regout           ;
; |first|rxf_buf                                                             ; |first|rxf_buf                                                             ; regout           ;
; |first|clk                                                                 ; |first|clk                                                                 ; out              ;
; |first|usb_data[0]                                                         ; |first|usb_data[0]~result                                                  ; pin_out          ;
; |first|usb_data[1]                                                         ; |first|usb_data[1]~result                                                  ; pin_out          ;
; |first|rd                                                                  ; |first|rd                                                                  ; pin_out          ;
; |first|wr                                                                  ; |first|wr                                                                  ; pin_out          ;
; |first|rxf                                                                 ; |first|rxf                                                                 ; out              ;
; |first|txe                                                                 ; |first|txe                                                                 ; out              ;
; |first|usb_data[1]~14                                                      ; |first|usb_data[1]~14                                                      ; out0             ;
; |first|usb_data[0]~15                                                      ; |first|usb_data[0]~15                                                      ; out0             ;
; |first|Equal0~3                                                            ; |first|Equal0~3                                                            ; out0             ;
; |first|Equal1~3                                                            ; |first|Equal1~3                                                            ; out0             ;
; |first|Equal2~3                                                            ; |first|Equal2~3                                                            ; out0             ;
; |first|Equal3~3                                                            ; |first|Equal3~3                                                            ; out0             ;
; |first|Equal4~3                                                            ; |first|Equal4~3                                                            ; out0             ;
; |first|Equal5~3                                                            ; |first|Equal5~3                                                            ; out0             ;
; |first|Equal6~3                                                            ; |first|Equal6~3                                                            ; out0             ;
; |first|Equal7~3                                                            ; |first|Equal7~3                                                            ; out0             ;
; |first|lpm_add_sub:Add1|result_node[0]                                     ; |first|lpm_add_sub:Add1|result_node[0]                                     ; out0             ;
; |first|lpm_add_sub:Add1|result_node[1]                                     ; |first|lpm_add_sub:Add1|result_node[1]                                     ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~0                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~0                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~3                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~3                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; |first|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~5                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~5                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~6                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~6                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~7                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~7                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |first|lpm_add_sub:Add0|result_node[0]                                     ; |first|lpm_add_sub:Add0|result_node[0]                                     ; out0             ;
; |first|lpm_add_sub:Add0|result_node[1]                                     ; |first|lpm_add_sub:Add0|result_node[1]                                     ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~0                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~0                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~3                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~3                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~1                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; |first|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~5                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~5                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~6                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~6                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~7                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~7                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                   ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; Node Name                                                                  ; Output Port Name                                                           ; Output Port Type ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; |first|usb_data[0]~0                                                       ; |first|usb_data[0]~0                                                       ; out              ;
; |first|usb_data[7]~reg0                                                    ; |first|usb_data[7]~reg0                                                    ; regout           ;
; |first|usb_data[6]~reg0                                                    ; |first|usb_data[6]~reg0                                                    ; regout           ;
; |first|usb_data[5]~reg0                                                    ; |first|usb_data[5]~reg0                                                    ; regout           ;
; |first|usb_data[4]~reg0                                                    ; |first|usb_data[4]~reg0                                                    ; regout           ;
; |first|comb~4                                                              ; |first|comb~4                                                              ; out0             ;
; |first|comb~5                                                              ; |first|comb~5                                                              ; out0             ;
; |first|comb~6                                                              ; |first|comb~6                                                              ; out0             ;
; |first|comb~7                                                              ; |first|comb~7                                                              ; out0             ;
; |first|usb_data[4]~4                                                       ; |first|usb_data[4]~4                                                       ; out              ;
; |first|usb_data[5]~5                                                       ; |first|usb_data[5]~5                                                       ; out              ;
; |first|usb_data[6]~6                                                       ; |first|usb_data[6]~6                                                       ; out              ;
; |first|usb_data[7]~7                                                       ; |first|usb_data[7]~7                                                       ; out              ;
; |first|data_rd[1]                                                          ; |first|data_rd[1]                                                          ; regout           ;
; |first|data_rd[4]                                                          ; |first|data_rd[4]                                                          ; regout           ;
; |first|data_rd[5]                                                          ; |first|data_rd[5]                                                          ; regout           ;
; |first|data_rd[6]                                                          ; |first|data_rd[6]                                                          ; regout           ;
; |first|data_rd[7]                                                          ; |first|data_rd[7]                                                          ; regout           ;
; |first|led[1]                                                              ; |first|led[1]                                                              ; pin_out          ;
; |first|usb_data[1]                                                         ; |first|usb_data[1]                                                         ; out              ;
; |first|usb_data[4]                                                         ; |first|usb_data[4]                                                         ; out              ;
; |first|usb_data[4]                                                         ; |first|usb_data[4]~result                                                  ; pin_out          ;
; |first|usb_data[5]                                                         ; |first|usb_data[5]                                                         ; out              ;
; |first|usb_data[5]                                                         ; |first|usb_data[5]~result                                                  ; pin_out          ;
; |first|usb_data[6]                                                         ; |first|usb_data[6]                                                         ; out              ;
; |first|usb_data[6]                                                         ; |first|usb_data[6]~result                                                  ; pin_out          ;
; |first|usb_data[7]                                                         ; |first|usb_data[7]                                                         ; out              ;
; |first|usb_data[7]                                                         ; |first|usb_data[7]~result                                                  ; pin_out          ;
; |first|usb_data[7]~8                                                       ; |first|usb_data[7]~8                                                       ; out0             ;
; |first|usb_data[6]~9                                                       ; |first|usb_data[6]~9                                                       ; out0             ;
; |first|usb_data[5]~10                                                      ; |first|usb_data[5]~10                                                      ; out0             ;
; |first|usb_data[4]~11                                                      ; |first|usb_data[4]~11                                                      ; out0             ;
; |first|lpm_add_sub:Add2|result_node[0]                                     ; |first|lpm_add_sub:Add2|result_node[0]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[4]                                     ; |first|lpm_add_sub:Add2|result_node[4]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[5]                                     ; |first|lpm_add_sub:Add2|result_node[5]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[6]                                     ; |first|lpm_add_sub:Add2|result_node[6]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[7]                                     ; |first|lpm_add_sub:Add2|result_node[7]                                     ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~4                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~5                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~6                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~7                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~8                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~9                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~10                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~11                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~12                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~13                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~14                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~17                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~18                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~19                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~20                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~21                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~22                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~23                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~24                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~25                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~26                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~27                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~28                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~28                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~29                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~29                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~30                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~30                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~31                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~31                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~4                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~4                                  ; out0             ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                   ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; Node Name                                                                  ; Output Port Name                                                           ; Output Port Type ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+
; |first|data_rd[0]                                                          ; |first|data_rd[0]                                                          ; regout           ;
; |first|usb_data[7]~reg0                                                    ; |first|usb_data[7]~reg0                                                    ; regout           ;
; |first|usb_data[6]~reg0                                                    ; |first|usb_data[6]~reg0                                                    ; regout           ;
; |first|usb_data[5]~reg0                                                    ; |first|usb_data[5]~reg0                                                    ; regout           ;
; |first|usb_data[4]~reg0                                                    ; |first|usb_data[4]~reg0                                                    ; regout           ;
; |first|usb_data[3]~reg0                                                    ; |first|usb_data[3]~reg0                                                    ; regout           ;
; |first|usb_data[2]~reg0                                                    ; |first|usb_data[2]~reg0                                                    ; regout           ;
; |first|usb_data[1]~reg0                                                    ; |first|usb_data[1]~reg0                                                    ; regout           ;
; |first|comb~2                                                              ; |first|comb~2                                                              ; out0             ;
; |first|comb~3                                                              ; |first|comb~3                                                              ; out0             ;
; |first|usb_data[1]~1                                                       ; |first|usb_data[1]~1                                                       ; out              ;
; |first|usb_data[2]~2                                                       ; |first|usb_data[2]~2                                                       ; out              ;
; |first|usb_data[3]~3                                                       ; |first|usb_data[3]~3                                                       ; out              ;
; |first|data_rd[1]                                                          ; |first|data_rd[1]                                                          ; regout           ;
; |first|data_rd[2]                                                          ; |first|data_rd[2]                                                          ; regout           ;
; |first|data_rd[3]                                                          ; |first|data_rd[3]                                                          ; regout           ;
; |first|data_rd[4]                                                          ; |first|data_rd[4]                                                          ; regout           ;
; |first|data_rd[5]                                                          ; |first|data_rd[5]                                                          ; regout           ;
; |first|data_rd[6]                                                          ; |first|data_rd[6]                                                          ; regout           ;
; |first|data_rd[7]                                                          ; |first|data_rd[7]                                                          ; regout           ;
; |first|led[0]                                                              ; |first|led[0]                                                              ; pin_out          ;
; |first|led[1]                                                              ; |first|led[1]                                                              ; pin_out          ;
; |first|led[2]                                                              ; |first|led[2]                                                              ; pin_out          ;
; |first|led[3]                                                              ; |first|led[3]                                                              ; pin_out          ;
; |first|usb_data[0]                                                         ; |first|usb_data[0]                                                         ; out              ;
; |first|usb_data[2]                                                         ; |first|usb_data[2]                                                         ; out              ;
; |first|usb_data[2]                                                         ; |first|usb_data[2]~result                                                  ; pin_out          ;
; |first|usb_data[3]                                                         ; |first|usb_data[3]                                                         ; out              ;
; |first|usb_data[3]                                                         ; |first|usb_data[3]~result                                                  ; pin_out          ;
; |first|usb_data[3]~12                                                      ; |first|usb_data[3]~12                                                      ; out0             ;
; |first|usb_data[2]~13                                                      ; |first|usb_data[2]~13                                                      ; out0             ;
; |first|lpm_add_sub:Add2|result_node[1]                                     ; |first|lpm_add_sub:Add2|result_node[1]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[2]                                     ; |first|lpm_add_sub:Add2|result_node[2]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[3]                                     ; |first|lpm_add_sub:Add2|result_node[3]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[4]                                     ; |first|lpm_add_sub:Add2|result_node[4]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[5]                                     ; |first|lpm_add_sub:Add2|result_node[5]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[6]                                     ; |first|lpm_add_sub:Add2|result_node[6]                                     ; out0             ;
; |first|lpm_add_sub:Add2|result_node[7]                                     ; |first|lpm_add_sub:Add2|result_node[7]                                     ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~0                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~0                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~3                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~3                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]~1                      ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[7]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[6]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[5]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[4]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[3]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[2]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add2|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]~5                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]~6                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; |first|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~4                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~5                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~5                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~6                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~6                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~7                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~7                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~8                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~8                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~9                                  ; |first|lpm_add_sub:Add2|addcore:adder|_~9                                  ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~10                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~10                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~11                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~11                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~12                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~12                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~13                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~13                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~14                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~14                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~15                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~15                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~16                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~16                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~17                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~17                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~18                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~18                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~19                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~19                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~20                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~20                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~21                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~21                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~22                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~22                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~23                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~23                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~24                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~24                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~25                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~25                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~26                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~26                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~27                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~27                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~28                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~28                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~29                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~29                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~30                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~30                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|_~31                                 ; |first|lpm_add_sub:Add2|addcore:adder|_~31                                 ; out0             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |first|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]~1                      ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add1|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add1|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add1|addcore:adder|_~4                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                      ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~1                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~2                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~2                                  ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]~1                      ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; |first|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |first|lpm_add_sub:Add0|addcore:adder|_~4                                  ; |first|lpm_add_sub:Add0|addcore:adder|_~4                                  ; out0             ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Oct 16 14:17:54 2010
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off first -c first
Info: Using vector source file "C:/altera/project/first_usb_read_and_write/first/first.vwf"
Warning: Can't find signal in vector source file for input pin "|first|sw1[0]"
Warning: Can't find signal in vector source file for input pin "|first|sw1[1]"
Warning: Can't find signal in vector source file for input pin "|first|sw2[0]"
Warning: Can't find signal in vector source file for input pin "|first|sw2[1]"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      38.33 %
Info: Number of transitions in simulation is 546
Info: Quartus II Simulator was successful. 0 errors, 4 warnings
    Info: Allocated 143 megabytes of memory during processing
    Info: Processing ended: Sat Oct 16 14:17:55 2010
    Info: Elapsed time: 00:00:01


