Fitter report for LHCF_LOGIC_MAIN
Wed Jun 10 00:02:54 2015
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Ignored Assignments
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Wed Jun 10 00:02:54 2015         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; LHCF_LOGIC_MAIN                               ;
; Top-level Entity Name ; LHCF_LOGIC_MAIN                               ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C20F400C6                                  ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 18,197 / 20,060 ( 91 % )                      ;
; Total pins            ; 259 / 301 ( 86 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 8,228 / 294,912 ( 3 % )                       ;
; Total PLLs            ; 1 / 2 ( 50 % )                                ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+------------------+-----------------+--------------+------------+-----------------+----------------+
; Name             ; Ignored Entity  ; Ignored From ; Ignored To ; Ignored Value   ; Ignored Source ;
+------------------+-----------------+--------------+------------+-----------------+----------------+
; Location         ;                 ;              ; FPGA[0]    ; PIN_E4          ; QSF Assignment ;
; Location         ;                 ;              ; FPGA[1]    ; PIN_E3          ; QSF Assignment ;
; Location         ;                 ;              ; FPGA[2]    ; PIN_B3          ; QSF Assignment ;
; Location         ;                 ;              ; FPGA[3]    ; PIN_B8          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[0]   ; PIN_U19         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[10]  ; PIN_J7          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[11]  ; PIN_H7          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[1]   ; PIN_W18         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[2]   ; PIN_U20         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[3]   ; PIN_V19         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[4]   ; PIN_P19         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[5]   ; PIN_N20         ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[6]   ; PIN_D3          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[7]   ; PIN_D2          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[8]   ; PIN_U4          ; QSF Assignment ;
; Location         ;                 ;              ; SPARE[9]   ; PIN_N5          ; QSF Assignment ;
; Current Strength ; LHCF_LOGIC_MAIN ;              ; D          ; MINIMUM CURRENT ; QSF Assignment ;
; Slow Slew Rate   ; LHCF_LOGIC_MAIN ;              ; D          ; ON              ; QSF Assignment ;
+------------------+-----------------+--------------+------------+-----------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 18590 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 18590 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18586   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/TriggerSystem/Quartus2/LHCF_13TeV_MAIN_ver2.3/FIT/LHCF_LOGIC_MAIN.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+---------------------------------------------+----------------------------------------------+
; Resource                                    ; Usage                                        ;
+---------------------------------------------+----------------------------------------------+
; Total logic elements                        ; 18,197 / 20,060 ( 91 % )                     ;
;     -- Combinational with no register       ; 6208                                         ;
;     -- Register only                        ; 2108                                         ;
;     -- Combinational with a register        ; 9881                                         ;
;                                             ;                                              ;
; Logic element usage by number of LUT inputs ;                                              ;
;     -- 4 input functions                    ; 8969                                         ;
;     -- 3 input functions                    ; 1945                                         ;
;     -- 2 input functions                    ; 4978                                         ;
;     -- 1 input functions                    ; 196                                          ;
;     -- 0 input functions                    ; 1                                            ;
;                                             ;                                              ;
; Logic elements by mode                      ;                                              ;
;     -- normal mode                          ; 13650                                        ;
;     -- arithmetic mode                      ; 4547                                         ;
;     -- qfbk mode                            ; 3717                                         ;
;     -- register cascade mode                ; 0                                            ;
;     -- synchronous clear/load mode          ; 9723                                         ;
;     -- asynchronous clear/load mode         ; 87                                           ;
;                                             ;                                              ;
; Total registers                             ; 11,989 / 20,951 ( 57 % )                     ;
; Total LABs                                  ; 1,986 / 2,006 ( 99 % )                       ;
; Logic elements in carry chains              ; 4834                                         ;
; User inserted logic elements                ; 0                                            ;
; Virtual pins                                ; 0                                            ;
; I/O pins                                    ; 259 / 301 ( 86 % )                           ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                              ;
; Global signals                              ; 5                                            ;
; M4Ks                                        ; 9 / 64 ( 14 % )                              ;
; Total memory bits                           ; 8,228 / 294,912 ( 3 % )                      ;
; Total RAM block bits                        ; 41,472 / 294,912 ( 14 % )                    ;
; PLLs                                        ; 1 / 2 ( 50 % )                               ;
; Global clocks                               ; 5 / 8 ( 63 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                ;
; Average interconnect usage (total/H/V)      ; 58% / 60% / 56%                              ;
; Peak interconnect usage (total/H/V)         ; 88% / 88% / 88%                              ;
; Maximum fan-out node                        ; PLL:CLK_40to80|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 10974                                        ;
; Highest non-global fan-out signal           ; LB_INT:VME_LB_INT|DSC_SCALER_STOP~0          ;
; Highest non-global fan-out                  ; 2048                                         ;
; Total fan-out                               ; 82149                                        ;
; Average fan-out                             ; 4.45                                         ;
+---------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 18197                   ; 0                              ;
;     -- Combinational with no register       ; 6208                    ; 0                              ;
;     -- Register only                        ; 2108                    ; 0                              ;
;     -- Combinational with a register        ; 9881                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 0                       ; 0                              ;
;     -- 3 input functions                    ; 0                       ; 0                              ;
;     -- 2 input functions                    ; 0                       ; 0                              ;
;     -- 1 input functions                    ; 0                       ; 0                              ;
;     -- 0 input functions                    ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 0                       ; 0                              ;
;     -- arithmetic mode                      ; 0                       ; 0                              ;
;     -- qfbk mode                            ; 0                       ; 0                              ;
;     -- register cascade mode                ; 0                       ; 0                              ;
;     -- synchronous clear/load mode          ; 0                       ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 10030 / 10030 ( 100 % ) ; 0 / 10030 ( 0 % )              ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 259                     ; 0                              ;
; DSP block 9-bit elements                    ; 0                       ; 0                              ;
; Total memory bits                           ; 8228                    ; 0                              ;
; Total RAM block bits                        ; 41472                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 9 / 64 ( 14 % )         ; 0 / 64 ( 0 % )                 ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 10974                   ; 1                              ;
;     -- Registered Input Connections         ; 9889                    ; 0                              ;
;     -- Output Connections                   ; 1                       ; 10974                          ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 86088                   ; 10975                          ;
;     -- Registered Connections               ; 41413                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 10975                          ;
;     -- hard_block:auto_generated_inst       ; 10975                   ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 116                     ; 1                              ;
;     -- Output Ports                         ; 55                      ; 2                              ;
;     -- Bidir Ports                          ; 88                      ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]     ; G3    ; 1        ; 0            ; 25           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[10]    ; C8    ; 2        ; 24           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[11]    ; H1    ; 1        ; 0            ; 24           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[12]    ; H2    ; 1        ; 0            ; 24           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[13]    ; H3    ; 1        ; 0            ; 23           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[14]    ; G5    ; 1        ; 0            ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[15]    ; C5    ; 2        ; 8            ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[16]    ; D5    ; 2        ; 6            ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[17]    ; F7    ; 2        ; 12           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[18]    ; H6    ; 1        ; 0            ; 21           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[19]    ; C9    ; 2        ; 28           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]     ; F2    ; 1        ; 0            ; 28           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[20]    ; D6    ; 2        ; 6            ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[21]    ; D9    ; 2        ; 28           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[22]    ; E5    ; 1        ; 0            ; 30           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[23]    ; A12   ; 2        ; 40           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[24]    ; A9    ; 2        ; 26           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[25]    ; C14   ; 2        ; 48           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[26]    ; F5    ; 1        ; 0            ; 28           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[27]    ; B12   ; 2        ; 40           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[28]    ; B6    ; 2        ; 10           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[29]    ; J3    ; 1        ; 0            ; 21           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]     ; C2    ; 1        ; 0            ; 32           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[30]    ; C12   ; 2        ; 38           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[31]    ; A13   ; 2        ; 46           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3]     ; F6    ; 1        ; 0            ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4]     ; D8    ; 2        ; 24           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5]     ; C4    ; 2        ; 2            ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6]     ; A8    ; 2        ; 22           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7]     ; B11   ; 2        ; 36           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[8]     ; J5    ; 1        ; 0            ; 20           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[9]     ; D1    ; 1        ; 0            ; 30           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[0]     ; P5    ; 1        ; 0            ; 7            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[10]    ; G6    ; 1        ; 0            ; 26           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[11]    ; B4    ; 2        ; 4            ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[12]    ; C11   ; 2        ; 34           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[13]    ; D11   ; 2        ; 36           ; 33           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[14]    ; C10   ; 2        ; 34           ; 33           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[15]    ; D10   ; 2        ; 34           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[16]    ; P3    ; 1        ; 0            ; 6            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[17]    ; V3    ; 1        ; 0            ; 1            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[18]    ; W8    ; 4        ; 24           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[19]    ; W9    ; 4        ; 30           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[1]     ; P2    ; 1        ; 0            ; 8            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[20]    ; P6    ; 1        ; 0            ; 7            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[21]    ; M7    ; 1        ; 0            ; 11           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[22]    ; N3    ; 1        ; 0            ; 10           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[23]    ; M1    ; 1        ; 0            ; 13           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[24]    ; H4    ; 1        ; 0            ; 23           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[25]    ; G4    ; 1        ; 0            ; 25           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[26]    ; F4    ; 1        ; 0            ; 28           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[27]    ; G2    ; 1        ; 0            ; 26           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[28]    ; F8    ; 2        ; 18           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[29]    ; E7    ; 2        ; 14           ; 33           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[2]     ; W6    ; 4        ; 10           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[30]    ; D7    ; 2        ; 16           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[31]    ; C7    ; 2        ; 16           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[3]     ; Y8    ; 4        ; 24           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[4]     ; U8    ; 4        ; 22           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[5]     ; U6    ; 4        ; 12           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[6]     ; M4    ; 1        ; 0            ; 12           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[7]     ; M2    ; 1        ; 0            ; 13           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[8]     ; J14   ; 3        ; 69           ; 21           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[9]     ; H5    ; 1        ; 0            ; 22           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[0]     ; E14   ; 2        ; 52           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[10]    ; D16   ; 2        ; 62           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[11]    ; E10   ; 2        ; 30           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[12]    ; C19   ; 3        ; 69           ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[13]    ; C18   ; 3        ; 69           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[14]    ; E15   ; 2        ; 56           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[15]    ; D14   ; 2        ; 48           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[16]    ; G14   ; 3        ; 69           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[17]    ; G17   ; 3        ; 69           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[18]    ; G16   ; 3        ; 69           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[19]    ; F17   ; 3        ; 69           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[1]     ; E13   ; 2        ; 52           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[20]    ; D19   ; 3        ; 69           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[21]    ; E17   ; 3        ; 69           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[22]    ; D20   ; 3        ; 69           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[23]    ; F20   ; 3        ; 69           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[24]    ; E18   ; 3        ; 69           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[25]    ; E19   ; 3        ; 69           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[26]    ; J18   ; 3        ; 69           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[27]    ; K15   ; 3        ; 69           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[28]    ; J16   ; 3        ; 69           ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[29]    ; M15   ; 3        ; 69           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[2]     ; D12   ; 2        ; 38           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[30]    ; K16   ; 3        ; 69           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[31]    ; J17   ; 3        ; 69           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[3]     ; F12   ; 2        ; 42           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[4]     ; E9    ; 2        ; 30           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[5]     ; C13   ; 2        ; 44           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[6]     ; F14   ; 2        ; 56           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[7]     ; F16   ; 3        ; 69           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[8]     ; F19   ; 3        ; 69           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[9]     ; H15   ; 3        ; 69           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[0]   ; L14   ; 3        ; 69           ; 18           ; 1           ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[1]   ; F18   ; 3        ; 69           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[0]   ; E16   ; 2        ; 62           ; 33           ; 1           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[1]   ; J6    ; 1        ; 0            ; 20           ; 1           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[2]   ; C17   ; 2        ; 68           ; 33           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[0]   ; H16   ; 3        ; 69           ; 24           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[1]   ; J13   ; 3        ; 69           ; 19           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[2]   ; M14   ; 3        ; 69           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[0]   ; W12   ; 4        ; 38           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[1]   ; R18   ; 3        ; 69           ; 6            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[2]   ; V12   ; 4        ; 42           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; LCLK     ; K5    ; 1        ; 0            ; 18           ; 2           ; 1044                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[0] ; F3    ; 1        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[1] ; C6    ; 2        ; 10           ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[2] ; T4    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[3] ; C15   ; 2        ; 60           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WnR      ; A4    ; 2        ; 4            ; 33           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nADS     ; A10   ; 2        ; 32           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nBLAST   ; A15   ; 2        ; 58           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBRES   ; A14   ; 2        ; 54           ; 33           ; 0           ; 115                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; C[0]      ; U13   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[10]     ; R1    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[11]     ; V2    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[12]     ; T5    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[13]     ; U5    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[14]     ; R5    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[15]     ; Y7    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[16]     ; V5    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[17]     ; R4    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[18]     ; N4    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[19]     ; Y6    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[1]      ; Y4    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[20]     ; V6    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[21]     ; Y9    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[22]     ; U3    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[23]     ; R3    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[24]     ; U9    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[25]     ; W10   ; 4        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[26]     ; P4    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[27]     ; W3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[28]     ; U7    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[29]     ; V7    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[2]      ; V8    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[30]     ; Y10   ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[31]     ; M5    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[3]      ; W7    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[4]      ; M3    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[5]      ; U2    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[6]      ; R6    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[7]      ; R2    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[8]      ; R7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[9]      ; T16   ; 4        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; DIRDDLY   ; W14   ; 4        ; 54           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[0]   ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[1]   ; L13   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELD      ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELE      ; T18   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELF      ; W5    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELG      ; P16   ; 3        ; 69           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[0]  ; V17   ; 4        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[1]  ; V16   ; 4        ; 64           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY0   ; Y17   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY1   ; W17   ; 4        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nINT      ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDG     ; K19   ; 3        ; 69           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDR     ; D17   ; 3        ; 69           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOED      ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY0  ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY1  ; R15   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEE      ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEF      ; Y13   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEG      ; P15   ; 3        ; 69           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nREADY    ; A6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[2] ; R20   ; 3        ; 69           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[3] ; R19   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source    ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-------------------------+---------------------+
; DDLY[0] ; U15   ; 4        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[1] ; M16   ; 3        ; 69           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[2] ; N17   ; 3        ; 69           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[3] ; W16   ; 4        ; 64           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[4] ; D18   ; 3        ; 69           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[5] ; N16   ; 3        ; 69           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[6] ; U16   ; 4        ; 66           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; DDLY[7] ; V15   ; 4        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[0]    ; V10   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[10]   ; H18   ; 3        ; 69           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[11]   ; G19   ; 3        ; 69           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[12]   ; H17   ; 3        ; 69           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[13]   ; G20   ; 3        ; 69           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[14]   ; J4    ; 1        ; 0            ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[15]   ; G18   ; 3        ; 69           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[16]   ; V4    ; 4        ; 4            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[17]   ; P7    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[18]   ; U10   ; 4        ; 32           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[19]   ; W4    ; 4        ; 4            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[1]    ; Y15   ; 4        ; 60           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[20]   ; V13   ; 4        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[21]   ; T3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[22]   ; N2    ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[23]   ; N1    ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[24]   ; F1    ; 1        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[25]   ; G1    ; 1        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[26]   ; E2    ; 1        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[27]   ; A17   ; 2        ; 66           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[28]   ; J15   ; 3        ; 69           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[29]   ; D13   ; 2        ; 44           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[2]    ; T6    ; 4        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[30]   ; C16   ; 2        ; 64           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[31]   ; E12   ; 2        ; 42           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[3]    ; W15   ; 4        ; 60           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[4]    ; R11   ; 4        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[5]    ; U12   ; 4        ; 42           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[6]    ; R13   ; 4        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[7]    ; P1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[8]    ; G15   ; 3        ; 69           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; E[9]    ; H19   ; 3        ; 69           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[0]    ; T13   ; 4        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[10]   ; N7    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[11]   ; N6    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[12]   ; V18   ; 3        ; 69           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[13]   ; U18   ; 3        ; 69           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[14]   ; N15   ; 3        ; 69           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[15]   ; T2    ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[16]   ; U14   ; 4        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[17]   ; T15   ; 4        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[18]   ; V14   ; 4        ; 56           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[19]   ; R14   ; 4        ; 52           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[1]    ; Y12   ; 4        ; 38           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[20]   ; T11   ; 4        ; 40           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[21]   ; U11   ; 4        ; 36           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[22]   ; V11   ; 4        ; 34           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[23]   ; R9    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[24]   ; T14   ; 4        ; 52           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[25]   ; Y14   ; 4        ; 54           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[26]   ; W11   ; 4        ; 36           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[27]   ; Y11   ; 4        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[28]   ; T9    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[29]   ; T12   ; 4        ; 40           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[2]    ; M6    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[30]   ; V9    ; 4        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[31]   ; T8    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[3]    ; W13   ; 4        ; 46           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[4]    ; T17   ; 3        ; 69           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[5]    ; R16   ; 3        ; 69           ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[6]    ; T10   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[7]    ; P14   ; 3        ; 69           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[8]    ; P18   ; 3        ; 69           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; F[9]    ; R17   ; 3        ; 69           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                       ; -                   ;
; LAD[0]  ; B17   ; 2        ; 66           ; 33           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[10] ; B7    ; 2        ; 14           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[11] ; E8    ; 2        ; 18           ; 33           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[12] ; E11   ; 2        ; 38           ; 33           ; 2           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[13] ; H14   ; 3        ; 69           ; 21           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[14] ; B9    ; 2        ; 26           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[15] ; B16   ; 2        ; 64           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[1]  ; B15   ; 2        ; 58           ; 33           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[2]  ; B18   ; 2        ; 68           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[3]  ; J1    ; 1        ; 0            ; 22           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[4]  ; B5    ; 2        ; 8            ; 33           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[5]  ; A11   ; 2        ; 36           ; 33           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[6]  ; B14   ; 2        ; 54           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[7]  ; B10   ; 2        ; 32           ; 33           ; 2           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[8]  ; B13   ; 2        ; 46           ; 33           ; 1           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
; LAD[9]  ; G7    ; 1        ; 0            ; 25           ; 0           ; 30                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT:VME_LB_INT|LADoe ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 66 / 80 ( 83 % ) ; 3.3V          ; --           ;
; 2        ; 65 / 70 ( 93 % ) ; 3.3V          ; --           ;
; 3        ; 62 / 81 ( 77 % ) ; 3.3V          ; --           ;
; 4        ; 69 / 70 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; WnR                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; nREADY                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 298        ; 2        ; nINT                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; A[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; A[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 282        ; 2        ; nADS                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 275        ; 2        ; LAD[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 270        ; 2        ; A[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 264        ; 2        ; A[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 258        ; 2        ; nLBRES                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 255        ; 2        ; nBLAST                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; E[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; B[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 2        ; LAD[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 303        ; 2        ; A[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 2        ; LAD[10]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 289        ; 2        ; LAD[14]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 283        ; 2        ; LAD[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 276        ; 2        ; A[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 271        ; 2        ; A[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 265        ; 2        ; LAD[8]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 259        ; 2        ; LAD[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; LAD[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 249        ; 2        ; LAD[15]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 246        ; 2        ; LAD[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 245        ; 2        ; LAD[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; A[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~LVDS31p/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 313        ; 2        ; A[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 307        ; 2        ; A[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 2        ; PULSE[1]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 296        ; 2        ; B[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 290        ; 2        ; A[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 286        ; 2        ; A[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 280        ; 2        ; B[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 278        ; 2        ; B[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 273        ; 2        ; A[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 266        ; 2        ; D[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 262        ; 2        ; A[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; PULSE[3]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 248        ; 2        ; E[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 244        ; 2        ; IDD[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 243        ; 3        ; D[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C19      ; 242        ; 3        ; D[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; A[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; A[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 308        ; 2        ; A[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 297        ; 2        ; B[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 291        ; 2        ; A[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 287        ; 2        ; A[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 279        ; 2        ; B[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 277        ; 2        ; B[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 272        ; 2        ; D[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 267        ; 2        ; E[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 263        ; 2        ; D[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 253        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 250        ; 2        ; D[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 239        ; 3        ; nLEDR                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; DDLY[4]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; D[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 238        ; 3        ; D[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; E[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 9          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 7          ; 1        ; A[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 300        ; 2        ; B[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; LAD[11]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 285        ; 2        ; D[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 284        ; 2        ; D[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 274        ; 2        ; LAD[12]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 268        ; 2        ; E[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 261        ; 2        ; D[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 260        ; 2        ; D[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 2        ; D[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 251        ; 2        ; IDD[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E17      ; 237        ; 3        ; D[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 234        ; 3        ; D[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 233        ; 3        ; D[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; E[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; A[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; PULSE[0]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; B[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; A[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 15         ; 1        ; A[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 301        ; 2        ; A[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 295        ; 2        ; B[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; D[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; D[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 231        ; 3        ; SELD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; D[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 236        ; 3        ; D[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 235        ; 3        ; GIN[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; D[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 229        ; 3        ; D[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 17         ; 1        ; E[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 18         ; 1        ; B[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 21         ; 1        ; A[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; B[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; A[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 19         ; 1        ; B[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 20         ; 1        ; LAD[9]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; D[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G15      ; 227        ; 3        ; E[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 228        ; 3        ; D[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 221        ; 3        ; D[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 222        ; 3        ; E[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ; 225        ; 3        ; E[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 226        ; 3        ; E[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 1        ; A[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; A[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1        ; A[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; B[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; B[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 1        ; A[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 23         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; LAD[13]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; D[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 220        ; 3        ; IDE[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H17      ; 218        ; 3        ; E[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 219        ; 3        ; E[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 217        ; 3        ; E[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 216        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; LAD[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 1        ; nOED                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; A[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; E[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 34         ; 1        ; A[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; IDD[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J7       ; 36         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 37         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; IDE[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J14      ; 210        ; 3        ; B[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; E[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 215        ; 3        ; D[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J17      ; 209        ; 3        ; D[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 208        ; 3        ; D[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 213        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ; 39         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; LCLK                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; D[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 206        ; 3        ; D[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; nLEDG                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK                                            ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ; 44         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GOUT[1]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 202        ; 3        ; GIN[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ;            ;          ; GNDG_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; B[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 51         ; 1        ; B[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 1        ; C[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; B[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 1        ; C[31]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 1        ; F[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 57         ; 1        ; B[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 50         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; IDE[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M15      ; 189        ; 3        ; D[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 190        ; 3        ; DDLY[1]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; E[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 60         ; 1        ; E[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 1        ; B[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; C[18]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 63         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 58         ; 1        ; F[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 64         ; 1        ; F[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; nOEE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 186        ; 3        ; F[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 185        ; 3        ; DDLY[5]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; DDLY[2]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 67         ; 1        ; E[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 66         ; 1        ; B[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 70         ; 1        ; B[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; C[26]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; B[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 68         ; 1        ; B[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 65         ; 1        ; E[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; F[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 177        ; 3        ; nOEG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; SELG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; nOEDDLY0                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; F[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 178        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 179        ; 3        ; GOUT[0]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; C[10]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; C[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 76         ; 1        ; C[23]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; C[17]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; C[14]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 74         ; 1        ; C[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 103        ; 4        ; C[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; F[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; E[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; E[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 139        ; 4        ; F[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 172        ; 3        ; nOEDDLY1                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; F[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 170        ; 3        ; F[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 171        ; 3        ; IDF[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R19      ; 168        ; 3        ; nSTART[3]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; nSTART[2]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; F[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; E[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 78         ; 1        ; PULSE[2]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; C[12]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; E[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 96         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; F[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 113        ; 4        ; F[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 117        ; 4        ; F[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 129        ; 4        ; F[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 130        ; 4        ; F[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 133        ; 4        ; F[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 140        ; 4        ; F[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 149        ; 4        ; F[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 150        ; 4        ; C[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 166        ; 3        ; F[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 164        ; 3        ; SELE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 165        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; C[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 84         ; 1        ; C[22]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; C[13]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 99         ; 4        ; B[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 106        ; 4        ; C[28]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 108        ; 4        ; B[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 111        ; 4        ; C[24]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 118        ; 4        ; E[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 4        ; F[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 131        ; 4        ; E[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 137        ; 4        ; C[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 143        ; 4        ; F[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 146        ; 4        ; DDLY[0]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 154        ; 4        ; DDLY[6]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 163        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; F[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 162        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 160        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; C[11]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 86         ; 1        ; B[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; E[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 93         ; 4        ; C[16]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 100        ; 4        ; C[20]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 4        ; C[29]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 107        ; 4        ; C[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 112        ; 4        ; F[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 119        ; 4        ; E[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 122        ; 4        ; F[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 132        ; 4        ; IDF[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V13      ; 138        ; 4        ; E[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 144        ; 4        ; F[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 145        ; 4        ; DDLY[7]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 152        ; 4        ; START[1]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 153        ; 4        ; START[0]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 158        ; 3        ; F[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ; 159        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; C[27]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 90         ; 4        ; E[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W5       ; 94         ; 4        ; SELF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 97         ; 4        ; B[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 101        ; 4        ; C[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 109        ; 4        ; B[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 116        ; 4        ; B[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 120        ; 4        ; C[25]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 124        ; 4        ; F[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 128        ; 4        ; IDF[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W13      ; 136        ; 4        ; F[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 141        ; 4        ; DIRDDLY                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 148        ; 4        ; E[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 151        ; 4        ; DDLY[3]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 156        ; 4        ; WR_DLY1                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 157        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; C[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; C[19]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 102        ; 4        ; C[15]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 110        ; 4        ; B[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 115        ; 4        ; C[21]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 121        ; 4        ; C[30]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 125        ; 4        ; F[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 127        ; 4        ; F[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 135        ; 4        ; nOEF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 142        ; 4        ; F[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 147        ; 4        ; E[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; WR_DLY0                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+-------------------------------+--------------------------------------------+
; Name                          ; PLL:CLK_40to80|altpll:altpll_component|pll ;
+-------------------------------+--------------------------------------------+
; SDC pin name                  ; CLK_40to80|altpll_component|pll            ;
; PLL type                      ; -                                          ;
; Scan chain                    ; None                                       ;
; PLL mode                      ; Normal                                     ;
; Feedback source               ; --                                         ;
; Compensate clock              ; clock0                                     ;
; Compensated input/output pins ; --                                         ;
; Switchover on loss of clock   ; --                                         ;
; Switchover counter            ; --                                         ;
; Primary clock                 ; --                                         ;
; Input frequency 0             ; 40.0 MHz                                   ;
; Input frequency 1             ; --                                         ;
; Nominal PFD frequency         ; 40.0 MHz                                   ;
; Nominal VCO frequency         ; 800.0 MHz                                  ;
; Freq min lock                 ; 24.55 MHz                                  ;
; Freq max lock                 ; 50.0 MHz                                   ;
; Clock Offset                  ; 0 ps                                       ;
; M VCO Tap                     ; 0                                          ;
; M Initial                     ; 1                                          ;
; M value                       ; 20                                         ;
; N value                       ; 1                                          ;
; M counter delay               ; --                                         ;
; N counter delay               ; --                                         ;
; M2 value                      ; --                                         ;
; N2 value                      ; --                                         ;
; SS counter                    ; --                                         ;
; Downspread                    ; --                                         ;
; Spread frequency              ; --                                         ;
; enable0 counter               ; --                                         ;
; enable1 counter               ; --                                         ;
; Real time reconfigurable      ; --                                         ;
; Scan chain MIF file           ; --                                         ;
; Preserve PLL counter order    ; Off                                        ;
; PLL location                  ; PLL_2                                      ;
; Inclk0 signal                 ; GIN[0]                                     ;
; Inclk1 signal                 ; --                                         ;
; Inclk0 signal type            ; Dedicated Pin                              ;
; Inclk1 signal type            ; --                                         ;
+-------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                          ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                           ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; PLL:CLK_40to80|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 80.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 10            ; 5/5 Even   ; 1       ; 0       ; CLK_40to80|altpll_component|pll|clk[0] ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 20            ; 10/10 Even ; 1       ; 0       ; CLK_40to80|altpll_component|pll|clk[1] ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs  ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LHCF_LOGIC_MAIN                                     ; 18197 (59)  ; 11989        ; 8228        ; 9    ; 259  ; 0            ; 6208 (59)    ; 2108 (0)          ; 9881 (0)         ; 4834 (0)        ; 3700 (42)   ; |LHCF_LOGIC_MAIN                                                                                                                         ;              ;
;    |BUFFER_COUNTER:A1_B_EVENT_FLAG1|                 ; 28 (28)     ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A1_B_EVENT_FLAG1                                                                                         ;              ;
;    |BUFFER_COUNTER:A1_B_EVENT_FLAG2|                 ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A1_B_EVENT_FLAG2                                                                                         ;              ;
;    |BUFFER_COUNTER:A1_B_EVENT_FLAG3|                 ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A1_B_EVENT_FLAG3                                                                                         ;              ;
;    |BUFFER_COUNTER:A2_B_EVENT_FLAG1|                 ; 28 (28)     ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A2_B_EVENT_FLAG1                                                                                         ;              ;
;    |BUFFER_COUNTER:A2_B_EVENT_FLAG2|                 ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A2_B_EVENT_FLAG2                                                                                         ;              ;
;    |BUFFER_COUNTER:A2_B_EVENT_FLAG3|                 ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_COUNTER:A2_B_EVENT_FLAG3                                                                                         ;              ;
;    |BUFFER_SIGNAL:A1_L_ENABLE|                       ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:A1_L_ENABLE                                                                                               ;              ;
;    |BUFFER_SIGNAL:A2_L_ENABLE|                       ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:A2_L_ENABLE                                                                                               ;              ;
;    |BUFFER_SIGNAL:FL_A1_A2_ENABLE|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_A2_ENABLE                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_A2_L1T|                      ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_A2_L1T                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A1_A2_L3T|                      ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_A2_L3T                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A1_A2_SHOWER_BPTXX|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_A2_SHOWER_BPTXX                                                                                     ;              ;
;    |BUFFER_SIGNAL:FL_A1_ATLAS_L1A|                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_ATLAS_L1A                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_BEAM_FLAG|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_BEAM_FLAG                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_ENABLE|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_ENABLE                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A1_L2T_FC|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_L2T_FC                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A1_L2T_L1T|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_L2T_L1T                                                                                             ;              ;
;    |BUFFER_SIGNAL:FL_A1_L2T_PEDE|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_L2T_PEDE                                                                                            ;              ;
;    |BUFFER_SIGNAL:FL_A1_L2T_SHOWER|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_L2T_SHOWER                                                                                          ;              ;
;    |BUFFER_SIGNAL:FL_A1_L2T_SPECIAL|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_L2T_SPECIAL                                                                                         ;              ;
;    |BUFFER_SIGNAL:FL_A1_LASER_SYC|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_LASER_SYC                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_LD_BPTXAND|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_LD_BPTXAND                                                                                          ;              ;
;    |BUFFER_SIGNAL:FL_A1_LD_BPTX_1|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_LD_BPTX_1                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_LD_BPTX_2|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_LD_BPTX_2                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_LTRG|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_LTRG                                                                                                ;              ;
;    |BUFFER_SIGNAL:FL_A1_PEDE_FLAG|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_PEDE_FLAG                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A1_SHOWER_BPTXX|                ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_SHOWER_BPTXX                                                                                        ;              ;
;    |BUFFER_SIGNAL:FL_A1_STRG|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A1_STRG                                                                                                ;              ;
;    |BUFFER_SIGNAL:FL_A2_A1_ENABLE|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_A1_ENABLE                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_A1_L1T|                      ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_A1_L1T                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A2_A1_L3T|                      ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_A1_L3T                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A2_A1_SHOWER_BPTXX|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_A1_SHOWER_BPTXX                                                                                     ;              ;
;    |BUFFER_SIGNAL:FL_A2_ATLAS_L1A|                   ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_ATLAS_L1A                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_BEAM_FLAG|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_BEAM_FLAG                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_ENABLE|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_ENABLE                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A2_L2T_FC|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_L2T_FC                                                                                              ;              ;
;    |BUFFER_SIGNAL:FL_A2_L2T_L1T|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_L2T_L1T                                                                                             ;              ;
;    |BUFFER_SIGNAL:FL_A2_L2T_PEDE|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_L2T_PEDE                                                                                            ;              ;
;    |BUFFER_SIGNAL:FL_A2_L2T_SHOWER|                  ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_L2T_SHOWER                                                                                          ;              ;
;    |BUFFER_SIGNAL:FL_A2_L2T_SPECIAL|                 ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_L2T_SPECIAL                                                                                         ;              ;
;    |BUFFER_SIGNAL:FL_A2_LASER_SYC|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_LASER_SYC                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_LD_BPTXAND|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_LD_BPTXAND                                                                                          ;              ;
;    |BUFFER_SIGNAL:FL_A2_LD_BPTX_1|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_LD_BPTX_1                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_LD_BPTX_2|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_LD_BPTX_2                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_LTRG|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_LTRG                                                                                                ;              ;
;    |BUFFER_SIGNAL:FL_A2_PEDE_FLAG|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_PEDE_FLAG                                                                                           ;              ;
;    |BUFFER_SIGNAL:FL_A2_SHOWER_BPTXX|                ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_SHOWER_BPTXX                                                                                        ;              ;
;    |BUFFER_SIGNAL:FL_A2_STRG|                        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:FL_A2_STRG                                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_FC:0:FL_A1_A2_FC|      ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_FC:0:FL_A1_A2_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_FC:1:FL_A1_A2_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_FC:1:FL_A1_A2_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_FC:2:FL_A1_A2_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_FC:2:FL_A1_A2_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_FC:3:FL_A1_A2_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_FC:3:FL_A1_A2_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:0:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:0:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:10:FL_A1_A2_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:10:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:11:FL_A1_A2_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:11:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:12:FL_A1_A2_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:12:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:13:FL_A1_A2_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:13:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:14:FL_A1_A2_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:14:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:15:FL_A1_A2_LDSC| ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:15:FL_A1_A2_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:1:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:1:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:2:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:2:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:3:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:3:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:4:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:4:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:5:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:5:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:6:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:6:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:7:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:7:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:8:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:8:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:9:FL_A1_A2_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_LDSC:9:FL_A1_A2_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:0:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:0:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:10:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:10:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:11:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:11:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:12:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:12:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:13:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:13:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:14:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:14:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:15:FL_A1_A2_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:15:FL_A1_A2_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:1:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:1:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:2:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:2:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:3:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:3:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:4:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:4:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:5:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:5:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:6:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:6:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:7:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:7:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:8:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:8:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:9:FL_A1_A2_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_A2_SDSC:9:FL_A1_A2_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_FC:0:FL_A1_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_FC:0:FL_A1_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_FC:1:FL_A1_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_FC:1:FL_A1_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_FC:2:FL_A1_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_FC:2:FL_A1_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_FC:3:FL_A1_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_FC:3:FL_A1_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:0:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:0:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:10:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:10:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:11:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:11:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:12:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:12:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:13:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:13:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:14:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:14:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:15:FL_A1_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:15:FL_A1_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:1:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:1:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:2:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:2:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:3:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:3:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:4:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:4:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:5:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:5:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:6:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:6:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:7:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:7:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:8:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:8:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_LDSC:9:FL_A1_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_LDSC:9:FL_A1_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:0:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:0:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:10:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:10:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:11:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:11:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:12:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:12:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:13:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:13:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:14:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:14:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:15:FL_A1_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:15:FL_A1_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:1:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:1:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:2:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:2:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:3:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:3:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:4:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:4:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:5:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:5:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:6:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:6:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:7:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:7:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:8:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:8:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A1_SDSC:9:FL_A1_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A1_SDSC:9:FL_A1_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_FC:0:FL_A2_A1_FC|      ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_FC:0:FL_A2_A1_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_FC:1:FL_A2_A1_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_FC:1:FL_A2_A1_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_FC:2:FL_A2_A1_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_FC:2:FL_A2_A1_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_FC:3:FL_A2_A1_FC|      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_FC:3:FL_A2_A1_FC                                                                              ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:0:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:0:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:10:FL_A2_A1_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:10:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:11:FL_A2_A1_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:11:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:12:FL_A2_A1_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:12:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:13:FL_A2_A1_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:13:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:14:FL_A2_A1_LDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:14:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:15:FL_A2_A1_LDSC| ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:15:FL_A2_A1_LDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:1:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:1:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:2:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:2:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:3:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:3:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:4:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:4:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:5:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:5:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:6:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:6:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:7:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:7:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:8:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:8:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:9:FL_A2_A1_LDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_LDSC:9:FL_A2_A1_LDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:0:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:0:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:10:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:10:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:11:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:11:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:12:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:12:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:13:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:13:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:14:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:14:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:15:FL_A2_A1_SDSC| ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:15:FL_A2_A1_SDSC                                                                         ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:1:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:1:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:2:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:2:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:3:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:3:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:4:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:4:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:5:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:5:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:6:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:6:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:7:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:7:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:8:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:8:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:9:FL_A2_A1_SDSC|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_A1_SDSC:9:FL_A2_A1_SDSC                                                                          ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_FC:0:FL_A2_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_FC:0:FL_A2_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_FC:1:FL_A2_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_FC:1:FL_A2_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_FC:2:FL_A2_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_FC:2:FL_A2_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_FC:3:FL_A2_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_FC:3:FL_A2_FC                                                                                    ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:0:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:0:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:10:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:10:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:11:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:11:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:12:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:12:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:13:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:13:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:14:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:14:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:15:FL_A2_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:15:FL_A2_LDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:1:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:1:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:2:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:2:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:3:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:3:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:4:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:4:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:5:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:5:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:6:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:6:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:7:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:7:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:8:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:8:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_LDSC:9:FL_A2_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_LDSC:9:FL_A2_LDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:0:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:0:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:10:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:10:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:11:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:11:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:12:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:12:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:13:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:13:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:14:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:14:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:15:FL_A2_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:15:FL_A2_SDSC                                                                               ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:1:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:1:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:2:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:2:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:3:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:3:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:4:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:4:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:5:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:5:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:6:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:6:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:7:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:7:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:8:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:8:FL_A2_SDSC                                                                                ;              ;
;    |BUFFER_SIGNAL:\FLAG_A2_SDSC:9:FL_A2_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|BUFFER_SIGNAL:\FLAG_A2_SDSC:9:FL_A2_SDSC                                                                                ;              ;
;    |CLK_COUNTER2:L_FIFO_0_COUNTER|                   ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_COUNTER2:L_FIFO_0_COUNTER                                                                                           ;              ;
;    |CLK_COUNTER2:L_FIFO_1_COUNTER|                   ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_COUNTER2:L_FIFO_1_COUNTER                                                                                           ;              ;
;    |CLK_COUNTER3:L_AC_CLK|                           ; 64 (64)     ; 64           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_COUNTER3:L_AC_CLK                                                                                                   ;              ;
;    |CLK_COUNTER3:L_EC_CLK|                           ; 64 (64)     ; 64           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 61 (61)          ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_COUNTER3:L_EC_CLK                                                                                                   ;              ;
;    |CLK_COUNTER3:L_OC_CLK|                           ; 49 (49)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 36 (36)          ; 16 (16)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|CLK_COUNTER3:L_OC_CLK                                                                                                   ;              ;
;    |CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|          ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE                                                                                  ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                      ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|SYNCHRONIZE:SYC                                                                  ;              ;
;    |CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|             ; 10 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 1 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE                                                                                     ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 9 (9)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                         ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|SYNCHRONIZE:SYC                                                                     ;              ;
;    |CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|             ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_INTER_PULSE                                                                                     ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                         ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|SYNCHRONIZE:SYC                                                                     ;              ;
;    |CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|             ; 10 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 1 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE                                                                                     ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 9 (9)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                         ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|SYNCHRONIZE:SYC                                                                     ;              ;
;    |CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|             ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_INTER_PULSE                                                                                     ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                         ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|SYNCHRONIZE:SYC                                                                     ;              ;
;    |CLK_PULSE:DSC_SCALER_CLEAR_PULSE|                ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:DSC_SCALER_CLEAR_PULSE                                                                                        ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:DSC_SCALER_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                            ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:DSC_SCALER_CLEAR_PULSE|SYNCHRONIZE:SYC                                                                        ;              ;
;    |CLK_PULSE:ECR_EXTER_PULSE|                       ; 10 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 1 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_EXTER_PULSE                                                                                               ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 9 (9)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                                   ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_EXTER_PULSE|SYNCHRONIZE:SYC                                                                               ;              ;
;    |CLK_PULSE:ECR_INTER_PULSE|                       ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_INTER_PULSE                                                                                               ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                                   ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:ECR_INTER_PULSE|SYNCHRONIZE:SYC                                                                               ;              ;
;    |CLK_PULSE:PRESET_CLEAR_PULSE|                    ; 11 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 4 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:PRESET_CLEAR_PULSE                                                                                            ;              ;
;       |INTERNALCOUNTER:INPUT_WIDTH|                  ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:PRESET_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH                                                                ;              ;
;       |SYNCHRONIZE:SYC|                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|CLK_PULSE:PRESET_CLEAR_PULSE|SYNCHRONIZE:SYC                                                                            ;              ;
;    |DSC_COUNTER:A1_DSC_COUNTER|                      ; 2112 (0)    ; 2080         ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 504 (0)           ; 1576 (0)         ; 1024 (0)        ; 1 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER                                                                                              ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:0:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:0:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:10:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 24 (24)           ; 41 (41)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:10:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:11:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:11:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:12:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:12:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:13:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:13:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:14:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:14:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:15:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:15:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:1:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:1:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:2:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:2:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:3:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:3:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:4:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:4:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:5:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:5:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:6:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:6:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:7:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:7:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:8:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:8:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:0:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:0:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:10:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:10:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:11:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:11:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:12:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:12:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:13:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:13:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:14:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:14:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:15:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:15:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:1:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:1:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:2:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:2:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:3:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:3:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:4:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:4:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:5:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:5:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:6:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:6:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:7:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:7:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:8:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:8:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:9:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:9:SDSC_COUNTER                                                     ;              ;
;    |DSC_COUNTER:A2_DSC_COUNTER|                      ; 2113 (0)    ; 2081         ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 480 (0)           ; 1601 (0)         ; 1024 (0)        ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER                                                                                              ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:0:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:0:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:10:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:10:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:11:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:11:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:12:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 35 (35)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:12:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:13:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:13:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:14:LDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:14:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:15:LDSC_COUNTER|    ; 67 (67)     ; 66           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 34 (34)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:15:LDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:1:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:1:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:2:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 63 (63)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:2:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:3:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:3:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:4:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:4:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:5:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:5:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:6:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:6:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:7:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:7:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:8:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:8:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:0:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:0:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:10:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:10:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:11:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:11:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:12:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:12:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:13:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:13:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:14:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:14:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:15:SDSC_COUNTER|    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:15:SDSC_COUNTER                                                    ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:1:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:1:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:2:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:2:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:3:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:3:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:4:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:4:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:5:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:5:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:6:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:6:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:7:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:7:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:8:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 62 (62)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:8:SDSC_COUNTER                                                     ;              ;
;       |SCOUNTER3:\SDSC_COUNT_GEN:9:SDSC_COUNTER|     ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 36 (36)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\SDSC_COUNT_GEN:9:SDSC_COUNTER                                                     ;              ;
;    |EN_COUNTER:EN_COUNTER_L3T_OR|                    ; 55 (55)     ; 34           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 34 (34)          ; 48 (48)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|EN_COUNTER:EN_COUNTER_L3T_OR                                                                                            ;              ;
;    |FC_MODULE:ARM1_FC|                               ; 79 (0)      ; 55           ; 0           ; 0    ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 55 (0)           ; 36 (0)          ; 8 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC                                                                                                       ;              ;
;       |INTERNALCOUNTER:FC2_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH                                                                             ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|       ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|       ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|       ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|       ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC                                                                ;              ;
;       |LOGIC_FC:L_FC|                                ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|LOGIC_FC:L_FC                                                                                         ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC                                                                      ;              ;
;    |FC_MODULE:ARM2_FC|                               ; 78 (0)      ; 55           ; 0           ; 0    ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 55 (0)           ; 36 (0)          ; 9 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC                                                                                                       ;              ;
;       |INTERNALCOUNTER:FC2_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH                                                                             ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|       ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|       ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|       ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC                                                                ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|       ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC                                                                ;              ;
;       |LOGIC_FC:L_FC|                                ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|LOGIC_FC:L_FC                                                                                         ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC                                                                      ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|             ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC                                                                      ;              ;
;    |FIFO_COUNTER:L_A1_FIFO_0|                        ; 269 (269)   ; 266          ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 130 (130)         ; 136 (136)        ; 0 (0)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|FIFO_COUNTER:L_A1_FIFO_0                                                                                                ;              ;
;    |FIFO_COUNTER:L_A1_FIFO_1|                        ; 268 (268)   ; 265          ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 130 (130)         ; 135 (135)        ; 0 (0)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|FIFO_COUNTER:L_A1_FIFO_1                                                                                                ;              ;
;    |FIFO_COUNTER:L_A2_FIFO_0|                        ; 269 (269)   ; 266          ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 130 (130)         ; 136 (136)        ; 0 (0)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|FIFO_COUNTER:L_A2_FIFO_0                                                                                                ;              ;
;    |FIFO_COUNTER:L_A2_FIFO_1|                        ; 136 (136)   ; 136          ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 133 (133)        ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|FIFO_COUNTER:L_A2_FIFO_1                                                                                                ;              ;
;    |GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|           ; 28 (28)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; 16 (16)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|GATEandDELAY:A1_L_COUNTER_LATCH_EVENT                                                                                   ;              ;
;    |GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|           ; 28 (28)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; 16 (16)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|GATEandDELAY:A2_L_COUNTER_LATCH_EVENT                                                                                   ;              ;
;    |GATEandDELAY:L_GD_L3T_ATLAS|                     ; 37 (37)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 20 (20)          ; 24 (24)         ; 2 (2)       ; |LHCF_LOGIC_MAIN|GATEandDELAY:L_GD_L3T_ATLAS                                                                                             ;              ;
;    |INTERNALCOUNTER3:A1_LSELFVETO2|                  ; 43 (43)     ; 22           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 22 (22)          ; 40 (40)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER3:A1_LSELFVETO2                                                                                          ;              ;
;    |INTERNALCOUNTER3:A2_LSELFVETO2|                  ; 43 (43)     ; 22           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 22 (22)          ; 40 (40)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER3:A2_LSELFVETO2                                                                                          ;              ;
;    |INTERNALCOUNTER:A1_BC_LATCH|                     ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_BC_LATCH                                                                                             ;              ;
;    |INTERNALCOUNTER:A1_COUNTER_LATCH_W|              ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_COUNTER_LATCH_W                                                                                      ;              ;
;    |INTERNALCOUNTER:A1_DELAYL1T|                     ; 19 (19)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; 14 (14)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_DELAYL1T                                                                                             ;              ;
;    |INTERNALCOUNTER:A1_L1T_SELFVETO|                 ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L1T_SELFVETO                                                                                         ;              ;
;    |INTERNALCOUNTER:A1_L1T_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L1T_WIDTH                                                                                            ;              ;
;    |INTERNALCOUNTER:A1_L2T_L1T_WIDTH|                ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L2T_L1T_WIDTH                                                                                        ;              ;
;    |INTERNALCOUNTER:A1_L3T_DELAYED|                  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L3T_DELAYED                                                                                          ;              ;
;    |INTERNALCOUNTER:A1_L3T_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L3T_WIDTH                                                                                            ;              ;
;    |INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|             ; 53 (53)     ; 27           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; 48 (48)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH                                                                                     ;              ;
;    |INTERNALCOUNTER:A1_LOGIC_OR_W|                   ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_LOGIC_OR_W                                                                                           ;              ;
;    |INTERNALCOUNTER:A1_LSELFVETO1|                   ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_LSELFVETO1                                                                                           ;              ;
;    |INTERNALCOUNTER:A1_L_L2T_PEDE|                   ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L_L2T_PEDE                                                                                           ;              ;
;    |INTERNALCOUNTER:A1_L_L3TT|                       ; 19 (19)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; 14 (14)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_L_L3TT                                                                                               ;              ;
;    |INTERNALCOUNTER:A1_TRANSF_START|                 ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A1_TRANSF_START                                                                                         ;              ;
;    |INTERNALCOUNTER:A2_BC_LATCH|                     ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_BC_LATCH                                                                                             ;              ;
;    |INTERNALCOUNTER:A2_COUNTER_LATCH_W|              ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_COUNTER_LATCH_W                                                                                      ;              ;
;    |INTERNALCOUNTER:A2_DELAYL1T|                     ; 19 (19)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; 14 (14)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_DELAYL1T                                                                                             ;              ;
;    |INTERNALCOUNTER:A2_L1T_SELFVETO|                 ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L1T_SELFVETO                                                                                         ;              ;
;    |INTERNALCOUNTER:A2_L1T_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L1T_WIDTH                                                                                            ;              ;
;    |INTERNALCOUNTER:A2_L2T_L1T_WIDTH|                ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L2T_L1T_WIDTH                                                                                        ;              ;
;    |INTERNALCOUNTER:A2_L3T_DELAYED|                  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L3T_DELAYED                                                                                          ;              ;
;    |INTERNALCOUNTER:A2_L3T_WIDTH|                    ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L3T_WIDTH                                                                                            ;              ;
;    |INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|             ; 53 (53)     ; 27           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; 48 (48)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH                                                                                     ;              ;
;    |INTERNALCOUNTER:A2_LOGIC_OR_W|                   ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_LOGIC_OR_W                                                                                           ;              ;
;    |INTERNALCOUNTER:A2_LSELFVETO1|                   ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_LSELFVETO1                                                                                           ;              ;
;    |INTERNALCOUNTER:A2_L_L2T_PEDE|                   ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L_L2T_PEDE                                                                                           ;              ;
;    |INTERNALCOUNTER:A2_L_L3TT|                       ; 19 (19)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; 14 (14)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_L_L3TT                                                                                               ;              ;
;    |INTERNALCOUNTER:A2_TRANSF_START|                 ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:A2_TRANSF_START                                                                                         ;              ;
;    |INTERNALCOUNTER:ATLAS_L1A_WIDTH|                 ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:ATLAS_L1A_WIDTH                                                                                         ;              ;
;    |INTERNALCOUNTER:ATLAS_L1T_WIDTH|                 ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:ATLAS_L1T_WIDTH                                                                                         ;              ;
;    |INTERNALCOUNTER:BPTX1_WIDTH|                     ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:BPTX1_WIDTH                                                                                             ;              ;
;    |INTERNALCOUNTER:BPTX2_WIDTH|                     ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:BPTX2_WIDTH                                                                                             ;              ;
;    |INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|         ; 17 (17)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; 12 (12)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2                                                                                 ;              ;
;    |INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|         ; 17 (17)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; 12 (12)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2                                                                                 ;              ;
;    |INTERNALCOUNTER:DELAY_FOR_GEN_LASER|             ; 21 (21)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:DELAY_FOR_GEN_LASER                                                                                     ;              ;
;    |INTERNALCOUNTER:LASER_2_DELAY|                   ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_2_DELAY                                                                                           ;              ;
;    |INTERNALCOUNTER:LASER_2_WIDTH|                   ; 27 (27)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_2_WIDTH                                                                                           ;              ;
;    |INTERNALCOUNTER:LASER_GEN_DELAY|                 ; 29 (29)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_GEN_DELAY                                                                                         ;              ;
;    |INTERNALCOUNTER:LASER_GEN_WIDTH|                 ; 21 (21)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_GEN_WIDTH                                                                                         ;              ;
;    |INTERNALCOUNTER:LASER_PEDE_DELAY|                ; 29 (29)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_PEDE_DELAY                                                                                        ;              ;
;    |INTERNALCOUNTER:LASER_WIDTH|                     ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:LASER_WIDTH                                                                                             ;              ;
;    |INTERNALCOUNTER:L_ECR|                           ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:L_ECR                                                                                                   ;              ;
;    |INTERNALCOUNTER:WIDTH_GEN_LASER|                 ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|INTERNALCOUNTER:WIDTH_GEN_LASER                                                                                         ;              ;
;    |LATCH_M:A1_LMAINLATCH|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LATCH_M:A1_LMAINLATCH                                                                                                   ;              ;
;    |LATCH_M:A2_LMAINLATCH|                           ; 4 (4)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LATCH_M:A2_LMAINLATCH                                                                                                   ;              ;
;    |LB_INT:VME_LB_INT|                               ; 2596 (2596) ; 983          ; 0           ; 0    ; 0    ; 0            ; 1613 (1613)  ; 310 (310)         ; 673 (673)        ; 0 (0)           ; 2232 (2232) ; |LHCF_LOGIC_MAIN|LB_INT:VME_LB_INT                                                                                                       ;              ;
;    |LINEDELAY:LDELAYBPTX1|                           ; 100 (100)   ; 87           ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 42 (42)           ; 45 (45)          ; 0 (0)           ; 45 (45)     ; |LHCF_LOGIC_MAIN|LINEDELAY:LDELAYBPTX1                                                                                                   ;              ;
;    |LINEDELAY:LDELAYBPTX2|                           ; 101 (101)   ; 87           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 43 (43)           ; 44 (44)          ; 0 (0)           ; 44 (44)     ; |LHCF_LOGIC_MAIN|LINEDELAY:LDELAYBPTX2                                                                                                   ;              ;
;    |LINEDELAY:LDELAY_A1_L1T|                         ; 96 (96)     ; 87           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 42 (42)           ; 45 (45)          ; 0 (0)           ; 50 (50)     ; |LHCF_LOGIC_MAIN|LINEDELAY:LDELAY_A1_L1T                                                                                                 ;              ;
;    |LINEDELAY:LDELAY_A2_L1T|                         ; 104 (104)   ; 87           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 43 (43)           ; 44 (44)          ; 0 (0)           ; 44 (44)     ; |LHCF_LOGIC_MAIN|LINEDELAY:LDELAY_A2_L1T                                                                                                 ;              ;
;    |LINEDELAY_FIX:LOGIC_RC_BPTX1|                    ; 8 (0)       ; 5            ; 36          ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; 6 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1                                                                                            ;              ;
;       |altshift_taps:DELAY_LINE_rtl_0|               ; 8 (0)       ; 5            ; 36          ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; 6 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0                                                             ;              ;
;          |shift_taps_2ql:auto_generated|             ; 8 (0)       ; 5            ; 36          ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; 6 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated                               ;              ;
;             |altsyncram_6281:altsyncram2|            ; 0 (0)       ; 0            ; 36          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated|altsyncram_6281:altsyncram2   ;              ;
;             |cntr_ref:cntr1|                         ; 8 (6)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 5 (5)            ; 6 (6)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated|cntr_ref:cntr1                ;              ;
;                |cmpr_n4c:cmpr4|                      ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated|cntr_ref:cntr1|cmpr_n4c:cmpr4 ;              ;
;    |LOGIC_BPTX01:A1_LL1T|                            ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|LOGIC_BPTX01:A1_LL1T                                                                                                    ;              ;
;    |LOGIC_BPTX01:A2_LL1T|                            ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|LOGIC_BPTX01:A2_LL1T                                                                                                    ;              ;
;    |LOGIC_BPTX01:LL1T|                               ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|LOGIC_BPTX01:LL1T                                                                                                       ;              ;
;    |MUX:MUX_A1_BEAM_FLAG|                            ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A1_BEAM_FLAG                                                                                                    ;              ;
;    |MUX:MUX_A1_L1T|                                  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A1_L1T                                                                                                          ;              ;
;    |MUX:MUX_A1_L3T1|                                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A1_L3T1                                                                                                         ;              ;
;    |MUX:MUX_A1_PEDE_FLAG|                            ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A1_PEDE_FLAG                                                                                                    ;              ;
;    |MUX:MUX_A2_BEAM_FLAG|                            ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A2_BEAM_FLAG                                                                                                    ;              ;
;    |MUX:MUX_A2_L1T|                                  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A2_L1T                                                                                                          ;              ;
;    |MUX:MUX_A2_L3T1|                                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|MUX:MUX_A2_L3T1                                                                                                         ;              ;
;    |MUX:MUX_COMMON_BEAM_FLAG|                        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|MUX:MUX_COMMON_BEAM_FLAG                                                                                                ;              ;
;    |MUX:MUX_COMMON_PEDE_FLAG|                        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|MUX:MUX_COMMON_PEDE_FLAG                                                                                                ;              ;
;    |MUX:MUX_ECR_EXTERNAL|                            ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|MUX:MUX_ECR_EXTERNAL                                                                                                    ;              ;
;    |PLL:CLK_40to80|                                  ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|PLL:CLK_40to80                                                                                                          ;              ;
;       |altpll:altpll_component|                      ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|PLL:CLK_40to80|altpll:altpll_component                                                                                  ;              ;
;    |PRESETCOUNTER:PERSET_A1_L2T_L1T|                 ; 32 (32)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 26 (26)          ; 24 (24)         ; 12 (12)     ; |LHCF_LOGIC_MAIN|PRESETCOUNTER:PERSET_A1_L2T_L1T                                                                                         ;              ;
;    |PRESETCOUNTER:PERSET_A2_L2T_L1T|                 ; 32 (32)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 26 (26)          ; 24 (24)         ; 12 (12)     ; |LHCF_LOGIC_MAIN|PRESETCOUNTER:PERSET_A2_L2T_L1T                                                                                         ;              ;
;    |PRESETCOUNTER:PERSET_LASER|                      ; 17 (17)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; 12 (12)         ; 7 (7)       ; |LHCF_LOGIC_MAIN|PRESETCOUNTER:PERSET_LASER                                                                                              ;              ;
;    |RAM_COUNTER:RAM_COUNTER_1|                       ; 142 (111)   ; 104          ; 2048        ; 2    ; 0    ; 0            ; 38 (32)      ; 36 (36)           ; 68 (43)          ; 44 (38)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1                                                                                               ;              ;
;       |INTERNALCOUNTER:WIDTH_C_INC|                  ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_C_INC                                                                   ;              ;
;       |INTERNALCOUNTER:WIDTH_C_RESET|                ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_C_RESET                                                                 ;              ;
;       |INTERNALCOUNTER:WIDTH_C_SIGNAL|               ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_C_SIGNAL                                                                ;              ;
;       |INTERNALCOUNTER:WIDTH_R_INC|                  ; 11 (11)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_R_INC                                                                   ;              ;
;       |LATCH_M:FIRST_LATCH|                          ; 4 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|LATCH_M:FIRST_LATCH                                                                           ;              ;
;       |LATCH_M:SECOND_LATCH|                         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|LATCH_M:SECOND_LATCH                                                                          ;              ;
;       |RAM_DPORT_A6D32:RAM_CONT|                     ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|RAM_DPORT_A6D32:RAM_CONT                                                                      ;              ;
;          |altsyncram:altsyncram_component|           ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component                                      ;              ;
;             |altsyncram_4o32:auto_generated|         ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated       ;              ;
;       |SCOUNTER:COUNTER_RADDRESS|                    ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_1|SCOUNTER:COUNTER_RADDRESS                                                                     ;              ;
;    |RAM_COUNTER:RAM_COUNTER_2|                       ; 135 (111)   ; 97           ; 2048        ; 2    ; 0    ; 0            ; 38 (32)      ; 36 (36)           ; 61 (43)          ; 44 (38)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2                                                                                               ;              ;
;       |INTERNALCOUNTER:WIDTH_C_INC|                  ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_C_INC                                                                   ;              ;
;       |INTERNALCOUNTER:WIDTH_C_SIGNAL|               ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_C_SIGNAL                                                                ;              ;
;       |INTERNALCOUNTER:WIDTH_R_INC|                  ; 12 (12)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_R_INC                                                                   ;              ;
;       |RAM_DPORT_A6D32:RAM_CONT|                     ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|RAM_DPORT_A6D32:RAM_CONT                                                                      ;              ;
;          |altsyncram:altsyncram_component|           ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component                                      ;              ;
;             |altsyncram_4o32:auto_generated|         ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated       ;              ;
;       |SCOUNTER:COUNTER_RADDRESS|                    ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_2|SCOUNTER:COUNTER_RADDRESS                                                                     ;              ;
;    |RAM_COUNTER:RAM_COUNTER_3|                       ; 117 (96)    ; 79           ; 2048        ; 2    ; 0    ; 0            ; 38 (32)      ; 32 (32)           ; 47 (32)          ; 38 (32)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3                                                                                               ;              ;
;       |INTERNALCOUNTER:WIDTH_C_SIGNAL|               ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|INTERNALCOUNTER:WIDTH_C_SIGNAL                                                                ;              ;
;       |INTERNALCOUNTER:WIDTH_R_INC|                  ; 11 (11)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|INTERNALCOUNTER:WIDTH_R_INC                                                                   ;              ;
;       |RAM_DPORT_A6D32:RAM_CONT|                     ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|RAM_DPORT_A6D32:RAM_CONT                                                                      ;              ;
;          |altsyncram:altsyncram_component|           ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component                                      ;              ;
;             |altsyncram_4o32:auto_generated|         ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated       ;              ;
;       |SCOUNTER:COUNTER_RADDRESS|                    ; 7 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_3|SCOUNTER:COUNTER_RADDRESS                                                                     ;              ;
;    |RAM_COUNTER:RAM_COUNTER_4|                       ; 117 (96)    ; 80           ; 2048        ; 2    ; 0    ; 0            ; 37 (32)      ; 32 (32)           ; 48 (32)          ; 38 (32)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4                                                                                               ;              ;
;       |INTERNALCOUNTER:WIDTH_C_SIGNAL|               ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|INTERNALCOUNTER:WIDTH_C_SIGNAL                                                                ;              ;
;       |INTERNALCOUNTER:WIDTH_R_INC|                  ; 11 (11)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|INTERNALCOUNTER:WIDTH_R_INC                                                                   ;              ;
;       |RAM_DPORT_A6D32:RAM_CONT|                     ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|RAM_DPORT_A6D32:RAM_CONT                                                                      ;              ;
;          |altsyncram:altsyncram_component|           ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component                                      ;              ;
;             |altsyncram_4o32:auto_generated|         ; 0 (0)       ; 0            ; 2048        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated       ;              ;
;       |SCOUNTER:COUNTER_RADDRESS|                    ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 6 (6)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|RAM_COUNTER:RAM_COUNTER_4|SCOUNTER:COUNTER_RADDRESS                                                                     ;              ;
;    |SCOUNTER3:L_EC_A1_BPTX_L3T|                      ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 32 (32)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_BPTX_L3T                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A1_FCL_OR|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_FCL_OR                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A1_FC_BPTXX|                      ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_FC_BPTXX                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A1_FC_SHOWER|                     ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_FC_SHOWER                                                                                             ;              ;
;    |SCOUNTER3:L_EC_A1_L1T_ENABLE|                    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 64 (64)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_L1T_ENABLE                                                                                            ;              ;
;    |SCOUNTER3:L_EC_A1_L1T|                           ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 64 (64)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_L1T                                                                                                   ;              ;
;    |SCOUNTER3:L_EC_A1_L3T|                           ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_L3T                                                                                                   ;              ;
;    |SCOUNTER3:L_EC_A1_LLOGIC|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 41 (41)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_LLOGIC                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A1_LTRG|                          ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 41 (41)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_LTRG                                                                                                  ;              ;
;    |SCOUNTER3:L_EC_A1_PEDE_L3T|                      ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_PEDE_L3T                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A1_SFC_0|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SFC_0                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A1_SFC_1|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 48 (48)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SFC_1                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A1_SFC_2|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SFC_2                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A1_SFC_3|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SFC_3                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A1_SHOWER_BPTXX|                  ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 48 (48)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SHOWER_BPTXX                                                                                          ;              ;
;    |SCOUNTER3:L_EC_A1_SHOWER_L3T|                    ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 32 (32)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SHOWER_L3T                                                                                            ;              ;
;    |SCOUNTER3:L_EC_A1_SHOWER_TRG1|                   ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SHOWER_TRG1                                                                                           ;              ;
;    |SCOUNTER3:L_EC_A1_SLOGIC|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SLOGIC                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A1_SPECIAL_BPTXX|                 ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 41 (41)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SPECIAL_BPTXX                                                                                         ;              ;
;    |SCOUNTER3:L_EC_A1_SPECIAL_L3T|                   ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 28 (28)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SPECIAL_L3T                                                                                           ;              ;
;    |SCOUNTER3:L_EC_A1_SPECIAL_TRG1|                  ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_SPECIAL_TRG1                                                                                          ;              ;
;    |SCOUNTER3:L_EC_A1_STRG|                          ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A1_STRG                                                                                                  ;              ;
;    |SCOUNTER3:L_EC_A2_BPTX_L3T|                      ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 32 (32)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_BPTX_L3T                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A2_FCL_OR|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_FCL_OR                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A2_FC_BPTXX|                      ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_FC_BPTXX                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A2_FC_SHOWER|                     ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_FC_SHOWER                                                                                             ;              ;
;    |SCOUNTER3:L_EC_A2_L1T_ENABLE|                    ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; 32 (32)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_L1T_ENABLE                                                                                            ;              ;
;    |SCOUNTER3:L_EC_A2_L1T|                           ; 66 (66)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 54 (54)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_L1T                                                                                                   ;              ;
;    |SCOUNTER3:L_EC_A2_L3T|                           ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_L3T                                                                                                   ;              ;
;    |SCOUNTER3:L_EC_A2_LLOGIC|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_LLOGIC                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A2_LTRG|                          ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_LTRG                                                                                                  ;              ;
;    |SCOUNTER3:L_EC_A2_PEDE_L3T|                      ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_PEDE_L3T                                                                                              ;              ;
;    |SCOUNTER3:L_EC_A2_SFC_0|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SFC_0                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A2_SFC_1|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SFC_1                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A2_SFC_2|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SFC_2                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A2_SFC_3|                         ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SFC_3                                                                                                 ;              ;
;    |SCOUNTER3:L_EC_A2_SHOWER_BPTXX|                  ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SHOWER_BPTXX                                                                                          ;              ;
;    |SCOUNTER3:L_EC_A2_SHOWER_L3T|                    ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SHOWER_L3T                                                                                            ;              ;
;    |SCOUNTER3:L_EC_A2_SHOWER_TRG1|                   ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SHOWER_TRG1                                                                                           ;              ;
;    |SCOUNTER3:L_EC_A2_SLOGIC|                        ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 46 (46)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SLOGIC                                                                                                ;              ;
;    |SCOUNTER3:L_EC_A2_SPECIAL_BPTXX|                 ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SPECIAL_BPTXX                                                                                         ;              ;
;    |SCOUNTER3:L_EC_A2_SPECIAL_L3T|                   ; 34 (34)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 30 (30)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SPECIAL_L3T                                                                                           ;              ;
;    |SCOUNTER3:L_EC_A2_SPECIAL_TRG1|                  ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 46 (46)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_SPECIAL_TRG1                                                                                          ;              ;
;    |SCOUNTER3:L_EC_A2_STRG|                          ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER3:L_EC_A2_STRG                                                                                                  ;              ;
;    |SCOUNTER_2LATCH:L_AC_ATLAS_L1A|                  ; 99 (99)     ; 98           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 98 (98)          ; 32 (32)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_AC_ATLAS_L1A                                                                                          ;              ;
;    |SCOUNTER_2LATCH:L_EC_ATLAS_L1_LHCF|              ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 16 (16)         ; 1 (1)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_ATLAS_L1_LHCF                                                                                      ;              ;
;    |SCOUNTER_2LATCH:L_EC_FC_TRG_AND|                 ; 75 (75)     ; 74           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 74 (74)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_FC_TRG_AND                                                                                         ;              ;
;    |SCOUNTER_2LATCH:L_EC_LDBPTX1|                    ; 98 (98)     ; 97           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 77 (77)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_LDBPTX1                                                                                            ;              ;
;    |SCOUNTER_2LATCH:L_EC_LDBPTX2|                    ; 98 (98)     ; 97           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 97 (97)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_LDBPTX2                                                                                            ;              ;
;    |SCOUNTER_2LATCH:L_EC_LDBPTX_AND|                 ; 98 (98)     ; 97           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 93 (93)          ; 32 (32)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_LDBPTX_AND                                                                                         ;              ;
;    |SCOUNTER_2LATCH:L_EC_ORBIT|                      ; 74 (74)     ; 73           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 73 (73)          ; 24 (24)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_ORBIT                                                                                              ;              ;
;    |SCOUNTER_2LATCH:L_EC_OR_L3T|                     ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_OR_L3T                                                                                             ;              ;
;    |SCOUNTER_2LATCH:L_EC_SHOWER_BPTXX_AND|           ; 50 (50)     ; 49           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 16 (16)         ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_EC_SHOWER_BPTXX_AND                                                                                   ;              ;
;    |SCOUNTER_2LATCH:L_OC_LDBPTX1|                    ; 26 (26)     ; 25           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 25 (25)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_OC_LDBPTX1                                                                                            ;              ;
;    |SCOUNTER_2LATCH:L_OC_LDBPTX2|                    ; 27 (27)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SCOUNTER_2LATCH:L_OC_LDBPTX2                                                                                            ;              ;
;    |SHIFT_REG_A:A1_SHIFT_A|                          ; 250 (250)   ; 43           ; 0           ; 0    ; 0    ; 0            ; 207 (207)    ; 1 (1)             ; 42 (42)          ; 6 (6)           ; 509 (509)   ; |LHCF_LOGIC_MAIN|SHIFT_REG_A:A1_SHIFT_A                                                                                                  ;              ;
;    |SHIFT_REG_A:A2_SHIFT_A|                          ; 250 (250)   ; 43           ; 0           ; 0    ; 0    ; 0            ; 207 (207)    ; 1 (1)             ; 42 (42)          ; 6 (6)           ; 509 (509)   ; |LHCF_LOGIC_MAIN|SHIFT_REG_A:A2_SHIFT_A                                                                                                  ;              ;
;    |SHIFT_REG_B:A1_SHIFT_B|                          ; 50 (50)     ; 47           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 47 (47)          ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SHIFT_REG_B:A1_SHIFT_B                                                                                                  ;              ;
;    |SHIFT_REG_B:A2_SHIFT_B|                          ; 50 (50)     ; 47           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 47 (47)          ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SHIFT_REG_B:A2_SHIFT_B                                                                                                  ;              ;
;    |SHOWER_MODULE02:A1_SHOWER_TRG|                   ; 46 (1)      ; 15           ; 0           ; 0    ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 15 (0)           ; 10 (0)          ; 11 (1)      ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG                                                                                           ;              ;
;       |INTERNALCOUNTER:L2T_SHOWER_WIDTH|             ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH                                                          ;              ;
;       |PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET|       ; 11 (11)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG|PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET                                                    ;              ;
;       |triggerlogic06:TRIGGERLOGIC_SHOWER|           ; 24 (9)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (9)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (3)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER                                                        ;              ;
;          |MUX:MUX_LLOGIC|                            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_LLOGIC                                         ;              ;
;          |MUX:MUX_SLOGIC|                            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A1_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_SLOGIC                                         ;              ;
;    |SHOWER_MODULE02:A2_SHOWER_TRG|                   ; 43 (1)      ; 15           ; 0           ; 0    ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 15 (0)           ; 10 (0)          ; 14 (1)      ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG                                                                                           ;              ;
;       |INTERNALCOUNTER:L2T_SHOWER_WIDTH|             ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH                                                          ;              ;
;       |PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET|       ; 11 (11)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; 3 (3)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG|PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET                                                    ;              ;
;       |triggerlogic06:TRIGGERLOGIC_SHOWER|           ; 21 (9)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 21 (9)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 9 (5)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER                                                        ;              ;
;          |MUX:MUX_LLOGIC|                            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_LLOGIC                                         ;              ;
;          |MUX:MUX_SLOGIC|                            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)       ; |LHCF_LOGIC_MAIN|SHOWER_MODULE02:A2_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_SLOGIC                                         ;              ;
;    |SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|             ; 29 (1)      ; 15           ; 0           ; 0    ; 0    ; 0            ; 14 (1)       ; 0 (0)             ; 15 (0)           ; 10 (0)          ; 6 (1)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG                                                                                     ;              ;
;       |INTERNALCOUNTER:L2T_SPECIAL_WIDTH|            ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH                                                   ;              ;
;       |PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET|      ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; 4 (4)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET                                             ;              ;
;       |triggerlogic08:TRIGGERLOGIC_SPECIAL|          ; 8 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL                                                 ;              ;
;          |MUX:MUX_LLOGIC|                            ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL|MUX:MUX_LLOGIC                                  ;              ;
;          |MUX:MUX_SLOGIC|                            ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL|MUX:MUX_SLOGIC                                  ;              ;
;    |SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|             ; 31 (1)      ; 15           ; 0           ; 0    ; 0    ; 0            ; 16 (1)       ; 0 (0)             ; 15 (0)           ; 10 (0)          ; 6 (1)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG                                                                                     ;              ;
;       |INTERNALCOUNTER:L2T_SPECIAL_WIDTH|            ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH                                                   ;              ;
;       |PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET|      ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 6 (6)           ; 4 (4)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET                                             ;              ;
;       |triggerlogic08:TRIGGERLOGIC_SPECIAL|          ; 10 (2)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL                                                 ;              ;
;          |MUX:MUX_LLOGIC|                            ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL|MUX:MUX_LLOGIC                                  ;              ;
;          |MUX:MUX_SLOGIC|                            ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|triggerlogic08:TRIGGERLOGIC_SPECIAL|MUX:MUX_SLOGIC                                  ;              ;
;    |SYC_WIDTH:A1_DSC_WIDTH|                          ; 516 (0)     ; 384          ; 0           ; 0    ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 384 (0)          ; 256 (0)         ; 28 (0)      ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH                                                                                                  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC                                                       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC                                                             ;              ;
;    |SYC_WIDTH:A2_DSC_WIDTH|                          ; 519 (0)     ; 384          ; 0           ; 0    ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 384 (0)          ; 256 (0)         ; 25 (0)      ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH                                                                                                  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC                                                      ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|  ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC                                                      ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC                                                       ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|   ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC                                                       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC                                                            ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC                                                            ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC                                                             ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC                                                             ;              ;
;    |SYNCHRONIZE:A1_SYC_DAQ_ENABLE|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:A1_SYC_DAQ_ENABLE                                                                                           ;              ;
;    |SYNCHRONIZE:A2_SYC_DAQ_ENABLE|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:A2_SYC_DAQ_ENABLE                                                                                           ;              ;
;    |SYNCHRONIZE:SYC_A1_DAQ_MODE0|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A1_DAQ_MODE0                                                                                            ;              ;
;    |SYNCHRONIZE:SYC_A1_DAQ_MODE1|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A1_DAQ_MODE1                                                                                            ;              ;
;    |SYNCHRONIZE:SYC_A1_RUN_STATUS|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A1_RUN_STATUS                                                                                           ;              ;
;    |SYNCHRONIZE:SYC_A2_DAQ_MODE0|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A2_DAQ_MODE0                                                                                            ;              ;
;    |SYNCHRONIZE:SYC_A2_DAQ_MODE1|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A2_DAQ_MODE1                                                                                            ;              ;
;    |SYNCHRONIZE:SYC_A2_RUN_STATUS|                   ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_A2_RUN_STATUS                                                                                           ;              ;
;    |SYNCHRONIZE:SYC_ATLAS_ECR|                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_ATLAS_ECR                                                                                               ;              ;
;    |SYNCHRONIZE:SYC_ATLAS_L1A|                       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_ATLAS_L1A                                                                                               ;              ;
;    |SYNCHRONIZE:SYC_BPTX1|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_BPTX1                                                                                                   ;              ;
;    |SYNCHRONIZE:SYC_BPTX2|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_BPTX2                                                                                                   ;              ;
;    |SYNCHRONIZE:SYC_COMMON_FLAG_INTER|               ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_COMMON_FLAG_INTER                                                                                       ;              ;
;    |SYNCHRONIZE:SYC_LASER|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_LASER                                                                                                   ;              ;
;    |SYNCHRONIZE:SYC_ORBIT|                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)       ; |LHCF_LOGIC_MAIN|SYNCHRONIZE:SYC_ORBIT                                                                                                   ;              ;
;    |TESTOUT:LTESTOUT1|                               ; 751 (751)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 751 (751)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 11 (11)     ; |LHCF_LOGIC_MAIN|TESTOUT:LTESTOUT1                                                                                                       ;              ;
;    |TESTOUT:LTESTOUT2|                               ; 785 (785)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 785 (785)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 10 (10)     ; |LHCF_LOGIC_MAIN|TESTOUT:LTESTOUT2                                                                                                       ;              ;
;    |TESTOUT:LTESTOUT3|                               ; 756 (756)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 756 (756)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 10 (10)     ; |LHCF_LOGIC_MAIN|TESTOUT:LTESTOUT3                                                                                                       ;              ;
;    |TESTOUT:LTESTOUT4|                               ; 698 (698)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 698 (698)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 12 (12)     ; |LHCF_LOGIC_MAIN|TESTOUT:LTESTOUT4                                                                                                       ;              ;
+------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; E[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[9]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[10]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[11]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[20]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[21]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[22]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[23]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[24]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[25]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[26]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[27]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[0]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[4]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[5]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[6]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[7]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[12]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[28]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[29]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[9]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[10]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[11]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[12]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[14]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[18]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[19]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[20]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[21]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[22]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[23]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[24]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[25]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[26]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[27]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[28]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[29]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[30]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LAD[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[6]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[7]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[8]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[9]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[10]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[11]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[12]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[13]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[14]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[15]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; C[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; D[13]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[15]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[16]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[17]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[18]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[19]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[20]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[21]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[22]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[23]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[29]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[30]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[31]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; GIN[1]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; GOUT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; nOED      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEE      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEF      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEG      ; Output   ; --            ; --            ; --                    ; --  ;
; SELD      ; Output   ; --            ; --            ; --                    ; --  ;
; SELE      ; Output   ; --            ; --            ; --                    ; --  ;
; SELF      ; Output   ; --            ; --            ; --                    ; --  ;
; SELG      ; Output   ; --            ; --            ; --                    ; --  ;
; PULSE[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[1]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[3]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nSTART[2] ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[3] ; Output   ; --            ; --            ; --                    ; --  ;
; START[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; START[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY0   ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY1   ; Output   ; --            ; --            ; --                    ; --  ;
; DIRDDLY   ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY0  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY1  ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDG     ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDR     ; Output   ; --            ; --            ; --                    ; --  ;
; nREADY    ; Output   ; --            ; --            ; --                    ; --  ;
; nINT      ; Output   ; --            ; --            ; --                    ; --  ;
; IDE[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; LCLK      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLBRES    ; Input    ; OFF           ; ON            ; --                    ; --  ;
; D[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; nADS      ; Input    ; ON            ; ON            ; --                    ; --  ;
; WnR       ; Input    ; ON            ; ON            ; --                    ; --  ;
; nBLAST    ; Input    ; ON            ; ON            ; --                    ; --  ;
; GIN[0]    ; Input    ; --            ; --            ; --                    ; --  ;
; D[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; E[4]                                                                       ;                   ;         ;
; E[5]                                                                       ;                   ;         ;
; E[6]                                                                       ;                   ;         ;
; E[7]                                                                       ;                   ;         ;
; E[8]                                                                       ;                   ;         ;
; E[9]                                                                       ;                   ;         ;
; E[10]                                                                      ;                   ;         ;
; E[11]                                                                      ;                   ;         ;
; E[15]                                                                      ;                   ;         ;
; E[20]                                                                      ;                   ;         ;
; E[21]                                                                      ;                   ;         ;
; E[22]                                                                      ;                   ;         ;
; E[23]                                                                      ;                   ;         ;
; E[24]                                                                      ;                   ;         ;
; E[25]                                                                      ;                   ;         ;
; E[26]                                                                      ;                   ;         ;
; E[27]                                                                      ;                   ;         ;
; E[31]                                                                      ;                   ;         ;
; DDLY[0]                                                                    ;                   ;         ;
; DDLY[1]                                                                    ;                   ;         ;
; DDLY[2]                                                                    ;                   ;         ;
; DDLY[3]                                                                    ;                   ;         ;
; DDLY[4]                                                                    ;                   ;         ;
; DDLY[5]                                                                    ;                   ;         ;
; DDLY[6]                                                                    ;                   ;         ;
; DDLY[7]                                                                    ;                   ;         ;
; E[0]                                                                       ;                   ;         ;
; E[1]                                                                       ;                   ;         ;
; E[2]                                                                       ;                   ;         ;
;      - E_Expan[2]~1                                                        ; 1                 ; ON      ;
; E[3]                                                                       ;                   ;         ;
;      - E_Expan[3]~0                                                        ; 0                 ; ON      ;
; E[12]                                                                      ;                   ;         ;
; E[13]                                                                      ;                   ;         ;
; E[14]                                                                      ;                   ;         ;
;      - E_Expan[14]~4                                                       ; 0                 ; ON      ;
; E[16]                                                                      ;                   ;         ;
; E[17]                                                                      ;                   ;         ;
; E[18]                                                                      ;                   ;         ;
;      - E_Expan[18]~2                                                       ; 0                 ; ON      ;
; E[19]                                                                      ;                   ;         ;
;      - E_Expan[19]~3                                                       ; 0                 ; ON      ;
; E[28]                                                                      ;                   ;         ;
; E[29]                                                                      ;                   ;         ;
; E[30]                                                                      ;                   ;         ;
;      - E_Expan[30]~5                                                       ; 1                 ; ON      ;
; F[0]                                                                       ;                   ;         ;
; F[1]                                                                       ;                   ;         ;
; F[2]                                                                       ;                   ;         ;
; F[3]                                                                       ;                   ;         ;
; F[4]                                                                       ;                   ;         ;
; F[5]                                                                       ;                   ;         ;
; F[6]                                                                       ;                   ;         ;
; F[7]                                                                       ;                   ;         ;
; F[8]                                                                       ;                   ;         ;
; F[9]                                                                       ;                   ;         ;
; F[10]                                                                      ;                   ;         ;
; F[11]                                                                      ;                   ;         ;
; F[12]                                                                      ;                   ;         ;
; F[13]                                                                      ;                   ;         ;
; F[14]                                                                      ;                   ;         ;
; F[15]                                                                      ;                   ;         ;
; F[16]                                                                      ;                   ;         ;
; F[17]                                                                      ;                   ;         ;
; F[18]                                                                      ;                   ;         ;
; F[19]                                                                      ;                   ;         ;
; F[20]                                                                      ;                   ;         ;
; F[21]                                                                      ;                   ;         ;
; F[22]                                                                      ;                   ;         ;
; F[23]                                                                      ;                   ;         ;
; F[24]                                                                      ;                   ;         ;
; F[25]                                                                      ;                   ;         ;
; F[26]                                                                      ;                   ;         ;
; F[27]                                                                      ;                   ;         ;
; F[28]                                                                      ;                   ;         ;
; F[29]                                                                      ;                   ;         ;
; F[30]                                                                      ;                   ;         ;
; F[31]                                                                      ;                   ;         ;
; LAD[0]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[0]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[16]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[16]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[16]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[16]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[16]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[16]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[0]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[16]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[16]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[16]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[16]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[16]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[16]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[16]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[16]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[16]                                ; 0                 ; ON      ;
; LAD[1]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[1]                                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[17]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[17]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[17]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[17]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[17]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[17]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[17]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[17]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[17]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[17]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[1]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[17]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[17]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[17]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[17]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[17]                                ; 1                 ; ON      ;
; LAD[2]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[2]                                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[18]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[18]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[18]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[18]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[18]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[18]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[18]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[18]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[18]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[2]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[18]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[18]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[18]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[18]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[18]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[18]                           ; 1                 ; ON      ;
; LAD[3]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[3]                                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[19]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[19]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[19]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[19]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[19]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[19]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[19]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[19]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[19]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[19]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[19]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[3]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[19]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[19]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[19]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[19]                              ; 1                 ; ON      ;
; LAD[4]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[4]                                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[20]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[20]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[20]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[20]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[20]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[20]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[20]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[20]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[20]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[20]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[4]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[20]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[20]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[20]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[20]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[20]                           ; 1                 ; ON      ;
; LAD[5]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[5]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[21]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[21]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[21]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[21]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[21]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[21]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[21]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[21]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[21]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[21]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[21]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[21]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[21]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[5]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[21]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[21]                              ; 0                 ; ON      ;
; LAD[6]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[6]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[22]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[22]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[22]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[22]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[22]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[22]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[22]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[22]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[22]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[22]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[22]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[6]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[22]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[22]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[22]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[22]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[22]                               ; 0                 ; ON      ;
; LAD[7]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[23]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[23]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[7]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[23]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[23]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[23]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[23]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[23]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[23]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[23]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[23]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[23]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[23]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[23]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[23]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[7]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[23]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[23]                               ; 0                 ; ON      ;
; LAD[8]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|ADDR[8]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[8]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[24]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[24]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[24]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[24]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[24]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[24]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[24]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[24]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[24]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[24]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[24]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[24]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[24]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[24]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[24]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[24]                               ; 0                 ; ON      ;
; LAD[9]                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|ADDR[9]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[9]                                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[25]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[25]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[25]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[25]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[25]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[25]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[25]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[25]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[25]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[25]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[25]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[25]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[25]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[25]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[25]                              ; 0                 ; ON      ;
; LAD[10]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[10]                                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[26]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[26]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[26]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[26]                             ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[26]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[26]                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[26]                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[26]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[26]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[26]                                ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[26]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[26]                           ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[26]                            ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[26]                               ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[10]                                          ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[26]                              ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[26]                               ; 0                 ; ON      ;
; LAD[11]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[11]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[27]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[27]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[27]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[27]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[27]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[27]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[27]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[27]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[27]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[27]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[27]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[27]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[27]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[27]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[11]                                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[27]                              ; 1                 ; ON      ;
; LAD[12]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[12]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[28]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[28]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[28]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[28]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[28]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[28]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[28]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[28]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[28]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[28]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[28]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[28]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[28]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[12]                                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[28]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[28]                            ; 1                 ; ON      ;
; LAD[13]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[13]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[29]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[29]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[29]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[29]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[29]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[29]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[29]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[29]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[29]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[29]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[29]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[29]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[29]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[13]                                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[29]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[29]                            ; 1                 ; ON      ;
; LAD[14]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|ADDR[14]                                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[14]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[30]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[30]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[30]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[30]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[30]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[30]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[30]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[30]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[30]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[30]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[30]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[30]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[30]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[30]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[30]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[30]                               ; 1                 ; ON      ;
; LAD[15]                                                                    ;                   ;         ;
;      - LB_INT:VME_LB_INT|DTL[15]                                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[31]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[31]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[31]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[15]                                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[31]                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[31]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[31]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[31]                          ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[31]                                   ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[31]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[31]                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[31]                                ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[31]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[31]                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[31]                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[31]                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[31]                               ; 1                 ; ON      ;
; D[13]                                                                      ;                   ;         ;
; D[15]                                                                      ;                   ;         ;
; D[16]                                                                      ;                   ;         ;
; D[17]                                                                      ;                   ;         ;
; D[18]                                                                      ;                   ;         ;
; D[19]                                                                      ;                   ;         ;
; D[20]                                                                      ;                   ;         ;
; D[21]                                                                      ;                   ;         ;
; D[22]                                                                      ;                   ;         ;
; D[23]                                                                      ;                   ;         ;
; D[29]                                                                      ;                   ;         ;
; D[30]                                                                      ;                   ;         ;
; D[31]                                                                      ;                   ;         ;
; GIN[1]                                                                     ;                   ;         ;
; PULSE[0]                                                                   ;                   ;         ;
; PULSE[1]                                                                   ;                   ;         ;
; PULSE[2]                                                                   ;                   ;         ;
; PULSE[3]                                                                   ;                   ;         ;
; IDE[0]                                                                     ;                   ;         ;
;      - E_Expan[3]~0                                                        ; 0                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 0                 ; ON      ;
;      - E_Expan[18]~2                                                       ; 0                 ; ON      ;
;      - E_Expan[19]~3                                                       ; 0                 ; ON      ;
;      - E_Expan[14]~4                                                       ; 0                 ; ON      ;
;      - E_Expan[30]~5                                                       ; 0                 ; ON      ;
; IDE[1]                                                                     ;                   ;         ;
;      - E_Expan[3]~0                                                        ; 1                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 1                 ; ON      ;
;      - E_Expan[18]~2                                                       ; 1                 ; ON      ;
;      - E_Expan[19]~3                                                       ; 1                 ; ON      ;
;      - E_Expan[14]~4                                                       ; 1                 ; ON      ;
;      - E_Expan[30]~5                                                       ; 1                 ; ON      ;
; IDE[2]                                                                     ;                   ;         ;
;      - E_Expan[3]~0                                                        ; 0                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 0                 ; ON      ;
;      - E_Expan[18]~2                                                       ; 0                 ; ON      ;
;      - E_Expan[19]~3                                                       ; 0                 ; ON      ;
;      - E_Expan[14]~4                                                       ; 0                 ; ON      ;
;      - E_Expan[30]~5                                                       ; 0                 ; ON      ;
; LCLK                                                                       ;                   ;         ;
; nLBRES                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|LADout[0]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[1]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[2]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[3]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[4]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[5]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[6]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[7]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[8]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[9]                                         ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[10]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[11]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[12]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[13]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[14]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADout[15]                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBWRITEH                                  ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[14]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[9]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[8]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_L3T_MASK[16]~0                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L3T_MASK[16]~0                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[0]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_L1T_MASK[0]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[1]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[4]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_COMMON_MASK[8]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[2]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[8]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[9]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[10]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A2_L1T_MASK[0]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBIDLE                                    ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBWRITEL                                  ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBREADH                                   ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[0]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[3]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[5]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[6]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_FC_MASK[3]~0                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[12]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[13]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[14]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[15]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|DTL[11]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A2_FC_MASK[8]~0                               ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[0]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBREADL                                   ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|LADoe                                             ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[19]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_SHOWER_P[5]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[23]~0                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|DTL[7]                                            ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A2_SHOWER_P[5]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[23]~0                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[19]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_P[31]~0                             ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[0]~0                         ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_LASER_PEDE_P[11]~0                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_SEL_ECR[0]~0                                  ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_MASK[24]~0                              ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[11]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[11]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[11]~0                           ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[0]~0                            ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|rreg[16]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[17]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[18]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[19]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[20]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[21]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[22]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[23]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[24]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[25]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[26]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[27]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[28]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[29]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[30]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[31]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[23]~0                         ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[23]~0                         ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|REG_ATLAS_P[15]~0                                 ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|SUB_nREADY                                        ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[0]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[1]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[2]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[3]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[4]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[5]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[6]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[7]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[8]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[9]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[10]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[11]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[12]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[13]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[14]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|rreg[15]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[15]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[12]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[1]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[0]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[11]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[13]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[10]                                          ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[7]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[6]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[2]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[3]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[4]                                           ; 0                 ; OFF     ;
;      - LB_INT:VME_LB_INT|ADDR[5]                                           ; 0                 ; OFF     ;
; D[8]                                                                       ;                   ;         ;
;      - PULSES[225]~27                                                      ; 0                 ; ON      ;
; IDD[0]                                                                     ;                   ;         ;
;      - PULSES[225]~27                                                      ; 0                 ; ON      ;
;      - PULSES[226]~29                                                      ; 0                 ; ON      ;
;      - PULSES[263]~31                                                      ; 0                 ; ON      ;
;      - PULSES[264]~32                                                      ; 0                 ; ON      ;
;      - PULSES[261]~33                                                      ; 0                 ; ON      ;
;      - PULSES[262]~34                                                      ; 0                 ; ON      ;
;      - PULSES[121]~37                                                      ; 0                 ; ON      ;
;      - PULSES[123]~38                                                      ; 0                 ; ON      ;
;      - PULSES[117]~39                                                      ; 0                 ; ON      ;
;      - PULSES[119]~40                                                      ; 0                 ; ON      ;
;      - PULSES[129]~41                                                      ; 0                 ; ON      ;
;      - PULSES[131]~42                                                      ; 0                 ; ON      ;
;      - PULSES[125]~43                                                      ; 0                 ; ON      ;
;      - PULSES[127]~44                                                      ; 0                 ; ON      ;
;      - PULSES[140]~53                                                      ; 0                 ; ON      ;
;      - PULSES[145]~54                                                      ; 0                 ; ON      ;
;      - PULSES[141]~57                                                      ; 0                 ; ON      ;
;      - SYNCHRONIZE:SYC_A2_RUN_STATUS|OUTPUT                                ; 0                 ; ON      ;
; IDD[1]                                                                     ;                   ;         ;
;      - PULSES[225]~27                                                      ; 1                 ; ON      ;
;      - PULSES[226]~29                                                      ; 1                 ; ON      ;
;      - PULSES[263]~31                                                      ; 1                 ; ON      ;
;      - PULSES[264]~32                                                      ; 1                 ; ON      ;
;      - PULSES[261]~33                                                      ; 1                 ; ON      ;
;      - PULSES[262]~34                                                      ; 1                 ; ON      ;
;      - PULSES[121]~37                                                      ; 1                 ; ON      ;
;      - PULSES[123]~38                                                      ; 1                 ; ON      ;
;      - PULSES[117]~39                                                      ; 1                 ; ON      ;
;      - PULSES[119]~40                                                      ; 1                 ; ON      ;
;      - PULSES[129]~41                                                      ; 1                 ; ON      ;
;      - PULSES[131]~42                                                      ; 1                 ; ON      ;
;      - PULSES[125]~43                                                      ; 1                 ; ON      ;
;      - PULSES[127]~44                                                      ; 1                 ; ON      ;
;      - PULSES[140]~53                                                      ; 1                 ; ON      ;
;      - PULSES[145]~54                                                      ; 1                 ; ON      ;
;      - PULSES[141]~57                                                      ; 1                 ; ON      ;
;      - SYNCHRONIZE:SYC_A2_RUN_STATUS|OUTPUT                                ; 1                 ; ON      ;
; IDD[2]                                                                     ;                   ;         ;
;      - PULSES[225]~27                                                      ; 1                 ; ON      ;
;      - PULSES[226]~29                                                      ; 1                 ; ON      ;
;      - PULSES[263]~31                                                      ; 1                 ; ON      ;
;      - PULSES[264]~32                                                      ; 1                 ; ON      ;
;      - PULSES[261]~33                                                      ; 1                 ; ON      ;
;      - PULSES[262]~34                                                      ; 1                 ; ON      ;
;      - PULSES[121]~37                                                      ; 1                 ; ON      ;
;      - PULSES[123]~38                                                      ; 1                 ; ON      ;
;      - PULSES[117]~39                                                      ; 1                 ; ON      ;
;      - PULSES[119]~40                                                      ; 1                 ; ON      ;
;      - PULSES[129]~41                                                      ; 1                 ; ON      ;
;      - PULSES[131]~42                                                      ; 1                 ; ON      ;
;      - PULSES[125]~43                                                      ; 1                 ; ON      ;
;      - PULSES[127]~44                                                      ; 1                 ; ON      ;
;      - PULSES[140]~53                                                      ; 1                 ; ON      ;
;      - PULSES[145]~54                                                      ; 1                 ; ON      ;
;      - PULSES[141]~57                                                      ; 1                 ; ON      ;
;      - SYNCHRONIZE:SYC_A2_RUN_STATUS|OUTPUT                                ; 1                 ; ON      ;
; D[24]                                                                      ;                   ;         ;
;      - PULSES[226]~29                                                      ; 1                 ; ON      ;
; D[26]                                                                      ;                   ;         ;
;      - PULSES[263]~31                                                      ; 1                 ; ON      ;
; D[27]                                                                      ;                   ;         ;
;      - PULSES[264]~32                                                      ; 0                 ; ON      ;
; D[10]                                                                      ;                   ;         ;
;      - PULSES[261]~33                                                      ; 0                 ; ON      ;
; D[11]                                                                      ;                   ;         ;
;      - PULSES[262]~34                                                      ; 1                 ; ON      ;
; nADS                                                                       ;                   ;         ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBIDLE                                    ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBWRITEL                                  ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|Selector33~0                                      ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE~14                                        ; 1                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBREADL                                   ; 1                 ; ON      ;
; WnR                                                                        ;                   ;         ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBWRITEL                                  ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|Selector33~0                                      ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBREADL                                   ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|ADDR[7]                                           ; 0                 ; ON      ;
;      - RAM_COUNTER:RAM_COUNTER_3|INTERNALCOUNTER:WIDTH_R_INC|TSTAT~0       ; 0                 ; ON      ;
;      - RAM_COUNTER:RAM_COUNTER_4|INTERNALCOUNTER:WIDTH_R_INC|TSTAT~0       ; 0                 ; ON      ;
;      - RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_R_INC|TSTAT~0       ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|RC_READ_RESET~1                                   ; 0                 ; ON      ;
; nBLAST                                                                     ;                   ;         ;
;      - LB_INT:VME_LB_INT|LBSTATE.LBWRITEH                                  ; 0                 ; ON      ;
;      - LB_INT:VME_LB_INT|Selector34~0                                      ; 0                 ; ON      ;
; GIN[0]                                                                     ;                   ;         ;
; D[2]                                                                       ;                   ;         ;
;      - PULSES[121]~37                                                      ; 0                 ; ON      ;
; D[3]                                                                       ;                   ;         ;
;      - PULSES[123]~38                                                      ; 0                 ; ON      ;
; D[0]                                                                       ;                   ;         ;
;      - PULSES[117]~39                                                      ; 0                 ; ON      ;
; D[1]                                                                       ;                   ;         ;
;      - PULSES[119]~40                                                      ; 1                 ; ON      ;
; D[6]                                                                       ;                   ;         ;
;      - PULSES[129]~41                                                      ; 1                 ; ON      ;
; D[7]                                                                       ;                   ;         ;
;      - PULSES[131]~42                                                      ; 0                 ; ON      ;
; D[4]                                                                       ;                   ;         ;
;      - PULSES[125]~43                                                      ; 0                 ; ON      ;
; D[5]                                                                       ;                   ;         ;
;      - PULSES[127]~44                                                      ; 0                 ; ON      ;
; IDF[0]                                                                     ;                   ;         ;
;      - Equal2~0                                                            ; 0                 ; ON      ;
;      - F~70                                                                ; 0                 ; ON      ;
;      - F~73                                                                ; 0                 ; ON      ;
;      - F~74                                                                ; 0                 ; ON      ;
; IDF[1]                                                                     ;                   ;         ;
;      - Equal2~0                                                            ; 0                 ; ON      ;
;      - F~70                                                                ; 0                 ; ON      ;
;      - F~73                                                                ; 0                 ; ON      ;
;      - F~74                                                                ; 0                 ; ON      ;
; IDF[2]                                                                     ;                   ;         ;
;      - Equal2~0                                                            ; 0                 ; ON      ;
;      - F~70                                                                ; 0                 ; ON      ;
;      - F~73                                                                ; 0                 ; ON      ;
;      - F~74                                                                ; 0                 ; ON      ;
; A[16]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~221                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~193                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~93                                         ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~259                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[12]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~221                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~193                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~93                                         ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~260                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[10]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~223                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~195                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~96                                         ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~269                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[8]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~223                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~195                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~96                                         ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~271                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[5]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~226                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~198                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~99                                         ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~256                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[0]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~226                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~198                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~99                                         ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~269                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[3]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~229                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~201                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~103                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~257                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[4]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~232                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~204                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~123                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~251                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[1]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~232                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~204                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~123                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~251                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[31]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~234                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~206                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~126                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~268                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; A[29]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~234                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~206                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~126                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~271                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[0]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~238                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~210                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~130                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~252                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[27]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~238                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~210                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~130                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~266                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; B[3]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~237                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~209                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~129                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~252                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[30]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~237                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~209                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~129                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~266                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; A[9]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~239                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~211                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~131                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~265                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[6]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~239                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~211                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~131                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~265                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[15]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~240                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~212                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~132                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~259                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[11]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~240                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~212                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~132                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~260                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; A[25]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~248                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~220                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~107                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~254                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[22]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~248                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~220                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~107                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~253                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[26]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~247                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~219                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~106                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~254                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; A[24]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~247                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~219                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~106                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~253                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[18]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~249                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~221                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~108                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~272                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[17]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~249                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~221                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~108                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~263                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[21]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~250                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~222                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~109                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~268                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[20]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~250                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~222                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~109                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~263                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[4]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~255                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~227                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~117                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~256                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[1]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~255                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~227                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~117                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~257                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[11]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~268                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~242                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~152                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~299                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[9]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~268                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~242                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~152                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~299                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[13]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~267                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~241                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~151                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~298                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[10]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~267                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~241                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~151                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~298                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[6]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~269                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~243                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~153                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~300                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[5]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~269                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~243                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~153                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~300                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[8]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~270                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~244                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~154                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~301                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[7]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~270                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~244                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~154                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~301                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[22]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~278                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~252                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~163                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~309                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[21]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~278                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~252                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~163                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~309                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[20]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~281                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~255                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~166                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~312                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[18]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~281                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~255                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~166                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~313                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[17]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~283                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~257                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~168                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~312                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[16]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~283                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~257                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~168                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~313                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[23]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~289                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~263                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~174                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~332                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[31]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~292                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~266                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~176                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~335                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; B[30]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~292                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~266                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~176                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~335                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[25]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~302                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~275                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~185                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~320                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[24]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~302                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~275                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~185                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~321                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[29]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~304                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~277                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~187                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~320                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[27]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~304                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~277                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~187                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~321                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; D[12]                                                                      ;                   ;         ;
;      - PULSES[140]~53                                                      ; 1                 ; ON      ;
; D[25]                                                                      ;                   ;         ;
;      - PULSES[145]~54                                                      ; 0                 ; ON      ;
; A[23]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~517                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~488                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~407                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~457                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[28]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~522                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~491                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~410                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~458                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; B[2]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~523                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~492                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~411                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~404                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[12]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~526                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~495                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~414                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~404                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; B[14]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~527                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~496                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~415                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~405                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[19]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~530                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~499                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~418                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~405                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[26]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT4|output~458                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT1|output~666                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~632                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~533                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[28]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~532                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~501                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~420                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~461                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; D[9]                                                                       ;                   ;         ;
;      - PULSES[141]~57                                                      ; 1                 ; ON      ;
; D[28]                                                                      ;                   ;         ;
;      - SYNCHRONIZE:SYC_A2_RUN_STATUS|OUTPUT                                ; 0                 ; ON      ;
; A[14]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~593                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~565                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~481                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~388                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[2]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~616                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~584                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~502                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~401                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[15]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~622                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~590                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~508                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~397                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[13]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~625                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~593                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~511                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~454                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; A[7]                                                                       ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~627                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~595                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~513                                        ; 1                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~421                                        ; 1                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[19]                                                                      ;                   ;         ;
;      - TESTOUT:LTESTOUT1|output~628                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT3|output~596                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT2|output~514                                        ; 0                 ; ON      ;
;      - TESTOUT:LTESTOUT4|output~454                                        ; 0                 ; ON      ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; D[14]                                                                      ;                   ;         ;
;      - F~70                                                                ; 0                 ; ON      ;
+----------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                     ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; BUFFER_SIGNAL:A1_L_ENABLE|process_0~0                                                                                    ; LC_X38_Y17_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; BUFFER_SIGNAL:A2_L_ENABLE|process_0~0                                                                                    ; LC_X37_Y14_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; BUFFER_SIGNAL:FL_A1_L2T_SHOWER|process_0~0                                                                               ; LC_X39_Y15_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; BUFFER_SIGNAL:FL_A2_L2T_SHOWER|process_0~0                                                                               ; LC_X33_Y13_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; BUFFER_SIGNAL:\FLAG_A1_A2_FC:0:FL_A1_A2_FC|process_0~0                                                                   ; LC_X30_Y16_N4 ; 81      ; Clock enable              ; no     ; --                   ; --               ;
; BUFFER_SIGNAL:\FLAG_A2_A1_FC:0:FL_A2_A1_FC|process_0~0                                                                   ; LC_X45_Y12_N7 ; 81      ; Clock enable              ; no     ; --                   ; --               ;
; CLK_COUNTER3:L_OC_CLK|process_0~0                                                                                        ; LC_X11_Y22_N8 ; 16      ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[0]~8                                            ; LC_X45_Y1_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                           ; LC_X45_Y1_N5  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[0]~8                                               ; LC_X47_Y5_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                              ; LC_X42_Y17_N9 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[2]~8                                               ; LC_X39_Y21_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                              ; LC_X39_Y21_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[0]~8                                               ; LC_X48_Y6_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                              ; LC_X46_Y12_N3 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[3]~8                                               ; LC_X55_Y7_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                              ; LC_X55_Y7_N1  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:DSC_SCALER_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[3]~8                                                  ; LC_X37_Y32_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:DSC_SCALER_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                                 ; LC_X37_Y32_N1 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:ECR_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[0]~8                                                         ; LC_X46_Y3_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:ECR_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                                        ; LC_X46_Y12_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:ECR_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[2]~8                                                         ; LC_X35_Y5_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:ECR_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                                        ; LC_X35_Y5_N4  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:PRESET_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|COUNT[1]~8                                                      ; LC_X56_Y4_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; CLK_PULSE:PRESET_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                                                           ; LC_X56_Y4_N5  ; 19      ; Sync. clear               ; no     ; --                   ; --               ;
; CLK_PULSE:PRESET_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|process_0~0                                                     ; LC_X56_Y4_N4  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER|process_0~0                                          ; LC_X42_Y31_N9 ; 2048    ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[3]~8                                                                   ; LC_X31_Y13_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                                                                  ; LC_X31_Y13_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[6]~12                                                     ; LC_X35_Y19_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0                                                     ; LC_X35_Y19_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[0]~12                                                     ; LC_X47_Y9_N7  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0                                                     ; LC_X47_Y9_N6  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[5]~12                                                     ; LC_X35_Y23_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0                                                     ; LC_X35_Y23_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[5]~12                                                     ; LC_X36_Y24_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0                                                     ; LC_X36_Y24_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[1]~8                                                                   ; LC_X34_Y3_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                                                                  ; LC_X34_Y3_N5  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[7]~12                                                     ; LC_X39_Y20_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0                                                     ; LC_X39_Y20_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[4]~12                                                     ; LC_X44_Y15_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0                                                     ; LC_X44_Y15_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[4]~12                                                     ; LC_X31_Y16_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0                                                     ; LC_X31_Y17_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12                                                     ; LC_X38_Y19_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0                                                     ; LC_X38_Y19_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~0                                                                                      ; LC_X24_Y28_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~1                                                                                      ; LC_X24_Y28_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~2                                                                                      ; LC_X24_Y28_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~3                                                                                      ; LC_X24_Y28_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|OUTPUT2[28]~0                                                                                   ; LC_X4_Y28_N9  ; 128     ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD0[1]                                                                                        ; LC_X11_Y29_N6 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD1[1]                                                                                        ; LC_X11_Y29_N8 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD2[1]                                                                                        ; LC_X11_Y29_N2 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD3[1]                                                                                        ; LC_X11_Y29_N4 ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_0|process_0~0                                                                                     ; LC_X24_Y28_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~0                                                                                      ; LC_X5_Y14_N5  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~1                                                                                      ; LC_X5_Y14_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~2                                                                                      ; LC_X5_Y14_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~3                                                                                      ; LC_X5_Y14_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|OUTPUT2[28]~0                                                                                   ; LC_X8_Y18_N2  ; 128     ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD0[1]                                                                                        ; LC_X6_Y15_N3  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD1[1]                                                                                        ; LC_X8_Y14_N2  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD2[1]                                                                                        ; LC_X8_Y14_N6  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD3[1]                                                                                        ; LC_X8_Y14_N7  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A1_FIFO_1|process_0~0                                                                                     ; LC_X5_Y14_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~0                                                                                      ; LC_X4_Y2_N8   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~1                                                                                      ; LC_X4_Y2_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~2                                                                                      ; LC_X4_Y2_N7   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~3                                                                                      ; LC_X4_Y2_N4   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|OUTPUT2[28]~0                                                                                   ; LC_X5_Y3_N3   ; 128     ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD0[1]                                                                                        ; LC_X4_Y2_N5   ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD1[1]                                                                                        ; LC_X4_Y2_N6   ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD2[1]                                                                                        ; LC_X4_Y2_N9   ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD3[1]                                                                                        ; LC_X4_Y1_N2   ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_0|process_0~0                                                                                     ; LC_X21_Y2_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_1|OUTPUT2[28]~0                                                                                   ; LC_X8_Y9_N5   ; 128     ; Clock enable              ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD0[1]                                                                                        ; LC_X8_Y14_N3  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD1[1]                                                                                        ; LC_X8_Y14_N4  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD2[1]                                                                                        ; LC_X8_Y14_N9  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD3[1]                                                                                        ; LC_X5_Y13_N3  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|DCOUNT[0]~12                                                                       ; LC_X28_Y1_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|DSTAT~0                                                                            ; LC_X28_Y1_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|WCOUNT[5]~12                                                                       ; LC_X28_Y1_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|process_0~2                                                                        ; LC_X28_Y1_N9  ; 21      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|DCOUNT[7]~12                                                                       ; LC_X47_Y1_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|WCOUNT[7]~12                                                                       ; LC_X47_Y1_N7  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|WSTAT~2                                                                            ; LC_X47_Y1_N1  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|process_0~2                                                                        ; LC_X47_Y1_N2  ; 21      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; GATEandDELAY:L_GD_L3T_ATLAS|DCOUNT[1]~2                                                                                  ; LC_X38_Y32_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:L_GD_L3T_ATLAS|DSTAT~0                                                                                      ; LC_X38_Y31_N8 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:L_GD_L3T_ATLAS|WCOUNT[4]~16                                                                                 ; LC_X38_Y31_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; GATEandDELAY:L_GD_L3T_ATLAS|process_0~3                                                                                  ; LC_X38_Y31_N0 ; 22      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; GIN[0]                                                                                                                   ; PIN_L14       ; 5       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ;
; INTERNALCOUNTER3:A1_LSELFVETO2|COUNT[18]~2                                                                               ; LC_X40_Y17_N4 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER3:A2_LSELFVETO2|COUNT[12]~2                                                                               ; LC_X35_Y16_N9 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_BC_LATCH|COUNT[2]~8                                                                                   ; LC_X40_Y26_N1 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_BC_LATCH|TENDMARK                                                                                     ; LC_X40_Y26_N3 ; 102     ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_BC_LATCH|process_0~0                                                                                  ; LC_X40_Y26_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_COUNTER_LATCH_W|TENDMARK                                                                              ; LC_X43_Y7_N3  ; 760     ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_DELAYL1T|COUNT[0]~2                                                                                   ; LC_X33_Y5_N9  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_DELAYL1T|process_0~0                                                                                  ; LC_X33_Y5_N8  ; 9       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|COUNT[1]~14                                                                              ; LC_X27_Y21_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|process_0~1                                                                              ; LC_X27_Y21_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L1T_WIDTH|COUNT[2]~8                                                                                  ; LC_X32_Y5_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L1T_WIDTH|process_0~0                                                                                 ; LC_X32_Y5_N5  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L2T_L1T_WIDTH|COUNT[3]~8                                                                              ; LC_X1_Y12_N9  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L2T_L1T_WIDTH|process_0~0                                                                             ; LC_X1_Y12_N8  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L3T_DELAYED|COUNT[2]~14                                                                               ; LC_X39_Y26_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L3T_DELAYED|process_0~0                                                                               ; LC_X39_Y26_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L3T_WIDTH|COUNT[3]~4                                                                                  ; LC_X39_Y28_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L3T_WIDTH|process_0~0                                                                                 ; LC_X39_Y28_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|COUNT[18]~2                                                                          ; LC_X35_Y32_N1 ; 24      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|process_0~0                                                                          ; LC_X39_Y26_N1 ; 26      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_LSELFVETO1|COUNT[3]~8                                                                                 ; LC_X38_Y9_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_LSELFVETO1|TENDMARK                                                                                   ; LC_X34_Y12_N3 ; 31      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_LSELFVETO1|process_0~0                                                                                ; LC_X38_Y9_N3  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L_L2T_PEDE|COUNT[0]~8                                                                                 ; LC_X48_Y32_N1 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L_L2T_PEDE|process_0~0                                                                                ; LC_X48_Y32_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L_L3TT|COUNT[5]~2                                                                                     ; LC_X44_Y22_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_L_L3TT|process_0~0                                                                                    ; LC_X44_Y22_N8 ; 9       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_TRANSF_START|COUNT[0]~8                                                                               ; LC_X39_Y25_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A1_TRANSF_START|process_0~0                                                                              ; LC_X39_Y25_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_BC_LATCH|COUNT[1]~8                                                                                   ; LC_X30_Y12_N2 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_BC_LATCH|TENDMARK                                                                                     ; LC_X30_Y12_N3 ; 102     ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_BC_LATCH|process_0~0                                                                                  ; LC_X30_Y12_N1 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_COUNTER_LATCH_W|TENDMARK                                                                              ; LC_X44_Y5_N2  ; 760     ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_DELAYL1T|COUNT[0]~2                                                                                   ; LC_X33_Y2_N9  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_DELAYL1T|process_0~0                                                                                  ; LC_X33_Y2_N8  ; 9       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|COUNT[4]~14                                                                              ; LC_X32_Y12_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|process_0~1                                                                              ; LC_X32_Y12_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L1T_WIDTH|COUNT[0]~8                                                                                  ; LC_X54_Y6_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L1T_WIDTH|process_0~0                                                                                 ; LC_X54_Y6_N0  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L2T_L1T_WIDTH|COUNT[2]~8                                                                              ; LC_X17_Y1_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L2T_L1T_WIDTH|process_0~0                                                                             ; LC_X17_Y1_N1  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L3T_DELAYED|COUNT[6]~14                                                                               ; LC_X40_Y25_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L3T_DELAYED|process_0~0                                                                               ; LC_X40_Y25_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L3T_WIDTH|COUNT[0]~4                                                                                  ; LC_X35_Y1_N7  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L3T_WIDTH|process_0~0                                                                                 ; LC_X35_Y1_N6  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|COUNT[22]~2                                                                          ; LC_X39_Y18_N3 ; 24      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|process_0~0                                                                          ; LC_X39_Y18_N6 ; 26      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_LSELFVETO1|COUNT[1]~8                                                                                 ; LC_X31_Y14_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_LSELFVETO1|TENDMARK                                                                                   ; LC_X31_Y14_N7 ; 31      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_LSELFVETO1|process_0~0                                                                                ; LC_X31_Y14_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L_L2T_PEDE|COUNT[2]~8                                                                                 ; LC_X25_Y1_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L_L2T_PEDE|process_0~0                                                                                ; LC_X25_Y1_N5  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L_L3TT|COUNT[1]~2                                                                                     ; LC_X40_Y18_N9 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_L_L3TT|process_0~0                                                                                    ; LC_X40_Y18_N8 ; 9       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_TRANSF_START|COUNT[2]~8                                                                               ; LC_X13_Y30_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:A2_TRANSF_START|process_0~0                                                                              ; LC_X13_Y30_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:ATLAS_L1T_WIDTH|COUNT[0]~8                                                                               ; LC_X34_Y2_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:ATLAS_L1T_WIDTH|process_0~0                                                                              ; LC_X34_Y2_N1  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|COUNT[0]~2                                                                       ; LC_X41_Y31_N9 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|TENDMARK                                                                         ; LC_X40_Y31_N7 ; 99      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|process_0~0                                                                      ; LC_X41_Y31_N8 ; 8       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|COUNT[3]~2                                                                       ; LC_X39_Y32_N8 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|TENDMARK                                                                         ; LC_X39_Y31_N0 ; 99      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|process_0~0                                                                      ; LC_X39_Y31_N8 ; 8       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_FOR_GEN_LASER|COUNT[4]~2                                                                           ; LC_X40_Y24_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:DELAY_FOR_GEN_LASER|process_0~0                                                                          ; LC_X40_Y24_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_2_WIDTH|COUNT[15]~32                                                                               ; LC_X39_Y14_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_2_WIDTH|process_0~0                                                                                ; LC_X39_Y14_N9 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_GEN_DELAY|COUNT[3]~2                                                                               ; LC_X44_Y20_N2 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_GEN_DELAY|process_0~0                                                                              ; LC_X42_Y9_N6  ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_GEN_WIDTH|COUNT[4]~2                                                                               ; LC_X40_Y24_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_GEN_WIDTH|process_0~0                                                                              ; LC_X40_Y24_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_PEDE_DELAY|COUNT[11]~2                                                                             ; LC_X41_Y21_N3 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:LASER_PEDE_DELAY|process_0~0                                                                             ; LC_X11_Y22_N5 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDTH_GEN_LASER|COUNT[7]~17                                                                              ; LC_X43_Y7_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDTH_GEN_LASER|process_0~0                                                                              ; LC_X44_Y11_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; LATCH_M:A1_LMAINLATCH|TSTARTMARK                                                                                         ; LC_X35_Y17_N3 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; LATCH_M:A2_LMAINLATCH|TSTARTMARK                                                                                         ; LC_X36_Y17_N7 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|DSC_SCALER_STOP~0                                                                                      ; LC_X34_Y20_N2 ; 2048    ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|LADoe                                                                                                  ; LC_X36_Y32_N3 ; 17      ; Output enable             ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|LBSTATE.LBREADH                                                                                        ; LC_X36_Y22_N6 ; 18      ; Sync. load                ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|LBSTATE.LBREADL                                                                                        ; LC_X36_Y32_N4 ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|LBSTATE.LBWRITEL                                                                                       ; LC_X36_Y32_N6 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|LBSTATE~14                                                                                             ; LC_X36_Y32_N9 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_FC_MASK[3]~0                                                                                    ; LC_X31_Y19_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_L1T_MASK[0]~0                                                                                   ; LC_X30_Y30_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[23]~0                                                                                 ; LC_X32_Y30_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_L3T_MASK[16]~0                                                                                  ; LC_X35_Y21_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[23]~0                                                                              ; LC_X31_Y28_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[19]~0                                                                                ; LC_X36_Y20_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[0]~0                                                                                ; LC_X30_Y30_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A1_SHOWER_P[5]~0                                                                                   ; LC_X32_Y30_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_FC_MASK[8]~0                                                                                    ; LC_X33_Y25_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_L1T_MASK[0]~0                                                                                   ; LC_X33_Y25_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[23]~0                                                                                 ; LC_X32_Y27_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_L3T_MASK[16]~0                                                                                  ; LC_X33_Y25_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[23]~0                                                                              ; LC_X31_Y28_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[19]~0                                                                                ; LC_X32_Y27_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[0]~0                                                                                ; LC_X33_Y25_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_A2_SHOWER_P[5]~0                                                                                   ; LC_X28_Y24_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_ATLAS_MASK[24]~0                                                                                   ; LC_X35_Y26_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_ATLAS_P[15]~0                                                                                      ; LC_X34_Y29_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_COMMON_MASK[8]~0                                                                                   ; LC_X36_Y20_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                                                                                   ; LC_X35_Y21_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[0]~0                                                                              ; LC_X28_Y24_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_LASER_GEN_P[31]~0                                                                                  ; LC_X41_Y23_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_LASER_PEDE_P[11]~0                                                                                 ; LC_X36_Y20_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_SEL_ECR[0]~0                                                                                       ; LC_X34_Y29_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[11]~0                                                                                ; LC_X28_Y20_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[11]~0                                                                                ; LC_X43_Y22_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[11]~0                                                                                ; LC_X28_Y20_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[0]~0                                                                                 ; LC_X43_Y22_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT:VME_LB_INT|rreg[25]~0                                                                                             ; LC_X38_Y24_N6 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; LCLK                                                                                                                     ; PIN_K5        ; 1044    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated|cntr_ref:cntr1|modulus_trigger ; LC_X48_Y21_N6 ; 5       ; Sync. load                ; no     ; --                   ; --               ;
; PLL:CLK_40to80|altpll:altpll_component|_clk0                                                                             ; PLL_2         ; 4109    ; Clock                     ; yes    ; Global Clock         ; GCLK5            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1                                                                             ; PLL_2         ; 6865    ; Clock                     ; yes    ; Global Clock         ; GCLK4            ;
; PRESETCOUNTER:PERSET_A1_L2T_L1T|COUNT[9]~48                                                                              ; LC_X31_Y20_N2 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; PRESETCOUNTER:PERSET_A2_L2T_L1T|COUNT[18]~48                                                                             ; LC_X30_Y16_N6 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; PRESETCOUNTER:PERSET_LASER|COUNT[4]~24                                                                                   ; LC_X42_Y9_N0  ; 12      ; Sync. clear               ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_1|C_ADDRESS[0]~12                                                                                ; LC_X23_Y27_N8 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_1|C_WE                                                                                           ; LC_X23_Y27_N7 ; 5       ; Write enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_R_INC|COUNT[0]~0                                                         ; LC_X51_Y32_N2 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_1|STAT.ST4                                                                                       ; LC_X23_Y27_N8 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_2|C_ADDRESS[0]~12                                                                                ; LC_X14_Y32_N5 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_2|C_WE                                                                                           ; LC_X14_Y32_N6 ; 5       ; Write enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_R_INC|COUNT[1]~0                                                         ; LC_X28_Y27_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_2|STAT.ST4                                                                                       ; LC_X14_Y32_N5 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_3|C_INPUT[0]~0                                                                                   ; LC_X23_Y27_N5 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_3|INTERNALCOUNTER:WIDTH_R_INC|COUNT[2]~0                                                         ; LC_X38_Y26_N5 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_3|SCOUNTER:COUNTER_RADDRESS|process_0~0                                                          ; LC_X30_Y26_N0 ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_3|WideOr1~0                                                                                      ; LC_X23_Y27_N3 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_4|C_INPUT[0]~0                                                                                   ; LC_X14_Y32_N7 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_4|INTERNALCOUNTER:WIDTH_R_INC|COUNT[2]~0                                                         ; LC_X33_Y32_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; RAM_COUNTER:RAM_COUNTER_4|WideOr1~0                                                                                      ; LC_X14_Y32_N4 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; SCOUNTER3:L_EC_A2_L1T_ENABLE|process_0~0                                                                                 ; LC_X34_Y9_N5  ; 312     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; SCOUNTER3:L_EC_A2_SFC_1|process_0~0                                                                                      ; LC_X33_Y13_N4 ; 975     ; Sync. clear               ; no     ; --                   ; --               ;
; SCOUNTER_2LATCH:L_AC_ATLAS_L1A|process_0~0                                                                               ; LC_X36_Y9_N5  ; 64      ; Sync. clear               ; no     ; --                   ; --               ;
; SCOUNTER_2LATCH:L_OC_LDBPTX1|process_0~2                                                                                 ; LC_X11_Y22_N0 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; SHIFT_REG_A:A1_SHIFT_A|STAT.ST1                                                                                          ; LC_X6_Y21_N3  ; 36      ; Clock enable              ; no     ; --                   ; --               ;
; SHIFT_REG_A:A1_SHIFT_A|STAT.ST2                                                                                          ; LC_X6_Y20_N3  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[2]~12                                                                                        ; LC_X6_Y21_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; SHIFT_REG_A:A2_SHIFT_A|STAT.ST1                                                                                          ; LC_X12_Y9_N7  ; 36      ; Clock enable              ; no     ; --                   ; --               ;
; SHIFT_REG_A:A2_SHIFT_A|STAT.ST2                                                                                          ; LC_X12_Y9_N0  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[1]~12                                                                                        ; LC_X12_Y9_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; SHIFT_REG_B:A1_SHIFT_B|WBUFFER~1                                                                                         ; LC_X6_Y21_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; SHIFT_REG_B:A2_SHIFT_B|WBUFFER~1                                                                                         ; LC_X14_Y5_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A1_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|COUNT[0]~8                                                ; LC_X44_Y1_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A1_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|process_0~0                                               ; LC_X44_Y1_N1  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A1_SHOWER_TRG|PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET|process_0~7                                         ; LC_X34_Y15_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A2_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|COUNT[1]~8                                                ; LC_X32_Y14_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A2_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|process_0~0                                               ; LC_X32_Y14_N1 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SHOWER_MODULE02:A2_SHOWER_TRG|PRESETCOUNTER:PERSET_SHOWER_TRG_PRESET|process_0~7                                         ; LC_X35_Y18_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|COUNT[2]~8                                         ; LC_X40_Y22_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|process_0~0                                        ; LC_X40_Y22_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET|process_0~7                                  ; LC_X34_Y22_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|COUNT[0]~8                                         ; LC_X54_Y9_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|process_0~0                                        ; LC_X54_Y9_N1  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|PRESETCOUNTER:PERSET_SPECIAL_TRG_PRESET|process_0~7                                  ; LC_X32_Y23_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[7]~12                                            ; LC_X47_Y27_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0                                            ; LC_X47_Y27_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[3]~12                                           ; LC_X48_Y25_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0                                           ; LC_X48_Y25_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[3]~12                                           ; LC_X46_Y23_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0                                           ; LC_X46_Y23_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12                                           ; LC_X51_Y24_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0                                           ; LC_X51_Y24_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[3]~12                                           ; LC_X48_Y24_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0                                           ; LC_X48_Y24_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[7]~12                                           ; LC_X47_Y25_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0                                           ; LC_X53_Y26_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[0]~12                                           ; LC_X51_Y23_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0                                           ; LC_X51_Y23_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[4]~12                                            ; LC_X40_Y30_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0                                            ; LC_X40_Y30_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[6]~12                                            ; LC_X45_Y26_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0                                            ; LC_X45_Y26_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[1]~12                                            ; LC_X51_Y9_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0                                            ; LC_X51_Y9_N8  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12                                            ; LC_X47_Y26_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0                                            ; LC_X47_Y26_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[0]~12                                            ; LC_X47_Y26_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0                                            ; LC_X47_Y26_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[7]~12                                            ; LC_X46_Y23_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0                                            ; LC_X46_Y23_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[5]~12                                            ; LC_X47_Y18_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0                                            ; LC_X47_Y18_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[7]~12                                            ; LC_X52_Y17_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0                                            ; LC_X52_Y17_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~12                                            ; LC_X48_Y31_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0                                            ; LC_X53_Y23_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~12                                            ; LC_X41_Y29_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0                                            ; LC_X41_Y29_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[0]~12                                           ; LC_X44_Y28_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0                                           ; LC_X44_Y28_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[7]~12                                           ; LC_X44_Y32_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0                                           ; LC_X44_Y32_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[5]~12                                           ; LC_X44_Y29_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0                                           ; LC_X59_Y29_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[0]~12                                           ; LC_X47_Y29_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0                                           ; LC_X47_Y29_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[0]~12                                           ; LC_X46_Y29_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0                                           ; LC_X46_Y29_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[3]~12                                           ; LC_X45_Y29_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0                                           ; LC_X45_Y29_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[6]~12                                            ; LC_X44_Y32_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0                                            ; LC_X44_Y30_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~12                                            ; LC_X42_Y30_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0                                            ; LC_X42_Y30_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[0]~12                                            ; LC_X42_Y31_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0                                            ; LC_X42_Y31_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[1]~12                                            ; LC_X42_Y27_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0                                            ; LC_X42_Y27_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X43_Y28_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0                                            ; LC_X43_Y28_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[6]~12                                            ; LC_X43_Y31_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0                                            ; LC_X43_Y31_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[1]~12                                            ; LC_X44_Y31_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0                                            ; LC_X44_Y31_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X42_Y30_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0                                            ; LC_X42_Y29_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[0]~12                                            ; LC_X43_Y30_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0                                            ; LC_X43_Y30_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[3]~12                                            ; LC_X56_Y13_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0                                            ; LC_X56_Y13_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[0]~12                                           ; LC_X63_Y15_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0                                           ; LC_X63_Y15_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[0]~12                                           ; LC_X57_Y15_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0                                           ; LC_X57_Y15_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[3]~12                                           ; LC_X55_Y16_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0                                           ; LC_X52_Y17_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[1]~12                                           ; LC_X55_Y14_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0                                           ; LC_X55_Y14_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[2]~12                                           ; LC_X55_Y17_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0                                           ; LC_X55_Y17_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[2]~12                                           ; LC_X56_Y14_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0                                           ; LC_X54_Y14_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[3]~12                                            ; LC_X53_Y29_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0                                            ; LC_X53_Y29_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[7]~12                                            ; LC_X52_Y15_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0                                            ; LC_X52_Y15_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[6]~12                                            ; LC_X55_Y15_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0                                            ; LC_X58_Y14_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[2]~12                                            ; LC_X59_Y15_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0                                            ; LC_X56_Y14_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[5]~12                                            ; LC_X58_Y15_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0                                            ; LC_X56_Y13_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[0]~12                                            ; LC_X33_Y1_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0                                            ; LC_X33_Y1_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[0]~12                                            ; LC_X55_Y18_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0                                            ; LC_X55_Y18_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[5]~12                                            ; LC_X57_Y15_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0                                            ; LC_X57_Y15_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[2]~12                                            ; LC_X54_Y17_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0                                            ; LC_X54_Y17_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X55_Y16_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0                                            ; LC_X55_Y16_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[1]~12                                           ; LC_X62_Y10_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0                                           ; LC_X62_Y10_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[2]~12                                           ; LC_X57_Y12_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0                                           ; LC_X57_Y12_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[5]~12                                           ; LC_X59_Y10_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0                                           ; LC_X59_Y11_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[1]~12                                           ; LC_X62_Y10_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0                                           ; LC_X62_Y10_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[3]~12                                           ; LC_X58_Y10_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0                                           ; LC_X58_Y10_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[5]~12                                           ; LC_X59_Y10_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0                                           ; LC_X59_Y10_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[2]~12                                            ; LC_X54_Y10_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0                                            ; LC_X54_Y5_N0  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[2]~12                                            ; LC_X55_Y9_N7  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0                                            ; LC_X55_Y9_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X55_Y11_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0                                            ; LC_X55_Y12_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X57_Y10_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0                                            ; LC_X57_Y10_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[6]~12                                            ; LC_X53_Y10_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0                                            ; LC_X53_Y10_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[0]~12                                            ; LC_X57_Y11_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0                                            ; LC_X57_Y11_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[2]~12                                            ; LC_X57_Y11_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0                                            ; LC_X57_Y11_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[3]~12                                            ; LC_X57_Y12_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0                                            ; LC_X55_Y11_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[7]~12                                            ; LC_X56_Y13_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0                                            ; LC_X56_Y13_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYNCHRONIZE:SYC_ORBIT|OUTPUT                                                                                             ; LC_X16_Y12_N5 ; 15      ; Sync. clear               ; no     ; --                   ; --               ;
; nLBRES                                                                                                                   ; PIN_A14       ; 115     ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK7            ;
+--------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+----------------------------------------------+----------+---------+----------------------+------------------+
; Name                                         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------+----------+---------+----------------------+------------------+
; GIN[0]                                       ; PIN_L14  ; 5       ; Global Clock         ; GCLK6            ;
; LCLK                                         ; PIN_K5   ; 1044    ; Global Clock         ; GCLK2            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk0 ; PLL_2    ; 4109    ; Global Clock         ; GCLK5            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1 ; PLL_2    ; 6865    ; Global Clock         ; GCLK4            ;
; nLBRES                                       ; PIN_A14  ; 115     ; Global Clock         ; GCLK7            ;
+----------------------------------------------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; DSC_COUNTER:A1_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:9:LDSC_COUNTER|process_0~0               ; 2048    ;
; LB_INT:VME_LB_INT|DSC_SCALER_STOP~0                                                           ; 2048    ;
; SCOUNTER3:L_EC_A2_SFC_1|process_0~0                                                           ; 975     ;
; INTERNALCOUNTER:A2_COUNTER_LATCH_W|TENDMARK                                                   ; 761     ;
; INTERNALCOUNTER:A1_COUNTER_LATCH_W|TENDMARK                                                   ; 761     ;
; SCOUNTER3:L_EC_A2_L1T_ENABLE|process_0~0                                                      ; 312     ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[2]                                                                ; 243     ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[2]                                                                ; 243     ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[1]                                                                ; 233     ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[1]                                                                ; 233     ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[3]                                                                ; 231     ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[3]                                                                ; 231     ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[0]                                                                ; 228     ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[0]                                                                ; 228     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[2]                                                        ; 222     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[2]                                                        ; 211     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[2]                                                        ; 207     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[2]                                                        ; 194     ;
; ~GND                                                                                          ; 185     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[1]                                                        ; 177     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[1]                                                        ; 175     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[1]                                                        ; 173     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[0]                                                        ; 171     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[0]                                                        ; 170     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[3]                                                        ; 167     ;
; LB_INT:VME_LB_INT|ADDR[2]                                                                     ; 167     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[4]                                                        ; 164     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[3]                                                        ; 163     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[3]                                                        ; 162     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[5]                                                        ; 160     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[4]                                                        ; 159     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[1]                                                        ; 156     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[5]                                                        ; 156     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[0]                                                        ; 155     ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[4]                                                        ; 154     ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[5]                                                        ; 151     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[6]                                                        ; 148     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[3]                                                        ; 134     ;
; RAM_COUNTER:RAM_COUNTER_1|LATCH_M:SECOND_LATCH|TOUTPUT                                        ; 129     ;
; FIFO_COUNTER:L_A2_FIFO_0|OUTPUT2[28]~0                                                        ; 128     ;
; FIFO_COUNTER:L_A2_FIFO_1|OUTPUT2[28]~0                                                        ; 128     ;
; FIFO_COUNTER:L_A1_FIFO_0|OUTPUT2[28]~0                                                        ; 128     ;
; FIFO_COUNTER:L_A1_FIFO_1|OUTPUT2[28]~0                                                        ; 128     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[4]                                                        ; 125     ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[5]                                                        ; 120     ;
; INTERNALCOUNTER:A1_BC_LATCH|TENDMARK                                                          ; 102     ;
; INTERNALCOUNTER:A2_BC_LATCH|TENDMARK                                                          ; 102     ;
; INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|TENDMARK                                              ; 100     ;
; INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|TENDMARK                                              ; 100     ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[7]                                                        ; 93      ;
; LB_INT:VME_LB_INT|ADDR[5]                                                                     ; 86      ;
; TESTOUT:LTESTOUT2|Equal284~2                                                                  ; 85      ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[6]                                                        ; 84      ;
; BUFFER_SIGNAL:\FLAG_A2_A1_FC:0:FL_A2_A1_FC|process_0~0                                        ; 81      ;
; BUFFER_SIGNAL:\FLAG_A1_A2_FC:0:FL_A1_A2_FC|process_0~0                                        ; 81      ;
; CLK_PULSE:DSC_SCALER_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                            ; 72      ;
; TESTOUT:LTESTOUT3|Equal284~0                                                                  ; 68      ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[6]                                                        ; 67      ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[7]                                                        ; 67      ;
; RAM_COUNTER:RAM_COUNTER_2|STAT.ST7                                                            ; 65      ;
; RAM_COUNTER:RAM_COUNTER_1|STAT.ST7                                                            ; 65      ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[6]                                                        ; 65      ;
; RAM_COUNTER:RAM_COUNTER_4|WideOr1~0                                                           ; 64      ;
; RAM_COUNTER:RAM_COUNTER_3|WideOr1~0                                                           ; 64      ;
; RAM_COUNTER:RAM_COUNTER_4|C_INPUT[0]~0                                                        ; 64      ;
; RAM_COUNTER:RAM_COUNTER_3|C_INPUT[0]~0                                                        ; 64      ;
; DSC_COUNTER:A2_DSC_COUNTER|SCOUNTER3:\LDSC_COUNT_GEN:15:LDSC_COUNTER|CLR_CHECK                ; 64      ;
; SCOUNTER_2LATCH:L_AC_ATLAS_L1A|process_0~0                                                    ; 64      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD2[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD2[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD3[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD3[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD2[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD2[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD3[0]                                                             ; 64      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD3[0]                                                             ; 64      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[2]                                                          ; 64      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[5]                                                          ; 63      ;
; TESTOUT:LTESTOUT1|Equal284~0                                                                  ; 62      ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[7]                                                        ; 60      ;
; LB_INT:VME_LB_INT|ADDR[3]                                                                     ; 60      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[3]                                                          ; 60      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[4]                                                          ; 57      ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[7]                                                        ; 52      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[0]                                                          ; 51      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[1]                                                          ; 50      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~5                                                      ; 48      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~0                                                      ; 48      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~5                                                      ; 48      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~0                                                      ; 48      ;
; INTERNALCOUNTER:L_ECR|TENDMARK                                                                ; 46      ;
; SHIFT_REG_A:A2_SHIFT_A|WR_EN                                                                  ; 41      ;
; SHIFT_REG_A:A1_SHIFT_A|WR_EN                                                                  ; 41      ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[0]                                                        ; 40      ;
; SHIFT_REG_B:A2_SHIFT_B|WCHECK                                                                 ; 38      ;
; SHIFT_REG_B:A1_SHIFT_B|WCHECK                                                                 ; 38      ;
; SHIFT_REG_A:A2_SHIFT_A|STAT.ST1                                                               ; 36      ;
; SHIFT_REG_A:A1_SHIFT_A|STAT.ST1                                                               ; 36      ;
; TESTOUT:LTESTOUT2|Equal192~0                                                                  ; 36      ;
; LB_INT:VME_LB_INT|Equal174~0                                                                  ; 36      ;
; LB_INT:VME_LB_INT|Equal175~0                                                                  ; 35      ;
; LB_INT:VME_LB_INT|LBSTATE.LBREADL                                                             ; 35      ;
; LB_INT:VME_LB_INT|Equal7~1                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal20~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal172~0                                                                  ; 34      ;
; LB_INT:VME_LB_INT|Equal25~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal26~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal24~5                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal18~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal16~2                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal23~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal22~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal14~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal13~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal12~1                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal5~0                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal4~2                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal6~1                                                                    ; 34      ;
; TESTOUT:LTESTOUT4|Equal320~0                                                                  ; 34      ;
; TESTOUT:LTESTOUT3|Equal192~0                                                                  ; 34      ;
; TESTOUT:LTESTOUT1|Equal192~0                                                                  ; 34      ;
; LB_INT:VME_LB_INT|Equal9~0                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal10~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal2~1                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal8~2                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal0~4                                                                    ; 34      ;
; LB_INT:VME_LB_INT|Equal11~0                                                                   ; 34      ;
; LB_INT:VME_LB_INT|Equal3~1                                                                    ; 34      ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[5]                                                                ; 34      ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[5]                                                                ; 34      ;
; LB_INT:VME_LB_INT|Equal15~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal30~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal31~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal32~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal35~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal44~1                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal42~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal46~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal45~1                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal52~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal48~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal58~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal57~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal65~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal60~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal67~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal66~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal70~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal79~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal77~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal87~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal93~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal92~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal95~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal102~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal103~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal107~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal106~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal115~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal113~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal117~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal118~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal122~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal119~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal129~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal123~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal134~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal131~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal136~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal140~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal138~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal17~1                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal142~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal141~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal146~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal143~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal156~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal154~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal158~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal157~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal162~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal159~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal160~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal19~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal21~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal33~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal37~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal34~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal39~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal38~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal41~2                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal40~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal47~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal43~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal50~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal49~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal51~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal53~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal55~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal54~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal59~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal56~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal63~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal69~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal68~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal73~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal72~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal75~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal74~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal78~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal76~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal82~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal84~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal86~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal85~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal89~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal88~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal91~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal90~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal98~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal94~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal173~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal108~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal105~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal110~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal109~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal112~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal111~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal114~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal121~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal125~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal124~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal126~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal130~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal128~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal61~1                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal96~0                                                                   ; 33      ;
; LB_INT:VME_LB_INT|Equal139~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal145~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal144~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal147~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal155~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal161~0                                                                  ; 33      ;
; LB_INT:VME_LB_INT|Equal163~0                                                                  ; 33      ;
; INTERNALCOUNTER:A2_DELAYL1T|TENDMARK                                                          ; 33      ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~3                                                           ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~2                                                           ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD2[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~1                                                           ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|Decoder0~0                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~3                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~2                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD2[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~3                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~2                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD2[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~1                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|Decoder0~0                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~1                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|Decoder0~0                                                           ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD3[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD3[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD3[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD3[1]                                                             ; 32      ;
; LB_INT:VME_LB_INT|REG_ATLAS_P[15]~0                                                           ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD0[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD2[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD0[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_0|RADD1[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A2_FIFO_1|RADD1[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD0[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD0[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_0|RADD1[1]                                                             ; 32      ;
; FIFO_COUNTER:L_A1_FIFO_1|RADD1[1]                                                             ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_LATCH_STOP_P[23]~0                                                   ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_LATCH_STOP_P[23]~0                                                   ; 32      ;
; LB_INT:VME_LB_INT|Equal81~0                                                                   ; 32      ;
; LB_INT:VME_LB_INT|Equal80~1                                                                   ; 32      ;
; LB_INT:VME_LB_INT|Equal83~0                                                                   ; 32      ;
; LB_INT:VME_LB_INT|Equal101~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal137~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal150~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal148~1                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal153~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal104~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal100~1                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal116~1                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal120~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal133~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal132~1                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal135~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal149~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|Equal151~0                                                                  ; 32      ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[0]~0                                                      ; 32      ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[11]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_TESTOUT3_MASK[11]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[11]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_ATLAS_MASK[24]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_SEL_ECR[0]~0                                                            ; 32      ;
; LB_INT:VME_LB_INT|REG_LASER_PEDE_P[11]~0                                                      ; 32      ;
; LB_INT:VME_LB_INT|REG_LASER_GEN_ENABLE[0]~0                                                   ; 32      ;
; LB_INT:VME_LB_INT|REG_LASER_GEN_P[31]~0                                                       ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_SELFVETO_P[19]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_L2T_L1T_P[23]~0                                                      ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_SHOWER_P[5]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_L2T_L1T_P[23]~0                                                      ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_SHOWER_P[5]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_SELFVETO_P[19]~0                                                     ; 32      ;
; SHIFT_REG_B:A2_SHIFT_B|WBUFFER~1                                                              ; 32      ;
; SHIFT_REG_B:A1_SHIFT_B|WBUFFER~1                                                              ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[0]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_FC_MASK[8]~0                                                         ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_FC_MASK[3]~0                                                         ; 32      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[0]~0                                                     ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_L1T_MASK[0]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_COMMON_MASK[8]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_L1T_MASK[0]~0                                                        ; 32      ;
; LB_INT:VME_LB_INT|REG_A2_L3T_MASK[16]~0                                                       ; 32      ;
; LB_INT:VME_LB_INT|REG_A1_L3T_MASK[16]~0                                                       ; 32      ;
; LATCH_M:A2_LMAINLATCH|TSTARTMARK                                                              ; 32      ;
; LATCH_M:A1_LMAINLATCH|TSTARTMARK                                                              ; 32      ;
; LB_INT:VME_LB_INT|Equal152~0                                                                  ; 31      ;
; TESTOUT:LTESTOUT4|Equal321~0                                                                  ; 31      ;
; INTERNALCOUNTER:A2_LSELFVETO1|TENDMARK                                                        ; 31      ;
; INTERNALCOUNTER:A1_LSELFVETO1|TENDMARK                                                        ; 31      ;
; LAD[15]~15                                                                                    ; 30      ;
; LAD[14]~14                                                                                    ; 30      ;
; LAD[13]~13                                                                                    ; 30      ;
; LAD[12]~12                                                                                    ; 30      ;
; LAD[11]~11                                                                                    ; 30      ;
; LAD[10]~10                                                                                    ; 30      ;
; LAD[9]~9                                                                                      ; 30      ;
; LAD[8]~8                                                                                      ; 30      ;
; LAD[7]~7                                                                                      ; 30      ;
; LAD[6]~6                                                                                      ; 30      ;
; LAD[5]~5                                                                                      ; 30      ;
; LAD[4]~4                                                                                      ; 30      ;
; LAD[3]~3                                                                                      ; 30      ;
; LAD[2]~2                                                                                      ; 30      ;
; LAD[1]~1                                                                                      ; 30      ;
; LAD[0]~0                                                                                      ; 30      ;
; TESTOUT:LTESTOUT2|Equal128~0                                                                  ; 30      ;
; TESTOUT:LTESTOUT3|Equal128~0                                                                  ; 30      ;
; TESTOUT:LTESTOUT1|Equal128~0                                                                  ; 30      ;
; TESTOUT:LTESTOUT3|Equal352~3                                                                  ; 29      ;
; TESTOUT:LTESTOUT3|Equal288~3                                                                  ; 29      ;
; LD_BPTX_AND~0                                                                                 ; 29      ;
; TESTOUT:LTESTOUT1|Equal352~3                                                                  ; 29      ;
; INTERNALCOUNTER:A1_DELAYL1T|TENDMARK                                                          ; 29      ;
; LB_INT:VME_LB_INT|LBSTATE.LBWRITEH                                                            ; 29      ;
; LB_INT:VME_LB_INT|Equal29~1                                                                   ; 28      ;
; LB_INT:VME_LB_INT|Equal64~5                                                                   ; 28      ;
; LB_INT:VME_LB_INT|DTL[7]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[11]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[15]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[14]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[13]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[12]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[6]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[5]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[3]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[10]                                                                     ; 28      ;
; LB_INT:VME_LB_INT|DTL[9]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[8]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[2]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[4]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[1]                                                                      ; 28      ;
; LB_INT:VME_LB_INT|DTL[0]                                                                      ; 28      ;
; TESTOUT:LTESTOUT4|Equal126~1                                                                  ; 27      ;
; TESTOUT:LTESTOUT4|Equal129~0                                                                  ; 27      ;
; INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|process_0~0                                               ; 26      ;
; INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|process_0~0                                               ; 26      ;
; TESTOUT:LTESTOUT1|Equal288~3                                                                  ; 26      ;
; SHIFT_REG_A:A2_SHIFT_A|WADD[4]                                                                ; 26      ;
; SHIFT_REG_A:A1_SHIFT_A|WADD[4]                                                                ; 26      ;
; LB_INT:VME_LB_INT|Equal36~0                                                                   ; 25      ;
; LB_INT:VME_LB_INT|Equal71~0                                                                   ; 25      ;
; LB_INT:VME_LB_INT|Equal127~0                                                                  ; 25      ;
; LB_INT:VME_LB_INT|Equal116~0                                                                  ; 25      ;
; TESTOUT:LTESTOUT2|Equal129~0                                                                  ; 25      ;
; RAM_COUNTER:RAM_COUNTER_3|SCOUNTER:COUNTER_RADDRESS|process_0~0                               ; 24      ;
; INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|COUNT[22]~2                                               ; 24      ;
; INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|COUNT[18]~2                                               ; 24      ;
; PRESETCOUNTER:PERSET_A2_L2T_L1T|COUNT[18]~48                                                  ; 24      ;
; PRESETCOUNTER:PERSET_A1_L2T_L1T|COUNT[9]~48                                                   ; 24      ;
; LB_INT:VME_LB_INT|ADDR[6]                                                                     ; 24      ;
; LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[6]                                                          ; 24      ;
; LB_INT:VME_LB_INT|Equal3~0                                                                    ; 24      ;
; TESTOUT:LTESTOUT4|Equal128~1                                                                  ; 23      ;
; TESTOUT:LTESTOUT4|Equal160~0                                                                  ; 23      ;
; TESTOUT:LTESTOUT4|Equal258~0                                                                  ; 23      ;
; TESTOUT:LTESTOUT3|Equal129~0                                                                  ; 23      ;
; TESTOUT:LTESTOUT1|Equal129~0                                                                  ; 23      ;
; GATEandDELAY:L_GD_L3T_ATLAS|process_0~3                                                       ; 22      ;
; TESTOUT:LTESTOUT4|Equal128~0                                                                  ; 22      ;
; LB_INT:VME_LB_INT|Equal2~0                                                                    ; 22      ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|process_0~2                                             ; 21      ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|process_0~2                                             ; 21      ;
; SCOUNTER_2LATCH:L_EC_FC_TRG_AND|CLR_CHECK                                                     ; 20      ;
; INTERNALCOUNTER3:A2_LSELFVETO2|COUNT[12]~2                                                    ; 20      ;
; INTERNALCOUNTER3:A1_LSELFVETO2|COUNT[18]~2                                                    ; 20      ;
; TESTOUT:LTESTOUT4|Equal145~0                                                                  ; 20      ;
; TESTOUT:LTESTOUT4|Equal128~2                                                                  ; 20      ;
; TESTOUT:LTESTOUT3|Equal153~0                                                                  ; 20      ;
; SHOWER_MODULE02:A2_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_LLOGIC|SOURCE_OUT~7  ; 20      ;
; SHOWER_MODULE02:A2_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_SLOGIC|SOURCE_OUT~7  ; 20      ;
; LB_INT:VME_LB_INT|Equal7~0                                                                    ; 20      ;
; LB_INT:VME_LB_INT|Equal1~1                                                                    ; 20      ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|process_0~0                                                   ; 20      ;
; LB_INT:VME_LB_INT|Equal0~6                                                                    ; 19      ;
; LB_INT:VME_LB_INT|Equal148~0                                                                  ; 19      ;
; LB_INT:VME_LB_INT|Equal12~0                                                                   ; 19      ;
; TESTOUT:LTESTOUT4|Equal191~0                                                                  ; 19      ;
; CLK_PULSE:PRESET_CLEAR_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                                ; 19      ;
; LB_INT:VME_LB_INT|LBSTATE.LBWRITEL                                                            ; 19      ;
; SYNCHRONIZE:SYC_COMMON_FLAG_INTER|OUTPUT                                                      ; 19      ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|process_0~0                                                   ; 19      ;
; IDD[2]                                                                                        ; 18      ;
; IDD[1]                                                                                        ; 18      ;
; IDD[0]                                                                                        ; 18      ;
; SCOUNTER_2LATCH:L_OC_LDBPTX1|process_0~2                                                      ; 18      ;
; LB_INT:VME_LB_INT|Equal100~0                                                                  ; 18      ;
; LB_INT:VME_LB_INT|Equal132~0                                                                  ; 18      ;
; TESTOUT:LTESTOUT2|Equal152~0                                                                  ; 18      ;
; SYNCHRONIZE:SYC_ORBIT|OUTPUT                                                                  ; 18      ;
; SHOWER_MODULE02:A1_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_LLOGIC|SOURCE_OUT~7  ; 18      ;
; SHOWER_MODULE02:A1_SHOWER_TRG|triggerlogic06:TRIGGERLOGIC_SHOWER|MUX:MUX_SLOGIC|SOURCE_OUT~10 ; 18      ;
; LB_INT:VME_LB_INT|Equal1~0                                                                    ; 18      ;
; LB_INT:VME_LB_INT|LBSTATE.LBREADH                                                             ; 18      ;
; INTERNALCOUNTER:LASER_2_WIDTH|process_0~0                                                     ; 18      ;
; FC_MODULE:ARM2_FC|LOGIC_FC:L_FC|TRG1~5                                                        ; 18      ;
; LB_INT:VME_LB_INT|ADDR[10]                                                                    ; 18      ;
; LB_INT:VME_LB_INT|WideNor0~62                                                                 ; 17      ;
; LB_INT:VME_LB_INT|Equal29~0                                                                   ; 17      ;
; LB_INT:VME_LB_INT|Equal64~4                                                                   ; 17      ;
; LB_INT:VME_LB_INT|Equal80~0                                                                   ; 17      ;
; LB_INT:VME_LB_INT|LADoe                                                                       ; 17      ;
; TESTOUT:LTESTOUT4|Equal190~0                                                                  ; 17      ;
; TESTOUT:LTESTOUT4|Equal131~0                                                                  ; 17      ;
; TESTOUT:LTESTOUT2|Equal352~2                                                                  ; 17      ;
; TESTOUT:LTESTOUT2|Equal130~2                                                                  ; 17      ;
; LB_INT:VME_LB_INT|Equal41~0                                                                   ; 17      ;
; INTERNALCOUNTER:A1_LOGIC_OR_W|CHECK~0                                                         ; 17      ;
; CLK_COUNTER3:L_OC_CLK|process_0~0                                                             ; 16      ;
; LB_INT:VME_LB_INT|rreg[25]~0                                                                  ; 16      ;
; LB_INT:VME_LB_INT|Equal45~0                                                                   ; 16      ;
; TESTOUT:LTESTOUT4|Equal153~0                                                                  ; 16      ;
; TESTOUT:LTESTOUT4|Equal256~1                                                                  ; 16      ;
; TESTOUT:LTESTOUT3|Equal152~1                                                                  ; 16      ;
; TESTOUT:LTESTOUT3|Equal223~0                                                                  ; 16      ;
; TESTOUT:LTESTOUT1|Equal152~1                                                                  ; 16      ;
; INTERNALCOUNTER:A2_LOGIC_OR_W|CHECK~0                                                         ; 16      ;
; INTERNALCOUNTER:LASER_2_WIDTH|COUNT[15]~32                                                    ; 16      ;
; LB_INT:VME_LB_INT|LBSTATE~14                                                                  ; 16      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~2                                                      ; 15      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~1                                                      ; 15      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~2                                                      ; 15      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~1                                                      ; 15      ;
; TESTOUT:LTESTOUT4|Equal176~0                                                                  ; 15      ;
; TESTOUT:LTESTOUT1|Equal190~0                                                                  ; 15      ;
; LB_INT:VME_LB_INT|Equal4~0                                                                    ; 15      ;
; INTERNALCOUNTER:LASER_GEN_WIDTH|TSTAT                                                         ; 15      ;
; SHOWER_MODULE02:A2_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|CHECK~0                        ; 15      ;
; INTERNALCOUNTER:LASER_GEN_DELAY|process_0~0                                                   ; 14      ;
; LB_INT:VME_LB_INT|Equal28~2                                                                   ; 14      ;
; LB_INT:VME_LB_INT|REG_TESTOUT4_MASK[8]                                                        ; 14      ;
; TESTOUT:LTESTOUT2|Equal320~0                                                                  ; 14      ;
; TESTOUT:LTESTOUT3|Equal190~0                                                                  ; 14      ;
; TESTOUT:LTESTOUT1|Equal152~0                                                                  ; 14      ;
; TESTOUT:LTESTOUT1|Equal190~1                                                                  ; 14      ;
; INTERNALCOUNTER:LASER_PEDE_DELAY|process_0~0                                                  ; 14      ;
; LB_INT:VME_LB_INT|Equal4~1                                                                    ; 14      ;
; FC_MODULE:ARM1_FC|LOGIC_FC:L_FC|TRG1~5                                                        ; 14      ;
; MUX:MUX_A1_BEAM_FLAG|SOURCE_OUT~0                                                             ; 14      ;
; INTERNALCOUNTER:A2_LOGIC_OR_W|TENDMARK                                                        ; 14      ;
; INTERNALCOUNTER:A1_LOGIC_OR_W|TENDMARK                                                        ; 14      ;
; INTERNALCOUNTER:WIDTH_GEN_LASER|TSTAT                                                         ; 14      ;
; PULSES[147]~13                                                                                ; 14      ;
; INTERNALCOUNTER:BPTX2_WIDTH|TENDMARK                                                          ; 14      ;
; INTERNALCOUNTER:BPTX1_WIDTH|TENDMARK                                                          ; 14      ;
; LB_INT:VME_LB_INT|Equal0~5                                                                    ; 13      ;
; TESTOUT:LTESTOUT4|Equal145~1                                                                  ; 13      ;
; TESTOUT:LTESTOUT4|Equal260~1                                                                  ; 13      ;
; TESTOUT:LTESTOUT4|Equal162~0                                                                  ; 13      ;
; TESTOUT:LTESTOUT2|Equal145~0                                                                  ; 13      ;
; TESTOUT:LTESTOUT2|Equal153~0                                                                  ; 13      ;
; TESTOUT:LTESTOUT2|Equal288~4                                                                  ; 13      ;
; TESTOUT:LTESTOUT3|Equal145~0                                                                  ; 13      ;
; TESTOUT:LTESTOUT3|Equal320~3                                                                  ; 13      ;
; INTERNALCOUNTER:ATLAS_L1A_WIDTH|TENDMARK                                                      ; 13      ;
; TESTOUT:LTESTOUT1|Equal223~0                                                                  ; 13      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT                      ; 13      ;
; LB_INT:VME_LB_INT|ADDR[4]                                                                     ; 13      ;
; LB_INT:VME_LB_INT|Equal0~3                                                                    ; 13      ;
; MUX:MUX_A2_BEAM_FLAG|SOURCE_OUT~0                                                             ; 13      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK~0                              ; 13      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK~0                              ; 13      ;
; INTERNALCOUNTER:DELAY_FOR_GEN_LASER|TENDMARK                                                  ; 13      ;
; INTERNALCOUNTER3:A2_LSELFVETO2|TSTAT                                                          ; 13      ;
; INTERNALCOUNTER3:A1_LSELFVETO2|TSTAT                                                          ; 13      ;
; INTERNALCOUNTER:LASER_GEN_DELAY|COUNT[3]~2                                                    ; 12      ;
; PRESETCOUNTER:PERSET_LASER|COUNT[4]~24                                                        ; 12      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~4                                                      ; 12      ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~3                                                      ; 12      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~4                                                      ; 12      ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~3                                                      ; 12      ;
; INTERNALCOUNTER:LASER_PEDE_DELAY|COUNT[11]~2                                                  ; 12      ;
; TESTOUT:LTESTOUT4|Equal126~0                                                                  ; 12      ;
; TESTOUT:LTESTOUT2|Equal256~0                                                                  ; 12      ;
; TESTOUT:LTESTOUT3|Equal190~1                                                                  ; 12      ;
; INTERNALCOUNTER:ATLAS_L1T_WIDTH|TSTAT                                                         ; 12      ;
; TESTOUT:LTESTOUT1|Equal320~3                                                                  ; 12      ;
; INTERNALCOUNTER:A2_TRANSF_START|TENDMARK                                                      ; 12      ;
; INTERNALCOUNTER:A1_TRANSF_START|TENDMARK                                                      ; 12      ;
; INTERNALCOUNTER:A1_L3T_DELAYED|TENDMARK                                                       ; 12      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT                      ; 12      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT                       ; 12      ;
; A2_L3T0                                                                                       ; 12      ;
; INTERNALCOUNTER:A2_L_L2T_PEDE|TSTAT                                                           ; 12      ;
; A1_L3T0                                                                                       ; 12      ;
; SHOWER_MODULE02:A1_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|CHECK~0                        ; 12      ;
; LATCH_M:A2_LMAINLATCH|TOUTPUT                                                                 ; 12      ;
; TESTOUT:LTESTOUT4|Equal179~0                                                                  ; 11      ;
; TESTOUT:LTESTOUT3|Equal146~0                                                                  ; 11      ;
; TESTOUT:LTESTOUT3|Equal256~0                                                                  ; 11      ;
; TESTOUT:LTESTOUT1|Equal145~0                                                                  ; 11      ;
; TESTOUT:LTESTOUT1|Equal146~0                                                                  ; 11      ;
; CLK_PULSE:ECR_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                                   ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT                       ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|CHECK~0                     ; 11      ;
; LINEDELAY:LDELAYBPTX1|Mux0~14                                                                 ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|CHECK~0                     ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT                       ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT                       ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT                       ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT                       ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT                      ; 11      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|CHECK~0                     ; 11      ;
; LB_INT:VME_LB_INT|Equal17~0                                                                   ; 11      ;
; LB_INT:VME_LB_INT|ADDR[11]                                                                    ; 11      ;
; CLK_PULSE:A2_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                         ; 11      ;
; CLK_PULSE:A2_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                         ; 11      ;
; LB_INT:VME_LB_INT|Equal6~0                                                                    ; 11      ;
; PULSES[173]~21                                                                                ; 11      ;
; INTERNALCOUNTER:A2_L2T_L1T_WIDTH|TSTAT                                                        ; 11      ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|TSTAT                   ; 11      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK~0                              ; 11      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK~0                              ; 11      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK~0                              ; 11      ;
; SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|TSTAT                   ; 11      ;
; INTERNALCOUNTER:A1_L_L2T_PEDE|TSTAT                                                           ; 11      ;
; CLK_PULSE:A1_LATCH_STOP_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                         ; 11      ;
; CLK_PULSE:A1_LATCH_STOP_EXTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                         ; 11      ;
; INTERNALCOUNTER:A2_L1T_WIDTH|TSTAT                                                            ; 11      ;
; SYNCHRONIZE:SYC_A1_DAQ_MODE1|OUTPUT                                                           ; 11      ;
; INTERNALCOUNTER:LASER_WIDTH|TENDMARK                                                          ; 11      ;
; INTERNALCOUNTER:A1_L1T_WIDTH|TSTAT                                                            ; 11      ;
; A1_ENABLE                                                                                     ; 11      ;
; LATCH_M:A1_LMAINLATCH|TOUTPUT                                                                 ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[23]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[22]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[21]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[20]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[19]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[18]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[17]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[16]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[26]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[25]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[27]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[24]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[15]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[14]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[13]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[12]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[11]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[10]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[9]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[8]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[7]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[6]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[5]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[4]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[3]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[2]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[1]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[0]                                                       ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[31]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[30]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[29]                                                      ; 11      ;
; CLK_COUNTER2:L_FIFO_0_COUNTER|TCOUNT[28]                                                      ; 11      ;
; FIFO_COUNTER:L_A1_FIFO_1|WADD[0]                                                              ; 10      ;
; INTERNALCOUNTER:A2_L3T_DELAYED|process_0~0                                                    ; 10      ;
; INTERNALCOUNTER:A1_L3T_DELAYED|process_0~0                                                    ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0                ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0                 ; 10      ;
; TESTOUT:LTESTOUT4|Equal254~0                                                                  ; 10      ;
; TESTOUT:LTESTOUT2|Equal268~0                                                                  ; 10      ;
; TESTOUT:LTESTOUT2|Equal223~0                                                                  ; 10      ;
; TESTOUT:LTESTOUT3|output~395                                                                  ; 10      ;
; SYNCHRONIZE:SYC_ATLAS_L1A|OUTPUT                                                              ; 10      ;
; PULSES[86]~52                                                                                 ; 10      ;
; TESTOUT:LTESTOUT1|output~419                                                                  ; 10      ;
; TESTOUT:LTESTOUT1|Equal136~3                                                                  ; 10      ;
; TESTOUT:LTESTOUT1|Equal268~0                                                                  ; 10      ;
; INTERNALCOUNTER:LASER_GEN_WIDTH|process_0~0                                                   ; 10      ;
; INTERNALCOUNTER:DELAY_FOR_GEN_LASER|process_0~0                                               ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT                      ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|CHECK~0                    ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT                       ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|CHECK~0                    ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT                       ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|CHECK~0                     ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0                          ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0                          ; 10      ;
; LINEDELAY:LDELAYBPTX2|Mux0~14                                                                 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|CHECK~0                    ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT                       ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT                       ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT                      ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|CHECK~0                    ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|CHECK~0                    ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT                       ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|CHECK~0                     ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|CHECK~0                     ; 10      ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|process_0~1                                                   ; 10      ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|process_0~1                                                   ; 10      ;
; INTERNALCOUNTER:WIDTH_GEN_LASER|process_0~0                                                   ; 10      ;
; PULSES[68]~20                                                                                 ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK~0                              ; 10      ;
; PULSES[171]~16                                                                                ; 10      ;
; INTERNALCOUNTER:A1_L2T_L1T_WIDTH|TSTAT                                                        ; 10      ;
; SHOWER_MODULE02:A1_SHOWER_TRG|INTERNALCOUNTER:L2T_SHOWER_WIDTH|TSTAT                          ; 10      ;
; LB_INT:VME_LB_INT|Equal0~2                                                                    ; 10      ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|TSTAT                                                         ; 10      ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|TSTAT                                                         ; 10      ;
; LB_INT:VME_LB_INT|REG_COMMON_MASK[4]                                                          ; 10      ;
; PULSES[133]~11                                                                                ; 10      ;
; RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_C_RESET|TENDMARK                              ; 9       ;
; EN_COUNTER:EN_COUNTER_L3T_OR|CLR_CHECK                                                        ; 9       ;
; SHIFT_REG_A:A2_SHIFT_A|SHIFT_COUNT[27]~6                                                      ; 9       ;
; SHIFT_REG_A:A1_SHIFT_A|SHIFT_COUNT[28]~6                                                      ; 9       ;
; INTERNALCOUNTER:A2_L_L3TT|process_0~0                                                         ; 9       ;
; INTERNALCOUNTER:A1_L_L3TT|process_0~0                                                         ; 9       ;
; INTERNALCOUNTER:A2_DELAYL1T|process_0~0                                                       ; 9       ;
; INTERNALCOUNTER:A1_DELAYL1T|process_0~0                                                       ; 9       ;
; TESTOUT:LTESTOUT4|Equal131~2                                                                  ; 9       ;
; TESTOUT:LTESTOUT4|Equal319~1                                                                  ; 9       ;
; TESTOUT:LTESTOUT2|Equal136~3                                                                  ; 9       ;
; TESTOUT:LTESTOUT2|Equal291~0                                                                  ; 9       ;
; TESTOUT:LTESTOUT2|Equal144~1                                                                  ; 9       ;
; TESTOUT:LTESTOUT2|Equal162~0                                                                  ; 9       ;
; TESTOUT:LTESTOUT3|Equal136~3                                                                  ; 9       ;
; TESTOUT:LTESTOUT3|Equal268~0                                                                  ; 9       ;
; LB_INT:VME_LB_INT|Equal44~0                                                                   ; 9       ;
; TESTOUT:LTESTOUT1|Equal256~0                                                                  ; 9       ;
; INTERNALCOUNTER:A2_L3T_DELAYED|TENDMARK                                                       ; 9       ;
; INTERNALCOUNTER:LASER_GEN_DELAY|TENDMARK                                                      ; 9       ;
; LINEDELAY:LDELAYBPTX2|Mux0~57                                                                 ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|CHECK~0                    ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|CHECK~0                    ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT                      ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT                      ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT                      ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|CHECK~0                    ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT                      ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|CHECK~0                    ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|CHECK~0                     ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT                      ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT                       ; 9       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT                       ; 9       ;
; INTERNALCOUNTER:A2_L_L3TT|TENDMARK                                                            ; 9       ;
; INTERNALCOUNTER:A2_LFIXEDLATCHWIDTH|TENDMARK                                                  ; 9       ;
; INTERNALCOUNTER:A1_L_L3TT|TENDMARK                                                            ; 9       ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|CHECK~0                 ; 9       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK~0                              ; 9       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT                                ; 9       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK~0                              ; 9       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT                                ; 9       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT                                ; 9       ;
; INTERNALCOUNTER:A1_L2T_L1T_WIDTH|CHECK~0                                                      ; 9       ;
; SPECIAL_TRG_MODULE02:A1_SPECIAL_TRG|INTERNALCOUNTER:L2T_SPECIAL_WIDTH|CHECK~0                 ; 9       ;
; INTERNALCOUNTER:A1_LFIXEDLATCHWIDTH|TENDMARK                                                  ; 9       ;
; INTERNALCOUNTER:A2_L3T_WIDTH|TSTAT                                                            ; 9       ;
; A2_ENABLE                                                                                     ; 9       ;
; MUX:MUX_A1_PEDE_FLAG|SOURCE_OUT~1                                                             ; 9       ;
; INTERNALCOUNTER:A1_L3T_WIDTH|TSTAT                                                            ; 9       ;
; INTERNALCOUNTER:LASER_PEDE_DELAY|TENDMARK                                                     ; 9       ;
; INTERNALCOUNTER:LASER_2_DELAY|CHECK~0                                                         ; 9       ;
; WnR                                                                                           ; 8       ;
; TESTOUT:LTESTOUT4|Equal139~2                                                                  ; 8       ;
; LB_INT:VME_LB_INT|Equal8~3                                                                    ; 8       ;
; RAM_COUNTER:RAM_COUNTER_3|INTERNALCOUNTER:WIDTH_R_INC|TSTAT                                   ; 8       ;
; RAM_COUNTER:RAM_COUNTER_4|INTERNALCOUNTER:WIDTH_R_INC|TSTAT                                   ; 8       ;
; RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_R_INC|TSTAT                                   ; 8       ;
; RAM_COUNTER:RAM_COUNTER_1|INTERNALCOUNTER:WIDTH_R_INC|TSTAT                                   ; 8       ;
; BUFFER_SIGNAL:FL_A1_L2T_SHOWER|process_0~0                                                    ; 8       ;
; BUFFER_SIGNAL:FL_A2_L2T_SHOWER|process_0~0                                                    ; 8       ;
; LB_INT:VME_LB_INT|REG_A1_FC_MASK[17]                                                          ; 8       ;
; LB_INT:VME_LB_INT|REG_A2_FC_MASK[17]                                                          ; 8       ;
; GATEandDELAY:L_GD_L3T_ATLAS|DCOUNT[1]~2                                                       ; 8       ;
; FIFO_COUNTER:L_A2_FIFO_0|WADD[0]                                                              ; 8       ;
; FIFO_COUNTER:L_A1_FIFO_0|WADD[0]                                                              ; 8       ;
; FIFO_COUNTER:L_A1_FIFO_1|WADD[1]                                                              ; 8       ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|WCOUNT[5]~12                                            ; 8       ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|DCOUNT[0]~12                                            ; 8       ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|WCOUNT[7]~12                                            ; 8       ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|DCOUNT[7]~12                                            ; 8       ;
; INTERNALCOUNTER:DELAY_A2_COUNTER_LATCH2|process_0~0                                           ; 8       ;
; INTERNALCOUNTER:DELAY_A1_COUNTER_LATCH2|process_0~0                                           ; 8       ;
; INTERNALCOUNTER:A2_L3T_DELAYED|COUNT[6]~14                                                    ; 8       ;
; INTERNALCOUNTER:A1_L3T_DELAYED|COUNT[2]~14                                                    ; 8       ;
; GATEandDELAY:L_GD_L3T_ATLAS|WCOUNT[4]~16                                                      ; 8       ;
; INTERNALCOUNTER:LASER_GEN_WIDTH|COUNT[4]~2                                                    ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[3]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[2]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[0]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[2]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[1]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[2]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[5]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[2]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[0]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[3]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[6]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[5]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[2]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[2]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[1]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[1]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[5]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[5]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[2]~12                ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[3]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[0]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[2]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[6]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[4]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[5]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[7]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[6]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[1]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[0]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[6]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[3]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[5]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[0]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[7]~12                ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[7]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[0]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[6]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[1]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[1]~12                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[0]~12                 ; 8       ;
; LB_INT:VME_LB_INT|Equal24~0                                                                   ; 8       ;
; INTERNALCOUNTER:DELAY_FOR_GEN_LASER|COUNT[4]~2                                                ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[4]~12                          ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[7]~12                          ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12                          ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[4]~12                          ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[0]~12                          ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[6]~12                          ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[5]~12                          ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[5]~12                          ; 8       ;
; TESTOUT:LTESTOUT4|Equal257~4                                                                  ; 8       ;
; TESTOUT:LTESTOUT4|Equal132~0                                                                  ; 8       ;
; TESTOUT:LTESTOUT4|Equal259~0                                                                  ; 8       ;
; TESTOUT:LTESTOUT4|Equal319~0                                                                  ; 8       ;
; TESTOUT:LTESTOUT4|Equal172~0                                                                  ; 8       ;
; TESTOUT:LTESTOUT2|Equal146~0                                                                  ; 8       ;
; TESTOUT:LTESTOUT2|Equal130~1                                                                  ; 8       ;
; TESTOUT:LTESTOUT3|Equal129~2                                                                  ; 8       ;
; TESTOUT:LTESTOUT3|Equal144~0                                                                  ; 8       ;
; CLK_PULSE:A1_COUNTER_LATCH_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                      ; 8       ;
; LB_INT:VME_LB_INT|RC_READ_RESET~0                                                             ; 8       ;
; TESTOUT:LTESTOUT1|Equal128~1                                                                  ; 8       ;
; TESTOUT:LTESTOUT1|Equal144~1                                                                  ; 8       ;
; PULSES[376]                                                                                   ; 8       ;
; PULSES[375]                                                                                   ; 8       ;
; TESTOUT:LTESTOUT1|Equal226~0                                                                  ; 8       ;
; INTERNALCOUNTER:A2_L1T_SELFVETO|COUNT[4]~14                                                   ; 8       ;
; INTERNALCOUNTER:A1_L1T_SELFVETO|COUNT[1]~14                                                   ; 8       ;
; INTERNALCOUNTER:WIDTH_GEN_LASER|COUNT[7]~17                                                   ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT                       ; 8       ;
; LINEDELAY:LDELAYBPTX1|Mux0~57                                                                 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT                           ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|CHECK~0                    ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT                      ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT                       ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|CHECK~0                     ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT                       ; 8       ;
; LB_INT:VME_LB_INT|ADDR[13]                                                                    ; 8       ;
; INTERNALCOUNTER:A2_L2T_L1T_WIDTH|CHECK~0                                                      ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|CHECK~0                                           ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT                                ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT                                ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|CHECK~0                                           ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT                                ; 8       ;
; LB_INT:VME_LB_INT|Equal64~2                                                                   ; 8       ;
; LASER                                                                                         ; 8       ;
; INTERNALCOUNTER:LASER_2_WIDTH|TSTAT                                                           ; 8       ;
; PULSES[257]~63                                                                                ; 7       ;
; PULSES[256]~62                                                                                ; 7       ;
; RAM_COUNTER:RAM_COUNTER_2|STAT.ST4                                                            ; 7       ;
; RAM_COUNTER:RAM_COUNTER_1|STAT.ST4                                                            ; 7       ;
; SHIFT_REG_A:A2_SHIFT_A|STAT.ST2                                                               ; 7       ;
; SHIFT_REG_A:A1_SHIFT_A|STAT.ST2                                                               ; 7       ;
; INTERNALCOUNTER:A2_L_L3TT|COUNT[1]~2                                                          ; 7       ;
; INTERNALCOUNTER:A1_L_L3TT|COUNT[5]~2                                                          ; 7       ;
; INTERNALCOUNTER:A2_DELAYL1T|COUNT[0]~2                                                        ; 7       ;
; INTERNALCOUNTER:A1_DELAYL1T|COUNT[0]~2                                                        ; 7       ;
; TESTOUT:LTESTOUT4|Equal130~2                                                                  ; 7       ;
; TESTOUT:LTESTOUT4|Equal128~3                                                                  ; 7       ;
; TESTOUT:LTESTOUT2|Equal226~2                                                                  ; 7       ;
; TESTOUT:LTESTOUT2|Equal335~2                                                                  ; 7       ;
; LB_INT:VME_LB_INT|REG_TESTOUT2_MASK[8]                                                        ; 7       ;
; TESTOUT:LTESTOUT3|Equal130~2                                                                  ; 7       ;
; TESTOUT:LTESTOUT3|Equal321~1                                                                  ; 7       ;
; SYNCHRONIZE:SYC_ATLAS_ECR|OUTPUT                                                              ; 7       ;
; GATEandDELAY:A1_L_COUNTER_LATCH_EVENT|WSTAT                                                   ; 7       ;
; GATEandDELAY:A2_L_COUNTER_LATCH_EVENT|WSTAT                                                   ; 7       ;
; RAM_COUNTER:RAM_COUNTER_2|INTERNALCOUNTER:WIDTH_R_INC|TSTAT~1                                 ; 7       ;
; LB_INT:VME_LB_INT|ADDR[7]                                                                     ; 7       ;
; TESTOUT:LTESTOUT1|Equal153~1                                                                  ; 7       ;
; TESTOUT:LTESTOUT1|Equal321~1                                                                  ; 7       ;
; TESTOUT:LTESTOUT1|Equal126~1                                                                  ; 7       ;
; LB_INT:VME_LB_INT|REG_TESTOUT1_MASK[8]                                                        ; 7       ;
; LB_INT:VME_LB_INT|REG_ATLAS_MASK[16]                                                          ; 7       ;
; PULSES[381]~48                                                                                ; 7       ;
; GATEandDELAY:L_GD_L3T_ATLAS|WSTAT                                                             ; 7       ;
; CLK_PULSE:ECR_INTER_PULSE|INTERNALCOUNTER:INPUT_WIDTH|TSTAT                                   ; 7       ;
; PULSES[70]                                                                                    ; 7       ;
; SPECIAL_TRG_MODULE02:A2_SPECIAL_TRG|SUB_SPECIAL_TRG3~1                                        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT                           ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|CHECK~0                    ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT                            ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|CHECK~0                     ; 7       ;
; PULSES[26]                                                                                    ; 7       ;
+-----------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; Name                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                 ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; LINEDELAY_FIX:LOGIC_RC_BPTX1|altshift_taps:DELAY_LINE_rtl_0|shift_taps_2ql:auto_generated|altsyncram_6281:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 2            ; 18           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 36   ; 18                          ; 2                           ; 18                          ; 2                           ; 36                  ; 1    ; None ; M4K_X49_Y21              ;
; RAM_COUNTER:RAM_COUNTER_1|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated|ALTSYNCRAM     ; M4K  ; True Dual Port   ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M4K_X19_Y31, M4K_X19_Y30 ;
; RAM_COUNTER:RAM_COUNTER_2|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated|ALTSYNCRAM     ; M4K  ; True Dual Port   ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M4K_X19_Y32, M4K_X19_Y29 ;
; RAM_COUNTER:RAM_COUNTER_3|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated|ALTSYNCRAM     ; M4K  ; True Dual Port   ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M4K_X19_Y26, M4K_X19_Y25 ;
; RAM_COUNTER:RAM_COUNTER_4|RAM_DPORT_A6D32:RAM_CONT|altsyncram:altsyncram_component|altsyncram_4o32:auto_generated|ALTSYNCRAM     ; M4K  ; True Dual Port   ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M4K_X19_Y28, M4K_X19_Y27 ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 25,137 / 48,240 ( 52 % ) ;
; Direct links               ; 1,925 / 69,520 ( 3 % )   ;
; Global clocks              ; 5 / 8 ( 63 % )           ;
; LAB clocks                 ; 188 / 384 ( 49 % )       ;
; LUT chains                 ; 562 / 18,054 ( 3 % )     ;
; Local interconnects        ; 27,513 / 69,520 ( 40 % ) ;
; M4K buffers                ; 258 / 2,304 ( 11 % )     ;
; R4s                        ; 26,957 / 45,520 ( 59 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 9.16) ; Number of LABs  (Total = 1986) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 7                              ;
; 2                                          ; 5                              ;
; 3                                          ; 10                             ;
; 4                                          ; 11                             ;
; 5                                          ; 15                             ;
; 6                                          ; 135                            ;
; 7                                          ; 110                            ;
; 8                                          ; 145                            ;
; 9                                          ; 189                            ;
; 10                                         ; 1359                           ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 1986) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 27                             ;
; 1 Clock                            ; 1439                           ;
; 1 Clock enable                     ; 835                            ;
; 1 Sync. clear                      ; 546                            ;
; 1 Sync. load                       ; 118                            ;
; 2 Clock enables                    ; 280                            ;
; 2 Clocks                           ; 236                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 10.50) ; Number of LABs  (Total = 1986) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 5                              ;
; 1                                            ; 8                              ;
; 2                                            ; 5                              ;
; 3                                            ; 9                              ;
; 4                                            ; 11                             ;
; 5                                            ; 9                              ;
; 6                                            ; 33                             ;
; 7                                            ; 46                             ;
; 8                                            ; 78                             ;
; 9                                            ; 124                            ;
; 10                                           ; 1158                           ;
; 11                                           ; 95                             ;
; 12                                           ; 130                            ;
; 13                                           ; 51                             ;
; 14                                           ; 45                             ;
; 15                                           ; 46                             ;
; 16                                           ; 51                             ;
; 17                                           ; 34                             ;
; 18                                           ; 29                             ;
; 19                                           ; 5                              ;
; 20                                           ; 14                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.08) ; Number of LABs  (Total = 1986) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 116                            ;
; 2                                               ; 40                             ;
; 3                                               ; 75                             ;
; 4                                               ; 162                            ;
; 5                                               ; 188                            ;
; 6                                               ; 272                            ;
; 7                                               ; 217                            ;
; 8                                               ; 212                            ;
; 9                                               ; 149                            ;
; 10                                              ; 377                            ;
; 11                                              ; 51                             ;
; 12                                              ; 87                             ;
; 13                                              ; 15                             ;
; 14                                              ; 12                             ;
; 15                                              ; 4                              ;
; 16                                              ; 0                              ;
; 17                                              ; 1                              ;
; 18                                              ; 3                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.09) ; Number of LABs  (Total = 1986) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 27                             ;
; 3                                            ; 222                            ;
; 4                                            ; 155                            ;
; 5                                            ; 29                             ;
; 6                                            ; 31                             ;
; 7                                            ; 30                             ;
; 8                                            ; 54                             ;
; 9                                            ; 54                             ;
; 10                                           ; 63                             ;
; 11                                           ; 62                             ;
; 12                                           ; 33                             ;
; 13                                           ; 63                             ;
; 14                                           ; 65                             ;
; 15                                           ; 66                             ;
; 16                                           ; 49                             ;
; 17                                           ; 87                             ;
; 18                                           ; 98                             ;
; 19                                           ; 105                            ;
; 20                                           ; 176                            ;
; 21                                           ; 209                            ;
; 22                                           ; 263                            ;
; 23                                           ; 44                             ;
; 24                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jun 09 23:59:25 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off LHCF_LOGIC_MAIN -c LHCF_LOGIC_MAIN
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C20F400C6 for design "LHCF_LOGIC_MAIN"
Info: Implementing parameter values for PLL "PLL:CLK_40to80|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:CLK_40to80|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:CLK_40to80|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~LVDS31p/INIT_DONE~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location K2
    Info: Pin ~ASDO~ is reserved at location L4
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'LHCF_LOGIC_MAIN.sdc'
Info:  You called derive_pll_clocks. User-defined clock found on pll: CLK_40to80|altpll_component|pll|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: CLK_40to80|altpll_component|pll|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Warning: Node: LCLK was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 3 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   12.500 CLK_40to80|altpll_component|pll|clk[0]
    Info:   25.000 CLK_40to80|altpll_component|pll|clk[1]
    Info:   25.000       LHCCLK
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "GIN[0]" to use global clock
    Info: Promoted signal "PLL:CLK_40to80|altpll:altpll_component|_clk1" to use global clock (user assigned)
    Info: Promoted signal "PLL:CLK_40to80|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "LCLK" to use Global clock in PIN K5
    Info: Destination "TESTOUT:LTESTOUT1|output~587" may be non-global or may not use global clock
    Info: Destination "TESTOUT:LTESTOUT3|output~559" may be non-global or may not use global clock
    Info: Destination "TESTOUT:LTESTOUT2|output~475" may be non-global or may not use global clock
    Info: Destination "TESTOUT:LTESTOUT4|output~384" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "nLBRES" to use Global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A1_L3T_MASK[16]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A2_L3T_MASK[16]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A1_L1T_MASK[0]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_COMMON_MASK[8]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A2_L1T_MASK[0]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A1_SHOWER_MASK[0]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_DL1T_DL3T_P[6]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A1_FC_MASK[3]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A2_FC_MASK[8]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT:VME_LB_INT|REG_A2_SHOWER_MASK[0]~0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Pin "nLBRES" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "FPGA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[9]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:56
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:24
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 48% of the available device resources
    Info: Router estimated peak interconnect usage is 72% of the available device resources in the region that extends from location X11_Y11 to location X22_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:37
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin E[4] has a permanently disabled output enable
    Info: Pin E[5] has a permanently disabled output enable
    Info: Pin E[6] has a permanently disabled output enable
    Info: Pin E[7] has a permanently disabled output enable
    Info: Pin E[8] has a permanently disabled output enable
    Info: Pin E[9] has a permanently disabled output enable
    Info: Pin E[10] has a permanently disabled output enable
    Info: Pin E[11] has a permanently disabled output enable
    Info: Pin E[15] has a permanently disabled output enable
    Info: Pin E[20] has a permanently disabled output enable
    Info: Pin E[21] has a permanently disabled output enable
    Info: Pin E[22] has a permanently disabled output enable
    Info: Pin E[23] has a permanently disabled output enable
    Info: Pin E[24] has a permanently disabled output enable
    Info: Pin E[25] has a permanently disabled output enable
    Info: Pin E[26] has a permanently disabled output enable
    Info: Pin E[27] has a permanently disabled output enable
    Info: Pin E[31] has a permanently disabled output enable
    Info: Pin DDLY[0] has a permanently disabled output enable
    Info: Pin DDLY[1] has a permanently disabled output enable
    Info: Pin DDLY[2] has a permanently disabled output enable
    Info: Pin DDLY[3] has a permanently disabled output enable
    Info: Pin DDLY[4] has a permanently disabled output enable
    Info: Pin DDLY[5] has a permanently disabled output enable
    Info: Pin DDLY[6] has a permanently disabled output enable
    Info: Pin DDLY[7] has a permanently disabled output enable
    Info: Pin E[0] has a permanently enabled output enable
    Info: Pin E[1] has a permanently enabled output enable
    Info: Pin E[2] has a permanently disabled output enable
    Info: Pin E[3] has a permanently disabled output enable
    Info: Pin E[12] has a permanently enabled output enable
    Info: Pin E[13] has a permanently enabled output enable
    Info: Pin E[14] has a permanently disabled output enable
    Info: Pin E[16] has a permanently enabled output enable
    Info: Pin E[17] has a permanently enabled output enable
    Info: Pin E[18] has a permanently disabled output enable
    Info: Pin E[19] has a permanently disabled output enable
    Info: Pin E[28] has a permanently enabled output enable
    Info: Pin E[29] has a permanently enabled output enable
    Info: Pin E[30] has a permanently disabled output enable
    Info: Pin F[0] has a permanently enabled output enable
    Info: Pin F[1] has a permanently enabled output enable
    Info: Pin F[2] has a permanently enabled output enable
    Info: Pin F[3] has a permanently enabled output enable
    Info: Pin F[4] has a permanently enabled output enable
    Info: Pin F[5] has a permanently enabled output enable
    Info: Pin F[6] has a permanently enabled output enable
    Info: Pin F[7] has a permanently enabled output enable
    Info: Pin F[8] has a permanently enabled output enable
    Info: Pin F[9] has a permanently enabled output enable
    Info: Pin F[10] has a permanently enabled output enable
    Info: Pin F[11] has a permanently enabled output enable
    Info: Pin F[12] has a permanently enabled output enable
    Info: Pin F[13] has a permanently enabled output enable
    Info: Pin F[14] has a permanently enabled output enable
    Info: Pin F[15] has a permanently enabled output enable
    Info: Pin F[16] has a permanently enabled output enable
    Info: Pin F[17] has a permanently enabled output enable
    Info: Pin F[18] has a permanently enabled output enable
    Info: Pin F[19] has a permanently enabled output enable
    Info: Pin F[20] has a permanently enabled output enable
    Info: Pin F[21] has a permanently enabled output enable
    Info: Pin F[22] has a permanently enabled output enable
    Info: Pin F[23] has a permanently enabled output enable
    Info: Pin F[24] has a permanently enabled output enable
    Info: Pin F[25] has a permanently enabled output enable
    Info: Pin F[26] has a permanently enabled output enable
    Info: Pin F[27] has a permanently enabled output enable
    Info: Pin F[28] has a permanently enabled output enable
    Info: Pin F[29] has a permanently enabled output enable
    Info: Pin F[30] has a permanently enabled output enable
    Info: Pin F[31] has a permanently enabled output enable
Info: Quartus II Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Wed Jun 10 00:02:57 2015
    Info: Elapsed time: 00:03:32
    Info: Total CPU time (on all processors): 00:03:28


