<s>
<NP>
Chipsets	NAM	<unknown>
Intel	NAM	<unknown>
</NP>
<VN>
Ceci	PRO:DEM	ceci
est	VER:pres	être
</VN>
<NP>
une	DET:ART	un
liste	NOM	liste
</NP>
<PP>
de	PRP	de
<NP>
chipsets	NOM	<unknown>
de	PRP	de
carte	NOM	carte
</NP>
</PP>
<AP>
mère	ADJ	mère
</AP>
<VPpart>
fabriqués	VER:pper	fabriquer
</VPpart>
<PP>
par	PRP	par
<NP>
le	DET:ART	le
fondeur	NOM	fondeur
Intel	NAM	<unknown>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Intel	NAM	<unknown>
</NP>
<NP>
produit	VER:pres	produire
</NP>
<PP>
sous	PRP	sous
<NP>
licence	NOM	licence
</NP>
</PP>
<NP>
ses	DET:POS	son
premiers	NUM	premier
chipsets	NOM	<unknown>
</NP>
.	SENT	.
</s>
<s>
<VN>
Il	PRO:PER	il
s'	PRO:PER	se
agissait	VER:impf	agir
</VN>
<PP>
de	PRP	de
<NP>
chipsets	NOM	<unknown>
POACH	NAM	<unknown>
(	PUN	(
PC-On-A-Chip	NAM	<unknown>
)	PUN	)
</NP>
</PP>
<NP>
82x3x	NOM	<unknown>
</NP>
<VPpart>
conçus	VER:pper	concevoir
</VPpart>
par	PRP	par
<COORD>
et	KON	et
</COORD>
<PP>
à	PRP	à
<PP>
destination	NOM	destination
<PP>
des	PRP:det	du
<NP>
<NP>
processeurs	NOM	processeur
Intel	NAM	<unknown>
80286	NUM	@card@
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Intel	NAM	<unknown>
</NP>
</NP>
</PP>
</PP>
</PP>
<NP>
80386	NUM	@card@
</NP>
.	SENT	.
</s>
<s>
<NP>
Tous	PRO:IND	tout
ces	PRO:DEM	ce
chipsets	NOM	<unknown>
</NP>
<VN>
supportent	VER:pres	supporter
aussi	ADV	aussi
</VN>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
</NP>
<NP>
Pentium	NAM	<unknown>
D	NAM	<unknown>
(	PUN	(
</NP>
<NP>
Architecture	NOM	architecture
Netburst	NAM	<unknown>
)	PUN	)
,	PUN	,
</NP>
<NP>
Pentium	NOM	<unknown>
4	NUM	@card@
,	PUN	,
</NP>
<NP>
Pentium	NAM	<unknown>
Dual-Core	NAM	<unknown>
(	PUN	(
</NP>
<NP>
<NP>
architecture	NOM	architecture
Core	NAM	<unknown>
)	PUN	)
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Celeron	NAM	<unknown>
D.	ABR	<unknown>
Résumé	NOM	résumé
:	PUN	:
</NP>
</NP>
<NP>
L'	DET:ART	le
architecture	NOM	architecture
Nehalem	NAM	<unknown>
</NP>
<VN>
apporte	VER:pres	apporter
</VN>
<NP>
une	DET:ART	un
évolution	NOM	évolution
</NP>
<AP>
majeure	ADJ	majeur
</AP>
<PP>
avec	PRP	avec
<NP>
l'	DET:ART	le
intégration	NOM	intégration
</NP>
</PP>
<AP>
progressive	ADJ	progressif
</AP>
<PP>
des	PRP:det	du
<NP>
composants	NOM	composant
</NP>
</PP>
<PP>
du	PRP:det	du
<NP>
chipset	NOM	<unknown>
</NP>
</PP>
<PP>
au	PRP:det	au
<PP>
sein	NOM	sein
<PP>
du	PRP:det	du
<NP>
processeur	NOM	processeur
</NP>
</PP>
</PP>
</PP>
.	SENT	.
</s>
<s>
<PONCT:S>
Ainsi	ADV	ainsi
</PONCT:S>
<NP>
les	DET:ART	le
composants	NOM	composant
</NP>
<PP>
du	PRP:det	du
<NP>
northbridge	NOM	<unknown>
:	PUN	:
éventuel	ADJ	éventuel
processeur	NOM	processeur
</NP>
</PP>
<AP>
graphique	ADJ	graphique
,	PUN	,
</AP>
<NP>
<NP>
contrôleur	ADJ	contrôleur
mémoire	NOM	mémoire
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
une	DET:ART	un
partie	NOM	partie
</NP>
</NP>
<PP>
des	PRP:det	du
<NP>
liens	NOM	lien
</NP>
</PP>
<NP>
PCIe	NAM	<unknown>
</NP>
<VN>
sont	VER:pres	être
</VN>
<AP>
inclus	VER:pper	inclure
</AP>
<PP>
avec	PRP	avec
<NP>
le	DET:ART	le
processeur	NOM	processeur
</NP>
</PP>
<PP>
dans	PRP	dans
<NP>
les	DET:ART	le
cas	NOM	cas
</NP>
</PP>
<PP>
des	PRP:det	du
<NP>
modèles	NOM	modèle
</NP>
</PP>
<NP>
<NP>
P	NAM	<unknown>
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
H.	ABR	<unknown>
</NP>
</NP>
<NP>
La	DET:ART	le
gamme	NOM	gamme
H	ABR	heure
</NP>
<VN>
se	PRO:PER	se
distinguant	VER:ppre	distinguer
</VN>
<PP>
par	PRP	par
<NP>
le	DET:ART	le
support	NOM	support
</NP>
</PP>
<PP>
des	PRP:det	du
<NP>
processeurs	NOM	processeur
</NP>
</PP>
<VN>
incluant	VER:ppre	inclure
</VN>
<NP>
l'	DET:ART	le
IGP	NOM	<unknown>
</NP>
.	SENT	.
</s>
<s>
<PONCT:S>
Au	PRP:det	au
contraire	NOM	contraire
,	PUN	,
</PONCT:S>
<NP>
les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
famille	NOM	famille
X	NUM	X
</NP>
</PP>
<VN>
restent	VER:pres	rester
</VN>
<AP>
très	ADV	très
proches	ADJ	proche
</AP>
<PP>
des	PRP:det	du
<NP>
précédents	NOM	précédent
</NP>
</PP>
<AP>
chipsets	ADJ	<unknown>
</AP>
<Ssub>
puisque	KON	puisque
</Ssub>
<AP>
seul	ADJ	seul
</AP>
<NP>
le	DET:ART	le
contrôleur	ADJ	contrôleur
mémoire	NOM	mémoire
</NP>
<VN>
est	VER:pres	être
</VN>
<VPpart>
inclus	VER:pper	inclure
</VPpart>
<PP>
dans	PRP	dans
<NP>
le	DET:ART	le
processeur	NOM	processeur
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Suite	NOM	suite
</NP>
<PP>
à	PRP	à
<NP>
l'	DET:ART	le
officialisation	NOM	officialisation
</NP>
</PP>
<PP>
des	PRP:det	du
<NP>
<NP>
normes	NOM	norme
SATA	NAM	<unknown>
6	NUM	@card@
Gb/s	NAM	<unknown>
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
USB	NAM	<unknown>
</NP>
</NP>
</PP>
<NP>
3.0	NUM	@card@
,	PUN	,
</NP>
<NP>
Intel	NAM	<unknown>
</NP>
<VN>
a	VER:pres	avoir
décidé	VER:pper	décider
</VN>
<VPinf>
de	PRP	de
</VPinf>
<VN>
mettre	VER:infi	mettre
à	PRP	à
jour	NOM	jour
</VN>
<NP>
sa	DET:POS	son
gamme	NOM	gamme
</NP>
<PP>
de	PRP	de
<NP>
chipsets	NOM	<unknown>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Ces	PRO:DEM	ce
chipsets	NOM	<unknown>
</NP>
<VN>
incluront	VER:futu	inclure
aussi	ADV	aussi
</VN>
<NP>
une	DET:ART	un
révision	NOM	révision
</NP>
<PP>
du	PRP:det	du
<NP>
lien	NOM	lien
</NP>
</PP>
<NP>
DMI	NAM	<unknown>
</NP>
<VN>
en	PRO:PER	en
norme	VER:pres	normer
</VN>
<NP>
2.0	NUM	@card@
</NP>
.	SENT	.
</s>
<s>
<NP>
Les	DET:ART	le
modèles	NOM	modèle
</NP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
série	NOM	série
5	NUM	@card@
</NP>
</PP>
<VN>
nécessitent	VER:pres	nécessiter
en	PRP	en
effet	NOM	effet
</VN>
<NP>
l'	DET:ART	le
utilisation	NOM	utilisation
</NP>
<PP>
de	PRP	de
<NP>
puces	NOM	puce
</NP>
</PP>
<AP>
additionnelles	ADJ	additionnel
</AP>
<VPinf>
pour	PRP	pour
</VPinf>
<VN>
gérer	VER:infi	gérer
</VN>
<NP>
ces	PRO:DEM	ce
nouvelles	ADJ	nouveau
normes	NOM	norme
:	PUN	:
</NP>
<NP>
puce	NOM	puce
Marvell	NAM	<unknown>
</NP>
<PP>
pour	PRP	pour
<NP>
<NP>
le	DET:ART	le
SATA	NAM	<unknown>
6	NUM	@card@
Gb/s	NAM	<unknown>
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Nec	NAM	<unknown>
</NP>
</NP>
</PP>
<PP>
pour	PRP	pour
<NP>
l'	DET:ART	le
USB	NAM	<unknown>
3.0	NUM	@card@
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Les	DET:ART	le
chipsets	ADJ	<unknown>
série	NOM	série
6	NUM	@card@
</NP>
<VN>
sont	VER:pres	être
</VN>
<AP>
nativement	ADV	nativement
compatible	ADJ	compatible
</AP>
<PP>
avec	PRP	avec
<NP>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
Sandy	NAM	<unknown>
Bridge	VER:pres	bridger
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Ivy	NAM	<unknown>
</NP>
</NP>
</PP>
<VN>
Bridge	VER:pres	bridger
</VN>
<PP>
après	PRP	après
<NP>
une	DET:ART	un
mise	NOM	mise
</NP>
</PP>
<PP>
à	PRP	à
<NP>
jour	NOM	jour
</NP>
</PP>
<PP>
du	PRP:det	du
<NP>
BIOS	NOM	<unknown>
</NP>
</PP>
<NP>
Les	DET:ART	le
chipsets	ADJ	<unknown>
série	NOM	série
7	NUM	@card@
</NP>
<VN>
sont	VER:pres	être
</VN>
<AP>
compatibles	ADJ	<unknown>
</AP>
<PP>
avec	PRP	avec
<NP>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
Sandy	NAM	<unknown>
Bridge	VER:pres	bridger
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Ivy	NAM	<unknown>
Bridge	VER:pres	bridger
</NP>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
série	NOM	série
8	NUM	@card@
</NP>
</PP>
<VN>
accompagnent	VER:pres	accompagner
</VN>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
Haswell	NAM	<unknown>
</NP>
<PP>
en	PRP	en
<NP>
<NP>
socket	NOM	socket
1150	NUM	@card@
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
les	DET:ART	le
Haswell-Refresh	NAM	<unknown>
après	PRP	après
mise	NOM	mise
</NP>
</NP>
</PP>
<PP>
à	PRP	à
<NP>
jour	NOM	jour
</NP>
</PP>
<PP>
du	PRP:det	du
<NP>
BIOS	NOM	<unknown>
</NP>
</PP>
<NP>
Les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
série	NOM	série
9	NUM	@card@
</NP>
</PP>
<VN>
sont	VER:pres	être
</VN>
<AP>
apparus	VER:pper	apparaître
</AP>
<PP>
sur	PRP	sur
<NP>
le	DET:ART	le
socket	NOM	socket
1150	NUM	@card@
</NP>
</PP>
<PP>
pour	PRP	pour
<NP>
les	DET:ART	le
processeurs	NOM	processeur
Haswell-Refresh	NAM	<unknown>
(	PUN	(
</NP>
</PP>
<NP>
<NP>
22nm	NOM	<unknown>
)	PUN	)
</NP>
<COORD>
et	KON	et
</COORD>
<NP>
Brodwell	NAM	<unknown>
(	PUN	(
</NP>
</NP>
<NP>
14nm	NOM	<unknown>
)	PUN	)
</NP>
<NP>
Les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
série	NOM	série
100	NUM	@card@
</NP>
</PP>
<VN>
accompagnent	VER:pres	accompagner
</VN>
<NP>
le	DET:ART	le
lancement	NOM	lancement
</NP>
<PP>
des	PRP:det	du
<NP>
processeurs	NOM	processeur
</NP>
</PP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
génération	NOM	génération
Skylake	NAM	<unknown>
,	PUN	,
</NP>
</PP>
<VPpart>
basés	VER:pper	baser
</VPpart>
<PP>
sur	PRP	sur
<NP>
le	DET:ART	le
socket	NOM	socket
1151	NUM	@card@
,	PUN	,
</NP>
</PP>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
</NP>
<NP>
Kaby	NAM	<unknown>
Lake	NAM	<unknown>
</NP>
<VN>
sont	VER:pres	être
</VN>
<AP>
rétro	ADJ	rétro
</AP>
<AP>
compatible	ADJ	compatible
</AP>
<PP>
sur	PRP	sur
<NP>
les	DET:ART	le
chipset	NOM	<unknown>
</NP>
</PP>
<VN>
série	VER:pres	sérier
</VN>
<NP>
100	NUM	@card@
</NP>
<PP>
après	PRP	après
<NP>
mise	NOM	mise
</NP>
</PP>
<PP>
à	PRP	à
<NP>
jour	NOM	jour
</NP>
</PP>
<PP>
du	PRP:det	du
<NP>
BIOS	NOM	<unknown>
</NP>
</PP>
<NP>
Les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
série	NOM	série
200	NUM	@card@
</NP>
</PP>
<VN>
sont	VER:pres	être
prévues	VER:pper	prévoir
</VN>
<VPinf>
pour	PRP	pour
</VPinf>
<VN>
accompagner	VER:infi	accompagner
</VN>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
</NP>
<NP>
Kaby	NAM	<unknown>
Lake	NAM	<unknown>
</NP>
<COORD>
et	KON	et
</COORD>
<AP>
compatibles	ADJ	<unknown>
</AP>
<PP>
avec	PRP	avec
<NP>
les	DET:ART	le
processeurs	NOM	processeur
Skylake	NAM	<unknown>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Les	DET:ART	le
chipsets	NOM	<unknown>
</NP>
<PP>
de	PRP	de
<NP>
la	DET:ART	le
série	NOM	série
300	NUM	@card@
</NP>
</PP>
<VN>
sont	VER:pres	être
prévues	VER:pper	prévoir
</VN>
<VPinf>
pour	PRP	pour
</VPinf>
<VN>
accompagner	VER:infi	accompagner
</VN>
<NP>
les	DET:ART	le
processeurs	NOM	processeur
</NP>
<NP>
Coffee	NAM	<unknown>
Lake	NAM	<unknown>
</NP>
.	SENT	.
</s>
<s>
<NP>
La	DET:ART	le
plate-forme	NOM	plate-forme
Atom	NAM	<unknown>
est	VER:pres	être
</NP>
<VPpart>
initialement	ADV	initialement
composé	VER:pper	composer
</VPpart>
<PP>
de	PRP	de
<NP>
chipsets	NOM	<unknown>
</NP>
</PP>
<AP>
issus	ADJ	issu
</AP>
<PP>
des	PRP:det	du
<NP>
gammes	NOM	gamme
</NP>
</PP>
<AP>
mobiles	ADJ	mobile
</AP>
.	SENT	.
</s>
<s>
<VN>
Ils	PRO:PER	il
incluent	VER:pres	inclure
tous	PRO:IND	tout
</VN>
<Ssub>
alors	ADV	alors
</Ssub>
<NP>
un	DET:ART	un
IGP	NOM	<unknown>
</NP>
.	SENT	.
</s>
<s>
<PP>
À	PRP	à
<PP>
partir	VER:infi	partir
<PP>
de	PRP	de
<NP>
Lincroft	NAM	<unknown>
(	PUN	(
</NP>
</PP>
</PP>
</PP>
<NP>
processeurs	NOM	processeur
Pineview	NAM	<unknown>
)	PUN	)
,	PUN	,
</NP>
<NP>
la	DET:ART	le
composante	NOM	composante
</NP>
<AP>
graphique	ADJ	graphique
</AP>
<VN>
est	VER:pres	être
</VN>
<AP>
intégrée	VER:pper	intégrer
</AP>
<PP>
avec	PRP	avec
<NP>
le	DET:ART	le
processeur	NOM	processeur
</NP>
</PP>
<AdP>
tout	ADV	tout
</AdP>
<PP>
comme	ADV	comme
<NP>
le	DET:ART	le
contrôleur	ADJ	contrôleur
mémoire	NOM	mémoire
</NP>
</PP>
<VN>
réduisant	VER:ppre	réduire
ainsi	ADV	ainsi
</VN>
<NP>
le	DET:ART	le
chipset	NOM	<unknown>
</NP>
<PP>
au	PRP:det	au
<NP>
rôle	NOM	rôle
</NP>
</PP>
<PP>
de	PRP	de
<NP>
southbridge	NOM	<unknown>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Cette	PRO:DEM	ce
évolution	NOM	évolution
</NP>
<VN>
est	VER:pres	être
</VN>
<AP>
similaire	ADJ	similaire
</AP>
<PP>
aux	PRP:det	au
<NP>
chipsets	NOM	<unknown>
</NP>
</PP>
<PP>
pour	PRP	pour
<NP>
processeurs	NOM	processeur
Nehalem	NAM	<unknown>
</NP>
</PP>
.	SENT	.
</s>
<s>
<NP>
Note	NOM	note
1	NUM	@card@
:	PUN	:
</NP>
</s>
