circuit StallingUnit : @[:@2.0]
  module StallingUnit : @[:@3.2]
    input clock : Clock @[:@4.4]
    input reset : UInt<1> @[:@5.4]
    input io_inst_in : UInt<32> @[:@6.4]
    output io_inst_out : UInt<32> @[:@6.4]
    input io_MemRead : UInt<1> @[:@6.4]
    input io_rd : UInt<5> @[:@6.4]
    input io_rs1_s : UInt<5> @[:@6.4]
    input io_rs2_s : UInt<5> @[:@6.4]
    output io_stall : UInt<1> @[:@6.4]
    input io_pc_in : UInt<32> @[:@6.4]
    output io_pc_out : UInt<32> @[:@6.4]
    input io_pc4_in : UInt<32> @[:@6.4]
    output io_pc4_out : UInt<32> @[:@6.4]
    output io_pc_s : UInt<1> @[:@6.4]
    output io_control_s : UInt<1> @[:@6.4]
  
    node _T_32 = eq(io_MemRead, UInt<1>("h1")) @[StallingUnit.scala 22:26:@8.4]
    node _T_33 = eq(io_rd, io_rs1_s) @[StallingUnit.scala 22:48:@9.4]
    node _T_34 = eq(io_rd, io_rs2_s) @[StallingUnit.scala 22:72:@10.4]
    node _T_35 = or(_T_33, _T_34) @[StallingUnit.scala 22:62:@11.4]
    node _T_36 = and(_T_32, _T_35) @[StallingUnit.scala 22:37:@12.4]
    node _GEN_0 = mux(_T_36, UInt<1>("h1"), UInt<1>("h0")) @[StallingUnit.scala 22:87:@13.4]
    node _GEN_1 = mux(_T_36, io_inst_in, UInt<1>("h0")) @[StallingUnit.scala 22:87:@13.4]
    node _GEN_2 = mux(_T_36, io_pc_in, UInt<1>("h0")) @[StallingUnit.scala 22:87:@13.4]
    node _GEN_3 = mux(_T_36, io_pc4_in, UInt<1>("h0")) @[StallingUnit.scala 22:87:@13.4]
    io_inst_out <= _GEN_1 @[StallingUnit.scala 26:29:@17.6 StallingUnit.scala 32:29:@23.6]
    io_stall <= _GEN_0 @[StallingUnit.scala 23:26:@14.6 StallingUnit.scala 31:26:@22.6]
    io_pc_out <= _GEN_2 @[StallingUnit.scala 27:27:@18.6 StallingUnit.scala 35:27:@26.6]
    io_pc4_out <= _GEN_3 @[StallingUnit.scala 28:28:@19.6 StallingUnit.scala 36:28:@27.6]
    io_pc_s <= _GEN_0 @[StallingUnit.scala 24:25:@15.6 StallingUnit.scala 33:25:@24.6]
    io_control_s <= _GEN_0 @[StallingUnit.scala 25:30:@16.6 StallingUnit.scala 34:30:@25.6]
