<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:13.2813</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0048075</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 메모리 장치 및 이를 포함하는 전자 장치</inventionTitle><inventionTitleEng>Semiconductor memory device and electronic device  including the same</inventionTitleEng><openDate>2023.10.26</openDate><openNumber>10-2023-0148989</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 11/4093</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/4096</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/408</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 5/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 메모리 장치는 메모리 셀 어레이, 데이터 입출력 버퍼, 데이터 FIFO 회로, 어드레스 비교 회로 및 제어 로직 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 휘발성 메모리 셀들을 포함한다. 상기 데이터 입출력 버퍼는 복수의 기입 동작들 각각에서 외부에서 수신된 데이터들을 상기 메모리 셀 어레이에 제공한다. 상기 데이터 FIFO 회로는 복수의 독출 동작들 각각에서 상기 메모리 셀 어레이로부터 독출된 서로 다른 데이터들을 선입-선출(FIFO) 방식으로 순차적으로 저장하는 복수의 데이터 FIFO 버퍼들을 구비하고, 복수의 서브 매치 신호들에 기초하여 복수의 데이터 FIFO 버퍼들 중 하나에 저장된 데이터를 출력한다. 상기 어드레스 비교 회로는 상기 복수의 독출 동작들을 지시하는 커맨드들에 수반되는 이전 어드레스들을 순차적으로 저장하고, 현재 독출 동작을 지시하는 커맨드에 수반되는 현재 어드레스와 상기 이전 어드레스들의 비교에 기초하여 상기 복수의 서브 매치 신호들을 생성한다. 상기 제어 로직 회로는 상기 외부로부터의 상기 커맨드들을 수신하고, 상기 커맨드들이 상기 독출 동작들과 상기 현재 독출 동작을 지시하는 경우, 독출 신호를 상기 어드레스 비교 회로에 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 휘발성 메모리 셀들을 포함하는 메모리 셀 어레이;복수의 기입 동작들 각각에서 외부에서 수신된 데이터들을 상기 메모리 셀 어레이에 제공하는 데이터 입출력 버퍼;복수의 독출 동작들 각각에서 상기 메모리 셀 어레이로부터 독출된 서로 다른 데이터들을 선입-선출(FIFO) 방식으로 순차적으로 저장하는 복수의 데이터 FIFO 버퍼들을 구비하고, 복수의 서브 매치 신호들에 기초하여 복수의 데이터 FIFO 버퍼들 중 하나에 저장된 데이터를 출력하는 데이터 FIFO 회로; 상기 복수의 독출 동작들을 지시하는 커맨드들에 수반되는 이전 어드레스들을 순차적으로 저장하고, 현재 독출 동작을 지시하는 커맨드에 수반되는 현재 어드레스와 상기 이전 어드레스들의 비교에 기초하여 상기 복수의 서브 매치 신호들을 생성하는 어드레스 비교 회로; 및상기 외부로부터의 상기 커맨드들을 수신하고, 상기 커맨드들이 상기 독출 동작들과 상기 현재 독출 동작을 지시하는 경우, 독출 신호를 상기 어드레스 비교 회로에 제공하는 제어 로직 회로를 포함하는 반도체 메모리 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 어드레스를 수신하는 어드레스 버퍼와 상기 비트라인들에 연결되는 컬럼 디코더 사이에 연결되는 제1 스위치; 및상기 메모리 셀 어레이에 연결되는 입출력 게이팅 회로와 상기 데이터 FIFO 회로 사이에 연결되는 제2 스위치를 더 포함하고,상기 어드레스 비교 회로는 상기 현재 어드레스가 상기 이전 어드레스들 중 하나와 일치하는 경우, 스위칭 제어 신호를 상기 제1 스위치와 상기 제2 스위치에 인가하여 상기 제1 스위치와 상기 제2 스위치를 턴-오프시키고,상기 어드레스 비교 회로는 상기 현재 어드레스가 상기 이전 어드레스들 각각과 일치하지 않는 경우, 스위칭 제어 신호를 상기 제1 스위치와 상기 제2 스위치에 인가하여 상기 제1 스위치와 상기 제2 스위치를 턴-온시키는 것을 특징으로 하는 반도체 메모리 장치. </claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 어드레스 비교 회로는제1 독출 동작에 수반되는 제1 어드레스를 저장하는 제1 어드레스 FIFO 버퍼;제2 어드레스 버퍼;제2 독출 동작에 수반되는 제2 어드레스를 상기 제1 어드레스 FIFO 버퍼에 저장된 상기 제1 어드레스와 비교하여 상기 제1 어드레스와 상기 제2 어드레스의 동일성 여부를 나타내는 제1 서브 매치 신호를 생성하는 제1 어드레스 비교기; 상기 제1 서브 매치 신호에 기초하여 생성된 노 매치 신호에 기초하여 갱신 신호를 생성하는 갱신 신호 생성기; 및상기 제1 서브 매치 신호에 기초하여 생성된 매치 신호에 기초하여 상기 제1 스위치와 상기 제2 스위치에 인가되는 스위칭 제어 신호를 생성하는 스위칭 신호 생성기를 포함하는 것을 특징으로 하는 반도체 메모리 장치. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 서브 매치 신호가 상기 제1 어드레스와 상기 제2 어드레스가 동일하지 않음을 나타내는 경우, 상기 제1 어드레스 FIFO 버퍼는 상기 갱신 신호에 기초하여 상기 제1 어드레스를 상기 제2 어드레스 FIFO 버퍼로 쉬프트 시키고, 상기 제2 어드레스를 내부에 저장하고,상기 스위칭 신호 생성기는 상기 스위칭 제어 신호를 상기 제1 스위치와 상기 제2 스위치에 인가하여 상기 제1 스위치와 상기 제2 스위치를 턴-온 시키는 것을 특징으로 하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 제3 독출 동작에 수반되는 제3 어드레스를 상기 제2 어드레스 FIFO 버퍼에 저장된 상기 제1 어드레스와 비교하여 상기 제1 어드레스와 상기 제3 어드레스의 동일성 여부를 나타내는 제2 서브 매치 신호를 생성하는 제2 어드레스 비교기를 더 포함하고,상기 제1 어드레스 비교기는 상기 제3 어드레스를 상기 제1 어드레스 FIFO 버퍼에 저장된 상기 제1 어드레스와 비교하여 상기 제2 어드레스와 상기 제3 어드레스의 동일성 여부를 나타내는 상기 제1 서브 매치 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제1 서브 매치 신호가 상기 제1 어드레스와 상기 제2 어드레스가 동일함을 나타내는 경우, 상기 스위칭 신호 생성기는 상기 스위칭 제어 신호를 상기 제1 스위치와 상기 제2 스위치에 인가하여 상기 제1 스위치와 상기 제2 스위치를 턴-오프 시키고,상기 복수의 데이터 FIFO 버퍼들 중 상기 제1 어드레스와 관련된 제1 FIFO 버퍼는 상기 제1 서브 매치 신호에 응답하여 내부에 저장된 제1 데이터를 상기 데이터 입출력 버퍼에 제공하는 것을 특징으로 하는 반도체 메모리 장치.  </claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 어드레스를 수신하는 어드레스 버퍼와 상기 비트라인들에 연결되는 컬럼 디코더 사이에 연결되는 제1 스위치; 및상기 메모리 셀 어레이에 연결되는 입출력 게이팅 회로와 상기 데이터 FIFO 회로 사이에 연결되는 제2 스위치를 더 포함하고,상기 어드레스 비교 회로는상기 복수의 독출 동작들에 수반되는 복수의 어드레스들이 동일하지 않은 경우, 상기 복수의 어드레스들을 FIFO 방식으로 저장하는 복수의 어드레스 FIFO 버퍼들;상기 현재 어드레스를 상기 복수의 복수의 어드레스 FIFO 버퍼들에 저장된 상기 복수의 이전 어드레스들과 각각 비교하여 복수의 서브 매치 신호들을 생성하는 복수의 어드레스 비교기들;상기 복수의 서브 매치 신호들에 오어(OR) 연산을 수행하여 매치 신호를 생성하는 오어 게이트;상기 매치 신호를 반전시켜 노 매치 신호를 생성하는 인버터;상기 노 매치 신호와 상기 독출 신호에 기초하여 갱신 신호를 생성하는 갱신 신호 생성기; 및 상기 매치 신호에 기초하여 상기 제1 스위치와 상기 제2 스위치에 인가되는 스위칭 제어 신호를 생성하는 스위칭 신호 생성기를 포함하고상기 제어 로직 회로는상기 커맨드들을 디코딩하고, 상기 커맨드들이 상기 커맨드들이 상기 독출 동작들과 상기 현재 독출 동작 중 하나를 지시하는 경우, 상기 독출 신호를 생성하는 커맨드 디코더를 포함하는 것을 특징으로 하는 반도체 메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 복수의 서브 매치 신호들 중 하나가 상기 현재 어드레스가 상기 복수의 이전 어드레스들 중 하나와 일치함을 나타내는 경우,상기 스위칭 신호 생성기는 상기 스위칭 제어 신호를 상기 제1 스위치와 상기 제2 스위치에 인가하여 상기 제1 스위치와 상기 제2 스위치를 턴-오프 시키고,상기 복수의 데이터 FIFO 버퍼들 중 상기 현지 어드레스와 일치되는 이전 어드레스와 관련된 데이터 FIFO 버퍼는 상기 일치되는 서브 매치 신호에 응답하여 내부에 저장된 데이터를 상기 데이터 입출력 버퍼에 제공하는 것을 특징으로 하는 반도체 메모리 장치. </claim></claimInfo><claimInfo><claim>9. 적어도 하나의 객체를 렌더링하여 복수의 이미지 데이터를 생성하는 그래픽 프로세서(GPU), 메모리 컨트롤러 및 디스플레이 컨트롤러를 포함하는 시스템-온 칩;상기 시스템-온 칩과 상기 메모리 컨트롤러를 통하여 연결되는 반도체 메모리 장치; 및상기 시스템-온 칩과 상기 디스플레이 컨트롤러를 통하여 연결되는 디스플레이 장치를 포함하고,상기 반도체 메모리 장치는 복수의 워드라인들과 복수의 비트라인들에 연결된 복수의 휘발성 메모리 셀들을 포함하고 상기 복수의 이미지 데이터를 저장하는 메모리 셀 어레이; 및복수의 독출 동작들 각각에서 상기 메모리 셀 어레이로부터 독출된 이미지 데이터를 선입-선출(FIFO) 방식으로 순차적으로 저장하는 복수의 데이터 FIFO 버퍼들을 구비하는 출력하는 데이터 FIFO 회로를 포함하고,상기 반도체 메모리 장치는 일정한 범위의 이전 프레임들 중 하나와 현재 프레임에서 상기 디스플레이에 표시될 이미지가 동일한 경우, 상기 복수의 데이터 FIFO 버퍼들 중 하나에 저장된 상기 복수의 이미지 데이터를 상기 이미지로서 상기 메모리 컨트롤러와 상기 디스플레이 컨트롤러를 통하여 상기 디스플레이 장치에 제공하는 전자 장치. </claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 반도체 메모리 장치는복수의 기입 동작들 각각에서 상기 메모리 컨트롤러로부터 수신된 상기 데이터를 상기 메모리 셀 어레이에 제공하는 데이터 입출력 버퍼;상기 복수의 독출 동작들을 지시하는 커맨드들에 수반되는 이전 어드레스들을 순차적으로 저장하고, 현재 독출 동작을 지시하는 커맨드에 수반되는 현재 어드레스와 상기 이전 어드레스들의 비교에 기초하여 복수의 서브 매치 신호들을 생성하는 어드레스 비교 회로; 상기 메모리 컨트롤러로부터 상기 커맨드들을 수신하고, 상기 커맨드들이 상기 독출 동작들과 상기 현재 독출 동작을 지시하는 경우, 독출 신호를 상기 어드레스 비교 회로에 제공하는 제어 로직 회로;상기 어드레스를 수신하는 어드레스 버퍼와 상기 비트라인들에 연결되는 컬럼 디코더 사이에 연결되는 제1 스위치; 및상기 메모리 셀 어레이에 연결되는 입출력 게이팅 회로와 상기 데이터 FIFO 회로 사이에 연결되는 제2 스위치를 더 포함하고,상기 어드레스 비교 회로는상기 복수의 독출 동작들에 수반되는 복수의 어드레스들이 동일하지 않은 경우, 상기 복수의 어드레스들을 선입 선출 방식으로 저장하는 복수의 어드레스 FIFO 버퍼들;상기 현재 어드레스를 상기 복수의 복수의 어드레스 FIFO 버퍼들에 저장된 상기 복수의 어드레스들과 각각 비교하여 복수의 서브 매치 신호들을 생성하는 복수의 어드레스 비교기들;상기 복수의 서브 매치 신호들에 오어(OR) 연산을 수행하여 매치 신호를 생성하는 오어 게이트;상기 매치 신호를 반전시켜 노 매치 신호를 생성하는 인버터;상기 노 매치 신호와 상기 독출 신호에 기초하여 갱신 신호를 생성하는 갱신 신호 생성기; 및상기 매치 신호에 기초하여 상기 제1 스위치와 상기 제2 스위치에 인가되는 스위칭 제어 신호를 생성하는 스위칭 신호 생성기를 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM Seung Han</engName><name>김승한</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHO Gun Hee</engName><name>조건희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.04.19</receiptDate><receiptNumber>1-1-2022-0417447-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0265370-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.14</receiptDate><receiptNumber>9-5-2025-0986725-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220048075.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93984a92449a3219d2ee1adfdf421660379e293859dd05c9704457553494a93883a238e27ddaed7ba47b17653070c519e34ef11816d2a90a1a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf876f0dc7711caf527a6ddb43b1e46272b1cbddbf14a4dc0e757809a5c2fe8edbc4c2a60ba328308f2f0e0b0bb4e492cf948fe7383d798846</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>