---
layout: post
title: "CO | P3 - Logisim单周期CPU设计文档"
date: 2024-02-13 12:00:00 +0800
categories: [CO]
description: 计组实验P3设计文档
keywords: CO, 设计文档
mermaid: false
sequence: false
flow: false
mathjax: false
mindmap: false
mindmap2: false
---

# 一、设计草稿

## 支持的指令

add, sub, ori, lw, sw, beq, lui, nop
#### R型
- add: 000000 rs rt rd 00000 100000
- sub: 000000 rs rt rd 00000 100010
#### I型
- beq: 000100 rs rt offset(imm)
- lui: 001111 00000 rt imm
	- 0 1 0 1 0 0 0 Shift
- ori: 001101 rs rt imm
- lw: 100011 base rt offset(imm)
- sw: 101011 base rt offset(imm)
## 指令存储器IM+程序计数器PC


![](/images/posts/CO/p3-im-pc.png)
### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **异步**复位信号，高电平有效，置pc为0x0000_3000 | 
| 2 | clk | I | 时钟信号 |
| 3 | pcNext[31:0] | I | 下一条指令的地址 | 
| 4 | pc[31:0] | O | 当前指令地址 | 
| 5 | Instr[31:0] | O | 将要执行的指令 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 复位 | **异步**复位，置pc为0x00003000 | 
| 2 | 更新 | 在时钟上升沿，更新pc的值为pcNext | 
| 3 | 输出 | 输出当前指令地址对应指令内容 | 

## 次地址计算单元NPC

![](/images/posts/CO/p3-npc.png)

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | ALUIsZero | I | 指示ALU计算结果是否为0，高电平表示为0，目前用于BEQ指令 | 
| 2 | IsBeq | I | 指示当前指令是否为BEQ，高电平表示是BEQ，目前用于BEQ指令 |
| 3 | pc[31:0] | I | 当前指令地址 | 
| 4 | pcNext[31:0] | O | 下一条指令的地址 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 输出 | 输出pcNext | 

## 寄存器堆GRF

![](/images/posts/CO/p3-grf.png)

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | reset | I | **异步**复位信号，高电平有效 | 
| 2 | clk | I | 时钟信号 |
| 3 | WE | I | 写使能信号，高电平有效 | 
| 4 | A1[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD1 |
| 5 | A2[4:0] | I | 5位地址输入信号，指定寄存器位置，读出寄存器数据到RD2 |
| 6 | A3[4:0] | I | 5位地址输入信号，指定寄存器位置，将WD数据写入到寄存器 |
| 7 | WD [31:0] | I | 32位写入数据内容 |
| 8 | RD1 [31:0] | O | 输出A1指定的寄存器的32位数据 |
| 9 | RD2 [31:0] | O | 输出A2指定的寄存器的32位数据 | 

### 功能定义

| 序号 | 功能 | 描述 |
| ---- | ---- | ---- |
| 1 | 异步复位 | reset有效时异步复位所有寄存器 |
| 2 | 读出数据 | 将A1和A2地址对应的寄存器的值分别通过RD1和RD2读出 | 
| 3 | 写入数据 | 当WE有效且clk上升沿来临时将WD数据写入到A3指定的寄存器 | 

## 算数运算单元ALU

![](/images/posts/CO/p3-alu.png)

### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | src1[31:0] | I | ALU计算的第一个操作数 | 
| 2 | src2[31:0] | I | ALU计算的第二个操作数 | 
| 3 | ALUop[1:0] | I | ALU功能选择信号 |
| 4 | res [31:0] | O | 输出计算结果 |
| 5 | isZero | O | 指示计算结果是否为0 | 

## 功能定义

|序号|功能|ALUop|描述|
|---|---|---|---|
|1|无符号加|00|res = src1 + src2|
|2|无符号减|01|res = src1 - src2|
|3|或|10|res = src1 \| src2|
|4|src2左移16位|11|res = src2 << 0x10|

## 控制器CTRL

![](/images/posts/CO/p3-ctrl.png)

完全参考教程设计
如果nop指令实现改变，考虑在此处输入Instr[31:0]进行判断
### 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | func[5:0] | I | 指令的5-0位，对R型指令进行进一步判别 |
| 2 | Opcode[5:0] | I | 指令的31-26位 | 
| 3 | ToRegD | O | 写入寄存器指示信号，高电平时写入rd，低电平时写入rt | 
| 4 | ALUSrc | O | ALU功能选择信号，高电平时src2为ImmExtended，低电平时为RD2 |
| 5 | Mem2Reg | O | 写入寄存器堆数据选择信号，高电平时从DM写入，低电平时从ALU的result写入 |
| 6 | RegWrite | O | 高电平时寄存器堆写入使能，低电平时寄存器堆不可写入 | 
| 7 | MemWrite | O | 高电平时DM写入使能，低电平时DM不可写入 | 
| 8 | IsBeq | O | 高电平时指示为BEQ指令，低电平时指示为不是BEQ指令 | 
| 9 | ExtOp | O | 高电平时EXT进行符号拓展，低电平时EXT进行0拓展 | 
| 10 | ALUop[1:0] | O | ALU运算控制信号，对应见ALU模块 | 

### 功能定义

根据func和Opcode解析指令类型，进而构建数据通路

### 数据通路分析

| Ins | add | sub | ori | lui | lw | sw | beq |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| func | 10 0000 | 10 0010 | x | x | x | x | x |
| op | 00 0000 | 00 0000 | 00 1101 | 00 1111 | 10 0011 | 10 1011 | 00 0100 |
| ToRegD | 1 | 1 | 0 | 0 | 0 | x | x |
| ALUSrc | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
| Mem2Reg | 0 | 0 | 0 | 0 | 1 | x | x |
| RegWrite | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| MemWrite | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| IsBeq | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| ExtOp | x | x | 0 | 0 | 1 | 1 | 1 |
| ALUop | add | sub | or | shift | add | add | sub |

这里beq的ExtOp为1与我的实现有关

## 扩展单元EXT

![](/images/posts/CO/p3-ext.png)

## 端口说明

| 序号 | 信号名称 | 方向 | 描述 |
| ---- | ---- | ---- | ---- |
| 1 | IN[15:0] | I | 要扩展的16位立即数 |
| 2 | ExtOp | I | 扩展方式控制信号，高电平时进行符号拓展，低电平时进行零拓展 |
| 3 | OUT[31:0] | O | 扩展结果 |

### 功能定义

根据ExtOp信号对立即数进行对应拓展

# 二、测试方案

根据最后一道思考题的改进版实现了如下代码，使用MARS进行对拍测试

```
ori $a0, $0, 123
ori $a1, $a0, 456
lui $a2, 123            # 符号位为 0
lui $a3, 0xffff         # 符号位为 1
ori $a3, $a3, 0xffff    # $a3 = -1
add $s0, $a0, $a2      # 正正
add $s1, $a0, $a3      # 正负
add $s2, $a3, $a3      # 负负
sub $s0, $a0, $a2      # 正正
sub $s1, $a0, $a3      # 正负
sub $s2, $a3, $a3      # 负负
ori $t0, $0, 0x0000
sw $a0, 0($t0)
sw $a1, 4($t0)
sw $a2, 8($t0)
sw $a3, 12($t0)
sw $s0, 16($t0)
sw $s1, 20($t0)
sw $s2, 24($t0)
lw $a0, 0($t0)
lw $a1, 12($t0)
sw $a0, 28($t0)
sw $a1, 32($t0)
ori $t0, $0, 0x0020
sw $a0, 0($t0)
sw $a1, -4($t0)
sw $a2, -8($t0)
sw $a3, -12($t0)
lw $a0, 0($t0)
lw $a1, -12($t0)
ori $a0, $0, 1
ori $a1, $0, 2
ori $a2, $0, 1
beq $a0, $a1, loop1     # 不相等
beq $a0, $a2, loop2     # 相等
loop1:sw $a0, 36($t0)
loop2:sw $a1, 40($t0)
sub $a1, $a1, $a0
nop
beq $a1, $a2, loop2     # 相等
nop
```

# 三、思考题

>上面我们介绍了通过 FSM 理解单周期 CPU 的基本方法。请大家指出单周期 CPU 所用到的模块中，哪些发挥状态存储功能，哪些发挥状态转移功能。

状态存储：PC、GRF、DM
状态转移：NPC、ALU、CTRL、EXT

>现在我们的模块中 IM 使用 ROM， DM 使用 RAM， GRF 使用 Register，这种做法合理吗？ 请给出分析，若有改进意见也请一并给出。

合理。
- ROM for IM：指令在程序运行时不允许被改变，ROM的特性正好适合实现IM
- RAM for DM：RAM速度快，可读可写，适应了存储加载型指令的要求
- Register for GRF：寄存器堆使用寄存器实现是合情合理的，寄存器可以高速读写，且寄存器个数少且固定，不必使用RAM
- 改进：现代计算机指令和数据不分开存储，IM和DM共用一块空间，只不过在分别的功能实现时会严格区分区域，因此可以考虑还原这种实现；现在我的DM采用按字存储，无法直接实现半字级或字节级的读取修改。

> 在上述提示的模块之外，你是否在实际实现时设计了其他的模块？如果是的话，请给出介绍和设计的思路。

暂时没有实现其他的模块。

> 事实上，实现 `nop` 空指令，我们并不需要将它加入控制信号真值表，为什么？

nop在CPU运行周期内不需要对控制信号产生任何高电平（pc自增4不需要CTRL模块进行控制），本版实现中nop对应的指令码为0x00000000，不会产生任何控制信号，即相当于执行了nop指令；若后续要求改变nop的指令码且产生了冲突，可考虑在CTRL模块传入Instr进行特判，只要保证不产生控制信号高电平即可。

> 阅读 Pre 的 [“MIPS 指令集及汇编语言”](http://cscore.buaa.edu.cn/tutorial/mips/mips-6/mips6-1/) 一节中给出的测试样例，评价其强度（可从各个指令的覆盖情况，单一指令各种行为的覆盖情况等方面分析），并指出具体的不足之处。

ori: 为寄存器构造正值
lui: 为寄存器构造负值
add: 利用ori和lui构造好的数据进行三种类型的加法测试
sub: 未测试
sw: 未覆盖offset值为负数的情况
lw: 未覆盖offset值为负数的情况
beq: 覆盖两种情况，但未覆盖offset值为负数的情况
nop: 未测试

```
ori $a0, $0, 123
ori $a1, $a0, 456
lui $a2, 123            # 符号位为 0
lui $a3, 0xffff         # 符号位为 1
ori $a3, $a3, 0xffff    # $a3 = -1
add $s0, $a0, $a2      # 正正
add $s1, $a0, $a3      # 正负
add $s2, $a3, $a3      # 负负
sub $s0, $a0, $a2      # 正正
sub $s1, $a0, $a3      # 正负
sub $s2, $a3, $a3      # 负负
ori $t0, $0, 0x0000
sw $a0, 0($t0)
sw $a1, 4($t0)
sw $a2, 8($t0)
sw $a3, 12($t0)
sw $s0, 16($t0)
sw $s1, 20($t0)
sw $s2, 24($t0)
lw $a0, 0($t0)
lw $a1, 12($t0)
sw $a0, 28($t0)
sw $a1, 32($t0)
ori $t0, $0, 0x0020
sw $a0, 0($t0)
sw $a1, -4($t0)
sw $a2, -8($t0)
sw $a3, -12($t0)
lw $a0, 0($t0)
lw $a1, -12($t0)
ori $a0, $0, 1
ori $a1, $0, 2
ori $a2, $0, 1
beq $a0, $a1, loop1     # 不相等
beq $a0, $a2, loop2     # 相等
loop1:sw $a0, 36($t0)
loop2:sw $a1, 40($t0)
sub $a1, $a1, $a0
nop
beq $a1, $a2, loop2     # 相等
nop
```

# 四、实验前准备

- branch型：BGEZ、BGTZ、...仅需修改判断条件？
	- bgtz：000111 rs 00000 offset
	- `if <cond> pc += 4 + sign_extend(off_set || 0^2) else pc += 4`
	- ![](/images/posts/CO/p3-bgtz.png)
	- NPC如上图修改，两个新信号分别来自ALU和CTRL
	- CTRL：x 000111 x 0(使用0寄存器) x 0 0 IsBgtz x sub
- j
	- `PC = PC31..28 || instr_index || 00`
	- ![](/images/posts/CO/p3-j.png)
	- NPC如上图修改，iid在main中从Instr中split出来，控制信号InsIsJ来自CTRL
	- CTRL：x 000010 x x x 0 0 InsIsJ x x
- jr
	- 其实和j修改思路差不多啊
- 跳转链接（jal/jalr）
	- 相比j/jr增加了向目标寄存器写入的部分，以jalr为例：000000 rs 00000 rd 00000 001001
	- CTRL：001001 000000 1 x 1 0 InsIsJR x x （opCode为全0（special），需要使用func来进一步判断）
	- GRF引出RD1到NPC
- lb、lh
	- lb：100000 base rt offset
	- `Addr ← GPR[base] + sign_ext(offset)
	- `memword ← memory[Addr]
	- `byte ← Addr1..0
	- `GPR[rt] ← sign_ext(memword7+8*byte..8*byte)
	- CTRL：x 100000 0 1 2(Mem2Reg需要修改) 1 0 0 1 add
	![](/images/posts/CO/p3-load.png)
	- main区域修改如上，Mem2Reg取1，再从CTRL中拉一个InsIsLb
- sb、sh
	- sb：101000 base rt offset
	- `Addr ← GPR[base] + sign_ext(offset)
	-  `byte ← Addr1..0
	- `memory[Addr]7+8*byte..8*byte ← GPR[rt]7:0
	- CRTL：x 101000 x 1 x 0 1 0 1 add
	- 具体改造直接参考学长的实现如下：
	  ![](/images/posts/CO/p3-store.png)
- sll？
	- 扩展alu就行，不很复杂
- slt
	- 相比前面几个比较简单，分析先不写了