###############################################################################################################
# Core-Level Timing Constraints for axi_clock_converter Component "HDLC_DPA_axi_clock_converter_1_2"
###############################################################################################################
#
# This component is configured to perform asynchronous clock-domain-crossing.
# Constraints will be handled by XPM_CDC.
