TimeQuest Timing Analyzer report for check_uart_rx
Fri May 24 11:18:49 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; check_uart_rx                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 415.45 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.407 ; -85.201            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -100.000                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                          ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.407 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.341      ;
; -1.399 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.333      ;
; -1.385 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.319      ;
; -1.337 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.271      ;
; -1.317 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.250      ;
; -1.312 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.245      ;
; -1.308 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.242      ;
; -1.278 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.211      ;
; -1.278 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.211      ;
; -1.278 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.211      ;
; -1.222 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.155      ;
; -1.221 ; byte2ascill:u_byte2ascill|lower_4bit[1]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.155      ;
; -1.221 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.155      ;
; -1.219 ; byte2ascill:u_byte2ascill|c_state.S1        ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.153      ;
; -1.218 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.152      ;
; -1.218 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.152      ;
; -1.217 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.150      ;
; -1.217 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.150      ;
; -1.216 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.150      ;
; -1.214 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.147      ;
; -1.213 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.147      ;
; -1.212 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.145      ;
; -1.209 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.142      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.208 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.141      ;
; -1.207 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.141      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.203 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.136      ;
; -1.202 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.135      ;
; -1.202 ; byte2ascill:u_byte2ascill|top_4bit[0]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.135      ;
; -1.202 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.136      ;
; -1.199 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.133      ;
; -1.179 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.112      ;
; -1.179 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.112      ;
; -1.176 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.109      ;
; -1.169 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.102      ;
; -1.162 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.095      ;
; -1.162 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.095      ;
; -1.159 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.092      ;
; -1.158 ; spi_master_adc:u_spi_master_adc|cnt[1]      ; spi_master_adc:u_spi_master_adc|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.091      ;
; -1.152 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.085      ;
; -1.151 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.085      ;
; -1.151 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.085      ;
; -1.150 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.083      ;
; -1.149 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.082      ;
; -1.149 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.082      ;
; -1.139 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.072      ;
; -1.139 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.072      ;
; -1.139 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.072      ;
; -1.139 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.072      ;
; -1.137 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.070      ;
; -1.137 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.070      ;
; -1.137 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.070      ;
; -1.137 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.070      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.108 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.042      ;
; -1.099 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.033      ;
; -1.099 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.033      ;
; -1.099 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.033      ;
; -1.097 ; uart_rx:u_uart_rx|cnt_rx_div[0]             ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.031      ;
; -1.097 ; uart_rx:u_uart_rx|cnt_rx_div[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.031      ;
; -1.093 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.026      ;
; -1.090 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.021      ;
; -1.090 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.021      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.022      ;
; -1.087 ; byte2ascill:u_byte2ascill|c_state.S2        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.023      ;
; -1.078 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.011      ;
; -1.070 ; spi_master_adc:u_spi_master_adc|cnt[0]      ; spi_master_adc:u_spi_master_adc|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.003      ;
; -1.068 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[0]                                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.002      ;
; -1.068 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[1]                                    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.002      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.374 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.392 ; uart_rx:u_uart_rx|data_buffer[2]               ; fnd_data[1]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.393 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; byte2ascill:u_byte2ascill|top_4bit[3]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.397 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.615      ;
; 0.400 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.618      ;
; 0.401 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.620      ;
; 0.402 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.620      ;
; 0.402 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; byte2ascill:u_byte2ascill|top_4bit[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.620      ;
; 0.432 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.651      ;
; 0.481 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.485 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.704      ;
; 0.487 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.706      ;
; 0.493 ; uart_rx:u_uart_rx|uart_rxd_d1                  ; uart_rx:u_uart_rx|uart_rxd_d2                  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.725      ;
; 0.500 ; uart_rx:u_uart_rx|data_buffer[1]               ; fnd_data[0]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.718      ;
; 0.507 ; uart_rx:u_uart_rx|data_buffer[3]               ; fnd_data[2]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.725      ;
; 0.507 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; byte2ascill:u_byte2ascill|top_4bit[1]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.725      ;
; 0.507 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.725      ;
; 0.513 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.731      ;
; 0.519 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.526 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.527 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.745      ;
; 0.528 ; uart_rx:u_uart_rx|data_buffer[6]               ; fnd_data[5]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.746      ;
; 0.529 ; uart_rx:u_uart_rx|data_buffer[5]               ; fnd_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.747      ;
; 0.539 ; uart_rx:u_uart_rx|data_buffer[7]               ; fnd_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.757      ;
; 0.547 ; uart_rx:u_uart_rx|data_buffer[4]               ; fnd_data[3]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.554 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.562 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.571 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.575 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; uart_rx:u_uart_rx|uart_rxd_d3                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.582 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.583 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.589 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.807      ;
; 0.593 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[6]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.811      ;
; 0.593 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.601 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.820      ;
; 0.613 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.831      ;
; 0.618 ; uart_rx:u_uart_rx|data_buffer[6]               ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.836      ;
; 0.618 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.618 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.620 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.838      ;
; 0.621 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.839      ;
; 0.621 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.840      ;
; 0.622 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.841      ;
; 0.623 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.841      ;
; 0.625 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.627 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.846      ;
; 0.644 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.862      ;
; 0.648 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.866      ;
; 0.651 ; uart_rx:u_uart_rx|data_buffer[8]               ; fnd_data[7]                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.869      ;
; 0.653 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.872      ;
; 0.663 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.881      ;
; 0.663 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.881      ;
; 0.663 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.882      ;
; 0.664 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.883      ;
; 0.665 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.883      ;
; 0.666 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.884      ;
; 0.675 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.893      ;
; 0.675 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.893      ;
; 0.675 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.893      ;
; 0.676 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.894      ;
; 0.687 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; byte2ascill:u_byte2ascill|lower_4bit[3]        ; clk          ; clk         ; 0.000        ; 0.060      ; 0.904      ;
; 0.689 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.060      ; 0.906      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d2_push                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d_push                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[7]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; baudrate   ; clk        ; 2.975 ; 3.400 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; 0.929 ; 1.340 ; Rise       ; clk             ;
; push_start ; clk        ; 1.056 ; 1.474 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.432 ; 1.855 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; baudrate   ; clk        ; -1.664 ; -2.084 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; -0.552 ; -0.944 ; Rise       ; clk             ;
; push_start ; clk        ; -0.684 ; -1.094 ; Rise       ; clk             ;
; sdata      ; clk        ; -1.074 ; -1.488 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 5.193 ; 5.216 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 5.875 ; 5.793 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 6.041 ; 5.998 ; Rise       ; clk             ;
; led[*]     ; clk        ; 5.614 ; 5.599 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 5.346 ; 5.360 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 5.553 ; 5.528 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 5.322 ; 5.317 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 5.558 ; 5.551 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 5.320 ; 5.329 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 5.614 ; 5.599 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 5.344 ; 5.355 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 5.348 ; 5.358 ; Rise       ; clk             ;
; sclk       ; clk        ; 5.146 ; 5.170 ; Rise       ; clk             ;
; txd        ; clk        ; 5.571 ; 5.543 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 5.087 ; 5.110 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 5.407 ; 5.339 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 5.564 ; 5.537 ; Rise       ; clk             ;
; led[*]     ; clk        ; 5.212 ; 5.207 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 5.237 ; 5.248 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 5.436 ; 5.409 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 5.214 ; 5.207 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 5.440 ; 5.431 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 5.212 ; 5.219 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 5.494 ; 5.478 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 5.235 ; 5.244 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 5.238 ; 5.247 ; Rise       ; clk             ;
; sclk       ; clk        ; 5.041 ; 5.067 ; Rise       ; clk             ;
; txd        ; clk        ; 5.453 ; 5.424 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 465.98 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.146 ; -67.630           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -100.000                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.146 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.086      ;
; -1.135 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.075      ;
; -1.130 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.070      ;
; -1.080 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.020      ;
; -1.068 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.056     ; 2.007      ;
; -1.062 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.056     ; 2.001      ;
; -1.056 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.995      ;
; -1.056 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.995      ;
; -1.056 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.995      ;
; -1.055 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.995      ;
; -1.008 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.948      ;
; -1.008 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.948      ;
; -0.994 ; byte2ascill:u_byte2ascill|c_state.S1        ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.934      ;
; -0.989 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.929      ;
; -0.989 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.928      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; byte2ascill:u_byte2ascill|lower_4bit[1]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.985 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.925      ;
; -0.985 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.925      ;
; -0.985 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.925      ;
; -0.985 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.924      ;
; -0.985 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.984 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.924      ;
; -0.983 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.922      ;
; -0.979 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.918      ;
; -0.979 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.918      ;
; -0.978 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.918      ;
; -0.974 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.914      ;
; -0.974 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.055     ; 1.914      ;
; -0.966 ; byte2ascill:u_byte2ascill|top_4bit[0]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.056     ; 1.905      ;
; -0.946 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.885      ;
; -0.946 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.885      ;
; -0.946 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.885      ;
; -0.944 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.884      ;
; -0.941 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.881      ;
; -0.941 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.881      ;
; -0.938 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.878      ;
; -0.936 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.933 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.873      ;
; -0.928 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.868      ;
; -0.928 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.868      ;
; -0.922 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.862      ;
; -0.922 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.862      ;
; -0.921 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.861      ;
; -0.919 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.913 ; uart_rx:u_uart_rx|cnt_rx_div[0]             ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_rx:u_uart_rx|cnt_rx_div[0]             ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.853      ;
; -0.911 ; spi_master_adc:u_spi_master_adc|cnt[1]      ; spi_master_adc:u_spi_master_adc|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.055     ; 1.851      ;
; -0.910 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.850      ;
; -0.894 ; byte2ascill:u_byte2ascill|c_state.S2        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.837      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.833      ;
; -0.887 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 1.000        ; -0.058     ; 1.824      ;
; -0.887 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 1.000        ; -0.058     ; 1.824      ;
; -0.880 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.821      ;
; -0.880 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.821      ;
; -0.880 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.821      ;
; -0.878 ; byte2ascill:u_byte2ascill|c_state.S1        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.053     ; 1.820      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.815      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.876 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.816      ;
; -0.873 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.812      ;
; -0.856 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[0]                                    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.796      ;
; -0.856 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[1]                                    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.796      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.340 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.349 ; uart_rx:u_uart_rx|data_buffer[2]               ; fnd_data[1]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.354 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.355 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; byte2ascill:u_byte2ascill|top_4bit[3]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.360 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.558      ;
; 0.364 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.365 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.563      ;
; 0.365 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; byte2ascill:u_byte2ascill|top_4bit[0]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.563      ;
; 0.379 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.578      ;
; 0.433 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.437 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.439 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.449 ; uart_rx:u_uart_rx|uart_rxd_d1                  ; uart_rx:u_uart_rx|uart_rxd_d2                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.661      ;
; 0.453 ; uart_rx:u_uart_rx|data_buffer[1]               ; fnd_data[0]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.652      ;
; 0.456 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; byte2ascill:u_byte2ascill|top_4bit[1]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.654      ;
; 0.457 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.655      ;
; 0.459 ; uart_rx:u_uart_rx|data_buffer[3]               ; fnd_data[2]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.658      ;
; 0.471 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.477 ; uart_rx:u_uart_rx|data_buffer[6]               ; fnd_data[5]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.676      ;
; 0.482 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.680      ;
; 0.483 ; uart_rx:u_uart_rx|data_buffer[5]               ; fnd_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.487 ; uart_rx:u_uart_rx|data_buffer[7]               ; fnd_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.686      ;
; 0.495 ; uart_rx:u_uart_rx|data_buffer[4]               ; fnd_data[3]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.694      ;
; 0.497 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.499 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.512 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.517 ; uart_rx:u_uart_rx|uart_rxd_d3                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.522 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.523 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.722      ;
; 0.533 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.534 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[6]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.732      ;
; 0.540 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.739      ;
; 0.550 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.748      ;
; 0.554 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.753      ;
; 0.558 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.756      ;
; 0.561 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.760      ;
; 0.561 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.760      ;
; 0.563 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.762      ;
; 0.564 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.763      ;
; 0.565 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.764      ;
; 0.565 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.765      ;
; 0.566 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.765      ;
; 0.568 ; uart_rx:u_uart_rx|data_buffer[6]               ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.574 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.578 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.776      ;
; 0.580 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.583 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.782      ;
; 0.584 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.783      ;
; 0.590 ; uart_rx:u_uart_rx|data_buffer[8]               ; fnd_data[7]                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.789      ;
; 0.596 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.795      ;
; 0.598 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.797      ;
; 0.606 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.804      ;
; 0.613 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.812      ;
; 0.615 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.813      ;
; 0.615 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.813      ;
; 0.615 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.813      ;
; 0.618 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.816      ;
; 0.618 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.816      ;
; 0.620 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[6]          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.818      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d2_push                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d_push                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[7]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_push                                         ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; baudrate   ; clk        ; 2.597 ; 2.958 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; 0.735 ; 1.079 ; Rise       ; clk             ;
; push_start ; clk        ; 0.862 ; 1.209 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.199 ; 1.550 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; baudrate   ; clk        ; -1.414 ; -1.759 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; -0.402 ; -0.733 ; Rise       ; clk             ;
; push_start ; clk        ; -0.535 ; -0.874 ; Rise       ; clk             ;
; sdata      ; clk        ; -0.884 ; -1.228 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 4.920 ; 4.968 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 5.548 ; 5.453 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 5.715 ; 5.655 ; Rise       ; clk             ;
; led[*]     ; clk        ; 5.337 ; 5.303 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 5.085 ; 5.067 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 5.270 ; 5.218 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 5.061 ; 5.049 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 5.282 ; 5.254 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 5.056 ; 5.038 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 5.337 ; 5.303 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 5.081 ; 5.060 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 5.085 ; 5.062 ; Rise       ; clk             ;
; sclk       ; clk        ; 4.878 ; 4.924 ; Rise       ; clk             ;
; txd        ; clk        ; 5.298 ; 5.239 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 4.826 ; 4.874 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 5.139 ; 5.055 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 5.300 ; 5.252 ; Rise       ; clk             ;
; led[*]     ; clk        ; 4.960 ; 4.941 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 4.988 ; 4.968 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 5.165 ; 5.113 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 4.965 ; 4.951 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 5.177 ; 5.148 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 4.960 ; 4.941 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 5.230 ; 5.195 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 4.985 ; 4.962 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 4.988 ; 4.964 ; Rise       ; clk             ;
; sclk       ; clk        ; 4.786 ; 4.832 ; Rise       ; clk             ;
; txd        ; clk        ; 5.191 ; 5.133 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.356 ; -12.752           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -105.515                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.356 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.308      ;
; -0.333 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.323 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.275      ;
; -0.307 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.259      ;
; -0.294 ; byte2ascill:u_byte2ascill|lower_4bit[0]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.246      ;
; -0.291 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.291 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.248 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.199      ;
; -0.248 ; uart_tx:u_uart_tx|cnt_tx_div[1]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.199      ;
; -0.245 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.196      ;
; -0.245 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.196      ;
; -0.243 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.195      ;
; -0.243 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.195      ;
; -0.241 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.192      ;
; -0.240 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.191      ;
; -0.240 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.191      ;
; -0.237 ; byte2ascill:u_byte2ascill|top_4bit[0]       ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.189      ;
; -0.236 ; byte2ascill:u_byte2ascill|lower_4bit[1]     ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.233 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.185      ;
; -0.232 ; byte2ascill:u_byte2ascill|c_state.S1        ; byte2ascill:u_byte2ascill|data_out[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.184      ;
; -0.232 ; byte2ascill:u_byte2ascill|lower_4bit[2]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.184      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; spi_master_adc:u_spi_master_adc|cnt_sclk[0] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.228 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.227 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.179      ;
; -0.223 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[0]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.175      ;
; -0.222 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; byte2ascill:u_byte2ascill|lower_4bit[3]     ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.174      ;
; -0.221 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.216 ; spi_master_adc:u_spi_master_adc|cnt[4]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.167      ;
; -0.214 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.165      ;
; -0.213 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.213 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.209 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 1.000        ; -0.035     ; 1.161      ;
; -0.209 ; uart_rx:u_uart_rx|rx_en                     ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.161      ;
; -0.208 ; spi_master_adc:u_spi_master_adc|cnt[2]      ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.159      ;
; -0.207 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.159      ;
; -0.203 ; spi_master_adc:u_spi_master_adc|cnt[1]      ; spi_master_adc:u_spi_master_adc|cnt[4]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.189 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.141      ;
; -0.181 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4] ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.133      ;
; -0.180 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.132      ;
; -0.180 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.132      ;
; -0.180 ; uart_tx:u_uart_tx|tx_en                     ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.132      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.179 ; uart_rx:u_uart_rx|cnt_rx_div[2]             ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.176 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.128      ;
; -0.176 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.128      ;
; -0.176 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.128      ;
; -0.176 ; spi_master_adc:u_spi_master_adc|cnt_sclk[1] ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.128      ;
; -0.175 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.126      ;
; -0.174 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.125      ;
; -0.171 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.122      ;
; -0.170 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.121      ;
; -0.170 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.121      ;
; -0.169 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[5]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.120      ;
; -0.169 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.120      ;
; -0.168 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; uart_tx:u_uart_tx|cnt_tx_div[2]             ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.167 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; uart_tx:u_uart_tx|cnt_bit[0]                ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; byte2ascill:u_byte2ascill|c_state.S2        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.121      ;
; -0.163 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S2           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.112      ;
; -0.162 ; uart_tx:u_uart_tx|cnt_bit[0]                ; byte2ascill:u_byte2ascill|c_state.S3           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.111      ;
; -0.161 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.111      ;
; -0.158 ; byte2ascill:u_byte2ascill|top_4bit[3]       ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; byte2ascill:u_byte2ascill|top_4bit[2]       ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.108      ;
; -0.157 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[0]                                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.109      ;
; -0.157 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[1]                                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.109      ;
; -0.157 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[2]                                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.109      ;
; -0.157 ; uart_rx:u_uart_rx|cnt_bit[1]                ; fnd_data[3]                                    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.109      ;
+--------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_bit[3]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_bit[2]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; uart_rx:u_uart_rx|cnt_rx_div[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; byte2ascill:u_byte2ascill|c_state.IDLE         ; byte2ascill:u_byte2ascill|c_state.IDLE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; uart_tx:u_uart_tx|cnt_tx_div[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; uart_tx:u_uart_tx|cnt_tx_div[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; uart_tx:u_uart_tx|cnt_tx_div[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[0]         ; spi_master_adc:u_spi_master_adc|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[2]         ; spi_master_adc:u_spi_master_adc|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master_adc:u_spi_master_adc|cnt[1]         ; spi_master_adc:u_spi_master_adc|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|sclk           ; spi_master_adc:u_spi_master_adc|sclk           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_en                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W2           ; byte2ascill:u_byte2ascill|c_state.W2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W1           ; byte2ascill:u_byte2ascill|c_state.W1           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; byte2ascill:u_byte2ascill|c_state.W3           ; byte2ascill:u_byte2ascill|c_state.W3           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_tx:u_uart_tx|cnt_bit[3]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_master_adc:u_spi_master_adc|cs_n           ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; uart_tx:u_uart_tx|cnt_tx_div[0]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart_rx:u_uart_rx|cnt_bit[0]                   ; uart_rx:u_uart_rx|cnt_bit[0]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; d2_push                                        ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.204 ; uart_rx:u_uart_rx|data_buffer[8]               ; uart_rx:u_uart_rx|data_buffer[7]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; uart_rx:u_uart_rx|data_buffer[4]               ; uart_rx:u_uart_rx|data_buffer[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; uart_rx:u_uart_rx|data_buffer[7]               ; uart_rx:u_uart_rx|data_buffer[6]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; byte2ascill:u_byte2ascill|top_4bit[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; byte2ascill:u_byte2ascill|top_4bit[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; byte2ascill:u_byte2ascill|top_4bit[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; uart_rx:u_uart_rx|data_buffer[2]               ; fnd_data[1]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.211 ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; spi_master_adc:u_spi_master_adc|data_buffer[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.234 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.353      ;
; 0.250 ; uart_rx:u_uart_rx|uart_rxd_d1                  ; uart_rx:u_uart_rx|uart_rxd_d2                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.378      ;
; 0.255 ; uart_tx:u_uart_tx|tx_data[7]                   ; uart_tx:u_uart_tx|tx_data[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.258 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.377      ;
; 0.260 ; spi_master_adc:u_spi_master_adc|n_start_0d1    ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.379      ;
; 0.261 ; uart_rx:u_uart_rx|data_buffer[1]               ; fnd_data[0]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; uart_rx:u_uart_rx|data_buffer[3]               ; fnd_data[2]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; uart_rx:u_uart_rx|data_buffer[3]               ; uart_rx:u_uart_rx|data_buffer[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; spi_master_adc:u_spi_master_adc|data_buffer[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.269 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; byte2ascill:u_byte2ascill|top_4bit[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; spi_master_adc:u_spi_master_adc|data_buffer[5] ; spi_master_adc:u_spi_master_adc|data_buffer[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; uart_rx:u_uart_rx|data_buffer[9]               ; uart_rx:u_uart_rx|data_buffer[8]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.273 ; uart_rx:u_uart_rx|cnt_rx_div[2]                ; uart_rx:u_uart_rx|cnt_rx_div[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; uart_rx:u_uart_rx|data_buffer[6]               ; fnd_data[5]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; uart_rx:u_uart_rx|data_buffer[5]               ; fnd_data[4]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.280 ; uart_rx:u_uart_rx|data_buffer[7]               ; fnd_data[6]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.286 ; uart_rx:u_uart_rx|data_buffer[4]               ; fnd_data[3]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.294 ; uart_tx:u_uart_tx|tx_data[3]                   ; uart_tx:u_uart_tx|tx_data[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart_tx:u_uart_tx|tx_data[2]                   ; uart_tx:u_uart_tx|tx_data[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_tx:u_uart_tx|tx_data[4]                   ; uart_tx:u_uart_tx|tx_data[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart_tx:u_uart_tx|tx_data[1]                   ; uart_tx:u_uart_tx|tx_data[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master_adc:u_spi_master_adc|w_n_start      ; spi_master_adc:u_spi_master_adc|cs_n           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.306 ; spi_master_adc:u_spi_master_adc|n_start_0d2    ; spi_master_adc:u_spi_master_adc|w_n_start      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; uart_rx:u_uart_rx|uart_rxd_d3                  ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.311 ; uart_rx:u_uart_rx|cnt_bit[1]                   ; uart_rx:u_uart_rx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; uart_tx:u_uart_tx|cnt_bit[2]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.316 ; uart_rx:u_uart_rx|start_en                     ; uart_rx:u_uart_rx|rx_en                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; uart_tx:u_uart_tx|cnt_bit[1]                   ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.320 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; uart_tx:u_uart_tx|tx_data[8]                   ; uart_tx:u_uart_tx|tx_data[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; uart_tx:u_uart_tx|tx_data[9]                   ; uart_tx:u_uart_tx|tx_data[8]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; uart_rx:u_uart_rx|data_buffer[6]               ; uart_rx:u_uart_rx|data_buffer[5]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; uart_tx:u_uart_tx|tx_data[5]                   ; uart_tx:u_uart_tx|tx_data[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|data_buffer[9]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|cnt_rx_div[0]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.330 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|tx_data[9]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.449      ;
; 0.332 ; uart_rx:u_uart_rx|rx_en                        ; uart_rx:u_uart_rx|start_en                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.337 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.456      ;
; 0.339 ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; uart_rx:u_uart_rx|data_buffer[8]               ; fnd_data[7]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.346 ; uart_rx:u_uart_rx|data_buffer[2]               ; uart_rx:u_uart_rx|data_buffer[1]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.465      ;
; 0.347 ; spi_master_adc:u_spi_master_adc|data_buffer[0] ; spi_master_adc:u_spi_master_adc|data_buffer[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.350 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[1]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.350 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[2]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.350 ; uart_tx:u_uart_tx|tx_en                        ; uart_tx:u_uart_tx|cnt_bit[3]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.350 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.351 ; byte2ascill:u_byte2ascill|c_state.S2           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.470      ;
; 0.351 ; spi_master_adc:u_spi_master_adc|data_buffer[3] ; byte2ascill:u_byte2ascill|lower_4bit[3]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.470      ;
; 0.356 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.475      ;
; 0.359 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.478      ;
; 0.360 ; spi_master_adc:u_spi_master_adc|data_buffer[2] ; byte2ascill:u_byte2ascill|lower_4bit[2]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.479      ;
; 0.360 ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.479      ;
; 0.367 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[4]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.485      ;
; 0.367 ; byte2ascill:u_byte2ascill|c_state.S1           ; byte2ascill:u_byte2ascill|data_out[6]          ; clk          ; clk         ; 0.000        ; 0.034      ; 0.485      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.S3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|c_state.W3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|data_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|lower_4bit[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byte2ascill:u_byte2ascill|top_4bit[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d2_push                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; d_push                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; fnd_data[7]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cnt_sclk[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|cs_n           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|data_buffer[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|n_start_0d2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|sclk_rise      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; spi_master_adc:u_spi_master_adc|w_n_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|cnt_rx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|data_buffer[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|rx_en                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|start_en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_bit[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|cnt_tx_div[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_data[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx:u_uart_tx|tx_en                        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; d_push                                         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_rx:u_uart_rx|uart_rxd_d1                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; baudrate   ; clk        ; 1.660 ; 2.277 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; 0.512 ; 1.084 ; Rise       ; clk             ;
; push_start ; clk        ; 0.575 ; 1.142 ; Rise       ; clk             ;
; sdata      ; clk        ; 0.783 ; 1.352 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; baudrate   ; clk        ; -0.928 ; -1.542 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; -0.302 ; -0.858 ; Rise       ; clk             ;
; push_start ; clk        ; -0.367 ; -0.925 ; Rise       ; clk             ;
; sdata      ; clk        ; -0.581 ; -1.143 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 3.129 ; 3.094 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 3.474 ; 3.470 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 3.634 ; 3.618 ; Rise       ; clk             ;
; led[*]     ; clk        ; 3.336 ; 3.401 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 3.197 ; 3.239 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 3.296 ; 3.359 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 3.172 ; 3.227 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 3.303 ; 3.370 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 3.172 ; 3.220 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 3.336 ; 3.401 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 3.195 ; 3.239 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 3.197 ; 3.241 ; Rise       ; clk             ;
; sclk       ; clk        ; 3.099 ; 3.068 ; Rise       ; clk             ;
; txd        ; clk        ; 3.313 ; 3.379 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 3.067 ; 3.034 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 3.201 ; 3.215 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 3.354 ; 3.358 ; Rise       ; clk             ;
; led[*]     ; clk        ; 3.108 ; 3.154 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 3.132 ; 3.172 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 3.227 ; 3.287 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 3.108 ; 3.161 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 3.234 ; 3.297 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 3.108 ; 3.154 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 3.265 ; 3.328 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 3.131 ; 3.173 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 3.133 ; 3.175 ; Rise       ; clk             ;
; sclk       ; clk        ; 3.039 ; 3.009 ; Rise       ; clk             ;
; txd        ; clk        ; 3.244 ; 3.307 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.407  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.407  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -85.201 ; 0.0   ; 0.0      ; 0.0     ; -105.515            ;
;  clk             ; -85.201 ; 0.000 ; N/A      ; N/A     ; -105.515            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; baudrate   ; clk        ; 2.975 ; 3.400 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; 0.929 ; 1.340 ; Rise       ; clk             ;
; push_start ; clk        ; 1.056 ; 1.474 ; Rise       ; clk             ;
; sdata      ; clk        ; 1.432 ; 1.855 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; baudrate   ; clk        ; -0.928 ; -1.542 ; Rise       ; clk             ;
; inv_rxd    ; clk        ; -0.302 ; -0.733 ; Rise       ; clk             ;
; push_start ; clk        ; -0.367 ; -0.874 ; Rise       ; clk             ;
; sdata      ; clk        ; -0.581 ; -1.143 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 5.193 ; 5.216 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 5.875 ; 5.793 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 6.041 ; 5.998 ; Rise       ; clk             ;
; led[*]     ; clk        ; 5.614 ; 5.599 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 5.346 ; 5.360 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 5.553 ; 5.528 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 5.322 ; 5.317 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 5.558 ; 5.551 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 5.320 ; 5.329 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 5.614 ; 5.599 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 5.344 ; 5.355 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 5.348 ; 5.358 ; Rise       ; clk             ;
; sclk       ; clk        ; 5.146 ; 5.170 ; Rise       ; clk             ;
; txd        ; clk        ; 5.571 ; 5.543 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; cs_n       ; clk        ; 3.067 ; 3.034 ; Rise       ; clk             ;
; fnd_30_out ; clk        ; 3.201 ; 3.215 ; Rise       ; clk             ;
; fnd_74_out ; clk        ; 3.354 ; 3.358 ; Rise       ; clk             ;
; led[*]     ; clk        ; 3.108 ; 3.154 ; Rise       ; clk             ;
;  led[0]    ; clk        ; 3.132 ; 3.172 ; Rise       ; clk             ;
;  led[1]    ; clk        ; 3.227 ; 3.287 ; Rise       ; clk             ;
;  led[2]    ; clk        ; 3.108 ; 3.161 ; Rise       ; clk             ;
;  led[3]    ; clk        ; 3.234 ; 3.297 ; Rise       ; clk             ;
;  led[4]    ; clk        ; 3.108 ; 3.154 ; Rise       ; clk             ;
;  led[5]    ; clk        ; 3.265 ; 3.328 ; Rise       ; clk             ;
;  led[6]    ; clk        ; 3.131 ; 3.173 ; Rise       ; clk             ;
;  led[7]    ; clk        ; 3.133 ; 3.175 ; Rise       ; clk             ;
; sclk       ; clk        ; 3.039 ; 3.009 ; Rise       ; clk             ;
; txd        ; clk        ; 3.244 ; 3.307 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_30_out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_74_out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdata                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; baudrate                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; push_start              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inv_rxd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_30_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fnd_74_out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 756      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 756      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 24 11:18:46 2024
Info: Command: quartus_sta check_uart_rx -c check_uart_rx
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'check_uart_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.407             -85.201 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.146             -67.630 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.356             -12.752 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.515 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Fri May 24 11:18:49 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


