2（一） 中文摘要
下一代無線通信系統的目標是更高的資料傳送速率和增加通信覆蓋區域面積。但是，由
於系統耗用功率及法規上的限制，我們無法以增加信號射頻傳送功率來達到這個目標。「前饋
式錯誤更正技術」提供了達到這個目標的另一途徑，而先進的「前饋式錯誤更正碼」，正是下
一代無線網路系統的關鍵驅動技術。
目前有多項先進的標準將低密度同位元檢查碼納入考慮，如下一代衛星通訊的 DVB-S2
標準已採用編碼字長度為 64800 位元的低密度同位元檢查碼，藉由前饋式錯誤更正碼的改進，
可增加 30%的資料傳輸量。其他如無線網路標準 IEEE802.11n 之編碼率由 1/2 到 5/6，可對資
料提供不同程度的保護。
本計畫提出一種結合低密度同位元檢查碼解碼設計方法，我們稱作循環區塊型低密度同
位元檢查碼(Cyclic Block-Type LDPC, CB-LDPC)，做一個系統架構的實現。CB-LDPC 是一種
QC-LDPC 的特殊情形，由於結構上的簡化，他可以做有效的編碼。我們建立一個非正規的同
位元檢查碼的排列方法，來得到一種節省面積的設計，以及好的錯誤更正能力，以及可實現
的硬體架構。CB-LDPC 解碼利用了 min-sum algorithm(MSA)和利用位元節點單元(BNU)及檢
查節點單元(CNU)來作運算。不同的區塊矩陣的大小情況之下，CB-LDPC 可以提供較高的
throughput 但不會造成太多的效能的降低。
關鍵字—低密度同位元檢查碼，解碼器，編碼器，多輸入多輸出，硬體架構。
（二） 英文摘要
The target of the next generation wireless communication system is to transmit higher data rate
and have a larger coverage area. However, radio transmission power needs to be kept to a minimum
due to regulation and system power consumption. Thus, we cannot achieve the target problem by
increasing transmission power. Forward-error-correction (FEC) system can be employed to reach
this target. The advanced FEC is the key technique in the next generation wireless communication
system.
There are many up-to-date standards that take LDPC into consideration. For example, the next
generation satellite communication DVB-S2 standard uses 64800-bit LDPC codes. By improving
FEC, the data transmission throughput can get 30% up. The coderates of wireless network 802.11n
standard are 1/2 to 5/6 that can support different levels of data protection.
In this project, a combined Low-Density Parity-Check (LDPC) code decoding design method,
called Cyclic Block-Type LDPC (CB-LDPC), for realistic LDPC coding system architectures is
presented. The CB-LDPC code, which is a special class of quasi-cyclic LDPC (QC-LDPC), has an
efficient encoding algorithm owing to the simple structure of their parity-check matrices. A
proposed distribution of irregular parity-check matrix for the CB-LDPC is developed so that we can
obtain an area-efficient decoder design, good error correction performance, and achievable
architecture implementation. The CB-LDPC code decoding utilizes the iterative min-sum algorithm
(MSA) and its decoding architecture design employs the operations of bit node unit (BNU) and
check node unit (CNU). Different block matrix sizes for parity-check matrix can be adopted so that
the CB-LDPC code decoding improves the throughput without obvious performance degradation.
Keywords—Low-Density Parity-Check (LDPC), decoder, encoder, MIMO, hardware architecture.
4parity-check codes,” IEEE Trans. Circuits and Systems-part II, vol. 52, pp. 646-650, Oct. 2005.
[8] M.-Y. Park, W.-C. Lee, J.-H. Kwak, C.-H. Cho, and H.-M. Park, “A demapping method using the 
pilots in COFDM system,” IEEE Trans. Consumer Electronics, vol. 44, pp. 1150-1153, Aug. 1998.
[9] 施信毓, “VLSI Designs of LDPC Codec for IEEE 802.16e System,”國立台灣大學碩士論文,中
華民國九十五年六月。
[10] 林凱立,“High-Throughput Low-Density Parity-Check Code Decoder Designs,”國立交通大學碩
士論文,中華民國九十四年七月。
[11] S. Myung, K. Yang, and J. Kim, “Quasi-cyclic LDPC codes for fast encoding,” IEEE Trans. Inform.
Theory, vol. 51, pp. 2894-2901, Aug. 2005.
[12] S.-M. Kim and K. K. Parhi, “Overlapped decoding for a class of quasi-cyclic LDPC codes,” IEEE
Workshop Signal Processing Systems, pp. 113-117, 2004.
[13] Z. Cui and Z. Wang, “Area-efficient parallel decoder architecture for high rate QC-LDPC codes,” 
inProc. IEEE Int. Symp. Circuits and Systems (ISCAS’06), pp. 5107-5110, May 2006.
[14] H. Zhong and T. Zhang, “Block-LDPC: a practical LDPC coding system design approach,” IEEE
Trans. Circuits and Systems-part I, vol. 52, pp. 766-775, April 2005.
[15] F. R. Kschischang and B. J. Frey, and H. -A. Loeliger, “Factor graphs and the sum-product
algorithm,”IEEE Trans. on Inform. Theory, vol. 47, pp. 498-519, Feb. 2001.
[16] 張博凱, “Design of Programmable LDPC Encoder in 802.16e System,”國立暨南國際大學碩士
論文, 中華民國九十五年七月
[17] 蕭志豪,“Design of Multi-Code Rate LDPC Decoder for IEEE 802.16e Standard,”國立中山大學
碩士論文, 中華民國九十六年七月
[18] R. W. Hamming, “Eror Detecting and Eror Corecting Codes,” Bel Syst. Tech. J., 29: 147-60,
April 1950.
[19] R. G. Galager, “Low Density Parity Check Codes,” IRE Trans. Inform. Theory, IT-8: 21-28,
January 1962.
[20] IEEE Draft Std 802.11n-D2.0, Part11: Wireless LAN Medium Access Control (MAC) and
Physical Layer (PHY) Specifications. Amendment <number>: Enhancements for Higher
Throughput.
（六） 研究方法
6.1低密度同位元檢查碼
低密度同位元檢查碼，顧名思義，低密度是代表矩陣裡面的非零值是低密度的，也就是稀疏矩陣
(sparse matrix)。1962 年 Gallager[3]提出的方法，其中矩陣裡面包含了大部分的0’s和少部份的1’s，如
圖 3-2 所示。首先我們先定義(n, j, k)這三個變數，n 是行(column)的數目，也就是碼字(codeword)長度，
j 和 k 分別代表，每一行有固定的微小整數 j 個1’s，和每一列有固定的微小整數 k 個1’s。而矩陣分成
了上中下三個區塊，其中中間和下面的區塊都是由最上層的區塊經過行排列產生而來的，如此可產生
行列1’s個數相同的同位元檢查矩陣，當然這種碼是屬於非系統碼型態的。
6.2 LDPC編碼原理
傳統式的編碼很直觀，假設現在一個矩陣  1 2H H H ，又 2TH 是一個 nonsingular，所以我們可以
找到一個反矩陣 12TH 。於是我們可以推得生成矩陣為：
66.2 LDPC解碼原理
6.2.1 Tanner graph
假設我們現在已知一個同位元檢查矩陣 H，以一行當作一個 bit node，以一列當作一個 check node，
可以得到它的雙邊圖(Tanner graph)如下圖 6-2：
1 1 0 1 0 0 0 1 0 0
0 0 1 1 0 0 1 0 1 0
0 1 0 0 1 1 0 0 1 0
0 0 1 0 1 0 0 1 0 1
1 0 0 0 0 1 1 0 0 1
H
 
 
 
 
 
 
  
圖 6-2 (a) (10,2,4)-LDPC codes 的同位元檢查矩陣範例 (b)圖(a)所對應的雙邊圖
6.2.2 Sum-Product Algorithm
和積演算法是依據信度傳播(belief propagation)為其操作原理所設計之疊代式解碼演算法，疊代式
解碼可以利用雙邊圖來進行解碼，從雙邊圖可觀察出，低密度同位元檢查碼是由 check node 與 bit node
組成，透過傳輸訊息交換資訊來做解碼的工作。由於在 probability-domain 下，需要用到許多的乘法器。
因此，我們利用 log-domain 使得可以更有效的來達成 sum product algorithm。在此先定義一些
log-likelihood ratio (LLRs)：
 
1
0ln
c b
c b
c b
r
L r
r



 (6-8)
 
1
0ln
b c
b c
b c
q
L q
q



 (6-9)
 
1
0ln
b
b
b
p
L p
p
 (6-10)
 
1
0ln
b
b
b
q
L q
q
 (6-11)
 初始化:
每一個 bit 我們要先給定一個 priori LLR，假設 1sE ：
  2
0
2 4
b b bL p y yN
  (6-12)
其中
2是 noise variance，對於每一個 node 我們可以初始化成：
8（七） 研究結果
圖7-1 LDPC演算法在不同調變解碼模擬結果。 圖7-2 LDPC演算法字元長度的模擬結果。
圖 7-3 LDPC 演算法在不同疊代解碼模擬。
圖 7-4 LDPC RTL Level 模擬結果。
如圖 7-4 為傳輸資料為 0 經過外加 AWGN 雜訊，經過接收解碼可完全解回正確的傳輸資料。
（八） 結論
本研究針對一種結構式的 LDPC 碼去作改良，考慮到硬體的複雜度與使用成本，利用 QC-LDPC
的方式去實現。我們提出一種節省面積的解碼方式，利用 MSA 和非正規的同位元檢查矩陣 H 來達到
high-throughput。而這種 LDPC codes 架構是同時適合於編碼與解碼硬體實現。
10
國科會補助計畫衍生研發成果推廣資料表
日期： 99 年 9 月 8 日
國科會補助計畫
計畫名稱：應用於多輸入多輸出系統之
循環區塊型低密度同位元檢查碼實現
計畫主持人：林光浩
計畫編號：NSC98－2218－E－167－004－ 領域：電信工程
研發成果名稱
應用於多輸入多輸出系統之循環區塊型低密度同位元檢查碼實現
Implementation of the Cyclic Block-Type LDPC Codes for MIMO Systems
成果歸屬機構 國立勤益科技大學 創作人 林光浩
技術說明
本計畫提出一種結合低密度同位元檢查碼解碼設計方法，
我們稱作循環區塊型低密度同位元檢查碼(Cyclic Block-Type
LDPC, CB-LDPC)，做一個系統架構的實現。CB-LDPC 是一種
QC-LDPC 的特殊情形，由於結構上的簡化，他可以做有效的編
碼。我們建立一個非正規的同位元檢查碼的排列方法，來得到一
種節省面積的設計，以及好的錯誤更正能力，以及可實現的硬體
架構。CB-LDPC 解碼利用了 MSA 和利用位元節點單元及檢查節
點單元來作運算。不同的區塊矩陣的大小情況之下，CB-LDPC
可以提供較高的 throughput 但不會造成太多的效能的降低。
In this project, a combined Low-Density Parity-Check (LDPC)
code decoding design method, called Cyclic Block-Type LDPC
(CB-LDPC), for realistic LDPC coding system architectures is
presented. The CB-LDPC code, which is a special class of
quasi-cyclic LDPC (QC-LDPC), has an efficient encoding algorithm
owing to the simple structure of their parity-check matrices. A
proposed distribution of irregular parity-check matrix for the
CB-LDPC is developed so that we can obtain an area-efficient
decoder design, good error correction performance, and achievable
architecture implementation. The CB-LDPC code decoding utilizes
the iterative MSA and its decoding architecture design employs the
operations of BNU and CNU. Different block matrix sizes for
parity-check matrix can be adopted so that the CB-LDPC code
decoding improves the throughput without obvious performance
degradation.
產業別 電信工程、通訊工程
技術/產品應用範圍
循環區塊型低密度同位元檢查碼(Cyclic Block-Type LDPC)/
WiMAX、MIMO、IEEE 802.11n…等。
技術移轉可行性及預期
效益
2 
 
     
    會議第一天為報到日，在會場領取論文集光碟與大會手冊等相關資料。
接下來幾天，大會早上皆有安排 Keynote Speech ，主題包括了 
 
Keynote Speech 1:  
Grand Challenge Problems in Digital Imaging 
by Prof. Charles A. BOUMANFellow of IEEE, AIMBE, IS&T & SPIE, Purdue 
University 
 
Keynote Speech 2:  
Resource Management And Optimization For Wireless Network 
by Prof. Khaled Ben LETAIEFIEEE Fellow, Hong Kong University of Science & 
Technology 
 
Keynote Speech 3:  
Rethinking Multimedia Content Analysis and Search 
by Dr. Hong-Jiang ZHANG,Fellow of IEEE & ACM, Microsoft Advanced 
Technology Center 
 
第二天開始便是一連串的論文報告，連續三天的 Presentation，而此會議
的 Technical Sessions 一共有 52 Sessions 每個場次有六或七個題目的
Presentation，本論文則被安排在 12 月 8 日 Technical Sessions 之 TuM4 Coding 
and Modulation。 
 
4 
 
三、 考察參觀活動(無是項活動者省略) 
 
 
四、 建議 
    感謝國科會對國內學者補助參與國際研討會所需費用，希望未來能繼續支
持國內學者補助參與國際研討會。 
 
 
五、 攜回資料名稱及內容 
 
    參加此次研討會帶回2009 Seventh International Conferences on Information, 
Communications and Signal Processing (Proceedings CD ㄧ片) ，內容包括了所有
的會議論文。 
    本人出國參加此次國際會議獲得國科會之補助，獲益良多，在此致上最深
忱的謝意。 
 
六、 其他 
 
在 此 附 上 2009 Seventh International Conferences on Information, 
Communications and Signal Processing 研討會會場照片與開會議程表。 
6 
 
研討會行程表 
 
無研發成果推廣資料 
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
指導學生參加 2009 全國飛信盃 LED Light Bar 應用創意設計比賽，榮獲 創意
獎。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
