|RegisterDemo
LEDR[0] <= Register8:inst.dataOut[0]
LEDR[1] <= Register8:inst.dataOut[1]
LEDR[2] <= Register8:inst.dataOut[2]
LEDR[3] <= Register8:inst.dataOut[3]
LEDR[4] <= Register8:inst.dataOut[4]
LEDR[5] <= Register8:inst.dataOut[5]
LEDR[6] <= Register8:inst.dataOut[6]
LEDR[7] <= Register8:inst.dataOut[7]
KEY[0] => Register8:inst.clk
SW[0] => Register8:inst.dataIn[0]
SW[1] => Register8:inst.dataIn[1]
SW[2] => Register8:inst.dataIn[2]
SW[3] => Register8:inst.dataIn[3]
SW[4] => Register8:inst.dataIn[4]
SW[5] => Register8:inst.dataIn[5]
SW[6] => Register8:inst.dataIn[6]
SW[7] => Register8:inst.dataIn[7]
SW[8] => Register8:inst.wrEn


|RegisterDemo|Register8:inst
dataIn[0] => dataOut[0]~reg0.DATAIN
dataIn[1] => dataOut[1]~reg0.DATAIN
dataIn[2] => dataOut[2]~reg0.DATAIN
dataIn[3] => dataOut[3]~reg0.DATAIN
dataIn[4] => dataOut[4]~reg0.DATAIN
dataIn[5] => dataOut[5]~reg0.DATAIN
dataIn[6] => dataOut[6]~reg0.DATAIN
dataIn[7] => dataOut[7]~reg0.DATAIN
clk => dataOut[0]~reg0.CLK
clk => dataOut[1]~reg0.CLK
clk => dataOut[2]~reg0.CLK
clk => dataOut[3]~reg0.CLK
clk => dataOut[4]~reg0.CLK
clk => dataOut[5]~reg0.CLK
clk => dataOut[6]~reg0.CLK
clk => dataOut[7]~reg0.CLK
wrEn => dataOut[0]~reg0.ENA
wrEn => dataOut[1]~reg0.ENA
wrEn => dataOut[2]~reg0.ENA
wrEn => dataOut[3]~reg0.ENA
wrEn => dataOut[4]~reg0.ENA
wrEn => dataOut[5]~reg0.ENA
wrEn => dataOut[6]~reg0.ENA
wrEn => dataOut[7]~reg0.ENA
dataOut[0] <= dataOut[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[1] <= dataOut[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[2] <= dataOut[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[3] <= dataOut[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[4] <= dataOut[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[5] <= dataOut[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[6] <= dataOut[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dataOut[7] <= dataOut[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


