# A-Simple-RISC-Core
用Verilog实现了一个自定义指令集的极简RISC核
