# üíæ Resumo do Projeto Cron√¥metro Digital VHDL (FPGA AX301)

Este documento resume a funcionalidade e a arquitetura do projeto de cron√¥metro, estruturado em torno da l√≥gica BCD e multiplexa√ß√£o de displays de 7 segmentos.

---

## 1. üß† Core L√≥gico e Controle (`controle_crono.vhd`)

O m√≥dulo central do sistema, respons√°vel pela contagem e gerenciamento de estado.

* **Fun√ß√£o:** Cont√©m a **M√°quina de Estados Finita (FSM)** para gerenciar o comportamento sequencial do cron√¥metro.
* **Estados Principais:** **RUN** (contagem habilitada) e **STOP** (parado ou resetado).
* **Contagem BCD:** Gerencia os contadores BCD (`min_u`, `sec_d`, `sec_u`), que s√£o incrementados pelo pulso de 1 segundo (`CLK_1S_EN_tb`).
* **Limite:** O cron√¥metro funciona de 0:00seg a 9:59seg.

---

## 2. ‚è≥ Subsistemas de Tempo e Entrada

Estes m√≥dulos garantem que o core l√≥gico receba sinais limpos e cronometrados.

| Arquivo | Fun√ß√£o Principal | Conex√£o com o Core |
| :--- | :--- | :--- |
| **`div_clk_1hz.vhd`** | Gera o pulso de **aproximadamente 1 segundo** (`CLK_1S_EN`). | Entrada de tempo para o `controle_crono`. |
| **`debounce.vhd`** | **Anti-Ricochete:** Limpa o ru√≠do dos bot√µes de **Start**, **Stop** e **Reset**. | Fornece comandos limpos para o `controle_crono`. |

---

## 3. üñ•Ô∏è Subsistemas de Display (7 Segmentos)

Gerenciam a visualiza√ß√£o da sa√≠da BCD para os displays da FPGA AX301.

| Arquivo | Fun√ß√£o Principal | Pinos FPGA Envolvidos |
| :--- | :--- | :--- |
| **`decod_bcd_7seg.vhd`** | Converte o valor BCD (4 bits) para os 7 sinais de segmento (`DIG[0]` a `DIG[7]`). | `DIG[0]` (Segmento A) a `DIG[7]` (Ponto Decimal). |
| **`mux_driver.vhd`** | Executa a **multiplexa√ß√£o** dos **3 displays utilizados**. | Controla os sinais de sele√ß√£o de d√≠gito (√Çnodo) `SEL[0]`, `SEL[1]`, `SEL[2]`. |
| **`clk_div_mux.vhd`** | Gera o clock de alta frequ√™ncia (r√°pido) para a chaveamento do `mux_driver`. | Fornece o clock de tempo para o `mux_driver`. |

---

## 4. üß™ Simula√ß√£o (Testbench)

* **Arquivo:** **`controle_crono_tb.vhd`**.
* **Uso:** Simula o comportamento do `controle_crono.vhd` e gera o arquivo `.ghw` para visualiza√ß√£o no GTKWave.
* **Dica de Debug:** Agrupe os sinais internos (`min_u`, `sec_d`, `sec_u`) com o **Radix Decimal** para monitorar a contagem corretamente.
