{"Nomor": 14728, "Judul": "PERANCANGAN PIPELINE ASINKRON MENGGUNAKAN PROTOKOL 2-FASA DAN 4-FASA BUNDLED-DATA PUSH-CHANNELDALAM VHDL", "Abstrak": "Suatu rancangan sistem digital secara umum terdiri dari kumpulan subsistem-subsistem yang masing-masing melakukan satu fungsi berbeda dan berkomunikasi dengan \u00c3\u201a\u00c2\u201etetangganya\u201f untuk saling bertukar informasi. Dalam pertukaran informasi dewasa ini umumnya memanfaatkan transisi sinyal dari pewaktu global (global clock) untuk menentukan waktu saat terjadinya pertukaran informasi. Pendekatan mekanisme pewaktuan untuk pertukaran informasi menggunakan teknik sinkronisasi dengan pewaktuan global sudah mencapai titik kritis dan terdapat beberapa masalah, seperti clock skew, pendistribusian clock, dan komunikasi yang pada rangkaian sinkron berkecepatan tinggi menjadi sangat sulit diatasi dan semakin mahal, juga ada masalah lain sperti electromagnetic interference (EMI) yang cukup signifikans. Untuk mengatasi hal-hal tersebut, dibutuhkan pendekatan alternatif dalam perancangan rangkaian digital, yaitu seperti perancangan sistem-sistem asinkron.    \n \n\nPipelining adalah teknik implementasi memperbanyak throughput dengan cara beberapa instruksi program komputer dieksekusi secara tumpang tindih (overlapped). Masing-masing instruksi dijadikan beberapa tahapan task-task. Dan, selama kita memiliki sumber daya yang terpisah untuk melaksanakan task-task tersebut, maka kita dapat melakukan pipelining terhadap task-task tersebut.    \n \n\nAlat bantu perancangan dan simulasi sistem-sistem elektronik digital yang sudah matang dan banyak digunakan oleh sebagian besar kalangan perguruan tinggi, peneliti, sampai pengembang di industri adalah perangkat lunak yang disiapkan untuk rangkaian-rangkaian elektronik digital sinkron. Sangat menarik jika kita bisa menggunakan perangkat bantu yang sudah matang dan banyak tersebut untuk merancang sistem-sistem digital asinkron.    \n \n\nDi dalam penelitian ini dirancang rangkaian asinkron pipeline 2-fasa dan 4-fasa bundled-data push-channel dalam VHDL. Rancangan diuji secara fungsional baik secara berdiri sendiri, dijadikan register geser (FIFO) 5 tingkat, dan pipeline 5 tingkat dengan unit fungsional pada masing-masing tingkat. Hasil rancangan, setelah diuji simulasi secara fungsional, kemudian dijadikan komponen yang dikemas dalam VHDL package library yang dapat digunakan untuk merancang dan membuat rangkaian-rangkaian lasinnya, misalkan mikroprosesor asinkron.", "Daftar File": {"2010 TS PP AGUST ISA MARTINUS 1-COVER.pdf": "https://digilib.itb.ac.id/gdl/download/67230", "2010 TS PP AGUST ISA MARTINUS 1-BAB 1.pdf": "https://digilib.itb.ac.id/gdl/download/67231", "2010 TS PP AGUST ISA MARTINUS 1-BAB 2.pdf": "https://digilib.itb.ac.id/gdl/download/67232", "2010 TS PP AGUST ISA MARTINUS 1-BAB 3.pdf": "https://digilib.itb.ac.id/gdl/download/67233", "2010 TS PP AGUST ISA MARTINUS 1-BAB 4.pdf": "https://digilib.itb.ac.id/gdl/download/67234", "2010 TS PP AGUST ISA MARTINUS 1-BAB 5.pdf": "https://digilib.itb.ac.id/gdl/download/67235", "2010 TS PP AGUST ISA MARTINUS 1-PUSTAKA.pdf": "https://digilib.itb.ac.id/gdl/download/67236"}, "Penulis": "AGUST ISA MARTINUS  (NIM : 23207033)", "Kontributor / Dosen Pembimbing": ["Pembimbing : Ir. Yudi Satria Gondokaryono, MSEE, Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "rangkaian asinkron, pipeline asinkron, bundled-data, push channel, protokol 2-fasa, protokol 4-fasa, VHDL.", "Sumber": "", "Staf Input/Edit": "Alice D \u00a0\n                                     Ena Sukmana", "File": "7 file", "Tanggal Input": "27 Sep 2017"}