;redcode
;assert 1
	SPL 0, <-902
	CMP -7, <-420
	MOV -1, <-22
	MOV -7, <-20
	DJN -1, @-20
	ADD 210, 60
	ADD -130, 9
	SUB <0, @2
	DJN -1, @-20
	ADD 210, 60
	DAT <-0, #4
	ADD -130, 9
	JMZ 400, 337
	CMP -7, <-420
	SUB @121, 103
	CMP @0, @2
	JMN <127, 100
	SUB -7, <-29
	ADD 210, 30
	ADD 240, 0
	CMP <124, 100
	SUB 0, @2
	SPL 0, <-902
	CMP -7, <-420
	SUB @0, @2
	ADD 210, 30
	CMP -4, <-20
	JMN <127, 100
	JMN <127, 100
	ADD 270, 2
	ADD 210, 60
	SUB @124, 100
	CMP @0, @2
	ADD 240, 801
	ADD 240, 801
	MOV -1, <-22
	ADD #210, 30
	ADD 270, 60
	MOV -1, <-22
	SLT 210, 30
	JMZ 100, 10
	ADD 240, 0
	ADD 240, 0
	ADD 240, 0
	SUB 0, @282
	SPL 0, <-902
	SLT 210, 60
	CMP -7, <-420
	DJN -1, @-20
	ADD 3, @21
	MOV -1, <-22
