# built-in primitives
逻辑基元有: `and`, `nand`, `or`, `nor`, `not`, `xor`, `xnor`  

## 内置基元的使用
使用格式如下:
```verilog
gate_type instance_name (output,...,input);
```
> 当内置基元只有一个`输出`时，那么<font color=red>最左边</font>的那个就是输出  
> 当内置基元只有一个`输入`时，那么<font color=red>最右边</font>的那个就是输入  
> `instance_name` 是<font color=red>可选的</font>  

### 实例-基元
```verilog
//logic diagram using built-in primitives
module log_eqn_pos5 (x1, x2, x3, x4, z1);
    input x1, x2, x3, x4;
    output z1;
    //instantiate the nor built-in primitives
    nor inst1 (net1, x1, x2, x4);
    nor inst2 (net2, x2, x4, ~x3);
    nor inst3 (net3, ~x3, ~x2, ~x4);
    nor inst4 (z1, net1, net2, net3);
    endmodule
```

