# Filtro-FIR-para-FPGA
Projeto para explorar implementações otimizadas de filtros FIR de alta ordem em FPGA. Utiliza Python para geração automática de código Verilog, quantização, criação de testbenches e análise de desempenho, visando aplicações em tempo real e uso eficiente de recursos.
