/* ==================================================================
* Family:				Cyclone V
* Device:				5CSEMA5F31C6
* Stage:				   DE1-SOC			
* Version:				Quartus II 64-Bit Version & 13.1.0 Build 162 10/23/2013 SJ Full Version
* Author: 				Qiaoxu
* Address:				Lab
* Data:					2017/
* Function:				
* 
* ==================================================================*/

module DDS_signal(
	
	input wire 		clk,	
	input	wire		rst_n,
	
	
	output reg			
			


);


//====================================================================
// ********** Define Parameter and Internal Signals *************
//====================================================================





//====================================================================
// ************************* Main Code *************************
//====================================================================

	/************************* Function ****************************/
 	
	
	
	
	
	
	
	
	
	
	
	
	
	


endmodule

