`timescale 1ns/1ps
module RegFile(  

    input clk,  
    // å†™ä½¿èƒ½ä¿¡å?  
    input rf_wen,  
    // è¯»åœ°å?  
    input[4:0] rf_addr_r1,  
    input[4:0] rf_addr_r2,  
    // å†™å…¥åœ°å€å’Œå†™å…¥æ•°æ?  
    input[4:0] rf_addr_w,  
    input[31:0] rf_data_w,  
    // è¾“å‡ºç«¯å£  
    output[31:0] rf_data_r1,  
    output[31:0] rf_data_r2  

    );  

    reg[31:0] file[31:0];

    integer i;
    initial begin
        for(i=0;i<32;i=i+1) file[i]<=32'b0;
    end

    assign rf_data_r1 = file[rf_addr_r1];
    assign rf_data_r2 = file[rf_addr_r2];

    always@(negedge clk) begin
        if(rf_wen) begin
            file[rf_addr_w]<=rf_data_w;
        end
    end
endmodule