 II
適用於可測試性分析之低功率嵌入式同步記憶體設計 
計畫編號：NSC-94-2215-E-259-006 
執行期間：94 年 08 月 01 日 至 95 年 07 月 31 日 
主持人：許鈞瓏 東華大學電機工程系助理教授 
 
一、 中文摘要 
本專題研究計劃主要的目的是發展一適用於可測
試性分析之低功率嵌入式同步記憶體，期盼計畫
執行的最後，能將整體電路架構整合應用在一單
晶片系統中。計畫中的低功率嵌入式同步記憶體
設計，是利用循序爆發式的定址模式，來提升處
理器的處理效率。計畫中亦規劃針對記憶體的錯
誤模型與內建自我測試架構做一討論與研究，以
進一步驗證所設計之記憶體電路功能之正確性。
利用 TSMC 0.18-um 技術所實際設計的晶片亦在
本計劃中提出，以實現所設計電路之可行性。 
英文摘要 
The purpose of this project is to design a low-power 
embedded synchronal SRAM (ES-SRAM) for system 
on chip (SOC) applications. The burst addressing 
mode will be used to successively capture the 
read/write addresses for speeding up the processor of 
the low-power ES-SRAM circuit design. Also, the 
corresponding testing architecture is developed to 
verify the feasibility of the low-power ES-SRAM 
design. The physical chip design by using the TSMC 
0.18-um CMOS technology is presented to 
demonstrate the theoretical analysis. 
 
二、 計畫的緣由與目的 
記憶體通常是晶片系統中不可或缺的一部份，記
憶體的頻繁讀取與寫入常常是系統中功率消耗的
主要部份之一，為了能夠和各個不同系統整合，
記憶體效能必需調整以符合低電壓，低功率消耗
的需求。本計畫規劃選擇以靜態隨機存取記憶
(Static Random Access Memory，SRAM)做為主要
研究設計的主題。整體計畫分為設計與測試兩大
部分簡述如下：  
1). ES-SRAM 之研究設計 
計畫中將針對低功率嵌入式同步靜態存取記憶體
(Embedded Synchronal SRAM, ES-SRAM)做研究
設計，預期其操作頻率為 100MHZ，且在此速度下
能達到低功率設計之要求。主要的因素為非同步
架構中的記憶體是利用外部位址線的變化來產生
記憶體內部所必需要的內部訊號，但若外部位址
線沒有變化時，系統無法產生記憶體內部所需要
的訊號，導致輸入與輸出資料的失誤，有鑑於此，
本計畫中將採用同步的架構研究設計低功率之
ES-SRAM，以改善非同步 SRAM 的缺失。在計畫
中除了提出同步的架構外，亦針對整體記憶體功
率消耗的原因加以探討與研究。針對此原因，對
症下藥，以得到整體功率消耗最佳化之目標。 
2). ES-SRAM 之測試架構研究設計 
本計畫中擬針對 ES-SRAM 之測試架構做研究設
計。期許能夠正確指出錯誤細胞的位置與類型，
進而提供記憶體設計者和製造工程師在開發的過
程中，改進記憶體的電路與製程設計，以獲得更
高的良率。 
 
三、 研究方法及成果 
圖一所示為本計畫中所提出之低功率 ES-SRAM
架構，此架構乃是利用系統時脈來合成驅動記憶
體陣列(Memory Cell Array)時所必需要的所有訊
號。首先由外部訊號 ADSP，ADSC 和CE 三個外
接腳位來決定系統的工作與否。當CE 為 HIGH
時，整個晶片進入工作狀態，CE 將會與 ADSP利
