AR mux behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/MUX.vhd sub00/vhpl13 1548342674
AR out_vga behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_VGA.vhd sub00/vhpl07 1548342678
AR core_m2 behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/CORE_M2.vhd sub00/vhpl03 1548342664
EN db NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DB.vhd sub00/vhpl18 1548342665
EN core_m2 NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/CORE_M2.vhd sub00/vhpl02 1548342663
EN dce_q816 NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DCE_Q816.vhd sub00/vhpl22 1548342683
EN logic NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/Logic.vhd sub00/vhpl20 1548342671
EN ir NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IR.vhd sub00/vhpl16 1548342669
EN pc NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/PC.vhd sub00/vhpl14 1548342679
AR db behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DB.vhd sub00/vhpl19 1548342666
EN out_vga NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_VGA.vhd sub00/vhpl06 1548342677
AR dce_q816 behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/DCE_Q816.vhd sub00/vhpl23 1548342684
AR ir behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IR.vhd sub00/vhpl17 1548342670
AR logic structural C:/Users/ja/Desktop/work/FPGA/projekty/ALU/Logic.vhd sub00/vhpl21 1548342672
AR out_reg behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_REG.vhd sub00/vhpl05 1548342676
EN mux NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/MUX.vhd sub00/vhpl12 1548342673
AR alu behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/ALU.vhd sub00/vhpl01 1548342662
EN in_reg NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IN_REG.vhd sub00/vhpl10 1548342667
EN rar NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/RAR.vhd sub00/vhpl08 1548342681
AR pc behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/PC.vhd sub00/vhpl15 1548342680
AR rar behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/RAR.vhd sub00/vhpl09 1548342682
EN out_reg NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/OUT_REG.vhd sub00/vhpl04 1548342675
AR in_reg behavioral C:/Users/ja/Desktop/work/FPGA/projekty/ALU/IN_REG.vhd sub00/vhpl11 1548342668
EN alu NULL C:/Users/ja/Desktop/work/FPGA/projekty/ALU/ALU.vhd sub00/vhpl00 1548342661
