0.6
2017.2
Jun 15 2017
18:52:51
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.sim/sim_1/behav/glbl.v,1497407496,verilog,,,,glbl,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sim_1/new/tb_top.v,1508964554,verilog,,,,tb_top,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sources_1/new/PC.v,1508960649,verilog,,,,PC,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sources_1/new/adder_PC.v,1508960768,verilog,,,,adder_PC,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sources_1/new/decoder.v,1508960543,verilog,,,,decoder,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sources_1/new/ram_instrucciones.v,1508963367,verilog,,,,ram_instrucciones,,,,,,,,
E:/Drive/Facultad/quinto/Arquitectura_de_Computadoras/TP3_BIP/TP3_BIP.srcs/sources_1/new/top.v,1508965051,verilog,,,,top,,,,,,,,
