Fitter report for processor_project
Mon Dec 02 14:14:49 2019
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Fitter RAM Summary
 25. Pin-Out File
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Mon Dec 02 14:14:49 2019   ;
; Quartus II Version    ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name         ; processor_project                       ;
; Top-level Entity Name ; processor_project                       ;
; Family                ; FLEX10K                                 ;
; Device                ; EPF10K10TC144-3                         ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 394 / 576 ( 68 % )                      ;
; Total pins            ; 61 / 102 ( 60 % )                       ;
; Total memory bits     ; 6,144 / 6,144 ( 100 % )                 ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; AUTO               ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                           ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; c    ; 55    ; --  ; --   ; 18      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; w_r      ; 13    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[15]    ; 27    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[14]    ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[13]    ; 68    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[12]    ; 22    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[11]    ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[10]    ; 91    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[9]     ; 29    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[8]     ; 14    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[7]     ; 30    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[6]     ; 10    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[5]     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[4]     ; 101   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[3]     ; 19    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[2]     ; 82    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[1]     ; 20    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; k[0]     ; 12    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[7]    ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[6]    ; 96    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[5]    ; 97    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[4]    ; 98    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[3]    ; 99    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[2]    ; 69    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[1]    ; 70    ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; ak[0]    ; 92    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; cf       ; 110   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[7]    ; 33    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[6]    ; 78    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[5]    ; 133   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[4]    ; 31    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[3]    ; 32    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[2]    ; 28    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[1]    ; 80    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; dm[0]    ; 90    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; w_m      ; 81    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[7]     ; 59    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[6]     ; 63    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[5]     ; 128   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[4]     ; 138   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[3]     ; 114   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[2]     ; 130   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[1]     ; 67    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; y[0]     ; 117   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[7] ; 72    ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[6] ; 73    ; --  ; 2    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[5] ; 141   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[4] ; 43    ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[3] ; 122   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[2] ; 95    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[1] ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; d_bus[0] ; 62    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[7]     ; 87    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[6]     ; 88    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[5]     ; 21    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[4]     ; 23    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[3]     ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[2]     ; 120   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[1]     ; 83    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; x[0]     ; 100   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; zf       ; 79    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; VCC_INT    ;              ;
; 7     ; GND*       ;              ;
; 8     ; k[5]       ; TTL          ;
; 9     ; k[11]      ; TTL          ;
; 10    ; k[6]       ; TTL          ;
; 11    ; d_bus[1]   ; TTL          ;
; 12    ; k[0]       ; TTL          ;
; 13    ; w_r        ; TTL          ;
; 14    ; k[8]       ; TTL          ;
; 15    ; GND_IO     ;              ;
; 16    ; GND_INT    ;              ;
; 17    ; x[3]       ; TTL          ;
; 18    ; k[14]      ; TTL          ;
; 19    ; k[3]       ; TTL          ;
; 20    ; k[1]       ; TTL          ;
; 21    ; x[5]       ; TTL          ;
; 22    ; k[12]      ; TTL          ;
; 23    ; x[4]       ; TTL          ;
; 24    ; VCC_IO     ;              ;
; 25    ; VCC_INT    ;              ;
; 26    ; GND*       ;              ;
; 27    ; k[15]      ; TTL          ;
; 28    ; dm[2]      ; TTL          ;
; 29    ; k[9]       ; TTL          ;
; 30    ; k[7]       ; TTL          ;
; 31    ; dm[4]      ; TTL          ;
; 32    ; dm[3]      ; TTL          ;
; 33    ; dm[7]      ; TTL          ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND_IO     ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; d_bus[4]   ; TTL          ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND_IO     ;              ;
; 51    ; GND*       ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; VCC_INT    ;              ;
; 54    ; GND+       ;              ;
; 55    ; c          ; TTL          ;
; 56    ; GND+       ;              ;
; 57    ; GND_INT    ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; y[7]       ; TTL          ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; d_bus[0]   ; TTL          ;
; 63    ; y[6]       ; TTL          ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_IO     ;              ;
; 67    ; y[1]       ; TTL          ;
; 68    ; k[13]      ; TTL          ;
; 69    ; ak[2]      ; TTL          ;
; 70    ; ak[1]      ; TTL          ;
; 71    ; VCC_IO     ;              ;
; 72    ; d_bus[7]   ; TTL          ;
; 73    ; d_bus[6]   ; TTL          ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; dm[6]      ; TTL          ;
; 79    ; zf         ; TTL          ;
; 80    ; dm[1]      ; TTL          ;
; 81    ; w_m        ; TTL          ;
; 82    ; k[2]       ; TTL          ;
; 83    ; x[1]       ; TTL          ;
; 84    ; GND_INT    ;              ;
; 85    ; GND_IO     ;              ;
; 86    ; GND*       ;              ;
; 87    ; x[7]       ; TTL          ;
; 88    ; x[6]       ; TTL          ;
; 89    ; GND*       ;              ;
; 90    ; dm[0]      ; TTL          ;
; 91    ; k[10]      ; TTL          ;
; 92    ; ak[0]      ; TTL          ;
; 93    ; VCC_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; d_bus[2]   ; TTL          ;
; 96    ; ak[6]      ; TTL          ;
; 97    ; ak[5]      ; TTL          ;
; 98    ; ak[4]      ; TTL          ;
; 99    ; ak[3]      ; TTL          ;
; 100   ; x[0]       ; TTL          ;
; 101   ; k[4]       ; TTL          ;
; 102   ; GND*       ;              ;
; 103   ; GND_INT    ;              ;
; 104   ; GND_IO     ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; cf         ; TTL          ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; y[3]       ; TTL          ;
; 115   ; VCC_IO     ;              ;
; 116   ; ak[7]      ; TTL          ;
; 117   ; y[0]       ; TTL          ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; x[2]       ; TTL          ;
; 121   ; GND*       ;              ;
; 122   ; d_bus[3]   ; TTL          ;
; 123   ; VCC_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; GND+       ;              ;
; 126   ; GND+       ;              ;
; 127   ; GND_INT    ;              ;
; 128   ; y[5]       ; TTL          ;
; 129   ; GND_IO     ;              ;
; 130   ; y[2]       ; TTL          ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; dm[5]      ; TTL          ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; y[4]       ; TTL          ;
; 139   ; GND_IO     ;              ;
; 140   ; GND*       ;              ;
; 141   ; d_bus[5]   ; TTL          ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
+-------+------------+--------------+


+-----------------------------------------------------------------------------------------+
; Control Signals                                                                         ;
+---------------------------------------+---------+---------+--------------+--------------+
; Name                                  ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------+---------+---------+--------------+--------------+
; sync_wr:inst6|w_r~49                  ; LC7_C1  ; 11      ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~47 ; LC1_A22 ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~45 ; LC1_A20 ; 8       ; Clock        ; Internal     ;
; block_ron:inst2|d_mux:inst8|Equal0~51 ; LC8_A17 ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~52 ; LC6_A17 ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~49 ; LC4_A15 ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~50 ; LC7_A15 ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~46 ; LC7_A3  ; 8       ; Clock        ; Non-global   ;
; block_ron:inst2|d_mux:inst8|Equal0~48 ; LC2_B14 ; 8       ; Clock        ; Non-global   ;
; sync_wr:inst6|w_m                     ; LC3_C6  ; 9       ; Write enable ; Non-global   ;
; c                                     ; 55      ; 18      ; Clock        ; Pin          ;
; control:inst3|jmp~202_wirecell        ; LC6_C1  ; 8       ; Sync. load   ; Non-global   ;
+---------------------------------------+---------+---------+--------------+--------------+


+--------------------------------------------------------------------+
; Global & Other Fast Signals                                        ;
+---------------------------------------+---------+---------+--------+
; Name                                  ; Pin #   ; Fan-Out ; Global ;
+---------------------------------------+---------+---------+--------+
; block_ron:inst2|d_mux:inst8|Equal0~45 ; LC1_A20 ; 8       ; yes    ;
; c                                     ; 55      ; 18      ; yes    ;
+---------------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 1                      ;
; 9                  ; 4                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 24    ;
+--------+-------+


+--------------------------------------------------------------------------------------------+
; Embedded Cells                                                                             ;
+--------+--------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                               ; Mode ; Turbo ;
+--------+--------------------------------------------------------------------+------+-------+
; EC1_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]          ; RAM  ; Off   ;
; EC2_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]          ; RAM  ; Off   ;
; EC8_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]          ; RAM  ; Off   ;
; EC4_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]          ; RAM  ; Off   ;
; EC3_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[11]          ; RAM  ; Off   ;
; EC5_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]          ; RAM  ; Off   ;
; EC6_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]           ; RAM  ; Off   ;
; EC7_A  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]           ; RAM  ; Off   ;
; EC3_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]           ; RAM  ; Off   ;
; EC2_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]           ; RAM  ; Off   ;
; EC1_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]           ; RAM  ; Off   ;
; EC6_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]           ; RAM  ; Off   ;
; EC4_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]           ; RAM  ; Off   ;
; EC5_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]           ; RAM  ; Off   ;
; EC7_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]           ; RAM  ; Off   ;
; EC8_B  ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]           ; RAM  ; Off   ;
; EC6_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC2_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC3_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC1_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC7_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC5_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC8_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC4_C  ; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
+--------+--------------------------------------------------------------------+------+-------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]                              ; 87      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]                               ; 50      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]                               ; 46      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]                               ; 35      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]                               ; 33      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]                               ; 31      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]                               ; 31      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]                              ; 29      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]                              ; 26      ;
; alu:inst8|Equal0~44                                                                    ; 23      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]                              ; 23      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]                               ; 21      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]                              ; 20      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter|q[7]~0               ; 17      ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]                               ; 15      ;
; block_ron:inst2|mux_bus:inst10|q[6]~218                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[7]~213                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[5]~223                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[2]~238                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[1]~243                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[3]~233                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[4]~228                                                ; 14      ;
; block_ron:inst2|mux_bus:inst10|q[0]~248                                                ; 12      ;
; alu:inst8|q[0]~13746                                                                   ; 12      ;
; alu:inst8|q[1]~13736                                                                   ; 12      ;
; alu:inst8|q[3]~13734                                                                   ; 12      ;
; alu:inst8|q[2]~13735                                                                   ; 12      ;
; alu:inst8|q[5]~13732                                                                   ; 12      ;
; alu:inst8|q[4]~13733                                                                   ; 12      ;
; alu:inst8|q[6]~13731                                                                   ; 12      ;
; alu:inst8|q[7]~13730                                                                   ; 12      ;
; alu:inst8|Equal1~44                                                                    ; 11      ;
; sync_wr:inst6|w_r~51                                                                   ; 11      ;
; block_ron:inst2|mux_bus:inst9|q[1]~243                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[6]~218                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[5]~223                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[3]~233                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[4]~228                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[2]~238                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[6]~216                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[5]~221                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[7]~211                                                 ; 10      ;
; block_ron:inst2|mux_bus:inst9|q[4]~226                                                 ; 10      ;
+----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                               ;
+---------------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                     ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+---------------------------------------+---------+-------+-----------------+---------------------------+----------+
; block_ron:inst2|d_mux:inst8|Equal0~45 ; LC1_A20 ; Clock ; no              ; yes                       ; +ve      ;
+---------------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 10             ;
; 1                        ; 7              ;
; 2                        ; 0              ;
; 3                        ; 4              ;
; 4                        ; 1              ;
; 5                        ; 2              ;
; 6                        ; 2              ;
; 7                        ; 19             ;
; 8                        ; 27             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 24             ;
; 1                           ; 1              ;
; 2                           ; 6              ;
; 3                           ; 7              ;
; 4                           ; 14             ;
; 5                           ; 12             ;
; 6                           ; 5              ;
; 7                           ; 3              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 10             ;
; 2 - 3                      ; 4              ;
; 4 - 5                      ; 5              ;
; 6 - 7                      ; 4              ;
; 8 - 9                      ; 10             ;
; 10 - 11                    ; 21             ;
; 12 - 13                    ; 10             ;
; 14 - 15                    ; 2              ;
; 16 - 17                    ; 3              ;
; 18 - 19                    ; 2              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  35 / 96 ( 36 % )   ;  25 / 48 ( 52 % )           ;  13 / 48 ( 27 % )            ;
;  B    ;  77 / 96 ( 80 % )   ;  46 / 48 ( 96 % )           ;  38 / 48 ( 79 % )            ;
;  C    ;  61 / 96 ( 64 % )   ;  36 / 48 ( 75 % )           ;  17 / 48 ( 35 % )            ;
; Total ;  173 / 288 ( 60 % ) ;  107 / 144 ( 74 % )         ;  68 / 144 ( 47 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  2 / 24 ( 8 % )     ;
; 2     ;  1 / 24 ( 4 % )     ;
; 3     ;  6 / 24 ( 25 % )    ;
; 4     ;  9 / 24 ( 38 % )    ;
; 5     ;  14 / 24 ( 58 % )   ;
; 6     ;  10 / 24 ( 42 % )   ;
; 7     ;  3 / 24 ( 13 % )    ;
; 8     ;  2 / 24 ( 8 % )     ;
; 9     ;  6 / 24 ( 25 % )    ;
; 10    ;  5 / 24 ( 21 % )    ;
; 11    ;  5 / 24 ( 21 % )    ;
; 12    ;  3 / 24 ( 13 % )    ;
; 13    ;  5 / 24 ( 21 % )    ;
; 14    ;  6 / 24 ( 25 % )    ;
; 15    ;  6 / 24 ( 25 % )    ;
; 16    ;  6 / 24 ( 25 % )    ;
; 17    ;  5 / 24 ( 21 % )    ;
; 18    ;  3 / 24 ( 13 % )    ;
; 19    ;  1 / 24 ( 4 % )     ;
; 20    ;  4 / 24 ( 17 % )    ;
; 21    ;  3 / 24 ( 13 % )    ;
; 22    ;  4 / 24 ( 17 % )    ;
; 23    ;  2 / 24 ( 8 % )     ;
; 24    ;  4 / 24 ( 17 % )    ;
; Total ;  115 / 576 ( 20 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  11 / 24 ( 46 % ) ;
; Total ;  11 / 24 ( 46 % ) ;
+-------+-------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+-----------------------------------+-----------------------------------------------------------+
; Resource                          ; Usage                                                     ;
+-----------------------------------+-----------------------------------------------------------+
; Total logic elements              ; 394 / 576 ( 68 % )                                        ;
; Registers                         ; 74 / 576 ( 13 % )                                         ;
; Logic elements in carry chains    ; 44                                                        ;
; User inserted logic elements      ; 0                                                         ;
; I/O pins                          ; 61 / 102 ( 60 % )                                         ;
;     -- Clock pins                 ; 3                                                         ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )                                           ;
; Global signals                    ; 2                                                         ;
; EABs                              ; 3 / 3 ( 100 % )                                           ;
; Total memory bits                 ; 6,144 / 6,144 ( 100 % )                                   ;
; Total RAM block bits              ; 6,144 / 6,144 ( 100 % )                                   ;
; Maximum fan-out node              ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10] ;
; Maximum fan-out                   ; 87                                                        ;
; Highest non-global fan-out signal ; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10] ;
; Highest non-global fan-out        ; 87                                                        ;
; Total fan-out                     ; 1638                                                      ;
; Average fan-out                   ; 3.42                                                      ;
+-----------------------------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
; |processor_project                        ; 394 (0)     ; 74           ; 6144        ; 61   ; 320 (0)      ; 66 (0)            ; 8 (0)            ; 44 (0)          ; 0 (0)      ; |processor_project                                                                   ; work         ;
;    |alu:inst8|                            ; 225 (175)   ; 0            ; 0           ; 0    ; 225 (175)    ; 0 (0)             ; 0 (0)            ; 36 (0)          ; 0 (0)      ; |processor_project|alu:inst8                                                         ; work         ;
;       |lpm_add_sub:Add0|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add0                                        ; work         ;
;          |addcore:adder|                  ; 16 (7)      ; 0            ; 0           ; 0    ; 16 (7)       ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add0|addcore:adder                          ; work         ;
;             |a_csnbuffer:result_node|     ; 9 (9)       ; 0            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node  ; work         ;
;       |lpm_add_sub:Add1|                  ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add1                                        ; work         ;
;          |addcore:adder|                  ; 9 (1)       ; 0            ; 0           ; 0    ; 9 (1)        ; 0 (0)             ; 0 (0)            ; 9 (1)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add1|addcore:adder                          ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node  ; work         ;
;       |lpm_add_sub:Add2|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add2                                        ; work         ;
;          |addcore:adder|                  ; 16 (7)      ; 0            ; 0           ; 0    ; 16 (7)       ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add2|addcore:adder                          ; work         ;
;             |a_csnbuffer:result_node|     ; 9 (9)       ; 0            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node  ; work         ;
;       |lpm_add_sub:Add3|                  ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add3                                        ; work         ;
;          |addcore:adder|                  ; 9 (1)       ; 0            ; 0           ; 0    ; 9 (1)        ; 0 (0)             ; 0 (0)            ; 9 (1)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add3|addcore:adder                          ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |processor_project|alu:inst8|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |block_ron:inst2|                      ; 152 (0)     ; 64           ; 0           ; 0    ; 88 (0)       ; 64 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2                                                   ; work         ;
;       |d_mux:inst8|                       ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|d_mux:inst8                                       ; work         ;
;       |mux_bus:inst10|                    ; 40 (40)     ; 0            ; 0           ; 0    ; 40 (40)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|mux_bus:inst10                                    ; work         ;
;       |mux_bus:inst9|                     ; 40 (40)     ; 0            ; 0           ; 0    ; 40 (40)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|mux_bus:inst9                                     ; work         ;
;       |reg_8_bit:inst1|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst1                                   ; work         ;
;       |reg_8_bit:inst2|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst2                                   ; work         ;
;       |reg_8_bit:inst3|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst3                                   ; work         ;
;       |reg_8_bit:inst4|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst4                                   ; work         ;
;       |reg_8_bit:inst5|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst5                                   ; work         ;
;       |reg_8_bit:inst6|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst6                                   ; work         ;
;       |reg_8_bit:inst7|                   ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst7                                   ; work         ;
;       |reg_8_bit:inst|                    ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|block_ron:inst2|reg_8_bit:inst                                    ; work         ;
;    |control:inst3|                        ; 11 (3)      ; 8            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |processor_project|control:inst3                                                     ; work         ;
;       |lpm_counter:ak_rtl_0|              ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |processor_project|control:inst3|lpm_counter:ak_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |processor_project|control:inst3|lpm_counter:ak_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |lpm_ram_dq0:inst1|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_ram_dq0:inst1                                                 ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component|   ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component                 ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram     ; work         ;
;    |lpm_rom0:inst|                        ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_rom0:inst                                                     ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_rom0:inst|lpm_rom:lpm_rom_component                           ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom               ; work         ;
;    |reg_flags:inst5|                      ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|reg_flags:inst5                                                   ; work         ;
;    |sync_wr:inst6|                        ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor_project|sync_wr:inst6                                                     ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; c        ; Input    ; OFF         ;
; w_r      ; Output   ; OFF         ;
; k[15]    ; Output   ; OFF         ;
; k[14]    ; Output   ; OFF         ;
; k[13]    ; Output   ; OFF         ;
; k[12]    ; Output   ; OFF         ;
; k[11]    ; Output   ; OFF         ;
; k[10]    ; Output   ; OFF         ;
; k[9]     ; Output   ; OFF         ;
; k[8]     ; Output   ; OFF         ;
; k[7]     ; Output   ; OFF         ;
; k[6]     ; Output   ; OFF         ;
; k[5]     ; Output   ; OFF         ;
; k[4]     ; Output   ; OFF         ;
; k[3]     ; Output   ; OFF         ;
; k[2]     ; Output   ; OFF         ;
; k[1]     ; Output   ; OFF         ;
; k[0]     ; Output   ; OFF         ;
; ak[7]    ; Output   ; OFF         ;
; ak[6]    ; Output   ; OFF         ;
; ak[5]    ; Output   ; OFF         ;
; ak[4]    ; Output   ; OFF         ;
; ak[3]    ; Output   ; OFF         ;
; ak[2]    ; Output   ; OFF         ;
; ak[1]    ; Output   ; OFF         ;
; ak[0]    ; Output   ; OFF         ;
; cf       ; Output   ; OFF         ;
; dm[7]    ; Output   ; OFF         ;
; dm[6]    ; Output   ; OFF         ;
; dm[5]    ; Output   ; OFF         ;
; dm[4]    ; Output   ; OFF         ;
; dm[3]    ; Output   ; OFF         ;
; dm[2]    ; Output   ; OFF         ;
; dm[1]    ; Output   ; OFF         ;
; dm[0]    ; Output   ; OFF         ;
; w_m      ; Output   ; OFF         ;
; y[7]     ; Output   ; OFF         ;
; y[6]     ; Output   ; OFF         ;
; y[5]     ; Output   ; OFF         ;
; y[4]     ; Output   ; OFF         ;
; y[3]     ; Output   ; OFF         ;
; y[2]     ; Output   ; OFF         ;
; y[1]     ; Output   ; OFF         ;
; y[0]     ; Output   ; OFF         ;
; d_bus[7] ; Output   ; OFF         ;
; d_bus[6] ; Output   ; OFF         ;
; d_bus[5] ; Output   ; OFF         ;
; d_bus[4] ; Output   ; OFF         ;
; d_bus[3] ; Output   ; OFF         ;
; d_bus[2] ; Output   ; OFF         ;
; d_bus[1] ; Output   ; OFF         ;
; d_bus[0] ; Output   ; OFF         ;
; x[7]     ; Output   ; OFF         ;
; x[6]     ; Output   ; OFF         ;
; x[5]     ; Output   ; OFF         ;
; x[4]     ; Output   ; OFF         ;
; x[3]     ; Output   ; OFF         ;
; x[2]     ; Output   ; OFF         ;
; x[1]     ; Output   ; OFF         ;
; x[0]     ; Output   ; OFF         ;
; zf       ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; Name                                                                  ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF         ; Location     ;
+-----------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; lpm_ram_dq0:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; RAM_ini.mif ; ESB_C        ;
; lpm_rom0:inst|lpm_rom:lpm_rom_component|altrom:srom|content           ; ROM         ; 256          ; 16           ; --           ; --           ; no                     ; no                      ; --                     ; --                      ; 4096 ; 2    ; ROM_ini.mif ; ESB_B, ESB_A ;
+-----------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Institute workspace/Important_Marks/4- ///Project_Vitya/Processor/processor_project.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Mon Dec 02 14:14:45 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off processor_project -c processor_project
Info: Automatically selected device EPF10K10TC144-3 for design processor_project
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Mon Dec 02 2019 at 14:14:46
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 233 megabytes
    Info: Processing ended: Mon Dec 02 14:14:49 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


