<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1701889640">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/c_counter_binary_3/c_counter_binary_3.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/c_counter_binary_2/c_counter_binary_2.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/apple.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/apple.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/bcdto8segment_dataflow.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/bcdto8segment_dataflow.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/display.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/display.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fsm.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/fsm.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/score.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/score.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/seg.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/snake.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/snake.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/turn.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/turn.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/vga_sync_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/vga_sync_generator.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/top.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/audio.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/audio.v"/>
        <Attr Name="ImportTime" Val="1701887679"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/vga_test.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/verilog/vga_test.v"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../verilogPictrans/piske.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/xdc/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/遊戲/Greedy-Snake-Verilog-master/Greedy-Snake-Verilog-master/Code/xdc/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1701887680"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="c_counter_binary_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="c_counter_binary_1"/>
</GenRun>
