{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "ALUTestbench": [
        "ALUTestbench",
        "fPZEP",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}