### 概述

- 构成规则
  - 最简单的组合逻辑电路是逻辑门电路
  - 每个元件本身**是**组合逻辑电路
  - **输出**节点**不能互连**
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016102158708.png" alt="image-20231016102158708" style="zoom:33%;" />
  - 输出节点不能**反馈到输入**
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016102208155.png" alt="image-20231016102208155" style="zoom:33%;" />

### 逻辑电路图

- 使用逻辑电路图描述数字电路的内部元件的结构及其相互连接关系
  - 每个逻辑电路图**对应一个逻辑表达式**
  - 一个真值表可以对应多个不同逻辑表达式，从而对应多个不同的逻辑电路图，即有**多种实现方式。**
  - 都任何逻辑表达式都可以写成与或非三种基本运算的逻辑组合
- 扇入系数：一个逻辑门允许的**输入端的最大数目**
- 扇出系数：一个逻辑门输出端信号所能驱动的**下一级输入端的最大数目**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016102813998.png" alt="image-20231016102813998" style="zoom:33%;" />
  - 可以直接用数字标注位数
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016103410009.png" alt="image-20231016103410009" style="zoom:33%;" />
- 绘制逻辑电路图时要依据逻辑运算的优先级，优先级高的对应的输出是优先级低的对应的输入
  - **非>与、与非>异或、同或>或、或非**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016103052593.png" alt="image-20231016103052593" style="zoom:33%;" />

### 多级组合逻辑电路

- 从输入信号改变开始到输出信号发生变化所用的时间称为门延迟任何
- 逻辑表达式都可以转化为与或表达式，即任何组合逻辑电路都可以是一个两级电路，从而很大的降低延迟、
  - 两级逻辑电路可以减少传输时间，但是使用的电路数量成倍增长
- 基本设计流程：
  - 分析问题，得到逻辑表达式
  - 通过卡诺图等方式对逻辑表达式进行化简
  - 根据化简后的表达式画出逻辑电路图
  - 评价电路
- 例
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016104328053.png" alt="image-20231016104328053" style="zoom:33%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016104339375.png" alt="image-20231016104339375" style="zoom:33%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016104347976.png" alt="image-20231016104347976" style="zoom:33%;" />
- 无关项
  - 某些输入组合对应的输出可以是任意值，某些输入不可能出现，这些输入对应的输出在化简时**可以标为d（0/1）**具体数值根据需要确定
  - 如8421 BCD码输入中大于1001的编码均为无关项
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016104750701.png" alt="image-20231016104750701" style="zoom:33%;" />
- 非法值
  - 信号不能被有效识别位高电平或低电平，处于不确定的状态
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016104647391.png" alt="image-20231016104647391" style="zoom:33%;" />
  - 
- 高阻态
  - 非正常逻辑的**第三种**电器状态，好像和电路断开一样
  - 在高阻态下，输出像一个断开的开关或一个未连接的电线。这使得**其他电路可以驱动那个特定的线路或总线，而不会有冲突或短路。**
- 三态门
  - 一种重要的总线接口电路，也称三态缓冲器，其输出可以为1、0、高阻态
  - 三态门有额外的使能控制端EN
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016105541631.png" alt="image-20231016105541631" style="zoom:33%;" />
- 当多个设备需要使用同一个总线传输数据时，**只有一个设备可以在任何给定的时间里向总线发送数据**。其他设备的输出**必须处于高阻态**，以避免与当前正在发送数据的设备冲突。三态门的一个常见应用是在数据总线中，多个设备可以在不同的时间向总线发送数据，但同一时间只有一个设备输出激活
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016105917960.png" alt="image-20231016105917960" style="zoom:33%;" />

## 典型逻辑组合部件

- 组合逻辑元件的基本功能：译码、选择、比较、运算、缓存并传送
  - 真值表：可以使用之盾存储器ROM实现
  - 直观功能表述：用提供单一功能的逻辑构件实现，如译码器、编码器、加法器、比较器

#### 译码器

- 多输入多输出的组合电路，反映输入编码和输出编码之间的映射关系，可以通过使能端EN来控制
- $n-2^n$译码器，输入n位二进制编码输出$2^n$中取一码（输出中只有一位为1）
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016110734390.png" alt="image-20231016110734390" style="zoom:33%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016111013014.png" alt="image-20231016111013014" style="zoom:33%;" />
  - 可以探寻结果每一位为1对应的条件的逻辑表达式，进而绘制电路<img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016111438018.png" alt="image-20231016111438018" style="zoom:25%;" />
- 注意输入从高位到低位是$I_0I_1I_2$
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016111240649.png" alt="image-20231016111240649" style="zoom:33%;" />

##### 应用-数码管

- 公共阳极、共阴极，只需要控制一极即可
- 输入4位二进制编码，输出7位控制亮暗
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016111848147.png" alt="image-20231016111848147" style="zoom:33%;" />
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112042654.png" alt="image-20231016112042654" style="zoom:33%;" />
- 考察输出信号a的卡诺图
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112130390.png" alt="image-20231016112130390" style="zoom:33%;" />

#### 编码器

- $2^n-n$编码器
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112257559.png" alt="image-20231016112257559" style="zoom:33%;" />
- 互斥（唯一输入）编码器
  - 输入为一组互斥变量，每次只有一个输入端为1其余均为0
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112354880.png" alt="image-20231016112354880" style="zoom:33%;" />
- 优先级编码器
  - 多个输入可以同时为1，但只对优先级最高的输入及逆行编码输出
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112627982.png" alt="image-20231016112627982" style="zoom:33%;" />
  - 思路优先级高的会阻止优先级低的输出1（给它与一个0）

#### 多路选择器MUX

- 多输入单输出
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112927258.png" alt="image-20231016112927258" style="zoom:33%;" />、
- n位两路选择器
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016113312782.png" alt="image-20231016113312782" style="zoom:33%;" />
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016113537750.png" alt="image-20231016113537750" style="zoom:33%;" />

#### 多路分配器DMUX

- 但输入多输出
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016112934350.png" alt="image-20231016112934350" style="zoom:33%;" />
- 把一唯一的输入发送到多个输出端中的一个
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016115239412.png" alt="image-20231016115239412" style="zoom:33%;" />
- 同时使用MUX和DMUX实现多通道数据的分时传送
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016115317606.png" alt="image-20231016115317606" style="zoom:33%;" />

#### 半加器

- 仅考虑加数和被加数，不考虑低位的进位

  - 输出一个和数$S$和进位$CO$

    - $$
      S=\overline AB+A\overline B=A\bigoplus B \\
      CO=A\cdot B
      $$

  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016115648020.png" alt="image-20231016115648020" style="zoom: 33%;" />

#### 全加器

- 可以额外输入一个低位进位$Cin$，输出和$F$、进位$Cout$

- $$
  F=A\bigoplus B \bigoplus Cin \\
  Cout=A\cdot B+A\cdot Cin + B\cdot Cin
  $$

- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016115907444.png" alt="image-20231016115907444" style="zoom:33%;" />

## 组合逻辑部件的时序分析

### 传播延迟和最小延迟

- 信号通过连线和电路元件时会有一定时间的延迟
- 影响因素：
  - 连线长短、元件数量
  - 工作电压（通常较低时工作速度较慢）
  - 环境噪声、温度等环境条件
  - 高低电平的转换过渡时间（输入转换慢的话，对应的输出转换时间也会长）
- 下降沿延迟$t_{pHL}$：输入变化引起相应输出从高到低变化的时间；上升沿延迟$t_{pLH}$：输入变化引起相应输出从低到高变化的时间。
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016121854824.png" alt="image-20231016121854824" style="zoom:33%;" />
- 传输延迟Tpd：从输入端的变化开始到所有**输出端得到的最稳定的信号**所需的**最长**时间
- 最小延迟Tcd：从输入端的变化开始到**任何一个输出开始发生改变**所需的**最短**时间
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016122620555.png" alt="image-20231016122620555" style="zoom:33%;" />
- 关键路径：一个组合逻辑电路在输入和输出之间经过的**最长路径**
  - 传输延迟就是**关键路径**上所有的元件的**传输延迟之和**
  - 最小延迟就是**最短路径**上所有原件的**最小延迟**之和
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016123159122.png" alt="image-20231016123159122" style="zoom:33%;" />
  - 注意反相输入端与或门按照或/与非门进行计算

### 竞争冒险

- 竞争：如果存在某个输入信号经过两条及以上的路径作用到输出端，由于个路径的延迟不同，因为该输入信号对输出端会**先后产生不同的影响**
  - 一般来说如果与或表达式中存在乘积项变量逻辑取反的情况则很可能出现竞争冒险，否则竞争冒险不会发生
- 毛刺：由于竞争的存在，输入信号变化的瞬间输出端可能出现不正确的剑锋信号
  - 可以通过低通滤波或增加冗余项等方式避免毛刺
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231016123751270.png" alt="image-20231016123751270" style="zoom:33%;" />
- **出现毛刺**的电路称为存在**冒险**
  - 实际硬件电路中，只要一个门电路的**多个输入端延时不同**，就有可能产生竞争与冒险
  - 当一个逻辑门的两个输入端的信号同时向**相反方向变化时**，从变化开始，**到达稳定状态所需的时间不同**，产生竞争
  - 判断方式：
    - 在逻辑表达式中，保持**一个变量X固定不动**，将剩余其他变量用 0 或 1 代替，如果最后能化简成**X+X\~或者X·X~** 
    - 卡诺图化简后，有相**邻的1没有被包含在同一个卡诺圈里**
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231019225205923.png" alt="image-20231019225205923" style="zoom:33%;" />
- 毛刺的危害
  - 毛刺并不是对所有的输入都有危害，如触发器的D输入端，只要数据不出现在时钟的上长升沿，并满足数据的建立保持时间，就不会对系统造成危害
  - 而当毛刺信号成为系统的控制信号，触发器的清零信号，预置信号，时钟信号，或锁存器的输入信号时就会产生逻辑错误。