Timing Analyzer report for banco_de_pruebas_simplificado
Sat Jan 11 18:06:02 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'
 14. Slow 1200mV 85C Model Setup: 'pix_clk_i'
 15. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 16. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 17. Slow 1200mV 85C Model Hold: 'clk_50'
 18. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 19. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 20. Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'
 21. Slow 1200mV 85C Model Hold: 'pix_clk_i'
 22. Slow 1200mV 85C Model Recovery: 'clk_50'
 23. Slow 1200mV 85C Model Recovery: 'pix_clk_i'
 24. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 25. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 26. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 27. Slow 1200mV 85C Model Removal: 'clk_50'
 28. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 29. Slow 1200mV 85C Model Removal: 'pix_clk_i'
 30. Slow 1200mV 85C Model Metastability Summary
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk_50'
 38. Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 39. Slow 1200mV 0C Model Setup: 'pix_clk_i'
 40. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 41. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 42. Slow 1200mV 0C Model Hold: 'clk_50'
 43. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 44. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 45. Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 46. Slow 1200mV 0C Model Hold: 'pix_clk_i'
 47. Slow 1200mV 0C Model Recovery: 'clk_50'
 48. Slow 1200mV 0C Model Recovery: 'pix_clk_i'
 49. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 50. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 51. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 52. Slow 1200mV 0C Model Removal: 'clk_50'
 53. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 54. Slow 1200mV 0C Model Removal: 'pix_clk_i'
 55. Slow 1200mV 0C Model Metastability Summary
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk_50'
 62. Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 63. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 64. Fast 1200mV 0C Model Setup: 'pix_clk_i'
 65. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 66. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 67. Fast 1200mV 0C Model Hold: 'clk_50'
 68. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 69. Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 70. Fast 1200mV 0C Model Hold: 'pix_clk_i'
 71. Fast 1200mV 0C Model Recovery: 'clk_50'
 72. Fast 1200mV 0C Model Recovery: 'pix_clk_i'
 73. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 74. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 75. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 76. Fast 1200mV 0C Model Removal: 'clk_50'
 77. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 78. Fast 1200mV 0C Model Removal: 'pix_clk_i'
 79. Fast 1200mV 0C Model Metastability Summary
 80. Multicorner Timing Analysis Summary
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Recovery Transfers
 89. Removal Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths Summary
 93. Clock Status Summary
 94. Unconstrained Input Ports
 95. Unconstrained Output Ports
 96. Unconstrained Input Ports
 97. Unconstrained Output Ports
 98. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; banco_de_pruebas_simplificado                          ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; Clock Name                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                            ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; clk_50                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }                                                         ;
; divisor:inst13|clk_int                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst13|clk_int }                                         ;
; pix_clk_i                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pix_clk_i }                                                      ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int }   ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int_2 } ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                            ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 159.18 MHz ; 159.18 MHz      ; clk_50                                                         ;                                                               ;
; 246.31 MHz ; 246.31 MHz      ; divisor:inst13|clk_int                                         ;                                                               ;
; 349.04 MHz ; 349.04 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 349.77 MHz ; 349.77 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 515.46 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                     ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -5.282 ; -3565.751     ;
; divisor:inst13|clk_int                                         ; -3.060 ; -14.813       ;
; pix_clk_i                                                      ; -2.118 ; -18.546       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.114 ; -25.713       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.865 ; -30.708       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                     ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.383 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.384 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.386 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.402 ; 0.000         ;
; pix_clk_i                                                      ; 0.440 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                  ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.165 ; -1801.636     ;
; pix_clk_i                                                      ; -1.753 ; -16.038       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.423 ; -21.056       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.043 ; -11.620       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                  ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.946 ; 0.000         ;
; clk_50                                                         ; 1.271 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.288 ; 0.000         ;
; pix_clk_i                                                      ; 1.730 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                       ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1453.927     ;
; pix_clk_i                                                      ; -3.000 ; -15.850       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.282 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[0]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.434     ; 5.846      ;
; -5.282 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_anterior[0]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.434     ; 5.846      ;
; -5.225 ; coordinador_mod_tes:inst8|state.trigger_wait                                            ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 6.118      ;
; -5.213 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 5.699      ;
; -5.204 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 5.690      ;
; -5.168 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.542      ;
; -5.154 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.527      ;
; -5.144 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.617      ;
; -5.141 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.614      ;
; -5.138 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.611      ;
; -5.138 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.511      ;
; -5.136 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.609      ;
; -5.136 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.609      ;
; -5.133 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.606      ;
; -5.096 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.374      ; 6.468      ;
; -5.067 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.524      ;
; -5.064 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.521      ;
; -5.061 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.518      ;
; -5.059 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.516      ;
; -5.059 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.516      ;
; -5.056 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.513      ;
; -5.051 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 5.537      ;
; -5.036 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.410      ;
; -5.026 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.499      ;
; -5.025 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.525     ; 5.498      ;
; -5.023 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.494      ;
; -5.020 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.491      ;
; -5.017 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.488      ;
; -5.015 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.486      ;
; -5.015 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.486      ;
; -5.012 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.483      ;
; -4.996 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.370      ;
; -4.986 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.359      ;
; -4.980 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]                                           ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 5.873      ;
; -4.965 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.422      ;
; -4.962 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.419      ;
; -4.959 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.416      ;
; -4.957 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.414      ;
; -4.957 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.414      ;
; -4.954 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.411      ;
; -4.949 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.406      ;
; -4.948 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.405      ;
; -4.940 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.314      ;
; -4.939 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.313      ;
; -4.932 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.403      ;
; -4.929 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.400      ;
; -4.926 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.397      ;
; -4.924 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.395      ;
; -4.924 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.395      ;
; -4.921 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.392      ;
; -4.907 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.281      ;
; -4.905 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.376      ;
; -4.904 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.375      ;
; -4.902 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.276      ;
; -4.893 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[1]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.434     ; 5.457      ;
; -4.883 ; algo_3_final:inst|dir_histograma_int[1]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 5.369      ;
; -4.882 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[2]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.434     ; 5.446      ;
; -4.877 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.798      ;
; -4.873 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.247      ;
; -4.863 ; algo_3_final:inst|reg_ancho_1[9]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.237      ;
; -4.860 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.234      ;
; -4.858 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[8]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.443     ; 5.413      ;
; -4.855 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[8]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.443     ; 5.410      ;
; -4.848 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[9]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.443     ; 5.403      ;
; -4.847 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.304      ;
; -4.846 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[9]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.443     ; 5.401      ;
; -4.846 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.303      ;
; -4.828 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.749      ;
; -4.820 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.193      ;
; -4.814 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.285      ;
; -4.813 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[1]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.713      ;
; -4.813 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.527     ; 5.284      ;
; -4.812 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.712      ;
; -4.811 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[3]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.711      ;
; -4.810 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[5]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.710      ;
; -4.810 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[6]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.710      ;
; -4.808 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.708      ;
; -4.808 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[11]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.708      ;
; -4.807 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[2]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.707      ;
; -4.805 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[8]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.705      ;
; -4.804 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[4]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.704      ;
; -4.804 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[10]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 5.704      ;
; -4.802 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[6]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.445     ; 5.355      ;
; -4.802 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[2]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.434     ; 5.366      ;
; -4.801 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[5]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.445     ; 5.354      ;
; -4.795 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.252      ;
; -4.792 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.249      ;
; -4.789 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.246      ;
; -4.787 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.244      ;
; -4.787 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.244      ;
; -4.784 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.541     ; 5.241      ;
; -4.782 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[3]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.445     ; 5.335      ;
; -4.782 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.155      ;
; -4.778 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[10]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.443     ; 5.333      ;
; -4.770 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.144      ;
; -4.767 ; algo_3_final:inst|reg_anterior[5]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.374      ; 6.139      ;
; -4.767 ; algo_3_final:inst|reg_anterior[2]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.374      ; 6.139      ;
; -4.767 ; algo_3_final:inst|reg_ancho_2[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.376      ; 6.141      ;
; -4.745 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.111     ; 5.672      ;
; -4.744 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.375      ; 6.117      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -3.060 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.977      ;
; -2.999 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.917      ;
; -2.976 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.894      ;
; -2.970 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.887      ;
; -2.930 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.847      ;
; -2.752 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.670      ;
; -2.702 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 3.620      ;
; -2.638 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.555      ;
; -2.281 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.198      ;
; -1.957 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.875      ;
; -1.731 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.649      ;
; -1.708 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.626      ;
; -1.680 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.598      ;
; -1.620 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.538      ;
; -1.536 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.454      ;
; -1.533 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.451      ;
; -1.434 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.352      ;
; -1.403 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.321      ;
; -1.383 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.301      ;
; -1.363 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.281      ;
; -1.363 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.281      ;
; -1.362 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 2.280      ;
; -1.287 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 3.019      ; 5.036      ;
; -1.225 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 3.020      ; 4.975      ;
; -0.988 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.905      ;
; -0.987 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.904      ;
; -0.943 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.861      ;
; -0.907 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.824      ;
; -0.906 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.823      ;
; -0.898 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.815      ;
; -0.897 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.814      ;
; -0.883 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.801      ;
; -0.815 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.733      ;
; -0.776 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 3.019      ; 5.025      ;
; -0.739 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 3.020      ; 4.989      ;
; -0.729 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.647      ;
; -0.615 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.532      ;
; -0.614 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.531      ;
; -0.568 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.486      ;
; -0.568 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.486      ;
; -0.567 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 1.485      ;
; -0.480 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.397      ;
; -0.409 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.326      ;
; -0.208 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.125      ;
; -0.199 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.116      ;
; -0.021 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.939      ;
; 0.088  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.829      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.153  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.080     ; 0.765      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pix_clk_i'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -2.118 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.920      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.782 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 2.584      ;
; -1.602 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.221      ; 2.311      ;
; -1.266 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.221      ; 1.975      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.940 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.025     ; 1.933      ;
; -0.264 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.052     ; 1.230      ;
; 0.241  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.997      ;
; -2.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.997      ;
; -2.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.997      ;
; -2.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.997      ;
; -2.114 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.997      ;
; -2.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.983      ;
; -2.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.983      ;
; -2.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.983      ;
; -2.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.983      ;
; -2.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.983      ;
; -2.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.884      ;
; -2.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.884      ;
; -2.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.884      ;
; -2.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.884      ;
; -2.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.884      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.783      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.783      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.783      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.783      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.783      ;
; -1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.755      ;
; -1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.755      ;
; -1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.755      ;
; -1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.755      ;
; -1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.755      ;
; -1.859 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.774      ;
; -1.859 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.774      ;
; -1.859 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.774      ;
; -1.859 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.774      ;
; -1.859 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.774      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.688      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.688      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.688      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.688      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.688      ;
; -1.570 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.453      ;
; -1.570 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.453      ;
; -1.570 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.453      ;
; -1.570 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.453      ;
; -1.570 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.453      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 2.448      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.446      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.446      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.446      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.446      ;
; -1.563 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.446      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.122     ; 2.438      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.444      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.444      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.444      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.444      ;
; -1.562 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.444      ;
; -1.549 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 2.434      ;
; -1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.435      ;
; -1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.435      ;
; -1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.435      ;
; -1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.435      ;
; -1.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.083     ; 2.435      ;
; -1.510 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.387      ;
; -1.503 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.380      ;
; -1.503 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.380      ;
; -1.496 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.373      ;
; -1.494 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.122     ; 2.370      ;
; -1.484 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 2.368      ;
; -1.476 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 2.360      ;
; -1.470 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 2.354      ;
; -1.349 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 2.234      ;
; -1.333 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.473     ; 1.858      ;
; -1.309 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.186      ;
; -1.302 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.179      ;
; -1.285 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.089     ; 2.194      ;
; -1.284 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.167      ;
; -1.278 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.089     ; 2.187      ;
; -1.270 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 2.154      ;
; -1.268 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 2.150      ;
; -1.254 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 2.139      ;
; -1.212 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.261      ; 2.471      ;
; -1.212 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.261      ; 2.471      ;
; -1.212 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.261      ; 2.471      ;
; -1.203 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.080      ;
; -1.196 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 2.073      ;
; -1.175 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 2.059      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.480     ; 1.673      ;
; -1.149 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.480     ; 1.667      ;
; -1.147 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 2.030      ;
; -1.118 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.122     ; 1.994      ;
; -1.092 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.976      ;
; -1.081 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 1.963      ;
; -1.081 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.088     ; 1.991      ;
; -1.064 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.981      ;
; -1.063 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.116     ; 1.945      ;
; -1.040 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.473     ; 1.565      ;
; -1.024 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 1.901      ;
; -1.019 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 1.904      ;
; -1.017 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.121     ; 1.894      ;
; -1.012 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.113     ; 1.897      ;
; -1.003 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.082     ; 1.919      ;
; -0.975 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.859      ;
; -0.950 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.089     ; 1.859      ;
; -0.940 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.824      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.865 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 3.195      ;
; -1.865 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 3.195      ;
; -1.858 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 3.188      ;
; -1.858 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 3.188      ;
; -1.760 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.588      ;
; -1.760 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.588      ;
; -1.760 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.588      ;
; -1.664 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.994      ;
; -1.664 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.994      ;
; -1.649 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 2.135      ;
; -1.638 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 2.124      ;
; -1.637 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 2.123      ;
; -1.636 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 2.122      ;
; -1.630 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 2.116      ;
; -1.616 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 2.103      ;
; -1.616 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 2.103      ;
; -1.577 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.405      ;
; -1.577 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.405      ;
; -1.577 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.405      ;
; -1.558 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.888      ;
; -1.558 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.888      ;
; -1.555 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.243      ; 2.796      ;
; -1.555 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.243      ; 2.796      ;
; -1.526 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.856      ;
; -1.526 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.856      ;
; -1.516 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.343      ;
; -1.516 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.343      ;
; -1.485 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.082     ; 2.401      ;
; -1.474 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.960      ;
; -1.463 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.949      ;
; -1.462 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.948      ;
; -1.461 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.947      ;
; -1.459 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.242      ; 2.699      ;
; -1.459 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.242      ; 2.699      ;
; -1.455 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.941      ;
; -1.448 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.275      ;
; -1.442 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.772      ;
; -1.442 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.332      ; 2.772      ;
; -1.441 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.928      ;
; -1.441 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.928      ;
; -1.422 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.250      ;
; -1.422 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.250      ;
; -1.421 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.249      ;
; -1.351 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.331      ; 2.680      ;
; -1.351 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.331      ; 2.680      ;
; -1.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.331      ; 2.662      ;
; -1.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.331      ; 2.662      ;
; -1.307 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.793      ;
; -1.305 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.791      ;
; -1.285 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.772      ;
; -1.284 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.771      ;
; -1.281 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.768      ;
; -1.262 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.242      ; 2.502      ;
; -1.262 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.242      ; 2.502      ;
; -1.250 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.082     ; 2.166      ;
; -1.219 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.046      ;
; -1.219 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.046      ;
; -1.197 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.025      ;
; -1.196 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.024      ;
; -1.195 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.023      ;
; -1.180 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.007      ;
; -1.179 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 2.006      ;
; -1.172 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.999      ;
; -1.172 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.999      ;
; -1.171 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.998      ;
; -1.136 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.964      ;
; -1.136 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.964      ;
; -1.136 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.964      ;
; -1.132 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.618      ;
; -1.130 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.512     ; 1.616      ;
; -1.110 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.597      ;
; -1.109 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.596      ;
; -1.107 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 2.025      ;
; -1.106 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.511     ; 1.593      ;
; -0.943 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.178     ; 1.763      ;
; -0.924 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.751      ;
; -0.924 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.751      ;
; -0.923 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.750      ;
; -0.923 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.171     ; 1.750      ;
; -0.900 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.175     ; 1.713      ;
; -0.896 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.113     ; 1.781      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.705      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.705      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 1.705      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.634      ;
; -0.692 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.175     ; 1.505      ;
; -0.619 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.537      ;
; -0.615 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.082     ; 1.531      ;
; -0.613 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.530      ;
; -0.613 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.082     ; 1.529      ;
; -0.592 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.510      ;
; -0.558 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.476      ;
; -0.456 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.178     ; 1.276      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.080     ; 1.361      ;
; -0.318 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.235      ;
; -0.282 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.082     ; 1.198      ;
; -0.257 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.174      ;
; -0.239 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.099     ; 1.138      ;
; -0.208 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 1.125      ;
; -0.074 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 0.991      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                    ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.100      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|dir_mem[0]                        ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; sram_CIC:inst17|state.fin                           ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; Controlador_sram_CIC_UART:inst16|state.errase       ; Controlador_sram_CIC_UART:inst16|state.errase       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.389 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.674      ;
; 0.389 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.674      ;
; 0.391 ; sram_CIC:inst17|pix_cnt_int[0]                      ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.674      ;
; 0.401 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|flag_borrado_2            ; coordinador_mod_tes:inst8|flag_borrado_2            ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|flag_trigger_wait         ; coordinador_mod_tes:inst8|flag_trigger_wait         ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[17]      ; Controlador_sram_CIC_UART:inst16|count_mem[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|count_mem[19]      ; Controlador_sram_CIC_UART:inst16|count_mem[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]  ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.384 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 0.669      ;
; 0.389 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 0.674      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.669      ;
; 0.621 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.888      ;
; 0.628 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.895      ;
; 0.669 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 0.954      ;
; 0.704 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 0.971      ;
; 0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 1.413      ;
; 0.766 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.033      ;
; 0.780 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 1.477      ;
; 0.819 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.086      ;
; 0.830 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.528      ;
; 0.831 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.529      ;
; 0.866 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.132      ;
; 0.870 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.106      ; 1.182      ;
; 0.895 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.593      ;
; 0.896 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.594      ;
; 0.925 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.082      ; 1.193      ;
; 0.947 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.645      ;
; 0.948 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.646      ;
; 1.009 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.707      ;
; 1.010 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.708      ;
; 1.045 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.082      ; 1.313      ;
; 1.067 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.363      ;
; 1.082 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.082      ; 1.350      ;
; 1.107 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.082      ; 1.375      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.380      ;
; 1.135 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.401      ;
; 1.136 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.402      ;
; 1.189 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.456      ;
; 1.205 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.903      ;
; 1.206 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.904      ;
; 1.207 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.905      ;
; 1.208 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.512      ; 1.906      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.552      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.552      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.552      ;
; 1.256 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.575      ;
; 1.257 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.576      ;
; 1.257 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.576      ;
; 1.274 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.593      ;
; 1.304 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 1.587      ;
; 1.305 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.002      ;
; 1.319 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.106      ; 1.631      ;
; 1.346 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.642      ;
; 1.361 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.511      ; 2.058      ;
; 1.441 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.761      ;
; 1.441 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.761      ;
; 1.441 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.761      ;
; 1.465 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.785      ;
; 1.466 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.786      ;
; 1.466 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 1.786      ;
; 1.487 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.806      ;
; 1.491 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.810      ;
; 1.496 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.815      ;
; 1.496 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.815      ;
; 1.496 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.815      ;
; 1.522 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.841      ;
; 1.522 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 1.841      ;
; 1.585 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.082      ; 1.853      ;
; 1.634 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.489      ;
; 1.634 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.489      ;
; 1.637 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.492      ;
; 1.646 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.544      ; 2.396      ;
; 1.646 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.544      ; 2.396      ;
; 1.663 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.517      ;
; 1.664 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.518      ;
; 1.701 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 1.967      ;
; 1.702 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.022      ;
; 1.702 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.022      ;
; 1.703 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.023      ;
; 1.722 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 2.041      ;
; 1.722 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 2.041      ;
; 1.722 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.113      ; 2.041      ;
; 1.767 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.622      ;
; 1.767 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.622      ;
; 1.770 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.625      ;
; 1.796 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.650      ;
; 1.797 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.651      ;
; 1.909 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.763      ;
; 1.911 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.766      ;
; 1.911 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.331     ; 1.766      ;
; 1.914 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.768      ;
; 1.914 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.768      ;
; 1.915 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.332     ; 1.769      ;
; 1.920 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.080      ; 2.186      ;
; 1.929 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.544      ; 2.679      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.386 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 0.669      ;
; 0.391 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 0.674      ;
; 0.402 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.455 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 0.738      ;
; 0.459 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 0.742      ;
; 0.483 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.859      ;
; 0.490 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.866      ;
; 0.491 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.867      ;
; 0.503 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.879      ;
; 0.521 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 1.180      ;
; 0.541 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.917      ;
; 0.554 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.821      ;
; 0.587 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 0.963      ;
; 0.600 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.867      ;
; 0.616 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.082      ; 0.884      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.002      ;
; 0.640 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.016      ;
; 0.640 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.016      ;
; 0.701 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 0.968      ;
; 0.736 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.097      ; 1.019      ;
; 0.755 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.130      ;
; 0.756 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.131      ;
; 0.766 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.032      ;
; 0.784 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.160      ;
; 0.817 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 1.476      ;
; 0.818 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 1.477      ;
; 0.830 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.082      ; 1.098      ;
; 0.833 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.100      ;
; 0.855 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.122      ;
; 0.877 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.143      ;
; 0.973 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.348      ;
; 1.013 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.388      ;
; 1.017 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.284      ;
; 1.021 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.396      ;
; 1.043 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.310      ;
; 1.045 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.088      ; 1.319      ;
; 1.100 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.475      ;
; 1.198 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.074      ; 1.458      ;
; 1.273 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.642      ;
; 1.283 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.652      ;
; 1.288 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.664      ;
; 1.295 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.671      ;
; 1.301 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.677      ;
; 1.310 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.302     ; 1.194      ;
; 1.323 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.171      ; 1.700      ;
; 1.330 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.171      ; 1.707      ;
; 1.355 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.724      ;
; 1.365 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.734      ;
; 1.384 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.759      ;
; 1.390 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.295     ; 1.281      ;
; 1.391 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.658      ;
; 1.411 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.779      ;
; 1.412 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.787      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.799      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.688      ;
; 1.440 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.815      ;
; 1.460 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.835      ;
; 1.479 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.855      ;
; 1.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.858      ;
; 1.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.883      ;
; 1.524 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.893      ;
; 1.527 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.903      ;
; 1.527 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.902      ;
; 1.530 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.906      ;
; 1.545 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.921      ;
; 1.552 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.080      ; 1.818      ;
; 1.563 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.074      ; 1.823      ;
; 1.580 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.171      ; 1.957      ;
; 1.585 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.295     ; 1.476      ;
; 1.596 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.863      ;
; 1.598 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 2.257      ;
; 1.598 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 2.257      ;
; 1.598 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.473      ; 2.257      ;
; 1.600 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.302     ; 1.484      ;
; 1.620 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.302     ; 1.504      ;
; 1.628 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 1.997      ;
; 1.638 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.007      ;
; 1.650 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.561      ; 2.417      ;
; 1.650 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.561      ; 2.417      ;
; 1.650 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.561      ; 2.417      ;
; 1.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 2.030      ;
; 1.667 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 2.042      ;
; 1.671 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 2.046      ;
; 1.689 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.171      ; 2.066      ;
; 1.723 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.982      ;
; 1.729 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.988      ;
; 1.776 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.162      ; 2.144      ;
; 1.818 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.162      ; 2.186      ;
; 1.824 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.193      ;
; 1.826 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.195      ;
; 1.834 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.203      ;
; 1.836 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.163      ; 2.205      ;
; 1.849 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 2.225      ;
; 1.864 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 2.240      ;
; 1.873 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 2.249      ;
; 1.878 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.295     ; 1.769      ;
; 1.884 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.171      ; 2.261      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.408 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.441 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.708      ;
; 0.580 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.846      ;
; 0.646 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.913      ;
; 0.663 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.930      ;
; 0.802 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.069      ;
; 0.803 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.070      ;
; 0.903 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.169      ;
; 0.907 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.173      ;
; 0.954 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.220      ;
; 0.969 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.235      ;
; 0.996 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.263      ;
; 0.997 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.264      ;
; 1.014 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.281      ;
; 1.015 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.282      ;
; 1.078 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.344      ;
; 1.082 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.348      ;
; 1.084 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.350      ;
; 1.084 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.350      ;
; 1.096 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 3.165      ; 4.699      ;
; 1.115 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.381      ;
; 1.158 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 3.165      ; 4.761      ;
; 1.160 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.426      ;
; 1.161 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.427      ;
; 1.209 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.475      ;
; 1.216 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.482      ;
; 1.312 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.578      ;
; 1.318 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.584      ;
; 1.340 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.606      ;
; 1.341 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.607      ;
; 1.373 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.639      ;
; 1.390 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.656      ;
; 1.457 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.723      ;
; 1.531 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.797      ;
; 1.568 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.834      ;
; 1.610 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.876      ;
; 1.618 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 3.165      ; 4.721      ;
; 1.706 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 3.165      ; 4.809      ;
; 2.336 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.602      ;
; 2.483 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.749      ;
; 2.614 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.880      ;
; 2.629 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 2.896      ;
; 2.723 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 2.989      ;
; 2.748 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.015      ;
; 2.862 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.128      ;
; 2.942 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.209      ;
; 2.960 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.227      ;
; 3.106 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.372      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pix_clk_i'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 0.730 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.052      ; 0.968      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.481 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.214      ; 1.881      ;
; 1.595 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.469      ; 1.780      ;
; 1.885 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.469      ; 2.070      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.230 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.511      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
; 2.520 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.565      ; 2.801      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.165 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 4.058      ;
; -3.152 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 4.060      ;
; -3.152 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 4.060      ;
; -3.151 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 4.066      ;
; -3.151 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 4.066      ;
; -3.151 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 4.066      ;
; -3.150 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.062      ;
; -3.150 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.062      ;
; -3.150 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 4.062      ;
; -2.956 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.849      ;
; -2.943 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 3.858      ;
; -2.943 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 3.858      ;
; -2.943 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 3.858      ;
; -2.942 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.850      ;
; -2.942 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 3.850      ;
; -2.940 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 3.852      ;
; -2.940 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 3.852      ;
; -2.940 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 3.852      ;
; -2.786 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]           ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.055      ;
; -2.786 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]           ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.055      ;
; -2.786 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]           ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.055      ;
; -2.786 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]           ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.055      ;
; -2.786 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]           ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.055      ;
; -2.771 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 1.000        ; 0.294      ; 4.063      ;
; -2.770 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1   ; clk_50       ; clk_50      ; 1.000        ; 0.288      ; 4.056      ;
; -2.760 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[4]                 ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.062      ;
; -2.760 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[0]                 ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.062      ;
; -2.759 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[0]                     ; clk_50       ; clk_50      ; 1.000        ; 0.299      ; 4.056      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[2]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[3]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[4]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.751 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]          ; clk_50       ; clk_50      ; 1.000        ; 0.308      ; 4.057      ;
; -2.738 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.fin_escritura_histograma ; clk_50       ; clk_50      ; 1.000        ; 0.320      ; 4.056      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                    ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                     ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.058      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[10]                ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[9]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[8]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[7]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[6]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[5]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[3]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[2]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[1]                 ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.059      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2          ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1              ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1          ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3              ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3          ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior             ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice        ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.060      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.326      ; 4.061      ;
; -2.737 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                   ; clk_50       ; clk_50      ; 1.000        ; 0.326      ; 4.061      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]              ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.063      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                     ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 4.066      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 4.066      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.059      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 4.066      ;
; -2.736 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 1.000        ; 0.332      ; 4.066      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[0]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[1]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[2]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[3]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[4]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[5]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[6]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[7]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
; -2.735 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[8]               ; clk_50       ; clk_50      ; 1.000        ; 0.329      ; 4.062      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pix_clk_i'                                                                                                                              ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.753 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.220      ; 2.461      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.593 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.394      ;
; -1.560 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.220      ; 2.268      ;
; -1.541 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.220      ; 2.249      ;
; -1.447 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.221      ; 2.156      ;
; -1.422 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.220      ; 2.130      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.393 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.313      ; 2.194      ;
; -1.365 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.221      ; 2.074      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.177     ; 2.244      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.381 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.170     ; 2.209      ;
; -1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 2.002      ;
; -1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 2.002      ;
; -1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 2.002      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
; -0.921 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.169     ; 1.750      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.043 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.122     ; 1.919      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.916 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.114     ; 1.800      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
; -0.595 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.115     ; 1.478      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 0.946 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.169      ; 1.321      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.307 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.170      ; 1.683      ;
; 1.410 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.162      ; 1.778      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                                ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.271 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.940      ;
; 1.271 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.940      ;
; 1.271 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.940      ;
; 1.271 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.940      ;
; 1.271 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.483      ; 1.940      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.485 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.335     ; 1.336      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.489 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]                     ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.179      ;
; 1.496 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 2.167      ;
; 1.496 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 2.167      ;
; 1.496 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.485      ; 2.167      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.523 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 1.789      ;
; 1.557 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.506      ; 2.249      ;
; 1.672 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo                ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.940      ;
; 1.672 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.940      ;
; 1.672 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.940      ;
; 1.672 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.940      ;
; 1.672 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment                 ; clk_50       ; clk_50      ; 0.000        ; 0.082      ; 1.940      ;
; 1.681 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.334     ; 1.533      ;
; 1.681 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.334     ; 1.533      ;
; 1.681 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.334     ; 1.533      ;
; 1.726 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.500      ; 2.412      ;
; 1.726 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.500      ; 2.412      ;
; 1.726 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.500      ; 2.412      ;
; 1.726 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.500      ; 2.412      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.739 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.512      ; 2.437      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 1.840 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.530      ;
; 2.013 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_1[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.501      ; 2.700      ;
; 2.062 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 2.632      ;
; 2.062 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 2.632      ;
; 2.062 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 2.632      ;
; 2.062 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 2.632      ;
; 2.087 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.393      ; 2.666      ;
; 2.087 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.393      ; 2.666      ;
; 2.087 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.393      ; 2.666      ;
; 2.087 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.393      ; 2.666      ;
; 2.128 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.387      ;
; 2.128 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.387      ;
; 2.128 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.387      ;
; 2.129 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|reg_ancho_1[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.501      ; 2.816      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.151 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.435      ;
; 2.156 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 2.412      ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.288 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.609      ;
; 1.530 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.851      ;
; 1.530 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.851      ;
; 1.530 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.115      ; 1.851      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.776 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.114      ; 2.096      ;
; 1.792 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.107      ; 2.105      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pix_clk_i'                                                                                                                              ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.730 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.469      ; 1.915      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.788 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.068      ;
; 1.799 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.468      ; 1.983      ;
; 1.844 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.469      ; 2.029      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.928 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.564      ; 2.208      ;
; 1.935 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.468      ; 2.119      ;
; 1.948 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.468      ; 2.132      ;
; 2.095 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.468      ; 2.279      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                             ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 173.43 MHz ; 173.43 MHz      ; clk_50                                                         ;                                                               ;
; 268.46 MHz ; 268.46 MHz      ; divisor:inst13|clk_int                                         ;                                                               ;
; 381.68 MHz ; 381.68 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 381.97 MHz ; 381.97 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 561.48 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -4.766 ; -3178.065     ;
; divisor:inst13|clk_int                                         ; -2.725 ; -12.426       ;
; pix_clk_i                                                      ; -1.917 ; -16.759       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.832 ; -21.449       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.620 ; -25.944       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.336 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.337 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.339 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.353 ; 0.000         ;
; pix_clk_i                                                      ; 0.387 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -2.741 ; -1544.232     ;
; pix_clk_i                                                      ; -1.563 ; -14.253       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.183 ; -17.310       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.852 ; -9.140        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.856 ; 0.000         ;
; clk_50                                                         ; 1.158 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.173 ; 0.000         ;
; pix_clk_i                                                      ; 1.627 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1451.111     ;
; pix_clk_i                                                      ; -3.000 ; -15.850       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -30.840       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -25.700       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.766 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[0]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 5.379      ;
; -4.766 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_anterior[0]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 5.379      ;
; -4.695 ; coordinador_mod_tes:inst8|state.trigger_wait                                            ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 5.602      ;
; -4.637 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.468     ; 5.168      ;
; -4.629 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.468     ; 5.160      ;
; -4.606 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.347      ; 5.952      ;
; -4.580 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.925      ;
; -4.578 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.922      ;
; -4.565 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.085      ;
; -4.563 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.083      ;
; -4.559 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.079      ;
; -4.559 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.079      ;
; -4.556 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.076      ;
; -4.556 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.479     ; 5.076      ;
; -4.503 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]                                           ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.093     ; 5.409      ;
; -4.496 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.468     ; 5.027      ;
; -4.495 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 5.001      ;
; -4.494 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.838      ;
; -4.493 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.999      ;
; -4.489 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.995      ;
; -4.489 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.995      ;
; -4.486 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.992      ;
; -4.486 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.992      ;
; -4.468 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.985      ;
; -4.466 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.983      ;
; -4.462 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.979      ;
; -4.462 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.979      ;
; -4.459 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.976      ;
; -4.459 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.976      ;
; -4.456 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.480     ; 4.975      ;
; -4.455 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.480     ; 4.974      ;
; -4.455 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.800      ;
; -4.450 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.347      ; 5.796      ;
; -4.444 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.357      ;
; -4.431 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.344      ;
; -4.404 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.910      ;
; -4.402 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.908      ;
; -4.398 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[1]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.387     ; 5.010      ;
; -4.398 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.904      ;
; -4.398 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.904      ;
; -4.397 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.742      ;
; -4.397 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.112     ; 5.315      ;
; -4.395 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.739      ;
; -4.395 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.901      ;
; -4.395 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.901      ;
; -4.386 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.494     ; 4.891      ;
; -4.385 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.494     ; 4.890      ;
; -4.384 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.901      ;
; -4.382 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[2]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.386     ; 4.995      ;
; -4.382 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.899      ;
; -4.378 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.895      ;
; -4.378 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.895      ;
; -4.375 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.892      ;
; -4.375 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.482     ; 4.892      ;
; -4.372 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.717      ;
; -4.359 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.483     ; 4.875      ;
; -4.358 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.483     ; 4.874      ;
; -4.357 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[8]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.395     ; 4.961      ;
; -4.354 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[8]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.395     ; 4.958      ;
; -4.351 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.696      ;
; -4.348 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.693      ;
; -4.347 ; algo_3_final:inst|reg_ancho_1[9]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.692      ;
; -4.346 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_anterior[9]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.395     ; 4.950      ;
; -4.344 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[9]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.395     ; 4.948      ;
; -4.341 ; algo_3_final:inst|dir_histograma_int[1]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.468     ; 4.872      ;
; -4.337 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.346      ; 5.682      ;
; -4.330 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.347      ; 5.676      ;
; -4.329 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.242      ;
; -4.327 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.117     ; 5.240      ;
; -4.318 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[6]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.398     ; 4.919      ;
; -4.313 ; algo_3_final:inst|reg_ancho_3[8]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.657      ;
; -4.312 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_1[2]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.387     ; 4.924      ;
; -4.306 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[5]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.398     ; 4.907      ;
; -4.295 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.494     ; 4.800      ;
; -4.294 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.494     ; 4.799      ;
; -4.292 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a3~porta_we_reg ; algo_3_final:inst|reg_ancho_3[3]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.398     ; 4.893      ;
; -4.285 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a7~porta_we_reg ; algo_3_final:inst|reg_ancho_3[10]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.395     ; 4.889      ;
; -4.275 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.483     ; 4.791      ;
; -4.274 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.483     ; 4.790      ;
; -4.262 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[1]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.172      ;
; -4.262 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.172      ;
; -4.261 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[3]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.171      ;
; -4.260 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[5]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.170      ;
; -4.259 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[6]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.169      ;
; -4.258 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.168      ;
; -4.257 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[2]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.167      ;
; -4.257 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[11]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.167      ;
; -4.255 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.761      ;
; -4.255 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[8]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.165      ;
; -4.255 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[10]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.165      ;
; -4.254 ; algo_3_final:inst|reg_ancho_3[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.598      ;
; -4.254 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[4]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 5.164      ;
; -4.253 ; algo_3_final:inst|reg_ancho_1[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.347      ; 5.599      ;
; -4.253 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.759      ;
; -4.249 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.755      ;
; -4.249 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.755      ;
; -4.246 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.752      ;
; -4.246 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.493     ; 4.752      ;
; -4.226 ; algo_3_final:inst|reg_ancho_3[7]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.570      ;
; -4.218 ; algo_3_final:inst|reg_ancho_3[6]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.345      ; 5.562      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.725 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.074     ; 3.650      ;
; -2.658 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.584      ;
; -2.649 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.575      ;
; -2.645 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.571      ;
; -2.625 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.551      ;
; -2.414 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.340      ;
; -2.407 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.333      ;
; -2.363 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.289      ;
; -2.033 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.959      ;
; -1.707 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.633      ;
; -1.455 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.381      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.378      ;
; -1.418 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.344      ;
; -1.367 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.293      ;
; -1.278 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.204      ;
; -1.273 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.199      ;
; -1.204 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.130      ;
; -1.177 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 2.719      ; 4.608      ;
; -1.170 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.096      ;
; -1.143 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.069      ;
; -1.115 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.041      ;
; -1.115 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.041      ;
; -1.114 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.040      ;
; -1.098 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 2.720      ; 4.530      ;
; -0.785 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.074     ; 1.710      ;
; -0.784 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.074     ; 1.709      ;
; -0.754 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 2.719      ; 4.685      ;
; -0.740 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.666      ;
; -0.726 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.652      ;
; -0.724 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.650      ;
; -0.723 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 2.720      ; 4.655      ;
; -0.709 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.635      ;
; -0.708 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.634      ;
; -0.689 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.615      ;
; -0.629 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.555      ;
; -0.554 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.480      ;
; -0.464 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.390      ;
; -0.462 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.388      ;
; -0.408 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.334      ;
; -0.408 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.334      ;
; -0.407 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.333      ;
; -0.321 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.074     ; 1.246      ;
; -0.262 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.074     ; 1.187      ;
; -0.092 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.018      ;
; -0.080 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.006      ;
; 0.079  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.847      ;
; 0.174  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.752      ;
; 0.243  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.683      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.917 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.689      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.620 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.283      ; 2.392      ;
; -1.423 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.198      ; 2.110      ;
; -1.126 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.198      ; 1.813      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.781 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.020     ; 1.780      ;
; -0.145 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 1.121      ;
; 0.321  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.732      ;
; -1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.732      ;
; -1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.732      ;
; -1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.732      ;
; -1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.732      ;
; -1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.719      ;
; -1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.719      ;
; -1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.719      ;
; -1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.719      ;
; -1.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.719      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.646      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.646      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.646      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.646      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.646      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.550      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.550      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.550      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.550      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.550      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.526      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.526      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.526      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.526      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.100     ; 2.526      ;
; -1.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.543      ;
; -1.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.543      ;
; -1.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.543      ;
; -1.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.543      ;
; -1.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.543      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.459      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.459      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.459      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.459      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.459      ;
; -1.352 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.253      ;
; -1.339 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.240      ;
; -1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.235      ;
; -1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.235      ;
; -1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.235      ;
; -1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.235      ;
; -1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.235      ;
; -1.328 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.228      ;
; -1.328 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.228      ;
; -1.328 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.228      ;
; -1.328 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.228      ;
; -1.328 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.228      ;
; -1.324 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.224      ;
; -1.324 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.224      ;
; -1.324 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.224      ;
; -1.324 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.224      ;
; -1.324 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.224      ;
; -1.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.107     ; 2.202      ;
; -1.290 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.191      ;
; -1.287 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.074     ; 2.212      ;
; -1.285 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.178      ;
; -1.280 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.173      ;
; -1.272 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.165      ;
; -1.269 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.170      ;
; -1.267 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.160      ;
; -1.256 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.157      ;
; -1.250 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.143      ;
; -1.170 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 2.071      ;
; -1.153 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.428     ; 1.724      ;
; -1.117 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 2.010      ;
; -1.104 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.997      ;
; -1.100 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 2.000      ;
; -1.087 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.988      ;
; -1.080 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.980      ;
; -1.079 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.980      ;
; -1.079 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.997      ;
; -1.078 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.996      ;
; -1.016 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.243      ; 2.258      ;
; -1.016 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.243      ; 2.258      ;
; -1.016 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.243      ; 2.258      ;
; -1.015 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.908      ;
; -1.002 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.895      ;
; -1.002 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.902      ;
; -0.996 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.897      ;
; -0.942 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.436     ; 1.505      ;
; -0.938 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.436     ; 1.501      ;
; -0.929 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 1.855      ;
; -0.927 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.827      ;
; -0.902 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.795      ;
; -0.873 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.791      ;
; -0.870 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.428     ; 1.441      ;
; -0.867 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.767      ;
; -0.855 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.756      ;
; -0.848 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.749      ;
; -0.846 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 1.772      ;
; -0.841 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.741      ;
; -0.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.712      ;
; -0.817 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.099     ; 1.717      ;
; -0.806 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.699      ;
; -0.793 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.081     ; 1.711      ;
; -0.781 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.268      ; 2.048      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.620 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.927      ;
; -1.620 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.927      ;
; -1.615 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.922      ;
; -1.615 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.922      ;
; -1.537 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.379      ;
; -1.537 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.379      ;
; -1.537 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.379      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.759      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.759      ;
; -1.394 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.923      ;
; -1.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.218      ;
; -1.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.218      ;
; -1.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.218      ;
; -1.372 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.902      ;
; -1.372 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.902      ;
; -1.371 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.900      ;
; -1.369 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.898      ;
; -1.369 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.898      ;
; -1.363 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.892      ;
; -1.350 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.657      ;
; -1.350 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.657      ;
; -1.324 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.546      ;
; -1.324 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.546      ;
; -1.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.617      ;
; -1.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.617      ;
; -1.267 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.796      ;
; -1.256 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 2.182      ;
; -1.251 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 2.092      ;
; -1.251 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 2.092      ;
; -1.245 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.775      ;
; -1.245 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.775      ;
; -1.243 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.465      ;
; -1.243 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.465      ;
; -1.231 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.760      ;
; -1.229 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.758      ;
; -1.229 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.758      ;
; -1.225 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.754      ;
; -1.214 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.521      ;
; -1.214 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.521      ;
; -1.189 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 2.030      ;
; -1.178 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.020      ;
; -1.177 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.019      ;
; -1.177 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 2.019      ;
; -1.161 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.467      ;
; -1.161 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.307      ; 2.467      ;
; -1.113 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.420      ;
; -1.113 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.308      ; 2.420      ;
; -1.082 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.304      ;
; -1.082 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.223      ; 2.304      ;
; -1.077 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.606      ;
; -1.076 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.605      ;
; -1.062 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.592      ;
; -1.061 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.591      ;
; -1.058 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.588      ;
; -1.042 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.883      ;
; -1.042 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.883      ;
; -1.030 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.956      ;
; -1.017 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.859      ;
; -1.016 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.858      ;
; -1.016 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.858      ;
; -1.009 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.850      ;
; -0.959 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.800      ;
; -0.950 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.479      ;
; -0.949 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.470     ; 1.478      ;
; -0.945 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.786      ;
; -0.945 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.786      ;
; -0.945 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.786      ;
; -0.944 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.871      ;
; -0.924 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.454      ;
; -0.923 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.453      ;
; -0.920 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.469     ; 1.450      ;
; -0.918 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.760      ;
; -0.918 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.760      ;
; -0.918 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.760      ;
; -0.773 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.614      ;
; -0.773 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.614      ;
; -0.773 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.614      ;
; -0.767 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.182     ; 1.574      ;
; -0.764 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.605      ;
; -0.759 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.164     ; 1.594      ;
; -0.728 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.101     ; 1.626      ;
; -0.719 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.561      ;
; -0.719 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.561      ;
; -0.719 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.561      ;
; -0.588 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.182     ; 1.395      ;
; -0.553 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.480      ;
; -0.493 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.420      ;
; -0.455 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.381      ;
; -0.454 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.380      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.370      ;
; -0.422 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.349      ;
; -0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.333      ;
; -0.315 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.164     ; 1.150      ;
; -0.289 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.216      ;
; -0.178 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.074     ; 1.103      ;
; -0.173 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.099      ;
; -0.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.055      ;
; -0.116 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.026      ;
; -0.090 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.072     ; 1.017      ;
; 0.021  ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 0.905      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; algo_3_final:inst|data_a_escribir[0]                 ; algo_3_final:inst|data_a_escribir[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; algo_3_final:inst|histogram[21][0]                   ; algo_3_final:inst|histogram[21][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; algo_3_final:inst|state.fin_escritura_histograma     ; algo_3_final:inst|state.fin_escritura_histograma     ; clk_50       ; clk_50      ; 0.000        ; 0.090      ; 0.597      ;
; 0.337 ; algo_3_final:inst|state.lectura_memorias_histograma  ; algo_3_final:inst|state.lectura_memorias_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|state.lectura_cantidad_energia     ; algo_3_final:inst|state.lectura_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|ignorar_anterior                   ; algo_3_final:inst|ignorar_anterior                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|indice[0]                          ; algo_3_final:inst|indice[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|dir_mem[0]                         ; algo_3_final:inst|dir_mem[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; coordinador_mod_tes:inst8|state.trigger_cam          ; coordinador_mod_tes:inst8|state.trigger_cam          ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[9][0]                    ; algo_3_final:inst|histogram[9][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[10][0]                   ; algo_3_final:inst|histogram[10][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[13][0]                   ; algo_3_final:inst|histogram[13][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[14][0]                   ; algo_3_final:inst|histogram[14][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[30][0]                   ; algo_3_final:inst|histogram[30][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[22][0]                   ; algo_3_final:inst|histogram[22][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; algo_3_final:inst|histogram[25][0]                   ; algo_3_final:inst|histogram[25][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_ancho_2              ; algo_3_final:inst|state.lectura_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1              ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3              ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[8][0]                    ; algo_3_final:inst|histogram[8][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[15][0]                   ; algo_3_final:inst|histogram[15][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[12][0]                   ; algo_3_final:inst|histogram[12][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[5][0]                    ; algo_3_final:inst|histogram[5][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[7][0]                    ; algo_3_final:inst|histogram[7][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[4][0]                    ; algo_3_final:inst|histogram[4][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[28][0]                   ; algo_3_final:inst|histogram[28][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[16][0]                   ; algo_3_final:inst|histogram[16][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[29][0]                   ; algo_3_final:inst|histogram[29][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[31][0]                   ; algo_3_final:inst|histogram[31][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[19][0]                   ; algo_3_final:inst|histogram[19][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[23][0]                   ; algo_3_final:inst|histogram[23][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; algo_3_final:inst|eventos[0]                         ; algo_3_final:inst|eventos[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[11][0]                   ; algo_3_final:inst|histogram[11][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[2][0]                    ; algo_3_final:inst|histogram[2][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[3][0]                    ; algo_3_final:inst|histogram[3][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[6][0]                    ; algo_3_final:inst|histogram[6][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[26][0]                   ; algo_3_final:inst|histogram[26][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[18][0]                   ; algo_3_final:inst|histogram[18][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[20][0]                   ; algo_3_final:inst|histogram[20][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[24][0]                   ; algo_3_final:inst|histogram[24][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[17][0]                   ; algo_3_final:inst|histogram[17][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[27][0]                   ; algo_3_final:inst|histogram[27][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; sram_CIC:inst17|state.fin                            ; sram_CIC:inst17|state.fin                            ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[1][0]                    ; algo_3_final:inst|histogram[1][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[32][0]                   ; algo_3_final:inst|histogram[32][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; Controlador_sram_CIC_UART:inst16|state.errase        ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.349 ; divisor:inst13|cuenta[0]                             ; divisor:inst13|cuenta[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.608      ;
; 0.349 ; algo_3_final:inst|pix_count_int[0]                   ; algo_3_final:inst|pix_count_int[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.608      ;
; 0.350 ; sram_CIC:inst17|pix_cnt_int[0]                       ; sram_CIC:inst17|pix_cnt_int[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.608      ;
; 0.353 ; testigo_error:inst14|error_led                       ; testigo_error:inst14|error_led                       ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[2]                             ; divisor:inst13|cuenta[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[3]                             ; divisor:inst13|cuenta[3]                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[1]                             ; divisor:inst13|cuenta[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|flag_borrado_2             ; coordinador_mod_tes:inst8|flag_borrado_2             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|flag_trigger_wait          ; coordinador_mod_tes:inst8|flag_trigger_wait          ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|img[1]                     ; coordinador_mod_tes:inst8|img[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; algo_3_final:inst|state.lectura_anterior             ; algo_3_final:inst|state.lectura_anterior             ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; algo_3_final:inst|ignorar_ancho_1                    ; algo_3_final:inst|ignorar_ancho_1                    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; decod_control:inst4|cntrl_reset_int                  ; decod_control:inst4|cntrl_reset_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; decod_control:inst4|cntrl_envio_int                  ; decod_control:inst4|cntrl_envio_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|state.lectura_histograma   ; coordinador_mod_tes:inst8|state.lectura_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|state.envio_uart_4         ; coordinador_mod_tes:inst8|state.envio_uart_4         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|state.envio_uart_2         ; coordinador_mod_tes:inst8|state.envio_uart_2         ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; UART_RX:inst11|r_RX_Byte[6]                          ; UART_RX:inst11|r_RX_Byte[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; UART_RX:inst11|r_RX_Byte[3]                          ; UART_RX:inst11|r_RX_Byte[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; UART_RX:inst11|r_RX_Byte[1]                          ; UART_RX:inst11|r_RX_Byte[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[4]                          ; UART_RX:inst11|r_RX_Byte[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[5]                          ; UART_RX:inst11|r_RX_Byte[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[7]                          ; UART_RX:inst11|r_RX_Byte[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_DV                               ; UART_RX:inst11|r_RX_DV                               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[0]                          ; UART_RX:inst11|r_RX_Byte[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[2]                          ; UART_RX:inst11|r_RX_Byte[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[1]                        ; UART_RX:inst11|r_Bit_Index[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[2]                        ; UART_RX:inst11|r_Bit_Index[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[0]                        ; UART_RX:inst11|r_Bit_Index[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_Idle                      ; UART_RX:inst11|r_SM_Main.s_Idle                      ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|data_to_send[7]                       ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_SEND                    ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_STOP                    ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[2]                        ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[1]                        ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[3]                        ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[0]                        ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_START                   ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[18]       ; Controlador_sram_CIC_UART:inst16|count_mem[18]       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[3]        ; Controlador_sram_CIC_UART:inst16|count_mem[3]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[4]        ; Controlador_sram_CIC_UART:inst16|count_mem[4]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[5]        ; Controlador_sram_CIC_UART:inst16|count_mem[5]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.337 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.089      ; 0.597      ;
; 0.348 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.089      ; 0.608      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 0.597      ;
; 0.567 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.811      ;
; 0.580 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.824      ;
; 0.610 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.089      ; 0.870      ;
; 0.632 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.469      ; 1.272      ;
; 0.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.888      ;
; 0.694 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.469      ; 1.334      ;
; 0.712 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.956      ;
; 0.757 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.001      ;
; 0.760 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.401      ;
; 0.761 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.402      ;
; 0.772 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.015      ;
; 0.791 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.432      ;
; 0.792 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.433      ;
; 0.808 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.092      ; 1.091      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.105      ;
; 0.863 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.504      ;
; 0.864 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.505      ;
; 0.896 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.537      ;
; 0.897 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.538      ;
; 0.938 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.182      ;
; 0.980 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.045      ; 1.226      ;
; 1.012 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.257      ;
; 1.024 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.267      ;
; 1.028 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.271      ;
; 1.030 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.274      ;
; 1.078 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.719      ;
; 1.079 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.720      ;
; 1.079 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.720      ;
; 1.080 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.470      ; 1.721      ;
; 1.087 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.330      ;
; 1.106 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.395      ;
; 1.106 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.395      ;
; 1.106 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.395      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.412      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.412      ;
; 1.124 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.413      ;
; 1.144 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.433      ;
; 1.191 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.469      ; 1.831      ;
; 1.194 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.087      ; 1.452      ;
; 1.216 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.092      ; 1.499      ;
; 1.242 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.469      ; 1.882      ;
; 1.249 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.045      ; 1.495      ;
; 1.312 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.601      ;
; 1.313 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.602      ;
; 1.313 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.602      ;
; 1.329 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.618      ;
; 1.329 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.618      ;
; 1.329 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.618      ;
; 1.331 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.620      ;
; 1.357 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.646      ;
; 1.357 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.646      ;
; 1.371 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.660      ;
; 1.385 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.674      ;
; 1.385 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.674      ;
; 1.386 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.675      ;
; 1.410 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.654      ;
; 1.489 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.495      ; 2.175      ;
; 1.489 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.495      ; 2.175      ;
; 1.503 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.366      ;
; 1.505 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.368      ;
; 1.506 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.369      ;
; 1.508 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.371      ;
; 1.510 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.373      ;
; 1.538 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.781      ;
; 1.572 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.861      ;
; 1.572 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.861      ;
; 1.573 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.862      ;
; 1.593 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.882      ;
; 1.593 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.882      ;
; 1.593 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.882      ;
; 1.638 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.501      ;
; 1.640 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.503      ;
; 1.641 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.504      ;
; 1.662 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.525      ;
; 1.664 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.527      ;
; 1.720 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.583      ;
; 1.725 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.588      ;
; 1.726 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.589      ;
; 1.727 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.590      ;
; 1.742 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.605      ;
; 1.742 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.308     ; 1.605      ;
; 1.743 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.072      ; 1.986      ;
; 1.751 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.495      ; 2.437      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.339 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.597      ;
; 0.350 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.608      ;
; 0.353 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.414 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.672      ;
; 0.418 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.676      ;
; 0.440 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.788      ;
; 0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.792      ;
; 0.445 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.793      ;
; 0.465 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.813      ;
; 0.493 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 1.092      ;
; 0.495 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.843      ;
; 0.508 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.752      ;
; 0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.881      ;
; 0.547 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.791      ;
; 0.565 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.913      ;
; 0.569 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.813      ;
; 0.582 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.930      ;
; 0.582 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 0.930      ;
; 0.641 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.885      ;
; 0.667 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.014      ;
; 0.667 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.014      ;
; 0.669 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.087      ; 0.927      ;
; 0.710 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 0.954      ;
; 0.722 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.070      ;
; 0.750 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 1.349      ;
; 0.751 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 1.350      ;
; 0.768 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.012      ;
; 0.771 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.015      ;
; 0.772 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.016      ;
; 0.778 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.022      ;
; 0.900 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.247      ;
; 0.911 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.258      ;
; 0.931 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.175      ;
; 0.942 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.289      ;
; 0.967 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.211      ;
; 0.975 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.081      ; 1.227      ;
; 0.994 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.341      ;
; 1.107 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.343      ;
; 1.154 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.502      ;
; 1.156 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.505      ;
; 1.162 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.511      ;
; 1.172 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.513      ;
; 1.180 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.521      ;
; 1.183 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.532      ;
; 1.189 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.538      ;
; 1.202 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.276     ; 1.097      ;
; 1.239 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.483      ;
; 1.245 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.586      ;
; 1.262 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.603      ;
; 1.263 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.610      ;
; 1.265 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.613      ;
; 1.281 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.268     ; 1.184      ;
; 1.285 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.521      ;
; 1.298 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.638      ;
; 1.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.657      ;
; 1.311 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.658      ;
; 1.348 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.696      ;
; 1.352 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.700      ;
; 1.353 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.700      ;
; 1.358 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.706      ;
; 1.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.703      ;
; 1.379 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.720      ;
; 1.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.731      ;
; 1.389 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.633      ;
; 1.398 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.746      ;
; 1.404 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.752      ;
; 1.409 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.758      ;
; 1.416 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.073      ; 1.660      ;
; 1.443 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.268     ; 1.346      ;
; 1.453 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.689      ;
; 1.467 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.808      ;
; 1.467 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.276     ; 1.362      ;
; 1.469 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 2.068      ;
; 1.469 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 2.068      ;
; 1.469 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.428      ; 2.068      ;
; 1.482 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 1.829      ;
; 1.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.831      ;
; 1.483 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.276     ; 1.378      ;
; 1.484 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.825      ;
; 1.487 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.835      ;
; 1.507 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.512      ; 2.210      ;
; 1.507 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.512      ; 2.210      ;
; 1.507 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.512      ; 2.210      ;
; 1.509 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 1.858      ;
; 1.542 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.778      ;
; 1.543 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.779      ;
; 1.620 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.960      ;
; 1.649 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.990      ;
; 1.650 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 1.991      ;
; 1.657 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.997      ;
; 1.664 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 2.012      ;
; 1.664 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 2.013      ;
; 1.666 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 2.007      ;
; 1.667 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.150      ; 2.008      ;
; 1.675 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.158      ; 2.024      ;
; 1.682 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 2.029      ;
; 1.683 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.156      ; 2.030      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.398 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.642      ;
; 0.538 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.782      ;
; 0.590 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.834      ;
; 0.605 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.849      ;
; 0.731 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.975      ;
; 0.732 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.976      ;
; 0.835 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.078      ;
; 0.839 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.082      ;
; 0.869 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.113      ;
; 0.879 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.123      ;
; 0.905 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.149      ;
; 0.906 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.150      ;
; 0.921 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.165      ;
; 0.922 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.166      ;
; 0.974 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.218      ;
; 1.007 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.251      ;
; 1.008 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.252      ;
; 1.009 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.253      ;
; 1.010 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.254      ;
; 1.063 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 2.851      ; 4.318      ;
; 1.068 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.311      ;
; 1.069 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.312      ;
; 1.105 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.349      ;
; 1.107 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 2.850      ; 4.361      ;
; 1.109 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.353      ;
; 1.194 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.438      ;
; 1.197 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.441      ;
; 1.215 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.459      ;
; 1.226 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.470      ;
; 1.252 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.496      ;
; 1.258 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.502      ;
; 1.322 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.566      ;
; 1.393 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.637      ;
; 1.426 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.670      ;
; 1.463 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.707      ;
; 1.475 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 2.851      ; 4.230      ;
; 1.566 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 2.850      ; 4.320      ;
; 2.101 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.345      ;
; 2.243 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.487      ;
; 2.361 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.605      ;
; 2.371 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.615      ;
; 2.461 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.705      ;
; 2.485 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.729      ;
; 2.576 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.820      ;
; 2.659 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.903      ;
; 2.675 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.919      ;
; 2.822 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 3.065      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 0.669 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.883      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.350 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.194      ; 1.715      ;
; 1.480 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.419      ; 1.600      ;
; 1.751 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.419      ; 1.871      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.071 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.280      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
; 2.342 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.508      ; 2.551      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.741 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 3.648      ;
; -2.733 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.654      ;
; -2.733 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.654      ;
; -2.733 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.654      ;
; -2.733 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 3.651      ;
; -2.733 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 3.651      ;
; -2.732 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.657      ;
; -2.732 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.657      ;
; -2.732 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.657      ;
; -2.534 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 3.441      ;
; -2.524 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 3.442      ;
; -2.524 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.081     ; 3.442      ;
; -2.523 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.444      ;
; -2.523 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.444      ;
; -2.523 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 3.444      ;
; -2.522 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.447      ;
; -2.522 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.447      ;
; -2.522 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 3.447      ;
; -2.399 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]           ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.646      ;
; -2.399 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]           ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.646      ;
; -2.399 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]           ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.646      ;
; -2.399 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]           ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.646      ;
; -2.399 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]           ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.646      ;
; -2.388 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.654      ;
; -2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.646      ;
; -2.379 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[4]                 ; clk_50       ; clk_50      ; 1.000        ; 0.275      ; 3.653      ;
; -2.379 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[0]                 ; clk_50       ; clk_50      ; 1.000        ; 0.275      ; 3.653      ;
; -2.377 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[0]                     ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[2]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[3]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[4]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]          ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.647      ;
; -2.355 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.652      ;
; -2.355 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                   ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.652      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                    ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                     ; clk_50       ; clk_50      ; 1.000        ; 0.296      ; 3.649      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[10]                ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[9]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[8]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[7]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[6]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[5]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[3]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[2]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[1]                 ; clk_50       ; clk_50      ; 1.000        ; 0.297      ; 3.650      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2          ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1              ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1          ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3              ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3          ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior             ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 3.657      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 3.657      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice        ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 3.651      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 3.657      ;
; -2.354 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 3.657      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.353 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.654      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[0]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[1]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[2]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[3]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[4]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[5]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[6]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[7]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[8]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[9]               ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[10]              ; clk_50       ; clk_50      ; 1.000        ; 0.302      ; 3.653      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                     ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
; -2.352 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                      ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 3.651      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                               ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.563 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.197      ; 2.249      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.419 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 2.190      ;
; -1.354 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.197      ; 2.040      ;
; -1.338 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.197      ; 2.024      ;
; -1.251 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.198      ; 1.938      ;
; -1.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.197      ; 1.915      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.206 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.282      ; 1.977      ;
; -1.184 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.198      ; 1.871      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.183 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.164     ; 2.018      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -1.155 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.158     ; 1.996      ;
; -0.954 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.796      ;
; -0.954 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.796      ;
; -0.954 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.796      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
; -0.740 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.157     ; 1.582      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.106     ; 1.745      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.759 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.660      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
; -0.425 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.098     ; 1.326      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.204      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.167 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.157      ; 1.515      ;
; 1.282 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.149      ; 1.622      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                 ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.158 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 1.769      ;
; 1.158 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 1.769      ;
; 1.158 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 1.769      ;
; 1.158 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 1.769      ;
; 1.158 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.440      ; 1.769      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.357 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.311     ; 1.217      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.360 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]                     ; clk_50       ; clk_50      ; 0.000        ; 0.462      ; 1.993      ;
; 1.376 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.442      ; 1.989      ;
; 1.376 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.442      ; 1.989      ;
; 1.376 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.442      ; 1.989      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.383 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.625      ;
; 1.424 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.464      ; 2.059      ;
; 1.524 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo                ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 1.769      ;
; 1.524 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 1.769      ;
; 1.524 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 1.769      ;
; 1.524 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 1.769      ;
; 1.524 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment                 ; clk_50       ; clk_50      ; 0.000        ; 0.074      ; 1.769      ;
; 1.541 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.310     ; 1.402      ;
; 1.541 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.310     ; 1.402      ;
; 1.541 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.310     ; 1.402      ;
; 1.578 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.455      ; 2.204      ;
; 1.578 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.455      ; 2.204      ;
; 1.578 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.455      ; 2.204      ;
; 1.578 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.455      ; 2.204      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.592 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.468      ; 2.231      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.689 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.460      ; 2.320      ;
; 1.815 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_1[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.440      ;
; 1.861 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.341      ; 2.370      ;
; 1.861 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.341      ; 2.370      ;
; 1.861 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.341      ; 2.370      ;
; 1.861 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.341      ; 2.370      ;
; 1.881 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.352      ; 2.401      ;
; 1.881 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.352      ; 2.401      ;
; 1.881 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.352      ; 2.401      ;
; 1.881 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.352      ; 2.401      ;
; 1.916 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|reg_ancho_1[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.541      ;
; 1.930 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 2.164      ;
; 1.930 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 2.164      ;
; 1.930 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 2.164      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.951 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.208      ;
; 1.962 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.341      ; 2.471      ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.173 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.462      ;
; 1.407 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.697      ;
; 1.407 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.697      ;
; 1.407 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.099      ; 1.697      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.615 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.098      ; 1.904      ;
; 1.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.092      ; 1.932      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.627 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.419      ; 1.747      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.687 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.895      ;
; 1.690 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.418      ; 1.809      ;
; 1.736 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.419      ; 1.856      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.788 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.507      ; 1.996      ;
; 1.819 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.418      ; 1.938      ;
; 1.835 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.418      ; 1.954      ;
; 1.938 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.418      ; 2.057      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -2.072 ; -1283.604     ;
; divisor:inst13|clk_int                                         ; -1.049 ; -2.823        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.488 ; -4.221        ;
; pix_clk_i                                                      ; -0.412 ; -3.521        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.376 ; -5.256        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.172 ; 0.000         ;
; clk_50                                                         ; 0.172 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.173 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.181 ; 0.000         ;
; pix_clk_i                                                      ; 0.199 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -1.151 ; -591.621      ;
; pix_clk_i                                                      ; -0.294 ; -2.181        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.237 ; -1.921        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.058 ; -0.058        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.434 ; 0.000         ;
; clk_50                                                         ; 0.601 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.606 ; 0.000         ;
; pix_clk_i                                                      ; 0.736 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1148.088     ;
; pix_clk_i                                                      ; -3.000 ; -15.694       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
; divisor:inst13|clk_int                                         ; -1.000 ; -11.000       ;
+----------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.072 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.809      ;
; -2.070 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.807      ;
; -2.065 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.802      ;
; -2.064 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.801      ;
; -2.063 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.800      ;
; -2.061 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.798      ;
; -2.053 ; algo_3_final:inst|indice_histograma[3]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 3.006      ;
; -2.046 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.999      ;
; -2.039 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.769      ;
; -2.037 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.767      ;
; -2.032 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.762      ;
; -2.031 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.761      ;
; -2.030 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.760      ;
; -2.028 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.758      ;
; -2.017 ; algo_3_final:inst|dir_histograma_int[2]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.759      ;
; -2.013 ; algo_3_final:inst|reg_ancho_1[4]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 3.172      ;
; -2.011 ; algo_3_final:inst|dir_histograma_int[3]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.753      ;
; -2.006 ; algo_3_final:inst|indice_histograma[0]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.964      ;
; -2.006 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.744      ;
; -2.004 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.742      ;
; -2.000 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.251     ; 2.736      ;
; -1.999 ; algo_3_final:inst|indice[0]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.251     ; 2.735      ;
; -1.999 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.737      ;
; -1.998 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.736      ;
; -1.997 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.735      ;
; -1.996 ; algo_3_final:inst|reg_anterior[0]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.154      ;
; -1.995 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.733      ;
; -1.994 ; algo_3_final:inst|reg_ancho_1[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.152      ;
; -1.991 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.721      ;
; -1.989 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.719      ;
; -1.984 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.714      ;
; -1.983 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.713      ;
; -1.982 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.712      ;
; -1.980 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.933      ;
; -1.980 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.710      ;
; -1.980 ; algo_3_final:inst|reg_ancho_2[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.138      ;
; -1.972 ; algo_3_final:inst|reg_anterior[3]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.170      ; 3.129      ;
; -1.970 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.923      ;
; -1.967 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.258     ; 2.696      ;
; -1.966 ; algo_3_final:inst|indice[1]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.258     ; 2.695      ;
; -1.962 ; coordinador_mod_tes:inst8|state.trigger_wait                                            ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.892      ;
; -1.957 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.695      ;
; -1.955 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.693      ;
; -1.950 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.688      ;
; -1.949 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.687      ;
; -1.948 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.686      ;
; -1.948 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 2.013      ;
; -1.948 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 2.013      ;
; -1.946 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.249     ; 2.684      ;
; -1.938 ; algo_3_final:inst|dir_histograma_int[4]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.680      ;
; -1.934 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.671      ;
; -1.933 ; algo_3_final:inst|indice[2]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.670      ;
; -1.928 ; algo_3_final:inst|reg_ancho_2[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.086      ;
; -1.926 ; algo_3_final:inst|reg_ancho_2[0]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.084      ;
; -1.919 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.258     ; 2.648      ;
; -1.919 ; algo_3_final:inst|reg_ancho_1[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 3.078      ;
; -1.918 ; algo_3_final:inst|indice[3]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.258     ; 2.647      ;
; -1.912 ; algo_3_final:inst|reg_anterior[1]                                                       ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.070      ;
; -1.910 ; algo_3_final:inst|reg_ancho_2[3]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.068      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[6]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[10]                                                        ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[9]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[7]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[5]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[4]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[3]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.907 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[1]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.972      ;
; -1.901 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.631      ;
; -1.900 ; algo_3_final:inst|reg_ancho_1[1]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.058      ;
; -1.899 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[5]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.629      ;
; -1.894 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.624      ;
; -1.893 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[1]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.830      ;
; -1.893 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.830      ;
; -1.893 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.623      ;
; -1.892 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[3]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.829      ;
; -1.892 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.622      ;
; -1.891 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[5]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.828      ;
; -1.891 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[6]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.828      ;
; -1.890 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.827      ;
; -1.890 ; algo_3_final:inst|indice[5]                                                             ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.257     ; 2.620      ;
; -1.888 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[11]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.825      ;
; -1.887 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[2]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.824      ;
; -1.886 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[8]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.823      ;
; -1.885 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[4]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.822      ;
; -1.885 ; coordinador_mod_tes:inst8|cuenta[1]                                                     ; coordinador_mod_tes:inst8|cuenta[10]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.050     ; 2.822      ;
; -1.885 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[10]                                                              ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.622      ;
; -1.884 ; algo_3_final:inst|indice[4]                                                             ; algo_3_final:inst|dir_mem_1[9]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.250     ; 2.621      ;
; -1.875 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_ancho_3[0]                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.218     ; 2.644      ;
; -1.875 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg ; algo_3_final:inst|reg_anterior[0]                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.218     ; 2.644      ;
; -1.862 ; coordinador_mod_tes:inst8|state.esp_fin_histograma                                      ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.113      ; 2.984      ;
; -1.858 ; algo_3_final:inst|dir_histograma_int[1]                                                 ; algo_3_final:inst|dir_histograma_int[9]                                                      ; clk_50       ; clk_50      ; 1.000        ; -0.245     ; 2.600      ;
; -1.857 ; algo_3_final:inst|energia_temp[9]                                                       ; ram:inst3|altsyncram:mem_rtl_0|altsyncram_mg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.828      ;
; -1.856 ; algo_3_final:inst|reg_ancho_1[2]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.171      ; 3.014      ;
; -1.855 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[2]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.920      ;
; -1.855 ; captura_pixeles_2:inst10|register_0[2]                                                  ; algo_3_final:inst|data_a_escribir[8]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.412     ; 1.920      ;
; -1.854 ; captura_pixeles_2:inst10|register_0[0]                                                  ; algo_3_final:inst|data_a_escribir[0]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.398     ; 1.933      ;
; -1.848 ; algo_3_final:inst|indice_histograma[1]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.806      ;
; -1.848 ; algo_3_final:inst|reg_ancho_1[5]                                                        ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.172      ; 3.007      ;
; -1.843 ; coordinador_mod_tes:inst8|state.envio_uart_1                                            ; uart_tx:inst12|data_to_send[0]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 2.731      ;
; -1.842 ; algo_3_final:inst|indice_histograma[2]                                                  ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 2.800      ;
+--------+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -1.049 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.994      ;
; -0.998 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.943      ;
; -0.979 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.924      ;
; -0.940 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.885      ;
; -0.917 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.862      ;
; -0.836 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.781      ;
; -0.829 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.774      ;
; -0.787 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.732      ;
; -0.665 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.610      ;
; -0.486 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 1.584      ; 2.662      ;
; -0.481 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 1.584      ; 2.657      ;
; -0.461 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.406      ;
; -0.314 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.259      ;
; -0.291 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.236      ;
; -0.284 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.229      ;
; -0.251 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.196      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.181      ;
; -0.222 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.167      ;
; -0.159 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.104      ;
; -0.155 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.100      ;
; -0.150 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.095      ;
; -0.150 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.095      ;
; -0.150 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.095      ;
; -0.142 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.087      ;
; 0.015  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.930      ;
; 0.018  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.927      ;
; 0.056  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.889      ;
; 0.066  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.879      ;
; 0.069  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.876      ;
; 0.078  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.867      ;
; 0.079  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.866      ;
; 0.089  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.856      ;
; 0.120  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.825      ;
; 0.169  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.776      ;
; 0.207  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 1.584      ; 2.469      ;
; 0.225  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.720      ;
; 0.225  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.720      ;
; 0.225  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.720      ;
; 0.228  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.717      ;
; 0.229  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.716      ;
; 0.256  ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 1.584      ; 2.420      ;
; 0.260  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.685      ;
; 0.297  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.648      ;
; 0.406  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.539      ;
; 0.410  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.535      ;
; 0.495  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.450      ;
; 0.557  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.388      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.415      ;
; -0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.415      ;
; -0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.415      ;
; -0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.415      ;
; -0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.415      ;
; -0.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.409      ;
; -0.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.409      ;
; -0.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.409      ;
; -0.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.409      ;
; -0.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.409      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.370      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.370      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.370      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.370      ;
; -0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.370      ;
; -0.374 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.301      ;
; -0.374 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.301      ;
; -0.374 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.301      ;
; -0.374 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.301      ;
; -0.374 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.301      ;
; -0.372 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.299      ;
; -0.372 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.299      ;
; -0.372 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.299      ;
; -0.372 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.299      ;
; -0.372 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.299      ;
; -0.369 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.312      ;
; -0.369 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.312      ;
; -0.369 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.312      ;
; -0.369 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.312      ;
; -0.369 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.312      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.260      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.260      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.260      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.260      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.260      ;
; -0.299 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.223      ;
; -0.297 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.225      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.195      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.195      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.195      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.195      ;
; -0.268 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.195      ;
; -0.257 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.181      ;
; -0.246 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.173      ;
; -0.246 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.173      ;
; -0.246 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.173      ;
; -0.246 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.173      ;
; -0.246 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.173      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.163      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.163      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.163      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.163      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.163      ;
; -0.231 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.044     ; 1.174      ;
; -0.220 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.148      ;
; -0.213 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.137      ;
; -0.213 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.141      ;
; -0.212 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.136      ;
; -0.204 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.128      ;
; -0.203 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.131      ;
; -0.203 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.127      ;
; -0.187 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.115      ;
; -0.183 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.228     ; 0.942      ;
; -0.180 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.108      ;
; -0.164 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 1.091      ;
; -0.164 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.047     ; 1.104      ;
; -0.163 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.047     ; 1.103      ;
; -0.122 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.228      ;
; -0.122 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.228      ;
; -0.122 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.228      ;
; -0.122 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.050      ;
; -0.114 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.042      ;
; -0.100 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.024      ;
; -0.099 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.023      ;
; -0.089 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.017      ;
; -0.075 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.999      ;
; -0.072 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 1.000      ;
; -0.055 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.979      ;
; -0.054 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.978      ;
; -0.048 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.232     ; 0.803      ;
; -0.048 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.046     ; 0.989      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.232     ; 0.799      ;
; -0.039 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.967      ;
; -0.039 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.228     ; 0.798      ;
; -0.038 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.043     ; 0.982      ;
; -0.024 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.948      ;
; -0.023 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.947      ;
; -0.020 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 0.947      ;
; -0.013 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.060     ; 0.940      ;
; -0.006 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.934      ;
; -0.005 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.043     ; 0.949      ;
; 0.004  ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.047     ; 0.936      ;
; 0.025  ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.136      ; 1.098      ;
; 0.025  ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.136      ; 1.098      ;
; 0.025  ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; 0.136      ; 1.098      ;
; 0.041  ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.883      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.412 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.355      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.252 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.466      ; 1.195      ;
; -0.225 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.416      ; 1.118      ;
; -0.068 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.416      ; 0.961      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.095  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.015     ; 0.897      ;
; 0.398  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.028     ; 0.581      ;
; 0.633  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.273      ;
; -0.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.273      ;
; -0.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.273      ;
; -0.350 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.490      ;
; -0.350 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.490      ;
; -0.346 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.486      ;
; -0.346 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.486      ;
; -0.315 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.056      ;
; -0.308 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.049      ;
; -0.307 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.048      ;
; -0.306 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.047      ;
; -0.301 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.042      ;
; -0.297 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.242      ;
; -0.296 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.037      ;
; -0.296 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 1.037      ;
; -0.272 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.169      ;
; -0.272 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.169      ;
; -0.271 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.106      ; 1.364      ;
; -0.271 ; Programador_controlador_block:inst1|programador:inst1|state.error  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.106      ; 1.364      ;
; -0.254 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.394      ;
; -0.254 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.394      ;
; -0.241 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.138      ;
; -0.236 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.977      ;
; -0.229 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.970      ;
; -0.228 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.969      ;
; -0.227 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.968      ;
; -0.227 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.105      ; 1.319      ;
; -0.227 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.105      ; 1.319      ;
; -0.222 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.963      ;
; -0.218 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.115      ;
; -0.217 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.958      ;
; -0.217 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.958      ;
; -0.217 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.114      ;
; -0.216 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.113      ;
; -0.211 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.351      ;
; -0.211 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.351      ;
; -0.207 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.104      ;
; -0.207 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.104      ;
; -0.207 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 1.104      ;
; -0.200 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.340      ;
; -0.200 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.340      ;
; -0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.321      ;
; -0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.321      ;
; -0.154 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.099      ;
; -0.144 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.885      ;
; -0.143 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.884      ;
; -0.132 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.272      ;
; -0.132 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.272      ;
; -0.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.269      ;
; -0.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.153      ; 1.269      ;
; -0.127 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.868      ;
; -0.126 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.867      ;
; -0.123 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.864      ;
; -0.101 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.998      ;
; -0.101 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.998      ;
; -0.100 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.997      ;
; -0.100 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.997      ;
; -0.100 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.997      ;
; -0.097 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.994      ;
; -0.083 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.028      ;
; -0.072 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.969      ;
; -0.072 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.969      ;
; -0.072 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.969      ;
; -0.069 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.966      ;
; -0.065 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.806      ;
; -0.064 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.805      ;
; -0.055 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.105      ; 1.147      ;
; -0.055 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.105      ; 1.147      ;
; -0.048 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.789      ;
; -0.047 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.788      ;
; -0.046 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.943      ;
; -0.045 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.942      ;
; -0.044 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.246     ; 0.785      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.941      ;
; -0.007 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.095     ; 0.899      ;
; 0.031  ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.062     ; 0.894      ;
; 0.038  ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.129     ; 0.810      ;
; 0.071  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.826      ;
; 0.071  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.826      ;
; 0.072  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.825      ;
; 0.075  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.822      ;
; 0.100  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.797      ;
; 0.100  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.797      ;
; 0.100  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.090     ; 0.797      ;
; 0.121  ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.129     ; 0.727      ;
; 0.177  ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.768      ;
; 0.186  ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.759      ;
; 0.187  ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.758      ;
; 0.191  ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.754      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.748      ;
; 0.204  ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.741      ;
; 0.224  ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.721      ;
; 0.259  ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.095     ; 0.633      ;
; 0.283  ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.662      ;
; 0.343  ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.602      ;
; 0.349  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.596      ;
; 0.383  ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.562      ;
; 0.393  ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.051     ; 0.543      ;
; 0.423  ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.522      ;
; 0.470  ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 0.475      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.172 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.051      ; 0.307      ;
; 0.179 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.051      ; 0.314      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.307      ;
; 0.271 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.397      ;
; 0.273 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.399      ;
; 0.305 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.051      ; 0.440      ;
; 0.313 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.643      ;
; 0.324 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.450      ;
; 0.331 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.457      ;
; 0.346 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.676      ;
; 0.368 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.494      ;
; 0.373 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.703      ;
; 0.373 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.703      ;
; 0.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.511      ;
; 0.387 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.054      ; 0.545      ;
; 0.415 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.541      ;
; 0.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.753      ;
; 0.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.753      ;
; 0.438 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.768      ;
; 0.438 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.768      ;
; 0.469 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.595      ;
; 0.481 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.811      ;
; 0.481 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.811      ;
; 0.487 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.613      ;
; 0.495 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.007      ; 0.616      ;
; 0.495 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.621      ;
; 0.497 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.623      ;
; 0.504 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.630      ;
; 0.509 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.635      ;
; 0.533 ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.659      ;
; 0.581 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.911      ;
; 0.581 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.911      ;
; 0.581 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.911      ;
; 0.581 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.911      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.052      ; 0.727      ;
; 0.594 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.757      ;
; 0.594 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.757      ;
; 0.594 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.757      ;
; 0.595 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.054      ; 0.753      ;
; 0.608 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.771      ;
; 0.609 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.772      ;
; 0.609 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.772      ;
; 0.613 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.776      ;
; 0.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.951      ;
; 0.622 ; coordinador_mod_tes:inst8|state.esp_borrado_1                      ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.007      ; 0.743      ;
; 0.638 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 0.968      ;
; 0.652 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.815      ;
; 0.652 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.815      ;
; 0.652 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.815      ;
; 0.666 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.829      ;
; 0.667 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.830      ;
; 0.667 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.830      ;
; 0.671 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.834      ;
; 0.710 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.873      ;
; 0.710 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.873      ;
; 0.711 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.874      ;
; 0.717 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.880      ;
; 0.717 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.880      ;
; 0.717 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.880      ;
; 0.730 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.856      ;
; 0.739 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.670      ;
; 0.741 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.672      ;
; 0.742 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.673      ;
; 0.742 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.673      ;
; 0.743 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.674      ;
; 0.767 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.893      ;
; 0.768 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.931      ;
; 0.768 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.931      ;
; 0.769 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.932      ;
; 0.775 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.938      ;
; 0.775 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.938      ;
; 0.775 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.938      ;
; 0.796 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.263      ; 1.163      ;
; 0.796 ; Programador_controlador_block:inst1|programador:inst1|state.idle   ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.263      ; 1.163      ;
; 0.803 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.734      ;
; 0.805 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.736      ;
; 0.806 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.737      ;
; 0.806 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.737      ;
; 0.807 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.738      ;
; 0.856 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.263      ; 1.223      ;
; 0.856 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2 ; Programador_controlador_block:inst1|controlador:inst|count[0]      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.263      ; 1.223      ;
; 0.859 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.790      ;
; 0.862 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.793      ;
; 0.863 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.794      ;
; 0.864 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.795      ;
; 0.868 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.799      ;
; 0.868 ; Programador_controlador_block:inst1|controlador:inst|count[1]      ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; -0.153     ; 0.799      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|dir_mem[0]                        ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; sram_CIC:inst17|state.fin                           ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|state.errase       ; Controlador_sram_CIC_UART:inst16|state.errase       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.179 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.314      ;
; 0.180 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.314      ;
; 0.180 ; coordinador_mod_tes:inst8|flag_borrado_2            ; coordinador_mod_tes:inst8|flag_borrado_2            ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; sram_CIC:inst17|pix_cnt_int[0]                      ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|flag_trigger_wait         ; coordinador_mod_tes:inst8|flag_trigger_wait         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[3]       ; Controlador_sram_CIC_UART:inst16|count_mem[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[7]       ; Controlador_sram_CIC_UART:inst16|count_mem[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[8]       ; Controlador_sram_CIC_UART:inst16|count_mem[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[9]       ; Controlador_sram_CIC_UART:inst16|count_mem[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[10]      ; Controlador_sram_CIC_UART:inst16|count_mem[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[12]      ; Controlador_sram_CIC_UART:inst16|count_mem[12]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[13]      ; Controlador_sram_CIC_UART:inst16|count_mem[13]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[14]      ; Controlador_sram_CIC_UART:inst16|count_mem[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[15]      ; Controlador_sram_CIC_UART:inst16|count_mem[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.173 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.314      ;
; 0.181 ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.202 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.395      ;
; 0.203 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.396      ;
; 0.204 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.397      ;
; 0.206 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.399      ;
; 0.209 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.343      ;
; 0.213 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.347      ;
; 0.214 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.408      ;
; 0.244 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 0.556      ;
; 0.248 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.375      ;
; 0.252 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.445      ;
; 0.261 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.387      ;
; 0.267 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.394      ;
; 0.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.465      ;
; 0.277 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.470      ;
; 0.278 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.472      ;
; 0.316 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.509      ;
; 0.317 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.510      ;
; 0.318 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.445      ;
; 0.330 ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.456      ;
; 0.337 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.530      ;
; 0.341 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.050      ; 0.475      ;
; 0.357 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.484      ;
; 0.368 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.495      ;
; 0.372 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.499      ;
; 0.373 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 0.685      ;
; 0.374 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 0.686      ;
; 0.385 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.511      ;
; 0.413 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.606      ;
; 0.427 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.620      ;
; 0.436 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.629      ;
; 0.454 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.581      ;
; 0.456 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.582      ;
; 0.474 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.046      ; 0.604      ;
; 0.478 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.671      ;
; 0.554 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.676      ;
; 0.568 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.757      ;
; 0.569 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.758      ;
; 0.595 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.140     ; 0.539      ;
; 0.603 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.796      ;
; 0.604 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.797      ;
; 0.608 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.802      ;
; 0.609 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.798      ;
; 0.610 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.799      ;
; 0.616 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.809      ;
; 0.624 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.750      ;
; 0.630 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.823      ;
; 0.633 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.827      ;
; 0.634 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.828      ;
; 0.635 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.824      ;
; 0.637 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.830      ;
; 0.641 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.834      ;
; 0.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.836      ;
; 0.649 ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.136     ; 0.597      ;
; 0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.847      ;
; 0.655 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.848      ;
; 0.656 ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.778      ;
; 0.657 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.850      ;
; 0.658 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.852      ;
; 0.689 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.042      ; 0.815      ;
; 0.692 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.885      ;
; 0.707 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.900      ;
; 0.715 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.837      ;
; 0.721 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.043      ; 0.848      ;
; 0.731 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.920      ;
; 0.732 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.921      ;
; 0.733 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 1.045      ;
; 0.733 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 1.045      ;
; 0.733 ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.228      ; 1.045      ;
; 0.735 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.136     ; 0.683      ;
; 0.739 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07      ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.932      ;
; 0.739 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.933      ;
; 0.739 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.140     ; 0.683      ;
; 0.745 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.275      ; 1.124      ;
; 0.745 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.275      ; 1.124      ;
; 0.745 ; Programador_controlador_block:inst1|controlador:inst|state.idle       ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.275      ; 1.124      ;
; 0.746 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.939      ;
; 0.749 ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.140     ; 0.693      ;
; 0.764 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.957      ;
; 0.778 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.972      ;
; 0.782 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.971      ;
; 0.783 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.972      ;
; 0.792 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.914      ;
; 0.793 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.915      ;
; 0.795 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.984      ;
; 0.820 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2    ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 1.009      ;
; 0.851 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.044      ;
; 0.855 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 1.049      ;
; 0.856 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.049      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.054      ;
; 0.862 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA      ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 1.055      ;
; 0.870 ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.136     ; 0.818      ;
; 0.871 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 1.060      ;
; 0.871 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02      ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 1.060      ;
; 0.872 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E      ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 1.061      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.199 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.325      ;
; 0.253 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.379      ;
; 0.296 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.422      ;
; 0.305 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.431      ;
; 0.358 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.484      ;
; 0.359 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.485      ;
; 0.397 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 1.660      ; 2.266      ;
; 0.405 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.531      ;
; 0.410 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.536      ;
; 0.414 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 1.660      ; 2.283      ;
; 0.439 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.565      ;
; 0.450 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.580      ;
; 0.463 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.590      ;
; 0.480 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.606      ;
; 0.480 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.606      ;
; 0.503 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.629      ;
; 0.518 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.645      ;
; 0.527 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.653      ;
; 0.554 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.680      ;
; 0.558 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.684      ;
; 0.605 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.731      ;
; 0.609 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.735      ;
; 0.611 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.737      ;
; 0.621 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.747      ;
; 0.627 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.753      ;
; 0.642 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.768      ;
; 0.677 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.803      ;
; 0.706 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.832      ;
; 0.730 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.856      ;
; 0.744 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.870      ;
; 1.071 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.197      ;
; 1.081 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 1.660      ; 2.450      ;
; 1.106 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 1.660      ; 2.475      ;
; 1.155 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.281      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.344      ;
; 1.234 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.360      ;
; 1.268 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.394      ;
; 1.297 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.423      ;
; 1.345 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.471      ;
; 1.392 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.518      ;
; 1.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.528      ;
; 1.457 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.583      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.338 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.028      ; 0.450      ;
; 0.687 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.552      ; 0.853      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.700 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.118      ; 0.902      ;
; 0.826 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.552      ; 0.992      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 0.981 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.200      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
; 1.120 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.605      ; 1.339      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.151 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.081      ;
; -1.144 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.084      ;
; -1.144 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.084      ;
; -1.144 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.084      ;
; -1.144 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.082      ;
; -1.144 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.082      ;
; -1.143 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.086      ;
; -1.143 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.086      ;
; -1.143 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.086      ;
; -1.098 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]          ; clk_50       ; clk_50      ; 1.000        ; -0.057     ; 2.028      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1        ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.033      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2        ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.033      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                    ; clk_50       ; clk_50      ; 1.000        ; -0.047     ; 2.033      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_anterior         ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.031      ;
; -1.093 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.casos                    ; clk_50       ; clk_50      ; 1.000        ; -0.049     ; 2.031      ;
; -1.091 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1              ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2              ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.034      ;
; -1.091 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 2.034      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]           ; clk_50       ; clk_50      ; 1.000        ; 0.120      ; 2.079      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]           ; clk_50       ; clk_50      ; 1.000        ; 0.120      ; 2.079      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]           ; clk_50       ; clk_50      ; 1.000        ; 0.120      ; 2.079      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]           ; clk_50       ; clk_50      ; 1.000        ; 0.120      ; 2.079      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]           ; clk_50       ; clk_50      ; 1.000        ; 0.120      ; 2.079      ;
; -0.964 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2              ; clk_50       ; clk_50      ; 1.000        ; 0.133      ; 2.084      ;
; -0.963 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1   ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 2.080      ;
; -0.959 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[4]                 ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.083      ;
; -0.959 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[0]                 ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.083      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[0]                     ; clk_50       ; clk_50      ; 1.000        ; 0.139      ; 2.082      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[2]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[3]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[4]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.956 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]          ; clk_50       ; clk_50      ; 1.000        ; 0.137      ; 2.080      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.fin_escritura_histograma ; clk_50       ; clk_50      ; 1.000        ; 0.144      ; 2.080      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[10]                ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[9]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[8]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[7]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[6]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[5]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[3]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[2]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[1]                 ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2          ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1              ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1          ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3              ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3          ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior             ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice        ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.949 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                   ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.082      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                    ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                     ; clk_50       ; clk_50      ; 1.000        ; 0.146      ; 2.081      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[0]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[1]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[2]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[3]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[4]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[5]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[6]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[7]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[8]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[9]               ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[10]              ; clk_50       ; clk_50      ; 1.000        ; 0.148      ; 2.083      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                     ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia     ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 2.086      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 2.086      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]                      ; clk_50       ; clk_50      ; 1.000        ; 0.145      ; 2.080      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior               ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 2.086      ;
; -0.948 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 2.086      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
; -0.947 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]              ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 2.084      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                               ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.294 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.414      ; 1.185      ;
; -0.248 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.414      ; 1.139      ;
; -0.231 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.414      ; 1.122      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.207 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.148      ;
; -0.161 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.416      ; 1.054      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.159 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.464      ; 1.100      ;
; -0.151 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.414      ; 1.042      ;
; -0.119 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.416      ; 1.012      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.237 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.094     ; 1.130      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.202 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 1.100      ;
; -0.090 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.988      ;
; -0.090 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.988      ;
; -0.090 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.988      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
; 0.044  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.089     ; 0.854      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.058 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.063     ; 0.982      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.906      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
; 0.197  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.059     ; 0.731      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.434 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.089      ; 0.627      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.090      ; 0.785      ;
; 0.657 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.085      ; 0.846      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                 ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.601 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.918      ;
; 0.601 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.918      ;
; 0.601 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.918      ;
; 0.601 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.918      ;
; 0.601 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 0.918      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.702 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.154     ; 0.632      ;
; 0.704 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 1.023      ;
; 0.704 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 1.023      ;
; 0.704 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 1.023      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.708 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]                     ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.031      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.854      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.241      ; 1.063      ;
; 0.782 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.153     ; 0.713      ;
; 0.782 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.153     ; 0.713      ;
; 0.782 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.153     ; 0.713      ;
; 0.791 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo                ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.918      ;
; 0.791 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                                 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.918      ;
; 0.791 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb                 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.918      ;
; 0.791 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb                 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.918      ;
; 0.791 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment                 ; clk_50       ; clk_50      ; 0.000        ; 0.043      ; 0.918      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.237      ; 1.159      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.237      ; 1.159      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.237      ; 1.159      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.237      ; 1.159      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.842 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.244      ; 1.170      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.876 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.199      ;
; 0.960 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_1[10]                   ; clk_50       ; clk_50      ; 0.000        ; 0.237      ; 1.281      ;
; 0.978 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.197      ; 1.265      ;
; 0.978 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.197      ; 1.265      ;
; 0.978 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.197      ; 1.265      ;
; 0.978 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.197      ; 1.265      ;
; 0.981 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.206      ; 1.277      ;
; 0.981 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.206      ; 1.277      ;
; 0.981 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.206      ; 1.277      ;
; 0.981 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[2]                  ; clk_50       ; clk_50      ; 0.000        ; 0.206      ; 1.277      ;
; 1.015 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.034      ; 1.133      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[26] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[25] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[24] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[23] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[22] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[21] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[20] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[19] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[18] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[17] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[16] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[15] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[14] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.030 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[13] ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 1.162      ;
; 1.040 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.159      ;
; 1.040 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.035      ; 1.159      ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                            ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.769      ;
; 0.708 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.871      ;
; 0.708 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.871      ;
; 0.708 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.871      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.822 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.059      ; 0.985      ;
; 0.836 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done    ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.054      ; 0.994      ;
+-------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.736 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.552      ; 0.902      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.764 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 0.981      ;
; 0.770 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.550      ; 0.934      ;
; 0.784 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.552      ; 0.950      ;
; 0.842 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.550      ; 1.006      ;
; 0.843 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.550      ; 1.007      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.878 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.603      ; 1.095      ;
; 0.962 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.550      ; 1.126      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Clock                                                           ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack                                                ; -5.282    ; 0.172 ; -3.165    ; 0.434   ; -3.000              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.114    ; 0.173 ; -1.043    ; 0.434   ; -1.285              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.865    ; 0.172 ; -1.423    ; 0.606   ; -1.285              ;
;  clk_50                                                         ; -5.282    ; 0.172 ; -3.165    ; 0.601   ; -3.000              ;
;  divisor:inst13|clk_int                                         ; -3.060    ; 0.181 ; N/A       ; N/A     ; -1.285              ;
;  pix_clk_i                                                      ; -2.118    ; 0.199 ; -1.753    ; 0.736   ; -3.000              ;
; Design-wide TNS                                                 ; -3655.531 ; 0.0   ; -1850.35  ; 0.0     ; -1540.452           ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -25.713   ; 0.000 ; -11.620   ; 0.000   ; -30.840             ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -30.708   ; 0.000 ; -21.056   ; 0.000   ; -25.700             ;
;  clk_50                                                         ; -3565.751 ; 0.000 ; -1801.636 ; 0.000   ; -1453.927           ;
;  divisor:inst13|clk_int                                         ; -14.813   ; 0.000 ; N/A       ; N/A     ; -14.135             ;
;  pix_clk_i                                                      ; -18.546   ; 0.000 ; -16.038   ; 0.000   ; -15.850             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sw          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_o       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Trigger_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_CAM         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca_cam         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_programador ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; error_led       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ce_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda_cam         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda_cam                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_clk_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; line_valid_i            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame_valid_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 39765    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 201      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 16       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 105      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 107      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                              ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 39765    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 201      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 16       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 105      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 107      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                          ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 965      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                           ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 965      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 882   ; 882  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                 ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Target                                                         ; Clock                                                          ; Type ; Status      ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; Constrained ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; Constrained ;
; clk_50                                                         ; clk_50                                                         ; Base ; Constrained ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; Base ; Constrained ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; Base ; Constrained ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; CLK_CAM         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; CLK_CAM         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sat Jan 11 18:05:56 2025
Info: Command: quartus_sta banco_de_pruebas_simplificado -c banco_de_pruebas_simplificado
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'banco_de_pruebas_simplificado.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int_2 Programador_controlador_block:inst1|controlador:inst|clk_int_2
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int Programador_controlador_block:inst1|controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name pix_clk_i pix_clk_i
    Info (332105): create_clock -period 1.000 -name divisor:inst13|clk_int divisor:inst13|clk_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.282           -3565.751 clk_50 
    Info (332119):    -3.060             -14.813 divisor:inst13|clk_int 
    Info (332119):    -2.118             -18.546 pix_clk_i 
    Info (332119):    -2.114             -25.713 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.865             -30.708 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk_50 
    Info (332119):     0.384               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.386               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.402               0.000 divisor:inst13|clk_int 
    Info (332119):     0.440               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -3.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.165           -1801.636 clk_50 
    Info (332119):    -1.753             -16.038 pix_clk_i 
    Info (332119):    -1.423             -21.056 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.043             -11.620 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.946
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.946               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.271               0.000 clk_50 
    Info (332119):     1.288               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.730               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1453.927 clk_50 
    Info (332119):    -3.000             -15.850 pix_clk_i 
    Info (332119):    -1.285             -30.840 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.766           -3178.065 clk_50 
    Info (332119):    -2.725             -12.426 divisor:inst13|clk_int 
    Info (332119):    -1.917             -16.759 pix_clk_i 
    Info (332119):    -1.832             -21.449 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.620             -25.944 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk_50 
    Info (332119):     0.337               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.339               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.353               0.000 divisor:inst13|clk_int 
    Info (332119):     0.387               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -2.741
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.741           -1544.232 clk_50 
    Info (332119):    -1.563             -14.253 pix_clk_i 
    Info (332119):    -1.183             -17.310 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.852              -9.140 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.856
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.856               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.158               0.000 clk_50 
    Info (332119):     1.173               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.627               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1451.111 clk_50 
    Info (332119):    -3.000             -15.850 pix_clk_i 
    Info (332119):    -1.285             -30.840 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -25.700 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.072           -1283.604 clk_50 
    Info (332119):    -1.049              -2.823 divisor:inst13|clk_int 
    Info (332119):    -0.488              -4.221 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.412              -3.521 pix_clk_i 
    Info (332119):    -0.376              -5.256 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.172               0.000 clk_50 
    Info (332119):     0.173               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.181               0.000 divisor:inst13|clk_int 
    Info (332119):     0.199               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -1.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.151            -591.621 clk_50 
    Info (332119):    -0.294              -2.181 pix_clk_i 
    Info (332119):    -0.237              -1.921 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.058              -0.058 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.601               0.000 clk_50 
    Info (332119):     0.606               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.736               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1148.088 clk_50 
    Info (332119):    -3.000             -15.694 pix_clk_i 
    Info (332119):    -1.000             -24.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.000             -11.000 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Sat Jan 11 18:06:02 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


