- Biblioteca IEEE

	library ieee;
	use ieee.std_logic_1164.all;
	
-- Declaração das variáveis de entrada e saída

	entity mux4 is
	port (
	
	I0 : in std_logic; -- Entrada de dados 0
	I1 : in std_logic; -- Entrada de dados 1
	I2 : in std_logic; -- Entrada de dados 2
	I3 : in std_logic; -- Entrada de dados 3
	S1,S0  : in std_logic_vector (1 downto 0); --Entradas de seleção (S1,S0)
	y  : out std_logic -- Saída

	); 
	end mux4 ;
	
	-- Arquitetura do muxtiplexador com lógica combinacional utilizando (quando)
	
	architecture hardware of mux4 is
			signal sel : bit_vector (1 downto 0);
	begin
				
		y <= 	I0 when S1 = '0' and S0 = '0'	else
				I1 when S1 = '0' and S0 = '1'	else
				I2 when S1 = '1' and S0 = '0'	else
				I3;
			
	end hardware;