PT5210 Sync Genlock   SH 191  SW-requirements	PRC

Udviklet med EasyCase 4.1 til Windows

l‘gges under:  c:\case\ptsync\sync\

Forklaring til Context diagram.
Programmet Genlock sidder i en reguleringssl›jfe som styrer
frekvensen af et ovnkrystal ved at sende en PHASE_ERROR til
PHASE LOCK DAC. Linietypen LINE_TYPE uddrages fra en tabel og
sendes til GENLOCK LOGIC. Desuden rapporteres status af l†s-
ningen via LOCK-STATUS.
MASTER-UP sender ordrer om system, genlock fase offset og selv-
kalibrering og henter besked om l†sestatus, kalibreringsdata og
SW-version. Hardware giver ogs† besked om valg af system.
Fra SYNC INPUT kommer H- og V-interrupts og besked om der er
ekstern sync tilstede (NOSYNC).
Fra en hardwareport l‘ses syncpulsens position p† linien samt
om der er en n›jagtig ovn (option) til stede.
Fra en dual port RAM l‘ses aktuelle linie-samplev‘rdier som er
samplet og gemt af hardwaren.

Forklaring til diagram trg00002.trg.
1.5 og 1.6: Der startes med en preset-v‘rdi af VERR som er fejl
i V synkroniseringen. En liniet‘ller t‘ller 623 linier op (G) og
starter et 5 linier langt vindue (WINDOW) hvori V-interrupt skal
komme. Hvis det sker, t‘lles VERR ned, ellers inds‘ttes preset-
v‘rdien igen. N†r VERR er nul, er der field-l†s.

