// 16k x 16 ROM machine generated by python verilog_rom()
module config_romx(
	input clk,
	input [10:0] address,
	output [15:0] data
);
reg [15:0] dxx = 0;
assign data = dxx;
always @(posedge clk) case(address)
	11'h000: dxx <= 16'h800a;
	11'h001: dxx <= 16'hdca2;
	11'h002: dxx <= 16'h6703;
	11'h003: dxx <= 16'h10e2;
	11'h004: dxx <= 16'h88e2;
	11'h005: dxx <= 16'h5aa9;
	11'h006: dxx <= 16'h83d3;
	11'h007: dxx <= 16'h0e70;
	11'h008: dxx <= 16'h0318;
	11'h009: dxx <= 16'h928a;
	11'h00a: dxx <= 16'h7ef3;
	11'h00b: dxx <= 16'h800a;
	11'h00c: dxx <= 16'hda39;
	11'h00d: dxx <= 16'ha3ee;
	11'h00e: dxx <= 16'h5e6b;
	11'h00f: dxx <= 16'h4b0d;
	11'h010: dxx <= 16'h3255;
	11'h011: dxx <= 16'hbfef;
	11'h012: dxx <= 16'h9560;
	11'h013: dxx <= 16'h1890;
	11'h014: dxx <= 16'hafd8;
	11'h015: dxx <= 16'h0709;
	11'h016: dxx <= 16'h4009;
	11'h017: dxx <= 16'h7763;
	11'h018: dxx <= 16'h7472;
	11'h019: dxx <= 16'h6163;
	11'h01a: dxx <= 16'h6520;
	11'h01b: dxx <= 16'h6c69;
	11'h01c: dxx <= 16'h7665;
	11'h01d: dxx <= 16'h2064;
	11'h01e: dxx <= 16'h656d;
	11'h01f: dxx <= 16'h6f2e;
	11'h020: dxx <= 16'hc051;
	11'h021: dxx <= 16'h78da;
	11'h022: dxx <= 16'hbdd1;
	11'h023: dxx <= 16'hbd0a;
	11'h024: dxx <= 16'hc320;
	11'h025: dxx <= 16'h1405;
	11'h026: dxx <= 16'he0dd;
	11'h027: dxx <= 16'ha708;
	11'h028: dxx <= 16'hce19;
	11'h029: dxx <= 16'h4c52;
	11'h02a: dxx <= 16'hfaf7;
	11'h02b: dxx <= 16'h3262;
	11'h02c: dxx <= 16'hbc62;
	11'h02d: dxx <= 16'h85d6;
	11'h02e: dxx <= 16'h94ab;
	11'h02f: dxx <= 16'h9221;
	11'h030: dxx <= 16'he4dd;
	11'h031: dxx <= 16'hab52;
	11'h032: dxx <= 16'h8a85;
	11'h033: dxx <= 16'h3a24;
	11'h034: dxx <= 16'h439d;
	11'h035: dxx <= 16'he41c;
	11'h036: dxx <= 16'haf7c;
	11'h037: dxx <= 16'he842;
	11'h038: dxx <= 16'h9ab8;
	11'h039: dxx <= 16'ha8f4;
	11'h03a: dxx <= 16'h28a4;
	11'h03b: dxx <= 16'he2f7;
	11'h03c: dxx <= 16'h91c3;
	11'h03d: dxx <= 16'h143c;
	11'h03e: dxx <= 16'hbd36;
	11'h03f: dxx <= 16'h4bce;
	11'h040: dxx <= 16'h7327;
	11'h041: dxx <= 16'ha454;
	11'h042: dxx <= 16'hcec5;
	11'h043: dxx <= 16'h8c22;
	11'h044: dxx <= 16'h6d8b;
	11'h045: dxx <= 16'h1800;
	11'h046: dxx <= 16'hf96c;
	11'h047: dxx <= 16'hc0df;
	11'h048: dxx <= 16'h62d5;
	11'h049: dxx <= 16'hf545;
	11'h04a: dxx <= 16'he38c;
	11'h04b: dxx <= 16'hb6e9;
	11'h04c: dxx <= 16'h78b0;
	11'h04d: dxx <= 16'h69a7;
	11'h04e: dxx <= 16'ha09c;
	11'h04f: dxx <= 16'h1a85;
	11'h050: dxx <= 16'h533c;
	11'h051: dxx <= 16'h8dc6;
	11'h052: dxx <= 16'h03ac;
	11'h053: dxx <= 16'hc841;
	11'h054: dxx <= 16'h78f1;
	11'h055: dxx <= 16'hb96d;
	11'h056: dxx <= 16'he873;
	11'h057: dxx <= 16'hb1b6;
	11'h058: dxx <= 16'h5f38;
	11'h059: dxx <= 16'h8f46;
	11'h05a: dxx <= 16'h6b85;
	11'h05b: dxx <= 16'h55dc;
	11'h05c: dxx <= 16'h5cd5;
	11'h05d: dxx <= 16'hb11d;
	11'h05e: dxx <= 16'hb803;
	11'h05f: dxx <= 16'hbb1c;
	11'h060: dxx <= 16'h6bbe;
	11'h061: dxx <= 16'hee17;
	11'h062: dxx <= 16'h0f83;
	11'h063: dxx <= 16'hb5c6;
	11'h064: dxx <= 16'heaed;
	11'h065: dxx <= 16'h6fb7;
	11'h066: dxx <= 16'h5377;
	11'h067: dxx <= 16'hdaa4;
	11'h068: dxx <= 16'h7b4a;
	11'h069: dxx <= 16'hfe98;
	11'h06a: dxx <= 16'hecdf;
	11'h06b: dxx <= 16'h70e7;
	11'h06c: dxx <= 16'h2aee;
	11'h06d: dxx <= 16'hfdb5;
	11'h06e: dxx <= 16'h6425;
	11'h06f: dxx <= 16'h2f89;
	11'h070: dxx <= 16'h489c;
	11'h071: dxx <= 16'hff00;
	default: dxx <= 0;
endcase
endmodule
