TimeQuest Timing Analyzer report for M6502_VGA
Sat Jun 26 08:34:32 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClk'
 12. Slow Model Setup: 'i_clk_50'
 13. Slow Model Setup: 'T65:CPU|AD[1]'
 14. Slow Model Hold: 'T65:CPU|AD[1]'
 15. Slow Model Hold: 'w_cpuClk'
 16. Slow Model Hold: 'i_clk_50'
 17. Slow Model Recovery: 'w_cpuClk'
 18. Slow Model Recovery: 'i_clk_50'
 19. Slow Model Recovery: 'T65:CPU|AD[1]'
 20. Slow Model Removal: 'T65:CPU|AD[1]'
 21. Slow Model Removal: 'w_cpuClk'
 22. Slow Model Removal: 'i_clk_50'
 23. Slow Model Minimum Pulse Width: 'i_clk_50'
 24. Slow Model Minimum Pulse Width: 'w_cpuClk'
 25. Slow Model Minimum Pulse Width: 'T65:CPU|AD[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'w_cpuClk'
 40. Fast Model Setup: 'i_clk_50'
 41. Fast Model Setup: 'T65:CPU|AD[1]'
 42. Fast Model Hold: 'T65:CPU|AD[1]'
 43. Fast Model Hold: 'i_clk_50'
 44. Fast Model Hold: 'w_cpuClk'
 45. Fast Model Recovery: 'w_cpuClk'
 46. Fast Model Recovery: 'i_clk_50'
 47. Fast Model Recovery: 'T65:CPU|AD[1]'
 48. Fast Model Removal: 'T65:CPU|AD[1]'
 49. Fast Model Removal: 'w_cpuClk'
 50. Fast Model Removal: 'i_clk_50'
 51. Fast Model Minimum Pulse Width: 'i_clk_50'
 52. Fast Model Minimum Pulse Width: 'w_cpuClk'
 53. Fast Model Minimum Pulse Width: 'T65:CPU|AD[1]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6502_VGA                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; i_clk_50      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 }      ;
; T65:CPU|AD[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T65:CPU|AD[1] } ;
; w_cpuClk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk }      ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+----------------------------------------------------+
; Slow Model Fmax Summary                            ;
+-----------+-----------------+---------------+------+
; Fmax      ; Restricted Fmax ; Clock Name    ; Note ;
+-----------+-----------------+---------------+------+
; 42.42 MHz ; 42.42 MHz       ; w_cpuClk      ;      ;
; 53.38 MHz ; 53.38 MHz       ; i_clk_50      ;      ;
; 70.32 MHz ; 70.32 MHz       ; T65:CPU|AD[1] ;      ;
+-----------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; w_cpuClk      ; -19.689 ; -2023.198     ;
; i_clk_50      ; -17.732 ; -8060.348     ;
; T65:CPU|AD[1] ; -6.610  ; -181.027      ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; T65:CPU|AD[1] ; -4.444 ; -108.511      ;
; w_cpuClk      ; -1.630 ; -11.657       ;
; i_clk_50      ; -0.818 ; -1.637        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; w_cpuClk      ; -4.520 ; -319.809      ;
; i_clk_50      ; -2.956 ; -74.365       ;
; T65:CPU|AD[1] ; 2.212  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Removal Summary             ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; T65:CPU|AD[1] ; -3.684 ; -29.103       ;
; w_cpuClk      ; 0.727  ; 0.000         ;
; i_clk_50      ; 1.664  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; i_clk_50      ; -2.567 ; -3085.017     ;
; w_cpuClk      ; -0.742 ; -278.992      ;
; T65:CPU|AD[1] ; -0.742 ; -145.432      ;
+---------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                       ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -19.689 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.733     ;
; -19.678 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.701     ;
; -19.664 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.687     ;
; -19.576 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.620     ;
; -19.457 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.480     ;
; -19.386 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.430     ;
; -19.375 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.398     ;
; -19.361 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.384     ;
; -19.319 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.768     ;
; -19.308 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.736     ;
; -19.294 ; T65:CPU|BusA_r[0] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 20.333     ;
; -19.294 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.722     ;
; -19.273 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.317     ;
; -19.235 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.279     ;
; -19.224 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.247     ;
; -19.210 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.233     ;
; -19.206 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.655     ;
; -19.154 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.177     ;
; -19.122 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 20.166     ;
; -19.115 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.138     ;
; -19.087 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.515     ;
; -19.003 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 20.026     ;
; -19.002 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 20.082     ;
; -18.992 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 20.066     ;
; -18.991 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 20.050     ;
; -18.991 ; T65:CPU|BusA_r[1] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 20.030     ;
; -18.981 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 20.034     ;
; -18.977 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 20.036     ;
; -18.967 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 20.020     ;
; -18.961 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.410     ;
; -18.950 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.378     ;
; -18.936 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.364     ;
; -18.889 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 19.969     ;
; -18.879 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.953     ;
; -18.865 ; T65:CPU|DL[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.314     ;
; -18.857 ; T65:CPU|BusA_r[2] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 19.896     ;
; -18.854 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.282     ;
; -18.848 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.297     ;
; -18.840 ; T65:CPU|DL[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.268     ;
; -18.833 ; T65:CPU|PC[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 19.913     ;
; -18.823 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.272     ;
; -18.822 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.881     ;
; -18.812 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.240     ;
; -18.812 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 19.835     ;
; -18.808 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.867     ;
; -18.798 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.226     ;
; -18.770 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.829     ;
; -18.760 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.813     ;
; -18.752 ; T65:CPU|DL[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.201     ;
; -18.745 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.173     ;
; -18.729 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.157     ;
; -18.720 ; T65:CPU|PC[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 19.800     ;
; -18.710 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.159     ;
; -18.708 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.157     ;
; -18.700 ; T65:CPU|MCycle[1] ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.410     ; 19.330     ;
; -18.699 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 19.738     ;
; -18.697 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.125     ;
; -18.684 ; T65:CPU|BusA_r[0] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.379     ; 17.345     ;
; -18.683 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.111     ;
; -18.675 ; T65:CPU|PC[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 19.755     ;
; -18.664 ; T65:CPU|PC[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.723     ;
; -18.661 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.017     ; 19.684     ;
; -18.650 ; T65:CPU|PC[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.709     ;
; -18.633 ; T65:CPU|DL[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.061     ;
; -18.631 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.705     ;
; -18.620 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.673     ;
; -18.606 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.659     ;
; -18.601 ; T65:CPU|PC[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.660     ;
; -18.595 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.044     ;
; -18.591 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 20.019     ;
; -18.571 ; T65:CPU|BusA_r[3] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 19.610     ;
; -18.563 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 20.012     ;
; -18.562 ; T65:CPU|PC[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.040      ; 19.642     ;
; -18.552 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.980     ;
; -18.538 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.966     ;
; -18.518 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.592     ;
; -18.476 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.904     ;
; -18.451 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.525     ;
; -18.450 ; T65:CPU|DL[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.409      ; 19.899     ;
; -18.443 ; T65:CPU|PC[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.502     ;
; -18.440 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.493     ;
; -18.428 ; T65:CPU|PC[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.487     ;
; -18.426 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.479     ;
; -18.418 ; T65:CPU|IR[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.471     ;
; -18.413 ; T65:CPU|BusA_r[0] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.379     ; 17.074     ;
; -18.402 ; T65:CPU|PC[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.842      ; 20.284     ;
; -18.399 ; T65:CPU|IR[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 19.452     ;
; -18.397 ; T65:CPU|MCycle[0] ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.410     ; 19.027     ;
; -18.391 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.821      ; 20.252     ;
; -18.387 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.815     ;
; -18.381 ; T65:CPU|BusA_r[1] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.379     ; 17.042     ;
; -18.377 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.821      ; 20.238     ;
; -18.368 ; T65:CPU|MCycle[1] ; T65:CPU|AD[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.417     ; 18.991     ;
; -18.338 ; T65:CPU|IR[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.412     ;
; -18.331 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.759     ;
; -18.330 ; T65:CPU|DL[1]     ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.005     ; 19.365     ;
; -18.291 ; T65:CPU|DL[5]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.388      ; 19.719     ;
; -18.289 ; T65:CPU|PC[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.842      ; 20.171     ;
; -18.259 ; T65:CPU|PC[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 19.318     ;
; -18.254 ; T65:CPU|IR[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.034      ; 19.328     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                      ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.732 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.783     ;
; -17.724 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.098      ; 18.776     ;
; -17.713 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 18.750     ;
; -17.705 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 18.743     ;
; -17.671 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.774     ;
; -17.667 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.098      ; 18.719     ;
; -17.665 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.766     ;
; -17.655 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.753     ;
; -17.648 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 18.686     ;
; -17.571 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.681     ;
; -17.565 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.673     ;
; -17.555 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.660     ;
; -17.502 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.605     ;
; -17.472 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.523     ;
; -17.453 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.083      ; 18.490     ;
; -17.428 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.538     ;
; -17.427 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 18.534     ;
; -17.422 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.530     ;
; -17.421 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.526     ;
; -17.412 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.517     ;
; -17.411 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 18.513     ;
; -17.402 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.512     ;
; -17.390 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.098      ; 18.442     ;
; -17.371 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.472     ;
; -17.371 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.084      ; 18.409     ;
; -17.347 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.457     ;
; -17.341 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.449     ;
; -17.331 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.436     ;
; -17.325 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.423     ;
; -17.324 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.422     ;
; -17.320 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 18.415     ;
; -17.317 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.089      ; 18.360     ;
; -17.315 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 18.406     ;
; -17.310 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.413     ;
; -17.309 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 18.353     ;
; -17.305 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.101      ; 18.360     ;
; -17.303 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.404     ;
; -17.297 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 18.353     ;
; -17.290 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.349     ;
; -17.282 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 18.342     ;
; -17.279 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.382     ;
; -17.275 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 18.354     ;
; -17.273 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.374     ;
; -17.271 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.379     ;
; -17.268 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.341     ;
; -17.265 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 18.360     ;
; -17.264 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.365     ;
; -17.263 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.361     ;
; -17.261 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.364     ;
; -17.259 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.369     ;
; -17.258 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 18.365     ;
; -17.252 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 18.296     ;
; -17.248 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 18.339     ;
; -17.245 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.312     ;
; -17.240 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 18.296     ;
; -17.237 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 18.305     ;
; -17.228 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.329     ;
; -17.225 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.326     ;
; -17.225 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.330     ;
; -17.225 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.106      ; 18.285     ;
; -17.224 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.329     ;
; -17.220 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 18.322     ;
; -17.219 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.322     ;
; -17.216 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.319     ;
; -17.215 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 18.322     ;
; -17.215 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.313     ;
; -17.213 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.323     ;
; -17.212 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.285     ;
; -17.210 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.311     ;
; -17.210 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.320     ;
; -17.209 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.314     ;
; -17.208 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.311     ;
; -17.207 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.315     ;
; -17.203 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.311     ;
; -17.201 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.299     ;
; -17.201 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 18.296     ;
; -17.200 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.298     ;
; -17.200 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.298     ;
; -17.199 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.302     ;
; -17.199 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 18.301     ;
; -17.197 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 18.302     ;
; -17.194 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.292     ;
; -17.194 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.297     ;
; -17.193 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 18.288     ;
; -17.192 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.295     ;
; -17.191 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.292     ;
; -17.187 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.285     ;
; -17.183 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.284     ;
; -17.180 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 18.281     ;
; -17.180 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.114      ; 18.248     ;
; -17.178 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.288     ;
; -17.175 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.226     ;
; -17.175 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.132      ; 18.261     ;
; -17.173 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 18.276     ;
; -17.168 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 18.248     ;
; -17.166 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.153      ; 18.273     ;
; -17.165 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 18.267     ;
; -17.164 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 18.272     ;
; -17.163 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 18.261     ;
; -17.161 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.156      ; 18.271     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T65:CPU|AD[1]'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+
; -6.610 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.379     ; 6.771      ;
; -6.370 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.379     ; 6.531      ;
; -6.322 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.379     ; 6.483      ;
; -6.103 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 6.271      ;
; -6.097 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.379     ; 6.258      ;
; -6.087 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 6.255      ;
; -5.962 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 6.130      ;
; -5.956 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.363     ; 6.133      ;
; -5.905 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 6.073      ;
; -5.900 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.331      ; 6.771      ;
; -5.898 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 6.066      ;
; -5.825 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 5.993      ;
; -5.790 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.388     ; 5.942      ;
; -5.771 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.388     ; 5.923      ;
; -5.755 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.771      ;
; -5.755 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.771      ;
; -5.749 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.363     ; 5.926      ;
; -5.732 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.384     ; 5.888      ;
; -5.660 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.331      ; 6.531      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.655 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.840      ;
; -5.612 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.331      ; 6.483      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.538 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.723      ;
; -5.515 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.531      ;
; -5.515 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.531      ;
; -5.467 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.483      ;
; -5.467 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.483      ;
; -5.393 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 6.271      ;
; -5.387 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.331      ; 6.258      ;
; -5.377 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 6.255      ;
; -5.327 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.384     ; 5.483      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.288 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.473      ;
; -5.284 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 5.452      ;
; -5.252 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 6.130      ;
; -5.248 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.271      ;
; -5.248 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.271      ;
; -5.246 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.347      ; 6.133      ;
; -5.242 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.258      ;
; -5.242 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.024     ; 6.258      ;
; -5.232 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.255      ;
; -5.232 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.255      ;
; -5.195 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 6.073      ;
; -5.188 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 6.066      ;
; -5.115 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.338      ; 5.993      ;
; -5.107 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.130      ;
; -5.107 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.130      ;
; -5.101 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.008     ; 6.133      ;
; -5.101 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.008     ; 6.133      ;
; -5.080 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.322      ; 5.942      ;
; -5.061 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.322      ; 5.923      ;
; -5.050 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.073      ;
; -5.050 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.073      ;
; -5.043 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.066      ;
; -5.043 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 6.066      ;
; -5.039 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.347      ; 5.926      ;
; -5.022 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.326      ; 5.888      ;
; -4.987 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 5.155      ;
; -4.970 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 5.993      ;
; -4.970 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.017     ; 5.993      ;
; -4.967 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.379     ; 5.128      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.945 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.840      ;
; -4.935 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.033     ; 5.942      ;
; -4.935 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.033     ; 5.942      ;
; -4.916 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.033     ; 5.923      ;
; -4.916 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.033     ; 5.923      ;
; -4.909 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.372     ; 5.077      ;
; -4.894 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.008     ; 5.926      ;
; -4.894 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.008     ; 5.926      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.885 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.355     ; 5.070      ;
; -4.877 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.029     ; 5.888      ;
; -4.877 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 1.000        ; -0.029     ; 5.888      ;
; -4.871 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.384     ; 5.027      ;
; -4.828 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.723      ;
; -4.828 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.723      ;
; -4.828 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.723      ;
; -4.828 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.355      ; 5.723      ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T65:CPU|AD[1]'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+---------------+--------------+------------+------------+
; -4.444 ; SBCTextDisplayRGB:VDU|kbBuffer~64  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 1.538      ;
; -4.438 ; SBCTextDisplayRGB:VDU|kbBuffer~66  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 1.544      ;
; -4.434 ; SBCTextDisplayRGB:VDU|kbBuffer~62  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 1.548      ;
; -4.121 ; SBCTextDisplayRGB:VDU|kbBuffer~51  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 1.859      ;
; -4.104 ; SBCTextDisplayRGB:VDU|kbBuffer~63  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.689      ; 1.891      ;
; -3.873 ; SBCTextDisplayRGB:VDU|kbBuffer~61  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.689      ; 2.122      ;
; -3.712 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.686      ; 2.280      ;
; -3.698 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.663      ; 2.271      ;
; -3.589 ; SBCTextDisplayRGB:VDU|kbBuffer~64  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.321      ; 1.538      ;
; -3.583 ; SBCTextDisplayRGB:VDU|kbBuffer~66  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.321      ; 1.544      ;
; -3.579 ; SBCTextDisplayRGB:VDU|kbBuffer~62  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.321      ; 1.548      ;
; -3.555 ; SBCTextDisplayRGB:VDU|kbBuffer~59  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 2.425      ;
; -3.554 ; SBCTextDisplayRGB:VDU|kbBuffer~58  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 2.426      ;
; -3.547 ; SBCTextDisplayRGB:VDU|kbBuffer~35  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.681      ; 2.440      ;
; -3.545 ; SBCTextDisplayRGB:VDU|kbBuffer~29  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.663      ; 2.424      ;
; -3.539 ; SBCTextDisplayRGB:VDU|kbBuffer~32  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.681      ; 2.448      ;
; -3.536 ; SBCTextDisplayRGB:VDU|kbBuffer~52  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 2.444      ;
; -3.516 ; bufferedUART:UART|rxBuffer~69      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.691      ; 2.481      ;
; -3.467 ; SBCTextDisplayRGB:VDU|kbBuffer~50  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 2.513      ;
; -3.466 ; SBCTextDisplayRGB:VDU|kbBuffer~46  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 2.527      ;
; -3.452 ; SBCTextDisplayRGB:VDU|kbBuffer~48  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 2.528      ;
; -3.355 ; bufferedUART:UART|rxBuffer~131     ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.684      ; 2.635      ;
; -3.266 ; SBCTextDisplayRGB:VDU|kbBuffer~51  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 1.859      ;
; -3.249 ; SBCTextDisplayRGB:VDU|kbBuffer~63  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.334      ; 1.891      ;
; -3.210 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[7]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.654      ; 2.750      ;
; -3.135 ; SBCTextDisplayRGB:VDU|kbBuffer~49  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 2.858      ;
; -3.107 ; bufferedUART:UART|rxBuffer~117     ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 2.864      ;
; -3.085 ; SBCTextDisplayRGB:VDU|kbBuffer~19  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.678      ; 2.899      ;
; -3.018 ; SBCTextDisplayRGB:VDU|kbBuffer~61  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.334      ; 2.122      ;
; -3.004 ; bufferedUART:UART|rxBuffer~37      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 2.978      ;
; -2.984 ; bufferedUART:UART|rxBuffer~54      ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.685      ; 3.007      ;
; -2.974 ; SBCTextDisplayRGB:VDU|kbBuffer~11  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.681      ; 3.013      ;
; -2.908 ; bufferedUART:UART|rxBuffer~67      ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 3.085      ;
; -2.902 ; SBCTextDisplayRGB:VDU|kbBuffer~53  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 3.091      ;
; -2.892 ; SBCTextDisplayRGB:VDU|kbBuffer~47  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 3.101      ;
; -2.889 ; SBCTextDisplayRGB:VDU|kbBuffer~55  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 3.091      ;
; -2.870 ; bufferedUART:UART|rxBuffer~93      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.667      ; 3.103      ;
; -2.857 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.331      ; 2.280      ;
; -2.849 ; bufferedUART:UART|rxBuffer~127     ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.693      ; 3.150      ;
; -2.843 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.308      ; 2.271      ;
; -2.841 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.661      ; 3.126      ;
; -2.841 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.130      ;
; -2.833 ; bufferedUART:UART|rxBuffer~64      ; bufferedUART:UART|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.680      ; 3.153      ;
; -2.824 ; SBCTextDisplayRGB:VDU|kbBuffer~57  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.674      ; 3.156      ;
; -2.821 ; bufferedUART:UART|rxBuffer~87      ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.686      ; 3.171      ;
; -2.815 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.670      ; 3.161      ;
; -2.815 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[5]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.670      ; 3.161      ;
; -2.806 ; bufferedUART:UART|rxBuffer~110     ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.685      ; 3.185      ;
; -2.798 ; bufferedUART:UART|rxBuffer~115     ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.684      ; 3.192      ;
; -2.776 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 3.556      ; 1.086      ;
; -2.762 ; bufferedUART:UART|rxBuffer~134     ; bufferedUART:UART|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.209      ;
; -2.754 ; SBCTextDisplayRGB:VDU|kbBuffer~22  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.217      ;
; -2.717 ; SBCTextDisplayRGB:VDU|kbBuffer~23  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.254      ;
; -2.714 ; SBCTextDisplayRGB:VDU|kbBuffer~65  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.670      ; 3.262      ;
; -2.700 ; SBCTextDisplayRGB:VDU|kbBuffer~59  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 2.425      ;
; -2.699 ; SBCTextDisplayRGB:VDU|kbBuffer~58  ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 2.426      ;
; -2.697 ; bufferedUART:UART|rxBuffer~121     ; bufferedUART:UART|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.677      ; 3.286      ;
; -2.692 ; SBCTextDisplayRGB:VDU|kbBuffer~35  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.326      ; 2.440      ;
; -2.690 ; SBCTextDisplayRGB:VDU|kbBuffer~29  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.308      ; 2.424      ;
; -2.688 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[1]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 6.591      ; 4.209      ;
; -2.684 ; SBCTextDisplayRGB:VDU|kbBuffer~32  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.326      ; 2.448      ;
; -2.681 ; SBCTextDisplayRGB:VDU|kbBuffer~52  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 2.444      ;
; -2.680 ; SBCTextDisplayRGB:VDU|kbBuffer~20  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.291      ;
; -2.678 ; SBCTextDisplayRGB:VDU|kbBuffer~26  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 3.304      ;
; -2.662 ; bufferedUART:UART|rxBuffer~107     ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.682      ; 3.326      ;
; -2.662 ; bufferedUART:UART|rxBuffer~41      ; bufferedUART:UART|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.688      ; 3.332      ;
; -2.661 ; SBCTextDisplayRGB:VDU|kbBuffer~24  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.665      ; 3.310      ;
; -2.661 ; bufferedUART:UART|rxBuffer~69      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.336      ; 2.481      ;
; -2.660 ; bufferedUART:UART|rxBuffer~23      ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.685      ; 3.331      ;
; -2.646 ; SBCTextDisplayRGB:VDU|kbBuffer~56  ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.687      ; 3.347      ;
; -2.635 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|txByteWritten    ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 4.169      ; 1.840      ;
; -2.631 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5] ; w_cpuClk     ; T65:CPU|AD[1] ; -0.500       ; 3.911      ; 1.086      ;
; -2.616 ; SBCTextDisplayRGB:VDU|kbBuffer~38  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.668      ; 3.358      ;
; -2.612 ; SBCTextDisplayRGB:VDU|kbBuffer~50  ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 2.513      ;
; -2.611 ; SBCTextDisplayRGB:VDU|kbBuffer~46  ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.332      ; 2.527      ;
; -2.608 ; SBCTextDisplayRGB:VDU|kbBuffer~34  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.668      ; 3.366      ;
; -2.597 ; SBCTextDisplayRGB:VDU|kbBuffer~48  ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.319      ; 2.528      ;
; -2.593 ; SBCTextDisplayRGB:VDU|kbBuffer~33  ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.681      ; 3.394      ;
; -2.585 ; bufferedUART:UART|rxBuffer~63      ; bufferedUART:UART|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.696      ; 3.417      ;
; -2.539 ; bufferedUART:UART|rxBuffer~132     ; bufferedUART:UART|dataOut[7]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.684      ; 3.451      ;
; -2.537 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[1]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.661      ; 3.430      ;
; -2.537 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[0]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.661      ; 3.430      ;
; -2.537 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[3]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.661      ; 3.430      ;
; -2.524 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[5]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.648      ; 3.430      ;
; -2.524 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.648      ; 3.430      ;
; -2.524 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[4]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.648      ; 3.430      ;
; -2.524 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[2]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.648      ; 3.430      ;
; -2.503 ; SBCTextDisplayRGB:VDU|kbBuffer~31  ; SBCTextDisplayRGB:VDU|dataOut[6]   ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.663      ; 3.466      ;
; -2.500 ; bufferedUART:UART|rxBuffer~131     ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.329      ; 2.635      ;
; -2.490 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|txByteWritten    ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 4.524      ; 1.840      ;
; -2.489 ; bufferedUART:UART|rxBuffer~53      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.689      ; 3.506      ;
; -2.476 ; bufferedUART:UART|rxBuffer~140     ; bufferedUART:UART|dataOut[7]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.681      ; 3.511      ;
; -2.461 ; bufferedUART:UART|rxBuffer~104     ; bufferedUART:UART|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.675      ; 3.520      ;
; -2.444 ; bufferedUART:UART|rxBuffer~13      ; bufferedUART:UART|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.676      ; 3.538      ;
; -2.415 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.677      ; 3.568      ;
; -2.415 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[7]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.677      ; 3.568      ;
; -2.415 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.677      ; 3.568      ;
; -2.411 ; T65:CPU|DL[2]                      ; bufferedUART:UART|txByteLatch[2]   ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 5.075      ; 2.970      ;
; -2.375 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[1]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 6.208      ; 4.139      ;
; -2.371 ; bufferedUART:UART|rxBuffer~124     ; bufferedUART:UART|dataOut[7]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.677      ; 3.612      ;
+--------+------------------------------------+------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                                  ;
+--------+-----------------------------------------------+----------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                      ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+----------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.630 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteWritten              ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.164      ; 1.840      ;
; -1.406 ; T65:CPU|DL[2]                                 ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.070      ; 2.970      ;
; -1.301 ; T65:CPU|PC[4]                                 ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.081      ; 3.086      ;
; -0.979 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteWritten        ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.516      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[4]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[5]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[6]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[7]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[1]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[0]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[3]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.620 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[2]       ; i_clk_50      ; w_cpuClk    ; 0.000        ; 3.189      ; 2.875      ;
; -0.595 ; T65:CPU|PC[8]                                 ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.075      ; 3.786      ;
; -0.589 ; T65:CPU|PC[11]                                ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.075      ; 3.792      ;
; -0.447 ; T65:CPU|S[2]                                  ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.476      ; 4.335      ;
; -0.444 ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.701      ; 3.563      ;
; -0.237 ; T65:CPU|DL[3]                                 ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.070      ; 4.139      ;
; -0.233 ; T65:CPU|PC[3]                                 ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.701      ; 3.774      ;
; -0.178 ; T65:CPU|PC[2]                                 ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.503      ; 4.631      ;
; -0.157 ; T65:CPU|PC[10]                                ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.721      ; 3.870      ;
; -0.156 ; T65:CPU|PC[12]                                ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.721      ; 3.871      ;
; -0.116 ; T65:CPU|MCycle[1]                             ; T65:CPU|RstCycle                             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.962      ; 2.152      ;
; -0.081 ; T65:CPU|S[5]                                  ; T65:CPU|BusA_r[5]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 2.792      ; 3.017      ;
; -0.072 ; T65:CPU|ABC[4]                                ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.707      ; 1.941      ;
; -0.044 ; T65:CPU|DL[4]                                 ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.070      ; 4.332      ;
; -0.041 ; T65:CPU|S[4]                                  ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.476      ; 4.741      ;
; 0.100  ; T65:CPU|X[3]                                  ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.690      ; 2.096      ;
; 0.136  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteWritten              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.092      ; 4.534      ;
; 0.136  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[6]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.092      ; 4.534      ;
; 0.136  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[7]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.092      ; 4.534      ;
; 0.155  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.084      ; 4.545      ;
; 0.155  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.084      ; 4.545      ;
; 0.155  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.084      ; 4.545      ;
; 0.155  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.084      ; 4.545      ;
; 0.173  ; T65:CPU|S[3]                                  ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.476      ; 4.955      ;
; 0.185  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.703      ; 2.194      ;
; 0.187  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.703      ; 2.196      ;
; 0.188  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.703      ; 2.197      ;
; 0.188  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.703      ; 2.197      ;
; 0.206  ; T65:CPU|S[6]                                  ; bufferedUART:UART|controlReg[6]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.500      ; 5.012      ;
; 0.225  ; T65:CPU|PC[6]                                 ; bufferedUART:UART|controlReg[6]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.105      ; 4.636      ;
; 0.309  ; T65:CPU|DL[0]                                 ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.070      ; 4.685      ;
; 0.442  ; T65:CPU|PC[14]                                ; bufferedUART:UART|controlReg[6]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.099      ; 4.847      ;
; 0.449  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteWritten              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.709      ; 4.464      ;
; 0.449  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[6]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.709      ; 4.464      ;
; 0.449  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[7]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.709      ; 4.464      ;
; 0.462  ; T65:CPU|DL[2]                                 ; SBCTextDisplayRGB:VDU|dispByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.067      ; 4.835      ;
; 0.468  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.701      ; 4.475      ;
; 0.468  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.701      ; 4.475      ;
; 0.468  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.701      ; 4.475      ;
; 0.499  ; T65:CPU|MCycle[0]                             ; T65:CPU|MCycle[0]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[2]                             ; T65:CPU|MCycle[2]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[1]                             ; T65:CPU|MCycle[1]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[0] ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|P[7]                                  ; T65:CPU|P[7]                                 ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|RstCycle                              ; T65:CPU|RstCycle                             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.505  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[5]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.088      ; 4.899      ;
; 0.585  ; T65:CPU|PC[13]                                ; bufferedUART:UART|controlReg[5]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.079      ; 4.970      ;
; 0.589  ; T65:CPU|Set_Addr_To_r[1]                      ; SBCTextDisplayRGB:VDU|dispByteWritten        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.081      ; 4.976      ;
; 0.590  ; T65:CPU|PC[13]                                ; bufferedUART:UART|txByteLatch[5]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.081      ; 4.977      ;
; 0.593  ; T65:CPU|MCycle[2]                             ; T65:CPU|RstCycle                             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.962      ; 2.861      ;
; 0.600  ; T65:CPU|PC[13]                                ; SBCTextDisplayRGB:VDU|controlReg[5]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.069      ; 4.975      ;
; 0.671  ; T65:CPU|S[6]                                  ; T65:CPU|BusA_r[6]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 2.792      ; 3.769      ;
; 0.685  ; T65:CPU|IR[0]                                 ; T65:CPU|Write_Data_r[2]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.992      ; 2.983      ;
; 0.699  ; bufferedUART:UART|func_reset                  ; bufferedUART:UART|dataOut[2]                 ; i_clk_50      ; w_cpuClk    ; -0.500       ; 1.775      ; 2.280      ;
; 0.707  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[1]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.709      ; 2.722      ;
; 0.713  ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|dataOut[1]                 ; i_clk_50      ; w_cpuClk    ; -0.500       ; 1.752      ; 2.271      ;
; 0.716  ; T65:CPU|IR[0]                                 ; T65:CPU|Write_Data_r[1]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.995      ; 3.017      ;
; 0.739  ; T65:CPU|DL[7]                                 ; bufferedUART:UART|txByteLatch[7]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.078      ; 5.123      ;
; 0.750  ; T65:CPU|IR[0]                                 ; T65:CPU|ALU_Op_r[2]                          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 2.004      ; 3.060      ;
; 0.771  ; T65:CPU|Y[3]                                  ; bufferedUART:UART|txByteLatch[3]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.690      ; 2.767      ;
; 0.780  ; bufferedUART:UART|rxReadPointer[5]            ; bufferedUART:UART|rxReadPointer[5]           ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 1.086      ;
; 0.810  ; T65:CPU|S[6]                                  ; bufferedUART:UART|txByteLatch[6]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.484      ; 5.600      ;
; 0.815  ; T65:CPU|PC[15]                                ; bufferedUART:UART|txByteLatch[7]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.083      ; 5.204      ;
; 0.817  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[5]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.707      ; 2.830      ;
; 0.818  ; T65:CPU|PC[0]                                 ; bufferedUART:UART|controlReg[5]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.705      ; 4.829      ;
; 0.822  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[5]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.709      ; 2.837      ;
; 0.824  ; T65:CPU|X[4]                                  ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.695      ; 2.825      ;
; 0.829  ; T65:CPU|PC[6]                                 ; bufferedUART:UART|txByteLatch[6]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.089      ; 5.224      ;
; 0.832  ; T65:CPU|Write_Data_r[2]                       ; SBCTextDisplayRGB:VDU|controlReg[5]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.697      ; 2.835      ;
; 0.833  ; T65:CPU|Y[2]                                  ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.690      ; 2.829      ;
; 0.841  ; T65:CPU|Y[0]                                  ; bufferedUART:UART|txByteLatch[0]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.698      ; 2.845      ;
; 0.842  ; T65:CPU|S[6]                                  ; SBCTextDisplayRGB:VDU|controlReg[6]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.470      ; 5.618      ;
; 0.845  ; T65:CPU|Y[4]                                  ; bufferedUART:UART|txByteLatch[4]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.690      ; 2.841      ;
; 0.853  ; T65:CPU|MCycle[1]                             ; T65:CPU|Write_Data_r[2]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.962      ; 3.121      ;
; 0.861  ; T65:CPU|PC[6]                                 ; SBCTextDisplayRGB:VDU|controlReg[6]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.075      ; 5.242      ;
; 0.895  ; T65:CPU|S[2]                                  ; T65:CPU|BusA_r[2]                            ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 2.785      ; 3.986      ;
; 0.895  ; bufferedUART:UART|rxBuffer~69                 ; bufferedUART:UART|dataOut[0]                 ; i_clk_50      ; w_cpuClk    ; -0.500       ; 1.780      ; 2.481      ;
; 0.902  ; T65:CPU|PC[0]                                 ; SBCTextDisplayRGB:VDU|dispByteWritten        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 3.698      ; 4.906      ;
; 0.909  ; Debouncer:DebounceResetSwitch|dly1            ; Debouncer:DebounceResetSwitch|dly2           ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 1.215      ;
; 0.927  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[1]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.090      ; 5.323      ;
; 0.927  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[5]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.090      ; 5.323      ;
; 0.927  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[6]              ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.727      ; 2.960      ;
; 0.938  ; T65:CPU|Set_Addr_To_r[1]                      ; SBCTextDisplayRGB:VDU|controlReg[5]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.078      ; 5.322      ;
; 0.938  ; T65:CPU|Set_Addr_To_r[1]                      ; SBCTextDisplayRGB:VDU|controlReg[6]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.078      ; 5.322      ;
; 0.940  ; Debouncer:DebounceResetSwitch|dig_counter[16] ; Debouncer:DebounceResetSwitch|pulse200ms     ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.000      ; 1.246      ;
; 0.942  ; T65:CPU|Set_Addr_To_r[1]                      ; SBCTextDisplayRGB:VDU|controlReg[7]          ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 4.095      ; 5.343      ;
; 0.955  ; Debouncer:DebounceResetSwitch|dly2            ; Debouncer:DebounceResetSwitch|dly3           ; w_cpuClk      ; w_cpuClk    ; 0.000        ; -0.001     ; 1.260      ;
; 0.973  ; T65:CPU|AD[1]                                 ; T65:CPU|AD[1]                                ; T65:CPU|AD[1] ; w_cpuClk    ; 0.000        ; 4.235      ; 5.818      ;
; 0.998  ; T65:CPU|ABC[2]                                ; bufferedUART:UART|txByteLatch[2]             ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.709      ; 3.013      ;
+--------+-----------------------------------------------+----------------------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk_50'                                                                                                                                                                                                                     ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.818 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.858      ; 2.611      ;
; -0.374 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.842      ; 3.039      ;
; -0.318 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 2.858      ; 2.611      ;
; -0.142 ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                                        ; w_cpuClk      ; i_clk_50    ; 0.000        ; 2.758      ; 3.226      ;
; -0.142 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a15~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.862      ; 3.291      ;
; -0.135 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; w_cpuClk      ; i_clk_50    ; 0.000        ; 2.758      ; 3.233      ;
; -0.021 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.860      ; 3.410      ;
; -0.005 ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.862      ; 3.428      ;
; 0.014  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.847      ; 3.432      ;
; 0.126  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 2.842      ; 3.039      ;
; 0.223  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.865      ; 3.659      ;
; 0.233  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a4~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.866      ; 3.670      ;
; 0.272  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a13~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.859      ; 3.702      ;
; 0.280  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a8~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.854      ; 3.705      ;
; 0.306  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a3~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.848      ; 3.725      ;
; 0.327  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 2.834      ; 3.732      ;
; 0.358  ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                                        ; w_cpuClk      ; i_clk_50    ; -0.500       ; 2.758      ; 3.226      ;
; 0.358  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a15~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 2.862      ; 3.291      ;
; 0.365  ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; w_cpuClk      ; i_clk_50    ; -0.500       ; 2.758      ; 3.233      ;
; 0.479  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 2.860      ; 3.410      ;
; 0.495  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 2.862      ; 3.428      ;
; 0.499  ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[0]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[0]                             ; w_cpuClkCt[0]                                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                      ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                    ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                           ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                  ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                           ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                  ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClk'                                                                                                                            ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.520 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -3.148     ; 2.412      ;
; -4.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.397     ; 2.882      ;
; -4.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.397     ; 2.882      ;
; -4.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.397     ; 2.882      ;
; -4.217 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.040     ; 3.217      ;
; -4.206 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.846      ;
; -4.206 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.846      ;
; -4.206 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.846      ;
; -4.206 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.846      ;
; -4.184 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.824      ;
; -4.184 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.400     ; 2.824      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.391     ; 2.831      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.398     ; 2.824      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.391     ; 2.831      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.391     ; 2.831      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.391     ; 2.831      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.391     ; 2.831      ;
; -4.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.398     ; 2.824      ;
; -4.173 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.819     ; 2.394      ;
; -4.172 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.993     ; 3.219      ;
; -4.172 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.993     ; 3.219      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.792     ; 2.407      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -4.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.386     ; 2.690      ;
; -3.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.061     ; 2.972      ;
; -3.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.061     ; 2.972      ;
; -3.867 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.017     ; 2.890      ;
; -3.867 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.017     ; 2.890      ;
; -3.867 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.017     ; 2.890      ;
; -3.867 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.017     ; 2.890      ;
; -3.831 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.009     ; 2.862      ;
; -3.789 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.977     ; 2.852      ;
; -3.789 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.977     ; 2.852      ;
; -3.780 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.981     ; 2.839      ;
; -3.780 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.981     ; 2.839      ;
; -3.780 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.981     ; 2.839      ;
; -3.637 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.033     ; 2.644      ;
; -3.637 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.033     ; 2.644      ;
; -3.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.998     ; 2.631      ;
; -3.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.998     ; 2.631      ;
; -3.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.998     ; 2.631      ;
; -3.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.998     ; 2.631      ;
; -3.452 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.037     ; 2.455      ;
; -3.452 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.037     ; 2.455      ;
; -3.452 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.037     ; 2.455      ;
; -3.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.011     ; 2.471      ;
; -3.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.011     ; 2.471      ;
; -3.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.011     ; 2.471      ;
; -3.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.011     ; 2.471      ;
; -3.442 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.011     ; 2.471      ;
; -3.364 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.402     ; 2.002      ;
; -3.105 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 4.159      ;
; -3.105 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 4.159      ;
; -3.105 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 4.159      ;
; -3.105 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 4.159      ;
; -2.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.006     ; 3.825      ;
; -2.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.006     ; 3.825      ;
; -2.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.006     ; 3.825      ;
; -2.778 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.005      ; 3.823      ;
; -2.778 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.005      ; 3.823      ;
; -2.778 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.005      ; 3.823      ;
; -2.694 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 3.742      ;
; -2.694 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 3.742      ;
; -2.694 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 3.742      ;
; -2.694 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 3.742      ;
; -2.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 3.263      ;
; -2.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 3.263      ;
; -2.182 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 3.203      ;
; -1.985 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 3.024      ;
; -1.963 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.011      ; 3.014      ;
; -1.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 2.972      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 2.862      ;
; -1.821 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.009     ; 2.852      ;
; -1.818 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 2.839      ;
; -1.471 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 2.499      ;
; -1.450 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 2.471      ;
; -0.619 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.000      ; 1.659      ;
; -0.619 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.000      ; 1.659      ;
; 0.007  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.783      ; 2.316      ;
; 0.007  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.783      ; 2.316      ;
; 0.007  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.783      ; 2.316      ;
; 0.007  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.783      ; 2.316      ;
; 0.007  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.783      ; 2.316      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk_50'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.956 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.499      ;
; -2.956 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.499      ;
; -2.956 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.499      ;
; -2.956 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.499      ;
; -2.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.483      ;
; -2.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.483      ;
; -2.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.483      ;
; -2.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.497     ; 2.483      ;
; -2.605 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.475     ; 3.170      ;
; -2.492 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.485     ; 2.047      ;
; -2.492 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.485     ; 2.047      ;
; -2.492 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -1.485     ; 2.047      ;
; -1.396 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.029     ; 2.407      ;
; -1.396 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.029     ; 2.407      ;
; -1.396 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.029     ; 2.407      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.389 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 2.402      ;
; -1.330 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.365      ;
; -1.330 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.365      ;
; -1.330 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.365      ;
; -1.330 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.365      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.299 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 2.332      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -1.222 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 2.267      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
; -0.930 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.968      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T65:CPU|AD[1]'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; 2.212 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.303      ; 3.631      ;
; 2.212 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.303      ; 3.631      ;
; 2.212 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.303      ; 3.631      ;
; 3.067 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.658      ; 3.631      ;
; 3.067 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.658      ; 3.631      ;
; 3.067 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.658      ; 3.631      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 3.563 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 5.339      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
; 4.418 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 5.694      ; 2.316      ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T65:CPU|AD[1]'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -3.684 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.694      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.829 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.339      ; 2.316      ;
; -2.333 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.658      ; 3.631      ;
; -2.333 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.658      ; 3.631      ;
; -2.333 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 5.658      ; 3.631      ;
; -1.478 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.303      ; 3.631      ;
; -1.478 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.303      ; 3.631      ;
; -1.478 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 5.303      ; 3.631      ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClk'                                                                                                                            ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 0.727 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.783      ; 2.316      ;
; 1.353 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.659      ;
; 1.353 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.659      ;
; 2.184 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.019     ; 2.471      ;
; 2.205 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.012     ; 2.499      ;
; 2.552 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.019     ; 2.839      ;
; 2.555 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.009     ; 2.852      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 2.862      ;
; 2.659 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 2.972      ;
; 2.697 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.011      ; 3.014      ;
; 2.719 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.001     ; 3.024      ;
; 2.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.019     ; 3.203      ;
; 2.973 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.016     ; 3.263      ;
; 2.973 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.016     ; 3.263      ;
; 3.428 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.008      ; 3.742      ;
; 3.428 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.008      ; 3.742      ;
; 3.428 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.008      ; 3.742      ;
; 3.428 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.008      ; 3.742      ;
; 3.512 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.005      ; 3.823      ;
; 3.512 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.005      ; 3.823      ;
; 3.512 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.005      ; 3.823      ;
; 3.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.006     ; 3.825      ;
; 3.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.006     ; 3.825      ;
; 3.525 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.006     ; 3.825      ;
; 3.839 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 4.159      ;
; 3.839 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 4.159      ;
; 3.839 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 4.159      ;
; 3.839 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 4.159      ;
; 4.098 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.402     ; 2.002      ;
; 4.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.011     ; 2.471      ;
; 4.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.011     ; 2.471      ;
; 4.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.011     ; 2.471      ;
; 4.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.011     ; 2.471      ;
; 4.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.011     ; 2.471      ;
; 4.186 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.037     ; 2.455      ;
; 4.186 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.037     ; 2.455      ;
; 4.186 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.037     ; 2.455      ;
; 4.323 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.998     ; 2.631      ;
; 4.323 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.998     ; 2.631      ;
; 4.323 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.998     ; 2.631      ;
; 4.323 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.998     ; 2.631      ;
; 4.371 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.033     ; 2.644      ;
; 4.371 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.033     ; 2.644      ;
; 4.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.981     ; 2.839      ;
; 4.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.981     ; 2.839      ;
; 4.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.981     ; 2.839      ;
; 4.523 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.977     ; 2.852      ;
; 4.523 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.977     ; 2.852      ;
; 4.565 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.009     ; 2.862      ;
; 4.601 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.017     ; 2.890      ;
; 4.601 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.017     ; 2.890      ;
; 4.601 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.017     ; 2.890      ;
; 4.601 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.017     ; 2.890      ;
; 4.727 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.061     ; 2.972      ;
; 4.727 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.061     ; 2.972      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.770 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.386     ; 2.690      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.893 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.792     ; 2.407      ;
; 4.906 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.993     ; 3.219      ;
; 4.906 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.993     ; 3.219      ;
; 4.907 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.819     ; 2.394      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.391     ; 2.831      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.398     ; 2.824      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.391     ; 2.831      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.391     ; 2.831      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.391     ; 2.831      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.391     ; 2.831      ;
; 4.916 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.398     ; 2.824      ;
; 4.918 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.824      ;
; 4.918 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.824      ;
; 4.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.846      ;
; 4.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.846      ;
; 4.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.846      ;
; 4.940 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.400     ; 2.846      ;
; 4.951 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.040     ; 3.217      ;
; 4.973 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.397     ; 2.882      ;
; 4.973 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.397     ; 2.882      ;
; 4.973 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -2.397     ; 2.882      ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk_50'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.664 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.968      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 1.956 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 2.267      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.033 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 2.332      ;
; 2.064 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.365      ;
; 2.064 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.365      ;
; 2.064 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.365      ;
; 2.064 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.365      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.123 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 2.402      ;
; 2.130 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.029     ; 2.407      ;
; 2.130 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.029     ; 2.407      ;
; 2.130 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.029     ; 2.407      ;
; 3.226 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.485     ; 2.047      ;
; 3.226 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.485     ; 2.047      ;
; 3.226 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.485     ; 2.047      ;
; 3.339 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.475     ; 3.170      ;
; 3.674 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.483      ;
; 3.674 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.483      ;
; 3.674 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.483      ;
; 3.674 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.483      ;
; 3.690 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.499      ;
; 3.690 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.499      ;
; 3.690 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.499      ;
; 3.690 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -1.497     ; 2.499      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                                 ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T65:CPU|AD[1]'                                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[6]        ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 6.698  ; 6.698  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 7.317  ; 7.317  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 6.287  ; 6.287  ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 3.969  ; 3.969  ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 16.556 ; 16.556 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.980 ; 13.980 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 14.381 ; 14.381 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 16.556 ; 16.556 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 15.640 ; 15.640 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.422 ; 13.422 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 16.048 ; 16.048 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.927 ; 13.927 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.469 ; 13.469 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -4.263 ; -4.263 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -4.720 ; -4.720 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -6.021 ; -6.021 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -3.703 ; -3.703 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -6.503 ; -6.503 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -7.623 ; -7.623 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -7.527 ; -7.527 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -9.944 ; -9.944 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -9.347 ; -9.347 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -7.689 ; -7.689 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -9.460 ; -9.460 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -7.438 ; -7.438 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -6.503 ; -6.503 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 8.395  ; 8.395  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 8.359  ; 8.359  ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 8.374  ; 8.374  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 8.815  ; 8.815  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 8.270  ; 8.270  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 8.118  ; 8.118  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 7.959  ; 7.959  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 7.961  ; 7.961  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 8.294  ; 8.294  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 7.964  ; 7.964  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 8.682  ; 8.682  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 8.474  ; 8.474  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 15.202 ; 15.202 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 13.373 ; 13.373 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 13.963 ; 13.963 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 14.648 ; 14.648 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 15.202 ; 15.202 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 13.853 ; 13.853 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 13.258 ; 13.258 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 13.447 ; 13.447 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 13.255 ; 13.255 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 12.061 ; 12.061 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 12.207 ; 12.207 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 13.192 ; 13.192 ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 19.068 ; 19.068 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 5.820  ;        ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 13.305 ; 13.305 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 7.212  ; 7.212  ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 19.068 ; 19.068 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 12.196 ; 12.196 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 13.180 ; 13.180 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 15.473 ; 15.473 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 12.966 ; 12.966 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 15.473 ; 15.473 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 14.172 ; 14.172 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 13.679 ; 13.679 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 14.274 ; 14.274 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 15.126 ; 15.126 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 14.587 ; 14.587 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 13.741 ; 13.741 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 10.814 ; 10.814 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 10.922 ; 10.922 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 9.097  ; 9.097  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 10.465 ; 10.465 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 10.667 ; 10.667 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 11.108 ; 11.108 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 11.404 ; 11.404 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 10.715 ; 10.715 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;        ; 8.374  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;        ; 7.758  ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;        ; 7.746  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;        ; 5.820  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;        ; 7.746  ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 8.395  ; 8.395  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 8.359  ; 8.359  ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 8.374  ; 8.374  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 8.815  ; 8.815  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 8.270  ; 8.270  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 8.118  ; 8.118  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 7.959  ; 7.959  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 7.961  ; 7.961  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 8.294  ; 8.294  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 7.964  ; 7.964  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 8.682  ; 8.682  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 8.474  ; 8.474  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 10.611 ; 10.611 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 10.853 ; 10.853 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 11.599 ; 11.599 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 11.222 ; 11.222 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 11.728 ; 11.728 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 10.938 ; 10.938 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 10.611 ; 10.611 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 10.978 ; 10.978 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 11.090 ; 11.090 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 8.374  ; 10.335 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 9.225  ; 9.225  ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 7.758  ; 8.169  ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 5.820  ; 7.212  ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 5.820  ;        ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 10.225 ; 10.225 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 7.212  ; 7.212  ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 11.715 ; 11.715 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 9.214  ; 9.214  ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 7.746  ; 8.157  ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 8.518  ; 8.518  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 9.886  ; 9.886  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 9.422  ; 9.422  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 8.936  ; 8.936  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 8.999  ; 8.999  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 8.662  ; 8.662  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 9.035  ; 9.035  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 9.001  ; 9.001  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 9.212  ; 9.212  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 8.983  ; 8.983  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 9.294  ; 9.294  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 8.518  ; 8.518  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 9.152  ; 9.152  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 10.073 ; 10.073 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 9.562  ; 9.562  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 10.213 ; 10.213 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 9.592  ; 9.592  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;        ; 8.374  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;        ; 7.758  ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;        ; 5.820  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;        ; 5.820  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;        ; 7.746  ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 11.892 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 12.301 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.664 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 12.679 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 12.679 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.679 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.291 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 11.892 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.892 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 8.441 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 8.850 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.213 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 9.228 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 9.228 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 9.228 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 8.840 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 8.441 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 8.441 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 11.892    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 12.301    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.664    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 12.679    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 12.679    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.679    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.291    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 11.892    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.892    ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 8.441     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 8.850     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.213     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 9.228     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 9.228     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 9.228     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 8.840     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 8.441     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 8.441     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; w_cpuClk      ; -5.416 ; -518.660      ;
; i_clk_50      ; -4.893 ; -1881.741     ;
; T65:CPU|AD[1] ; -1.712 ; -42.086       ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; T65:CPU|AD[1] ; -1.190 ; -31.253       ;
; i_clk_50      ; -0.901 ; -10.760       ;
; w_cpuClk      ; -0.677 ; -3.994        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; w_cpuClk      ; -1.237 ; -76.688       ;
; i_clk_50      ; -0.374 ; -3.691        ;
; T65:CPU|AD[1] ; 0.578  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Removal Summary             ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; T65:CPU|AD[1] ; -0.841 ; -6.030        ;
; w_cpuClk      ; 0.590  ; 0.000         ;
; i_clk_50      ; 0.680  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; i_clk_50      ; -2.000 ; -2165.732     ;
; w_cpuClk      ; -0.500 ; -188.000      ;
; T65:CPU|AD[1] ; -0.500 ; -98.000       ;
+---------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                      ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -5.416 ; T65:CPU|BusA_r[0] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.431      ;
; -5.390 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.408      ;
; -5.363 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.381      ;
; -5.362 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.404      ;
; -5.344 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.486      ;
; -5.334 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.352      ;
; -5.317 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.459      ;
; -5.316 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.482      ;
; -5.307 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.325      ;
; -5.306 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.348      ;
; -5.306 ; T65:CPU|BusA_r[1] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.321      ;
; -5.293 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.335      ;
; -5.274 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.308      ;
; -5.271 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.289      ;
; -5.268 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.286      ;
; -5.261 ; T65:CPU|BusA_r[0] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 6.290      ;
; -5.255 ; T65:CPU|BusA_r[0] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.270      ;
; -5.250 ; T65:CPU|IR[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.362      ;
; -5.247 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.281      ;
; -5.247 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.413      ;
; -5.246 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.026      ; 6.304      ;
; -5.243 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.385      ;
; -5.241 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.259      ;
; -5.240 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.282      ;
; -5.240 ; T65:CPU|BusA_r[2] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.255      ;
; -5.240 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.280      ;
; -5.237 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.279      ;
; -5.236 ; T65:CPU|IR[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.348      ;
; -5.235 ; T65:CPU|P[0]      ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.019     ; 5.248      ;
; -5.225 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.367      ;
; -5.223 ; T65:CPU|IR[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.335      ;
; -5.222 ; T65:CPU|IR[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.358      ;
; -5.216 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.358      ;
; -5.215 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.381      ;
; -5.215 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.233      ;
; -5.213 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.253      ;
; -5.212 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.032      ; 6.276      ;
; -5.209 ; T65:CPU|IR[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.321      ;
; -5.208 ; T65:CPU|IR[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.344      ;
; -5.188 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.330      ;
; -5.177 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.026      ; 6.235      ;
; -5.173 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.213      ;
; -5.171 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.010      ; 6.213      ;
; -5.162 ; T65:CPU|BusA_r[3] ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.177      ;
; -5.161 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.303      ;
; -5.160 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.326      ;
; -5.155 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.189      ;
; -5.155 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.189      ;
; -5.153 ; T65:CPU|IR[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.289      ;
; -5.151 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.169      ;
; -5.151 ; T65:CPU|BusA_r[1] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 6.180      ;
; -5.149 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.167      ;
; -5.146 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.288      ;
; -5.146 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.186      ;
; -5.146 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.312      ;
; -5.145 ; T65:CPU|PC[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.032      ; 6.209      ;
; -5.145 ; T65:CPU|BusA_r[1] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.160      ;
; -5.144 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.286      ;
; -5.143 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.032      ; 6.207      ;
; -5.142 ; T65:CPU|MCycle[1] ; T65:CPU|AD[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 6.029      ;
; -5.139 ; T65:CPU|IR[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.275      ;
; -5.131 ; T65:CPU|IR[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.243      ;
; -5.128 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.162      ;
; -5.127 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.026      ; 6.185      ;
; -5.125 ; T65:CPU|IR[7]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.237      ;
; -5.124 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.266      ;
; -5.121 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.161      ;
; -5.119 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.261      ;
; -5.118 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.284      ;
; -5.117 ; T65:CPU|DL[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.259      ;
; -5.117 ; T65:CPU|IR[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.229      ;
; -5.116 ; T65:CPU|DL[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.282      ;
; -5.105 ; T65:CPU|PC[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.145      ;
; -5.105 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.247      ;
; -5.098 ; T65:CPU|IR[7]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.920     ; 5.210      ;
; -5.097 ; T65:CPU|MCycle[1] ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.131     ; 5.998      ;
; -5.097 ; T65:CPU|IR[7]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.233      ;
; -5.096 ; T65:CPU|DL[1]     ; T65:CPU|AD[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.021     ; 6.107      ;
; -5.095 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 6.113      ;
; -5.091 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.257      ;
; -5.086 ; T65:CPU|MCycle[0] ; T65:CPU|AD[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.145     ; 5.973      ;
; -5.085 ; T65:CPU|BusA_r[2] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.003     ; 6.114      ;
; -5.080 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.005     ; 6.107      ;
; -5.079 ; T65:CPU|BusA_r[2] ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.017     ; 5.094      ;
; -5.078 ; T65:CPU|PC[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.118      ;
; -5.077 ; T65:CPU|PC[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.032      ; 6.141      ;
; -5.077 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.111      ;
; -5.076 ; T65:CPU|PC[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.032      ; 6.140      ;
; -5.074 ; T65:CPU|P[0]      ; T65:CPU|DL[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.019     ; 5.087      ;
; -5.069 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.211      ;
; -5.066 ; T65:CPU|BusB[0]   ; T65:CPU|DL[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.033     ; 5.065      ;
; -5.058 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.026      ; 6.116      ;
; -5.055 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.110      ; 6.197      ;
; -5.054 ; T65:CPU|PC[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 6.094      ;
; -5.051 ; T65:CPU|DL[1]     ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 6.076      ;
; -5.050 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 6.084      ;
; -5.049 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.215      ;
; -5.049 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.026      ; 6.107      ;
; -5.047 ; T65:CPU|DL[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.213      ;
; -5.041 ; T65:CPU|MCycle[0] ; T65:CPU|PC[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.131     ; 5.942      ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.893 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.966      ;
; -4.888 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.960      ;
; -4.882 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.951      ;
; -4.877 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.945      ;
; -4.876 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.949      ;
; -4.872 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.942      ;
; -4.865 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.934      ;
; -4.861 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.927      ;
; -4.843 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.916      ;
; -4.838 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.910      ;
; -4.830 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.902      ;
; -4.826 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.899      ;
; -4.825 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 5.896      ;
; -4.822 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.892      ;
; -4.814 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.886      ;
; -4.813 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.885      ;
; -4.809 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.878      ;
; -4.803 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.876      ;
; -4.803 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.871      ;
; -4.800 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 5.857      ;
; -4.798 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.870      ;
; -4.796 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.868      ;
; -4.792 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 5.835      ;
; -4.791 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 5.862      ;
; -4.787 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.857      ;
; -4.786 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.859      ;
; -4.784 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.856      ;
; -4.783 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.856      ;
; -4.783 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 5.850      ;
; -4.782 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.852      ;
; -4.782 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.852      ;
; -4.781 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.854      ;
; -4.781 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.063      ; 5.843      ;
; -4.781 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.853      ;
; -4.781 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.057      ; 5.837      ;
; -4.779 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.851      ;
; -4.779 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.851      ;
; -4.776 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.849      ;
; -4.776 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.842      ;
; -4.775 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.844      ;
; -4.773 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 5.815      ;
; -4.773 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.841      ;
; -4.772 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.841      ;
; -4.772 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.841      ;
; -4.772 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.835      ;
; -4.771 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.837      ;
; -4.770 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.839      ;
; -4.770 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.059      ; 5.828      ;
; -4.770 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.838      ;
; -4.769 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.841      ;
; -4.768 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.841      ;
; -4.768 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.836      ;
; -4.767 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.835      ;
; -4.766 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.051      ; 5.816      ;
; -4.765 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.834      ;
; -4.764 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.834      ;
; -4.764 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 5.835      ;
; -4.764 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.836      ;
; -4.763 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.833      ;
; -4.761 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.834      ;
; -4.759 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.832      ;
; -4.759 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 5.826      ;
; -4.759 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.068      ; 5.826      ;
; -4.759 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.058      ; 5.816      ;
; -4.757 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.829      ;
; -4.757 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.829      ;
; -4.757 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.826      ;
; -4.756 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.829      ;
; -4.756 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.828      ;
; -4.755 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.825      ;
; -4.755 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.824      ;
; -4.755 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.047      ; 5.801      ;
; -4.753 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.819      ;
; -4.752 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.825      ;
; -4.752 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.824      ;
; -4.752 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.818      ;
; -4.751 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.047      ; 5.797      ;
; -4.751 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.063      ; 5.813      ;
; -4.751 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.817      ;
; -4.751 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.072      ; 5.822      ;
; -4.751 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.044      ; 5.794      ;
; -4.750 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.820      ;
; -4.750 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.822      ;
; -4.750 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.819      ;
; -4.748 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.817      ;
; -4.748 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.817      ;
; -4.748 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.811      ;
; -4.748 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.811      ;
; -4.746 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.814      ;
; -4.746 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.814      ;
; -4.745 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.815      ;
; -4.745 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.814      ;
; -4.745 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.813      ;
; -4.744 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.810      ;
; -4.741 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.810      ;
; -4.740 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.043      ; 5.782      ;
; -4.740 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.059      ; 5.798      ;
; -4.739 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg10 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.073      ; 5.811      ;
; -4.739 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.067      ; 5.805      ;
; -4.739 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.069      ; 5.807      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T65:CPU|AD[1]'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.712 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 2.096      ;
; -1.653 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 2.037      ;
; -1.645 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 2.029      ;
; -1.617 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 2.001      ;
; -1.572 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.956      ;
; -1.562 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.946      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.549 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.950      ;
; -1.534 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.918      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.525 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.926      ;
; -1.521 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.905      ;
; -1.518 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.139     ; 1.911      ;
; -1.512 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.160     ; 1.884      ;
; -1.508 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.892      ;
; -1.507 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.164     ; 1.875      ;
; -1.505 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.889      ;
; -1.490 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.164     ; 1.858      ;
; -1.471 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.139     ; 1.864      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.461 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.862      ;
; -1.450 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 2.096      ;
; -1.391 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 2.037      ;
; -1.383 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 2.029      ;
; -1.383 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.160     ; 1.755      ;
; -1.355 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[3]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 2.001      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.350 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.751      ;
; -1.318 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.702      ;
; -1.310 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.956      ;
; -1.300 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.946      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.289 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.690      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.287 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.950      ;
; -1.272 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.918      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.263 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.926      ;
; -1.259 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.905      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.123      ; 1.911      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.256 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.131     ; 1.657      ;
; -1.250 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.102      ; 1.884      ;
; -1.246 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.892      ;
; -1.245 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.098      ; 1.875      ;
; -1.243 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.114      ; 1.889      ;
; -1.239 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.623      ;
; -1.228 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[1]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.098      ; 1.858      ;
; -1.221 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.160     ; 1.593      ;
; -1.219 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.603      ;
; -1.209 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[2]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.123      ; 1.864      ;
; -1.206 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[7]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.590      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.199 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.862      ;
; -1.171 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[4]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.555      ;
; -1.170 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|dataOut[5]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.554      ;
; -1.166 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|dataOut[6]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; -0.148     ; 1.550      ;
; -1.121 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|dataOut[0]       ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.102      ; 1.755      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[2] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[3] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[4] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[5] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[0] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
; -1.088 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[1] ; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 0.500        ; 0.131      ; 1.751      ;
+--------+------------------------------------+------------------------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T65:CPU|AD[1]'                                                                                                                             ;
+--------+------------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -1.190 ; SBCTextDisplayRGB:VDU|kbBuffer~64  ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 0.578      ;
; -1.188 ; SBCTextDisplayRGB:VDU|kbBuffer~66  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 0.580      ;
; -1.186 ; SBCTextDisplayRGB:VDU|kbBuffer~62  ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 0.582      ;
; -1.098 ; SBCTextDisplayRGB:VDU|kbBuffer~51  ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.668      ;
; -1.098 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[1]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.320      ; 1.374      ;
; -1.092 ; SBCTextDisplayRGB:VDU|kbBuffer~63  ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.629      ; 0.689      ;
; -1.035 ; SBCTextDisplayRGB:VDU|kbBuffer~61  ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.629      ; 0.746      ;
; -1.030 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[1]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.197      ; 1.319      ;
; -0.983 ; T65:CPU|DL[2]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.781      ; 0.950      ;
; -0.965 ; SBCTextDisplayRGB:VDU|kbBuffer~52  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.801      ;
; -0.962 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.590      ; 0.780      ;
; -0.961 ; SBCTextDisplayRGB:VDU|kbBuffer~50  ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.805      ;
; -0.953 ; SBCTextDisplayRGB:VDU|kbBuffer~48  ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.813      ;
; -0.950 ; T65:CPU|PC[4]                      ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.794      ; 0.996      ;
; -0.935 ; SBCTextDisplayRGB:VDU|kbBuffer~59  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.831      ;
; -0.934 ; SBCTextDisplayRGB:VDU|kbBuffer~58  ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.832      ;
; -0.921 ; bufferedUART:UART|rxBuffer~69      ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.619      ; 0.850      ;
; -0.921 ; SBCTextDisplayRGB:VDU|kbBuffer~35  ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.621      ; 0.852      ;
; -0.918 ; SBCTextDisplayRGB:VDU|kbBuffer~46  ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.627      ; 0.861      ;
; -0.917 ; SBCTextDisplayRGB:VDU|kbBuffer~32  ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.621      ; 0.856      ;
; -0.912 ; SBCTextDisplayRGB:VDU|kbBuffer~29  ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.605      ; 0.845      ;
; -0.896 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.329      ; 1.585      ;
; -0.884 ; bufferedUART:UART|func_reset       ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.882      ;
; -0.880 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.332      ; 1.604      ;
; -0.879 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.332      ; 1.605      ;
; -0.877 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.332      ; 1.607      ;
; -0.867 ; SBCTextDisplayRGB:VDU|kbBuffer~49  ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.627      ; 0.912      ;
; -0.866 ; bufferedUART:UART|rxBuffer~131     ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.612      ; 0.898      ;
; -0.828 ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.206      ; 1.530      ;
; -0.812 ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.209      ; 1.549      ;
; -0.811 ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.209      ; 1.550      ;
; -0.809 ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.209      ; 1.552      ;
; -0.809 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.406      ;
; -0.802 ; SBCTextDisplayRGB:VDU|kbBuffer~47  ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.627      ; 0.977      ;
; -0.802 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[3]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.686      ;
; -0.800 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[5]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.688      ;
; -0.793 ; SBCTextDisplayRGB:VDU|kbBuffer~55  ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.973      ;
; -0.778 ; SBCTextDisplayRGB:VDU|kbBuffer~19  ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.619      ; 0.993      ;
; -0.773 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.715      ;
; -0.772 ; bufferedUART:UART|rxBuffer~54      ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 0.994      ;
; -0.763 ; bufferedUART:UART|rxBuffer~37      ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.604      ; 0.993      ;
; -0.756 ; bufferedUART:UART|rxBuffer~117     ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.595      ; 0.991      ;
; -0.756 ; SBCTextDisplayRGB:VDU|kbBuffer~53  ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.627      ; 1.023      ;
; -0.755 ; SBCTextDisplayRGB:VDU|kbBuffer~11  ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.621      ; 1.018      ;
; -0.750 ; bufferedUART:UART|rxBuffer~67      ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 1.018      ;
; -0.739 ; SBCTextDisplayRGB:VDU|kbBuffer~65  ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.610      ; 1.023      ;
; -0.734 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[3]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.213      ; 1.631      ;
; -0.732 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[5]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.213      ; 1.633      ;
; -0.725 ; T65:CPU|PC[8]                      ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.788      ; 1.215      ;
; -0.724 ; SBCTextDisplayRGB:VDU|kbBuffer~57  ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 1.042      ;
; -0.722 ; T65:CPU|PC[11]                     ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.788      ; 1.218      ;
; -0.718 ; bufferedUART:UART|rxBuffer~87      ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 1.050      ;
; -0.717 ; SBCTextDisplayRGB:VDU|kbBuffer~26  ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.618      ; 1.053      ;
; -0.710 ; SBCTextDisplayRGB:VDU|kbBuffer~34  ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.608      ; 1.050      ;
; -0.710 ; T65:CPU|IR[4]                      ; bufferedUART:UART|dataOut[1]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.191      ; 1.633      ;
; -0.708 ; SBCTextDisplayRGB:VDU|kbBuffer~56  ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.627      ; 1.071      ;
; -0.706 ; bufferedUART:UART|rxBuffer~115     ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.612      ; 1.058      ;
; -0.706 ; T65:CPU|Set_Addr_To_r[0]           ; bufferedUART:UART|dataOut[1]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.320      ; 1.766      ;
; -0.705 ; bufferedUART:UART|rxBuffer~110     ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.614      ; 1.061      ;
; -0.705 ; T65:CPU|S[2]                       ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.921      ; 1.368      ;
; -0.705 ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.213      ; 1.660      ;
; -0.699 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.516      ;
; -0.698 ; bufferedUART:UART|rxBuffer~93      ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.596      ; 1.050      ;
; -0.697 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.518      ;
; -0.696 ; SBCTextDisplayRGB:VDU|kbBuffer~38  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.608      ; 1.064      ;
; -0.696 ; bufferedUART:UART|rxBuffer~127     ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.621      ; 1.077      ;
; -0.694 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.521      ;
; -0.693 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.522      ;
; -0.692 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[6]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.796      ;
; -0.691 ; SBCTextDisplayRGB:VDU|kbBuffer~23  ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.606      ; 1.067      ;
; -0.689 ; bufferedUART:UART|rxBuffer~64      ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.609      ; 1.072      ;
; -0.689 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[4]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.799      ;
; -0.684 ; SBCTextDisplayRGB:VDU|kbBuffer~33  ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.621      ; 1.089      ;
; -0.681 ; bufferedUART:UART|rxBuffer~53      ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.618      ; 1.089      ;
; -0.681 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.063      ; 0.534      ;
; -0.674 ; bufferedUART:UART|rxBuffer~41      ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.616      ; 1.094      ;
; -0.674 ; SBCTextDisplayRGB:VDU|kbBuffer~22  ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.606      ; 1.084      ;
; -0.674 ; SBCTextDisplayRGB:VDU|kbBuffer~20  ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.606      ; 1.084      ;
; -0.673 ; bufferedUART:UART|rxBuffer~23      ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.615      ; 1.094      ;
; -0.672 ; SBCTextDisplayRGB:VDU|kbBuffer~31  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.605      ; 1.085      ;
; -0.672 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.816      ;
; -0.672 ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.816      ;
; -0.670 ; bufferedUART:UART|rxBuffer~107     ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.611      ; 1.093      ;
; -0.667 ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.679      ; 1.164      ;
; -0.664 ; SBCTextDisplayRGB:VDU|kbBuffer~24  ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.606      ; 1.094      ;
; -0.663 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[2]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.345      ; 1.834      ;
; -0.659 ; bufferedUART:UART|rxBuffer~134     ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.594      ; 1.087      ;
; -0.648 ; SBCTextDisplayRGB:VDU|func_reset   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.598      ; 1.102      ;
; -0.647 ; bufferedUART:UART|rxBuffer~63      ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.625      ; 1.130      ;
; -0.645 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[0]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.324      ; 1.831      ;
; -0.644 ; bufferedUART:UART|rxBuffer~121     ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.607      ; 1.115      ;
; -0.640 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|dataOut[7]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.336      ; 1.848      ;
; -0.634 ; T65:CPU|PC[3]                      ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.679      ; 1.197      ;
; -0.626 ; T65:CPU|PC[2]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.936      ; 1.462      ;
; -0.624 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[6]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.213      ; 1.741      ;
; -0.621 ; bufferedUART:UART|rxBuffer~132     ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.612      ; 1.143      ;
; -0.621 ; T65:CPU|PC[0]                      ; bufferedUART:UART|dataOut[4]           ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 2.213      ; 1.744      ;
; -0.618 ; T65:CPU|DL[3]                      ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; T65:CPU|AD[1] ; 0.000        ; 1.781      ; 1.315      ;
; -0.614 ; T65:CPU|DL[2]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; T65:CPU|AD[1] ; -0.500       ; 1.912      ; 0.950      ;
; -0.607 ; bufferedUART:UART|rxBuffer~140     ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.610      ; 1.155      ;
+--------+------------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk_50'                                                                                                                                                                                                                  ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.901 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.502      ; 0.880      ;
; -0.743 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.490      ; 1.026      ;
; -0.717 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a15~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.506      ; 1.068      ;
; -0.696 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                        ; w_cpuClk      ; i_clk_50    ; 0.000        ; 1.440      ; 1.037      ;
; -0.690 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; w_cpuClk      ; i_clk_50    ; 0.000        ; 1.440      ; 1.043      ;
; -0.648 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.505      ; 1.136      ;
; -0.634 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.506      ; 1.151      ;
; -0.627 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.494      ; 1.146      ;
; -0.614 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.508      ; 1.173      ;
; -0.610 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a4~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.510      ; 1.179      ;
; -0.591 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a13~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.502      ; 1.190      ;
; -0.578 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a8~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.498      ; 1.199      ;
; -0.561 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a3~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.492      ; 1.210      ;
; -0.540 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.478      ; 1.217      ;
; -0.405 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a11~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.490      ; 1.364      ;
; -0.403 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a1~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.494      ; 1.370      ;
; -0.402 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a7~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.498      ; 1.375      ;
; -0.401 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.502      ; 0.880      ;
; -0.400 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.477      ; 1.356      ;
; -0.390 ; T65:CPU|AD[1]                          ; bufferedUART:UART|func_reset                                                                                        ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.440      ; 1.343      ;
; -0.385 ; T65:CPU|AD[1]                          ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; T65:CPU|AD[1] ; i_clk_50    ; 0.000        ; 1.440      ; 1.348      ;
; -0.243 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.490      ; 1.026      ;
; -0.217 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a15~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.506      ; 1.068      ;
; -0.196 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                        ; w_cpuClk      ; i_clk_50    ; -0.500       ; 1.440      ; 1.037      ;
; -0.190 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; w_cpuClk      ; i_clk_50    ; -0.500       ; 1.440      ; 1.043      ;
; -0.173 ; T65:CPU|R_W_n_i                        ; bufferedUART:UART|func_reset                                                                                        ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.964      ; 0.943      ;
; -0.168 ; T65:CPU|R_W_n_i                        ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.964      ; 0.948      ;
; -0.148 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.505      ; 1.136      ;
; -0.134 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.506      ; 1.151      ;
; -0.127 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.494      ; 1.146      ;
; -0.114 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.508      ; 1.173      ;
; -0.110 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a4~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.510      ; 1.179      ;
; -0.091 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a13~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.502      ; 1.190      ;
; -0.078 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a8~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.498      ; 1.199      ;
; -0.061 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a3~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.492      ; 1.210      ;
; -0.040 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.478      ; 1.217      ;
; 0.047  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.785      ; 0.970      ;
; 0.060  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.785      ; 0.983      ;
; 0.095  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a11~porta_address_reg1 ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.490      ; 1.364      ;
; 0.097  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a1~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.494      ; 1.370      ;
; 0.098  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a7~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.498      ; 1.375      ;
; 0.100  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg1  ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.477      ; 1.356      ;
; 0.110  ; T65:CPU|AD[1]                          ; bufferedUART:UART|func_reset                                                                                        ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.440      ; 1.343      ;
; 0.113  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg4  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.664      ; 0.915      ;
; 0.115  ; T65:CPU|AD[1]                          ; SBCTextDisplayRGB:VDU|func_reset                                                                                    ; T65:CPU|AD[1] ; i_clk_50    ; -0.500       ; 1.440      ; 1.348      ;
; 0.133  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.785      ; 1.056      ;
; 0.167  ; T65:CPU|BAH[3]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.779      ; 1.084      ;
; 0.188  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg1  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.793      ; 1.119      ;
; 0.196  ; T65:CPU|S[5]                           ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.904      ; 1.238      ;
; 0.203  ; T65:CPU|Set_Addr_To_r[0]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.785      ; 1.126      ;
; 0.204  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg4 ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.667      ; 1.009      ;
; 0.207  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg8  ; w_cpuClk      ; i_clk_50    ; 0.000        ; 0.793      ; 1.138      ;
; 0.215  ; SBCTextDisplayRGB:VDU|hActive          ; SBCTextDisplayRGB:VDU|hActive                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|vActive          ; SBCTextDisplayRGB:VDU|vActive                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[0]  ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[1]  ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[2]  ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[3]  ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|pixelCount[0]    ; SBCTextDisplayRGB:VDU|pixelCount[0]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|pixelCount[1]    ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                 ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[1]                          ; w_cpuClkCt[1]                                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[0]                          ; w_cpuClkCt[0]                                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                                               ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10] ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11] ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12] ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13] ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14] ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15] ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17] ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18] ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19] ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20] ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21] ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22] ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23] ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24] ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Shift         ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                      ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3] ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Num           ; SBCTextDisplayRGB:VDU|ps2Num                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Caps          ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                       ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Scroll        ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWRParity       ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                    ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|n_kbWR           ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                        ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16] ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25] ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                                              ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkOut        ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                     ; i_clk_50      ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                 ;
+--------+------------------------------------+----------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.677 ; T65:CPU|DL[2]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.475      ; 0.950      ;
; -0.644 ; T65:CPU|PC[4]                      ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.488      ; 0.996      ;
; -0.419 ; T65:CPU|PC[8]                      ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.482      ; 1.215      ;
; -0.416 ; T65:CPU|PC[11]                     ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.482      ; 1.218      ;
; -0.399 ; T65:CPU|S[2]                       ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.615      ; 1.368      ;
; -0.361 ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.373      ; 1.164      ;
; -0.328 ; T65:CPU|PC[3]                      ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.373      ; 1.197      ;
; -0.324 ; T65:CPU|S[5]                       ; T65:CPU|BusA_r[5]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.171      ; 0.999      ;
; -0.321 ; T65:CPU|MCycle[1]                  ; T65:CPU|RstCycle                       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.886      ; 0.717      ;
; -0.320 ; T65:CPU|PC[2]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.630      ; 1.462      ;
; -0.312 ; T65:CPU|DL[3]                      ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.475      ; 1.315      ;
; -0.270 ; T65:CPU|PC[12]                     ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.381      ; 1.263      ;
; -0.264 ; T65:CPU|PC[10]                     ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.381      ; 1.269      ;
; -0.242 ; bufferedUART:UART|txByteSent       ; bufferedUART:UART|txByteWritten        ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.771      ; 0.681      ;
; -0.226 ; T65:CPU|AD[1]                      ; T65:CPU|AD[1]                          ; T65:CPU|AD[1] ; w_cpuClk    ; 0.000        ; 1.760      ; 1.827      ;
; -0.220 ; T65:CPU|S[4]                       ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.615      ; 1.547      ;
; -0.196 ; T65:CPU|DL[4]                      ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.475      ; 1.431      ;
; -0.191 ; T65:CPU|S[6]                       ; bufferedUART:UART|controlReg[6]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.636      ; 1.597      ;
; -0.189 ; T65:CPU|PC[6]                      ; bufferedUART:UART|controlReg[6]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.509      ; 1.472      ;
; -0.173 ; T65:CPU|S[3]                       ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.615      ; 1.594      ;
; -0.162 ; T65:CPU|DL[0]                      ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.475      ; 1.465      ;
; -0.107 ; T65:CPU|MCycle[2]                  ; T65:CPU|RstCycle                       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.886      ; 0.931      ;
; -0.096 ; T65:CPU|PC[14]                     ; bufferedUART:UART|controlReg[6]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.503      ; 1.559      ;
; -0.085 ; T65:CPU|AD[1]                      ; T65:CPU|IR[7]                          ; T65:CPU|AD[1] ; w_cpuClk    ; 0.000        ; 1.760      ; 1.968      ;
; -0.072 ; T65:CPU|DL[2]                      ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.480      ; 1.560      ;
; -0.064 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteWritten        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.501      ; 1.589      ;
; -0.064 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.501      ; 1.589      ;
; -0.064 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.501      ; 1.589      ;
; -0.060 ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 0.894      ;
; -0.055 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.593      ;
; -0.055 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.593      ;
; -0.055 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.593      ;
; -0.055 ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.593      ;
; -0.037 ; T65:CPU|S[6]                       ; T65:CPU|BusA_r[6]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.171      ; 1.286      ;
; -0.034 ; T65:CPU|S[6]                       ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.620      ; 1.738      ;
; -0.032 ; T65:CPU|PC[6]                      ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.493      ; 1.613      ;
; -0.031 ; T65:CPU|PC[13]                     ; bufferedUART:UART|controlReg[5]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.487      ; 1.608      ;
; -0.029 ; T65:CPU|PC[13]                     ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.486      ; 1.609      ;
; -0.028 ; T65:CPU|PC[13]                     ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.489      ; 1.613      ;
; -0.026 ; T65:CPU|S[2]                       ; T65:CPU|BusA_r[2]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.157      ; 1.283      ;
; -0.019 ; T65:CPU|MCycle[1]                  ; T65:CPU|Write_Data_r[2]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.885      ; 1.018      ;
; -0.014 ; T65:CPU|S[6]                       ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.619      ; 1.757      ;
; -0.012 ; T65:CPU|PC[6]                      ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.492      ; 1.632      ;
; -0.008 ; T65:CPU|DL[7]                      ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.480      ; 1.624      ;
; -0.005 ; T65:CPU|IR[0]                      ; T65:CPU|Write_Data_r[1]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.904      ; 1.051      ;
; -0.001 ; T65:CPU|IR[0]                      ; T65:CPU|Write_Data_r[2]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.901      ; 1.052      ;
; 0.004  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteWritten        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.378      ; 1.534      ;
; 0.004  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.378      ; 1.534      ;
; 0.004  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.378      ; 1.534      ;
; 0.005  ; T65:CPU|MCycle[0]                  ; T65:CPU|RstCycle                       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.886      ; 1.043      ;
; 0.013  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.373      ; 1.538      ;
; 0.013  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.373      ; 1.538      ;
; 0.013  ; T65:CPU|PC[0]                      ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.373      ; 1.538      ;
; 0.029  ; T65:CPU|IR[0]                      ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.909      ; 1.090      ;
; 0.044  ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|controlReg[5]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.501      ; 1.697      ;
; 0.049  ; T65:CPU|PC[15]                     ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.487      ; 1.688      ;
; 0.061  ; T65:CPU|PC[14]                     ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.487      ; 1.700      ;
; 0.069  ; T65:CPU|S[1]                       ; T65:CPU|BusA_r[1]                      ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.157      ; 1.378      ;
; 0.073  ; T65:CPU|ABC[4]                     ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.471      ; 0.696      ;
; 0.079  ; T65:CPU|IR[0]                      ; T65:CPU|Write_Data_r[0]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.904      ; 1.135      ;
; 0.081  ; T65:CPU|DL[6]                      ; bufferedUART:UART|controlReg[6]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.729      ;
; 0.081  ; T65:CPU|PC[14]                     ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.486      ; 1.719      ;
; 0.085  ; T65:CPU|IR[3]                      ; T65:CPU|Write_Data_r[0]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.904      ; 1.141      ;
; 0.089  ; T65:CPU|IR[1]                      ; T65:CPU|Write_Data_r[0]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.904      ; 1.145      ;
; 0.092  ; T65:CPU|IR[1]                      ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.910      ; 1.154      ;
; 0.093  ; T65:CPU|IR[1]                      ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.910      ; 1.155      ;
; 0.094  ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|dispByteWritten  ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.501      ; 1.747      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; SBCTextDisplayRGB:VDU|dispByteSent ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50      ; w_cpuClk    ; 0.000        ; 0.802      ; 1.062      ;
; 0.108  ; T65:CPU|IR[4]                      ; T65:CPU|RstCycle                       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.902      ; 1.162      ;
; 0.112  ; T65:CPU|PC[0]                      ; bufferedUART:UART|controlReg[5]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.378      ; 1.642      ;
; 0.117  ; T65:CPU|S[1]                       ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.622      ; 1.891      ;
; 0.136  ; T65:CPU|AD[1]                      ; T65:CPU|BusB[7]                        ; T65:CPU|AD[1] ; w_cpuClk    ; 0.000        ; 1.768      ; 2.197      ;
; 0.142  ; T65:CPU|Write_Data_r[2]            ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.466      ; 0.760      ;
; 0.143  ; T65:CPU|Write_Data_r[2]            ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.466      ; 0.761      ;
; 0.145  ; T65:CPU|Write_Data_r[2]            ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.466      ; 0.763      ;
; 0.145  ; T65:CPU|Write_Data_r[2]            ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.466      ; 0.763      ;
; 0.146  ; T65:CPU|PC[11]                     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.487      ; 1.785      ;
; 0.148  ; T65:CPU|X[3]                       ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.456      ; 0.756      ;
; 0.149  ; T65:CPU|PC[8]                      ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.487      ; 1.788      ;
; 0.157  ; T65:CPU|PC[5]                      ; bufferedUART:UART|controlReg[5]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.493      ; 1.802      ;
; 0.159  ; T65:CPU|PC[5]                      ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.492      ; 1.803      ;
; 0.160  ; T65:CPU|PC[5]                      ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.495      ; 1.807      ;
; 0.162  ; T65:CPU|PC[0]                      ; SBCTextDisplayRGB:VDU|dispByteWritten  ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.378      ; 1.692      ;
; 0.179  ; T65:CPU|PC[9]                      ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.388      ; 1.719      ;
; 0.180  ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.517      ; 1.849      ;
; 0.181  ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.503      ; 1.836      ;
; 0.181  ; T65:CPU|Set_Addr_To_r[1]           ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.503      ; 1.836      ;
; 0.183  ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.500      ; 1.835      ;
; 0.183  ; T65:CPU|Set_Addr_To_r[1]           ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.500      ; 1.835      ;
; 0.185  ; T65:CPU|IR[3]                      ; T65:CPU|Write_Data_r[2]                ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.901      ; 1.238      ;
; 0.186  ; T65:CPU|PC[4]                      ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.493      ; 1.831      ;
; 0.189  ; T65:CPU|DL[7]                      ; bufferedUART:UART|controlReg[7]        ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 1.496      ; 1.837      ;
; 0.190  ; T65:CPU|IR[4]                      ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk      ; w_cpuClk    ; 0.000        ; 0.910      ; 1.252      ;
+--------+------------------------------------+----------------------------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClk'                                                                                                                            ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.237 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.285     ; 0.984      ;
; -1.167 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.044     ; 1.155      ;
; -1.167 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.044     ; 1.155      ;
; -1.167 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.044     ; 1.155      ;
; -1.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.946     ; 1.245      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.156 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.031     ; 1.157      ;
; -1.146 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.041     ; 1.137      ;
; -1.146 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.041     ; 1.137      ;
; -1.146 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.041     ; 1.137      ;
; -1.146 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.041     ; 1.137      ;
; -1.135 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.052     ; 1.115      ;
; -1.135 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.052     ; 1.115      ;
; -1.135 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.052     ; 1.115      ;
; -1.135 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.052     ; 1.115      ;
; -1.129 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.186     ; 0.975      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.916     ; 1.235      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.916     ; 1.235      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.119 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.171     ; 0.980      ;
; -1.118 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.038     ; 1.112      ;
; -1.118 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.038     ; 1.112      ;
; -1.118 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.038     ; 1.112      ;
; -1.118 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.038     ; 1.112      ;
; -1.118 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.038     ; 1.112      ;
; -1.088 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.197      ;
; -1.088 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.197      ;
; -1.052 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 1.155      ;
; -1.052 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 1.155      ;
; -1.052 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 1.155      ;
; -1.052 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 1.155      ;
; -1.037 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 1.132      ;
; -1.030 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 1.130      ;
; -1.030 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 1.130      ;
; -0.996 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 1.121      ;
; -0.996 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 1.121      ;
; -0.996 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.897     ; 1.131      ;
; -0.996 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.897     ; 1.131      ;
; -0.996 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 1.121      ;
; -0.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.921     ; 1.104      ;
; -0.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.921     ; 1.104      ;
; -0.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.921     ; 1.104      ;
; -0.993 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.921     ; 1.104      ;
; -0.915 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 1.010      ;
; -0.915 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 1.010      ;
; -0.915 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 1.010      ;
; -0.911 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.020      ;
; -0.911 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.020      ;
; -0.911 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.020      ;
; -0.911 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.020      ;
; -0.911 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.923     ; 1.020      ;
; -0.866 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.046     ; 0.852      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.583      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.583      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.583      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.583      ;
; -0.485 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.013     ; 1.504      ;
; -0.485 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.013     ; 1.504      ;
; -0.485 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.013     ; 1.504      ;
; -0.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 1.503      ;
; -0.418 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 1.452      ;
; -0.265 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.022     ; 1.275      ;
; -0.263 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 1.276      ;
; -0.263 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 1.276      ;
; -0.210 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 1.246      ;
; -0.209 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.007     ; 1.234      ;
; -0.166 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 1.197      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.114 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 1.132      ;
; -0.110 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.021     ; 1.121      ;
; -0.108 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.009     ; 1.131      ;
; -0.025 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.016     ; 1.041      ;
; -0.008 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.020     ; 1.020      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.027  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.428      ; 0.933      ;
; 0.290  ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.000      ; 0.742      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk_50'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.374 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.193     ; 1.213      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.041      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.041      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.041      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.041      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.034      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.034      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.034      ;
; -0.347 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.345     ; 1.034      ;
; -0.171 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.330     ; 0.873      ;
; -0.171 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.330     ; 0.873      ;
; -0.171 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.330     ; 0.873      ;
; 0.018  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 0.986      ;
; 0.018  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 0.986      ;
; 0.018  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.028     ; 0.986      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.023  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.027     ; 0.982      ;
; 0.073  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 0.954      ;
; 0.073  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 0.954      ;
; 0.073  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 0.954      ;
; 0.073  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 0.954      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.085  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.007     ; 0.940      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.103  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 0.934      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
; 0.200  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.831      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T65:CPU|AD[1]'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.578 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.471      ; 1.425      ;
; 0.578 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.471      ; 1.425      ;
; 0.578 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.471      ; 1.425      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.090 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.500        ; 1.491      ; 0.933      ;
; 1.208 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.601      ; 1.425      ;
; 1.208 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.601      ; 1.425      ;
; 1.208 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.601      ; 1.425      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
; 1.721 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 1.000        ; 1.622      ; 0.933      ;
+-------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T65:CPU|AD[1]'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.841 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.622      ; 0.933      ;
; -0.328 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.601      ; 1.425      ;
; -0.328 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.601      ; 1.425      ;
; -0.328 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; 0.000        ; 1.601      ; 1.425      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; -0.210 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.491      ; 0.933      ;
; 0.302  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.471      ; 1.425      ;
; 0.302  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.471      ; 1.425      ;
; 0.302  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; T65:CPU|AD[1] ; -0.500       ; 1.471      ; 1.425      ;
+--------+----------------------------------+----------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClk'                                                                                                                            ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.590 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.742      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.853 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.428      ; 0.933      ;
; 0.888 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.020     ; 1.020      ;
; 0.905 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.016     ; 1.041      ;
; 0.988 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.009     ; 1.131      ;
; 0.990 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.021     ; 1.121      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 0.994 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.014     ; 1.132      ;
; 1.046 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.001     ; 1.197      ;
; 1.089 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.007     ; 1.234      ;
; 1.090 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.004      ; 1.246      ;
; 1.143 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.019     ; 1.276      ;
; 1.143 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.019     ; 1.276      ;
; 1.145 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.022     ; 1.275      ;
; 1.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 1.452      ;
; 1.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 1.452      ;
; 1.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 1.452      ;
; 1.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 1.452      ;
; 1.352 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.001     ; 1.503      ;
; 1.352 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.001     ; 1.503      ;
; 1.352 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.001     ; 1.503      ;
; 1.365 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.013     ; 1.504      ;
; 1.365 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.013     ; 1.504      ;
; 1.365 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.013     ; 1.504      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.583      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.583      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.583      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.583      ;
; 1.746 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.046     ; 0.852      ;
; 1.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.020      ;
; 1.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.020      ;
; 1.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.020      ;
; 1.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.020      ;
; 1.791 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.020      ;
; 1.795 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.937     ; 1.010      ;
; 1.795 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.937     ; 1.010      ;
; 1.795 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.937     ; 1.010      ;
; 1.873 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.921     ; 1.104      ;
; 1.873 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.921     ; 1.104      ;
; 1.873 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.921     ; 1.104      ;
; 1.873 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.921     ; 1.104      ;
; 1.876 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.907     ; 1.121      ;
; 1.876 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.907     ; 1.121      ;
; 1.876 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.897     ; 1.131      ;
; 1.876 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.897     ; 1.131      ;
; 1.876 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.907     ; 1.121      ;
; 1.910 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.932     ; 1.130      ;
; 1.910 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.932     ; 1.130      ;
; 1.917 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.937     ; 1.132      ;
; 1.932 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.929     ; 1.155      ;
; 1.932 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.929     ; 1.155      ;
; 1.932 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.929     ; 1.155      ;
; 1.932 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.929     ; 1.155      ;
; 1.968 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.197      ;
; 1.968 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.923     ; 1.197      ;
; 1.998 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.038     ; 1.112      ;
; 1.998 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.038     ; 1.112      ;
; 1.998 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.038     ; 1.112      ;
; 1.998 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.038     ; 1.112      ;
; 1.998 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.038     ; 1.112      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.916     ; 1.235      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.916     ; 1.235      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 1.999 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.171     ; 0.980      ;
; 2.009 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.186     ; 0.975      ;
; 2.015 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.052     ; 1.115      ;
; 2.015 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.052     ; 1.115      ;
; 2.015 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.052     ; 1.115      ;
; 2.015 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.052     ; 1.115      ;
; 2.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.041     ; 1.137      ;
; 2.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.041     ; 1.137      ;
; 2.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.041     ; 1.137      ;
; 2.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.041     ; 1.137      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.036 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.031     ; 1.157      ;
; 2.039 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.946     ; 1.245      ;
; 2.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.044     ; 1.155      ;
; 2.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.044     ; 1.155      ;
; 2.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.044     ; 1.155      ;
+-------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk_50'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.680 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.831      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.777 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 0.934      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.795 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.007     ; 0.940      ;
; 0.807 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 0.954      ;
; 0.807 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 0.954      ;
; 0.807 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 0.954      ;
; 0.807 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 0.954      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.857 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.027     ; 0.982      ;
; 0.862 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 0.986      ;
; 0.862 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 0.986      ;
; 0.862 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.028     ; 0.986      ;
; 1.051 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.330     ; 0.873      ;
; 1.051 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.330     ; 0.873      ;
; 1.051 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.330     ; 0.873      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.034      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.034      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.034      ;
; 1.227 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.034      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.041      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.041      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.041      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.345     ; 1.041      ;
; 1.254 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.193     ; 1.213      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                                 ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T65:CPU|AD[1]'                                                                                 ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Rise       ; bufferedUART:UART|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; T65:CPU|AD[1] ; Fall       ; bufferedUART:UART|controlReg[6]        ;
+--------+--------------+----------------+------------------+---------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 2.760 ; 2.760 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 3.050 ; 3.050 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 2.692 ; 2.692 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 2.138 ; 2.138 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 6.277 ; 6.277 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 5.514 ; 5.514 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 5.542 ; 5.542 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 6.277 ; 6.277 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 5.911 ; 5.911 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 5.264 ; 5.264 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 6.113 ; 6.113 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 5.397 ; 5.397 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 5.181 ; 5.181 ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -1.909 ; -1.909 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.070 ; -2.070 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.572 ; -2.572 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -2.018 ; -2.018 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.757 ; -2.757 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.144 ; -3.144 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.084 ; -3.084 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -4.021 ; -4.021 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.678 ; -3.678 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.146 ; -3.146 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.667 ; -3.667 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -2.982 ; -2.982 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.757 ; -2.757 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 3.757 ; 3.757 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 3.737 ; 3.737 ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 3.773 ; 3.773 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 3.917 ; 3.917 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 3.749 ; 3.749 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 3.728 ; 3.728 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 3.650 ; 3.650 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 3.652 ; 3.652 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 3.743 ; 3.743 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 3.654 ; 3.654 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 3.874 ; 3.874 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 3.847 ; 3.847 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 5.820 ; 5.820 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 5.183 ; 5.183 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 5.400 ; 5.400 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 5.574 ; 5.574 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 5.820 ; 5.820 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 5.418 ; 5.418 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 5.141 ; 5.141 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 5.189 ; 5.189 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 5.142 ; 5.142 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 4.474 ; 4.474 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 4.557 ; 4.557 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 4.841 ; 4.841 ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 6.606 ; 6.606 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 2.413 ;       ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 5.065 ; 5.065 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 3.031 ; 3.031 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 6.606 ; 6.606 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 4.552 ; 4.552 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 4.939 ; 4.939 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 5.482 ; 5.482 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 4.967 ; 4.967 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 5.482 ; 5.482 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 5.088 ; 5.088 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 4.971 ; 4.971 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 5.141 ; 5.141 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 5.379 ; 5.379 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 5.204 ; 5.204 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 5.177 ; 5.177 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 4.105 ; 4.105 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 4.130 ; 4.130 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 3.618 ; 3.618 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 4.074 ; 4.074 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 4.084 ; 4.084 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 4.161 ; 4.161 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 4.262 ; 4.262 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 4.043 ; 4.043 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;       ; 3.164 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;       ; 2.901 ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;       ; 2.999 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;       ; 2.413 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;       ; 2.999 ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 3.757 ; 3.757 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 3.737 ; 3.737 ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 3.773 ; 3.773 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 3.917 ; 3.917 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 3.749 ; 3.749 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 3.728 ; 3.728 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 3.650 ; 3.650 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 3.652 ; 3.652 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 3.743 ; 3.743 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 3.654 ; 3.654 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 3.874 ; 3.874 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 3.847 ; 3.847 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 4.053 ; 4.053 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 4.123 ; 4.123 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 4.504 ; 4.504 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 4.250 ; 4.250 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 4.439 ; 4.439 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 4.235 ; 4.235 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 4.053 ; 4.053 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 4.127 ; 4.127 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 4.168 ; 4.168 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 3.164 ; 3.945 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 3.676 ; 3.676 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 2.901 ; 3.238 ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 2.413 ; 3.031 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 2.413 ;       ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 3.976 ; 3.976 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 3.031 ; 3.031 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 4.441 ; 4.441 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 3.671 ; 3.671 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 2.999 ; 3.336 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 3.406 ; 3.406 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 3.878 ; 3.878 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 3.724 ; 3.724 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 3.551 ; 3.551 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 3.603 ; 3.603 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 3.486 ; 3.486 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 3.565 ; 3.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 3.591 ; 3.591 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 3.688 ; 3.688 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 3.584 ; 3.584 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 3.666 ; 3.666 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 3.406 ; 3.406 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 3.668 ; 3.668 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 3.859 ; 3.859 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 3.697 ; 3.697 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 3.903 ; 3.903 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 3.688 ; 3.688 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;       ; 3.164 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;       ; 2.901 ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;       ; 2.413 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;       ; 2.413 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;       ; 2.999 ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.404 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.536 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.649 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.658 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.658 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.658 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.526 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.404 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.404 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.337 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 3.469 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.582 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.591 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.591 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.591 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.459 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.337 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.337 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.404     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.536     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.649     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.658     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.658     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.658     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.526     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.404     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.404     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.337     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 3.469     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.582     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.591     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.591     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.591     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.459     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.337     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.337     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -19.689    ; -4.444   ; -4.520   ; -3.684  ; -2.567              ;
;  T65:CPU|AD[1]   ; -6.610     ; -4.444   ; 0.578    ; -3.684  ; -0.742              ;
;  i_clk_50        ; -17.732    ; -0.901   ; -2.956   ; 0.680   ; -2.567              ;
;  w_cpuClk        ; -19.689    ; -1.630   ; -4.520   ; 0.590   ; -0.742              ;
; Design-wide TNS  ; -10264.573 ; -121.805 ; -394.174 ; -29.103 ; -3509.441           ;
;  T65:CPU|AD[1]   ; -181.027   ; -108.511 ; 0.000    ; -29.103 ; -145.432            ;
;  i_clk_50        ; -8060.348  ; -10.760  ; -74.365  ; 0.000   ; -3085.017           ;
;  w_cpuClk        ; -2023.198  ; -11.657  ; -319.809 ; 0.000   ; -278.992            ;
+------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 6.698  ; 6.698  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 7.317  ; 7.317  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 6.287  ; 6.287  ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 3.969  ; 3.969  ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 16.556 ; 16.556 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.980 ; 13.980 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 14.381 ; 14.381 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 16.556 ; 16.556 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 15.640 ; 15.640 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.422 ; 13.422 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 16.048 ; 16.048 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.927 ; 13.927 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.469 ; 13.469 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -1.909 ; -1.909 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.070 ; -2.070 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.572 ; -2.572 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -2.018 ; -2.018 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.757 ; -2.757 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.144 ; -3.144 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.084 ; -3.084 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -4.021 ; -4.021 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.678 ; -3.678 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.146 ; -3.146 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.667 ; -3.667 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -2.982 ; -2.982 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.757 ; -2.757 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 8.901  ; 9.256  ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 6.608  ;        ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 9.256  ; 8.901  ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;        ; 6.608  ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 8.395  ; 8.395  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 8.359  ; 8.359  ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 11.420 ; 11.420 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 8.374  ; 8.374  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 8.815  ; 8.815  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 8.270  ; 8.270  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 8.118  ; 8.118  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 7.959  ; 7.959  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 7.961  ; 7.961  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 8.294  ; 8.294  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 7.964  ; 7.964  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 8.682  ; 8.682  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 8.474  ; 8.474  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 15.202 ; 15.202 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 13.373 ; 13.373 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 13.963 ; 13.963 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 14.648 ; 14.648 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 15.202 ; 15.202 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 13.853 ; 13.853 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 13.258 ; 13.258 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 13.447 ; 13.447 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 13.255 ; 13.255 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 12.061 ; 12.061 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 12.207 ; 12.207 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 13.192 ; 13.192 ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 19.068 ; 19.068 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 5.820  ;        ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 13.305 ; 13.305 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 7.212  ; 7.212  ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 19.068 ; 19.068 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 12.196 ; 12.196 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 13.180 ; 13.180 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 15.473 ; 15.473 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 12.966 ; 12.966 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 15.473 ; 15.473 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 14.172 ; 14.172 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 13.679 ; 13.679 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 14.274 ; 14.274 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 15.126 ; 15.126 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 14.587 ; 14.587 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 13.741 ; 13.741 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 10.814 ; 10.814 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 10.922 ; 10.922 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 9.097  ; 9.097  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 10.465 ; 10.465 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 10.667 ; 10.667 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 11.108 ; 11.108 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 11.404 ; 11.404 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 10.715 ; 10.715 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;        ; 8.374  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;        ; 7.758  ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;        ; 7.746  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;        ; 5.820  ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;        ; 7.746  ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.352 ; 3.482 ; Rise       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ; 2.635 ;       ; Rise       ; T65:CPU|AD[1]   ;
; o_J8IO8[*]            ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
;  o_J8IO8[3]           ; T65:CPU|AD[1] ; 3.482 ; 3.352 ; Fall       ; T65:CPU|AD[1]   ;
; o_extSRamAddress[*]   ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
;  o_extSRamAddress[1]  ; T65:CPU|AD[1] ;       ; 2.635 ; Fall       ; T65:CPU|AD[1]   ;
; io_ps2Clk             ; i_clk_50      ; 3.757 ; 3.757 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50      ; 3.737 ; 3.737 ; Rise       ; i_clk_50        ;
; o_J8IO8[*]            ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
;  o_J8IO8[3]           ; i_clk_50      ; 4.601 ; 4.601 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50      ; 3.773 ; 3.773 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50      ; 3.917 ; 3.917 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50      ; 3.749 ; 3.749 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50      ; 3.728 ; 3.728 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50      ; 3.650 ; 3.650 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50      ; 3.652 ; 3.652 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50      ; 3.743 ; 3.743 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50      ; 3.654 ; 3.654 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50      ; 3.874 ; 3.874 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50      ; 3.847 ; 3.847 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk      ; 4.053 ; 4.053 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk      ; 4.123 ; 4.123 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk      ; 4.504 ; 4.504 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk      ; 4.250 ; 4.250 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk      ; 4.439 ; 4.439 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk      ; 4.235 ; 4.235 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk      ; 4.053 ; 4.053 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk      ; 4.127 ; 4.127 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk      ; 4.168 ; 4.168 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ; 3.164 ; 3.945 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk      ; 3.676 ; 3.676 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ; 2.901 ; 3.238 ; Rise       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ; 2.413 ; 3.031 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ; 2.413 ;       ; Rise       ; w_cpuClk        ;
;  o_J8IO8[1]           ; w_cpuClk      ; 3.976 ; 3.976 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[2]           ; w_cpuClk      ; 3.031 ; 3.031 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[3]           ; w_cpuClk      ; 4.441 ; 4.441 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[4]           ; w_cpuClk      ; 3.671 ; 3.671 ; Rise       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ; 2.999 ; 3.336 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk      ; 3.406 ; 3.406 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk      ; 3.878 ; 3.878 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk      ; 3.724 ; 3.724 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk      ; 3.551 ; 3.551 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk      ; 3.603 ; 3.603 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk      ; 3.486 ; 3.486 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk      ; 3.565 ; 3.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk      ; 3.591 ; 3.591 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk      ; 3.688 ; 3.688 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk      ; 3.584 ; 3.584 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk      ; 3.666 ; 3.666 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk      ; 3.406 ; 3.406 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk      ; 3.668 ; 3.668 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk      ; 3.859 ; 3.859 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk      ; 3.697 ; 3.697 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk      ; 3.903 ; 3.903 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk      ; 3.688 ; 3.688 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk      ;       ; 3.164 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk      ;       ; 2.901 ; Fall       ; w_cpuClk        ;
; o_J8IO8[*]            ; w_cpuClk      ;       ; 2.413 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[0]           ; w_cpuClk      ;       ; 2.413 ; Fall       ; w_cpuClk        ;
;  o_J8IO8[5]           ; w_cpuClk      ;       ; 2.999 ; Fall       ; w_cpuClk        ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; i_clk_50      ; i_clk_50      ; 41141534 ; 0        ; 0        ; 0        ;
; T65:CPU|AD[1] ; i_clk_50      ; 13179    ; 13179    ; 0        ; 0        ;
; w_cpuClk      ; i_clk_50      ; 18531    ; 58       ; 0        ; 0        ;
; i_clk_50      ; T65:CPU|AD[1] ; 554      ; 0        ; 554      ; 0        ;
; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 626      ; 626      ; 626      ; 626      ;
; w_cpuClk      ; T65:CPU|AD[1] ; 2362     ; 450      ; 2362     ; 450      ;
; i_clk_50      ; w_cpuClk      ; 3012     ; 0        ; 186      ; 0        ;
; T65:CPU|AD[1] ; w_cpuClk      ; 815      ; 815      ; 230      ; 230      ;
; w_cpuClk      ; w_cpuClk      ; 253076   ; 108      ; 243      ; 225      ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; i_clk_50      ; i_clk_50      ; 41141534 ; 0        ; 0        ; 0        ;
; T65:CPU|AD[1] ; i_clk_50      ; 13179    ; 13179    ; 0        ; 0        ;
; w_cpuClk      ; i_clk_50      ; 18531    ; 58       ; 0        ; 0        ;
; i_clk_50      ; T65:CPU|AD[1] ; 554      ; 0        ; 554      ; 0        ;
; T65:CPU|AD[1] ; T65:CPU|AD[1] ; 626      ; 626      ; 626      ; 626      ;
; w_cpuClk      ; T65:CPU|AD[1] ; 2362     ; 450      ; 2362     ; 450      ;
; i_clk_50      ; w_cpuClk      ; 3012     ; 0        ; 186      ; 0        ;
; T65:CPU|AD[1] ; w_cpuClk      ; 815      ; 815      ; 230      ; 230      ;
; w_cpuClk      ; w_cpuClk      ; 253076   ; 108      ; 243      ; 225      ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50      ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50      ; 12       ; 0        ; 0        ; 0        ;
; i_clk_50   ; T65:CPU|AD[1] ; 18       ; 0        ; 18       ; 0        ;
; i_clk_50   ; w_cpuClk      ; 0        ; 0        ; 6        ; 0        ;
; w_cpuClk   ; w_cpuClk      ; 95       ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50      ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50      ; 12       ; 0        ; 0        ; 0        ;
; i_clk_50   ; T65:CPU|AD[1] ; 18       ; 0        ; 18       ; 0        ;
; i_clk_50   ; w_cpuClk      ; 0        ; 0        ; 6        ; 0        ;
; w_cpuClk   ; w_cpuClk      ; 95       ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 116   ; 116  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 505   ; 505  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 08:34:29 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
    Info (332105): create_clock -period 1.000 -name T65:CPU|AD[1] T65:CPU|AD[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.689     -2023.198 w_cpuClk 
    Info (332119):   -17.732     -8060.348 i_clk_50 
    Info (332119):    -6.610      -181.027 T65:CPU|AD[1] 
Info (332146): Worst-case hold slack is -4.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.444      -108.511 T65:CPU|AD[1] 
    Info (332119):    -1.630       -11.657 w_cpuClk 
    Info (332119):    -0.818        -1.637 i_clk_50 
Info (332146): Worst-case recovery slack is -4.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.520      -319.809 w_cpuClk 
    Info (332119):    -2.956       -74.365 i_clk_50 
    Info (332119):     2.212         0.000 T65:CPU|AD[1] 
Info (332146): Worst-case removal slack is -3.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.684       -29.103 T65:CPU|AD[1] 
    Info (332119):     0.727         0.000 w_cpuClk 
    Info (332119):     1.664         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3085.017 i_clk_50 
    Info (332119):    -0.742      -278.992 w_cpuClk 
    Info (332119):    -0.742      -145.432 T65:CPU|AD[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.416      -518.660 w_cpuClk 
    Info (332119):    -4.893     -1881.741 i_clk_50 
    Info (332119):    -1.712       -42.086 T65:CPU|AD[1] 
Info (332146): Worst-case hold slack is -1.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.190       -31.253 T65:CPU|AD[1] 
    Info (332119):    -0.901       -10.760 i_clk_50 
    Info (332119):    -0.677        -3.994 w_cpuClk 
Info (332146): Worst-case recovery slack is -1.237
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.237       -76.688 w_cpuClk 
    Info (332119):    -0.374        -3.691 i_clk_50 
    Info (332119):     0.578         0.000 T65:CPU|AD[1] 
Info (332146): Worst-case removal slack is -0.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.841        -6.030 T65:CPU|AD[1] 
    Info (332119):     0.590         0.000 w_cpuClk 
    Info (332119):     0.680         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2165.732 i_clk_50 
    Info (332119):    -0.500      -188.000 w_cpuClk 
    Info (332119):    -0.500       -98.000 T65:CPU|AD[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4572 megabytes
    Info: Processing ended: Sat Jun 26 08:34:32 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


