
onewire.out:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000003a6  00000000  00000000  00000094  2**0
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  000003a6  0000043a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          0000000f  00800060  00800060  0000043a  2**0
                  ALLOC
  3 .noinit       00000000  0080006f  0080006f  0000043a  2**0
                  CONTENTS
  4 .eeprom       00000000  00810000  00810000  0000043a  2**0
                  CONTENTS
  5 .stab         00000d98  00000000  00000000  0000043c  2**2
                  CONTENTS, READONLY, DEBUGGING
  6 .stabstr      000007b4  00000000  00000000  000011d4  2**0
                  CONTENTS, READONLY, DEBUGGING
Disassembly of section .text:

00000000 <__vectors>:
   0:	09 c0       	rjmp	.+18     	; 0x14 <__ctors_end>
   2:	36 c1       	rjmp	.+620    	; 0x270 <__vector_1>
   4:	20 c0       	rjmp	.+64     	; 0x46 <__bad_interrupt>
   6:	77 c0       	rjmp	.+238    	; 0xf6 <__vector_3>
   8:	1e c0       	rjmp	.+60     	; 0x46 <__bad_interrupt>
   a:	1d c0       	rjmp	.+58     	; 0x46 <__bad_interrupt>
   c:	1c c0       	rjmp	.+56     	; 0x46 <__bad_interrupt>
   e:	1b c0       	rjmp	.+54     	; 0x46 <__bad_interrupt>
  10:	1a c0       	rjmp	.+52     	; 0x46 <__bad_interrupt>
  12:	19 c0       	rjmp	.+50     	; 0x46 <__bad_interrupt>

00000014 <__ctors_end>:
  14:	11 24       	eor	r1, r1
  16:	1f be       	out	0x3f, r1	; 63
  18:	cf e9       	ldi	r28, 0x9F	; 159
  1a:	cd bf       	out	0x3d, r28	; 61

0000001c <__do_copy_data>:
  1c:	10 e0       	ldi	r17, 0x00	; 0
  1e:	a0 e6       	ldi	r26, 0x60	; 96
  20:	b0 e0       	ldi	r27, 0x00	; 0
  22:	e6 ea       	ldi	r30, 0xA6	; 166
  24:	f3 e0       	ldi	r31, 0x03	; 3
  26:	03 c0       	rjmp	.+6      	; 0x2e <.do_copy_data_start>

00000028 <.do_copy_data_loop>:
  28:	c8 95       	lpm
  2a:	31 96       	adiw	r30, 0x01	; 1
  2c:	0d 92       	st	X+, r0

0000002e <.do_copy_data_start>:
  2e:	a0 36       	cpi	r26, 0x60	; 96
  30:	b1 07       	cpc	r27, r17
  32:	d1 f7       	brne	.-12     	; 0x28 <.do_copy_data_loop>

00000034 <__do_clear_bss>:
  34:	10 e0       	ldi	r17, 0x00	; 0
  36:	a0 e6       	ldi	r26, 0x60	; 96
  38:	b0 e0       	ldi	r27, 0x00	; 0
  3a:	01 c0       	rjmp	.+2      	; 0x3e <__SP_H__>

0000003c <.do_clear_bss_loop>:
  3c:	1d 92       	st	X+, r1

0000003e <.do_clear_bss_start>:
  3e:	af 36       	cpi	r26, 0x6F	; 111
  40:	b1 07       	cpc	r27, r17
  42:	e1 f7       	brne	.-8      	; 0x3c <.do_clear_bss_loop>
  44:	22 c0       	rjmp	.+68     	; 0x8a <main>

00000046 <__bad_interrupt>:
  46:	dc cf       	rjmp	.-72     	; 0x0 <__heap_end>

00000048 <ioinit>:
void ioinit()
{
unsigned char i;
#ifdef __AVR_ATtiny13__
    CLKPR = 0x80;     // Per software auf 9,6 MHz stellen Aenderung des Vorteilers freigeben
  48:	80 e8       	ldi	r24, 0x80	; 128
  4a:	86 bd       	out	0x26, r24	; 38
    CLKPR = 0x00;     // Vorteiler auf 1 (000) setzen
  4c:	16 bc       	out	0x26, r1	; 38
    PORTB &= ~(1 << ONEWIREPIN);    // Pin auf Null, aber Input
  4e:	c1 98       	cbi	0x18, 1	; 24
    PORTB |= (1 << PAD_RELAIS);    // Pullup  setzen    
  50:	c0 9a       	sbi	0x18, 0	; 24
    DDRB |= (1 << PAD_RELAIS);     // Ausgang enable
  52:	b8 9a       	sbi	0x17, 0	; 23

    TCCR0A = 0;
  54:	1f bc       	out	0x2f, r1	; 47
    TCCR0B = 0x03;    // Prescaler 1/64
  56:	83 e0       	ldi	r24, 0x03	; 3
  58:	83 bf       	out	0x33, r24	; 51

    MCUCR |= (1 << ISC00);          // Interrupt auf beide Flanken
  5a:	85 b7       	in	r24, 0x35	; 53
  5c:	81 60       	ori	r24, 0x01	; 1
  5e:	85 bf       	out	0x35, r24	; 53

    GIMSK |= (1 << INT0) ;      // Externen Interrupt freigeben
  60:	8b b7       	in	r24, 0x3b	; 59
  62:	80 64       	ori	r24, 0x40	; 64
  64:	8b bf       	out	0x3b, r24	; 59


    // Den ADC aktivieren und Teilungsfaktor auf 64 stellen
    ADCSRA = (1<<ADEN) | (1<<ADPS2) | (1<<ADPS1);
  66:	86 e8       	ldi	r24, 0x86	; 134
  68:	86 b9       	out	0x06, r24	; 6
       //      ADMUX |= (1<<ADLAR);    // Externe Referenz, Obere 8 Bit alignen (untere zwei Bit wegschmeissen)
    // Get data from EEPROM
    while(EECR & (1<<EEPE));     // Wait for previous write to finish
  6a:	e1 99       	sbic	0x1c, 1	; 28
  6c:	fe cf       	rjmp	.-4      	; 0x6a <ioinit+0x22>
  6e:	22 e0       	ldi	r18, 0x02	; 2
  70:	30 e0       	ldi	r19, 0x00	; 0
  72:	e6 e6       	ldi	r30, 0x66	; 102
  74:	f0 e0       	ldi	r31, 0x00	; 0
    for (i=2; i<4; i++){
      /* Set up address register */
      EEARL = i;               // set EPROM Address
  76:	2e bb       	out	0x1e, r18	; 30
      /* Start eeprom read by writing EERE */
      EECR |= (1<<EERE);
  78:	e0 9a       	sbi	0x1c, 0	; 28
      /* Return data from data register */
      transdata[i] =  EEDR;
  7a:	8d b3       	in	r24, 0x1d	; 29
  7c:	81 93       	st	Z+, r24
  7e:	2f 5f       	subi	r18, 0xFF	; 255
  80:	3f 4f       	sbci	r19, 0xFF	; 255
  82:	24 30       	cpi	r18, 0x04	; 4
  84:	31 05       	cpc	r19, r1
  86:	b9 f7       	brne	.-18     	; 0x76 <ioinit+0x2e>
  88:	08 95       	ret

0000008a <main>:
    }


#elif defined (__AVR_ATmega8__)
/* Code fuer Mega8 und Mega32 */ 
// Clock wird ueber Fuses eingestellt:
// CKSEL = 0100;   Fuse Low Byte Bits 3:0
    PORTD &= ~(1 << ONEWIREPIN);    // Pin auf Null, aber Input
    PORTD |= (1 << PAD_RELAIS);    // Pullup  setzen    
    DDRD |= (1 << PAD_RELAIS);     // Ausgang enable

    // Initialisiert Timer1, um jede Sekunde 1000 IRQs auszulÃ¶sen
    // ATmega: Mode #4 fÃ¼r Timer1 und voller MCU-Takt (Prescale=1)
    TCCR0 = 0x03;    // Prescaler 1/64

    MCUCR |= (1 << ISC00);          // Interrupt auf beide Flanken

    GIMSK |= (1 << INT0) ;      // Externen Interrupt freigeben


    // Den ADC aktivieren und Teilungsfaktor auf 64 stellen
    ADCSRA = (1<<ADEN) | (1<<ADPS2) | (1<<ADPS1);
       //      ADMUX |= (1<<ADLAR);    // Externe Referenz, Obere 8 Bit alignen (untere zwei Bit wegschmeissen)
    // Get data from EEPROM
    while(EECR & (1<<EEPE));     // Wait for previous write to finish
    for (i=2; i<4; i++){
      /* Set up address register */
      EEARL = i;               // set EPROM Address
      /* Start eeprom read by writing EERE */
      EECR |= (1<<EERE);
      /* Return data from data register */
      transdata[i] =  EEDR;
    }

    uint16_t ubrr = (uint16_t) ((uint32_t) F_CPU/(16*BAUDRATE) - 1);
     
    UBRRH = (uint8_t) (ubrr>>8);
    UBRRL = (uint8_t) (ubrr);
   
    // UART Receiver und Transmitter anschalten
    // Data mode 8N1, asynchron
    UCSRB = (1 << RXEN) | (1 << TXEN);
    UCSRC = (1 << URSEL) | (1 << UCSZ1) | (1 << UCSZ0);

    // Flush Receive-Buffer
    do
    {
        uint8_t dummy;
        (void) (dummy = UDR);
    }
    while (UCSRA & (1 << RXC));
#else
#error Das ist noch nicht implementiert fÃ¼r diesen Controller!
#endif    // Port als Ausgang

}

#if defined (__AVR_ATmega8__)

unsigned char uart_putc (unsigned char c)
{
    // Warten, bis UDR bereit ist fÃ¼r einen neuen Wert
    while (!(UCSRA & (1 << UDRE)))
        ;

    // UDR schreiben startet die Ãœbertragung      
    UDR = c;

    return 1;
}

unsigned char uart_getc_wait()
{
    // Warten, bis etwas empfangen wird
    while (!(UCSRA & (1 << RXC)))
        ;

    // Das empfangene Zeichen zurÃ¼ckliefern   
    return UDR;
}

unsigned char uart_getc_nowait()
{
    // Liefer das empfangene Zeichen, falls etwas empfangen wurde; -1 sonst
    return (UCSRA & (1 << RXC)) ? (int) UDR : -1;
}
#endif    



// Das Hauptprogramm (Einsprungpunkt)
int main()
{
  8a:	cf e9       	ldi	r28, 0x9F	; 159
  8c:	d0 e0       	ldi	r29, 0x00	; 0
  8e:	de bf       	out	0x3e, r29	; 62
  90:	cd bf       	out	0x3d, r28	; 61
    unsigned char i, dummy;
    unsigned char hyst;
    // Peripherie initialisieren
    ioinit();
  92:	da df       	rcall	.-76     	; 0x48 <ioinit>
    status_global = IDLE;
  94:	10 92 6d 00 	sts	0x006D, r1
    unsigned char blind;
    // Interrupts aktivieren

    sei();
  98:	78 94       	sei
  9a:	62 e0       	ldi	r22, 0x02	; 2
  9c:	53 e0       	ldi	r21, 0x03	; 3
//                PORTD |= (1 << PAD_RELAIS);    // Debug Relais  an 

    // Eine Endlosschleife.
    while (1)
    {
#if defined (__AVR_ATmega8__)
    switch (status_global){                            // Nur zum Debuggen
	case RESET: uart_putc('R'); 
	case PRESENCEPULSE: uart_putc('P'); 
	case WAITOPCODE: uart_putc('W'); 
	case READMEM: uart_putc('M'); 
	case WRITEEEPROM: uart_putc('W'); 
	case RECEIVE_OPCODE: uart_putc('O'); 
	case MATCHROM: uart_putc('M'); 
//	case SEARCHROM: uart_putc('S'); 
	case WRITEMEM: uart_putc('I'); 
	case IDLE: ; 
//	default: {
//		uart_putc(status_global);
 //               status_global = IDLE;
  //            }
}
#endif    

             // Kanal des Multiplexers waehlen
             ADMUX = ADIN0;
  9e:	67 b9       	out	0x07, r22	; 7
     //        ADMUX |= (1<<ADLAR);    // Externe Referenz, Obere 8 Bit alignen (untere zwei Bit wegschmeissen)

             // Den ADC initialisieren und einen sog. Dummyreadout machen
             ADCSRA |= (1<<ADSC);
  a0:	36 9a       	sbi	0x06, 6	; 6
             while(ADCSRA & (1<<ADSC));
  a2:	36 99       	sbic	0x06, 6	; 6
  a4:	fe cf       	rjmp	.-4      	; 0xa2 <__stack+0x3>

             //  Wandlung starten
             ADCSRA |= (1<<ADSC);
  a6:	36 9a       	sbi	0x06, 6	; 6
                   // Auf Ergebnis warten...
             while(ADCSRA & (1<<ADSC));
  a8:	36 99       	sbic	0x06, 6	; 6
  aa:	fe cf       	rjmp	.-4      	; 0xa8 <__stack+0x9>

             transdata[0] = ADCL;    // Oberes Byte auslesen
  ac:	84 b1       	in	r24, 0x04	; 4
  ae:	80 93 64 00 	sts	0x0064, r24
             dummy = ADCH;    // Oberes Byte auslesen
  b2:	85 b1       	in	r24, 0x05	; 5
             // Kanal des Multiplexers waehlen
             ADMUX = ADIN1;
  b4:	57 b9       	out	0x07, r21	; 7

             // Den ADC initialisieren und einen sog. Dummyreadout machen
             ADCSRA |= (1<<ADSC);
  b6:	36 9a       	sbi	0x06, 6	; 6
             while(ADCSRA & (1<<ADSC));
  b8:	36 99       	sbic	0x06, 6	; 6
  ba:	fe cf       	rjmp	.-4      	; 0xb8 <__stack+0x19>

             //  Wandlung starten
             ADCSRA |= (1<<ADSC);
  bc:	36 9a       	sbi	0x06, 6	; 6
                   // Auf Ergebnis warten...
             while(ADCSRA & (1<<ADSC));
  be:	36 99       	sbic	0x06, 6	; 6
  c0:	fe cf       	rjmp	.-4      	; 0xbe <__stack+0x1f>

             transdata[1] = ADCL;    // Oberes Byte auslesen
  c2:	84 b1       	in	r24, 0x04	; 4
  c4:	80 93 65 00 	sts	0x0065, r24
             dummy = ADCH;    // Oberes Byte auslesen
  c8:	85 b1       	in	r24, 0x05	; 5

             if (transdata[0] > transdata[1] + transdata[2] - hyst){
  ca:	20 91 64 00 	lds	r18, 0x0064
  ce:	80 91 65 00 	lds	r24, 0x0065
  d2:	40 91 66 00 	lds	r20, 0x0066
  d6:	33 27       	eor	r19, r19
  d8:	84 0f       	add	r24, r20
  da:	91 2d       	mov	r25, r1
  dc:	91 1d       	adc	r25, r1
  de:	81 1b       	sub	r24, r17
  e0:	91 09       	sbc	r25, r1
  e2:	82 17       	cp	r24, r18
  e4:	93 07       	cpc	r25, r19
  e6:	14 f0       	brlt	.+4      	; 0xec <__stack+0x4d>
  e8:	10 e0       	ldi	r17, 0x00	; 0
  ea:	02 c0       	rjmp	.+4      	; 0xf0 <__stack+0x51>
      //          PORTD |= (1 << PAD_RELAIS);    // Relais  an 
		hyst = transdata[3];
  ec:	10 91 67 00 	lds	r17, 0x0067
	     }
	     else {   
        //       PORTD &= ~(1 << PAD_RELAIS);    // Relais aus
	       hyst = 0;
	     }
             transdata[4] = hyst;	
  f0:	10 93 68 00 	sts	0x0068, r17
  f4:	d4 cf       	rjmp	.-88     	; 0x9e <main+0x14>

000000f6 <__vector_3>:
     }
}


// Timer interrupt routine
#ifdef __AVR_ATtiny13__
ISR (TIM0_OVF_vect)
#elif defined (__AVR_ATmega8__)
ISR (TIMER0_OVF_vect)
#endif    // Port als Ausgang
{
  f6:	1f 92       	push	r1
  f8:	0f 92       	push	r0
  fa:	0f b6       	in	r0, 0x3f	; 63
  fc:	0f 92       	push	r0
  fe:	11 24       	eor	r1, r1
 100:	8f 93       	push	r24
 102:	9f 93       	push	r25
 104:	ef 93       	push	r30
 106:	ff 93       	push	r31
    unsigned char tim0_i, status;
    TIMSK0 &= ~(1 << TOIE0);       // Timer Interrupt aus
 108:	89 b7       	in	r24, 0x39	; 57
 10a:	8d 7f       	andi	r24, 0xFD	; 253
 10c:	89 bf       	out	0x39, r24	; 57
    status = status_global;
 10e:	90 91 6d 00 	lds	r25, 0x006D
    if (status == RESET){
 112:	91 30       	cpi	r25, 0x01	; 1
 114:	69 f4       	brne	.+26     	; 0x130 <__vector_3+0x3a>
#ifdef __AVR_ATtiny13__
          DDRB |= (1 << ONEWIREPIN);    // Pin auf Ausgang
 116:	b9 9a       	sbi	0x17, 1	; 23
#elif defined (__AVR_ATmega8__)
          DDRD |= (1 << ONEWIREPIN);    // Pin auf Ausgang
#endif    
          status = PRESENCEPULSE;
          bitcount = 0;
 118:	10 92 63 00 	sts	0x0063, r1
          TCNT0 = ~PRESENCEZEIT;     // Neu Starten zum bestimmen der Presencepulselaenge
 11c:	80 ef       	ldi	r24, 0xF0	; 240
 11e:	82 bf       	out	0x32, r24	; 50
          TIFR0 |= (1 << TOV0);
 120:	88 b7       	in	r24, 0x38	; 56
 122:	82 60       	ori	r24, 0x02	; 2
 124:	88 bf       	out	0x38, r24	; 56
          TIMSK0 |= (1 << TOIE0);       // Timer Interrupt an
 126:	89 b7       	in	r24, 0x39	; 57
 128:	82 60       	ori	r24, 0x02	; 2
 12a:	89 bf       	out	0x39, r24	; 57
 12c:	92 e0       	ldi	r25, 0x02	; 2
 12e:	95 c0       	rjmp	.+298    	; 0x25a <__vector_3+0x164>
    }
    else if (status == PRESENCEPULSE){
 130:	92 30       	cpi	r25, 0x02	; 2
 132:	29 f4       	brne	.+10     	; 0x13e <__vector_3+0x48>
#ifdef __AVR_ATtiny13__
          DDRB &= ~(1 << ONEWIREPIN);    // Pin auf Eingang
 134:	b9 98       	cbi	0x17, 1	; 23
#elif defined (__AVR_ATmega8__)
          DDRD &= ~(1 << ONEWIREPIN);    // Pin auf Eingang
#endif    
          status = RECEIVE_OPCODE;
          bitcount = 0;
 136:	10 92 63 00 	sts	0x0063, r1
 13a:	90 e1       	ldi	r25, 0x10	; 16
 13c:	8e c0       	rjmp	.+284    	; 0x25a <__vector_3+0x164>
    }
    else if (status & (RECEIVE_OPCODE | MATCHROM | WRITEMEM)){
 13e:	89 2f       	mov	r24, r25
 140:	80 7b       	andi	r24, 0xB0	; 176
 142:	09 f4       	brne	.+2      	; 0x146 <__vector_3+0x50>
 144:	89 c0       	rjmp	.+274    	; 0x258 <__vector_3+0x162>
	    bitcount++;
 146:	80 91 63 00 	lds	r24, 0x0063
 14a:	8f 5f       	subi	r24, 0xFF	; 255
 14c:	80 93 63 00 	sts	0x0063, r24
    	    if (bitcount == 1) {
 150:	80 91 63 00 	lds	r24, 0x0063
 154:	81 30       	cpi	r24, 0x01	; 1
 156:	11 f4       	brne	.+4      	; 0x15c <__vector_3+0x66>
		transbyte = 0;
 158:	10 92 62 00 	sts	0x0062, r1
	    }
            transbyte = transbyte >> 1;
 15c:	80 91 62 00 	lds	r24, 0x0062
 160:	86 95       	lsr	r24
 162:	80 93 62 00 	sts	0x0062, r24
#ifdef __AVR_ATtiny13__
            if (PINB & (1 << ONEWIREPIN)){
 166:	b1 9b       	sbis	0x16, 1	; 22
 168:	05 c0       	rjmp	.+10     	; 0x174 <__vector_3+0x7e>
#elif defined (__AVR_ATmega8__)
            if (PIND & (1 << ONEWIREPIN)){
#endif    
		transbyte |= 0x080;
 16a:	80 91 62 00 	lds	r24, 0x0062
 16e:	80 68       	ori	r24, 0x80	; 128
 170:	80 93 62 00 	sts	0x0062, r24
	    } 
            if (bitcount == 8){
 174:	80 91 63 00 	lds	r24, 0x0063
 178:	88 30       	cpi	r24, 0x08	; 8
 17a:	09 f0       	breq	.+2      	; 0x17e <__vector_3+0x88>
 17c:	6e c0       	rjmp	.+220    	; 0x25a <__vector_3+0x164>
		if (status == RECEIVE_OPCODE) {
 17e:	90 31       	cpi	r25, 0x10	; 16
 180:	c1 f5       	brne	.+112    	; 0x1f2 <__vector_3+0xfc>
                        if (transbyte == 0x55){
 182:	80 91 62 00 	lds	r24, 0x0062
 186:	85 35       	cpi	r24, 0x55	; 85
 188:	21 f4       	brne	.+8      	; 0x192 <__vector_3+0x9c>
                              status = MATCHROM;
                              transbyte = 0;    // New                        
 18a:	10 92 62 00 	sts	0x0062, r1
 18e:	90 e2       	ldi	r25, 0x20	; 32
 190:	2b c0       	rjmp	.+86     	; 0x1e8 <__vector_3+0xf2>
	   		}
                     	else if (transbyte == 0x4E){
 192:	80 91 62 00 	lds	r24, 0x0062
 196:	8e 34       	cpi	r24, 0x4E	; 78
 198:	21 f4       	brne	.+8      	; 0x1a2 <__vector_3+0xac>
                              status = WRITEMEM;
                              transbyte = 0;
 19a:	10 92 62 00 	sts	0x0062, r1
 19e:	90 e8       	ldi	r25, 0x80	; 128
 1a0:	23 c0       	rjmp	.+70     	; 0x1e8 <__vector_3+0xf2>
                     	}
                     	else if (transbyte == 0x48){  // Write data to EEPROM
 1a2:	80 91 62 00 	lds	r24, 0x0062
 1a6:	88 34       	cpi	r24, 0x48	; 72
 1a8:	91 f4       	brne	.+36     	; 0x1ce <__vector_3+0xd8>
 1aa:	92 e0       	ldi	r25, 0x02	; 2
                            for (tim0_i = 2; tim0_i < 4; tim0_i++){
                                while(EECR & (1<<EEPE)) ;
 1ac:	e1 99       	sbic	0x1c, 1	; 28
 1ae:	fe cf       	rjmp	.-4      	; 0x1ac <__vector_3+0xb6>
				/* Set Programming mode */
				//EECR = (0<<EEPM1)|(0>>EEPM0);
				/* Set up address and data registers */
				EEARL = tim0_i;            // EEPROM Address
 1b0:	9e bb       	out	0x1e, r25	; 30
				EEDR = transdata[tim0_i];
 1b2:	e9 2f       	mov	r30, r25
 1b4:	ff 27       	eor	r31, r31
 1b6:	ec 59       	subi	r30, 0x9C	; 156
 1b8:	ff 4f       	sbci	r31, 0xFF	; 255
 1ba:	80 81       	ld	r24, Z
 1bc:	8d bb       	out	0x1d, r24	; 29
				/* Write logical one to EEMPE */
				EECR |= (1<<EEMPE);
 1be:	e2 9a       	sbi	0x1c, 2	; 28
				/* Start eeprom write by setting EEPE */
				EECR |= (1<<EEPE);
 1c0:	e1 9a       	sbi	0x1c, 1	; 28
 1c2:	9f 5f       	subi	r25, 0xFF	; 255
 1c4:	94 30       	cpi	r25, 0x04	; 4
 1c6:	90 f3       	brcs	.-28     	; 0x1ac <__vector_3+0xb6>
			    }
			      status = IDLE;
                              transbyte = 0;
 1c8:	10 92 62 00 	sts	0x0062, r1
 1cc:	04 c0       	rjmp	.+8      	; 0x1d6 <__vector_3+0xe0>
                     	}
                        else if (transbyte == 0xBE){
 1ce:	80 91 62 00 	lds	r24, 0x0062
 1d2:	8e 3b       	cpi	r24, 0xBE	; 190
 1d4:	11 f0       	breq	.+4      	; 0x1da <__vector_3+0xe4>
 1d6:	90 e0       	ldi	r25, 0x00	; 0
 1d8:	07 c0       	rjmp	.+14     	; 0x1e8 <__vector_3+0xf2>
        //        PORTD |= (1 << PAD_RELAIS);    // Debug Relais  an 
                              status = READMEM;
                              shift_reg = 0;     // Schiebergister fÃ¼r CRC loeschen
 1da:	10 92 60 00 	sts	0x0060, r1
			     transbyte = transdata[0];
 1de:	80 91 64 00 	lds	r24, 0x0064
 1e2:	80 93 62 00 	sts	0x0062, r24
 1e6:	98 e0       	ldi	r25, 0x08	; 8
                        }
			else {
				status = IDLE;
			}
			bitcount = 0;
 1e8:	10 92 63 00 	sts	0x0063, r1
			bytecount = 0;
 1ec:	10 92 61 00 	sts	0x0061, r1
 1f0:	34 c0       	rjmp	.+104    	; 0x25a <__vector_3+0x164>
		}
		else if (status == MATCHROM){           
 1f2:	90 32       	cpi	r25, 0x20	; 32
 1f4:	b9 f4       	brne	.+46     	; 0x224 <__vector_3+0x12e>
         		if (bytecount == 0){
 1f6:	80 91 61 00 	lds	r24, 0x0061
 1fa:	88 23       	and	r24, r24
 1fc:	29 f4       	brne	.+10     	; 0x208 <__vector_3+0x112>
                          	if (transbyte == FAMILYCODE);
 1fe:	80 91 62 00 	lds	r24, 0x0062
 202:	88 32       	cpi	r24, 0x28	; 40
 204:	49 f4       	brne	.+18     	; 0x218 <__vector_3+0x122>
 206:	0c c0       	rjmp	.+24     	; 0x220 <__vector_3+0x12a>
	        		else status = IDLE;
                     	} 
       		      	else if (bytecount < 7){
 208:	80 91 61 00 	lds	r24, 0x0061
 20c:	87 30       	cpi	r24, 0x07	; 7
 20e:	d8 f4       	brcc	.+54     	; 0x246 <__vector_3+0x150>
       				if (transbyte ==  DEVICEID) ;
 210:	80 91 62 00 	lds	r24, 0x0062
 214:	85 35       	cpi	r24, 0x55	; 85
 216:	21 f0       	breq	.+8      	; 0x220 <__vector_3+0x12a>
				else  status = IDLE;
		    	}
               	    	else {                  // Byte 8
				status = RECEIVE_OPCODE; // Eigentlich CRC checken, aber wozu ?
		      	}
               	    	if (status == IDLE){ 
		      		bytecount = 0;
 218:	10 92 61 00 	sts	0x0061, r1
 21c:	90 e0       	ldi	r25, 0x00	; 0
 21e:	14 c0       	rjmp	.+40     	; 0x248 <__vector_3+0x152>
 220:	90 e2       	ldi	r25, 0x20	; 32
 222:	12 c0       	rjmp	.+36     	; 0x248 <__vector_3+0x152>
               	    	}
                    	bytecount++;
		    	bitcount = 0;
              	}	
		else if (status == WRITEMEM){           
 224:	90 38       	cpi	r25, 0x80	; 128
 226:	c9 f4       	brne	.+50     	; 0x25a <__vector_3+0x164>
         		if (bytecount == 0){
 228:	80 91 61 00 	lds	r24, 0x0061
 22c:	88 23       	and	r24, r24
 22e:	29 f4       	brne	.+10     	; 0x23a <__vector_3+0x144>
                          	transdata[2] = transbyte;
 230:	80 91 62 00 	lds	r24, 0x0062
 234:	80 93 66 00 	sts	0x0066, r24
 238:	07 c0       	rjmp	.+14     	; 0x248 <__vector_3+0x152>
                     	} 
       		      	else {
       				transdata[3] = transbyte;
 23a:	80 91 62 00 	lds	r24, 0x0062
 23e:	80 93 67 00 	sts	0x0067, r24
				status = RECEIVE_OPCODE;
				bytecount = 0;
 242:	10 92 61 00 	sts	0x0061, r1
 246:	90 e1       	ldi	r25, 0x10	; 16
		    	}
                    	bytecount++;
 248:	80 91 61 00 	lds	r24, 0x0061
 24c:	8f 5f       	subi	r24, 0xFF	; 255
 24e:	80 93 61 00 	sts	0x0061, r24
		    	bitcount = 0;
 252:	10 92 63 00 	sts	0x0063, r1
 256:	01 c0       	rjmp	.+2      	; 0x25a <__vector_3+0x164>
              	}	
    	  }
    }
//    else if (status == READMEM){
//              DDRB &= ~(1 << ONEWIREPIN);    // Pin auf Eingang
//    }
    else {
#ifdef __AVR_ATtiny13__
          DDRB &= ~(1 << ONEWIREPIN);    // Pin auf Eingang
 258:	b9 98       	cbi	0x17, 1	; 23
#elif defined (__AVR_ATmega8__)
          DDRD &= ~(1 << ONEWIREPIN);    // Pin auf Eingang
#endif    
    }
    //TCNT0 = 0;                  // Neu Starten
    status_global = status;
 25a:	90 93 6d 00 	sts	0x006D, r25
 25e:	ff 91       	pop	r31
 260:	ef 91       	pop	r30
 262:	9f 91       	pop	r25
 264:	8f 91       	pop	r24
 266:	0f 90       	pop	r0
 268:	0f be       	out	0x3f, r0	; 63
 26a:	0f 90       	pop	r0
 26c:	1f 90       	pop	r1
 26e:	18 95       	reti

00000270 <__vector_1>:
}


// Flankenerkennung am 1-Wire pin, entsprechend wird dann dei Aktion ausgewählt
ISR (INT0_vect)
{
 270:	1f 92       	push	r1
 272:	0f 92       	push	r0
 274:	0f b6       	in	r0, 0x3f	; 63
 276:	0f 92       	push	r0
 278:	11 24       	eor	r1, r1
 27a:	2f 93       	push	r18
 27c:	8f 93       	push	r24
 27e:	9f 93       	push	r25
 280:	ef 93       	push	r30
 282:	ff 93       	push	r31
    unsigned char tim0_i, status;
    status = status_global;
 284:	20 91 6d 00 	lds	r18, 0x006D
//      PORTD &= ~(1 << PAD_RELAIS);    // Debuggen Relais aus
#ifdef __AVR_ATtiny13__
      if (PINB & (1 << ONEWIREPIN)){     // Steigende Flanke am One Wire
 288:	b1 9b       	sbis	0x16, 1	; 22
 28a:	13 c0       	rjmp	.+38     	; 0x2b2 <__vector_1+0x42>
#elif defined (__AVR_ATmega8__)
      if (PIND & (1 << ONEWIREPIN)){     // Steigende Flanke am One Wire
#endif    
            if (((TCNT0 < 0xF0)||(status == IDLE)) && (TCNT0 > 50)) {    // Reset pulse erkannt, unschoen ?
 28c:	82 b7       	in	r24, 0x32	; 50
 28e:	80 3f       	cpi	r24, 0xF0	; 240
 290:	18 f0       	brcs	.+6      	; 0x298 <__vector_1+0x28>
 292:	22 23       	and	r18, r18
 294:	09 f0       	breq	.+2      	; 0x298 <__vector_1+0x28>
 296:	7b c0       	rjmp	.+246    	; 0x38e <__vector_1+0x11e>
 298:	82 b7       	in	r24, 0x32	; 50
 29a:	83 33       	cpi	r24, 0x33	; 51
 29c:	08 f4       	brcc	.+2      	; 0x2a0 <__vector_1+0x30>
 29e:	77 c0       	rjmp	.+238    	; 0x38e <__vector_1+0x11e>
                  TIFR0 |= (1 << TOV0);
 2a0:	88 b7       	in	r24, 0x38	; 56
 2a2:	82 60       	ori	r24, 0x02	; 2
 2a4:	88 bf       	out	0x38, r24	; 56
                  TCNT0 = ~PRESENCEWAITZEIT;                  // Timer Neu Starten Fuer Presencepulse
 2a6:	8d ef       	ldi	r24, 0xFD	; 253
 2a8:	82 bf       	out	0x32, r24	; 50
                  TIMSK0 |= (1 << TOIE0);       // Timer Interrupt an
 2aa:	89 b7       	in	r24, 0x39	; 57
 2ac:	82 60       	ori	r24, 0x02	; 2
 2ae:	89 bf       	out	0x39, r24	; 57
 2b0:	55 c0       	rjmp	.+170    	; 0x35c <__vector_1+0xec>
                  status = RESET;
            }
      }
      else {                                      // Fallende Flanke am One Wire
      //PORTB &= ~(1 << PAD_RELAIS);    // Debug Relais aus
          TIFR0 |= (1 << TOV0);
 2b2:	88 b7       	in	r24, 0x38	; 56
 2b4:	82 60       	ori	r24, 0x02	; 2
 2b6:	88 bf       	out	0x38, r24	; 56
          if (status == READMEM){
 2b8:	28 30       	cpi	r18, 0x08	; 8
 2ba:	09 f0       	breq	.+2      	; 0x2be <__vector_1+0x4e>
 2bc:	49 c0       	rjmp	.+146    	; 0x350 <__vector_1+0xe0>
                if ((transbyte & 0x01) == 0){
 2be:	80 91 62 00 	lds	r24, 0x0062
 2c2:	80 ff       	sbrs	r24, 0
#ifdef __AVR_ATtiny13__
                      DDRB |= (1 << ONEWIREPIN);    // Pin auf Ausgang
 2c4:	b9 9a       	sbi	0x17, 1	; 23
#elif defined (__AVR_ATmega8__)
                      DDRD |= (1 << ONEWIREPIN);    // Pin auf Ausgang
#endif    
                  }
                TCNT0  = ~SENDEZEIT;
 2c6:	8a ef       	ldi	r24, 0xFA	; 250
 2c8:	82 bf       	out	0x32, r24	; 50
                TIMSK0 |= (1 << TOIE0);       // Timer Interrupt an
 2ca:	89 b7       	in	r24, 0x39	; 57
 2cc:	82 60       	ori	r24, 0x02	; 2
 2ce:	89 bf       	out	0x39, r24	; 57
         	fb_bit = (transbyte ^ shift_reg) & 0x01;
 2d0:	80 91 62 00 	lds	r24, 0x0062
 2d4:	90 91 60 00 	lds	r25, 0x0060
 2d8:	89 27       	eor	r24, r25
 2da:	81 70       	andi	r24, 0x01	; 1
 2dc:	80 93 6e 00 	sts	0x006E, r24
         	shift_reg = shift_reg >> 1;
 2e0:	80 91 60 00 	lds	r24, 0x0060
 2e4:	86 95       	lsr	r24
 2e6:	80 93 60 00 	sts	0x0060, r24
         	if (fb_bit)
 2ea:	80 91 6e 00 	lds	r24, 0x006E
 2ee:	88 23       	and	r24, r24
 2f0:	31 f0       	breq	.+12     	; 0x2fe <__vector_1+0x8e>
           		shift_reg = shift_reg ^ 0x8c;
 2f2:	80 91 60 00 	lds	r24, 0x0060
 2f6:	9c e8       	ldi	r25, 0x8C	; 140
 2f8:	89 27       	eor	r24, r25
 2fa:	80 93 60 00 	sts	0x0060, r24
                bitcount++;
 2fe:	80 91 63 00 	lds	r24, 0x0063
 302:	8f 5f       	subi	r24, 0xFF	; 255
 304:	80 93 63 00 	sts	0x0063, r24
                transbyte = transbyte >> 1;
 308:	80 91 62 00 	lds	r24, 0x0062
 30c:	86 95       	lsr	r24
 30e:	80 93 62 00 	sts	0x0062, r24
                if (bitcount == 8){
 312:	80 91 63 00 	lds	r24, 0x0063
 316:	88 30       	cpi	r24, 0x08	; 8
 318:	d1 f5       	brne	.+116    	; 0x38e <__vector_1+0x11e>
                        bitcount = 0;
 31a:	10 92 63 00 	sts	0x0063, r1
                        bytecount++;
 31e:	80 91 61 00 	lds	r24, 0x0061
 322:	8f 5f       	subi	r24, 0xFF	; 255
 324:	80 93 61 00 	sts	0x0061, r24
                        if (bytecount == 8){
 328:	80 91 61 00 	lds	r24, 0x0061
 32c:	88 30       	cpi	r24, 0x08	; 8
 32e:	19 f4       	brne	.+6      	; 0x336 <__vector_1+0xc6>
				 transbyte = shift_reg;  // CRC senden
 330:	80 91 60 00 	lds	r24, 0x0060
 334:	0a c0       	rjmp	.+20     	; 0x34a <__vector_1+0xda>
                        }
                        else if (bytecount == 9) status = IDLE;  // CRC senden
 336:	80 91 61 00 	lds	r24, 0x0061
 33a:	89 30       	cpi	r24, 0x09	; 9
 33c:	39 f1       	breq	.+78     	; 0x38c <__vector_1+0x11c>
			else transbyte = transdata[bytecount];
 33e:	e0 91 61 00 	lds	r30, 0x0061
 342:	ff 27       	eor	r31, r31
 344:	ec 59       	subi	r30, 0x9C	; 156
 346:	ff 4f       	sbci	r31, 0xFF	; 255
 348:	80 81       	ld	r24, Z
 34a:	80 93 62 00 	sts	0x0062, r24
 34e:	1f c0       	rjmp	.+62     	; 0x38e <__vector_1+0x11e>
                }
          }
          else if (status == IDLE) {           // Erste fallende Flanke
 350:	22 23       	and	r18, r18
 352:	31 f4       	brne	.+12     	; 0x360 <__vector_1+0xf0>
              TIMSK0 &= ~(1 << TOIE0);       // Timer Interrupt aus
 354:	89 b7       	in	r24, 0x39	; 57
 356:	8d 7f       	andi	r24, 0xFD	; 253
 358:	89 bf       	out	0x39, r24	; 57
              TCNT0 = 0;
 35a:	12 be       	out	0x32, r1	; 50
 35c:	21 e0       	ldi	r18, 0x01	; 1
 35e:	17 c0       	rjmp	.+46     	; 0x38e <__vector_1+0x11e>
              status = RESET;
          }
          else if (status & (RECEIVE_OPCODE | MATCHROM | WRITEMEM)){
 360:	82 2f       	mov	r24, r18
 362:	80 7b       	andi	r24, 0xB0	; 176
 364:	31 f0       	breq	.+12     	; 0x372 <__vector_1+0x102>
                  TCNT0 = ~ABTASTZEIT;          // Zeichen abtasten in ABTASTZEIT
 366:	8c ef       	ldi	r24, 0xFC	; 252
 368:	82 bf       	out	0x32, r24	; 50
                  TIMSK0 |= (1 << TOIE0);       // Timer Interrupt an
 36a:	89 b7       	in	r24, 0x39	; 57
 36c:	82 60       	ori	r24, 0x02	; 2
 36e:	89 bf       	out	0x39, r24	; 57
 370:	0e c0       	rjmp	.+28     	; 0x38e <__vector_1+0x11e>
          }
          else if (status == RESET) {           // Da hat ein anderer einen Presence Pulse gesendet
 372:	21 30       	cpi	r18, 0x01	; 1
 374:	29 f4       	brne	.+10     	; 0x380 <__vector_1+0x110>
              status = RECEIVE_OPCODE;
              TIMSK0 &= ~(1 << TOIE0);       // Timer Interrupt aus
 376:	89 b7       	in	r24, 0x39	; 57
 378:	8d 7f       	andi	r24, 0xFD	; 253
 37a:	89 bf       	out	0x39, r24	; 57
 37c:	20 e1       	ldi	r18, 0x10	; 16
 37e:	07 c0       	rjmp	.+14     	; 0x38e <__vector_1+0x11e>
          }
	  else if (status == PRESENCEPULSE);   // Gar nichts tun, Pegeländerung kommt vom eigenen Timer beim Senden
 380:	22 30       	cpi	r18, 0x02	; 2
 382:	29 f0       	breq	.+10     	; 0x38e <__vector_1+0x11e>
	  else {
		status = IDLE;
                TCNT0 = 0;
 384:	12 be       	out	0x32, r1	; 50
                TIMSK0 &= ~(1 << TOIE0);       // Timer Interrupt aus
 386:	89 b7       	in	r24, 0x39	; 57
 388:	8d 7f       	andi	r24, 0xFD	; 253
 38a:	89 bf       	out	0x39, r24	; 57
 38c:	20 e0       	ldi	r18, 0x00	; 0
     	  }	
     }
    status_global = status;
 38e:	20 93 6d 00 	sts	0x006D, r18
 392:	ff 91       	pop	r31
 394:	ef 91       	pop	r30
 396:	9f 91       	pop	r25
 398:	8f 91       	pop	r24
 39a:	2f 91       	pop	r18
 39c:	0f 90       	pop	r0
 39e:	0f be       	out	0x3f, r0	; 63
 3a0:	0f 90       	pop	r0
 3a2:	1f 90       	pop	r1
 3a4:	18 95       	reti
