---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[2.5.3 - Décalage logique (entiers non-signés)]]
1. [[2.6.6 - Extension signée]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.5 - Logique combinatoire]]
2. [[4.4 - Porte logique]]
3. [[4.5.5 - Multiplexeur binaire]]
4. [[4.5.6.3 - Additionneur de N-bits]]
5. [[4.5.9 - Unité arithmétique et logique (ALU)]]
6. [[4.6.2.1 - Write Enable (WE)]]
7. [[4.6.3.1 - Horloge (CLK)]]
8. [[4.6.4 - Registre]]
9. [[4.6.4.1 - Banque de registres (Circuit logique)]]
10. [[4.6.6 - Mémoire à accès aléatoire (RAM)]]
11. [[4.6.6.1 - Type de mémoires (fonc ordi)]]
12. [[4.6.6.2 - Bus (fonc ordi)]]


_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.1.1 - Instruction Fetch]]
3. [[5.4.1.1.1 - Compteur de Programme (PC)]]
4. [[5.4.2 - Registre d’usage général (GPR)]]
5. [[5.4.2.1 - Banque de registre (MIPS)]]
6. [[5.4.6.1.1 - Opcode (MIPS)]]
7. [[5.4.6.3.1 - Instruction Add Word (ADD) (MIPS)]]
8. [[5.4.6.3.3 - Instruction Add Word Immediate (ADDI) (MIPS)]]
9. [[5.4.6.3.5 - Instructions de type-R (MIPS)]]
10. [[5.4.6.3.6 - Instructions de type-I (MIPS)]]
11. [[5.4.6.6.5 - Adressage indirect indexé (MIPS)]]
12. [[5.4.6.5 - Architecture Load-Store]]
13. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]
14. [[5.4.6.4 - Instruction Load Upper Immediate (LUI) (MIPS)]]

_Fonctionnement des ordinateurs : Micro-architecture_
1. [[6.1 - Implémentation de l'instruction ''fetch'' (MIPS)]]
2. [[6.2 - Décodage d'instruction (MIPS)]]
3. [[6.2.1 - Décodage d'instruction de type-R (MIPS)]]
4. [[6.2.2 - Décodage d'instruction de type-I (MIPS)]]
5. [[6.2.2.1 - Unité de contrôle (MIPS)]]
6. [[6.2.3 - Décodage d'instructions ''Load'' & ''Store'' (MIPS)]]
7. [[6.2.4 - Décodage d'instruction de type-J (MIPS)]]

# Définition
Afin d'implémenter les branchements conditionnels, il faut
1. Effectuer des comparaisons 
	1. Les comparaisons sont effectuées par l'ALU. 
	2. Un signal `TestOK` est activé lorsque la condition du test est vraie.
2. Déterminer la nouvelle valeur du registre `PC`. Des blocs de logique combinatoire sont nécessaires: 
	1. Un additionneur prenant `PC+4` et l'offset décalé et étendu. 
	2. Un multiplexeur 2:1 qui sélectionne la source de la nouvelle valeur de `PC` sur base d'un signal `PCSrc` (`0:PC+4`, `1:PC+offset`). 
	3. Un signal fourni par l'unité de contrôle détermine s'il s'agit d'une opération de branchement `Branch` (`1:branchement`)

**Illustration** : ![[Pasted image 20240329143214.png]]
_Remarque_ :
1. cette architecture ne supporte pas l’instruction `JR`. Que faudrait-il ajouter/modifier à cet effet ?
2. C’est le principe d’implémentation d’un processeur cependant il est simplifié 
