
module divider_by_2 ( i_CLK, i_RSTN, o_CLK_DIV_2 );
  input i_CLK, i_RSTN;
  output o_CLK_DIV_2;


  fj4d1_hd o_CLK_DIV_2_reg ( .J(1'b1), .K(1'b1), .CK(i_CLK), .SN(i_RSTN), .RN(
        1'b1), .Q(o_CLK_DIV_2) );
endmodule

