<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Conversion Numérique-Analogique et Analogique-Numérique</title>
    <!-- KaTeX CSS -->
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.css" crossorigin="anonymous">
    <!-- KaTeX JS -->
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.js" crossorigin="anonymous"></script>
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/contrib/auto-render.min.js" crossorigin="anonymous"
        onload="renderMathInElement(document.body, { delimiters: [ {left: '$$', right: '$$', display: true}, {left: '$', right: '$', display: false}, {left: '\\(', right: '\\)', display: false}, {left: '\\[', right: '\\]', display: true} ] });"></script>
    <!-- Basic Styling -->
    <style>
        body {
            font-family: sans-serif;
            line-height: 1.6;
            margin: 2em;
            padding: 1em;
            border: 1px solid #ccc;
            font-size: 16px;
        }
        h1, h2, h3, h4 {
            color: #333;
            margin-top: 1.5em;
            margin-bottom: 0.8em;
        }
        h1 {
            font-size: 1.8em;
            text-align: center;
            border-bottom: 2px solid #666;
            padding-bottom: 0.5em;
            margin-bottom: 1em;
        }
        h2 {
            font-size: 1.5em;
            color: #444;
            border-bottom: 1px solid #ccc;
            padding-bottom: 0.3em;
             margin-top: 2em;
        }
        h3 {
            font-size: 1.3em;
            color: #555;
            margin-top: 1.8em;
        }
         h4 {
            font-size: 1.1em;
            color: #666;
            margin-top: 1.5em;
        }
        .placeholder {
            border: 1px dashed grey;
            padding: 1em;
            text-align: center;
            margin: 1.5em auto;
            background-color: #f0f0f0;
            display: block;
            max-width: 80%;
            min-height: 100px;
            box-sizing: border-box;
        }
        .placeholder-caption {
            text-align: center;
            font-style: italic;
            margin-top: 0.5em;
            color: #555;
            font-size: 0.9em;
        }
        .katex-display {
            display: block;
            margin: 1em 0;
            overflow-x: auto;
            overflow-y: hidden;
            padding: 0.5em 0;
        }
        .katex { font-size: 1.05em; }
        ul, ol {
            margin-left: 1.5em;
            margin-bottom: 1em;
        }
        li { margin-bottom: 0.5em; }
        table {
            border-collapse: collapse;
            margin: 1.5em auto;
            width: auto;
            max-width: 95%;
            border: 1px solid #ccc;
            font-size: 0.95em;
        }
        th, td {
            border: 1px solid #ccc;
            padding: 0.6em;
            text-align: center;
            vertical-align: middle;
        }
        th {
            background-color: #eee;
            font-weight: bold;
        }
        .section-intro, .definition-block, .example-block, .solution-block, .note-block, .disadvantages-block {
            background-color: #f9f9f9;
            padding: 0.8em 1.2em;
            border-left: 4px solid #ccc;
            margin-bottom: 1.2em;
            margin-top: 1em;
        }
        .example-block h4, .solution-block h4 { margin-top: 0.2em;}
        .note-block { border-left-color: #f0ad4e; }
        .disadvantages-block { border-left-color: #d9534f; }
        .code { font-family: monospace; background-color: #eee; padding: 0.2em 0.4em; border-radius: 3px;}
        .footer-info {
            display: flex;
            justify-content: space-between;
            margin-top: 2em;
            padding-top: 1em;
            border-top: 1px solid #eee;
            font-size: 0.9em;
            color: #777;
        }
        .page-number { font-style: italic; }
        strong { color: #444; }
    </style>
</head>
<body>

    <h1>CONVERSION NUMERIQUE-ANALOGIQUE ET ANALOGIQUE-NUMERIQUE</h1>

    <!-- ========================== SECTION A: PRESENTATION GENERALE ========================== -->
    <section id="presentation">
        <h2>A) PRESENTATION</h2>
        <span class="page-number">Page 1</span>

        <h3>Iº) Conversion</h3>
        <p>En électronique, la conversion de données a pour but de transformer une grandeur, électrique ou numérique, en une autre grandeur électrique ou numérique elle aussi, pour en faciliter l'exploitation. Cette technique est aujourd'hui couramment employée dans les appareils à affichage numérique et dans les systèmes de traitement numérique de l'information (incluant micro-processeurs et micro-ordinateurs).</p>

        <h3>IIº) Grandeurs analogiques et numériques</h3>
        <div class="definition-block">
            <h4>1°) Grandeur analogique</h4>
            <p>C'est une grandeur qui varie dans le temps de façon <strong>continue</strong>. Par exemple :</p>
            <ul>
                <li>la tension aux bornes d'une pile électrique,</li>
                <li>le courant dans un galvanomètre,</li>
                <li>la vitesse d'un véhicule.</li>
            </ul>
        </div>
        <div class="definition-block">
            <h4>2°) Grandeur numérique</h4>
            <p>C'est une grandeur qui varie dans le temps de manière <strong>discontinue</strong> (par paliers). Par exemple :</p>
            <ul>
                <li>le nombre de voyageurs franchissant un portillon,</li>
                <li>l'indication d'une pendule à affichage numérique.</li>
            </ul>
            <p>C'est donc toujours un nombre (souvent entier dans les exemples simples, mais représentant une valeur discrète). En électronique, on utilise surtout des grandeurs numériques formées de <strong>0</strong> et de <strong>1</strong> logiques (représentation binaire). Celles-ci présentent de nombreux avantages par rapport aux grandeurs analogiques (tension ou courant) :</p>
            <ul>
                <li>Insensibilité relative aux bruits et aux distorsions.</li>
                <li>Facilité de mémorisation et de restitution.</li>
                <li>Possibilité de traitement par des circuits logiques et des processeurs.</li>
            </ul>
        </div>
    </section>

    <!-- ========================== SECTION B: CONVERSION NUMERIQUE-ANALOGIQUE (CNA / DAC) ========================== -->
    <section id="cna">
        <h2>B) CONVERSION NUMERIQUE – ANALOGIQUE (#/Ω) (CNA / DAC)</h2>
         <p>Un Convertisseur Numérique-Analogique (CNA), ou DAC (Digital-to-Analog Converter), convertit un nombre numérique (généralement binaire : naturel, signé, réfléchi, BCD...) en une grandeur analogique (tension ou courant) proportionnelle à la valeur de ce nombre.</p>

        <h3>Iº) Présentation</h3>
        <div class="placeholder">[Placeholder for DAC block diagram - Fig B.I]</div>
        <p class="placeholder-caption">Fig B.I : Schéma bloc d'un CNA. Entrées numériques $N_E = (E_{n-1}...E_1E_0)$, Sortie analogique $V_s$ (ou $I_s$).</p>
        <p>L'équation de la sortie peut se mettre sous la forme :</p>
        <p style="text-align: center;"><strong>Sortie analogique = k × valeur numérique de l'entrée</strong></p>
        $$ V_s = k \cdot N_E \quad \text{ou} \quad I_s = k \cdot N_E $$
        <p>où :</p>
        <ul>
            <li>$N_E$ est la valeur décimale correspondant au nombre binaire d'entrée.</li>
            <li>$k$ est un facteur de proportionnalité (le "pas" ou quantum de base, voir ci-dessous) qui dépend de chaque CNA.</li>
            <li>Si la sortie est une tension, $k$ est un facteur en volts (V).</li>
            <li>Si la sortie est un courant, $k$ est un facteur en ampères (A).</li>
        </ul>
        <p>Le nombre d'entrées $n$ (nombre de bits) détermine le nombre de valeurs de sorties possibles ($2^n$). Un CNA peut avoir typiquement 8, 10, 12, 16 bits ou plus. Pour $n=16$, il y a $2^{16} = 65536$ valeurs de sorties possibles.</p>

        <div class="example-block">
            <h4>Exemple : Fonction de transfert d'un CNA 4 bits</h4>
            <span class="page-number">Page 2</span>
            <p>Tracer la fonction de transfert $V_s = f(N_E)$ avec $k=0,1$ V pour un CNA 4 bits, pour $N_E$ (valeur décimale) variant de 0 à 15.</p>
            <div class="placeholder">[Placeholder for DAC transfer function plot Vs=f(NE) - Page 2]</div>
            <p class="placeholder-caption">Fonction de transfert $V_s = f(N_E)$ pour un CNA 4 bits avec $k=0.1$ V.</p>
            <p><em>Note : La sortie est une fonction en escalier, chaque marche correspondant à une augmentation de 1 de la valeur numérique $N_E$. La hauteur de chaque marche est $k = 0.1$ V. La tension maximale est $k \times (2^4-1) = 0.1 \times 15 = 1.5$ V.</em></p>
        </div>

        <div class="example-block">
            <h4>Exercice 1</h4>
            <p>Soit un CNA de 5 bits dont la sortie est un courant. Quand l'entrée numérique binaire naturel est <span class="code">10100</span>, le courant de sortie est de 10 mA. Calculez l'intensité de sortie pour une entrée en binaire naturel de <span class="code">11101</span>.</p>
            <div class="solution-block">
                <h4>Solution</h4>
                <p>La valeur décimale de <span class="code">10100</span>$_2$ est $1 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = 16 + 4 = 20$.</p>
                <p>On a $I_s = k \cdot N_E$. Donc $10 \text{ mA} = k \cdot 20$.</p>
                <p>Cela donne $k = \frac{10 \text{ mA}}{20} = 0.5 \text{ mA}$ (par unité décimale).</p>
                <p>L'entrée <span class="code">11101</span>$_2$ a une valeur décimale de $1 \cdot 16 + 1 \cdot 8 + 1 \cdot 4 + 0 \cdot 2 + 1 \cdot 1 = 16+8+4+1 = 29$.</p>
                <p>Le courant de sortie sera $I_o = k \cdot 29 = 0.5 \text{ mA} \times 29 = 14.5 \text{ mA}$.</p>
            </div>
        </div>

        <div class="example-block">
            <h4>Exercice 2</h4>
            <p>Quelle est la plus grande tension de sortie (tension pleine échelle) d'un CNA si ce dernier fournit 1 V quand l'entrée est <span class="code">00110010</span>$_2$?</p>
             <div class="solution-block">
                 <h4>Solution</h4>
                 <p>L'entrée <span class="code">00110010</span>$_2$ (supposons 8 bits) a la valeur décimale $0 \cdot 128 + 0 \cdot 64 + 1 \cdot 32 + 1 \cdot 16 + 0 \cdot 8 + 0 \cdot 4 + 1 \cdot 2 + 0 \cdot 1 = 32 + 16 + 2 = 50$.</p>
                 <p>On a $V_s = k \cdot N_E$. Donc $1 \text{ V} = k \cdot 50$.</p>
                 <p>Cela donne $k = \frac{1 \text{ V}}{50} = 0.02 \text{ V} = 20 \text{ mV}$ (par unité décimale).</p>
                 <p>La plus grande tension de sortie correspond à l'entrée maximale. Pour un CNA 8 bits, l'entrée maximale est <span class="code">11111111</span>$_2$, dont la valeur décimale est $2^8 - 1 = 255$.</p>
                 <p>La tension de sortie maximale (pleine échelle) est $V_{o max} = k \cdot 255 = 20 \text{ mV} \times 255 = 5100 \text{ mV} = 5.1 \text{ V}$.</p>
             </div>
        </div>

        <h3>II°) Définitions relatives au CNA</h3>
        <div class="definition-block">
             <h4>1°) Sortie analogique : Pseudo-analogique</h4>
             <span class="page-number">Page 3</span>
             <p>La sortie d'un CNA n'est pas une grandeur strictement analogique, parce qu'elle ne prend que des valeurs spécifiques (discrètes). Cependant, si le nombre de valeurs de sorties différentes ($2^n$) est grand, on se rapproche d'une grandeur analogique qui varie continûment dans une plage de valeurs. En conclusion, la sortie d'un CNA est une grandeur « <strong>pseudo-analogique</strong> ».</p>
        </div>

        <div class="definition-block">
            <h4>2°) Poids de l'entrée</h4>
             <p>On remarque que l'on est obligé d'effectuer une conversion binaire $\to$ décimal du nombre d'entrée pour utiliser $V_s = k \cdot N_E$. On peut aussi exprimer la sortie comme une somme pondérée des bits d'entrée.</p>
             <p>Soit un CNA $n$ bits avec les entrées $E_{n-1}$ (MSB) ... $E_1, E_0$ (LSB). La valeur décimale est $N_E = E_{n-1}2^{n-1} + \dots + E_1 2^1 + E_0 2^0$.</p>
             <p>La sortie est $V_s = k \cdot (E_{n-1}2^{n-1} + \dots + E_1 2^1 + E_0 2^0)$.</p>
             <p>On peut réécrire ceci comme :</p>
             $$ V_s = E_{n-1} (k \cdot 2^{n-1}) + \dots + E_1 (k \cdot 2^1) + E_0 (k \cdot 2^0) $$
             $$ V_s = E_{n-1} k_{n-1} + \dots + E_1 k_1 + E_0 k_0 $$
             <p>Où $k_i = k \cdot 2^i$ est le <strong>poids</strong> (en V ou A) associé au bit $E_i$. Chaque bit $E_i$ (valant 0 ou 1) contribue à la sortie proportionnellement à son poids $k_i$. La sortie est la somme des contributions des bits qui sont à 1.</p>
        </div>

        <div class="example-block">
            <h4>Exemple (Poids)</h4>
            <p>Soit un CNA 5 bits dont la tension de sortie $V_s = 0,2$ V quand l'entrée numérique vaut <span class="code">00001</span> ($N_E=1$). Trouver la valeur de sortie si l'entrée vaut <span class="code">11111</span>, et si l'entrée vaut <span class="code">10101</span>.</p>
            <p>Ici, $k = 0.2$ V / 1 = 0.2 V.</p>
            <p>Les poids sont :
                $k_0 = k \cdot 2^0 = 0.2$ V,
                $k_1 = k \cdot 2^1 = 0.4$ V,
                $k_2 = k \cdot 2^2 = 0.8$ V,
                $k_3 = k \cdot 2^3 = 1.6$ V,
                $k_4 = k \cdot 2^4 = 3.2$ V.
            </p>
            <p>Pour l'entrée <span class="code">11111</span>: $V_{s1} = 1 \cdot k_4 + 1 \cdot k_3 + 1 \cdot k_2 + 1 \cdot k_1 + 1 \cdot k_0 = 3.2 + 1.6 + 0.8 + 0.4 + 0.2 = 6.2$ V.</p>
            <p>Pour l'entrée <span class="code">10101</span>: $V_{s2} = 1 \cdot k_4 + 0 \cdot k_3 + 1 \cdot k_2 + 0 \cdot k_1 + 1 \cdot k_0 = 3.2 + 0 + 0.8 + 0 + 0.2 = 4.2$ V.</p>
            <p><em>(Ces résultats correspondent à $V_s = k \cdot N_E = 0.2 \times 31 = 6.2V$ et $0.2 \times 21 = 4.2V$).</em></p>
        </div>

        <div class="definition-block">
            <h4>3°) Tension de référence, Quantum</h4>
            <p>Souvent, la sortie analogique maximale est liée à une <strong>Tension de Référence</strong> ($U_{ref}$ ou $V_{ref}$). Le facteur $k$ est alors proportionnel à $V_{ref}$.</p>
            <p>Le <strong>Quantum</strong> ($q$) est la plus petite variation possible de la tension (ou courant) de sortie, correspondant à une variation de 1 de la valeur numérique d'entrée (typiquement, le passage de $N_E$ à $N_E+1$, ou le poids du LSB, $k_0$). Il est aussi égal au facteur $k$ défini précédemment.</p>
            <p>La relation est :</p>
            $$ q = k = \frac{V_{FS}}{2^n - 1} \approx \frac{U_{ref}}{2^n} $$
            <p>où $V_{FS}$ est la tension de pleine échelle (Full Scale), souvent proche de $U_{ref}$. La formule exacte liant $q$ et $U_{ref}$ dépend du design spécifique du CNA, mais la relation la plus courante pour le pas élémentaire est :</p>
            $$ q = \frac{U_{ref}}{2^n} $$
            <ul>
                <li>$U_{ref}$ est la tension de référence du convertisseur.</li>
                <li>$q$ est le quantum (aussi appelé LSB - Least Significant Bit - en termes de valeur analogique).</li>
                <li>$n$ est le nombre de bits d'entrée.</li>
            </ul>
        </div>

        <div class="example-block">
            <h4>Exemple (Quantum)</h4>
            <p>Soit un CNA 8 bits avec une tension de référence $U_{ref} = 5$ V. Calculez la valeur du quantum $q$.</p>
            $$ q = \frac{U_{ref}}{2^n} = \frac{5 \text{ V}}{2^8} = \frac{5 \text{ V}}{256} \approx 0.0195 \text{ V} = 19.5 \text{ mV} $$
        </div>

        <div class="definition-block">
            <h4>4°) La tension pleine échelle (Full Scale)</h4>
            <p>La tension pleine échelle ($U_{max}$ ou $V_{FS}$) est la tension (ou courant) maximum que l'on peut obtenir en sortie du convertisseur. Elle correspond généralement à l'entrée numérique maximale ($N_E = 2^n - 1$).</p>
            $$ U_{max} = k \times (2^n - 1) = q \times (2^n - 1) $$
            <p>En utilisant $q = U_{ref}/2^n$, on obtient :</p>
            $$ U_{max} = \frac{U_{ref}}{2^n} \times (2^n - 1) = U_{ref} \left( 1 - \frac{1}{2^n} \right) $$
            <p>Notez que la tension pleine échelle est égale à la tension de référence moins un quantum.</p>
        </div>

        <div class="example-block">
            <h4>Exemple (Pleine échelle)</h4>
             <p>A partir de l'exemple précédent (8 bits, $U_{ref}=5V$, $q=19.5mV$), calculez la valeur de $U_{max}$.</p>
             $$ U_{max} = q \times (2^n - 1) = 19.53 \text{ mV} \times (2^8 - 1) = 19.53 \text{ mV} \times 255 \approx 4980 \text{ mV} = 4.98 \text{ V} $$
             <p>Ou directement :</p>
             $$ U_{max} = U_{ref} \left( 1 - \frac{1}{2^n} \right) = 5 \text{ V} \left( 1 - \frac{1}{256} \right) = 5 \text{ V} \times \frac{255}{256} \approx 4.98 \text{ V} $$
        </div>

        <span class="page-number">Page 4</span>
        <div class="definition-block">
            <h4>5°) La résolution</h4>
            <p>La <strong>résolution</strong> d'un CNA est définie comme le rapport du quantum $q$ à la tension (ou courant) de pleine échelle $U_{max}$.</p>
            $$ R = \frac{q}{U_{max}} = \frac{U_{ref}/2^n}{(2^n - 1) U_{ref} / 2^n} = \frac{1}{2^n - 1} \approx \frac{1}{2^n} $$
            <p>La résolution indique la plus petite variation relative de sortie que le CNA peut produire.</p>
        </div>
        <div class="note-block">
            <h4>Attention (Résolution)</h4>
            <p>Par abus de langage, on dit souvent que la résolution du convertisseur est de <strong>n bits</strong>. On notera que cette résolution (le nombre de pas discrets) ne dépend que du nombre de bits $n$ à convertir, et non de la précision des composants internes (qui affecte la précision réelle de chaque pas).</p>
        </div>

        <div class="definition-block">
            <h4>6°) Symbole normalisé</h4>
            <div class="placeholder">[Placeholder for normalized DAC symbol - Page 4]</div>
            <p class="placeholder-caption">Symbole normalisé d'un CNA.</p>
        </div>

        <h3>III°) Différents types de C.N.A.</h3>
        <h4>1º) C.N.A. à résistances pondérées</h4>
        <p>La structure est celle d'un sommateur inverseur utilisant un amplificateur opérationnel (AOP). Le rapport des résistances d'entrée est choisi pour réaliser les poids binaires $k_i = k \cdot 2^i$.</p>
        <div class="placeholder">[Placeholder for Weighted Resistor DAC circuit - Page 4]</div>
        <p class="placeholder-caption">Circuit CNA à résistances pondérées (4 bits). Les entrées $E_0..E_3$ commandent des interrupteurs (K0..K3) connectant $-V_{ref}$ ou la masse à des résistances $16R, 8R, 4R, 2R$. L'AOP est monté en sommateur inverseur avec une résistance de feedback $R$.</p>
        <p>La tension de sortie est donnée par (en supposant l'AOP idéal et $R_f = R$):</p>
        $$ V_s = - \left( \frac{-V_{ref}}{2R} E_3 + \frac{-V_{ref}}{4R} E_2 + \frac{-V_{ref}}{8R} E_1 + \frac{-V_{ref}}{16R} E_0 \right) \times R $$
        $$ V_s = V_{ref} \left( \frac{E_3}{2} + \frac{E_2}{4} + \frac{E_1}{8} + \frac{E_0}{16} \right) $$
        <p>Cette formule correspond bien à la sortie attendue $k \cdot N_E$ si on pose $V_{ref}/16 = k$.
        <br><span class="page-number">Page 5</span>
        La sortie maximale est $V_{ref}(1/2+1/4+1/8+1/16) = V_{ref}(15/16)$. Le quantum est $k = V_{ref}/16$.</p>

        <div class="disadvantages-block">
            <h4>Inconvénients des résistances pondérées</h4>
            <ul>
                <li>Ce convertisseur nécessite l'utilisation de résistances de précision dont les valeurs s'échelonnent sur une large gamme (de $R$ à $2^n R$). Ces résistances sont difficiles à fabriquer avec précision, surtout pour un grand nombre de bits $n$, et sont donc coûteuses.</li>
                <li>Les défauts de l'AOP (offset, courants de biais) peuvent affecter la précision.</li>
                <li>L'imperfection de la tension de référence $V_{ref}$ affecte directement la sortie.</li>
                <li>Le défaut des commutateurs (résistance non nulle Ron) peut introduire des erreurs.</li>
            </ul>
        </div>

        <h4>2º) C.N.A. à réseau R-2R</h4>
        <p>Ce type de CNA utilise un réseau en échelle ("ladder") constitué uniquement de deux valeurs de résistances, $R$ et $2R$, ce qui est beaucoup plus facile à fabriquer avec précision (notamment en technologie intégrée où le rapport des résistances est bien maîtrisé).</p>
        <div class="placeholder">[Placeholder for R-2R Ladder DAC circuit - Page 5]</div>
        <p class="placeholder-caption">Circuit CNA à réseau R-2R (4 bits). Les entrées $E_0..E_3$ commutent chaque branche $2R$ vers $-V_{ref}$ ou la masse. L'AOP est monté en inverseur avec gain $-1$ ($R_f=2R$ et $R_{in}=2R$ vu de l'AOP?). Ou plus souvent, l'AOP est en suiveur ou convertisseur courant-tension à la sortie du réseau.</p>
        <p>On obtient par la méthode des courants (ou par analyse de Thévenin successive) que la tension de sortie est également proportionnelle à la valeur numérique d'entrée, avec la même relation que pour le CNA à résistances pondérées :</p>
        $$ V_s = V_{ref} \left( \frac{E_3}{2} + \frac{E_2}{4} + \frac{E_1}{8} + \frac{E_0}{16} \right) $$
        <p><em>(Le signe dépend de l'utilisation de $V_{ref}$ ou $-V_{ref}$ et de la configuration de l'AOP de sortie).</em> Ce montage est le plus répandu en pratique.</p>

    </section>

    <!-- ========================== SECTION C: CONVERSION ANALOGIQUE-NUMERIQUE (CAN / ADC) ========================== -->
    <section id="can">
        <h2>C) CONVERSION ANALOGIQUE – NUMERIQUE (Ω/#) (CAN / ADC)</h2>
        <p>Un Convertisseur Analogique-Numérique (CAN), ou ADC (Analog-to-Digital Converter), convertit une grandeur analogique (tension ou courant) en un nombre numérique (généralement binaire : naturel, signé, etc.) proportionnel à la valeur de cette grandeur analogique.</p>

        <h3>Iº) Présentation</h3>
        <span class="page-number">Page 6</span>
        <div class="placeholder">[Placeholder for ADC block diagram - Fig C.I]</div>
        <p class="placeholder-caption">Fig C.I : Schéma bloc d'un CAN. Entrée analogique $V_e$, Sorties numériques $N_S = (N_{n-1}...N_0)$.</p>
        <p>L'équation de la sortie (la valeur numérique $N_S$) peut se mettre sous la forme :</p>
        <p style="text-align: center;"><strong>Sortie numérique = k × entrée analogique</strong></p>
        $$ N_S = \text{round}(k \cdot V_e) $$
        <p>où :</p>
        <ul>
            <li>$V_e$ est la tension (ou courant) d'entrée analogique.</li>
            <li>$k$ est un facteur de proportionnalité qui dépend de chaque CAN, il s'exprime en $V^{-1}$ (ou $A^{-1}$). Il est lié à la tension de référence et au nombre de bits. $k \approx 2^n / U_{ref}$.</li>
            <li>$N_S$ est la valeur numérique (souvent entière) de sortie. La fonction "round" indique l'opération de quantification inhérente à la conversion.</li>
        </ul>

        <div class="example-block">
            <h4>Exemple : Fonction de transfert d'un CAN 4 bits</h4>
            <p>Tracer la fonction de transfert $N_S = f(V_e)$ avec $k = 10 V^{-1}$ pour un CAN 4 bits, avec $V_e$ variant de 0 à 1,5 V.</p>
            <div class="placeholder">[Placeholder for ADC transfer function plot Ns=f(Ve) - Page 6]</div>
            <p class="placeholder-caption">Fonction de transfert $N_S = f(V_e)$ pour un CAN 4 bits avec $k=10 V^{-1}$.</p>
             <p><em>Note : La sortie $N_S$ est une fonction en escalier. Le nombre de bits (4) limite la sortie $N_S$ à des valeurs entières entre 0 et $2^4-1 = 15$. La tension d'entrée correspondant à 1 LSB (quantum d'entrée) est $q_e = 1/k = 1 / (10 V^{-1}) = 0.1 V$. La sortie passe de $N_S$ à $N_S+1$ lorsque $V_e$ dépasse $(N_S+0.5) \times q_e$. La tension pleine échelle (correspondant à $N_S=15$) serait théoriquement $15 / k = 1.5V$.</em></p>
        </div>

        <h3>IIº) Définitions relatives au CAN</h3>
        <div class="definition-block">
            <h4>1º) Echantillonnage Blocage (Sample and Hold)</h4>
            <p>La Conversion Analogique-Numérique n'est généralement pas instantanée. Si la tension d'entrée varie pendant la conversion, cela peut entraîner des erreurs.</p>
            <p>Ainsi, à des intervalles de temps réguliers (période $T_e$, fréquence $f_e=1/T_e$), on prélève la valeur de la tension à convertir (<strong>Echantillonnage</strong> ou Sample) et on la garde constante dans une mémoire analogique (condensateur) (<strong>Blocage</strong> ou Hold) pendant toute la durée de la conversion. C'est le rôle d'un circuit <strong>Échantillonneur-Bloqueur</strong> (Sample and Hold - S/H) placé en amont du CAN.</p>
            <p>Pour que l'échantillonnage donne une image fidèle de la tension d'entrée (évitant le repliement de spectre ou aliasing), il est nécessaire que la fréquence d'échantillonnage $f_e$ soit supérieure au double de la fréquence maximale $f_{max}$ contenue dans le signal d'entrée (<strong>Théorème de SHANNON-Nyquist</strong>) :</p>
            $$ f_e > 2 f_{max} $$
             <span class="page-number">Page 7</span>
            <div class="placeholder">[Placeholder for S/H waveforms - Fig 1a, 1b, 1c - Page 7]</div>
            <p class="placeholder-caption">Fig 1 : Echantillonnage-Blocage. (a) Signal original V(t). (b) Signal échantillonné V_échant(t). (c) Signal bloqué V_bloc(t).</p>
            <div class="placeholder">[Placeholder for S/H circuit - Page 7]</div>
            <p class="placeholder-caption">Réalisation schématique d'un échantillonneur-bloqueur (Interrupteur SW1 commandé par l'horloge d'échantillonnage, condensateur C de mémorisation, buffer de sortie AOP non montré).</p>
        </div>
         <div class="definition-block">
             <h4>2°) Symbole normalisé</h4>
             <div class="placeholder">[Placeholder for normalized ADC symbol - Page 7]</div>
             <p class="placeholder-caption">Symbole normalisé d'un CAN.</p>
         </div>

        <h3>III°) Différents types de C.A.N.</h3>
        <h4>1º) C.A.N. par utilisation d'un C.N.A. (Convertisseurs à Contre-Réaction)</h4>
        <p>Il s'agit de transformer la tension électrique d'entrée $V_{in}$ en un nombre binaire $N_S$. Pour cela, on fabrique à l'aide d'une logique appropriée un nombre binaire. Celui-ci est envoyé à tout instant sur un C.N.A. qui le transforme en une tension $V_{CNA}$. Cette dernière est comparée en permanence avec la tension à convertir $V_{in}$ au moyen d'un comparateur. Lorsque l'égalité $V_{CNA} \approx V_{in}$ est réalisée, on arrête la génération du nombre binaire. La dernière valeur de celui-ci est l'équivalent binaire de la tension à convertir $V_{in}$.</p>
        <span class="page-number">Page 8</span>
        <div class="placeholder">[Placeholder for Generic Feedback ADC structure - Fig 9 - Page 8]</div>
        <p class="placeholder-caption">Fig 9 : Structure générale d'un CAN à contre-réaction (Comparateur, Logique de contrôle, CNA).</p>

        <h5>a) C.AN. incrémental (à rampe numérique)</h5>
        <p>Un compteur binaire naturel, commandé par une horloge, génère une suite de nombres binaires croissants (rampe numérique : 0, 1, 2, ...). Ces nombres sont envoyés au CNA. La sortie $V_{CNA}$ augmente en escalier. L'horloge est commandée (validée) par la sortie du comparateur. Dès que $V_{CNA} > V_{in}$, le comparateur bascule, arrête l'horloge et le comptage. Le contenu du compteur est alors l'image numérique de $V_{in}$.</p>
        <div class="placeholder">[Placeholder for Incremental ADC (Counter Ramp) - Fig 10 - Page 8]</div>
        <p class="placeholder-caption">Fig 10 : CAN incrémental (à rampe numérique). Le chronogramme montre $V_{in}$, $V_{CNA}$ (en escalier), et l'horloge Ck qui s'arrête quand $V_{CNA}$ dépasse $V_{in}$.</p>
        <p><em>Inconvénient : Le temps de conversion dépend de $V_{in}$ et peut être long (jusqu'à $2^n$ coups d'horloge).</em></p>

        <h5>b) C.AN. à essais successifs (SAR - Successive Approximation Register)</h5>
        <p>C'est le type de CAN le plus répandu. Il fonctionne par dichotomie. La logique essaie les bits un par un, en commençant par le bit de poids le plus fort (MSB).</p>
        <ol>
            <li>On met le MSB à 1, tous les autres à 0. On convertit ce nombre $N$ via le CNA $\to V_{CNA}$.</li>
            <li>On compare $V_{CNA}$ à $V_{in}$.</li>
            <li>Si $V_{CNA} < V_{in}$, on conserve le MSB à 1. Sinon, on le remet à 0.</li>
            <li>On passe au bit suivant (MSB-1), on le met à 1, et on recommence la comparaison.</li>
            <li>On continue ainsi jusqu'au LSB.</li>
        </ol>
        <p>L'image de la tension à convertir est égale au contenu final du registre de sortie de la logique (SAR).</p>
        <p>Ce type de convertisseur est plus compliqué que le précédent, mais il est beaucoup plus rapide. Si $n$ est le nombre de bits, il faut ici $n$ essais (comparaisons) pour réaliser une conversion complète, soit $n$ tops d'horloge (plus un peu de temps pour la logique et le CNA). Dans le cas du convertisseur incrémental, il faut jusqu'à $2^n$ tops d'horloge.</p>
        <div class="placeholder">[Placeholder for Successive Approximation ADC (SAR) - Fig 11 - Page 8]</div>
        <p class="placeholder-caption">Fig 11 : CAN à essais successifs. Le chronogramme montre l'évolution de $V_{CNA}$ convergeant vers $V_{in}$ par approximations successives, bit par bit, en $n$ cycles d'horloge.</p>

        <span class="page-number">Page 9</span>
        <h4>2º) C.AN. à conversion TENSION - FREQUENCE</h4>
        <p>La tension à convertir $V_{in}$ commande un oscillateur commandé par la tension (VCO - Voltage Controlled Oscillator). Cet oscillateur fournit un signal carré de fréquence $f$ proportionnelle à la tension $V_{in}$ ($f = k' V_{in}$).</p>
        <p>Une logique comprenant une base de temps (qui définit une durée de comptage fixe $T_c$) et un système de comptage (compteur) constitue un fréquencemètre. On compte le nombre d'impulsions $N$ issues du VCO pendant la durée $T_c$.</p>
        $$ N = f \times T_c = (k' V_{in}) \times T_c = (k' T_c) V_{in} $$
        <p>Après chaque comptage, le contenu $N$ du compteur est l'équivalent numérique de la tension $V_{in}$.</p>
        <div class="placeholder">[Placeholder for Voltage-to-Frequency ADC - Fig 12 - Page 9]</div>
        <p class="placeholder-caption">Fig 12 : CAN à conversion tension-fréquence (VCO, Base de temps, Compteur, Séquenceur).</p>

        <h4>3º) C.AN. à conversion TENSION - DUREE</h4>
        <h5>a) CAN à simple rampe</h5>
        <p>Cité pour mémoire car peu fiable et peu précis. Il a été abandonné au profit du convertisseur à double rampe.</p>
        <p>Principe : On charge un condensateur C à courant constant $I_c$ (générant une rampe de tension $V_C(t) = I_c t / C$). En même temps, on lance un compteur commandé par une horloge de fréquence $f_h$. Quand la tension aux bornes du condensateur $V_C(t)$ est égale à la tension à convertir $V_{in}$, on arrête le compteur. Le contenu $N$ du compteur est proportionnel au temps $t_1$ écoulé, et donc à $V_{in}$ ($V_{in} = I_c t_1 / C$, $N = f_h t_1$).</p>
        $$ N = f_h \times \frac{C V_{in}}{I_c} $$
        <p><em>Inconvénients : Dépend de la stabilité de $I_c$, $C$, $f_h$.</em></p>
        <div class="placeholder">[Placeholder for Single-Slope ADC - Fig 13 - Page 9]</div>
        <p class="placeholder-caption">Fig 13 : Principe d'un CAN tension-durée (simple rampe).</p>

        <span class="page-number">Page 10</span>
        <h5>b) CAN à double rampe (Dual-Slope ADC)</h5>
        <p>Il est souvent utilisé dans les indicateurs de tableau (panel meters) ou les voltmètres numériques en raison de sa bonne précision, sa simplicité et son excellente réjection du bruit (notamment le 50/60 Hz si le temps d'intégration est un multiple de la période du secteur).</p>
        <div class="placeholder">[Placeholder for Dual-Slope ADC Circuit - Fig 13a - Page 10]</div>
        <p class="placeholder-caption">Fig 13a : Principe d'un CAN tension-durée à double rampe (Intégrateur avec commutateur d'entrée, comparateur, compteur, logique de contrôle).</p>
        <p><strong>Principe :</strong></p>
        <ul>
            <li><strong>Premier temps (Phase 1 - Intégration) :</strong> A partir d'un instant $t_0$ (charge initiale $Q_{t0}$ sur C, souvent nulle), on intègre la tension d'entrée inconnue $V_x$ pendant une durée <strong>fixe</strong> $T_1 = t_1 - t_0$. La tension aux bornes de l'intégrateur (supposé inverseur) atteint $V_1 = -\frac{1}{RC} \int_{t_0}^{t_1} V_x dt$. Si $V_x$ est constant, $V_1 = - \frac{V_x T_1}{RC}$. La variation de charge est $\Delta Q_1 = C |V_1| = \frac{V_x T_1}{R}$.</li>
            <li><strong>Second temps (Phase 2 - Décharge) :</strong> A l'instant $t_1$, on commute l'entrée de l'intégrateur sur une tension de référence <strong>fixe</strong> et de polarité opposée, $-V_{ref}$. L'intégrateur se décharge alors avec une pente constante et opposée : $\frac{dV_C}{dt} = - \frac{-V_{ref}}{RC} = \frac{V_{ref}}{RC}$. Cette décharge dure un temps $T_2 = t_2 - t_1$, jusqu'à ce que la tension $V_C$ repasse par zéro (détecté par le comparateur). Pendant ce temps, on compte les impulsions d'une horloge de fréquence $f_h$.</li>
        </ul>
        <p>La variation de charge pendant la décharge est $\Delta Q_2 = I_d T_2 = \frac{V_{ref}}{R} T_2$.</p>
        <p>A la fin ($t_2$), la tension (et la charge) est revenue à sa valeur initiale. Donc $\Delta Q_1 = \Delta Q_2$ (en valeur absolue) :</p>
        $$ \frac{V_x T_1}{R} = \frac{V_{ref} T_2}{R} \implies V_x T_1 = V_{ref} T_2 $$
        <p>Le nombre d'impulsions comptées pendant $T_2$ est $N = f_h T_2$. On a donc $T_2 = N / f_h$.</p>
        $$ V_x T_1 = V_{ref} \frac{N}{f_h} \implies N = \left( \frac{f_h T_1}{V_{ref}} \right) V_x $$
        <p>Le nombre de coups d'horloge compté $N$ est bien proportionnel à la tension d'entrée $V_x$.</p>
        <p>Dans le cas idéal, la précision ne dépend que de la stabilité de $V_{ref}$. Le résultat est indépendant de $R$, $C$ et (dans une certaine mesure) de $f_h$ si la même horloge est utilisée pour $T_1$ (qui est souvent $k/f_h$ avec $k=2^n$ coups) et pour compter $N$. En réalité, la dérive de l'intégrateur (offset, courants de fuite) et l'erreur du comparateur sont deux sources d'imprécision non négligeables.</p>
        <span class="page-number">Page 11</span>
        <div class="placeholder">[Placeholder for Dual-Slope Timing Waveforms - Fig 13b - Page 11]</div>
        <p class="placeholder-caption">Fig 13b : Chronogrammes du CAN à double rampe (Tension intégrateur $V_A$, Commande $Pa1/Pa2$, Sortie comparateur $e_2$, Horloge/Comptage $E_A$).</p>

        <h4>4°) C.AN. Parallèle ou FLASH</h4>
        <p>Lorsqu'on désire une conversion ultra rapide (échantillonnage à très haute fréquence), pour les applications vidéo ou radar par exemple, on peut utiliser un convertisseur flash (encore appelé parallèle).</p>
        <p>Un tel dispositif est basé sur l'emploi de $2^n - 1$ comparateurs pour une conversion sous $n$ bits. Les entrées inverseuses de ces comparateurs sont connectées à un réseau diviseur de tension (pont de résistances identiques) qui fournit $2^n-1$ tensions de référence échelonnées entre $0$ et $V_{ref}$. La tension d'entrée $V_{in}$ est appliquée simultanément à toutes les entrées non-inverseuses des comparateurs.</p>
        <p>Tous les comparateurs dont la tension de référence est inférieure à $V_{in}$ basculent à l'état haut (1), les autres restent à l'état bas (0). Les sorties des comparateurs forment un code "thermomètre".</p>
        <p>Ce code thermomètre est ensuite appliqué à un décodeur logique (prioritaire) qui le transforme en code binaire $n$ bits correspondant à $V_{in}$.</p>
        <p>A titre d'illustration, nous donnons l'exemple d'un convertisseur 3 bits qui utilise $2^3 - 1 = 7$ comparateurs.</p>
        <span class="page-number">Page 12</span>
        <div class="placeholder">[Placeholder for 3-bit Flash ADC circuit - Page 12]</div>
        <p class="placeholder-caption">Circuit d'un CAN Flash 3 bits (Réseau diviseur, 7 comparateurs C1-C7, Décodeur prioritaire, Sortie numérique 3 bits A, B, C).</p>
        <p>Le décodeur identifie le comparateur de rang le plus élevé qui a basculé, indiquant ainsi la valeur de la tension $V_x$ à mesurer, et élabore le code binaire correspondant.</p>
        <p>Le coût d'un tel comparateur est élevé puisqu'il nécessite un grand nombre de comparateurs ($2^n-1$) et un réseau de résistances identiques de grande taille. Pour 8 bits, il faudrait 255 comparateurs. Cependant, on sait fabriquer de tels dispositifs (jusqu'à 8 ou 10 bits typiquement) capables de fonctionner à des rythmes de plusieurs centaines de Méga-échantillons par seconde (MSPS) voire Giga-échantillons (GSPS).</p>

    </section>

    <!-- ========================== SECTION D: IMPERFECTIONS DES CONVERTISSEURS ========================== -->
    <section id="imperfections">
        <h2>D) IMPERFECTIONS (CNA et CAN)</h2>
        <p>Les convertisseurs réels présentent des écarts par rapport au comportement idéal.</p>

        <h3>1º) La précision (Erreur de gain, Erreur d'offset)</h3>
        <p>Par suite de l'imperfection des circuits (résistances, tension de référence, AOP), la caractéristique de transfert réelle diffère de la caractéristique théorique.</p>
        <ul>
            <li><strong>Erreur d'Offset (ou de décalage) :</strong> La sortie n'est pas nulle lorsque l'entrée est nulle (pour un CAN : $N_S \ne 0$ si $V_e=0$; pour un CNA : $V_s \ne 0$ si $N_E=0$). Voir Fig page 13/18.</li>
            <li><strong>Erreur de Gain :</strong> La pente de la caractéristique réelle diffère de la pente théorique. Voir Fig page 14/18.</li>
            <li><strong>Précision Globale :</strong> Souvent spécifiée en % de la pleine échelle (% FS) ou en fraction de LSB (quantum). Elle englobe les erreurs d'offset, de gain et de linéarité. Pour un CNA $n$ bits, une précision de $\pm \frac{1}{2}$ LSB signifie que pour toute entrée numérique $N_E$, la sortie analogique $V_s$ est comprise entre $V_{s,theorique}(N_E) - q/2$ et $V_{s,theorique}(N_E) + q/2$.</li>
        </ul>

        <div class="example-block">
            <h4>Exemple (Précision CNA)</h4>
            <p>Soit un CNA 8 bits, avec une sortie pleine échelle de 2 mA, et une précision de $\pm 0,5 \%$ FS. Quelle est la plage de sortie possible correspondant à l'entrée <span class="code">10000000</span>$_2$?</p>
             <div class="solution-block">
                <h4>Solution</h4>
                <p>Le quantum (LSB) est $q = V_{FS} / (2^n - 1) = 2 \text{ mA} / 255 \approx 7.84 \mu\text{A}$.</p>
                <p>L'entrée <span class="code">10000000</span>$_2$ correspond à la valeur décimale $N_E = 128$.</p>
                <p>La sortie théorique est $V_{s,theorique} = N_E \times q = 128 \times 7.84 \mu\text{A} \approx 1004 \mu\text{A}$ (ou 1.004 mA).</p>
                <p>L'erreur de précision est $\pm 0.5 \%$ de la pleine échelle (2 mA), soit $\pm 0.005 \times 2 \text{ mA} = \pm 0.01 \text{ mA} = \pm 10 \mu\text{A}$.</p>
                <p>La plage de sortie possible est donc $1004 \mu\text{A} \pm 10 \mu\text{A}$, soit entre $994 \mu\text{A}$ et $1014 \mu\text{A}$.</p>
             </div>
        </div>

        <span class="page-number">Page 12 (suite)</span>
        <h3>2º) Erreur de linéarité ($\epsilon$)</h3>
        <p>Même si les erreurs d'offset et de gain sont compensées, la caractéristique de transfert peut ne pas être parfaitement droite (pour un CNA) ou l'escalier peut avoir des marches de tailles inégales (pour un CAN). Ceci est dû au fait que les circuits délivrant les poids de référence ($2^0, 2^1, ..., 2^{n-1}$) ne sont pas parfaits (par exemple, les résistances ne sont pas exactement dans les rapports $1, 1/2, 1/4, ...$).</p>
        <p>Il en résulte donc une différence entre la tension (ou courant) de sortie délivrée par le convertisseur et la tension théorique qu'il devrait fournir (sur la droite idéale passant par zéro et pleine échelle après correction offset/gain).</p>
        <ul>
            <li><strong>Erreur de Linéarité Intégrale (INL - Integral Non-Linearity):</strong> C'est l'écart maximal entre la caractéristique réelle et la droite idéale. Souvent exprimée en LSB.</li>
            <li><strong>Erreur de Linéarité Différentielle (DNL - Differential Non-Linearity):</strong> C'est l'écart maximal de la largeur d'un pas (ou hauteur d'une marche pour CNA) par rapport à la valeur idéale (1 LSB ou 1 quantum). Une DNL de -1 LSB peut entraîner des codes manquants (CAN) ou une non-monotonicité (CNA).</li>
        </ul>
        <span class="page-number">Page 13</span>
        <div class="placeholder">[Placeholder for Linearity Error Plots - Page 13/18]</div>
        <p class="placeholder-caption">Graphiques illustrant: (Haut) CNA linéaire idéal vs réel; CNA monotone non linéaire. (Bas) Erreur de décalage; Erreur de gain (Page 14/18).</p>
        <p>Un convertisseur est considéré comme linéaire si son erreur de linéarité (INL) ne dépasse pas $\pm \frac{1}{2}$ LSB.</p>

        <h3>3º) Erreur de décalage (Offset Error) $V_0$</h3>
        <p>Voir définition sous "Précision". C'est la sortie lorsque l'entrée devrait donner zéro.</p>

        <h3>4º) Erreur de gain (Gain Error) $AG$</h3>
        <p>Voir définition sous "Précision". C'est l'écart de la pente de la caractéristique par rapport à la pente idéale.</p>

        <span class="page-number">Page 14</span>
        <h3>5°) Le temps de conversion / Temps d'établissement (Settling Time)</h3>
        <p>Cette caractéristique indique le temps maximal requis pour qu'après un changement de l'entrée (numérique pour CNA, analogique pour CAN), la sortie atteigne sa valeur finale et reste stable à l'intérieur d'une bande d'erreur spécifiée (typiquement $\pm \frac{1}{2}$ LSB).</p>
        <p>Pour un CNA, le signal de sortie analogique peut être sujet à des impulsions parasites (<strong>GLITCH</strong>) lors des transitions du code numérique d'entrée, dues aux temps de commutation différents des interrupteurs internes et à la réponse de l'amplificateur interne. Le temps d'établissement inclut le temps nécessaire pour que ces glitchs s'amortissent.</p>
        <p>Le cas le plus défavorable est souvent le passage entre le code juste avant la mi-échelle (ex: 011...1) et celui juste après (ex: 100...0), ou le passage de zéro à pleine échelle.</p>

        <h3>6°) La monotonicité (CNA)</h3>
        <p>Un convertisseur CNA est dit <strong>monotone</strong> lorsque sa tension (ou courant) de sortie augmente, ou au moins ne diminue pas, lorsque le nombre numérique en entrée croît.</p>
        <p>La monotonicité est une caractéristique essentielle dans beaucoup d'applications de contrôle en boucle fermée. Une non-monotonicité peut entraîner des oscillations ou une instabilité.</p>
        <p>Un CNA est garanti monotone si son erreur de linéarité différentielle (DNL) est supérieure à -1 LSB (c'est-à-dire DNL > -1 LSB, ou autrement dit, la hauteur de chaque marche est positive).</p>

        <div class="example-block">
            <h4>Exemple (Monotonicité)</h4>
            <p>Soit un CNA 8 bits dont le quantum vaut 1 mV. Considérons par exemple les tensions de sortie pour les nombres 200 et 201 mis en entrée. Il devrait leur correspondre les tensions de sortie théoriques de 200 mV et 201 mV.</p>
            <ul>
                <li><strong>Pour une précision (ou DNL) de $\pm \frac{1}{2}$ LSB (±0,5 mV) :</strong><br>
                $V_{200}$ est dans [199.5 mV, 200.5 mV]<br>
                $V_{201}$ est dans [200.5 mV, 201.5 mV]<br>
                Dans le pire cas (erreur max positive pour 200, erreur max négative pour 201), on a $V_{200} = 200.5$ mV et $V_{201} = 200.5$ mV. Comme $V_{201}$ ne peut pas être inférieur à $V_{200}$, le convertisseur est monotone.</li>
                <li><strong>Pour une précision (ou DNL) de $\pm 1$ LSB (±1 mV) :</strong><br>
                $V_{200}$ est dans [199 mV, 201 mV]<br>
                $V_{201}$ est dans [200 mV, 202 mV]<br>
                Dans le pire cas (erreur max positive pour 200, erreur max négative pour 201), on a $V_{200} = 201$ mV et $V_{201} = 200$ mV. Ici, $V_{201}$ est inférieur à $V_{200}$. Le convertisseur n'est pas monotone.</li>
            </ul>
             <span class="page-number">Page 15</span>
             <div class="placeholder">[Placeholder for Monotonicity Plots - Page 15/18]</div>
             <p class="placeholder-caption">Graphiques illustrant: (Gauche) CNA monotone non linéaire. (Droite) CNA non monotone.</p>
        </div>

        <h3>7°) Equation générale du CNA (incluant les erreurs principales)</h3>
        <p>Une équation plus complète pour la sortie d'un CNA peut s'écrire :</p>
        $$ V_s = V_0 + q(1+AG) \left[ \sum_{i=0}^{n-1} a_i (1+\Delta P_i) 2^i \right] $$
        <p>Avec :</p>
        <ul>
            <li>$V_0$ : erreur de décalage (Offset).</li>
            <li>$q$ : quantum idéal.</li>
            <li>$AG$ : erreur de gain (relative).</li>
            <li>$a_i$ : valeur du bit $i$ (0 ou 1).</li>
            <li>$\Delta P_i$ : erreur relative sur le poids du bit $i$ (contribue à l'erreur de linéarité).</li>
        </ul>
    </section>

    <!-- ========================== SECTION E: EXERCICES DE SIMULATIONS ========================== -->
    <section id="simulations">
        <h2>Exercices de simulations</h2>
        <span class="page-number">Page 19</span>

        <h3>A) Exercice 1 : Conversion simple rampe</h3>
        <div class="exercice-intro">
            <p>Faire le schéma suivant sous Crococlip (ou autre simulateur), et vérifier qu'en faisant varier la tension d'entrée Vin, on a bien une conversion Analogique-Numérique correcte. Effectuez un RAZ (Reset Asynchrone Zero) du compteur avant chaque conversion.</p>
        </div>
        <div class="placeholder">[Placeholder for Crococlip Schematic - Simple Ramp ADC - Page 19]</div>
        <p class="placeholder-caption">Schéma de simulation Crococlip pour un CAN simple rampe.</p>
        <h4>Résultats attendus (exemple)</h4>
        <div class="placeholder">[Placeholder for Simulation Results Table - Simple Ramp - Page 19]</div>
        <p class="placeholder-caption">Tableau des résultats de simulation : Tension d'entrée $V_{in}$ vs Sortie numérique $N_{out}$.</p>
        <p><em>Note : La sortie numérique $N_{out}$ doit augmenter approximativement linéairement avec $V_{in}$.</em></p>

        <span class="page-number">Page 20</span>
        <h3>B) Exercice 2 : Conversion double rampe</h3>
         <div class="exercice-intro">
             <p>Faire le schéma suivant sous Crococlip, et vérifier qu'en faisant varier la tension d'entrée Vin, on a bien une conversion Analogique-Numérique correcte. Effectuez un RAZ avant chaque conversion. Observez le relais (ou commutateur) qui commute pour les deux rampes.</p>
         </div>
         <div class="placeholder">[Placeholder for Crococlip Schematic - Dual Slope ADC - Page 20]</div>
         <p class="placeholder-caption">Schéma de simulation Crococlip pour un CAN double rampe.</p>
         <h4>Résultats attendus (exemple)</h4>
         <div class="placeholder">[Placeholder for Simulation Results Table - Dual Slope - Page 20]</div>
         <p class="placeholder-caption">Tableau des résultats de simulation : Tension d'entrée $V_{in}$ vs Sortie numérique $N_{out}$.</p>
         <p><em>Note : La sortie numérique $N_{out}$ doit augmenter approximativement linéairement avec $V_{in}$, et être moins sensible aux variations des composants passifs que la simple rampe.</em></p>

    </section>

    <!-- ========================== FOOTER ========================== -->
    <footer class="footer-info">
        <span>CAN-CNA</span>
        <span>JFA06</span>
    </footer>

</body>
</html>
