----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -4.586 

Tcl Command:
    report_timing -setup -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.586 ; modgen_counter_8_0:modgen_counter_x|nx58250z15                                                            ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ; i_clock      ; i_clock     ; 1.000        ; 0.095      ; 5.641      ;
; -4.571 ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg       ; d_1_                                                                                                ; i_clock      ; i_clock     ; 1.000        ; -0.075     ; 5.534      ;
; -4.571 ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ; d_1_                                                                                                ; i_clock      ; i_clock     ; 1.000        ; -0.075     ; 5.534      ;
; -4.571 ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ; d_1_                                                                                                ; i_clock      ; i_clock     ; 1.000        ; -0.075     ; 5.534      ;
; -4.571 ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ; d_1_                                                                                                ; i_clock      ; i_clock     ; 1.000        ; -0.075     ; 5.534      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -4.586 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------+
; From Node          ; modgen_counter_8_0:modgen_counter_x|nx58250z15                                                      ;
; To Node            ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
; Launch Clock       ; i_clock                                                                                             ;
; Latch Clock        ; i_clock                                                                                             ;
; Data Arrival Time  ; 8.521                                                                                               ;
; Data Required Time ; 3.935                                                                                               ;
; Slack              ; -4.586 (VIOLATED)                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.095 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.641 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.880       ; 100        ; 2.880 ; 2.880 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 4.096       ; 72         ; 0.871 ; 1.297 ;
;    Cell                   ;       ; 5     ; 1.268       ; 22         ; 0.000 ; 0.346 ;
;    uTco                   ;       ; 1     ; 0.277       ; 4          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.975       ; 100        ; 2.975 ; 2.975 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                 ;
+---------+---------+----+------+--------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                                                                             ;
+---------+---------+----+------+--------+--------------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                                                                                    ;
; 2.880   ; 2.880   ;    ;      ;        ;                    ; clock path                                                                                          ;
;   2.880 ;   2.880 ; R  ;      ;        ;                    ; clock network delay                                                                                 ;
; 8.521   ; 5.641   ;    ;      ;        ;                    ; data path                                                                                           ;
;   3.157 ;   0.277 ;    ; uTco ; 1      ; LCFF_X50_Y28_N13   ; modgen_counter_8_0:modgen_counter_x|nx58250z15                                                      ;
;   3.157 ;   0.000 ; FF ; CELL ; 10     ; LCFF_X50_Y28_N13   ; modgen_counter_x|reg_q_0_|regout                                                                    ;
;   4.161 ;   1.004 ; FF ; IC   ; 1      ; LCCOMB_X50_Y29_N12 ; ix17322z52928|datac                                                                                 ;
;   4.483 ;   0.322 ; FR ; CELL ; 5      ; LCCOMB_X50_Y29_N12 ; ix17322z52928|combout                                                                               ;
;   5.354 ;   0.871 ; RR ; IC   ; 1      ; LCCOMB_X51_Y28_N30 ; ix19087z52965|datac                                                                                 ;
;   5.632 ;   0.278 ; RR ; CELL ; 2      ; LCCOMB_X51_Y28_N30 ; ix19087z52965|combout                                                                               ;
;   6.556 ;   0.924 ; RR ; IC   ; 1      ; LCCOMB_X50_Y30_N30 ; ix19087z52963|datac                                                                                 ;
;   6.878 ;   0.322 ; RR ; CELL ; 1      ; LCCOMB_X50_Y30_N30 ; ix19087z52963|combout                                                                               ;
;   8.175 ;   1.297 ; RR ; IC   ; 1      ; M4K_X52_Y29        ; m2_mem|ix64056z29482|auto_generated|ram_block1a0|portawe                                            ;
;   8.521 ;   0.346 ; RR ; CELL ; 8      ; M4K_X52_Y29        ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
+---------+---------+----+------+--------+--------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                         ;
+---------+---------+----+------+--------+-------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location    ; Element                                                                                             ;
+---------+---------+----+------+--------+-------------+-----------------------------------------------------------------------------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;             ; latch edge time                                                                                     ;
; 3.975   ; 2.975   ;    ;      ;        ;             ; clock path                                                                                          ;
;   3.975 ;   2.975 ; R  ;      ;        ;             ; clock network delay                                                                                 ;
; 3.935   ; -0.040  ;    ; uTsu ; 8      ; M4K_X52_Y29 ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
+---------+---------+----+------+--------+-------------+-----------------------------------------------------------------------------------------------------+


Path #2: Setup slack is -4.571 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                               ;
+--------------------+-----------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
; To Node            ; d_1_                                                                                                ;
; Launch Clock       ; i_clock                                                                                             ;
; Latch Clock        ; i_clock                                                                                             ;
; Data Arrival Time  ; 8.509                                                                                               ;
; Data Required Time ; 3.938                                                                                               ;
; Slack              ; -4.571 (VIOLATED)                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.534  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.975       ; 100        ; 2.975 ; 2.975 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 1.510       ; 27         ; 1.510 ; 1.510 ;
;    Cell                   ;        ; 2     ; 3.790       ; 68         ; 0.413 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.900       ; 100        ; 2.900 ; 2.900 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                              ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                                                                                             ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                 ; launch edge time                                                                                    ;
; 2.975   ; 2.975   ;    ;      ;        ;                 ; clock path                                                                                          ;
;   2.975 ;   2.975 ; R  ;      ;        ;                 ; clock network delay                                                                                 ;
; 8.509   ; 5.534   ;    ;      ;        ;                 ; data path                                                                                           ;
;   3.209 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y29     ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
;   6.586 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y29     ; m2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[1]                                    ;
;   8.096 ;   1.510 ; RR ; IC   ; 1      ; LCFF_X51_Y30_N1 ; reg_d_1_|sdata                                                                                      ;
;   8.509 ;   0.413 ; RR ; CELL ; 1      ; LCFF_X51_Y30_N1 ; d_1_                                                                                                ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.900   ; 2.900   ;    ;      ;        ;                 ; clock path          ;
;   3.900 ;   2.900 ; R  ;      ;        ;                 ; clock network delay ;
; 3.938   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y30_N1 ; d_1_                ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #3: Setup slack is -4.571 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                     ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
; To Node            ; d_1_                                                                                                      ;
; Launch Clock       ; i_clock                                                                                                   ;
; Latch Clock        ; i_clock                                                                                                   ;
; Data Arrival Time  ; 8.509                                                                                                     ;
; Data Required Time ; 3.938                                                                                                     ;
; Slack              ; -4.571 (VIOLATED)                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.534  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.975       ; 100        ; 2.975 ; 2.975 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 1.510       ; 27         ; 1.510 ; 1.510 ;
;    Cell                   ;        ; 2     ; 3.790       ; 68         ; 0.413 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.900       ; 100        ; 2.900 ; 2.900 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                                                                                                   ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                 ; launch edge time                                                                                          ;
; 2.975   ; 2.975   ;    ;      ;        ;                 ; clock path                                                                                                ;
;   2.975 ;   2.975 ; R  ;      ;        ;                 ; clock network delay                                                                                       ;
; 8.509   ; 5.534   ;    ;      ;        ;                 ; data path                                                                                                 ;
;   3.209 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y29     ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
;   6.586 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y29     ; m2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[1]                                          ;
;   8.096 ;   1.510 ; RR ; IC   ; 1      ; LCFF_X51_Y30_N1 ; reg_d_1_|sdata                                                                                            ;
;   8.509 ;   0.413 ; RR ; CELL ; 1      ; LCFF_X51_Y30_N1 ; d_1_                                                                                                      ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.900   ; 2.900   ;    ;      ;        ;                 ; clock path          ;
;   3.900 ;   2.900 ; R  ;      ;        ;                 ; clock network delay ;
; 3.938   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y30_N1 ; d_1_                ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #4: Setup slack is -4.571 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                     ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
; To Node            ; d_1_                                                                                                      ;
; Launch Clock       ; i_clock                                                                                                   ;
; Latch Clock        ; i_clock                                                                                                   ;
; Data Arrival Time  ; 8.509                                                                                                     ;
; Data Required Time ; 3.938                                                                                                     ;
; Slack              ; -4.571 (VIOLATED)                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.534  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.975       ; 100        ; 2.975 ; 2.975 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 1.510       ; 27         ; 1.510 ; 1.510 ;
;    Cell                   ;        ; 2     ; 3.790       ; 68         ; 0.413 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.900       ; 100        ; 2.900 ; 2.900 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                                                                                                   ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                 ; launch edge time                                                                                          ;
; 2.975   ; 2.975   ;    ;      ;        ;                 ; clock path                                                                                                ;
;   2.975 ;   2.975 ; R  ;      ;        ;                 ; clock network delay                                                                                       ;
; 8.509   ; 5.534   ;    ;      ;        ;                 ; data path                                                                                                 ;
;   3.209 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y29     ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
;   6.586 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y29     ; m2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[1]                                          ;
;   8.096 ;   1.510 ; RR ; IC   ; 1      ; LCFF_X51_Y30_N1 ; reg_d_1_|sdata                                                                                            ;
;   8.509 ;   0.413 ; RR ; CELL ; 1      ; LCFF_X51_Y30_N1 ; d_1_                                                                                                      ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.900   ; 2.900   ;    ;      ;        ;                 ; clock path          ;
;   3.900 ;   2.900 ; R  ;      ;        ;                 ; clock network delay ;
; 3.938   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y30_N1 ; d_1_                ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #5: Setup slack is -4.571 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                     ;
+--------------------+-----------------------------------------------------------------------------------------------------------+
; From Node          ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
; To Node            ; d_1_                                                                                                      ;
; Launch Clock       ; i_clock                                                                                                   ;
; Latch Clock        ; i_clock                                                                                                   ;
; Data Arrival Time  ; 8.509                                                                                                     ;
; Data Required Time ; 3.938                                                                                                     ;
; Slack              ; -4.571 (VIOLATED)                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.534  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.975       ; 100        ; 2.975 ; 2.975 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 1.510       ; 27         ; 1.510 ; 1.510 ;
;    Cell                   ;        ; 2     ; 3.790       ; 68         ; 0.413 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.900       ; 100        ; 2.900 ; 2.900 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                    ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                                                                                                   ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                 ; launch edge time                                                                                          ;
; 2.975   ; 2.975   ;    ;      ;        ;                 ; clock path                                                                                                ;
;   2.975 ;   2.975 ; R  ;      ;        ;                 ; clock network delay                                                                                       ;
; 8.509   ; 5.534   ;    ;      ;        ;                 ; data path                                                                                                 ;
;   3.209 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y29     ; ram_dq_8_1:m2_mem|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
;   6.586 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y29     ; m2_mem|ix64056z29482|auto_generated|ram_block1a0|portadataout[1]                                          ;
;   8.096 ;   1.510 ; RR ; IC   ; 1      ; LCFF_X51_Y30_N1 ; reg_d_1_|sdata                                                                                            ;
;   8.509 ;   0.413 ; RR ; CELL ; 1      ; LCFF_X51_Y30_N1 ; d_1_                                                                                                      ;
+---------+---------+----+------+--------+-----------------+-----------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.900   ; 2.900   ;    ;      ;        ;                 ; clock path          ;
;   3.900 ;   2.900 ; R  ;      ;        ;                 ; clock network delay ;
; 3.938   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y30_N1 ; d_1_                ;
+---------+---------+----+------+--------+-----------------+---------------------+


