    { MP_OBJ_NEW_QSTR(MP_QSTR_AF0_LPI2C4),  MP_OBJ_NEW_SMALL_INT(GPIO_AF0_LPI2C4) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF1_GPT1),    MP_OBJ_NEW_SMALL_INT(GPIO_AF1_GPT1) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF1_GPT2),    MP_OBJ_NEW_SMALL_INT(GPIO_AF1_GPT2) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPI2C3),  MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPI2C3) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPI2C4),  MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPI2C4) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPUART1), MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPUART1) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPUART4), MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPUART4) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPUART5), MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPUART5) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPUART6), MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPUART6) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF2_LPUART8), MP_OBJ_NEW_SMALL_INT(GPIO_AF2_LPUART8) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF3_LPSPI1),  MP_OBJ_NEW_SMALL_INT(GPIO_AF3_LPSPI1) },
#if (defined(MICROPY_HW_ENABLE_SAI3) && MICROPY_HW_ENABLE_SAI3)
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF3_SAI3),    MP_OBJ_NEW_SMALL_INT(GPIO_AF3_SAI3) },
#endif
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF5_GPIO1),   MP_OBJ_NEW_SMALL_INT(GPIO_AF5_GPIO1) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF5_GPIO2),   MP_OBJ_NEW_SMALL_INT(GPIO_AF5_GPIO2) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF5_GPIO3),   MP_OBJ_NEW_SMALL_INT(GPIO_AF5_GPIO3) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF5_GPIO4),   MP_OBJ_NEW_SMALL_INT(GPIO_AF5_GPIO4) },
    { MP_OBJ_NEW_QSTR(MP_QSTR_AF5_GPIO5),   MP_OBJ_NEW_SMALL_INT(GPIO_AF5_GPIO5) },
