# TP2: Caminho de Dados em Verilog

## Edição de um notebook no Google Colab com RiscV monociclo para alterar o caminho de dados e incluir mais operações e módulos
- mul Rd, Rs1, Rs2
- div Rd, Rs1, Rs2
- andi Rd, Rs1, Rs2
- beq, Rs1, Rs2, label

Desenvolvido em grupo com @manuelamfo e @psgabriele e disponível em https://colab.research.google.com/drive/16W0_w76ZV01pcKOQWMv9Wz_u1P6sMOYV?usp=sharing

Documentação em https://docs.google.com/document/d/1qq9mQaEpmwNOjvhlZQsQHv3lg-hCCVwHbadVjTRmKpg/edit?usp=sharing
