LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_signed.ALL;

ENTITY ULA IS 
	PORT(a, b 				: IN std_logic_vector(7 DOWNTO 0);
		  ula_controle 	: IN std_logic_vector(2 DOWNTO 0);
		  ula_resultado 	: OUT std_logic_vector(7 DOWNTO 0);
		  zero 				: OUT std_logic);
END ULA;

ARCHITECTURE Behavioral OF ULA IS
SIGNAL resultado : std_logic_vector(7 DOWNTO 0);
BEGIN
	PROCESS(ula_controle, a, b)
	BEGIN
		CASE ula_controle IS
			WHEN "000" =>
				resultado <= a + b; -- add
			WHEN "001" =>
				resultado <= a - b; -- sub
			WHEN "100" =>
				resultado <= a * b; -- mult
			WHEN "010" =>
				resultado <= a and b; -- and
			WHEN "011" =>
				resultado <= a or b; -- or
			WHEN "100" =>
				IF(a<b) THEN
					resultado <= x"01";
				ELSE
					resultado <= x"00";
				END IF;
			WHEN OTHERS => resultado <= a + b; -- add
		END CASE;
	END PROCESS;
	zero <= '1' when resultado = X"00" ELSE '0';
	ula_resultado <= resultado;
END Behavioral;
			
			
			
			
			
			