TimeQuest Timing Analyzer report for I2S_IN
Thu Apr 12 12:02:36 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1100mV 85C Model Metastability Summary
 21. Slow 1100mV 0C Model Fmax Summary
 22. Slow 1100mV 0C Model Setup Summary
 23. Slow 1100mV 0C Model Hold Summary
 24. Slow 1100mV 0C Model Recovery Summary
 25. Slow 1100mV 0C Model Removal Summary
 26. Slow 1100mV 0C Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1100mV 0C Model Metastability Summary
 36. Fast 1100mV 85C Model Setup Summary
 37. Fast 1100mV 85C Model Hold Summary
 38. Fast 1100mV 85C Model Recovery Summary
 39. Fast 1100mV 85C Model Removal Summary
 40. Fast 1100mV 85C Model Minimum Pulse Width Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Fast 1100mV 85C Model Metastability Summary
 50. Fast 1100mV 0C Model Setup Summary
 51. Fast 1100mV 0C Model Hold Summary
 52. Fast 1100mV 0C Model Recovery Summary
 53. Fast 1100mV 0C Model Removal Summary
 54. Fast 1100mV 0C Model Minimum Pulse Width Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Fast 1100mV 0C Model Metastability Summary
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1100mv 0c Model)
 72. Signal Integrity Metrics (Slow 1100mv 85c Model)
 73. Signal Integrity Metrics (Fast 1100mv 0c Model)
 74. Signal Integrity Metrics (Fast 1100mv 85c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; I2S_IN                                             ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CSEMA5F31C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  16.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; audio_interface:audioout|i2c_counter[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { audio_interface:audioout|i2c_counter[9] } ;
; BIT_CLK                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BIT_CLK }                                 ;
; clk                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                     ;
; clk_gen:meinclock|s_bit_clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:meinclock|s_bit_clk }             ;
; clk_gen:meinclock|s_lr_clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:meinclock|s_lr_clk }              ;
; CS                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CS }                                      ;
; i2s_in:i2sin|DATA_RDY_L                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_in:i2sin|DATA_RDY_L }                 ;
; i2s_in:i2sin|DATA_RDY_R                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_in:i2sin|DATA_RDY_R }                 ;
; reset                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                   ;
; SCLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                    ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                            ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 118.62 MHz ; 118.62 MHz      ; clk                                     ;      ;
; 125.13 MHz ; 125.13 MHz      ; BIT_CLK                                 ;      ;
; 293.34 MHz ; 293.34 MHz      ; clk_gen:meinclock|s_bit_clk             ;      ;
; 404.04 MHz ; 404.04 MHz      ; audio_interface:audioout|i2c_counter[9] ;      ;
; 505.05 MHz ; 505.05 MHz      ; SCLK                                    ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; i2s_in:i2sin|DATA_RDY_R                 ; -9.309 ; -148.067      ;
; i2s_in:i2sin|DATA_RDY_L                 ; -9.125 ; -144.785      ;
; CS                                      ; -9.011 ; -182.765      ;
; SCLK                                    ; -7.611 ; -60.404       ;
; clk                                     ; -7.311 ; -629.381      ;
; BIT_CLK                                 ; -6.992 ; -81.511       ;
; clk_gen:meinclock|s_lr_clk              ; -4.886 ; -142.800      ;
; reset                                   ; -3.866 ; -26.498       ;
; audio_interface:audioout|i2c_counter[9] ; -3.816 ; -13.307       ;
; clk_gen:meinclock|s_bit_clk             ; -3.459 ; -12.788       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -0.932 ; -7.055        ;
; clk                                     ; -0.094 ; -0.380        ;
; clk_gen:meinclock|s_bit_clk             ; 0.278  ; 0.000         ;
; BIT_CLK                                 ; 0.515  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.515  ; 0.000         ;
; reset                                   ; 1.033  ; 0.000         ;
; CS                                      ; 1.925  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 2.842  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 4.484  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 4.841  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk_gen:meinclock|s_bit_clk             ; -7.047 ; -42.013       ;
; i2s_in:i2sin|DATA_RDY_R                 ; -6.906 ; -109.931      ;
; clk_gen:meinclock|s_lr_clk              ; -6.852 ; -214.288      ;
; CS                                      ; -6.831 ; -131.840      ;
; i2s_in:i2sin|DATA_RDY_L                 ; -6.708 ; -106.555      ;
; BIT_CLK                                 ; -6.393 ; -121.259      ;
; clk                                     ; -4.970 ; -951.987      ;
; audio_interface:audioout|i2c_counter[9] ; -2.853 ; -11.409       ;
; SCLK                                    ; -1.917 ; -15.259       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -4.569 ; -36.473       ;
; BIT_CLK                                 ; -4.534 ; -235.438      ;
; audio_interface:audioout|i2c_counter[9] ; 0.802  ; 0.000         ;
; clk                                     ; 0.871  ; 0.000         ;
; CS                                      ; 1.499  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 3.535  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 3.577  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 3.932  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 4.099  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.225 ; -228.164      ;
; BIT_CLK                                 ; -0.394 ; -32.053       ;
; clk_gen:meinclock|s_lr_clk              ; -0.394 ; -20.706       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -0.394 ; -9.503        ;
; i2s_in:i2sin|DATA_RDY_R                 ; -0.394 ; -8.474        ;
; SCLK                                    ; -0.394 ; -4.833        ;
; clk_gen:meinclock|s_bit_clk             ; -0.394 ; -3.315        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.523        ;
; CS                                      ; 0.068  ; 0.000         ;
; reset                                   ; 0.082  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; -0.443 ; -0.142 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.959  ; 3.460  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 6.047  ; 7.951  ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.760  ; 1.480  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 2.083  ; 2.890  ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.326  ; 3.176  ; Rise       ; clk             ;
; reset       ; clk        ; 1.671  ; 2.196  ; Rise       ; clk             ;
; switch      ; clk        ; 2.218  ; 2.881  ; Rise       ; clk             ;
; reset       ; clk        ; 3.022  ; 3.403  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 6.387  ; 6.165  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.600  ; 6.231  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.772  ; -0.438 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 5.400  ; 4.891  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.895 ; -1.579 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -1.108 ; -1.825 ; Rise       ; clk             ;
; reset       ; clk        ; -0.608 ; -1.011 ; Rise       ; clk             ;
; switch      ; clk        ; 0.572  ; 0.176  ; Rise       ; clk             ;
; reset       ; clk        ; -0.187 ; -0.511 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 12.168 ; 13.275 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.690 ; 11.022 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 12.168 ; 13.275 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 11.056 ; 11.462 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 10.836 ; 11.203 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 11.183 ; 11.629 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 11.522 ; 12.016 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 10.610 ; 10.978 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 12.182 ; 13.444 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.998 ; 11.224 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 11.147 ; 11.470 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 11.119 ; 11.286 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 11.492 ; 12.082 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 11.558 ; 12.133 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 11.705 ; 12.312 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 12.182 ; 13.444 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.873  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 9.783  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 18.479 ; 21.062 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 16.339 ; 18.448 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 13.810 ; 15.749 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 12.718 ; 13.718 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 17.332 ; 19.857 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.733  ; 9.974  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 6.744  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 6.941  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 8.538  ; 9.225  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 7.479  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 7.037  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 11.464 ; 12.795 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.898 ; 13.323 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 11.464 ; 12.795 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.898 ; 13.323 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 8.402  ; 8.652  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 8.515  ; 8.777  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 9.707  ; 10.426 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 8.799  ; 9.101  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 8.620  ; 8.874  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 8.922  ; 9.257  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 9.206  ; 9.573  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 8.402  ; 8.652  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 8.760  ; 8.904  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 8.764  ; 8.927  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 8.760  ; 8.978  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 8.781  ; 8.904  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 9.197  ; 9.653  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 9.270  ; 9.713  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 9.391  ; 9.861  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 9.665  ; 10.447 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.064  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 8.777  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 13.083 ; 15.373 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 12.714 ; 14.608 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 12.583 ; 14.301 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 11.306 ; 12.044 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 13.818 ; 16.059 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 7.921  ; 8.096  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 5.277  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 5.409  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 6.548  ; 6.966  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 5.832  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 5.529  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 9.471  ; 10.455 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 9.827  ; 10.923 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 9.471  ; 10.455 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 9.827  ; 10.923 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 15.271 ; 15.304 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 13.387 ; 13.419 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 17.258    ; 17.225    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 15.120    ; 15.088    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                             ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 118.29 MHz ; 118.29 MHz      ; clk                                     ;      ;
; 126.29 MHz ; 126.29 MHz      ; BIT_CLK                                 ;      ;
; 298.95 MHz ; 298.95 MHz      ; clk_gen:meinclock|s_bit_clk             ;      ;
; 414.42 MHz ; 414.42 MHz      ; audio_interface:audioout|i2c_counter[9] ;      ;
; 513.08 MHz ; 513.08 MHz      ; SCLK                                    ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; i2s_in:i2sin|DATA_RDY_R                 ; -9.138 ; -145.584      ;
; i2s_in:i2sin|DATA_RDY_L                 ; -9.010 ; -142.799      ;
; CS                                      ; -8.906 ; -180.251      ;
; SCLK                                    ; -7.144 ; -56.669       ;
; clk                                     ; -7.051 ; -592.091      ;
; BIT_CLK                                 ; -6.918 ; -78.261       ;
; clk_gen:meinclock|s_lr_clk              ; -5.062 ; -148.421      ;
; audio_interface:audioout|i2c_counter[9] ; -3.975 ; -13.679       ;
; reset                                   ; -3.797 ; -25.858       ;
; clk_gen:meinclock|s_bit_clk             ; -3.401 ; -12.483       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -1.278 ; -9.812        ;
; clk                                     ; -0.433 ; -7.935        ;
; clk_gen:meinclock|s_bit_clk             ; 0.297  ; 0.000         ;
; BIT_CLK                                 ; 0.485  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.528  ; 0.000         ;
; reset                                   ; 0.937  ; 0.000         ;
; CS                                      ; 1.969  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 3.033  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 4.463  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 4.841  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk_gen:meinclock|s_bit_clk             ; -6.994 ; -41.720       ;
; i2s_in:i2sin|DATA_RDY_R                 ; -6.858 ; -109.432      ;
; clk_gen:meinclock|s_lr_clk              ; -6.799 ; -212.278      ;
; i2s_in:i2sin|DATA_RDY_L                 ; -6.723 ; -106.563      ;
; CS                                      ; -6.627 ; -127.992      ;
; BIT_CLK                                 ; -6.202 ; -118.090      ;
; clk                                     ; -4.848 ; -915.059      ;
; audio_interface:audioout|i2c_counter[9] ; -2.957 ; -11.819       ;
; SCLK                                    ; -1.860 ; -14.795       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                             ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -4.388 ; -35.021       ;
; BIT_CLK                                 ; -4.353 ; -225.926      ;
; audio_interface:audioout|i2c_counter[9] ; 0.851  ; 0.000         ;
; clk                                     ; 0.871  ; 0.000         ;
; CS                                      ; 1.361  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 3.587  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 3.630  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 3.973  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 4.112  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -2.225 ; -234.397      ;
; BIT_CLK                                 ; -0.394 ; -29.779       ;
; clk_gen:meinclock|s_lr_clk              ; -0.394 ; -20.801       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -0.394 ; -8.706        ;
; i2s_in:i2sin|DATA_RDY_R                 ; -0.394 ; -8.367        ;
; SCLK                                    ; -0.394 ; -4.428        ;
; clk_gen:meinclock|s_bit_clk             ; -0.394 ; -3.093        ;
; audio_interface:audioout|i2c_counter[9] ; -0.394 ; -2.102        ;
; CS                                      ; 0.065  ; 0.000         ;
; reset                                   ; 0.098  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; -0.463 ; -0.175 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.965  ; 3.464  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 5.491  ; 7.484  ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.685  ; 1.376  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.695  ; 2.520  ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.956  ; 2.814  ; Rise       ; clk             ;
; reset       ; clk        ; 1.361  ; 1.919  ; Rise       ; clk             ;
; switch      ; clk        ; 1.953  ; 2.598  ; Rise       ; clk             ;
; reset       ; clk        ; 2.912  ; 3.276  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 6.260  ; 6.047  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.500  ; 6.132  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 1.118  ; -0.291 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 5.318  ; 4.793  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.536 ; -1.180 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.762 ; -1.422 ; Rise       ; clk             ;
; reset       ; clk        ; -0.327 ; -0.777 ; Rise       ; clk             ;
; switch      ; clk        ; 0.743  ; 0.347  ; Rise       ; clk             ;
; reset       ; clk        ; -0.058 ; -0.375 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 11.609 ; 12.713 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.220 ; 10.627 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 11.609 ; 12.713 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 10.540 ; 11.027 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 10.343 ; 10.778 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 10.659 ; 11.182 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 11.051 ; 11.606 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 10.143 ; 10.566 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 11.662 ; 12.884 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.528 ; 10.837 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 10.706 ; 11.087 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 10.641 ; 10.902 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 10.987 ; 11.619 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 11.084 ; 11.700 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 11.213 ; 11.860 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 11.662 ; 12.884 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.313  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 9.280  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 17.714 ; 20.147 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 15.846 ; 17.813 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 13.290 ; 15.246 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 12.198 ; 13.268 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 16.959 ; 19.306 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.549  ; 9.790  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 6.421  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 6.661  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 8.112  ; 8.778  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 7.162  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 6.692  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 11.049 ; 12.382 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.478 ; 12.859 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 11.049 ; 12.382 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.478 ; 12.859 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.997  ; 8.323  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 8.104  ; 8.444  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 9.222  ; 10.000 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 8.349  ; 8.728  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 8.192  ; 8.541  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 8.464  ; 8.870  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 8.795  ; 9.231  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 7.997  ; 8.323  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 8.324  ; 8.539  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 8.347  ; 8.593  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 8.342  ; 8.633  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 8.324  ; 8.539  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 8.756  ; 9.261  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 8.847  ; 9.341  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 8.954  ; 9.472  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 9.216  ; 10.046 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 7.533  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 8.257  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 12.555 ; 14.612 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 12.291 ; 14.075 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 12.101 ; 13.800 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 10.787 ; 11.549 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 13.428 ; 15.433 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 7.779  ; 7.969  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 4.996  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 5.175  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 6.226  ; 6.676  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 5.598  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 5.230  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 9.107  ; 10.109 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 9.461  ; 10.571 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 9.107  ; 10.109 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 9.461  ; 10.571 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 14.744 ; 14.795 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I2C_SDAT  ; clk        ; 12.942 ; 12.992 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 16.679    ; 16.628    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 14.586    ; 14.536    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -5.685 ; -45.100       ;
; BIT_CLK                                 ; -5.270 ; -35.083       ;
; i2s_in:i2sin|DATA_RDY_R                 ; -4.974 ; -79.048       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -4.859 ; -76.971       ;
; CS                                      ; -4.586 ; -90.833       ;
; clk                                     ; -4.453 ; -335.042      ;
; clk_gen:meinclock|s_lr_clk              ; -3.108 ; -90.875       ;
; reset                                   ; -2.284 ; -15.697       ;
; audio_interface:audioout|i2c_counter[9] ; -1.996 ; -6.787        ;
; clk_gen:meinclock|s_bit_clk             ; -1.856 ; -6.013        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -0.091 ; -0.434        ;
; clk                                     ; -0.074 ; -0.449        ;
; clk_gen:meinclock|s_bit_clk             ; 0.040  ; 0.000         ;
; BIT_CLK                                 ; 0.272  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.312  ; 0.000         ;
; CS                                      ; 0.856  ; 0.000         ;
; reset                                   ; 1.127  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 1.895  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 2.506  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 2.704  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; BIT_CLK                                 ; -4.870 ; -80.615       ;
; CS                                      ; -4.367 ; -85.326       ;
; clk_gen:meinclock|s_lr_clk              ; -4.049 ; -128.337      ;
; clk_gen:meinclock|s_bit_clk             ; -3.759 ; -22.298       ;
; i2s_in:i2sin|DATA_RDY_R                 ; -3.645 ; -57.962       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -3.523 ; -55.801       ;
; clk                                     ; -2.796 ; -528.251      ;
; audio_interface:audioout|i2c_counter[9] ; -1.363 ; -5.444        ;
; SCLK                                    ; -1.211 ; -9.655        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -2.510 ; -20.041       ;
; BIT_CLK                                 ; -2.500 ; -129.859      ;
; audio_interface:audioout|i2c_counter[9] ; 0.554  ; 0.000         ;
; clk                                     ; 0.564  ; 0.000         ;
; CS                                      ; 1.082  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 1.851  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 2.191  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 2.394  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 2.519  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -1.702 ; -131.154      ;
; BIT_CLK                                 ; -0.404 ; -15.425       ;
; SCLK                                    ; -0.295 ; -2.442        ;
; CS                                      ; -0.144 ; -2.935        ;
; reset                                   ; -0.109 ; -0.955        ;
; audio_interface:audioout|i2c_counter[9] ; -0.030 ; -0.118        ;
; clk_gen:meinclock|s_lr_clk              ; -0.027 ; -0.361        ;
; i2s_in:i2sin|DATA_RDY_L                 ; -0.016 ; -0.044        ;
; i2s_in:i2sin|DATA_RDY_R                 ; 0.078  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 0.131  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; -0.254 ; 0.314 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.129  ; 2.809 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 3.780  ; 6.025 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.582  ; 1.497 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 1.268  ; 2.188 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.357  ; 2.330 ; Rise       ; clk             ;
; reset       ; clk        ; 0.867  ; 1.667 ; Rise       ; clk             ;
; switch      ; clk        ; 1.333  ; 2.178 ; Rise       ; clk             ;
; reset       ; clk        ; 1.314  ; 1.896 ; Fall       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 3.438  ; 2.933  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 3.506  ; 2.913  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; -0.069 ; -1.743 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 2.711  ; 1.968  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.640 ; -1.471 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.714 ; -1.591 ; Rise       ; clk             ;
; reset       ; clk        ; -0.304 ; -1.010 ; Rise       ; clk             ;
; switch      ; clk        ; 0.210  ; -0.431 ; Rise       ; clk             ;
; reset       ; clk        ; 0.211  ; -0.344 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.728  ; 8.784  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 6.665  ; 7.122  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 7.728  ; 8.784  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 6.861  ; 7.354  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 6.718  ; 7.183  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 6.953  ; 7.482  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 7.199  ; 7.785  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 6.675  ; 7.131  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 7.916  ; 9.089  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 6.836  ; 7.188  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 7.001  ; 7.413  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 6.880  ; 7.182  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 7.367  ; 8.015  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 7.309  ; 7.952  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 7.466  ; 8.129  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 7.916  ; 9.089  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 5.405  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 6.364  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 12.199 ; 14.617 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 10.396 ; 12.398 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.717  ; 10.603 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 7.551  ; 8.546  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 10.978 ; 13.550 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.711  ; 6.011  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 4.133  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 4.459  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 5.389  ; 6.102  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 4.903  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 4.389  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 6.970  ; 8.496  ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 7.274  ; 8.948  ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 6.970  ; 8.496  ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 7.274  ; 8.948  ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 5.483 ; 5.840  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.504 ; 5.899  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 6.370 ; 7.113  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.650 ; 6.052  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 5.535 ; 5.905  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.740 ; 6.173  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.956 ; 6.436  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.483 ; 5.840  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 5.638 ; 5.900  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.638 ; 5.936  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 5.715 ; 6.037  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.639 ; 5.900  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 6.111 ; 6.646  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 6.067 ; 6.602  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 6.201 ; 6.748  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 6.502 ; 7.292  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.990 ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 5.780  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 8.634 ; 10.768 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 8.121 ; 9.865  ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.023 ; 9.726  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.810 ; 7.610  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 8.985 ; 11.104 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.737 ; 4.984  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 3.348 ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;       ; 3.611  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 4.274 ; 4.766  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;       ; 3.972  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 3.573 ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 5.886 ; 7.150  ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 6.144 ; 7.539  ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 5.886 ; 7.150  ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 6.144 ; 7.539  ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+-------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.562 ; 9.650 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.472 ; 8.559 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 11.394    ; 11.306    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 10.143    ; 10.056    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Fast 1100mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; i2s_in:i2sin|DATA_RDY_R                 ; -4.897 ; -77.827       ;
; SCLK                                    ; -4.885 ; -38.752       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -4.789 ; -75.916       ;
; BIT_CLK                                 ; -4.454 ; -28.288       ;
; CS                                      ; -4.367 ; -87.014       ;
; clk                                     ; -4.146 ; -282.891      ;
; clk_gen:meinclock|s_lr_clk              ; -3.065 ; -90.449       ;
; reset                                   ; -2.188 ; -15.008       ;
; audio_interface:audioout|i2c_counter[9] ; -1.964 ; -6.685        ;
; clk_gen:meinclock|s_bit_clk             ; -1.689 ; -5.307        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -0.493 ; -3.682        ;
; clk                                     ; -0.373 ; -12.141       ;
; clk_gen:meinclock|s_bit_clk             ; 0.027  ; 0.000         ;
; BIT_CLK                                 ; 0.260  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.285  ; 0.000         ;
; CS                                      ; 0.812  ; 0.000         ;
; reset                                   ; 1.074  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 1.965  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 2.497  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 2.684  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; BIT_CLK                                 ; -4.288 ; -78.949       ;
; clk_gen:meinclock|s_lr_clk              ; -3.999 ; -126.757      ;
; CS                                      ; -3.717 ; -72.702       ;
; clk_gen:meinclock|s_bit_clk             ; -3.700 ; -21.982       ;
; i2s_in:i2sin|DATA_RDY_R                 ; -3.604 ; -57.331       ;
; i2s_in:i2sin|DATA_RDY_L                 ; -3.491 ; -55.352       ;
; clk                                     ; -2.710 ; -510.380      ;
; audio_interface:audioout|i2c_counter[9] ; -1.373 ; -5.492        ;
; SCLK                                    ; -1.188 ; -9.471        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                             ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; SCLK                                    ; -2.496 ; -19.937       ;
; BIT_CLK                                 ; -2.476 ; -128.617      ;
; clk                                     ; 0.485  ; 0.000         ;
; audio_interface:audioout|i2c_counter[9] ; 0.635  ; 0.000         ;
; CS                                      ; 0.811  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 1.854  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_L                 ; 2.206  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 2.398  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 2.501  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clk                                     ; -1.702 ; -131.299      ;
; BIT_CLK                                 ; -0.403 ; -14.606       ;
; SCLK                                    ; -0.273 ; -2.244        ;
; CS                                      ; -0.124 ; -2.789        ;
; reset                                   ; -0.089 ; -0.785        ;
; audio_interface:audioout|i2c_counter[9] ; -0.001 ; -0.001        ;
; i2s_in:i2sin|DATA_RDY_L                 ; 0.008  ; 0.000         ;
; clk_gen:meinclock|s_lr_clk              ; 0.015  ; 0.000         ;
; i2s_in:i2sin|DATA_RDY_R                 ; 0.080  ; 0.000         ;
; clk_gen:meinclock|s_bit_clk             ; 0.129  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; -0.211 ; 0.335 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 1.926  ; 2.584 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 3.284  ; 5.225 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.509  ; 1.332 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 0.963  ; 1.851 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 1.063  ; 1.992 ; Rise       ; clk             ;
; reset       ; clk        ; 0.702  ; 1.484 ; Rise       ; clk             ;
; switch      ; clk        ; 1.147  ; 1.924 ; Rise       ; clk             ;
; reset       ; clk        ; 1.143  ; 1.713 ; Fall       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 3.374  ; 2.880  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 3.475  ; 2.889  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 0.333  ; -1.192 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 2.747  ; 2.043  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.369 ; -1.148 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.453 ; -1.264 ; Rise       ; clk             ;
; reset       ; clk        ; -0.162 ; -0.870 ; Rise       ; clk             ;
; switch      ; clk        ; 0.272  ; -0.333 ; Rise       ; clk             ;
; reset       ; clk        ; 0.304  ; -0.246 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 7.237  ; 8.060  ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 6.288  ; 6.664  ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 7.237  ; 8.060  ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 6.436  ; 6.846  ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 6.334  ; 6.711  ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 6.523  ; 6.961  ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 6.783  ; 7.253  ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 6.284  ; 6.651  ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 7.419  ; 8.303  ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 6.436  ; 6.731  ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 6.590  ; 6.923  ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 6.464  ; 6.731  ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 6.902  ; 7.416  ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 6.869  ; 7.379  ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 6.992  ; 7.519  ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 7.419  ; 8.303  ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.764  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 5.624  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 10.964 ; 12.870 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 9.522  ; 11.110 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 8.050  ; 9.537  ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.857  ; 7.755  ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 10.098 ; 12.099 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 5.430  ; 5.678  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 3.828  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 4.102  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 4.951  ; 5.513  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 4.487  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 4.052  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 6.501  ; 7.838  ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 6.774  ; 8.224  ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 6.501  ; 7.838  ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 6.774  ; 8.224  ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 5.121 ; 5.413 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.152 ; 5.478 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 5.926 ; 6.522 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.257 ; 5.586 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 5.180 ; 5.492 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.342 ; 5.693 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.571 ; 5.954 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.121 ; 5.413 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 5.245 ; 5.474 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.267 ; 5.514 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 5.330 ; 5.592 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.245 ; 5.474 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 5.682 ; 6.103 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 5.657 ; 6.079 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 5.760 ; 6.191 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 6.056 ; 6.667 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.396 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 5.078 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 7.835 ; 9.465 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.485 ; 8.842 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 7.404 ; 8.715 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.161 ; 6.858 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 8.273 ; 9.887 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.470 ; 4.680 ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 3.060 ;       ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;       ; 3.283 ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 3.892 ; 4.298 ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;       ; 3.618 ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 3.258 ;       ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 5.450 ; 6.570 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 5.684 ; 6.929 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 5.450 ; 6.570 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 5.684 ; 6.929 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 8.852 ; 8.922 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; clk        ; 7.850 ; 7.919 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 10.293    ; 10.223    ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; clk        ; 9.129     ; 9.060     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1100mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+------------------------------------------+-----------+---------+-----------+----------+---------------------+
; Clock                                    ; Setup     ; Hold    ; Recovery  ; Removal  ; Minimum Pulse Width ;
+------------------------------------------+-----------+---------+-----------+----------+---------------------+
; Worst-case Slack                         ; -9.309    ; -1.278  ; -7.047    ; -4.569   ; -2.225              ;
;  BIT_CLK                                 ; -6.992    ; 0.260   ; -6.393    ; -4.534   ; -0.404              ;
;  CS                                      ; -9.011    ; 0.812   ; -6.831    ; 0.811    ; -0.144              ;
;  SCLK                                    ; -7.611    ; -1.278  ; -1.917    ; -4.569   ; -0.394              ;
;  audio_interface:audioout|i2c_counter[9] ; -3.975    ; 0.285   ; -2.957    ; 0.554    ; -0.394              ;
;  clk                                     ; -7.311    ; -0.433  ; -4.970    ; 0.485    ; -2.225              ;
;  clk_gen:meinclock|s_bit_clk             ; -3.459    ; 0.027   ; -7.047    ; 2.501    ; -0.394              ;
;  clk_gen:meinclock|s_lr_clk              ; -5.062    ; 1.895   ; -6.852    ; 1.851    ; -0.394              ;
;  i2s_in:i2sin|DATA_RDY_L                 ; -9.125    ; 2.497   ; -6.723    ; 2.191    ; -0.394              ;
;  i2s_in:i2sin|DATA_RDY_R                 ; -9.309    ; 2.684   ; -6.906    ; 2.394    ; -0.394              ;
;  reset                                   ; -3.866    ; 0.937   ; N/A       ; N/A      ; -0.109              ;
; Design-wide TNS                          ; -1442.306 ; -17.747 ; -1704.541 ; -271.911 ; -311.673            ;
;  BIT_CLK                                 ; -81.511   ; 0.000   ; -121.259  ; -235.438 ; -32.053             ;
;  CS                                      ; -182.765  ; 0.000   ; -131.840  ; 0.000    ; -2.935              ;
;  SCLK                                    ; -60.404   ; -9.812  ; -15.259   ; -36.473  ; -4.833              ;
;  audio_interface:audioout|i2c_counter[9] ; -13.679   ; 0.000   ; -11.819   ; 0.000    ; -2.523              ;
;  clk                                     ; -629.381  ; -12.141 ; -951.987  ; 0.000    ; -234.397            ;
;  clk_gen:meinclock|s_bit_clk             ; -12.788   ; 0.000   ; -42.013   ; 0.000    ; -3.315              ;
;  clk_gen:meinclock|s_lr_clk              ; -148.421  ; 0.000   ; -214.288  ; 0.000    ; -20.801             ;
;  i2s_in:i2sin|DATA_RDY_L                 ; -144.785  ; 0.000   ; -106.563  ; 0.000    ; -9.503              ;
;  i2s_in:i2sin|DATA_RDY_R                 ; -148.067  ; 0.000   ; -109.931  ; 0.000    ; -8.474              ;
;  reset                                   ; -26.498   ; 0.000   ; N/A       ; N/A      ; -0.955              ;
+------------------------------------------+-----------+---------+-----------+----------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DIN         ; BIT_CLK    ; -0.211 ; 0.335 ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 2.965  ; 3.464 ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 6.047  ; 7.951 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 0.760  ; 1.497 ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; 2.083  ; 2.890 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; 2.326  ; 3.176 ; Rise       ; clk             ;
; reset       ; clk        ; 1.671  ; 2.196 ; Rise       ; clk             ;
; switch      ; clk        ; 2.218  ; 2.881 ; Rise       ; clk             ;
; reset       ; clk        ; 3.022  ; 3.403 ; Fall       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DIN         ; BIT_CLK    ; 6.387  ; 6.165  ; Rise       ; BIT_CLK         ;
; LR_CLK      ; BIT_CLK    ; 6.600  ; 6.231  ; Rise       ; BIT_CLK         ;
; CS          ; SCLK       ; 1.118  ; -0.291 ; Rise       ; SCLK            ;
; SDATA       ; SCLK       ; 5.400  ; 4.891  ; Rise       ; SCLK            ;
; AUD_BCLK    ; clk        ; -0.369 ; -1.148 ; Rise       ; clk             ;
; AUD_DACLRCK ; clk        ; -0.453 ; -1.264 ; Rise       ; clk             ;
; reset       ; clk        ; -0.162 ; -0.777 ; Rise       ; clk             ;
; switch      ; clk        ; 0.743  ; 0.347  ; Rise       ; clk             ;
; reset       ; clk        ; 0.304  ; -0.246 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 12.168 ; 13.275 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 10.690 ; 11.022 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 12.168 ; 13.275 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 11.056 ; 11.462 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 10.836 ; 11.203 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 11.183 ; 11.629 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 11.522 ; 12.016 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 10.610 ; 10.978 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 12.182 ; 13.444 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 10.998 ; 11.224 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 11.147 ; 11.470 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 11.119 ; 11.286 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 11.492 ; 12.082 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 11.558 ; 12.133 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 11.705 ; 12.312 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 12.182 ; 13.444 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 8.873  ;        ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;        ; 9.783  ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 18.479 ; 21.062 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 16.339 ; 18.448 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 13.810 ; 15.749 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 12.718 ; 13.718 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 17.332 ; 19.857 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 9.733  ; 9.974  ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 6.744  ;        ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;        ; 6.941  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 8.538  ; 9.225  ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;        ; 7.479  ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 7.037  ;        ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 11.464 ; 12.795 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.898 ; 13.323 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 11.464 ; 12.795 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 11.898 ; 13.323 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; dig0[*]     ; CS                                      ; 5.121 ; 5.413 ; Fall       ; CS                                      ;
;  dig0[0]    ; CS                                      ; 5.152 ; 5.478 ; Fall       ; CS                                      ;
;  dig0[1]    ; CS                                      ; 5.926 ; 6.522 ; Fall       ; CS                                      ;
;  dig0[2]    ; CS                                      ; 5.257 ; 5.586 ; Fall       ; CS                                      ;
;  dig0[3]    ; CS                                      ; 5.180 ; 5.492 ; Fall       ; CS                                      ;
;  dig0[4]    ; CS                                      ; 5.342 ; 5.693 ; Fall       ; CS                                      ;
;  dig0[5]    ; CS                                      ; 5.571 ; 5.954 ; Fall       ; CS                                      ;
;  dig0[6]    ; CS                                      ; 5.121 ; 5.413 ; Fall       ; CS                                      ;
; dig1[*]     ; CS                                      ; 5.245 ; 5.474 ; Fall       ; CS                                      ;
;  dig1[0]    ; CS                                      ; 5.267 ; 5.514 ; Fall       ; CS                                      ;
;  dig1[1]    ; CS                                      ; 5.330 ; 5.592 ; Fall       ; CS                                      ;
;  dig1[2]    ; CS                                      ; 5.245 ; 5.474 ; Fall       ; CS                                      ;
;  dig1[3]    ; CS                                      ; 5.682 ; 6.103 ; Fall       ; CS                                      ;
;  dig1[4]    ; CS                                      ; 5.657 ; 6.079 ; Fall       ; CS                                      ;
;  dig1[5]    ; CS                                      ; 5.760 ; 6.191 ; Fall       ; CS                                      ;
;  dig1[6]    ; CS                                      ; 6.056 ; 6.667 ; Fall       ; CS                                      ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ; 4.396 ;       ; Rise       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SCLK    ; audio_interface:audioout|i2c_counter[9] ;       ; 5.078 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; I2C_SDAT    ; audio_interface:audioout|i2c_counter[9] ; 7.835 ; 9.465 ; Fall       ; audio_interface:audioout|i2c_counter[9] ;
; AUD_DACDAT  ; clk                                     ; 7.485 ; 8.842 ; Rise       ; clk                                     ;
; AUD_MCLK    ; clk                                     ; 7.404 ; 8.715 ; Rise       ; clk                                     ;
; I2C_SCLK    ; clk                                     ; 6.161 ; 6.858 ; Rise       ; clk                                     ;
; I2C_SDAT    ; clk                                     ; 8.273 ; 9.887 ; Rise       ; clk                                     ;
; init_finish ; clk                                     ; 4.470 ; 4.680 ; Rise       ; clk                                     ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ; 3.060 ;       ; Rise       ; clk_gen:meinclock|s_bit_clk             ;
; BIT_CLK_OUT ; clk_gen:meinclock|s_bit_clk             ;       ; 3.283 ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; DOUT        ; clk_gen:meinclock|s_bit_clk             ; 3.892 ; 4.298 ; Fall       ; clk_gen:meinclock|s_bit_clk             ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ;       ; 3.618 ; Rise       ; clk_gen:meinclock|s_lr_clk              ;
; LR_CLK_OUT  ; clk_gen:meinclock|s_lr_clk              ; 3.258 ;       ; Fall       ; clk_gen:meinclock|s_lr_clk              ;
; BIT_CLK_OUT ; reset                                   ; 5.450 ; 6.570 ; Rise       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 5.684 ; 6.929 ; Rise       ; reset                                   ;
; BIT_CLK_OUT ; reset                                   ; 5.450 ; 6.570 ; Fall       ; reset                                   ;
; LR_CLK_OUT  ; reset                                   ; 5.684 ; 6.929 ; Fall       ; reset                                   ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BIT_CLK_OUT ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; init_finish ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_MCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACDAT  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SCLK    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; reset       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDATA       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_DACLRCK ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_BCLK    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BIT_CLK     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LR_CLK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LR_CLK_OUT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; BIT_CLK_OUT ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DOUT        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; dig0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; dig1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; init_finish ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; AUD_MCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; AUD_DACDAT  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SDAT    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; I2C_SCLK    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 118      ; 0        ; 0        ; 0        ;
; i2s_in:i2sin|DATA_RDY_L                 ; BIT_CLK                                 ; 1        ; 1        ; 0        ; 0        ;
; i2s_in:i2sin|DATA_RDY_R                 ; BIT_CLK                                 ; 1        ; 1        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; clk                                     ; clk                                     ; 1399     ; 32       ; 256      ; 32       ;
; clk_gen:meinclock|s_bit_clk             ; clk                                     ; 7        ; 7        ; 0        ; 0        ;
; clk_gen:meinclock|s_lr_clk              ; clk                                     ; 1        ; 1        ; 0        ; 0        ;
; CS                                      ; clk                                     ; 0        ; 56       ; 0        ; 224      ;
; i2s_in:i2sin|DATA_RDY_L                 ; clk                                     ; 0        ; 0        ; 0        ; 19       ;
; i2s_in:i2sin|DATA_RDY_R                 ; clk                                     ; 0        ; 0        ; 0        ; 19       ;
; reset                                   ; clk                                     ; 9        ; 2        ; 448      ; 224      ;
; clk_gen:meinclock|s_bit_clk             ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 0        ; 47       ;
; clk_gen:meinclock|s_lr_clk              ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 38       ; 6        ;
; clk                                     ; clk_gen:meinclock|s_lr_clk              ; 0        ; 32       ; 0        ; 0        ;
; SCLK                                    ; CS                                      ; 0        ; 0        ; 63       ; 0        ;
; BIT_CLK                                 ; i2s_in:i2sin|DATA_RDY_L                 ; 0        ; 0        ; 16       ; 0        ;
; BIT_CLK                                 ; i2s_in:i2sin|DATA_RDY_R                 ; 0        ; 0        ; 16       ; 0        ;
; CS                                      ; reset                                   ; 0        ; 7        ; 0        ; 0        ;
; CS                                      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; audio_interface:audioout|i2c_counter[9] ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 0        ; 10       ;
; clk                                     ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; BIT_CLK                                 ; BIT_CLK                                 ; 118      ; 0        ; 0        ; 0        ;
; i2s_in:i2sin|DATA_RDY_L                 ; BIT_CLK                                 ; 1        ; 1        ; 0        ; 0        ;
; i2s_in:i2sin|DATA_RDY_R                 ; BIT_CLK                                 ; 1        ; 1        ; 0        ; 0        ;
; audio_interface:audioout|i2c_counter[9] ; clk                                     ; 6        ; 14       ; 0        ; 0        ;
; clk                                     ; clk                                     ; 1399     ; 32       ; 256      ; 32       ;
; clk_gen:meinclock|s_bit_clk             ; clk                                     ; 7        ; 7        ; 0        ; 0        ;
; clk_gen:meinclock|s_lr_clk              ; clk                                     ; 1        ; 1        ; 0        ; 0        ;
; CS                                      ; clk                                     ; 0        ; 56       ; 0        ; 224      ;
; i2s_in:i2sin|DATA_RDY_L                 ; clk                                     ; 0        ; 0        ; 0        ; 19       ;
; i2s_in:i2sin|DATA_RDY_R                 ; clk                                     ; 0        ; 0        ; 0        ; 19       ;
; reset                                   ; clk                                     ; 9        ; 2        ; 448      ; 224      ;
; clk_gen:meinclock|s_bit_clk             ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 0        ; 47       ;
; clk_gen:meinclock|s_lr_clk              ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 38       ; 6        ;
; clk                                     ; clk_gen:meinclock|s_lr_clk              ; 0        ; 32       ; 0        ; 0        ;
; SCLK                                    ; CS                                      ; 0        ; 0        ; 63       ; 0        ;
; BIT_CLK                                 ; i2s_in:i2sin|DATA_RDY_L                 ; 0        ; 0        ; 16       ; 0        ;
; BIT_CLK                                 ; i2s_in:i2sin|DATA_RDY_R                 ; 0        ; 0        ; 16       ; 0        ;
; CS                                      ; reset                                   ; 0        ; 7        ; 0        ; 0        ;
; CS                                      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
; SCLK                                    ; SCLK                                    ; 7        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; reset      ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 4        ;
; reset      ; BIT_CLK                                 ; 54       ; 54       ; 0        ; 0        ;
; reset      ; clk                                     ; 135      ; 135      ; 70       ; 70       ;
; reset      ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 6        ; 6        ;
; reset      ; clk_gen:meinclock|s_lr_clk              ; 32       ; 32       ; 0        ; 0        ;
; reset      ; CS                                      ; 0        ; 0        ; 21       ; 21       ;
; reset      ; i2s_in:i2sin|DATA_RDY_L                 ; 0        ; 0        ; 16       ; 16       ;
; reset      ; i2s_in:i2sin|DATA_RDY_R                 ; 0        ; 0        ; 16       ; 16       ;
; reset      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; clk        ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 0        ;
; reset      ; audio_interface:audioout|i2c_counter[9] ; 0        ; 0        ; 4        ; 4        ;
; reset      ; BIT_CLK                                 ; 54       ; 54       ; 0        ; 0        ;
; reset      ; clk                                     ; 135      ; 135      ; 70       ; 70       ;
; reset      ; clk_gen:meinclock|s_bit_clk             ; 0        ; 0        ; 6        ; 6        ;
; reset      ; clk_gen:meinclock|s_lr_clk              ; 32       ; 32       ; 0        ; 0        ;
; reset      ; CS                                      ; 0        ; 0        ; 21       ; 21       ;
; reset      ; i2s_in:i2sin|DATA_RDY_L                 ; 0        ; 0        ; 16       ; 16       ;
; reset      ; i2s_in:i2sin|DATA_RDY_R                 ; 0        ; 0        ; 16       ; 16       ;
; reset      ; SCLK                                    ; 8        ; 8        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Thu Apr 12 12:02:29 2018
Info: Command: quartus_sta I2S_IN -c I2S_IN
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 28 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2S_IN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name CS CS
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name i2s_in:i2sin|DATA_RDY_R i2s_in:i2sin|DATA_RDY_R
    Info (332105): create_clock -period 1.000 -name BIT_CLK BIT_CLK
    Info (332105): create_clock -period 1.000 -name i2s_in:i2sin|DATA_RDY_L i2s_in:i2sin|DATA_RDY_L
    Info (332105): create_clock -period 1.000 -name clk_gen:meinclock|s_lr_clk clk_gen:meinclock|s_lr_clk
    Info (332105): create_clock -period 1.000 -name clk_gen:meinclock|s_bit_clk clk_gen:meinclock|s_bit_clk
    Info (332105): create_clock -period 1.000 -name audio_interface:audioout|i2c_counter[9] audio_interface:audioout|i2c_counter[9]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.309            -148.067 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -9.125            -144.785 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -9.011            -182.765 CS 
    Info (332119):    -7.611             -60.404 SCLK 
    Info (332119):    -7.311            -629.381 clk 
    Info (332119):    -6.992             -81.511 BIT_CLK 
    Info (332119):    -4.886            -142.800 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -3.866             -26.498 reset 
    Info (332119):    -3.816             -13.307 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -3.459             -12.788 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case hold slack is -0.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.932              -7.055 SCLK 
    Info (332119):    -0.094              -0.380 clk 
    Info (332119):     0.278               0.000 clk_gen:meinclock|s_bit_clk 
    Info (332119):     0.515               0.000 BIT_CLK 
    Info (332119):     0.515               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     1.033               0.000 reset 
    Info (332119):     1.925               0.000 CS 
    Info (332119):     2.842               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     4.484               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     4.841               0.000 i2s_in:i2sin|DATA_RDY_R 
Info (332146): Worst-case recovery slack is -7.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.047             -42.013 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -6.906            -109.931 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -6.852            -214.288 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -6.831            -131.840 CS 
    Info (332119):    -6.708            -106.555 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -6.393            -121.259 BIT_CLK 
    Info (332119):    -4.970            -951.987 clk 
    Info (332119):    -2.853             -11.409 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.917             -15.259 SCLK 
Info (332146): Worst-case removal slack is -4.569
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.569             -36.473 SCLK 
    Info (332119):    -4.534            -235.438 BIT_CLK 
    Info (332119):     0.802               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.871               0.000 clk 
    Info (332119):     1.499               0.000 CS 
    Info (332119):     3.535               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     3.577               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     3.932               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     4.099               0.000 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case minimum pulse width slack is -2.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.225            -228.164 clk 
    Info (332119):    -0.394             -32.053 BIT_CLK 
    Info (332119):    -0.394             -20.706 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -0.394              -9.503 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -0.394              -8.474 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -0.394              -4.833 SCLK 
    Info (332119):    -0.394              -3.315 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -0.394              -2.523 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.068               0.000 CS 
    Info (332119):     0.082               0.000 reset 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.138            -145.584 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -9.010            -142.799 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -8.906            -180.251 CS 
    Info (332119):    -7.144             -56.669 SCLK 
    Info (332119):    -7.051            -592.091 clk 
    Info (332119):    -6.918             -78.261 BIT_CLK 
    Info (332119):    -5.062            -148.421 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -3.975             -13.679 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -3.797             -25.858 reset 
    Info (332119):    -3.401             -12.483 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case hold slack is -1.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.278              -9.812 SCLK 
    Info (332119):    -0.433              -7.935 clk 
    Info (332119):     0.297               0.000 clk_gen:meinclock|s_bit_clk 
    Info (332119):     0.485               0.000 BIT_CLK 
    Info (332119):     0.528               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.937               0.000 reset 
    Info (332119):     1.969               0.000 CS 
    Info (332119):     3.033               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     4.463               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     4.841               0.000 i2s_in:i2sin|DATA_RDY_R 
Info (332146): Worst-case recovery slack is -6.994
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.994             -41.720 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -6.858            -109.432 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -6.799            -212.278 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -6.723            -106.563 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -6.627            -127.992 CS 
    Info (332119):    -6.202            -118.090 BIT_CLK 
    Info (332119):    -4.848            -915.059 clk 
    Info (332119):    -2.957             -11.819 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.860             -14.795 SCLK 
Info (332146): Worst-case removal slack is -4.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.388             -35.021 SCLK 
    Info (332119):    -4.353            -225.926 BIT_CLK 
    Info (332119):     0.851               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.871               0.000 clk 
    Info (332119):     1.361               0.000 CS 
    Info (332119):     3.587               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     3.630               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     3.973               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     4.112               0.000 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case minimum pulse width slack is -2.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.225            -234.397 clk 
    Info (332119):    -0.394             -29.779 BIT_CLK 
    Info (332119):    -0.394             -20.801 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -0.394              -8.706 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -0.394              -8.367 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -0.394              -4.428 SCLK 
    Info (332119):    -0.394              -3.093 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -0.394              -2.102 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.065               0.000 CS 
    Info (332119):     0.098               0.000 reset 
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.685
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.685             -45.100 SCLK 
    Info (332119):    -5.270             -35.083 BIT_CLK 
    Info (332119):    -4.974             -79.048 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -4.859             -76.971 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -4.586             -90.833 CS 
    Info (332119):    -4.453            -335.042 clk 
    Info (332119):    -3.108             -90.875 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -2.284             -15.697 reset 
    Info (332119):    -1.996              -6.787 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.856              -6.013 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case hold slack is -0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.091              -0.434 SCLK 
    Info (332119):    -0.074              -0.449 clk 
    Info (332119):     0.040               0.000 clk_gen:meinclock|s_bit_clk 
    Info (332119):     0.272               0.000 BIT_CLK 
    Info (332119):     0.312               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.856               0.000 CS 
    Info (332119):     1.127               0.000 reset 
    Info (332119):     1.895               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     2.506               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     2.704               0.000 i2s_in:i2sin|DATA_RDY_R 
Info (332146): Worst-case recovery slack is -4.870
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.870             -80.615 BIT_CLK 
    Info (332119):    -4.367             -85.326 CS 
    Info (332119):    -4.049            -128.337 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -3.759             -22.298 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -3.645             -57.962 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -3.523             -55.801 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -2.796            -528.251 clk 
    Info (332119):    -1.363              -5.444 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.211              -9.655 SCLK 
Info (332146): Worst-case removal slack is -2.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.510             -20.041 SCLK 
    Info (332119):    -2.500            -129.859 BIT_CLK 
    Info (332119):     0.554               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.564               0.000 clk 
    Info (332119):     1.082               0.000 CS 
    Info (332119):     1.851               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     2.191               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     2.394               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     2.519               0.000 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case minimum pulse width slack is -1.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.702            -131.154 clk 
    Info (332119):    -0.404             -15.425 BIT_CLK 
    Info (332119):    -0.295              -2.442 SCLK 
    Info (332119):    -0.144              -2.935 CS 
    Info (332119):    -0.109              -0.955 reset 
    Info (332119):    -0.030              -0.118 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -0.027              -0.361 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -0.016              -0.044 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     0.078               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     0.131               0.000 clk_gen:meinclock|s_bit_clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.897
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.897             -77.827 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -4.885             -38.752 SCLK 
    Info (332119):    -4.789             -75.916 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -4.454             -28.288 BIT_CLK 
    Info (332119):    -4.367             -87.014 CS 
    Info (332119):    -4.146            -282.891 clk 
    Info (332119):    -3.065             -90.449 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -2.188             -15.008 reset 
    Info (332119):    -1.964              -6.685 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.689              -5.307 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case hold slack is -0.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.493              -3.682 SCLK 
    Info (332119):    -0.373             -12.141 clk 
    Info (332119):     0.027               0.000 clk_gen:meinclock|s_bit_clk 
    Info (332119):     0.260               0.000 BIT_CLK 
    Info (332119):     0.285               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.812               0.000 CS 
    Info (332119):     1.074               0.000 reset 
    Info (332119):     1.965               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     2.497               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     2.684               0.000 i2s_in:i2sin|DATA_RDY_R 
Info (332146): Worst-case recovery slack is -4.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.288             -78.949 BIT_CLK 
    Info (332119):    -3.999            -126.757 clk_gen:meinclock|s_lr_clk 
    Info (332119):    -3.717             -72.702 CS 
    Info (332119):    -3.700             -21.982 clk_gen:meinclock|s_bit_clk 
    Info (332119):    -3.604             -57.331 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):    -3.491             -55.352 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):    -2.710            -510.380 clk 
    Info (332119):    -1.373              -5.492 audio_interface:audioout|i2c_counter[9] 
    Info (332119):    -1.188              -9.471 SCLK 
Info (332146): Worst-case removal slack is -2.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.496             -19.937 SCLK 
    Info (332119):    -2.476            -128.617 BIT_CLK 
    Info (332119):     0.485               0.000 clk 
    Info (332119):     0.635               0.000 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.811               0.000 CS 
    Info (332119):     1.854               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     2.206               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     2.398               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     2.501               0.000 clk_gen:meinclock|s_bit_clk 
Info (332146): Worst-case minimum pulse width slack is -1.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.702            -131.299 clk 
    Info (332119):    -0.403             -14.606 BIT_CLK 
    Info (332119):    -0.273              -2.244 SCLK 
    Info (332119):    -0.124              -2.789 CS 
    Info (332119):    -0.089              -0.785 reset 
    Info (332119):    -0.001              -0.001 audio_interface:audioout|i2c_counter[9] 
    Info (332119):     0.008               0.000 i2s_in:i2sin|DATA_RDY_L 
    Info (332119):     0.015               0.000 clk_gen:meinclock|s_lr_clk 
    Info (332119):     0.080               0.000 i2s_in:i2sin|DATA_RDY_R 
    Info (332119):     0.129               0.000 clk_gen:meinclock|s_bit_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1152 megabytes
    Info: Processing ended: Thu Apr 12 12:02:36 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


