# MIPS_HARDWARE
MipsVerilog

## **信号控制码译码信号**

| 指令说明 | instruction | op[5:0] | regwrite | regdst | alusrc | branch | memWrite | memtoReg | jump |
| -------- | :---------: | :-----: | :------: | :----: | :----: | :----: | :------: | :------: | ---- |
|          |   R-type    | 000000  |    1     |   1    |   0    |   0    |    0     |    0     | 0    |
|          |     lw      | 100011  |    1     |   0    |   1    |   0    |    0     |    1     | 0    |
|          |     sw      | 101011  |    0     |   x    |   1    |   0    |    1     |    x     | 0    |
|          |     beq     | 000100  |    0     |   x    |   0    |   1    |    0     |    x     | 0    |
|          |    addi     | 001000  |    1     |   0    |   1    |   0    |    0     |    0     | 0    |
|          |      j      | 000010  |    0     |   x    |   x    |   x    |    0     |    x     | 1    |
|          |             |         |          |        |        |        |          |          |      |
|          |             |         |          |        |        |        |          |          |      |
|          |             |         |          |        |        |        |          |          |      |



## 工作日志

#### 2020.12.25

|    时间     |  人员  |                           工作内容                           |
| :---------: | :----: | :----------------------------------------------------------: |
| 10:00-12:00 | 屈湘钧 | 复习计组4的简单五级流水线cpu，并大致整理任务目标和初步的上手想法。 |
| 15:00-18:00 | 屈湘钧 | 学习吕学长教学视频1、2关于57条指令添加教程，并大致思考了添加指令的第一步译码做法，计划明天开始正式开始写controller中的译码和alu译码，分类添加指令集。 |
| 8:00-18:00  | 朱海龙 |             分析实验通路，阅读soc，axi，sram资料             |

#### 2020.12.26

|    时间     |  人员  |                           工作内容                           |
| :---------: | :----: | :----------------------------------------------------------: |
| 10:10-12:00 | 屈湘钧 |                    基本写完alu_dec.v文件                     |
| 14:20-18:00 | 屈湘钧 | 完成大部分逻辑运算指令添加工作；变更指令编码后的计组4测试调试通过 |
| 8:50-17:30  | 朱海龙 |       阅读测试文档，初步完成main_dec和controller的编写       |



