m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/simulation/modelsim
Econt_bin
Z1 w1605932993
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z4 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd
Z5 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd
l0
L4
VQ:64ALV5nHX>okChBN>7V3
!s100 2;W_ZU`ABGVCZX?HH?<5_1
Z6 OV;C;10.5b;63
31
Z7 !s110 1605934744
!i10b 1
Z8 !s108 1605934744.000000
Z9 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd|
Z10 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/cont_bin/cont_bin.vhd|
!i113 1
Z11 o-93 -work work
Z12 tExplicit 1 CvgOpt 0
Abehav
R2
R3
DEx4 work 8 cont_bin 0 22 Q:64ALV5nHX>okChBN>7V3
l22
L13
VEoZaXT^j9:hFHOko2PKXY2
!s100 Nh38bVIY;52F1EMJ=I4UN2
R6
31
R7
!i10b 1
R8
R9
R10
!i113 1
R11
R12
Effd
Z13 w1605932709
R2
R3
R0
Z14 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd
Z15 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd
l0
L4
VPl86IXY@VLoBUjbhVOD]I0
!s100 O`bh`Z:FH<VMFd[3bCb192
R6
31
R7
!i10b 1
R8
Z16 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd|
Z17 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FFD/FFD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 3 ffd 0 22 Pl86IXY@VLoBUjbhVOD]I0
l18
L16
Vh0mTW9R2Zg6_JPiaBZ?mf3
!s100 V2F9KME7PS1dV;cH]7`WZ1
R6
31
R7
!i10b 1
R8
R16
R17
!i113 1
R11
R12
Efsm_reg_despl
Z18 w1605933305
R2
R3
R0
Z19 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd
Z20 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd
l0
L4
VC0G?gfW9NFJaoozd_]g`M0
!s100 >6JSg=Lh0E_C9KjTO_AGN3
R6
31
R7
!i10b 1
R8
Z21 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd|
Z22 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/FSM_Reg_Despl/FSM_Reg_Despl.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 13 fsm_reg_despl 0 22 C0G?gfW9NFJaoozd_]g`M0
l29
L17
Vl>1<[H0J4XTbj:VGQF_XB3
!s100 Fk@3i1:1KLV?L8m5W]0:c0
R6
31
R7
!i10b 1
R8
R21
R22
!i113 1
R11
R12
Epunto_a
Z23 w1605934054
R2
R3
R0
Z24 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd
Z25 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd
l0
L4
VHP?He84BMK^^Foc]iaSaO3
!s100 E<4DE=PiI=2FMl=nWm9]21
R6
31
R7
!i10b 1
R8
Z26 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd|
Z27 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/Punto_A.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 7 punto_a 0 22 HP?He84BMK^^Foc]iaSaO3
l66
L18
VdIiO3AD9HjHB_dfL6QQ8f3
!s100 ]W]oQRk`j;M<<j>YCVZ:A2
R6
31
R7
!i10b 1
R8
R26
R27
!i113 1
R11
R12
Ereg_despl
Z28 w1605932070
R2
R3
R0
Z29 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd
Z30 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd
l0
L4
VY6f9LJUG6zoKc>iPLTLU?2
!s100 EK?EFi8IQ5JZ5?zo@bm1A2
R6
31
R7
!i10b 1
R8
Z31 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd|
Z32 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Reg_despl/Reg_Despl.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 9 reg_despl 0 22 Y6f9LJUG6zoKc>iPLTLU?2
l38
L17
V4Mg==LT>izPBM98U7DZ@Q1
!s100 NLVlUio>M;KTC5H^fgmYD3
R6
31
R7
!i10b 1
R8
R31
R32
!i113 1
R11
R12
Etb_punto_a
Z33 w1605933556
R2
R3
R0
Z34 8/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/tb_Punto_A.vhd
Z35 F/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/tb_Punto_A.vhd
l0
L5
VRY^dhK2n2W<]R0LdL2iWz2
!s100 BzTIB>VefR8?1@>=]0ReT3
R6
31
R7
!i10b 1
R8
Z36 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/tb_Punto_A.vhd|
Z37 !s107 /home/simon/Documentos/FACULTAD/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/Parte_A/Punto_A/tb_Punto_A.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 10 tb_punto_a 0 22 RY^dhK2n2W<]R0LdL2iWz2
l41
L8
V?LGlEM]R5j0mQnzokMf=g2
!s100 WSFgB`@>dh=PcO6CZRYe03
R6
31
R7
!i10b 1
R8
R36
R37
!i113 1
R11
R12
