# Risc-V
single-cycle
 Project của kiến trúc máy tính.
 Sử dụng phần mềm model sim để viết code verilog. Có các khối verilog tương ứng với các khối trong mô hình Risc-V 5 stages. Test bench được viết liên kết các khối lần lượt là IF->ID->EXEC-> LSU->Write_back.
 
 Ta có mô hình tổng quát

![image](https://user-images.githubusercontent.com/57483581/124092645-48af0c80-da81-11eb-9677-41bd5d98f104.png)

Mô hình chi tiết phần sau:

/media/lctuan/New Volume/Nam_4/Kien_truc_may_tinh/riscv_2.jpg![riscv_2](https://user-images.githubusercontent.com/57483581/124092840-7ac06e80-da81-11eb-9d03-f2b75ba7a82f.jpg)



