# 基于MIPS指令集的CPU课程设计



# **单周期CPU设计**

## MIPS指令设计共31条

## R-type  17

### 指令格式

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| add    | 000000        |              |              |              | 000000         | 100000       |
| addu   | 000000        |              |              |              | 000000         | 100001       |
| sub    | 000000        |              |              |              | 000000         | 100010       |
| subu   | 000000        |              |              |              | 000000         | 100011       |
| and    | 000000        |              |              |              | 000000         | 100100       |
| or     | 000000        |              |              |              | 000000         | 100101       |
| xor    | 000000        |              |              |              | 000000         | 100110       |
| nor    | 000000        |              |              |              | 000000         | 100111       |
| slt    | 000000        |              |              |              | 000000         | 101010       |
| sltu   | 000000        |              |              |              | 000000         | 101011       |

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| sll    | 000000        | 000000       |              |              | shamt          | 000000       |
| srl    | 000000        | 000000       |              |              | shamt          | 000010       |
| sra    | 000000        | 000000       |              |              | shamt          | 000011       |

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| sllv   | 000000        |              |              |              | 00000          | 000100       |
| srlv   | 000000        |              |              |              | 00000          | 000110       |
| srav   | 000000        |              |              |              | 00000          | 000111       |
| jr     | 000000        | rs           | 00000        | 00000        | 00000          | 001000       |



| 助记符 | 示例          | 示例含义                       | 操作及其解释                                                 |
| :----- | ------------- | ------------------------------ | ------------------------------------------------------------ |
| add    | add $1,$2,$3  | $1=$2+$3                       | rd <- rs + rt    ；其中rs＝$2，rt=$3, rd=$1                  |
| addu   | addu $1,$2,$3 | $1=$2+$3                       | rd <- rs + rt    ；其中rs＝$2，rt=$3, rd=$1,无符号数         |
| sub    | sub $1,$2,$3  | $1=$2-$3                       | rd <- rs - rt     ；其中rs＝$2，rt=$3, rd=$1                 |
| subu   | subu $1,$2,$3 | $1=$2-$3                       | rd <- rs - rt     ；其中rs＝$2，rt=$3, rd=$1,无符号数        |
| and    | and $1,$2,$3  | $1=$2 & $3                     | rd <- rs & rt    ；其中rs＝$2，rt=$3, rd=$1                  |
| or     | or $1,$2,$3   | $1=$2 \| $3                    | rd <- rs \|  rt     ；其中rs＝$2，rt=$3, rd=$1               |
| xor    | xor $1,$2,$3  | $1=$2 ^ $3                     | rd <- rs xor rt   ；其中rs＝$2，rt=$3, rd=$1(异或）          |
| nor    | nor $1,$2,$3  | $1=~($2 \|$3)                  | rd <- not(rs \| rt)  ；其中rs＝$2，rt=$3, rd=$1(或非）       |
| slt    | slt  $1,$2,$3 | if($2<$3)    $1=1 else    $1=0 | if (rs < rt) rd=1 else rd=0 ；其中rs＝$2，rt=$3, rd=$1       |
| sltu   | sltu $1,$2,$3 | if($2<$3)    $1=1 else    $1=0 | if (rs < rt) rd=1 else rd=0 ；其中rs＝$2，rt=$3, rd=$1   (无符号数） |
|        |               |                                |                                                              |
| sll    | sll $1,$2,10  | $1=$2<<10                      | rd <- rt << shamt  ；shamt存放移位的位数，   也就是指令中的立即数，其中rt=$2, rd=$1 |
| srl    | srl $1,$2,10  | $1=$2>>10                      | rd <- rt >> shamt ；(logical) ，其中rt=$2, rd=$1             |
| sra    | sra $1,$2,10  | $1=$2>>10                      | rd <- rt >> shamt  ；(arithmetic) 注意符号位保留  其中rt=$2, rd=$1 |
|        |               |                                |                                                              |
| sllv   | sllv $1,$2,$3 | $1=$2<<$3                      | rd <- rt << rs  ；其中rs＝$3，rt=$2, rd=$1                   |
| srlv   | srlv $1,$2,$3 | $1=$2>>$3                      | rd <- rt >> rs  ；(logical)其中rs＝$3，rt=$2, rd=$1          |
| srav   | srav $1,$2,$3 | $1=$2>>$3                      | rd <- rt >> rs  ；(arithmetic) 注意符号位保留  其中rs＝$3，rt=$2, rd=$1 |
|        |               |                                |                                                              |
| jr     | jr $31        | goto $31                       | PC <- rs                                                     |



### 

## I-type 12

### 指令格式

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | immediate(16)[15,0] |
| ------ | ------------- | ------------ | ------------ | ------------------- |
| addi   | 001000        |              |              |                     |
| addiu  | 001001        |              |              |                     |
| andi   | 001100        |              |              |                     |
| ori    | 001101        |              |              |                     |
| xori   | 001110        |              |              |                     |
| lui    | 001111        |              |              |                     |
| lw     | 100011        |              |              |                     |
| sw     | 101011        |              |              |                     |
| beq    | 000100        |              |              |                     |
| bne    | 000101        |              |              |                     |
| slti   | 001010        |              |              |                     |
| sltiu  | 001011        |              |              |                     |

| 助记符 | 示例            | 示例含义                 | 操作及其解释                                                 |
| ------ | --------------- | ------------------------ | ------------------------------------------------------------ |
| addi   | addi $1,$2,100  | $1=$2+100                | rt <- rs + (sign-extend)immediate ；其中 rt=$1,rs=$2         |
| addiu  | addiu $1,$2,100 | $1=$2+100                | rt <- rs + (zero-extend)immediate ；其中 rt=$1,rs=$2         |
| andi   | andi $1,$2,10   | $1=$2&10                 | rt <- rs & (zero-extend)immediate ；其中 rt=$1,rs=$2         |
| ori    | ori $1,$2,10    | $1=$2\|10                | rt <- rs \| (zero-extend)immediate ；其中 rt=$1,rs=$2        |
| xori   | xori  $1,$2,10  | $1=$2^10                 | rt <- rs ^(zero-extend)immediate ；其中 rt=$1,rs=$2          |
| lui    | lui $1,100      | $1=100*6553              | rt <- immediate*65536 ；将 16 位立即数放到目标寄存器高 16位，目标寄存器的低 16 位填0 |
| lw     | lw $1,10($2)    | $1=memory[$2+10]         | rt <\- memory[rs + (sign-extend)immediate] ；rt=$1,rs=$2     |
| sw     | sw $1,10($2）   | memory[$2+10]=$1         | memory[rs + (sign-extend)immediate]  <- rt；rt=$1,rs=$2      |
| beq    | beq $1,$2,10    | if($1==$2)goto PC+4+40   | if (rs == rt) PC <- PC+4 + (sign-extend)immediate<<2         |
| bne    | bne $1,$2,10    | if($1!=$2)goto PC+4+40   | if (rs != rt) PC <- PC+4 + (sign-extend)immediate<<2         |
| slti   | slti $1,$2,10   | if($2<10) $1=1 else $1=0 | if (rs <(sign-extend)immediate) rt=1 else rt=0 ；其中 rs＝$2，rt=$1 |
| sltiu  | sltiu $1,$2,10  | if($2<10) $1=1 else $1=0 | if (rs <(zero-extend)immediate) rt=1 else rt=0 ；其中 rs＝$2，rt=$1 |

## J-type 2

### 指令格式 

| 助记符 | opt(6)[31,26] | address(26)[25,0] |
| ------ | ------------- | ----------------- |
| j      | 000010        |                   |
| jal    | 000011        |                   |
|        |               |                   |

| 助记符 | 示例      | 示例含义             | 操作及其解释                                                 |      |
| ------ | --------- | -------------------- | ------------------------------------------------------------ | ---- |
| j      | j 10000   | goto 10000           | PC <-(PC+4)[31..28],address,0,0；                            |      |
| jal    | jal 10000 | $31<-PC+4;goto 10000 | $31<-PC+4 ； PC <-(PC+4)[31..28],address,0,0；address=10000/4 |      |
|        |           |                      |                                                              |      |



CPU 在处理指令时，一般需要经过以下几个步骤：

 (1) 取指令(**IF**)：根据程序计数器 PC 中的指令地址，从存储器中取出一条指令，同时，PC 根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入 PC，当然得到的“地址”需要做些变换才送入 PC。

 (2) 指令译码(**ID**)：对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。

 (3) 指令执行(**EXE**)：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。

 (4) 存储器访问(**MEM**)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。

 (5) 结果写回(**WB**)：指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。单周期 CPU，是在一个时钟周期内完成这五个阶段的处理。

单周期CPU每个时钟周期可被划分为五个阶段，对应地有五个最关键的模块：IF阶段对应PC，ID阶段对应InstructionMemory和RegisterFile，EXE阶段对应ALU，MEM阶段对应DataMemory，WB阶段也对应RegisterFile。除此之外，还需要生成控制信号的控制单元（Control Unit），还要有对立即数进行扩展的Immediate Extend。最后，还需要使用各种不同的数据选择器（Mux）构成完整的数据通路。基于以上思想，首先开始分别设计每一个底层模块。

## 1.PC

输入输出说明：

```
 1.input clk,输入时钟信号
 2.input Reset,复位，低电平有效，初始化PC为0
 3.input PCWre,控制信号，PC是否可以更改，0为不更改，1为更改
 4.input [31:0] nextIAddr,下一条指定的地址
 5.output reg [31:0] currentIAddr当前正在执行的指令地址
```



## 2.InstructionMemory**指令存储器**

输入输出说明：

```
1.input [31:0] IAddr,指令存储器地址输入端口
2.//input [31:0] IDataIn,指令存储器数据输入端口（指令代码输入端口）  没有使用
3.//input RW,    // 指令存储器读写控制信号，为0写，为1读 默认为只读 没有使
4. output [31:0] IDataOut

```



## 3.**Data Memory**：**数据存储器**

    1.input clk,
    2.input [31:0] DAddr,数据存储器地址输入端口   
    3.input [31:0] DataIn,数据存储器数据输入端口 
    4.input RD,    // 读控制，1有效
    5.input WR,    // 写控制，1有效
    6.output [31:0] DataOut    // 数据存储器数据输出端口 读出32位数据

## 4.**Register File**：**寄存器组**

    1. input clk,//时钟
    2.input Reset, //置零信号
    3.input WE,    // 寄存器堆写使能，1为有效
    4.input [4:0] ReadReg1, //寄存器地址输入端口（rs）
    5.input [4:0] ReadReg2,   //寄存器地址输入端口（rt）
    6.input [4:0] WriteReg, //将数据写入的寄存器端口，地址来自于rt或rd
    7.input [31:0] WriteData,//写入寄存器的数据端口
    8.output [31:0] ReadData1, //寄存器数据输出端口(rs)
    9.output [31:0] ReadData2  //寄存器数据输出端口(rt)


## 5.ALU：  算术逻辑单元 

```

1.input [3:0] ALUOp,
2.input [31:0] A,
3.input [31:0] B,
4.output reg [31:0] result,ALU 运算结果 
5.output zero,    // 结果是否为0？是为1，否为0
6.output sign    // 结果是否为负？是为1，否为0
7. ALU的功能表
```

  4. | ALUOP[3:0] | 功能                                                    | 描述             |
     | ---------- | ------------------------------------------------------- | ---------------- |
     | 0000       | Y=A+B                                                   | 加               |
     | 0001       | Y=A-B                                                   | 减               |
     | 0010       | Y=B<<A                                                  | B左移A位         |
     | 0011       | Y=B>>A                                                  | B右移A位         |
     | 0100       | Y=A&B                                                   | 与               |
     | 0101       | Y=A\|B                                                  | 或               |
     | 0110       | Y=A^B                                                   | 异或             |
     | 0111       | Y=~(A\|B)                                               | 或非             |
     | 1000       | Y=(A>B)?1:0                                             | 比较A>B,不带符号 |
     | 1001       | Y=((A>B)&&(A[31]==B[31]))\|\|((A[31]==0)&&B[31==1])?1:0 | 比较A>B,带符号   |
     | 1010       | Y=(A<B)?1:0                                             | 比较A<B,不带符号 |
     | 1011       | Y=((A<B)&&(A[31]==B[31]))((A[31]==1)&&B[31==0])?1:0     | 比较A<B,带符号   |
     | 1100       | Y=(A==B)?1:0                                            | 比较A==B         |
     | 1101       |                                                         |                  |
     | 1110       |                                                         |                  |

     ## 6.数据选择器

     PC改变方式的选择

     ```
       //与PCSrc对应，PC的地址改变方式
         Mux4_32bitsPC Mux_nextIAddr(
             .PCSrc(PCSrc), 
             .in0(currentIAddr + 4), 
             .in1(currentIAddr + 4 + (extended<<2)), 
             .in2({currentIAddr[31:28], bincode[25:0], 2'b00}), 
             .in3(ReadData1),
             .out(nextIAddr)
         );
     ```

     写入寄存器地址的选择

     ```
       Mux4_5bitsWReg Mux_WriteReg(
             .RegDst(RegDst),
             .in0(rt),
             .in1(rd),
             .in2(5'd31), 
             .in3(5'b00000),
             .out(WriteReg)
         );
     ```

     写入寄存器数据的选择

     ```
       Mux4_32bits Mux_WriteData(
             .DBDataSrc(DBDataSrc), 
             .in0(ALU_result),
             .in1(DataOut),
             .in2(currentIAddr + 4),
             .in3(31'b0),
             .out(WriteData)
         );
     ```

     ALU A端口的数据来源的选择

     ```
       //与ALUSrcA对应，ALU A端口的数据来源
         Mux2_32bits Mux_ALU_inA(
             .choice(ALUSrcA),
             .in0(ReadData1),
             .in1({27'd0, shamt}),
             .out(ALU_inA)
         );
     ```

     ALU B端口的数据来源的选择

     ```
     //与ALUSrcB对应，ALU B端口的数据来源
         Mux2_32bits Mux_ALU_inB(
             .choice(ALUSrcB),
             .in0(ReadData2), 
             .in1(extended),
             .out(ALU_inB)
         );
     ```

     

## 控制信号的设计

| 控制信号名 | 状态“0”                                                      | 状态“1”                                                      |
| ---------- | ------------------------------------------------------------ | ------------------------------------------------------------ |
| Reset      | 初始化 PC 为 0 ，即程序的首地址                              | PC 接收新地址                                                |
| PCWre      | PC 不更改，相关指令：halt                                    | PC 更改，相关指令：除指令 halt 外                            |
| ALUSrcA    | 来自寄存器堆 data1 输出，相关指令：add、sub、or、and、addiu、andi、ori、slti、beq、bne、、 sw、lw | 来自移位数 sa，同时，进行(zero-extend)sa，即 {{27{1'b0}},sa}，相关指令：sll |
| ALUSrcB    | 来自寄存器堆 data2 输出，相关指令：add、sub、or、and、beq、bne、bltz | 来自 sign 或 zero 扩展的立即数，相关指令：addi、andi、ori、slti、sw、lw |
| RegWre     | 无写寄存器组寄存器，相关指令： beq、bne、bltz、j、sw、jr、halt | 寄存器组写使能，相关指令：add、addiu、sub、ori、or、and、andi、slti、sll、lw、jal |
| InsMemRW   | 写指令存储器                                                 | 读指令存储器(Ins. Data)                                      |
| mRD        | 输出高阻态                                                   | 读数据存储器，相关指令：lw                                   |
| mWR        | 无操作                                                       | 写数据存储器，相关指令：sw                                   |
| ExtSel     | (zero-extend)immediate（0 扩展），相关指令：andi、ori        | (sign-extend)immediate（符号扩展），相关指令：addiu、slti、sw、lw、 beq、bne、bltz |
|            |                                                              |                                                              |

|                |                                                              |
| -------------- | ------------------------------------------------------------ |
| DBDataSrc[1:0] | 00：writeData  来自 ALU 运算结果的输出，相关指令：add、addiu、sub、ori、or、 and、andi、slti、sll                                                                                                                                                01：writeData  来自数据存储器（Data MEM）的输出，相关指令：lw                                                                   10：writeData  来自PC+4 相关指令 jal |
| PCSrc[1..0]    | 00：pc <- pc+4，相关指令：add、addiu、sub、or、ori、and、andi、 slti、sll、sw、lw beq(zero=0)、bne(zero=1)、bltz(sign=0)；                                                                                                                 01：pc <-  pc+4+(sign-extend)immediate<<2，相关指令：beq(zero=1)、 bne(zero=0)、bltz(sign=1)；                                                                                                                                10：pc <-  {pc+4[31:28] ，addrss[27:2],2'b00} ，   相关指令    j 、jal ;                                                                       11： pc <-  rs 相关指令 jr ; |
| RegDst[1:0]    | 00：写寄存器组  寄存器的地址，来自 rd 字段，相关指令：add、sub、and、or、 sll                  01：写寄存器组  寄存器的地址，来自 rt字段，相关指令：addiu、andi、ori、 slti、lw                                                                 10：写寄存器组  寄存器的地址，来自$31,返回地址，相关指令 jal                                                            11：未使用 |
| ALUOP[3..0]    | ALU 功能表                                                   |



## 指令设计

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| add    | 000000        |              |              |              | 000000         | 100000       |
| addu   | 000000        |              |              |              | 000000         | 100001       |
| sub    | 000000        |              |              |              | 000000         | 100010       |
| subu   | 000000        |              |              |              | 000000         | 100011       |
| and    | 000000        |              |              |              | 000000         | 100100       |
| or     | 000000        |              |              |              | 000000         | 100101       |
| xor    | 000000        |              |              |              | 000000         | 100110       |
| nor    | 000000        |              |              |              | 000000         | 100111       |
| slt    | 000000        |              |              |              | 000000         | 101010       |
| sltu   | 000000        |              |              |              | 000000         | 101011       |

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| sll    | 000000        | 000000       |              |              | shamt          | 000000       |
| srl    | 000000        | 000000       |              |              | shamt          | 000010       |
| sra    | 000000        | 000000       |              |              | shamt          | 000011       |

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | rd(5)[15,11] | shamt(5)[10,6] | func(6)[5,0] |
| ------ | ------------- | ------------ | ------------ | ------------ | -------------- | ------------ |
| sllv   | 000000        |              |              |              | 00000          | 000100       |
| srlv   | 000000        |              |              |              | 00000          | 000110       |
| srav   | 000000        |              |              |              | 00000          | 000111       |
| jr     | 000000        | rs           | 00000        | 00000        | 00000          | 001000       |

| 助记符 | op(6) [31,26] | rs(5)[25,21] | rt(5)[20,16] | immediate(16)[15,0] |
| ------ | ------------- | ------------ | ------------ | ------------------- |
| addi   | 001000        |              |              |                     |
| addiu  | 001001        |              |              |                     |
| andi   | 001100        |              |              |                     |
| ori    | 001101        |              |              |                     |
| xori   | 001110        |              |              |                     |
| lui    | 001111        |              |              |                     |
| lw     | 100011        |              |              |                     |
| sw     | 101011        |              |              |                     |
| beq    | 000100        |              |              |                     |
| bne    | 000101        |              |              |                     |
| slti   | 001010        |              |              |                     |
| sltiu  | 001011        |              |              |                     |

| 地址       | 汇编程序                        | op(6)  | rs(5) | rt(5) | rd(5)shamt(5)func(6)<br />/immediate(16) | 16 进制数代码 |
| ---------- | ------------------------------- | ------ | ----- | ----- | ---------------------------------------- | ------------- |
| 0x00000000 | addiu  $1,$0,4                  | 001001 | 00000 | 00001 | 0000 0000 0000 0100                      |               |
| 0x00000004 | addi    $2,$0,64                | 001000 | 00000 | 00010 | 0000 0000 0100 0000                      |               |
| 0x00000008 | add     $3,$2,$1                | 000000 | 00010 | 00001 | 00011 00000   100000                     |               |
| 0x0000000C | sub     $4,$2,$1                | 000000 | 00010 | 00001 | 00100 00000   100010                     |               |
| 0x00000010 | and     $5,$4,$3                | 000000 | 00100 | 00011 | 00101 00000   100100                     |               |
| 0x00000014 | or        $6,$4,$2              | 000000 | 00100 | 00010 | 00110 00000    100101                    |               |
| 0x00000018 | sll        $1,$1,2              | 000000 | 00000 | 00001 | 00001 00010    000000                    |               |
| 0x0000001C | bne     $2,$1,-2  (≠,转18)      | 000101 | 00010 | 00001 | 1111 1111 1111 1110                      |               |
| 0x00000020 | slti      $6,$2,4               | 001010 | 00010 | 00110 | 0000 0000 0000 0100                      |               |
| 0x00000024 | sltiu      $7,$6,0              | 011100 | 00110 | 00111 | 0000 0000 0000 0000                      |               |
| 0x00000028 | addiu  $8,$8,8                  | 001001 | 01000 | 01000 | 0000 0000 0000 1000                      |               |
| 0x0000002C | beq $8,$1,-2  (=,转28)          | 110000 | 01000 | 00001 | 1111 1111  1111  1110                    |               |
| 0x00000030 | sw     $2,4($1)                 | 101011 | 00001 | 00010 | 0000 0000 0000 0100                      |               |
| 0x00000034 | lw      $9,4($1)                | 100011 | 00001 | 01001 | 0000 0000 0000 0100                      |               |
| 0x00000038 | addi  $10,$1,-2                 | 001000 | 00001 | 01010 | 1111 1111 1111 1110                      |               |
| 0x0000003C | addi  $10,$10,1                 | 001000 | 01010 | 01010 | 0000 0000 0000 0001                      |               |
| 0x00000040 | bltz $10,-2(<0,转 3C)           | 000001 | 01010 | 00000 | 1111 1111 1111 1110                      |               |
| 0x00000044 | andi  $11,$2,2                  | 000001 | 00010 | 01011 | 0000 0000 0000 0010                      |               |
| 0x00000048 | j  0x00000050                   | 000010 | 00000 | 00000 | 0000 0000 0001 0100                      |               |
| 0x0000004C | ori    $11,$11,2                | 001101 | 01011 | 01011 | 0000 0000 0000 0010                      |               |
| 0x00000050 | xori   $11,$11,2                | 001110 | 01011 | 01011 | 0000 0000 0000 0010                      |               |
| 0x00000054 | jal  0x00000064       ($31为58) | 000011 | 00000 | 00000 | 0000 0000 0001 1001                      |               |
| 0x00000058 | xor  $12,$12,$1                 | 000000 | 01100 | 00001 | 01100 00000 100110                       |               |
| 0x0000005C | nor  $13,$12,$1                 | 000000 | 01100 | 00001 | 01101 00000  100111                      |               |
| 0x00000060 | halt                            | 111111 | 00000 | 00000 | 0000 0000 0000 0000                      | FC000000      |
| 0x00000064 | addi $14,$14,4                  | 001000 | 00000 | 01110 | 0000 0000 0000 0100                      |               |
| 0x00000068 | srl $15,$14,2                   | 000000 | 01111 | 01110 | 00000 00010 000010                       |               |
| 0x0000006C | ori  $14,$13,4                  | 001101 | 10101 | 10110 | 0000 0000 0000 0100                      |               |
| 0x00000070 | jr $31                          | 000000 | 11111 | 00000 | 00000 00000 001000                       |               |

![](images\1.png)

![2](images\2.png)

![3](\images\3.png)

