TimeQuest Timing Analyzer report for main_module
Tue Jan 09 19:04:42 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; main_module                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  50.0%      ;
;     Processors 3-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; sevensegment:ss1|clk1[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sevensegment:ss1|clk1[15] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 88.15 MHz   ; 88.15 MHz       ; clk                       ;                                                ;
; 1216.55 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -10.344 ; -16666.221    ;
; sevensegment:ss1|clk1[15] ; 0.178   ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk                       ; 0.009 ; 0.000         ;
; sevensegment:ss1|clk1[15] ; 0.358 ; 0.000         ;
+---------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -10.344 ; mammal:m1|ir[3]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 11.276     ;
; -10.265 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 11.161     ;
; -10.260 ; mammal:m1|regbank[6][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.070     ; 11.185     ;
; -10.219 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.479     ; 10.735     ;
; -10.217 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 11.131     ;
; -10.215 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.056     ; 11.154     ;
; -10.209 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.063     ; 11.141     ;
; -10.208 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.099     ; 11.104     ;
; -10.192 ; mammal:m1|ir[4]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.063     ; 11.124     ;
; -10.179 ; mammal:m1|ir[3]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 11.110     ;
; -10.178 ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.063     ; 11.110     ;
; -10.163 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.106     ; 11.052     ;
; -10.133 ; mammal:m1|regbank[6][3] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.444     ; 10.684     ;
; -10.129 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 11.068     ;
; -10.122 ; mammal:m1|ir[4]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 11.053     ;
; -10.108 ; mammal:m1|regbank[6][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 11.031     ;
; -10.101 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.056     ; 11.040     ;
; -10.099 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.056     ; 11.038     ;
; -10.097 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.434     ; 10.658     ;
; -10.093 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 11.347     ;
; -10.090 ; mammal:m1|regbank[6][2] ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.256      ; 11.341     ;
; -10.088 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.452     ; 10.631     ;
; -10.088 ; mammal:m1|ir[3]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.056     ; 11.027     ;
; -10.084 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 11.339     ;
; -10.083 ; mammal:m1|regbank[6][3] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.443     ; 10.635     ;
; -10.078 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 10.992     ;
; -10.077 ; mammal:m1|regbank[4][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.437     ; 10.635     ;
; -10.076 ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 11.008     ;
; -10.072 ; mammal:m1|ir[4]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.056     ; 11.011     ;
; -10.067 ; mammal:m1|regbank[6][2] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.070     ; 10.992     ;
; -10.066 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.007     ;
; -10.066 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 11.005     ;
; -10.064 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.005     ;
; -10.063 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.283      ; 11.341     ;
; -10.063 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.056     ; 11.002     ;
; -10.059 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 10.955     ;
; -10.051 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.099     ; 10.947     ;
; -10.050 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.302      ; 11.347     ;
; -10.047 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; -0.121     ; 10.921     ;
; -10.043 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.461     ; 10.577     ;
; -10.042 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 10.938     ;
; -10.038 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; -0.120     ; 10.913     ;
; -10.036 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.056     ; 10.975     ;
; -10.036 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.259      ; 11.290     ;
; -10.033 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.106     ; 10.922     ;
; -10.033 ; mammal:m1|regbank[1][0] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.416     ; 10.612     ;
; -10.029 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.108     ; 10.916     ;
; -10.027 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.263      ; 11.285     ;
; -10.027 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.260      ; 11.282     ;
; -10.026 ; mammal:m1|regbank[4][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.430     ; 10.591     ;
; -10.026 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.099     ; 10.922     ;
; -10.026 ; mammal:m1|ir[4]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.063     ; 10.958     ;
; -10.017 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; -0.097     ; 10.915     ;
; -10.016 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.054     ; 10.957     ;
; -10.014 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.054     ; 10.955     ;
; -10.006 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.283      ; 11.284     ;
; -10.004 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 10.921     ;
; -10.002 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.417     ; 10.580     ;
; -10.000 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 10.932     ;
; -9.996  ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.099     ; 10.892     ;
; -9.993  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.302      ; 11.290     ;
; -9.987  ; mammal:m1|state[2]      ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.402     ; 10.580     ;
; -9.983  ; mammal:m1|ir[3]         ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.063     ; 10.915     ;
; -9.981  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][12] ; clk          ; clk         ; 1.000        ; -0.081     ; 10.895     ;
; -9.981  ; mammal:m1|regbank[1][0] ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.409     ; 10.567     ;
; -9.980  ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.473     ; 10.502     ;
; -9.979  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.065     ; 10.909     ;
; -9.978  ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 10.918     ;
; -9.976  ; mammal:m1|regbank[1][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 10.899     ;
; -9.976  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.910     ;
; -9.973  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.061     ; 10.907     ;
; -9.970  ; mammal:m1|regbank[6][2] ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.063     ; 10.902     ;
; -9.970  ; mammal:m1|regbank[0][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.052     ; 10.913     ;
; -9.965  ; mammal:m1|regbank[6][2] ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.070     ; 10.890     ;
; -9.964  ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][4]  ; clk          ; clk         ; 1.000        ; 0.305      ; 11.264     ;
; -9.962  ; mammal:m1|ir[3]         ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.056     ; 10.901     ;
; -9.956  ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][4]  ; clk          ; clk         ; 1.000        ; 0.305      ; 11.256     ;
; -9.954  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.436     ; 10.513     ;
; -9.952  ; mammal:m1|regbank[1][0] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.409     ; 10.538     ;
; -9.948  ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][13] ; clk          ; clk         ; 1.000        ; 0.260      ; 11.203     ;
; -9.947  ; mammal:m1|regbank[6][2] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.071     ; 10.871     ;
; -9.946  ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.409     ; 10.532     ;
; -9.943  ; mammal:m1|regbank[6][1] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 10.865     ;
; -9.942  ; mammal:m1|state[2]      ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.420     ; 10.517     ;
; -9.942  ; mammal:m1|regbank[6][1] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 10.865     ;
; -9.938  ; mammal:m1|regbank[1][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 10.861     ;
; -9.937  ; mammal:m1|regbank[6][3] ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.443     ; 10.489     ;
; -9.936  ; mammal:m1|state[2]      ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.395     ; 10.536     ;
; -9.933  ; mammal:m1|state[2]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.438     ; 10.490     ;
; -9.932  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.436     ; 10.491     ;
; -9.931  ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.452     ; 10.474     ;
; -9.930  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.106     ; 10.819     ;
; -9.929  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 10.843     ;
; -9.927  ; mammal:m1|regbank[6][3] ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.436     ; 10.486     ;
; -9.926  ; mammal:m1|ir[4]         ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.063     ; 10.858     ;
; -9.925  ; mammal:m1|regbank[1][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.065     ; 10.855     ;
; -9.924  ; mammal:m1|ir[4]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.063     ; 10.856     ;
; -9.921  ; mammal:m1|ir[4]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.263      ; 11.179     ;
; -9.918  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[2][4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 10.838     ;
; -9.917  ; mammal:m1|regbank[6][3] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.443     ; 10.469     ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                           ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.178 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.755      ;
; 0.219 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.713      ;
; 0.222 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.710      ;
; 0.223 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.709      ;
; 0.225 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.063     ; 0.707      ;
; 0.274 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
; 0.274 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.009 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 2.198      ; 2.593      ;
; 0.342 ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.346 ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.357 ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.458 ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.403      ; 1.018      ;
; 0.515 ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.750      ;
; 0.548 ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.549 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.554 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.554 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.774      ;
; 0.559 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.593 ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.828      ;
; 0.599 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 2.198      ; 2.683      ;
; 0.637 ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.856      ;
; 0.675 ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.895      ;
; 0.681 ; switchbank_int:sw1|data_reg[7]    ; mammal:m1|regbank[3][7]           ; clk                       ; clk         ; 0.000        ; 0.428      ; 1.266      ;
; 0.716 ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[3][10]          ; clk                       ; clk         ; 0.000        ; 0.428      ; 1.301      ;
; 0.773 ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.993      ;
; 0.798 ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.018      ;
; 0.814 ; switchbank_int:sw1|data_reg[4]    ; mammal:m1|regbank[3][4]           ; clk                       ; clk         ; 0.000        ; 0.428      ; 1.399      ;
; 0.823 ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.823 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.823 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.824 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.825 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.045      ;
; 0.826 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.046      ;
; 0.837 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.057      ;
; 0.838 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.839 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.841 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.856 ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.259     ; 0.754      ;
; 0.857 ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.259     ; 0.755      ;
; 0.859 ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.079      ;
; 0.859 ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.259     ; 0.757      ;
; 0.888 ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.755      ;
; 0.888 ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.755      ;
; 0.889 ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.756      ;
; 0.889 ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.756      ;
; 0.890 ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.757      ;
; 0.894 ; mammal:m1|state[2]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.076      ; 1.127      ;
; 0.897 ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.290     ; 0.764      ;
; 0.917 ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.288     ; 0.786      ;
; 0.933 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.933 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.934 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.934 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.935 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.936 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.936 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.936 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.937 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.157      ;
; 0.938 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.943 ; input_arg[11]                     ; switchbank_int:sw1|data_reg[11]   ; clk                       ; clk         ; 0.000        ; 0.092      ; 1.192      ;
; 0.949 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.169      ;
; 0.950 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.951 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.952 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.955 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.962 ; switchbank_int:sw1|data_reg[14]   ; mammal:m1|regbank[3][14]          ; clk                       ; clk         ; 0.000        ; 0.072      ; 1.191      ;
; 1.045 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.045 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.046 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.266      ;
; 1.047 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.047 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.047 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.048 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.268      ;
; 1.048 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.268      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.358 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.580      ;
; 0.389 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.609      ;
; 0.391 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.611      ;
; 0.392 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.612      ;
; 0.393 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.063      ; 0.613      ;
; 0.413 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.062      ; 0.632      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.303  ; 0.487        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.303  ; 0.487        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 2.264  ; 2.777  ; Rise       ; clk             ;
; right_button ; clk        ; -0.203 ; -0.120 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.865 ; -2.352 ; Rise       ; clk             ;
; right_button ; clk        ; 0.527  ; 0.451  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 9.729 ; 9.771 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 9.353 ; 9.324 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 9.509 ; 9.544 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 9.370 ; 9.605 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 9.335 ; 9.359 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 9.543 ; 9.564 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 9.535 ; 9.568 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 9.729 ; 9.771 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 9.022 ; 9.136 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 8.670 ; 8.645 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 8.831 ; 8.861 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 8.865 ; 8.973 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 8.629 ; 8.723 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 8.873 ; 8.862 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 8.883 ; 8.895 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 9.022 ; 9.136 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.814 ; 5.822 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.804 ; 5.785 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.636 ; 5.644 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.814 ; 5.822 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.768 ; 5.786 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 7.116 ; 7.103 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 7.161 ; 7.103 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 7.294 ; 7.345 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 7.351 ; 7.406 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 7.116 ; 7.169 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 7.323 ; 7.382 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 7.316 ; 7.380 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 7.493 ; 7.563 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 7.233 ; 7.220 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 7.278 ; 7.220 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 7.419 ; 7.462 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 7.476 ; 7.523 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 7.233 ; 7.286 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 7.440 ; 7.507 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 7.433 ; 7.497 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 7.610 ; 7.680 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.430 ; 5.440 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.593 ; 5.574 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.430 ; 5.440 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.602 ; 5.610 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.557 ; 5.576 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 98.49 MHz   ; 98.49 MHz       ; clk                       ;                                                ;
; 1347.71 MHz ; 500.0 MHz       ; sevensegment:ss1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -9.153 ; -14787.071    ;
; sevensegment:ss1|clk1[15] ; 0.258  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk                       ; 0.039 ; 0.000         ;
; sevensegment:ss1|clk1[15] ; 0.312 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2296.000     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -9.153 ; mammal:m1|ir[3]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.057     ; 10.091     ;
; -9.145 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 10.054     ;
; -9.138 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 10.047     ;
; -9.115 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.431     ; 9.679      ;
; -9.097 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.049     ; 10.043     ;
; -9.080 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.049     ; 10.026     ;
; -9.069 ; mammal:m1|ir[4]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 10.007     ;
; -9.062 ; mammal:m1|ir[3]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 10.000     ;
; -9.060 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.969      ;
; -9.057 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.049     ; 10.003     ;
; -9.056 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.403     ; 9.648      ;
; -9.049 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 9.973      ;
; -9.048 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.987      ;
; -9.039 ; mammal:m1|regbank[6][3] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.402     ; 9.632      ;
; -9.028 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.093     ; 9.930      ;
; -9.023 ; mammal:m1|regbank[6][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.064     ; 9.954      ;
; -9.021 ; mammal:m1|ir[4]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.049     ; 9.967      ;
; -9.019 ; mammal:m1|ir[4]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.057     ; 9.957      ;
; -9.001 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.910      ;
; -8.995 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.049     ; 9.941      ;
; -8.990 ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.057     ; 9.928      ;
; -8.984 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.049     ; 9.930      ;
; -8.981 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 9.930      ;
; -8.980 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 9.929      ;
; -8.980 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.374     ; 9.601      ;
; -8.978 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.049     ; 9.924      ;
; -8.968 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.093     ; 9.870      ;
; -8.965 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.232      ; 10.192     ;
; -8.964 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 9.913      ;
; -8.962 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.232      ; 10.189     ;
; -8.960 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 9.567      ;
; -8.958 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.867      ;
; -8.954 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.863      ;
; -8.953 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.232      ; 10.180     ;
; -8.952 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.232      ; 10.179     ;
; -8.946 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 9.895      ;
; -8.945 ; mammal:m1|ir[3]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.049     ; 9.891      ;
; -8.945 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.046     ; 9.894      ;
; -8.935 ; mammal:m1|regbank[6][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.067     ; 9.863      ;
; -8.935 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; -0.113     ; 9.817      ;
; -8.934 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.255      ; 10.184     ;
; -8.933 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 9.857      ;
; -8.932 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.366     ; 9.561      ;
; -8.932 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; -0.113     ; 9.814      ;
; -8.926 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.255      ; 10.176     ;
; -8.925 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 9.834      ;
; -8.925 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 9.867      ;
; -8.924 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.053     ; 9.866      ;
; -8.923 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.049     ; 9.869      ;
; -8.920 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.096     ; 9.819      ;
; -8.919 ; mammal:m1|regbank[1][0] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.374     ; 9.540      ;
; -8.912 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.403     ; 9.504      ;
; -8.910 ; mammal:m1|regbank[6][2] ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.228      ; 10.133     ;
; -8.906 ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.057     ; 9.844      ;
; -8.906 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.366     ; 9.535      ;
; -8.904 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.275      ; 10.174     ;
; -8.904 ; mammal:m1|regbank[6][3] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.402     ; 9.497      ;
; -8.904 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 9.809      ;
; -8.897 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 9.821      ;
; -8.897 ; mammal:m1|regbank[4][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.385     ; 9.507      ;
; -8.895 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.366     ; 9.524      ;
; -8.892 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.064     ; 9.823      ;
; -8.892 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.235      ; 10.122     ;
; -8.891 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.275      ; 10.161     ;
; -8.890 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 9.839      ;
; -8.889 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.366     ; 9.518      ;
; -8.885 ; mammal:m1|ir[4]         ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.824      ;
; -8.883 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][1]  ; clk          ; clk         ; 1.000        ; -0.053     ; 9.825      ;
; -8.879 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 9.815      ;
; -8.878 ; mammal:m1|ir[3]         ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.817      ;
; -8.877 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.416     ; 9.456      ;
; -8.877 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.422     ; 9.450      ;
; -8.876 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 9.786      ;
; -8.875 ; mammal:m1|state[2]      ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.389     ; 9.481      ;
; -8.875 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.363     ; 9.507      ;
; -8.874 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 9.799      ;
; -8.873 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 9.783      ;
; -8.872 ; mammal:m1|regbank[4][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.393     ; 9.474      ;
; -8.869 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.403     ; 9.461      ;
; -8.868 ; mammal:m1|ir[4]         ; mammal:m1|pc[6]          ; clk          ; clk         ; 1.000        ; -0.057     ; 9.806      ;
; -8.868 ; mammal:m1|ir[3]         ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.049     ; 9.814      ;
; -8.866 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.805      ;
; -8.865 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.403     ; 9.457      ;
; -8.864 ; mammal:m1|regbank[6][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.093     ; 9.766      ;
; -8.862 ; mammal:m1|regbank[6][1] ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.059     ; 9.798      ;
; -8.857 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.363     ; 9.489      ;
; -8.856 ; mammal:m1|ir[4]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.057     ; 9.794      ;
; -8.856 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.363     ; 9.488      ;
; -8.855 ; mammal:m1|regbank[6][2] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.064     ; 9.786      ;
; -8.855 ; mammal:m1|regbank[6][3] ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.401     ; 9.449      ;
; -8.851 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][4]  ; clk          ; clk         ; 1.000        ; 0.276      ; 10.122     ;
; -8.849 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.056     ; 9.788      ;
; -8.848 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.046     ; 9.797      ;
; -8.847 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][12] ; clk          ; clk         ; 1.000        ; -0.071     ; 9.771      ;
; -8.845 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][4]  ; clk          ; clk         ; 1.000        ; 0.276      ; 10.116     ;
; -8.845 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 9.778      ;
; -8.844 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][5]  ; clk          ; clk         ; 1.000        ; 0.232      ; 10.071     ;
; -8.844 ; mammal:m1|regbank[6][1] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.067     ; 9.772      ;
; -8.844 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][4]  ; clk          ; clk         ; 1.000        ; 0.276      ; 10.115     ;
; -8.842 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.096     ; 9.741      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.258 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.682      ;
; 0.298 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.641      ;
; 0.301 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.638      ;
; 0.310 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.629      ;
; 0.312 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.056     ; 0.627      ;
; 0.357 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.039 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.989      ; 2.382      ;
; 0.298 ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.306 ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.311 ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.414 ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.360      ; 0.918      ;
; 0.462 ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.675      ;
; 0.492 ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.692      ;
; 0.492 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.692      ;
; 0.493 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.496 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.498 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.505 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.524 ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.737      ;
; 0.561 ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.761      ;
; 0.572 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; -0.500       ; 1.989      ; 2.415      ;
; 0.609 ; switchbank_int:sw1|data_reg[7]    ; mammal:m1|regbank[3][7]           ; clk                       ; clk         ; 0.000        ; 0.382      ; 1.135      ;
; 0.619 ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.642 ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[3][10]          ; clk                       ; clk         ; 0.000        ; 0.382      ; 1.168      ;
; 0.703 ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.903      ;
; 0.719 ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.918      ;
; 0.736 ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.936      ;
; 0.736 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.936      ;
; 0.737 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.737 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.739 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.939      ;
; 0.741 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.741 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.743 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.745 ; switchbank_int:sw1|data_reg[4]    ; mammal:m1|regbank[3][4]           ; clk                       ; clk         ; 0.000        ; 0.382      ; 1.271      ;
; 0.747 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.747 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.747 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.747 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.750 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.950      ;
; 0.751 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.951      ;
; 0.752 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.952      ;
; 0.754 ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.769 ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.232     ; 0.681      ;
; 0.770 ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.232     ; 0.682      ;
; 0.771 ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.232     ; 0.684      ;
; 0.800 ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.682      ;
; 0.800 ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.682      ;
; 0.801 ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.683      ;
; 0.801 ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.683      ;
; 0.802 ; mammal:m1|state[2]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.068      ; 1.014      ;
; 0.802 ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.684      ;
; 0.809 ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.262     ; 0.691      ;
; 0.824 ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.258     ; 0.710      ;
; 0.825 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.025      ;
; 0.826 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.826 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.828 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.028      ;
; 0.830 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.030      ;
; 0.830 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.030      ;
; 0.832 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.033      ;
; 0.833 ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.033      ;
; 0.835 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.035      ;
; 0.837 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.037      ;
; 0.837 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.037      ;
; 0.839 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.039      ;
; 0.840 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.040      ;
; 0.841 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.041      ;
; 0.843 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.043      ;
; 0.843 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.043      ;
; 0.843 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.043      ;
; 0.846 ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.046      ;
; 0.846 ; switchbank_int:sw1|data_reg[14]   ; mammal:m1|regbank[3][14]          ; clk                       ; clk         ; 0.000        ; 0.067      ; 1.057      ;
; 0.847 ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.850 ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.850 ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.850 ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.858 ; input_arg[11]                     ; switchbank_int:sw1|data_reg[11]   ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.085      ;
; 0.921 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.121      ;
; 0.922 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.122      ;
; 0.924 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.124      ;
; 0.926 ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.126      ;
; 0.926 ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.126      ;
; 0.928 ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.128      ;
; 0.929 ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.129      ;
; 0.931 ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.056      ; 1.131      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.312 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.519      ;
; 0.347 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.547      ;
; 0.349 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.549      ;
; 0.356 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.056      ; 0.557      ;
; 0.370 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.055      ; 0.569      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; 1.979  ; 2.357  ; Rise       ; clk             ;
; right_button ; clk        ; -0.168 ; -0.058 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.626 ; -1.987 ; Rise       ; clk             ;
; right_button ; clk        ; 0.460  ; 0.355  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 8.683 ; 8.747 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 8.347 ; 8.315 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 8.481 ; 8.525 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 8.484 ; 8.580 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 8.322 ; 8.348 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 8.496 ; 8.545 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 8.496 ; 8.544 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 8.683 ; 8.747 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 8.096 ; 8.164 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 7.759 ; 7.694 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 7.860 ; 7.937 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 7.955 ; 7.996 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 7.735 ; 7.763 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 7.882 ; 7.966 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 7.898 ; 7.949 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 8.096 ; 8.164 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.178 ; 5.198 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.178 ; 5.148 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.016 ; 5.032 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.158 ; 5.198 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.140 ; 5.167 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 6.385 ; 6.377 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 6.427 ; 6.377 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 6.543 ; 6.598 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 6.599 ; 6.650 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 6.385 ; 6.427 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 6.561 ; 6.617 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 6.563 ; 6.617 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 6.732 ; 6.810 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 6.473 ; 6.465 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 6.524 ; 6.465 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 6.629 ; 6.695 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 6.689 ; 6.747 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 6.473 ; 6.524 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 6.650 ; 6.714 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 6.651 ; 6.714 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 6.820 ; 6.907 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 4.820 ; 4.836 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 4.976 ; 4.947 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 4.820 ; 4.836 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 4.956 ; 4.996 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 4.939 ; 4.966 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -5.634 ; -8761.072     ;
; sevensegment:ss1|clk1[15] ; 0.538  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.006 ; -0.006        ;
; sevensegment:ss1|clk1[15] ; 0.188  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2427.893     ;
; sevensegment:ss1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.634 ; mammal:m1|ir[3]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.583      ;
; -5.626 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.555      ;
; -5.593 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.032     ; 6.548      ;
; -5.565 ; mammal:m1|regbank[6][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.043     ; 6.509      ;
; -5.564 ; mammal:m1|ir[3]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.038     ; 6.513      ;
; -5.557 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 6.507      ;
; -5.546 ; mammal:m1|ir[4]         ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.495      ;
; -5.542 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.136      ; 6.665      ;
; -5.539 ; mammal:m1|ir[3]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.488      ;
; -5.538 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.467      ;
; -5.536 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.138      ; 6.661      ;
; -5.530 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.485      ;
; -5.527 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.261     ; 6.253      ;
; -5.523 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.659      ;
; -5.523 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.668      ;
; -5.519 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 6.443      ;
; -5.519 ; mammal:m1|ir[3]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.032     ; 6.474      ;
; -5.505 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.032     ; 6.460      ;
; -5.490 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.419      ;
; -5.489 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 6.426      ;
; -5.483 ; mammal:m1|ir[3]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.032     ; 6.438      ;
; -5.479 ; mammal:m1|ir[3]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.428      ;
; -5.476 ; mammal:m1|ir[4]         ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.038     ; 6.425      ;
; -5.474 ; mammal:m1|regbank[6][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.044     ; 6.417      ;
; -5.469 ; mammal:m1|ir[3]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.140      ; 6.596      ;
; -5.466 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 6.389      ;
; -5.465 ; mammal:m1|regbank[6][3] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.241     ; 6.211      ;
; -5.464 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][12] ; clk          ; clk         ; 1.000        ; -0.047     ; 6.404      ;
; -5.461 ; mammal:m1|regbank[6][2] ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.135      ; 6.583      ;
; -5.454 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.136      ; 6.577      ;
; -5.451 ; mammal:m1|ir[3]         ; mammal:m1|ir[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 6.401      ;
; -5.451 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][13] ; clk          ; clk         ; 1.000        ; 0.138      ; 6.576      ;
; -5.451 ; mammal:m1|ir[4]         ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.400      ;
; -5.449 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 6.373      ;
; -5.448 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.138      ; 6.573      ;
; -5.448 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.251     ; 6.184      ;
; -5.447 ; mammal:m1|ir[4]         ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.032     ; 6.402      ;
; -5.445 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][4]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.596      ;
; -5.445 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.374      ;
; -5.443 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; -0.067     ; 6.363      ;
; -5.442 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.032     ; 6.397      ;
; -5.440 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][12] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.385      ;
; -5.438 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][4]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.589      ;
; -5.437 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 6.359      ;
; -5.436 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.050     ; 6.373      ;
; -5.435 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.149      ; 6.571      ;
; -5.435 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.158      ; 6.580      ;
; -5.433 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.382      ;
; -5.431 ; mammal:m1|ir[4]         ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.032     ; 6.386      ;
; -5.428 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.243     ; 6.172      ;
; -5.425 ; mammal:m1|regbank[4][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.241     ; 6.171      ;
; -5.424 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 6.357      ;
; -5.424 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 6.366      ;
; -5.422 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.378      ;
; -5.422 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 6.354      ;
; -5.419 ; mammal:m1|ir[3]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.375      ;
; -5.417 ; mammal:m1|regbank[4][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.235     ; 6.169      ;
; -5.415 ; mammal:m1|ir[4]         ; mammal:m1|pc[3]          ; clk          ; clk         ; 1.000        ; -0.032     ; 6.370      ;
; -5.409 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.338      ;
; -5.408 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 6.358      ;
; -5.406 ; mammal:m1|ir[3]         ; mammal:m1|regbank[5][13] ; clk          ; clk         ; 1.000        ; 0.155      ; 6.548      ;
; -5.406 ; mammal:m1|regbank[1][0] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.231     ; 6.162      ;
; -5.404 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 6.344      ;
; -5.404 ; mammal:m1|regbank[6][1] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.044     ; 6.347      ;
; -5.402 ; mammal:m1|regbank[1][2] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.044     ; 6.345      ;
; -5.402 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.331      ;
; -5.399 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][6]  ; clk          ; clk         ; 1.000        ; -0.031     ; 6.355      ;
; -5.397 ; mammal:m1|regbank[6][2] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.043     ; 6.341      ;
; -5.397 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 6.347      ;
; -5.394 ; mammal:m1|regbank[1][2] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.038     ; 6.343      ;
; -5.392 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.343      ;
; -5.391 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][13] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.341      ;
; -5.391 ; mammal:m1|ir[4]         ; mammal:m1|state[1]       ; clk          ; clk         ; 1.000        ; -0.038     ; 6.340      ;
; -5.389 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.340      ;
; -5.387 ; mammal:m1|regbank[6][2] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.043     ; 6.331      ;
; -5.386 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[4]          ; clk          ; clk         ; 1.000        ; -0.231     ; 6.142      ;
; -5.386 ; mammal:m1|regbank[1][0] ; mammal:m1|pc[8]          ; clk          ; clk         ; 1.000        ; -0.225     ; 6.148      ;
; -5.384 ; mammal:m1|ir[3]         ; mammal:m1|regbank[4][5]  ; clk          ; clk         ; 1.000        ; 0.138      ; 6.509      ;
; -5.383 ; mammal:m1|regbank[1][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.044     ; 6.326      ;
; -5.382 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.130      ; 6.499      ;
; -5.382 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]  ; clk          ; clk         ; 1.000        ; -0.253     ; 6.116      ;
; -5.382 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][10] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.338      ;
; -5.381 ; mammal:m1|ir[4]         ; mammal:m1|state[2]       ; clk          ; clk         ; 1.000        ; 0.140      ; 6.508      ;
; -5.380 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 6.331      ;
; -5.379 ; mammal:m1|regbank[6][1] ; mammal:m1|state[3]       ; clk          ; clk         ; 1.000        ; -0.044     ; 6.322      ;
; -5.379 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[7][8]  ; clk          ; clk         ; 1.000        ; -0.261     ; 6.105      ;
; -5.379 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][10] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.335      ;
; -5.376 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[4][4]  ; clk          ; clk         ; 1.000        ; 0.132      ; 6.495      ;
; -5.375 ; mammal:m1|regbank[1][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 6.298      ;
; -5.373 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 6.302      ;
; -5.373 ; mammal:m1|regbank[0][1] ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.032     ; 6.328      ;
; -5.370 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.319      ;
; -5.368 ; mammal:m1|ir[3]         ; mammal:m1|regbank[7][9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.317      ;
; -5.368 ; mammal:m1|state[2]      ; mammal:m1|state[0]       ; clk          ; clk         ; 1.000        ; -0.222     ; 6.133      ;
; -5.368 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[7][5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 6.292      ;
; -5.365 ; mammal:m1|regbank[0][1] ; mammal:m1|regbank[7][4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 6.300      ;
; -5.365 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; 0.131      ; 6.483      ;
; -5.364 ; mammal:m1|regbank[1][0] ; mammal:m1|regbank[0][4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 6.294      ;
; -5.363 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][4]  ; clk          ; clk         ; 1.000        ; 0.143      ; 6.493      ;
; -5.363 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][4]  ; clk          ; clk         ; 1.000        ; 0.152      ; 6.502      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sevensegment:ss1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.538 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.414      ;
; 0.565 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.385      ;
; 0.566 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.384      ;
; 0.567 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.383      ;
; 0.570 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.037     ; 0.380      ;
; 0.593 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 1.000        ; -0.035     ; 0.359      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.006 ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15]         ; sevensegment:ss1|clk1[15] ; clk         ; 0.000        ; 1.248      ; 1.461      ;
; 0.178  ; switchbank_int:sw1|interrupt      ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[0]          ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186  ; mammal:m1|state[3]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|intflag                 ; mammal:m1|intflag                 ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[0]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|zeroflag                ; mammal:m1|zeroflag                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; switchbank_poll:sw2|status_reg[0] ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.245  ; mammal:m1|state[4]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.222      ; 0.551      ;
; 0.269  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|pressed[1]     ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.398      ;
; 0.292  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.298  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.317  ; switchbank_int:sw1|pressed[0]     ; switchbank_int:sw1|interrupt      ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.446      ;
; 0.343  ; mammal:m1|state[3]                ; mammal:m1|state[1]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.347  ; switchbank_poll:sw2|pressed[0]    ; switchbank_poll:sw2|pressed[1]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.364  ; switchbank_int:sw1|data_reg[7]    ; mammal:m1|regbank[3][7]           ; clk                       ; clk         ; 0.000        ; 0.236      ; 0.684      ;
; 0.382  ; switchbank_int:sw1|data_reg[10]   ; mammal:m1|regbank[3][10]          ; clk                       ; clk         ; 0.000        ; 0.236      ; 0.702      ;
; 0.410  ; mammal:m1|state[4]                ; mammal:m1|state[3]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.531      ;
; 0.430  ; mammal:m1|state[4]                ; mammal:m1|state[4]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.551      ;
; 0.437  ; switchbank_int:sw1|data_reg[4]    ; mammal:m1|regbank[3][4]           ; clk                       ; clk         ; 0.000        ; 0.236      ; 0.757      ;
; 0.441  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442  ; sevensegment:ss1|clk1[14]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.451  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; input_arg[13]                     ; switchbank_int:sw1|data_reg[13]   ; clk                       ; clk         ; 0.000        ; -0.137     ; 0.398      ;
; 0.451  ; input_arg[12]                     ; switchbank_int:sw1|data_reg[12]   ; clk                       ; clk         ; 0.000        ; -0.137     ; 0.398      ;
; 0.452  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; input_arg[14]                     ; switchbank_int:sw1|data_reg[14]   ; clk                       ; clk         ; 0.000        ; -0.137     ; 0.401      ;
; 0.455  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; sevensegment:ss1|clk1[13]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; switchbank_poll:sw2|pressed[1]    ; switchbank_poll:sw2|status_reg[0] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.468  ; input_arg[5]                      ; switchbank_int:sw1|data_reg[5]    ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.398      ;
; 0.468  ; input_arg[4]                      ; switchbank_int:sw1|data_reg[4]    ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.398      ;
; 0.469  ; input_arg[3]                      ; switchbank_int:sw1|data_reg[3]    ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.399      ;
; 0.469  ; input_arg[6]                      ; switchbank_int:sw1|data_reg[6]    ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.399      ;
; 0.470  ; input_arg[10]                     ; switchbank_int:sw1|data_reg[10]   ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.400      ;
; 0.475  ; input_arg[7]                      ; switchbank_int:sw1|data_reg[7]    ; clk                       ; clk         ; 0.000        ; -0.154     ; 0.405      ;
; 0.477  ; mammal:m1|state[2]                ; mammal:m1|state[2]                ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.605      ;
; 0.492  ; sevensegment:ss1|clk1[0]          ; sevensegment:ss1|clk1[1]          ; clk                       ; clk         ; 0.000        ; -0.152     ; 0.424      ;
; 0.503  ; input_arg[11]                     ; switchbank_int:sw1|data_reg[11]   ; clk                       ; clk         ; 0.000        ; 0.051      ; 0.638      ;
; 0.504  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; switchbank_int:sw1|data_reg[14]   ; mammal:m1|regbank[3][14]          ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.634      ;
; 0.507  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; sevensegment:ss1|clk1[12]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.517  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[4]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; sevensegment:ss1|clk1[1]          ; sevensegment:ss1|clk1[5]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; sevensegment:ss1|clk1[3]          ; sevensegment:ss1|clk1[7]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; sevensegment:ss1|clk1[7]          ; sevensegment:ss1|clk1[11]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522  ; sevensegment:ss1|clk1[5]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[11]         ; sevensegment:ss1|clk1[15]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; sevensegment:ss1|clk1[9]          ; sevensegment:ss1|clk1[13]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.562  ; mammal:m1|state[4]                ; mammal:m1|state[0]                ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.563  ; switchbank_int:sw1|data_reg[6]    ; mammal:m1|regbank[3][6]           ; clk                       ; clk         ; 0.000        ; 0.048      ; 0.695      ;
; 0.565  ; switchbank_int:sw1|data_reg[5]    ; mammal:m1|ir[5]                   ; clk                       ; clk         ; 0.000        ; 0.042      ; 0.691      ;
; 0.570  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[8]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.691      ;
; 0.571  ; sevensegment:ss1|clk1[2]          ; sevensegment:ss1|clk1[6]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.571  ; sevensegment:ss1|clk1[6]          ; sevensegment:ss1|clk1[10]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.572  ; sevensegment:ss1|clk1[10]         ; sevensegment:ss1|clk1[14]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.572  ; sevensegment:ss1|clk1[8]          ; sevensegment:ss1|clk1[12]         ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.573  ; sevensegment:ss1|clk1[4]          ; sevensegment:ss1|clk1[9]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.694      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sevensegment:ss1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.188 ; sevensegment:ss1|count[1]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[0]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.314      ;
; 0.204 ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|grounds[2] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|grounds[1] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.329      ;
; 0.210 ; sevensegment:ss1|grounds[3] ; sevensegment:ss1|grounds[0] ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.037      ; 0.331      ;
; 0.222 ; sevensegment:ss1|count[0]   ; sevensegment:ss1|count[1]   ; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 0.000        ; 0.035      ; 0.341      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_arg[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|intflag         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[3][1]   ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:ss1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[0]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|count[1]     ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[0]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[1]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[2]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; sevensegment:ss1|grounds[3]   ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|clk1[15]~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[0]|clk              ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|count[1]|clk              ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[0]|clk            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[1]|clk            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[2]|clk            ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; sevensegment:ss1|clk1[15] ; Rise       ; ss1|grounds[3]|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; left_button  ; clk        ; 1.278  ; 1.951 ; Rise       ; clk             ;
; right_button ; clk        ; -0.083 ; 0.177 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.051 ; -1.708 ; Rise       ; clk             ;
; right_button ; clk        ; 0.267  ; 0.009  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 5.844 ; 5.783 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 5.555 ; 5.590 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 5.706 ; 5.660 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 5.545 ; 5.699 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 5.596 ; 5.559 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 5.714 ; 5.666 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 5.718 ; 5.669 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 5.844 ; 5.783 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 5.351 ; 5.359 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 5.101 ; 5.130 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 5.247 ; 5.207 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 5.234 ; 5.276 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 5.124 ; 5.134 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 5.264 ; 5.185 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 5.279 ; 5.226 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 5.351 ; 5.359 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.468 ; 3.454 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.408 ; 3.454 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.366 ; 3.323 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.468 ; 3.419 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.452 ; 3.403 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 4.113 ; 4.119 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 4.113 ; 4.133 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.262 ; 4.215 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 4.301 ; 4.256 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 4.141 ; 4.119 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 4.264 ; 4.243 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.268 ; 4.236 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.380 ; 4.335 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.217 ; 4.223 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.217 ; 4.237 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.372 ; 4.319 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.411 ; 4.360 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.245 ; 4.223 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.368 ; 4.353 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.372 ; 4.340 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.484 ; 4.439 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.243 ; 3.202 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.284 ; 3.328 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.243 ; 3.202 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.342 ; 3.295 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.326 ; 3.280 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -10.344    ; -0.006 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -10.344    ; -0.006 ; N/A      ; N/A     ; -3.000              ;
;  sevensegment:ss1|clk1[15] ; 0.178      ; 0.188  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS            ; -16666.221 ; -0.006 ; 0.0      ; 0.0     ; -2433.893           ;
;  clk                       ; -16666.221 ; -0.006 ; N/A      ; N/A     ; -2427.893           ;
;  sevensegment:ss1|clk1[15] ; 0.000      ; 0.000  ; N/A      ; N/A     ; -6.000              ;
+----------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; left_button  ; clk        ; 2.264  ; 2.777 ; Rise       ; clk             ;
; right_button ; clk        ; -0.083 ; 0.177 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; left_button  ; clk        ; -1.051 ; -1.708 ; Rise       ; clk             ;
; right_button ; clk        ; 0.527  ; 0.451  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 9.729 ; 9.771 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 9.353 ; 9.324 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 9.509 ; 9.544 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 9.370 ; 9.605 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 9.335 ; 9.359 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 9.543 ; 9.564 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 9.535 ; 9.568 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 9.729 ; 9.771 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 9.022 ; 9.136 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 8.670 ; 8.645 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 8.831 ; 8.861 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 8.865 ; 8.973 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 8.629 ; 8.723 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 8.873 ; 8.862 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 8.883 ; 8.895 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 9.022 ; 9.136 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 5.814 ; 5.822 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 5.804 ; 5.785 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 5.636 ; 5.644 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 5.814 ; 5.822 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 5.768 ; 5.786 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]  ; clk                       ; 4.113 ; 4.119 ; Rise       ; clk                       ;
;  display[0] ; clk                       ; 4.113 ; 4.133 ; Rise       ; clk                       ;
;  display[1] ; clk                       ; 4.262 ; 4.215 ; Rise       ; clk                       ;
;  display[2] ; clk                       ; 4.301 ; 4.256 ; Rise       ; clk                       ;
;  display[3] ; clk                       ; 4.141 ; 4.119 ; Rise       ; clk                       ;
;  display[4] ; clk                       ; 4.264 ; 4.243 ; Rise       ; clk                       ;
;  display[5] ; clk                       ; 4.268 ; 4.236 ; Rise       ; clk                       ;
;  display[6] ; clk                       ; 4.380 ; 4.335 ; Rise       ; clk                       ;
; display[*]  ; sevensegment:ss1|clk1[15] ; 4.217 ; 4.223 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[0] ; sevensegment:ss1|clk1[15] ; 4.217 ; 4.237 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[1] ; sevensegment:ss1|clk1[15] ; 4.372 ; 4.319 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[2] ; sevensegment:ss1|clk1[15] ; 4.411 ; 4.360 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[3] ; sevensegment:ss1|clk1[15] ; 4.245 ; 4.223 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[4] ; sevensegment:ss1|clk1[15] ; 4.368 ; 4.353 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[5] ; sevensegment:ss1|clk1[15] ; 4.372 ; 4.340 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  display[6] ; sevensegment:ss1|clk1[15] ; 4.484 ; 4.439 ; Rise       ; sevensegment:ss1|clk1[15] ;
; grounds[*]  ; sevensegment:ss1|clk1[15] ; 3.243 ; 3.202 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[0] ; sevensegment:ss1|clk1[15] ; 3.284 ; 3.328 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[1] ; sevensegment:ss1|clk1[15] ; 3.243 ; 3.202 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[2] ; sevensegment:ss1|clk1[15] ; 3.342 ; 3.295 ; Rise       ; sevensegment:ss1|clk1[15] ;
;  grounds[3] ; sevensegment:ss1|clk1[15] ; 3.326 ; 3.280 ; Rise       ; sevensegment:ss1|clk1[15] ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; grounds[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; right_button            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; left_button             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 2639792  ; 0        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:ss1|clk1[15] ; sevensegment:ss1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jan 09 19:04:38 2024
Info: Command: quartus_sta Deneme -c main_module
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sevensegment:ss1|clk1[15] sevensegment:ss1|clk1[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.344          -16666.221 clk 
    Info (332119):     0.178               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is 0.009
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.009               0.000 clk 
    Info (332119):     0.358               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.153          -14787.071 clk 
    Info (332119):     0.258               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is 0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.039               0.000 clk 
    Info (332119):     0.312               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2296.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.634           -8761.072 clk 
    Info (332119):     0.538               0.000 sevensegment:ss1|clk1[15] 
Info (332146): Worst-case hold slack is -0.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.006              -0.006 clk 
    Info (332119):     0.188               0.000 sevensegment:ss1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2427.893 clk 
    Info (332119):    -1.000              -6.000 sevensegment:ss1|clk1[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4792 megabytes
    Info: Processing ended: Tue Jan 09 19:04:42 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


