##chapter 4 模块和端口##

1. 模块内部的5个组成部分是：变量声明、数据流语句，底层模块实例、行为语句块以及任务和函数。这些部分可以在模块中的任意位置，以任意顺序出现。
2. 模块定义中包括一个端口列表，端口列表中的所有端口必须在模块中进行声明，Verilog 中的端口具有以下三种类型。
3. 在verilog 中，所有的端口隐含地声明为wire类型，因此如果希望端口具有wire数据类型，将其声明为三种类型之一即可；如果输出类型的端口需要保存数值，则必须将其显式地声明为reg类型。例如D触发器的输出端口q需要保持它的值到下一个时钟边沿，那么定义为：reg q; output q;
4. 不能把input和inout 类型的端口声明为reg数据类型，这是因为reg类型的变量是用于保存数值的，而输入端口只反映与其相连的外部信号的变化，并不能保存这些信号的值。

input:输入端口

ouput:输出端口

inout：输入/输出双向端口

###输入端口###

从模块内部来看，输入端口必须为线网类型数据类型；从模块外部来看，输入端口可以连接到线网（wire)或reg数据类型的变量。

###输出端口###

从模块内部来讲，输出端口可以是线网（wire)或reg数据类型；从模块外部来看，输出必须连接到线网（wire)类型的变量，而不能连接到reg类型的变量。
###输入/输出端口###

从模块内部来讲，输入/输出端口必须为线网（wire)数据类型；从模块外部来看，输入输出端口也必须连接到线网（wire）类型的变量。
















