---
title: 铁电晶体管的电荷捕捉效应
date: 2019-12-15 14:23:24
tags:
---

本文是IEEE Trans. Electron Devices *Charge-trapping phenomena in HfO 2-based FeFET-type nonvolatile memories*[^1]一文的学习总结。这篇论文是第一篇通过具体实验分析铁电晶体管的电荷捕获效应的论文。

# 电荷捕获效应

在人们使用HfO~2~制作铁电晶体管的铁电介电层后，铁电晶体管就可以兼容现有工艺，获得了制程优势。相比于传统的铅基铁电材料，HfO~2~可以直接应用于**HKMG技术（high-k metal gate technology）**。铁电晶体管的半导体制造工艺已经发展了多年，例如在**FinFET（Fin Field-effect transistor, 鳍式场效应晶体管）**工艺下制造铁电晶体管，已经可以使铁电晶体管超过现有的浮栅晶体管的制程。

然而HfO~2~材料固有地具有高缺陷密度（10^12^-10^14^ cm^-2^），这是由于Hf的d层电子成键，而配位数很高。这些固有缺陷可以作为电子陷阱和/或空穴陷阱，会对高-k CMOS晶体管造成很大影响，例如迁移率的下降、阈值电压的不稳定性和其它可靠性问题（如温度偏移时的不稳定性和更大的漏电流）。这些陷阱主要是**填隙氧原子（oxygen interstitial atoms）**与**氧空位（oxygen vacancy）**。氧空位会在HfO~2~禁带宽度中造成浅（E~T~=0.3-1.0eV）或深（E~T~>1.5eV）的电子陷阱。

在器件层面，这些缺陷会在较先进的制程工艺下（由于电介质更薄）造成**电荷捕获效应（charge trapping effect）**，捕获电子或空穴于这些缺陷中，如下图所示，其造成的铁电晶体管阈值电压的偏移恰好与铁电晶体管的极化效应造成的偏移相反。那么，在以铁电晶体管的极化状态存储信息的应用中，就会使得器件的内存窗口减小。另一方面，这种寄生的电荷捕获效应会使得铁电晶体管的寿命降低[^2]。

![](铁电晶体管的电荷捕捉效应\1.png)

# 实验结论

为了具体测量电荷捕获效应的影响，研究人员设计了实验来定量测量。为了将铁电材料的极化效应和电荷捕获效应区分，实验的设计很有讲究。

这里使用的方法是：单脉冲I~D~-V~G~技术，使用时长几个纳秒的脉冲信号以测量瞬态响应，这种方法的具体实验步骤可参考前人的工作，电路如下图[^3] 。

![](铁电晶体管的电荷捕捉效应\2.gif)

我们测量的I~D~-V~G~特性曲线应该是在脉冲信号的上升沿与下降沿上测量，而这个简单的电路可以实现这种实时测量，避免延时测量时电荷捕获现象可能已经放电。我们利用阈值电压的偏移来定性描述电荷捕获效应[^4]。而本文测量结果如下，从左至右分别为掺杂了3.7mol%，4.4mol%，5.6mol%的HfO~2~。我们可以看到在4.4mol%下铁电晶体管表现最为良好；而5.6mol%下，阈值电压已然反偏，说明电荷捕获效应已经超过了极化作用。因而后续实验采用4.4mol%的掺杂率。

![](铁电晶体管的电荷捕捉效应\3.png)

## 电荷捕获效应短时间起主导作用，但极化早于电荷捕获

接下来文中验证了一个重要结论：**电荷捕获效应短时间起主导作用，但极化早于电荷捕获**。

![](铁电晶体管的电荷捕捉效应\4.png)

我们在测量前先置负极化状态以归零。然后我们使用两个脉冲信号测量I~D~-V~G~特性。两个脉冲信号之间隔了1分钟。我们有四次测量——两次脉冲的上升沿与下降沿。第一次脉冲会将极化状态改变为正。实验中也测量了不同脉冲宽度、脉冲幅度的影响。

定性观察上图的实验结果，发现相对于上升沿1，下降沿2的阈值电压全部正偏，上升沿3的阈值电压全部反偏（正极化会导致反偏，电荷捕获效应会导致正偏）。这证明：在所有情况下，短时间内电荷捕获效应都是主导的（下降沿2），而经过1分钟的放电，电荷捕获效应的影响就可以被消除，极化状态作为非易失的状态被保留。另外，脉冲时间越短，电荷捕获效应越弱，但对于建立正极化影响不大（3的特性曲线基本重合）。

观察下图，这里分别改变脉冲幅度和脉冲宽度，测量阈值电压变化。可见下降沿2和下降沿4的状态是基本重合的，这都是电荷捕捉效应起主导作用。而下降沿3上阈值电压反偏，是极化作用。并且电荷捕获效应随脉冲宽度呈线性增长，也随脉冲幅度增长；但极化只要脉冲充分宽就不会再随时间发生明显变化，也与脉冲幅度无关。二者均在短于1us的时间内就产生作用。

下降沿2与下降沿4基本重合还表现了一个事实：**极化的建立早于电荷捕获**。在后文中，我们将论证极化的建立有助于电荷捕获。我们知道两个脉冲初始时的极化状态是相反的（第一个脉冲开始时为负极化，第二个脉冲开始时为正极化），但它们正极化建立完毕后的电荷捕获相同，这表明都是先建立了正极化，再由正极化辅助电荷捕获。

## 电荷捕捉效应与极化效应表现出明显的相关性

观察上述实验结果，还有一个重要的现象：**电荷捕捉效应与极化效应表现出明显的相关性**。注意到，脉冲幅度在2V以下时，基本不会产生电荷捕获效应，也不会产生极化。而观察脉冲幅度3V的情况，在脉冲宽度达到1us时，极化基本建立完成，而与此同时，电荷捕获效应开始线性增长。

![](铁电晶体管的电荷捕捉效应\5.png)

在能带图中我们能找到答案。通过软件仿真得到如上的能带图，其中(a)、(b)是零极化，HfO~2~呈顺电性，(c)是正极化，(d)是负极化，箭头表示电子、空穴隧穿的概率。可以看到，从晶体管沟道通过绝缘层的**电场协助隧穿（Fowler-Nordheim tunneling）**或**直接隧穿（direct tunneling）**是提供电子/空穴的主导来源，因为相比栅极，沟道处壁垒更窄。并且极化建立的内建电场等效于壁垒变窄，因而使得隧穿概率增加。这表明，极化的建立增加了隧穿的概率，因而铁电晶体管写入/擦除时将不可避免地产生电荷捕获效应。

## 电荷捕获效应的建立时间

![](铁电晶体管的电荷捕捉效应\6.png)

定量测量电荷捕获效应的建立时间。这次初始状态先置负极化，再置正极化以清零，再放电1分钟，然后使用单脉冲测量。由于极化建立早于电荷捕获，故我们初始是正极化可以准确测量电荷捕捉效应的时间。结果如上图所示，阈值偏移与时间呈线性关系，拟合并求横轴截距即为**临界捕获时间（critical trapping time）**。可见随脉冲幅度上升，临界捕获时间减小。在擦除/写入电压达到3.5V及以上时，临界捕获时间已经低于ns量级，因而不可能做到写入/擦除时避免电荷捕获效应。电荷捕获效应如此快速是由于铁电层非常薄，同时建立极化所需的电场非常大（1-3MV/cm）。

## 电荷捕获效应的长期表现

![](铁电晶体管的电荷捕捉效应\7.png)

为了利用铁电晶体管的极化状态存储数据，必须等待电荷捕获效应衰减。常时间的测量表明，电荷捕获效应在秒级的时间会消减，此时极化起主导地位。

# 电荷捕获效应与寿命的关系

铁电晶体管饱受诟病的就是其低寿命。但是我们调低读写周期的频率，可以得到如下图所示的结果。

![](铁电晶体管的电荷捕捉效应\8.png)

以100ns的脉冲高速读写时，可以发现内存窗口衰减很快，寿命很短。但以100ms的脉冲慢速读写时，可以获得更长的寿命。

铁电晶体管的寿命主要是由界面层的退化决定的。由**阳极空穴注入理论（anode hole injection theory）**[^5]，界面层的退化主要是由于热空穴从硅衬底注入栅极堆叠层造成的。而在高-k晶体管中，在负电压下强制放电会造成更大的破坏性[^6]。这是因为栅极负电压下，热空穴会获得更高的能量，隧穿入衬底的电子能量也会更高，造成破坏。而对于器件而言，高速读写会导致每个周期内，上次写入/擦除的电荷捕获还未放电完毕，会导致在负电压下放电，而慢速读写可使得完全放电完毕，破坏较小。

# 总结

本文是对电荷捕获效应的定量分析。我们失望地发现，在更好的工艺制程下，电荷捕获效应愈发明显，而我们的读写操作不能避开电荷捕获效应，而且铁电晶体管的寿命也受之限制。

有一个新的思路在于：利用电荷捕获效应进行存储。我们可以发现，电荷捕获效应相同地造成阈值电压的偏移（只不过相反），因而我们可以用相似的手段存储数据。这种存储方式不是非易失的，更像是动态内存，仅能维持ms-s量级，需要不断刷新。将铁电晶体管的两种存储方式进行联合，使用其各自的优缺点作联合的存储方案是新的思路。

但这篇论文指出了这种思路的主要问题：

1. 电荷捕获效应与极化的建立密切相关，在不建立极化时，电荷捕获效应很弱。
2. 利用电荷捕获效应存储数据可能并不能提升寿命。根据本文，寿命缩短主要是在负电压下强制放电造成的。如何能避免出现这种情况提升寿命？如果这种存储方法不能提升寿命，甚至要结合极化使用时，这种联合存储是没有优势的。

对这两个问题需要思考新的解决方案。

# 参考文献

[^1]: Yurchuk, Ekaterina, et al. "Charge-trapping phenomena in HfO 2-based FeFET-type nonvolatile memories." *IEEE Transactions on Electron Devices* 63.9 (2016): 3501-3507.
[^2]: Yurchuk, Ekaterina, et al. "Origin of the endurance degradation in the novel HfO 2-based 1T ferroelectric non-volatile memories." *2014 IEEE International Reliability Physics Symposium*. IEEE, 2014.
[^3]: Leroux, C., et al. "Characterization and modeling of hysteresis phenomena in high K dielectrics." *IEDM Technical Digest. IEEE International Electron Devices Meeting, 2004.*. IEEE, 2004.
[^4]: Heh, Dawei, et al. "Extraction of the threshold-voltage shift by the single-pulse technique." *IEEE electron device letters* 28.8 (2007): 734-736.
[^5]: Alam, Muhammad A., Jeff Bude, and Andrea Ghetti. "Field acceleration for oxide breakdown-can an accurate anode hole injection model resolve the E vs. 1/E controversy?." *2000 IEEE International Reliability Physics Symposium Proceedings. 38th Annual (Cat. No. 00CH37059)*. IEEE, 2000.
[^6]: Kerber, Andreas, and Eduard Cartier. "A fast four-point sense methodology for extraction of circuit-relevant degradation parameters." *IEEE Electron Device Letters* 31.9 (2010): 912-914.

