コアのバージョン記録

**ver1.0(core1_0)
完成 : 10/28Sun
周波数 : 66MHz
ボーレート : 115200
送受信バッファサイズ : 各256バイト
アーキテクチャ : 1st
実行 : 逐次実行
CPI : 4固定

固定値命令メモリを使用(命令ローダなし)
整数演算(FPUなし)
fib30が動く

**ver1.1(core1_1)
完成 : 10/31Wed

ver1.0の入出力に関するマイナーチェンジ

RE,WE系の信号の初期値を与える : decoder.vhd
inputのバグ(.ucfファイルの記載漏れ)を修正 : CPUEV2.ucf
RS232Cのパリティビットをなしに変更 : sender.vhd,receiver.vhd

**ver1.2(core1_2)
完成 : 11/04Sun

ver1.1に命令ローダを搭載
命令列を送信すると、最初の16命令の下位1バイトをループバックした後プログラムを実行する
