# Overview

## 其他人的概览

[2019-BUAA-Wander的概览](https://www.cnblogs.com/BUAA-Wander/p/11664403.html)  
[2019-tongtao的概览](https://tongtao.me/2020/01/14/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E8%AF%BE%E7%A8%8B%E8%AE%BE%E8%AE%A1%E6%80%BB%E7%BB%93/)  
[2018-aptx1231的概览](https://github.com/aptx1231/BUAA_CO/blob/master/README.md)  
[2018-wancong3的概览](https://blog.csdn.net/zhangwancongcsdn/article/details/83894538)  

## Pre-study

### 能力要求

**Learning basics of the circuit, the Verilog HDL, and the MIPS assembly Language**  
from FutureXiang in 2018

## Pre

## P0

### P0 能力要求

**P0、P1要重点掌握Moore型和Mealy型状态机的搭法，同步复位和异步复位的区别要重点区分开**  
from WZK in 2019  

**Simple circuits and the Finite-State Machine in Logisim.**  
from FutrureXiang in 2018

### P0 课下

#### 2020年

CRC  
GRF  
Navigation  
Regex  
[2020-P0课下解析](https://github.com/rfhits/Computer-Organization-BUAA-2020/tree/main/2-P0/%E8%AF%BE%E4%B8%8B)

#### 2019年

CRC  
4-bit ALU  
GRF  
Regex  
[2019-P0课下解析](https://www.cnblogs.com/BUAA-Wander/p/11664403.html)

### P0 课上

#### 2020

有限状态机-摆渡车（必做）  
逻辑电路-分数计算（必做）  
md5加密（人上人选做）  
forgotten（人上人选做）  
[2020-P0课上解析](https://github.com/rfhits/Computer-Organization-BUAA-2020/blob/main/2-P0/%E8%AF%BE%E4%B8%8A/%E5%9B%9E%E5%BF%86.md)

#### 2019年

有限状态机-售货机（必做）  
逻辑电路-逻辑左移（必做）  
逻辑电路-浮点数（人上人选做）  
[2019-P0课上解析](https://www.cnblogs.com/BUAA-Wander/p/11664403.html)

## P1

### P1 能力要求

**P0、P1要重点掌握Moore型和Mealy型状态机的搭法，同步复位和异步复位的区别要重点区分开**  
from WZK in 2019  

**Simple circuits and the Finite-State Machine in Verilog.**  
from FutureXiang in 2018  

### P1 课下

### P1 课上

#### 2019年

不用“＞”、“＜”比较四位数大小  
有限状态机（售货机）  
有限状态机  

## P2

### P2 能力要求

**P2要掌握递归的方法，锻炼翻译C语言的能力。**  
from WZK in 2019  
**MIPS the assembly language**  
from FutureXiang in 2018  

### P2 课下

### P2 课上

斐波那契（可循环代替递归）  
汉诺塔（提供C代码，翻译即可）  
forgotten  

## P3

### P3 能力要求

**Single Cycle CPU in Logisim**  
from FutureXiang in 2018  

### P3 课上

jal  
clo（用bitfinder）  
forgotten（要交换DM两个接口位置）  

## P4

### P4 能力要求

**Single Cycle CPU in Verilog, supporting 10+ MIPS instructions.**  
From FutureXiang in 2018  

jalr  
rotrv  
lwl  

## P5

5-Stage Pipeline CPU in Verilog, supporting 10+ MIPS instructions(2018)  
bgezalr  
clz  
lwpl  

## P6

 5-Stage Pipeline CPU in Verilog, handling with Exception and Interrupt given by Timers, supporting 10+ MIPS instructions(2018)  
bgezalc  
madd  
lwso  

## P7

5-Stage Pipeline CPU in Verilog, handling with Exception and Interrupt given by Timers, supporting 50+ MIPS instructions.(2018)  
现场强测  

## P8

To synthesis and load P7 on a FPGA.(2018)  

## Thanks

 1. 感谢wzk、Wander等学长对题目的回忆

 2. 在此谢谢我的助教ssh、fdh以及所有助教，你们辛苦了

 3. 感谢所有在互联网上分享经验的贡献者，sharing is caring.
