Fitter report for pattern_generator
Tue Nov  3 15:49:24 2015
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov  3 15:49:24 2015       ;
; Quartus II 32-bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; pattern_generator                           ;
; Top-level Entity Name              ; pattern_generator                           ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C120F780C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 906 / 119,088 ( < 1 % )                     ;
;     Total combinational functions  ; 830 / 119,088 ( < 1 % )                     ;
;     Dedicated logic registers      ; 460 / 119,088 ( < 1 % )                     ;
; Total registers                    ; 460                                         ;
; Total pins                         ; 67 / 532 ( 13 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 576 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C120F780C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  31.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; gnd1        ; Missing drive strength and slew rate ;
; gnd2        ; Missing drive strength and slew rate ;
; CAL         ; Missing drive strength and slew rate ;
; CS          ; Missing drive strength and slew rate ;
; SPHI1       ; Missing drive strength and slew rate ;
; SPHI2       ; Missing drive strength and slew rate ;
; IS1         ; Missing drive strength and slew rate ;
; IS2         ; Missing drive strength and slew rate ;
; SEB         ; Missing drive strength and slew rate ;
; LE          ; Missing drive strength and slew rate ;
; R12         ; Missing drive strength and slew rate ;
; RBI         ; Missing drive strength and slew rate ;
; SR          ; Missing drive strength and slew rate ;
; RESET       ; Missing drive strength and slew rate ;
; RPHI1       ; Missing drive strength and slew rate ;
; RPHI2       ; Missing drive strength and slew rate ;
; SBI         ; Missing drive strength and slew rate ;
; dp          ; Missing drive strength and slew rate ;
; neg         ; Missing drive strength and slew rate ;
; clr         ; Missing drive strength and slew rate ;
; clr_n       ; Missing drive strength and slew rate ;
; pd_n        ; Missing drive strength and slew rate ;
; cs_n        ; Missing drive strength and slew rate ;
; wr_n        ; Missing drive strength and slew rate ;
; ldac_n      ; Missing drive strength and slew rate ;
; A[1]        ; Missing drive strength and slew rate ;
; A[0]        ; Missing drive strength and slew rate ;
; cntr_ind[7] ; Missing drive strength and slew rate ;
; cntr_ind[6] ; Missing drive strength and slew rate ;
; cntr_ind[5] ; Missing drive strength and slew rate ;
; cntr_ind[4] ; Missing drive strength and slew rate ;
; cntr_ind[3] ; Missing drive strength and slew rate ;
; cntr_ind[2] ; Missing drive strength and slew rate ;
; cntr_ind[1] ; Missing drive strength and slew rate ;
; cntr_ind[0] ; Missing drive strength and slew rate ;
; db[7]       ; Missing drive strength and slew rate ;
; db[6]       ; Missing drive strength and slew rate ;
; db[5]       ; Missing drive strength and slew rate ;
; db[4]       ; Missing drive strength and slew rate ;
; db[3]       ; Missing drive strength and slew rate ;
; db[2]       ; Missing drive strength and slew rate ;
; db[1]       ; Missing drive strength and slew rate ;
; db[0]       ; Missing drive strength and slew rate ;
; dig[6]      ; Missing drive strength and slew rate ;
; dig[5]      ; Missing drive strength and slew rate ;
; dig[4]      ; Missing drive strength and slew rate ;
; dig[3]      ; Missing drive strength and slew rate ;
; dig[2]      ; Missing drive strength and slew rate ;
; dig[1]      ; Missing drive strength and slew rate ;
; dig[0]      ; Missing drive strength and slew rate ;
; dig_sel[3]  ; Missing drive strength and slew rate ;
; dig_sel[2]  ; Missing drive strength and slew rate ;
; dig_sel[1]  ; Missing drive strength and slew rate ;
; dig_sel[0]  ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1439 ) ; 0.00 % ( 0 / 1439 )        ; 0.00 % ( 0 / 1439 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1439 ) ; 0.00 % ( 0 / 1439 )        ; 0.00 % ( 0 / 1439 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1429 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/caleb/Sources/Telescope_Project/VFPIX-telescope-Code/apc128_pattern_generator/output_files/pattern_generator.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 906 / 119,088 ( < 1 % ) ;
;     -- Combinational with no register       ; 446                     ;
;     -- Register only                        ; 76                      ;
;     -- Combinational with a register        ; 384                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 406                     ;
;     -- 3 input functions                    ; 106                     ;
;     -- <=2 input functions                  ; 318                     ;
;     -- Register only                        ; 76                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 563                     ;
;     -- arithmetic mode                      ; 267                     ;
;                                             ;                         ;
; Total registers*                            ; 460 / 121,673 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 460 / 119,088 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,585 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 76 / 7,443 ( 1 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 67 / 532 ( 13 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 576 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 7% / 6% / 8%            ;
; Maximum fan-out                             ; 203                     ;
; Highest non-global fan-out                  ; 62                      ;
; Total fan-out                               ; 4036                    ;
; Average fan-out                             ; 2.68                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 906 / 119088 ( < 1 % ) ; 0 / 119088 ( 0 % )             ;
;     -- Combinational with no register       ; 446                    ; 0                              ;
;     -- Register only                        ; 76                     ; 0                              ;
;     -- Combinational with a register        ; 384                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 406                    ; 0                              ;
;     -- 3 input functions                    ; 106                    ; 0                              ;
;     -- <=2 input functions                  ; 318                    ; 0                              ;
;     -- Register only                        ; 76                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 563                    ; 0                              ;
;     -- arithmetic mode                      ; 267                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 460                    ; 0                              ;
;     -- Dedicated logic registers            ; 460 / 119088 ( < 1 % ) ; 0 / 119088 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 76 / 7443 ( 1 % )      ; 0 / 7443 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 67                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 576 ( 0 % )        ; 0 / 576 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 4031                   ; 5                              ;
;     -- Registered Connections               ; 1372                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 13                     ; 0                              ;
;     -- Output Ports                         ; 54                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk            ; A14   ; 8        ; 56           ; 73           ; 14           ; 216                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[0] ; AC14  ; 3        ; 56           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[1] ; AD18  ; 4        ; 85           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[2] ; AG23  ; 4        ; 81           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[3] ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[4] ; AD14  ; 3        ; 56           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[5] ; G20   ; 7        ; 74           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[6] ; AB15  ; 4        ; 67           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; clk_div_sel[7] ; AF25  ; 4        ; 83           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; cntr_count     ; AC12  ; 3        ; 45           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; cntr_select    ; AA12  ; 3        ; 52           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; cntr_updn      ; AH3   ; 3        ; 5            ; 0            ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; reset_gen_n    ; AD7   ; 3        ; 3            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A[0]        ; AB2   ; 2        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[1]        ; AB1   ; 2        ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAL         ; P2    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS          ; W2    ; 2        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IS1         ; V2    ; 2        ; 0            ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IS2         ; M8    ; 1        ; 0            ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LE          ; V1    ; 2        ; 0            ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R12         ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RBI         ; R3    ; 2        ; 0            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET       ; M7    ; 1        ; 0            ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RPHI1       ; U4    ; 2        ; 0            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RPHI2       ; T3    ; 2        ; 0            ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SBI         ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEB         ; U3    ; 2        ; 0            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPHI1       ; Y3    ; 2        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPHI2       ; V3    ; 2        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR          ; W1    ; 2        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clr         ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clr_n       ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[0] ; AD15  ; 4        ; 60           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[1] ; AE20  ; 4        ; 85           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[2] ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[3] ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[4] ; AE15  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[5] ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[6] ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cntr_ind[7] ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs_n        ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[0]       ; R1    ; 2        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[1]       ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[2]       ; R2    ; 2        ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[3]       ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[4]       ; U5    ; 2        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[5]       ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[6]       ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; db[7]       ; M4    ; 1        ; 0            ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[0]      ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[1]      ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[2]      ; C4    ; 8        ; 3            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[3]      ; D4    ; 8        ; 1            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[4]      ; E5    ; 8        ; 1            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[5]      ; D5    ; 8        ; 3            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[6]      ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig_sel[0]  ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig_sel[1]  ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig_sel[2]  ; E4    ; 8        ; 1            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig_sel[3]  ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dp          ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gnd1        ; Y4    ; 2        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gnd2        ; U1    ; 2        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ldac_n      ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; neg         ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pd_n        ; G6    ; 1        ; 0            ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wr_n        ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET          ; Use as regular IO        ; pd_n                    ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 58 ( 21 % ) ; 2.5V          ; --           ;
; 2        ; 23 / 63 ( 37 % ) ; 2.5V          ; --           ;
; 3        ; 9 / 73 ( 12 % )  ; 1.8V          ; --           ;
; 4        ; 13 / 71 ( 18 % ) ; 1.8V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 72 ( 3 % )   ; 1.8V          ; --           ;
; 8        ; 10 / 72 ( 14 % ) ; 1.8V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; dig[1]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; clk                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; cntr_select                                               ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; A[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; A[0]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; clk_div_sel[6]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; wr_n                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; cntr_count                                                ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; clk_div_sel[0]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; cntr_ind[5]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; clk_div_sel[3]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; dp                                                        ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; dig[0]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; reset_gen_n                                               ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; clk_div_sel[4]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; cntr_ind[0]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; clk_div_sel[1]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; cntr_ind[3]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; dig[6]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; cntr_ind[4]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; cntr_ind[1]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; cs_n                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; cntr_ind[2]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; cntr_ind[7]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; clk_div_sel[7]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; cntr_ind[6]                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; clk_div_sel[2]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; cntr_updn                                                 ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; dig_sel[0]                                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; dig_sel[3]                                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; dig[2]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 538        ; 8        ; dig_sel[1]                                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 540        ; 8        ; dig[3]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 537        ; 8        ; dig[5]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; dig_sel[2]                                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; dig[4]                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; pd_n                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; neg                                                       ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; clk_div_sel[5]                                            ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 63         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; db[1]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; db[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; db[5]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; db[7]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESET                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; IS2                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; CAL                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; db[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; db[2]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; RBI                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; R12                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RPHI2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; SBI                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; gnd2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; clr_n                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; SEB                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; RPHI1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; db[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; db[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; clr                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; LE                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; IS1                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; SPHI2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; SR                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; CS                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; SPHI1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; gnd1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; ldac_n                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pattern_generator                        ; 906 (0)     ; 460 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 67   ; 0            ; 446 (0)      ; 76 (0)            ; 384 (0)          ; |pattern_generator                                                                                                                        ; work         ;
;    |clk_div:inst1|                        ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 7 (0)            ; |pattern_generator|clk_div:inst1                                                                                                          ; work         ;
;       |clk_div_2:inst2|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst2                                                                                          ; work         ;
;       |clk_div_2:inst3|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst3                                                                                          ; work         ;
;       |clk_div_2:inst4|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst4                                                                                          ; work         ;
;       |clk_div_2:inst5|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst5                                                                                          ; work         ;
;       |clk_div_2:inst6|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst6                                                                                          ; work         ;
;       |clk_div_2:inst7|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst7                                                                                          ; work         ;
;       |clk_div_2:inst8|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst8                                                                                          ; work         ;
;       |clk_div_2:inst|                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |pattern_generator|clk_div:inst1|clk_div_2:inst                                                                                           ; work         ;
;    |counter_group:inst10|                 ; 189 (189)   ; 131 (131)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 37 (37)           ; 100 (100)        ; |pattern_generator|counter_group:inst10                                                                                                   ; work         ;
;    |dac_control:inst5|                    ; 108 (92)    ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (27)      ; 24 (24)           ; 41 (37)          ; |pattern_generator|dac_control:inst5                                                                                                      ; work         ;
;       |lpm_divide:Mod0|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 4 (0)            ; |pattern_generator|dac_control:inst5|lpm_divide:Mod0                                                                                      ; work         ;
;          |lpm_divide_a8m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 4 (0)            ; |pattern_generator|dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated                                                        ; work         ;
;             |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 4 (0)            ; |pattern_generator|dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider                            ; work         ;
;                |alt_u_div_r2f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 4 (4)            ; |pattern_generator|dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider      ; work         ;
;    |seven_segment_display:inst4|          ; 77 (77)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 4 (4)             ; 47 (47)          ; |pattern_generator|seven_segment_display:inst4                                                                                            ; work         ;
;    |step_curve_short:inst2|               ; 193 (177)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (111)    ; 1 (1)             ; 65 (62)          ; |pattern_generator|step_curve_short:inst2                                                                                                 ; work         ;
;       |lpm_divide:Mod0|                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |pattern_generator|step_curve_short:inst2|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_d8m:auto_generated|  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |pattern_generator|step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 3 (0)            ; |pattern_generator|step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 3 (3)            ; |pattern_generator|step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;    |switch_debounce:inst14|               ; 134 (134)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 3 (3)             ; 52 (52)          ; |pattern_generator|switch_debounce:inst14                                                                                                 ; work         ;
;    |switch_debounce:inst6|                ; 105 (105)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 3 (3)             ; 47 (47)          ; |pattern_generator|switch_debounce:inst6                                                                                                  ; work         ;
;    |switch_debounce:inst9|                ; 105 (105)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 3 (3)             ; 47 (47)          ; |pattern_generator|switch_debounce:inst9                                                                                                  ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; gnd1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gnd2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAL            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPHI1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPHI2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IS1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IS2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEB            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LE             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R12            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RBI            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SR             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RPHI1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RPHI2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SBI            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dp             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; neg            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clr            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clr_n          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pd_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wr_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ldac_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_ind[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; db[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig_sel[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig_sel[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig_sel[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig_sel[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cntr_updn      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_div_sel[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset_gen_n    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cntr_select    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_div_sel[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cntr_count     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_div_sel[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_div_sel[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_div_sel[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_div_sel[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_div_sel[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_div_sel[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; cntr_updn                                     ;                   ;         ;
;      - counter_group:inst10|Add3~14           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~12           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~10           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~8            ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~6            ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~4            ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~2            ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~24           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~27           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~30           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~32           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~36           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~38           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~42           ; 0                 ; 6       ;
;      - counter_group:inst10|Add3~44           ; 0                 ; 6       ;
;      - counter_group:inst10|Add1~0            ; 0                 ; 6       ;
;      - counter_group:inst10|Add1~1            ; 0                 ; 6       ;
; clk                                           ;                   ;         ;
; clk_div_sel[7]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst8|inst5    ; 0                 ; 6       ;
; reset_gen_n                                   ;                   ;         ;
;      - switch_debounce:inst14|always0~0       ; 0                 ; 6       ;
;      - switch_debounce:inst14|jitter_filter~7 ; 0                 ; 6       ;
;      - switch_debounce:inst14|switch_prev~0   ; 0                 ; 6       ;
; cntr_select                                   ;                   ;         ;
;      - switch_debounce:inst9|always0~0        ; 0                 ; 6       ;
;      - switch_debounce:inst9|jitter_filter~7  ; 0                 ; 6       ;
;      - switch_debounce:inst9|switch_prev~0    ; 0                 ; 6       ;
; clk_div_sel[6]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst7|inst5    ; 1                 ; 6       ;
; cntr_count                                    ;                   ;         ;
;      - switch_debounce:inst6|always0~0        ; 1                 ; 6       ;
;      - switch_debounce:inst6|jitter_filter~7  ; 1                 ; 6       ;
;      - switch_debounce:inst6|switch_prev~0    ; 1                 ; 6       ;
; clk_div_sel[5]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst6|inst5    ; 0                 ; 6       ;
; clk_div_sel[4]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst5|inst5    ; 0                 ; 6       ;
; clk_div_sel[3]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst4|inst5    ; 0                 ; 6       ;
; clk_div_sel[2]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst3|inst5    ; 0                 ; 6       ;
; clk_div_sel[1]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst2|inst5    ; 1                 ; 6       ;
; clk_div_sel[0]                                ;                   ;         ;
;      - clk_div:inst1|clk_div_2:inst|inst5     ; 1                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                     ; PIN_A14            ; 203     ; Clock                                   ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk                                     ; PIN_A14            ; 14      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst2|inst5     ; LCCOMB_X61_Y44_N28 ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst3|inst5     ; LCCOMB_X65_Y10_N0  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst4|inst5     ; LCCOMB_X65_Y10_N18 ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst5|inst5     ; LCCOMB_X63_Y10_N10 ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst6|inst5     ; LCCOMB_X63_Y10_N24 ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst7|inst5     ; LCCOMB_X63_Y10_N4  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_div_2:inst8|inst5     ; LCCOMB_X62_Y10_N28 ; 58      ; Clock                                   ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clk_div:inst1|clk_div_2:inst|inst5      ; LCCOMB_X61_Y44_N22 ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntr_cur[2]~0      ; LCCOMB_X60_Y46_N6  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[0][10]~2     ; LCCOMB_X59_Y49_N12 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[1][10]~1     ; LCCOMB_X60_Y46_N22 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[2][9]~0      ; LCCOMB_X60_Y46_N20 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[3][3]~3      ; LCCOMB_X59_Y48_N10 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[4][0]~4      ; LCCOMB_X61_Y47_N22 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[5][0]~6      ; LCCOMB_X60_Y46_N8  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[6][0]~5      ; LCCOMB_X60_Y46_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|cntrs[7][6]~7      ; LCCOMB_X60_Y47_N14 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; counter_group:inst10|s                  ; LCCOMB_X60_Y46_N10 ; 131     ; Clock                                   ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; dac_control:inst5|A[0]~0                ; LCCOMB_X58_Y51_N30 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dac_control:inst5|always2~1             ; LCCOMB_X58_Y51_N0  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dac_control:inst5|clk_int               ; FF_X55_Y52_N1      ; 49      ; Clock                                   ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; seven_segment_display:inst4|Equal0~6    ; LCCOMB_X55_Y52_N8  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; seven_segment_display:inst4|dig[6]~2    ; LCCOMB_X56_Y50_N6  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|CAL~1            ; LCCOMB_X62_Y48_N14 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|Equal0~3         ; LCCOMB_X62_Y48_N26 ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|counter[29]~45   ; LCCOMB_X63_Y47_N24 ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|counter[29]~46   ; LCCOMB_X62_Y48_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|stage[2]~11      ; LCCOMB_X63_Y48_N10 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|stage_iter[8]~46 ; LCCOMB_X63_Y49_N0  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; step_curve_short:inst2|stage_iter[8]~50 ; LCCOMB_X63_Y47_N12 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst14|always0~0        ; LCCOMB_X60_Y44_N0  ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst14|jitter_filter~6  ; LCCOMB_X56_Y44_N26 ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst14|switch_out~0     ; LCCOMB_X60_Y46_N0  ; 48      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst6|always0~0         ; LCCOMB_X47_Y30_N20 ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst6|jitter_filter~6   ; LCCOMB_X48_Y30_N24 ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst9|always0~0         ; LCCOMB_X56_Y46_N12 ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; switch_debounce:inst9|jitter_filter~6   ; LCCOMB_X55_Y46_N2  ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                 ; PIN_A14            ; 203     ; 65                                   ; Global Clock         ; GCLK14           ; --                        ;
; clk_div:inst1|clk_div_2:inst8|inst5 ; LCCOMB_X62_Y10_N28 ; 58      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; counter_group:inst10|s              ; LCCOMB_X60_Y46_N10 ; 131     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; dac_control:inst5|clk_int           ; FF_X55_Y52_N1      ; 49      ; 18                                   ; Global Clock         ; GCLK13           ; --                        ;
+-------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; counter_group:inst10|cntr_cur[1]                                                                                                            ; 62      ;
; counter_group:inst10|cntr_cur[0]                                                                                                            ; 61      ;
; switch_debounce:inst14|switch_out~0                                                                                                         ; 48      ;
; counter_group:inst10|cntr_cur[2]                                                                                                            ; 33      ;
; step_curve_short:inst2|counter[29]~46                                                                                                       ; 32      ;
; step_curve_short:inst2|counter[29]~45                                                                                                       ; 32      ;
; switch_debounce:inst6|jitter_filter                                                                                                         ; 30      ;
; switch_debounce:inst9|jitter_filter                                                                                                         ; 30      ;
; switch_debounce:inst14|jitter_filter                                                                                                        ; 30      ;
; switch_debounce:inst6|Equal1~8                                                                                                              ; 28      ;
; switch_debounce:inst9|Equal1~8                                                                                                              ; 28      ;
; switch_debounce:inst14|Equal1~8                                                                                                             ; 28      ;
; switch_debounce:inst6|Equal2~8                                                                                                              ; 27      ;
; switch_debounce:inst9|Equal2~8                                                                                                              ; 27      ;
; switch_debounce:inst14|Equal2~8                                                                                                             ; 27      ;
; step_curve_short:inst2|stage[0]                                                                                                             ; 26      ;
; dac_control:inst5|cntr[1]                                                                                                                   ; 21      ;
; step_curve_short:inst2|stage[1]                                                                                                             ; 21      ;
; switch_debounce:inst6|jitter_filter~6                                                                                                       ; 20      ;
; switch_debounce:inst6|always0~0                                                                                                             ; 20      ;
; switch_debounce:inst9|jitter_filter~6                                                                                                       ; 20      ;
; switch_debounce:inst9|always0~0                                                                                                             ; 20      ;
; switch_debounce:inst14|jitter_filter~6                                                                                                      ; 20      ;
; switch_debounce:inst14|always0~0                                                                                                            ; 20      ;
; dac_control:inst5|cntr[2]                                                                                                                   ; 19      ;
; step_curve_short:inst2|Equal1~0                                                                                                             ; 19      ;
; step_curve_short:inst2|stage[2]                                                                                                             ; 19      ;
; cntr_updn~input                                                                                                                             ; 17      ;
; counter_group:inst10|cntrs[7][6]~7                                                                                                          ; 16      ;
; counter_group:inst10|cntrs[5][0]~6                                                                                                          ; 16      ;
; counter_group:inst10|cntrs[6][0]~5                                                                                                          ; 16      ;
; counter_group:inst10|cntrs[4][0]~4                                                                                                          ; 16      ;
; step_curve_short:inst2|stage_iter[8]~50                                                                                                     ; 16      ;
; step_curve_short:inst2|stage_iter[8]~46                                                                                                     ; 16      ;
; counter_group:inst10|cntrs[3][3]~3                                                                                                          ; 16      ;
; counter_group:inst10|cntrs[0][10]~2                                                                                                         ; 16      ;
; counter_group:inst10|cntrs[1][10]~1                                                                                                         ; 16      ;
; counter_group:inst10|cntrs[2][9]~0                                                                                                          ; 16      ;
; clk~input                                                                                                                                   ; 13      ;
; step_curve_short:inst2|counter[0]                                                                                                           ; 13      ;
; seven_segment_display:inst4|Equal1~0                                                                                                        ; 11      ;
; dac_control:inst5|cntr[0]                                                                                                                   ; 11      ;
; step_curve_short:inst2|Equal0~2                                                                                                             ; 11      ;
; step_curve_short:inst2|counter[3]                                                                                                           ; 11      ;
; seven_segment_display:inst4|dig[5]~0                                                                                                        ; 10      ;
; counter_group:inst10|s~0                                                                                                                    ; 10      ;
; dac_control:inst5|A[0]~0                                                                                                                    ; 10      ;
; step_curve_short:inst2|Equal0~4                                                                                                             ; 10      ;
; step_curve_short:inst2|counter[2]                                                                                                           ; 10      ;
; dac_control:inst5|cntr[3]                                                                                                                   ; 9       ;
; counter_group:inst10|Add3~47                                                                                                                ; 8       ;
; counter_group:inst10|Add3~46                                                                                                                ; 8       ;
; counter_group:inst10|Add3~41                                                                                                                ; 8       ;
; counter_group:inst10|Add3~40                                                                                                                ; 8       ;
; counter_group:inst10|Add3~35                                                                                                                ; 8       ;
; counter_group:inst10|Add3~34                                                                                                                ; 8       ;
; counter_group:inst10|Add3~29                                                                                                                ; 8       ;
; counter_group:inst10|Add3~26                                                                                                                ; 8       ;
; counter_group:inst10|Mux16~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux17~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux18~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux19~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux20~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux21~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux22~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux23~4                                                                                                                ; 8       ;
; counter_group:inst10|Add3~23                                                                                                                ; 8       ;
; counter_group:inst10|Add3~22                                                                                                                ; 8       ;
; counter_group:inst10|Add3~21                                                                                                                ; 8       ;
; counter_group:inst10|Add3~20                                                                                                                ; 8       ;
; counter_group:inst10|Add3~19                                                                                                                ; 8       ;
; counter_group:inst10|Add3~18                                                                                                                ; 8       ;
; counter_group:inst10|Add3~17                                                                                                                ; 8       ;
; counter_group:inst10|Add3~16                                                                                                                ; 8       ;
; counter_group:inst10|Mux31~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux30~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux29~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux28~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux27~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux26~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux25~4                                                                                                                ; 8       ;
; counter_group:inst10|Mux24~4                                                                                                                ; 8       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_3_result_int[4]~6 ; 8       ;
; step_curve_short:inst2|counter[1]                                                                                                           ; 8       ;
; seven_segment_display:inst4|dig[6]~2                                                                                                        ; 7       ;
; step_curve_short:inst2|Equal2~9                                                                                                             ; 7       ;
; dac_control:inst5|clk_div[0]                                                                                                                ; 6       ;
; step_curve_short:inst2|Equal0~3                                                                                                             ; 6       ;
; step_curve_short:inst2|Equal0~1                                                                                                             ; 6       ;
; seven_segment_display:inst4|dig_sel[2]                                                                                                      ; 6       ;
; seven_segment_display:inst4|dig_sel[3]                                                                                                      ; 6       ;
; step_curve_short:inst2|stage_iter[6]                                                                                                        ; 6       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|op_6~8               ; 6       ;
; seven_segment_display:inst4|Equal0~6                                                                                                        ; 5       ;
; dac_control:inst5|always2~1                                                                                                                 ; 5       ;
; step_curve_short:inst2|stage_iter[4]                                                                                                        ; 5       ;
; step_curve_short:inst2|stage_iter[2]                                                                                                        ; 5       ;
; step_curve_short:inst2|stage_iter[0]                                                                                                        ; 5       ;
; step_curve_short:inst2|stage_iter[8]                                                                                                        ; 5       ;
; dac_control:inst5|clk_div[3]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[2]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[1]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[7]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[6]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[5]                                                                                                                ; 5       ;
; dac_control:inst5|clk_div[4]                                                                                                                ; 5       ;
; dac_control:inst5|Add1~0                                                                                                                    ; 4       ;
; step_curve_short:inst2|stage_iter[8]~16                                                                                                     ; 4       ;
; step_curve_short:inst2|stage[2]~2                                                                                                           ; 4       ;
; counter_group:inst10|cntrs[3][0]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][0]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][0]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][0]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][1]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][1]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][1]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][1]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][2]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][2]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][2]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][2]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][3]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][3]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][3]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][3]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][4]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][4]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][4]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][4]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][5]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][5]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][5]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][5]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][6]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][6]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][6]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][6]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[3][7]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[0][7]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[1][7]                                                                                                            ; 4       ;
; counter_group:inst10|cntrs[2][7]                                                                                                            ; 4       ;
; step_curve_short:inst2|Equal13~0                                                                                                            ; 4       ;
; step_curve_short:inst2|Equal2~4                                                                                                             ; 4       ;
; seven_segment_display:inst4|dig_sel[0]                                                                                                      ; 4       ;
; seven_segment_display:inst4|dig_sel[1]                                                                                                      ; 4       ;
; step_curve_short:inst2|stage_iter[5]                                                                                                        ; 4       ;
; step_curve_short:inst2|stage_iter[3]                                                                                                        ; 4       ;
; step_curve_short:inst2|stage_iter[1]                                                                                                        ; 4       ;
; seven_segment_display:inst4|clk_div[19]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[18]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[17]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[16]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[15]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[14]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[13]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[12]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[11]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[10]                                                                                                     ; 4       ;
; seven_segment_display:inst4|clk_div[9]                                                                                                      ; 4       ;
; seven_segment_display:inst4|clk_div[8]                                                                                                      ; 4       ;
; step_curve_short:inst2|counter[4]                                                                                                           ; 4       ;
; cntr_count~input                                                                                                                            ; 3       ;
; cntr_select~input                                                                                                                           ; 3       ;
; reset_gen_n~input                                                                                                                           ; 3       ;
; switch_debounce:inst6|cnt[25]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[24]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[23]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[22]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[21]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[20]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[19]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[18]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[17]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[16]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[15]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[14]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[13]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[12]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[11]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[10]                                                                                                               ; 3       ;
; switch_debounce:inst6|cnt[9]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[8]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[7]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[0]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[1]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[2]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[3]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[4]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[5]                                                                                                                ; 3       ;
; switch_debounce:inst6|cnt[6]                                                                                                                ; 3       ;
; counter_group:inst10|Decoder0~8                                                                                                             ; 3       ;
; switch_debounce:inst9|cnt[25]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[24]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[23]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[22]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[21]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[20]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[19]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[18]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[17]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[16]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[15]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[14]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[13]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[12]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[11]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[10]                                                                                                               ; 3       ;
; switch_debounce:inst9|cnt[9]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[8]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[7]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[0]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[1]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[2]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[3]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[4]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[5]                                                                                                                ; 3       ;
; switch_debounce:inst9|cnt[6]                                                                                                                ; 3       ;
; switch_debounce:inst14|Equal3~5                                                                                                             ; 3       ;
; switch_debounce:inst14|cnt[25]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[24]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[23]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[22]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[21]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[20]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[19]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[18]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[17]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[16]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[15]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[14]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[13]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[12]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[11]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[10]                                                                                                              ; 3       ;
; switch_debounce:inst14|cnt[9]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[8]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[7]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[0]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[1]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[2]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[3]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[4]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[5]                                                                                                               ; 3       ;
; switch_debounce:inst14|cnt[6]                                                                                                               ; 3       ;
; step_curve_short:inst2|stage[2]~11                                                                                                          ; 3       ;
; step_curve_short:inst2|Equal3~0                                                                                                             ; 3       ;
; step_curve_short:inst2|Equal18~2                                                                                                            ; 3       ;
; step_curve_short:inst2|Equal4~4                                                                                                             ; 3       ;
; counter_group:inst10|cntr_cur[2]~0                                                                                                          ; 3       ;
; dac_control:inst5|always2~0                                                                                                                 ; 3       ;
; dac_control:inst5|update_trigger                                                                                                            ; 3       ;
; step_curve_short:inst2|Equal15~1                                                                                                            ; 3       ;
; step_curve_short:inst2|Equal17~0                                                                                                            ; 3       ;
; step_curve_short:inst2|Equal15~0                                                                                                            ; 3       ;
; step_curve_short:inst2|Equal2~8                                                                                                             ; 3       ;
; counter_group:inst10|Decoder0~7                                                                                                             ; 3       ;
; dac_control:inst5|ldac_n                                                                                                                    ; 3       ;
; step_curve_short:inst2|RESET                                                                                                                ; 3       ;
; step_curve_short:inst2|SPHI1                                                                                                                ; 3       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|add_sub_4_result_int[5]~8 ; 3       ;
; step_curve_short:inst2|stage_iter[7]                                                                                                        ; 3       ;
; step_curve_short:inst2|stage_iter[15]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[14]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[13]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[12]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[11]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[10]                                                                                                       ; 3       ;
; step_curve_short:inst2|stage_iter[9]                                                                                                        ; 3       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|op_7~8               ; 3       ;
; step_curve_short:inst2|RPHI2                                                                                                                ; 3       ;
; step_curve_short:inst2|RPHI1                                                                                                                ; 3       ;
; step_curve_short:inst2|RESET~6                                                                                                              ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[16]~12           ; 2       ;
; step_curve_short:inst2|counter[29]~104                                                                                                      ; 2       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[29]~11      ; 2       ;
; clk_div:inst1|clk_div_2:inst|inst5                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst|inst                                                                                                           ; 2       ;
; clk_div:inst1|clk_div_2:inst2|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst2|inst                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst3|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst3|inst                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst4|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst4|inst                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst5|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst5|inst                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst6|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst6|inst                                                                                                          ; 2       ;
; clk_div:inst1|clk_div_2:inst7|inst5                                                                                                         ; 2       ;
; clk_div:inst1|clk_div_2:inst7|inst                                                                                                          ; 2       ;
; step_curve_short:inst2|Equal6~10                                                                                                            ; 2       ;
; step_curve_short:inst2|stage_iter[8]~39                                                                                                     ; 2       ;
; counter_group:inst10|Decoder0~9                                                                                                             ; 2       ;
; switch_debounce:inst6|fast_enable                                                                                                           ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[16]~8            ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[17]~7            ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[17]~6            ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[15]~3            ; 2       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[15]~2            ; 2       ;
; dac_control:inst5|Equal0~1                                                                                                                  ; 2       ;
; dac_control:inst5|Equal0~0                                                                                                                  ; 2       ;
; step_curve_short:inst2|counter~43                                                                                                           ; 2       ;
; clk_div:inst1|clk_div_2:inst8|inst                                                                                                          ; 2       ;
; step_curve_short:inst2|stage_iter[8]~18                                                                                                     ; 2       ;
; step_curve_short:inst2|Equal18~0                                                                                                            ; 2       ;
; step_curve_short:inst2|Equal4~3                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal4~2                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal6~9                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal6~4                                                                                                             ; 2       ;
; counter_group:inst10|cntrs[4][14]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][15]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][12]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][13]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][10]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][11]                                                                                                           ; 2       ;
; counter_group:inst10|cntrs[4][9]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][0]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][1]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][2]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][3]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][4]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][5]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][6]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][7]                                                                                                            ; 2       ;
; counter_group:inst10|cntrs[4][8]                                                                                                            ; 2       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~6       ; 2       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~5       ; 2       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[29]~4       ; 2       ;
; switch_debounce:inst9|fast_enable                                                                                                           ; 2       ;
; dac_control:inst5|Selector1~0                                                                                                               ; 2       ;
; step_curve_short:inst2|RPHI1~4                                                                                                              ; 2       ;
; step_curve_short:inst2|Equal10~0                                                                                                            ; 2       ;
; step_curve_short:inst2|Equal2~11                                                                                                            ; 2       ;
; step_curve_short:inst2|RBI~1                                                                                                                ; 2       ;
; step_curve_short:inst2|RBI~0                                                                                                                ; 2       ;
; step_curve_short:inst2|Equal2~10                                                                                                            ; 2       ;
; step_curve_short:inst2|Equal8~2                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal8~1                                                                                                             ; 2       ;
; step_curve_short:inst2|CAL~1                                                                                                                ; 2       ;
; switch_debounce:inst14|fast_enable                                                                                                          ; 2       ;
; step_curve_short:inst2|Equal2~7                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal2~6                                                                                                             ; 2       ;
; step_curve_short:inst2|Equal2~5                                                                                                             ; 2       ;
; counter_group:inst10|Decoder0~6                                                                                                             ; 2       ;
; counter_group:inst10|Decoder0~4                                                                                                             ; 2       ;
; counter_group:inst10|Decoder0~2                                                                                                             ; 2       ;
; counter_group:inst10|Decoder0~0                                                                                                             ; 2       ;
; dac_control:inst5|wr_n                                                                                                                      ; 2       ;
; step_curve_short:inst2|RBI                                                                                                                  ; 2       ;
; switch_debounce:inst6|jitter_counter[17]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[16]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[15]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[14]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[18]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[13]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[12]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[11]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[10]                                                                                                    ; 2       ;
; switch_debounce:inst6|jitter_counter[9]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[8]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[7]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[6]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[5]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[4]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[3]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[2]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[1]                                                                                                     ; 2       ;
; switch_debounce:inst6|jitter_counter[0]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[17]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[16]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[15]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[14]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[18]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[13]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[12]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[11]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[10]                                                                                                    ; 2       ;
; switch_debounce:inst9|jitter_counter[9]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[8]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[7]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[6]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[5]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[4]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[3]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[2]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[1]                                                                                                     ; 2       ;
; switch_debounce:inst9|jitter_counter[0]                                                                                                     ; 2       ;
; switch_debounce:inst14|fast_cycle[23]                                                                                                       ; 2       ;
; switch_debounce:inst14|fast_cycle[22]                                                                                                       ; 2       ;
; switch_debounce:inst14|fast_cycle[21]                                                                                                       ; 2       ;
; switch_debounce:inst14|fast_cycle[20]                                                                                                       ; 2       ;
; switch_debounce:inst14|jitter_counter[17]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[16]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[15]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[14]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[18]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[13]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[12]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[11]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[10]                                                                                                   ; 2       ;
; switch_debounce:inst14|jitter_counter[9]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[8]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[7]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[6]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[5]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[4]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[3]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[2]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[1]                                                                                                    ; 2       ;
; switch_debounce:inst14|jitter_counter[0]                                                                                                    ; 2       ;
; step_curve_short:inst2|Add3~32                                                                                                              ; 2       ;
; step_curve_short:inst2|RPHI2~0                                                                                                              ; 2       ;
; step_curve_short:inst2|RPHI1~0                                                                                                              ; 2       ;
; step_curve_short:inst2|counter[31]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[30]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[29]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[28]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[27]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[26]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[25]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[24]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[23]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[22]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[21]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[20]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[19]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[18]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[17]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[16]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[15]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[14]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[13]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[12]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[11]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[10]                                                                                                          ; 2       ;
; step_curve_short:inst2|counter[9]                                                                                                           ; 2       ;
; step_curve_short:inst2|counter[8]                                                                                                           ; 2       ;
; step_curve_short:inst2|counter[7]                                                                                                           ; 2       ;
; step_curve_short:inst2|counter[6]                                                                                                           ; 2       ;
; step_curve_short:inst2|counter[5]                                                                                                           ; 2       ;
; clk_div_sel[0]~input                                                                                                                        ; 1       ;
; clk_div_sel[1]~input                                                                                                                        ; 1       ;
; clk_div_sel[2]~input                                                                                                                        ; 1       ;
; clk_div_sel[3]~input                                                                                                                        ; 1       ;
; clk_div_sel[4]~input                                                                                                                        ; 1       ;
; clk_div_sel[5]~input                                                                                                                        ; 1       ;
; clk_div_sel[6]~input                                                                                                                        ; 1       ;
; clk_div_sel[7]~input                                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst|inst~0                                                                                                         ; 1       ;
; clk_div:inst1|clk_div_2:inst2|inst~0                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst3|inst~0                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst4|inst~0                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst5|inst~0                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst6|inst~0                                                                                                        ; 1       ;
; switch_debounce:inst6|switch_prev~0                                                                                                         ; 1       ;
; clk_div:inst1|clk_div_2:inst7|inst~0                                                                                                        ; 1       ;
; switch_debounce:inst9|switch_prev~0                                                                                                         ; 1       ;
; switch_debounce:inst14|switch_prev~0                                                                                                        ; 1       ;
; clk_div:inst1|clk_div_2:inst8|inst~0                                                                                                        ; 1       ;
; dac_control:inst5|clk_div[0]~21                                                                                                             ; 1       ;
; dac_control:inst5|cntr[0]~0                                                                                                                 ; 1       ;
; counter_group:inst10|cntr_cur[0]~3                                                                                                          ; 1       ;
; step_curve_short:inst2|stage[2]~12                                                                                                          ; 1       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~12      ; 1       ;
; switch_debounce:inst6|Add1~77                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~74                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~71                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~68                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~65                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~62                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~59                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~56                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~53                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~50                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~47                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~44                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~41                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~38                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~35                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~32                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~29                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~26                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~23                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~20                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~19                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~18                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~17                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~16                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~15                                                                                                               ; 1       ;
; switch_debounce:inst6|Add1~14                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~77                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~74                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~71                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~68                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~65                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~62                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~59                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~56                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~53                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~50                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~47                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~44                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~41                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~38                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~35                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~32                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~29                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~26                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~23                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~20                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~19                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~18                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~17                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~16                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~15                                                                                                               ; 1       ;
; switch_debounce:inst9|Add1~14                                                                                                               ; 1       ;
; switch_debounce:inst6|fast_enable~0                                                                                                         ; 1       ;
; switch_debounce:inst6|Equal2~7                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~6                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~5                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~4                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~3                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~2                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~1                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal2~0                                                                                                              ; 1       ;
; switch_debounce:inst6|hit1~0                                                                                                                ; 1       ;
; switch_debounce:inst6|Equal1~7                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~6                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~5                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~4                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~3                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~2                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~1                                                                                                              ; 1       ;
; switch_debounce:inst6|Equal1~0                                                                                                              ; 1       ;
; switch_debounce:inst6|jitter_filter~7                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~5                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~4                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~3                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~2                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~1                                                                                                       ; 1       ;
; switch_debounce:inst6|jitter_filter~0                                                                                                       ; 1       ;
; switch_debounce:inst6|switch_prev                                                                                                           ; 1       ;
; switch_debounce:inst14|Add1~77                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~74                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~71                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~68                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~65                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~62                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~59                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~56                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~53                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~50                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~47                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~44                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~41                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~38                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~35                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~32                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~29                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~26                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~23                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~20                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~19                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~18                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~17                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~16                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~15                                                                                                              ; 1       ;
; switch_debounce:inst14|Add1~14                                                                                                              ; 1       ;
; step_curve_short:inst2|stage_iter[8]~49                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~48                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~47                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~45                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~44                                                                                                     ; 1       ;
; step_curve_short:inst2|counter~103                                                                                                          ; 1       ;
; step_curve_short:inst2|stage_iter[8]~43                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~42                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~41                                                                                                     ; 1       ;
; step_curve_short:inst2|stage_iter[8]~40                                                                                                     ; 1       ;
; seven_segment_display:inst4|WideOr13~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr6~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr27~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr20~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr12~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr5~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr19~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr26~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr11~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr4~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr25~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr18~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr10~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr3~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr17~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr24~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr9~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr2~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr23~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr16~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr8~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr1~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr15~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr22~0                                                                                                      ; 1       ;
; seven_segment_display:inst4|WideOr7~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr0~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|WideOr21~0                                                                                                      ; 1       ;
; counter_group:inst10|Mux16~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][15]                                                                                                           ; 1       ;
; counter_group:inst10|Mux16~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][15]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][15]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][15]                                                                                                           ; 1       ;
; counter_group:inst10|Mux16~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][15]                                                                                                           ; 1       ;
; counter_group:inst10|Mux16~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][15]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][15]                                                                                                           ; 1       ;
; counter_group:inst10|Mux17~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][14]                                                                                                           ; 1       ;
; counter_group:inst10|Mux17~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][14]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][14]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][14]                                                                                                           ; 1       ;
; counter_group:inst10|Mux17~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][14]                                                                                                           ; 1       ;
; counter_group:inst10|Mux17~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][14]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][14]                                                                                                           ; 1       ;
; counter_group:inst10|Mux18~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][13]                                                                                                           ; 1       ;
; counter_group:inst10|Mux18~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][13]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][13]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][13]                                                                                                           ; 1       ;
; counter_group:inst10|Mux18~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][13]                                                                                                           ; 1       ;
; counter_group:inst10|Mux18~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][13]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][13]                                                                                                           ; 1       ;
; counter_group:inst10|Mux19~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][12]                                                                                                           ; 1       ;
; counter_group:inst10|Mux19~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][12]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][12]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][12]                                                                                                           ; 1       ;
; counter_group:inst10|Mux19~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][12]                                                                                                           ; 1       ;
; counter_group:inst10|Mux19~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][12]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][12]                                                                                                           ; 1       ;
; seven_segment_display:inst4|WideOr14~0                                                                                                      ; 1       ;
; counter_group:inst10|Mux20~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][11]                                                                                                           ; 1       ;
; counter_group:inst10|Mux20~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][11]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][11]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][11]                                                                                                           ; 1       ;
; counter_group:inst10|Mux20~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][11]                                                                                                           ; 1       ;
; counter_group:inst10|Mux20~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][11]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][11]                                                                                                           ; 1       ;
; counter_group:inst10|Mux21~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][10]                                                                                                           ; 1       ;
; counter_group:inst10|Mux21~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][10]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[2][10]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[1][10]                                                                                                           ; 1       ;
; counter_group:inst10|Mux21~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][10]                                                                                                           ; 1       ;
; counter_group:inst10|Mux21~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][10]                                                                                                           ; 1       ;
; counter_group:inst10|cntrs[6][10]                                                                                                           ; 1       ;
; counter_group:inst10|Mux22~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][9]                                                                                                            ; 1       ;
; counter_group:inst10|Mux22~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][9]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[2][9]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[1][9]                                                                                                            ; 1       ;
; counter_group:inst10|Mux22~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][9]                                                                                                            ; 1       ;
; counter_group:inst10|Mux22~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][9]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][9]                                                                                                            ; 1       ;
; counter_group:inst10|Mux23~3                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[3][8]                                                                                                            ; 1       ;
; counter_group:inst10|Mux23~2                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[0][8]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[2][8]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[1][8]                                                                                                            ; 1       ;
; counter_group:inst10|Mux23~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][8]                                                                                                            ; 1       ;
; counter_group:inst10|Mux23~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][8]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][8]                                                                                                            ; 1       ;
; counter_group:inst10|Mux31~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux31~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux31~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][0]                                                                                                            ; 1       ;
; counter_group:inst10|Mux31~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][0]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][0]                                                                                                            ; 1       ;
; counter_group:inst10|Mux30~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux30~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux30~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][1]                                                                                                            ; 1       ;
; counter_group:inst10|Mux30~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][1]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][1]                                                                                                            ; 1       ;
; counter_group:inst10|Mux29~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux29~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux29~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][2]                                                                                                            ; 1       ;
; counter_group:inst10|Mux29~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][2]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][2]                                                                                                            ; 1       ;
; counter_group:inst10|Mux28~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux28~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux28~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][3]                                                                                                            ; 1       ;
; counter_group:inst10|Mux28~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][3]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][3]                                                                                                            ; 1       ;
; counter_group:inst10|Mux27~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux27~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux27~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][4]                                                                                                            ; 1       ;
; counter_group:inst10|Mux27~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][4]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][4]                                                                                                            ; 1       ;
; counter_group:inst10|Mux26~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux26~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux26~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][5]                                                                                                            ; 1       ;
; counter_group:inst10|Mux26~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][5]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][5]                                                                                                            ; 1       ;
; counter_group:inst10|Mux25~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux25~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux25~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][6]                                                                                                            ; 1       ;
; counter_group:inst10|Mux25~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][6]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][6]                                                                                                            ; 1       ;
; counter_group:inst10|Mux24~3                                                                                                                ; 1       ;
; counter_group:inst10|Mux24~2                                                                                                                ; 1       ;
; counter_group:inst10|Mux24~1                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[7][7]                                                                                                            ; 1       ;
; counter_group:inst10|Mux24~0                                                                                                                ; 1       ;
; counter_group:inst10|cntrs[5][7]                                                                                                            ; 1       ;
; counter_group:inst10|cntrs[6][7]                                                                                                            ; 1       ;
; switch_debounce:inst9|fast_enable~0                                                                                                         ; 1       ;
; switch_debounce:inst9|Equal2~7                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~6                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~5                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~4                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~3                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~2                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~1                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal2~0                                                                                                              ; 1       ;
; switch_debounce:inst9|hit1~0                                                                                                                ; 1       ;
; switch_debounce:inst9|Equal1~7                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~6                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~5                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~4                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~3                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~2                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~1                                                                                                              ; 1       ;
; switch_debounce:inst9|Equal1~0                                                                                                              ; 1       ;
; switch_debounce:inst9|jitter_filter~7                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~5                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~4                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~3                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~2                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~1                                                                                                       ; 1       ;
; switch_debounce:inst9|jitter_filter~0                                                                                                       ; 1       ;
; switch_debounce:inst9|switch_prev                                                                                                           ; 1       ;
; counter_group:inst10|s~1                                                                                                                    ; 1       ;
; switch_debounce:inst6|fast_out                                                                                                              ; 1       ;
; switch_debounce:inst6|hit1                                                                                                                  ; 1       ;
; dac_control:inst5|Equal0~2                                                                                                                  ; 1       ;
; dac_control:inst5|always1~20                                                                                                                ; 1       ;
; dac_control:inst5|always1~19                                                                                                                ; 1       ;
; dac_control:inst5|always1~18                                                                                                                ; 1       ;
; dac_control:inst5|dbD_prev[6]                                                                                                               ; 1       ;
; dac_control:inst5|dbD_prev[7]                                                                                                               ; 1       ;
; dac_control:inst5|always1~17                                                                                                                ; 1       ;
; dac_control:inst5|dbD_prev[4]                                                                                                               ; 1       ;
; dac_control:inst5|dbD_prev[5]                                                                                                               ; 1       ;
; dac_control:inst5|always1~16                                                                                                                ; 1       ;
; dac_control:inst5|dbD_prev[2]                                                                                                               ; 1       ;
; dac_control:inst5|dbD_prev[3]                                                                                                               ; 1       ;
; dac_control:inst5|always1~15                                                                                                                ; 1       ;
; dac_control:inst5|dbD_prev[0]                                                                                                               ; 1       ;
; dac_control:inst5|dbD_prev[1]                                                                                                               ; 1       ;
; dac_control:inst5|always1~14                                                                                                                ; 1       ;
; dac_control:inst5|always1~13                                                                                                                ; 1       ;
; dac_control:inst5|dbC_prev[6]                                                                                                               ; 1       ;
; dac_control:inst5|dbC_prev[7]                                                                                                               ; 1       ;
; dac_control:inst5|always1~12                                                                                                                ; 1       ;
; dac_control:inst5|dbC_prev[4]                                                                                                               ; 1       ;
; dac_control:inst5|dbC_prev[5]                                                                                                               ; 1       ;
; dac_control:inst5|always1~11                                                                                                                ; 1       ;
; dac_control:inst5|dbC_prev[2]                                                                                                               ; 1       ;
; dac_control:inst5|dbC_prev[3]                                                                                                               ; 1       ;
; dac_control:inst5|always1~10                                                                                                                ; 1       ;
; dac_control:inst5|dbC_prev[0]                                                                                                               ; 1       ;
; dac_control:inst5|dbC_prev[1]                                                                                                               ; 1       ;
; dac_control:inst5|always1~9                                                                                                                 ; 1       ;
; dac_control:inst5|always1~8                                                                                                                 ; 1       ;
; dac_control:inst5|dbB_prev[6]                                                                                                               ; 1       ;
; dac_control:inst5|dbB_prev[7]                                                                                                               ; 1       ;
; dac_control:inst5|always1~7                                                                                                                 ; 1       ;
; dac_control:inst5|dbB_prev[4]                                                                                                               ; 1       ;
; dac_control:inst5|dbB_prev[5]                                                                                                               ; 1       ;
; dac_control:inst5|always1~6                                                                                                                 ; 1       ;
; dac_control:inst5|dbB_prev[2]                                                                                                               ; 1       ;
; dac_control:inst5|dbB_prev[3]                                                                                                               ; 1       ;
; dac_control:inst5|always1~5                                                                                                                 ; 1       ;
; dac_control:inst5|dbB_prev[0]                                                                                                               ; 1       ;
; dac_control:inst5|dbB_prev[1]                                                                                                               ; 1       ;
; dac_control:inst5|always1~4                                                                                                                 ; 1       ;
; dac_control:inst5|always1~3                                                                                                                 ; 1       ;
; dac_control:inst5|dbA_prev[6]                                                                                                               ; 1       ;
; dac_control:inst5|dbA_prev[7]                                                                                                               ; 1       ;
; dac_control:inst5|always1~2                                                                                                                 ; 1       ;
; dac_control:inst5|dbA_prev[4]                                                                                                               ; 1       ;
; dac_control:inst5|dbA_prev[5]                                                                                                               ; 1       ;
; dac_control:inst5|always1~1                                                                                                                 ; 1       ;
; dac_control:inst5|dbA_prev[2]                                                                                                               ; 1       ;
; dac_control:inst5|dbA_prev[3]                                                                                                               ; 1       ;
; dac_control:inst5|always1~0                                                                                                                 ; 1       ;
; dac_control:inst5|dbA_prev[0]                                                                                                               ; 1       ;
; dac_control:inst5|dbA_prev[1]                                                                                                               ; 1       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[23]~11           ; 1       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[22]~10           ; 1       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[21]~9            ; 1       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[18]~5            ; 1       ;
; dac_control:inst5|lpm_divide:Mod0|lpm_divide_a8m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_r2f:divider|StageOut[18]~4            ; 1       ;
; dac_control:inst5|Add1~1                                                                                                                    ; 1       ;
; switch_debounce:inst14|fast_enable~0                                                                                                        ; 1       ;
; switch_debounce:inst14|Equal2~7                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~6                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~5                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~4                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~3                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~2                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~1                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal2~0                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal3~4                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal3~3                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal3~2                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal3~1                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal3~0                                                                                                             ; 1       ;
; switch_debounce:inst14|hit1~0                                                                                                               ; 1       ;
; switch_debounce:inst14|Equal1~7                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~6                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~5                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~4                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~3                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~2                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~1                                                                                                             ; 1       ;
; switch_debounce:inst14|Equal1~0                                                                                                             ; 1       ;
; switch_debounce:inst14|jitter_filter~7                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~5                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~4                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~3                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~2                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~1                                                                                                      ; 1       ;
; switch_debounce:inst14|jitter_filter~0                                                                                                      ; 1       ;
; switch_debounce:inst14|switch_prev                                                                                                          ; 1       ;
; step_curve_short:inst2|counter[29]~44                                                                                                       ; 1       ;
; step_curve_short:inst2|counter[29]~42                                                                                                       ; 1       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~10      ; 1       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~9       ; 1       ;
; step_curve_short:inst2|stage[2]~10                                                                                                          ; 1       ;
; step_curve_short:inst2|stage_iter[8]~17                                                                                                     ; 1       ;
; step_curve_short:inst2|stage[2]~9                                                                                                           ; 1       ;
; step_curve_short:inst2|stage[2]~8                                                                                                           ; 1       ;
; step_curve_short:inst2|stage[2]~7                                                                                                           ; 1       ;
; step_curve_short:inst2|stage[2]~6                                                                                                           ; 1       ;
; step_curve_short:inst2|stage[2]~5                                                                                                           ; 1       ;
; step_curve_short:inst2|stage[2]~4                                                                                                           ; 1       ;
; step_curve_short:inst2|Equal18~1                                                                                                            ; 1       ;
; step_curve_short:inst2|stage[2]~3                                                                                                           ; 1       ;
; step_curve_short:inst2|Equal4~1                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal4~0                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~8                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~7                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~6                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~5                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~3                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~2                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~1                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal6~0                                                                                                             ; 1       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[34]~8       ; 1       ;
; step_curve_short:inst2|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~7       ; 1       ;
; step_curve_short:inst2|Add0~1                                                                                                               ; 1       ;
; step_curve_short:inst2|Add0~0                                                                                                               ; 1       ;
; seven_segment_display:inst4|dig_sel~0                                                                                                       ; 1       ;
; seven_segment_display:inst4|Mux6~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[0]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux6~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[0]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[0]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[0]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux5~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[1]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux5~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[1]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[1]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[1]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux4~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[2]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux4~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[2]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[2]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[2]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux3~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[3]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux3~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[3]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[3]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[3]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux2~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[4]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux2~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[4]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[4]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[4]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux1~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[5]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux1~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[5]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[5]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[5]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Equal0~5                                                                                                        ; 1       ;
; seven_segment_display:inst4|Equal0~4                                                                                                        ; 1       ;
; seven_segment_display:inst4|Equal0~3                                                                                                        ; 1       ;
; seven_segment_display:inst4|Equal0~2                                                                                                        ; 1       ;
; seven_segment_display:inst4|Equal0~1                                                                                                        ; 1       ;
; seven_segment_display:inst4|Equal0~0                                                                                                        ; 1       ;
; seven_segment_display:inst4|dig[6]~1                                                                                                        ; 1       ;
; seven_segment_display:inst4|Mux0~1                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig2[6]                                                                                                         ; 1       ;
; seven_segment_display:inst4|Mux0~0                                                                                                          ; 1       ;
; seven_segment_display:inst4|dig1[6]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig4[6]                                                                                                         ; 1       ;
; seven_segment_display:inst4|dig3[6]                                                                                                         ; 1       ;
; dac_control:inst5|Mux9~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux9~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux8~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux8~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux7~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux7~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux6~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux6~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux5~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux5~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux4~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux4~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux3~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux3~0                                                                                                                    ; 1       ;
; dac_control:inst5|Mux2~1                                                                                                                    ; 1       ;
; dac_control:inst5|Mux2~0                                                                                                                    ; 1       ;
; counter_group:inst10|Add1~1                                                                                                                 ; 1       ;
; switch_debounce:inst9|fast_out                                                                                                              ; 1       ;
; switch_debounce:inst9|hit1                                                                                                                  ; 1       ;
; counter_group:inst10|Add1~0                                                                                                                 ; 1       ;
; dac_control:inst5|ldac_n~1                                                                                                                  ; 1       ;
; dac_control:inst5|ldac_n~0                                                                                                                  ; 1       ;
; dac_control:inst5|wr_n~1                                                                                                                    ; 1       ;
; dac_control:inst5|wr_n~0                                                                                                                    ; 1       ;
; step_curve_short:inst2|RPHI2~3                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI2~2                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI2~1                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI1~6                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI1~5                                                                                                              ; 1       ;
; step_curve_short:inst2|Equal12~0                                                                                                            ; 1       ;
; step_curve_short:inst2|RPHI1~3                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI1~2                                                                                                              ; 1       ;
; step_curve_short:inst2|RPHI1~1                                                                                                              ; 1       ;
; step_curve_short:inst2|RESET~5                                                                                                              ; 1       ;
; step_curve_short:inst2|RESET~4                                                                                                              ; 1       ;
; step_curve_short:inst2|RBI~4                                                                                                                ; 1       ;
; step_curve_short:inst2|RBI~3                                                                                                                ; 1       ;
; step_curve_short:inst2|RBI~2                                                                                                                ; 1       ;
; step_curve_short:inst2|Equal9~0                                                                                                             ; 1       ;
; step_curve_short:inst2|SPHI1~3                                                                                                              ; 1       ;
; step_curve_short:inst2|SPHI1~2                                                                                                              ; 1       ;
; step_curve_short:inst2|SPHI1~1                                                                                                              ; 1       ;
; step_curve_short:inst2|Equal8~0                                                                                                             ; 1       ;
; step_curve_short:inst2|SPHI1~0                                                                                                              ; 1       ;
; step_curve_short:inst2|Equal0~0                                                                                                             ; 1       ;
; switch_debounce:inst14|fast_out                                                                                                             ; 1       ;
; switch_debounce:inst14|hit1                                                                                                                 ; 1       ;
; step_curve_short:inst2|Equal2~3                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal2~2                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal2~1                                                                                                             ; 1       ;
; step_curve_short:inst2|Equal2~0                                                                                                             ; 1       ;
; step_curve_short:inst2|CAL~0                                                                                                                ; 1       ;
; seven_segment_display:inst4|dig[0]                                                                                                          ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,171 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 116 / 10,120 ( 1 % )      ;
; C4 interconnects      ; 770 / 209,544 ( < 1 % )   ;
; Direct links          ; 286 / 342,891 ( < 1 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 493 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 97 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 751 / 289,782 ( < 1 % )   ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.92) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 5                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 10                           ;
; 14                                          ; 4                            ;
; 15                                          ; 7                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 54                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 7                            ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.47) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 1                            ;
; 19                                           ; 8                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 5                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 6                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.57) ; Number of LABs  (Total = 76) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 7                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 9                            ;
; 5                                               ; 3                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 7                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 5                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 4                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.68) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 8                            ;
; 5                                            ; 4                            ;
; 6                                            ; 5                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 6                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 66           ; 0            ; 66           ; 0            ; 0            ; 67        ; 66           ; 0            ; 67        ; 67        ; 0            ; 54           ; 0            ; 0            ; 0            ; 0            ; 54           ; 0            ; 0            ; 0            ; 0            ; 54           ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 67           ; 1            ; 67           ; 67           ; 0         ; 1            ; 67           ; 0         ; 0         ; 67           ; 13           ; 67           ; 67           ; 67           ; 67           ; 13           ; 67           ; 67           ; 67           ; 67           ; 13           ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; gnd1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gnd2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAL                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPHI1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPHI2              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IS1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IS2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEB                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LE                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R12                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RBI                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RPHI1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RPHI2              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SBI                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dp                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; neg                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clr_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pd_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wr_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldac_n             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_ind[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; db[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig_sel[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig_sel[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig_sel[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig_sel[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_updn          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_gen_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_select        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cntr_count         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_div_sel[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                       ;
+--------------------------------------------+------------------------------------+-------------------+
; Source Clock(s)                            ; Destination Clock(s)               ; Delay Added in ns ;
+--------------------------------------------+------------------------------------+-------------------+
; clk                                        ; clk                                ; 135.8             ;
; clk,switch_debounce:inst14|fast_enable,I/O ; switch_debounce:inst14|fast_enable ; 50.6              ;
; switch_debounce:inst14|fast_enable         ; clk                                ; 34.5              ;
; clk,switch_debounce:inst14|fast_enable     ; switch_debounce:inst14|fast_enable ; 15.6              ;
; clk                                        ; switch_debounce:inst14|fast_enable ; 7.3               ;
+--------------------------------------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                    ;
+---------------------------------------+--------------------------------------+-------------------+
; Source Register                       ; Destination Register                 ; Delay Added in ns ;
+---------------------------------------+--------------------------------------+-------------------+
; switch_debounce:inst14|hit1           ; RPHI1                                ; 8.192             ;
; switch_debounce:inst14|fast_out       ; RPHI1                                ; 8.192             ;
; switch_debounce:inst14|jitter_filter  ; RPHI1                                ; 8.192             ;
; switch_debounce:inst14|fast_enable    ; RPHI1                                ; 8.192             ;
; counter_group:inst10|cntrs[4][15]     ; step_curve_short:inst2|stage_iter[4] ; 3.771             ;
; counter_group:inst10|cntrs[4][14]     ; step_curve_short:inst2|stage_iter[4] ; 3.741             ;
; counter_group:inst10|cntrs[4][13]     ; step_curve_short:inst2|stage_iter[4] ; 3.624             ;
; counter_group:inst10|cntrs[4][12]     ; step_curve_short:inst2|stage_iter[4] ; 3.578             ;
; counter_group:inst10|cntrs[4][2]      ; step_curve_short:inst2|stage_iter[4] ; 3.520             ;
; counter_group:inst10|cntrs[4][1]      ; step_curve_short:inst2|stage_iter[4] ; 3.500             ;
; counter_group:inst10|cntrs[4][11]     ; step_curve_short:inst2|stage_iter[4] ; 3.491             ;
; counter_group:inst10|cntrs[4][3]      ; step_curve_short:inst2|stage_iter[4] ; 3.491             ;
; counter_group:inst10|cntrs[4][7]      ; step_curve_short:inst2|stage_iter[4] ; 3.490             ;
; counter_group:inst10|cntrs[4][6]      ; step_curve_short:inst2|stage_iter[4] ; 3.461             ;
; counter_group:inst10|cntrs[4][10]     ; step_curve_short:inst2|stage_iter[4] ; 3.458             ;
; counter_group:inst10|cntrs[4][4]      ; step_curve_short:inst2|stage_iter[4] ; 3.407             ;
; counter_group:inst10|cntrs[4][0]      ; step_curve_short:inst2|stage_iter[4] ; 3.378             ;
; counter_group:inst10|cntrs[4][5]      ; step_curve_short:inst2|stage_iter[4] ; 3.373             ;
; counter_group:inst10|cntrs[4][9]      ; step_curve_short:inst2|stage_iter[4] ; 3.360             ;
; counter_group:inst10|cntrs[4][8]      ; step_curve_short:inst2|stage_iter[4] ; 3.336             ;
; step_curve_short:inst2|stage[0]       ; step_curve_short:inst2|counter[3]    ; 2.839             ;
; step_curve_short:inst2|stage[2]       ; step_curve_short:inst2|counter[3]    ; 2.839             ;
; step_curve_short:inst2|stage[1]       ; step_curve_short:inst2|counter[3]    ; 2.839             ;
; clk                                   ; switch_debounce:inst6|fast_enable    ; 1.840             ;
; step_curve_short:inst2|stage_iter[9]  ; step_curve_short:inst2|stage_iter[4] ; 1.470             ;
; step_curve_short:inst2|stage_iter[8]  ; step_curve_short:inst2|stage_iter[4] ; 1.470             ;
; step_curve_short:inst2|stage_iter[11] ; step_curve_short:inst2|stage_iter[4] ; 1.414             ;
; step_curve_short:inst2|stage_iter[10] ; step_curve_short:inst2|stage_iter[4] ; 1.414             ;
; step_curve_short:inst2|stage_iter[13] ; step_curve_short:inst2|stage_iter[4] ; 1.376             ;
; step_curve_short:inst2|stage_iter[12] ; step_curve_short:inst2|stage_iter[4] ; 1.376             ;
; step_curve_short:inst2|stage_iter[14] ; step_curve_short:inst2|stage_iter[4] ; 1.316             ;
; step_curve_short:inst2|stage_iter[15] ; step_curve_short:inst2|stage_iter[4] ; 1.316             ;
; step_curve_short:inst2|stage_iter[1]  ; step_curve_short:inst2|stage_iter[4] ; 1.257             ;
; step_curve_short:inst2|stage_iter[0]  ; step_curve_short:inst2|stage_iter[4] ; 1.257             ;
; step_curve_short:inst2|counter[30]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[29]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[28]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[27]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[26]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[25]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[24]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[23]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[22]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[21]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[20]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[19]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[18]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[17]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[16]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[15]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[14]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[13]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[12]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[11]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[10]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[9]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[8]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[7]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[6]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[5]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[31]    ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[2]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[1]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[0]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[4]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|counter[3]     ; step_curve_short:inst2|CAL           ; 1.235             ;
; step_curve_short:inst2|stage_iter[3]  ; step_curve_short:inst2|stage_iter[4] ; 1.225             ;
; step_curve_short:inst2|stage_iter[2]  ; step_curve_short:inst2|stage_iter[4] ; 1.225             ;
; step_curve_short:inst2|stage_iter[7]  ; step_curve_short:inst2|stage_iter[4] ; 1.198             ;
; step_curve_short:inst2|stage_iter[6]  ; step_curve_short:inst2|stage_iter[4] ; 1.198             ;
; step_curve_short:inst2|stage_iter[5]  ; step_curve_short:inst2|stage_iter[4] ; 1.198             ;
; step_curve_short:inst2|stage_iter[4]  ; step_curve_short:inst2|stage_iter[4] ; 1.198             ;
; switch_debounce:inst9|hit1            ; counter_group:inst10|cntrs[6][10]    ; 1.109             ;
; switch_debounce:inst9|fast_out        ; counter_group:inst10|cntrs[6][10]    ; 1.109             ;
; switch_debounce:inst9|jitter_filter   ; counter_group:inst10|cntrs[6][10]    ; 1.109             ;
; switch_debounce:inst9|fast_enable     ; counter_group:inst10|cntrs[6][10]    ; 1.109             ;
; counter_group:inst10|cntr_cur[2]      ; counter_group:inst10|cntrs[6][10]    ; 1.058             ;
; counter_group:inst10|cntr_cur[1]      ; counter_group:inst10|cntrs[6][10]    ; 1.058             ;
; counter_group:inst10|cntr_cur[0]      ; counter_group:inst10|cntrs[6][10]    ; 1.058             ;
; switch_debounce:inst14|cnt[6]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[5]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[4]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[3]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[2]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[1]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[7]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[8]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[9]         ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[10]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[11]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[12]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[13]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[14]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[15]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[16]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[17]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[18]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[19]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[20]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
; switch_debounce:inst14|cnt[21]        ; switch_debounce:inst14|fast_enable   ; 1.020             ;
+---------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C120F780C7 for design "pattern_generator"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F780C7 is compatible
    Info (176445): Device EP3C40F780I7 is compatible
    Info (176445): Device EP3C55F780C7 is compatible
    Info (176445): Device EP3C55F780I7 is compatible
    Info (176445): Device EP3C80F780C7 is compatible
    Info (176445): Device EP3C80F780I7 is compatible
    Info (176445): Device EP3C120F780I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 67 total pins
    Info (169086): Pin clr not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pattern_generator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN A14 (CLK10, DIFFCLK_4n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node switch_debounce:inst14|fast_out
        Info (176357): Destination node switch_debounce:inst14|hit1
        Info (176357): Destination node switch_debounce:inst14|jitter_filter
        Info (176357): Destination node switch_debounce:inst9|fast_out
        Info (176357): Destination node switch_debounce:inst9|fast_enable
        Info (176357): Destination node switch_debounce:inst9|hit1
        Info (176357): Destination node switch_debounce:inst9|jitter_filter
        Info (176357): Destination node switch_debounce:inst6|jitter_filter
        Info (176357): Destination node switch_debounce:inst6|hit1
        Info (176357): Destination node switch_debounce:inst6|fast_out
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node counter_group:inst10|s 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clk_div:inst1|clk_div_2:inst8|inst5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dac_control:inst5|clk_int 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 23 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 1.8V VCCIO pins. 9 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 1.8V VCCIO pins. 13 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 1.8V VCCIO pins. 2 total pin(s) used --  70 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 1.8V VCCIO pins. 10 total pin(s) used --  62 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file /home/caleb/Sources/Telescope_Project/VFPIX-telescope-Code/apc128_pattern_generator/output_files/pattern_generator.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 793 megabytes
    Info: Processing ended: Tue Nov  3 15:49:25 2015
    Info: Elapsed time: 00:01:00
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/caleb/Sources/Telescope_Project/VFPIX-telescope-Code/apc128_pattern_generator/output_files/pattern_generator.fit.smsg.


