Fitter report for HW5
Thu Apr 25 17:36:39 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+-----------------------------------+--------------------------------------------+
; Fitter Status                     ; Successful - Thu Apr 25 17:36:39 2024      ;
; Quartus II 64-Bit Version         ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                     ; HW5                                        ;
; Top-level Entity Name             ; PipelineCPU                                ;
; Family                            ; Arria II GX                                ;
; Device                            ; EP2AGX45CU17I3                             ;
; Timing Models                     ; Final                                      ;
; Logic utilization                 ; < 1 %                                      ;
;     Combinational ALUTs           ; 252 / 36,100 ( < 1 % )                     ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                         ;
;     Dedicated logic registers     ; 236 / 36,100 ( < 1 % )                     ;
; Total registers                   ; 236                                        ;
; Total pins                        ; 98 / 176 ( 56 % )                          ;
; Total virtual pins                ; 0                                          ;
; Total block memory bits           ; 4,112 / 2,939,904 ( < 1 % )                ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                            ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                              ;
; Total PLLs                        ; 0 / 4 ( 0 % )                              ;
; Total DLLs                        ; 0 / 2 ( 0 % )                              ;
+-----------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; ALUCONFLICTING    ; Incomplete set of assignments ;
; PC[7]             ; Incomplete set of assignments ;
; PC[6]             ; Incomplete set of assignments ;
; PC[5]             ; Incomplete set of assignments ;
; PC[4]             ; Incomplete set of assignments ;
; PC[3]             ; Incomplete set of assignments ;
; PC[2]             ; Incomplete set of assignments ;
; PC[1]             ; Incomplete set of assignments ;
; PC[0]             ; Incomplete set of assignments ;
; ALU_PC[7]         ; Incomplete set of assignments ;
; ALU_PC[6]         ; Incomplete set of assignments ;
; ALU_PC[5]         ; Incomplete set of assignments ;
; ALU_PC[4]         ; Incomplete set of assignments ;
; ALU_PC[3]         ; Incomplete set of assignments ;
; ALU_PC[2]         ; Incomplete set of assignments ;
; ALU_PC[1]         ; Incomplete set of assignments ;
; ALU_PC[0]         ; Incomplete set of assignments ;
; Last_PC[7]        ; Incomplete set of assignments ;
; Last_PC[6]        ; Incomplete set of assignments ;
; Last_PC[5]        ; Incomplete set of assignments ;
; Last_PC[4]        ; Incomplete set of assignments ;
; Last_PC[3]        ; Incomplete set of assignments ;
; Last_PC[2]        ; Incomplete set of assignments ;
; Last_PC[1]        ; Incomplete set of assignments ;
; Last_PC[0]        ; Incomplete set of assignments ;
; opcode_ALU[3]     ; Incomplete set of assignments ;
; opcode_ALU[2]     ; Incomplete set of assignments ;
; opcode_ALU[1]     ; Incomplete set of assignments ;
; opcode_ALU[0]     ; Incomplete set of assignments ;
; opcode_RegRead[3] ; Incomplete set of assignments ;
; opcode_RegRead[2] ; Incomplete set of assignments ;
; opcode_RegRead[1] ; Incomplete set of assignments ;
; opcode_RegRead[0] ; Incomplete set of assignments ;
; R0[7]             ; Incomplete set of assignments ;
; R0[6]             ; Incomplete set of assignments ;
; R0[5]             ; Incomplete set of assignments ;
; R0[4]             ; Incomplete set of assignments ;
; R0[3]             ; Incomplete set of assignments ;
; R0[2]             ; Incomplete set of assignments ;
; R0[1]             ; Incomplete set of assignments ;
; R0[0]             ; Incomplete set of assignments ;
; R1[7]             ; Incomplete set of assignments ;
; R1[6]             ; Incomplete set of assignments ;
; R1[5]             ; Incomplete set of assignments ;
; R1[4]             ; Incomplete set of assignments ;
; R1[3]             ; Incomplete set of assignments ;
; R1[2]             ; Incomplete set of assignments ;
; R1[1]             ; Incomplete set of assignments ;
; R1[0]             ; Incomplete set of assignments ;
; R2[7]             ; Incomplete set of assignments ;
; R2[6]             ; Incomplete set of assignments ;
; R2[5]             ; Incomplete set of assignments ;
; R2[4]             ; Incomplete set of assignments ;
; R2[3]             ; Incomplete set of assignments ;
; R2[2]             ; Incomplete set of assignments ;
; R2[1]             ; Incomplete set of assignments ;
; R2[0]             ; Incomplete set of assignments ;
; R3[7]             ; Incomplete set of assignments ;
; R3[6]             ; Incomplete set of assignments ;
; R3[5]             ; Incomplete set of assignments ;
; R3[4]             ; Incomplete set of assignments ;
; R3[3]             ; Incomplete set of assignments ;
; R3[2]             ; Incomplete set of assignments ;
; R3[1]             ; Incomplete set of assignments ;
; R3[0]             ; Incomplete set of assignments ;
; R4[7]             ; Incomplete set of assignments ;
; R4[6]             ; Incomplete set of assignments ;
; R4[5]             ; Incomplete set of assignments ;
; R4[4]             ; Incomplete set of assignments ;
; R4[3]             ; Incomplete set of assignments ;
; R4[2]             ; Incomplete set of assignments ;
; R4[1]             ; Incomplete set of assignments ;
; R4[0]             ; Incomplete set of assignments ;
; R5[7]             ; Incomplete set of assignments ;
; R5[6]             ; Incomplete set of assignments ;
; R5[5]             ; Incomplete set of assignments ;
; R5[4]             ; Incomplete set of assignments ;
; R5[3]             ; Incomplete set of assignments ;
; R5[2]             ; Incomplete set of assignments ;
; R5[1]             ; Incomplete set of assignments ;
; R5[0]             ; Incomplete set of assignments ;
; R6[7]             ; Incomplete set of assignments ;
; R6[6]             ; Incomplete set of assignments ;
; R6[5]             ; Incomplete set of assignments ;
; R6[4]             ; Incomplete set of assignments ;
; R6[3]             ; Incomplete set of assignments ;
; R6[2]             ; Incomplete set of assignments ;
; R6[1]             ; Incomplete set of assignments ;
; R6[0]             ; Incomplete set of assignments ;
; R7[7]             ; Incomplete set of assignments ;
; R7[6]             ; Incomplete set of assignments ;
; R7[5]             ; Incomplete set of assignments ;
; R7[4]             ; Incomplete set of assignments ;
; R7[3]             ; Incomplete set of assignments ;
; R7[2]             ; Incomplete set of assignments ;
; R7[1]             ; Incomplete set of assignments ;
; R7[0]             ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 712 ) ; 0.00 % ( 0 / 712 )         ; 0.00 % ( 0 / 712 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 712 ) ; 0.00 % ( 0 / 712 )         ; 0.00 % ( 0 / 712 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 710 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mazdak/Desktop/Practical/output_files/HW5.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+-----------------------------------------------------------------------------------+------------------------------+
; Resource                                                                          ; Usage                        ;
+-----------------------------------------------------------------------------------+------------------------------+
; ALUTs Used                                                                        ; 252 / 36,100 ( < 1 % )       ;
;     -- Combinational ALUTs                                                        ; 252 / 36,100 ( < 1 % )       ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )           ;
; Dedicated logic registers                                                         ; 236 / 36,100 ( < 1 % )       ;
;                                                                                   ;                              ;
; Combinational ALUT usage by number of inputs                                      ;                              ;
;     -- 7 input functions                                                          ; 3                            ;
;     -- 6 input functions                                                          ; 97                           ;
;     -- 5 input functions                                                          ; 34                           ;
;     -- 4 input functions                                                          ; 42                           ;
;     -- <=3 input functions                                                        ; 76                           ;
;                                                                                   ;                              ;
; Combinational ALUTs by mode                                                       ;                              ;
;     -- normal mode                                                                ; 249                          ;
;     -- extended LUT mode                                                          ; 3                            ;
;     -- arithmetic mode                                                            ; 0                            ;
;     -- shared arithmetic mode                                                     ; 0                            ;
;                                                                                   ;                              ;
; Logic utilization                                                                 ; 351 / 36,100 ( < 1 % )       ;
;     -- Difficulty Clustering Design                                               ; Low                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 349                          ;
;         -- Combinational with no register                                         ; 113                          ;
;         -- Register only                                                          ; 97                           ;
;         -- Combinational with a register                                          ; 139                          ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -48                          ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 50                           ;
;         -- Unavailable due to Memory LAB use                                      ; 0                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 3                            ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 42                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                            ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 3                            ;
;         -- Unavailable due to LAB input limits                                    ; 1                            ;
;                                                                                   ;                              ;
; Total registers*                                                                  ; 236                          ;
;     -- Dedicated logic registers                                                  ; 236 / 36,100 ( < 1 % )       ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0                            ;
;                                                                                   ;                              ;
; ALMs:  partially or completely used                                               ; 203 / 18,050 ( 1 % )         ;
;                                                                                   ;                              ;
; Total LABs:  partially or completely used                                         ; 23 / 1,805 ( 1 % )           ;
;     -- Logic LABs                                                                 ; 23 / 23 ( 100 % )            ;
;     -- Memory LABs                                                                ; 0 / 23 ( 0 % )               ;
;                                                                                   ;                              ;
; Virtual pins                                                                      ; 0                            ;
; I/O pins                                                                          ; 98 / 176 ( 56 % )            ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )               ;
;                                                                                   ;                              ;
; Global signals                                                                    ; 1                            ;
; M9K blocks                                                                        ; 2 / 319 ( < 1 % )            ;
; Total MLAB memory bits                                                            ; 0                            ;
; Total block memory bits                                                           ; 4,112 / 2,939,904 ( < 1 % )  ;
; Total block memory implementation bits                                            ; 18,432 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )              ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )               ;
; Quadrant clocks                                                                   ; 0 / 48 ( 0 % )               ;
; Periphery clocks                                                                  ; 0 / 50 ( 0 % )               ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )                ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )                ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )                ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)                                               ; 2% / 3% / 2%                 ;
; Maximum fan-out                                                                   ; 238                          ;
; Highest non-global fan-out                                                        ; 42                           ;
; Total fan-out                                                                     ; 1996                         ;
; Average fan-out                                                                   ; 2.82                         ;
+-----------------------------------------------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 351 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 349                   ; 0                              ;
;         -- Combinational with no register                                         ; 113                   ; 0                              ;
;         -- Register only                                                          ; 97                    ; 0                              ;
;         -- Combinational with a register                                          ; 139                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -48                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 50                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 3                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 42                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 3                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 1                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 252 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 252 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 236 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 3                     ; 0                              ;
;     -- 6 input functions                                                          ; 97                    ; 0                              ;
;     -- 5 input functions                                                          ; 34                    ; 0                              ;
;     -- 4 input functions                                                          ; 42                    ; 0                              ;
;     -- <=3 input functions                                                        ; 76                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 249                   ; 0                              ;
;     -- extended LUT mode                                                          ; 3                     ; 0                              ;
;     -- arithmetic mode                                                            ; 0                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 236                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 236 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 203 / 18050 ( 1 % )   ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 23 / 1805 ( 1 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 23                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 98                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 4112                  ; 0                              ;
; Total block memory implementation bits                                            ; 18432                 ; 0                              ;
; M9K block                                                                         ; 2 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 1 / 126 ( < 1 % )     ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 2010                  ; 1                              ;
;     -- Registered Connections                                                     ; 833                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 1                     ; 0                              ;
;     -- Output Ports                                                               ; 97                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk  ; T10   ; 3A       ; 26           ; 0            ; 31           ; 238                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALUCONFLICTING    ; Y5    ; 4A       ; 32           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[0]         ; V3    ; 4A       ; 47           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[1]         ; U1    ; 4A       ; 47           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[2]         ; M1    ; 5A       ; 59           ; 6            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[3]         ; U2    ; 4A       ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[4]         ; M2    ; 5A       ; 59           ; 6            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[5]         ; P3    ; 4A       ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[6]         ; D1    ; 7A       ; 48           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_PC[7]         ; A4    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[0]        ; J4    ; 6A       ; 59           ; 46           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[1]        ; D7    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[2]        ; C5    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[3]        ; D2    ; 7A       ; 48           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[4]        ; R1    ; 5A       ; 59           ; 4            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[5]        ; F1    ; 7A       ; 48           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[6]        ; U6    ; 4A       ; 48           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Last_PC[7]        ; T1    ; 5A       ; 59           ; 6            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[0]             ; B1    ; 7A       ; 42           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[1]             ; F6    ; 6A       ; 59           ; 48           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[2]             ; B4    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[3]             ; V10   ; 4A       ; 29           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[4]             ; Y7    ; 4A       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[5]             ; J3    ; 6A       ; 59           ; 48           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[6]             ; W7    ; 4A       ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[7]             ; G6    ; 6A       ; 59           ; 48           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[0]             ; C15   ; 8A       ; 5            ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[1]             ; F4    ; 6A       ; 59           ; 51           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[2]             ; U11   ; 3A       ; 11           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[3]             ; D4    ; 7A       ; 56           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[4]             ; Y13   ; 3A       ; 5            ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[5]             ; A16   ; 8A       ; 5            ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[6]             ; A8    ; 7A       ; 28           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0[7]             ; P1    ; 5A       ; 59           ; 4            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[0]             ; V5    ; 4A       ; 43           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[1]             ; C4    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[2]             ; D3    ; 7A       ; 46           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[3]             ; Y3    ; 4A       ; 32           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[4]             ; A3    ; 7A       ; 42           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[5]             ; A2    ; 7A       ; 42           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[6]             ; B6    ; 7A       ; 30           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1[7]             ; C8    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[0]             ; A6    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[1]             ; N1    ; 5A       ; 59           ; 4            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[2]             ; C1    ; 7A       ; 46           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[3]             ; L4    ; 5A       ; 59           ; 9            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[4]             ; A1    ; 7A       ; 42           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[5]             ; K1    ; 6A       ; 59           ; 49           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[6]             ; A10   ; 7A       ; 30           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R2[7]             ; C2    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[0]             ; U3    ; 4A       ; 47           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[1]             ; V1    ; 4A       ; 45           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[2]             ; H1    ; 6A       ; 59           ; 49           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[3]             ; Y2    ; 4A       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[4]             ; Y4    ; 4A       ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[5]             ; B7    ; 7A       ; 28           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[6]             ; B9    ; 7A       ; 28           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R3[7]             ; G3    ; 6A       ; 59           ; 46           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[0]             ; V7    ; 4A       ; 30           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[1]             ; T7    ; 4A       ; 48           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[2]             ; V2    ; 4A       ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[3]             ; A9    ; 7A       ; 28           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[4]             ; M3    ; 5A       ; 59           ; 7            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[5]             ; R3    ; 4A       ; 48           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[6]             ; B10   ; 7A       ; 30           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R4[7]             ; V4    ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[0]             ; E1    ; 7A       ; 48           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[1]             ; C9    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[2]             ; A5    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[3]             ; M5    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[4]             ; R6    ; 4A       ; 45           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[5]             ; C3    ; 7A       ; 46           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[6]             ; A7    ; 7A       ; 30           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R5[7]             ; L5    ; 5A       ; 59           ; 7            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[0]             ; N4    ; 5A       ; 59           ; 9            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[1]             ; V6    ; 4A       ; 43           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[2]             ; W10   ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[3]             ; R2    ; 5A       ; 59           ; 6            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[4]             ; M4    ; 5A       ; 59           ; 7            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[5]             ; P2    ; 5A       ; 59           ; 4            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[6]             ; L3    ; 5A       ; 59           ; 9            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R6[7]             ; W4    ; 4A       ; 43           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[0]             ; Y1    ; 4A       ; 33           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[1]             ; H3    ; 6A       ; 59           ; 48           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[2]             ; V9    ; 4A       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[3]             ; G4    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[4]             ; E7    ; 7A       ; 44           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[5]             ; N3    ; 5A       ; 59           ; 7            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[6]             ; P6    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R7[7]             ; J5    ; 6A       ; 59           ; 46           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_ALU[0]     ; V8    ; 4A       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_ALU[1]     ; W1    ; 4A       ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_ALU[2]     ; C7    ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_ALU[3]     ; U9    ; 4A       ; 33           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_RegRead[0] ; W6    ; 4A       ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_RegRead[1] ; Y6    ; 4A       ; 30           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_RegRead[2] ; C6    ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opcode_RegRead[3] ; U7    ; 4A       ; 30           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                                    ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                                  ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                                      ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                                    ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                                 ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                                        ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO           ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; G3       ; DIFFIO_TX_R29n, DIFFIN_R29n, DQ2R, DATA7   ; Use as regular IO      ; R3[7]            ; Dual Purpose Pin          ;
; J4       ; DIFFIO_RX_R29n, DIFFOUT_R29n, DQ2R, DATA6  ; Use as regular IO      ; Last_PC[0]       ; Dual Purpose Pin          ;
; G4       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5   ; Use as regular IO      ; R7[3]            ; Dual Purpose Pin          ;
; J5       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4        ; Use as regular IO      ; R7[7]            ; Dual Purpose Pin          ;
; G6       ; DIFFIO_TX_R30n, DIFFIN_R30n, DQSn2R, DATA3 ; Use as regular IO      ; PC[7]            ; Dual Purpose Pin          ;
; J3       ; DIFFIO_RX_R30n, DIFFOUT_R30n, DQ2R, DATA2  ; Use as regular IO      ; PC[5]            ; Dual Purpose Pin          ;
; F6       ; DIFFIO_TX_R30p, DIFFIN_R30p, DQS2R, DATA1  ; Use as regular IO      ; PC[1]            ; Dual Purpose Pin          ;
; H3       ; DIFFIO_RX_R30p, DIFFOUT_R30p, CLKUSR       ; Use as regular IO      ; R7[1]            ; Dual Purpose Pin          ;
; A16      ; DIFFIO_RX_T28p, DIFFOUT_T28p, CRC_ERROR    ; Use as regular IO      ; R0[5]            ; Dual Purpose Pin          ;
; C16      ; ASDO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                                       ; -                      ; -                ; Dedicated Programming Pin ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 5 / 22 ( 23 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 32 / 38 ( 84 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 11 / 18 ( 61 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 33 / 38 ( 87 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 22 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; R2[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 340        ; 7A       ; R1[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 338        ; 7A       ; R1[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 359        ; 7A       ; ALU_PC[7]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 363        ; 7A       ; R5[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 361        ; 7A       ; R2[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 367        ; 7A       ; R5[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 371        ; 7A       ; R0[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 372        ; 7A       ; R4[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 368        ; 7A       ; R2[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; R0[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; PC[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; PC[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; R1[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 369        ; 7A       ; R3[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; R3[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 366        ; 7A       ; R4[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; R2[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C2       ; 329        ; 7A       ; R2[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 332        ; 7A       ; R5[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 335        ; 7A       ; R1[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 333        ; 7A       ; Last_PC[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 360        ; 7A       ; opcode_RegRead[2]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 358        ; 7A       ; opcode_ALU[2]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 364        ; 7A       ; R1[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 362        ; 7A       ; R5[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; R0[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; ALU_PC[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D2       ; 325        ; 7A       ; Last_PC[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D3       ; 330        ; 7A       ; R1[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 305        ; 7A       ; R0[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; Last_PC[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; R5[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; R7[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; Last_PC[5]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; R0[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; PC[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; R3[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 291        ; 6A       ; R7[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; PC[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; R3[2]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; R7[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; PC[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 290        ; 6A       ; Last_PC[0]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 292        ; 6A       ; R7[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; R2[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; R6[6]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 188        ; 5A       ; R2[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; R5[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; ALU_PC[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 180        ; 5A       ; ALU_PC[4]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 184        ; 5A       ; R4[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 181        ; 5A       ; R6[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 187        ; 5A       ; R5[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; R2[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; R7[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 185        ; 5A       ; R6[0]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; R0[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 175        ; 5A       ; R6[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 152        ; 4A       ; ALU_PC[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; R7[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; Last_PC[4]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 179        ; 5A       ; R6[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 150        ; 4A       ; R4[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; R5[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; Last_PC[7]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; R4[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; ALU_PC[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U2       ; 148        ; 4A       ; ALU_PC[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 147        ; 4A       ; R3[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; Last_PC[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 111        ; 4A       ; opcode_RegRead[3]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; opcode_ALU[3]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 101        ; 3A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 67         ; 3A       ; R0[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; R3[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V2       ; 144        ; 4A       ; R4[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; ALU_PC[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 140        ; 4A       ; R4[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 139        ; 4A       ; R1[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; R6[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 109        ; 4A       ; R4[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 117        ; 4A       ; opcode_ALU[0]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 107        ; 4A       ; R7[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; PC[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; opcode_ALU[1]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; R6[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; opcode_RegRead[0]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 108        ; 4A       ; PC[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; R6[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; R7[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 115        ; 4A       ; R3[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; R1[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; R3[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 114        ; 4A       ; ALUCONFLICTING                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 110        ; 4A       ; opcode_RegRead[1]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 106        ; 4A       ; PC[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; R0[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                  ; Library Name ;
;                                                              ;                     ;              ;          ;         ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                      ;              ;
+--------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |PipelineCPU                                                 ; 252 (4)             ; 0 (0)        ; 0 (0)    ; 203 (3) ; 236 (0)                   ; 0 (0)         ; 4112              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 98   ; 0            ; 113 (1)                        ; 97 (0)             ; 139 (3)                       ; |PipelineCPU                                                                                                                                                                                                         ; work         ;
;    |ALUCycle:inst8|                                          ; 123 (0)             ; 0 (0)        ; 0 (0)    ; 101 (0) ; 76 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 62 (0)                         ; 18 (0)             ; 62 (0)                        ; |PipelineCPU|ALUCycle:inst8                                                                                                                                                                                          ; work         ;
;       |ALU:inst100|                                          ; 105 (2)             ; 0 (0)        ; 0 (0)    ; 83 (0)  ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 60 (1)                         ; 10 (0)             ; 46 (1)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100                                                                                                                                                                              ; work         ;
;          |addsub8:inst6|                                     ; 17 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6                                                                                                                                                                ; work         ;
;             |full_adder8:inst|                               ; 13 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst                                                                                                                                               ; work         ;
;                |full_adder4:inst1|                           ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1                                                                                                                             ; work         ;
;                   |full_adder2:inst1|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1                                                                                                           ; work         ;
;                      |mux2x1:inst6|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1|mux2x1:inst6                                                                                              ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1|mux2x1:inst6|busmux:inst3                                                                                 ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                                                                  ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                           ; work         ;
;                   |full_adder2:inst2|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2                                                                                                           ; work         ;
;                      |mux2x1:inst6|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6                                                                                              ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3                                                                                 ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                                                                  ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                           ; work         ;
;                   |full_adder2:inst|                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst                                                                                                            ; work         ;
;                      |mux2x1:inst7|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7                                                                                               ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3                                                                                  ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                   ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                            ; work         ;
;                |full_adder4:inst2|                           ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2                                                                                                                             ; work         ;
;                   |full_adder2:inst|                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst                                                                                                            ; work         ;
;                      |mux2x1:inst7|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7                                                                                               ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3                                                                                  ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                   ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                            ; work         ;
;                   |mux2x2:inst5|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5                                                                                                                ; work         ;
;                      |mux2x1:inst1|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5|mux2x1:inst1                                                                                                   ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5|mux2x1:inst1|busmux:inst3                                                                                      ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000                                                                       ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                ; work         ;
;                |full_adder4:inst7|                           ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7                                                                                                                             ; work         ;
;                   |full_adder2:inst1|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1                                                                                                           ; work         ;
;                      |mux2x1:inst7|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7                                                                                              ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3                                                                                 ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                  ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                           ; work         ;
;                   |full_adder2:inst2|                        ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2                                                                                                           ; work         ;
;                      |mux2x1:inst6|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6                                                                                              ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3                                                                                 ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                                                                  ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                           ; work         ;
;                      |mux2x1:inst7|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7                                                                                              ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3                                                                                 ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                  ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                           ; work         ;
;                   |full_adder2:inst|                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst                                                                                                            ; work         ;
;                      |full_adder:inst|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|full_adder:inst                                                                                            ; work         ;
;                      |mux2x1:inst7|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7                                                                                               ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3                                                                                  ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                   ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                            ; work         ;
;                   |mux2x2:inst5|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5                                                                                                                ; work         ;
;                      |mux2x1:inst1|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5|mux2x1:inst1                                                                                                   ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5|mux2x1:inst1|busmux:inst3                                                                                      ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000                                                                       ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                ; work         ;
;                |mux2x4:inst5|                                ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5                                                                                                                                  ; work         ;
;                   |mux2x2:inst1|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1                                                                                                                     ; work         ;
;                      |mux2x1:inst1|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1|mux2x1:inst1                                                                                                        ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1|mux2x1:inst1|busmux:inst3                                                                                           ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1|mux2x1:inst1|busmux:inst3|lpm_mux:$00000                                                                            ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                     ; work         ;
;                   |mux2x2:inst|                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst                                                                                                                      ; work         ;
;                      |mux2x1:inst|                           ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst                                                                                                          ; work         ;
;                         |busmux:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3                                                                                             ; work         ;
;                            |lpm_mux:$00000|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000                                                                              ; work         ;
;                               |mux_mnc:auto_generated|       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                       ; work         ;
;             |xor8bit:inst3|                                  ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|addsub8:inst6|xor8bit:inst3                                                                                                                                                  ; work         ;
;          |boothmultByte:inst1|                               ; 57 (6)              ; 0 (0)        ; 0 (0)    ; 53 (5)  ; 44 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (4)                         ; 10 (0)             ; 36 (2)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1                                                                                                                                                          ; work         ;
;             |2x8mux:inst8|                                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|2x8mux:inst8                                                                                                                                             ; work         ;
;             |nequal:inst24|                                  ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|nequal:inst24                                                                                                                                            ; work         ;
;                |nzero:inst1|                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|nequal:inst24|nzero:inst1                                                                                                                                ; work         ;
;             |regByte:regByte|                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|regByte:regByte                                                                                                                                          ; work         ;
;             |unireg_addsub:Result1|                          ; 37 (5)              ; 0 (0)        ; 0 (0)    ; 29 (1)  ; 15 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (2)                         ; 0 (0)              ; 17 (3)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1                                                                                                                                    ; work         ;
;                |addsub8:inst1|                               ; 17 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (0)                         ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1                                                                                                                      ; work         ;
;                   |full_adder8:inst|                         ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst                                                                                                     ; work         ;
;                      |full_adder4:inst1|                     ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1                                                                                   ; work         ;
;                         |full_adder2:inst2|                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2                                                                 ; work         ;
;                            |mux2x1:inst6|                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6                                                    ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3                                       ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                        ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated ; work         ;
;                         |full_adder2:inst|                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst                                                                  ; work         ;
;                            |mux2x1:inst7|                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7                                                     ; work         ;
;                               |busmux:inst3|                 ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3                                        ; work         ;
;                                  |lpm_mux:$00000|            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                         ; work         ;
;                                     |mux_mnc:auto_generated| ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated  ; work         ;
;                      |full_adder4:inst2|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2                                                                                   ; work         ;
;                         |full_adder2:inst|                   ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst                                                                  ; work         ;
;                            |mux2x1:inst7|                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7                                                     ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3                                        ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                         ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated  ; work         ;
;                      |full_adder4:inst7|                     ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7                                                                                   ; work         ;
;                         |full_adder2:inst1|                  ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1                                                                 ; work         ;
;                            |mux2x1:inst7|                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7                                                    ; work         ;
;                               |busmux:inst3|                 ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3                                       ; work         ;
;                                  |lpm_mux:$00000|            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                        ; work         ;
;                                     |mux_mnc:auto_generated| ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated ; work         ;
;                         |full_adder2:inst2|                  ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2                                                                 ; work         ;
;                            |mux2x1:inst6|                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6                                                    ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3                                       ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                        ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated ; work         ;
;                            |mux2x1:inst7|                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7                                                    ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3                                       ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                        ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated ; work         ;
;                         |full_adder2:inst|                   ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst                                                                  ; work         ;
;                            |full_adder:inst|                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|full_adder:inst                                                  ; work         ;
;                            |mux2x1:inst7|                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7                                                     ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3                                        ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                         ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated  ; work         ;
;                      |mux2x4:inst5|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5                                                                                        ; work         ;
;                         |mux2x2:inst|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst                                                                            ; work         ;
;                            |mux2x1:inst|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst                                                                ; work         ;
;                               |busmux:inst3|                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3                                                   ; work         ;
;                                  |lpm_mux:$00000|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000                                    ; work         ;
;                                     |mux_mnc:auto_generated| ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated             ; work         ;
;                   |xor8bit:inst3|                            ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3                                                                                                        ; work         ;
;                |reg2:inst2|                                  ; 15 (2)              ; 0 (0)        ; 0 (0)    ; 18 (16) ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (2)                          ; 0 (0)              ; 15 (3)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2                                                                                                                         ; work         ;
;                   |mux2x1:inst17|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst17                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst17|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst17|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst17|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst18|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst18                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst18|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst19|                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst21|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst21                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst21|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst22|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst22                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst22|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst22|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst22|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst23|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst23                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst23|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst23|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst23|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst33|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst33                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst33|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst35|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst35                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst35|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst36|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst36                                                                                                           ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst36|busmux:inst3                                                                                              ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000                                                                               ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                        ; work         ;
;                   |mux2x1:inst7|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst7                                                                                                            ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst7|busmux:inst3                                                                                               ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                                ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                         ; work         ;
;                   |mux2x1:inst8|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst8                                                                                                            ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst8|busmux:inst3                                                                                               ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000                                                                                ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                         ; work         ;
;                   |mux2x1:inst9|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst9                                                                                                            ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst9|busmux:inst3                                                                                               ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst9|busmux:inst3|lpm_mux:$00000                                                                                ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst9|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                         ; work         ;
;             |unireg_dec:Rt1|                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:Rt1                                                                                                                                           ; work         ;
;                |regByte:inst2|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:Rt1|regByte:inst2                                                                                                                             ; work         ;
;             |unireg_dec:counter|                             ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter                                                                                                                                       ; work         ;
;                |regByte:inst2|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2                                                                                                                         ; work         ;
;             |unireg_dec:inst10|                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10                                                                                                                                        ; work         ;
;                |regByte:inst2|                               ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2                                                                                                                          ; work         ;
;                   |mux2x1:inst21|                            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|mux2x1:inst21                                                                                                            ; work         ;
;                      |busmux:inst3|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|mux2x1:inst21|busmux:inst3                                                                                               ; work         ;
;                         |lpm_mux:$00000|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000                                                                                ; work         ;
;                            |mux_mnc:auto_generated|          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                         ; work         ;
;             |unireg_dec:inst28|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 4 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28                                                                                                                                        ; work         ;
;                |regByte:inst2|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 4 (4)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2                                                                                                                          ; work         ;
;             |unireg_dec:inst9|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9                                                                                                                                         ; work         ;
;                |regByte:inst2|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2                                                                                                                           ; work         ;
;          |mux16x8:inst|                                      ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 0 (0)              ; 13 (0)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst                                                                                                                                                                 ; work         ;
;             |mux4x8:inst6|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst6                                                                                                                                                    ; work         ;
;                |2x8mux:inst3|                                ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst6|2x8mux:inst3                                                                                                                                       ; work         ;
;             |mux4x8:inst7|                                   ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 10 (0)                        ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7                                                                                                                                                    ; work         ;
;                |2x8mux:inst3|                                ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 12 (12) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 10 (10)                       ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3                                                                                                                                       ; work         ;
;             |mux4x8:inst|                                    ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst                                                                                                                                                     ; work         ;
;                |2x8mux:inst2|                                ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst2                                                                                                                                        ; work         ;
;                |2x8mux:inst3|                                ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3                                                                                                                                        ; work         ;
;          |xor8bit:inst13|                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|ALU:inst100|xor8bit:inst13                                                                                                                                                               ; work         ;
;       |busmux:inst70|                                        ; 16 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |PipelineCPU|ALUCycle:inst8|busmux:inst70                                                                                                                                                                            ; work         ;
;          |lpm_mux:$00000|                                    ; 16 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |PipelineCPU|ALUCycle:inst8|busmux:inst70|lpm_mux:$00000                                                                                                                                                             ; work         ;
;             |mux_cpc:auto_generated|                         ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 14 (14) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |PipelineCPU|ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated                                                                                                                                      ; work         ;
;       |instReg:inst130|                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |PipelineCPU|ALUCycle:inst8|instReg:inst130                                                                                                                                                                          ; work         ;
;          |regByte:inst20|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|ALUCycle:inst8|instReg:inst130|regByte:inst20                                                                                                                                                           ; work         ;
;          |regByte:inst2|                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|ALUCycle:inst8|instReg:inst130|regByte:inst2                                                                                                                                                            ; work         ;
;       |regByte:inst4|                                        ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 10 (10) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|ALUCycle:inst8|regByte:inst4                                                                                                                                                                            ; work         ;
;       |regByte:inst6|                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |PipelineCPU|ALUCycle:inst8|regByte:inst6                                                                                                                                                                            ; work         ;
;    |ALUSrc:inst28|                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ALUSrc:inst28                                                                                                                                                                                           ; work         ;
;    |ConflictChecker:inst34|                                  ; 6 (4)               ; 0 (0)        ; 0 (0)    ; 6 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (2)                          ; 0 (0)              ; 3 (2)                         ; |PipelineCPU|ConflictChecker:inst34                                                                                                                                                                                  ; work         ;
;       |nequal:inst6|                                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ConflictChecker:inst34|nequal:inst6                                                                                                                                                                     ; work         ;
;          |xor8bit:inst|                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ConflictChecker:inst34|nequal:inst6|xor8bit:inst                                                                                                                                                        ; work         ;
;       |nequal:inst|                                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ConflictChecker:inst34|nequal:inst                                                                                                                                                                      ; work         ;
;          |xor8bit:inst|                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ConflictChecker:inst34|nequal:inst|xor8bit:inst                                                                                                                                                         ; work         ;
;    |ConflictChecker:inst36|                                  ; 6 (4)               ; 0 (0)        ; 0 (0)    ; 6 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (2)                          ; 0 (0)              ; 3 (2)                         ; |PipelineCPU|ConflictChecker:inst36                                                                                                                                                                                  ; work         ;
;       |nequal:inst6|                                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|ConflictChecker:inst36|nequal:inst6                                                                                                                                                                     ; work         ;
;          |xor8bit:inst|                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|ConflictChecker:inst36|nequal:inst6|xor8bit:inst                                                                                                                                                        ; work         ;
;       |nequal:inst|                                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ConflictChecker:inst36|nequal:inst                                                                                                                                                                      ; work         ;
;          |xor8bit:inst|                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|ConflictChecker:inst36|nequal:inst|xor8bit:inst                                                                                                                                                         ; work         ;
;    |Control2:inst11|                                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|Control2:inst11                                                                                                                                                                                         ; work         ;
;       |16dmux:inst|                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|Control2:inst11|16dmux:inst                                                                                                                                                                             ; work         ;
;    |Control2:inst16|                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|Control2:inst16                                                                                                                                                                                         ; work         ;
;    |Control2:inst29|                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|Control2:inst29                                                                                                                                                                                         ; work         ;
;    |DataFetchCycle:inst10|                                   ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 24 (0)  ; 32 (0)                    ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 23 (8)                        ; |PipelineCPU|DataFetchCycle:inst10                                                                                                                                                                                   ; work         ;
;       |Data_Memory:inst98|                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|Data_Memory:inst98                                                                                                                                                                ; work         ;
;          |lpm_ram_io:inst|                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst                                                                                                                                                ; work         ;
;             |altram:sram|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram                                                                                                                                    ; work         ;
;                |altsyncram:ram_block|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block                                                                                                               ; work         ;
;                   |altsyncram_n3e1:auto_generated|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 16                ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated                                                                                ; work         ;
;       |instReg:inst100|                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 15 (0)                        ; |PipelineCPU|DataFetchCycle:inst10|instReg:inst100                                                                                                                                                                   ; work         ;
;          |regByte:inst20|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 7 (7)                         ; |PipelineCPU|DataFetchCycle:inst10|instReg:inst100|regByte:inst20                                                                                                                                                    ; work         ;
;          |regByte:inst2|                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|DataFetchCycle:inst10|instReg:inst100|regByte:inst2                                                                                                                                                     ; work         ;
;       |regByte:inst4|                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |PipelineCPU|DataFetchCycle:inst10|regByte:inst4                                                                                                                                                                     ; work         ;
;       |regByte:inst99|                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |PipelineCPU|DataFetchCycle:inst10|regByte:inst99                                                                                                                                                                    ; work         ;
;    |InstFetchCycle:inst|                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 22 (0)  ; 24 (0)                    ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 10 (0)                        ; |PipelineCPU|InstFetchCycle:inst                                                                                                                                                                                     ; work         ;
;       |Instruction_Memory:inst150|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150                                                                                                                                                          ; work         ;
;          |lpm_ram_io:inst|                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst                                                                                                                                          ; work         ;
;             |altram:sram|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram                                                                                                                              ; work         ;
;                |altsyncram:ram_block|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block                                                                                                         ; work         ;
;                   |altsyncram_41g1:auto_generated|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated                                                                          ; work         ;
;       |instReg:inst3|                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 7 (0)                         ; |PipelineCPU|InstFetchCycle:inst|instReg:inst3                                                                                                                                                                       ; work         ;
;          |regByte:inst20|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |PipelineCPU|InstFetchCycle:inst|instReg:inst3|regByte:inst20                                                                                                                                                        ; work         ;
;          |regByte:inst2|                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 5 (5)                         ; |PipelineCPU|InstFetchCycle:inst|instReg:inst3|regByte:inst2                                                                                                                                                         ; work         ;
;       |regByte:inst2|                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |PipelineCPU|InstFetchCycle:inst|regByte:inst2                                                                                                                                                                       ; work         ;
;    |JAL:inst15|                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|JAL:inst15                                                                                                                                                                                              ; work         ;
;    |JAL:inst30|                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|JAL:inst30                                                                                                                                                                                              ; work         ;
;    |RWrite:inst17|                                           ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |PipelineCPU|RWrite:inst17                                                                                                                                                                                           ; work         ;
;    |RWrite:inst33|                                           ; 4 (3)               ; 0 (0)        ; 0 (0)    ; 4 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (1)                          ; 0 (0)              ; 2 (2)                         ; |PipelineCPU|RWrite:inst33                                                                                                                                                                                           ; work         ;
;       |16dmux:inst|                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|RWrite:inst33|16dmux:inst                                                                                                                                                                               ; work         ;
;    |RegReadCycle:inst1|                                      ; 45 (0)              ; 0 (0)        ; 0 (0)    ; 80 (0)  ; 96 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 56 (0)             ; 42 (0)                        ; |PipelineCPU|RegReadCycle:inst1                                                                                                                                                                                      ; work         ;
;       |Register_File:inst1|                                  ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 49 (0)  ; 56 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 40 (0)             ; 16 (0)                        ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1                                                                                                                                                                  ; work         ;
;          |16dmux:inst4|                                      ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|16dmux:inst4                                                                                                                                                     ; work         ;
;          |unireg_dec:inst14|                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 6 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14                                                                                                                                                ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 6 (6)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2                                                                                                                                  ; work         ;
;          |unireg_dec:inst15|                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 6 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15                                                                                                                                                ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 6 (6)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2                                                                                                                                  ; work         ;
;          |unireg_dec:inst3|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3                                                                                                                                                 ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2                                                                                                                                   ; work         ;
;          |unireg_dec:inst7|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7                                                                                                                                                 ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2                                                                                                                                   ; work         ;
;          |unireg_dec:inst8|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8                                                                                                                                                 ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2                                                                                                                                   ; work         ;
;          |unireg_dec:inst93|                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93                                                                                                                                                ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2                                                                                                                                  ; work         ;
;          |unireg_dec:inst9|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9                                                                                                                                                 ; work         ;
;             |regByte:inst2|                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2                                                                                                                                   ; work         ;
;       |instReg:inst100|                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (0)  ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 8 (0)                         ; |PipelineCPU|RegReadCycle:inst1|instReg:inst100                                                                                                                                                                      ; work         ;
;          |regByte:inst20|                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |PipelineCPU|RegReadCycle:inst1|instReg:inst100|regByte:inst20                                                                                                                                                       ; work         ;
;          |regByte:inst2|                                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 5 (5)                         ; |PipelineCPU|RegReadCycle:inst1|instReg:inst100|regByte:inst2                                                                                                                                                        ; work         ;
;       |regByte:inst2|                                        ; 19 (3)              ; 0 (0)        ; 0 (0)    ; 18 (10) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 12 (3)                        ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2                                                                                                                                                                        ; work         ;
;          |mux2x1:inst15|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst15                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst15|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst15|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst18|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst18                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst18|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst21|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst21                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst21|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst33|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst33                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst33|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst35|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst35                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst35|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst36|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst36                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst36|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst7|                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst7                                                                                                                                                           ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst7|busmux:inst3                                                                                                                                              ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                                                                               ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                        ; work         ;
;          |mux2x1:inst8|                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst8                                                                                                                                                           ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst8|busmux:inst3                                                                                                                                              ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000                                                                                                                               ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                        ; work         ;
;       |regByte:inst3|                                        ; 19 (3)              ; 0 (0)        ; 0 (0)    ; 19 (11) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (2)                          ; 0 (0)              ; 10 (1)                        ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3                                                                                                                                                                        ; work         ;
;          |mux2x1:inst15|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst15                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst15|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst15|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst18|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst18                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst18|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst18|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst21|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst21                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst21|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst21|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst33|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst33                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst33|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst33|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst35|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst35                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst35|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst35|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst36|                                     ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst36                                                                                                                                                          ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst36|busmux:inst3                                                                                                                                             ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst36|busmux:inst3|lpm_mux:$00000                                                                                                                              ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                       ; work         ;
;          |mux2x1:inst7|                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst7                                                                                                                                                           ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst7|busmux:inst3                                                                                                                                              ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst7|busmux:inst3|lpm_mux:$00000                                                                                                                               ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                        ; work         ;
;          |mux2x1:inst8|                                      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst8                                                                                                                                                           ; work         ;
;             |busmux:inst3|                                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst8|busmux:inst3                                                                                                                                              ; work         ;
;                |lpm_mux:$00000|                              ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst8|busmux:inst3|lpm_mux:$00000                                                                                                                               ; work         ;
;                   |mux_mnc:auto_generated|                   ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst3|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                        ; work         ;
;       |regByte:inst4|                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |PipelineCPU|RegReadCycle:inst1|regByte:inst4                                                                                                                                                                        ; work         ;
;    |aluctrl:inst9|                                           ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |PipelineCPU|aluctrl:inst9                                                                                                                                                                                           ; work         ;
;       |mux16x8:inst|                                         ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |PipelineCPU|aluctrl:inst9|mux16x8:inst                                                                                                                                                                              ; work         ;
;          |mux4x8:inst7|                                      ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |PipelineCPU|aluctrl:inst9|mux16x8:inst|mux4x8:inst7                                                                                                                                                                 ; work         ;
;             |2x8mux:inst4|                                   ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |PipelineCPU|aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4                                                                                                                                                    ; work         ;
;    |busmux:inst19|                                           ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|busmux:inst19                                                                                                                                                                                           ; work         ;
;       |lpm_mux:$00000|                                       ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|busmux:inst19|lpm_mux:$00000                                                                                                                                                                            ; work         ;
;          |mux_tnc:auto_generated|                            ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated                                                                                                                                                     ; work         ;
;    |busmux:inst20|                                           ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 4 (0)                         ; |PipelineCPU|busmux:inst20                                                                                                                                                                                           ; work         ;
;       |lpm_mux:$00000|                                       ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 4 (0)                         ; |PipelineCPU|busmux:inst20|lpm_mux:$00000                                                                                                                                                                            ; work         ;
;          |mux_tnc:auto_generated|                            ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 4 (4)                         ; |PipelineCPU|busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated                                                                                                                                                     ; work         ;
;    |busmux:inst25|                                           ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 6 (0)                         ; |PipelineCPU|busmux:inst25                                                                                                                                                                                           ; work         ;
;       |lpm_mux:$00000|                                       ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 6 (0)                         ; |PipelineCPU|busmux:inst25|lpm_mux:$00000                                                                                                                                                                            ; work         ;
;          |mux_onc:auto_generated|                            ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 6 (6)                         ; |PipelineCPU|busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated                                                                                                                                                     ; work         ;
;    |busmux:inst31|                                           ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|busmux:inst31                                                                                                                                                                                           ; work         ;
;       |lpm_mux:$00000|                                       ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|busmux:inst31|lpm_mux:$00000                                                                                                                                                                            ; work         ;
;          |mux_onc:auto_generated|                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|busmux:inst31|lpm_mux:$00000|mux_onc:auto_generated                                                                                                                                                     ; work         ;
;    |full_adder8:inst21|                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21                                                                                                                                                                                      ; work         ;
;       |full_adder4:inst7|                                    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21|full_adder4:inst7                                                                                                                                                                    ; work         ;
;          |mux2x1:inst6|                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21|full_adder4:inst7|mux2x1:inst6                                                                                                                                                       ; work         ;
;             |busmux:inst3|                                   ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21|full_adder4:inst7|mux2x1:inst6|busmux:inst3                                                                                                                                          ; work         ;
;                |lpm_mux:$00000|                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21|full_adder4:inst7|mux2x1:inst6|busmux:inst3|lpm_mux:$00000                                                                                                                           ; work         ;
;                   |mux_mnc:auto_generated|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |PipelineCPU|full_adder8:inst21|full_adder4:inst7|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                    ; work         ;
;    |regByte:inst2|                                           ; 9 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (8)                         ; |PipelineCPU|regByte:inst2                                                                                                                                                                                           ; work         ;
;       |mux2x1:inst21|                                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|regByte:inst2|mux2x1:inst21                                                                                                                                                                             ; work         ;
;          |busmux:inst3|                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|regByte:inst2|mux2x1:inst21|busmux:inst3                                                                                                                                                                ; work         ;
;             |lpm_mux:$00000|                                 ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |PipelineCPU|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000                                                                                                                                                 ; work         ;
;                |mux_mnc:auto_generated|                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |PipelineCPU|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated                                                                                                                          ; work         ;
+--------------------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                           ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; ALUCONFLICTING    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[7]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[6]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[5]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[4]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[3]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[2]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[1]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_PC[0]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[7]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[6]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[5]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[4]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[3]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[2]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[1]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Last_PC[0]        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_ALU[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_ALU[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_ALU[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_ALU[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_RegRead[3] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_RegRead[2] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_RegRead[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opcode_RegRead[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R0[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R1[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R2[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R3[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R4[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R5[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R6[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[7]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[6]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[5]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[4]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[3]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[2]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[1]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; R7[0]             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk               ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|and~2                          ; LABCELL_X35_Y25_N16  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|nequal:inst24|nzero:inst1|inst ; LABCELL_X32_Y26_N10  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALUCycle:inst8|ALU:inst100|inst8                                              ; LABCELL_X35_Y27_N28  ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control2:inst11|16dmux:inst|27                                                ; MLABCELL_X34_Y26_N18 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; RWrite:inst33|16dmux:inst|26                                                  ; MLABCELL_X34_Y26_N16 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~0                      ; MLABCELL_X39_Y26_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~1                      ; MLABCELL_X39_Y26_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~2                      ; MLABCELL_X39_Y26_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~3                      ; MLABCELL_X39_Y26_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~4                      ; MLABCELL_X39_Y26_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~5                      ; MLABCELL_X39_Y26_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~6                      ; MLABCELL_X39_Y26_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|regByte:inst2|inst10~2                                     ; MLABCELL_X37_Y27_N26 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RegReadCycle:inst1|regByte:inst3|inst100~2                                    ; MLABCELL_X39_Y27_N12 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                                                           ; PIN_T10              ; 238     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; inst14                                                                        ; LABCELL_X38_Y26_N18  ; 27      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_T10  ; 238     ; 24                                   ; Global Clock         ; GCLK7            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ALUCycle:inst8|ALU:inst100|inst8                                                                                                                                                                                               ; 42      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|and~2                                                                                                                                                                           ; 36      ;
; inst14                                                                                                                                                                                                                         ; 27      ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst14                                                                                                                                                                            ; 19      ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst12                                                                                                                                                                            ; 19      ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst10                                                                                                                                                                            ; 19      ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|5~1                                                                                                                                                                       ; 18      ;
; inst37                                                                                                                                                                                                                         ; 17      ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst16                                                                                                                                                                        ; 17      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst100                                                                                                                                        ; 16      ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst12                                                                                                                                                                        ; 16      ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst16                                                                                                                                                                            ; 16      ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst10                                                                                                                                                                        ; 15      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:Rt1|regByte:inst2|inst100                                                                                                                                            ; 14      ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|11~2                                                                                                                                                                      ; 14      ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst14                                                                                                                                                                        ; 14      ;
; ALUSrc:inst28|inst1~0                                                                                                                                                                                                          ; 13      ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst3                                                                                                                                                                          ; 12      ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst12                                                                                                                                                                        ; 12      ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst4                                                                                                                                                                          ; 11      ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst10                                                                                                                                                                        ; 11      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|and~1                                                                                                                                                                           ; 11      ;
; JAL:inst15|inst                                                                                                                                                                                                                ; 11      ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|6~1                                                                                                                                                                       ; 10      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|and~0                                                                                                                                                                           ; 10      ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|nequal:inst24|nzero:inst1|inst                                                                                                                                                  ; 9       ;
; RegReadCycle:inst1|regByte:inst2|inst3                                                                                                                                                                                         ; 9       ;
; RegReadCycle:inst1|regByte:inst2|inst10~2                                                                                                                                                                                      ; 8       ;
; RegReadCycle:inst1|regByte:inst2|inst10~1                                                                                                                                                                                      ; 8       ;
; RegReadCycle:inst1|regByte:inst2|inst10~0                                                                                                                                                                                      ; 8       ;
; RegReadCycle:inst1|regByte:inst3|inst100~2                                                                                                                                                                                     ; 8       ;
; RegReadCycle:inst1|regByte:inst3|inst100~1                                                                                                                                                                                     ; 8       ;
; RegReadCycle:inst1|regByte:inst3|inst100~0                                                                                                                                                                                     ; 8       ;
; RWrite:inst33|16dmux:inst|26                                                                                                                                                                                                   ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~6                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~5                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~4                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~3                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~2                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~1                                                                                                                                                                       ; 8       ;
; RegReadCycle:inst1|Register_File:inst1|16dmux:inst4|29~0                                                                                                                                                                       ; 8       ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|11~1                                                                                                                                                                      ; 8       ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|11~0                                                                                                                                                                      ; 8       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst100                                                                                                                                                                      ; 8       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst2                                                                                                                                                                        ; 8       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst3                                                                                                                                                                        ; 8       ;
; regByte:inst2|inst4                                                                                                                                                                                                            ; 8       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst14                                                                                                                                                                     ; 8       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst10                                                                                                                                                                     ; 8       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst12                                                                                                                                                                     ; 8       ;
; RegReadCycle:inst1|regByte:inst2|inst4                                                                                                                                                                                         ; 8       ;
; RegReadCycle:inst1|regByte:inst2|inst14                                                                                                                                                                                        ; 8       ;
; RegReadCycle:inst1|regByte:inst2|inst16                                                                                                                                                                                        ; 8       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                            ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w1_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w2_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w3_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w4_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w5_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w6_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; RWrite:inst17|inst3~3                                                                                                                                                                                                          ; 7       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                                                                     ; 7       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w1_n0_mux_dataout~2                                                                                                                                                     ; 7       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w2_n0_mux_dataout~2                                                                                                                                                     ; 7       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w7_n0_mux_dataout~1                                                                                                                                                     ; 7       ;
; regByte:inst2|inst100                                                                                                                                                                                                          ; 7       ;
; regByte:inst2|inst16                                                                                                                                                                                                           ; 7       ;
; RegReadCycle:inst1|regByte:inst2|inst12                                                                                                                                                                                        ; 7       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0  ; 6       ;
; DataFetchCycle:inst10|regByte:inst4|inst100                                                                                                                                                                                    ; 6       ;
; regByte:inst2|inst2                                                                                                                                                                                                            ; 6       ;
; regByte:inst2|inst14                                                                                                                                                                                                           ; 6       ;
; RegReadCycle:inst1|regByte:inst2|inst10                                                                                                                                                                                        ; 6       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst30                                                                                                                                         ; 5       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|inst20                                                                                                                                                                          ; 5       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w6_n0_mux_dataout~0                                                                                                                                                     ; 5       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|nequal:inst24|nzero:inst1|inst~0                                                                                                                                                ; 5       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst100                                                                                                                                        ; 5       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst16                                                                                                                                         ; 5       ;
; regByte:inst2|inst10~0                                                                                                                                                                                                         ; 5       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst14                                                                                                                                                                       ; 5       ;
; DataFetchCycle:inst10|regByte:inst4|inst2                                                                                                                                                                                      ; 5       ;
; DataFetchCycle:inst10|regByte:inst4|inst16                                                                                                                                                                                     ; 5       ;
; regByte:inst2|inst3                                                                                                                                                                                                            ; 5       ;
; regByte:inst2|inst12                                                                                                                                                                                                           ; 5       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst3                                                                                                                                                                         ; 5       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst2                                                                                                                                                                         ; 5       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst10                                                                                                                                                                       ; 5       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst16                                                                                                                                                                     ; 5       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst12                                                                                                                                                                       ; 5       ;
; RegReadCycle:inst1|regByte:inst2|inst2                                                                                                                                                                                         ; 5       ;
; RegReadCycle:inst1|regByte:inst2|inst100                                                                                                                                                                                       ; 5       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                           ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3|inst5                                                                                                                         ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0 ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0 ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst29                                                                                                                                         ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3|inst3                                                                                                                         ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst28                                                                                                                                         ; 4       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                           ; 4       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w3_n0_mux_dataout~0                                                                                                                                                     ; 4       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|xor8bit:inst3|inst3                                                                                                                                                                   ; 4       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w2_n0_mux_dataout~0                                                                                                                                                     ; 4       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w5_n0_mux_dataout~0                                                                                                                                                     ; 4       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w4_n0_mux_dataout~0                                                                                                                                                     ; 4       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w7_n0_mux_dataout~0                                                                                                                                                     ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst2                                                                                                                                          ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst14                                                                                                                                         ; 4       ;
; full_adder8:inst21|full_adder4:inst7|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                    ; 4       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst2                                                                                                                                                                          ; 4       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst100                                                                                                                                                                        ; 4       ;
; DataFetchCycle:inst10|regByte:inst4|inst3                                                                                                                                                                                      ; 4       ;
; DataFetchCycle:inst10|regByte:inst4|inst14                                                                                                                                                                                     ; 4       ;
; regByte:inst2|inst10                                                                                                                                                                                                           ; 4       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst32                                                                                                                                         ; 3       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst31                                                                                                                                         ; 3       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|X~0                                                                                                                                                       ; 3       ;
; ALUCycle:inst8|regByte:inst4|inst100~1                                                                                                                                                                                         ; 3       ;
; ALUCycle:inst8|regByte:inst4|inst100~0                                                                                                                                                                                         ; 3       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w7_n0_mux_dataout~1                                                                                                                                                     ; 3       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                                                                     ; 3       ;
; busmux:inst19|lpm_mux:$00000|mux_tnc:auto_generated|l1_w1_n0_mux_dataout~0                                                                                                                                                     ; 3       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|xor8bit:inst3|inst5                                                                                                                                                                   ; 3       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst3                                                                                                                                          ; 3       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst12                                                                                                                                         ; 3       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst16                                                                                                                                                                       ; 3       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst20|inst4                                                                                                                                                                        ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst100                                                                                                                                                 ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst2                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst3                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst4                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst16                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst14                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst12                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst15|regByte:inst2|inst10                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst100                                                                                                                                                 ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst2                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst3                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst4                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst16                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst14                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst12                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst14|regByte:inst2|inst10                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst100                                                                                                                                                 ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst2                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst3                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst4                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst16                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst14                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst12                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst93|regByte:inst2|inst10                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst100                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst2                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst3                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst4                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst16                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst14                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst12                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst7|regByte:inst2|inst10                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst100                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst2                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst3                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst4                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst16                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst14                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst12                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst3|regByte:inst2|inst10                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst100                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst2                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst3                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst4                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst16                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst14                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst12                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst8|regByte:inst2|inst10                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst100                                                                                                                                                  ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst2                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst3                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst4                                                                                                                                                    ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst16                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst14                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst12                                                                                                                                                   ; 3       ;
; RegReadCycle:inst1|Register_File:inst1|unireg_dec:inst9|regByte:inst2|inst10                                                                                                                                                   ; 3       ;
; DataFetchCycle:inst10|regByte:inst4|inst4                                                                                                                                                                                      ; 3       ;
; DataFetchCycle:inst10|regByte:inst4|inst12                                                                                                                                                                                     ; 3       ;
; inst37~1                                                                                                                                                                                                                       ; 3       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst4                                                                                                                                                                         ; 3       ;
; inst37~0                                                                                                                                                                                                                       ; 3       ;
; RWrite:inst17|inst3~2                                                                                                                                                                                                          ; 3       ;
; RWrite:inst17|inst3~1                                                                                                                                                                                                          ; 3       ;
; RWrite:inst17|inst3~0                                                                                                                                                                                                          ; 3       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w1_n0_mux_dataout~1                                                                                                                                                     ; 3       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w1_n0_mux_dataout~0                                                                                                                                                     ; 3       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w2_n0_mux_dataout~1                                                                                                                                                     ; 3       ;
; busmux:inst25|lpm_mux:$00000|mux_onc:auto_generated|l1_w2_n0_mux_dataout~0                                                                                                                                                     ; 3       ;
; RegReadCycle:inst1|instReg:inst100|regByte:inst2|inst100                                                                                                                                                                       ; 3       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst12                                                                                                                                                                    ; 3       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst4                                                                                                                                                                     ; 3       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst2                                                                                                                                                                      ; 3       ;
; Control2:inst16|inst4                                                                                                                                                                                                          ; 3       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst12                                                                                                                                                                           ; 3       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst4                                                                                                                                                                            ; 3       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst2                                                                                                                                                                             ; 3       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                            ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|and~3                                                                                                                                                                           ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0  ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3|inst7                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0  ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst31~1                                                                                                                                       ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst31~0                                                                                                                                       ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3|inst6                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst14                                                                                                                                           ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|xor8bit:inst3|inst4                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst4                                                                                                                                            ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|inst19                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|full_adder:inst|inst4~0                                                                 ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|2x8mux:inst8|6~0                                                                                                                                                                ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst27                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst100                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst24                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst2                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst3                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst4                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst16                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst14                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst12                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|inst10                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|xor8bit:inst13|inst4                                                                                                                                                                                ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                           ; 2       ;
; ALUCycle:inst8|ALU:inst100|xor8bit:inst13|inst8~0                                                                                                                                                                              ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst1|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                           ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                       ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|xor8bit:inst3|inst4                                                                                                                                                                   ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|full_adder2:inst|full_adder:inst|inst4~0                                                                                                           ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                            ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|xor8bit:inst3|inst6                                                                                                                                                                   ; 2       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                           ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[0]~7                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst100                                                                                                                                                                                           ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[1]~6                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst2                                                                                                                                                                                             ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[2]~5                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst3                                                                                                                                                                                             ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[3]~4                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst4                                                                                                                                                                                             ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[4]~3                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst16                                                                                                                                                                                            ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[5]~2                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst14                                                                                                                                                                                            ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[6]~1                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst12                                                                                                                                                                                            ; 2       ;
; DataFetchCycle:inst10|gdfx_temp0[7]~0                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|regByte:inst4|inst10                                                                                                                                                                                            ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst4                                                                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|regByte:inst2|inst10                                                                                                                                         ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|inst100                                                                                                                                         ; 2       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst16                                                                                                                                                                         ; 2       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst14                                                                                                                                                                         ; 2       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst12                                                                                                                                                                         ; 2       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst2|inst10                                                                                                                                                                         ; 2       ;
; DataFetchCycle:inst10|regByte:inst4|inst10                                                                                                                                                                                     ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst100                                                                                                                                                                                       ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst2                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst3                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst4                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst16                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst14                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst12                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst4|inst10                                                                                                                                                                                        ; 2       ;
; RWrite:inst33|inst3~2                                                                                                                                                                                                          ; 2       ;
; RWrite:inst33|inst3~1                                                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst3                                                                                                                                                                            ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst100                                                                                                                                                                          ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst2                                                                                                                                                                            ; 2       ;
; RWrite:inst33|inst3~0                                                                                                                                                                                                          ; 2       ;
; busmux:inst31|lpm_mux:$00000|mux_onc:auto_generated|l1_w1_n0_mux_dataout~1                                                                                                                                                     ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst10                                                                                                                                                                           ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst16                                                                                                                                                                           ; 2       ;
; busmux:inst31|lpm_mux:$00000|mux_onc:auto_generated|l1_w1_n0_mux_dataout~0                                                                                                                                                     ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst3                                                                                                                                                                             ; 2       ;
; busmux:inst31|lpm_mux:$00000|mux_onc:auto_generated|l1_w2_n0_mux_dataout~1                                                                                                                                                     ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst100                                                                                                                                                                           ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst20|inst14                                                                                                                                                                           ; 2       ;
; busmux:inst31|lpm_mux:$00000|mux_onc:auto_generated|l1_w2_n0_mux_dataout~0                                                                                                                                                     ; 2       ;
; ALUCycle:inst8|instReg:inst130|regByte:inst2|inst4                                                                                                                                                                             ; 2       ;
; Control2:inst29|inst4                                                                                                                                                                                                          ; 2       ;
; JAL:inst30|inst                                                                                                                                                                                                                ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst4                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst3                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst100                                                                                                                                                                                       ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst2                                                                                                                                                                                         ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst14                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst16                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst10                                                                                                                                                                                        ; 2       ;
; RegReadCycle:inst1|regByte:inst3|inst12                                                                                                                                                                                        ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[1]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[2]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[3]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[4]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[5]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[6]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[7]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[8]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[9]                                                                                          ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[10]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[11]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[12]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[13]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[14]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[15]                                                                                         ; 2       ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|q_a[0]                                                                                          ; 2       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|regByte:regByte|inst3~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|X~4                                                                                                                                                       ; 1       ;
; ALUCycle:inst8|ALU:inst100|inst8~0                                                                                                                                                                                             ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst|full_adder:inst|inst4~1                                                                 ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1  ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst1|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|X~3                                                                                                                                                       ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|mux2x4:inst5|mux2x2:inst|mux2x1:inst|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0             ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst1|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0 ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst10                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst22|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst12                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst23|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst16                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|X~2                                                                                                                                                       ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|addsub8:inst1|full_adder8:inst|full_adder4:inst7|full_adder2:inst2|mux2x1:inst6|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0 ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|X~1                                                                                                                                                       ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst17|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst3                                                                                                                                            ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst9|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst9|regByte:inst2|inst2                                                                                                                                            ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:Rt1|X~0                                                                                                                                                              ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                         ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst33|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst35|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst18|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst36|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst7|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst15|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                       ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst2|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                                                                        ; 1       ;
; RegReadCycle:inst1|regByte:inst3|mux2x1:inst8|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                        ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|5~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst100                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|5~0                                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|xor8bit:inst13|inst2~0                                                                                                                                                                              ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|6~0                                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst2                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|11~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|xor8bit:inst13|inst3                                                                                                                                                                                ; 1       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst7|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|11~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst3                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|12~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst2|12~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|12~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst6|2x8mux:inst3|12~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst4                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|17~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|xor8bit:inst13|inst5                                                                                                                                                                                ; 1       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|mux2x4:inst5|mux2x2:inst1|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                     ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|17~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst16                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|18~1                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|18~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst14                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|18~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|23~2                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|23~1                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|addsub8:inst6|full_adder8:inst|full_adder4:inst2|mux2x2:inst5|mux2x1:inst1|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|23~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst12                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|23~0                                                                                                                                                          ; 1       ;
; Control2:inst11|16dmux:inst|27                                                                                                                                                                                                 ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|24~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst2|24~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst|2x8mux:inst3|24~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst6|2x8mux:inst3|24~0                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst28|regByte:inst2|inst10                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~7                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~6                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~5                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~4                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~3                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~2                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~1                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:counter|X~0                                                                                                                                                          ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst16                                                                                                                                                                        ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst14                                                                                                                                                                        ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst4                                                                                                                                                                         ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst100                                                                                                                                                                       ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst2                                                                                                                                                                         ; 1       ;
; InstFetchCycle:inst|instReg:inst3|regByte:inst20|inst3                                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_dec:inst10|regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                         ; 1       ;
; busmux:inst20|lpm_mux:$00000|mux_tnc:auto_generated|l1_w7_n0_mux_dataout~0                                                                                                                                                     ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst100                                                                                                                                                                                           ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst2                                                                                                                                                                                             ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst3                                                                                                                                                                                             ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst4                                                                                                                                                                                             ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst16                                                                                                                                                                                            ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst14                                                                                                                                                                                            ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst12                                                                                                                                                                                            ; 1       ;
; ALUCycle:inst8|regByte:inst6|inst10                                                                                                                                                                                            ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst100                                                                                                                                                                                      ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst2                                                                                                                                                                                        ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst3                                                                                                                                                                                        ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst4                                                                                                                                                                                        ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst16                                                                                                                                                                                       ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst14                                                                                                                                                                                       ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst12                                                                                                                                                                                       ; 1       ;
; InstFetchCycle:inst|regByte:inst2|inst10                                                                                                                                                                                       ; 1       ;
; regByte:inst2|mux2x1:inst21|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                                          ; 1       ;
; regByte:inst2|inst2~0                                                                                                                                                                                                          ; 1       ;
; regByte:inst2|inst3~0                                                                                                                                                                                                          ; 1       ;
; regByte:inst2|inst4~0                                                                                                                                                                                                          ; 1       ;
; regByte:inst2|inst16~0                                                                                                                                                                                                         ; 1       ;
; regByte:inst2|inst14~0                                                                                                                                                                                                         ; 1       ;
; regByte:inst2|inst12~0                                                                                                                                                                                                         ; 1       ;
; regByte:inst2|inst10~1                                                                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w2_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w0_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w1_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w7_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w4_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w10_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w8_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w5_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w11_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w6_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w3_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w9_n0_mux_dataout~0                                                                                                                                      ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|regByte:regByte|inst3                                                                                                                                                           ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|regByte:regByte|inst100                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|regByte:regByte|inst2                                                                                                                                                           ; 1       ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|5~0                                                                                                                                                                       ; 1       ;
; aluctrl:inst9|mux16x8:inst|mux4x8:inst7|2x8mux:inst4|6~0                                                                                                                                                                       ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w12_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w13_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w14_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ALUCycle:inst8|busmux:inst70|lpm_mux:$00000|mux_cpc:auto_generated|l1_w15_n0_mux_dataout~0                                                                                                                                     ; 1       ;
; ConflictChecker:inst34|inst11~1                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst34|inst11~0                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst34|inst10~1                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst34|inst10~0                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst34|nequal:inst6|xor8bit:inst|inst1                                                                                                                                                                         ; 1       ;
; ConflictChecker:inst34|nequal:inst|xor8bit:inst|inst1                                                                                                                                                                          ; 1       ;
; ConflictChecker:inst36|inst11~1                                                                                                                                                                                                ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst3                                                                                                                                                                     ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst100                                                                                                                                                                   ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst2                                                                                                                                                                     ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst10                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst16                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst3                                                                                                                                                                      ; 1       ;
; ConflictChecker:inst36|inst11~0                                                                                                                                                                                                ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst100                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst20|inst14                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|instReg:inst100|regByte:inst2|inst4                                                                                                                                                                      ; 1       ;
; ConflictChecker:inst36|inst10~1                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst36|inst10~0                                                                                                                                                                                                ; 1       ;
; ConflictChecker:inst36|nequal:inst6|xor8bit:inst|inst1                                                                                                                                                                         ; 1       ;
; ConflictChecker:inst36|nequal:inst|xor8bit:inst|inst1                                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|18~2                                                                                                                                                         ; 1       ;
; ALUCycle:inst8|ALU:inst100|mux16x8:inst|mux4x8:inst7|2x8mux:inst3|6~0                                                                                                                                                          ; 1       ;
; ALUCycle:inst8|ALU:inst100|boothmultByte:inst1|unireg_addsub:Result1|reg2:inst2|mux2x1:inst19|busmux:inst3|lpm_mux:$00000|mux_mnc:auto_generated|l1_w0_n0_mux_dataout~1                                                        ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[1]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[2]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[3]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[4]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[5]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[6]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[7]                                                                                                ; 1       ;
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|q_a[0]                                                                                                ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst100                                                                                                                                                                                   ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst2                                                                                                                                                                                     ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst3                                                                                                                                                                                     ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst4                                                                                                                                                                                     ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst16                                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst14                                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst12                                                                                                                                                                                    ; 1       ;
; DataFetchCycle:inst10|regByte:inst99|inst10                                                                                                                                                                                    ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                      ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLAB cells ; MIF      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; DataFetchCycle:inst10|Data_Memory:inst98|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_n3e1:auto_generated|ALTSYNCRAM       ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 2                           ; 8                           ; --                          ; --                          ; 16                  ; 1          ; 0          ; None     ; M9K_X33_Y26_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1          ; 0          ; test.mif ; M9K_X36_Y27_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+----------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |PipelineCPU|InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ALTSYNCRAM                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0010000001000101) (20105) (8261) (2045)    ;(0010001001000011) (21103) (8771) (2243)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 658 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 54 / 7,906 ( < 1 % )    ;
; C4 interconnects                  ; 602 / 139,240 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 92 / 213,100 ( < 1 % )  ;
; Global clocks                     ; 1 / 16 ( 6 % )          ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 201 / 50,600 ( < 1 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 11 / 8,690 ( < 1 % )    ;
; R20/C12 interconnect drivers      ; 65 / 12,980 ( < 1 % )   ;
; R4 interconnects                  ; 588 / 235,620 ( < 1 % ) ;
; Spine clocks                      ; 1 / 104 ( < 1 % )       ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.83) ; Number of LABs  (Total = 23) ;
+----------------------------------+------------------------------+
; 1                                ; 2                            ;
; 2                                ; 0                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 1                            ;
; 7                                ; 1                            ;
; 8                                ; 1                            ;
; 9                                ; 0                            ;
; 10                               ; 18                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 23) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 4                            ;
; 2 Clock enables                    ; 2                            ;
; 3 Clock enables                    ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.04) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 0                            ;
; 38                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.48) ; Number of LABs  (Total = 23) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 1                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 3                            ;
; 7                                                ; 1                            ;
; 8                                                ; 0                            ;
; 9                                                ; 1                            ;
; 10                                               ; 1                            ;
; 11                                               ; 1                            ;
; 12                                               ; 0                            ;
; 13                                               ; 0                            ;
; 14                                               ; 2                            ;
; 15                                               ; 1                            ;
; 16                                               ; 0                            ;
; 17                                               ; 2                            ;
; 18                                               ; 1                            ;
; 19                                               ; 1                            ;
; 20                                               ; 0                            ;
; 21                                               ; 3                            ;
; 22                                               ; 1                            ;
; 23                                               ; 0                            ;
; 24                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.43) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
; 36                                           ; 1                            ;
; 37                                           ; 0                            ;
; 38                                           ; 0                            ;
; 39                                           ; 0                            ;
; 40                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 98        ; 0            ; 0            ; 98        ; 98        ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 98           ; 98           ; 98           ; 98           ; 98           ; 0         ; 98           ; 98           ; 0         ; 0         ; 98           ; 1            ; 98           ; 98           ; 98           ; 98           ; 1            ; 98           ; 98           ; 98           ; 98           ; 1            ; 98           ; 98           ; 98           ; 98           ; 98           ; 98           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ALUCONFLICTING     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_PC[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Last_PC[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_ALU[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_ALU[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_ALU[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_ALU[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_RegRead[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_RegRead[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_RegRead[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; opcode_RegRead[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R4[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R5[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R6[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R7[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2AGX45CU17I3 for design HW5
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstFetchCycle:inst|Instruction_Memory:inst150|lpm_ram_io:inst|altram:sram|altsyncram:ram_block|altsyncram_41g1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 98 total pins
    Info (169086): Pin ALUCONFLICTING not assigned to an exact location on the device
    Info (169086): Pin PC[7] not assigned to an exact location on the device
    Info (169086): Pin PC[6] not assigned to an exact location on the device
    Info (169086): Pin PC[5] not assigned to an exact location on the device
    Info (169086): Pin PC[4] not assigned to an exact location on the device
    Info (169086): Pin PC[3] not assigned to an exact location on the device
    Info (169086): Pin PC[2] not assigned to an exact location on the device
    Info (169086): Pin PC[1] not assigned to an exact location on the device
    Info (169086): Pin PC[0] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[7] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[6] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[5] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[4] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[3] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[2] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[1] not assigned to an exact location on the device
    Info (169086): Pin ALU_PC[0] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[7] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[6] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[5] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[4] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[3] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[2] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[1] not assigned to an exact location on the device
    Info (169086): Pin Last_PC[0] not assigned to an exact location on the device
    Info (169086): Pin opcode_ALU[3] not assigned to an exact location on the device
    Info (169086): Pin opcode_ALU[2] not assigned to an exact location on the device
    Info (169086): Pin opcode_ALU[1] not assigned to an exact location on the device
    Info (169086): Pin opcode_ALU[0] not assigned to an exact location on the device
    Info (169086): Pin opcode_RegRead[3] not assigned to an exact location on the device
    Info (169086): Pin opcode_RegRead[2] not assigned to an exact location on the device
    Info (169086): Pin opcode_RegRead[1] not assigned to an exact location on the device
    Info (169086): Pin opcode_RegRead[0] not assigned to an exact location on the device
    Info (169086): Pin R0[7] not assigned to an exact location on the device
    Info (169086): Pin R0[6] not assigned to an exact location on the device
    Info (169086): Pin R0[5] not assigned to an exact location on the device
    Info (169086): Pin R0[4] not assigned to an exact location on the device
    Info (169086): Pin R0[3] not assigned to an exact location on the device
    Info (169086): Pin R0[2] not assigned to an exact location on the device
    Info (169086): Pin R0[1] not assigned to an exact location on the device
    Info (169086): Pin R0[0] not assigned to an exact location on the device
    Info (169086): Pin R1[7] not assigned to an exact location on the device
    Info (169086): Pin R1[6] not assigned to an exact location on the device
    Info (169086): Pin R1[5] not assigned to an exact location on the device
    Info (169086): Pin R1[4] not assigned to an exact location on the device
    Info (169086): Pin R1[3] not assigned to an exact location on the device
    Info (169086): Pin R1[2] not assigned to an exact location on the device
    Info (169086): Pin R1[1] not assigned to an exact location on the device
    Info (169086): Pin R1[0] not assigned to an exact location on the device
    Info (169086): Pin R2[7] not assigned to an exact location on the device
    Info (169086): Pin R2[6] not assigned to an exact location on the device
    Info (169086): Pin R2[5] not assigned to an exact location on the device
    Info (169086): Pin R2[4] not assigned to an exact location on the device
    Info (169086): Pin R2[3] not assigned to an exact location on the device
    Info (169086): Pin R2[2] not assigned to an exact location on the device
    Info (169086): Pin R2[1] not assigned to an exact location on the device
    Info (169086): Pin R2[0] not assigned to an exact location on the device
    Info (169086): Pin R3[7] not assigned to an exact location on the device
    Info (169086): Pin R3[6] not assigned to an exact location on the device
    Info (169086): Pin R3[5] not assigned to an exact location on the device
    Info (169086): Pin R3[4] not assigned to an exact location on the device
    Info (169086): Pin R3[3] not assigned to an exact location on the device
    Info (169086): Pin R3[2] not assigned to an exact location on the device
    Info (169086): Pin R3[1] not assigned to an exact location on the device
    Info (169086): Pin R3[0] not assigned to an exact location on the device
    Info (169086): Pin R4[7] not assigned to an exact location on the device
    Info (169086): Pin R4[6] not assigned to an exact location on the device
    Info (169086): Pin R4[5] not assigned to an exact location on the device
    Info (169086): Pin R4[4] not assigned to an exact location on the device
    Info (169086): Pin R4[3] not assigned to an exact location on the device
    Info (169086): Pin R4[2] not assigned to an exact location on the device
    Info (169086): Pin R4[1] not assigned to an exact location on the device
    Info (169086): Pin R4[0] not assigned to an exact location on the device
    Info (169086): Pin R5[7] not assigned to an exact location on the device
    Info (169086): Pin R5[6] not assigned to an exact location on the device
    Info (169086): Pin R5[5] not assigned to an exact location on the device
    Info (169086): Pin R5[4] not assigned to an exact location on the device
    Info (169086): Pin R5[3] not assigned to an exact location on the device
    Info (169086): Pin R5[2] not assigned to an exact location on the device
    Info (169086): Pin R5[1] not assigned to an exact location on the device
    Info (169086): Pin R5[0] not assigned to an exact location on the device
    Info (169086): Pin R6[7] not assigned to an exact location on the device
    Info (169086): Pin R6[6] not assigned to an exact location on the device
    Info (169086): Pin R6[5] not assigned to an exact location on the device
    Info (169086): Pin R6[4] not assigned to an exact location on the device
    Info (169086): Pin R6[3] not assigned to an exact location on the device
    Info (169086): Pin R6[2] not assigned to an exact location on the device
    Info (169086): Pin R6[1] not assigned to an exact location on the device
    Info (169086): Pin R6[0] not assigned to an exact location on the device
    Info (169086): Pin R7[7] not assigned to an exact location on the device
    Info (169086): Pin R7[6] not assigned to an exact location on the device
    Info (169086): Pin R7[5] not assigned to an exact location on the device
    Info (169086): Pin R7[4] not assigned to an exact location on the device
    Info (169086): Pin R7[3] not assigned to an exact location on the device
    Info (169086): Pin R7[2] not assigned to an exact location on the device
    Info (169086): Pin R7[1] not assigned to an exact location on the device
    Info (169086): Pin R7[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HW5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN T10 (CLK6, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 97 (unused VREF, 2.5V VCCIO, 0 input, 97 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X36_Y22 to location X47_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/Mazdak/Desktop/Practical/output_files/HW5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5271 megabytes
    Info: Processing ended: Thu Apr 25 17:36:40 2024
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mazdak/Desktop/Practical/output_files/HW5.fit.smsg.


