V: w3,v1_0,v1_1,w7,w6,w5,w4,v7_0,v7_1,w1,v6_1,v6_0,w8,v8_1,v8_0,a1,a3,a2,a5,a4,a7,a6,v4_1,v4_0,v3_0,v3_1,v2_1,v2_0,v5_0,v5_1,w2.

*addr(V,V)
v2_0,v1_0
v2_1,v1_1
v6_0,v7_0
v6_1,v7_1
a1,a2
a2,a3
a3,a5
a5,a6
w2,w6
w7,w8
w5,w1
w5,w7
.
*assgn(V,V)
v3_0,v2_0
v3_1,v2_1
v4_0,v3_0
v4_1,v3_1
v5_0,v6_0
v5_1,v6_1
a4,a1
w1,w2
w3,w1
w4,w5
.
*store(V,V)
v5_0,v4_0
v5_1,v4_1
a4,a5
w4,w2
.
*load(V,V)
v8_0,v5_0
v8_1,v5_1
a7,a2
w4,w1
.
pt(V,V)
v2_0,v1_0
v2_1,v1_1
v3_0,v1_0
v3_1,v1_1
v4_0,v1_0
v4_1,v1_1
v6_0,v7_0
v6_1,v7_1
v5_0,v7_0
v5_1,v7_1
v7_0,v1_0
v7_1,v1_1
v8_0,v1_0
v8_1,v1_1
a1,a2
a2,a3
a3,a5
a5,a6
a4,a2
a2,a6
a7,a5
w4,w1
w4,w7
w2,w6
w1,w8
w1,w6
w5,w1
w5,w7
w3,w8
w7,w8
w3,w6
w7,w6
.
