TimeQuest Timing Analyzer report for Proyect5
Wed Jul 03 18:03:38 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Proyect5_8bit:inst|clk_2'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'Proyect5_8bit:inst|clk_2'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Proyect5_8bit:inst|clk_2'
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'Proyect5_8bit:inst|clk_2'
 28. Fast Model Minimum Pulse Width: 'clk'
 29. Fast Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Proyect5                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; Proyect5_8bit:inst|clk_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Proyect5_8bit:inst|clk_2 } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 177.12 MHz ; 177.12 MHz      ; clk                      ;      ;
; 282.09 MHz ; 282.09 MHz      ; Proyect5_8bit:inst|clk_2 ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Proyect5_8bit:inst|clk_2 ; -5.400 ; -196.260      ;
; clk                      ; -4.646 ; -3643.941     ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -2.558 ; -2.558        ;
; Proyect5_8bit:inst|clk_2 ; 0.391  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.423 ; -3321.972     ;
; Proyect5_8bit:inst|clk_2 ; -0.500 ; -58.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                         ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.400 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.443     ; 5.493      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.380 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.446     ; 5.470      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg0   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.438     ; 5.461      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg1   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg2   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg3   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg4   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg5   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg6   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg7   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg8   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg9   ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg10  ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.363 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg11  ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.435     ; 5.464      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.358 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.429     ; 5.465      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.298 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.447     ; 5.387      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.294 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a29~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.436     ; 5.394      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.276 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 5.399      ;
; -5.268 ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a16~porta_address_reg0  ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.449     ; 5.355      ;
; -5.268 ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a16~porta_address_reg1  ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.449     ; 5.355      ;
; -5.268 ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a16~porta_address_reg2  ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.449     ; 5.355      ;
; -5.268 ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a16~porta_address_reg3  ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.449     ; 5.355      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.646 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.708      ;
; -4.606 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.642      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.598 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.634      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.575 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.637      ;
; -4.535 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.571      ;
; -4.531 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.566      ;
; -4.531 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.566      ;
; -4.531 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.566      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.530 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.592      ;
; -4.528 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.563      ;
; -4.528 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.563      ;
; -4.528 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.563      ;
; -4.528 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.527 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.563      ;
; -4.460 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.495      ;
; -4.460 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.495      ;
; -4.460 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.495      ;
; -4.457 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.492      ;
; -4.457 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.492      ;
; -4.457 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.492      ;
; -4.457 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.492      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.455 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.517      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.358 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.026      ; 5.420      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[8]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.343 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[9]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.379      ;
; -4.342 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.378      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.558 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; -0.500       ; 2.699      ; 0.657      ;
; 0.523  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.174      ;
; 0.538  ; control_imagen:inst2|mem_dir_int[13]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.612  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.263      ;
; 0.763  ; Proyect5_8bit:inst|linea[7]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.414      ;
; 0.801  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[4]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.835  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.974  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.056      ; 1.264      ;
; 0.977  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.056      ; 1.267      ;
; 0.982  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.056      ; 1.272      ;
; 1.004  ; Proyect5_8bit:inst|linea[8]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.655      ;
; 1.011  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.027  ; Proyect5_8bit:inst|linea[9]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.386      ; 1.679      ;
; 1.050  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.056      ; 1.340      ;
; 1.054  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.076  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.727      ;
; 1.111  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.762      ;
; 1.155  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.806      ;
; 1.184  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.188  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.197  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[4]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.491      ;
; 1.210  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.510      ;
; 1.219  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg11 ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.508      ;
; 1.221  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.222  ; control_imagen:inst2|mem_dir_int[10]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg10 ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.511      ;
; 1.228  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg4  ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.517      ;
; 1.229  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.085      ; 1.548      ;
; 1.231  ; control_imagen:inst2|mem_dir_int[12]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|address_reg_a[0]                  ; clk                      ; clk         ; 0.000        ; -0.002     ; 1.495      ;
; 1.241  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.541      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[4]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.255  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.259  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; Proyect5_8bit:inst|linea[8]              ; control_imagen:inst2|fila_n[8]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.386      ; 1.912      ;
; 1.261  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a12~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.561      ;
; 1.268  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.073      ; 1.575      ;
; 1.269  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.569      ;
; 1.270  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.073      ; 1.577      ;
; 1.272  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.572      ;
; 1.277  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.277  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.073      ; 1.584      ;
; 1.279  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a12~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.066      ; 1.579      ;
; 1.280  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.085      ; 1.599      ;
; 1.282  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a27~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.282  ; control_imagen:inst2|mem_dir_int[5]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg5  ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.571      ;
; 1.285  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.087      ; 1.606      ;
; 1.286  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.601      ;
; 1.287  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a10~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.601      ;
; 1.288  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.939      ;
; 1.290  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.085      ; 1.609      ;
; 1.292  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.087      ; 1.613      ;
; 1.292  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.294  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.087      ; 1.615      ;
; 1.296  ; control_imagen:inst2|mem_dir_int[6]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg6  ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.585      ;
; 1.299  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.614      ;
; 1.303  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a27~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.074      ; 1.611      ;
; 1.306  ; Proyect5_8bit:inst|linea[8]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.957      ;
; 1.307  ; control_imagen:inst2|mem_dir_int[8]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg8  ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.596      ;
; 1.309  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg7  ; clk                      ; clk         ; 0.000        ; 0.055      ; 1.598      ;
; 1.313  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.964      ;
; 1.314  ; Proyect5_8bit:inst|linea[0]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 1.965      ;
; 1.318  ; Proyect5_8bit:inst|linea[0]              ; control_imagen:inst2|fila_n[0]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.388      ; 1.972      ;
; 1.326  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.333  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.648      ;
; 1.338  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[1]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.027      ; 1.631      ;
; 1.343  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[3]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.027      ; 1.636      ;
; 1.344  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[3]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.027      ; 1.637      ;
; 1.348  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|state.fila_state                                                                                        ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.348  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.355  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[8]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.649      ;
; 1.355  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.073      ; 1.662      ;
; 1.358  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.385      ; 2.009      ;
; 1.360  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[1]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.654      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[4]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.362  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.028      ; 1.656      ;
; 1.363  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.629      ;
; 1.369  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.085      ; 1.688      ;
; 1.374  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a10~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.688      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.391 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.804      ;
; 0.733 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.999      ;
; 0.792 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.058      ;
; 0.802 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.073      ;
; 0.821 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.087      ;
; 0.839 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.112      ;
; 0.854 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.120      ;
; 0.860 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.126      ;
; 0.860 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[5]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.127      ;
; 0.880 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.146      ;
; 0.890 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.156      ;
; 0.923 ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.189      ;
; 0.935 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.201      ;
; 0.968 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.234      ;
; 1.006 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.272      ;
; 1.037 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.303      ;
; 1.046 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.312      ;
; 1.077 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.343      ;
; 1.078 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.344      ;
; 1.081 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.347      ;
; 1.175 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.441      ;
; 1.176 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 1.433      ;
; 1.177 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 1.434      ;
; 1.179 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 1.436      ;
; 1.188 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.456      ;
; 1.192 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.458      ;
; 1.206 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.472      ;
; 1.223 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.491      ;
; 1.232 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.498      ;
; 1.238 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.504      ;
; 1.240 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.506      ;
; 1.246 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.512      ;
; 1.259 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.527      ;
; 1.261 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.527      ;
; 1.272 ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.538      ;
; 1.285 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.551      ;
; 1.296 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.562      ;
; 1.303 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.569      ;
; 1.317 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.583      ;
; 1.330 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.596      ;
; 1.332 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.598      ;
; 1.332 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.598      ;
; 1.333 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.599      ;
; 1.342 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.608      ;
; 1.354 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.620      ;
; 1.361 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.627      ;
; 1.367 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.633      ;
; 1.388 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.654      ;
; 1.389 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.655      ;
; 1.399 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.665      ;
; 1.403 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.669      ;
; 1.404 ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.670      ;
; 1.413 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.679      ;
; 1.423 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.689      ;
; 1.427 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.693      ;
; 1.438 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.704      ;
; 1.438 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.704      ;
; 1.459 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.725      ;
; 1.460 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.726      ;
; 1.461 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.727      ;
; 1.462 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.728      ;
; 1.465 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.731      ;
; 1.470 ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.736      ;
; 1.470 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.736      ;
; 1.474 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.740      ;
; 1.479 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.745      ;
; 1.484 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.750      ;
; 1.491 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.757      ;
; 1.496 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.762      ;
; 1.497 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.763      ;
; 1.498 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.764      ;
; 1.516 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.782      ;
; 1.529 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.795      ;
; 1.530 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.796      ;
; 1.533 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.799      ;
; 1.541 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.807      ;
; 1.542 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.808      ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 7.811 ; 7.811 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.446 ; 7.446 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.121 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 8.418 ; 8.418 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 7.146 ; 7.146 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.495 ; 7.495 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 7.173 ; 7.173 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 7.501 ; 7.501 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.177 ; 7.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 8.418 ; 8.418 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 7.367 ; 7.367 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 6.519 ; 6.519 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 8.596 ; 8.596 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 6.713 ; 6.713 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.214 ; 7.214 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.725 ; 7.725 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 6.506 ; 6.506 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 7.309 ; 7.309 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 8.335 ; 8.335 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.368 ; 7.368 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 8.596 ; 8.596 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 8.152 ; 8.152 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 7.740 ; 7.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.776 ; 6.776 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 7.834 ; 7.834 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 7.757 ; 7.757 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 7.703 ; 7.703 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.752 ; 7.752 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 8.152 ; 8.152 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 6.052 ; 6.052 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.121 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.639 ; 8.639 ; Rise       ; clk                      ;
; VS        ; clk                      ; 8.122 ; 8.122 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 7.811 ; 7.811 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.446 ; 7.446 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.121 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 6.519 ; 6.519 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 7.146 ; 7.146 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.495 ; 7.495 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 7.173 ; 7.173 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 7.501 ; 7.501 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.177 ; 7.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 8.418 ; 8.418 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 7.367 ; 7.367 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 6.519 ; 6.519 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 6.506 ; 6.506 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 6.713 ; 6.713 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.214 ; 7.214 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.725 ; 7.725 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 6.506 ; 6.506 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 7.309 ; 7.309 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 8.335 ; 8.335 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.368 ; 7.368 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 8.596 ; 8.596 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 6.052 ; 6.052 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 7.740 ; 7.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.776 ; 6.776 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 7.834 ; 7.834 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 7.757 ; 7.757 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 7.703 ; 7.703 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.752 ; 7.752 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 8.152 ; 8.152 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 6.052 ; 6.052 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.121 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.639 ; 8.639 ; Rise       ; clk                      ;
; VS        ; clk                      ; 8.122 ; 8.122 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Proyect5_8bit:inst|clk_2 ; -2.872 ; -82.516       ;
; clk                      ; -1.628 ; -1150.924     ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.599 ; -1.599        ;
; Proyect5_8bit:inst|clk_2 ; 0.215  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.423 ; -3321.972     ;
; Proyect5_8bit:inst|clk_2 ; -0.500 ; -58.000       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                        ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+--------------------------+--------------+------------+------------+
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg0   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg1   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg2   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg3   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg4   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg5   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg6   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg7   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg8   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg9   ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg10  ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.872 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a4~porta_address_reg11  ; Proyect5_8bit:inst|rojo_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.320     ; 3.084      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.865 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.312     ; 3.085      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.842 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a19~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.329     ; 3.045      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.841 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a17~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.325     ; 3.048      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.836 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a31~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 3.070      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg0  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg1  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg2  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg3  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg4  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg5  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg6  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg7  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg8  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg9  ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg10 ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.833 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a22~porta_address_reg11 ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.328     ; 3.037      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.831 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a26~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.332     ; 3.031      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg0  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg1  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg2  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg3  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg4  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg5  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg6  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg7  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg8  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg9  ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg10 ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.830 ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a14~porta_address_reg11 ; Proyect5_8bit:inst|azul_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 3.041      ;
; -2.823 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a6~porta_address_reg0   ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.316     ; 3.039      ;
; -2.823 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a6~porta_address_reg1   ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.316     ; 3.039      ;
; -2.823 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a6~porta_address_reg2   ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.316     ; 3.039      ;
; -2.823 ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a6~porta_address_reg3   ; Proyect5_8bit:inst|rojo_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.316     ; 3.039      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.628 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.681      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.592 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.645      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.565 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.618      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.558 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.590      ;
; -1.536 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.536 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.536 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.536 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.568      ;
; -1.529 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.561      ;
; -1.529 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.561      ;
; -1.529 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.561      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.528 ; control_imagen:inst2|fila_n[3] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.581      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.523 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.555      ;
; -1.501 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.501 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.501 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.501 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.494 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.494 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.494 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.485 ; control_imagen:inst2|fila_n[4] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.021      ; 2.538      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.452 ; control_imagen:inst2|fila_n[7] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.022      ; 2.506      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
; -1.450 ; control_imagen:inst2|fila_n[5] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.503      ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.599 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 1.673      ; 0.367      ;
; -1.099 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; -0.500       ; 1.673      ; 0.367      ;
; 0.152  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.566      ;
; 0.200  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.614      ;
; 0.246  ; control_imagen:inst2|mem_dir_int[13]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.252  ; Proyect5_8bit:inst|linea[7]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.666      ;
; 0.358  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[4]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.367  ; Proyect5_8bit:inst|linea[9]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.264      ; 0.783      ;
; 0.369  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.380  ; Proyect5_8bit:inst|linea[8]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.794      ;
; 0.381  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.795      ;
; 0.400  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.814      ;
; 0.429  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.843      ;
; 0.430  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.629      ;
; 0.434  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.633      ;
; 0.436  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.635      ;
; 0.460  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.463  ; Proyect5_8bit:inst|linea[8]              ; control_imagen:inst2|fila_n[8]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.264      ; 0.879      ;
; 0.476  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.479  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.678      ;
; 0.487  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.901      ;
; 0.492  ; Proyect5_8bit:inst|linea[0]              ; control_imagen:inst2|fila_n[0]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.265      ; 0.909      ;
; 0.495  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.909      ;
; 0.496  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; Proyect5_8bit:inst|linea[0]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.914      ;
; 0.505  ; Proyect5_8bit:inst|linea[8]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.919      ;
; 0.509  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.520  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.934      ;
; 0.527  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.735      ;
; 0.531  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.535  ; Proyect5_8bit:inst|linea[3]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.949      ;
; 0.536  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[4]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.710      ;
; 0.538  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.764      ;
; 0.542  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.750      ;
; 0.544  ; Proyect5_8bit:inst|linea[7]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.958      ;
; 0.544  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg11 ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.544  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; control_imagen:inst2|mem_dir_int[10]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg10 ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.744      ;
; 0.545  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg4  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.744      ;
; 0.548  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 0.962      ;
; 0.551  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.557  ; Proyect5_8bit:inst|col_int[0]            ; control_imagen:inst2|col_n[0]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.253      ; 0.962      ;
; 0.557  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a12~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.765      ;
; 0.561  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.769      ;
; 0.561  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a1~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.769      ;
; 0.563  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.563  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.566  ; control_imagen:inst2|mem_dir_int[12]     ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|address_reg_a[0]                  ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.717      ;
; 0.566  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a12~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.070      ; 0.775      ;
; 0.569  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.077      ; 0.784      ;
; 0.569  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a27~porta_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.078      ; 0.785      ;
; 0.572  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.794      ;
; 0.573  ; Proyect5_8bit:inst|col_int[9]            ; control_imagen:inst2|col_n[9]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.253      ; 0.978      ;
; 0.573  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg0   ; clk                      ; clk         ; 0.000        ; 0.089      ; 0.800      ;
; 0.574  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.800      ;
; 0.577  ; Proyect5_8bit:inst|linea[1]              ; control_imagen:inst2|fila_n[1]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.265      ; 0.994      ;
; 0.579  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a10~porta_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.800      ;
; 0.579  ; control_imagen:inst2|mem_dir_int[5]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg5  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.579  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.089      ; 0.808      ;
; 0.581  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.807      ;
; 0.582  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a7~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.089      ; 0.809      ;
; 0.583  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.805      ;
; 0.583  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a27~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.078      ; 0.799      ;
; 0.586  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.593  ; control_imagen:inst2|mem_dir_int[6]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg6  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.598  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.601  ; Proyect5_8bit:inst|linea[7]              ; control_imagen:inst2|fila_n[8]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.264      ; 1.017      ;
; 0.601  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg7  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.601  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.603  ; Proyect5_8bit:inst|linea[5]              ; control_imagen:inst2|fila_n[6]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.265      ; 1.020      ;
; 0.603  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a3~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.825      ;
; 0.603  ; control_imagen:inst2|mem_dir_int[8]      ; Block1:inst1|lpm_rom:inst3|altrom:srom|altsyncram:rom_block|altsyncram_a501:auto_generated|ram_block1a17~porta_address_reg8  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.609  ; Proyect5_8bit:inst|linea[8]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.264      ; 1.025      ;
; 0.610  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.262      ; 1.024      ;
; 0.614  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|state.fila_state                                                                                        ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.617  ; Proyect5_8bit:inst|linea[0]              ; control_imagen:inst2|fila_n[1]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.265      ; 1.034      ;
; 0.620  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a6~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.077      ; 0.835      ;
; 0.621  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.626  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[1]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.800      ;
; 0.628  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[3]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.802      ;
; 0.631  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|mem_dir_int[3]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.805      ;
; 0.631  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a8~porta_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.857      ;
; 0.632  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[8]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.806      ;
; 0.633  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|lpm_rom:inst5|altrom:srom|altsyncram:rom_block|altsyncram_g201:auto_generated|ram_block1a10~porta_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.854      ;
; 0.636  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|col_n[1]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.022      ; 0.810      ;
; 0.636  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.638  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.640  ; Proyect5_8bit:inst|col_int[4]            ; control_imagen:inst2|state.idle                                                                                              ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.253      ; 1.045      ;
; 0.644  ; Proyect5_8bit:inst|linea[7]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.264      ; 1.060      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.399      ;
; 0.334 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.486      ;
; 0.355 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.535      ;
; 0.392 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.544      ;
; 0.398 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[5]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.556      ;
; 0.437 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.590      ;
; 0.453 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.605      ;
; 0.464 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.616      ;
; 0.469 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.621      ;
; 0.493 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.672      ;
; 0.528 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 0.675      ;
; 0.533 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 0.677      ;
; 0.534 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.009     ; 0.677      ;
; 0.536 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.693      ;
; 0.549 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.716      ;
; 0.568 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.729      ;
; 0.584 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.736      ;
; 0.591 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.751      ;
; 0.602 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.764      ;
; 0.614 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.766      ;
; 0.619 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.771      ;
; 0.625 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.778      ;
; 0.633 ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.785      ;
; 0.640 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.799      ;
; 0.649 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.801      ;
; 0.660 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.813      ;
; 0.666 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; Proyect5_8bit:inst|linea[8]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.827      ;
; 0.678 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[7]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.830      ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|lpm_rom:inst2|altrom:srom|altsyncram:rom_block|altsyncram_e201:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.284 ; 4.284 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.131 ; 4.131 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.195 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 4.558 ; 4.558 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.933 ; 3.933 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 4.160 ; 4.160 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.971 ; 3.971 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 3.963 ; 3.963 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.558 ; 4.558 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.039 ; 4.039 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 3.641 ; 3.641 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 4.622 ; 4.622 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 3.717 ; 3.717 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 3.994 ; 3.994 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.222 ; 4.222 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.636 ; 3.636 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 3.995 ; 3.995 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 4.514 ; 4.514 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 4.029 ; 4.029 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 4.622 ; 4.622 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 4.416 ; 4.416 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 4.225 ; 4.225 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.740 ; 3.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 4.276 ; 4.276 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 4.240 ; 4.240 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 4.190 ; 4.190 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.416 ; 4.416 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 3.427 ; 3.427 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.195 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.719 ; 4.719 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.446 ; 4.446 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.284 ; 4.284 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.131 ; 4.131 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.195 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 3.641 ; 3.641 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.933 ; 3.933 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 4.160 ; 4.160 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.971 ; 3.971 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 3.963 ; 3.963 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.558 ; 4.558 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.039 ; 4.039 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 3.641 ; 3.641 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 3.636 ; 3.636 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 3.717 ; 3.717 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 3.994 ; 3.994 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.222 ; 4.222 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.636 ; 3.636 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 3.995 ; 3.995 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 4.514 ; 4.514 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 4.029 ; 4.029 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 4.622 ; 4.622 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 3.427 ; 3.427 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 4.225 ; 4.225 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.740 ; 3.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 4.276 ; 4.276 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 4.240 ; 4.240 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 4.190 ; 4.190 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.416 ; 4.416 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 3.427 ; 3.427 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.195 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.719 ; 4.719 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.446 ; 4.446 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -5.400    ; -2.558 ; N/A      ; N/A     ; -1.423              ;
;  Proyect5_8bit:inst|clk_2 ; -5.400    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk                      ; -4.646    ; -2.558 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS           ; -3840.201 ; -2.558 ; 0.0      ; 0.0     ; -3379.972           ;
;  Proyect5_8bit:inst|clk_2 ; -196.260  ; 0.000  ; N/A      ; N/A     ; -58.000             ;
;  clk                      ; -3643.941 ; -2.558 ; N/A      ; N/A     ; -3321.972           ;
+---------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 7.811 ; 7.811 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.446 ; 7.446 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.121 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 8.418 ; 8.418 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 7.146 ; 7.146 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.495 ; 7.495 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 7.173 ; 7.173 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 7.501 ; 7.501 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.177 ; 7.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 8.418 ; 8.418 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 7.367 ; 7.367 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 6.519 ; 6.519 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 8.596 ; 8.596 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 6.713 ; 6.713 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.214 ; 7.214 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.725 ; 7.725 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 6.506 ; 6.506 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 7.309 ; 7.309 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 8.335 ; 8.335 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.368 ; 7.368 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 8.596 ; 8.596 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 8.152 ; 8.152 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 7.740 ; 7.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.776 ; 6.776 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 7.834 ; 7.834 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 7.757 ; 7.757 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 7.703 ; 7.703 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.752 ; 7.752 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 8.152 ; 8.152 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 6.052 ; 6.052 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.121 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.639 ; 8.639 ; Rise       ; clk                      ;
; VS        ; clk                      ; 8.122 ; 8.122 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.284 ; 4.284 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.131 ; 4.131 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.195 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 3.641 ; 3.641 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.933 ; 3.933 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 4.160 ; 4.160 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.971 ; 3.971 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 3.963 ; 3.963 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.558 ; 4.558 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.039 ; 4.039 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 3.641 ; 3.641 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 3.636 ; 3.636 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 3.717 ; 3.717 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 3.994 ; 3.994 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.222 ; 4.222 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.636 ; 3.636 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 3.995 ; 3.995 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 4.514 ; 4.514 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 4.029 ; 4.029 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 4.622 ; 4.622 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 3.427 ; 3.427 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 4.225 ; 4.225 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.740 ; 3.740 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 4.276 ; 4.276 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 4.240 ; 4.240 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 4.190 ; 4.190 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.416 ; 4.416 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 3.427 ; 3.427 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.195 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.719 ; 4.719 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.446 ; 4.446 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 8298     ; 0        ; 0        ; 0        ;
; Proyect5_8bit:inst|clk_2 ; clk                      ; 2284     ; 1        ; 0        ; 0        ;
; clk                      ; Proyect5_8bit:inst|clk_2 ; 0        ; 0        ; 1224     ; 0        ;
; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 653      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 8298     ; 0        ; 0        ; 0        ;
; Proyect5_8bit:inst|clk_2 ; clk                      ; 2284     ; 1        ; 0        ; 0        ;
; clk                      ; Proyect5_8bit:inst|clk_2 ; 0        ; 0        ; 1224     ; 0        ;
; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 653      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 03 18:03:36 2024
Info: Command: quartus_sta Proyect5 -c Proyect5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyect5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Proyect5_8bit:inst|clk_2 Proyect5_8bit:inst|clk_2
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.400      -196.260 Proyect5_8bit:inst|clk_2 
    Info (332119):    -4.646     -3643.941 clk 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -2.558 clk 
    Info (332119):     0.391         0.000 Proyect5_8bit:inst|clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -3321.972 clk 
    Info (332119):    -0.500       -58.000 Proyect5_8bit:inst|clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.872       -82.516 Proyect5_8bit:inst|clk_2 
    Info (332119):    -1.628     -1150.924 clk 
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599        -1.599 clk 
    Info (332119):     0.215         0.000 Proyect5_8bit:inst|clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -3321.972 clk 
    Info (332119):    -0.500       -58.000 Proyect5_8bit:inst|clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Wed Jul 03 18:03:38 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


