Fitter report for microarquiteturaGp3
Wed Jun 26 12:28:27 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|ALTSYNCRAM
 26. |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_t7i1:auto_generated|ALTSYNCRAM
 27. |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_r9e1:auto_generated|ALTSYNCRAM
 28. |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1l91:auto_generated|ALTSYNCRAM
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 26 12:28:27 2019           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; microarquiteturaGp3                             ;
; Top-level Entity Name              ; microarquiteturaGp3                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE30F23C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,832 / 28,848 ( 6 % )                          ;
;     Total combinational functions  ; 1,725 / 28,848 ( 6 % )                          ;
;     Dedicated logic registers      ; 1,001 / 28,848 ( 3 % )                          ;
; Total registers                    ; 1001                                            ;
; Total pins                         ; 30 / 329 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 44,032 / 608,256 ( 7 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23C7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; columns_export[0]   ; Missing drive strength and slew rate ;
; columns_export[1]   ; Missing drive strength and slew rate ;
; columns_export[2]   ; Missing drive strength and slew rate ;
; columns_export[3]   ; Missing drive strength and slew rate ;
; columns_export[4]   ; Missing drive strength and slew rate ;
; lcd_read_write      ; Missing drive strength and slew rate ;
; lcd_register_select ; Missing drive strength and slew rate ;
; lcd_enable_op       ; Missing drive strength and slew rate ;
; lcd_data_out[0]     ; Missing drive strength and slew rate ;
; lcd_data_out[1]     ; Missing drive strength and slew rate ;
; lcd_data_out[2]     ; Missing drive strength and slew rate ;
; lcd_data_out[3]     ; Missing drive strength and slew rate ;
; lcd_data_out[4]     ; Missing drive strength and slew rate ;
; lcd_data_out[5]     ; Missing drive strength and slew rate ;
; lcd_data_out[6]     ; Missing drive strength and slew rate ;
; lcd_data_out[7]     ; Missing drive strength and slew rate ;
; rows_export[0]      ; Missing drive strength and slew rate ;
; rows_export[1]      ; Missing drive strength and slew rate ;
; rows_export[2]      ; Missing drive strength and slew rate ;
; rows_export[3]      ; Missing drive strength and slew rate ;
; rows_export[4]      ; Missing drive strength and slew rate ;
; rows_export[5]      ; Missing drive strength and slew rate ;
; rows_export[6]      ; Missing drive strength and slew rate ;
; rows_export[7]      ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2958 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2958 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2694    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 254     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aluno/Documentos/microarquiteturaGp3/output_files/microarquiteturaGp3.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,832 / 28,848 ( 6 % )    ;
;     -- Combinational with no register       ; 831                       ;
;     -- Register only                        ; 107                       ;
;     -- Combinational with a register        ; 894                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 850                       ;
;     -- 3 input functions                    ; 493                       ;
;     -- <=2 input functions                  ; 382                       ;
;     -- Register only                        ; 107                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1557                      ;
;     -- arithmetic mode                      ; 168                       ;
;                                             ;                           ;
; Total registers*                            ; 1,001 / 30,421 ( 3 % )    ;
;     -- Dedicated logic registers            ; 1,001 / 28,848 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 136 / 1,803 ( 8 % )       ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 30 / 329 ( 9 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 9 / 66 ( 14 % )           ;
; Total block memory bits                     ; 44,032 / 608,256 ( 7 % )  ;
; Total block memory implementation bits      ; 82,944 / 608,256 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 26% / 25% / 27%           ;
; Maximum fan-out                             ; 830                       ;
; Highest non-global fan-out                  ; 71                        ;
; Total fan-out                               ; 9473                      ;
; Average fan-out                             ; 3.26                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 1661 / 28848 ( 6 % ) ; 171 / 28848 ( < 1 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 757                  ; 74                    ; 0                              ;
;     -- Register only                        ; 93                   ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 811                  ; 83                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 780                  ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 448                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 340                  ; 42                    ; 0                              ;
;     -- Register only                        ; 93                   ; 14                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 1408                 ; 149                   ; 0                              ;
;     -- arithmetic mode                      ; 160                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 904                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 904 / 28848 ( 3 % )  ; 97 / 28848 ( < 1 % )  ; 0 / 28848 ( 0 % )              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 123 / 1803 ( 7 % )   ; 15 / 1803 ( < 1 % )   ; 0 / 1803 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 30                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 44032                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 9 / 66 ( 13 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )      ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 268                  ; 140                   ; 0                              ;
;     -- Registered Input Connections         ; 130                  ; 106                   ; 0                              ;
;     -- Output Connections                   ; 235                  ; 173                   ; 0                              ;
;     -- Registered Output Connections        ; 4                    ; 172                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 8790                 ; 1013                  ; 5                              ;
;     -- Registered Connections               ; 3421                 ; 705                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 192                  ; 311                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 311                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 46                   ; 23                    ; 0                              ;
;     -- Output Ports                         ; 31                   ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 26                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; buttons_export[0] ; U22   ; 5        ; 67           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; buttons_export[1] ; U21   ; 5        ; 67           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; buttons_export[2] ; W19   ; 5        ; 67           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; buttons_export[3] ; Y17   ; 4        ; 61           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_clk           ; T1    ; 2        ; 0            ; 21           ; 21           ; 830                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset_reset_n     ; V21   ; 5        ; 67           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; columns_export[0]   ; J7    ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns_export[1]   ; J6    ; 1        ; 0            ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns_export[2]   ; K8    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns_export[3]   ; J8    ; 1        ; 0            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns_export[4]   ; L8    ; 1        ; 0            ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[0]     ; V8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[1]     ; V7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[2]     ; V6    ; 3        ; 1            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[3]     ; V5    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[4]     ; V4    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[5]     ; Y4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[6]     ; V3    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[7]     ; Y3    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_enable_op       ; V9    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_read_write      ; U8    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_register_select ; U9    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[0]      ; F10   ; 8        ; 9            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[1]      ; C8    ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[2]      ; E9    ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[3]      ; G9    ; 8        ; 1            ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[4]      ; F9    ; 8        ; 1            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[5]      ; F8    ; 8        ; 7            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[6]      ; G8    ; 8        ; 7            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rows_export[7]      ; H11   ; 8        ; 20           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; rows_export[1]          ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T8p, DATA6                        ; Use as regular IO        ; rows_export[0]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T5n, DATA9                        ; Use as regular IO        ; rows_export[5]          ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 9 / 35 ( 26 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 45 ( 7 % )  ; 2.5V          ; --           ;
; 3        ; 9 / 42 ( 21 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 43 ( 2 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 41 ( 10 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 37 ( 3 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 8 / 43 ( 19 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; rows_export[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; rows_export[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; rows_export[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 544        ; 8        ; rows_export[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 525        ; 8        ; rows_export[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; rows_export[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 547        ; 8        ; rows_export[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; rows_export[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; columns_export[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 45         ; 1        ; columns_export[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 30         ; 1        ; columns_export[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; columns_export[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; columns_export[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; clk_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; lcd_read_write                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; lcd_register_select                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; buttons_export[1]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; buttons_export[0]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; lcd_data_out[6]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; lcd_data_out[4]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; lcd_data_out[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; lcd_data_out[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; lcd_data_out[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; lcd_data_out[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; lcd_enable_op                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; reset_reset_n                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; buttons_export[2]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; lcd_data_out[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; lcd_data_out[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; buttons_export[3]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Compilation Hierarchy Node                                                                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Library Name        ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; |microarquiteturaGp3                                                                                                                  ; 1832 (1)    ; 1001 (0)                  ; 0 (0)         ; 44032       ; 9    ; 0            ; 0       ; 0         ; 30   ; 0            ; 831 (1)      ; 107 (0)           ; 894 (0)          ; |microarquiteturaGp3                                                                                                                                                                                                                                                                                                                                                                                                                                                ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                            ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                           ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                         ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;    |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3 ;
;    |altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                              ; 13 (13)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                                                                                                            ; microarquiteturaGp3 ;
;    |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                       ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                     ; microarquiteturaGp3 ;
;    |altera_merlin_slave_agent:buttons_s1_translator_avalon_universal_slave_0_agent|                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_slave_agent:buttons_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |altera_merlin_slave_agent:leds_columns_s1_translator_avalon_universal_slave_0_agent|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_slave_agent:leds_columns_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                            ; microarquiteturaGp3 ;
;    |altera_merlin_slave_agent:leds_rows_s1_translator_avalon_universal_slave_0_agent|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_slave_agent:leds_rows_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                               ; microarquiteturaGp3 ;
;    |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                             ; microarquiteturaGp3 ;
;    |altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:buttons_s1_translator|                                                                             ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |microarquiteturaGp3|altera_merlin_slave_translator:buttons_s1_translator                                                                                                                                                                                                                                                                                                                                                                                           ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                          ; 25 (25)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 24 (24)          ; |microarquiteturaGp3|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:leds_columns_s1_translator|                                                                        ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |microarquiteturaGp3|altera_merlin_slave_translator:leds_columns_s1_translator                                                                                                                                                                                                                                                                                                                                                                                      ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:leds_rows_s1_translator|                                                                           ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |microarquiteturaGp3|altera_merlin_slave_translator:leds_rows_s1_translator                                                                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |microarquiteturaGp3|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3 ;
;    |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;    |altera_reset_controller:rst_controller|                                                                                           ; 10 (7)      ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (5)             ; 3 (2)            ; |microarquiteturaGp3|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3 ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |microarquiteturaGp3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;    |init_lcd:lcd_custom_instruction_0|                                                                                                ; 66 (66)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 47 (47)          ; |microarquiteturaGp3|init_lcd:lcd_custom_instruction_0                                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_addr_router:addr_router_001|                                                                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_addr_router:addr_router_001                                                                                                                                                                                                                                                                                                                                                                                                ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_addr_router:addr_router|                                                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                                                                    ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_buttons:buttons|                                                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |microarquiteturaGp3|microarquiteturaGp3_buttons:buttons                                                                                                                                                                                                                                                                                                                                                                                                            ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|                                                                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux|                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 1 (0)             ; 6 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|                                                                                ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 4 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|                                                                                ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 4 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|                                                                                ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 13 (10)          ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|                                                                                ; 12 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (0)             ; 4 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|                                                                                    ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;       |altera_merlin_arbitrator:arb|                                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                     ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_jtag_uart_0:jtag_uart_0|                                                                                      ; 157 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 15 (0)            ; 99 (22)          ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                    ; microarquiteturaGp3 ;
;       |alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|                                                           ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                ; work                ;
;       |microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;          |scfifo:rfifo|                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                 ; work                ;
;             |scfifo_jr21:auto_generated|                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                      ; work                ;
;                |a_dpfifo_q131:dpfifo|                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                 ; work                ;
;                   |a_fefifo_7cf:fifo_state|                                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; work                ;
;                      |cntr_do7:count_usedw|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                    ; work                ;
;                   |cntr_1ob:rd_ptr_count|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                           ; work                ;
;                   |cntr_1ob:wr_ptr|                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                 ; work                ;
;                   |dpram_nl21:FIFOram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                              ; work                ;
;                      |altsyncram_r1m1:altsyncram1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                  ; work                ;
;       |microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;          |scfifo:wfifo|                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                 ; work                ;
;             |scfifo_jr21:auto_generated|                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                      ; work                ;
;                |a_dpfifo_q131:dpfifo|                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                 ; work                ;
;                   |a_fefifo_7cf:fifo_state|                                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; work                ;
;                      |cntr_do7:count_usedw|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                    ; work                ;
;                   |cntr_1ob:rd_ptr_count|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                           ; work                ;
;                   |cntr_1ob:wr_ptr|                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                 ; work                ;
;                   |dpram_nl21:FIFOram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                              ; work                ;
;                      |altsyncram_r1m1:altsyncram1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                  ; work                ;
;    |microarquiteturaGp3_leds_columns:leds_columns|                                                                                    ; 15 (15)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 5 (5)            ; |microarquiteturaGp3|microarquiteturaGp3_leds_columns:leds_columns                                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_leds_rows:leds_rows|                                                                                          ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |microarquiteturaGp3|microarquiteturaGp3_leds_rows:leds_rows                                                                                                                                                                                                                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|                                                                                    ; 1082 (701)  ; 573 (303)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (369)    ; 53 (8)            ; 549 (325)        ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|                                     ; 380 (81)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (1)      ; 45 (1)            ; 224 (79)         ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;          |microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|  ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                                              ; microarquiteturaGp3 ;
;             |microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk| ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 11 (9)           ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk                                                      ; microarquiteturaGp3 ;
;                |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work                ;
;                |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work                ;
;             |microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|       ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (0)             ; 43 (43)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck                                                            ; microarquiteturaGp3 ;
;                |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work                ;
;                |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work                ;
;             |sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy                                                                                                ; work                ;
;          |microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|                    ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                                                ; microarquiteturaGp3 ;
;          |microarquiteturaGp3_nios2_qsys_0_nios2_oci_break:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_break|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_break:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_break                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;          |microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|                      ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 10 (9)           ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                              ; work                ;
;          |microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|                            ; 111 (111)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 49 (49)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                                        ; microarquiteturaGp3 ;
;             |microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram                                                                                                   ; microarquiteturaGp3 ;
;                |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work                ;
;                   |altsyncram_1l91:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1l91:auto_generated                                          ; work                ;
;       |microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3 ;
;          |altsyncram:the_altsyncram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                               ; work                ;
;             |altsyncram_t7i1:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_t7i1:auto_generated                                                                                                                                                                                                                                ; work                ;
;       |microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3 ;
;          |altsyncram:the_altsyncram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                               ; work                ;
;             |altsyncram_u7i1:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated                                                                                                                                                                                                                                ; work                ;
;       |microarquiteturaGp3_nios2_qsys_0_test_bench:the_microarquiteturaGp3_nios2_qsys_0_test_bench|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_test_bench:the_microarquiteturaGp3_nios2_qsys_0_test_bench                                                                                                                                                                                                                                                                                                      ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect:nios2_qsys_0_custom_instruction_master_multi_xconnect|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect:nios2_qsys_0_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                                                                                ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;       |altsyncram:the_altsyncram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                ; work                ;
;          |altsyncram_r9e1:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_r9e1:auto_generated                                                                                                                                                                                                                                                                                                                                 ; work                ;
;    |microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_001|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_003|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_004|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_005|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                                                                                                                                                                                                          ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux_001|                                                                                ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 14 (14)          ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                              ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux|                                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3 ;
;    |sld_hub:auto_hub|                                                                                                                 ; 171 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (1)       ; 14 (0)            ; 83 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                               ; work                ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                  ; 170 (127)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (58)      ; 14 (14)           ; 83 (58)          ; |microarquiteturaGp3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                  ; work                ;
;          |sld_rom_sr:hub_info_reg|                                                                                                    ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |microarquiteturaGp3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                          ; work                ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                  ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |microarquiteturaGp3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                        ; work                ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; columns_export[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns_export[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns_export[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns_export[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns_export[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_read_write      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_register_select ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_enable_op       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rows_export[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; buttons_export[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; buttons_export[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset_reset_n       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; clk_clk                                                      ;                   ;         ;
; buttons_export[0]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[0]   ; 1                 ; 6       ;
; buttons_export[3]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[3]   ; 0                 ; 6       ;
; buttons_export[1]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[1]   ; 0                 ; 6       ;
; buttons_export[2]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[2]   ; 0                 ; 6       ;
; reset_reset_n                                                ;                   ;         ;
;      - altera_reset_controller:rst_controller|merged_reset~0 ; 0                 ; 6       ;
+--------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y26_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y27_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y26_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y28_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y25_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y27_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                       ; JTAG_X1_Y22_N0     ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                       ; JTAG_X1_Y22_N0     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y27_N26 ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                  ; FF_X22_Y21_N17     ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                  ; FF_X22_Y21_N17     ; 544     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                                                                                                                              ; FF_X22_Y21_N5      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_T1             ; 828     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; init_lcd:lcd_custom_instruction_0|counter[13]~70                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y22_N26 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; init_lcd:lcd_custom_instruction_0|counter[13]~71                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; init_lcd:lcd_custom_instruction_0|data_out[4]~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y21_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y27_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~2                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y27_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y24_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y24_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y25_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y25_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y27_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y27_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y28_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y28_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y23_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y23_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|r_ena~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y28_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y30_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y32_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y27_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                ; FF_X33_Y24_N29     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y27_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                         ; LCCOMB_X38_Y28_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                         ; LCCOMB_X37_Y25_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y28_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y27_N1      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y28_N24 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_leds_columns:leds_columns|always0~1                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y26_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_leds_rows:leds_rows|always0~1                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y28_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                                                                              ; FF_X33_Y25_N23     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                                                                                           ; FF_X33_Y22_N27     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                                                                                              ; FF_X33_Y22_N5      ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y22_N20 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y25_N22 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                      ; FF_X32_Y20_N29     ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                     ; FF_X32_Y21_N15     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src1~41                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y20_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src2_hi~2                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y24_N16 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]~14                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y22_N2  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y21_N22 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y22_N24 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                                                                                              ; FF_X33_Y22_N17     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y24_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y24_N2  ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                                                                 ; FF_X28_Y26_N25     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                    ; FF_X25_Y30_N29     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X25_Y28_N6  ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X25_Y30_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X25_Y30_N30 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X25_Y30_N20 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X25_Y30_N19     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[18]~21                      ; LCCOMB_X27_Y32_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[36]~31                      ; LCCOMB_X27_Y32_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[6]~13                       ; LCCOMB_X28_Y32_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                                ; LCCOMB_X28_Y32_N16 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                                ; LCCOMB_X25_Y30_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                    ; LCCOMB_X26_Y26_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[0]~10                                                                                                                                                              ; LCCOMB_X25_Y30_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_wr_en                                                                                                                                                               ; LCCOMB_X26_Y26_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y27_N28 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y30_N15     ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y30_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y30_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y31_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y31_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y31_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y31_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y31_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y31_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y30_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y30_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y30_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y31_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y31_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y30_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y30_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y30_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                   ; FF_X28_Y29_N11     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                  ; FF_X28_Y30_N3      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                   ; FF_X28_Y30_N11     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                   ; FF_X25_Y31_N25     ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                   ; FF_X25_Y31_N17     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y30_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                  ; FF_X27_Y30_N25     ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+-------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                          ; JTAG_X1_Y22_N0     ; 183     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0 ; LCCOMB_X27_Y27_N26 ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst     ; FF_X22_Y21_N17     ; 544     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk_clk                                               ; PIN_T1             ; 828     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                  ; 71      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                     ; 64      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                           ; 51      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 51      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|jtag_ram_access                                                                                                                                                                                                ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                       ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                            ; 42      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                                                                                                                               ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                       ; 40      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe                                            ; 39      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                  ; 39      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                                                                    ; 39      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                     ; 36      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_ld                                                                                                                                                                                                                                                                                                                                                                                                ; 35      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                                                                                                                                ; 34      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[23]~0                                                                                                                                                                                                                                                                                                                                                                                               ; 34      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_logic_op[1]                                                                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b                                         ; 33      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                                                                                                                                                                                                                                                                                                                                            ; 33      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[0]~10                                                                                                                                                                                                  ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                                                 ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                                                      ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                                                      ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; init_lcd:lcd_custom_instruction_0|counter[13]~71                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; init_lcd:lcd_custom_instruction_0|counter[13]~70                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src1~41                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                      ; 31      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                                                                                          ; 31      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]~14                                                                                                                                                                                                                                                                                                                                                                                       ; 31      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|Equal1~0                                                                                                                                                                                               ; 30      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                                                                                      ; 30      ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; 30      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|oci_ienable[19]                                                                                                                                                                                        ; 29      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                                                                                                                                  ; 29      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]~15                                                                                                                                                                                                                                                                                                                                                                                      ; 28      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                  ; 28      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                  ; 27      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]~13                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_fill_bit~0                                                                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_004|src0_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 24      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                                                                                                                                           ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                                          ; 23      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                                                 ; 23      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_004|src1_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                           ; 21      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                                                 ; 21      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                                          ; 21      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                                                                                                                                        ; 21      ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                  ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                           ; 18      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[18]~21                                                          ; 18      ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                                                                                                                                           ; 18      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                           ; 18      ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                                                                                                     ; 18      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 17      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr~19                                                              ; 16      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                       ; 16      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                                                 ; 16      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src2_hi~2                                                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a                                         ; 15      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                              ; 14      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                              ; 13      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[6]~13                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_src1~40                                                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                               ; 11      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_test_bench:the_microarquiteturaGp3_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                                                                                                      ; 11      ;
; altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|uav_read                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal131~0                                                                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; altera_merlin_slave_translator:buttons_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[0]                                                                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                                                                                                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|waitrequest                                                                                                                                                                                                    ; 9       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_005|src0_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; microarquiteturaGp3_leds_rows:leds_rows|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; init_lcd:lcd_custom_instruction_0|data_out[4]~0                                                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_ci_multi_clk_en                                                                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                                                                                             ; 8       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                                     ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                                                                                          ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; microarquiteturaGp3_leds_rows:leds_rows|always0~1                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                          ; 7       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                          ; 7       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[35]                                                      ; 7       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~4                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_break                                                                                                                                                                                                                                                                                                                                                                                             ; 7       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                                                                      ; 7       ;
; microarquiteturaGp3_addr_router:addr_router_001|Equal2~1                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                                                                                              ; 6       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                             ; 6       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                             ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|Equal0~0                                                                                                                                                                                                       ; 6       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                                                                                             ; 6       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                         ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                     ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                     ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                     ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[2]~0                                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~9                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~3                                                                                                                                                                                                                                                                                                                                                                                               ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~8                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~4                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~2                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_write~0                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_read                                                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; microarquiteturaGp3_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid                                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; microarquiteturaGp3_rsp_xbar_mux:rsp_xbar_mux|src_payload~1                                                                                                                                                                                                                                                                                                                                                                                            ; 6       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                      ; 6       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                                                                                                                                                                                                                                                                                                                                                ; 6       ;
; init_lcd:lcd_custom_instruction_0|LessThan0~8                                                                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; init_lcd:lcd_custom_instruction_0|state.idle_state                                                                                                                                                                                                                                                                                                                                                                                                     ; 6       ;
; microarquiteturaGp3_leds_columns:leds_columns|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; microarquiteturaGp3_addr_router:addr_router|Equal2~1                                                                                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                        ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|Equal0~2                                                                                                                                                                                               ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_arith_result[1]~6                                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[17]                                                      ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_arith_result[0]~5                                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                                                                                                              ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                                                                                                             ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[34]                                                      ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                                                                                                                                                 ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~1                                                                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~0                                                                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~1                                                                                                                                                                                                                                                                                                                                                                                                 ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|always2~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                                                                                                                     ; 5       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux|src1_valid~2                                                                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie                                                                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|hbreak_req~0                                                                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_custom                                                                                                                                                                                                                                                                                                                                                                                            ; 5       ;
; microarquiteturaGp3_addr_router:addr_router_001|Equal3~1                                                                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                                                                                                        ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; init_lcd:lcd_custom_instruction_0|state.end_state                                                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; microarquiteturaGp3_leds_columns:leds_columns|always0~1                                                                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[9]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                            ; 5       ;
; init_lcd:lcd_custom_instruction_0|state.busy_state                                                                                                                                                                                                                                                                                                                                                                                                     ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[3]                                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|src_valid~2                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src0_valid~2                                                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; microarquiteturaGp3_buttons:buttons|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|src_data[38]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[0]                                                                                                                                                                                                                                                                                                     ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~4                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~5                                                                                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~2                                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|src_data[53]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|src_valid~0                                                                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                        ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                                                                    ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|src_valid~1                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                                                                                                                            ; 4       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~5                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; altera_merlin_slave_translator:buttons_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|src_valid~0                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|Mux37~0                                                            ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_leds_rows:leds_rows|always0~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|src_valid~0                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect:nios2_qsys_0_custom_instruction_master_multi_xconnect|LessThan1~1                                                                                                                                                                                                                                                                                                            ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[10]                                                                                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src3_valid~0                                                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; microarquiteturaGp3_addr_router:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|src_valid~0                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_addr_router:addr_router|Equal4~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                                                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[31]                                                             ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                                                                                           ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[10]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[12]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[1]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[2]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[3]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[4]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[5]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[6]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[7]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|q_b[0]                                                                                                                                                                                                                                 ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_exception~8                                                                                                                                                                                                                                                                                                                                                                                       ; 3       ;
; altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg~2                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[24]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[22]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[23]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|readdata~13                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                                                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write1                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[26]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[27]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[28]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[29]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[30]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[31]                                                      ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[25]                                                      ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|r_val                                                                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                                     ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|writedata[0]                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[18]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[19]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|take_action_ocireg~0                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|Equal0~1                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|Equal0~0                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|debugaccess                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                                                                                                ; 3       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|t_dav                                                                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                                                                                                                                                                                                                                                                                                                                                          ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_estatus_reg                                                                                                                                                                                                                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_bstatus_reg                                                                                                                                                                                                                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|ir[0]                                                        ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|ir[1]                                                        ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|enable_action_strobe                                         ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[20]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[21]                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                                                                                                                            ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                                                                                                                                                          ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~6                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                                                                                                                           ; 3       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                                                                                       ; 3       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1                                                                                                                                                                                                                                                                                                                                                                                              ; 3       ;
; microarquiteturaGp3_cmd_xbar_demux:cmd_xbar_demux_001|src4_valid~0                                                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[22]                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_force_src2_zero                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~7                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_addr_router:addr_router_001|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_br                                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_cmp_result                                                                                                                                                                                                                                                                                                                                                                                             ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[13]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_addr_router:addr_router|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_addr_router:addr_router|Equal3~1                                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; altera_merlin_slave_translator:buttons_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                                                                                                          ; 3       ;
; altera_merlin_slave_translator:buttons_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                           ; 3       ;
; altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|av_readdatavalid~3                                                                                                                                                                                                                                                                                                                               ; 3       ;
; altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                                                                                                                                               ; 3       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; microarquiteturaGp3_addr_router:addr_router|Equal2~3                                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_ci_multi_start                                                                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; microarquiteturaGp3_leds_columns:leds_columns|Equal0~1                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_leds_columns:leds_columns|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; microarquiteturaGp3_addr_router:addr_router|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[7]                                                              ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[15]                                                             ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[35]                                                             ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[25]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[26]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[27]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[28]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[29]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[30]                                                                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                                               ; 3       ;
; init_lcd:lcd_custom_instruction_0|done                                                                                                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                                                                                                                                   ; 3       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[0]                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_wr_dst_reg~3                                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_exception~6                                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|write~3                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[8]                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[8]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[7]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[9]                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[10]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[11]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[12]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[14]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[16]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[13]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[24]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[15]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[14]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[27]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[28]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[30]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[31]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[26]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[25]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[23]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[22]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[24]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[6]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[4]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[6]                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[9]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[10]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[11]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[12]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[14]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[15]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[16]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[13]                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[21]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[23]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[17]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|monitor_go                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[26]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[27]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[28]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[29]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[30]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[32]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[33]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[16]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[20]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[21]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[25]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[36]~31                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|writedata[1]                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[5]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[5]                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[6]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[7]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[8]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[12]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[13]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|woverflow~0                                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|jupdate1                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write_valid                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write2                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[20]                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[22]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[18]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[19]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[14]~33                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[15]~32                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[16]~31                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[17]~30                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[18]~29                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[19]~28                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[20]~27                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[21]~26                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[22]~25                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[23]~24                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[24]~23                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[0]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[25]~22                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[26]~21                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[27]~20                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[3]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[28]~19                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[29]~18                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[30]~17                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[31]~16                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|rvalid                                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|woverflow                                                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[32]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[33]                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[17]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_byteenable[2]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_shift_rot_fill_bit~0                                                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[20]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[21]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|read1                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|always1~0                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|jtag_rd                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[7]~7                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[6]~6                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[5]~5                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[4]~4                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[3]~3                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[2]~2                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[1]~1                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_addr[0]~0                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|ociram_wr_en                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|jtag_ram_wr                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[36]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[37]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[4]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[4]                                                              ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|src_payload~1                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|src_payload~0                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[34]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[20]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[21]                                                             ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[1]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[2]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[3]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[4]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[5]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[6]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|address[7]                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|writedata[3]                                                                                                                                                                                                                                                                                                   ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[31]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[29]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[27]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[8]~15                                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[9]~14                                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[10]~13                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[11]~12                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[12]~11                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[13]~10                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[15]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[16]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:buttons_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:buttons_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[5]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[6]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[7]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[8]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonAReg[9]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:buttons_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[25]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[24]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[23]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[22]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:buttons_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[2]~6                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[1]~5                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|state~1                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_sysclk|jdo[3]                                                       ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[3]                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[7]~9                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[6]~8                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[5]~7                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_byteenable[0]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ac                                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_nios2_avalon_reg|oci_ienable[0]                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|av_readdata[8]~0                                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|pause_irq                                                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ien_AF                                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|av_readdata[9]                                                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ien_AE                                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~8                                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~7                                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_retaddr~2                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[4]~6                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[3]~5                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[2]~4                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[1]~3                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal101~5                                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_logic_op_raw[0]~0                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_alu_force_xor~4                                                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_alu_force_xor~1                                                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_uncond_cti_non_br~1                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_jmp_direct~0                                                                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[20]~32                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[30]~31                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[31]~30                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[0]~29                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[0]~28                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[1]~27                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[14]~26                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[15]~25                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[16]~24                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[17]~23                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[18]~22                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[19]~21                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[21]~20                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[22]~19                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[23]~18                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[24]~17                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[25]~16                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[26]~15                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[27]~14                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[28]~13                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[29]~12                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_arith_src1[31]                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_arith_src2[31]                                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_invert_arith_src_msb                                                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_src2[31]                                                                                                                                                                                                                                                                                                                                                                                               ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_alu_subtract~8                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~7                                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_alu_subtract~0                                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal2~3                                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_ctrl_implicit_dst_eretaddr~0                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                                                                                                                                                                                                  ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; altera_merlin_slave_translator:buttons_s1_translator|wait_latency_counter[1]~2                                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_avalon_sc_fifo:buttons_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_agent:buttons_s1_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~0                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                                         ; 2       ;
; altera_avalon_sc_fifo:leds_columns_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_avalon_sc_fifo:leds_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                      ; 2       ;
; altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_stall~4                                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data_nxt~2                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|Equal1~0                                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data_nxt~0                                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                   ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|D_iw[23]                                                                                                                                                                                                                                                                                                                                                                                                 ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[4]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[3]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[2]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[1]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[0]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[0]~2                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]                                                                                                                                                                                                                                                                                                                                                                                          ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                                                ; 2       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|MonDReg[0]                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_wrapper|microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck:the_microarquiteturaGp3_nios2_qsys_0_jtag_debug_module_tck|sr[2]                                                              ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|WideOr1                                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_agent:leds_rows_s1_translator_avalon_universal_slave_0_agent|rf_source_valid~0                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; init_lcd:lcd_custom_instruction_0|result~0                                                                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; init_lcd:lcd_custom_instruction_0|state~9                                                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; init_lcd:lcd_custom_instruction_0|counter[13]~33                                                                                                                                                                                                                                                                                                                                                                                                       ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:leds_rows_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                                                                                                                             ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[11]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[12]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10]                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[10]                                                                                                                                                                                                                                                                                                                                                            ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|W_ipending_reg[0]                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                                                                                                                                                                                                                                                           ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                                                                                                                              ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_alu_result[0]~0                                                                                                                                                                                                                                                                                                                                                                                        ; 2       ;
; altera_merlin_slave_translator:leds_columns_s1_translator|wait_latency_counter[0]~1                                                                                                                                                                                                                                                                                                                                                                    ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[3]~11                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|E_logic_result[2]~10                                                                                                                                                                                                                                                                                                                                                                                     ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                          ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                         ; M9K_X40_Y28_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                         ; M9K_X40_Y26_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1l91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; microarquiteturaGp3_nios2_qsys_0_ociram_default_contents.mif ; M9K_X24_Y27_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_t7i1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; microarquiteturaGp3_nios2_qsys_0_rf_ram_a.mif                ; M9K_X24_Y22_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; microarquiteturaGp3_nios2_qsys_0_rf_ram_b.mif                ; M9K_X24_Y23_N0                                                 ; Don't care           ; Old data        ; Old data        ;
; microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_r9e1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; microarquiteturaGp3_onchip_memory2_0.hex                     ; M9K_X24_Y25_N0, M9K_X24_Y28_N0, M9K_X24_Y24_N0, M9K_X24_Y26_N0 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_u7i1:auto_generated|ALTSYNCRAM                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_t7i1:auto_generated|ALTSYNCRAM                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_r9e1:auto_generated|ALTSYNCRAM                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_nios2_oci|microarquiteturaGp3_nios2_qsys_0_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1l91:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01011000011100001110100001010000) (886680472) (1483794512) (5870E850)    ;(11000111101000110010101100001101) (1562782229) (-945607923) (-3-8-5-12-13-4-15-3)   ;(01101111100000101101100011111101) (-701896569) (1870846205) (6F82D8FD)   ;(01000000101110110011100000011001) (-2090849617) (1086011417) (40BB3819)   ;(00000011110000001011010001110011) (360132163) (62960755) (3C0B473)   ;(10001111000101101100111100110000) (370220624) (-1894330576) (-70-14-9-30-130)   ;(11010111000010000011011000001011) (-780777469) (-687327733) (-2-8-15-7-12-9-15-5)   ;(10001000000011110011011011011100) (-331693500) (-2012268836) (-7-7-150-12-9-2-4)   ;
;8;(11010001101000100111010111110000) (-1332337724) (-777882128) (-2-14-5-13-8-10-10)    ;(01011001010001001110000001010011) (973676475) (1497686099) (5944E053)   ;(11000001001100010011101001010011) (926391937) (-1053738413) (-3-14-12-14-12-5-10-13)   ;(01001100101100001100010101011001) (-693341117) (1286653273) (4CB0C559)   ;(01010010100011001101001000001001) (95667363) (1384960521) (528CD209)   ;(00011110110101101101000111000010) (-629416594) (517394882) (1ED6D1C2)   ;(00111111111000110111100011001001) (-819260281) (1071872201) (3FE378C9)   ;(10101010000110111001101011001000) (-423578822) (-1441031480) (-5-5-14-4-6-5-3-8)   ;
;16;(00110001110100110111010011110000) (1869705064) (835941616) (31D374F0)    ;(10111110011000011110110001000100) (2000071974) (-1100878780) (-4-1-9-14-1-3-11-12)   ;(00101100011110100001000001000011) (1141442807) (746197059) (2C7A1043)   ;(00100110010000010001001001011110) (325243840) (641798750) (2641125E)   ;(00001100010001101110000111101001) (1421560751) (205971945) (C46E1E9)   ;(10011000011000001111010011000011) (1694845469) (-1738476349) (-6-7-9-150-11-3-13)   ;(11011001100110000000110001000101) (-336804377) (-644346811) (-2-6-6-7-15-3-11-11)   ;(10000101000000000101101011100101) (-835271489) (-2063574299) (-7-10-15-15-10-5-1-11)   ;
;24;(10110001010101101101100111001011) (495260583) (-1319708213) (-4-14-10-9-2-6-3-5)    ;(10001010010100110010000111000011) (-110706131) (-1974263357) (-7-5-10-12-13-14-3-13)   ;(10110110000000111110110100101011) (970472323) (-1241256661) (-4-9-15-12-1-2-13-5)   ;(00101010000111101011001110100000) (912564344) (706655136) (2A1EB3A0)   ;(11110100101101111011100010001011) (-1322043565) (-189286261) (-11-4-8-4-7-7-5)   ;(10100001110011100110100101001111) (-1466829613) (-1580308145) (-5-14-3-1-9-6-11-1)   ;(01000110100111010011100000010001) (-1500249627) (1184708625) (469D3811)   ;(00100001100001010010010000001011) (-153745283) (562373643) (2185240B)   ;
;32;(10100111010001011110101100111110) (-908928654) (-1488590018) (-5-8-11-10-1-4-12-2)    ;(00111101001011001110100111001001) (-1076769881) (1026353609) (3D2CE9C9)   ;(11100100111110000111110001100100) (993265662) (-453477276) (-1-110-7-8-3-9-12)   ;(01001110010001110011101101100110) (-525848102) (1313291110) (4E473B66)   ;(11110010010110101111010111100110) (-1551205032) (-228919834) (-13-10-50-10-1-10)   ;(01011011111100001011101001011100) (1226651486) (1542503004) (5BF0BA5C)   ;(11011001111101111001001111101110) (-307098726) (-638086162) (-2-60-8-6-12-1-2)   ;(10100101010000010000001100100100) (-1110092686) (-1522466012) (-5-10-11-14-15-12-13-12)   ;
;40;(00101001100011010000110100100101) (848239149) (697109797) (298D0D25)    ;(11100110000001000000001011000011) (1118190821) (-435944765) (-1-9-15-11-15-13-3-13)   ;(10010111000100110010011001111001) (1369296337) (-1760352647) (-6-8-14-12-13-9-8-7)   ;(10111100110110011000100101111011) (1836010443) (-1126594181) (-4-3-2-6-7-6-8-5)   ;(10000010101000000011100011110101) (-1085292469) (-2103428875) (-7-13-5-15-12-70-11)   ;(00100000000111001011111101000101) (-287829791) (538754885) (201CBF45)   ;(11111110011011001110100101011000) (-144613250) (-26416808) (-1-9-3-1-6-10-8)   ;(11000011011010001101111111011111) (1144314551) (-1016537121) (-3-12-9-7-20-2-1)   ;
;48;(01101010001111111000111011110111) (-1224743577) (1782550263) (6A3F8EF7)    ;(10000011001101101000101000000001) (-1019821833) (-2093577727) (-7-12-12-9-7-5-15-15)   ;(01100101100101110110101001101010) (-1896785792) (1704421994) (65976A6A)   ;(10000010000111001111101010111111) (-1128151557) (-2112030017) (-7-13-14-30-5-4-1)   ;(00100000101111011100100011011111) (-237622959) (549308639) (20BDC8DF)   ;(01100000110110010111100101010010) (1918790874) (1624865106) (60D97952)   ;(01110011100000011001011000101000) (-102137894) (1937872424) (73819628)   ;(01100111010000000111000011010001) (-1722380623) (1732276433) (674070D1)   ;
;56;(11111100000101010101110101111001) (-372521207) (-65708679) (-3-14-10-10-2-8-7)    ;(11010011101001000000100010110001) (-1131806221) (-744224591) (-2-12-5-11-15-7-4-15)   ;(10111111110111110010110010001000) (2137332078) (-1075893112) (-40-20-13-3-7-8)   ;(00100010101000101111110011100000) (-44390956) (581106912) (22A2FCE0)   ;(00000001111001111100010100000101) (171742405) (31966469) (1E7C505)   ;(11100011111001111000101110100000) (888895156) (-471364704) (-1-12-1-8-7-4-60)   ;(10100000010010011110001101000011) (-1607932627) (-1605770429) (-5-15-11-6-1-12-11-13)   ;(11000000111100011011000001010101) (886486939) (-1057902507) (-3-150-14-4-15-10-11)   ;
;64;(10000111011111100001111011110001) (-597909473) (-2021777679) (-7-8-8-1-14-10-15)    ;(11001010100001110001111110100101) (2053774459) (-897114203) (-3-5-7-8-140-5-11)   ;(00100101101010110011111010000101) (257669909) (631979653) (25AB3E85)   ;(11111001111101001011100000100010) (-602643736) (-101402590) (-60-11-4-7-13-14)   ;(10010000101010101101001110011010) (717224798) (-1867852902) (-6-15-5-5-2-12-6-6)   ;(00001000111101011110010001001100) (1075362114) (150332492) (8F5E44C)   ;(00111001110100010010110011001110) (-1425708276) (970009806) (39D12CCE)   ;(10000000111100101110110101101111) (-1260760277) (-2131563153) (-7-150-13-1-2-9-1)   ;
;72;(01101010001010011011011111010110) (-1230117218) (1781118934) (6A29B7D6)    ;(10001011100100010011110011110101) (8909531) (-1953415947) (-7-4-6-14-12-30-11)   ;(01100011100000010101111010001000) (-2102193734) (1669422728) (63815E88)   ;(00111011010110011000111001110011) (-1263627429) (995724915) (3B598E73)   ;(01110011101111111010010111010100) (-84728220) (1941939668) (73BFA5D4)   ;(01110111110000001001110011100011) (317665399) (2009111779) (77C09CE3)   ;(10000011100110100100000001111011) (-988886661) (-2087042949) (-7-12-6-5-11-15-8-5)   ;(01100100001100110111001100001011) (-2027779531) (1681093387) (6433730B)   ;
;80;(01000100001010000100111100100100) (-1735436204) (1143492388) (44284F24)    ;(11110101110101010111011000101110) (-1212504722) (-170559954) (-10-2-10-8-9-13-2)   ;(10110110010111010110001101101101) (996967425) (-1235393683) (-4-9-10-2-9-12-9-3)   ;(11010001110001111000011010111000) (-1321107214) (-775453000) (-2-14-3-8-7-9-4-8)   ;(11110011110010001101001011110101) (-1415626413) (-204942603) (-12-3-7-2-130-11)   ;(00110101011011011100010101011000) (-2056592062) (896386392) (356DC558)   ;(01011001000101110111001011101011) (958187705) (1494708971) (591772EB)   ;(01111001111000001111110110110100) (727725720) (2044788148) (79E0FDB4)   ;
;88;(11101000100100110010111101011001) (1561817049) (-393007271) (-1-7-6-12-130-10-7)    ;(00100101100111010001000010001010) (252242916) (631050378) (259D108A)   ;(10111011010101111010011111111000) (1695429638) (-1151883272) (-4-4-10-8-5-80-8)   ;(01001000001001011110001110111100) (-1136121974) (1210442684) (4825E3BC)   ;(01010010110011110100010100100010) (116158794) (1389315362) (52CF4522)   ;(01111001111001000011000101101011) (728579609) (2044997995) (79E4316B)   ;(10001100000011010110000000000100) (67933170) (-1945280508) (-7-3-15-2-9-15-15-12)   ;(10100111010101001110000100011000) (-905133702) (-1487609576) (-5-8-10-11-1-14-14-8)   ;
;96;(01001110001010000001110010100010) (-535467406) (1311251618) (4E281CA2)    ;(11111011101111001000000110011010) (-420677146) (-71532134) (-4-4-3-7-14-6-6)   ;(01001010111011100111011001000000) (-874010548) (1257141824) (4AEE7640)   ;(01111101001100110011111001100011) (1072186199) (2100510307) (7D333E63)   ;(10110001010110101010101010011100) (496231104) (-1319458148) (-4-14-10-5-5-5-6-4)   ;(01001111010000111110110000100110) (-426717602) (1329851430) (4F43EC26)   ;(00011110110001110001110001110101) (-633351131) (516365429) (1EC71C75)   ;(10001000001101101101011111111111) (-319773057) (-2009671681) (-7-7-12-9-2-80-1)   ;
;104;(00000011101111110011000101011001) (357630531) (62861657) (3BF3159)    ;(01100100111111101001001011100011) (-1964939601) (1694405347) (64FE92E3)   ;(10010110011110100000001101100001) (1301074707) (-1770388639) (-6-9-8-5-15-12-9-15)   ;(01010010110100111001001011000001) (117227653) (1389597377) (52D392C1)   ;(11101101100100011100101110001001) (2061535129) (-309212279) (-1-2-6-14-3-4-7-7)   ;(01010111011011001100100101111011) (585660925) (1466747259) (576CC97B)   ;(01101011001111111111101101101010) (-1124675392) (1799355242) (6B3FFB6A)   ;(00110101110100100100100010100001) (-2025490351) (902973601) (35D248A1)   ;
;112;(11111001000001000101111001000000) (-676720700) (-117154240) (-6-15-11-10-1-120)    ;(01100111111011000010101000010100) (-1669425920) (1743530516) (67EC2A14)   ;(11000110101010001101001110110100) (1464308478) (-962014284) (-3-9-5-7-2-12-4-12)   ;(00100001010110111111101110000110) (-168191690) (559676294) (215BFB86)   ;(11000110100111000001111101100110) (1459174360) (-962846874) (-3-9-6-3-140-9-10)   ;(01000010010001001101010101101101) (-1926331093) (1111807341) (4244D56D)   ;(00011011001110010010100011110011) (-978742933) (456730867) (1B3928F3)   ;(01110011000110100010001000110110) (-136029878) (1931092534) (731A2236)   ;
;120;(00111000110101111000101100100111) (-1524229145) (953649959) (38D78B27)    ;(00000101100111001001001001001000) (547111110) (94147144) (59C9248)   ;(01011111100001111010010001001010) (1594238464) (1602724938) (5F87A44A)   ;(10101011101001011110110100101110) (-278927674) (-1415189202) (-5-4-5-10-1-2-13-2)   ;(11000000010100100100000001011001) (836596945) (-1068351399) (-3-15-10-13-11-15-10-7)   ;(10011000000010101011101101110010) (1667208728) (-1744127118) (-6-7-15-5-4-4-8-14)   ;(01110100001101111100100111110101) (-26706179) (1949813237) (7437C9F5)   ;(01111110110011101010110001110100) (1221075220) (2127473780) (7ECEAC74)   ;
;128;(11100100010110011101111000101101) (943546573) (-463872467) (-1-11-10-6-2-1-13-3)    ;(01110000001101110001001110000010) (-426839342) (1882657666) (70371382)   ;(10011110010111001001000101101001) (-2003183579) (-1638100631) (-6-1-10-3-6-14-9-7)   ;(11100000000110011110110001110001) (523555679) (-535171983) (-1-15-14-6-1-3-8-15)   ;(10001010100010100010010101001010) (-92904322) (-1970657974) (-7-5-7-5-13-10-11-6)   ;(01011101011010110001111001110101) (1385133517) (1567301237) (5D6B1E75)   ;(10110110100110100001100000100110) (1016119916) (-1231415258) (-4-9-6-5-14-7-13-10)   ;(00011000100101011111010011111010) (-1249594924) (412480762) (1895F4FA)   ;
;136;(11110011010101111100101011001111) (-1452032461) (-212350257) (-12-10-8-3-5-3-1)    ;(11010101001001001000011010101011) (-971707229) (-719026517) (-2-10-13-11-7-9-5-5)   ;(00011110010110011000010001000010) (-668665194) (509183042) (1E598442)   ;(11011000110101001100011100101101) (-417667027) (-657144019) (-2-7-2-11-3-8-13-3)   ;(11111000100101110011111101011111) (-732140241) (-124305569) (-7-6-8-120-10-1)   ;(01111101111100000111100001000100) (1131623160) (2112911428) (7DF07844)   ;(01100000001111000000001110000110) (1869517958) (1614545798) (603C0386)   ;(01011111101001001000110011010000) (1603622672) (1604619472) (5FA48CD0)   ;
;144;(01111101101011010000101101001110) (1110754572) (2108492622) (7DAD0B4E)    ;(11011000000001100011000101000110) (-481379976) (-670682810) (-2-7-15-9-12-14-11-10)   ;(11011101000001101011000111010101) (18720243) (-586763819) (-2-2-15-9-4-14-2-11)   ;(10100100001011001110101010010011) (-1217128907) (-1540560237) (-5-11-13-3-1-5-6-13)   ;(10010011011111011000100011001010) (1001977478) (-1820489526) (-6-12-8-2-7-7-3-6)   ;(00001100011011101001101000100011) (1433515043) (208575011) (C6E9A23)   ;(10111000000110111101111110100011) (1376463513) (-1206132829) (-4-7-14-4-20-5-13)   ;(00101000000001110111110011110000) (706709064) (671579376) (28077CF0)   ;
;152;(10011010101010111001011110101010) (1917386818) (-1700030550) (-6-5-5-4-6-8-5-6)    ;(10110110010110010111111000110100) (995982934) (-1235648972) (-4-9-10-6-8-1-12-12)   ;(01000011011011111100110100101011) (-1813737195) (1131400491) (436FCD2B)   ;(10111110100011111110001111100001) (2013467611) (-1097866271) (-4-1-70-1-12-1-15)   ;(11011010111010000000110000101111) (-210804425) (-622326737) (-2-5-1-7-15-3-13-1)   ;(11101001010110111000000111100110) (1643890264) (-379878938) (-1-6-10-4-7-14-1-10)   ;(01110110011111110111101100011011) (195224489) (1988066075) (767F7B1B)   ;(00100011110100100001100100001101) (69447119) (600971533) (23D2190D)   ;
;160;(11011011110100010011101110010010) (-118574860) (-607044718) (-2-4-2-14-12-4-6-14)    ;(10111010000001001011110011101101) (1570842225) (-1174094611) (-4-5-15-11-4-3-1-3)   ;(11000101100110101011010010101001) (1358689065) (-979716951) (-3-10-6-5-4-11-5-7)   ;(11010001100011001101100101111010) (-1339655910) (-779298438) (-2-14-7-3-2-6-8-6)   ;(11111101110010011110111011111001) (-215410407) (-37097735) (-2-3-6-1-10-7)   ;(11100101110100110100001100011011) (1081830951) (-439139557) (-1-10-2-12-11-12-14-5)   ;(00110110000101000101110110111010) (-1984877920) (907304378) (36145DBA)   ;(00111000000110010000000111111101) (-1583733817) (941163005) (381901FD)   ;
;168;(00101011100001001010001100011101) (1046154139) (730112797) (2B84A31D)    ;(01010110110100111011100000110101) (517250417) (1456715829) (56D3B835)   ;(10000010110110000011101001001111) (-1069291717) (-2099758513) (-7-13-2-7-12-5-11-1)   ;(01010010000111010010101110011010) (59741984) (1377643418) (521D2B9A)   ;(00000010001001000101100100011010) (211054432) (35936538) (224591A)   ;(10000000110101111110101001010000) (-1269561716) (-2133333424) (-7-15-2-8-1-5-110)   ;(01001001100000010101111010101100) (-1007226394) (1233215148) (49815EAC)   ;(10011100100000010111011111100010) (2104946908) (-1669236766) (-6-3-7-14-8-8-1-14)   ;
;176;(11011000001111000001011100011101) (-465797047) (-667150563) (-2-7-12-3-14-8-14-3)    ;(10000010110101001110100010010100) (-1070162610) (-2099976044) (-7-13-2-11-1-7-6-12)   ;(00101101101001111010001011001111) (1256754021) (765960911) (2DA7A2CF)   ;(10101110000010000010111100000101) (-28266725) (-1375195387) (-5-1-15-7-130-15-11)   ;(11101010100001000111111010100111) (1758266765) (-360415577) (-1-5-7-11-8-1-5-9)   ;(11000101001110100011011011101110) (1328590170) (-986040594) (-3-10-12-5-12-9-1-2)   ;(10010000010001001111111010001101) (685850381) (-1874526579) (-6-15-11-110-1-7-3)   ;(11011010110110110001100011111001) (-216196111) (-623175431) (-2-5-2-4-14-70-7)   ;
;184;(00110110001100010101001000101011) (-1975683539) (909201963) (3631522B)    ;(00101011101011100011011101000110) (1058466210) (732837702) (2BAE3746)   ;(00000010110101111000110110011001) (265706631) (47680921) (2D78D99)   ;(10001110000011100010011101110001) (268096727) (-1911675023) (-7-1-15-1-13-8-8-15)   ;(00101110110100011000100111011011) (1369337437) (785484251) (2ED189DB)   ;(01100011101010101000001011101011) (-2089949591) (1672119019) (63AA82EB)   ;(01110101010000100010100110101111) (77973713) (1967270319) (754229AF)   ;(10100001000100000110001010110101) (-1526232865) (-1592761675) (-5-14-14-15-9-13-4-11)   ;
;192;(11100010100001100001100011100001) (758603859) (-494528287) (-1-13-7-9-14-7-1-15)    ;(11111100101011110011010000000000) (-324146000) (-55626752) (-3-50-12-1200)   ;(11001000101001111111101010101100) (1863932068) (-928515412) (-3-7-5-80-5-5-4)   ;(10111110010101101101100110110000) (1995260528) (-1101604432) (-4-1-10-9-2-6-50)   ;(01111100001111110011000001100011) (975179199) (2084515939) (7C3F3063)   ;(01001101001100110001111100111111) (-632866171) (1295195967) (4D331F3F)   ;(10001100110011101011000101101101) (128203721) (-1932611219) (-7-3-3-1-4-14-9-3)   ;(00101101001101010010101101011101) (1220258239) (758459229) (2D352B5D)   ;
;200;(00001101101101101100110100100010) (1555546442) (230083874) (DB6CD22)    ;(01110100010111111111010110001110) (-14678328) (1952445838) (745FF58E)   ;(11100100010100001100011011010010) (941332840) (-464468270) (-1-11-10-15-3-9-2-14)   ;(01010101011001111010111001010001) (384243473) (1432858193) (5567AE51)   ;(11101100001010101100011000001001) (1929732529) (-332741111) (-1-3-13-5-3-9-15-7)   ;(11111100110011101101000100101000) (-314227330) (-53554904) (-3-3-1-2-14-13-8)   ;(00011001001111111000111010010010) (-1177260074) (423595666) (193F8E92)   ;(01010111000110011010011011001100) (558839666) (1461298892) (5719A6CC)   ;
;208;(00000110010111001101110110110110) (627156666) (106749366) (65CDDB6)    ;(00000100111101001110000111111001) (475160771) (83157497) (4F4E1F9)   ;(10101001010111011000101000011110) (-502989094) (-1453487586) (-5-6-10-2-7-5-14-2)   ;(11010101000101101011111110001110) (-977272866) (-719929458) (-2-10-14-9-40-7-2)   ;(11100011000011010110011100011110) (820452954) (-485660898) (-1-12-15-2-9-8-14-2)   ;(11101011111011101011001011111110) (1890720894) (-336678146) (-1-4-1-1-4-130-2)   ;(10110100100011111101110100001111) (813462287) (-1265640177) (-4-11-70-2-2-15-1)   ;(11110100101101110101110001000110) (-1322121672) (-189309882) (-11-4-8-10-3-11-10)   ;
;216;(01001101100111001001011001010000) (-600370528) (1302107728) (4D9C9650)    ;(11110010110111110101100011011000) (-1510123450) (-220243752) (-13-20-10-7-2-8)   ;(01100111101011001110001101110011) (-1689289381) (1739383667) (67ACE373)   ;(01111100110010101100111000111100) (1020096130) (2093665852) (7CCACE3C)   ;(11110100111100111111010111010101) (-1303005053) (-185338411) (-110-120-10-2-11)   ;(00101011111010011111010110011000) (1077405334) (736753048) (2BE9F598)   ;(11110111100010001001100100001000) (-1035663370) (-142042872) (-8-7-7-6-6-15-8)   ;(11110110011111000010111100000111) (-1140750371) (-159633657) (-9-8-3-130-15-9)   ;
;224;(10001000000010101000010010010001) (-332824613) (-2012576623) (-7-7-15-5-7-11-6-15)    ;(10011100001110010110011111010000) (2080936884) (-1673959472) (-6-3-12-6-9-8-30)   ;(11011000100110110100010011010010) (-436168160) (-660912942) (-2-7-6-4-11-11-2-14)   ;(01111100001000011001100001111100) (967863230) (2082576508) (7C21987C)   ;(01001001010111100000001101110111) (-1020082081) (1230898039) (495E0377)   ;(00011100100010000111000001101101) (-852897141) (478703725) (1C88706D)   ;(10111111000010110100001100100101) (2072347315) (-1089780955) (-40-15-4-11-12-13-11)   ;(01111001111111001100100101000100) (734693560) (2046609732) (79FCC944)   ;
;232;(11111101100011000001110110000001) (-234761177) (-41149055) (-2-7-3-14-2-7-15)    ;(11110100111100010110100010101110) (-1303513522) (-185505618) (-110-14-9-7-5-2)   ;(11001111011001111110011101010001) (-1751046961) (-815274159) (-30-9-8-1-8-10-15)   ;(01110101100100000111101100010110) (101624482) (1972402966) (75907B16)   ;(11011000010110011100011111000001) (-456466781) (-665204799) (-2-7-10-6-3-8-3-15)   ;(00000101111011110010111000000010) (573627002) (99560962) (5EF2E02)   ;(00011111010110000000001011001001) (-568965985) (525861577) (1F5802C9)   ;(10001100101101001001001010001011) (119784379) (-1934323061) (-7-3-4-11-6-13-7-5)   ;
;240;(00011001111001100101101101011111) (-1123511759) (434527071) (19E65B5F)    ;(10011100001110110111101110101011) (2081348819) (-1673823317) (-6-3-12-4-8-4-5-5)   ;(00100010101111001000110101111101) (-37860721) (582782333) (22BC8D7D)   ;(00000011101010100000111001011111) (352407137) (61476447) (3AA0E5F)   ;(01111101001101011111010011111111) (1072921433) (2100688127) (7D35F4FF)   ;(11100101001000001000101001101110) (1027294674) (-450852242) (-1-10-13-15-7-5-9-2)   ;(01000100111111011101010001110111) (-1670131481) (1157485687) (44FDD477)   ;(01110100101010000001111100011100) (9566490) (1957175068) (74A81F1C)   ;
;248;(01101001001101101101010011110001) (-1326898583) (1765201137) (6936D4F1)    ;(00110111010111111100001010100010) (-1862193350) (929022626) (375FC2A2)   ;(00100010101000000111111100100110) (-44889850) (580943654) (22A07F26)   ;(01110000000111000001101001001101) (-435435829) (1880889933) (701C1A4D)   ;(10101111010011010010010101010111) (92928397) (-1353898665) (-50-11-2-13-10-10-9)   ;(10111010110010000101101010000010) (1631761072) (-1161274750) (-4-5-3-7-10-5-7-14)   ;(00101001110011111111011000000010) (868805706) (701494786) (29CFF602)   ;(00111110000101111100110010101011) (-984188339) (1041747115) (3E17CCAB)   ;


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,695 / 116,715 ( 2 % ) ;
; C16 interconnects           ; 27 / 3,886 ( < 1 % )    ;
; C4 interconnects            ; 1,462 / 73,752 ( 2 % )  ;
; Direct links                ; 312 / 116,715 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )         ;
; Local interconnects         ; 918 / 39,600 ( 2 % )    ;
; R24 interconnects           ; 44 / 3,777 ( 1 % )      ;
; R4 interconnects            ; 1,923 / 99,858 ( 2 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.47) ; Number of LABs  (Total = 136) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 13                            ;
; 13                                          ; 3                             ;
; 14                                          ; 7                             ;
; 15                                          ; 18                            ;
; 16                                          ; 72                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.28) ; Number of LABs  (Total = 136) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 90                            ;
; 1 Clock                            ; 116                           ;
; 1 Clock enable                     ; 45                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 23                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.66) ; Number of LABs  (Total = 136) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 5                             ;
; 16                                           ; 12                            ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 8                             ;
; 21                                           ; 10                            ;
; 22                                           ; 11                            ;
; 23                                           ; 11                            ;
; 24                                           ; 10                            ;
; 25                                           ; 11                            ;
; 26                                           ; 8                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.24) ; Number of LABs  (Total = 136) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 9                             ;
; 2                                               ; 5                             ;
; 3                                               ; 3                             ;
; 4                                               ; 3                             ;
; 5                                               ; 3                             ;
; 6                                               ; 6                             ;
; 7                                               ; 13                            ;
; 8                                               ; 14                            ;
; 9                                               ; 14                            ;
; 10                                              ; 11                            ;
; 11                                              ; 12                            ;
; 12                                              ; 11                            ;
; 13                                              ; 6                             ;
; 14                                              ; 5                             ;
; 15                                              ; 10                            ;
; 16                                              ; 7                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.61) ; Number of LABs  (Total = 136) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 9                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 5                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 6                             ;
; 20                                           ; 6                             ;
; 21                                           ; 3                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 2                             ;
; 25                                           ; 6                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 4                             ;
; 33                                           ; 3                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 30           ; 0            ; 30           ; 0            ; 0            ; 34        ; 30           ; 0            ; 34        ; 34        ; 0            ; 24           ; 0            ; 0            ; 6            ; 0            ; 24           ; 6            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 34           ; 4            ; 34           ; 34           ; 0         ; 4            ; 34           ; 0         ; 0         ; 34           ; 10           ; 34           ; 34           ; 28           ; 34           ; 10           ; 28           ; 34           ; 34           ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; columns_export[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns_export[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns_export[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns_export[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns_export[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_read_write      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_register_select ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_enable_op       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rows_export[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_reset_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE30F23C7 for design "microarquiteturaGp3"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'microarquiteturaGp3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'microarquiteturaGp3/synthesis/submodules/microarquiteturaGp3_nios2_qsys_0.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_clk~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|enable_op
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|done
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|result[0]
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|state.busy_state
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|register_select~0
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out[4]~0
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~1
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~2
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~3
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X22_Y22 to location X33_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (144001): Generated suppressed messages file /home/aluno/Documentos/microarquiteturaGp3/output_files/microarquiteturaGp3.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 574 megabytes
    Info: Processing ended: Wed Jun 26 12:28:30 2019
    Info: Elapsed time: 00:01:00
    Info: Total CPU time (on all processors): 00:00:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/aluno/Documentos/microarquiteturaGp3/output_files/microarquiteturaGp3.fit.smsg.


