use crate::verilog::data::VerilogData;
use crate::verilog::wire::VerilogWire;

struct VerilogAssign {
    left: VerilogData<VerilogWire>,
    right: 
}