# 13. 组合逻辑中避免latch产生



## Latch的定义

​	Latch就是锁存器，是一种对输入信号电平敏感的存储单元电路，可以在特定输入信号作用下改变状态，并在没有新的输入信号时保持当前状态

​	Latch与触发器的区别，触发器是时钟边沿变化，与时钟信号同步工作，因此在抑制噪声和异步信号方面更加稳定



## Latch的危害

​	**1、毛刺（Glitch）问题**

​	Latch可能导致输出信号产生瞬态的、不稳定的值，这些毛刺可能会传播到电路的其它部分，引起不可预测的行为

​	**2、时序分析困难**

​	Latch的存在使得时序分析变得更加复杂，因为它们的行为不依赖于时钟信号，这使得确定准确的时序约束变得困难

​	**3、设计可维护性差**

​	Latch的存在使得设计难以理解和维护，因为它们的非同步特性可能导致难以追踪的问题



## Latch的产生

​	Latch在FPGA设计中的产生通常与代码逻辑有关系，在组合逻辑中容易出现

### 1、不完整的条件语句

​	在Verilog或VHDL中，如果if语句没有完全覆盖所有可能的条件，或者case语句没有使用default分支，就可能导致latch的产生

​	**1）不完整的if语句（没有else）**

​	产生latch的代码如下：

```verilog
reg q;
always @(*) begin
    if(en)
        q = data_in;	// 如果en为0，q没有被赋值，产生latch
end
```

​	避免latch的代码如下：

```verilog
reg q;
always @(*) begin
    if(en)
        q = data_in;
    else
        q = 1'b0;
end
```

​	**2）不完整的case语句（没有default）**

​	产生latch的代码如下：

```verilog
reg q;
always @(*) begin
    case(sel)
        2'b00: q = data0;
        2'b01: q = data1;
        // 没有default分支，sel为2‘b00或2’b11时产生latch
    endcase
end
```

​	避免latch的代码如下：

```verilog
reg q;
always @(*) begin
    case(sel)
        2'b00: q = data0;
        2'b01: q = data1;
        default: q = 0;
    endcase
end
```

### 2、信号自我赋值

​	在组合逻辑中，如果一个信号的赋值依赖于其自身的当前值，也可能导致latch的产生

​	产生latch的代码如下：

```verilog
reg q;
always @(*) begin
    case(sel)
        2'b00: q = q;	// q赋值给自身，产生latch
        2'b01: q = 1'b1;
       	default: q = 1'b0;
    endcase
end
```

​	