{"patent_id": "10-2022-0172637", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0087902", "출원번호": "10-2022-0172637", "발명의 명칭": "다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법 및 그에 의한 다중 채널", "출원인": "(재)한국나노기술원", "발명자": "신주원"}}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 상에 선택적 희생층 및 단위 채널 나노쉬트가 교번적으로 적층된 다중 나노쉬트 구조체를 형성하는 단계;상기 다중 나노쉬트 구조체를 선택적으로 식각하여 소스/드레인 재성장 영역을 형성하는 단계;상기 소스/드레인 재성장 영역에 소스/드레인 층을 형성하는 단계;상기 선택적 희생층을 제거하여, 다중 채널 나노쉬트 구조체를 형성하는 단계;상기 소스/드레인 층 상에 소스/드레인 컨택층을 형성하는 단계;상기 다중 채널 나노쉬트 구조체에 올 어라운드 게이트층을 형성하는 단계;를 포함하며,상기 단위 채널 나노쉬트는,제1장벽층/채널층/제2장벽층을 포함하며, 상기 채널층의 양측 계면에 2DEG층이 각각 형성된 것을 특징으로 하는다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 단위 채널 나노쉬트는,InAlN층/GaN층/InAlN층을 포함하여, 상기 GaN층 상의 계면에 2DEG층이 각각 형성된 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서, 상기 선택적 희생층은,ZnO를 포함하는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1항에 있어서, 상기 다중 나노쉬트 구조체는,hybrid PAMBE(Plasma assisted molecular beam epitaxy) 또는 MOCVD(metal organic chemical vapordeposition) 방법에 의해 상기 기판 상에 에피성장되는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1항에 있어서, 상기 소스/드레인 재성장 영역을 형성하는 단계는,상기 다중 나노쉬트 구조체 상에 소스/드레인 재성장 예정 영역을 노출시키는 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴을 식각 마스크로 상기 다중 나노쉬트 구조체를 식각하는 단계;를 포함하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5항에 있어서,상기 마스크 패턴은 SiO2 및 Al2O3 중 어느 하나를 포함하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2024-0087902-3-제 1항에 있어서, 상기 소스/드레인 층은,n+ GaN으로 형성되며, 상기 다중 채널 나노쉬트 구조체와 접촉되어 형성되는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1항에 있어서, 상기 선택적 희생층은,HCl:H2SO4 = 1:1~2의 식각 용액을 이용하여 제거되는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1항에 있어서, 상기 기판과 다중 채널 나노쉬트 구조체 사이에는 버퍼층을 더 형성하는 것을 특징으로 하는다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9항에 있어서, 상기 선택적 희생층의 제거로, 상기 다중 채널 나노쉬트 구조체와 상기 버퍼층은 분리되어 형성되는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "기판 상에 제1장벽층/채널층/제2장벽층을 포함하는 단위 채널 나노쉬트가 다중 적층되어 형성되며, 각 단위 채널 나노쉬트는 이격되게 형성된 다중 채널 나노쉬트 구조체;상기 기판 상의 상기 다중 채널 나노쉬트 구조체 측면의 소스/드레인 재성장 영역에 형성된 소스/드레인 층;상기 소스/드레인 층 상에 형성된 소스/드레인 컨택층;상기 다중 채널 나노쉬트 구조체의 게이트 영역에 형성되며, 상기 단위 채널 나노쉬트를 각각 올 어라운드하는게이트층;을 포함하며,상기 단위 채널 나노쉬트의 채널층의 양측 계면에 2DEG층이 각각 형성된 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11항에 있어서, 상기 단위 채널 나노쉬트는,InAlN층/GaN층/InAlN층을 포함하여, 상기 GaN층 상의 계면에 2DEG층이 각각 형성된 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12항에 있어서, 상기 소스/드레인 층은,n+ GaN으로 형성되며, 상기 다중 채널 나노쉬트 구조체와 접촉되어 형성되는 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11항에 있어서, 상기 기판과 다중 채널 나노쉬트 구조체 사이에는 버퍼층이 더 형성된 것을 특징으로 하는다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자."}
{"patent_id": "10-2022-0172637", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14항에 있어서, 상기 버퍼층과 상기 다중 채널 나노쉬트 구조체는 분리되어 형성된 것을 특징으로 하는 다중채널 나노쉬트를 이용한 게이트 올 어라운드 소자."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 게이트 올 어라운드 소자의 제조방법 및 게이트 올 어라운드 소자에 관한 것으로서, 기판 상에 선택적 희생층 및 단위 채널 나노쉬트가 교번적으로 적층된 다중 나노쉬트 구조체를 형성하는 단계와, 상기 다중 나노쉬 트 구조체를 선택적으로 식각하여 소스/드레인 재성장 영역을 형성하는 단계와, 상기 소스/드레인 재성장 영역에 (뒷면에 계속)"}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 게이트 올 어라운드 소자의 제조방법 및 게이트 올 어라운드 소자에 관한 것으로서, 채널층의 양측 계면에 2DEG층이 형성된 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법 및 그에 의한 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자에 관한 것이다."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능, 스마트폰 등과 같은 기술의 발전은 반도체 소자의 정보 처리량 증가로 인해 고 집적화 및 낮은 소비 전력 특성이 요구된다. 반도체 소자의 집적화를 증가시키는 방안으로는 3차원 구조를 이용한 게이트 올 어라운 드(gate-all-around, GAA) 트랜지스터가 제안되고 있다. 게이트 올 어라운드 트랜지스터는 도 1a에 도시된 바와 같이, 게이트 전극이 채널층을 감싸는 구조를 갖는다. 이러한 게이트 올 어라운드 트랜지스터는 3차원 구조를 이용하여 소자의 집적화를 증가시키고, 독립적인 채널층 을 형성함으로써 누설 전류(leakage current)를 방지한다. 또한, 게이트 누설 전류(gate leakage current)를 감소시키고, 게이트 필드(gate field)의 조절이 유리하며, 동작 전압을 감소시키는 장점이 있다. 최근에는 도 1b에 도시된 바와 같이, 게이트 올 어라운드 트랜지스터의 채널층을 다중으로 형성하여, 동일한 입 력 전압에 대한 전류를 증가시키고, 고성능 특성을 구현할 수 있으며, 채널층의 종류에 따라 더욱 낮은 구동 전 압에서 구동이 가능하여, 고집적도의 구현이 가능하다. 종래의 다중 채널층을 갖는 게이트 올 어라운드 트랜지스터는 기판 상에 채널층과 희생층을 번갈아 형성한 다중 나노쉬트(multi-nanosheet)를 형성하고, 소스 및 드레인을 형성한 후, 희생층을 선택적으로 식각하고, 게이트 전극을 형성하는 방법이 일반적으로 사용되고 있다. 그러나, 종래 기술에 따르면 채널층과 희생층을 다층으로 형성함에 따라 격자 불일치에 따른 에피 성장의 어려 움이 있어 전자 이동도를 감소시키게 된다. 또한, 희생층을 식각하는 과정에서 채널층의 손상을 초래하게 되어 채널층의 표면 거칠기를 증가시키고, 조성 불균일에 의한 전자 이동도의 감소로 인해 전류 밀도 저하에 따른 소자의 성능을 저하시키게 된다."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상기 필요성에 의해 도출된 것으로서, 채널층의 양측에 장벽층을 형성하여 채널층 계면에 2DEG층이 형성된 다중 채널 나노쉬트 구조체를 제공하여 전하 이동도를 높여 전류 밀도를 개선시킨 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법 및 그에 의한 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소 자의 제공을 그 목적으로 한다."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위한 본 발명은, 기판 상에 선택적 희생층 및 단위 채널 나노쉬트가 교번적으로 적층된 다중 나노쉬트 구조체를 형성하는 단계와, 상기 다중 나노쉬트 구조체를 선택적으로 식각하여 소스/드레인 재성 장 영역을 형성하는 단계와, 상기 소스/드레인 재성장 영역에 소스/드레인 층을 형성하는 단계와, 상기 선택적 희생층을 제거하여, 다중 채널 나노쉬트 구조체를 형성하는 단계와, 상기 소스/드레인 층 상에 소스/드레인 컨 택층을 형성하는 단계와, 상기 다중 채널 나노쉬트 구조체에 올 어라운드 게이트층을 형성하는 단계를 포함하며, 상기 단위 채널 나노쉬트는, 제1장벽층/채널층/제2장벽층을 포함하며, 상기 채널층의 양측 계면에 2DEG층이 각각 형성된 것을 특징으로 하는 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법 및 그에 의한 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자를 기술적 요지로 한다. 또한, 본 발명의 일실시예에 따른 상기 단위 채널 나노쉬트는, InAlN층/GaN층/InAlN층을 포함하여, 상기 GaN층 상의 계면에 2DEG층이 각각 형성된 것이 바람직하다. 또한, 상기 선택적 희생층은, ZnO를 포함하는 것이 바람직하다. 또한, 상기 다중 나노쉬트 구조체는, hybrid PAMBE(Plasma assisted molecular beam epitaxy) 또는 MOCVD(metal organic chemical vapor deposition) 방법에 의해 상기 기판 상에 에피성장되는 것이 바람직하다. 또한, 상기 소스/드레인 재성장 영역을 형성하는 단계는, 상기 다중 나노쉬트 구조체 상에 소스/드레인 재성장 예정 영역을 노출시키는 마스크 패턴을 형성하는 단계 및 상기 마스크 패턴을 식각 마스크로 상기 다중 나노쉬 트 구조체를 식각하는 단계를 포함하는 것이 바람직하며, 여기에서 상기 마스크 패턴은 SiO2 및 Al2O3 중 어느 하나를 포함하는 것이 바람직하다. 또한, 상기 소스/드레인 층은, n+ GaN으로 형성되며, 상기 다중 채널 나노쉬트 구조체와 접촉되어 형성되는 것 이 바람직하다. 또한, 상기 선택적 희생층은, HCl:H2SO4 = 1:1~2의 식각 용액을 이용하여 제거되는 것이 바람직하다. 또한, 상기 기판과 다중 채널 나노쉬트 구조체 사이에는 버퍼층을 더 형성하는 것이 바람직하며, 상기 선택적 희생층의 제거로, 상기 다중 채널 나노쉬트 구조체와 상기 버퍼층은 분리되어 형성되는 것이 바람직하다."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 채널층의 양측에 장벽층을 형성하여 채널층 계면에 2DEG층이 형성된 다중 채널 나노쉬트 구조체를 제 공하여 전하 이동도를 높여 전류 밀도를 개선시킨 게이트 올 어라운드 소자를 제공하고자 하는 것이다. 또한 본 발명은 채널층의 에피 성장을 유도하는 선택적 희생층을 도입하여 에피 성장된 다중 채널 나노쉬트 구 조체를 제공함으로써, 전하 이동도를 높이며, 에피 성장에 따른 노말리오프(normally off) 모드로 사용할 수 있 어 저전력 효율을 갖는 게이트 올 어라운드 소자를 제공하게 된다. 또한 본 발명은 다중 채널 나노쉬트 구조체와 버퍼층이 이격형성되어 버퍼층으로의 전류의 누설을 최소화할 수 있어, 높은 전류 밀도를 갖는 고효율 게이트 올 어라운드 소자를 제공할 수 있게 된다. 또한 본 발명은 다중 채널 나노쉬트 구조체의 측면에 소스/드레인 재성장 영역을 형성하고, 상기 소스/드레인 재성장 영역 상에 소스/드레인 층을 형성하여 다중 채널 나노쉬트 구조체를 지지하여 구조적 안정화시키게 된다."}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는"}
{"patent_id": "10-2022-0172637", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 소자(device) 또는 층이 다른 소자 또는 층의 \"위(on)\" 또는 \"상(on)\"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 \"직접 위 (directly on)\" 또는 \"바로 위\"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 공간적으로 상대적인 용어인 \"아래(below)\", \"아래(beneath)\", \"하부(lower)\", \"위(above)\", \"상부(upper)\" 등 은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계 를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어있는 소자를 뒤집을 경우, 다른 소자의 \"아래(below 또는 beneath)\"로 기술된 소자는 다른 소자의 \"위(above)\" 에 놓여질 수 있다. 따라서, 예시적인 용어인 \"아래\"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명 세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함한다 (comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다 른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한 일반적으 로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 이하에서는 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명하고자 한다. 도 2는 본 발명의 일 실시예에 따른 다중 나노쉬트 구조체의 제조방법에 대한 모식도이고, 도 3은 본 발명의 일실시예에 따른 게이트 올 어라운드 소자의 제조방법에 대한 모식도이고, 도 4는 본 발명의 일실시예에 따른 게이트 올 어라운도 소자 의 측면 모식도를 나타낸 도이고, 도 5는 본 발명의 일실시예에 따른 단위 채널 나노쉬트에서의 에너지 밴 드갭 상태를 나타낸 모식도이고, 도 6은 본 발명의 일실시예에 따라 제조된 게이트 올 어라운드 소자에 대한 모 식도를 나타낸 것이다. 도시된 바와 같이 본 발명에 따른 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자의 제조방법은, 기판 상에 선택적 희생층 및 단위 채널 나노쉬트가 교번적으로 적층된 다중 나노쉬트 구조체를 형성하는 단계와, 상기 다중 나노쉬트 구조체를 선택적으로 식각하여 소스/드레인 재성장 영역을 형 성하는 단계와, 상기 소스/드레인 재성장 영역에 소스/드레인 층을 형성하는 단계와, 상기 선택적 희 생층을 제거하여, 다중 채널 나노쉬트 구조체를 형성하는 단계와, 상기 소스/드레인 층 상에 소 스/드레인 컨택층을 형성하는 단계와, 상기 다중 채널 나노쉬트 구조체에 올 어라운드 게이트층(90 0)을 형성하는 단계를 포함하며, 상기 단위 채널 나노쉬트는, 제1장벽층/채널층/제2장벽층(36 0)을 포함하며, 상기 채널층의 양측 계면에 2DEG층이 각각 형성된 것을 특징으로 한다. 본 발명은 채널층의 양측에 장벽층을 형성하여 채널층 계면에 2DEG층이 형성된 다중 채널 나노쉬트 구조체를 제공하여 전하 이동도를 높여 전류 밀도를 개선시킨 게이트 올 어라운드 소자를 제공하고자 하는 것이다. 또한 본 발명은 채널층의 에피 성장을 유도하는 선택적 희생층을 도입하여 에피 성장된 다중 채널 나 노쉬트 구조체를 제공함으로써, 전하 이동도를 높이며, 에피 성장에 따른 노말리오프(normally off) 모드 로 사용할 수 있어 저전력 효율을 갖는 게이트 올 어라운드 소자를 제공하게 된다. 본 발명에 따른 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자를 제조하기 위해서는, 기판 상에 선택적 희생층 및 단위 채널 나노쉬트가 교번적으로 적층된 다중 나노쉬트 구조체를 형성한다 (도 2). 상기 기판은 소자 특히 반도체 소자를 제공하기 위한 무기 기판 또는 유기 기판을 포함하며, 경질 또는 플 렉시블 기판이 사용될 수 있다. 예컨대 반도체 기판으로 실리콘, GaN, GaAs, SiC, AlN, BN, GaN, InP 등이 사 용될 수 있으며, 절연기판으로 사파이어, 유리 및 Quartz 등이 사용될 수 있다. 본 발명의 일실시예로 사파이어 기판이 사용되었다. 먼저, 상기 기판 상에 첫번째 선택적 희생층을 형성하고, 상기 첫번째 선택적 희생층 상에 단위 채널 나노쉬트를 형성하며, 그 상부에 두번째 선택적 희생층을 형성한다. 이와 같이 선택적 희생층 과 단위 채널 나노쉬트를 교번적으로 적층 형성하여, 다중 나노쉬트 구조체를 형성한다. 즉, 상기 선택적 희생층은 단위 채널 나노쉬트 양측에 형성되어, 소자의 제조시 제거되어, 각 단위 채널 나노쉬트가 isolation되도록 하고, 게이트 전극이 단위 채널 나노쉬트를 올 어라운드(all around)할 수 있도록 이격되게 형성되도록 하는 것이다. 상기 단위 채널 나노쉬트는, 제1장벽층/채널층/제2장벽층을 포함하는 것으로, 채널층 (channel layer)의 양측에 장벽층(barrier layer)이 형성된 구조로, 채널층의 양측 계면에 2DEG층이 각각 형성되게 된다. 즉, 장벽층과 채널층의 이종 물질의 접합에 의한 밴드갭 차이로 채널층 상의 계 면에 2DEG층이 형성되게 된다. 이러한 채널층 양측에 2DEG층이 형성됨으로써, 전하 이동도를 높이면서 드레인 전류(Id) 및 트랜스컨덕턴 스(transconductance) Gm의 증가로 높은 출력을 갖는 소자를 제공하게 되는 것이다. 종래의 나노쉬트 구조는 채널층과 하나의 장벽층으로 이루어져 채널층과 장벽층 사이의 계면의 채널층 상에 2DEG층이 형성되었으나, 본 발명에 따른 단위 채널 나노쉬트는 채널층 양측에 장벽층이 형성되어 채 널층 상의 계면에 2DEG층이 각각 형성됨으로써, 단일 2DEG층보다 높은 출력과 Gm을 갖는 특징을 나타낸다. 특히 본 발명은 상기 단위 채널 나노쉬트를 에피 성장할 수 있도록 유도하는 선택적 희생층을 도입하 여 에피 성장된 다중 채널 나노쉬트 구조체를 제공함으로써, 전하 이동도를 더욱 높이고, 에피 성장에 따 른 노말리오프(normally off) 모드로 사용할 수 있어 저전력 효율을 갖는 게이트 올 어라운드 소자를 제공하게 된다. 즉, 선택적 희생층과 제1장벽층/채널층/제2장벽층의 구조를 갖는 단위 채널 나노쉬트(30 0)와의 격자 상수 차이를 최소화하는 물질들을 각각 도입함으로써 단위 채널 나노쉬트의 에피 성장을 유도 하도록 한다. 본 발명의 채널층과의 이종 접합에 따른 결함을 최소화하기 위하여 같은 결정 구조를 가지면서, 격자 불일 치가 최소화되는 물질을 선택적 희생층으로 도입하고, 이를 단위 채널 나노쉬트와 교번적으로 형성함 으로써, 결함을 최소화시키도록 한다. 즉, 선택적 희생층이 단위 채널 나노쉬트 사이에 위치함으로써, 격자 불일치에 의한 관통 전위 등의 전파를 억제하게 되며, 이에 따라 단위 채널 나노쉬트 의 에피 성장을 유도하게 되면서, 다중으로 적층되는 다중 채널 나노쉬트 구조체가 전체적으로 에피 성장 이 유도되게 된다. 본 발명의 일실시예로 채널층으로 GaN층을 사용하는 경우, GaN은 기본적으로 육방정계 구조(Hexagonal crystal structure)로 Wurtzite 구조, 스페이스 그룹(space group) P63mc, 격자 상수 a = 3.189Å, c = 5.186 Å, 밴드갭 Eg = 3.4eV를 갖는 것으로 알려져 있다. 이러한 채널층의 에피 성장을 유도하기 위하여, 본 발명의 일실시예로 ZnO를 선택적 희생층으로 도입 하고, 이를 단위 채널 나노쉬트와 교번적으로 형성함으로써, 상기 단위 채널 나노쉬트가 다중 적층되 어 형성되는 다중 채널 나노쉬트 구조체가 전체적으로 에피 성장이 유도되게 된다. 본 발명의 일실시예로 선택된 ZnO는 상기 채널층으로 사용되는 GaN층과 동일한 결정 구조를 가지면서 유사 한 격자 상수를 갖는다. 즉, 상기 ZnO는 육방정계 구조(Hexagonal crystal structure)로 Wurtzite 구조, 스페 이스 그룹(space group) P63mc, 격자 상수 a = 3.250Å, c = 5.207Å, 밴드갭 Eg = 3.37eV를 갖는 것으로 알려 져 있으며, 격자 불일치에 의한 스트레인(strain)으로 인한 결함의 발생없이 1.8%의 극히 적은 격자 상수의 차 이로, Thermal-induced strain의 영향이 거의 없어 높은 안정성을 가지면서 성장되게 된다. 본 발명의 일실시예 로 상기 선택적 희생층으로 ZnO는 대략 20nm 정도의 두께로 형성되며, 이의 식각에 의해 단위 채널 나노쉬 트는 20nm 정도의 간격으로 형성되게 되고, 이를 통해 게이트층이 단위 채널 나노쉬트를 올 어 라운드하여 형성되게 된다. 또한, 본 발명의 채널층 양측에 형성되는 장벽층의 경우에도 GaN과의 격자 상수 차이가 최소화되면서, 밴 드갭 차이에 따른 채널층 계면에서의 2DEG층을 유도하는 물질을 도입할 수 있으며, 본 발명의 일실시예로 GaN층을 채널층으로 사용하는 경우, InAlN층을 장벽층으로 사용한다. 본 발명의 일실시예로 상기 장벽층은 In1-xAlxN(0<x<1) 물질을 사용하며, 특히, In의 함량이 18%인 In0.18Al0.72N 물질이 상기 GaN층과의 격자 일치(lattice match)가 이루어져 다중 채널 나노쉬트 구조체의 형성시 에피 성장이 유도되어, 기판에 상관없이 에피 성장된 다중 채널 나노쉬트 구조체를 형성할 수 있게 된다. 즉, 기존의 다중 채널 나노시트 구조체의 경우 나노시트의 적층 횟수가 증가할 수록 격자 불일치에 따른 결함이 누적되어 에피 성장이 어려운 상황이었으나, 본 발명의 일실시예에 따르면 채널층과 결정 구조가 일치하는 물질을 선택적 희생층으로 도입하고, 장벽층으로 채널층과 격자 불일치가 거의 없는 물질을 도입합으 로써, 다중 채널 나노시트 구조체의 형성시에도 전체적으로 에피 성장이 유도되어 소자 성능 개선에 기여하게된다. 본 발명의 일실시예로는 상술한 바와 같이, 단위 채널 나노쉬트는, InAlN층/GaN층/InAlN층을 포함하여, 상 기 GaN층 상의 계면에 2DEG층이 각각 형성되도록 하며, ZnO를 선택적 희생층으로 도입하여, 전체적으로 에 피 성장된 다중 채널 나노시트 구조체를 형성할 수 있게 된다. 각 층의 두께는 수십nm 바람직하게는 대략 20nm 정도로 형성된다. 또한, 본 발명에 따른 단위 채널 나노쉬트의 경우, 채널층 양측에 장벽층을 도입함으로써, 상술한 채 녈층 계면 양측에 2DEG층이 유도됨은 물론, 후속 공정 예컨대 선택적 희생층의 제거 공정 등에서도 채널층 의 변성과 손실을 방지할 수 있어, 전류 밀도의 저하를 방지하여 소자의 성능을 개선시키게 된다. 한편, 발명의 일실시예로 상기 기판과 선택적 희생층 사이에 버퍼층을 형성할 수 있으며, 상기 버퍼층으로 채널층의 에피 성장을 유도할 수 있는 GaN 물질이 이용될 수 있다, 이에 의해 상기 선택 적 희생층이 제거되는 경우, 상기 다중 채널 나노쉬트 구조체와 상기 버퍼층은 분리되어 형성된 다. 기존에는 채널층과 버퍼층이 접촉되어 버퍼층으로 전하의 손실에 따른 전류 누설이 발생하였으나, 본 발명에서 는 버퍼층과 다중 채널 나노쉬트 구조체가 분리형성되어, 버퍼층으로의 전하 손실에 따른 전류 누설을 최소화하여 전류 밀도를 더욱 높이게 된다. 본 발명의 일실시에에 따른 상기 다중 나노쉬트 구조체는, hybrid PAMBE(Plasma assisted molecular beam epitaxy) 또는 MOCVD(metal organic chemical vapor deposition) 방법에 의해 상기 기판 상에 에피성장되 게 된다. 이는 다중 나노쉬트 구조체(선택적 희생층/제1장벽층/채널층/제2장벽층/선택적 희생층)의 정밀한 두께 제어가 가능하며, 나노 스케일의 성장이 가능하고, 에피 성장을 유도할 수 있 는 공정 방법이다. 이와 같이 기존의 일반적은 AlGaN층/GaN층 HEMT 소자에서 다중 채널을 형성하면 격자 불일치(lattice mismatc h)에 따른 적층되는 채널마다 스트레인이 증가하게 되고, Piezo 현상으로 인한 노말리 온(normally on) 모드가 발생하여 GaN 채널층 마다 1개의 2DEG층을 형성하지만, 본 발명의 일실시예에 따른 InAlN층/GaN층/InAlN층은 격 자 일치(lattice match)에 따라 Piezo 현상없이 노말리 오프(normally off) 모드로 사용할 수 있다, 이에 의해 본 발명은 채널층의 에피 성장을 유도하는 선택적 희생층을 도입하여 에피 성장된 다중 채 널 나노쉬트 구조체를 제공함으로써, 전하 이동도를 높이며, 에피 성장에 따른 노말리오프(normally off) 모드로 사용할 수 있어 저전력 효율을 갖는 게이트 올 어라운드 소자를 제공하게 된다. 본 발명의 일실시예로 상기 기판 상에 버퍼층과 다중 나노쉬트 구조체를 형성한 후(도 3(a)), 상기 다중 나노쉬트 구조체를 선택적으로 식각하여 소스/드레인 재성장 영역을 형성한다(도 3(b)). 상기 소스/드레인 재성장 영역을 형성하는 단계는, 상기 다중 나노쉬트 구조체 상에 소스/드레인 재 성장 예정 영역을 노출시키는 마스크 패턴을 형성하고, 상기 마스크 패턴을 식각 마스크로 상기 다중 나노쉬트 구조체를 식각하여 구현한다(도 3(b). 여기에서, 상기 마스크 패턴은 SiO2나 Al2O3와 같은 절연막을 이용한 다. 즉, 상기 소스/드레인 재성장 영역은 상기 마스크 패턴을 식각 마스크로 하여 상기 다중 나노쉬트 구조체 를 에피 리세스 식각(epi recess etching)하여 형성한다. 그 다음, 상기 소스/드레인 재성장 영역에 소스/드레인 층을 형성하며, 이를 통해 다중 채널 나노쉬 트 구조체와 소스/드레인 층과 오믹 컨택(Ohmic contact)되게 된다(도 3(c)). 본 발명의 일실시예에 따른 상기 소스/드레인 층은, n+ GaN으로 형성되며, 상기 다중 채널 나노쉬트 구조 체와 접합되게 된다. 이에 의해 전자의 이동도가 개선되게 된다. 그리고, 상기 선택적 희생층을 제거하여, 다중 채널 나노쉬트 구조체를 형성한다(도 3(d)). 상기 다 중 채널 나노쉬트 구조체는 선택층 희생층이 제거되고, 단위 채널 나노쉬트가 적층된 구조, 즉, 제1 장벽층/채널층/제2장벽층의 구조가 선택층 희생층의 제거된 부분만큼 이격되어 단위 채널 나노 쉬트가 isolation된 다중 적층된 구조이다. 상기 다중 채널 나노쉬트 구조체는 양측에서 재성장된 소스/드레인 층과 접합 형성되어, 다중 채널 나노쉬트를 지지하여 구조적으로 안정적이다. 상기 선택적 희생층의 제거는 습식 식각 공정에 의해 구현되며, 단위 채널 나노쉬트 및 소스/드레인 층과는 식각 선택비가 높은 식각 용액을 사용한다. 즉, 선택적 희생층의 습식 식각 동안 단위 채널 나노쉬트 및 소소/드레인 층은 식각이 일어나지 않도록 한다. 본 발명의 일실시예에 따른 선택적 희생층의 제거는, HCl:H2SO4 = 1:1~2, 바람직하게는 1:1.2~1.8, 더욱 바람직하게는 1: 1.3의 식각 용액을 이용하여 수행될 수 있다. 상기 식각 용액의 함량비에 의해 선택적 희생층 의 제거가 원활하게 이루어지게 된다. 그리고, 상기 소스/드레인 층 상에 소스/드레인 컨택층 즉, 소스/드레인 전극을 형성한다(도 3(e)). 소스/드레인 층과 소스/드레인 컨택층은 오믹 접합된다.록 한다. 상기 소스/드레인 층의 재성장 및 소스/드레인 컨택층이 완료되면 상기 마스크 패턴으로 이용된 절연막은 제거한다. 그 다음 상기 다중 채널 나노쉬트 구조체에 올 어라운드 게이트층을 형성한다(도 3(f)). 즉, 상기 다 중 채널 나노쉬트 구조체를 감싸는 게이트 전극(Schottky contact)을 형성함으로써, 게이트 올 어라운드 소자를 제공하게 된다. 여기에서 게이트 전극은 TiN을 포함할 수 있다. 본 발명의 일실시예는 FET 구조를 예를 들어 설명하였으나, 본 발명의 일 실시예는 이에 한정되지 않고, 다중 채널 나노쉬트 구조체를 갖는 다양한 반도체 소자에 적용될 수 있다. 예를 들어, Fin FET, Tunnel FET, Nanowire FET, NCFET, MBCFET, HEMT 등에 적용될 수 있다. 상기의 제조방법에 의해 제조된 본 발명에 따른 다중 채널 나노쉬트를 이용한 게이트 올 어라운드 소자는, 기판 상에 제1장벽층/채널층/제2장벽층을 포함하는 단위 채널 나노쉬트가 다중 적층되어 형성되며, 각 단위 채널 나노쉬트는 이격되게 형성된 다중 채널 나노쉬트 구조체와, 상기 기판 상의 상기 다중 채널 나노쉬트 구조체 측면의 소스/드레인 재성장 영역에 형성된 소스/드레인 층 과, 상기 소스/드레인 층 상에 형성된 소스/드레인 컨택층과, 상기 다중 채널 나노쉬트 구조체 의 게이트 영역에 형성되며, 상기 단위 채널 나노쉬트를 각각 올 어라운드하는 게이트층;을 포 함하며, 상기 단위 채널 나노쉬트의 채널층의 양측 계면에 2DEG층이 각각 형성된 것을 특징으로 한다. 상기 단위 채널 나노쉬트는, 채널층의 양측에 장벽층이 형성된 구조, 즉, 제1장벽층/채널층 /제2장벽층을 포함하는 구조이며, 본 발명은 이러한 단위 채널 나노쉬트가 각 이격되게 형성되 어 다중 적층되어 다중 채널 나노쉬트 구조체를 형성하게 된다. 이는 상술한 바와 같이 선택적 희생층 과 함께 교번 적층된 후 상기 선택적 희생층의 제거에 의해 형성되게 된다. 그리고, 상기 가중 채널 나노쉬트 구조체의 양측면의 소스/드레인 재성장 영역에는 소스/드레인 층이 재성장되어 형성되며, 상기 소스/드레인 층 상에 소스/드레인 컨택층이 형성되고, 게이트 영역 상에 상기 단위 채널 나노쉬트를 각각 감싸는 게이트층이 형성되게 된다. 본 발명에 따른 게이트 올 어라운드 소자는 채널층 양측에 장벽층이 각각 형성되어, 채널층의 양측 계면에 2DEG층이 각각 형성되어 전하 이동도를 높여 전류 밀도를 개선시킨 게이트 올 어라운드 소자를 제공하게 된다. 도 4는 본 발명의 일실시예에 따른 게이트 올 어라운도 소자의 측면 모식도를 나타낸 것으로, 도 4(a)는 기판 상에 버퍼층이 형성되고, 버퍼층 상에 선택적 희생층과 단위 채널 나노쉬트가 교번 적으로 적층되어 형성된 다중 나노쉬트 구조체를 도시한 것이다. 도 4(a)에서는 단위 채널 나노쉬트 를 이루는 제1장벽층/채널층/제2장벽층의 구조에 있어서, 채널층의 양면 즉, 계면 상에 2DEG층이 각각 형성된 것을 도시한 것이다. 도 4(b)는 상기 선택적 희생층이 식각되어 제거되고, 기판 상에 버퍼층과 이격된 다중 채널 나 노쉬트 구조체가 형성되고, 상기 다중 채널 나노쉬트 구조체 양측에 소스/드레인 층이 형성되어 다중 채널 나노쉬트 구조체를 구조적으로 지지하도록 형성된다. 그리고, 소스/드레인 층 상에는 소스 /드레인 컨택층이 형성되고, isolation된 단위 채널 나노쉬트의 게이트 영역에는 올 어라운드 게이트층이 형성된다. 도 5는 본 발명의 일실시예에 따른 단위 채널 나노쉬트에서의 에너지 밴드갭 상태를 나타낸 모식도로, 채 널층의 양면 즉, 계면 상에 에너지 밴드갭 차이에 의한 우물층의 형성에 따른 2DEG층이 각각 형성된 것을 에너지 밴드갭을 통해 나타내었다. 도 6은 본 발명의 일실시예에 따라 제조된 게이트 올 어라운드 소자에 대한 모식도를 나타낸 것으로, 기판 상에 버퍼층이 형성되고, 버퍼층과 이격된 다중 채널 나노쉬트 구조체가 형성되고, 상기 다중 채널 나노쉬트 구조체 양측에 소스/드레인 층이 형성되어 다중 채널 나노쉬트 구조체를 구조적 으로 지지하도록 형성된다. 그리고, 소스/드레인 층 상에는 소스/드레인 컨택층이 형성되고, isolation된 단위 채널 나노쉬트의 게이트 영역에는 올 어라운드 게이트층이 형성된다. 이에 의해 도 6에서 단위 채널 나노쉬트를 이루는 제1장벽층/채널층/제2장벽층의 구조에 있어서, 채널층의 양면 즉, 계면 상에 2DEG층이 각각 형성된 것을 도시한 것이다. 이와 같이 본 발명은 채널층의 양측에 장벽층을 형성하여 채널층 계면에 각각 DkEG층이 형성된 다중 채널 나노 쉬트 구조체를 제공하여 전하 이동도를 높여 전류 밀도를 개선시킨 게이트 올 어라운드 소자를 제공하게 된다. 즉, 전하가 이동되는 채널의 증가로 전류의 흐름을 증가시키게 되어, 소자의 성능을 개선시키게 된다. 또한 본 발명은 채널층의 에피 성장을 유도하는 선택적 희생층을 도입하여 에피 성장된 다중 채널 나노쉬트 구 조체를 제공함으로써, 전하 이동도를 높이며, 에피 성장에 따른 노말리오프(normally off) 모드로 사용할 수 있 어 저전력 효율을 갖는 게이트 올 어라운드 소자를 제공하게 된다. 또한 본 발명은 다중 채널 나노쉬트 구조체와 버퍼층이 이격형성되어 버퍼층으로의 전류의 누설을 최소화할 수 있어, 높은 전류 밀도를 갖는 고효율 게이트 올 어라운드 소자를 제공할 수 있게 된다. 또한 본 발명은 다중 채널 나노쉬트 구조체의 측면에 소스/드레인 재성장 영역을 형성하고, 상기 소스/드레인 재성장 영역 상에 소스/드레인 층을 형성하여 다중 채널 나노쉬트 구조체를 지지하여 구조적 안정화를 도모하게 된다."}
{"patent_id": "10-2022-0172637", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 - 종래의 게이트 올 어라운드 트랜지스터에 대한 모식도. 도 2 - 본 발명의 일실시예에 따른 다중 나노쉬트 구조체의 제조방법에 대한 모식도. 도 3 - 본 발명의 일실시예에 따른 게이트 올 어라운드 소자의 제조방법에 대한 모식도. 도 4 - 본 발명의 일실시예에 따른 게이트 올 어라운도 소자의 측면 모식도를 나타낸 도. 도 5 - 본 발명의 일실시예에 따른 단위 채널 나노쉬트에서의 에너지 밴드갭 상태를 나타낸 모식도. 도 6 - 본 발명의 일실시예에 따라 제조된 게이트 올 어라운드 소자에 대한 모식도."}
