
## 函数

### 计算位宽的函数clog2
求2的对数log2(8) = 2

## 状态的改变
```verilog
typedef enum logic [1:0] {IDLE, WORK, FINAL} fsm_state;
// 将10\01\00三个状态分别定义为IDLE,WORK,FILNAL
```