Classic Timing Analyzer report for uart
Mon May 12 22:21:18 2014
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From         ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.400 ns                         ; rst          ; div_reg[5]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 19.601 ns                        ; rxd_buf[5]   ; seg_data[3] ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 4.195 ns                         ; rxd          ; rxd_reg1    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 183.35 MHz ( period = 5.454 ns ) ; state_rec[3] ; rxd_buf[3]  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;              ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From            ; To              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 183.35 MHz ( period = 5.454 ns )                    ; state_rec[3]    ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 5.165 ns                ;
; N/A                                     ; 185.22 MHz ( period = 5.399 ns )                    ; state_rec[0]    ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 5.110 ns                ;
; N/A                                     ; 191.42 MHz ( period = 5.224 ns )                    ; div8_rec_reg[0] ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 4.935 ns                ;
; N/A                                     ; 193.69 MHz ( period = 5.163 ns )                    ; state_rec[2]    ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 4.874 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state_rec[3]    ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state_rec[3]    ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state_rec[3]    ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state_rec[3]    ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state_rec[3]    ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.840 ns                ;
; N/A                                     ; 197.32 MHz ( period = 5.068 ns )                    ; state_rec[0]    ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 197.32 MHz ( period = 5.068 ns )                    ; state_rec[0]    ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 197.32 MHz ( period = 5.068 ns )                    ; state_rec[0]    ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 197.32 MHz ( period = 5.068 ns )                    ; state_rec[0]    ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 197.32 MHz ( period = 5.068 ns )                    ; state_rec[0]    ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 198.77 MHz ( period = 5.031 ns )                    ; div8_rec_reg[2] ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 4.742 ns                ;
; N/A                                     ; 200.68 MHz ( period = 4.983 ns )                    ; state_rec[1]    ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 4.694 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; div8_rec_reg[0] ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.610 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; div8_rec_reg[0] ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.610 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; div8_rec_reg[0] ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.610 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; div8_rec_reg[0] ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.610 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; div8_rec_reg[0] ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.610 ns                ;
; N/A                                     ; 206.40 MHz ( period = 4.845 ns )                    ; div8_rec_reg[1] ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 4.556 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; state_rec[2]    ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; state_rec[2]    ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; state_rec[2]    ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; state_rec[2]    ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; state_rec[2]    ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 210.57 MHz ( period = 4.749 ns )                    ; div8_rec_reg[0] ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 4.485 ns                ;
; N/A                                     ; 210.57 MHz ( period = 4.749 ns )                    ; div8_rec_reg[0] ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 4.485 ns                ;
; N/A                                     ; 210.70 MHz ( period = 4.746 ns )                    ; div8_rec_reg[0] ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 4.482 ns                ;
; N/A                                     ; 210.75 MHz ( period = 4.745 ns )                    ; div8_rec_reg[0] ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 4.481 ns                ;
; N/A                                     ; 211.77 MHz ( period = 4.722 ns )                    ; state_rec[3]    ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 211.77 MHz ( period = 4.722 ns )                    ; state_rec[3]    ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 4.442 ns                ;
; N/A                                     ; 212.59 MHz ( period = 4.704 ns )                    ; div8_rec_reg[2] ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 4.440 ns                ;
; N/A                                     ; 212.59 MHz ( period = 4.704 ns )                    ; div8_rec_reg[2] ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 4.440 ns                ;
; N/A                                     ; 212.72 MHz ( period = 4.701 ns )                    ; div8_rec_reg[2] ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 4.436 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; div8_rec_reg[2] ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 214.27 MHz ( period = 4.667 ns )                    ; state_rec[0]    ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 214.27 MHz ( period = 4.667 ns )                    ; state_rec[0]    ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 4.387 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; state_rec[1]    ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; state_rec[1]    ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; state_rec[1]    ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; state_rec[1]    ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; state_rec[1]    ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 220.31 MHz ( period = 4.539 ns )                    ; state_rec[0]    ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 4.275 ns                ;
; N/A                                     ; 220.31 MHz ( period = 4.539 ns )                    ; state_rec[0]    ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 4.275 ns                ;
; N/A                                     ; 220.46 MHz ( period = 4.536 ns )                    ; state_rec[0]    ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 4.272 ns                ;
; N/A                                     ; 220.51 MHz ( period = 4.535 ns )                    ; state_rec[0]    ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 4.271 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; div8_rec_reg[1] ; rxd_buf[4]      ; clk        ; clk      ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; div8_rec_reg[1] ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; div8_rec_reg[1] ; rxd_buf[1]      ; clk        ; clk      ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; div8_rec_reg[1] ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 221.53 MHz ( period = 4.514 ns )                    ; div8_rec_reg[1] ; rxd_buf[0]      ; clk        ; clk      ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 222.62 MHz ( period = 4.492 ns )                    ; div8_rec_reg[0] ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 4.212 ns                ;
; N/A                                     ; 222.62 MHz ( period = 4.492 ns )                    ; div8_rec_reg[0] ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 4.212 ns                ;
; N/A                                     ; 225.68 MHz ( period = 4.431 ns )                    ; state_rec[2]    ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 225.68 MHz ( period = 4.431 ns )                    ; state_rec[2]    ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 228.41 MHz ( period = 4.378 ns )                    ; state_rec[2]    ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 4.114 ns                ;
; N/A                                     ; 228.41 MHz ( period = 4.378 ns )                    ; state_rec[2]    ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 4.114 ns                ;
; N/A                                     ; 228.57 MHz ( period = 4.375 ns )                    ; state_rec[2]    ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 4.111 ns                ;
; N/A                                     ; 228.62 MHz ( period = 4.374 ns )                    ; state_rec[2]    ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 4.110 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; state_rec[1]    ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 4.081 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; state_rec[1]    ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 4.081 ns                ;
; N/A                                     ; 230.31 MHz ( period = 4.342 ns )                    ; state_rec[1]    ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 4.078 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; state_rec[1]    ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 4.077 ns                ;
; N/A                                     ; 232.61 MHz ( period = 4.299 ns )                    ; div8_rec_reg[2] ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 232.61 MHz ( period = 4.299 ns )                    ; div8_rec_reg[2] ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 235.18 MHz ( period = 4.252 ns )                    ; div8_rec_reg[1] ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 3.988 ns                ;
; N/A                                     ; 235.18 MHz ( period = 4.252 ns )                    ; div8_rec_reg[1] ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 3.988 ns                ;
; N/A                                     ; 235.24 MHz ( period = 4.251 ns )                    ; state_rec[1]    ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 3.971 ns                ;
; N/A                                     ; 235.24 MHz ( period = 4.251 ns )                    ; state_rec[1]    ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 3.971 ns                ;
; N/A                                     ; 235.35 MHz ( period = 4.249 ns )                    ; div8_rec_reg[1] ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 3.985 ns                ;
; N/A                                     ; 235.40 MHz ( period = 4.248 ns )                    ; div8_rec_reg[1] ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 3.984 ns                ;
; N/A                                     ; 243.13 MHz ( period = 4.113 ns )                    ; div8_rec_reg[1] ; rxd_buf[6]      ; clk        ; clk      ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 243.13 MHz ( period = 4.113 ns )                    ; div8_rec_reg[1] ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 247.10 MHz ( period = 4.047 ns )                    ; state_rec[3]    ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 247.10 MHz ( period = 4.047 ns )                    ; state_rec[3]    ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; state_rec[3]    ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A                                     ; 247.34 MHz ( period = 4.043 ns )                    ; state_rec[3]    ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 3.779 ns                ;
; N/A                                     ; 257.14 MHz ( period = 3.889 ns )                    ; state_rec[0]    ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; state_rec[2]    ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.487 ns                ;
; N/A                                     ; 268.89 MHz ( period = 3.719 ns )                    ; div8_rec_reg[0] ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.441 ns                ;
; N/A                                     ; 283.61 MHz ( period = 3.526 ns )                    ; div8_rec_reg[2] ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 286.12 MHz ( period = 3.495 ns )                    ; state_rec[1]    ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.217 ns                ;
; N/A                                     ; 289.86 MHz ( period = 3.450 ns )                    ; state_rec[3]    ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.172 ns                ;
; N/A                                     ; 289.86 MHz ( period = 3.450 ns )                    ; state_rec[1]    ; recstart_tmp    ; clk        ; clk      ; None                        ; None                      ; 3.172 ns                ;
; N/A                                     ; 293.69 MHz ( period = 3.405 ns )                    ; state_rec[3]    ; recstart_tmp    ; clk        ; clk      ; None                        ; None                      ; 3.127 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div_reg[6]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 299.40 MHz ( period = 3.340 ns )                    ; div8_rec_reg[1] ; recstart        ; clk        ; clk      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; div_reg[7]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 302.94 MHz ( period = 3.301 ns )                    ; recstart_tmp    ; state_rec[2]    ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 302.94 MHz ( period = 3.301 ns )                    ; recstart_tmp    ; state_rec[0]    ; clk        ; clk      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 303.21 MHz ( period = 3.298 ns )                    ; recstart_tmp    ; state_rec[3]    ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 303.31 MHz ( period = 3.297 ns )                    ; recstart_tmp    ; state_rec[1]    ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 304.32 MHz ( period = 3.286 ns )                    ; state_rec[0]    ; recstart_tmp    ; clk        ; clk      ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 316.56 MHz ( period = 3.159 ns )                    ; state_rec[2]    ; recstart_tmp    ; clk        ; clk      ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 330.69 MHz ( period = 3.024 ns )                    ; div_reg[4]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 337.38 MHz ( period = 2.964 ns )                    ; div_reg[3]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 338.18 MHz ( period = 2.957 ns )                    ; div_reg[3]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.635 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[0]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.604 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.390 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[2]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.359 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 2.272 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[6]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[7]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[1]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; recstart        ; div8_rec_reg[2] ; clk        ; clk      ; None                        ; None                      ; 1.924 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[4]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 2.878 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[8]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[3]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[0]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[2]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[1]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[6]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[7]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[4]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; div_reg[5]      ; clk        ; clk      ; None                        ; None                      ; 1.814 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[5]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 2.758 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; rxd_buf[3]      ; rxd_buf[2]      ; clk        ; clk      ; None                        ; None                      ; 1.637 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div_reg[8]      ; clkbaud8x       ; clk        ; clk      ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div8_rec_reg[0] ; div8_rec_reg[2] ; clk        ; clk      ; None                        ; None                      ; 1.566 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div8_rec_reg[0] ; div8_rec_reg[1] ; clk        ; clk      ; None                        ; None                      ; 1.566 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; rxd_buf[6]      ; rxd_buf[5]      ; clk        ; clk      ; None                        ; None                      ; 1.539 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; recstart        ; div8_rec_reg[0] ; clk        ; clk      ; None                        ; None                      ; 1.503 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; recstart        ; div8_rec_reg[1] ; clk        ; clk      ; None                        ; None                      ; 1.500 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; recstart_tmp    ; recstart        ; clk        ; clk      ; None                        ; None                      ; 1.470 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; rxd_reg2        ; rxd_buf[7]      ; clk        ; clk      ; None                        ; None                      ; 1.467 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; rxd_buf[4]      ; rxd_buf[3]      ; clk        ; clk      ; None                        ; None                      ; 1.422 ns                ;
; N/A                                     ; Restricted to 340.02 MHz ( period = 2.941 ns )      ; div8_rec_reg[1] ; div8_rec_reg[2] ; clk        ; clk      ; None                        ; None                      ; 1.411 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                 ;                 ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To              ; To Clock ;
+-------+--------------+------------+------+-----------------+----------+
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[8]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[3]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[0]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[2]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[1]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[6]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[7]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[4]      ; clk      ;
; N/A   ; None         ; 6.400 ns   ; rst  ; div_reg[5]      ; clk      ;
; N/A   ; None         ; 4.470 ns   ; rst  ; clkbaud8x       ; clk      ;
; N/A   ; None         ; 4.113 ns   ; rst  ; rxd_buf[3]      ; clk      ;
; N/A   ; None         ; 3.782 ns   ; rst  ; rxd_buf[4]      ; clk      ;
; N/A   ; None         ; 3.782 ns   ; rst  ; rxd_buf[5]      ; clk      ;
; N/A   ; None         ; 3.782 ns   ; rst  ; rxd_buf[1]      ; clk      ;
; N/A   ; None         ; 3.782 ns   ; rst  ; rxd_buf[2]      ; clk      ;
; N/A   ; None         ; 3.782 ns   ; rst  ; rxd_buf[0]      ; clk      ;
; N/A   ; None         ; 3.381 ns   ; rst  ; rxd_buf[6]      ; clk      ;
; N/A   ; None         ; 3.381 ns   ; rst  ; rxd_buf[7]      ; clk      ;
; N/A   ; None         ; 2.903 ns   ; rst  ; state_rec[2]    ; clk      ;
; N/A   ; None         ; 2.903 ns   ; rst  ; state_rec[0]    ; clk      ;
; N/A   ; None         ; 2.902 ns   ; rst  ; state_rec[1]    ; clk      ;
; N/A   ; None         ; 2.900 ns   ; rst  ; state_rec[3]    ; clk      ;
; N/A   ; None         ; 1.519 ns   ; rst  ; recstart        ; clk      ;
; N/A   ; None         ; 1.519 ns   ; rst  ; recstart_tmp    ; clk      ;
; N/A   ; None         ; 1.385 ns   ; rst  ; rxd_reg1        ; clk      ;
; N/A   ; None         ; 1.382 ns   ; rst  ; rxd_reg2        ; clk      ;
; N/A   ; None         ; 1.015 ns   ; rst  ; div8_rec_reg[0] ; clk      ;
; N/A   ; None         ; 1.015 ns   ; rst  ; div8_rec_reg[2] ; clk      ;
; N/A   ; None         ; 1.015 ns   ; rst  ; div8_rec_reg[1] ; clk      ;
; N/A   ; None         ; -3.929 ns  ; rxd  ; rxd_reg1        ; clk      ;
+-------+--------------+------------+------+-----------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 19.601 ns  ; rxd_buf[5] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 19.586 ns  ; rxd_buf[5] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 19.491 ns  ; rxd_buf[5] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 19.167 ns  ; rxd_buf[5] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 19.158 ns  ; rxd_buf[4] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 19.143 ns  ; rxd_buf[4] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 19.048 ns  ; rxd_buf[4] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 19.017 ns  ; rxd_buf[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.967 ns  ; rxd_buf[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.765 ns  ; rxd_buf[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.724 ns  ; rxd_buf[4] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.571 ns  ; rxd_buf[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.556 ns  ; rxd_buf[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 18.461 ns  ; rxd_buf[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.444 ns  ; rxd_buf[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.429 ns  ; rxd_buf[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 18.353 ns  ; rxd_buf[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 18.334 ns  ; rxd_buf[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.300 ns  ; rxd_buf[5] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.148 ns  ; rxd_buf[4] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.137 ns  ; rxd_buf[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.063 ns  ; rxd_buf[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.010 ns  ; rxd_buf[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.795 ns  ; rxd_buf[6] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.450 ns  ; rxd_buf[6] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.435 ns  ; rxd_buf[6] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.340 ns  ; rxd_buf[6] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.016 ns  ; rxd_buf[6] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.013 ns  ; rxd_buf[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.870 ns  ; rxd_buf[7] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.861 ns  ; rxd_buf[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.856 ns  ; rxd_buf[5] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.855 ns  ; rxd_buf[7] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.760 ns  ; rxd_buf[7] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.477 ns  ; rxd_buf[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.436 ns  ; rxd_buf[7] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.424 ns  ; rxd_buf[0] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.413 ns  ; rxd_buf[4] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.391 ns  ; rxd_buf[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.249 ns  ; rxd_buf[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.226 ns  ; rxd_buf[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.193 ns  ; rxd_buf[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.057 ns  ; rxd_buf[7] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 16.042 ns  ; rxd_buf[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.004 ns  ; rxd_buf[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 15.808 ns  ; rxd_buf[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 15.793 ns  ; rxd_buf[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.698 ns  ; rxd_buf[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 15.374 ns  ; rxd_buf[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 15.248 ns  ; rxd_buf[6] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 15.086 ns  ; rxd_buf[4] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.918 ns  ; rxd_buf[5] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 14.035 ns  ; rxd_buf[7] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 13.990 ns  ; rxd_buf[6] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 13.772 ns  ; rxd_buf[3] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 12.935 ns  ; rxd_buf[7] ; seg_data[1] ; clk        ;
+-------+--------------+------------+------------+-------------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To              ; To Clock ;
+---------------+-------------+-----------+------+-----------------+----------+
; N/A           ; None        ; 4.195 ns  ; rxd  ; rxd_reg1        ; clk      ;
; N/A           ; None        ; -0.587 ns ; rst  ; rxd_buf[2]      ; clk      ;
; N/A           ; None        ; -0.749 ns ; rst  ; div8_rec_reg[0] ; clk      ;
; N/A           ; None        ; -0.749 ns ; rst  ; div8_rec_reg[2] ; clk      ;
; N/A           ; None        ; -0.749 ns ; rst  ; div8_rec_reg[1] ; clk      ;
; N/A           ; None        ; -0.916 ns ; rst  ; rxd_buf[3]      ; clk      ;
; N/A           ; None        ; -0.977 ns ; rst  ; rxd_buf[0]      ; clk      ;
; N/A           ; None        ; -0.983 ns ; rst  ; rxd_buf[4]      ; clk      ;
; N/A           ; None        ; -0.983 ns ; rst  ; rxd_buf[5]      ; clk      ;
; N/A           ; None        ; -1.017 ns ; rst  ; rxd_buf[1]      ; clk      ;
; N/A           ; None        ; -1.116 ns ; rst  ; rxd_reg2        ; clk      ;
; N/A           ; None        ; -1.119 ns ; rst  ; rxd_reg1        ; clk      ;
; N/A           ; None        ; -1.253 ns ; rst  ; recstart        ; clk      ;
; N/A           ; None        ; -1.253 ns ; rst  ; recstart_tmp    ; clk      ;
; N/A           ; None        ; -1.324 ns ; rst  ; rxd_buf[6]      ; clk      ;
; N/A           ; None        ; -1.324 ns ; rst  ; rxd_buf[7]      ; clk      ;
; N/A           ; None        ; -1.691 ns ; rst  ; state_rec[1]    ; clk      ;
; N/A           ; None        ; -1.692 ns ; rst  ; state_rec[3]    ; clk      ;
; N/A           ; None        ; -1.695 ns ; rst  ; state_rec[2]    ; clk      ;
; N/A           ; None        ; -1.695 ns ; rst  ; state_rec[0]    ; clk      ;
; N/A           ; None        ; -4.204 ns ; rst  ; clkbaud8x       ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[8]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[3]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[0]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[2]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[1]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[6]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[7]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[4]      ; clk      ;
; N/A           ; None        ; -6.134 ns ; rst  ; div_reg[5]      ; clk      ;
+---------------+-------------+-----------+------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon May 12 22:21:18 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off uart -c uart --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkbaud8x" as buffer
Info: Clock "clk" has Internal fmax of 183.35 MHz between source register "state_rec[3]" and destination register "rxd_buf[3]" (period= 5.454 ns)
    Info: + Longest register to register delay is 5.165 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y4_N13; Fanout = 6; REG Node = 'state_rec[3]'
        Info: 2: + IC(0.492 ns) + CELL(0.647 ns) = 1.139 ns; Loc. = LCCOMB_X24_Y4_N30; Fanout = 2; COMB Node = 'process_4~2'
        Info: 3: + IC(1.052 ns) + CELL(0.366 ns) = 2.557 ns; Loc. = LCCOMB_X24_Y7_N8; Fanout = 8; COMB Node = 'rxd_buf[7]~34'
        Info: 4: + IC(1.753 ns) + CELL(0.855 ns) = 5.165 ns; Loc. = LCFF_X18_Y6_N19; Fanout = 11; REG Node = 'rxd_buf[3]'
        Info: Total cell delay = 1.868 ns ( 36.17 % )
        Info: Total interconnect delay = 3.297 ns ( 63.83 % )
    Info: - Smallest clock skew is -0.025 ns
        Info: + Shortest clock path from clock "clk" to destination register is 6.642 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.936 ns) + CELL(0.970 ns) = 4.006 ns; Loc. = LCFF_X24_Y7_N13; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(1.149 ns) + CELL(0.000 ns) = 5.155 ns; Loc. = CLKCTRL_G6; Fanout = 19; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.821 ns) + CELL(0.666 ns) = 6.642 ns; Loc. = LCFF_X18_Y6_N19; Fanout = 11; REG Node = 'rxd_buf[3]'
            Info: Total cell delay = 2.736 ns ( 41.19 % )
            Info: Total interconnect delay = 3.906 ns ( 58.81 % )
        Info: - Longest clock path from clock "clk" to source register is 6.667 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.936 ns) + CELL(0.970 ns) = 4.006 ns; Loc. = LCFF_X24_Y7_N13; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(1.149 ns) + CELL(0.000 ns) = 5.155 ns; Loc. = CLKCTRL_G6; Fanout = 19; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.846 ns) + CELL(0.666 ns) = 6.667 ns; Loc. = LCFF_X24_Y4_N13; Fanout = 6; REG Node = 'state_rec[3]'
            Info: Total cell delay = 2.736 ns ( 41.04 % )
            Info: Total interconnect delay = 3.931 ns ( 58.96 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "div_reg[8]" (data pin = "rst", clock pin = "clk") is 6.400 ns
    Info: + Longest pin to register delay is 9.166 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_64; Fanout = 20; PIN Node = 'rst'
        Info: 2: + IC(6.585 ns) + CELL(0.651 ns) = 8.180 ns; Loc. = LCCOMB_X18_Y6_N30; Fanout = 9; COMB Node = 'div_reg[0]~45'
        Info: 3: + IC(0.326 ns) + CELL(0.660 ns) = 9.166 ns; Loc. = LCFF_X18_Y6_N17; Fanout = 3; REG Node = 'div_reg[8]'
        Info: Total cell delay = 2.255 ns ( 24.60 % )
        Info: Total interconnect delay = 6.911 ns ( 75.40 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.726 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.817 ns) + CELL(0.666 ns) = 2.726 ns; Loc. = LCFF_X18_Y6_N17; Fanout = 3; REG Node = 'div_reg[8]'
        Info: Total cell delay = 1.766 ns ( 64.78 % )
        Info: Total interconnect delay = 0.960 ns ( 35.22 % )
Info: tco from clock "clk" to destination pin "seg_data[3]" through register "rxd_buf[5]" is 19.601 ns
    Info: + Longest clock path from clock "clk" to source register is 6.648 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.936 ns) + CELL(0.970 ns) = 4.006 ns; Loc. = LCFF_X24_Y7_N13; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(1.149 ns) + CELL(0.000 ns) = 5.155 ns; Loc. = CLKCTRL_G6; Fanout = 19; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.827 ns) + CELL(0.666 ns) = 6.648 ns; Loc. = LCFF_X22_Y6_N1; Fanout = 14; REG Node = 'rxd_buf[5]'
        Info: Total cell delay = 2.736 ns ( 41.16 % )
        Info: Total interconnect delay = 3.912 ns ( 58.84 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 12.649 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y6_N1; Fanout = 14; REG Node = 'rxd_buf[5]'
        Info: 2: + IC(0.500 ns) + CELL(0.589 ns) = 1.089 ns; Loc. = LCCOMB_X22_Y6_N28; Fanout = 1; COMB Node = 'Mux6~0'
        Info: 3: + IC(1.134 ns) + CELL(0.615 ns) = 2.838 ns; Loc. = LCCOMB_X22_Y7_N2; Fanout = 3; COMB Node = 'Mux6~1'
        Info: 4: + IC(1.771 ns) + CELL(0.206 ns) = 4.815 ns; Loc. = LCCOMB_X18_Y6_N22; Fanout = 4; COMB Node = 'Mux6~3'
        Info: 5: + IC(1.044 ns) + CELL(0.623 ns) = 6.482 ns; Loc. = LCCOMB_X22_Y6_N12; Fanout = 1; COMB Node = 'Mux3~2'
        Info: 6: + IC(2.931 ns) + CELL(3.236 ns) = 12.649 ns; Loc. = PIN_135; Fanout = 0; PIN Node = 'seg_data[3]'
        Info: Total cell delay = 5.269 ns ( 41.66 % )
        Info: Total interconnect delay = 7.380 ns ( 58.34 % )
Info: th for register "rxd_reg1" (data pin = "rxd", clock pin = "clk") is 4.195 ns
    Info: + Longest clock path from clock "clk" to destination register is 6.653 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.936 ns) + CELL(0.970 ns) = 4.006 ns; Loc. = LCFF_X24_Y7_N13; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(1.149 ns) + CELL(0.000 ns) = 5.155 ns; Loc. = CLKCTRL_G6; Fanout = 19; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.832 ns) + CELL(0.666 ns) = 6.653 ns; Loc. = LCFF_X24_Y7_N3; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 2.736 ns ( 41.12 % )
        Info: Total interconnect delay = 3.917 ns ( 58.88 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 2.764 ns
        Info: 1: + IC(0.000 ns) + CELL(1.110 ns) = 1.110 ns; Loc. = PIN_90; Fanout = 1; PIN Node = 'rxd'
        Info: 2: + IC(0.922 ns) + CELL(0.624 ns) = 2.656 ns; Loc. = LCCOMB_X24_Y7_N2; Fanout = 1; COMB Node = 'rxd_reg1~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.764 ns; Loc. = LCFF_X24_Y7_N3; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 1.842 ns ( 66.64 % )
        Info: Total interconnect delay = 0.922 ns ( 33.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 134 megabytes
    Info: Processing ended: Mon May 12 22:21:19 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


