<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:50.2450</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0022482</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동 회로와 이를 포함한 표시장치</inventionTitle><inventionTitleEng>GATE DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2025.08.25</openDate><openNumber>10-2025-0126357</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 게이트 구동 회로와 이를 포함한 표시장치에 관한 것으로, 상기 게이트 구동 회로는 출력 노드를 통해 스캔 신호의 제1 펄스를 출력하는 제1 펄스 출력부; 및 상기 출력 노드를 통해 상기 스캔 신호의 제2 펄스를 출력하는 제2 펄스 출력부를 포함한다. 상기 제1 펄스 출력부는 제1 제어 노드에 게이트 전극이 연결된 제1 출력 트랜지스터; 및 제2 제어 노드에 게이트 전극이 연결된 제2 출력 트랜지스터를 포함한다. 상기 제2 펄스 출력부는 제3 제어 노드; 및 상기 제3 제어 노드에 연결된 제3 출력 트랜지스터를 포함한다. 상기 제2 펄스 출력부는 상기 제1 펄스 출력부의 상기 제2 제어 노드와 상기 출력 노드에 연결된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 출력 노드를 통해 스캔 신호의 제1 펄스를 출력하는 제1 펄스 출력부; 및 상기 출력 노드를 통해 상기 스캔 신호의 제2 펄스를 출력하는 제2 펄스 출력부를 포함하고,상기 제1 펄스 출력부는,제1 제어 노드에 게이트 전극이 연결된 제1 출력 트랜지스터; 및제2 제어 노드에 게이트 전극이 연결된 제2 출력 트랜지스터를 포함하고, 상기 제2 펄스 출력부는,제3 제어 노드; 및상기 제3 제어 노드에 연결된 제3 출력 트랜지스터를 포함하고,상기 제2 펄스 출력부가 상기 제1 펄스 출력부의 상기 제2 제어 노드와 상기 출력 노드에 연결되는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 스캔 신호의 제1 펄스가 상기 출력 노드를 통해 출력됨과 동시에 제1 캐리 신호가 상기 출력 노드를 통해 출력된 후에, 상기 스캔 신호의 제2 펄스가 상기 출력 노드를 통해 출력됨과 동시에 제2 캐리 신호가 제2 캐리 신호 노드를 통해 출력되는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제1 펄스 출력부는,게이트 온 전압 노드와 상기 제1 제어 노드 사이에 연결되어 제1 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제1 트랜지스터;게이트 오프 전압 노드와 상기 제1 제어 노드 사이에 연결되어 상기 제2 제어 노드의 게이트 온 전압에 응답하여 턴-온되는 제2 트랜지스터;상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결되어 제3 클럭 노드의 게이트 온 전압에 응답하여 턴-온되는 제3 트랜지스터; 및상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제1 제어 노드의 게이트 온 전압에 응답하여 턴-온되는 제4 트랜지스터를 더 포함하고, 상기 제1 출력 트랜지스터는,제1 클럭 노드와 상기 출력 노드 사이에 연결되어 상기 제1 제어 노드가 상기 게이트 온 전압으로 충전된 상태에서 상기 제1 클럭 노드의 전압이 상기 게이트 온 전압일 때 턴-온되어 상기 스캔 신호의 제1 펄스를 출력하고, 상기 제2 출력 트랜지스터는,상기 출력 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제2 제어 노드의 게이트 온 전압에 응답하여 턴-온되고, 상기 제1 스타트 신호 노드에 제1 스타트 신호 또는 이전 신호 전달부 로부터의 제1 캐리 신호가 입력되는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제2 펄스 출력부는,상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 제2 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제5 트랜지스터;상기 제3 제어 노드와 상기 게이트 온 전압 노드 사이에 연결되어 상기 제2 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제6 트랜지스터; 상기 제3 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 제3 캐리 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제7 트랜지스터; 및상기 제2 캐리 신호 노드와 제2 클럭 노드 사이에 연결되어 제3 제어 노드의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 캐리 신호 노드를 통해 상기 제2 캐리 신호의 펄스를 출력하는 제4 출력 트랜지스터를 더 포함하고, 상기 제3 출력 트랜지스터는,상기 제2 클럭 노드와 상기 출력 노드 사이에 연결되어 상기 제3 제어 노드의 게이트 온 전압에 응답하여 턴-온되어 상기 스캔 신호의 제2 펄스를 출력하고, 상기 제2 스타트 신호 노드에 제2 스타트 신호 또는 상기 이전 신호 전달부로부터의 제2 캐리 신호가 입력되고, 상기 제3 캐리 신호 노드에 다음 신호 전달부로부터의 제2 캐리 신호가 입력되는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제1 펄스 출력부는,상기 제1 트랜지스터와 상기 제1 제어 노드 사이에 직렬 연결된 제8 트랜지스터 및 제9 트랜지스터; 상기 제1 제어 노드와 상기 게이트 오프 전압 노드 사이에 직렬 연결된 제10 트랜지스터 및 제13 트랜지스터;상기 제1 제어 노드와 상기 제2 트랜지스터 사이에 연결된 제11 트랜지스터; 상기 제1 제어 노드와 상기 제4 트랜지스터의 게이트 전극 사이에 연결된 제12 트랜지스터; 및상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결된 제14 트랜지스터를 더 포함하는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제8 트랜지스터는 상기 제1 트랜지스터와 상기 제9 트랜지스터 사이에 연결되어 제4 클럭 노드의 게이트 온 전압에 응답하여 턴-온되고, 상기 제9 트랜지스터는 상기 제8 트랜지스터와 상기 제1 제어 노드 사이에 연결되고, 상기 제9 트랜지스터, 상기 제10 트랜지스터, 상기 제11 트랜지스터, 및 상기 제12 트랜지스터 각각은 상기 게이트 온 전압 노드에 인가되는 게이트 온 전압에 응답하여 턴-온되고,상기 제13 트랜지스터는 상기 제10 트랜지스터와 상기 게이트 오프 전압 노드 사이에 연결되어 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되고,상기 제14 트랜지스터는 상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결되어 상기 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제1 펄스 출력부는,상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제1 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제16 트랜지스터; 및상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결되어 상기 제3 캐리 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제17 트랜지스터를 더 포함하는 게이트 구동 회로. </claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제2 펄스 출력부는,상기 게이트 오프 전압 노드와 상기 제3 제어 노드 사이에 연결되어 상기 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제15 트랜지스터를 더 포함하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>9. 복수의 데이터 라인들, 복수의 게이트 라인들, 및 복수의 픽셀 회로들이 배치된 표시패널;상기 데이터 라인들에 픽셀 계조 전압과 블랙 계조 전압을 공급하는 데이터 구동부; 및 상기 게이트 라인들에 스캔 신호를 공급하는 게이트 구동부를 포함하고,상기 게이트 구동부는,복수의 클럭 배선들에 연결된 복수의 신호 전달부를 포함하고;제n(n은 자연수) 신호 전달부는,상기 스캔 신호의 제1 펄스를 출력하는 제1 펄스 출력부; 및 상기 스캔 신호의 제2 펄스를 출력하는 제2 펄스 출력부를 포함하고,상기 픽셀 회로들 각각은,제1 노드에 연결된 게이트 전극, 제2 노드에 연결된 제1 전극, 및 그라운드 전압이 인가되는 제2 전극을 포함한 구동 트랜지스터;픽셀 구동 전압이 인가되는 애노드 전극과, 상기 제2 노드에 연결된 캐소드 전극을 포함한 발광 소자;상기 데이터 라인과 상기 제1 노드 사이에 연결되어 상기 스캔 신호의 상기 제1 펄스와 상기 제2 펄스 각각에 응답하여 턴-온되는 제1 스위치 트랜지스터; 및기준 전압이 인가되는 전원 라인과, 상기 제2 노드 사이에 연결되어 상기 스캔 신호의 상기 제1 펄스와 상기 제2 펄스 각각에 응답하여 턴-온되는 제2 스위치 트랜지스터; 및 상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터를 포함하고,상기 스캔 신호의 제1 펄스가 상기 제1 및 제2 스위치 트랜지스터들의 게이트 전극에 입력될 때 상기 데이터 라인을 통해 상기 픽셀 계조 전압이 상기 제1 노드에 인가된 후, 상기 스캔 신호의 제2 펄스가 상기 제1 및 제2 스위치 트랜지스터들의 게이트 전극에 입력될 때 상기 블랙 계조 전압이 상기 제1 노드에 인가되는 표시장치. </claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제1 펄스 출력부는,상기 스캔 신호의 제1 펄스가 출력 노드를 통해 출력됨과 동시에 제1 캐리 신호가 상기 출력 노드를 통해 출력된 후에, 상기 스캔 신호의 제2 펄스가 상기 출력 노드를 통해 출력됨과 동시에 제2 캐리 신호가 제2 캐리 신호 노드를 통해 출력되는 표시장치. </claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1 펄스 출력부는,게이트 온 전압 노드와 제1 제어 노드 사이에 연결되어 제1 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제1 트랜지스터;게이트 오프 전압 노드와 상기 제1 제어 노드 사이에 연결되어 제2 제어 노드의 게이트 온 전압에 응답하여 턴-온되는 제2 트랜지스터;상기 게이트 온 전압 노드와 제2 제어 노드 사이에 연결되어 제3 클럭 노드에 입력되는 제n+2 클럭의 게이트 온 전압에 응답하여 턴-온되는 제3 트랜지스터;상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제1 제어 노드의 게이트 온 전압에 응답하여 턴-온되는 제4 트랜지스터; 제1 클럭 노드와 상기 출력 노드 사이에 연결되어 상기 제1 제어 노드가 상기 게이트 온 전압으로 충전된 상태에서 상기 제1 클럭 노드에 입력되는 제n 클럭의 전압이 게이트 온 전압일 때 턴-온되어 상기 스캔 신호의 제1 펄스를 출력하는 제1 출력 트랜지스터; 및상기 출력 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제2 제어 노드의 게이트 온 전압에 응답하여 턴-온되는 제2 출력 트랜지스터를 포함하고, 상기 제1 스타트 신호 노드에 제1 스타트 신호 또는 이전 신호 전달부 로부터의 제1 캐리 신호가 입력되는 표시장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제2 펄스 출력부는,상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 제2 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제5 트랜지스터;제3 제어 노드와 상기 게이트 온 전압 노드 사이에 연결되어 상기 제2 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제6 트랜지스터;상기 제3 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 제3 캐리 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제7 트랜지스터;제2 클럭 노드와 상기 출력 노드 사이에 연결되어 상기 제3 제어 노드의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 클럭 노드에 입력되는 제n-1 클럭 또는 제n+1 클럭의 게이트 온 전압을 상기 출력 노드에 공급하여 상기 스캔 신호의 제2 펄스를 출력하는 제3 출력 트랜지스터; 및상기 제2 캐리 신호 노드와 상기 제2 클럭 노드 사이에 연결되어 제3 제어 노드의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 캐리 신호 노드를 통해 상기 제2 캐리 신호의 펄스를 출력하는 제4 출력 트랜지스터를 더 포함하고, 상기 제2 스타트 신호 노드에 제2 스타트 신호 또는 상기 이전 신호 전달부로부터의 제2 캐리 신호가 입력되고, 상기 제3 캐리 신호 노드에 다음 신호 전달부로부터의 제2 캐리 신호가 입력되는 표시장치. </claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제1 펄스 출력부는,상기 제1 트랜지스터와 상기 제1 제어 노드 사이에 연결되어 제4 클럭 노드의 게이트 온 전압에 응답하여 턴-온되는 제8 트랜지스터;상기 제8 트랜지스터와 상기 제1 제어 노드 사이에 연결되는 제9 트랜지스터;상기 제1 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되는 제10 트랜지스터;상기 제1 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되는 제11 트랜지스터;상기 제1 제어 노드와 상기 제4 트랜지스터의 게이트 전극 사이에 연결되는 제12 트랜지스터;상기 제10 트랜지스터와 상기 게이트 오프 전압 노드 사이에 연결되어 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제13 트랜지스터;상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결되어 상기 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제14 트랜지스터;상기 제2 제어 노드와 상기 게이트 오프 전압 노드 사이에 연결되어 상기 제1 스타트 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제16 트랜지스터; 및 상기 게이트 온 전압 노드와 상기 제2 제어 노드 사이에 연결되어 상기 제3 캐리 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제17 트랜지스터를 더 포함하고, 상기 제9 트랜지스터, 상기 제10 트랜지스터, 상기 제11 트랜지스터, 및 상기 제12 트랜지스터 각각은 상기 게이트 온 전압 노드에 인가되는 게이트 온 전압에 응답하여 턴-온되는 표시장치. </claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제2 펄스 출력부는,상기 게이트 오프 전압 노드와 상기 제3 제어 노드 사이에 연결되어 상기 리셋 신호 노드의 게이트 온 전압에 응답하여 턴-온되는 제15 트랜지스터를 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서,상기 스캔 신호의 제1 펄스폭 기간 동안, 상기 제1 노드에 인가되는 전압은 상기 블랙 계조 전압으로부터 상기 픽셀 계조 전압으로 변하고,상기 스캔 신호의 제2 펄스폭 기간 동안, 상기 제1 노드에 인가되는 전압은 상기 픽셀 계조 전압으로부터 상기 블랙 계조 전압으로 변하는 표시장치. </claim></claimInfo><claimInfo><claim>16. 제 9 항에 있어서,상기 픽셀 구동 전압과 상기 기준 전압의 차이가 상기 발광 소자의 문턱 전압 보다 작은 표시장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>ByungHyun Lee</engName><name>이병현</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>DaeYoung Seo</engName><name>서대영</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>MinSeok Kim</engName><name>김민석</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>TaeYong Kim</engName><name>김태용</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>SuMin Lee</engName><name>이수민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.16</receiptDate><receiptNumber>1-1-2024-0181470-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240022482.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9387d67d972056d29910dd5834455d32644efd70bd4d6494f41e2e698fb94a6d464a81689d674399701c358a62497ec43d6f8b40066f8cfb2a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1e2d9a0c5393ced23c3025ed1a48e77d8c298d08e151ba866f1231995b425c0b097871357199b1aee469b2261bd6c2a74d0a8360a0cdecf5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>