set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {marca-passo.vo marca-passo_v.sdo}}
	{{"Fast Model"} {marca-passo_fast.vo marca-passo_v_fast.sdo}}
}
