---
layout : single
title: "[Verilog] Start Vivado"
categories: 
  - Verilog HDL (Vivado)
toc: true
toc_sticky: true
use_math: true
---

Vivado 사용법과 Schematic, Simulation 진행 방법 정리   

## 0. Design Source   

```verilog
module Gates(
    input x0,
    input x1,
    output y0,
    output y1,
    output y2,
    output y3,
    output y4,
    output y5,
    output y6
    );

    assign y0 = x0 & x1; // AND gate
    assign y1 = ~(x0 & x1); // NAND gate
    assign y2 = x0 | x1; // OR gate
    assign y3 = ~(x0 | x1); // NOR gate
    assign y4 = x0 ^ x1; // XOR gate
    assign y5 = ~(x0 ^ x1); // XNOR gate
    assign y6 = ~x0; // NOT gate


endmodule
```

- `assign`   
  - Continous Assignment 연속 할당문    
  - `x0, x1` : 입력 / `y0` : 출력 / `&` : AND operation / `=` : 연결     
    - x0와 x1을 AND gate 입력으로 넣고 그 출력을 y0와 연결    

&nbsp;


## 1. RTL Schematic    

&nbsp;

<div align="center">
  <img src="/assets/images/verilog/1.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- Design source에서 작성한 내용을 바탕으로 Netlist를 생성    

&nbsp;

## 2. Simulation    

```verilog
module tb_Gates();
    // Inputs
    reg x0;
    reg x1;

    // Outputs
    wire y0;
    wire y1;
    wire y2;
    wire y3;
    wire y4;
    wire y5;
    wire y6;
    
    Gates test_bech(
        .x0(x0),
        .x1(x1),
        .y0(y0),
        .y1(y1),
        .y2(y2),
        .y3(y3),
        .y4(y4),
        .y5(y5),
        .y6(y6)
    );

    initial begin
        #00 x1 = 0; x0 = 0;
        #10 x1 = 0; x0 = 1;
        #10 x1 = 1; x0 = 0;
        #10 x1 = 1; x0 = 1;
        #10 $finish;
    end


endmodule
```

<div align="left">
    <strong>출력 결과</strong>
  <img src="/assets/images/verilog/2.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- `module tb_Gates()` : Simulation 용이므로 Port 할당 없음    
- `reg` : Input 변수, Register 공간 할당    
- `wire` : Output 변수    
- `Gate test_bench`    
  - test_bench라는 IC는 Gates의 종속    
  - 논리 구조는 Gates module을 따라감    
  - `.x0` : 부모 클래스(Gates)의 Port    
  - `.x0(x0)` : Gates의 x0 Port와 x0 변수를 연결 (x0는 reg input으로 선언됨)  
- `initial begin ~ end`   
  - simulation하고자 하는 Input을 입력   
  - `#10` : ns Delay   

&nbsp;

