TimeQuest Timing Analyzer report for BasicMCUInFPGA
Thu May 16 20:24:14 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'slowClock:cloco|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'slowClock:cloco|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'slowClock:cloco|clk_out'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'slowClock:cloco|clk_out'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'slowClock:cloco|clk_out'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'slowClock:cloco|clk_out'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; BasicMCUInFPGA                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.1%      ;
;     Processor 3            ;   6.7%      ;
;     Processor 4            ;   5.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clk                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                     ;
; slowClock:cloco|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slowClock:cloco|clk_out } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 90.72 MHz  ; 90.72 MHz       ; slowClock:cloco|clk_out ;      ;
; 125.09 MHz ; 125.09 MHz      ; clk                     ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; slowClock:cloco|clk_out ; -10.023 ; -5524.200     ;
; clk                     ; -6.994  ; -2950.733     ;
+-------------------------+---------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; slowClock:cloco|clk_out ; 0.336 ; 0.000         ;
; clk                     ; 0.361 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; clk                     ; -3.000 ; -1304.563      ;
; slowClock:cloco|clk_out ; -1.285 ; -828.825       ;
+-------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'slowClock:cloco|clk_out'                                                                                  ;
+---------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; -10.023 ; reg1address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.040     ; 10.981     ;
; -9.997  ; readedByte1[11] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.300      ; 11.295     ;
; -9.975  ; reg1address[2]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.504     ; 10.469     ;
; -9.971  ; reg1address[2]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.074     ; 10.895     ;
; -9.967  ; readedByte1[11] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 10.860     ;
; -9.966  ; reg1address[1]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.096     ; 10.868     ;
; -9.928  ; reg1address[3]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.091     ; 10.835     ;
; -9.923  ; readedByte1[12] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.300      ; 11.221     ;
; -9.917  ; readedByte1[12] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 10.810     ;
; -9.904  ; reg1address[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.096     ; 10.806     ;
; -9.875  ; readedByte1[11] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.076     ; 10.797     ;
; -9.868  ; reg2address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.393      ; 11.259     ;
; -9.866  ; readedByte1[11] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.749     ;
; -9.866  ; readedByte1[11] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.749     ;
; -9.860  ; readedByte1[11] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.166     ;
; -9.860  ; readedByte1[15] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.300      ; 11.158     ;
; -9.849  ; reg1address[1]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.040     ; 10.807     ;
; -9.844  ; reg1address[1]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.504     ; 10.338     ;
; -9.833  ; readedByte1[11] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.182     ;
; -9.826  ; readedByte1[11] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.175     ;
; -9.825  ; readedByte1[11] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.356      ; 11.179     ;
; -9.823  ; readedByte1[11] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.172     ;
; -9.788  ; readedByte1[11] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.108     ; 10.678     ;
; -9.780  ; readedByte1[11] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.352      ; 11.130     ;
; -9.778  ; readedByte1[12] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.084     ;
; -9.772  ; reg1address[1]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.074     ; 10.696     ;
; -9.752  ; readedByte1[12] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.356      ; 11.106     ;
; -9.751  ; readedByte1[12] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.100     ;
; -9.750  ; readedByte1[3]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.106     ; 10.642     ;
; -9.748  ; reg2address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.337      ; 11.083     ;
; -9.747  ; readedByte1[11] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.096     ; 10.649     ;
; -9.744  ; readedByte1[12] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.093     ;
; -9.742  ; readedByte1[12] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.108     ; 10.632     ;
; -9.741  ; readedByte1[12] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.090     ;
; -9.730  ; readedByte1[15] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.036     ;
; -9.725  ; readedByte1[12] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.608     ;
; -9.725  ; readedByte1[12] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.608     ;
; -9.722  ; readedByte1[12] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.096     ; 10.624     ;
; -9.719  ; readedByte1[13] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.300      ; 11.017     ;
; -9.717  ; reg2address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.393      ; 11.108     ;
; -9.717  ; reg1address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.113     ; 10.602     ;
; -9.716  ; readedByte1[11] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.086     ; 10.628     ;
; -9.711  ; readedByte1[11] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.336      ; 11.045     ;
; -9.707  ; readedByte1[11] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.013     ;
; -9.703  ; readedByte1[11] ; PC[6]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.009     ;
; -9.703  ; readedByte1[15] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.052     ;
; -9.701  ; readedByte1[12] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.076     ; 10.623     ;
; -9.700  ; readedByte1[11] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.301      ; 10.999     ;
; -9.700  ; readedByte1[11] ; PC[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 11.006     ;
; -9.696  ; readedByte1[15] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.045     ;
; -9.694  ; readedByte1[15] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.108     ; 10.584     ;
; -9.694  ; readedByte1[12] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.352      ; 11.044     ;
; -9.693  ; readedByte1[15] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 11.042     ;
; -9.689  ; readedByte1[13] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 10.582     ;
; -9.682  ; reg1address[0]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.382      ; 11.062     ;
; -9.671  ; readedByte1[11] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.100     ; 10.569     ;
; -9.659  ; readedByte1[11] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.965     ;
; -9.658  ; readedByte1[15] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 10.551     ;
; -9.652  ; readedByte1[15] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.535     ;
; -9.649  ; readedByte1[11] ; PC[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.955     ;
; -9.638  ; readedByte1[12] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.336      ; 10.972     ;
; -9.636  ; readedByte1[12] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.301      ; 10.935     ;
; -9.632  ; reg2address[0]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.393      ; 11.023     ;
; -9.625  ; readedByte1[11] ; PC[10]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.352      ; 10.975     ;
; -9.625  ; readedByte1[11] ; PC[9]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.352      ; 10.975     ;
; -9.625  ; readedByte1[15] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.356      ; 10.979     ;
; -9.625  ; readedByte1[12] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.931     ;
; -9.624  ; reg2address[1]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.393      ; 11.015     ;
; -9.622  ; readedByte1[15] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.086     ; 10.534     ;
; -9.621  ; readedByte1[11] ; PC[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.352      ; 10.971     ;
; -9.621  ; readedByte1[12] ; PC[6]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.927     ;
; -9.618  ; readedByte1[12] ; PC[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.924     ;
; -9.612  ; readedByte1[12] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.086     ; 10.524     ;
; -9.609  ; readedByte1[2]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.106     ; 10.501     ;
; -9.604  ; readedByte1[14] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.300      ; 10.902     ;
; -9.602  ; readedByte1[2]  ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.087     ; 10.513     ;
; -9.599  ; readedByte1[11] ; SP[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.098     ; 10.499     ;
; -9.599  ; readedByte1[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.299      ; 10.896     ;
; -9.597  ; readedByte1[13] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.076     ; 10.519     ;
; -9.597  ; reg2address[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.337      ; 10.932     ;
; -9.590  ; reg1address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 10.531     ;
; -9.588  ; readedByte1[13] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.471     ;
; -9.588  ; readedByte1[13] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.115     ; 10.471     ;
; -9.588  ; readedByte1[15] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.301      ; 10.887     ;
; -9.582  ; readedByte1[13] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.888     ;
; -9.577  ; readedByte1[15] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.883     ;
; -9.576  ; readedByte1[12] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.100     ; 10.474     ;
; -9.574  ; readedByte1[11] ; reg1input[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.317      ; 10.889     ;
; -9.574  ; readedByte1[14] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 10.467     ;
; -9.573  ; readedByte1[15] ; PC[6]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.879     ;
; -9.570  ; readedByte1[15] ; PC[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.876     ;
; -9.569  ; readedByte1[11] ; reg1input[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.337      ; 10.904     ;
; -9.566  ; readedByte1[15] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.076     ; 10.488     ;
; -9.564  ; readedByte1[11] ; PC[11]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.368      ; 10.930     ;
; -9.564  ; readedByte1[11] ; PC[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.368      ; 10.930     ;
; -9.562  ; reg1address[0]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.886     ;
; -9.561  ; readedByte1[11] ; SP[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.100     ; 10.459     ;
; -9.558  ; readedByte1[12] ; PC[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.308      ; 10.864     ;
; -9.555  ; readedByte1[13] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.351      ; 10.904     ;
; -9.555  ; readedByte1[3]  ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.097     ; 10.456     ;
+---------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -6.994 ; inBuffer[1][5]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.914      ;
; -6.965 ; inBuffer[1][2]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.885      ;
; -6.938 ; inBuffer[1][3]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.858      ;
; -6.912 ; IOregs[34][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.398     ; 7.502      ;
; -6.880 ; inBuffer[1][3]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.800      ;
; -6.813 ; inBuffer[1][4]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.733      ;
; -6.813 ; inBuffer[1][2]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.733      ;
; -6.787 ; inBuffer[1][3]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.073     ; 7.712      ;
; -6.771 ; inBuffer[1][2]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.691      ;
; -6.751 ; inBuffer[1][2]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.671      ;
; -6.741 ; timeToExitProgramming[0]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.675      ;
; -6.741 ; timeToExitProgramming[1]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.675      ;
; -6.733 ; inBuffer[1][4]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.653      ;
; -6.706 ; inBuffer[1][5]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.626      ;
; -6.633 ; inBuffer[1][4]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.553      ;
; -6.619 ; registerFile:regFile|regs[21][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.051     ; 7.566      ;
; -6.612 ; timeToExitProgramming[3]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.546      ;
; -6.609 ; timeToExitProgramming[2]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.543      ;
; -6.587 ; IOregs[50][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.373     ; 7.202      ;
; -6.587 ; timeToExitProgramming[0]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.521      ;
; -6.587 ; timeToExitProgramming[1]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.521      ;
; -6.582 ; inBuffer[1][4]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.073     ; 7.507      ;
; -6.551 ; IOregs[22][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.380     ; 7.159      ;
; -6.540 ; inBuffer[1][4]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.460      ;
; -6.515 ; inBuffer[1][2]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.073     ; 7.440      ;
; -6.510 ; registerFile:regFile|regs[7][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.061     ; 7.447      ;
; -6.505 ; inBuffer[1][3]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.304      ; 7.807      ;
; -6.494 ; inBuffer[1][5]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.414      ;
; -6.478 ; timeToExitProgramming[4]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.412      ;
; -6.478 ; timeToExitProgramming[5]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.412      ;
; -6.458 ; inBuffer[1][5]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.378      ;
; -6.458 ; timeToExitProgramming[3]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.392      ;
; -6.455 ; timeToExitProgramming[2]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.389      ;
; -6.453 ; slowClock:cloco|counter[2]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.386      ;
; -6.451 ; inBuffer[1][3]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.371      ;
; -6.448 ; inBuffer[1][5]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.281      ; 7.727      ;
; -6.439 ; IOregs[6][6]                     ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.374     ; 7.053      ;
; -6.405 ; inBuffer[1][3]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.325      ;
; -6.388 ; inBuffer[1][2]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.281      ; 7.667      ;
; -6.383 ; slowClock:cloco|counter[0]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.316      ;
; -6.374 ; IOregs[27][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.395     ; 6.967      ;
; -6.352 ; slowClock:cloco|counter[4]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.285      ;
; -6.345 ; timeToExitProgramming[6]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.279      ;
; -6.341 ; inBuffer[1][4]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.349      ; 7.688      ;
; -6.340 ; inBuffer[1][3]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.260      ;
; -6.340 ; inBuffer[1][4]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.260      ;
; -6.335 ; slowClock:cloco|counter[1]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.268      ;
; -6.324 ; timeToExitProgramming[4]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.258      ;
; -6.324 ; timeToExitProgramming[5]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.258      ;
; -6.320 ; inBuffer[1][3]                   ; dataToShiftProg[4][0]   ; clk                     ; clk         ; 1.000        ; 0.295      ; 7.613      ;
; -6.312 ; inBuffer[1][2]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.232      ;
; -6.307 ; timeToExitProgramming[7]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.241      ;
; -6.306 ; inBuffer[1][4]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.281      ; 7.585      ;
; -6.304 ; registerFile:regFile|regs[13][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.051     ; 7.251      ;
; -6.288 ; IOregs[59][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.395     ; 6.881      ;
; -6.287 ; IOregs[5][7]                     ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.398     ; 6.877      ;
; -6.280 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.045     ; 7.233      ;
; -6.279 ; IOregs[39][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.413     ; 6.854      ;
; -6.260 ; IOregs[43][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.416     ; 6.832      ;
; -6.258 ; IOregs[27][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.395     ; 6.851      ;
; -6.251 ; slowDownMax[0]                   ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.066     ; 7.183      ;
; -6.242 ; inBuffer[1][4]                   ; dataToShiftProg[5][7]   ; clk                     ; clk         ; 1.000        ; 0.281      ; 7.521      ;
; -6.228 ; registerFile:regFile|regs[31][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.079     ; 7.147      ;
; -6.224 ; inBuffer[1][5]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.080     ; 7.142      ;
; -6.224 ; inBuffer[1][3]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.080     ; 7.142      ;
; -6.213 ; timeToExitProgramming[8]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.147      ;
; -6.206 ; slowClock:cloco|counter[3]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.139      ;
; -6.204 ; inBuffer[1][2]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.304      ; 7.506      ;
; -6.203 ; IOregs[58][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.358     ; 6.833      ;
; -6.201 ; IOregs[23][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.399     ; 6.790      ;
; -6.191 ; timeToExitProgramming[6]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.125      ;
; -6.183 ; inBuffer[1][5]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.304      ; 7.485      ;
; -6.180 ; inBuffer[1][5]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.078     ; 7.100      ;
; -6.176 ; IOregs[27][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.818     ; 6.346      ;
; -6.171 ; timeToExitProgramming[9]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.105      ;
; -6.170 ; registerFile:regFile|regs[5][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.067     ; 7.101      ;
; -6.167 ; IOregs[28][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.387     ; 6.768      ;
; -6.166 ; IOregs[42][1]                    ; dataToShiftProg[5][1]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.035     ; 7.119      ;
; -6.164 ; IOregs[37][7]                    ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.414     ; 6.738      ;
; -6.162 ; inBuffer[1][3]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.281      ; 7.441      ;
; -6.156 ; inBuffer[1][3]                   ; dataToShiftProg[4][6]   ; clk                     ; clk         ; 1.000        ; -0.073     ; 7.081      ;
; -6.153 ; timeToExitProgramming[7]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.064     ; 7.087      ;
; -6.152 ; IOregs[43][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.416     ; 6.724      ;
; -6.143 ; inBuffer[1][4]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.342      ; 7.483      ;
; -6.143 ; inBuffer[1][4]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.304      ; 7.445      ;
; -6.142 ; IOregs[39][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.413     ; 6.717      ;
; -6.142 ; inBuffer[1][3]                   ; dataToShiftProg[4][4]   ; clk                     ; clk         ; 1.000        ; -0.073     ; 7.067      ;
; -6.141 ; registerFile:regFile|regs[21][6] ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.051     ; 7.088      ;
; -6.129 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 7.087      ;
; -6.118 ; IOregs[23][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.399     ; 6.707      ;
; -6.115 ; IOregs[27][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.395     ; 6.708      ;
; -6.113 ; registerFile:regFile|regs[1][2]  ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.365      ; 7.476      ;
; -6.112 ; IOregs[41][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.369     ; 6.731      ;
; -6.104 ; IOregs[26][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.784     ; 6.308      ;
; -6.102 ; IOregs[25][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.394     ; 6.696      ;
; -6.101 ; inBuffer[1][3]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.349      ; 7.448      ;
; -6.095 ; registerFile:regFile|regs[15][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.049     ; 7.044      ;
; -6.095 ; inBuffer[1][2]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.342      ; 7.435      ;
; -6.093 ; IOregs[29][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.369     ; 6.712      ;
; -6.093 ; registerFile:regFile|regs[19][5] ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.061     ; 7.030      ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'slowClock:cloco|clk_out'                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.336 ; copyVars                                                                                    ; copied           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.385      ; 0.937      ;
; 0.357 ; toReset                                                                                     ; reseted          ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.385      ; 0.958      ;
; 0.385 ; skipNext                                                                                    ; skipNext         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.098      ; 0.669      ;
; 0.387 ; writeEn2                                                                                    ; writeEn2         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 0.669      ;
; 0.389 ; ram_address[0]                                                                              ; ram_address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.094      ; 0.669      ;
; 0.404 ; state[2]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; reg2address[2]                                                                              ; reg2address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; reg2address[0]                                                                              ; reg2address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 0.669      ;
; 0.909 ; SP[1]                                                                                       ; ram_address[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.472      ; 1.567      ;
; 0.920 ; readedByte2[15]                                                                             ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.516      ; 1.622      ;
; 0.949 ; IO11[3]                                                                                     ; IOregs[11][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.157      ;
; 0.949 ; IO11[5]                                                                                     ; IOregs[11][5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.157      ;
; 0.959 ; readedByte2[1]                                                                              ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.515      ; 1.660      ;
; 0.960 ; IO11[7]                                                                                     ; IOregs[11][7]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.168      ;
; 0.979 ; SP[15]                                                                                      ; SP[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.244      ;
; 0.991 ; IO11[0]                                                                                     ; IOregs[11][0]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.199      ;
; 0.991 ; IO11[2]                                                                                     ; IOregs[11][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.199      ;
; 1.000 ; IO11[4]                                                                                     ; IOregs[11][4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.208      ;
; 1.018 ; PC[5]                                                                                       ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.300      ;
; 1.019 ; PC[6]                                                                                       ; PC[6]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.301      ;
; 1.031 ; PC[1]                                                                                       ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.313      ;
; 1.035 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[12]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.396      ; 1.647      ;
; 1.038 ; PC[7]                                                                                       ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.320      ;
; 1.061 ; state[0]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.326      ;
; 1.067 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[13]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.396      ; 1.679      ;
; 1.071 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[3]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.396      ; 1.683      ;
; 1.071 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[0]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.396      ; 1.683      ;
; 1.072 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[11]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.396      ; 1.684      ;
; 1.085 ; cyclesToDo[0]                                                                               ; cyclesToDo[0]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.349      ;
; 1.090 ; readedByte2[9]                                                                              ; PC[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.516      ; 1.792      ;
; 1.105 ; SP[14]                                                                                      ; SP[14]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.370      ;
; 1.115 ; SP[13]                                                                                      ; SP[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.380      ;
; 1.119 ; reg1input[0]                                                                                ; reg1input[0]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.401      ;
; 1.167 ; PC[15]                                                                                      ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.449      ;
; 1.177 ; IO11[6]                                                                                     ; IOregs[11][6]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.385      ;
; 1.194 ; readedByte2[7]                                                                              ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.508      ; 1.888      ;
; 1.202 ; PC[2]                                                                                       ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.484      ;
; 1.214 ; PC[3]                                                                                       ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.496      ;
; 1.233 ; IO11[1]                                                                                     ; IOregs[11][1]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.008     ; 1.441      ;
; 1.252 ; readedByte2[3]                                                                              ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.493      ; 1.931      ;
; 1.256 ; ram_WRen                                                                                    ; ram_WRen         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.521      ;
; 1.261 ; SREG[1]                                                                                     ; SREG[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.097      ; 1.544      ;
; 1.264 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[5]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.373      ; 1.853      ;
; 1.266 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[1]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.373      ; 1.855      ;
; 1.267 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.373      ; 1.856      ;
; 1.285 ; PC[12]                                                                                      ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.097      ; 1.568      ;
; 1.286 ; SP[5]                                                                                       ; SP[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.551      ;
; 1.290 ; PC[10]                                                                                      ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.096      ; 1.572      ;
; 1.299 ; readedByte2[13]                                                                             ; PC[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.498      ; 1.983      ;
; 1.309 ; cyclesToDo[1]                                                                               ; cyclesToDo[1]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.573      ;
; 1.317 ; PC[11]                                                                                      ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.097      ; 1.600      ;
; 1.323 ; SP[9]                                                                                       ; SP[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.588      ;
; 1.363 ; toReset                                                                                     ; PC[10]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.834      ; 2.413      ;
; 1.365 ; SP[4]                                                                                       ; ram_address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.450      ; 2.001      ;
; 1.368 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[15]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.373      ; 1.957      ;
; 1.374 ; state[0]                                                                                    ; state[0]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.639      ;
; 1.378 ; SETcyclesToDo[5]                                                                            ; cyclesToDo[5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.387      ; 1.981      ;
; 1.379 ; PC[0]                                                                                       ; PC[0]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.644      ;
; 1.380 ; cyclesToDo[4]                                                                               ; cyclesToDo[4]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.644      ;
; 1.382 ; reg1input[7]                                                                                ; reg1input[7]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.646      ;
; 1.390 ; toReset                                                                                     ; PC[15]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.834      ; 2.440      ;
; 1.393 ; SP[4]                                                                                       ; SP[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.658      ;
; 1.399 ; cyclesToDo[2]                                                                               ; cyclesToDo[2]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.663      ;
; 1.402 ; SP[12]                                                                                      ; SP[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.667      ;
; 1.409 ; reg1address[4]                                                                              ; reg1address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.674      ;
; 1.409 ; SETcyclesToDo[4]                                                                            ; cyclesToDo[4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.387      ; 2.012      ;
; 1.412 ; SP[6]                                                                                       ; ram_address[6]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.092      ; 1.690      ;
; 1.431 ; registerFile:regFile|regs[9][3]                                                             ; IOregs[58][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.384      ; 2.031      ;
; 1.433 ; registerFile:regFile|regs[15][2]                                                            ; IOregs[58][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.392      ; 2.041      ;
; 1.453 ; SP[13]                                                                                      ; IOregs[62][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.514      ; 2.153      ;
; 1.466 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.369      ; 2.051      ;
; 1.468 ; SP[5]                                                                                       ; IOregs[61][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.514      ; 2.168      ;
; 1.469 ; reg1address[4]                                                                              ; IOregs[58][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.081      ; 1.736      ;
; 1.470 ; readedByte2[11]                                                                             ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.559      ; 2.215      ;
; 1.471 ; toReset                                                                                     ; PC[12]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.875      ; 2.562      ;
; 1.473 ; PC[0]                                                                                       ; ram_inputData[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.478      ; 2.137      ;
; 1.482 ; readedByte2[10]                                                                             ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.516      ; 2.184      ;
; 1.484 ; SP[5]                                                                                       ; ram_address[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.474      ; 2.144      ;
; 1.499 ; toReset                                                                                     ; PC[11]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.875      ; 2.590      ;
; 1.503 ; readedByte2[12]                                                                             ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.559      ; 2.248      ;
; 1.506 ; readedByte2[2]                                                                              ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.526      ; 2.218      ;
; 1.506 ; toReset                                                                                     ; PC[3]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.833      ; 2.555      ;
; 1.509 ; toReset                                                                                     ; PC[1]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.833      ; 2.558      ;
; 1.510 ; SP[9]                                                                                       ; ram_address[9]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.474      ; 2.170      ;
; 1.514 ; toReset                                                                                     ; PC[7]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.833      ; 2.563      ;
; 1.521 ; SP[1]                                                                                       ; SP[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.786      ;
; 1.530 ; SP[7]                                                                                       ; IOregs[61][7]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.473      ; 2.189      ;
; 1.538 ; SP[7]                                                                                       ; SP[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.079      ; 1.803      ;
; 1.558 ; readedByte2[4]                                                                              ; PC[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.465      ; 2.209      ;
; 1.586 ; cyclesToDo[3]                                                                               ; cyclesToDo[3]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.850      ;
; 1.586 ; SP[2]                                                                                       ; ram_address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.093      ; 1.865      ;
; 1.594 ; cyclesToDo[5]                                                                               ; cyclesToDo[5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.078      ; 1.858      ;
; 1.595 ; readedByte2[8]                                                                              ; PC[8]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.509      ; 2.290      ;
; 1.602 ; readedByte2[5]                                                                              ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.520      ; 2.308      ;
; 1.612 ; registerFile:regFile|regs[31][5]                                                            ; IOregs[58][5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.404      ; 2.232      ;
; 1.616 ; SP[15]                                                                                      ; IOregs[62][7]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.490      ; 2.292      ;
; 1.617 ; SETcyclesToDo[3]                                                                            ; cyclesToDo[3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.387      ; 2.220      ;
; 1.622 ; toReset                                                                                     ; ram_inputData[7] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.809      ; 2.647      ;
; 1.622 ; toReset                                                                                     ; ram_inputData[4] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.809      ; 2.647      ;
; 1.624 ; toReset                                                                                     ; ram_inputData[6] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.809      ; 2.649      ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.444      ; 1.027      ;
; 0.385 ; dataToShiftProg[5][2]                                        ; dataToShiftProg[5][2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; dataToShiftProg[1][0]                                        ; dataToShiftProg[1][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; dataToShiftProg[5][6]                                        ; dataToShiftProg[5][6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; packetSenter:sender|dataForShifter[2]                        ; packetSenter:sender|dataForShifter[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; packetSenter:sender|state.working                            ; packetSenter:sender|state.working                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; packetSenter:sender|lastCount                                ; packetSenter:sender|lastCount                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[4]                                  ; UART:prog|timeForNextBit[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[8]                                  ; UART:prog|timeForNextBit[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[7]                                  ; UART:prog|timeForNextBit[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[1]                                  ; UART:prog|timeForNextBit[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[2]                                  ; UART:prog|timeForNextBit[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[6]                                  ; UART:prog|timeForNextBit[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[10]                                 ; UART:prog|timeForNextBit[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[11]                                 ; UART:prog|timeForNextBit[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[12]                                 ; UART:prog|timeForNextBit[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[13]                                 ; UART:prog|timeForNextBit[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART:prog|timeForNextBit[14]                                 ; UART:prog|timeForNextBit[14]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; dataToShiftProg[1][1]                                        ; dataToShiftProg[1][1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|outputData         ; packetSenter:sender|outputShifter:shifter|outputData                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; dataToShiftProg[1][3]                                        ; dataToShiftProg[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31]                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|state.waiting      ; packetSenter:sender|outputShifter:shifter|state.waiting                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|lastState          ; packetSenter:sender|outputShifter:shifter|lastState                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; packetSenter:sender|outputShifter:shifter|state.stop         ; packetSenter:sender|outputShifter:shifter|state.stop                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; progDetect[1]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; progDetect[2]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; programmingMode.0010                                         ; programmingMode.0010                                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[0]                                          ; UART:prog|buffer[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[1]                                          ; UART:prog|buffer[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[7]                                          ; UART:prog|buffer[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[6]                                          ; UART:prog|buffer[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[3]                                          ; UART:prog|buffer[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[2]                                          ; UART:prog|buffer[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[5]                                          ; UART:prog|buffer[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART:prog|buffer[4]                                          ; UART:prog|buffer[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; shifterStateProg                                             ; shifterStateProg                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; debugging                                                    ; debugging                                                                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; lastRXstate                                                  ; lastRXstate                                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.408 ; packetSenter:sender|dataCountShifter                         ; packetSenter:sender|dataCountShifter                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; shifterStateReal                                             ; shifterStateReal                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; progDetect[0]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; UART:prog|newData                                            ; UART:prog|newData                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.411 ; flash_addr_1[8]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.068      ;
; 0.416 ; flash_addr_1[11]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.073      ;
; 0.418 ; flash_addr_1[7]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.075      ;
; 0.424 ; flash_addr_1[10]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.081      ;
; 0.428 ; packetSenter:sender|packetCount[4]                           ; packetSenter:sender|packetCount[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; dataToShiftReal[4][3]                                        ; packetSenter:sender|dataForShifter[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; flash_addr_1[9]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.086      ;
; 0.442 ; UART:prog|dataBitCounter[7]                                  ; UART:prog|dataBitCounter[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.466 ; progDetect[2]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.731      ;
; 0.467 ; progDetect[2]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.732      ;
; 0.475 ; progDetect[0]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.740      ;
; 0.490 ; packetSenter:sender|outputShifter:shifter|state.data         ; packetSenter:sender|outputShifter:shifter|state.start                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.755      ;
; 0.554 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a21~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.217      ;
; 0.601 ; dataToShiftProg[1][3]                                        ; dataToShiftReal[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; UART:prog|buffer[0]                                          ; UART:prog|outputData[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; UART:prog|buffer[3]                                          ; UART:prog|outputData[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; UART:prog|buffer[4]                                          ; UART:prog|outputData[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.866      ;
; 0.610 ; UART:prog|buffer[6]                                          ; UART:prog|outputData[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.876      ;
; 0.611 ; UART:prog|buffer[1]                                          ; UART:prog|outputData[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.877      ;
; 0.622 ; UART:prog|buffer[2]                                          ; UART:prog|outputData[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.886      ;
; 0.627 ; UART:prog|timeForNextBit[3]                                  ; UART:prog|timeForNextBit[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.893      ;
; 0.630 ; UART:prog|timeForNextBit[9]                                  ; UART:prog|timeForNextBit[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.896      ;
; 0.632 ; flash_dataIN_1[3]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a3~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.449      ; 1.303      ;
; 0.633 ; flash_dataIN_1[3]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.302      ;
; 0.639 ; dataToShiftReal[5][4]                                        ; packetSenter:sender|dataForShifter[4]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.640 ; dataToShiftReal[5][7]                                        ; packetSenter:sender|dataForShifter[7]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 98.49 MHz  ; 98.49 MHz       ; slowClock:cloco|clk_out ;      ;
; 135.76 MHz ; 135.76 MHz      ; clk                     ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; slowClock:cloco|clk_out ; -9.153 ; -4998.101     ;
; clk                     ; -6.366 ; -2644.524     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; slowClock:cloco|clk_out ; 0.330 ; 0.000         ;
; clk                     ; 0.338 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -1297.259     ;
; slowClock:cloco|clk_out ; -1.285 ; -828.825      ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'slowClock:cloco|clk_out'                                                                                  ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; -9.153 ; readedByte1[11] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.275      ; 10.427     ;
; -9.095 ; reg1address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.030     ; 10.064     ;
; -9.094 ; readedByte1[11] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.093     ; 10.000     ;
; -9.054 ; readedByte1[12] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.093     ; 9.960      ;
; -9.036 ; readedByte1[12] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.275      ; 10.310     ;
; -9.032 ; reg1address[1]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.087     ; 9.944      ;
; -9.012 ; reg1address[2]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.461     ; 9.550      ;
; -8.997 ; reg1address[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.087     ; 9.909      ;
; -8.983 ; reg1address[2]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.063     ; 9.919      ;
; -8.952 ; reg1address[3]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.081     ; 9.870      ;
; -8.948 ; reg2address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.367      ; 10.314     ;
; -8.944 ; readedByte1[11] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.066     ; 9.877      ;
; -8.930 ; readedByte1[11] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.824      ;
; -8.925 ; readedByte1[11] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.332      ; 10.256     ;
; -8.923 ; reg1address[1]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.030     ; 9.892      ;
; -8.919 ; readedByte1[13] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.275      ; 10.193     ;
; -8.914 ; readedByte1[3]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.095     ; 9.818      ;
; -8.914 ; readedByte1[15] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.275      ; 10.188     ;
; -8.908 ; readedByte1[11] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.084     ; 9.823      ;
; -8.904 ; reg1address[1]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.461     ; 9.442      ;
; -8.897 ; readedByte1[11] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.180     ;
; -8.876 ; readedByte1[11] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.099     ; 9.776      ;
; -8.876 ; readedByte1[11] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.770      ;
; -8.873 ; readedByte1[11] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.197     ;
; -8.868 ; readedByte1[12] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.084     ; 9.783      ;
; -8.865 ; readedByte1[11] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.189     ;
; -8.863 ; readedByte1[11] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.187     ;
; -8.858 ; readedByte1[12] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.066     ; 9.791      ;
; -8.850 ; readedByte1[11] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.276      ; 10.125     ;
; -8.848 ; readedByte1[11] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.173     ;
; -8.848 ; readedByte1[11] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.309      ; 10.156     ;
; -8.848 ; readedByte1[13] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.093     ; 9.754      ;
; -8.847 ; reg2address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.310      ; 10.156     ;
; -8.839 ; readedByte1[11] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.090     ; 9.748      ;
; -8.835 ; reg1address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.729      ;
; -8.832 ; readedByte1[12] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.726      ;
; -8.824 ; readedByte1[11] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.281      ; 10.104     ;
; -8.823 ; readedByte1[12] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.099     ; 9.723      ;
; -8.808 ; readedByte1[14] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.275      ; 10.082     ;
; -8.808 ; readedByte1[12] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.332      ; 10.139     ;
; -8.801 ; reg2address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.367      ; 10.167     ;
; -8.798 ; reg1address[1]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.063     ; 9.734      ;
; -8.796 ; readedByte1[12] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.079     ;
; -8.795 ; readedByte1[15] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.093     ; 9.701      ;
; -8.784 ; readedByte1[15] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.099     ; 9.684      ;
; -8.782 ; readedByte1[2]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.095     ; 9.686      ;
; -8.772 ; readedByte1[12] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.096     ;
; -8.766 ; readedByte1[12] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.660      ;
; -8.765 ; readedByte1[11] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.048     ;
; -8.764 ; readedByte1[12] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.088     ;
; -8.762 ; readedByte1[11] ; reg1input[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.310      ; 10.071     ;
; -8.762 ; readedByte1[12] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.086     ;
; -8.761 ; readedByte1[11] ; PC[6]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.044     ;
; -8.759 ; readedByte1[11] ; PC[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.042     ;
; -8.757 ; readedByte1[15] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.040     ;
; -8.752 ; reg1address[0]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.354      ; 10.105     ;
; -8.741 ; readedByte1[11] ; SP[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.088     ; 9.652      ;
; -8.737 ; readedByte1[14] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.093     ; 9.643      ;
; -8.737 ; readedByte1[12] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.062     ;
; -8.736 ; readedByte1[15] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.630      ;
; -8.733 ; readedByte1[15] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.057     ;
; -8.732 ; readedByte1[11] ; PC[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 10.015     ;
; -8.732 ; readedByte1[11] ; SP[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.090     ; 9.641      ;
; -8.731 ; readedByte1[12] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.309      ; 10.039     ;
; -8.728 ; readedByte1[11] ; PC[9]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.053     ;
; -8.728 ; readedByte1[3]  ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.086     ; 9.641      ;
; -8.728 ; reg1address[2]  ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.053     ; 9.674      ;
; -8.728 ; readedByte1[10] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.094     ; 9.633      ;
; -8.726 ; readedByte1[11] ; PC[10]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.051     ;
; -8.725 ; readedByte1[15] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.049     ;
; -8.724 ; readedByte1[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.273      ; 9.996      ;
; -8.723 ; readedByte1[15] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.325      ; 10.047     ;
; -8.722 ; readedByte1[11] ; PC[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.326      ; 10.047     ;
; -8.718 ; readedByte1[3]  ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.068     ; 9.649      ;
; -8.716 ; readedByte1[11] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.075     ; 9.640      ;
; -8.714 ; readedByte1[11] ; reg1input[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.293      ; 10.006     ;
; -8.710 ; readedByte1[13] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.066     ; 9.643      ;
; -8.704 ; readedByte1[12] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.276      ; 9.979      ;
; -8.701 ; readedByte1[2]  ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.077     ; 9.623      ;
; -8.700 ; reg2address[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.310      ; 10.009     ;
; -8.696 ; readedByte1[13] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.105     ; 9.590      ;
; -8.694 ; readedByte1[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.273      ; 9.966      ;
; -8.693 ; readedByte1[12] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.090     ; 9.602      ;
; -8.692 ; readedByte1[3]  ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.107     ; 9.584      ;
; -8.691 ; readedByte1[13] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.332      ; 10.022     ;
; -8.686 ; readedByte1[11] ; PC[11]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.342      ; 10.027     ;
; -8.685 ; readedByte1[9]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.094     ; 9.590      ;
; -8.684 ; readedByte1[12] ; SP[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.088     ; 9.595      ;
; -8.683 ; readedByte1[11] ; PC[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.342      ; 10.024     ;
; -8.679 ; reg2address[0]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.367      ; 10.045     ;
; -8.678 ; readedByte1[12] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.281      ; 9.958      ;
; -8.676 ; readedByte1[12] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.075     ; 9.600      ;
; -8.675 ; readedByte1[15] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.332      ; 10.006     ;
; -8.675 ; reg1address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.048     ; 9.626      ;
; -8.667 ; reg2address[1]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.367      ; 10.033     ;
; -8.664 ; readedByte1[12] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 9.947      ;
; -8.663 ; readedByte1[13] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 9.946      ;
; -8.662 ; readedByte1[13] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.084     ; 9.577      ;
; -8.660 ; readedByte1[12] ; PC[6]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 9.943      ;
; -8.658 ; readedByte1[12] ; PC[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.284      ; 9.941      ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -6.366 ; inBuffer[1][3]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.295      ;
; -6.365 ; inBuffer[1][5]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.294      ;
; -6.344 ; inBuffer[1][2]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.273      ;
; -6.274 ; IOregs[34][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.337     ; 6.926      ;
; -6.253 ; inBuffer[1][3]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.182      ;
; -6.223 ; inBuffer[1][3]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.065     ; 7.157      ;
; -6.195 ; inBuffer[1][2]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.124      ;
; -6.192 ; inBuffer[1][4]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.121      ;
; -6.190 ; inBuffer[1][4]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.119      ;
; -6.181 ; inBuffer[1][2]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.110      ;
; -6.137 ; registerFile:regFile|regs[21][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.043     ; 7.093      ;
; -6.103 ; inBuffer[1][5]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.032      ;
; -6.096 ; inBuffer[1][2]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 7.025      ;
; -6.082 ; timeToExitProgramming[1]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 7.027      ;
; -6.053 ; timeToExitProgramming[0]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.998      ;
; -6.049 ; inBuffer[1][4]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.065     ; 6.983      ;
; -6.004 ; IOregs[22][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.319     ; 6.674      ;
; -5.980 ; inBuffer[1][4]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.909      ;
; -5.976 ; inBuffer[1][4]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.905      ;
; -5.975 ; IOregs[50][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.312     ; 6.652      ;
; -5.970 ; timeToExitProgramming[3]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.915      ;
; -5.955 ; timeToExitProgramming[1]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.900      ;
; -5.939 ; inBuffer[1][2]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.065     ; 6.873      ;
; -5.937 ; timeToExitProgramming[2]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.882      ;
; -5.926 ; timeToExitProgramming[0]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.871      ;
; -5.923 ; inBuffer[1][3]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.277      ; 7.199      ;
; -5.923 ; registerFile:regFile|regs[7][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.053     ; 6.869      ;
; -5.918 ; inBuffer[1][5]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.847      ;
; -5.911 ; inBuffer[1][5]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.253      ; 7.163      ;
; -5.903 ; inBuffer[1][5]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.832      ;
; -5.880 ; inBuffer[1][3]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.809      ;
; -5.875 ; inBuffer[1][3]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.804      ;
; -5.860 ; IOregs[6][6]                     ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.313     ; 6.536      ;
; -5.851 ; timeToExitProgramming[5]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.796      ;
; -5.843 ; timeToExitProgramming[3]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.788      ;
; -5.822 ; IOregs[27][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.334     ; 6.477      ;
; -5.822 ; timeToExitProgramming[4]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.767      ;
; -5.813 ; inBuffer[1][2]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.253      ; 7.065      ;
; -5.810 ; timeToExitProgramming[2]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.755      ;
; -5.806 ; inBuffer[1][3]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.735      ;
; -5.786 ; inBuffer[1][4]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.253      ; 7.038      ;
; -5.781 ; inBuffer[1][4]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.710      ;
; -5.764 ; registerFile:regFile|regs[31][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.072     ; 6.691      ;
; -5.764 ; slowClock:cloco|counter[2]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.055     ; 6.708      ;
; -5.755 ; registerFile:regFile|regs[13][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.043     ; 6.711      ;
; -5.754 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.035     ; 6.718      ;
; -5.736 ; inBuffer[1][4]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.319      ; 7.054      ;
; -5.724 ; timeToExitProgramming[5]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.669      ;
; -5.716 ; inBuffer[1][4]                   ; dataToShiftProg[5][7]   ; clk                     ; clk         ; 1.000        ; 0.253      ; 6.968      ;
; -5.715 ; IOregs[43][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.353     ; 6.351      ;
; -5.715 ; inBuffer[1][2]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.644      ;
; -5.707 ; IOregs[5][7]                     ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.337     ; 6.359      ;
; -5.705 ; timeToExitProgramming[6]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.650      ;
; -5.701 ; slowClock:cloco|counter[0]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.055     ; 6.645      ;
; -5.695 ; timeToExitProgramming[4]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.640      ;
; -5.693 ; inBuffer[1][5]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.277      ; 6.969      ;
; -5.684 ; IOregs[39][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.351     ; 6.322      ;
; -5.684 ; IOregs[59][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.334     ; 6.339      ;
; -5.676 ; slowClock:cloco|counter[4]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.055     ; 6.620      ;
; -5.674 ; IOregs[27][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.334     ; 6.329      ;
; -5.661 ; inBuffer[1][3]                   ; dataToShiftProg[4][0]   ; clk                     ; clk         ; 1.000        ; 0.267      ; 6.927      ;
; -5.660 ; slowClock:cloco|counter[1]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.055     ; 6.604      ;
; -5.659 ; inBuffer[1][5]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.072     ; 6.586      ;
; -5.647 ; timeToExitProgramming[7]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.592      ;
; -5.645 ; IOregs[23][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.338     ; 6.296      ;
; -5.642 ; inBuffer[1][2]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.277      ; 6.918      ;
; -5.625 ; registerFile:regFile|regs[15][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 6.584      ;
; -5.620 ; IOregs[39][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.351     ; 6.258      ;
; -5.620 ; registerFile:regFile|regs[5][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.059     ; 6.560      ;
; -5.616 ; inBuffer[1][4]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.314      ; 6.929      ;
; -5.616 ; registerFile:regFile|regs[21][6] ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.043     ; 6.572      ;
; -5.614 ; inBuffer[1][3]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.253      ; 6.866      ;
; -5.613 ; IOregs[37][7]                    ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.352     ; 6.250      ;
; -5.612 ; slowDownMax[0]                   ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.056     ; 6.555      ;
; -5.611 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.030     ; 6.580      ;
; -5.609 ; IOregs[58][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.295     ; 6.303      ;
; -5.609 ; IOregs[27][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.723     ; 5.875      ;
; -5.608 ; inBuffer[1][5]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.070     ; 6.537      ;
; -5.601 ; registerFile:regFile|regs[21][2] ; dataToShiftProg[4][2]   ; clk                     ; clk         ; 1.000        ; 0.278      ; 6.878      ;
; -5.599 ; IOregs[43][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.353     ; 6.235      ;
; -5.598 ; IOregs[42][1]                    ; dataToShiftProg[5][1]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.009     ; 6.578      ;
; -5.598 ; registerFile:regFile|regs[19][5] ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.053     ; 6.544      ;
; -5.594 ; inBuffer[1][3]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.072     ; 6.521      ;
; -5.589 ; registerFile:regFile|regs[20][6] ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.033     ; 6.555      ;
; -5.589 ; timeToExitProgramming[8]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.534      ;
; -5.587 ; IOregs[23][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.338     ; 6.238      ;
; -5.581 ; inBuffer[1][2]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.314      ; 6.894      ;
; -5.578 ; timeToExitProgramming[6]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.523      ;
; -5.575 ; IOregs[25][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.332     ; 6.232      ;
; -5.571 ; IOregs[26][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.683     ; 5.877      ;
; -5.571 ; inBuffer[1][4]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.277      ; 6.847      ;
; -5.568 ; inBuffer[1][3]                   ; dataToShiftProg[4][6]   ; clk                     ; clk         ; 1.000        ; -0.065     ; 6.502      ;
; -5.550 ; IOregs[27][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.334     ; 6.205      ;
; -5.548 ; slowClock:cloco|counter[3]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.055     ; 6.492      ;
; -5.543 ; inBuffer[1][3]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.319      ; 6.861      ;
; -5.542 ; inBuffer[1][3]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.314      ; 6.855      ;
; -5.529 ; inBuffer[1][3]                   ; dataToShiftProg[4][4]   ; clk                     ; clk         ; 1.000        ; -0.065     ; 6.463      ;
; -5.527 ; IOregs[23][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.338     ; 6.178      ;
; -5.527 ; timeToExitProgramming[9]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.054     ; 6.472      ;
; -5.526 ; registerFile:regFile|regs[1][2]  ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.335      ; 6.860      ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'slowClock:cloco|clk_out'                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.330 ; copyVars                                                                                    ; copied           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.325      ; 0.856      ;
; 0.337 ; skipNext                                                                                    ; skipNext         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.089      ; 0.597      ;
; 0.340 ; writeEn2                                                                                    ; writeEn2         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; ram_address[0]                                                                              ; ram_address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.085      ; 0.597      ;
; 0.349 ; toReset                                                                                     ; reseted          ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.324      ; 0.874      ;
; 0.354 ; state[2]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.356 ; reg2address[2]                                                                              ; reg2address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; reg2address[0]                                                                              ; reg2address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.070      ; 0.597      ;
; 0.833 ; readedByte2[15]                                                                             ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.474      ; 1.478      ;
; 0.840 ; SP[1]                                                                                       ; ram_address[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.428      ; 1.439      ;
; 0.867 ; readedByte2[1]                                                                              ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.474      ; 1.512      ;
; 0.898 ; SP[15]                                                                                      ; SP[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.141      ;
; 0.903 ; IO11[5]                                                                                     ; IOregs[11][5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.066      ;
; 0.908 ; IO11[3]                                                                                     ; IOregs[11][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.071      ;
; 0.919 ; IO11[7]                                                                                     ; IOregs[11][7]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.082      ;
; 0.933 ; PC[5]                                                                                       ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.191      ;
; 0.934 ; PC[6]                                                                                       ; PC[6]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.192      ;
; 0.939 ; IO11[2]                                                                                     ; IOregs[11][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.102      ;
; 0.943 ; IO11[0]                                                                                     ; IOregs[11][0]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.106      ;
; 0.944 ; PC[1]                                                                                       ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.088      ; 1.203      ;
; 0.950 ; PC[7]                                                                                       ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.088      ; 1.209      ;
; 0.951 ; IO11[4]                                                                                     ; IOregs[11][4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.114      ;
; 0.971 ; state[0]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.214      ;
; 0.972 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[12]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.335      ; 1.508      ;
; 0.983 ; readedByte2[9]                                                                              ; PC[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.470      ; 1.624      ;
; 0.988 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[13]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.335      ; 1.524      ;
; 0.993 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[3]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.335      ; 1.529      ;
; 0.993 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[0]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.335      ; 1.529      ;
; 0.994 ; cyclesToDo[0]                                                                               ; cyclesToDo[0]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.236      ;
; 0.994 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[11]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.335      ; 1.530      ;
; 1.011 ; SP[14]                                                                                      ; SP[14]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.254      ;
; 1.021 ; SP[13]                                                                                      ; SP[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.263      ;
; 1.023 ; reg1input[0]                                                                                ; reg1input[0]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.281      ;
; 1.067 ; PC[15]                                                                                      ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.325      ;
; 1.087 ; readedByte2[7]                                                                              ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.462      ; 1.720      ;
; 1.104 ; readedByte2[3]                                                                              ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.451      ; 1.726      ;
; 1.105 ; IO11[6]                                                                                     ; IOregs[11][6]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.268      ;
; 1.107 ; PC[3]                                                                                       ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.088      ; 1.366      ;
; 1.112 ; PC[2]                                                                                       ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.370      ;
; 1.129 ; IO11[1]                                                                                     ; IOregs[11][1]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.038     ; 1.292      ;
; 1.150 ; SREG[1]                                                                                     ; SREG[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.088      ; 1.409      ;
; 1.151 ; ram_WRen                                                                                    ; ram_WRen         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.393      ;
; 1.157 ; readedByte2[13]                                                                             ; PC[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.449      ; 1.777      ;
; 1.172 ; PC[12]                                                                                      ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.089      ; 1.432      ;
; 1.172 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.312      ; 1.685      ;
; 1.172 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[5]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.312      ; 1.685      ;
; 1.175 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[1]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.312      ; 1.688      ;
; 1.177 ; PC[10]                                                                                      ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.087      ; 1.435      ;
; 1.188 ; SP[5]                                                                                       ; SP[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.430      ;
; 1.198 ; PC[11]                                                                                      ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.089      ; 1.458      ;
; 1.209 ; cyclesToDo[1]                                                                               ; cyclesToDo[1]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.451      ;
; 1.219 ; SP[9]                                                                                       ; SP[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.461      ;
; 1.234 ; cyclesToDo[2]                                                                               ; cyclesToDo[2]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.476      ;
; 1.241 ; cyclesToDo[4]                                                                               ; cyclesToDo[4]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.483      ;
; 1.249 ; SP[4]                                                                                       ; ram_address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.406      ; 1.826      ;
; 1.249 ; state[0]                                                                                    ; state[0]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.492      ;
; 1.256 ; reg1input[7]                                                                                ; reg1input[7]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.498      ;
; 1.258 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[15]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.312      ; 1.771      ;
; 1.258 ; toReset                                                                                     ; PC[10]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.738      ; 2.197      ;
; 1.260 ; PC[0]                                                                                       ; PC[0]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.503      ;
; 1.263 ; SETcyclesToDo[5]                                                                            ; cyclesToDo[5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.325      ; 1.789      ;
; 1.273 ; SP[4]                                                                                       ; SP[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.516      ;
; 1.281 ; toReset                                                                                     ; PC[15]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.738      ; 2.220      ;
; 1.284 ; SETcyclesToDo[4]                                                                            ; cyclesToDo[4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.325      ; 1.810      ;
; 1.286 ; SP[12]                                                                                      ; SP[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.528      ;
; 1.289 ; SP[6]                                                                                       ; ram_address[6]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.084      ; 1.544      ;
; 1.294 ; reg1address[4]                                                                              ; reg1address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.536      ;
; 1.315 ; readedByte2[11]                                                                             ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.509      ; 1.995      ;
; 1.326 ; readedByte2[10]                                                                             ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.470      ; 1.967      ;
; 1.331 ; readedByte2[12]                                                                             ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.509      ; 2.011      ;
; 1.331 ; registerFile:regFile|regs[15][2]                                                            ; IOregs[58][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.333      ; 1.865      ;
; 1.332 ; reg1address[4]                                                                              ; IOregs[58][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.072      ; 1.575      ;
; 1.341 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.308      ; 1.850      ;
; 1.342 ; readedByte2[2]                                                                              ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.478      ; 1.991      ;
; 1.345 ; SP[13]                                                                                      ; IOregs[62][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.467      ; 1.983      ;
; 1.345 ; PC[0]                                                                                       ; ram_inputData[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.435      ; 1.951      ;
; 1.349 ; registerFile:regFile|regs[9][3]                                                             ; IOregs[58][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.324      ; 1.874      ;
; 1.357 ; SP[5]                                                                                       ; IOregs[61][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.467      ; 1.995      ;
; 1.368 ; SP[1]                                                                                       ; SP[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.610      ;
; 1.368 ; toReset                                                                                     ; PC[12]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.776      ; 2.345      ;
; 1.371 ; toReset                                                                                     ; PC[3]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.738      ; 2.310      ;
; 1.374 ; toReset                                                                                     ; PC[1]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.738      ; 2.313      ;
; 1.378 ; SP[5]                                                                                       ; ram_address[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.430      ; 1.979      ;
; 1.380 ; toReset                                                                                     ; PC[7]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.738      ; 2.319      ;
; 1.392 ; toReset                                                                                     ; PC[11]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.776      ; 2.369      ;
; 1.397 ; SP[9]                                                                                       ; ram_address[9]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.430      ; 1.998      ;
; 1.400 ; SP[7]                                                                                       ; SP[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.642      ;
; 1.402 ; readedByte2[4]                                                                              ; PC[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.420      ; 1.993      ;
; 1.417 ; SP[7]                                                                                       ; IOregs[61][7]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.428      ; 2.016      ;
; 1.418 ; cyclesToDo[5]                                                                               ; cyclesToDo[5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.660      ;
; 1.432 ; SP[2]                                                                                       ; ram_address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.084      ; 1.687      ;
; 1.441 ; readedByte2[8]                                                                              ; PC[8]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.462      ; 2.074      ;
; 1.442 ; cyclesToDo[3]                                                                               ; cyclesToDo[3]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.071      ; 1.684      ;
; 1.466 ; toReset                                                                                     ; ram_inputData[7] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.380      ;
; 1.466 ; toReset                                                                                     ; ram_inputData[4] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.380      ;
; 1.467 ; readedByte2[5]                                                                              ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.472      ; 2.110      ;
; 1.468 ; toReset                                                                                     ; ram_inputData[1] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.382      ;
; 1.469 ; toReset                                                                                     ; ram_inputData[6] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.383      ;
; 1.470 ; toReset                                                                                     ; ram_inputData[3] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.384      ;
; 1.471 ; toReset                                                                                     ; ram_inputData[2] ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.713      ; 2.385      ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; dataToShiftProg[5][2]                                        ; dataToShiftProg[5][2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; dataToShiftProg[1][0]                                        ; dataToShiftProg[1][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; dataToShiftProg[5][6]                                        ; dataToShiftProg[5][6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.355 ; dataToShiftProg[1][1]                                        ; dataToShiftProg[1][1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|outputData         ; packetSenter:sender|outputShifter:shifter|outputData                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; dataToShiftProg[1][3]                                        ; dataToShiftProg[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|dataForShifter[2]                        ; packetSenter:sender|dataForShifter[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|state.working                            ; packetSenter:sender|state.working                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|lastCount                                ; packetSenter:sender|lastCount                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31]                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|state.waiting      ; packetSenter:sender|outputShifter:shifter|state.waiting                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|lastState          ; packetSenter:sender|outputShifter:shifter|lastState                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; packetSenter:sender|outputShifter:shifter|state.stop         ; packetSenter:sender|outputShifter:shifter|state.stop                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|buffer[0]                                          ; UART:prog|buffer[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|buffer[2]                                          ; UART:prog|buffer[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[4]                                  ; UART:prog|timeForNextBit[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[8]                                  ; UART:prog|timeForNextBit[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[7]                                  ; UART:prog|timeForNextBit[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[1]                                  ; UART:prog|timeForNextBit[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[2]                                  ; UART:prog|timeForNextBit[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[6]                                  ; UART:prog|timeForNextBit[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[10]                                 ; UART:prog|timeForNextBit[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[11]                                 ; UART:prog|timeForNextBit[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[12]                                 ; UART:prog|timeForNextBit[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[13]                                 ; UART:prog|timeForNextBit[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART:prog|timeForNextBit[14]                                 ; UART:prog|timeForNextBit[14]                                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; shifterStateProg                                             ; shifterStateProg                                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23]                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; debugging                                                    ; debugging                                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; lastRXstate                                                  ; lastRXstate                                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; progDetect[1]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; progDetect[2]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; programmingMode.0010                                         ; programmingMode.0010                                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[1]                                          ; UART:prog|buffer[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[7]                                          ; UART:prog|buffer[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[6]                                          ; UART:prog|buffer[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[3]                                          ; UART:prog|buffer[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[5]                                          ; UART:prog|buffer[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; UART:prog|buffer[4]                                          ; UART:prog|buffer[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.364 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.398      ; 0.963      ;
; 0.366 ; shifterStateReal                                             ; shifterStateReal                                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; packetSenter:sender|dataCountShifter                         ; packetSenter:sender|dataCountShifter                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; UART:prog|newData                                            ; UART:prog|newData                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; progDetect[0]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.378 ; flash_addr_1[8]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.967      ;
; 0.380 ; flash_addr_1[11]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.969      ;
; 0.383 ; flash_addr_1[7]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.972      ;
; 0.388 ; packetSenter:sender|packetCount[4]                           ; packetSenter:sender|packetCount[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.630      ;
; 0.391 ; flash_addr_1[10]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.980      ;
; 0.395 ; flash_addr_1[9]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.984      ;
; 0.396 ; dataToShiftReal[4][3]                                        ; packetSenter:sender|dataForShifter[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.638      ;
; 0.401 ; UART:prog|dataBitCounter[7]                                  ; UART:prog|dataBitCounter[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.427 ; progDetect[2]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.668      ;
; 0.428 ; progDetect[2]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.429 ; progDetect[0]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.670      ;
; 0.448 ; packetSenter:sender|outputShifter:shifter|state.data         ; packetSenter:sender|outputShifter:shifter|state.start                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.690      ;
; 0.522 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a21~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.117      ;
; 0.549 ; dataToShiftProg[1][3]                                        ; dataToShiftReal[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; UART:prog|buffer[0]                                          ; UART:prog|outputData[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; UART:prog|buffer[4]                                          ; UART:prog|outputData[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.790      ;
; 0.550 ; UART:prog|buffer[3]                                          ; UART:prog|outputData[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.791      ;
; 0.560 ; UART:prog|buffer[6]                                          ; UART:prog|outputData[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.802      ;
; 0.561 ; UART:prog|buffer[1]                                          ; UART:prog|outputData[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.803      ;
; 0.573 ; UART:prog|buffer[2]                                          ; UART:prog|outputData[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.573 ; UART:prog|timeForNextBit[3]                                  ; UART:prog|timeForNextBit[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.815      ;
; 0.576 ; UART:prog|timeForNextBit[9]                                  ; UART:prog|timeForNextBit[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.818      ;
; 0.583 ; dataToShiftReal[5][4]                                        ; packetSenter:sender|dataForShifter[4]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; dataToShiftReal[5][7]                                        ; packetSenter:sender|dataForShifter[7]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.826      ;
; 0.586 ; packetSenter:sender|outputShifter:shifter|dataBitCounter[5]  ; packetSenter:sender|outputShifter:shifter|dataBitCounter[5]                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; dataToShiftReal[5][3]                                        ; packetSenter:sender|dataForShifter[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; slowClock:cloco|clk_out ; -4.497 ; -2359.872     ;
; clk                     ; -3.099 ; -1097.365     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clk                     ; 0.142 ; 0.000         ;
; slowClock:cloco|clk_out ; 0.167 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -896.537      ;
; slowClock:cloco|clk_out ; -1.000 ; -645.000      ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'slowClock:cloco|clk_out'                                                                                  ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.497 ; readedByte1[11] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.427      ;
; -4.472 ; reg1address[3]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.422      ;
; -4.470 ; readedByte1[12] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.588      ;
; -4.466 ; reg1address[2]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.024     ; 5.429      ;
; -4.452 ; readedByte1[12] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.382      ;
; -4.441 ; readedByte1[11] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.559      ;
; -4.386 ; readedByte1[11] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.304      ;
; -4.384 ; readedByte1[15] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.502      ;
; -4.384 ; reg1address[2]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.235     ; 5.136      ;
; -4.382 ; reg1address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.013     ; 5.356      ;
; -4.381 ; readedByte1[11] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.036     ; 5.332      ;
; -4.366 ; reg1address[1]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.045     ; 5.308      ;
; -4.362 ; reg1address[1]  ; SREG[0]        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.024     ; 5.325      ;
; -4.360 ; readedByte1[11] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.278      ;
; -4.353 ; reg1address[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.045     ; 5.295      ;
; -4.352 ; reg2address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.192      ; 5.531      ;
; -4.349 ; readedByte1[13] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.279      ;
; -4.342 ; readedByte1[15] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.272      ;
; -4.341 ; readedByte1[12] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.259      ;
; -4.336 ; readedByte1[12] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.036     ; 5.287      ;
; -4.335 ; readedByte1[12] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.144      ; 5.466      ;
; -4.330 ; readedByte1[12] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.163      ; 5.480      ;
; -4.328 ; readedByte1[11] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.278      ;
; -4.325 ; readedByte1[11] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.049     ; 5.263      ;
; -4.323 ; readedByte1[11] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.059     ; 5.251      ;
; -4.319 ; readedByte1[12] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.129      ; 5.435      ;
; -4.312 ; readedByte1[12] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.059     ; 5.240      ;
; -4.310 ; readedByte1[13] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.428      ;
; -4.306 ; readedByte1[11] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.144      ; 5.437      ;
; -4.301 ; readedByte1[12] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.173      ; 5.461      ;
; -4.301 ; readedByte1[11] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.163      ; 5.451      ;
; -4.300 ; readedByte1[12] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.459      ;
; -4.299 ; readedByte1[11] ; reg1input[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.141      ; 5.427      ;
; -4.298 ; reg1address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.058     ; 5.227      ;
; -4.297 ; readedByte1[12] ; reg1input[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.141      ; 5.425      ;
; -4.296 ; readedByte1[14] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.226      ;
; -4.295 ; reg1address[1]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.235     ; 5.047      ;
; -4.293 ; readedByte1[11] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.452      ;
; -4.291 ; readedByte1[12] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.450      ;
; -4.291 ; reg1address[1]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.013     ; 5.265      ;
; -4.290 ; readedByte1[12] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.449      ;
; -4.290 ; readedByte1[11] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.129      ; 5.406      ;
; -4.287 ; readedByte1[12] ; reg1input[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.145      ; 5.419      ;
; -4.284 ; readedByte1[11] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.443      ;
; -4.283 ; readedByte1[12] ; reg1address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.129      ; 5.399      ;
; -4.283 ; readedByte1[15] ; reg1address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.129      ; 5.399      ;
; -4.283 ; readedByte1[11] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.442      ;
; -4.282 ; readedByte1[2]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.400      ;
; -4.282 ; readedByte1[2]  ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.232      ;
; -4.280 ; readedByte1[12] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.151      ; 5.418      ;
; -4.280 ; readedByte1[12] ; ram_WRen       ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.049     ; 5.218      ;
; -4.278 ; readedByte1[2]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.208      ;
; -4.276 ; readedByte1[3]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.206      ;
; -4.276 ; readedByte1[10] ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.055     ; 5.208      ;
; -4.275 ; readedByte1[15] ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.059     ; 5.203      ;
; -4.273 ; readedByte1[11] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.151      ; 5.411      ;
; -4.273 ; reg2address[3]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.160      ; 5.420      ;
; -4.272 ; readedByte1[11] ; PC[15]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.173      ; 5.432      ;
; -4.266 ; readedByte1[12] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.136      ; 5.389      ;
; -4.266 ; readedByte1[11] ; reg1address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.129      ; 5.382      ;
; -4.265 ; reg1address[3]  ; reg1input[7]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.248     ; 5.004      ;
; -4.264 ; readedByte1[15] ; PC[3]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.423      ;
; -4.262 ; readedByte1[12] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.180      ;
; -4.262 ; readedByte1[15] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.180      ;
; -4.261 ; readedByte1[15] ; reg1input[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.141      ; 5.389      ;
; -4.258 ; readedByte1[12] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.056     ; 5.189      ;
; -4.258 ; readedByte1[11] ; reg1input[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.145      ; 5.390      ;
; -4.257 ; readedByte1[14] ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.375      ;
; -4.255 ; readedByte1[15] ; PC[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.414      ;
; -4.254 ; readedByte1[15] ; PC[7]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.172      ; 5.413      ;
; -4.250 ; readedByte1[11] ; SP[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.180      ;
; -4.249 ; readedByte1[15] ; reg1input[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.144      ; 5.380      ;
; -4.249 ; reg2address[2]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.192      ; 5.428      ;
; -4.245 ; readedByte1[15] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.195      ;
; -4.244 ; readedByte1[15] ; PC[5]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.151      ; 5.382      ;
; -4.244 ; readedByte1[15] ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.163      ; 5.394      ;
; -4.238 ; readedByte1[13] ; reg2address[1] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.156      ;
; -4.237 ; readedByte1[11] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.136      ; 5.360      ;
; -4.234 ; reg1address[0]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.180      ; 5.401      ;
; -4.233 ; readedByte1[13] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.036     ; 5.184      ;
; -4.232 ; readedByte1[1]  ; reg1input[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.131      ; 5.350      ;
; -4.232 ; readedByte1[1]  ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.182      ;
; -4.230 ; readedByte1[15] ; IOregs[62][6]  ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.136      ; 5.353      ;
; -4.229 ; readedByte1[11] ; reg1address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.141      ; 5.357      ;
; -4.229 ; readedByte1[11] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.056     ; 5.160      ;
; -4.228 ; readedByte1[1]  ; reg1address[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.158      ;
; -4.228 ; readedByte1[12] ; reg1address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.141      ; 5.356      ;
; -4.227 ; readedByte1[12] ; PC[10]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.173      ; 5.387      ;
; -4.227 ; readedByte1[12] ; PC[9]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.173      ; 5.387      ;
; -4.226 ; readedByte1[15] ; SP[4]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.036     ; 5.177      ;
; -4.222 ; readedByte1[12] ; PC[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.173      ; 5.382      ;
; -4.222 ; readedByte1[15] ; SP[12]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.056     ; 5.153      ;
; -4.222 ; reg1address[3]  ; reg1input[3]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.026     ; 5.183      ;
; -4.220 ; readedByte1[12] ; writeEn        ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.037     ; 5.170      ;
; -4.218 ; readedByte1[12] ; reg2address[2] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.136      ;
; -4.217 ; readedByte1[11] ; reg2address[4] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.146      ; 5.350      ;
; -4.212 ; readedByte1[13] ; reg2address[3] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.069     ; 5.130      ;
; -4.208 ; readedByte1[12] ; PC[2]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; 0.151      ; 5.346      ;
; -4.205 ; readedByte1[12] ; SP[13]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.056     ; 5.136      ;
; -4.205 ; readedByte1[12] ; SP[8]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 1.000        ; -0.057     ; 5.135      ;
+--------+-----------------+----------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -3.099 ; inBuffer[1][3]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 4.046      ;
; -3.043 ; inBuffer[1][2]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.990      ;
; -3.042 ; inBuffer[1][5]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.989      ;
; -3.041 ; inBuffer[1][3]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.994      ;
; -3.033 ; inBuffer[1][3]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.980      ;
; -3.005 ; inBuffer[1][4]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.952      ;
; -2.992 ; inBuffer[1][4]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.939      ;
; -2.988 ; inBuffer[1][2]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.935      ;
; -2.947 ; inBuffer[1][4]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.900      ;
; -2.945 ; IOregs[34][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.165     ; 3.757      ;
; -2.939 ; inBuffer[1][2]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.886      ;
; -2.903 ; inBuffer[1][2]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.850      ;
; -2.901 ; inBuffer[1][4]                   ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.848      ;
; -2.883 ; inBuffer[1][5]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.830      ;
; -2.881 ; inBuffer[1][2]                   ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.834      ;
; -2.866 ; inBuffer[1][5]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.974      ;
; -2.864 ; registerFile:regFile|regs[21][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.013     ; 3.838      ;
; -2.861 ; inBuffer[1][3]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.136      ; 3.984      ;
; -2.823 ; inBuffer[1][5]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.770      ;
; -2.811 ; inBuffer[1][5]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.758      ;
; -2.809 ; inBuffer[1][2]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.917      ;
; -2.798 ; registerFile:regFile|regs[7][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.018     ; 3.767      ;
; -2.788 ; inBuffer[1][4]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.735      ;
; -2.785 ; IOregs[22][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.148     ; 3.614      ;
; -2.780 ; inBuffer[1][3]                   ; dataToShiftProg[3][3]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.727      ;
; -2.773 ; inBuffer[1][4]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.148      ; 3.908      ;
; -2.769 ; timeToExitProgramming[1]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.730      ;
; -2.765 ; inBuffer[1][3]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.712      ;
; -2.762 ; slowClock:cloco|counter[2]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.724      ;
; -2.759 ; timeToExitProgramming[0]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.720      ;
; -2.756 ; inBuffer[1][3]                   ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.703      ;
; -2.752 ; inBuffer[1][4]                   ; dataToShiftProg[5][7]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.860      ;
; -2.746 ; inBuffer[1][3]                   ; dataToShiftProg[4][0]   ; clk                     ; clk         ; 1.000        ; 0.132      ; 3.865      ;
; -2.745 ; registerFile:regFile|regs[13][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.013     ; 3.719      ;
; -2.744 ; IOregs[50][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.144     ; 3.577      ;
; -2.734 ; slowClock:cloco|counter[1]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.696      ;
; -2.724 ; timeToExitProgramming[1]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.685      ;
; -2.722 ; slowClock:cloco|counter[0]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.684      ;
; -2.721 ; inBuffer[1][4]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.668      ;
; -2.718 ; inBuffer[1][4]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.826      ;
; -2.717 ; inBuffer[1][3]                   ; dataToShiftProg[5][1]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.825      ;
; -2.714 ; timeToExitProgramming[0]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.675      ;
; -2.712 ; slowClock:cloco|counter[4]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.674      ;
; -2.710 ; IOregs[6][6]                     ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.141     ; 3.546      ;
; -2.710 ; inBuffer[1][2]                   ; dataToShiftProg[3][7]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.657      ;
; -2.706 ; timeToExitProgramming[3]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.667      ;
; -2.705 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.007     ; 3.685      ;
; -2.704 ; inBuffer[1][2]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.136      ; 3.827      ;
; -2.700 ; inBuffer[1][3]                   ; dataToShiftProg[4][6]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.653      ;
; -2.697 ; IOregs[39][5]                    ; dataToShiftProg[3][5]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.176     ; 3.498      ;
; -2.691 ; timeToExitProgramming[2]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.652      ;
; -2.670 ; registerFile:regFile|regs[1][2]  ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.169      ; 3.826      ;
; -2.668 ; IOregs[59][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.164     ; 3.481      ;
; -2.668 ; inBuffer[1][5]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.136      ; 3.791      ;
; -2.665 ; slowDownMax[0]                   ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.627      ;
; -2.665 ; inBuffer[1][5]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.046     ; 3.606      ;
; -2.664 ; slowClock:cloco|counter[3]       ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.626      ;
; -2.663 ; registerFile:regFile|regs[31][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.045     ; 3.605      ;
; -2.661 ; timeToExitProgramming[3]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.622      ;
; -2.658 ; inBuffer[1][4]                   ; dataToShiftProg[4][2]   ; clk                     ; clk         ; 1.000        ; 0.119      ; 3.764      ;
; -2.652 ; inBuffer[1][4]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.161      ; 3.800      ;
; -2.647 ; registerFile:regFile|regs[7][5]  ; dataToShiftProg[4][5]   ; clk                     ; clk         ; 1.000        ; -0.001     ; 3.633      ;
; -2.646 ; timeToExitProgramming[2]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.607      ;
; -2.646 ; inBuffer[1][3]                   ; dataToShiftProg[5][4]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.754      ;
; -2.646 ; inBuffer[1][4]                   ; dataToShiftProg[5][5]   ; clk                     ; clk         ; 1.000        ; 0.140      ; 3.773      ;
; -2.644 ; inBuffer[1][3]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.046     ; 3.585      ;
; -2.640 ; IOregs[27][2]                    ; dataToShiftProg[3][2]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.164     ; 3.453      ;
; -2.638 ; inBuffer[1][3]                   ; dataToShiftProg[4][4]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.591      ;
; -2.635 ; inBuffer[1][4]                   ; dataToShiftProg[3][0]   ; clk                     ; clk         ; 1.000        ; 0.136      ; 3.758      ;
; -2.634 ; timeToExitProgramming[5]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.595      ;
; -2.633 ; IOregs[23][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.166     ; 3.444      ;
; -2.632 ; slowDownMax[1]                   ; slowClock:cloco|clk_out ; clk                     ; clk         ; 1.000        ; -0.025     ; 3.594      ;
; -2.632 ; registerFile:regFile|regs[19][5] ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.022     ; 3.597      ;
; -2.631 ; IOregs[42][1]                    ; dataToShiftProg[5][1]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; 0.000      ; 3.608      ;
; -2.630 ; inBuffer[1][3]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.148      ; 3.765      ;
; -2.629 ; IOregs[43][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.177     ; 3.429      ;
; -2.629 ; IOregs[27][3]                    ; dataToShiftProg[3][3]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.164     ; 3.442      ;
; -2.628 ; inBuffer[1][5]                   ; dataToShiftProg[3][5]   ; clk                     ; clk         ; 1.000        ; -0.040     ; 3.575      ;
; -2.624 ; timeToExitProgramming[4]         ; toReset                 ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.585      ;
; -2.624 ; inBuffer[1][2]                   ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.148      ; 3.759      ;
; -2.620 ; IOregs[39][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.176     ; 3.421      ;
; -2.616 ; inBuffer[1][4]                   ; dataToShiftProg[5][3]   ; clk                     ; clk         ; 1.000        ; 0.134      ; 3.737      ;
; -2.612 ; registerFile:regFile|regs[6][2]  ; dataToShiftProg[5][2]   ; clk                     ; clk         ; 1.000        ; 0.167      ; 3.766      ;
; -2.610 ; registerFile:regFile|regs[15][2] ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.015     ; 3.582      ;
; -2.609 ; inBuffer[1][3]                   ; dataToShiftProg[4][1]   ; clk                     ; clk         ; 1.000        ; 0.142      ; 3.738      ;
; -2.608 ; registerFile:regFile|regs[21][6] ; dataToShiftProg[3][6]   ; clk                     ; clk         ; 1.000        ; -0.013     ; 3.582      ;
; -2.604 ; inBuffer[1][2]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.161      ; 3.752      ;
; -2.601 ; inBuffer[1][3]                   ; dataToShiftProg[5][3]   ; clk                     ; clk         ; 1.000        ; 0.134      ; 3.722      ;
; -2.598 ; IOregs[37][7]                    ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.176     ; 3.399      ;
; -2.598 ; registerFile:regFile|regs[5][2]  ; dataToShiftProg[3][2]   ; clk                     ; clk         ; 1.000        ; -0.027     ; 3.558      ;
; -2.594 ; IOregs[5][7]                     ; dataToShiftProg[3][7]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.165     ; 3.406      ;
; -2.593 ; inBuffer[1][2]                   ; dataToShiftProg[5][7]   ; clk                     ; clk         ; 1.000        ; 0.121      ; 3.701      ;
; -2.591 ; inBuffer[1][3]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.161      ; 3.739      ;
; -2.591 ; inBuffer[1][5]                   ; dataToShiftProg[5][6]   ; clk                     ; clk         ; 1.000        ; 0.161      ; 3.739      ;
; -2.589 ; timeToExitProgramming[5]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.550      ;
; -2.587 ; IOregs[58][6]                    ; dataToShiftProg[3][6]   ; slowClock:cloco|clk_out ; clk         ; 1.000        ; -0.130     ; 3.434      ;
; -2.587 ; registerFile:regFile|regs[21][2] ; dataToShiftProg[4][2]   ; clk                     ; clk         ; 1.000        ; 0.146      ; 3.720      ;
; -2.584 ; inBuffer[1][4]                   ; dataToShiftProg[4][7]   ; clk                     ; clk         ; 1.000        ; -0.034     ; 3.537      ;
; -2.584 ; inBuffer[1][4]                   ; dataToShiftProg[3][4]   ; clk                     ; clk         ; 1.000        ; -0.046     ; 3.525      ;
; -2.579 ; timeToExitProgramming[4]         ; programmingMode.0000    ; clk                     ; clk         ; 1.000        ; -0.026     ; 3.540      ;
+--------+----------------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.142 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.230      ; 0.476      ;
; 0.161 ; flash_addr_1[8]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.488      ;
; 0.165 ; flash_addr_1[7]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.492      ;
; 0.165 ; flash_addr_1[11]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.492      ;
; 0.168 ; flash_addr_1[10]                                             ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.495      ;
; 0.170 ; flash_addr_1[9]                                              ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a6~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.497      ;
; 0.174 ; dataToShiftProg[1][0]                                        ; dataToShiftProg[1][0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; dataToShiftProg[5][6]                                        ; dataToShiftProg[5][6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; dataToShiftProg[5][2]                                        ; dataToShiftProg[5][2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.182 ; dataToShiftProg[1][1]                                        ; dataToShiftProg[1][1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|outputData         ; packetSenter:sender|outputShifter:shifter|outputData                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[0]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[1]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[2]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[3]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[4]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[5]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[6]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[7]                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[12]                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[13]                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[14]                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[15]                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|state.waiting      ; packetSenter:sender|outputShifter:shifter|state.waiting                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|lastState          ; packetSenter:sender|outputShifter:shifter|lastState                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; packetSenter:sender|outputShifter:shifter|state.stop         ; packetSenter:sender|outputShifter:shifter|state.stop                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:prog|timeForNextBit[10]                                 ; UART:prog|timeForNextBit[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:prog|timeForNextBit[11]                                 ; UART:prog|timeForNextBit[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:prog|timeForNextBit[12]                                 ; UART:prog|timeForNextBit[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:prog|timeForNextBit[13]                                 ; UART:prog|timeForNextBit[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART:prog|timeForNextBit[14]                                 ; UART:prog|timeForNextBit[14]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; dataToShiftProg[1][3]                                        ; dataToShiftProg[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|dataForShifter[2]                        ; packetSenter:sender|dataForShifter[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|state.working                            ; packetSenter:sender|state.working                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|lastCount                                ; packetSenter:sender|lastCount                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; shifterStateProg                                             ; shifterStateProg                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[29]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[8]                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]  ; packetSenter:sender|outputShifter:shifter|timeForNextBit[9]                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[10]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[11]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[16]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[17]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[18]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[19]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[20]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[21]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[22]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[23]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[24]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[25]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[26]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[27]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[28]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[30]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31] ; packetSenter:sender|outputShifter:shifter|timeForNextBit[31]                                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; debugging                                                    ; debugging                                                                                                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; lastRXstate                                                  ; lastRXstate                                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; progDetect[1]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; progDetect[2]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; programmingMode.0010                                         ; programmingMode.0010                                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[0]                                          ; UART:prog|buffer[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[1]                                          ; UART:prog|buffer[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[7]                                          ; UART:prog|buffer[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[6]                                          ; UART:prog|buffer[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[3]                                          ; UART:prog|buffer[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[2]                                          ; UART:prog|buffer[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[5]                                          ; UART:prog|buffer[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|buffer[4]                                          ; UART:prog|buffer[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[4]                                  ; UART:prog|timeForNextBit[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[8]                                  ; UART:prog|timeForNextBit[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[7]                                  ; UART:prog|timeForNextBit[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[1]                                  ; UART:prog|timeForNextBit[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[2]                                  ; UART:prog|timeForNextBit[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART:prog|timeForNextBit[6]                                  ; UART:prog|timeForNextBit[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; dataToShiftReal[4][3]                                        ; packetSenter:sender|dataForShifter[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; shifterStateReal                                             ; shifterStateReal                                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; packetSenter:sender|dataCountShifter                         ; packetSenter:sender|dataCountShifter                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; progDetect[0]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; UART:prog|newData                                            ; UART:prog|newData                                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.194 ; packetSenter:sender|packetCount[4]                           ; packetSenter:sender|packetCount[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.318      ;
; 0.200 ; UART:prog|dataBitCounter[7]                                  ; UART:prog|dataBitCounter[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.219 ; progDetect[0]                                                ; progDetect[2]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.343      ;
; 0.221 ; progDetect[2]                                                ; progDetect[1]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.345      ;
; 0.222 ; progDetect[2]                                                ; progDetect[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.346      ;
; 0.234 ; packetSenter:sender|outputShifter:shifter|state.data         ; packetSenter:sender|outputShifter:shifter|state.start                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.359      ;
; 0.236 ; flash_dataIN_1[5]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a21~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.566      ;
; 0.262 ; UART:prog|buffer[6]                                          ; UART:prog|outputData[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; dataToShiftProg[1][3]                                        ; dataToShiftReal[1][3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; UART:prog|buffer[0]                                          ; UART:prog|outputData[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; UART:prog|buffer[1]                                          ; UART:prog|outputData[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; UART:prog|buffer[3]                                          ; UART:prog|outputData[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; UART:prog|buffer[4]                                          ; UART:prog|outputData[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.268 ; UART:prog|buffer[2]                                          ; UART:prog|outputData[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.391      ;
; 0.275 ; UART:prog|timeForNextBit[3]                                  ; UART:prog|timeForNextBit[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.277 ; UART:prog|timeForNextBit[9]                                  ; UART:prog|timeForNextBit[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.402      ;
; 0.280 ; flash_dataIN_1[3]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a3~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.236      ; 0.620      ;
; 0.281 ; flash_dataIN_1[3]                                            ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a19~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.618      ;
; 0.289 ; flash_dataIN_1[13]                                           ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|ram_block1a13~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.614      ;
; 0.290 ; dataToShiftReal[5][4]                                        ; packetSenter:sender|dataForShifter[4]                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
+-------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'slowClock:cloco|clk_out'                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node          ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.167 ; copyVars                                                                                    ; copied           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.153      ; 0.434      ;
; 0.174 ; skipNext                                                                                    ; skipNext         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.049      ; 0.307      ;
; 0.176 ; ram_address[0]                                                                              ; ram_address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; writeEn2                                                                                    ; writeEn2         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.047      ; 0.307      ;
; 0.179 ; toReset                                                                                     ; reseted          ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.153      ; 0.446      ;
; 0.182 ; state[2]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; reg2address[2]                                                                              ; reg2address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; reg2address[0]                                                                              ; reg2address[0]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.307      ;
; 0.383 ; SP[1]                                                                                       ; ram_address[1]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.226      ; 0.693      ;
; 0.421 ; readedByte2[15]                                                                             ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.246      ; 0.751      ;
; 0.435 ; SP[15]                                                                                      ; SP[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.559      ;
; 0.443 ; readedByte2[1]                                                                              ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.246      ; 0.773      ;
; 0.448 ; IO11[3]                                                                                     ; IOregs[11][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.534      ;
; 0.449 ; IO11[5]                                                                                     ; IOregs[11][5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.535      ;
; 0.452 ; IO11[7]                                                                                     ; IOregs[11][7]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.538      ;
; 0.462 ; PC[6]                                                                                       ; PC[6]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.594      ;
; 0.463 ; PC[5]                                                                                       ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.595      ;
; 0.463 ; IO11[2]                                                                                     ; IOregs[11][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.549      ;
; 0.465 ; IO11[0]                                                                                     ; IOregs[11][0]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.551      ;
; 0.468 ; PC[1]                                                                                       ; PC[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.049      ; 0.601      ;
; 0.468 ; IO11[4]                                                                                     ; IOregs[11][4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.554      ;
; 0.473 ; PC[7]                                                                                       ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.049      ; 0.606      ;
; 0.484 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[12]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.165      ; 0.763      ;
; 0.493 ; SP[14]                                                                                      ; SP[14]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.041      ; 0.618      ;
; 0.494 ; state[0]                                                                                    ; state[2]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.041      ; 0.619      ;
; 0.497 ; cyclesToDo[0]                                                                               ; cyclesToDo[0]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.620      ;
; 0.499 ; SP[13]                                                                                      ; SP[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[13]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.165      ; 0.778      ;
; 0.502 ; reg1input[0]                                                                                ; reg1input[0]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.634      ;
; 0.503 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[3]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.165      ; 0.782      ;
; 0.503 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[0]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.165      ; 0.782      ;
; 0.504 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[11]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.165      ; 0.783      ;
; 0.505 ; readedByte2[9]                                                                              ; PC[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.244      ; 0.833      ;
; 0.536 ; PC[15]                                                                                      ; PC[15]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.668      ;
; 0.545 ; PC[2]                                                                                       ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.677      ;
; 0.554 ; PC[3]                                                                                       ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.049      ; 0.687      ;
; 0.554 ; IO11[6]                                                                                     ; IOregs[11][6]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.640      ;
; 0.567 ; readedByte2[7]                                                                              ; PC[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.236      ; 0.887      ;
; 0.569 ; IO11[1]                                                                                     ; IOregs[11][1]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; -0.028     ; 0.655      ;
; 0.573 ; SP[5]                                                                                       ; SP[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.697      ;
; 0.576 ; ram_WRen                                                                                    ; ram_WRen         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.700      ;
; 0.579 ; readedByte2[3]                                                                              ; PC[3]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.227      ; 0.890      ;
; 0.579 ; SREG[1]                                                                                     ; SREG[1]          ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.711      ;
; 0.589 ; SP[9]                                                                                       ; SP[9]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.713      ;
; 0.591 ; cyclesToDo[1]                                                                               ; cyclesToDo[1]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.715      ;
; 0.592 ; PC[12]                                                                                      ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.050      ; 0.726      ;
; 0.594 ; PC[10]                                                                                      ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.048      ; 0.726      ;
; 0.605 ; readedByte2[13]                                                                             ; PC[13]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.235      ; 0.924      ;
; 0.608 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[5]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.145      ; 0.867      ;
; 0.609 ; PC[11]                                                                                      ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.050      ; 0.743      ;
; 0.609 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.145      ; 0.868      ;
; 0.610 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[1]   ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.145      ; 0.869      ;
; 0.612 ; cyclesToDo[4]                                                                               ; cyclesToDo[4]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.735      ;
; 0.612 ; SP[4]                                                                                       ; SP[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.736      ;
; 0.617 ; SP[12]                                                                                      ; SP[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.741      ;
; 0.619 ; cyclesToDo[2]                                                                               ; cyclesToDo[2]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.742      ;
; 0.620 ; SP[4]                                                                                       ; ram_address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.205      ; 0.909      ;
; 0.620 ; SP[6]                                                                                       ; ram_address[6]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.047      ; 0.751      ;
; 0.620 ; SETcyclesToDo[5]                                                                            ; cyclesToDo[5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.154      ; 0.888      ;
; 0.629 ; reg1input[7]                                                                                ; reg1input[7]     ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.752      ;
; 0.633 ; SETcyclesToDo[4]                                                                            ; cyclesToDo[4]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.154      ; 0.901      ;
; 0.636 ; PC[0]                                                                                       ; PC[0]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.041      ; 0.761      ;
; 0.638 ; SP[13]                                                                                      ; IOregs[62][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.245      ; 0.967      ;
; 0.640 ; reg1address[4]                                                                              ; reg1address[4]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.764      ;
; 0.647 ; state[0]                                                                                    ; state[0]         ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.041      ; 0.772      ;
; 0.648 ; SP[5]                                                                                       ; IOregs[61][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.245      ; 0.977      ;
; 0.648 ; registerFile:regFile|regs[15][2]                                                            ; IOregs[58][2]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.160      ; 0.922      ;
; 0.651 ; registerFile:regFile|regs[9][3]                                                             ; IOregs[58][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.152      ; 0.917      ;
; 0.656 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_b[0] ; readedByte2[15]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.145      ; 0.915      ;
; 0.667 ; SP[7]                                                                                       ; IOregs[61][7]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.226      ; 0.977      ;
; 0.667 ; toReset                                                                                     ; PC[10]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.371      ; 1.152      ;
; 0.669 ; SP[1]                                                                                       ; SP[1]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.792      ;
; 0.669 ; SP[5]                                                                                       ; ram_address[5]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.225      ; 0.978      ;
; 0.675 ; SP[7]                                                                                       ; SP[7]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.040      ; 0.799      ;
; 0.679 ; readedByte2[2]                                                                              ; PC[2]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.263      ; 1.026      ;
; 0.681 ; readedByte2[10]                                                                             ; PC[10]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.244      ; 1.009      ;
; 0.682 ; SP[9]                                                                                       ; ram_address[9]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.225      ; 0.991      ;
; 0.684 ; reg1address[4]                                                                              ; IOregs[58][5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.038      ; 0.806      ;
; 0.684 ; toReset                                                                                     ; PC[15]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.371      ; 1.169      ;
; 0.692 ; readedByte2[11]                                                                             ; PC[11]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.260      ; 1.036      ;
; 0.692 ; readedByte2[12]                                                                             ; PC[12]           ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.260      ; 1.036      ;
; 0.699 ; SP[2]                                                                                       ; ram_address[2]   ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.047      ; 0.830      ;
; 0.706 ; cyclesToDo[5]                                                                               ; cyclesToDo[5]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.829      ;
; 0.712 ; cyclesToDo[3]                                                                               ; cyclesToDo[3]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.039      ; 0.835      ;
; 0.713 ; readedByte2[4]                                                                              ; PC[4]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.214      ; 1.011      ;
; 0.721 ; PC[0]                                                                                       ; ram_inputData[0] ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.222      ; 1.027      ;
; 0.724 ; FLASH:flash|altsyncram:altsyncram_component|altsyncram_c1k2:auto_generated|address_reg_a[0] ; readedByte1[14]  ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.136      ; 0.974      ;
; 0.730 ; SETcyclesToDo[3]                                                                            ; cyclesToDo[3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.154      ; 0.998      ;
; 0.731 ; toReset                                                                                     ; PC[3]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.371      ; 1.216      ;
; 0.734 ; toReset                                                                                     ; PC[7]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.371      ; 1.219      ;
; 0.734 ; toReset                                                                                     ; PC[1]            ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.371      ; 1.219      ;
; 0.736 ; readedByte2[8]                                                                              ; PC[8]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.236      ; 1.056      ;
; 0.737 ; toReset                                                                                     ; PC[12]           ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.389      ; 1.240      ;
; 0.741 ; SP[15]                                                                                      ; IOregs[62][7]    ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.225      ; 1.050      ;
; 0.745 ; SETcyclesToDo[7]                                                                            ; cyclesToDo[0]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.154      ; 1.013      ;
; 0.746 ; SETcyclesToDo[7]                                                                            ; gotCycles        ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.153      ; 1.013      ;
; 0.748 ; registerFile:regFile|regs[31][5]                                                            ; IOregs[58][5]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.166      ; 1.028      ;
; 0.750 ; readedByte2[5]                                                                              ; PC[5]            ; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 0.000        ; 0.254      ; 1.088      ;
; 0.750 ; registerFile:regFile|regs[15][0]                                                            ; IOregs[1][0]     ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.159      ; 1.023      ;
; 0.750 ; registerFile:regFile|regs[23][3]                                                            ; IOregs[58][3]    ; clk                     ; slowClock:cloco|clk_out ; 0.000        ; 0.152      ; 1.016      ;
+-------+---------------------------------------------------------------------------------------------+------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+--------------------------+-----------+-------+----------+---------+---------------------+
; Clock                    ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -10.023   ; 0.142 ; N/A      ; N/A     ; -3.000              ;
;  clk                     ; -6.994    ; 0.142 ; N/A      ; N/A     ; -3.000              ;
;  slowClock:cloco|clk_out ; -10.023   ; 0.167 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -8474.933 ; 0.0   ; 0.0      ; 0.0     ; -2133.388           ;
;  clk                     ; -2950.733 ; 0.000 ; N/A      ; N/A     ; -1304.563           ;
;  slowClock:cloco|clk_out ; -5524.200 ; 0.000 ; N/A      ; N/A     ; -828.825            ;
+--------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digitalIO[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digitalIO[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; stuck         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; progMode      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; butt                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buttProg                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RXD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inputs[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; digitalIO[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; debug[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; progMode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; debug[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; progMode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digitalIO[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; digitalIO[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digitalIO[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; stuck         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; debug[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; progMode      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 21150    ; 0        ; 0        ; 0        ;
; slowClock:cloco|clk_out ; clk                     ; 11501    ; 1        ; 0        ; 0        ;
; clk                     ; slowClock:cloco|clk_out ; 137242   ; 0        ; 0        ; 0        ;
; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 4341978  ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 21150    ; 0        ; 0        ; 0        ;
; slowClock:cloco|clk_out ; clk                     ; 11501    ; 1        ; 0        ; 0        ;
; clk                     ; slowClock:cloco|clk_out ; 137242   ; 0        ; 0        ; 0        ;
; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; 4341978  ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 92    ; 92   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; clk                     ; clk                     ; Base ; Constrained ;
; slowClock:cloco|clk_out ; slowClock:cloco|clk_out ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; TXD           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; progMode      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stuck         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; inputs[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; TXD           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digitalIO[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; progMode      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stuck         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Thu May 16 20:24:10 2019
Info: Command: quartus_sta BasicMCUInFPGA -c BasicMCUInFPGA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BasicMCUInFPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name slowClock:cloco|clk_out slowClock:cloco|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.023           -5524.200 slowClock:cloco|clk_out 
    Info (332119):    -6.994           -2950.733 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 slowClock:cloco|clk_out 
    Info (332119):     0.361               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1304.563 clk 
    Info (332119):    -1.285            -828.825 slowClock:cloco|clk_out 
Info (332114): Report Metastability: Found 30 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.153           -4998.101 slowClock:cloco|clk_out 
    Info (332119):    -6.366           -2644.524 clk 
Info (332146): Worst-case hold slack is 0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.330               0.000 slowClock:cloco|clk_out 
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1297.259 clk 
    Info (332119):    -1.285            -828.825 slowClock:cloco|clk_out 
Info (332114): Report Metastability: Found 30 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.497           -2359.872 slowClock:cloco|clk_out 
    Info (332119):    -3.099           -1097.365 clk 
Info (332146): Worst-case hold slack is 0.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.142               0.000 clk 
    Info (332119):     0.167               0.000 slowClock:cloco|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -896.537 clk 
    Info (332119):    -1.000            -645.000 slowClock:cloco|clk_out 
Info (332114): Report Metastability: Found 30 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4907 megabytes
    Info: Processing ended: Thu May 16 20:24:14 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


