<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:53:41.5341</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7032090</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>공유된 물리 메모리를 사용한 논리 메모리 복구</inventionTitle><inventionTitleEng>LOGICAL MEMORY REPAIR WITH A SHARED PHYSICAL MEMORY</inventionTitleEng><openDate>2023.10.23</openDate><openNumber>10-2023-0147684</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.09.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 29/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 29/44</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 29/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 이 문서에서는 논리 메모리 복구를 위한 기술, 방법 및 장치에 대해 설명한다. 일부 양태에서, 메모리 내장형 자체-테스트(MBIST) 제어기(108)는 MBIST 제어기에 결합되고 그리고 복수의 논리 메모리(112-1 및 112-2)에 대한 액세스를 제공하도록 구성된 공유 버스 인터페이스(202)를 포함하는 메모리 클러스터에 대한 논리 메모리 복구를 수행할 수 있다. 메모리 클러스터에는 공유 버스 인터페이스에 연결된 복수의 물리 메모리가 포함되어 있다. 적어도 하나의 물리 메모리(110)는 둘 이상의 논리 메모리가 오버레이되도록 구성된다. 예시적인 양태에서, 물리 메모리는 제1 결함 메모리 주소 및 제2 결함 메모리 주소를 저장하도록 각각 구성되는 제1 주소 레지스터(502-1) 및 제2 주소 레지스터(502-2)에 연결된 중재 로직(114)을 포함한다. 중재 로직은 제2 결함 메모리 주소와 충돌하는 제1 결함 메모리 주소에 응답하여 적어도 하나의 스페어 메모리 부분(506-1 또는 506-2)에 대한 액세스를 중재하도록 구성된 회로를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.05.25</internationOpenDate><internationOpenNumber>WO2023091130</internationOpenNumber><internationalApplicationDate>2021.11.17</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/059736</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,복수의 논리 메모리에 대해 적어도 하나의 테스트를 수행하도록 구성된 회로를 포함하는 메모리 내장형 자체-테스트 제어기; 그리고 메모리 클러스터를 포함하며, 상기 메모리 클러스터는, 상기 메모리 내장형 자체-테스트 제어기에 연결되고 그리고 상기 복수의 논리 메모리에 대한 액세스를 제공하도록 구성된 공유 버스 인터페이스; 그리고 상기 공유 버스 인터페이스에 연결된 복수의 물리 메모리를 포함하며, 상기 복수의 물리 메모리는 상기 복수의 논리 메모리 중 둘 이상의 논리 메모리가 오버레이되도록 구성된 적어도 하나의 물리 메모리를 포함하고, 상기 적어도 하나의 물리 메모리는, 상기 메모리 내장형 자체-테스트 제어기에 의해 결정된 제1 결함 메모리 주소를 저장하도록 구성된 제1 주소 레지스터;  상기 메모리 내장형 자체-테스트 제어기에 의해 결정된 제2 결함 메모리 주소를 저장하는 제2 주소 레지스터; 그리고  상기 제1 주소 레지스터와 상기 제2 주소 레지스터에 연결된 중재 로직을 포함하며, 상기 중재 로직은 상기 제2 결함 메모리 주소와 충돌하는 상기 제1 결함 메모리 주소에 응답하여 적어도 하나의 스페어 메모리 부분에 대한 액세스를 중재하도록 구성된 회로를 포함하는 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 논리 메모리 중 둘 이상의 논리 메모리는 제1 논리 메모리와 제2 논리 메모리를 포함하고; 상기 둘 이상의 논리 메모리 중 제1 논리 메모리와 제2 논리 메모리는 적어도 하나의 물리 메모리를 공유하도록 구성되며; 상기 메모리 내장형 자체-테스트 제어기의 회로는 상기 둘 이상의 논리 메모리 중 제1 논리 메모리를 테스트하여, 상기 적어도 하나의 물리 메모리에 대응하는 제1 결함 메모리 주소를 결정하도록 구성되고; 그리고 상기 메모리 내장형 자체-테스트 제어기의 회로는 상기 둘 이상의 논리 메모리 중 제2 논리 메모리를 테스트하여, 상기 적어도 하나의 물리 메모리에 대응하는 제2 결함 메모리 주소를 결정하도록 구성된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 메모리 내장형 자체-테스트 제어기의 회로는 논리 메모리 주소를 사용하여 복수의 논리 메모리에 액세스하도록 구성되고; 그리고상기 공유 버스 인터페이스는 상기 논리 메모리 주소를 복수의 물리 메모리의 물리 메모리 주소에 매핑하도록 구성된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 결함 메모리 주소 및 상기 제2 결함 메모리 주소는 상기 물리 메모리 주소와 동일한 물리 메모리 주소를 포함하고 그리고 상기 적어도 하나의 스페어 메모리 부분의 동일한 스페어 메모리 부분에 대응하며; 그리고상기 중재 로직의 회로는 상기 둘 이상의 논리 메모리 중 서로 다른 논리 메모리와 연관되고 그리고 상기 동일한 물리 메모리 주소를 타겟팅하는 메모리 요청을 상기 동일한 스페어 메모리 부분으로 라우팅하도록 구성된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>5. 선행하는 청구항 중 어느 한 항에 있어서, 상기 적어도 하나의 스페어 메모리 부분은 적어도 하나의 스페어 메모리 행을 포함하고; 그리고상기 제1 결함 메모리 주소 및 제2 결함 메모리 주소는 상기 적어도 하나의 물리 메모리에 결함이 있는 적어도 하나의 메모리 행의 적어도 하나의 메모리 행 주소를 포함하는 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>6. 선행하는 청구항 중 어느 한 항에 있어서, 상기 적어도 하나의 스페어 메모리 부분은 적어도 하나의 스페어 메모리 열을 포함하고; 그리고상기 제1 결함 메모리 주소 및 제2 결함 메모리 주소는 상기 적어도 하나의 물리 메모리에 결함이 있는 적어도 하나의 메모리 열의 적어도 하나의 메모리 열 표시자에 대응하는 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>7. 선행하는 청구항 중 어느 한 항에 있어서, 상기 적어도 하나의 물리 메모리는, 제1 결함 메모리 부분이 제1 스페어 메모리 부분으로 교체되었는지 여부에 대한 제1 표시를 저장하도록 구성된 제1 인에이블먼트 레지스터 -상기 제1 결함 메모리 부분은 상기 제1 결함 메모리 주소에 대응함-; 그리고 제2 결함 메모리 부분이 제2 스페어 메모리 부분으로 교체되었는지 여부에 대한 제2 표시를 저장하도록 구성된 제2 인에이블먼트 레지스터를 포함하며, 상기 제2 결함 메모리 부분은 상기 제2 결함 메모리 주소에 대응함-; 그리고상기 중재 로직의 회로는 상기 제1 표시 및 제2 표시에 응답하여 상기 제1 스페어 메모리 부분 또는 상기 제2 스페어 메모리 부분에 대한 액세스를 중재하도록 구성된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>8. 선행하는 청구항 중 어느 한 항에 있어서, 상기 중재 로직의 회로는,제1 메모리 부분 리던던시-인에이블(redundancy-enable) 신호와 제2 메모리 부분 리던던시-인에이블 신호가 상기 제2 결함 메모리 주소와 일치하는 상기 제1 결함 메모리 주소에 응답하여 동시에 활성화되는 것을 방지하도록 구성된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>9. 선행하는 청구항 중 어느 한 항에 있어서, 상기 적어도 하나의 물리 메모리는, 메모리 액세스 요청에 의해 타겟팅된 메모리 주소, 상기 제1 결함 메모리 주소, 및 상기 제2 결함 메모리 주소에 기초하여 메모리 액세스 요청을 스페어 메모리 부분으로 보내도록 구성된 회로를 포함하는 복구 로직;  적어도 하나의 메모리 어레이; 그리고 상기 적어도 하나의 메모리 어레이에 연결된 주소 디코더를 포함하며, 그리고상기 복구 로직은 상기 중재 로직과 상기 주소 디코더 사이에 연결된 것을 특징으로 하는 장치. </claim></claimInfo><claimInfo><claim>10. 선행하는 청구항 중 어느 한 항에 있어서, 상기 중재 로직은,상기 둘 이상의 논리 메모리 중 제1 논리 메모리에 매핑되는 제1 복구 제어 포트; 그리고상기 둘 이상의 논리 메모리 중 제2 논리 메모리에 매핑되는 제2 복구 제어 포트를 포함하는 것을 특징으로 하는 장치.</claim></claimInfo><claimInfo><claim>11. 방법으로서,메모리 내장형 자체-테스트 제어기에 의해, 복수의 논리 메모리에 대해 적어도 하나의 테스트를 수행하는 단계;상기 메모리 내장형 자체-테스트 제어기에 의해, 상기 수행을 기반으로 적어도 하나의 물리 메모리 중 둘 이상의 결함 메모리 부분을 식별하는 단계;상기 메모리 내장형 자체-테스트 제어기에 의해, 상기 식별에 기초하여 제1 결함 메모리 주소를 갖는 제1 주소 레지스터와 제2 결함 메모리 주소를 갖는 제2 주소 레지스터를 로딩하는 단계; 그리고 상기 적어도 하나의 물리 메모리에 의해, 상기 제2 결함 메모리 주소와 충돌하는 상기 제1 결함 메모리 주소에 응답하여, 상기 둘 이상의 결함 메모리 부분에 대응하는 적어도 하나의 스페어 메모리 부분에 대한 액세스를 중재하는 단계를 포함하는 것을 특징으로 하는 방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 중재하는 단계는, 상기 제2 결함 메모리 주소와 일치하는 상기 제1 결함 메모리 주소에 응답하여:복구 로직으로 하여금 제1 메모리 부분 리던던시-인에이블 신호를 활성화(assert)하도록 하는 단계; 그리고상기 복구 로직으로 하여금 제2 메모리 부분 리던던시-인에이블 신호를 비활성화(de-assert)하도록 하는 단계를 포함하는 것을 특징으로 하는 방법. </claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 중재하는 단계는, 상기 제1 결함 메모리 주소가 상기 제2 결함 메모리 주소와 일치하지 않는 것에 응답하여:상기 제1 결함 메모리 주소 및 상기 제2 결함 메모리 주소에 기초하여 상기 제1 메모리 부분 리던던시-인에이블 신호 및 상기 제2 메모리 부분 리던던시-인에이블 신호를 상기 복구 로직이 제어하도록 하는 단계를 포함하는 것을 특징으로 하는 방법. </claim></claimInfo><claimInfo><claim>14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 방법은,상기 메모리 내장형 자체-테스트 제어기에 의해, 상기 식별에 기초하여 제1 결함 메모리 부분이 제1 스페어 메모리 부분으로 교체되었는지 여부의 제1 표시를 갖는 제1 인에이블먼트 레지스터를 로딩하는 단계; 그리고상기 메모리 내장형 자체-테스트 제어기에 의해, 상기 식별에 기초하여 제2 결함 메모리 부분이 제2 스페어 메모리 부분으로 교체되었는지 여부에 대한 제2 표시를 갖는 제2 인에이블먼트 레지스터를 로딩하는 단계를 더 포함하며, 상기 중재하는 단계는 상기 제1 표시 및 상기 제2 표시에 응답하여 상기 적어도 하나의 스페어 메모리 부분에 대한 액세스를 중재하는 단계를 포함하는 것을 특징으로 하는 방법. </claim></claimInfo><claimInfo><claim>15. 장치로서,하나 이상의 프로세서;적어도 하나의 메모리 클러스터;상기 적어도 하나의 메모리 클러스터에 연결된 적어도 하나의 메모리 내장형 자체-테스트 제어기; 그리고상기 하나 이상의 프로세서에 의한 실행에 응답하여, 상기 하나 이상의 프로세서로 하여금 제11항 내지 제14항 중 어느 한 항의 방법을 실행하게 하는 명령어가 저장된 적어도 하나의 컴퓨터 판독 가능 저장 매체를 포함하는 것을 특징으로 하는 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 마운틴 뷰 엠피시어터 파크웨이 **** (우:*****)</address><code>520050013456</code><country>미국</country><engName>Google LLC</engName><name>구글 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country> </country><engName>PRADEEP, Wilson</engName><name>프라딥 윌슨</name></inventorInfo><inventorInfo><address>미국 캘리포니아 마운틴 뷰 엠...</address><code> </code><country> </country><engName>KARKARE, Nikhil</engName><name>카르카레 니힐</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.09.19</receiptDate><receiptNumber>1-1-2023-1037757-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.09.26</receiptDate><receiptNumber>1-5-2023-0153501-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.21</receiptDate><receiptNumber>9-5-2025-0185034-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365620-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365621-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2025.10.31</receiptDate><receiptNumber>9-6-2025-0203154-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237032090.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934da50dbbe2d59e427c7c56b5bb0a7ea1cd638e449587ec7093350f86667427c663e56860adf80a39fe574f7baeb6a8e4c8813b73bb3411b9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0368fc083d9180833db1c3eed82f36ddc731382b30acbb711e13cd66ef46941d9fc9d64c155ef5904a5e0c761fb7356d5be54bab9d91d8a1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>