m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
dC:/intelFPGA/20.1
vADD
!s110 1716168560
!i10b 1
!s100 Ln<KhCBmFM?CR?O>5oa453
Z0 !s11b Dg1SIo80bB@j0V0VzS_@n1
IJaIgBneXeH=CQE0cnb^fj2
Z1 VDg1SIo80bB@j0V0VzS_@n1
Z2 dC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog
Z3 w1716168035
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v
!i122 0
L0 1 11
Z4 OV;L;2020.1;71
r1
!s85 0
31
!s108 1716168560.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ADD.v|
!i113 1
Z5 o-work work
Z6 tCvgOpt 0
n@a@d@d
vALU
!s110 1716168561
!i10b 1
!s100 RXMdYQ^2V_aH3_jd;62A20
R0
If0L?h4Cne1G3PY_hZM3`g1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v
!i122 1
L0 1 37
R4
r1
!s85 0
31
!s108 1716168561.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALU.v|
!i113 1
R5
R6
n@a@l@u
vALUControl
Z7 !s110 1716168562
!i10b 1
!s100 V8;?jD^;6AFD=61CW_oCT2
R0
I=LfN?B`ENlGmCQz8Mi__92
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v
!i122 2
L0 1 28
R4
r1
!s85 0
31
Z8 !s108 1716168562.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ALUControl.v|
!i113 1
R5
R6
n@a@l@u@control
vControlUnit
R7
!i10b 1
!s100 W2QJYP^HO][`]b91j`M@63
R0
IYf>IbO4@[<9z;@Q4X]2[g2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v
!i122 3
L0 1 78
R4
r1
!s85 0
31
R8
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ControlUnit.v|
!i113 1
R5
R6
n@control@unit
vDataPath
!s110 1716172019
!i10b 1
!s100 IKdNe:;nOe>TLfTPP4H@W1
R0
I8bW?MR8G?G;a?^_VJ2FEo3
R1
R2
w1716172009
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v
!i122 26
L0 3 158
R4
r1
!s85 0
31
!s108 1716172019.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/DataPath.v|
!i113 1
R5
R6
n@data@path
vInstructionMemory
!s110 1716168563
!i10b 1
!s100 D[JmfMW``8gdd99OU9f6Z2
R0
Ia;]BNh_58YLQi_]C_Xz[^1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v
!i122 5
Z9 L0 1 15
R4
r1
!s85 0
31
Z10 !s108 1716168563.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/InstructionMem.v|
!i113 1
R5
R6
n@instruction@memory
vMemory
Z11 !s110 1716168564
!i10b 1
!s100 cS[H;YiUl?_Z?S;Hclf[V1
R0
IJ<T?`NoCHLQKB:JA6D6<F1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Memory.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Memory.v
!i122 6
L0 1 20
R4
r1
!s85 0
31
R10
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Memory.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Memory.v|
!i113 1
R5
R6
n@memory
vMux2_1_32
Z12 !s110 1716168565
!i10b 1
!s100 58Lo@l^;2lWGzDT4ECVLc0
R0
INhU:R<fjM[jS:i>1nE9M>0
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v
!i122 9
R9
R4
r1
!s85 0
31
Z13 !s108 1716168565.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_32.v|
!i113 1
R5
R6
n@mux2_1_32
vMux2_1_5
R11
!i10b 1
!s100 Il?Sd:UBn5_9Eh]knDbU51
R0
IigLV^kFd@anR5SWA8J<K41
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v
!i122 7
R9
R4
r1
!s85 0
31
Z14 !s108 1716168564.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_5.v|
!i113 1
R5
R6
n@mux2_1_5
vMux2_1_8
R11
!i10b 1
!s100 ea:_APi2BN>[WRYn>a;zj0
R0
IMFNVM7Ym?lHbHAkPBFb@F2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v
!i122 8
R9
R4
r1
!s85 0
31
R14
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/Mux2_1_8.v|
!i113 1
R5
R6
n@mux2_1_8
vPC
R12
!i10b 1
!s100 U9M?1o6[8Sne>?lTNAk9z2
R0
I]KV<o@nM6ZFXL_C7J0DEf1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v
!i122 10
R9
R4
r1
!s85 0
31
R13
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/PC.v|
!i113 1
R5
R6
n@p@c
vRegisterBank
!s110 1716172022
!i10b 1
!s100 g_D68Oa2QH1<l60zhAz`T0
R0
I<XcFK:i1DDGjf]m_N:dGm1
R1
R2
w1716171988
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v
!i122 27
L0 1 25
R4
r1
!s85 0
31
!s108 1716172022.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/RegisterBank.v|
!i113 1
R5
R6
n@register@bank
vShiftLeft2_26_28
!s110 1716168566
!i10b 1
!s100 SC2eB^FKmRaGjn2zi]VUe1
R0
I65SSc5zP9jTNoFCi3MLjM1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v
!i122 12
Z15 L0 1 7
R4
r1
!s85 0
31
!s108 1716168566.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_ 26_28.v|
!i113 1
R5
R6
n@shift@left2_26_28
vShiftLeft2_32
Z16 !s110 1716168567
!i10b 1
!s100 9@h<2@Vh^IX:f?Xch1;9b0
R0
IH[o:ZLK4CeO[k_>FA@CDi2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v
!i122 13
R15
R4
r1
!s85 0
31
Z17 !s108 1716168567.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/ShiftLeft2_32.v|
!i113 1
R5
R6
n@shift@left2_32
vSignExtend
R16
!i10b 1
!s100 X=c?EUWWC@ng1R>AU?;Qj1
R0
IXAdMWGDR5l>3BiOe2[oXE2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v
!i122 14
L0 1 13
R4
r1
!s85 0
31
R17
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/SignExtend.v|
!i113 1
R5
R6
n@sign@extend
vTB_ADD
Z18 !s110 1716168568
!i10b 1
!s100 n@>mGX4_mIb2Jj0zFLg@]2
R0
IOo2N4g;a4zLENVCi2O_z>2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v
!i122 15
L0 3 25
R4
r1
!s85 0
31
Z19 !s108 1716168568.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ADD.v|
!i113 1
R5
R6
n@t@b_@a@d@d
vTB_ALU
R18
!i10b 1
!s100 IUFTzoCO>4`Don^o2d[NP0
R0
Ig6?N2G9]`j:CQGi=B]9923
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v
!i122 16
L0 3 39
R4
r1
!s85 0
31
R19
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU.v|
!i113 1
R5
R6
n@t@b_@a@l@u
vTB_ALUControl
Z20 !s110 1716168569
!i10b 1
!s100 S9cc6^@zLG3l:Y5QGOIB90
R0
IVW8hBkk<XjC9OFd`6F1`]1
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_CONTROL.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_CONTROL.v
!i122 17
L0 3 40
R4
r1
!s85 0
31
Z21 !s108 1716168569.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_CONTROL.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ALU_CONTROL.v|
!i113 1
R5
R6
n@t@b_@a@l@u@control
vTB_ControlUnit
R20
!i10b 1
!s100 M]DbNYIP[<Djbjb9DQ5C?2
R0
IW9SP4d;A:OBXdRN7T1JSV2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v
!i122 18
L0 3 38
R4
r1
!s85 0
31
R21
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ControlUnit.v|
!i113 1
R5
R6
n@t@b_@control@unit
vTB_DataPath
!s110 1716172277
!i10b 1
!s100 ma=19285ln4`c6Rc?[WVI2
R0
Ie[cXN=RjQfAg1oKJ^5[8f3
R1
R2
w1716172059
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v
!i122 32
L0 3 41
R4
r1
!s85 0
31
!s108 1716172277.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_DataPath.v|
!i113 1
R5
R6
n@t@b_@data@path
vTB_InstructionMem
Z22 !s110 1716168570
!i10b 1
!s100 iX;D;ZH[efhTQiXYzVS]91
R0
I^46b0:E:JDA0_U<5c@5;V3
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v
!i122 20
L0 3 28
R4
r1
!s85 0
31
Z23 !s108 1716168570.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_InstructionMem.v|
!i113 1
R5
R6
n@t@b_@instruction@mem
vTB_Memory
R22
!i10b 1
!s100 oK;`AL`AbSDi?Oe[]:zH;3
R0
Inl;eN_9H1@[6Pa2fN7E8d2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Memory.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Memory.v
!i122 21
L0 3 26
R4
r1
!s85 0
31
R23
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Memory.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Memory.v|
!i113 1
R5
R6
n@t@b_@memory
vTB_Mux2_1_32
Z24 !s110 1716168571
!i10b 1
!s100 <4a9P0TS9lefWU<h8Nna_0
R0
I4bRS@b7=jh]h86?blhoXk2
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v
!i122 22
L0 3 30
R4
r1
!s85 0
31
Z25 !s108 1716168571.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_Mux2_1_32.v|
!i113 1
R5
R6
n@t@b_@mux2_1_32
vTB_PC
R24
!i10b 1
!s100 ;5]^cg3`_28N=>LSz?OZK1
R0
I`[]0z@6C^nfF^=``cFfW13
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v
!i122 23
L0 3 18
R4
r1
!s85 0
31
R25
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_PC.v|
!i113 1
R5
R6
n@t@b_@p@c
vTB_ShiftLeft
Z26 !s110 1716168572
!i10b 1
!s100 _Pa0>gV`A8A^>nV@lTEbS2
R0
IPfHFQ67FO5YAMTHAibZ4=0
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v
!i122 24
L0 2 14
R4
r1
!s85 0
31
Z27 !s108 1716168572.000000
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_ShiftLeft.v|
!i113 1
R5
R6
n@t@b_@shift@left
vTB_SignExtend
R26
!i10b 1
!s100 n>z3CL;0KWKZWHmKz:RT71
R0
I;oPE<<^mNVDRjB`D<7gz]0
R1
R2
R3
8C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_SignExtend.v
FC:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_SignExtend.v
!i122 25
L0 2 23
R4
r1
!s85 0
31
R27
!s107 C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_SignExtend.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Arquitectura de Computadoras/Proyecto-Final-/DataPathVerilog/TBModules/TB_SignExtend.v|
!i113 1
R5
R6
n@t@b_@sign@extend
