<html>
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=windows-1251">
  <title></title>
  <meta name="description" content="">
  <meta name="keywords" content="">
  <meta name="author" content="VAN">
  <meta name="generator" content="Quanta Plus">
</head>
<body>	

<a name="top"></a>

<a name="memory"><div style="text-align: center"><h1>3.5. Память, триггеры, регистры</h1></div></a>

<a name="memory-ordinary"></a>
<h4>3.5.1. Обычная память (ОЗУ 1K, ОЗУ 8K)</h4>

<img src="images/elements/image042.png" width="252" height="241" alt="" border="0">

<p style="text-align: justify">Оперативная память. В двух вариантах – 
на 1 и на 8 килобайт. Входы <b>A<sub>i</sub></b> – адресные, 
входы/выходы <b>D<sub>i</sub></b> – двунаправленные линии данных. 
</p>	

<p style="text-align: justify">При наличии на <b>CS</b>
высокого (неактивного) уровня выходы <b>D<sub>i</sub></b> находятся в <b>Z</b>-состоянии, 
т.е. отключены. При этом игнорируются уровни на <b>RD</b> и <b>WR</b>.
</p>			   

<p style="text-align: justify">При наличии на <b>CS</b> низкого (активного) уровня возможны операции чтения и записи. </p>

<p style="text-align: justify">Если низкий уровень на <b>RD</b>, происходит чтение байта по переданному на входах <b>A<sub>i</sub></b> адресу. 
Байт выставляется на выходы <b>D<sub>i</sub></b>. При этом игнорируется низкий уровень на <b>WR</b>, если он там есть.
</p>		 

<p style="text-align: justify">При низком уровне на <b>WR</b> (и высоком на <b>RD</b>) происходит запись байта со 
входов <b>D<sub>i</sub></b> в память по переданному адресу.
</p>				 

<p style="text-align: justify">Нажатие правой кнопки мыши на УГО памяти вызывает меню, в котором можно выбрать, 
изменить ли свойства (задержки) или редактировать содержимое. 
В окне редактора памяти можно ввести содержимое памяти, загрузить 
или сохранить дамп. Эти элементы памяти автоматически сохраняют свое 
состояние прямо в файле схемы, так что явно сохранять и загружать дампы не требуется.
</p>

<a name="memory_dualport"></a>
<h4>3.5.2. Двухпортовая память 1K</h4>

<img src="images/elements/image050.png" width="108" height="306" alt="" border="0">

<p style="text-align: justify">Эта память имеет два набора выводов, что позволяет работать 
с ней двум устройствам (например, процессорам) одновременно. 
Входы слева и справа независимы. Например, <b>CS</b> разрешает 
работу только левой части (одного порта), а <b>CS'</b> – другого порта. 
</p>
<p style="text-align: justify">В остальном эта память имеет те же характеристики, что и предыдущая.</p>

<a name="buffers"></a>
<h4>3.5.3. Буферы FIFO и LIFO</h4>

<img src="images/elements/image055.png" width="298" height="200" alt="" border="0">

<p style="text-align: justify">Это магазинная память. Буфер FIFO представляет 
собой обратный магазин (очередь), буфер LIFO – стек. 
Размер буфера задается в его свойствах, как и другие параметры (задержки). 
</p>

<p style="text-align: justify">На выходе <b>FULL</b> будет низкий (активный) уровень, когда буфер заполнен.
В этом случае последующие записи не влияют на содержимое 
буфера, пока он снова не освободится.
</p>

<p style="text-align: justify">На выходе <b>EMPTY</b> будет низкий уровень, если буфер пуст.</p>

<p style="text-align: justify">Вход <b>CS</b> управляет режимом работы выходов <b>DO<sub>i</sub></b>. Если на <b>CS</b> 
высокий уровень, элемент переводит выходы в Z-состояние и 
игнорирует сигналы чтения и записи. 
</p>
 
<p style="text-align: justify">Если на <b>CS</b> низкий уровень:</p>

<p style="text-align: justify">При перепаде <b>H->L</b> на <b>WR</b> производится запись в буфер байта со входов
<b>DI<sub>i</sub></b>. Если буфер при этом заполняется, сигнал <b>FULL</b> переходит 
в активное состояние. Если <b>FULL</b> был активен до записи, 
записываемый байт теряется. <b>EMPTY</b> переходит в неактивное состояние.
</p>

<p style="text-align: justify">При перепаде <b>H->L</b> на <b>RD</b> происходит 
чтение байта. Если буфер пуст, на выходах сохраняется последний прочитанный байт. 
При чтении сигнал <b>EMPTY</b> переходит в активное состояние, 
если буфер опустошился. <b>FULL</b> переходит в неактивное состояние.
</p>
<p style="text-align: justify">Запись может идти одновременно с чтением. </p>

<a name="reg-parallel"></a>
<h4>3.5.4. Регистры с параллельной загрузкой</h4>

<img src="images/elements/image064.png" width="105" height="160" alt="" border="0">

<p style="text-align: justify">Это простой регистр с параллельной загрузкой 
и трехстабильным выходом. При перепаде
<b>L->H</b> на входе <b>S</b> данные со входов 
<b>DI7-DI0</b> загружаются в регистр. 
</p>
<p style="text-align: justify">При перепаде <b>L->H</b> на входе <b>R</b> происходит 
сброс регистра (т.е. его содержимое обнуляется).
</p>
<p style="text-align: justify">Вход <b>EO</b> определяет состояние выходов. 
Если на нем активный (низкий) уровень, на выходы выдается 
содержимое регистра. Если уровень на <b>EO</b> высокий, 
выходы переводятся в Z-состояние.
</p>

<a name="reg-shift"></a>
<h4>3.5.5. Сдвиговый регистр</h4>

<img src="images/elements/image068.png" width="108" height="198" alt="" border="0">

<p style="text-align: justify">Этот регистр сдвиговый с поддержкой одного направления сдвига. Имеет трехстабильные выходы.</p>

<p style="text-align: justify">При перепаде <b>L->H</b> на входе <b>R</b> происходит обнуление содержимого регистра (сброс);</p>

<p style="text-align: justify">Вход <b>PE</b> определяет текущий режим загрузки. 
При низком уровне на нем регистр работает как обычный регистр 
с параллельной загрузкой, и по перепаду <b>L->H</b> на входе <b>C1</b> 
данные со входов <b>DI7-DI0</b> записываются в регистр.
При этом сигналы на входе <b>C2</b> игнорируются. 
</p>

<p style="text-align: justify">Если же на <b>PE</b> высокий уровень, работает 
последовательная загрузка. При перепаде <b>L->H</b> на входе <b>C2</b> 
содержимое регистра сдвигается на 1 разряд по направлению к старшим 
разрядам. Младший разряд устанавливается по состоянию входа <b>S</b>. 
</p>
<p style="text-align: justify">Вход <b>EO</b> определяет состояние выходов. 
Если на нем активный (низкий) уровень, на выходы выдается содержимое 
регистра. Если уровень на <b>EO</b> высокий, выходы переводятся в Z-состояние.
</p>

<a name="reg-shift-bidi"></a>
<h4>3.5.6. Сдвиговый регистр (двунаправленный)</h4>

<img src="images/elements/image072.png" width="99" height="210" alt="" border="0">

<p style="text-align: justify">Этот регистр поддерживает как параллельную загрузку, 
так и последовательную со сдвигом в любую сторону. Входы <b>R</b> и <b>EO</b>
имеют то же назначение, что и у предыдущего регистра. 
</p>
<p style="text-align: justify">Выполняемая операция зависит от состояния входов <b>S1</b> и <b>S0</b>:</p>

<div style="text-align: center"><table border="2" bgcolor="white">
	<tr>
		<td>S1</td>
		<td>S0</td>
		<td>Операция</td>
	</tr>
	<tr>
		<td>0</td>
		<td>0</td>
		<td>Хранение</td>
	</tr>
	<tr>
		<td>0</td>
		<td>1</td>
		<td>Сдвиг к старшим разрядам</td>
	</tr>
	<tr>
		<td>1</td>
		<td>0</td>
		<td>Сдвиг к младшим разрядам</td>
	</tr>
	<tr>
		<td>1</td>
		<td>1</td>
		<td>Параллельная загрузка</td>
	</tr>
</table>
</div>

<p style="text-align: justify">Если на обоих входах <b>S1</b> и <b>S0</b> низкие уровни, 
регистр игнорирует перепады на входе <b>C</b>. При этом регистр не изменяет хранимые данные. 
</p>

<p style="text-align: justify">В остальных случаях модификация содержимого 
происходит по перепаду <b>L->H</b> на входе <b>C</b>. При сдвиге в сторону старших 
разрядов младший разряд регистра устанавливается в соответствии с состоянием 
входа <b>DSL</b>. При сдвиге в сторону младших разрядов старший разряд регистра 
устанавливается в соответствии с состоянием входа <b>DSR</b>. 
</p>
 
<p style="text-align: justify">При параллельной загрузке в регистр загружается байт со входов <b>DI7-DI0</b>. </p>

<a name="flipflopd"></a>
<h4>3.5.7. D-триггер</h4>

<img src="images/elements/image074.png" width="66" height="81" alt="" border="0">

<p style="text-align: justify">Это обычный одноступенчатый синхронный D-триггер. </p>

<p style="text-align: justify">При перепаде <b>L->H</b> на входе <b>С</b> данные со входа <b>D</b> 
записываются в триггер и сразу же появляются на его выходах. 
</p>

<p style="text-align: justify">Входы <b>R</b> и <b>S</b> являются асинхронными. 
Они позволяют управлять триггером как обычным RS-триггером. 
Состояния триггера приведены в таблице ниже.
</p>

<div style="text-align: center"><table border="2" bgcolor="white">
<tr><td>R</td><td>S</td><td>C</td><td>D</td><td>Q</td><td>/Q</td><td>Режим работы</td>
</tr>
<tr><td>L</td><td>L</td><td>x</td><td>x</td><td>H</td><td>H</td><td>Неопределенность</td>
</tr>
<tr><td>L</td><td>H</td><td>x</td><td>x</td><td>L</td><td>H</td><td>Асинхронный сброс</td>
</tr>
<tr><td>H</td><td>L</td><td>x</td><td>x</td><td>H</td><td>L</td><td>Асинхронный установ</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>L</td><td>L</td><td>H</td><td>Загрузка нуля</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>H</td><td>H</td><td>L</td><td>Загрузка единицы</td>
</tr>
</table>
</div>

<a name="flipflopd2"></a>
<h4>3.5.8. Двухступенчатый D-триггер</h4>

<img src="images/elements/image082.png" width="69" height="81" alt="" border="0">

<p style="text-align: justify">Двухступенчатый D-триггер. Асинхронный сброс и установка 
работают точно так же, как в предыдущем триггере. Отличается синхронная загрузка:
</p>
<p style="text-align: justify">При перепаде <b>L->H</b> на входе <b>C</b> данные со входа <b>D</b> попадают в триггер-мастер 
(первое из звеньев двухступенчатого триггера). По перепаду <b>H->L</b> на <b>С</b> данные из 
триггера-мастера записываются в триггер-помощник. В это время они появляются на выходах <b>Q</b> и <b>/Q</b>. 
</p>

<div style="text-align: center"><table border="2" bgcolor="white">
<tr><td>R</td><td>S</td><td>C</td><td>D</td><td>Q</td><td>/Q</td><td>Режим работы</td>
</tr>
<tr><td>L</td><td>L</td><td>x</td><td>x</td><td>H</td><td>H</td><td>Неопределенность</td>
</tr>
<tr><td>L</td><td>H</td><td>x</td><td>x</td><td>L</td><td>H</td><td>Асинхронный сброс</td>
</tr>
<tr><td>H</td><td>L</td><td>x</td><td>x</td><td>H</td><td>L</td><td>Асинхронный установ</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>L</td><td>L</td><td>H</td><td>Загрузка нуля</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>H</td><td>H</td><td>L</td><td>Загрузка единицы</td>
</tr>
</table>
</div>

<a name="flipflopjk"></a>
<h4>3.5.9. JK-триггер</h4>

<img src="images/elements/image085.png" width="67" height="92" alt="" border="0">

<p style="text-align: justify">Это обычный одноступенчатый синхронный JK-триггер. </p>

<p style="text-align: justify">При перепаде <b>L->H</b> на входе <b>C</b> воспринимаются 
входы <b>J</b> и <b>K</b>, в зависимости от состояния которых выполняются различные операции.
</p>

<p style="text-align: justify">Асинхронный сброс и установка работают точно так же, как в предыдущем триггере.</p>

<div style="text-align: center"><table border="2" bgcolor="white">
<tr><td>R</td><td>S</td><td>C</td><td>J</td><td>K</td><td>Q</td><td>/Q</td><td>Режим работы</td>
</tr>
<tr><td>L</td><td>L</td><td>x</td><td>x</td><td>x</td><td>H</td><td>H</td><td>Неопределенность</td>
</tr>
<tr><td>L</td><td>H</td><td>x</td><td>x</td><td>x</td><td>L</td><td>H</td><td>Асинхронный сброс</td>
</tr>
<tr><td>H</td><td>L</td><td>x</td><td>x</td><td>x</td><td>H</td><td>L</td><td>Асинхронный установ</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>L</td><td>L</td><td>Q</td><td>/Q</td><td>Хранение</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>L</td><td>H</td><td>L</td><td>H</td><td>Загрузка нуля</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>H</td><td>L</td><td>H</td><td>L</td><td>Загрузка единицы</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H</td><td>H</td><td>H</td><td>/Q</td><td>Q</td><td>Инвертирование</td>
</tr>
</table>
</div>

<a name="flipflopjk2"></a>
<h4>3.5.10. Двухступенчатый JK-триггер</h4>

<img src="images/elements/image087.png" width="67" height="92" alt="" border="0">

<p style="text-align: justify">В этом триггере, в отличие от предыдущего, 
по фронту на входе <b>C</b> данные записываются в триггер-мастер, а по 
срезу – передаются на триггер-помощник и, соответственно, на выходы.
</p>

<div style="text-align: center"><table border="2" bgcolor="white">
<tr><td>R</td><td>S</td><td>C</td><td>J</td><td>K</td><td>Q</td><td>/Q</td><td>Режим работы</td>
</tr>
<tr><td>L</td><td>L</td><td>x</td><td>x</td><td>x</td><td>H</td><td>H</td><td>Неопределенность</td>
</tr>
<tr><td>L</td><td>H</td><td>x</td><td>x</td><td>x</td><td>L</td><td>H</td><td>Асинхронный сброс</td>
</tr>
<tr><td>H</td><td>L</td><td>x</td><td>x</td><td>x</td><td>H</td><td>L</td><td>Асинхронный установ</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>L</td><td>L</td><td>Q</td><td>/Q</td><td>Хранение</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>L</td><td>H</td><td>L</td><td>H</td><td>Загрузка нуля</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>H</td><td>L</td><td>H</td><td>L</td><td>Загрузка единицы</td>
</tr>
<tr><td>H</td><td>H</td><td>L->H, H->L</td><td>H</td><td>H</td><td>/Q</td><td>Q</td><td>Инвертирование</td>
</tr>
</table>
</div>

<a name="wideram"></a>
<h4>3.5.11. Память на 1K 64-разрядных слов</h4>

<img src="images/elements-new/wideram.gif" align="middle">

<p style="text-align: justify">
Этот элемент представляет собой "широкое" ОЗУ с 64-битной шиной данных.
Позволяет адресовать 1024 длинных 64-битных слов. 
Такой элемент памяти хорошо подходит для хранения микропрограмм для
<a href="alu.htm">АЛУ с полным управлением</a>
</p>

<p style="text-align: justify">Входы <b>A<sub>i</sub></b> – адресные, 
входы/выходы <b>D<sub>i</sub></b> – двунаправленные линии данных. 
</p>	

<p style="text-align: justify">При наличии на <b>CS</b>
высокого (неактивного) уровня выходы <b>D<sub>i</sub></b> находятся в <b>Z</b>-состоянии, 
т.е. отключены. При этом игнорируются уровни на <b>RD</b> и <b>WR</b>.
</p>			   

<p style="text-align: justify">При наличии на <b>CS</b> низкого (активного) уровня возможны операции чтения и записи. </p>

<p style="text-align: justify">Если низкий уровень на <b>RD</b>, происходит чтение слова по 
переданному на входах <b>A<sub>i</sub></b> адресу. 
Байт выставляется на выходы <b>D<sub>i</sub></b>. При этом игнорируется низкий уровень 
на <b>WR</b>, если он там есть.
</p>		 

<p style="text-align: justify">При низком уровне на <b>WR</b> (и высоком на <b>RD</b>) происходит запись слова со 
входов <b>D<sub>i</sub></b> в память по переданному адресу.
</p>				 

<p style="text-align: justify">
Нажание правой кнопки мыши на УГО элемента позволяет вызвать редактор 
содержимого памяти. В отличие от редактора для обычных элементов памяти,
данный редактор предоставляет возможность ввода данных в двоичной
и шестнадцатеричной форме. 
</p>

<div align="center">
<img src="images/elements-new/wideram-edit.gif" align="middle">
<p>Редактирование в двоичном режиме</p></div>
<br>

<div align="center">
<img src="images/elements-new/wideram-edithex.gif" align="middle">
<p>Редактирование в шестнадцатеричном режиме</p></div>

<p style="text-align: justify">
Как и для других элементов памяти, состояние сохраняется в файле схемы.
Также присутствует возможность чтения и записи дампов (поддерживается
только новый формат .dump). 
</p>

<a href="#top">К началу</a>

</body>
</html>