Fitter report for BoardTest
Wed Apr 18 21:53:02 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 18 21:53:02 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; BoardTest                                     ;
; Top-level Entity Name              ; BoardTest                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8T144C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 698 / 8,256 ( 8 % )                           ;
;     Total combinational functions  ; 642 / 8,256 ( 8 % )                           ;
;     Dedicated logic registers      ; 226 / 8,256 ( 3 % )                           ;
; Total registers                    ; 226                                           ;
; Total pins                         ; 72 / 85 ( 85 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 946 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 946 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 943     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/David/Desktop/code_cyclone2/BoardTest/BoardTest.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 698 / 8,256 ( 8 % ) ;
;     -- Combinational with no register       ; 472                 ;
;     -- Register only                        ; 56                  ;
;     -- Combinational with a register        ; 170                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 91                  ;
;     -- 3 input functions                    ; 215                 ;
;     -- <=2 input functions                  ; 336                 ;
;     -- Register only                        ; 56                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 333                 ;
;     -- arithmetic mode                      ; 309                 ;
;                                             ;                     ;
; Total registers*                            ; 226 / 8,487 ( 3 % ) ;
;     -- Dedicated logic registers            ; 226 / 8,256 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 52 / 516 ( 10 % )   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 72 / 85 ( 85 % )    ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )      ;
; Global signals                              ; 2                   ;
; M4Ks                                        ; 0 / 36 ( 0 % )      ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 2 / 8 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 2%        ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%        ;
; Maximum fan-out node                        ; clk~clkctrl         ;
; Maximum fan-out                             ; 217                 ;
; Highest non-global fan-out signal           ; Switch_2            ;
; Highest non-global fan-out                  ; 80                  ;
; Total fan-out                               ; 2389                ;
; Average fan-out                             ; 2.47                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 698 / 8256 ( 8 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 472                ; 0                              ;
;     -- Register only                        ; 56                 ; 0                              ;
;     -- Combinational with a register        ; 170                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 91                 ; 0                              ;
;     -- 3 input functions                    ; 215                ; 0                              ;
;     -- <=2 input functions                  ; 336                ; 0                              ;
;     -- Register only                        ; 56                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 333                ; 0                              ;
;     -- arithmetic mode                      ; 309                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 226                ; 0                              ;
;     -- Dedicated logic registers            ; 226 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 52 / 516 ( 10 % )  ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 72                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2389               ; 0                              ;
;     -- Registered Connections               ; 494                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 34                 ; 0                              ;
;     -- Output Ports                         ; 28                 ; 0                              ;
;     -- Bidir Ports                          ; 10                 ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Accel_Interrupt1 ; 55    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Accel_Interrupt2 ; 57    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Camera_DCLK      ; 92    ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[0]   ; 93    ; 3        ; 34           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[1]   ; 94    ; 3        ; 34           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[2]   ; 96    ; 3        ; 34           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[3]   ; 97    ; 3        ; 34           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[4]   ; 99    ; 3        ; 34           ; 14           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[5]   ; 100   ; 3        ; 34           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[6]   ; 101   ; 3        ; 34           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[7]   ; 103   ; 3        ; 34           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_HD        ; 86    ; 3        ; 34           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_VD        ; 87    ; 3        ; 34           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; FPGA_SPI_MISO    ; 41    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Gyro_DataReady   ; 47    ; 4        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Gyro_Interrupt   ; 48    ; 4        ; 5            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_A_D     ; 122   ; 2        ; 25           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_OK_IN   ; 129   ; 2        ; 14           ; 19           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_R_W     ; 125   ; 2        ; 18           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_MOSI     ; 133   ; 2        ; 9            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_SCLK     ; 132   ; 2        ; 9            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_Select   ; 135   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[0]      ; 8     ; 1        ; 0            ; 14           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[1]      ; 7     ; 1        ; 0            ; 16           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[2]      ; 4     ; 1        ; 0            ; 18           ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[3]      ; 3     ; 1        ; 0            ; 18           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_2         ; 9     ; 1        ; 0            ; 14           ; 3           ; 80                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_3         ; 24    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_4         ; 25    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ultra_B_Edge     ; 60    ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ultra_T_Edge     ; 32    ; 1        ; 0            ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk              ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_DS1085Z_0    ; 21    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_DS1085Z_1    ; 91    ; 3        ; 34           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Accel_SelAddr0    ; 53    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[0]      ; 69    ; 4        ; 32           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[1]      ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[2]      ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[3]      ; 72    ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[0]    ; 63    ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[1]    ; 64    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[2]    ; 65    ; 4        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[3]    ; 67    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_EXTCLK     ; 79    ; 3        ; 34           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_RESET      ; 75    ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_SCL        ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_I2C_Clock    ; 43    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_SPI_Clock    ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_SPI_MOSI     ; 42    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Gyro_ChipSelect   ; 45    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_East        ; 142   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_North       ; 141   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_South       ; 143   ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_West        ; 144   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PIC_PBUS_OK_OUT   ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PIC_SPI_MISO      ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ChipSelect   ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WriteProtect ; 52    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLED_Orange_1     ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLED_Orange_2     ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Ultra_B_Trigger   ; 59    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Ultra_T_Trigger   ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                        ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------+---------------------+
; Camera_SDA       ; 74    ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                                           ; -                   ;
; FPGA_I2C_Data    ; 44    ; 4        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                           ; -                   ;
; PIC_PBUS_Data[0] ; 112   ; 2        ; 32           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[2] ; 114   ; 2        ; 32           ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[3] ; 115   ; 2        ; 30           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[4] ; 118   ; 2        ; 28           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[5] ; 119   ; 2        ; 28           ; 19           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[6] ; 120   ; 2        ; 28           ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
; PIC_PBUS_Data[7] ; 121   ; 2        ; 28           ; 19           ; 3           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:Registers|reg_controller:RegCont|tbo ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 17 ( 88 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 23 ( 87 % ) ; 3.3V          ; --           ;
; 3        ; 17 / 21 ( 81 % ) ; 2.5V          ; --           ;
; 4        ; 23 / 24 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; Switch_1[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; Switch_1[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; Switch_1[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; Switch_1[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; Switch_2                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; clk_DS1085Z_0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; Switch_3                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; Switch_4                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; TLED_Orange_1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; TLED_Orange_2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; Ultra_T_Trigger                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; Ultra_T_Edge                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; FPGA_SPI_Clock                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; FPGA_SPI_MISO                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; FPGA_SPI_MOSI                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 57         ; 4        ; FPGA_I2C_Clock                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 58         ; 4        ; FPGA_I2C_Data                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 59         ; 4        ; Gyro_ChipSelect                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; Gyro_DataReady                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 61         ; 4        ; Gyro_Interrupt                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; SRAM_ChipSelect                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 70         ; 4        ; SRAM_WriteProtect                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 74         ; 4        ; Accel_SelAddr0                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; Accel_Interrupt1                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; Accel_Interrupt2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 78         ; 4        ; Ultra_B_Trigger                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; Ultra_B_Edge                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; BLED_Orange[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 92         ; 4        ; BLED_Orange[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 93         ; 4        ; BLED_Orange[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; BLED_Orange[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; BLED_Blue[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; BLED_Blue[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; BLED_Blue[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; BLED_Blue[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 101        ; 3        ; Camera_SCL                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 102        ; 3        ; Camera_SDA                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 105        ; 3        ; Camera_RESET                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; Camera_EXTCLK                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; Camera_HD                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; Camera_VD                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; clk_DS1085Z_1                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 131        ; 3        ; Camera_DCLK                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 132        ; 3        ; Camera_DOUT[0]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 133        ; 3        ; Camera_DOUT[1]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; Camera_DOUT[2]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; Camera_DOUT[3]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; Camera_DOUT[4]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; Camera_DOUT[5]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 150        ; 3        ; Camera_DOUT[6]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; Camera_DOUT[7]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; PIC_PBUS_Data[0]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; PIC_PBUS_Data[1]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; PIC_PBUS_Data[2]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; PIC_PBUS_Data[3]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; PIC_PBUS_Data[4]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; PIC_PBUS_Data[5]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 163        ; 2        ; PIC_PBUS_Data[6]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 164        ; 2        ; PIC_PBUS_Data[7]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 165        ; 2        ; PIC_PBUS_A_D                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; PIC_PBUS_R_W                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 174        ; 2        ; PIC_PBUS_OK_OUT                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; PIC_PBUS_OK_IN                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; PIC_SPI_SCLK                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 186        ; 2        ; PIC_SPI_MOSI                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 187        ; 2        ; PIC_SPI_MISO                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 195        ; 2        ; PIC_SPI_Select                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; Motor_North                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 200        ; 2        ; Motor_East                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 201        ; 2        ; Motor_South                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 202        ; 2        ; Motor_West                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |BoardTest                                   ; 698 (49)    ; 226 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 72   ; 0            ; 472 (32)     ; 56 (0)            ; 170 (17)         ; |BoardTest                                                                                                                                                      ;              ;
;    |SPI_Slave:U_PICSPI_Slave|                ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 26 (26)          ; |BoardTest|SPI_Slave:U_PICSPI_Slave                                                                                                                             ;              ;
;    |clk_div:U_1HzClkDivider|                 ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |BoardTest|clk_div:U_1HzClkDivider                                                                                                                              ;              ;
;    |motor_pwm:Motor_1|                       ; 31 (31)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 21 (21)          ; |BoardTest|motor_pwm:Motor_1                                                                                                                                    ;              ;
;    |motor_pwm:Motor_2|                       ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:Motor_2                                                                                                                                    ;              ;
;    |motor_pwm:Motor_3|                       ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:Motor_3                                                                                                                                    ;              ;
;    |motor_pwm:Motor_4|                       ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:Motor_4                                                                                                                                    ;              ;
;    |rangefinder:U_Ranger_Top|                ; 424 (69)    ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 374 (23)     ; 2 (2)             ; 48 (44)          ; |BoardTest|rangefinder:U_Ranger_Top                                                                                                                             ;              ;
;       |Divider:Div|                          ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 4 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div                                                                                                                 ;              ;
;          |lpm_divide:LPM_DIVIDE_component|   ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 4 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component                                                                                 ;              ;
;             |lpm_divide_gup:auto_generated|  ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 4 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated                                                   ;              ;
;                |sign_div_unsign_bnh:divider| ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 4 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider                       ;              ;
;                   |alt_u_div_o5f:divider|    ; 355 (355)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (351)    ; 0 (0)             ; 4 (4)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider ;              ;
;    |regmap:Registers|                        ; 93 (0)      ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 49 (0)            ; 31 (16)          ; |BoardTest|regmap:Registers                                                                                                                                     ;              ;
;       |addreg:RegAdd|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:Registers|addreg:RegAdd                                                                                                                       ;              ;
;       |outmux:MuxOut|                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |BoardTest|regmap:Registers|outmux:MuxOut                                                                                                                       ;              ;
;       |quadreg:RegAD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |BoardTest|regmap:Registers|quadreg:RegAD                                                                                                                       ;              ;
;       |quadreg:RegAM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |BoardTest|regmap:Registers|quadreg:RegAM                                                                                                                       ;              ;
;       |quadreg:RegXD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:Registers|quadreg:RegXD                                                                                                                       ;              ;
;       |quadreg:RegXM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |BoardTest|regmap:Registers|quadreg:RegXM                                                                                                                       ;              ;
;       |quadreg:RegYD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |BoardTest|regmap:Registers|quadreg:RegYD                                                                                                                       ;              ;
;       |quadreg:RegYM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |BoardTest|regmap:Registers|quadreg:RegYM                                                                                                                       ;              ;
;       |quadreg:RegZD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |BoardTest|regmap:Registers|quadreg:RegZD                                                                                                                       ;              ;
;       |quadreg:RegZM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |BoardTest|regmap:Registers|quadreg:RegZM                                                                                                                       ;              ;
;       |reg_controller:RegCont|               ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |BoardTest|regmap:Registers|reg_controller:RegCont                                                                                                              ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; PIC_PBUS_Data[0]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[1]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[2]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[3]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[4]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[5]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[6]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[7]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; Camera_SDA        ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_I2C_Data     ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; clk_DS1085Z_0     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; clk_DS1085Z_1     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_3          ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_4          ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; TLED_Orange_1     ; Output   ; --            ; --            ; --                    ; --  ;
; TLED_Orange_2     ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; PIC_PBUS_OK_OUT   ; Output   ; --            ; --            ; --                    ; --  ;
; PIC_SPI_MISO      ; Output   ; --            ; --            ; --                    ; --  ;
; Ultra_T_Trigger   ; Output   ; --            ; --            ; --                    ; --  ;
; Ultra_B_Trigger   ; Output   ; --            ; --            ; --                    ; --  ;
; Ultra_B_Edge      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Motor_North       ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_East        ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_South       ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_West        ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_SCL        ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_EXTCLK     ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_HD         ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_VD         ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DCLK       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[0]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[1]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[2]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[3]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[4]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[5]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[6]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[7]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_SPI_Clock    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_SPI_MISO     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FPGA_SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_I2C_Clock    ; Output   ; --            ; --            ; --                    ; --  ;
; Gyro_ChipSelect   ; Output   ; --            ; --            ; --                    ; --  ;
; Gyro_DataReady    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Gyro_Interrupt    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_ChipSelect   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WriteProtect ; Output   ; --            ; --            ; --                    ; --  ;
; Accel_Interrupt1  ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Accel_Interrupt2  ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Accel_SelAddr0    ; Output   ; --            ; --            ; --                    ; --  ;
; clk               ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_2          ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[0]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[1]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[2]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[3]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Ultra_T_Edge      ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; PIC_PBUS_A_D      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_OK_IN    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_R_W      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_SPI_MOSI      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_SPI_SCLK      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_SPI_Select    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; PIC_PBUS_Data[0]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[0]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[0]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[0]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[1]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[1]~feeder            ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[1]~feeder            ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[1]~feeder            ; 1                 ; 6       ;
; PIC_PBUS_Data[2]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[2]~feeder            ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[2]~feeder            ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[2]~feeder            ; 1                 ; 6       ;
; PIC_PBUS_Data[3]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[3]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[4]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[4]                   ; 0                 ; 6       ;
; PIC_PBUS_Data[5]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[5]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[5]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[6]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[6]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[6]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[6]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[7]                                               ;                   ;         ;
;      - regmap:Registers|addreg:RegAdd|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[7]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[7]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[7]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[7]~feeder            ; 0                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[7]~feeder            ; 0                 ; 6       ;
; Camera_SDA                                                     ;                   ;         ;
; FPGA_I2C_Data                                                  ;                   ;         ;
; clk_DS1085Z_0                                                  ;                   ;         ;
; clk_DS1085Z_1                                                  ;                   ;         ;
; Switch_3                                                       ;                   ;         ;
; Switch_4                                                       ;                   ;         ;
; Ultra_B_Edge                                                   ;                   ;         ;
; Camera_HD                                                      ;                   ;         ;
; Camera_VD                                                      ;                   ;         ;
; Camera_DCLK                                                    ;                   ;         ;
; Camera_DOUT[0]                                                 ;                   ;         ;
; Camera_DOUT[1]                                                 ;                   ;         ;
; Camera_DOUT[2]                                                 ;                   ;         ;
; Camera_DOUT[3]                                                 ;                   ;         ;
; Camera_DOUT[4]                                                 ;                   ;         ;
; Camera_DOUT[5]                                                 ;                   ;         ;
; Camera_DOUT[6]                                                 ;                   ;         ;
; Camera_DOUT[7]                                                 ;                   ;         ;
; FPGA_SPI_MISO                                                  ;                   ;         ;
; Gyro_DataReady                                                 ;                   ;         ;
; Gyro_Interrupt                                                 ;                   ;         ;
; Accel_Interrupt1                                               ;                   ;         ;
; Accel_Interrupt2                                               ;                   ;         ;
; clk                                                            ;                   ;         ;
; Switch_2                                                       ;                   ;         ;
;      - regmap:Registers|reg_controller:RegCont|state.wa1       ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.wa2       ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.wd2       ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.wd1       ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.fetch     ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.ra1       ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.rd2       ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[1]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[3]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[4]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[5]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:Registers|addreg:RegAdd|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegXM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegYM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegZM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|quadreg:RegAM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.rd1       ; 1                 ; 6       ;
; Switch_1[0]                                                    ;                   ;         ;
;      - pwm1[7]~0                                               ; 0                 ; 6       ;
;      - pwm1[6]~1                                               ; 0                 ; 6       ;
;      - pwm1[5]~2                                               ; 0                 ; 6       ;
;      - pwm1[4]~3                                               ; 0                 ; 6       ;
;      - pwm1[3]~4                                               ; 0                 ; 6       ;
;      - pwm1[2]~5                                               ; 0                 ; 6       ;
;      - pwm1[1]~6                                               ; 0                 ; 6       ;
;      - pwm1[0]~7                                               ; 0                 ; 6       ;
; Switch_1[1]                                                    ;                   ;         ;
;      - pwm2[7]~0                                               ; 1                 ; 6       ;
;      - pwm2[6]~1                                               ; 1                 ; 6       ;
;      - pwm2[5]~2                                               ; 1                 ; 6       ;
;      - pwm2[4]~3                                               ; 1                 ; 6       ;
;      - pwm2[3]~4                                               ; 1                 ; 6       ;
;      - pwm2[2]~5                                               ; 1                 ; 6       ;
;      - pwm2[1]~6                                               ; 1                 ; 6       ;
;      - pwm2[0]~7                                               ; 1                 ; 6       ;
; Switch_1[2]                                                    ;                   ;         ;
;      - pwm3[7]~0                                               ; 1                 ; 6       ;
;      - pwm3[6]~1                                               ; 1                 ; 6       ;
;      - pwm3[5]~2                                               ; 1                 ; 6       ;
;      - pwm3[4]~3                                               ; 1                 ; 6       ;
;      - pwm3[3]~4                                               ; 1                 ; 6       ;
;      - pwm3[2]~5                                               ; 1                 ; 6       ;
;      - pwm3[1]~6                                               ; 1                 ; 6       ;
;      - pwm3[0]~7                                               ; 1                 ; 6       ;
; Switch_1[3]                                                    ;                   ;         ;
;      - pwm4[7]~0                                               ; 0                 ; 6       ;
;      - pwm4[6]~1                                               ; 0                 ; 6       ;
;      - pwm4[5]~2                                               ; 0                 ; 6       ;
;      - pwm4[4]~3                                               ; 0                 ; 6       ;
;      - pwm4[3]~4                                               ; 0                 ; 6       ;
;      - pwm4[2]~5                                               ; 0                 ; 6       ;
;      - pwm4[1]~6                                               ; 0                 ; 6       ;
;      - pwm4[0]~7                                               ; 0                 ; 6       ;
; Ultra_T_Edge                                                   ;                   ;         ;
;      - rangefinder:U_Ranger_Top|edgeYet                        ; 1                 ; 6       ;
;      - rangefinder:U_Ranger_Top|process_0~0                    ; 1                 ; 6       ;
; PIC_PBUS_A_D                                                   ;                   ;         ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wa1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wd1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.ra1~0     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.rd1~0 ; 0                 ; 6       ;
; PIC_PBUS_OK_IN                                                 ;                   ;         ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wa1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wd1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|Selector0~0     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.ra1~0     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.ra1~1     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|Selector2~0     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.rd1~0 ; 0                 ; 6       ;
; PIC_PBUS_R_W                                                   ;                   ;         ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wa1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.wd1~0 ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|state.ra1~0     ; 0                 ; 6       ;
;      - regmap:Registers|reg_controller:RegCont|nextstate.rd1~0 ; 0                 ; 6       ;
; PIC_SPI_MOSI                                                   ;                   ;         ;
;      - SPI_Slave:U_PICSPI_Slave|MOSIr[0]                       ; 0                 ; 6       ;
; PIC_SPI_SCLK                                                   ;                   ;         ;
;      - SPI_Slave:U_PICSPI_Slave|SCKr[0]~feeder                 ; 0                 ; 6       ;
; PIC_SPI_Select                                                 ;                   ;         ;
;      - SPI_Slave:U_PICSPI_Slave|SSELr[0]                       ; 0                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; SPI_Slave:U_PICSPI_Slave|Equal2~0                 ; LCCOMB_X3_Y16_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]~2      ; LCCOMB_X3_Y16_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Switch_2                                          ; PIN_9              ; 80      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_17             ; 217     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_div:U_1HzClkDivider|clk_out                   ; LCFF_X33_Y5_N1     ; 9       ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; motor_pwm:Motor_1|clocktick                       ; LCFF_X6_Y16_N31    ; 19      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Top|LessThan0~1              ; LCCOMB_X17_Y9_N6   ; 24      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Top|process_0~0              ; LCCOMB_X16_Y7_N16  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi00~0  ; LCCOMB_X30_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi01~0  ; LCCOMB_X30_Y18_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi02~0  ; LCCOMB_X30_Y18_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi03~1  ; LCCOMB_X30_Y18_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi04~0  ; LCCOMB_X30_Y18_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi05~0  ; LCCOMB_X30_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi06~1  ; LCCOMB_X30_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|regi07~1  ; LCCOMB_X30_Y18_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|state.wa1 ; LCFF_X32_Y18_N21   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:Registers|reg_controller:RegCont|tbo       ; LCCOMB_X32_Y18_N12 ; 9       ; Output enable             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+---------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                            ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; clk                             ; PIN_17         ; 217     ; Global Clock         ; GCLK2            ; --                        ;
; clk_div:U_1HzClkDivider|clk_out ; LCFF_X33_Y5_N1 ; 9       ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Switch_2                                                                                                                                                                          ; 80      ;
; rangefinder:U_Ranger_Top|LessThan0~1                                                                                                                                              ; 24      ;
; rangefinder:U_Ranger_Top|process_0~0                                                                                                                                              ; 24      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[23]~40 ; 22      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[22]~38 ; 21      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[21]~36 ; 20      ;
; motor_pwm:Motor_1|clocktick                                                                                                                                                       ; 19      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[20]~34 ; 19      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[19]~32 ; 18      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[18]~30 ; 17      ;
; SPI_Slave:U_PICSPI_Slave|Equal2~0                                                                                                                                                 ; 16      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_16_result_int[17]~28 ; 16      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_6~26                      ; 14      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~24 ; 12      ;
; clk_div:U_1HzClkDivider|Equal0~6                                                                                                                                                  ; 11      ;
; clk_div:U_1HzClkDivider|Equal0~5                                                                                                                                                  ; 11      ;
; clk_div:U_1HzClkDivider|Equal0~4                                                                                                                                                  ; 11      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[14]~22 ; 11      ;
; regmap:Registers|reg_controller:RegCont|state.ra1                                                                                                                                 ; 10      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_12_result_int[13]~20 ; 10      ;
; PIC_PBUS_Data[7]~7                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[6]~6                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[5]~5                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[4]~4                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[3]~3                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[2]~2                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[1]~1                                                                                                                                                                ; 9       ;
; PIC_PBUS_Data[0]~0                                                                                                                                                                ; 9       ;
; regmap:Registers|addreg:RegAdd|tmp[1]                                                                                                                                             ; 9       ;
; regmap:Registers|reg_controller:RegCont|tbo                                                                                                                                       ; 9       ;
; regmap:Registers|addreg:RegAdd|tmp[0]                                                                                                                                             ; 9       ;
; SPI_Slave:U_PICSPI_Slave|SSELr[1]                                                                                                                                                 ; 9       ;
; regmap:Registers|reg_controller:RegCont|state.wa1                                                                                                                                 ; 9       ;
; Switch_1[3]                                                                                                                                                                       ; 8       ;
; Switch_1[2]                                                                                                                                                                       ; 8       ;
; Switch_1[1]                                                                                                                                                                       ; 8       ;
; Switch_1[0]                                                                                                                                                                       ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi07~1                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi06~1                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi05~0                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi04~0                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi03~1                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi02~0                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi01~0                                                                                                                                  ; 8       ;
; regmap:Registers|reg_controller:RegCont|regi00~0                                                                                                                                  ; 8       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]~2                                                                                                                                      ; 8       ;
; PIC_PBUS_OK_IN                                                                                                                                                                    ; 7       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~0                                                                                                                                         ; 7       ;
; current_State                                                                                                                                                                     ; 7       ;
; motor_pwm:Motor_1|pulsecount[0]                                                                                                                                                   ; 6       ;
; regmap:Registers|reg_controller:RegCont|state.fetch                                                                                                                               ; 5       ;
; SPI_Slave:U_PICSPI_Slave|SCKr[1]                                                                                                                                                  ; 5       ;
; motor_pwm:Motor_1|pulsecount[8]                                                                                                                                                   ; 5       ;
; counter[1]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[1]                                                                                                                                                   ; 5       ;
; counter[2]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[2]                                                                                                                                                   ; 5       ;
; counter[3]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[3]                                                                                                                                                   ; 5       ;
; counter[4]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[4]                                                                                                                                                   ; 5       ;
; counter[5]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[5]                                                                                                                                                   ; 5       ;
; counter[6]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[6]                                                                                                                                                   ; 5       ;
; counter[7]                                                                                                                                                                        ; 5       ;
; motor_pwm:Motor_1|pulsecount[7]                                                                                                                                                   ; 5       ;
; PIC_PBUS_R_W                                                                                                                                                                      ; 4       ;
; PIC_PBUS_A_D                                                                                                                                                                      ; 4       ;
; regmap:Registers|reg_controller:RegCont|regi06~0                                                                                                                                  ; 4       ;
; regmap:Registers|reg_controller:RegCont|regi03~0                                                                                                                                  ; 4       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                                                                                                                                                ; 4       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                                                                                                                                                ; 4       ;
; SPI_Slave:U_PICSPI_Slave|SCKr[2]                                                                                                                                                  ; 4       ;
; motor_pwm:Motor_1|LessThan0~0                                                                                                                                                     ; 4       ;
; rangefinder:U_Ranger_Top|edgebegin[8]                                                                                                                                             ; 4       ;
; rangefinder:U_Ranger_Top|count[20]                                                                                                                                                ; 4       ;
; rangefinder:U_Ranger_Top|count[19]                                                                                                                                                ; 4       ;
; rangefinder:U_Ranger_Top|count[23]                                                                                                                                                ; 4       ;
; rangefinder:U_Ranger_Top|count[22]                                                                                                                                                ; 4       ;
; rangefinder:U_Ranger_Top|count[21]                                                                                                                                                ; 4       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[24]~42 ; 4       ;
; SPI_Slave:U_PICSPI_Slave|cnt[0]                                                                                                                                                   ; 3       ;
; regmap:Registers|addreg:RegAdd|tmp[3]                                                                                                                                             ; 3       ;
; regmap:Registers|addreg:RegAdd|tmp[2]                                                                                                                                             ; 3       ;
; SPI_Slave:U_PICSPI_Slave|SSELr[2]                                                                                                                                                 ; 3       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                                                                                                                                                ; 3       ;
; regmap:Registers|reg_controller:RegCont|state.wd1                                                                                                                                 ; 3       ;
; rangefinder:U_Ranger_Top|edgebegin[3]                                                                                                                                             ; 3       ;
; rangefinder:U_Ranger_Top|edgebegin[4]                                                                                                                                             ; 3       ;
; rangefinder:U_Ranger_Top|edgebegin[5]                                                                                                                                             ; 3       ;
; rangefinder:U_Ranger_Top|edgebegin[6]                                                                                                                                             ; 3       ;
; rangefinder:U_Ranger_Top|edgebegin[7]                                                                                                                                             ; 3       ;
; rangefinder:U_Ranger_Top|count[18]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[17]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[16]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[15]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[14]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[13]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[12]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[11]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[10]                                                                                                                                                ; 3       ;
; rangefinder:U_Ranger_Top|count[9]                                                                                                                                                 ; 3       ;
; rangefinder:U_Ranger_Top|count[8]                                                                                                                                                 ; 3       ;
; rangefinder:U_Ranger_Top|Add1~6                                                                                                                                                   ; 3       ;
; rangefinder:U_Ranger_Top|Add1~4                                                                                                                                                   ; 3       ;
; rangefinder:U_Ranger_Top|Add1~2                                                                                                                                                   ; 3       ;
; Ultra_T_Edge                                                                                                                                                                      ; 2       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]                                                                                                                                        ; 2       ;
; regmap:Registers|reg_controller:RegCont|regi07~0                                                                                                                                  ; 2       ;
; SPI_Slave:U_PICSPI_Slave|Add1~0                                                                                                                                                   ; 2       ;
; regmap:Registers|addreg:RegAdd|tmp[7]                                                                                                                                             ; 2       ;
; regmap:Registers|addreg:RegAdd|tmp[6]                                                                                                                                             ; 2       ;
; regmap:Registers|addreg:RegAdd|tmp[5]                                                                                                                                             ; 2       ;
; regmap:Registers|addreg:RegAdd|tmp[4]                                                                                                                                             ; 2       ;
; regmap:Registers|reg_controller:RegCont|state.rd2                                                                                                                                 ; 2       ;
; SPI_Slave:U_PICSPI_Slave|byte_received~0                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[20]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[22]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[21]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[19]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[18]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[17]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[16]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[15]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[14]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[13]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[12]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[10]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[9]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[8]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[11]                                                                                                                                                   ; 2       ;
; clk_div:U_1HzClkDivider|cnt[0]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[3]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[1]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[2]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[4]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[5]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[6]                                                                                                                                                    ; 2       ;
; clk_div:U_1HzClkDivider|cnt[7]                                                                                                                                                    ; 2       ;
; rangefinder:U_Ranger_Top|edgebegin[0]                                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Top|edgebegin[1]                                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Top|edgebegin[2]                                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[550]~156            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[549]~155            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[548]~154            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[547]~153            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[546]~152            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[545]~151            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[544]~150            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[543]~149            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[542]~148            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[541]~147            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[532]~146            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[533]~145            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[534]~144            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[535]~143            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[536]~142            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[537]~141            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[538]~140            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[539]~139            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[540]~138            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[508]~137            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[509]~136            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[510]~135            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[511]~134            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[512]~133            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[513]~132            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[514]~131            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[515]~130            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[516]~129            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[517]~128            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[518]~127            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[519]~126            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[520]~125            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[521]~124            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[522]~123            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[523]~122            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[524]~121            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[525]~120            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[484]~119            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[485]~118            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[486]~117            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[487]~116            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[488]~115            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[489]~114            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[490]~113            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[491]~112            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[492]~111            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[493]~110            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[494]~109            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[495]~108            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[496]~107            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[497]~106            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[498]~105            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[499]~104            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[500]~103            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[460]~102            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[461]~101            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[462]~100            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[463]~99             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[464]~98             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[465]~97             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[466]~96             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[467]~95             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[468]~94             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[469]~93             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[470]~92             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[471]~91             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[472]~90             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[473]~89             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[474]~88             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[475]~87             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[436]~86             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[437]~85             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[438]~84             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[439]~83             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[440]~82             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[441]~81             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[442]~80             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[443]~79             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[444]~78             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[445]~77             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[446]~76             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[447]~75             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[448]~74             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[449]~73             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[450]~72             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[412]~71             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[413]~70             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[414]~69             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[415]~68             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[416]~67             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[417]~66             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[418]~65             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[419]~64             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[420]~63             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[421]~62             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[422]~61             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[423]~60             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[424]~59             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[425]~58             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[388]~57             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[389]~56             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[390]~55             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[391]~54             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[392]~53             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[393]~52             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[394]~51             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[395]~50             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[396]~49             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[397]~48             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[398]~47             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[399]~46             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[400]~45             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[364]~44             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[365]~43             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[366]~42             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[367]~41             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[368]~40             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[369]~39             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[370]~38             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[371]~37             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[372]~36             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[373]~35             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[374]~34             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[375]~33             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[339]~32             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[340]~31             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[341]~30             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[342]~29             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[343]~28             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[344]~27             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[345]~26             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[346]~25             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[347]~24             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[348]~23             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[349]~22             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[350]~21             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[315]~20             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[316]~19             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[317]~18             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[318]~17             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[319]~16             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[320]~15             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[321]~14             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[322]~13             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[323]~12             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[324]~11             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[325]~10             ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[291]~9              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[292]~8              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[293]~7              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[294]~6              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[295]~5              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[296]~4              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[297]~3              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[298]~2              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[299]~1              ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[300]~0              ; 2       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]                                                                                                                                    ; 2       ;
; regmap:Registers|reg_controller:RegCont|ok_in                                                                                                                                     ; 2       ;
; SPI_Slave:U_PICSPI_Slave|LED                                                                                                                                                      ; 2       ;
; motor_pwm:Motor_1|clockcount[4]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[6]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[5]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[3]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[2]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[1]                                                                                                                                                   ; 2       ;
; motor_pwm:Motor_1|clockcount[0]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[1]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[2]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[3]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[4]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[5]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[6]                                                                                                                                                   ; 2       ;
; SPI_Slave:U_PICSPI_Slave|cnt[7]                                                                                                                                                   ; 2       ;
; rangefinder:U_Ranger_Top|count[0]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[1]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[2]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[3]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[4]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[5]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[6]                                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|count[7]                                                                                                                                                 ; 2       ;
; motor_pwm:Motor_1|pulsecount[11]                                                                                                                                                  ; 2       ;
; motor_pwm:Motor_1|pulsecount[10]                                                                                                                                                  ; 2       ;
; motor_pwm:Motor_1|pulsecount[9]                                                                                                                                                   ; 2       ;
; rangefinder:U_Ranger_Top|Add1~30                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~28                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~26                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~24                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~22                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~20                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~18                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~16                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~14                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~12                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~10                                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|Add1~8                                                                                                                                                   ; 2       ;
; PIC_SPI_Select                                                                                                                                                                    ; 1       ;
; PIC_SPI_SCLK                                                                                                                                                                      ; 1       ;
; PIC_SPI_MOSI                                                                                                                                                                      ; 1       ;
; current_State~0                                                                                                                                                                   ; 1       ;
; TLED_Orange_1~0                                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|cnt~13                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|cnt~12                                                                                                                                                    ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]~10                                                                                                                                     ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]~9                                                                                                                                      ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~8                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~7                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]                                                                                                                                        ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~6                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]                                                                                                                                        ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~5                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]                                                                                                                                        ; 1       ;
; regmap:Registers|reg_controller:RegCont|nextstate.rd1~0                                                                                                                           ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~4                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]                                                                                                                                        ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[0]~21                                                                                                                                                ; 1       ;
; regmap:Registers|reg_controller:RegCont|Selector2~0                                                                                                                               ; 1       ;
; regmap:Registers|reg_controller:RegCont|state.rd1                                                                                                                                 ; 1       ;
; regmap:Registers|reg_controller:RegCont|state.ra1~1                                                                                                                               ; 1       ;
; regmap:Registers|reg_controller:RegCont|state.ra1~0                                                                                                                               ; 1       ;
; motor_pwm:Motor_1|Equal0~1                                                                                                                                                        ; 1       ;
; motor_pwm:Motor_1|Equal0~0                                                                                                                                                        ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~3                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]                                                                                                                                        ; 1       ;
; regmap:Registers|reg_controller:RegCont|Selector0~0                                                                                                                               ; 1       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt~2                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt~1                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|bitcnt~0                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|SSELr[0]                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|SCKr[0]                                                                                                                                                  ; 1       ;
; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                                                                                                                                                 ; 1       ;
; clk_div:U_1HzClkDivider|cnt~11                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|cnt~10                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|cnt~9                                                                                                                                                     ; 1       ;
; clk_div:U_1HzClkDivider|cnt~8                                                                                                                                                     ; 1       ;
; clk_div:U_1HzClkDivider|cnt~7                                                                                                                                                     ; 1       ;
; clk_div:U_1HzClkDivider|cnt~6                                                                                                                                                     ; 1       ;
; clk_div:U_1HzClkDivider|cnt~5                                                                                                                                                     ; 1       ;
; clk_div:U_1HzClkDivider|cnt~4                                                                                                                                                     ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[7]~7                                                                                                                                          ; 1       ;
; regmap:Registers|databus[7]~15                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[7]~14                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[7]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[6]~6                                                                                                                                          ; 1       ;
; regmap:Registers|databus[6]~13                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[6]~12                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[6]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[5]~5                                                                                                                                          ; 1       ;
; regmap:Registers|databus[5]~11                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[5]~10                                                                                                                                                    ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[5]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[4]~4                                                                                                                                          ; 1       ;
; regmap:Registers|databus[4]~9                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[4]~8                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[4]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[3]~3                                                                                                                                          ; 1       ;
; regmap:Registers|databus[3]~7                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[3]~6                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[3]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[2]~2                                                                                                                                          ; 1       ;
; regmap:Registers|databus[2]~5                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[2]~4                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[2]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[1]~1                                                                                                                                          ; 1       ;
; regmap:Registers|databus[1]~3                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[1]~2                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[1]                                                                                                                                             ; 1       ;
; regmap:Registers|outmux:MuxOut|tmp1[0]~0                                                                                                                                          ; 1       ;
; regmap:Registers|databus[0]~1                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegAM|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegAD|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZM|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYM|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|databus[0]~0                                                                                                                                                     ; 1       ;
; regmap:Registers|quadreg:RegXM|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegZD|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegYD|tmp[0]                                                                                                                                             ; 1       ;
; regmap:Registers|quadreg:RegXD|tmp[0]                                                                                                                                             ; 1       ;
; motor_pwm:Motor_1|pulsecount[0]~33                                                                                                                                                ; 1       ;
; rangefinder:U_Ranger_Top|LessThan0~0                                                                                                                                              ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent~1                                                                                                                                         ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]                                                                                                                                        ; 1       ;
; regmap:Registers|reg_controller:RegCont|nextstate.wd1~0                                                                                                                           ; 1       ;
; regmap:Registers|reg_controller:RegCont|nextstate.wa1~0                                                                                                                           ; 1       ;
; rangefinder:U_Ranger_Top|edgeYet                                                                                                                                                  ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_received~1                                                                                                                                          ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]~0                                                                                                                                  ; 1       ;
; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                                                                                                                                                 ; 1       ;
; clk_div:U_1HzClkDivider|Equal0~7                                                                                                                                                  ; 1       ;
; clk_div:U_1HzClkDivider|Equal0~3                                                                                                                                                  ; 1       ;
; clk_div:U_1HzClkDivider|Equal0~2                                                                                                                                                  ; 1       ;
; clk_div:U_1HzClkDivider|Equal0~1                                                                                                                                                  ; 1       ;
; clk_div:U_1HzClkDivider|Equal0~0                                                                                                                                                  ; 1       ;
; motor_pwm:Motor_4|LessThan0~16                                                                                                                                                    ; 1       ;
; pwm4[0]~7                                                                                                                                                                         ; 1       ;
; pwm4[1]~6                                                                                                                                                                         ; 1       ;
; pwm4[2]~5                                                                                                                                                                         ; 1       ;
; pwm4[3]~4                                                                                                                                                                         ; 1       ;
; pwm4[4]~3                                                                                                                                                                         ; 1       ;
; pwm4[5]~2                                                                                                                                                                         ; 1       ;
; pwm4[6]~1                                                                                                                                                                         ; 1       ;
; pwm4[7]~0                                                                                                                                                                         ; 1       ;
; motor_pwm:Motor_3|LessThan0~16                                                                                                                                                    ; 1       ;
; pwm3[0]~7                                                                                                                                                                         ; 1       ;
; pwm3[1]~6                                                                                                                                                                         ; 1       ;
; pwm3[2]~5                                                                                                                                                                         ; 1       ;
; pwm3[3]~4                                                                                                                                                                         ; 1       ;
; pwm3[4]~3                                                                                                                                                                         ; 1       ;
; pwm3[5]~2                                                                                                                                                                         ; 1       ;
; pwm3[6]~1                                                                                                                                                                         ; 1       ;
; pwm3[7]~0                                                                                                                                                                         ; 1       ;
; motor_pwm:Motor_2|LessThan0~16                                                                                                                                                    ; 1       ;
; pwm2[0]~7                                                                                                                                                                         ; 1       ;
; pwm2[1]~6                                                                                                                                                                         ; 1       ;
; pwm2[2]~5                                                                                                                                                                         ; 1       ;
; pwm2[3]~4                                                                                                                                                                         ; 1       ;
; pwm2[4]~3                                                                                                                                                                         ; 1       ;
; pwm2[5]~2                                                                                                                                                                         ; 1       ;
; pwm2[6]~1                                                                                                                                                                         ; 1       ;
; pwm2[7]~0                                                                                                                                                                         ; 1       ;
; motor_pwm:Motor_1|LessThan0~17                                                                                                                                                    ; 1       ;
; pwm1[0]~7                                                                                                                                                                         ; 1       ;
; pwm1[1]~6                                                                                                                                                                         ; 1       ;
; pwm1[2]~5                                                                                                                                                                         ; 1       ;
; pwm1[3]~4                                                                                                                                                                         ; 1       ;
; pwm1[4]~3                                                                                                                                                                         ; 1       ;
; pwm1[5]~2                                                                                                                                                                         ; 1       ;
; pwm1[6]~1                                                                                                                                                                         ; 1       ;
; pwm1[7]~0                                                                                                                                                                         ; 1       ;
; rangefinder:U_Ranger_Top|LessThan1~4                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan1~3                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan1~2                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan1~1                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan1~0                                                                                                                                              ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]                                                                                                                                        ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~18                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~17                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~16                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~15                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~14                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~13                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~12                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~11                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~10                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~9                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~8                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~7                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~6                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~5                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~4                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~3                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~2                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~1                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|LessThan2~0                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[9]                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[10]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[11]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[12]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[13]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[14]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[15]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[16]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[17]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[18]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[19]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[20]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[21]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[22]                                                                                                                                            ; 1       ;
; rangefinder:U_Ranger_Top|edgebegin[23]                                                                                                                                            ; 1       ;
; SPI_Slave:U_PICSPI_Slave|LED~0                                                                                                                                                    ; 1       ;
; SPI_Slave:U_PICSPI_Slave|byte_received                                                                                                                                            ; 1       ;
; motor_pwm:Motor_4|pwm                                                                                                                                                             ; 1       ;
; motor_pwm:Motor_3|pwm                                                                                                                                                             ; 1       ;
; motor_pwm:Motor_2|pwm                                                                                                                                                             ; 1       ;
; motor_pwm:Motor_1|pwm                                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|trigger                                                                                                                                                  ; 1       ;
; SPI_Slave:U_PICSPI_Slave|MISO                                                                                                                                                     ; 1       ;
; regmap:Registers|reg_controller:RegCont|state.wd2                                                                                                                                 ; 1       ;
; regmap:Registers|reg_controller:RegCont|state.wa2                                                                                                                                 ; 1       ;
; TLED_Orange_1~reg0                                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[6]~19                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[5]~18                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[5]~17                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[4]~16                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[4]~15                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[3]~14                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[3]~13                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[2]~12                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[2]~11                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[1]~10                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|clockcount[1]~9                                                                                                                                                 ; 1       ;
; motor_pwm:Motor_1|clockcount[0]~8                                                                                                                                                 ; 1       ;
; motor_pwm:Motor_1|clockcount[0]~7                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[7]~19                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[6]~18                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[6]~17                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[5]~16                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[5]~15                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[4]~14                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[4]~13                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[3]~12                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[3]~11                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[2]~10                                                                                                                                                ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[2]~9                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[1]~8                                                                                                                                                 ; 1       ;
; SPI_Slave:U_PICSPI_Slave|cnt[1]~7                                                                                                                                                 ; 1       ;
; clk_div:U_1HzClkDivider|Add0~44                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~43                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~42                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~41                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~40                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~39                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~38                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~37                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~36                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~35                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~34                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~33                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~32                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~31                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~30                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~29                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~28                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~27                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~26                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~25                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~24                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~23                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~22                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~21                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~20                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~19                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~18                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~17                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~16                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~15                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~14                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~13                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~12                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~11                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~10                                                                                                                                                   ; 1       ;
; clk_div:U_1HzClkDivider|Add0~9                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~8                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~7                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~6                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~5                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~4                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~3                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~2                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~1                                                                                                                                                    ; 1       ;
; clk_div:U_1HzClkDivider|Add0~0                                                                                                                                                    ; 1       ;
; counter[7]~19                                                                                                                                                                     ; 1       ;
; counter[6]~18                                                                                                                                                                     ; 1       ;
; counter[6]~17                                                                                                                                                                     ; 1       ;
; counter[5]~16                                                                                                                                                                     ; 1       ;
; counter[5]~15                                                                                                                                                                     ; 1       ;
; counter[4]~14                                                                                                                                                                     ; 1       ;
; counter[4]~13                                                                                                                                                                     ; 1       ;
; counter[3]~12                                                                                                                                                                     ; 1       ;
; counter[3]~11                                                                                                                                                                     ; 1       ;
; counter[2]~10                                                                                                                                                                     ; 1       ;
; counter[2]~9                                                                                                                                                                      ; 1       ;
; counter[1]~8                                                                                                                                                                      ; 1       ;
; counter[1]~7                                                                                                                                                                      ; 1       ;
; motor_pwm:Motor_1|pulsecount[11]~31                                                                                                                                               ; 1       ;
; motor_pwm:Motor_1|pulsecount[10]~30                                                                                                                                               ; 1       ;
; motor_pwm:Motor_1|pulsecount[10]~29                                                                                                                                               ; 1       ;
; motor_pwm:Motor_1|pulsecount[9]~28                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[9]~27                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[8]~26                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[8]~25                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[7]~24                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[7]~23                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[6]~22                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[6]~21                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[5]~20                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[5]~19                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[4]~18                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[4]~17                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[3]~16                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[3]~15                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[2]~14                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[2]~13                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[1]~12                                                                                                                                                ; 1       ;
; motor_pwm:Motor_1|pulsecount[1]~11                                                                                                                                                ; 1       ;
; rangefinder:U_Ranger_Top|count[23]~70                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[22]~69                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[22]~68                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[21]~67                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[21]~66                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[20]~65                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[20]~64                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[19]~63                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[19]~62                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[18]~61                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[18]~60                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[17]~59                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[17]~58                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[16]~57                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[16]~56                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[15]~55                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[15]~54                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[14]~53                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[14]~52                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[13]~51                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[13]~50                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[12]~49                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[12]~48                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[11]~47                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[11]~46                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[10]~45                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[10]~44                                                                                                                                             ; 1       ;
; rangefinder:U_Ranger_Top|count[9]~43                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[9]~42                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[8]~41                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[8]~40                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[7]~39                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[7]~38                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[6]~37                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[6]~36                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[5]~35                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[5]~34                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[4]~33                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[4]~32                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[3]~31                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[3]~30                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[2]~29                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[2]~28                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[1]~27                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[1]~26                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[0]~25                                                                                                                                              ; 1       ;
; rangefinder:U_Ranger_Top|count[0]~24                                                                                                                                              ; 1       ;
; motor_pwm:Motor_4|LessThan0~14                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_4|LessThan0~13                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_4|LessThan0~11                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_4|LessThan0~9                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_4|LessThan0~7                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_4|LessThan0~5                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_4|LessThan0~3                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_4|LessThan0~1                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_3|LessThan0~14                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_3|LessThan0~13                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_3|LessThan0~11                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_3|LessThan0~9                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_3|LessThan0~7                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_3|LessThan0~5                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_3|LessThan0~3                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_3|LessThan0~1                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_2|LessThan0~14                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_2|LessThan0~13                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_2|LessThan0~11                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_2|LessThan0~9                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_2|LessThan0~7                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_2|LessThan0~5                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_2|LessThan0~3                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_2|LessThan0~1                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_1|LessThan0~15                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_1|LessThan0~14                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_1|LessThan0~12                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_1|LessThan0~10                                                                                                                                                    ; 1       ;
; motor_pwm:Motor_1|LessThan0~8                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_1|LessThan0~6                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_1|LessThan0~4                                                                                                                                                     ; 1       ;
; motor_pwm:Motor_1|LessThan0~2                                                                                                                                                     ; 1       ;
; BLED_Blue[3]~10                                                                                                                                                                   ; 1       ;
; BLED_Blue[2]~9                                                                                                                                                                    ; 1       ;
; BLED_Blue[2]~8                                                                                                                                                                    ; 1       ;
; BLED_Blue[1]~7                                                                                                                                                                    ; 1       ;
; BLED_Blue[1]~6                                                                                                                                                                    ; 1       ;
; BLED_Blue[0]~5                                                                                                                                                                    ; 1       ;
; BLED_Blue[0]~4                                                                                                                                                                    ; 1       ;
; BLED_Orange[3]~11                                                                                                                                                                 ; 1       ;
; BLED_Orange[3]~10                                                                                                                                                                 ; 1       ;
; BLED_Orange[2]~9                                                                                                                                                                  ; 1       ;
; BLED_Orange[2]~8                                                                                                                                                                  ; 1       ;
; BLED_Orange[1]~7                                                                                                                                                                  ; 1       ;
; BLED_Orange[1]~6                                                                                                                                                                  ; 1       ;
; BLED_Orange[0]~5                                                                                                                                                                  ; 1       ;
; BLED_Orange[0]~4                                                                                                                                                                  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[23]~41 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[23]~40 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[22]~39 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[22]~38 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[21]~37 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[21]~36 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[20]~35 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[20]~34 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[19]~33 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[19]~32 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_23_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[22]~39 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[22]~38 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[21]~37 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[21]~36 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[20]~35 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[20]~34 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[19]~33 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[19]~32 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_22_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[21]~37 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[21]~36 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[20]~35 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[20]~34 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[19]~33 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[19]~32 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_21_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[20]~35 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[20]~34 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[19]~33 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[19]~32 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_20_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[19]~33 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[19]~32 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_19_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[18]~31 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[18]~30 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[12]~18 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[11]~17 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[11]~16 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[10]~15 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[10]~14 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[9]~13  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[9]~12  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[8]~11  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[8]~10  ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[7]~9   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[7]~8   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[6]~7   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[6]~6   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[5]~5   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[5]~4   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[4]~3   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[4]~2   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_18_result_int[3]~1   ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[17]~29 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[17]~28 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[16]~27 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[16]~26 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[15]~25 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[15]~24 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[14]~23 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[14]~22 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[13]~21 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[13]~20 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[12]~19 ; 1       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_17_result_int[12]~18 ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 828 / 26,052 ( 3 % )   ;
; C16 interconnects          ; 4 / 1,156 ( < 1 % )    ;
; C4 interconnects           ; 395 / 17,952 ( 2 % )   ;
; Direct links               ; 232 / 26,052 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )         ;
; Local interconnects        ; 336 / 8,256 ( 4 % )    ;
; R24 interconnects          ; 11 / 1,020 ( 1 % )     ;
; R4 interconnects           ; 413 / 22,440 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.42) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.92) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.40) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 7                            ;
; 16                                           ; 15                           ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.60) ; Number of LABs  (Total = 52) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 10                           ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 2                            ;
; 8                                                ; 3                            ;
; 9                                                ; 2                            ;
; 10                                               ; 0                            ;
; 11                                               ; 3                            ;
; 12                                               ; 2                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 7                            ;
; 16                                               ; 15                           ;
; 17                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.90) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 7                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 18 21:52:49 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off BoardTest -c BoardTest
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8T144C8 for design "BoardTest"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144C8 is compatible
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk_div:U_1HzClkDivider|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin Camera_SDA has a permanently disabled output enable
    Info (169065): Pin FPGA_I2C_Data has a permanently disabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Wed Apr 18 21:53:03 2012
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:09


