$date
	Tue Sep  9 13:42:41 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module z_core_alu_tb $end
$var wire 32 ! alu_out [31:0] $end
$var wire 1 " alu_branch $end
$var reg 32 # alu_in1 [31:0] $end
$var reg 32 $ alu_in2 [31:0] $end
$var reg 4 % alu_inst_type [3:0] $end
$scope module uut $end
$var wire 32 & alu_in1 [31:0] $end
$var wire 32 ' alu_in2 [31:0] $end
$var wire 4 ( alu_inst_type [3:0] $end
$var parameter 5 ) INST_ADD $end
$var parameter 5 * INST_AND $end
$var parameter 5 + INST_BEQ $end
$var parameter 5 , INST_BGE $end
$var parameter 5 - INST_BGEU $end
$var parameter 5 . INST_BLT $end
$var parameter 5 / INST_BLTU $end
$var parameter 5 0 INST_BNE $end
$var parameter 5 1 INST_OR $end
$var parameter 5 2 INST_SLL $end
$var parameter 5 3 INST_SLT $end
$var parameter 5 4 INST_SLTU $end
$var parameter 5 5 INST_SRA $end
$var parameter 5 6 INST_SRL $end
$var parameter 5 7 INST_SUB $end
$var parameter 5 8 INST_XOR $end
$var reg 1 " alu_branch $end
$var reg 32 9 alu_out [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b101 8
b1 7
b110 6
b111 5
b100 4
b11 3
b10 2
b1000 1
b1011 0
b1110 /
b1100 .
b1111 -
b1101 ,
b1010 +
b1001 *
b0 )
$end
#0
$dumpvars
b101 9
b0 (
b11 '
b10 &
b0 %
b11 $
b10 #
x"
b101 !
$end
#10
b10 !
b10 9
b1 %
b1 (
b101 #
b101 &
#20
b100 !
b100 9
b10 %
b10 (
b1 $
b1 '
b10 #
b10 &
#30
b1000000000 !
b1000000000 9
b1000 $
b1000 '
#40
b1 !
b1 9
b11 %
b11 (
b10100 $
b10100 '
b1010 #
b1010 &
#50
b0 !
b0 9
b100 %
b100 (
b1010 $
b1010 '
b10100 #
b10100 &
#60
b1001 !
b1001 9
b101 %
b101 (
b101 $
b101 '
b1100 #
b1100 &
#70
b11 !
b11 9
b110 %
b110 (
b10 $
b10 '
#80
