+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst8                                                                                                               ; 5     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3                                                                                                               ; 5     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst4                                                                                                               ; 5     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_003|rst_controller_003|alt_rst_req_sync_uq1                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_003|rst_controller_003|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_003|rst_controller_003                                                                          ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_003                                                                                             ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002|rst_controller_002|alt_rst_req_sync_uq1                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002|rst_controller_002|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002|rst_controller_002                                                                          ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002                                                                                             ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|rst_controller_001                                                                          ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001                                                                                             ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|rst_controller|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|rst_controller                                                                                  ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_synchronizer                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_mapper                                                                                                     ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_3|tightly_coupled_data_memory_s1_translator                                                    ; 103   ; 6              ; 6            ; 6              ; 86     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_3|cpu_tightly_coupled_data_master_0_translator                                                 ; 104   ; 13             ; 2            ; 13             ; 97     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_3                                                                                              ; 92    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_2|tightly_coupled_instruction_memory_s1_translator                                             ; 101   ; 6              ; 2            ; 6              ; 88     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_2|cpu_tightly_coupled_instruction_master_0_translator                                          ; 102   ; 51             ; 2            ; 51             ; 95     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_2                                                                                              ; 53    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                                       ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_mux|arb                                                                             ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_mux                                                                                 ; 359   ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_demux_003                                                                           ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_demux_002                                                                           ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_demux_001                                                                           ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|rsp_xbar_demux                                                                               ; 92    ; 1              ; 2            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_xbar_mux_003                                                                             ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_xbar_mux_002                                                                             ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_xbar_mux_001                                                                             ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_xbar_mux                                                                                 ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|cmd_xbar_demux                                                                               ; 98    ; 16             ; 2            ; 16             ; 357    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|limiter                                                                                      ; 182   ; 0              ; 0            ; 0              ; 183    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_003|the_default_decode                                                             ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_003                                                                                ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_002|the_default_decode                                                             ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_002                                                                                ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_001|the_default_decode                                                             ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router_001                                                                                ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router|the_default_decode                                                                 ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|id_router                                                                                    ; 88    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|addr_router|the_default_decode                                                               ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|addr_router                                                                                  ; 88    ; 0              ; 4            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|to_hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                 ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|to_hex_s1_translator_avalon_universal_slave_0_agent|uncompressor                             ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|to_hex_s1_translator_avalon_universal_slave_0_agent                                          ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                   ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|ledg_s1_translator_avalon_universal_slave_0_agent|uncompressor                               ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|ledg_s1_translator_avalon_universal_slave_0_agent                                            ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                            ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_0_s1_translator_avalon_universal_slave_0_agent                                         ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                    ; 128   ; 39             ; 0            ; 39             ; 87     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|key_s1_translator_avalon_universal_slave_0_agent|uncompressor                                ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|key_s1_translator_avalon_universal_slave_0_agent                                             ; 252   ; 39             ; 41           ; 39             ; 262    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_translator_avalon_universal_master_0_agent                     ; 146   ; 34             ; 57           ; 34             ; 120    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|to_hex_s1_translator                                                                         ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|ledg_s1_translator                                                                           ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|timer_0_s1_translator                                                                        ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|key_s1_translator                                                                            ; 94    ; 7              ; 11           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_translator                                                     ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_1                                                                                              ; 165   ; 0              ; 0            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_005|clock_xer                                                                        ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_005                                                                                  ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_004|clock_xer                                                                        ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_004                                                                                  ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003|clock_xer                                                                        ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_003                                                                                  ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002|clock_xer                                                                        ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_002                                                                                  ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer                                                                        ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001                                                                                  ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer                                                                            ; 120   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser                                                                                      ; 122   ; 2              ; 0            ; 2              ; 116    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                   ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux_001|arb                                                                         ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux_001                                                                             ; 578   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux|arb                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_mux                                                                                 ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_demux_004                                                                           ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_demux_003                                                                           ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_demux_002                                                                           ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_demux_001                                                                           ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_xbar_demux                                                                               ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_004                                                                             ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_003                                                                             ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_002                                                                             ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_001|arb                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux_001                                                                             ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux|arb                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_mux                                                                                 ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_demux_001                                                                           ; 126   ; 25             ; 2            ; 25             ; 576    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_xbar_demux                                                                               ; 123   ; 4              ; 5            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_min                            ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment            ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba|align_address_to_size              ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004|altera_merlin_burst_adapter_full.the_ba                                    ; 118   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_004                                                                            ; 118   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_min                            ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment            ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba|align_address_to_size              ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003|altera_merlin_burst_adapter_full.the_ba                                    ; 118   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_003                                                                            ; 118   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min                            ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment            ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|align_address_to_size              ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba                                    ; 118   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_002                                                                            ; 118   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract            ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                     ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_min                            ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment            ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba|align_address_to_size              ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_full.the_ba                                    ; 118   ; 0              ; 5            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter_001                                                                            ; 118   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                         ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_min                                ; 27    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba|align_address_to_size                  ; 33    ; 5              ; 0            ; 5              ; 27     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_full.the_ba                                        ; 118   ; 0              ; 5            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|burst_adapter                                                                                ; 118   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|limiter_001                                                                                  ; 234   ; 0              ; 0            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|limiter                                                                                      ; 234   ; 0              ; 0            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_004|the_default_decode                                                             ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_004                                                                                ; 113   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_003|the_default_decode                                                             ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_003                                                                                ; 113   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_002|the_default_decode                                                             ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_002                                                                                ; 113   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_001|the_default_decode                                                             ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router_001                                                                                ; 113   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router|the_default_decode                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|id_router                                                                                    ; 113   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|addr_router_001|the_default_decode                                                           ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|addr_router_001                                                                              ; 113   ; 0              ; 5            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|addr_router|the_default_decode                                                               ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|addr_router                                                                                  ; 113   ; 0              ; 5            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|tightly_coupled_instruction_memory_s2_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 153   ; 39             ; 0            ; 39             ; 112    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|tightly_coupled_instruction_memory_s2_translator_avalon_universal_slave_0_agent|uncompressor ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|tightly_coupled_instruction_memory_s2_translator_avalon_universal_slave_0_agent              ; 303   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 153   ; 39             ; 0            ; 39             ; 112    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|uncompressor         ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent                      ; 303   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 153   ; 39             ; 0            ; 39             ; 112    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor            ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                         ; 303   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 153   ; 39             ; 0            ; 39             ; 112    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor           ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                        ; 303   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                     ; 153   ; 39             ; 0            ; 39             ; 112    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                 ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                              ; 303   ; 39             ; 42           ; 39             ; 327    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_translator_avalon_universal_master_0_agent                                   ; 190   ; 38             ; 83           ; 38             ; 145    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_translator_avalon_universal_master_0_agent                            ; 190   ; 38             ; 83           ; 38             ; 145    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|tightly_coupled_instruction_memory_s2_translator                                             ; 109   ; 8              ; 10           ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator                                                     ; 109   ; 5              ; 15           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                        ; 109   ; 7              ; 24           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                       ; 109   ; 6              ; 27           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_jtag_debug_module_translator                                                             ; 109   ; 6              ; 16           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_translator                                                                   ; 113   ; 9              ; 0            ; 9              ; 105    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_translator                                                            ; 107   ; 48             ; 0            ; 48             ; 105    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0                                                                                              ; 262   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|to_hex                                                                                                         ; 38    ; 18             ; 18           ; 18             ; 46     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|ledg                                                                                                           ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|timer_0                                                                                                        ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|key                                                                                                            ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_data_memory|the_altsyncram|auto_generated                                                      ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_data_memory                                                                                    ; 55    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|rsp_fifo                                                                            ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0|cmd_fifo                                                                            ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_clock_crossing_bridge_0                                                                                     ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sysid_qsys_0                                                                                                   ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r|rfifo|auto_generated                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_r                                                                       ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w|wfifo|auto_generated                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_nios2_c_jtag_uart_scfifo_w                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart                                                                                                      ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|pll_100                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory|the_altsyncram|auto_generated|mux5                                          ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory|the_altsyncram|auto_generated|mux4                                          ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory|the_altsyncram|auto_generated|decode3                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory|the_altsyncram|auto_generated|decode2                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory|the_altsyncram|auto_generated                                               ; 108   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|tightly_coupled_instruction_memory                                                                             ; 114   ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|cpu                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                ; 6     ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7                                                                                                               ; 15    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst5                                                                                                               ; 5     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
