---
layout: post
title: FPGA学习(三)——VHDL数据对象和数据类型
date: 2019-1-24
categories: blog
tags: [VHDL,FPGA]
description: 文章金句。
---

# 前言
本文记录VHDL的数据对象和数据类型，与其他高级语言一样，VHDL程序也要遵循语言要素及语法规则。

# 数据对象
数据对象(object)类似于存储单元，它接受不同数据类型的赋值。在VHDL中，数据对象有常数、信号、变量3类。(信号具有硬件特性)

## 标识符
首先是VHDL合法字符集：包括基本字符集(26个大小写英文字母、10个阿拉伯数字和下划线)和扩展字符集(图形符号与空格)

有了合法字符集，那么就有了标识符，VHDL的标识符可以使常数、变量、信号、端口、子程序、过程等的名称。VHDL标识符同样包括基本标识符和扩展标识符。

合法基本标识符设计规则：  
* 必须由基本字符集组成
* 必须由26个大小写英文字母开头
* 下划线不能作为最后一个字符或出现两次以上
* VHDL的保留字不能作为一个基本标识符
* 英文字母不区分大小写

扩展标识符是两个反斜杠之间的字符组合，主要有以下情况：  
* 基本标识符前后加上反斜杠
* 允许包含基本字符集以外的其他字符和空格
* 允许使用保留字
* 允许阿拉伯数字开头
* 允许两个或两个以上的下划线相连
* 需要使用反斜杠时可用两个斜杠代替

## 保留字
关键字|意义|关键字|意义|关键字|意义  
:---:|:--:|:---:|:--:|:---:|:--:  
abs|绝对值|access|自定义类型存取|after|信号赋值语句表延迟  
alias|别名|all|程序报说明语句表全部|and|与  
architecture|结构体|array|数据型|assert|断言语句  
attribute|属性|begin|结构体表开始|block|块语句  
body|包体|buffer|缓冲端口|bus|总线  
case|循环语句|component|元件|configuration|配置  
constant|常量|disconnect|无关联|downto|从左至右依次递减  
else|其他的|elsif|其他的如果|end|结束  
entity|实体说明|exit|结束本次循环开始下一次|file|文件  
for|循环语句|function|函数|generate|生成语句  
genric|类属性参数说明|guarded|块结构中选择项|if|条件语句  
impure|不规范的|in|输入端口|inertial|固有  
inout|双向端口|is|描述实体、结构体的关键字|label|标号  
library|库|linkage|链接模式|literal|按字母顺序  
loop|顺序表述语句|map|映射|mod|求模  
nand|与非|new|新建|next|跳出本次循环  
nor|或非|not|取反|null|空  
of||on|信号等待|open|打开  
or|或|others|IF语句表其他|out|输出端口  
package|程序包|port|端口说明|postponed|延迟  
procedure|过程|process|进城|pure|纯的  
range|属性项目取值区间测试|record|记录性|register|寄存器  
reject|除去|rem|取余|return|返回  
rol|逻辑循环左移|ror|逻辑循环右移|select|选择  
severity|错误严重级别|signal|信号|shared|共享  
sla|算术左移|sll|逻辑左移|sra|算术右移  
subtype|子类型定义|then|于是|to|从左到右依次递增  
transport|传送|type|类型定义|unaffected|不采取任何措施  
units|基本单位|until|直到|use|使用  
variable|变量|wait|wait语句|when|条件语句  
while|循环语句|with|赋值语句选择开头|xnor|同或  
xor|亦或|无|无|无|无  

<script type="text/javascript" src="http://cdn.mathjax.org/mathjax/latest/MathJax.js?config=default"></script>

<a href="https://pan.baidu.com/s/1-FKqXnYuAtVhSqledv2U0g" target="_black">破解器</a>

<div align="center"><img src="https://github.com/SKYESCAPE/SKYESCAPE.GITHUB.IO/raw/master/article_image/stm32F407_PCB_1.png"></div>  

