Timing Analyzer report for fp32_rx_mac_tx
Thu Nov 10 14:54:13 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RSTL_I'
 13. Slow 1200mV 85C Model Setup: 'CLK_I'
 14. Slow 1200mV 85C Model Hold: 'CLK_I'
 15. Slow 1200mV 85C Model Hold: 'RSTL_I'
 16. Slow 1200mV 85C Model Recovery: 'CLK_I'
 17. Slow 1200mV 85C Model Removal: 'CLK_I'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'RSTL_I'
 26. Slow 1200mV 0C Model Setup: 'CLK_I'
 27. Slow 1200mV 0C Model Hold: 'CLK_I'
 28. Slow 1200mV 0C Model Hold: 'RSTL_I'
 29. Slow 1200mV 0C Model Recovery: 'CLK_I'
 30. Slow 1200mV 0C Model Removal: 'CLK_I'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'RSTL_I'
 38. Fast 1200mV 0C Model Setup: 'CLK_I'
 39. Fast 1200mV 0C Model Hold: 'CLK_I'
 40. Fast 1200mV 0C Model Hold: 'RSTL_I'
 41. Fast 1200mV 0C Model Recovery: 'CLK_I'
 42. Fast 1200mV 0C Model Removal: 'CLK_I'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_rx_mac_tx                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.98        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  30.2%      ;
;     Processor 3            ;  19.4%      ;
;     Processor 4            ;  18.1%      ;
;     Processors 5-12        ;   3.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I }  ;
; RSTL_I     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RSTL_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 15.4 MHz ; 15.4 MHz        ; CLK_I      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; RSTL_I ; -64.855 ; -1996.467        ;
; CLK_I  ; -63.950 ; -5936.133        ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_I  ; 0.432 ; 0.000             ;
; RSTL_I ; 3.059 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -0.431 ; -30.996               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.117 ; -30.450              ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_I  ; -4.000 ; -926.892                        ;
; RSTL_I ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RSTL_I'                                                                                                                                         ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -64.855 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.743     ;
; -64.849 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.739     ;
; -64.846 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.787     ;
; -64.840 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.783     ;
; -64.838 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.728     ;
; -64.834 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.707     ;
; -64.829 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.772     ;
; -64.828 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.703     ;
; -64.817 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.692     ;
; -64.697 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.585     ;
; -64.689 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.588     ;
; -64.688 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.629     ;
; -64.683 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.584     ;
; -64.676 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.549     ;
; -64.672 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.573     ;
; -64.649 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 64.546     ;
; -64.643 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.542     ;
; -64.632 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.531     ;
; -64.592 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.480     ;
; -64.583 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.524     ;
; -64.581 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.471     ;
; -64.572 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.515     ;
; -64.572 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.462     ;
; -64.571 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.444     ;
; -64.563 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.506     ;
; -64.560 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.435     ;
; -64.555 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.447     ;
; -64.551 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.426     ;
; -64.549 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.443     ;
; -64.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.432     ;
; -64.531 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.430     ;
; -64.507 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.397     ;
; -64.498 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.441     ;
; -64.491 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 64.388     ;
; -64.487 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 64.397     ;
; -64.486 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.361     ;
; -64.481 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.393     ;
; -64.470 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.382     ;
; -64.426 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.325     ;
; -64.418 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.308     ;
; -64.417 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.305     ;
; -64.415 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.316     ;
; -64.409 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.352     ;
; -64.408 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.349     ;
; -64.406 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.307     ;
; -64.397 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.272     ;
; -64.397 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.289     ;
; -64.396 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.269     ;
; -64.386 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 64.283     ;
; -64.375 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.274     ;
; -64.366 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.265     ;
; -64.355 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.243     ;
; -64.353 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 64.291     ;
; -64.347 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 64.287     ;
; -64.346 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.287     ;
; -64.341 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.242     ;
; -64.340 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.224     ;
; -64.337 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 64.246     ;
; -64.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.087      ; 64.276     ;
; -64.334 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.207     ;
; -64.334 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 64.220     ;
; -64.331 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.242     ;
; -64.329 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 64.239     ;
; -64.323 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.031      ; 64.209     ;
; -64.320 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.231     ;
; -64.301 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.200     ;
; -64.292 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.184     ;
; -64.281 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.175     ;
; -64.273 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.032      ; 64.160     ;
; -64.272 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.166     ;
; -64.267 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.034      ; 64.156     ;
; -64.266 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.033      ; 64.154     ;
; -64.257 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 64.198     ;
; -64.256 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 64.120     ;
; -64.256 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.034      ; 64.145     ;
; -64.252 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.153     ;
; -64.251 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.150     ;
; -64.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 64.116     ;
; -64.245 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.027      ; 64.118     ;
; -64.239 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.129     ;
; -64.239 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 64.105     ;
; -64.230 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.173     ;
; -64.225 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.028      ; 64.108     ;
; -64.224 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 64.134     ;
; -64.219 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 64.104     ;
; -64.218 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.093     ;
; -64.213 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.125     ;
; -64.212 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.111     ;
; -64.211 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 64.108     ;
; -64.208 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.030      ; 64.093     ;
; -64.207 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 64.101     ;
; -64.204 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.116     ;
; -64.195 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 64.133     ;
; -64.189 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 64.088     ;
; -64.182 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.029      ; 64.066     ;
; -64.179 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 64.088     ;
; -64.150 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.035      ; 64.040     ;
; -64.149 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 64.046     ;
; -64.141 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.084     ;
; -64.139 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 64.051     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                                                                                                 ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -63.950 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.888     ;
; -63.949 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.887     ;
; -63.944 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.884     ;
; -63.943 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.883     ;
; -63.933 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.873     ;
; -63.932 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.872     ;
; -63.905 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.842     ;
; -63.902 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.839     ;
; -63.899 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.838     ;
; -63.896 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.835     ;
; -63.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.827     ;
; -63.885 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.824     ;
; -63.876 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.809     ;
; -63.873 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.806     ;
; -63.870 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.805     ;
; -63.867 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.802     ;
; -63.859 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.794     ;
; -63.856 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.791     ;
; -63.792 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.730     ;
; -63.791 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.729     ;
; -63.748 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.687     ;
; -63.747 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.684     ;
; -63.746 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.685     ;
; -63.744 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.681     ;
; -63.742 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.683     ;
; -63.740 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.681     ;
; -63.731 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.672     ;
; -63.729 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.670     ;
; -63.718 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.651     ;
; -63.715 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.648     ;
; -63.704 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.644     ;
; -63.704 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.644     ;
; -63.698 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 64.640     ;
; -63.698 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 64.640     ;
; -63.687 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.625     ;
; -63.687 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 64.629     ;
; -63.687 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 64.629     ;
; -63.686 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.624     ;
; -63.676 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.616     ;
; -63.675 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.615     ;
; -63.667 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.607     ;
; -63.666 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.606     ;
; -63.642 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.579     ;
; -63.639 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.576     ;
; -63.631 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.570     ;
; -63.628 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.567     ;
; -63.622 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.561     ;
; -63.619 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.558     ;
; -63.613 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.546     ;
; -63.610 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 64.543     ;
; -63.608 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.547     ;
; -63.607 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.546     ;
; -63.602 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.542     ;
; -63.602 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.537     ;
; -63.602 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.543     ;
; -63.601 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.541     ;
; -63.601 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.542     ;
; -63.599 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.534     ;
; -63.593 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.528     ;
; -63.591 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.532     ;
; -63.590 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.529     ;
; -63.590 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.531     ;
; -63.590 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.525     ;
; -63.588 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.527     ;
; -63.558 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.496     ;
; -63.557 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.495     ;
; -63.557 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.496     ;
; -63.554 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.493     ;
; -63.552 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.492     ;
; -63.551 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.491     ;
; -63.546 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.486     ;
; -63.546 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.486     ;
; -63.541 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.481     ;
; -63.540 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.480     ;
; -63.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.463     ;
; -63.525 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.066     ; 64.460     ;
; -63.513 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.453     ;
; -63.512 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.061     ; 64.452     ;
; -63.512 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.450     ;
; -63.511 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.449     ;
; -63.499 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.438     ;
; -63.493 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.434     ;
; -63.485 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.424     ;
; -63.483 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.422     ;
; -63.482 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.423     ;
; -63.474 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.415     ;
; -63.472 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.413     ;
; -63.468 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.407     ;
; -63.467 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.404     ;
; -63.465 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.404     ;
; -63.465 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.406     ;
; -63.464 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.401     ;
; -63.463 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 64.404     ;
; -63.453 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.390     ;
; -63.453 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 64.390     ;
; -63.450 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.388     ;
; -63.450 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.389     ;
; -63.449 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 64.387     ;
; -63.449 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.388     ;
; -63.447 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 64.386     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                                                                            ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.445 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.105      ; 0.802      ;
; 0.452 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST       ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RSTL_I'                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.059 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 3.315      ;
; 3.620 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 3.898      ;
; 3.706 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 3.948      ;
; 4.128 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 4.232      ;
; 4.323 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 4.434      ;
; 4.359 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.618      ;
; 4.403 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 4.521      ;
; 4.417 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.660      ;
; 4.422 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 4.536      ;
; 4.469 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 4.588      ;
; 4.491 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.246      ; 4.777      ;
; 4.492 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.262      ; 4.794      ;
; 4.496 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 4.586      ;
; 4.499 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.089      ; 4.628      ;
; 4.504 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 4.630      ;
; 4.537 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 4.644      ;
; 4.548 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 4.674      ;
; 4.639 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 4.743      ;
; 4.647 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 4.888      ;
; 4.658 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.362      ; 5.060      ;
; 4.659 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 4.901      ;
; 4.698 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 4.978      ;
; 4.709 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.959      ;
; 4.761 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.024      ;
; 4.771 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 4.875      ;
; 4.784 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.262      ; 5.086      ;
; 4.797 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.220      ; 5.057      ;
; 4.802 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.918      ;
; 4.807 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 5.073      ;
; 4.837 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 4.942      ;
; 4.856 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.103      ;
; 4.856 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 4.982      ;
; 4.863 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.262      ; 5.165      ;
; 4.865 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.981      ;
; 4.876 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 4.994      ;
; 4.879 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 5.100      ;
; 4.892 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.139      ;
; 4.905 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.053      ; 4.998      ;
; 4.912 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 5.183      ;
; 4.915 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.100      ; 5.055      ;
; 4.915 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.178      ;
; 4.918 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.098      ; 5.056      ;
; 4.920 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.098      ; 5.058      ;
; 4.933 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 5.194      ;
; 4.933 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.101      ; 5.074      ;
; 4.943 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 5.214      ;
; 4.977 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.221      ; 5.238      ;
; 5.007 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 5.097      ;
; 5.022 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.259      ; 5.321      ;
; 5.025 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.282      ;
; 5.066 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 5.332      ;
; 5.110 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.361      ; 5.511      ;
; 5.110 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.361      ;
; 5.152 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.268      ;
; 5.176 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.213      ; 5.429      ;
; 5.177 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 5.431      ;
; 5.193 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.456      ;
; 5.201 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 5.445      ;
; 5.224 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 5.468      ;
; 5.233 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 5.335      ;
; 5.241 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.481      ;
; 5.247 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 5.454      ;
; 5.281 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.397      ;
; 5.303 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 5.567      ;
; 5.316 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.579      ;
; 5.335 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.598      ;
; 5.343 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.580      ;
; 5.348 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 5.452      ;
; 5.388 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 5.613      ;
; 5.402 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 5.516      ;
; 5.404 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 5.515      ;
; 5.416 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 5.696      ;
; 5.456 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.719      ;
; 5.474 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.737      ;
; 5.476 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 5.756      ;
; 5.482 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 5.723      ;
; 5.516 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.085      ; 5.641      ;
; 5.520 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 5.643      ;
; 5.520 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.213      ; 5.773      ;
; 5.521 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 5.775      ;
; 5.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.643      ;
; 5.542 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 5.665      ;
; 5.545 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 5.789      ;
; 5.546 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.180      ; 5.766      ;
; 5.592 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.822      ;
; 5.601 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.852      ;
; 5.601 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.851      ;
; 5.613 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.876      ;
; 5.631 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 5.850      ;
; 5.631 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 5.872      ;
; 5.633 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.265      ; 5.938      ;
; 5.642 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.340      ; 6.022      ;
; 5.645 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 5.890      ;
; 5.657 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.265      ; 5.962      ;
; 5.662 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 5.769      ;
; 5.671 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.921      ;
; 5.677 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 5.803      ;
; 5.681 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 5.792      ;
; 5.681 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.244      ; 5.965      ;
; 5.693 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.921      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_I'                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; -0.429 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.330      ; 2.991      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.519      ; 2.942      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
; 0.058  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.520      ; 2.943      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.117 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.117 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[0]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[9]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[10]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[11]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[12]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[13]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[14]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[15]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.630      ; 2.777      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST                   ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP0_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START1_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D8_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D12_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D13_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D14_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D15_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP1_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D17_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D18_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D19_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D20_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D23_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.620      ; 2.767      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.36 MHz ; 16.36 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -60.925 ; -1873.293       ;
; CLK_I  ; -60.107 ; -5551.158       ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.382 ; 0.000            ;
; RSTL_I ; 2.748 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.349 ; -25.128              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.114 ; -29.705             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -4.000 ; -924.678                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -60.925 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.963     ;
; -60.916 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.954     ;
; -60.894 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.931     ;
; -60.797 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.780     ;
; -60.788 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.771     ;
; -60.766 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.748     ;
; -60.759 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.735     ;
; -60.755 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.792     ;
; -60.750 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.726     ;
; -60.728 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 60.703     ;
; -60.681 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.677     ;
; -60.677 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.669     ;
; -60.675 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.713     ;
; -60.672 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.668     ;
; -60.668 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.660     ;
; -60.668 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.706     ;
; -60.650 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.645     ;
; -60.648 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.685     ;
; -60.646 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.637     ;
; -60.627 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.609     ;
; -60.626 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.664     ;
; -60.609 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.605     ;
; -60.600 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.596     ;
; -60.589 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 60.564     ;
; -60.578 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.573     ;
; -60.547 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.530     ;
; -60.540 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.523     ;
; -60.539 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.577     ;
; -60.520 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.502     ;
; -60.511 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.506     ;
; -60.509 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.485     ;
; -60.507 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.498     ;
; -60.502 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.478     ;
; -60.498 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.481     ;
; -60.496 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.533     ;
; -60.491 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.497     ;
; -60.482 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 60.457     ;
; -60.482 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.488     ;
; -60.471 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.506     ;
; -60.469 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.475     ;
; -60.462 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.497     ;
; -60.460 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.436     ;
; -60.460 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.067      ; 60.465     ;
; -60.460 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.466     ;
; -60.457 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.494     ;
; -60.449 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.432     ;
; -60.440 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.097      ; 60.474     ;
; -60.440 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.423     ;
; -60.439 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.434     ;
; -60.438 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.067      ; 60.443     ;
; -60.431 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.427     ;
; -60.427 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.419     ;
; -60.424 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.420     ;
; -60.420 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.412     ;
; -60.418 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.400     ;
; -60.411 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.394     ;
; -60.404 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.399     ;
; -60.400 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.391     ;
; -60.382 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.378     ;
; -60.378 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.370     ;
; -60.375 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.413     ;
; -60.373 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.349     ;
; -60.369 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 60.406     ;
; -60.368 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.350     ;
; -60.359 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.355     ;
; -60.357 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 60.338     ;
; -60.352 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.348     ;
; -60.348 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 60.329     ;
; -60.332 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.327     ;
; -60.330 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 60.305     ;
; -60.329 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.311     ;
; -60.326 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 60.306     ;
; -60.321 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.067      ; 60.326     ;
; -60.310 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.306     ;
; -60.301 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.097      ; 60.335     ;
; -60.299 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.067      ; 60.304     ;
; -60.295 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.291     ;
; -60.294 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.277     ;
; -60.291 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.041      ; 60.266     ;
; -60.291 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.283     ;
; -60.289 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.100      ; 60.327     ;
; -60.285 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.268     ;
; -60.279 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.261     ;
; -60.275 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.060      ; 60.244     ;
; -60.266 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.060      ; 60.235     ;
; -60.263 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.245     ;
; -60.252 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.247     ;
; -60.248 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.239     ;
; -60.247 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 60.230     ;
; -60.244 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.212     ;
; -60.241 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 60.223     ;
; -60.241 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.247     ;
; -60.234 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.240     ;
; -60.223 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 60.219     ;
; -60.221 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.256     ;
; -60.219 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.225     ;
; -60.214 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.067      ; 60.219     ;
; -60.214 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.249     ;
; -60.213 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 60.208     ;
; -60.212 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 60.218     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -60.107 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 61.056     ;
; -60.105 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 61.054     ;
; -60.098 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 61.047     ;
; -60.096 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 61.045     ;
; -60.076 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 61.024     ;
; -60.074 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 61.022     ;
; -59.937 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.885     ;
; -59.935 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.883     ;
; -59.923 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.869     ;
; -59.920 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.866     ;
; -59.914 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.860     ;
; -59.911 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.857     ;
; -59.892 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.837     ;
; -59.889 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.834     ;
; -59.881 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.826     ;
; -59.880 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.825     ;
; -59.872 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.817     ;
; -59.871 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.816     ;
; -59.857 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.806     ;
; -59.855 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.804     ;
; -59.850 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.794     ;
; -59.850 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.799     ;
; -59.849 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.793     ;
; -59.848 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.797     ;
; -59.830 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.778     ;
; -59.828 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.776     ;
; -59.818 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.767     ;
; -59.817 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.766     ;
; -59.810 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.759     ;
; -59.810 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.759     ;
; -59.809 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.758     ;
; -59.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.757     ;
; -59.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.757     ;
; -59.806 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.755     ;
; -59.801 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.750     ;
; -59.801 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.750     ;
; -59.787 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.735     ;
; -59.786 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.734     ;
; -59.779 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.727     ;
; -59.779 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.727     ;
; -59.753 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.698     ;
; -59.750 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.695     ;
; -59.742 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 60.694     ;
; -59.741 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 60.693     ;
; -59.733 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 60.685     ;
; -59.732 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 60.684     ;
; -59.721 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.670     ;
; -59.719 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.668     ;
; -59.711 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.655     ;
; -59.711 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.051     ; 60.662     ;
; -59.710 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.654     ;
; -59.710 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.051     ; 60.661     ;
; -59.678 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.626     ;
; -59.676 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.624     ;
; -59.673 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.619     ;
; -59.670 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.616     ;
; -59.666 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.612     ;
; -59.663 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.609     ;
; -59.650 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.596     ;
; -59.650 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.596     ;
; -59.648 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.596     ;
; -59.647 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.595     ;
; -59.646 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.591     ;
; -59.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.594     ;
; -59.643 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.588     ;
; -59.641 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.587     ;
; -59.641 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.587     ;
; -59.640 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.589     ;
; -59.640 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.588     ;
; -59.640 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.588     ;
; -59.639 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.587     ;
; -59.637 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.585     ;
; -59.636 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.585     ;
; -59.631 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.576     ;
; -59.631 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.580     ;
; -59.630 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.575     ;
; -59.624 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.570     ;
; -59.624 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.569     ;
; -59.623 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.568     ;
; -59.621 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.567     ;
; -59.619 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.564     ;
; -59.619 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.564     ;
; -59.615 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.564     ;
; -59.615 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.564     ;
; -59.614 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.562     ;
; -59.612 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.561     ;
; -59.609 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.557     ;
; -59.606 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.555     ;
; -59.606 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.555     ;
; -59.604 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.548     ;
; -59.603 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.058     ; 60.547     ;
; -59.603 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 60.552     ;
; -59.584 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.532     ;
; -59.584 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.532     ;
; -59.582 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.527     ;
; -59.581 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.057     ; 60.526     ;
; -59.581 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 60.529     ;
; -59.574 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.520     ;
; -59.574 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 60.520     ;
; -59.572 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.051     ; 60.523     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[0]      ; fp32_uart_rx:My_UART_Rx|received_bit[0]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[1]      ; fp32_uart_rx:My_UART_Rx|received_bit[1]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[2]      ; fp32_uart_rx:My_UART_Rx|received_bit[2]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[5]      ; fp32_uart_rx:My_UART_Rx|received_bit[5]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[4]      ; fp32_uart_rx:My_UART_Rx|received_bit[4]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; fp32_uart_rx:My_UART_Rx|received_bit[6]      ; fp32_uart_rx:My_UART_Rx|received_bit[6]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.748 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 3.003      ;
; 3.230 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 3.504      ;
; 3.300 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 3.541      ;
; 3.691 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 3.797      ;
; 3.861 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 3.974      ;
; 3.912 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 4.167      ;
; 3.941 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 4.059      ;
; 3.953 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.069      ;
; 3.966 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 4.206      ;
; 4.001 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 4.121      ;
; 4.010 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.052      ; 4.102      ;
; 4.034 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.255      ; 4.329      ;
; 4.035 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.244      ; 4.319      ;
; 4.081 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.088      ; 4.209      ;
; 4.087 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.085      ; 4.212      ;
; 4.112 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 4.221      ;
; 4.131 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.085      ; 4.256      ;
; 4.168 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 4.406      ;
; 4.172 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.409      ;
; 4.182 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.351      ; 4.573      ;
; 4.207 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 4.313      ;
; 4.223 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 4.502      ;
; 4.227 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.474      ;
; 4.260 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 4.364      ;
; 4.295 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.255      ; 4.590      ;
; 4.305 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 4.420      ;
; 4.313 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 4.568      ;
; 4.318 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.220      ; 4.578      ;
; 4.320 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 4.426      ;
; 4.340 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.087      ; 4.467      ;
; 4.350 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 4.613      ;
; 4.353 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.258      ; 4.651      ;
; 4.368 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 4.485      ;
; 4.373 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.612      ;
; 4.374 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.490      ;
; 4.388 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 4.628      ;
; 4.395 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 4.616      ;
; 4.403 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 4.667      ;
; 4.431 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 4.526      ;
; 4.436 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 4.690      ;
; 4.444 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 4.708      ;
; 4.445 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.097      ; 4.582      ;
; 4.448 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.095      ; 4.583      ;
; 4.450 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.095      ; 4.585      ;
; 4.451 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 4.714      ;
; 4.458 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.099      ; 4.597      ;
; 4.472 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 4.726      ;
; 4.513 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.763      ;
; 4.526 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.052      ; 4.618      ;
; 4.538 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.254      ; 4.832      ;
; 4.542 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.807      ;
; 4.584 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.351      ; 4.975      ;
; 4.597 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.845      ;
; 4.606 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 4.721      ;
; 4.691 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 4.954      ;
; 4.693 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 4.795      ;
; 4.703 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.939      ;
; 4.714 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.167      ; 4.921      ;
; 4.734 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.999      ;
; 4.735 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 4.850      ;
; 4.763 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.014      ;
; 4.763 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 5.015      ;
; 4.766 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.002      ;
; 4.775 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.201      ; 5.016      ;
; 4.787 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.027      ;
; 4.791 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 4.896      ;
; 4.799 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.062      ;
; 4.807 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.923      ;
; 4.809 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 4.922      ;
; 4.816 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.079      ;
; 4.857 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.181      ; 5.078      ;
; 4.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.164      ;
; 4.893 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.169      ;
; 4.920 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.183      ;
; 4.925 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.161      ;
; 4.926 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.085      ; 5.051      ;
; 4.933 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 5.056      ;
; 4.936 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 5.059      ;
; 4.938 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.201      ;
; 4.942 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.058      ;
; 4.962 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.179      ; 5.181      ;
; 5.026 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.178      ; 5.244      ;
; 5.036 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.332      ; 5.408      ;
; 5.053 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.304      ;
; 5.058 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.242      ; 5.340      ;
; 5.059 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 5.322      ;
; 5.069 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.087      ; 5.196      ;
; 5.070 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.321      ;
; 5.070 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 5.322      ;
; 5.071 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.179      ;
; 5.078 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 5.191      ;
; 5.081 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.309      ;
; 5.094 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.321      ;
; 5.094 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.334      ;
; 5.098 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 5.341      ;
; 5.116 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.344      ;
; 5.122 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.085      ; 5.247      ;
; 5.129 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 5.252      ;
; 5.133 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.087      ; 5.260      ;
; 5.150 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.332      ; 5.522      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.129      ; 2.727      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.315      ; 2.670      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.127  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.127  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.314      ; 2.669      ;
; 0.128  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.318      ; 2.672      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
; 0.128  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.319      ; 2.673      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_I'                                                                                                                    ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.548      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST                   ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 2.412      ; 2.544      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[16]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[8]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[0]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[9]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[10]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[11]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[12]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[13]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[14]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[15]                           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.548      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.418      ; 2.551      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.550      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[18]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[19]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[20]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[21]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[22]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[23]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[24]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[25]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[26]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[27]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[28]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[29]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[30]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[31]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.416      ; 2.549      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -27.853 ; -854.455        ;
; CLK_I  ; -27.427 ; -2311.392       ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.136 ; 0.000            ;
; RSTL_I ; 1.328 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.290 ; -49.433              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.074 ; -19.725             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -3.000 ; -535.431                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.853 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.338     ;
; -27.846 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.332     ;
; -27.844 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.330     ;
; -27.831 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.310     ;
; -27.829 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.330     ;
; -27.824 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.304     ;
; -27.822 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.324     ;
; -27.822 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.302     ;
; -27.820 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.322     ;
; -27.776 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.261     ;
; -27.754 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.233     ;
; -27.752 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.253     ;
; -27.746 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.238     ;
; -27.745 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.236     ;
; -27.745 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.230     ;
; -27.739 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.232     ;
; -27.738 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.230     ;
; -27.737 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.230     ;
; -27.736 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.228     ;
; -27.723 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.209     ;
; -27.723 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.202     ;
; -27.721 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.222     ;
; -27.719 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.205     ;
; -27.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.204     ;
; -27.702 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.188     ;
; -27.701 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.181     ;
; -27.699 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.201     ;
; -27.697 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.177     ;
; -27.696 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.176     ;
; -27.695 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.197     ;
; -27.694 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.196     ;
; -27.689 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.178     ;
; -27.682 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.172     ;
; -27.680 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.160     ;
; -27.680 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.170     ;
; -27.678 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.174     ;
; -27.678 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.180     ;
; -27.671 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.168     ;
; -27.669 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.161     ;
; -27.669 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.166     ;
; -27.668 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.159     ;
; -27.661 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.146     ;
; -27.649 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.134     ;
; -27.639 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.118     ;
; -27.638 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.130     ;
; -27.637 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.128     ;
; -27.637 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.138     ;
; -27.632 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.117     ;
; -27.627 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.106     ;
; -27.625 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.126     ;
; -27.616 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.109     ;
; -27.615 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.107     ;
; -27.612 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.105     ;
; -27.612 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.101     ;
; -27.611 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.103     ;
; -27.611 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.104     ;
; -27.610 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.089     ;
; -27.610 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.102     ;
; -27.608 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.109     ;
; -27.605 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.105     ;
; -27.601 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.097     ;
; -27.598 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.099     ;
; -27.596 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.097     ;
; -27.595 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.088     ;
; -27.594 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.086     ;
; -27.587 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.073     ;
; -27.584 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.069     ;
; -27.581 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.070     ;
; -27.577 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.063     ;
; -27.575 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.061     ;
; -27.572 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.008     ; 28.057     ;
; -27.570 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.056     ;
; -27.570 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.066     ;
; -27.569 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.045     ;
; -27.567 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.062     ;
; -27.565 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.045     ;
; -27.565 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.051     ;
; -27.563 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.065     ;
; -27.563 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 28.049     ;
; -27.562 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.039     ;
; -27.560 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.056     ;
; -27.560 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.037     ;
; -27.559 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.049     ;
; -27.558 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.054     ;
; -27.555 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.045     ;
; -27.554 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.046     ;
; -27.554 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.044     ;
; -27.553 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.044     ;
; -27.548 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.028     ;
; -27.548 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.045     ;
; -27.546 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.048     ;
; -27.544 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.041     ;
; -27.543 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.040     ;
; -27.542 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.034     ;
; -27.541 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.032     ;
; -27.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.028     ;
; -27.530 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 28.014     ;
; -27.528 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.008      ; 28.028     ;
; -27.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.004      ; 28.024     ;
; -27.525 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.017     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.427 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.388     ;
; -27.423 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.384     ;
; -27.422 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.383     ;
; -27.420 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.381     ;
; -27.420 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.382     ;
; -27.418 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.380     ;
; -27.416 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.378     ;
; -27.415 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.377     ;
; -27.414 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.376     ;
; -27.413 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.375     ;
; -27.413 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.375     ;
; -27.411 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.373     ;
; -27.400 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.360     ;
; -27.399 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.359     ;
; -27.393 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.354     ;
; -27.392 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.353     ;
; -27.391 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.352     ;
; -27.390 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.351     ;
; -27.350 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.311     ;
; -27.346 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.307     ;
; -27.345 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.306     ;
; -27.343 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.304     ;
; -27.323 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.287     ;
; -27.323 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.283     ;
; -27.322 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.286     ;
; -27.322 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.282     ;
; -27.320 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.285     ;
; -27.320 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.285     ;
; -27.319 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.280     ;
; -27.316 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.281     ;
; -27.315 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.276     ;
; -27.315 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.280     ;
; -27.314 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.275     ;
; -27.314 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.279     ;
; -27.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.279     ;
; -27.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.279     ;
; -27.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.278     ;
; -27.312 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.273     ;
; -27.311 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.277     ;
; -27.311 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.277     ;
; -27.297 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.259     ;
; -27.293 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.255     ;
; -27.293 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.255     ;
; -27.292 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.254     ;
; -27.292 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.252     ;
; -27.292 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.254     ;
; -27.291 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.251     ;
; -27.290 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.252     ;
; -27.289 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.251     ;
; -27.288 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.250     ;
; -27.288 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.250     ;
; -27.287 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.249     ;
; -27.286 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.248     ;
; -27.285 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.247     ;
; -27.276 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.238     ;
; -27.272 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.234     ;
; -27.271 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.233     ;
; -27.270 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.231     ;
; -27.269 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.231     ;
; -27.269 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.230     ;
; -27.266 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.230     ;
; -27.266 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.227     ;
; -27.265 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.229     ;
; -27.265 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.226     ;
; -27.265 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.226     ;
; -27.264 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.225     ;
; -27.262 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.224     ;
; -27.261 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.025     ; 28.223     ;
; -27.259 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.224     ;
; -27.258 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.223     ;
; -27.257 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.222     ;
; -27.256 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.221     ;
; -27.255 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.024     ; 28.218     ;
; -27.254 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.024     ; 28.217     ;
; -27.253 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.024     ; 28.216     ;
; -27.252 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.024     ; 28.215     ;
; -27.249 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.210     ;
; -27.248 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.209     ;
; -27.246 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.210     ;
; -27.245 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.209     ;
; -27.243 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.208     ;
; -27.243 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.208     ;
; -27.235 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.196     ;
; -27.231 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.192     ;
; -27.230 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.191     ;
; -27.228 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.189     ;
; -27.223 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.184     ;
; -27.219 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.180     ;
; -27.218 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.179     ;
; -27.216 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.177     ;
; -27.215 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.179     ;
; -27.214 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.178     ;
; -27.212 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.177     ;
; -27.212 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.177     ;
; -27.210 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.023     ; 28.174     ;
; -27.208 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.168     ;
; -27.207 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.027     ; 28.167     ;
; -27.206 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.167     ;
; -27.203 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.022     ; 28.168     ;
; -27.202 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 28.163     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                             ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.136 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.065      ; 0.325      ;
; 0.137 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.065      ; 0.326      ;
; 0.138 ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.061      ; 0.323      ;
; 0.140 ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.061      ; 0.325      ;
; 0.146 ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.060      ; 0.330      ;
; 0.153 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.062      ; 0.339      ;
; 0.156 ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.058      ; 0.338      ;
; 0.167 ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.008      ; 0.299      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13   ; fp32_uart_tx:My_UART_Tx|tx_data[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.060      ; 0.364      ;
; 0.180 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29   ; fp32_uart_tx:My_UART_Tx|tx_data[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.065      ; 0.369      ;
; 0.181 ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.025      ; 0.330      ;
; 0.186 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC      ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST       ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[0]      ; fp32_uart_rx:My_UART_Rx|received_bit[0]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[1]      ; fp32_uart_rx:My_UART_Rx|received_bit[1]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[2]      ; fp32_uart_rx:My_UART_Rx|received_bit[2]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[5]      ; fp32_uart_rx:My_UART_Rx|received_bit[5]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[4]      ; fp32_uart_rx:My_UART_Rx|received_bit[4]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[6]      ; fp32_uart_rx:My_UART_Rx|received_bit[6]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; fp32_uart_tx:My_UART_Tx|tx_data[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.065      ; 0.375      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93    ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.016      ; 0.326      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.328 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 1.427      ;
; 1.554 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 1.666      ;
; 1.587 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 1.675      ;
; 1.734 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.014      ; 1.788      ;
; 1.768 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 1.828      ;
; 1.785 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.022      ; 1.847      ;
; 1.834 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 1.894      ;
; 1.855 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 1.973      ;
; 1.859 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.029      ; 1.928      ;
; 1.863 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 1.930      ;
; 1.869 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.021      ; 1.930      ;
; 1.870 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.003      ; 1.913      ;
; 1.871 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 1.983      ;
; 1.882 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 1.949      ;
; 1.901 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.088      ; 2.029      ;
; 1.903 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.016      ; 1.959      ;
; 1.906 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.028      ;
; 1.931 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.041      ;
; 1.947 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.014      ; 2.001      ;
; 1.960 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.131      ; 2.131      ;
; 1.961 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.072      ;
; 1.970 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.009      ; 2.019      ;
; 1.987 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.101      ;
; 1.992 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 2.059      ;
; 1.997 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.019      ; 2.056      ;
; 2.005 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.010      ; 2.055      ;
; 2.007 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.021      ; 2.068      ;
; 2.021 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.018      ; 2.079      ;
; 2.027 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.143      ;
; 2.033 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.152      ;
; 2.033 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.088      ; 2.161      ;
; 2.036 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.155      ;
; 2.039 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.005      ; 2.084      ;
; 2.043 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.155      ;
; 2.044 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.033      ; 2.117      ;
; 2.045 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.157      ;
; 2.046 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.031      ; 2.117      ;
; 2.047 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 2.146      ;
; 2.048 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.034      ; 2.122      ;
; 2.049 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.031      ; 2.120      ;
; 2.064 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 2.187      ;
; 2.064 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.169      ;
; 2.079 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.089      ; 2.208      ;
; 2.083 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.003      ; 2.126      ;
; 2.085 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.083      ; 2.208      ;
; 2.085 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.205      ;
; 2.101 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.221      ;
; 2.119 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.224      ;
; 2.129 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.088      ; 2.257      ;
; 2.131 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.246      ;
; 2.136 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.253      ;
; 2.140 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.019      ; 2.199      ;
; 2.146 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.131      ; 2.317      ;
; 2.157 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.007      ; 2.204      ;
; 2.158 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.019      ; 2.217      ;
; 2.163 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.268      ;
; 2.176 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 2.285      ;
; 2.182 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.299      ;
; 2.182 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.300      ;
; 2.183 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 2.271      ;
; 2.196 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.309      ;
; 2.200 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.260      ;
; 2.207 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 2.316      ;
; 2.220 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.326      ;
; 2.251 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.022      ; 2.313      ;
; 2.254 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.359      ;
; 2.255 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.015      ; 2.310      ;
; 2.269 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 2.335      ;
; 2.274 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.024      ; 2.338      ;
; 2.275 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.390      ;
; 2.277 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.375      ;
; 2.284 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 2.383      ;
; 2.291 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 2.358      ;
; 2.300 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.405      ;
; 2.303 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.408      ;
; 2.309 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.024      ; 2.373      ;
; 2.309 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.419      ;
; 2.312 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.410      ;
; 2.317 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.422      ;
; 2.321 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.426      ;
; 2.324 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.384      ;
; 2.325 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.018      ; 2.383      ;
; 2.337 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.449      ;
; 2.348 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.081      ; 2.469      ;
; 2.349 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 2.416      ;
; 2.352 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 2.418      ;
; 2.356 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.473      ;
; 2.356 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.474      ;
; 2.356 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.451      ;
; 2.357 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.024      ; 2.421      ;
; 2.363 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.022      ; 2.425      ;
; 2.367 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.482      ;
; 2.367 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.472      ;
; 2.370 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.483      ;
; 2.381 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.131      ; 2.552      ;
; 2.383 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.497      ;
; 2.383 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[0]    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.498      ;
; 2.383 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.488      ;
; 2.389 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.449      ;
; 2.390 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.118      ; 2.548      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.070      ; 1.712      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.713      ;
; -0.103 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.144      ; 1.714      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated             ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 1.142      ; 1.712      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.714      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.714      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.714      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.714      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.714      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_I'                                                                                                                    ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[3]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~_emulated              ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[2]                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.195      ; 1.251      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.197      ; 1.253      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST                   ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]                      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.196      ; 1.252      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[18]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[19]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[20]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[21]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[22]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[23]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[24]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[25]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[26]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[27]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[28]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[29]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[30]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[31]                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC                  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW                  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST                        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST                     ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST                    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D17_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D18_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D19_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D20_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D23_ST                       ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -64.855   ; 0.136 ; -0.431   ; -0.117  ; -4.000              ;
;  CLK_I           ; -63.950   ; 0.136 ; -0.431   ; -0.117  ; -4.000              ;
;  RSTL_I          ; -64.855   ; 1.328 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7932.6   ; 0.0   ; -49.433  ; -30.45  ; -929.892            ;
;  CLK_I           ; -5936.133 ; 0.000 ; -49.433  ; -30.450 ; -926.892            ;
;  RSTL_I          ; -1996.467 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; CLK_I  ; CLK_I  ; Base ; Constrained ;
; RSTL_I ; RSTL_I ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Nov 10 14:54:10 2022
Info: Command: quartus_sta fp32_rx_mac_tx_onefile -c fp32_rx_mac_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_rx_mac_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
    Info (332105): create_clock -period 1.000 -name RSTL_I RSTL_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -64.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -64.855           -1996.467 RSTL_I 
    Info (332119):   -63.950           -5936.133 CLK_I 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 CLK_I 
    Info (332119):     3.059               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.431             -30.996 CLK_I 
Info (332146): Worst-case removal slack is -0.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.117             -30.450 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -926.892 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -60.925
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -60.925           -1873.293 RSTL_I 
    Info (332119):   -60.107           -5551.158 CLK_I 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK_I 
    Info (332119):     2.748               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.349             -25.128 CLK_I 
Info (332146): Worst-case removal slack is -0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.114             -29.705 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -924.678 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -27.853
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -27.853            -854.455 RSTL_I 
    Info (332119):   -27.427           -2311.392 CLK_I 
Info (332146): Worst-case hold slack is 0.136
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.136               0.000 CLK_I 
    Info (332119):     1.328               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.290             -49.433 CLK_I 
Info (332146): Worst-case removal slack is -0.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.074             -19.725 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -535.431 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Thu Nov 10 14:54:13 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


