基於FPGA實現PSK調變之期末報告
==
前言
--
隨著現代通信技術的飛速發展，數字調變技術在各種通信系統中的應用日益廣泛。其中，相位偏移鍵控（Phase Shift Keying, PSK）作為一種常見的數字調變方式，因其高效的頻譜利用率和抗噪聲性能，廣泛應用於無線通信、衛星通信和數據傳輸等領域。而現場可編程門陣列（Field Programmable Gate Array, FPGA）作為一種靈活且高性能的硬件實現平臺，因其可重配置性和並行處理能力，越來越受到工程師和研究人員的青睞。  

本報告旨在探討如何在FPGA上實現PSK調變，並分析其在實際應用中的性能和優勢。首先將簡要介紹PSK調變的基本原理和FPGA的技術特點。接著，我們將詳細描述基於FPGA實現PSK調變的設計過程，包括系統架構、模塊設計及其硬件實現方法。最後將上述種種架設到我們為此次報告所設計出來的網站之中。

實驗原理與使用器材
--
- ### PSK: ###
PSK全名為phase shifting keying, 其是一種數字調變技術，用於將數字數據轉換為可以通過模擬信道傳輸的形式。  
PSK通過改變載波信號的相位來表示數字信息。
這種調變方法在現代通信系統中非常常見，特別是在無線通信和衛星通信中。PSK主要有以下分類:  
1. BPSK(Binary Phase Shift Keying):  
使用兩個相位（通常相差180度）來表示數字0和1。簡單且抗噪能力較強，適合在噪聲較大的環境中使用。

2. QPSK(Quadrature Phase Shift Keying):  
使用四個相位（通常相差90度）來表示兩個比特的數據（00, 01, 10, 11）。 比 BPSK 更有效率，可以在相同帶寬下傳輸更多數據。

3. 8-PSK:  
使用八個相位來表示三個比特的數據。傳輸效率更高，但抗噪能力較弱。

4. 16-PSK及更高階:  
使用16個或更多相位來表示更多比特的數據。提高了數據速率，但需要更高的信噪比。

PSK調變與解調中涉及以下原理及基礎:  
1. 調變:  
  <strong>  a. 數據映射 (Data Mapping)：   </strong>
   將輸入的二進制數據映射到相應的相位。  
   對於BPSK（二相相移鍵控），0和1分別映射到兩個相位（0度和180度）。  
   對於QPSK（四相相移鍵控），每兩位數據映射到四個相位（0度、90度、180度和270度）  
    <strong>b. 載波生成 (Carrier Generation)：   </strong>
   生成一個固定頻率和振幅的正弦波信號作為載波。  
    <strong>c. 相位調制 (Phase Modulation)：   </strong>
   根據映射後的數據調整載波信號的相位。  
   對於BPSK，當數據為0時，載波信號的相位為0度；當數據為1時，載波信號的相位為180度。
2. 解調:  
   <strong>a.載波恢復 (Carrier Recovery)：   </strong>
   在接收端，恢復與發射端同步的載波信號。這一步對於正確解調數據非常重要。   
   <strong> b. 相位檢測 (Phase Detection)：  </strong>
   檢測接收到的信號的相位。可以通過將接收信號與本地載波進行相乘來實現，其相位信息與原始數據相關。
   <strong> c. 數據解映射 (Data Demapping)：  </strong>
   根據檢測到的相位，將信號轉換回二進制數據。  
   在BPSK中，檢測到0度相位表示數據0，檢測到180度相位表示數據1。 

- ### FPGA與Basys 3: ###  
FPGA（Field-Programmable Gate Array，現場可編程門陣列）是一種半導體器件，具有可重配置的邏輯單元和可編程互連。這使得FPGA在設計和實現數位電路時具有高度的靈活性和可擴展性。  

而此報告中我們所使用的是Basys3這個板子，其有以下優點:
<div style="text-align:center">
    <img src="https://digilent.com/reference/_media/reference/programmable-logic/basys-3/basys-3-1.png" alt=""> 
</div>

1. 高性能 FPGA:  
Basys 3 搭載了 Xilinx Artix-7™ FPGA (型號 XC7A35T-1CPG236C)， 具備高性能和靈活性，可以滿足各種複雜設計需求。  
1. 豐富的 I/O 裝置:  
板子上配備了大量的開關、LED、USB 和 VGA 端口，可以直接開始進行各種實驗和項目， 不需要額外的硬體。
1. 可擴展性:  
擁有足夠的未分配 FPGA I/O 引腳，可以輕鬆連接 Digilent Pmods 或其他自訂的板卡和電路， 方便擴展設計。
1. 強大軟體支持:  
配合 Xilinx 的 Vivado 設計套件，提供強大且直觀的工具來進行電路設計、模擬、合成和配置。
1. 隨時使用:
Basys 3 是一個即用型的開發平台，開箱即可使用，減少了初期設置和配置的麻煩。
1. 價格實惠  

- ### Xilinx Vivado: ###
Xilinx Vivado 是 Xilinx 公司推出的一款專業的電子設計自動化 (EDA) 軟體工具， 主要用於數位邏輯電路的設計和驗證， 特別是針對 FPGA 和 SoC 所設計。 其中包括：設計輸入、綜合、佈局布線、驗證/模擬工具。

- ### 數字直接合成（Direct Digital Synthesis，DDS）: ###
DDS 技術通過數字化方式生成高精度和高穩定性的頻率信號，具有快速切換頻率、相位和幅度的優點。  

1. 相位累加器:   
   用於累加輸入的頻率控制字（Frequency Control Word, FCW）。每個時鐘周期，累加器的輸出會增加一個與 FCW 成正比的值。累加器的輸出表示瞬時相位，範圍通常從 0 到 2^(N-1)，其中 N 是相位累加器的位數。
2. 查找表（LUT）：  
   查找表存儲一個波形週期內的樣本值，相位累加器的輸出用作查找表的地址，從而獲取對應相位的波形樣本值。
3. 數模轉換器（DAC）：  
   查找表輸出的數字樣本送入 DAC，轉換為模擬信號，生成所需的波形。

實驗步驟
--
 - ### 調變: ###  
<ul>
<li style=" list-style-type: circle">使用 MATLAB 生成查找表</li>
   主要目的是生成一個正弦與餘弦波形，將其量化成12位的二進制字串，並將這些字串寫入txt檔

```matlab
N = 256;
sine_lut = sin(2*pi*(0:N-1)/N) * 2047 + 2048;
cosine_lut = cos(2*pi*(0:N-1)/N) * 2047 + 2048;

fileID = fopen('sine_lut.hex','w');
fprintf(fileID, '%03X\n', round(sine_lut));
fclose(fileID);

fileID = fopen('cosine_lut.hex','w');
fprintf(fileID, '%03X\n', round(cosine_lut));
fclose(fileID);
```

<li style=" list-style-type: circle">Verilog調變模組</li>  
其負責將輸入的數位資料轉換為PSK信號  

```verilog
// PSK Modulation
always @(posedge clk_1M or negedge rst) begin
  if (!rst) begin
    Mod_out0 <= 0;
    Mod_out1 <= 0;
  end else begin
    if (M_out == 1'b0)
      Mod_out0 <= cos0;
    else
      Mod_out1 <= sin1;
  end
end
```

<li style=" list-style-type: circle">相位累加器</li>  
<p>用於生成相位增量。每個時鐘週期增加固定的相位增量，輸出作為查找表的地址。</p>

<li style=" list-style-type: circle">Verilog測試Binary訊號</li>  
<p>利用M-ary產生器，所產生的信號，用以確認調變與解調是正確的。程式碼如下:</p>

```verilog
clk_div #(
  .Max (500)  // 設定參數 Max 的值為 500
) u3 (
  .clk(clk),  // 輸入時鐘信號
  .rst(rst),  // 輸入重置信號
  .clk_div(clk_M)  // 輸出分頻後的時鐘信號
);
```


</ul>

 - ### 解調: ###    
  <ul>
  <li style=" list-style-type: circle">Verilog解調模組</li>  
其負責將輸入的PSK信號轉換為數位訊號  

```verilog
// PSK Demodulation
always @(posedge clk_1M or negedge rst) 
begin
  if (!rst)
    demod_out <= 0;
  else if (received_signal == cos0)
    demod_out <= 1'b0;
  else if (received_signal == sin1)
    demod_out <= 1'b1;
end
```
</ul>

- ### 網頁展示: ###
<ul>
  <li style=" list-style-type: circle">Home page</li>
  <h4> <strong>功能介紹:</strong></h4> 
  <p>主要可分成四個區塊，分別為header、 view project、about us與footer</p>
  <ul style="list-style-type:square">
    <li>Header:</li>
    <p>呈現題目主題與分頁按鈕，負責連結各個分頁，點擊文字即可以更換分頁，當滑鼠經過或停留在文字上文字顏色轉換成灰色</p>
    <li>View project</li>
    <p>主要視覺中心，有增加圖片與文字動畫，讓畫面更加生動，動畫部分是利用ScrollReveal此網站所提供的程式碼</p>  
    <li>About us</li>
    <p>組員Q版圖片與組員名字，於頂部的"About Us"文字同時也有從下往上浮的動畫</p>
    <li>Footer</li>
    <p>方便使用者需滑到最上面去切換分頁，下方增加Navigation，點擊文字即可以更換分頁，當滑鼠經過或停留在文字上文字顏色轉換成灰色</p>
  </ul>
  
  <div style="text-align:center">
    <img src="image/homepage-1.png" alt=""> 
    <p>主畫面</p>
    <img src="image/homepage-2.png" alt=""> 
    <p>主畫面-組員介紹</p>
  </div>
  
  
  <li style=" list-style-type: circle">Introduction</li>
  <h4> <strong>功能介紹:</strong></h4> 
  <p>此頁主要是介紹使用之器材與PSK之介紹，於頂部的"Introduction"文字同時也有從下往上浮的動畫</p>  
  <div style="text-align:center">
    <img src="image/Introduction-1.png" alt=""> 
    <p>Introduction</p>
  </div>


  <li style=" list-style-type: circle">Process</li>
  <h4> <strong>功能介紹:</strong></h4> 
  <p>此頁主要是介紹實驗步驟與程式碼解析，於頂部的"Process"文字同時也有從下往上浮的動畫</p> 
  <div style="text-align:center">
    <img src="image/process-1.png" alt=""> 
    <p>Process 首頁</p>
    <img src="image/process-2.png" alt=""> 
    <p>Process 其他內容</p>
  </div>  

  <li style="list-style-type: circle">Result</li> 
  <h4> <strong>功能介紹:</strong></h4> 
  <p>此頁負責展示實驗最後之結果，於頂部的"Result Demo"文字同時也有從下往上浮的動畫</p>  
  <div style="text-align:center">
    <img src="image/Verilog_result" alt=""> 
    <p>Result Demo</p>
  </div> 

</ul>  


心得
--
此次的期末專題集結了許多不同的知識，包括課程中所講解到的PSK、Verilog、FPGA實作與網頁設計。我在此次專題中主要負責網頁設計與開發的部分，除了對前端設計更加了解，並透過自己撰寫程式將數據可視化，感到十分有成就感，特別是製作網頁動畫的時候。最後就是進行訊息統整，將各位組員所負責的部分整合，並透過文字敘述出來呈現在網站上面，也讓我更加了解我們報告所涉及的技術。

組員貢獻程度
--
