# 组成原理课程第<span style="display: inline-block; min-width: 30px; border-bottom: 1px solid black;">二</span>次实验报告

# 实验名称：<span style="display: inline-block; min-width: 200px; border-bottom: 1px solid black;">数据运算：定点乘法</span>

<center>
学号：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">2210556</span>
&emsp;&emsp;&emsp;
姓名：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">廖望</span>
&emsp;&emsp;&emsp;
班次：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">张金</span>
</center>

## 一、实验目的

1. 深入理解定点乘法的不同实现算法原理，掌握基本实现方法与优化技巧
2. 熟练应用Verilog硬件描述语言进行数字电路设计与优化
3. 深化硬件算法优化的思想，学习通过改进算法提升硬件性能
4. 掌握波形仿真与性能分析方法，能够量化评估算法改进效果
5. 为后续CPU设计实验打下坚实的理论与实践基础

## 二、实验内容说明

本次实验主要包含三个核心任务：
1. 在原有迭代乘法器基础上，设计并实现一个一次性移两位的乘法器，提高计算效率
2. 使用波形仿真工具对比分析一位乘法与二位乘法的性能差异，重点关注时钟周期数的变化
3. 通过实验箱进行硬件验证，确认乘法器功能正确性与性能提升

## 三、实验原理图

根据实验需求，本次乘法器实现的系统架构如下：

![](./pic/1.png)

系统基于迭代乘法原理设计，核心思想是将传统的"每次处理一位乘数"改进为"每次处理两位乘数"，从而减少迭代次数。系统主要由控制单元、移位单元、运算单元和状态机组成。控制单元负责根据乘数当前低两位决定操作类型，移位单元每次将被乘数左移两位、乘数右移两位，运算单元根据控制信号对部分积进行相应操作。

## 四、实验步骤

### 1. 两位乘法器的实现原理

与传统一位乘法器每次只检查乘数最低位不同，改进后的两位乘法器每次检查乘数的低两位，根据不同组合执行不同操作：

![](./pic/2.jpg)

该方案通过每次处理两位，将迭代次数从n减少到n/2，显著提高了计算效率。具体实现原理如下图所示：

![](./pic/3.png)

### 2. 核心代码实现

#### 状态机设计

```verilog
// 设计状态机控制乘法过程
reg [1:0] state;
parameter IDLE = 2'b00;
parameter CALC = 2'b01;
parameter DONE = 2'b10;

always @(posedge clk or posedge rst) begin
    if (rst) begin
        state <= IDLE;
    end else begin
        case(state)
            IDLE: state <= start ? CALC : IDLE;
            CALC: state <= (shift_count == 5'd16) ? DONE : CALC;
            DONE: state <= IDLE;
            default: state <= IDLE;
        endcase
    end
end
```

#### 两位乘法核心实现

```verilog
// 两位乘法操作逻辑
always @(posedge clk or posedge rst) begin
    if (rst) begin
        product <= 64'b0;
        shift_count <= 5'b0;
    end else if (state == CALC) begin
        case(multiplier[1:0])
            2'b00: product <= {product[63:32], product[31:0]} >> 2;
            2'b01: product <= {product[63:32] + multiplicand, product[31:0]} >> 2;
            2'b10: product <= {product[63:32] + multiplicand, product[31:0]} >> 2;
            2'b11: product <= {product[63:32] + (multiplicand << 1), product[31:0]} >> 2;
        endcase
        
        multiplier <= multiplier >> 2;
        shift_count <= shift_count + 5'd2;
    end else if (state == IDLE && start) begin
        // 初始化操作
        product <= {32'b0, 32'b0};
        multiplicand <= {multiplicand_in, 32'b0};
        multiplier <= multiplier_in;
        shift_count <= 5'b0;
    end
end
```

#### 结果输出逻辑

```verilog
// 结果准备与输出
always @(posedge clk or posedge rst) begin
    if (rst) begin
        ready <= 1'b0;
        result <= 32'b0;
    end else if (state == DONE) begin
        ready <= 1'b1;
        result <= product[31:0];
    end else begin
        ready <= 1'b0;
    end
end
```

### 3. 验证模块实现

乘法器验证模块无需进行修改，保持原有设计结构，主要用于产生测试激励并验证乘法器的功能正确性。

## 五、实验结果分析

### 1. 功能仿真验证

利用Vivado仿真工具验证设计正确性，仿真结果表明乘法器能正确计算乘积。例如：1111 * 1111 = 1234321

![](./pic/4.jpg)

通过多组数据验证，乘法器在不同输入组合下均能得到正确结果，验证了设计的正确性。

### 2. 性能对比分析

将改进的两位乘法器与原始一位乘法器进行对比，重点分析时钟周期消耗：

![](./pic/5.jpg)

性能分析结果：
1. 原始一位乘法器：完成乘法计算所需时钟周期数为 16
2. 改进的两位乘法器：完成乘法计算所需时钟周期数为 8
3. 性能提升：计算速度提高了100%（效率为原来的两倍）

结果表明，通过每次位移两位的优化，显著减少了计算所需的时钟周期数，达到了预期的性能提升目标。

### 3. 硬件功能验证

通过实验箱验证乘法器功能，测试大数乘法计算能力：11111111 * 11111111 = 123456787654321

![](./pic/6.jpg)

结果分析：
1. 计算正确性：乘积结果与理论计算值一致
2. 性能表现：符合仿真分析的预期，处理速度是一位乘法器的两倍
3. 硬件资源消耗：略高于一位乘法器，但性能提升显著，资源利用率合理

## 六、实验总结

1. 通过本次实验，深入理解了定点乘法的实现原理与优化方法，特别是多位乘法的优化思路
2. 掌握了硬件算法优化的核心思想：通过并行处理减少迭代次数，提高计算效率
3. 通过性能对比分析，验证了算法改进的有效性，两位乘法所需时钟周期仅为一位乘法的一半
4. 理解了利用复用被乘数的方法来降低乘法运算的存储开销，体会了硬件设计中资源与性能的权衡
5. 本次实验的优化思路可进一步扩展，通过处理更多位（如4位、8位）可进一步提升性能，但需权衡硬件复杂度
6. 实验中掌握的性能分析方法对后续CPU设计与性能评估有重要参考价值 