<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Electronique numérique - Étude, adaptation et conception</title>
    <!-- KaTeX includes -->
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.css" crossorigin="anonymous">
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.js" crossorigin="anonymous"></script>
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/contrib/auto-render.min.js" crossorigin="anonymous"
        onload="renderMathInElement(document.body);"></script>
    <style>
        body {
            font-family: sans-serif;
            line-height: 1.6;
            margin: 20px;
            background-color: #fdfdfd;
            color: #333;
        }
        h1, h2, h3, h4, h5, h6 {
            color: #003366; /* Dark blue */
            margin-top: 1.5em;
            margin-bottom: 0.5em;
        }
        h1 { text-align: center; border-bottom: 2px solid #003366; padding-bottom: 10px; }
        h2 { border-bottom: 1px solid #ccc; padding-bottom: 5px; }
        h3 { color: #0055A4; /* Medium blue */ }
        h4 { color: #1E88E5; /* Lighter blue */ }
        table {
            border-collapse: collapse;
            margin: 1em 0;
            width: auto;
            border: 1px solid #ccc;
            font-size: 0.9em; /* Smaller font for tables */
        }
        th, td {
            border: 1px solid #ccc;
            padding: 6px; /* Adjusted padding */
            text-align: center;
            vertical-align: middle;
        }
        th {
            background-color: #eef; /* Light blue background for headers */
        }
        code, .katex {
            background-color: #f4f4f4;
            padding: 2px 5px;
            border-radius: 3px;
            font-family: monospace;
            font-size: 1.05em; /* Slightly larger for readability */
            line-height: 1.5;
        }
        .katex-display > .katex {
             font-size: 1.1em; /* Larger for display math */
        }
        ul, ol {
            list-style-position: outside;
            margin-left: 20px;
            margin-bottom: 1em;
        }
        li { margin-bottom: 0.5em; }
        dl { margin-left: 10px; }
        dt { font-weight: bold; color: #003366; }
        dd { margin-left: 20px; margin-bottom: 0.5em; }
        .placeholder {
            display: block;
            border: 1px dashed #aaa;
            padding: 20px;
            margin: 1em 0;
            text-align: center;
            color: #777;
            background-color: #fafafa;
            min-height: 50px; /* Minimum height for placeholders */
        }
        .contact-info {
            text-align: right;
            font-size: 0.9em;
            margin-bottom: 2em;
        }
        .page-header, .chap-header, .td-upmc-header { /* Added td-upmc-header */
            display: flex;
            justify-content: space-between;
            align-items: flex-start;
            border-bottom: 1px solid #eee;
            padding-bottom: 10px;
            margin-bottom: 20px;
        }
        .address {
            font-size: 0.9em;
        }
        nav ul { list-style-type: none; padding-left: 0; }
        nav > ul > li { font-weight: bold; margin-top: 0.5em; }
        nav ul ul { margin-left: 20px; font-weight: normal; }
        .summary-box {
            border: 1px solid #003366;
            padding: 10px;
            margin: 1em 0;
            background-color: #f0f8ff; /* Alice blue */
            display: inline-block;
        }
        .kmap-table { border: 1px solid #555;} /* Style for Karnaugh maps */
        .kmap-table td, .kmap-table th { width: 40px; height: 40px; border: 1px solid #aaa; padding: 2px; }
        .kmap-table th { background-color: #eee; font-weight: normal; font-style: italic; }
        hr { margin: 3em 0; border: 0; border-top: 1px solid #eee; }
        .footer-watermark { font-size: 0.8em; color: #aaa; text-align: right; margin-top: 1em; }
        .datasheet-table { font-size: 0.8em; width: 100%;} /* Smaller font for dense datasheets */
        .datasheet-table th, .datasheet-table td { padding: 4px;}
        .autocorrection, .td-solution { /* Combined style */
            background-color: #f0fff0;
            border: 1px solid #8fbc8f;
            padding: 15px;
            margin-top: 1em;
            margin-bottom: 2em;
        }
        .autocorrection h3, .td-solution h4 { color: #2E8B57; } /* SeaGreen */
        .td-title { text-align: center; margin-bottom: 2em; }
        .td-title h2 { color: #8B4513; border-bottom: none; } /* SaddleBrown */
        .td-title h3 { color: #A0522D; } /* Sienna */
        .exercise-title { font-weight: bold; color: #003366; margin-top: 1.5em; }
        .annexe { background-color: #fff8e1; border: 1px solid #ffe082; padding: 15px; margin-top: 2em; } /* Style for Annexe */
        .annexe h3 { color: #ff8f00; } /* Amber */
        .td-upmc-main-title { text-align: center; margin: 2em 0; }
        .td-upmc-main-title h2 { border: none; }
        .td-upmc-main-title p { font-style: italic; }
    </style>
</head>
<body>

    <!-- Header -->
    <header class="page-header">
        <!-- Contact Info -->
    </header>

    <!-- Title -->
    <h1>Electronique numérique</h1>
    <!-- Subtitle -->

    <!-- Initial Info -->
    <!-- Objectives, Prerequisites, etc. -->

    <hr>

    <!-- Sommaire -->
    <nav>
        <h2>Sommaire Général</h2>
        <ul>
             <li>Module 1: Bases et Technologie (P. Le Brun)</li>
             <li>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</li>
             <li>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</li>
             <li>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</li>
             <li>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</li>
             <li>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</li>
             <li>Module 7: Travaux Dirigés - Décodeur et Bascules (B. Decoux - Sujet 4)</li>
             <li>Module 8: Travaux Dirigés - Compteurs (B. Decoux - Sujet 5)</li>
             <li>Module 9: Travaux Dirigés (UPMC - Hiver 2007)
                <ul>
                    <li>TD 1: Algèbre de Boole</li>
                    <li>TD 2: Codage</li>
                    <li>TD 3: Fonctions Logiques Complexes</li>
                    <li>TD 4: Arithmétique Combinatoire</li>
                    <li>TD 5 et 6: Bascules D et Compteurs</li>
                    <li>TD 7: Arithmétique pipelinée</li>
                    <li>TD 8: Technologie</li>
                    <li>TD 9: CAN - CNA</li>
                </ul>
             </li>
         </ul>
    </nav>

    <hr>

    <!-- Main Content -->
    <main>
        <!-- Module 1 Content - Omitted -->
        <article><h2>Module 1: Bases et Technologie (P. Le Brun)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 2 Content - Omitted -->
        <article><h2>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 3 Content - Omitted -->
        <article><h2>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 4 Content - Omitted -->
        <article><h2>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 5 Content - Omitted -->
        <article><h2>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 6 Content - Omitted -->
        <article><h2>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
         <!-- Module 7 Content - Omitted -->
        <article><h2>Module 7: Travaux Dirigés - Décodeur et Bascules (B. Decoux - Sujet 4)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 8 Content - Omitted -->
        <article><h2>Module 8: Travaux Dirigés - Compteurs (B. Decoux - Sujet 5)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">

        <!-- Module 9 Content (UPMC TD) -->
        <article>
            <header class="td-upmc-main-title">
                <h2>Travaux Dirigés d'Electronique Numérique</h2>
                <p>Licence d'Electronique - Hiver 2007 (UPMC)</p>
                 <div class="placeholder">[Image Placeholder: Monitor, Car, Phone (Page 1)]</div>
            </header>

            <section>
                 <header class="td-upmc-header">
                     <h3>TD 1 : Algèbre de Boole</h3>
                     <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                 </header>

                <p><strong>1. Algèbre de Boole</strong></p>
                <p>Démontrer les lois de l'algèbre de Boole suivantes en vous aidant des autres lois de cet algèbre :</p>
                 <ul>
                     <li>\( a \cdot 1 = a \)</li>
                     <li>\( a + 0 = a \)</li>
                     <li>\( a \cdot (a+b) = a \) (Absorption)</li>
                     <li>\( a + (a \cdot b) = a \) (Absorption)</li>
                     <li>\( \overline{a \cdot b} = \overline{a} + \overline{b} \) (De Morgan)</li>
                     <li>\( \overline{a + b} = \overline{a} \cdot \overline{b} \) (De Morgan)</li>
                 </ul>

                <p><strong>2. Démontrer que :</strong></p>
                <ul>
                    <li>\( a \oplus 1 = \overline{a} \)</li>
                    <li>\( a \oplus b \oplus (a \cdot b) = a+b \)</li>
                    <li>\( a \oplus a = 0 \)</li>
                </ul>

                <p><strong>3. Mettez sous forme canonique, disjonctive et conjonctive, les fonctions s dont les tables de vérités sont données par les tables 1.</strong></p>
                 <div style="display: flex; justify-content: space-around;">
                    <table>
                        <caption>Table 1a</caption>
                         <thead><tr><th>a</th><th>b</th><th>c</th><th>s</th></tr></thead>
                         <tbody>
                            <tr><td>0</td><td>0</td><td>0</td><td>1</td></tr>
                            <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr>
                            <tr><td>0</td><td>1</td><td>0</td><td>1</td></tr>
                            <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr>
                            <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                            <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr>
                            <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr>
                            <tr><td>1</td><td>1</td><td>1</td><td>1</td></tr>
                         </tbody>
                    </table>
                    <table>
                         <caption>Table 1b</caption>
                         <thead><tr><th>a</th><th>b</th><th>c</th><th>s</th></tr></thead>
                         <tbody>
                             <tr><td>0</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr>
                             <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                             <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr>
                             <tr><td>1</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr>
                             <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr>
                             <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr>
                         </tbody>
                     </table>
                 </div>

                <p><strong>4. Simplifiez les expressions suivantes sans utiliser les tableaux de Karnaugh :</strong></p>
                 <ul>
                     <li>\( s = a\overline{b}c + \overline{a}bc + \overline{a}\overline{b}c + a\overline{b}\overline{c} \)</li>
                     <li>\( s = \overline{a}\overline{b}c + \overline{a}b\overline{c} + a\overline{b} + c \)</li>
                     <li>\( s = a\overline{b}c\overline{d} + \overline{a}bcd + ab\overline{c}d + a\overline{b}cd + \overline{a}\overline{b}cd + abcd + \overline{a}b\overline{c}d + \overline{a}b\overline{c}\overline{d} \)</li>
                     <li>\( s = bd + \overline{c}d + c\overline{d} + \overline{a}b\overline{c}d + \overline{a}\overline{b}c \)</li>
                     <li>\( s = \overline{a}c + a\overline{b}c + abd + abcd \)</li>
                 </ul>

                <p><strong>5. Ecrire les équations booléennes simplifiées issues des tableaux de Karnaugh de la figure 1.</strong></p>
                 <div class="placeholder">[Image Placeholder: 4 Karnaugh Maps (Figure 1, Page 3)]</div>

                <p><strong>6. A l'aide de Karnaugh simplifiez les expressions suivantes :</strong></p>
                <ul>
                    <li>\( s = abc + \overline{a}b\overline{c} + \overline{a}\overline{b}c + a\overline{b}\overline{c} \)</li>
                    <li>\( s = a\overline{b}c + \overline{a}b\overline{c} \) et sachant que la combinaison \( a = b = c = 1 \) ne se produit jamais (état indifférent).</li>
                </ul>

                 <p><strong>7. Le feu de croisement</strong></p>
                 <div class="placeholder">[Image Placeholder: Intersection Feu Croisement (Figure 2, Page 3)]</div>
                 <p>La figure 2 montre l'intersection entre une route principale (voies C et D) et une route secondaire (voies A et B). Les capteurs A, B, C, D sont à 1 si une voiture est présente, 0 sinon.</p>
                 <p>Le feu de circulation est commandé par les règles suivantes:</p>
                  <ul>
                     <li>Le feu E-O (Est-Ouest, pour A/B) est vert (E-O = 1) quand il y a des voitures dans les deux voies C et D.</li>
                     <li>Le feu E-O est vert quand il y a des voitures dans C ou D ET (quand il y en a dans A ou B (ou pas du tout) MAIS pas dans les deux). <em>(Reformulation: C ou D présent ET (A et B absents OU (A ou B présent mais pas les deux))).</em></li>
                     <li>Le feu N-S (Nord-Sud, pour C/D) est vert (N-S = 1) quand il y a des voitures dans les voies A et B ET (qu'il y en a dans C ou dans D MAIS pas dans les deux).</li>
                     <li>Le feu N-S est aussi vert quand il y a des voitures dans A ou B ET qu'il n'y a pas de voitures dans C et D.</li>
                     <li>Le feu E-O est vert quand il n'y a pas de voiture du tout.</li>
                  </ul>
                 <p>On se propose, en utilisant les sorties logiques des capteurs A,B,C et D comme entrées, de concevoir un système numérique qui commande le feu de circulation (sorties E-O et N-S, qui valent 1 quand le feu est vert).</p>
                  <div class="placeholder">[Image Placeholder: Chronogramme à compléter (Figure 3, Page 4)]</div>
                 <ol type="a">
                     <li>Établir la table de vérité pour les sorties E-O et N-S.</li>
                     <li>Dessinez les tableaux de Karnaugh pour les sorties E-O et N-S.</li>
                     <li>A partir des tableaux de Karnaugh, établissez l'équation logique la plus simple possible pour chacune des sorties.</li>
                     <li>Dessinez le schéma logique pour les sorties E-O et N-S avec les entrées A,B,C et D.</li>
                     <li>Compléter les chronogrammes de la figure 3.</li>
                 </ol>
            </section>

            <hr>

            <section>
                 <header class="td-upmc-header">
                     <h3>TD 2 : Codage</h3>
                     <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                 </header>

                <p><strong>1. Codage Base 2</strong><br> Coder en base 2 les nombres décimaux suivants: 1024, 345, 12.</p>
                <p><strong>2. Codage Base 16</strong><br> Coder en base 16 les nombres binaires suivants: 100101, 11110000, 10101010.</p>
                <p><strong>3. Codage Base 16</strong><br> Coder en base 16 les nombres décimaux suivants: 10, 16, 458.</p>
                <p><strong>4. Codage DCB (BCD)</strong><br> Coder en DCB les nombres 5, 55, 128. Comparer avec leurs homologues en binaire standard.</p>
                <p><strong>5. Codage ASCII : nombres</strong><br> Sachant que le code ASCII de '0' vaut 30H, coder en ASCII les nombres 31, 3, 458.</p>
                <p><strong>6. Codage ASCII : lettres</strong><br> Sachant que le code ASCII de 'a' vaut 61H, coder en ASCII les mots "jour", "nuit", "unité".</p>
                <p><strong>7. Codage en complément à 2</strong><br> Coder en complément à deux sur 8 bits les nombres suivants: 34, -23, -128, 0.</p>

                <p><strong>8. Doigt vers Binaire</strong><br> Conception d'un circuit qui prend en entrée 4 bits représentant les 4 doigts levés (Majeur, Annulaire, Auriculaire, Pouce) d'un enfant sélénite et sort le nombre de doigts levés (N bits) en base 2. Un bit d'entrée est 1 si le doigt est levé. L'ordre des doigts n'importe pas (lever Majeur+Annulaire == lever Auriculaire+Pouce == nombre 2).</p>
                 <ol type="a">
                     <li>Déterminez le nombre N de bits nécessaire en sortie.</li>
                     <li>Dressez la (ou les) table(s) de vérité réalisant ce codage.</li>
                     <li>A l'aide de tableaux de Karnaugh, déterminez les équations booléennes minimales de toutes les sorties.</li>
                     <li>Faites le schéma du circuit.</li>
                 </ol>

                 <p><strong>9. Code binaire naturel et binaire réfléchi (code Gray)</strong><br> Pour les entiers naturels de 0 à 7, représenter sur deux colonnes adjacentes le codage en binaire naturel (cba) et en binaire réfléchi (code Gray) (gba). Exprimer et simplifier les variables logiques g, b et a (Gray) en fonction des variables c, b et a (Naturel). En déduire une méthode simple de transcription Binaire Naturel -> Code Gray. Mêmes questions en intervertissant gba et cba (Gray -> Binaire Naturel).</p>
            </section>

             <hr>

             <section>
                  <header class="td-upmc-header">
                      <h3>TD 3 : Fonctions Logiques Complexes</h3>
                      <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. Etude d'un comparateur logique</strong></p>
                 <p>On veut comparer 2 mots de 4 bits A (A3 A2 A1 A0) et B (B3 B2 B1 B0).</p>
                 <ul>
                     <li>Donner l'expression des fonctions logiques \( E_i, G_i, P_i \) exprimant respectivement \( A_i = B_i \), \( A_i > B_i \) (\( A_i=1, B_i=0 \)), et \( A_i < B_i \) (\( A_i=0, B_i=1 \)). Chercher une expression simple pour \( E_i \).</li>
                     <li>Le comparateur a 3 entrées résultant de la comparaison des bits de poids inférieur: \( (A<B)_{in}, (A>B)_{in}, (A=B)_{in} \). Une seule est active.</li>
                     <li>Exprimer, en fonction de \( E_i, G_i, P_i \) et des entrées \( (A>B)_{in}, (A<B)_{in}, (A=B)_{in} \), les conditions qui activeront la sortie \( (A > B)_{out} \) puis la sortie \( (A < B)_{out} \) pour l'étage i.</li>
                     <li>Donner l'expression de la sortie \( (A = B)_{out} \) pour l'étage i.</li>
                     <li>Démarche pour générer la sortie finale \( (A > B)_{out} \) pour le mot de 4 bits (sans propagation série): A > B si A n'est pas plus petit que B ET A n'est pas égal à B. Donner l'expression de \( (A > B)_{out} \) globale.</li>
                     <li>Décrivez en VHDL un composant comparateur 4 bits.</li>
                     <li>Comment associer 2 comparateurs 4 bits pour comparer 2 mots de 8 bits?</li>
                     <li>Décrivez en VHDL un comparant comparateur 8 bits utilisant des comparateurs 4 bits.</li>
                 </ul>

                <p><strong>2. Etude d'un décodeur</strong></p>
                 <p>Table de vérité d'un décodeur 3 vers 8 (A,B,C -> Y0..Y7) avec 3 entrées de validation (G1, G2, G3).</p>
                  <div class="placeholder">[Image Placeholder: Table de vérité Décodeur (Page 8)]</div>
                 <ul>
                     <li>Quels sont les niveaux des signaux G1 et G2 qui rendent toutes les sorties Yi inactives (ici, niveau HAUT car sorties actives BAS)?</li>
                     <li>En admettant que les validations sont actives (G1=1, G2=0, G3=0), donner l'expression de la sortie Y5 en fonction de A,B,C.</li>
                     <li>Réalisez le schéma logique de Y5.</li>
                     <li>Décrivez en VHDL ce décodeur.</li>
                 </ul>
            </section>

             <hr>

            <section>
                 <header class="td-upmc-header">
                     <h3>TD 4 : Arithmétique Combinatoire</h3>
                      <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. Additionneurs Soustracteurs</strong></p>
                 <p>Réalisation d'un additionneur 4 bits (A+B+Cin -> S, Cout).</p>
                 <p><strong>(a) Additionneur en tranche de 1 bit (Full Adder)</strong></p>
                  <ul>
                     <li>Exprimer les fonctions logiques Si et Ci+1 en fonction de Ai, Bi et Ci.</li>
                     <li>Dessiner le schéma complet d'un additionneur 1 bit avec retenue.</li>
                     <li>Temps de calcul de Si et Ci+1 en fonction du temps T d'une porte.</li>
                     <li>Donner le schéma d'un additionneur 4 bits complet à partir de cellules 1 bit (Ripple Carry Adder).</li>
                     <li>Quel est alors le temps d'établissement de S0, S1, S2, S3 et C4?</li>
                     <li>Quel est le principal défaut de cette conception?</li>
                     <li>Décrivez en VHDL un additionneur 1 bit.</li>
                     <li>Décrivez en VHDL un additionneur 4 bits à propagation de retenue.</li>
                  </ul>
                 <p><strong>(b) Additionneur avec anticipation de retenue (Carry Lookahead)</strong></p>
                  <ul>
                     <li>Donner l'expression de C1, C2, C3 et C4 en fonction des entrées Ai, Bi et C0 (sans dépendance série). (Indice: introduire les termes Generate Gi = Ai.Bi et Propagate Pi = Ai+Bi ou Ai\( \oplus \)Bi).</li>
                     <li>Sachant que l'on peut utiliser des portes logiques à entrées multiples, quel est le temps d'établissement des Si et des Ci?</li>
                  </ul>

                 <p><strong>2. Additionneur 16 bits</strong></p>
                 <p>On réalise un additionneur 16 bits à l'aide d'additionneurs 4 bits des deux types précédents.</p>
                  <ul>
                     <li>Comparer les performances des deux additionneurs 16 bits ainsi réalisés.</li>
                     <li>Conclure.</li>
                  </ul>

                 <p><strong>3. Additionneur soustracteur en complément à 2</strong></p>
                 <p>Réalisation d'un additionneur-soustracteur A ± B contrôlé par CD (0=Addition, 1=Soustraction).</p>
                  <ul>
                     <li>Proposer un montage réalisant le complément à 1 de B commandé par CD. (Indice: XOR).</li>
                     <li>Rappeler la différence entre complément à 1 et complément à 2. Proposer un montage complet d'additionneur-soustracteur commandé par CD. (Indice: utiliser Cin).</li>
                  </ul>
            </section>

            <hr>

             <section>
                 <header class="td-upmc-header">
                      <h3>TD 5 et 6 : Bascules D et Compteurs</h3>
                      <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. Bascules D.</strong></p>
                 <p>Dessinez sur la figure 4 le chronogramme correspondant aux sorties Q et \( \overline{Q} \) de la bascule D représentée.</p>
                  <div class="placeholder">[Image Placeholder: Bascule D et Chronogramme (Figure 4, Page 11)]</div>

                 <p><strong>2. Compteurs asynchrones.</strong></p>
                  <ol type="a">
                     <li>Dessinez le schéma d'un diviseur de fréquence par 2 à base de bascules D ( \( D = \overline{Q} \) ).</li>
                     <li>Dessinez le schéma et le chronogramme de sortie d'un décompteur asynchrone modulo 8 réalisé à partir de bascules D.</li>
                     <li>Comment modifier le schéma précédent pour obtenir un compteur asynchrone modulo 8 ?</li>
                  </ol>

                 <p><strong>3. Compteurs synchrones.</strong></p>
                 <p>On souhaite réaliser un compteur synchrone modulo 5 (0 -> 1 -> 2 -> 3 -> 4 -> 0).</p>
                  <ol type="a">
                     <li>Combien de bascules D sont nécessaires ? (Réponse: 3, pour coder 0 à 4)</li>
                     <li>Établissez la table de vérité de ce compteur (état présent Q2 Q1 Q0 -> état suivant Q2+ Q1+ Q0+).</li>
                     <li>A l'aide de tableaux de Karnaugh, donnez les équations des entrées Di (\( D_2, D_1, D_0 \)) des différentes bascules en fonction de Q2, Q1, Q0. (Rappel: Pour une bascule D, \( Q_{n+1} = D \)).</li>
                     <li>Étudiez l'évolution temporelle du compteur si, lors de la mise sous tension, ce dernier démarre dans les états interdits 6 (110) ou 7 (111). Revient-il au cycle normal?</li>
                  </ol>

                 <p><strong>4. Registre à décalage</strong></p>
                  <div class="placeholder">[Image Placeholder: Registre à décalage 4 bits (Figure 5, Page 12)]</div>
                  <ol type="a">
                     <li>On part de l'état Q = 1011 (Q4=1, Q3=0, Q2=1, Q1=1). Donner la liste des 5 états suivants dans les 4 cas: i. E = 0; ii. E = 1; iii. E = Q3; iv. E = S (=Q1). Compléter les tableaux A, B, C et D. Donner la valeur décimale VD correspondante à chaque état.</li>
                      <div class="placeholder">[Image Placeholder: Tableaux A, B, C, D (Page 12)]</div>
                     <li>Au bout de ces 5 états, quelle est la périodicité observée dans les valeurs successives de Q dans chacun des cas (en régime permanent) ?</li>
                     <li>On part toujours de Q = 1011, mais cette fois-ci on câble \( E = Q_4 \oplus Q_3 \oplus Q_2 \). (LFSR - Registre à décalage à rétroaction linéaire).
                         <ol type="i">
                            <li>Faire le schéma logique du montage avec un (ou des) OU à 3 entrées (XOR). Donner la série des états obtenus dans le tableau E.</li>
                             <div class="placeholder">[Image Placeholder: Tableau E et Chronogramme H, S (Figure 6, Page 13)]</div>
                            <li>Montrer qu'au bout d'un certain nombre d'états (combien ?), il ne reste plus qu'un seul "1" qui "tourne" dans le registre. Porter alors sur le diagramme de la figure 6 les signaux H et S. En régime permanent, quelle est la période de S ?</li>
                            <li>Quelle fonction S(H) réalise le registre ?</li>
                            <li>Quelle serait la fonction réalisée si le registre comportait 5 bascules ? Donner une application possible d'un tel montage. (Générateur de séquence pseudo-aléatoire, compteur Johnson/anneau...).</li>
                         </ol>
                    </li>
                  </ol>

                 <p><strong>5. compteur modulo 10.</strong></p>
                 <p>On désire réaliser un compteur modulo 10 synchrone (0 à 9) à l'aide des 4 bascules D de la figure 7. Chaque bascule j est commandée par une horloge Hj dérivée de l'horloge principale H.</p>
                  <div class="placeholder">[Image Placeholder: Compteur Modulo 10 (Figure 7, Page 14)]</div>
                 <p>Les dix états sont définis par \( \sum_{k=0}^{3} Q_k 2^k = 0, 1, ..., 9 \).</p>
                 <p>Le signal d'horloge Hj de la j-ème bascule est \( H_j = H + K_j \) où H est actif sur front montant. (Note: Cette formule est inhabituelle, H+Kj suggère une validation, pas une génération d'horloge. Supposons que cela signifie que l'entrée D est conditionnée par Kj).</p>
                  <ol type="a">
                     <li>Quelles sont les valeurs des différentes grandeurs logiques Kj (conditions pour que l'entrée Dj soit recopiée?) pour les dix états du compteur ?</li>
                     <li>Donner les expressions des Kj en fonction des sorties Qk à l'aide des diagrammes de Karnaugh.</li>
                     <li>Etudier l'évolution temporelle si le compteur démarre dans un état interdit (10 à 15).</li>
                     <li>Donner ensuite un schéma de câblage du compteur à l'aide de portes NAND et OU.</li>
                     <li>Décrivez en VHDL ce compteur.</li>
                  </ol>
            </section>

            <hr>

             <section>
                 <header class="td-upmc-header">
                      <h3>TD 7 : Arithmétique pipelinée</h3>
                       <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. Multiplieur</strong></p>
                  <ol type="a">
                      <li>Table de vérité d'un multiplieur 1 bit (a, b -> p).</li>
                      <li>Schéma d'un multiplieur 3 bits (A*B->P) utilisant multiplieurs 1 bit et additionneurs 1 bit (propagation de retenue).</li>
                      <li>Si tp est le temps de propagation (mult 1 bit ou add 1 bit), déterminer le temps de calcul d'une multiplication 3 bits.</li>
                      <li>Déterminer le temps de calcul de deux multiplications successives.</li>
                  </ol>

                 <p><strong>2. Multiplieur Pipeliné</strong></p>
                  <ol type="a">
                      <li>Modifier le schéma précédent pour incorporer des éléments de mémorisation (registres) pour réaliser un multiplieur 3 bits pipeliné (horloge CLK).</li>
                      <li>Déterminer en fonction de tclk (période d'horloge) le temps de calcul d'une multiplication. (Latence)</li>
                      <li>Déterminer en fonction de tclk le temps de calcul de deux multiplications successives. (Débit)</li>
                      <li>Si tclk est proche de tp, estimer l'accélération (débit) de ce multiplieur pipeliné par rapport au multiplieur non pipeliné.</li>
                      <li>Généraliser pour un multiplieur N bits.</li>
                  </ol>

                 <p><strong>3. Multiplication Accumulation Pipeliné</strong></p>
                 <p>On désire réaliser le calcul \( va = |a - b| \) (valeur absolue de la différence) pour a et b (nombres binaires 3 bits).</p>
                  <div class="placeholder">[Image Placeholder: Montage Calcul Valeur Absolue (Figure 8, Page 15)]</div>
                 <p>Temps de propagation: Soustraction: 4 ns, Valeur Absolue: 6 ns.</p>
                  <ol type="a">
                      <li>On désire pipeliner cet opérateur en 2 étages (soustraction, valeur absolue). Modifiez le schéma pour obtenir un opérateur pipeliné.</li>
                      <li>Calculer la fréquence maximale (1/tclk_min) à laquelle pourra être cadencé cet opérateur pipeliné.</li>
                      <li>A l'aide d'un multiplexeur 2 vers 1 (3 bits), réalisez le schéma d'un opérateur (non pipeliné) de calcul de valeur absolue (Indice: tester le signe du résultat de a-b).</li>
                  </ol>
            </section>

            <hr>

            <section>
                 <header class="td-upmc-header">
                      <h3>TD 8 : Technologie</h3>
                       <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. Analyse d'une porte CMOS</strong></p>
                 <p>Soit le schéma en technologie CMOS de la Figure 9 (2 entrées A, B; 1 sortie S).</p>
                  <div class="placeholder">[Image Placeholder: Schéma Porte CMOS (Figure 9, Page 17)]</div>
                  <p>Déterminer la fonction logique S réalisée par ce circuit.</p>

                 <p><strong>2. Synthèse de portes CMOS</strong></p>
                 <p>Réaliser le schéma en technologie CMOS des fonctions logiques:</p>
                 <ol type="a">
                     <li>\( S = \overline{A \cdot B + C} \) (NOR implicite?) Non, (NON( (ET) OU C ))</li>
                     <li>\( S = A \oplus B \) (XOR)</li>
                     <li>\( S = \overline{A + B \cdot C} \) (NOR implicite?) Non, (NON( A OU (ET) ))</li>
                 </ol>

                <p><strong>3. Compléter un schéma CMOS</strong></p>
                 <p>Compléter le schéma en technologie CMOS de la figure 10 pour réaliser une fonction donnée (non spécifiée, mais le réseau PMOS est dessiné). Déduire la fonction réalisée.</p>
                  <div class="placeholder">[Image Placeholder: Schéma CMOS à compléter (Figure 10, Page 17)]</div>
            </section>

            <hr>

            <section>
                 <header class="td-upmc-header">
                      <h3>TD 9 : CAN - CNA</h3>
                       <div class="placeholder">[Image Placeholder: UPMC Logo]</div>
                  </header>

                 <p><strong>1. CAN à rampe</strong></p>
                 <p>Convertisseur tension continue U0 (0 à U0max) en mot binaire 4 bits. Comparaison de U0 à une rampe linéaire générée par un compteur.</p>
                  <div class="placeholder">[Image Placeholder: Schéma CAN à Rampe (Figure 11, Page 19)]</div>
                 <p><strong>Fonctionnement général</strong></p>
                  <ol type="a">
                     <li>En quoi ce montage constitue-t-il un convertisseur Analogique - Numérique ?</li>
                     <li>Où se trouve le résultat final ? (Compteur NA)</li>
                     <li>Identifier sur la figure les différentes parties précitées (comparateur, compteur, générateur de rampe?, logique de contrôle?).</li>
                  </ol>
                 <p>Un deuxième compteur (NB) assure le séquencement.</p>
                   <ol type="a">
                     <li>A quel moment le résultat final (du compteur NA) doit-il être mémorisé ? (Quand la rampe dépasse U0, sortie U du comparateur bascule).</li>
                     <li>Quelle partie du montage (autour de X) réalise le décodage de cet instant ? (Portes logiques générant X)</li>
                     <li>Quelles autres fonctions assure-t-elle ? (Arrêt compteur NA, Reset compteur NB?, Mémorisation résultat?).</li>
                  </ol>
                 <p><strong>Calcul des composants</strong></p>
                  <ol type="a">
                     <li>Exprimer X en fonction de H0 (horloge compteur A?) et des Qi du compteur A. Compléter le chronogramme de X (Figure 12).</li>
                      <div class="placeholder">[Image Placeholder: Diagramme CAN à Rampe (Figure 12, Page 20)]</div>
                     <li>Exprimer V+ (tension de la rampe) en fonction de t, I0, R0, C0 et T0 (période Ho) quand l'interrupteur (commandé par X?) est ouvert (X=0) et fermé (X=1). (Rampe linéaire pendant X=0: \( V_+ = (I_0/C_0)t \)? Décharge rapide par R0 quand X=1?).</li>
                     <li>En déduire C0 en fonction de I0, T0, U0max et N (nb bits) pour résolution optimale. A.N : I0=200mA; T0=10ms; U0max=1V; N=4 bits.</li>
                     <li>Quel est alors le temps de conversion ? (Max \( 2^N T_0 \)).</li>
                     <li>Calculer R0 pour décharge < 1% U0max en un temps donné (non spécifié).</li>
                     <li>Avec les valeurs précédentes, compléter les chronogrammes (Fig 12) pour U0 = 0,61V.</li>
                     <li>Ecrire la table donnant la valeur en volt déduite de NC (résultat compteur) en fonction de NC. Quelle est la précision de ce CAN ?</li>
                  </ol>

                 <p><strong>2. CNA par modification du rapport cyclique (PWM DAC)</strong></p>
                  <div class="placeholder">[Image Placeholder: Schéma CNA PWM (Figure 13, Page 20)]</div>
                  <ol type="a">
                     <li>Rappeler les conditions pour qu'un signal logique H (période N*T0, rapport cyclique n/N) attaquant un filtre RC donne une tension de sortie proportionnelle à n/N. (Fréquence signal >> fréquence coupure RC).</li>
                     <li>Expliquer le fonctionnement du montage (Comparateur A<B, Compteur?).</li>
                     <li>Tracer les chronogrammes de H (?), Q0 à Q3 (compteur?), Vcomp et Vs pour le mot à convertir 1011.</li>
                     <li>Comment réaliser un CNA 8 bits sur le même principe?</li>
                     <li>Quel est le principal défaut de ce montage ? (Lenteur, dépendance de la précision du filtre RC et des niveaux logiques).</li>
                  </ol>
            </section>

        </article>
        <!-- End Module 9 Content -->

    </main>
    <!-- End Main Content -->

    <!-- Footer -->
    <footer>
        <hr>
        <p style="text-align: center; font-size: 0.8em;">Fin du document HTML.</p>
         <p class="footer-watermark">Sources: P. Le Brun (Lycée L. Armand) / A. Amari (UPMC) / B. Decoux</p>
    </footer>

    <script>
        document.addEventListener("DOMContentLoaded", function() {
            renderMathInElement(document.body, {
                delimiters: [
                    {left: '$$', right: '$$', display: true},
                    {left: '\\[', right: '\\]', display: true},
                    {left: '$', right: '$', display: false},
                    {left: '\\(', right: '\\)', display: false}
                ]
            });
        });
    </script>
</body>
</html>
