TimeQuest Timing Analyzer report for mse
Sun Jun 23 22:18:06 2013
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'MSE_SCLK'
 12. Setup: 'flash|maxii_ufm_block1|osc'
 13. Hold: 'flash|maxii_ufm_block1|osc'
 14. Hold: 'MSE_SCLK'
 15. Minimum Pulse Width: 'MSE_SCLK'
 16. Minimum Pulse Width: 'flash|maxii_ufm_block1|osc'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; mse                                                              ;
; Device Family      ; MAX II                                                           ;
; Device Name        ; EPM1270T144C5                                                    ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+----------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; flash|maxii_ufm_block1|osc ; Base ; 181.818 ; 5.5 MHz    ; 0.000 ; 90.909 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { flash|maxii_ufm_block1|osc } ;
; MSE_SCLK                   ; Base ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MSE_SCLK }                   ;
+----------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Fmax Summary                                                     ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 10.0 MHz   ; 10.0 MHz        ; flash|maxii_ufm_block1|osc ;      ;
; 121.15 MHz ; 121.15 MHz      ; MSE_SCLK                   ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Setup Summary                                       ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; MSE_SCLK                   ; -7.254 ; -415.938      ;
; flash|maxii_ufm_block1|osc ; 81.818 ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------+
; Hold Summary                                         ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; flash|maxii_ufm_block1|osc ; -20.046 ; -38.271       ;
; MSE_SCLK                   ; 1.898   ; 0.000         ;
+----------------------------+---------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------------------+
; Minimum Pulse Width Summary                         ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; MSE_SCLK                   ; -2.289 ; -2.289        ;
; flash|maxii_ufm_block1|osc ; 60.909 ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MSE_SCLK'                                                                                                                                            ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.254 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.921      ;
; -7.254 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.921      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.087 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.754      ;
; -7.085 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.752      ;
; -7.075 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.742      ;
; -7.075 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.742      ;
; -6.963 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.630      ;
; -6.944 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.611      ;
; -6.944 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.611      ;
; -6.918 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.585      ;
; -6.918 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.585      ;
; -6.908 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.908 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.575      ;
; -6.906 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.573      ;
; -6.784 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.451      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.777 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.444      ;
; -6.775 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.442      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.751 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.418      ;
; -6.749 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.416      ;
; -6.742 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[4]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.409      ;
; -6.729 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.396      ;
; -6.724 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[1]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.391      ;
; -6.719 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[7]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.386      ;
; -6.697 ; port_io_interface:port_io|state[2] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.364      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[6] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[1] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[2] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[3] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[0] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[5] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[4] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.685 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_dir_r[7] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.352      ;
; -6.667 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[5]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.334      ;
; -6.665 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|data_r[2]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.332      ;
; -6.653 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.320      ;
; -6.627 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.294      ;
; -6.614 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.281      ;
; -6.614 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.281      ;
; -6.610 ; port_io_interface:port_io|state[0] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.277      ;
; -6.598 ; port_io_interface:port_io|state[6] ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.265      ;
; -6.585 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port2_r[3]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.252      ;
; -6.575 ; port_io_interface:port_io|state[2] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.242      ;
; -6.572 ; port_io_interface:port_io|state[4] ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.239      ;
; -6.563 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[4]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.230      ;
; -6.545 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[1]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.212      ;
; -6.540 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[7]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.207      ;
; -6.520 ; port_io_interface:port_io|state[2] ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.187      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[6] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[1] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[2] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[3] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[0] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[5] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[4] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.506 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|port2_dir_r[7] ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.173      ;
; -6.488 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[5]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.155      ;
; -6.488 ; port_io_interface:port_io|state[0] ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.155      ;
; -6.486 ; port_io_interface:port_io|state[7] ; port_io_interface:port_io|data_r[2]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.153      ;
; -6.484 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.151      ;
; -6.458 ; port_io_interface:port_io|state[2] ; port_io_interface:port_io|port2_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.125      ;
; -6.458 ; port_io_interface:port_io|state[2] ; port_io_interface:port_io|port2_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.125      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.447 ; port_io_interface:port_io|state[3] ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.114      ;
; -6.435 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port1_r[0]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.102      ;
; -6.435 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port1_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.102      ;
; -6.435 ; port_io_interface:port_io|state[5] ; port_io_interface:port_io|port1_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 1.000        ; 0.000      ; 7.102      ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'flash|maxii_ufm_block1|osc'                                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 81.818  ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 80.000     ;
; 81.818  ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 80.000     ;
; 157.861 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 6.298      ;
; 158.000 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 6.159      ;
; 158.170 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 5.989      ;
; 158.330 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 6.289      ;
; 158.539 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 5.620      ;
; 158.757 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 5.862      ;
; 159.130 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 5.029      ;
; 159.132 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 5.487      ;
; 159.363 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 5.256      ;
; 159.389 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 5.230      ;
; 160.043 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.801      ; 4.576      ;
; 160.823 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 3.336      ;
; 161.167 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 2.992      ;
; 161.864 ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 2.341      ; 2.295      ;
; 172.732 ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; -2.341     ; 6.412      ;
; 174.334 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.151      ;
; 174.334 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.151      ;
; 174.334 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.151      ;
; 174.334 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.151      ;
; 174.334 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.151      ;
; 174.473 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.012      ;
; 174.473 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.012      ;
; 174.473 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.012      ;
; 174.473 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.012      ;
; 174.473 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 7.012      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.579 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.906      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.605 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.880      ;
; 174.643 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.842      ;
; 174.643 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.842      ;
; 174.643 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.842      ;
; 174.643 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.842      ;
; 174.643 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.842      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.680 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.805      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.706 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.779      ;
; 174.729 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.756      ;
; 174.729 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.756      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.816 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.669      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.842 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.643      ;
; 174.868 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.617      ;
; 174.868 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.617      ;
; 174.891 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.594      ;
; 174.891 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.594      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.924 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.561      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
; 174.950 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 181.818      ; 0.000      ; 6.535      ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'flash|maxii_ufm_block1|osc'                                                                                                                                                                                                                                                     ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -20.046 ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 2.295      ;
; -19.349 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 2.992      ;
; -19.005 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 3.336      ;
; -18.225 ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 4.576      ;
; -17.571 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 5.230      ;
; -17.545 ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 5.256      ;
; -17.314 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 5.487      ;
; -17.312 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 5.029      ;
; -16.939 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 5.862      ;
; -16.721 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 5.620      ;
; -16.512 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.801      ; 6.289      ;
; -16.352 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 5.989      ;
; -16.182 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 6.159      ;
; -16.043 ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 2.341      ; 6.298      ;
; 1.376   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.597      ;
; 1.376   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.597      ;
; 1.378   ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ; flash_altufm_parallel_71o:flash|real_decode2_dffe                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.599      ;
; 1.388   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.609      ;
; 1.390   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.611      ;
; 1.393   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.614      ;
; 1.395   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.616      ;
; 1.399   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.620      ;
; 1.650   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.871      ;
; 1.650   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.871      ;
; 1.650   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.871      ;
; 1.650   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.871      ;
; 1.651   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.872      ;
; 1.653   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.874      ;
; 1.654   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 1.875      ;
; 2.176   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.397      ;
; 2.179   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.400      ;
; 2.264   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.485      ;
; 2.299   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.520      ;
; 2.313   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.534      ;
; 2.497   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.718      ;
; 2.662   ; flash_altufm_parallel_71o:flash|real_decode2_dffe                                   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.883      ;
; 2.662   ; flash_altufm_parallel_71o:flash|real_decode2_dffe                                   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 2.883      ;
; 2.834   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.055      ;
; 2.993   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.214      ;
; 3.008   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.229      ;
; 3.011   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.232      ;
; 3.020   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.241      ;
; 3.119   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.340      ;
; 3.122   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.343      ;
; 3.192   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.413      ;
; 3.204   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.425      ;
; 3.233   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.454      ;
; 3.315   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.536      ;
; 3.320   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.541      ;
; 3.357   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.578      ;
; 3.400   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.621      ;
; 3.479   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.700      ;
; 3.560   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.781      ;
; 3.588   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.809      ;
; 3.673   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.894      ;
; 3.700   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.921      ;
; 3.702   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 3.923      ;
; 3.831   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.052      ;
; 3.907   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|gated_clk2_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.128      ;
; 4.261   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.482      ;
; 4.261   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.482      ;
; 4.261   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.482      ;
; 4.261   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.482      ;
; 4.261   ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.482      ;
; 4.262   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|gated_clk2_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.483      ;
; 4.284   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.505      ;
; 4.606   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.827      ;
; 4.606   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.827      ;
; 4.606   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.827      ;
; 4.606   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.827      ;
; 4.606   ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.827      ;
; 4.708   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.929      ;
; 4.724   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.945      ;
; 4.733   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.954      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.752   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.973      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.778   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 4.999      ;
; 4.851   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.072      ;
; 5.041   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ; flash_altufm_parallel_71o:flash|gated_clk2_dffe                                     ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.262      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
; 5.107   ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 0.000        ; 0.000      ; 5.328      ;
+---------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MSE_SCLK'                                                                                                                                              ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.898 ; port_io_interface:port_io|data_r[6]  ; port_io_interface:port_io|data_r[6]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.119      ;
; 1.899 ; port_io_interface:port_io|data_r[4]  ; port_io_interface:port_io|data_r[4]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.120      ;
; 2.107 ; port_io_interface:port_io|data_r[5]  ; port_io_interface:port_io|data_r[5]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.328      ;
; 2.117 ; port_io_interface:port_io|data_r[7]  ; port_io_interface:port_io|data_r[7]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.338      ;
; 2.134 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.356      ;
; 2.143 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.364      ;
; 2.211 ; port_io_interface:port_io|data_r[0]  ; port_io_interface:port_io|data_r[0]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.432      ;
; 2.211 ; port_io_interface:port_io|data_r[3]  ; port_io_interface:port_io|data_r[3]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.432      ;
; 2.212 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; port_io_interface:port_io|data_r[2]  ; port_io_interface:port_io|data_r[2]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.433      ;
; 2.230 ; port_io_interface:port_io|read_write ; port_io_interface:port_io|read_write     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.451      ;
; 2.250 ; port_io_interface:port_io|state[4]   ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.471      ;
; 2.250 ; port_io_interface:port_io|state[5]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.471      ;
; 2.533 ; port_io_interface:port_io|state[6]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.754      ;
; 2.616 ; port_io_interface:port_io|state[7]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.837      ;
; 2.634 ; port_io_interface:port_io|data_r[1]  ; port_io_interface:port_io|data_r[1]      ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 2.855      ;
; 2.966 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[1]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.187      ;
; 2.967 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.188      ;
; 2.975 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.196      ;
; 3.077 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[2]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.298      ;
; 3.078 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.299      ;
; 3.086 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.307      ;
; 3.152 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.373      ;
; 3.188 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[3]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.409      ;
; 3.190 ; port_io_interface:port_io|state[5]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.411      ;
; 3.197 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.418      ;
; 3.299 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[4]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.520      ;
; 3.301 ; port_io_interface:port_io|state[5]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.522      ;
; 3.365 ; port_io_interface:port_io|state[6]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.586      ;
; 3.511 ; port_io_interface:port_io|state[4]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.732      ;
; 3.511 ; port_io_interface:port_io|state[4]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.732      ;
; 3.511 ; port_io_interface:port_io|state[4]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.732      ;
; 3.547 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.768      ;
; 3.547 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.768      ;
; 3.547 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.768      ;
; 3.621 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.842      ;
; 3.666 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.887      ;
; 3.666 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.887      ;
; 3.666 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.887      ;
; 3.768 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[5]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[6]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.989      ;
; 3.768 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|state[7]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 3.989      ;
; 3.969 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|read_write     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.190      ;
; 4.000 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[0]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.221      ;
; 4.000 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[4]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.221      ;
; 4.000 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[5]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.221      ;
; 4.000 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[6]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.221      ;
; 4.000 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[7]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.221      ;
; 4.003 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|read_write     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.224      ;
; 4.279 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|state[0]       ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.500      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[0]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[3]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[4]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[5]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[6]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.301 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_r[7]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.522      ;
; 4.341 ; port_io_interface:port_io|state[3]   ; port_io_interface:port_io|read_write     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.562      ;
; 4.435 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port2_r[3]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.656      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[0]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[1]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[2]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[3]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[4]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[5]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[6]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.582 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_r[7]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.803      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[1] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[2] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[3] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[0] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[5] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[4] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[7] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.586 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|port0_dir_r[6] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.807      ;
; 4.629 ; port_io_interface:port_io|state[2]   ; port_io_interface:port_io|read_write     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.850      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[1] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[2] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[3] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[0] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[5] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[4] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[7] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.774 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port0_dir_r[6] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 4.995      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[6] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[1] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[2] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[3] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[0] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[5] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[4] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.793 ; port_io_interface:port_io|state[1]   ; port_io_interface:port_io|port1_dir_r[7] ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.014      ;
; 4.794 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|port2_r[0]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.015      ;
; 4.794 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|port2_r[4]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.015      ;
; 4.794 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|port2_r[5]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.015      ;
; 4.794 ; port_io_interface:port_io|state[0]   ; port_io_interface:port_io|port2_r[6]     ; MSE_SCLK     ; MSE_SCLK    ; 0.000        ; 0.000      ; 5.015      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'MSE_SCLK'                                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; MSE_SCLK ; Rise       ; MSE_SCLK                                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[6]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[6]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[7]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|data_r[7]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[6]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[6]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[7]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port0_r[7]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[6]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[6]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[7]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port1_r[7]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_dir_r[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_r[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; MSE_SCLK ; Rise       ; port_io_interface:port_io|port2_r[1]     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'flash|maxii_ufm_block1|osc'                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------------------------------------------+
; 60.909 ; 90.909       ; 30.000         ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ;
; 60.909 ; 90.909       ; 30.000         ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT            ;
; 60.909 ; 90.909       ; 30.000         ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ;
; 60.909 ; 90.909       ; 30.000         ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|wire_maxii_ufm_block1_drdout                        ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|deco1_dffe                                          ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|deco2_dffe                                          ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|gated_clk1_dffe                                     ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|gated_clk2_dffe                                     ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|gated_clk2_dffe                                     ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[0] ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[1] ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[2] ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[3] ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|lpm_counter:cntr2|cntr_dsj:auto_generated|safe_q[4] ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[0]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[10]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[11]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[12]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[13]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[14]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[15]                                  ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[1]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[2]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[3]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[4]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[5]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[6]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[7]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[8]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|piso_sipo_dffe[9]                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|real_decode2_dffe                                   ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|real_decode2_dffe                                   ;
; 90.643 ; 90.909       ; 0.266          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ;
; 90.643 ; 90.909       ; 0.266          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash_altufm_parallel_71o:flash|real_decode_dffe                                    ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella0|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella0|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella1|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella1|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella2|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella2|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella3|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella3|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella4|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|cntr2|auto_generated|counter_cella4|clk                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|deco1_dffe|clk                                                                ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|deco1_dffe|clk                                                                ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|deco2_dffe|clk                                                                ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|deco2_dffe|clk                                                                ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk1_dffe|clk                                                           ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk1_dffe|clk                                                           ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|clk                                                           ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|clk                                                           ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|combout                                                       ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|combout                                                       ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|datad                                                         ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|gated_clk2_dffe|datad                                                         ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|maxii_ufm_block1|arclk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|maxii_ufm_block1|arclk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|maxii_ufm_block1|drclk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|maxii_ufm_block1|drclk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[0]|clk                                                         ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[0]|clk                                                         ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[10]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[10]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[11]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[11]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[12]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[12]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[13]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[13]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[14]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[14]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[15]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[15]|clk                                                        ;
; 90.909 ; 90.909       ; 0.000          ; High Pulse Width ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[1]|clk                                                         ;
; 90.909 ; 90.909       ; 0.000          ; Low Pulse Width  ; flash|maxii_ufm_block1|osc ; Rise       ; flash|piso_sipo_dffe[1]|clk                                                         ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MSE_RESETN  ; MSE_SCLK   ; 2.033  ; 2.033  ; Rise       ; MSE_SCLK        ;
; MSE_SDI[*]  ; MSE_SCLK   ; 0.011  ; 0.011  ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 0.011  ; 0.011  ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; -0.229 ; -0.229 ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 0.012  ; 0.012  ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 0.012  ; 0.012  ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; -1.480 ; -1.480 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; -0.684 ; -0.684 ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; -0.257 ; -0.257 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; -0.400 ; -0.400 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; -0.813 ; -0.813 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; -0.257 ; -0.257 ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 0.527  ; 0.527  ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; -0.366 ; -0.366 ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 0.493  ; 0.493  ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 0.480  ; 0.480  ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 0.368  ; 0.368  ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; -0.163 ; -0.163 ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 0.527  ; 0.527  ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 0.254  ; 0.254  ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 0.109  ; 0.109  ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; -0.440 ; -0.440 ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; -0.878 ; -0.878 ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; -1.173 ; -1.173 ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; -0.444 ; -0.444 ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; -1.120 ; -1.120 ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; -0.883 ; -0.883 ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; -0.440 ; -0.440 ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; -1.111 ; -1.111 ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; -0.567 ; -0.567 ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 1.454  ; 1.454  ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 0.119  ; 0.119  ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 1.454  ; 1.454  ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; -1.177 ; -1.177 ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 0.205  ; 0.205  ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; -0.537 ; -0.537 ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; -0.507 ; -0.507 ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 0.162  ; 0.162  ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; -0.486 ; -0.486 ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MSE_RESETN  ; MSE_SCLK   ; -1.479 ; -1.479 ; Rise       ; MSE_SCLK        ;
; MSE_SDI[*]  ; MSE_SCLK   ; 2.676  ; 2.676  ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 2.676  ; 2.676  ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 2.025  ; 2.025  ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 2.748  ; 2.748  ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 1.921  ; 1.921  ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 2.748  ; 2.748  ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 1.995  ; 1.995  ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 2.728  ; 2.728  ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 2.728  ; 2.728  ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 1.937  ; 1.937  ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 1.928  ; 1.928  ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 0.920  ; 0.920  ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 0.920  ; 0.920  ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 0.061  ; 0.061  ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 0.074  ; 0.074  ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 0.186  ; 0.186  ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 0.717  ; 0.717  ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 0.027  ; 0.027  ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 0.300  ; 0.300  ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 0.445  ; 0.445  ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 1.727  ; 1.727  ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 1.432  ; 1.432  ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 1.727  ; 1.727  ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 0.998  ; 0.998  ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 1.674  ; 1.674  ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 1.437  ; 1.437  ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 0.994  ; 0.994  ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 1.665  ; 1.665  ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 1.121  ; 1.121  ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 1.731  ; 1.731  ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 0.435  ; 0.435  ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; -0.900 ; -0.900 ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 1.731  ; 1.731  ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 0.349  ; 0.349  ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 1.091  ; 1.091  ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 1.061  ; 1.061  ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 0.392  ; 0.392  ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 1.040  ; 1.040  ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 14.294 ; 14.294 ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.620 ; 13.620 ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 14.294 ; 14.294 ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 14.158 ; 14.158 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 13.566 ; 13.566 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.561 ; 13.561 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 14.158 ; 14.158 ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 13.755 ; 13.755 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 12.835 ; 12.835 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.703 ; 13.703 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.755 ; 13.755 ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 13.600 ; 13.600 ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 13.600 ; 13.600 ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 13.056 ; 13.056 ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 12.624 ; 12.624 ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 13.042 ; 13.042 ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 12.639 ; 12.639 ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 13.227 ; 13.227 ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 12.506 ; 12.506 ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 12.483 ; 12.483 ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 13.539 ; 13.539 ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 13.539 ; 13.539 ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 12.908 ; 12.908 ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 13.354 ; 13.354 ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 12.965 ; 12.965 ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 13.462 ; 13.462 ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 12.928 ; 12.928 ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 13.017 ; 13.017 ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 13.025 ; 13.025 ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 13.842 ; 13.842 ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 13.050 ; 13.050 ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 13.842 ; 13.842 ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 12.949 ; 12.949 ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 13.081 ; 13.081 ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 13.024 ; 13.024 ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 13.025 ; 13.025 ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 13.212 ; 13.212 ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 13.056 ; 13.056 ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 13.620 ; 13.620 ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.620 ; 13.620 ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 14.294 ; 14.294 ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 13.561 ; 13.561 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 13.566 ; 13.566 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.561 ; 13.561 ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 14.158 ; 14.158 ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 12.835 ; 12.835 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 12.835 ; 12.835 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.703 ; 13.703 ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.755 ; 13.755 ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 12.483 ; 12.483 ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 13.600 ; 13.600 ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 13.056 ; 13.056 ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 12.624 ; 12.624 ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 13.042 ; 13.042 ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 12.639 ; 12.639 ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 13.227 ; 13.227 ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 12.506 ; 12.506 ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 12.483 ; 12.483 ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 12.908 ; 12.908 ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 13.539 ; 13.539 ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 12.908 ; 12.908 ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 13.354 ; 13.354 ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 12.965 ; 12.965 ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 13.462 ; 13.462 ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 12.928 ; 12.928 ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 13.017 ; 13.017 ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 13.025 ; 13.025 ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 12.949 ; 12.949 ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 13.050 ; 13.050 ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 13.842 ; 13.842 ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 12.949 ; 12.949 ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 13.081 ; 13.081 ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 13.024 ; 13.024 ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 13.025 ; 13.025 ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 13.212 ; 13.212 ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 13.056 ; 13.056 ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 12.371 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 12.371 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.084 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 14.494 ;      ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 15.111 ;      ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 15.081 ;      ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 15.111 ;      ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 14.494 ;      ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 15.093 ;      ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 14.494 ;      ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 14.494 ;      ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 14.494 ;      ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 14.396 ;      ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 14.396 ;      ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 14.404 ;      ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 14.396 ;      ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 14.404 ;      ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 14.396 ;      ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 14.404 ;      ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 14.404 ;      ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 14.404 ;      ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 14.062 ;      ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 14.062 ;      ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 15.713 ;      ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 14.504 ;      ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 12.371 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 12.371 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.084 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.623 ;      ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.062 ;      ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 11.816 ;      ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 12.433 ;      ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 12.403 ;      ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 12.433 ;      ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 11.816 ;      ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 12.415 ;      ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 11.816 ;      ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 11.816 ;      ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 11.816 ;      ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 12.256 ;      ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 12.256 ;      ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 12.264 ;      ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 12.256 ;      ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 12.264 ;      ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 12.256 ;      ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 12.264 ;      ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 12.264 ;      ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 12.264 ;      ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 11.933 ;      ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 11.933 ;      ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 13.584 ;      ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 12.375 ;      ; Rise       ; MSE_SCLK        ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 12.371    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 12.371    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.084    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 14.494    ;           ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 15.111    ;           ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 15.081    ;           ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 15.111    ;           ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 14.494    ;           ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 15.093    ;           ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 14.494    ;           ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 14.494    ;           ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 14.494    ;           ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 14.396    ;           ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 14.396    ;           ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 14.404    ;           ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 14.396    ;           ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 14.404    ;           ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 14.396    ;           ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 14.404    ;           ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 14.404    ;           ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 14.404    ;           ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 14.062    ;           ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 14.062    ;           ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 15.713    ;           ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 14.504    ;           ; Rise       ; MSE_SCLK        ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MSE_SDI[*]  ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[1] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDI[5] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
; MSE_SDO[*]  ; MSE_SCLK   ; 12.371    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[1] ; MSE_SCLK   ; 12.371    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[2] ; MSE_SCLK   ; 13.084    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SDO[5] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
; MSE_SLE[*]  ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[1] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[4] ; MSE_SCLK   ; 13.623    ;           ; Rise       ; MSE_SCLK        ;
;  MSE_SLE[5] ; MSE_SCLK   ; 13.062    ;           ; Rise       ; MSE_SCLK        ;
; port0[*]    ; MSE_SCLK   ; 11.816    ;           ; Rise       ; MSE_SCLK        ;
;  port0[0]   ; MSE_SCLK   ; 12.433    ;           ; Rise       ; MSE_SCLK        ;
;  port0[1]   ; MSE_SCLK   ; 12.403    ;           ; Rise       ; MSE_SCLK        ;
;  port0[2]   ; MSE_SCLK   ; 12.433    ;           ; Rise       ; MSE_SCLK        ;
;  port0[3]   ; MSE_SCLK   ; 11.816    ;           ; Rise       ; MSE_SCLK        ;
;  port0[4]   ; MSE_SCLK   ; 12.415    ;           ; Rise       ; MSE_SCLK        ;
;  port0[5]   ; MSE_SCLK   ; 11.816    ;           ; Rise       ; MSE_SCLK        ;
;  port0[6]   ; MSE_SCLK   ; 11.816    ;           ; Rise       ; MSE_SCLK        ;
;  port0[7]   ; MSE_SCLK   ; 11.816    ;           ; Rise       ; MSE_SCLK        ;
; port1[*]    ; MSE_SCLK   ; 12.256    ;           ; Rise       ; MSE_SCLK        ;
;  port1[0]   ; MSE_SCLK   ; 12.256    ;           ; Rise       ; MSE_SCLK        ;
;  port1[1]   ; MSE_SCLK   ; 12.264    ;           ; Rise       ; MSE_SCLK        ;
;  port1[2]   ; MSE_SCLK   ; 12.256    ;           ; Rise       ; MSE_SCLK        ;
;  port1[3]   ; MSE_SCLK   ; 12.264    ;           ; Rise       ; MSE_SCLK        ;
;  port1[4]   ; MSE_SCLK   ; 12.256    ;           ; Rise       ; MSE_SCLK        ;
;  port1[5]   ; MSE_SCLK   ; 12.264    ;           ; Rise       ; MSE_SCLK        ;
;  port1[6]   ; MSE_SCLK   ; 12.264    ;           ; Rise       ; MSE_SCLK        ;
;  port1[7]   ; MSE_SCLK   ; 12.264    ;           ; Rise       ; MSE_SCLK        ;
; port2[*]    ; MSE_SCLK   ; 11.933    ;           ; Rise       ; MSE_SCLK        ;
;  port2[0]   ; MSE_SCLK   ; 11.933    ;           ; Rise       ; MSE_SCLK        ;
;  port2[1]   ; MSE_SCLK   ; 13.584    ;           ; Rise       ; MSE_SCLK        ;
;  port2[2]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
;  port2[3]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
;  port2[4]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
;  port2[5]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
;  port2[6]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
;  port2[7]   ; MSE_SCLK   ; 12.375    ;           ; Rise       ; MSE_SCLK        ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 311      ; 0        ; 0        ; 0        ;
; MSE_SCLK                   ; MSE_SCLK                   ; 758      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; flash|maxii_ufm_block1|osc ; flash|maxii_ufm_block1|osc ; 311      ; 0        ; 0        ; 0        ;
; MSE_SCLK                   ; MSE_SCLK                   ; 758      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 232   ; 232  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Jun 23 22:18:04 2013
Info: Command: quartus_sta mse -c mse
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mse.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 181.818 -name {flash|maxii_ufm_block1|osc} {flash|maxii_ufm_block1|osc}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name MSE_SCLK MSE_SCLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.254      -415.938 MSE_SCLK 
    Info (332119):    81.818         0.000 flash|maxii_ufm_block1|osc 
Info (332146): Worst-case hold slack is -20.046
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.046       -38.271 flash|maxii_ufm_block1|osc 
    Info (332119):     1.898         0.000 MSE_SCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 MSE_SCLK 
    Info (332119):    60.909         0.000 flash|maxii_ufm_block1|osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Sun Jun 23 22:18:06 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


