# 测试程序设计基础

## 与仿真相关的系统任务

### 1. `$display` 和 `$write`

+ `$display`
  + `$display("<format_specifiers>", <signal, signal2, ..., signaln>);`
  + `$display` 将待定信息输出后会自动换行

+ `$write`

  + `$write("<format_specifiers>", <signal, signal2, ..., signaln>);`

  + `$write` 将待定信息输出后不会自动换行

+ 输出格式说明由"%"和格式字符组成，其作用是将输出的数据转换成指定的格式输出

```verilog
module display_tb;
    reg [15:0] rval;
    pulldown(pd);
    
    initial begin
        rval = 101;
        $display(" \\\t%% \"\123 ");					//\ %"S
        $display("rval = %hhex %ddecimal", rval, rval);	//rval = 0065hex 101decimal
        $write("simulation time is");
        $write("%t\n", $time);							//simulation time is 0
    end
endmodule
```



### 2. `$monitor` 和 `$strobe`

+ `$monitor` 
  + `$monitor("<format_specifiers>", <signal, signal2, ... , signaln>);`
  + `$monitor` 输出控制和输出列表规则与 `$display` 相同
  + `$monitor` 当参数列表中变量或表达式的值发生变化时，整个参数列表中变量或表达式的值才输出显示
  + `$monitoron` 和 `$monitoroff` 可以通过打开和关闭监控标志来控制任务 \$monitor 的启动和停止

  + 通常在通过调用 `$monitoron` 启动 `$monitor` 时，总是立刻输出显示当前时刻参数列表中的值

  ```verilog
  module monitor_tb;
      integer a, b;
      initial begin
          a = 2;
          b = 4;
          forever begin
              #5 a = a + b;
              #5 b = a - 1;
          end
      end
      
      initial #40 $ finish;
      
      initial begin
          #10 $monitoron;
          $monitor($time, "a = %d, b = %d", a, b);
          #20 $monitoroff;
  	end
  endmodule
  ```

  

+ `$strobe` 

  + `$strobe(<functions_or_signals>);`
  + `$strobe("<string_and/or_variables>", <functions_or_signals>);`
  + `$strobe` 任务在被调用时刻所有的赋值语句都完成后，才输出相应的文字信息

  + `$strobe`：十进制

    `$strobeb`：二进制

    `$strobeo`：八进制

    `$strobeh`：十六进制

  ```verilog
  module strobe_tb;
      reg a,b;
      initial begin
          a = 0;
          $display("a by display is: ", a);		//0
          $strobe("a by strobe is: ", a);			//1
          a = 1;
      end
      
      initial begin
          b <= 0;
          $display("b by display is: ", b);		//x
          $strobe ("b by strobe is: ", b);		//0
          #5;
          $display("#5 b by display is: ", b);	//0
          $display("#5 b by strobe is: ", b);		//1
          b <= 1;
      end
  endmodule
  ```

  

### 3. `$time` 和 `$realtime`

+ 系统函数 `$time` 返回64位整数表示当前的仿真时刻值

+ `$realtime` 返回实数型数据，很少用

```verilog
`timescale 1ns/1ns			//时钟采样频率
module time_tb;
    reg ts;
    parameter delay = 2;
    
    initial begin
        #delay ts = 1;
        #delay ts = 0;
        #delay ts = 1;
        #delay ts = 0;
	end

    initial $monitor($time,"ts = %b", ts);
endmodule
```



### 4. `$finish` 和 `$stop`

**`$finish` 会退出仿真器，结束仿真；`$stop` 只是暂停仿真，可以通过命令提示符，继续仿真**

+ 语法格式：

  + `$finish;`

  + `$finish(n);`
  + `$stop;`
  + `$stop(n);`

| n 的取值 |                         含义                         |
| :------: | :--------------------------------------------------: |
|    0     |                    不输出任何信息                    |
|    1     |                  给出仿真时间和位置                  |
|    2     | 给出仿真时间和位置，还有所用 memory 及 CPU时间的统计 |



### 5. `$readmemh` 和 `$readmemb`

**`$readmem` 和 `$readmemb` 用来从文件中读取数据到存储器中，可在仿真的任何时刻被执行调用**

+ 语法格式：

  + `$readmemb("<file_name>", <memory_name>);`

  + `$readmemb("<file_name>", <memory_name>, <start_addr>);`

  + `$readmemb("<file_name>", <memory_name>, <start_addr>, <finish_addr>);`

+ 现在不常用



### 6. `$random`

+ `$random` 是产生随机数的系统函数，每次调用将返回一个32位的带符号整型随机数

+ 语法格式：`$random%<number>`

+ 用法：`$random%<b>` 会给出一个范围在`(-b+1, b-1)`之间的随机数



## 信号时间赋值语句

```mermaid
graph LR
	信号的时间延迟 --- 延时控制
	信号的时间延迟 --- 事件控制
	延时控制 --- 串行延迟控制
	延时控制 --- 并行延迟控制
	延时控制 --- 阻塞式延迟控制
	延时控制 --- 非阻塞式延迟控制
	事件控制 --- 边沿触发事件控制
	事件控制 --- 电平敏感事件控制
```

### 1. 时间延迟控制

#### (1) 语法格式

+ `#<延迟时间> 行为语句;`
+ `#<延迟时间>`



#### (2) 时间控制方式

+ 外部时间控制方式：时间控制出现在整个过程赋值语句的最左端

    ```verilog
    initial begin
        #5 a = b;
    end
    ```

    等价于

    ```verilog
    initial begin
        #5; 
        a = b;
    end
    ```

+ 内部时间控制方式：过程赋值语句中的时间控制部分出现在赋值操作符和赋值表达式之间的时间控制方式

  ```verilog
  initial
      begin
  		a = #5 b;
      end
  ```

  等价于

  ```verilog
  initial
      begin
          temp = b;
          #5;
          a = temp;
      end
  ```



#### (3) 串行延迟控制

+ `begin-end` 过程块加上延迟赋值语句构成
+ 需要等到 “延迟时间” 所指定的时间量过去以后再执行行为语句指定操作

```verilog
//eg.延迟控制语句+阻塞性赋值语句
`timescale 1ns/1ns
module serial_delay(q0_out, q1_out);
    output q0_out, q1_out;
    reg q0_out, q1_out;
    initial
        begin
            q0_out = 1'b0;			//0
            #50 q0_out = 1'b1;		//11
            #100 q0_out = 1'b0;		//0...
            ...
        end
    
    initial
        begin
            q1_out = 1'b0;			//00
            #100 q1_out = 1'b1;		//11
            #100 q1_out = 1'b0;		//0...
        end
endmodule
```



#### (4) 并行延迟控制

+ `fork-join` 过程块加上延迟赋值语句构成
+ 仍需要等到 “延迟时间” 所指定的时间量过去以后再执行行为语句指定操作，但多条延迟语句是同时进行的

```verilog
`timescale 1ns/1ns
module serial_delay(q0_out, q1_out);
    output q0_out, q1_out;
    reg q0_out, q1_out;
    initial
        fork
            q0_out = 1'b0;			//0
            #50 q0_out = 1'b1;		//1
            #100 q0_out = 1'b0;		//0...
            ...
        join
    
    initial
        fork
            q1_out = 1'b0;			//00
            #100 q1_out = 1'b1;		//11
            #200 q1_out = 1'b0;		//0...
        join
endmodule
```



#### (5) 阻塞式延迟控制

+ 以赋值语句 `=` 来标识的赋值操作

+ 各条语句依次执行，上一条语句赋值操作完成之后，下一条语句才开始执行

```verilog
initial
    begin
        a = 0;			//0
        a = #5 1;		//11
        a = #10 0;		//000
        a = #15 1;		//1...
    end
```



#### (6) 非阻塞式延迟控制

+ 以赋值语句 `<=` 来标识的赋值操作

+ 各条语句共同执行

```verilog
initial
    begin
        a = 0;			//0
        a = #5 1;		//1
        a = #10 0;		//0
        a = #15 1;		//1...
    end
```



### 2. 事件控制

#### (1) 边沿触发事件控制

边沿事件控制方式是在指定的信号变化时刻，即指定的信号跳变沿才触发语句的执行

1. 语法格式：

+ `@(<事件表达式>) 行为语句;`

```verilog
//时钟脉冲计数器
module clk_counter(clk, count_out);
    input clk;
    output count_out;
    reg [3:0] count_out;
    initial
        count_out = 0;
    
    always@(posedge clk)
        count_out = count_out + 1;
endmodule
```

+ `@(<事件表达式>);`

```verilog
//测定输入时钟高低电平持续时间
module clk_time_mea(clk);
    input clk;
    time posedge_time, negedge_time;
    time high_last_time, low_last_time, last_time;
    initial
        begin
            @(posedge clk);
            posedge_time = $time;
            @(negedge clk);
            negedge_time = $time;
            @(posedge clk);
            last_time = $time - posedge_time;
            high_last_time = negedge_time - posedge_time;
            low_last_time = last_time - high_last_time;
        end
endmodule
```

+ `@(<事件表达式1> or <事件表达式2> or ... or <事件表达式n>) 行为语句;`
+ `@(<事件表达式1> or <事件表达式2> or ... or <事件表达式n>);`



2. 事件表达式

+ `<信号名>`
+ `posedge <信号名>`
+ `negedge <信号名>`

+ 信号名可以是标量，也可以是矢量
+ 仿真级概念：

    |  正跳变  |  负跳变  |
    | :------: | :------: |
    | $0\to x$ | $1\to x$ |
    | $0\to z$ | $1\to z$ |
    | $0\to1$  | $1\to0$  |
    | $x\to1$  | $x\to0$  |
    | $z\to1$  | $z\to0$  |



#### (2) 电平敏感事件控制

+ 语法格式：

  + `wait(条件表达式) 行为语句;`
  + `wait(条件表达式);`

+ 条件表达式为真时，执行语句，一般情况下会构成 `latch`

```verilog
wait(enable == 1)
begin
    d = a & b;
    d = d | c;
end
```

**`latch` 通常为异步时序电路，会导致信号延迟不可控**