# 计算机组成原理期末复习

题型：填空 选择 判断 画图 大题

## 第二章

### 计算机系统层次结构

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230207093634590.png" alt="image-20230207093634590" style="zoom:75%;" />

### 现代计算机组成框图

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201172438183.png" alt="image-20230201172438183" style="zoom:50%;" />

### 冯 若依曼计算机特点

1、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成

2、指令和数据以同等地位存放在储存器内，并且可以按照地址寻访

3、指令和数据都以二进制数表示

4、指令由操作码和地址码组成，操作码迎来表示操作性质，地址码用来表示操作数在存储器上的位置

5、指令在存储器内按照顺序存放。通常情况指令顺序进行，特定条件下可改变

6、机器以运算器为中心，输入输出设备与存储器之间的数据传送通过运算器完成。

### 储存字长的概念

存储单元 中的 二进制代码 （存储字）位数，存储字长可以是8位、16位、32位等。

### PC IR MAR MDR 储存器各自存放什么

**PC 程序计数器**，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。

**IR 指令寄存器**，其功能是存放当前正在执行的指令。

**MAR 存储器地址寄存器**，用来存放将要访问的存储单元的地址，其位数对应存储单元的个数

**MDR 存储器数据寄存器**，用来存放从存储体某单元取出的代码或者准备往某存储单元存入的代码，位数与存储字长相同

## 第三章

### 总线概念 分类 系统总线

总线（Bus）是计算机各种功能部件之间传送信息的公共通信干线

按照数据传送方式分为并行传输总线和串行传输总线

按照总线使用范围分为计算机总线、测控总线、网络通信总线

按照连接部件不同分为：

**片内总线**：芯片内部的总线

**系统总线** ：数据总线，用来传输各个部件之间的数据信息，是双向传输总线，位数为数据总线宽度

​					地址总线，用来指出数据总线上的源数据或者目的数据在主存单元上的地址或者I/O设备的地址，地址										线位数和存储单元个数有关，若地址线20根，则对应存储单元个数为2^20

​					控制总线，用来发出各种控制信号的传输线，起到监视各个部件状态的作用。通常对于任一控制总线										来说，它的传输是单向的。但是对于控制总线总体来说，又可以认为是双向的，对CPU来										说，控制信号有输入，也有输出

**通信总线**：按照传输方式分为两种，串行通信和并行通信

### 半同步通信的优缺点

优点：适用于系统工作速度不高但是包含了许多工作速度差异较大的各类设备组成的简单系统

​			控制方式比异步通信简单，在全系统各模块又在统一的系统时钟控制下同步工作，可靠请较高，同步结构			较方便。

缺点：对系统时钟频率要求不能太高，故从整体上来看，系统工作速度还不是很高。

### 总线带宽 总线宽度的概念

**总线带宽**：总线的传输速率，单位用MBps（兆字节每秒）表示，每秒传输最大字节数。

**总线宽度**：数据总线的根数，用bit（位）表示。

### 三种集中式总线判优控制的概念

1、**链式查询**

​	距离总线控制部件最近的设备具有最高的优先级

​	特点：只需要很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但是对于电路故障很敏				感，且优先级别低的设备很难获得请求

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201180644696.png" alt="image-20230201180644696" style="zoom:65%;" />

2、**计数器定时查询**

​	收到总线请求（BR），计数器开始计数，通过设备地址线向各个设备发出地址信号，当某个请求设备地址与计	数器一致时，获得总线使用权，此时终止计数查询

​	特点：计数可以从0开始，此事一旦设备的优先次序被固定，设备的优先级就按0,1，...，n的顺序降序排列，而				且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此事设备使用总线的优先级				相等；计数器的初始值还可以由程序设置，所以优先次序可以改变。这种方式对于电路故障不如链式查				询敏感，并且增加了控制线（设备地址）数，控制也比较复杂

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201180710779.png" alt="image-20230201180710779" style="zoom:67%;" />

3、**独立请求方式**

​	每一台设备均有一堆控制请求总线BR和总线同意线BG。当设要求使用总线时，发出请求信号。总线控制部件中有一排队电路，可以根据优先次序确定响应哪一台设备的请求

​	特点：响应速度快，优先次序灵活（通过程序改变），但控制线数量多，总线控制更复杂。

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201180728631.png" alt="image-20230201180728631" style="zoom:67%;" />

​	链式查询仅仅使用两根线确定，计数器查询使用
$$
\log_2n
$$
根线，其中 n是允许接纳的最大设备数，而独立请求方式需要采取2n根线

### 异步通信应答方式的类型

克服了同步通信的缺点，允许各个模块速度不一致

1、**不互锁方式**

​	主模块发出请求信号后，不必等待接到从模块的回答信号，而是经过一段时间，确认从模块已收到请求信号后，便撤销请求信号

2、**半互锁方式**

​	主模块发出请求信号，必须等到接到从模块的回答信号后再撤销其请求信号，有互锁关系，而从模块接到请求信号后发出回答信号，一段时间后自动撤销回答信号

3、**全互锁方式**

​	主模块发出请求信号，必须等到接到从模块的回答信号后再撤销其请求信号，从模块发出回答信号，待获知主模块请求信号已经撤销后，再撤销回答信号

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201181340933.png" alt="image-20230201181340933" style="zoom:60%;" />

## 第四章

### 存储器分类

1、**随机存储器RAM**，可读可写，特点是存储器的任何一个存储单元的内容都可以随机存取，并且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。分为静态RAM（以触发器原理寄存信息），动态RAM（以电容充放电原理寄存信息）

2、**只读存储器ROM**，只读，不能写

​	有掩模型只读存储器(MROM),可编程只读存储器(PROM)，可擦除可编程只读存储器(EPROM)，电擦除可编程只读存储器(EEPROM)，闪速存储器Flash Memory，具有EEPROM的特点，速度则快很多

3、**串行访问存储器**

首先指该存储器中某个小区域,然后顺序寻访，直至找到位置

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201182919234.png" alt="image-20230201182919234" style="zoom:67%;" />

### 主存的主要技术指标

1、**存储容量**：主存能存放二进制代码的总位数，存储容量=存储单元个数*存储字长

​						它的容量也可以用自己饿总数来表示，存储容量=存储单元个数*存储字长/8

2、**存储速度**：由存取时间和存取周期来表示的。

​						存取时间又称为存储器访问时间，是指启动一次存储器操作到完成操作所需的时间

​						存取周期是指存储器进行两次连续独立的存储器操作所需要的最小间隔时间，通常存取周期大于存						储时间

3、**存储器带宽**：表示单位时间内存储器存取的信息量单位用字节/秒或字/秒或位/秒表示。带宽是衡量数据传输率的重要技术指标

为了提高存储器带宽，可以缩短存储周期、增加存储字长、增加存储体。

### RAM 芯片串联并联的作用

RAM芯片串联的目的是增加存储单元数量，并联的目的是增加存储器字长。

### 动态RAM的刷新单位 刷新方式

以存储体矩阵中的一行为单位。

动态RAM共有三种刷新方式：集中刷新，分散刷新，异步刷新。

**刷新的实质**：先将原信息读出，再由刷新放大器形成原信息重新写入的再生过程

**为什么要进行刷新**：存储单元被访问是随机的，有些存储单元可能长时间的不被访问，不进行存储器的读写操作，其存储单元内的原信息就可能会丢失。

1、**集中刷新**：集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。不能读写操作的时间被称为“死时间”或“死区”，所占比率为死时间率。

2、**分散化刷新**：分散刷新是指对每行存储单元的刷新分散到每隔存取周期内完成。把机器的存取周期tc分成两端，前半段用来读写或维持信息，后半段用来刷新。缺点是存取周期长了，系统速度降低了。

3、**异步刷新**：是前两种的集合，既缩短“死时间”又充分利用最大刷新间隔为2ms的特点。

### Cache写直达法和写回法区别、Cache命中率

**写直达法**：(Write-through)，又称存直达法，即写操作时数据既写入Cache又写入主存。他能随时保证主存和Cache的数据保持一致，但增加了访存次数。

**写会法**(Write-back),又称拷回法，写操作时只把数据写入Cache而不写入主存，但当数据被替换出去才写回主存。写回法Cache中数据会与主存中不一致。

**Cache命中率**：Cache的容量和块长是影响Cache效率的重要因素，通常用“命中率来衡量Cache的效率。

命中率是指CPU要访问的信息已在Cache内的比率。

在一个程序执行期间，设Nc是访问Cache的总命中次数，Nm为访问主存的总次数，则命中率h为
$$
h=\frac{N_c}{N_c+N_m}
$$
设tc是命中时的Cache访问时间，tm是为命中时的主存访问时间，1-h表示未命中率，则Cache-主存系统的平均访问时间ta为
$$
t_a=ht_c+(1-h)t_m
$$
当然用较小的硬件代价使得ta越接近tc越好，用e表示访问效率，则
$$
e=\frac{t_c}{t_a}*100\%=\frac{t_c}{ht_c+(1-h)t_m}
$$
为了提高访问效率，命中率h越接近1越好。

### 程序访问的局限性

1.**时间局限性**

   某指令一旦执行，则不久后该指令可能再被执行；某数据被访问过，则不久后该数据可能再次被访问。

2.**空间局限性**

   程序在一段时间内所访问的地址，可能集中在一定的范围之内，其典型的情况便是程序是顺序执行。

### 第四章四个例题 4.8 4.9 4.10 4.11

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145042530.png" alt="image-20230202145042530" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145101784.png" alt="image-20230202145101784" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145127735.png" alt="image-20230202145127735" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145200589.png" alt="image-20230202145200589" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145219113.png" alt="image-20230202145219113" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145300712.png" alt="image-20230202145300712" style="zoom:67%;" />

### 课后习题4.28

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202145409047.png" alt="image-20230202145409047" style="zoom:67%;" />

## 第五章

### IO设备与主机信息传送的五种控制方式

1、**程序查询方式**，由CPU通过程序不断查询IO设备是否已经做好准备，从而控制IO设备与主机交换信息

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201184658706.png" alt="image-20230201184658706" style="zoom:67%;" />

2、**程序中断方式，**CPU在启动IO设备后，不查询设备是否准备就绪，继续执行自身程序，知识当IO设备准备就绪并且向CPU发出中断请求后才予以响应，这将大大提高CPU工作效率

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201184954847.png" alt="image-20230201184954847" style="zoom:67%;" />

3、**DMA方式**（直接存储器存储），主存和IO设备之间有一条数据通路，主存与IO设备交换信息时，无须调用中断服务程序。若出现DMA和CPU同时访问主存，CPU总是会将总线占有权让给DMA，通常把DMA这种占有称为窃取或挪用。

4、**IO通道方式**

5、**IO处理机方式**

### DMA方式的周期窃取 窃取时间

DMA方式周期窃取时间为一个存取周期

### 一次中断处理过程的五个阶段

1. 中断请求
2. 中断判优
3. 中断响应
4. 中断服务
5. 中断返回

## 第六章

### 现代计算机采用的补码加减法运算

————————————————

正数的补码与其原码相同；**负数的补码是在其反码的末位加1**。

负数补码的计算方式：
由原码到补码：原码除符号位以外全部取反得到反码，再加1得到补码。（取反区别于~按位取反运算符，按位取反运算符是包括符号位在内全部取反）
由补码到原码：亦为除符号位以外取反加1，需注意，若补码为正，此时原码和其本身相等，无需取反加1，若不理解，请阅读下文加法例子。

例如（为方便清晰本文以 8bit 类型为例）：
-3 的原码：1000 0011
-3 的反码：1111 1100
-3 的补码：1111 1101

两个不同情况的加法例子：
例1：-3 + 2
2 的补码为其本身： 0000 0010
-3 的补码为：           1111 1101
两者相加所得补码 ：1111 1111
此时补码为负，除符号位取反加1得到原码：1000 0001，即 -1

例2： -3 + 5
5 的补码：          0000 0101
-3 的补码：         1111 1101
相加所得补码：1 0000 0010
左边 1 溢出范围，舍去：0000 0010
此时补码为正，原码和补码相等，原码亦为：0000 0010，即 2

减法
为了方便与效率，计算机统一做加法，不会做减法，减去一个数即为加上这个数的负数。

例如：5 - 6，会被处理为 5 + (-6)，按照以上加法规则运算。

正数位移运算
正数位移较为简单，满足以下规则：

高位补 0
低位补 0
例如
5 >> 1：0000 0101 -> 0000 0010 （2）
5 << 1：0000 0101 -> 0000 1010 （10）
（加粗的 0 是补上的，下面的例子也一样）

整体表现为：
右移 x 位代表除以 2x，向下取整
左移 x 位代表乘以 2x。

负数位移运算
负数位移稍为特殊，满足以下规则：

高位补 1
低位补 0
符号位不动
右移例子：
-15 >> 2：
-15 的原码：1 000 1111
补码：          1 111 0001
右移一次：   1 111 1000（此时为 -8 的补码）
右移第二次：1 111 1100
求得原码：    1 000 0100，即为 -4

左移例子：
-15 << 1：
-15 补码： 1 111 0001
左移：       1 110 0010
求得原码：1 001 1110，即为 -30

整体表现为：
右移 x 位代表除以 2x，向下取整
左移 x 位代表乘以 2x。
————————————————
版权声明：该部分为CSDN博主「ZHurric」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/ZHurric/article/details/115108811

### 真值0的相关机器数



### 例题6.3 6.4 6.6 6.30

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201200637676.png" alt="image-20230201200637676" style="zoom:67%;" />



<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201200751162.png" alt="image-20230201200751162" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201200901577.png" alt="image-20230201200901577" style="zoom:67%;" />

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201200931724.png" alt="image-20230201200931724" style="zoom:67%;" />

### 课后习题6.26

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201200957109.png" alt="image-20230201200957109" style="zoom:120%;" />

## 第七章

### RISC和CISC比较优点

与CISC相比，RISC优点如下

1、充分利用VLSI芯片面积

2、提高计算机运算速度：

- RISC指令数、寻址方式和指令格式种类较少，而且指令编码有规律
- RISC内通用寄存器多，减少了访存次数，可加快运行速度
- RISC采用寄存器窗口重叠技术，程序嵌套时不必将寄存器内容保存到存储器中
- RISC采用组合逻辑控制，比采用微程序控制的CISC延迟小，缩短了CPU周期
- RISC选用精简指令系统，适合流水线工作，大多数指令在一个时钟周期内完成

3、便于设计，可降低成本，提高可靠性

4、有效支持高级语言程序

## 第八章

### 8.22 指令周期的数据流图及相关解释（取指周期、间址周期、中断周期）

![](C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201202036444.png)

![image-20230201202118007](C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201202118007.png)

### 最大/实际吞吐率 加速比及其运算

在指令级流水线中，吞吐率是指单位时间内流水线所完成指令或者输出结果的数量

​	**最大吞吐率:**流水线在连续流动达到稳定状态后所获得的吞吐率，对于m段的指令流水线而言，若各段的时间均为Δt，则最大吞吐率为
$$
T _pmax=\frac{1}{Δt}
$$
流水线仅在连续流动是才可达到最大吞吐率。实际上由于流水线在开始有一段建立时间，结束时有一段排空时间，以及各种相关因素是流水线无法连续流动，因此，实际吞吐率总是会小于最大吞吐率。

​	**实际吞吐率**：是指流水线完成n条指令的实际吞吐率。对于m段的指令流水线，若各段的时间为Δt，连续处理n条指令，除第一条指令需要m*Δt外，其余(n-1)段条指令，每隔Δt就有一个结果输出，即总共需要m*Δt+(n-1)Δt时间，

故实际吞吐率为
$$
T_p=\frac{n}{m*Δt+(n-1)Δt}=\frac{1}{Δt[1+(m-1)/n)]}=\frac{T_pmax}{1+(m-1)/n}
$$
仅当n>>m时，才会有
$$
T_p\approx T_pmax
$$

​	**加速比**：指m段流水线中各个功能段的利用率。由于流水线有建立时间和排空时间，因此各个功能段的设备不肯一直处于工作状态，总有一段空闲时间。mnΔt是流水线各段处于工作时间的时空区，而流水线各段总的时空区为m(m+n-1)Δt。通常以流水线各段处于工作时间的时空区与流水线中各段总的时空区之比来衡量流水线的效率。
$$
E=\frac{mnΔt}{m(m+n-1)Δt}=\frac{n}{m+n-1}=\frac{S_p}{m}=T_pΔt
$$
<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230202142923642.png" alt="image-20230202142923642" style="zoom:67%;" />

### 指令流水线的概念以及三种相关怎么产生的

在程序执行时多条指令重叠进行操作的一种准并行处理实现技术

**结构相关**：当指令在重叠执行过程中，不同指令争用同意功能部件产生资源冲突是产生的，故也称为资源相关

**数据相关**：流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突

**控制相关**：主要是由转移指令引起的，当转移时，流水线的连续流动受到破坏

### CPU响应中断的时间（中断周期）、中断标志触发器的作用

取指周期是为了取指令，间址周期是为了取有效地址，执行周期是为了取操作数，中断周期是为了保存程序断点

这四个周期又可称为CPU的工作周期，为了区别他们，在CPU内设置四个标志触发器

中断接口中有四个标志触发器：
（1） 准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。
（2） 允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向CPU发出中断请求；EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。
（3） 中断请求触发器（IR）：它暂存中断请求线上由设备发出的中断请求信号。当IR标志为“1”时，表示设备发出了中断请求。
（4） 中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可以受理外界的中断请求，反之，IM标志为“1”时，CPU不受理外界的中断。

### 中断隐指令的概念、中断隐指令完成的操作

中断隐指令，即在机器指令系统中没有的指令，它是CPU在中断周期内硬件自动完成的一条命令

操作：1、保护程序断点，将当前的程序计数器PC的内容（程序断点）保存到存储器中。它可以保存到存储器的特			定单元里，也可以存入堆栈。

​			2、寻找中断服务程序的入口地址

​			3、关中断

### 中断向量地址的目的

寻找中断服务程序的入口地址，在中断周期里，将向量地址送到PC，使CPU执行下一条无条件转移指令，转至中断服务程序的入口地址。

## 第九章

### 指令周期 机器周期 时钟周期 节拍之间关系

**指令周期**：

​    CPU每 取出 一条指令并 执行这条指令，都要完成一系列的操作，这一系列操作所需要的时间通常叫做一个指令周期。换言之指令周期是取出一条指令并执行这条指令的时间。由于各条指令的操作功能不同，因此各种指令的指令周期是不尽相同的。例如一条加法指令的指令周期同一条乘法指令的指令周期是不相同的 。

**机器周期**：

​    机器周期也称为CPU周期。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段（如取指、译码、执行等），每一阶段完成一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个时钟周期组成 。

**时钟周期**：

​    时钟周期T又称为振荡周期，由单片机片内振荡电路OSC产生，常定义为时钟脉冲频率的倒数，是时序中最小的时间单位。例如，若某单片机时钟频率为1MHz，则它的时钟周期T应为1μs。由于时钟脉冲是计算机的基本工作脉冲，它控制着计算机的工作节奏，使计算机的每一步工作都统一到它的步调上来。显然，对同一种机型的计算机，时钟频率越高，计算机的工作速度就越快。但是，由于不同的计算机硬件电路和器件的不完全相同，所以它们需要的时钟周期频率范围也不一定相同

三者之间的关系：

 **指令周期由若干个机器周期组成，而机器周期又包含若干个时钟周期，基本总线周期由4个时钟周期组成**

​	每个节拍对应于cpu的一个时钟周期

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201220822606.png" alt="image-20230201220822606" style="zoom:67%;" />

### 例题9.3

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201220857215.png" alt="image-20230201220857215" style="zoom:67%;" />

### 习题9.3

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201220919107.png" alt="image-20230201220919107" style="zoom:67%;" />

## 第十章

### 微程序设计思想（机器指令、微操作命令、微指令、微程序）

将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令。然后把这些微程序存到一个控制存储器中，用寻找用户程序机器指令的方法来U型南寨每隔微程序中的微指令。

### 微指令的基本格式

<img src="C:\Users\zong\AppData\Roaming\Typora\typora-user-images\image-20230201222758498.png" alt="image-20230201222758498" style="zoom:67%;" />

### 微指令的编码方式

1、**直接编码方式**：在微指令的操作控制字段中，每一位代表一个微操作命苦。

2、**字段直接编码方式**：将微指令的操作控制字段分成若干段，将一组互斥的微操作命令放在一个操作字段内，通过对这个字段译码，便可对应每一个微命令。

3、**字段简洁编码方式**：这种方式一个字段的某些微命令还需要另一个字段中的某些微命令来解释，不是靠字段直接译码发出微命令。

4、**混合编码**：把直接编码和字段编码（直接或间接）混合使用。

5、其他：设常数字段，用来提供常数，初值等；还可用类似机器指令操作码编码。

### 两种微指令格式比较

- 水平型微指令比锤子和型微指令并行操作能力强、效率高、灵活性强。
- 水平型微指令执行一条机器指令所需的微指令数目少，因此速度比垂直型微指令快。
- 水平型微指令用较短的微程序结构换取较长的微指令结构，垂直型微指令正相反，它以就艾欧长的微程序结构混去较短的微指令结构。
- 水平型微指令与机器指令差别较大，垂直型微指令与机器指令相似
