

================================================================
== Vivado HLS Report for 'convDSPOpt_4'
================================================================
* Date:           Tue May 10 21:16:05 2022

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        ultra_core
* Solution:       ultracore_125
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 4.00 ns | 3.487 ns |   0.50 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|   none  |
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +---------------------------------------+-------------------+---------+---------+----------+----------+-----+-----+----------+
        |                                       |                   |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline |
        |                Instance               |       Module      |   min   |   max   |    min   |    max   | min | max |   Type   |
        +---------------------------------------+-------------------+---------+---------+----------+----------+-----+-----+----------+
        |grp_simd_MAC_fu_1193                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1213                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1233                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1253                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1273                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1293                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1313                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |grp_simd_MAC_fu_1333                   |simd_MAC           |        2|        2| 8.000 ns | 8.000 ns |    1|    1| function |
        |call_ret33_i_pack_weight_data_fu_1353  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret34_i_pack_weight_data_fu_1363  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret35_i_pack_weight_data_fu_1373  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret36_i_pack_weight_data_fu_1383  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret37_i_pack_weight_data_fu_1393  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret38_i_pack_weight_data_fu_1403  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret39_i_pack_weight_data_fu_1413  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |call_ret40_i_pack_weight_data_fu_1423  |pack_weight_data   |        0|        0|   0 ns   |   0 ns   |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1433          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1440          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1447          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1454          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1461          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1468          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1475          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1482          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1489          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1496          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1503          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1510          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1517          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1524          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1531          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        |grp_bn_qurelu_fixed_1_fu_1538          |bn_qurelu_fixed_1  |        1|        1| 4.000 ns | 4.000 ns |    1|    1| function |
        +---------------------------------------+-------------------+---------+---------+----------+----------+-----+-----+----------+

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- Loop 1  |        ?|        ?|        10|          1|          1|     ?|    yes   |
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   2226|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     82|    9885|  15041|    -|
|Memory           |       24|      -|     506|     40|    -|
|Multiplexer      |        -|      -|       -|    141|    -|
|Register         |        0|      -|    4525|    608|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       24|     82|   14916|  18056|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      432|    360|  141120|  70560|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        5|     22|      10|     25|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------+----------------------+---------+-------+------+------+-----+
    |                Instance               |        Module        | BRAM_18K| DSP48E|  FF  |  LUT | URAM|
    +---------------------------------------+----------------------+---------+-------+------+------+-----+
    |grp_bn_qurelu_fixed_1_fu_1433          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1440          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1447          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1454          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1461          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1468          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1475          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1482          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1489          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1496          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1503          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1510          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1517          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1524          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1531          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |grp_bn_qurelu_fixed_1_fu_1538          |bn_qurelu_fixed_1     |        0|      1|    76|   151|    0|
    |call_ret33_i_pack_weight_data_fu_1353  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret34_i_pack_weight_data_fu_1363  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret35_i_pack_weight_data_fu_1373  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret36_i_pack_weight_data_fu_1383  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret37_i_pack_weight_data_fu_1393  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret38_i_pack_weight_data_fu_1403  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret39_i_pack_weight_data_fu_1413  |pack_weight_data      |        0|      0|     0|   448|    0|
    |call_ret40_i_pack_weight_data_fu_1423  |pack_weight_data      |        0|      0|     0|   448|    0|
    |grp_simd_MAC_fu_1193                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1213                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1233                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1253                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1273                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1293                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1313                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |grp_simd_MAC_fu_1333                   |simd_MAC              |        0|      8|  1063|  1124|    0|
    |ultra_net_mul_13ncvx_U386              |ultra_net_mul_13ncvx  |        0|      2|   165|    49|    0|
    +---------------------------------------+----------------------+---------+-------+------+------+-----+
    |Total                                  |                      |        0|     82|  9885| 15041|    0|
    +---------------------------------------+----------------------+---------+-------+------+------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory        |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_2_bias_new_V_4_U  |convDSPOpt_4_convb0s  |        0|  40|   3|    0|     8|   20|     1|          160|
    |conv_2_inc_new_V_5_U   |convDSPOpt_4_convb1s  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_bias_new_V_5_U  |convDSPOpt_4_convb2s  |        0|  42|   3|    0|     8|   21|     1|          168|
    |conv_2_inc_new_V_6_U   |convDSPOpt_4_convb3s  |        0|  24|   2|    0|     8|   12|     1|           96|
    |conv_2_bias_new_V_6_U  |convDSPOpt_4_convb4t  |        0|  42|   3|    0|     8|   21|     1|          168|
    |conv_2_inc_new_V_7_U   |convDSPOpt_4_convb5t  |        0|  20|   2|    0|     8|   10|     1|           80|
    |conv_2_bias_new_V_7_U  |convDSPOpt_4_convb6t  |        0|  40|   3|    0|     8|   20|     1|          160|
    |conv_2_w_new_V_0_2_U   |convDSPOpt_4_convb7t  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_0_1_U   |convDSPOpt_4_convb8t  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_0_0_U   |convDSPOpt_4_convb9t  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_inc_new_V_0_U   |convDSPOpt_4_convbRq  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_bias_new_V_0_U  |convDSPOpt_4_convbSr  |        0|  42|   3|    0|     8|   21|     1|          168|
    |conv_2_inc_new_V_1_U   |convDSPOpt_4_convbTr  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_bias_new_V_1_U  |convDSPOpt_4_convbUr  |        0|  40|   3|    0|     8|   20|     1|          160|
    |conv_2_inc_new_V_2_U   |convDSPOpt_4_convbVr  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_bias_new_V_2_U  |convDSPOpt_4_convbWr  |        0|  42|   3|    0|     8|   21|     1|          168|
    |conv_2_inc_new_V_3_U   |convDSPOpt_4_convbXr  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_bias_new_V_3_U  |convDSPOpt_4_convbYs  |        0|  42|   3|    0|     8|   21|     1|          168|
    |conv_2_inc_new_V_4_U   |convDSPOpt_4_convbZs  |        0|  22|   2|    0|     8|   11|     1|           88|
    |conv_2_w_new_V_1_2_U   |convDSPOpt_4_convcau  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_1_1_U   |convDSPOpt_4_convcbu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_1_0_U   |convDSPOpt_4_convccu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_2_2_U   |convDSPOpt_4_convcdu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_2_1_U   |convDSPOpt_4_convceu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_2_0_U   |convDSPOpt_4_convcfu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_3_2_U   |convDSPOpt_4_convcgu  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_3_1_U   |convDSPOpt_4_convchv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_3_0_U   |convDSPOpt_4_convciv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_4_2_U   |convDSPOpt_4_convcjv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_4_1_U   |convDSPOpt_4_convckv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_4_0_U   |convDSPOpt_4_convclv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_5_2_U   |convDSPOpt_4_convcmv  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_5_1_U   |convDSPOpt_4_convcnw  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_5_0_U   |convDSPOpt_4_convcow  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_6_2_U   |convDSPOpt_4_convcpw  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_6_1_U   |convDSPOpt_4_convcqw  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_6_0_U   |convDSPOpt_4_convcrw  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_7_2_U   |convDSPOpt_4_convcsw  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_7_1_U   |convDSPOpt_4_convctx  |        1|   0|   0|    0|    96|   32|     1|         3072|
    |conv_2_w_new_V_7_0_U   |convDSPOpt_4_convcux  |        1|   0|   0|    0|    96|   32|     1|         3072|
    +-----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                  |                      |       24| 506|  40|    0|  2432| 1021|    40|        75752|
    +-----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |add_ln392_3_fu_1601_p2             |     +    |      0|  0|  51|           1|          44|
    |add_ln392_fu_1557_p2               |     +    |      0|  0|  39|          32|          32|
    |add_ln393_3_fu_1733_p2             |     +    |      0|  0|  20|          13|           1|
    |add_ln394_3_fu_1719_p2             |     +    |      0|  0|  17|          10|           1|
    |add_ln398_2_fu_2924_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_3_fu_3012_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_4_fu_3100_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_5_fu_3188_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_6_fu_3276_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_7_fu_3364_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_8_fu_3452_p2             |     +    |      0|  0|  24|          17|          17|
    |add_ln398_fu_2836_p2               |     +    |      0|  0|  24|          17|          17|
    |add_ln404_fu_1899_p2               |     +    |      0|  0|  15|           8|           8|
    |add_ln700_113_fu_2910_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_115_fu_2998_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_117_fu_3086_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_119_fu_3174_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_121_fu_3262_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_123_fu_3350_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_125_fu_3438_p2           |     +    |      0|  0|  24|          17|          17|
    |add_ln700_fu_2822_p2               |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_0_V_3_fu_2816_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_1_V_3_fu_2904_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_2_V_2_fu_2992_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_3_V_2_fu_3080_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_4_V_1_fu_3168_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_5_V_1_fu_3256_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_6_V_1_fu_3344_p2    |     +    |      0|  0|  24|          17|          17|
    |firPartialRes0_7_V_1_fu_3432_p2    |     +    |      0|  0|  24|          17|          17|
    |infoldIdx_fu_1713_p2               |     +    |      0|  0|  12|           4|           1|
    |outPartialArr0_0_V_fu_2866_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_1_V_fu_2954_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_2_V_fu_3042_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_3_V_fu_3130_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_4_V_fu_3218_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_5_V_fu_3306_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_6_V_fu_3394_p2      |     +    |      0|  0|  24|          17|          17|
    |outPartialArr0_7_V_fu_3482_p2      |     +    |      0|  0|  24|          17|          17|
    |peIdx_fu_1651_p2                   |     +    |      0|  0|  12|           1|           4|
    |w_fu_1859_p2                       |     +    |      0|  0|  15|           2|           7|
    |sub_ln404_3_fu_1822_p2             |     -    |      0|  0|  15|           8|           8|
    |sub_ln404_fu_1769_p2               |     -    |      0|  0|  15|           8|           8|
    |and_ln393_10_fu_1645_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln393_11_fu_1854_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln393_12_fu_1679_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln393_9_fu_1633_p2             |    and   |      0|  0|   2|           1|           1|
    |and_ln393_fu_1788_p2               |    and   |      0|  0|   2|           1|           1|
    |ap_block_state13_pp0_stage0_iter9  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state6_pp0_stage0_iter2   |    and   |      0|  0|   2|           1|           1|
    |o_out_fu_1893_p2                   |    and   |      0|  0|   2|           1|           1|
    |icmp_ln392_fu_1596_p2              |   icmp   |      0|  0|  24|          44|          44|
    |icmp_ln393_fu_1607_p2              |   icmp   |      0|  0|  13|          13|          12|
    |icmp_ln394_fu_1639_p2              |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln395_fu_1627_p2              |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln399_5_fu_1865_p2            |   icmp   |      0|  0|  11|           7|           1|
    |icmp_ln399_6_fu_1888_p2            |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln399_fu_1782_p2              |   icmp   |      0|  0|  11|           7|           1|
    |o_clear_fu_2779_p2                 |   icmp   |      0|  0|   9|           4|           1|
    |ap_block_pp0_stage0_01001          |    or    |      0|  0|   2|           1|           1|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |or_ln393_3_fu_1673_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln393_fu_1657_p2                |    or    |      0|  0|   2|           1|           1|
    |or_ln399_3_fu_1699_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln399_fu_1693_p2                |    or    |      0|  0|   2|           1|           1|
    |firPartialRes1_0_V_fu_2858_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_1_V_fu_2946_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_2_V_fu_3034_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_3_V_fu_3122_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_4_V_fu_3210_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_5_V_fu_3298_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_6_V_fu_3386_p3      |  select  |      0|  0|  17|           1|          17|
    |firPartialRes1_7_V_fu_3474_p3      |  select  |      0|  0|  17|           1|          17|
    |select_ln393_47_fu_1775_p3         |  select  |      0|  0|   8|           1|           1|
    |select_ln393_48_fu_1937_p3         |  select  |      0|  0|  21|           1|          18|
    |select_ln393_49_fu_1943_p3         |  select  |      0|  0|  11|           1|          10|
    |select_ln393_50_fu_1949_p3         |  select  |      0|  0|  20|           1|          19|
    |select_ln393_51_fu_1955_p3         |  select  |      0|  0|  11|           1|          10|
    |select_ln393_52_fu_1961_p3         |  select  |      0|  0|  21|           1|          17|
    |select_ln393_53_fu_1967_p3         |  select  |      0|  0|  11|           1|           8|
    |select_ln393_54_fu_1973_p3         |  select  |      0|  0|  21|           1|          19|
    |select_ln393_55_fu_1979_p3         |  select  |      0|  0|  11|           1|          10|
    |select_ln393_56_fu_1985_p3         |  select  |      0|  0|  20|           1|          17|
    |select_ln393_57_fu_1991_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_58_fu_1997_p3         |  select  |      0|  0|  21|           1|          18|
    |select_ln393_59_fu_2003_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_60_fu_2009_p3         |  select  |      0|  0|  12|           1|          11|
    |select_ln393_61_fu_2015_p3         |  select  |      0|  0|  21|           1|          17|
    |select_ln393_62_fu_2021_p3         |  select  |      0|  0|  20|           1|          19|
    |select_ln393_63_fu_2027_p3         |  select  |      0|  0|   9|           1|          10|
    |select_ln393_64_fu_1793_p3         |  select  |      0|  0|   7|           1|           1|
    |select_ln393_65_fu_1828_p3         |  select  |      0|  0|   8|           1|           8|
    |select_ln393_66_fu_2033_p3         |  select  |      0|  0|  21|           1|          21|
    |select_ln393_67_fu_2040_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_68_fu_2047_p3         |  select  |      0|  0|  20|           1|          20|
    |select_ln393_69_fu_2054_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_70_fu_2061_p3         |  select  |      0|  0|  21|           1|          21|
    |select_ln393_71_fu_2068_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_72_fu_2075_p3         |  select  |      0|  0|  21|           1|          21|
    |select_ln393_73_fu_2082_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_74_fu_2089_p3         |  select  |      0|  0|  20|           1|          20|
    |select_ln393_75_fu_2096_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_76_fu_2103_p3         |  select  |      0|  0|  21|           1|          21|
    |select_ln393_77_fu_2110_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln393_78_fu_2117_p3         |  select  |      0|  0|  12|           1|          12|
    |select_ln393_79_fu_2124_p3         |  select  |      0|  0|  21|           1|          21|
    |select_ln393_80_fu_2131_p3         |  select  |      0|  0|  20|           1|          20|
    |select_ln393_81_fu_2138_p3         |  select  |      0|  0|   9|           1|          10|
    |select_ln393_82_fu_1685_p3         |  select  |      0|  0|   4|           1|           4|
    |select_ln393_83_fu_1739_p3         |  select  |      0|  0|  13|           1|           1|
    |select_ln393_fu_1613_p3            |  select  |      0|  0|   4|           1|           1|
    |select_ln394_3_fu_1725_p3          |  select  |      0|  0|   9|           1|           1|
    |select_ln394_fu_1878_p3            |  select  |      0|  0|   7|           1|           7|
    |select_ln398_23_fu_2842_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_24_fu_2850_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_26_fu_2916_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_27_fu_2930_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_28_fu_2938_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_30_fu_3004_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_31_fu_3018_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_32_fu_3026_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_34_fu_3092_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_35_fu_3106_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_36_fu_3114_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_38_fu_3180_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_39_fu_3194_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_40_fu_3202_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_42_fu_3268_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_43_fu_3282_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_44_fu_3290_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_46_fu_3356_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_47_fu_3370_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_48_fu_3378_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_50_fu_3444_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_51_fu_3458_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_52_fu_3466_p3         |  select  |      0|  0|  17|           1|          17|
    |select_ln398_fu_2828_p3            |  select  |      0|  0|  17|           1|          17|
    |select_ln399_3_fu_1871_p3          |  select  |      0|  0|   2|           1|           1|
    |select_ln399_fu_1705_p3            |  select  |      0|  0|   4|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln393_3_fu_1667_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln393_fu_1621_p2               |    xor   |      0|  0|   2|           1|           2|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      0|  0|2226|         815|        1802|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------+----+-----------+-----+-----------+
    |            Name            | LUT| Input Size| Bits| Total Bits|
    +----------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                   |  33|          6|    1|          6|
    |ap_done                     |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2     |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter9     |   9|          2|    1|          2|
    |indvar_flatten311_reg_1127  |   9|          2|   44|         88|
    |indvar_flatten93_reg_1138   |   9|          2|   13|         26|
    |indvar_flatten_reg_1160     |   9|          2|   10|         20|
    |infoldIdx_0_i_reg_1171      |   9|          2|    4|          8|
    |out_V_V_blk_n               |   9|          2|    1|          2|
    |peIdx_0_i_reg_1149          |   9|          2|    4|          8|
    |reps_blk_n                  |   9|          2|    1|          2|
    |vec_V_V_blk_n               |   9|          2|    1|          2|
    |w_0_i_reg_1182              |   9|          2|    7|         14|
    +----------------------------+----+-----------+-----+-----------+
    |Total                       | 141|         30|   89|        182|
    +----------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add_ln392_reg_3911                   |  29|   0|   32|          3|
    |add_ln398_2_reg_5003                 |  17|   0|   17|          0|
    |add_ln398_3_reg_5013                 |  17|   0|   17|          0|
    |add_ln398_4_reg_5023                 |  17|   0|   17|          0|
    |add_ln398_5_reg_5033                 |  17|   0|   17|          0|
    |add_ln398_6_reg_5043                 |  17|   0|   17|          0|
    |add_ln398_7_reg_5053                 |  17|   0|   17|          0|
    |add_ln398_8_reg_5063                 |  17|   0|   17|          0|
    |add_ln398_reg_4993                   |  17|   0|   17|          0|
    |and_ln393_10_reg_4047                |   1|   0|    1|          0|
    |and_ln393_10_reg_4047_pp0_iter1_reg  |   1|   0|    1|          0|
    |and_ln393_12_reg_4089                |   1|   0|    1|          0|
    |ap_CS_fsm                            |   5|   0|    5|          0|
    |ap_done_reg                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9              |   1|   0|    1|          0|
    |bound130_reg_3921                    |  44|   0|   44|          0|
    |conv_2_bias_new_V_0_1_reg_4127       |  21|   0|   21|          0|
    |conv_2_bias_new_V_1_1_reg_4137       |  20|   0|   20|          0|
    |conv_2_bias_new_V_2_1_reg_4147       |  21|   0|   21|          0|
    |conv_2_bias_new_V_3_1_reg_4157       |  21|   0|   21|          0|
    |conv_2_bias_new_V_4_1_reg_4167       |  20|   0|   20|          0|
    |conv_2_bias_new_V_5_1_reg_4177       |  21|   0|   21|          0|
    |conv_2_bias_new_V_6_1_reg_4187       |  21|   0|   21|          0|
    |conv_2_bias_new_V_7_1_reg_4197       |  20|   0|   20|          0|
    |conv_2_inc_new_V_0_l_reg_4122        |  11|   0|   11|          0|
    |conv_2_inc_new_V_1_l_reg_4132        |  11|   0|   11|          0|
    |conv_2_inc_new_V_2_l_reg_4142        |  11|   0|   11|          0|
    |conv_2_inc_new_V_3_l_reg_4152        |  11|   0|   11|          0|
    |conv_2_inc_new_V_4_l_reg_4162        |  11|   0|   11|          0|
    |conv_2_inc_new_V_5_l_reg_4172        |  11|   0|   11|          0|
    |conv_2_inc_new_V_6_l_reg_4182        |  12|   0|   12|          0|
    |conv_2_inc_new_V_7_l_reg_4192        |  10|   0|   10|          0|
    |firPartialRes0_V_0_3_fu_268          |  17|   0|   17|          0|
    |firPartialRes0_V_1_3_fu_272          |  17|   0|   17|          0|
    |firPartialRes0_V_2_3_fu_276          |  17|   0|   17|          0|
    |firPartialRes0_V_3_3_fu_280          |  17|   0|   17|          0|
    |firPartialRes0_V_4_3_fu_284          |  17|   0|   17|          0|
    |firPartialRes0_V_5_3_fu_288          |  17|   0|   17|          0|
    |firPartialRes0_V_6_3_fu_292          |  17|   0|   17|          0|
    |firPartialRes0_V_7_3_fu_296          |  17|   0|   17|          0|
    |firPartialRes1_0_V_3_fu_300          |  17|   0|   17|          0|
    |firPartialRes1_1_V_3_fu_304          |  17|   0|   17|          0|
    |firPartialRes1_2_V_2_fu_308          |  17|   0|   17|          0|
    |firPartialRes1_3_V_2_fu_312          |  17|   0|   17|          0|
    |firPartialRes1_4_V_1_fu_316          |  17|   0|   17|          0|
    |firPartialRes1_5_V_1_fu_320          |  17|   0|   17|          0|
    |firPartialRes1_6_V_1_fu_324          |  17|   0|   17|          0|
    |firPartialRes1_7_V_1_fu_328          |  17|   0|   17|          0|
    |icmp_ln392_reg_4012                  |   1|   0|    1|          0|
    |icmp_ln393_reg_4021                  |   1|   0|    1|          0|
    |icmp_ln393_reg_4021_pp0_iter1_reg    |   1|   0|    1|          0|
    |indvar_flatten311_reg_1127           |  44|   0|   44|          0|
    |indvar_flatten93_reg_1138            |  13|   0|   13|          0|
    |indvar_flatten_reg_1160              |  10|   0|   10|          0|
    |infoldIdx_0_i_reg_1171               |   4|   0|    4|          0|
    |o_out_reg_4287                       |   1|   0|    1|          0|
    |or_ln393_3_reg_4084                  |   1|   0|    1|          0|
    |or_ln393_reg_4073                    |   1|   0|    1|          0|
    |outPartialArr0_0_V_3_fu_332          |  17|   0|   17|          0|
    |outPartialArr0_0_V_reg_4998          |  17|   0|   17|          0|
    |outPartialArr0_1_V_3_fu_336          |  17|   0|   17|          0|
    |outPartialArr0_1_V_reg_5008          |  17|   0|   17|          0|
    |outPartialArr0_2_V_2_fu_340          |  17|   0|   17|          0|
    |outPartialArr0_2_V_reg_5018          |  17|   0|   17|          0|
    |outPartialArr0_3_V_2_fu_344          |  17|   0|   17|          0|
    |outPartialArr0_3_V_reg_5028          |  17|   0|   17|          0|
    |outPartialArr0_4_V_1_fu_348          |  17|   0|   17|          0|
    |outPartialArr0_4_V_reg_5038          |  17|   0|   17|          0|
    |outPartialArr0_5_V_1_fu_352          |  17|   0|   17|          0|
    |outPartialArr0_5_V_reg_5048          |  17|   0|   17|          0|
    |outPartialArr0_6_V_1_fu_356          |  17|   0|   17|          0|
    |outPartialArr0_6_V_reg_5058          |  17|   0|   17|          0|
    |outPartialArr0_7_V_1_fu_360          |  17|   0|   17|          0|
    |outPartialArr0_7_V_reg_5068          |  17|   0|   17|          0|
    |outPartialArr1_V_0_3_fu_364          |  17|   0|   17|          0|
    |outPartialArr1_V_1_3_fu_368          |  17|   0|   17|          0|
    |outPartialArr1_V_2_3_fu_372          |  17|   0|   17|          0|
    |outPartialArr1_V_3_3_fu_376          |  17|   0|   17|          0|
    |outPartialArr1_V_4_3_fu_380          |  17|   0|   17|          0|
    |outPartialArr1_V_5_3_fu_384          |  17|   0|   17|          0|
    |outPartialArr1_V_6_3_fu_388          |  17|   0|   17|          0|
    |outPartialArr1_V_7_3_fu_392          |  17|   0|   17|          0|
    |p_020_1_i_reg_5088                   |   4|   0|    4|          0|
    |p_020_2_i_reg_5098                   |   4|   0|    4|          0|
    |p_020_3_i_reg_5108                   |   4|   0|    4|          0|
    |p_020_4_i_reg_5118                   |   4|   0|    4|          0|
    |p_020_5_i_reg_5128                   |   4|   0|    4|          0|
    |p_020_6_i_reg_5138                   |   4|   0|    4|          0|
    |p_020_7_i_reg_5148                   |   4|   0|    4|          0|
    |p_020_i_reg_5078                     |   4|   0|    4|          0|
    |p_024_1_i_reg_5083                   |   4|   0|    4|          0|
    |p_024_2_i_reg_5093                   |   4|   0|    4|          0|
    |p_024_3_i_reg_5103                   |   4|   0|    4|          0|
    |p_024_4_i_reg_5113                   |   4|   0|    4|          0|
    |p_024_5_i_reg_5123                   |   4|   0|    4|          0|
    |p_024_6_i_reg_5133                   |   4|   0|    4|          0|
    |p_024_7_i_reg_5143                   |   4|   0|    4|          0|
    |p_024_i_reg_5073                     |   4|   0|    4|          0|
    |p_Result_1_i_i_reg_4507              |   4|   0|    4|          0|
    |p_Result_2_i_i_reg_4517              |   4|   0|    4|          0|
    |p_Result_3_i_i_reg_4527              |   4|   0|    4|          0|
    |p_Result_4_i_i_reg_4537              |   4|   0|    4|          0|
    |p_Result_5_i_i_reg_4547              |   4|   0|    4|          0|
    |p_Result_6_i_i_reg_4557              |   4|   0|    4|          0|
    |p_Result_74_1_i_i_reg_4512           |   4|   0|    4|          0|
    |p_Result_74_2_i_i_reg_4522           |   4|   0|    4|          0|
    |p_Result_74_3_i_i_reg_4532           |   4|   0|    4|          0|
    |p_Result_74_4_i_i_reg_4542           |   4|   0|    4|          0|
    |p_Result_74_5_i_i_reg_4552           |   4|   0|    4|          0|
    |p_Result_74_6_i_i_reg_4562           |   4|   0|    4|          0|
    |p_Result_74_7_i_i_reg_4572           |   4|   0|    4|          0|
    |p_Result_74_i_i_reg_4502             |   4|   0|    4|          0|
    |p_Result_7_i_i_reg_4567              |   4|   0|    4|          0|
    |peIdx_0_i_reg_1149                   |   4|   0|    4|          0|
    |peIdx_reg_4068                       |   4|   0|    4|          0|
    |select_ln393_66_reg_4411             |  21|   0|   21|          0|
    |select_ln393_67_reg_4417             |  11|   0|   11|          0|
    |select_ln393_68_reg_4422             |  20|   0|   20|          0|
    |select_ln393_69_reg_4427             |  11|   0|   11|          0|
    |select_ln393_70_reg_4432             |  21|   0|   21|          0|
    |select_ln393_71_reg_4438             |  11|   0|   11|          0|
    |select_ln393_72_reg_4443             |  21|   0|   21|          0|
    |select_ln393_73_reg_4449             |  11|   0|   11|          0|
    |select_ln393_74_reg_4454             |  20|   0|   20|          0|
    |select_ln393_75_reg_4459             |  11|   0|   11|          0|
    |select_ln393_76_reg_4464             |  21|   0|   21|          0|
    |select_ln393_77_reg_4470             |  11|   0|   11|          0|
    |select_ln393_78_reg_4475             |  12|   0|   12|          0|
    |select_ln393_79_reg_4481             |  21|   0|   21|          0|
    |select_ln393_80_reg_4487             |  20|   0|   20|          0|
    |select_ln393_81_reg_4492             |  10|   0|   10|          0|
    |select_ln399_reg_4100                |   4|   0|    4|          0|
    |trunc_ln404_3_reg_4078               |   3|   0|    3|          0|
    |trunc_ln404_reg_3926                 |   3|   0|    3|          0|
    |trunc_ln647_reg_4497                 |   4|   0|    4|          0|
    |w_0_i_reg_1182                       |   7|   0|    7|          0|
    |wpacks_0_0_V_reg_4577                |  26|   0|   26|          0|
    |wpacks_0_1_V_reg_4582                |  26|   0|   26|          0|
    |wpacks_0_2_V_reg_4587                |  26|   0|   26|          0|
    |wpacks_0_3_V_reg_4592                |  26|   0|   26|          0|
    |wpacks_0_4_V_reg_4597                |  26|   0|   26|          0|
    |wpacks_0_5_V_reg_4602                |  26|   0|   26|          0|
    |wpacks_0_6_V_reg_4607                |  26|   0|   26|          0|
    |wpacks_0_7_V_reg_4612                |  26|   0|   26|          0|
    |wpacks_1_0_V_reg_4617                |  26|   0|   26|          0|
    |wpacks_1_1_V_reg_4622                |  26|   0|   26|          0|
    |wpacks_1_2_V_reg_4627                |  26|   0|   26|          0|
    |wpacks_1_3_V_reg_4632                |  26|   0|   26|          0|
    |wpacks_1_4_V_reg_4637                |  26|   0|   26|          0|
    |wpacks_1_5_V_reg_4642                |  26|   0|   26|          0|
    |wpacks_1_6_V_reg_4647                |  26|   0|   26|          0|
    |wpacks_1_7_V_reg_4652                |  26|   0|   26|          0|
    |wpacks_2_0_V_reg_4657                |  26|   0|   26|          0|
    |wpacks_2_1_V_reg_4662                |  26|   0|   26|          0|
    |wpacks_2_2_V_reg_4667                |  26|   0|   26|          0|
    |wpacks_2_3_V_reg_4672                |  26|   0|   26|          0|
    |wpacks_2_4_V_reg_4677                |  26|   0|   26|          0|
    |wpacks_2_5_V_reg_4682                |  26|   0|   26|          0|
    |wpacks_2_6_V_reg_4687                |  26|   0|   26|          0|
    |wpacks_2_7_V_reg_4692                |  26|   0|   26|          0|
    |wpacks_3_0_V_reg_4697                |  26|   0|   26|          0|
    |wpacks_3_1_V_reg_4702                |  26|   0|   26|          0|
    |wpacks_3_2_V_reg_4707                |  26|   0|   26|          0|
    |wpacks_3_3_V_reg_4712                |  26|   0|   26|          0|
    |wpacks_3_4_V_reg_4717                |  26|   0|   26|          0|
    |wpacks_3_5_V_reg_4722                |  26|   0|   26|          0|
    |wpacks_3_6_V_reg_4727                |  26|   0|   26|          0|
    |wpacks_3_7_V_reg_4732                |  26|   0|   26|          0|
    |wpacks_4_0_V_reg_4737                |  26|   0|   26|          0|
    |wpacks_4_1_V_reg_4742                |  26|   0|   26|          0|
    |wpacks_4_2_V_reg_4747                |  26|   0|   26|          0|
    |wpacks_4_3_V_reg_4752                |  26|   0|   26|          0|
    |wpacks_4_4_V_reg_4757                |  26|   0|   26|          0|
    |wpacks_4_5_V_reg_4762                |  26|   0|   26|          0|
    |wpacks_4_6_V_reg_4767                |  26|   0|   26|          0|
    |wpacks_4_7_V_reg_4772                |  26|   0|   26|          0|
    |wpacks_5_0_V_reg_4777                |  26|   0|   26|          0|
    |wpacks_5_1_V_reg_4782                |  26|   0|   26|          0|
    |wpacks_5_2_V_reg_4787                |  26|   0|   26|          0|
    |wpacks_5_3_V_reg_4792                |  26|   0|   26|          0|
    |wpacks_5_4_V_reg_4797                |  26|   0|   26|          0|
    |wpacks_5_5_V_reg_4802                |  26|   0|   26|          0|
    |wpacks_5_6_V_reg_4807                |  26|   0|   26|          0|
    |wpacks_5_7_V_reg_4812                |  26|   0|   26|          0|
    |wpacks_6_0_V_reg_4817                |  26|   0|   26|          0|
    |wpacks_6_1_V_reg_4822                |  26|   0|   26|          0|
    |wpacks_6_2_V_reg_4827                |  26|   0|   26|          0|
    |wpacks_6_3_V_reg_4832                |  26|   0|   26|          0|
    |wpacks_6_4_V_reg_4837                |  26|   0|   26|          0|
    |wpacks_6_5_V_reg_4842                |  26|   0|   26|          0|
    |wpacks_6_6_V_reg_4847                |  26|   0|   26|          0|
    |wpacks_6_7_V_reg_4852                |  26|   0|   26|          0|
    |wpacks_7_0_V_reg_4857                |  26|   0|   26|          0|
    |wpacks_7_1_V_reg_4862                |  26|   0|   26|          0|
    |wpacks_7_2_V_reg_4867                |  26|   0|   26|          0|
    |wpacks_7_3_V_reg_4872                |  26|   0|   26|          0|
    |wpacks_7_4_V_reg_4877                |  26|   0|   26|          0|
    |wpacks_7_5_V_reg_4882                |  26|   0|   26|          0|
    |wpacks_7_6_V_reg_4887                |  26|   0|   26|          0|
    |wpacks_7_7_V_reg_4892                |  26|   0|   26|          0|
    |xor_ln393_reg_4042                   |   1|   0|    1|          0|
    |icmp_ln392_reg_4012                  |  64|  32|    1|          0|
    |o_out_reg_4287                       |  64|  32|    1|          0|
    |select_ln393_66_reg_4411             |  64|  32|   21|          0|
    |select_ln393_67_reg_4417             |  64|  32|   11|          0|
    |select_ln393_68_reg_4422             |  64|  32|   20|          0|
    |select_ln393_69_reg_4427             |  64|  32|   11|          0|
    |select_ln393_70_reg_4432             |  64|  32|   21|          0|
    |select_ln393_71_reg_4438             |  64|  32|   11|          0|
    |select_ln393_72_reg_4443             |  64|  32|   21|          0|
    |select_ln393_73_reg_4449             |  64|  32|   11|          0|
    |select_ln393_74_reg_4454             |  64|  32|   20|          0|
    |select_ln393_75_reg_4459             |  64|  32|   11|          0|
    |select_ln393_76_reg_4464             |  64|  32|   21|          0|
    |select_ln393_77_reg_4470             |  64|  32|   11|          0|
    |select_ln393_78_reg_4475             |  64|  32|   12|          0|
    |select_ln393_79_reg_4481             |  64|  32|   21|          0|
    |select_ln393_80_reg_4487             |  64|  32|   20|          0|
    |select_ln393_81_reg_4492             |  64|  32|   10|          0|
    |select_ln399_reg_4100                |  64|  32|    4|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |4525| 608| 3571|          3|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+--------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------+-----+-----+------------+--------------+--------------+
|ap_clk           |  in |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_rst           |  in |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_start         |  in |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_done          | out |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_continue      |  in |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_idle          | out |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|ap_ready         | out |    1| ap_ctrl_hs | convDSPOpt.4 | return value |
|vec_V_V_dout     |  in |   64|   ap_fifo  |    vec_V_V   |    pointer   |
|vec_V_V_empty_n  |  in |    1|   ap_fifo  |    vec_V_V   |    pointer   |
|vec_V_V_read     | out |    1|   ap_fifo  |    vec_V_V   |    pointer   |
|out_V_V_din      | out |   64|   ap_fifo  |    out_V_V   |    pointer   |
|out_V_V_full_n   |  in |    1|   ap_fifo  |    out_V_V   |    pointer   |
|out_V_V_write    | out |    1|   ap_fifo  |    out_V_V   |    pointer   |
|reps_dout        |  in |   32|   ap_fifo  |     reps     |    pointer   |
|reps_empty_n     |  in |    1|   ap_fifo  |     reps     |    pointer   |
|reps_read        | out |    1|   ap_fifo  |     reps     |    pointer   |
+-----------------+-----+-----+------------+--------------+--------------+

