# Note

- `always`の中身が必ず1クロックになるように調整される。
- ただし、レジスタを挟むことで、複数クロックにまたがる処理を実現できる。
- これがパイプラインの実現。
- 各ステップで競合がなければ、同時に複数のデータを処理できる。

- `NRST`信号はすべてのモジュールにグローバルな配線をすべき。
  - 入れ子になったモジュールに依存的に信号を渡していくと論理的には正しくても実際には遅延があるため意図した動作にならない。
- `negedge NRST`で非同期リセットが実現できる。
- LEDやVGA出力は多くの電流を必要とするため、遅延が発生しやすい。
  - 動作確認目的でLEDを使う場合は最小限の数にする。

- FPGA上のblock memory bitsは5662720bit（約691kiB=708kB）。
　- 並列数8だとvramのワードサイズを1bitにしてもコンパイルできない。
    - vramのワードサイズが8bitなら実際のRAM使用率は106%。
    - vramのワードサイズが1bitなら実際のRAM使用率は104%。
    - 理論上は並列数8は可能だが、実際にはコンパイルできない。
  - 並列数7だとコンパイルできた。
    - vramのワードサイズが1bitなら実際のRAM使用率は93%。
      - それでも理論上は66%で済むはずだった。
    - vramのワードサイズが8bitなら実際のRAM使用率は93%。
      - それでも理論上は75%で済むはずだった。