0.6
2018.3
Dec  7 2018
00:33:28
D:/HDL_PRAC/ALU_TRY/ALU_TRY.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
D:/HDL_PRAC/ALU_TRY/ALU_TRY.srcs/sim_1/new/tb_ALU_code.v,1669463722,verilog,,,,tb_ALU_code,,,,,,,,
D:/HDL_PRAC/ALU_TRY/ALU_TRY.srcs/sources_1/new/code_ALU.v,1669463311,verilog,,D:/HDL_PRAC/ALU_TRY/ALU_TRY.srcs/sim_1/new/tb_ALU_code.v,,code_ALU,,,,,,,,
