D:/RTL_FPGA/VERILOG/aula26_datapath/impl1/source/ula2.v
D:/RTL_FPGA/VERILOG/aula26_datapath/flipflop_D.v
D:/RTL_FPGA/VERILOG/aula26_datapath/demux12.v
D:/RTL_FPGA/VERILOG/aula26_datapath/reg_4bits.v
D:/RTL_FPGA/VERILOG/aula26_datapath/top_model.v
D:/RTL_FPGA/VERILOG/aula26_datapath/datapath_tf.v
D:/RTL_FPGA/VERILOG/aula26_datapath/mux21.v
