D:/VerilogCode/shift_reg/rtl/shift_reg.v {1 {vlog -work work -vopt -stats=none D:/VerilogCode/shift_reg/rtl/shift_reg.v
Model Technology ModelSim SE-64 vlog 2020.4 Compiler 2020.10 Oct 13 2020
-- Compiling module shift_reg

Top level modules:
	shift_reg

} {} {}}
