/*Device: MKM34Z5
 Version: 1.6
 Description: MKM34Z5 Freescale Microcontroller
*/


#include "../chip/chip.h"
#include "../inc/logic.h"


struct DATA ADC_REG_DATA[] = {
	{"OFFSET(GPIO_MemMap, PDOR)", OFFSET(GPIO_MemMap,PDOR), 0},
	{"OFFSET(GPIO_MemMap, PDIR)", OFFSET(GPIO_MemMap,PDIR), 16},
	{"OFFSET(GPIO_MemMap, PDDR)", OFFSET(GPIO_MemMap,PDDR), 20},
	{"OFFSET(GPIO_MemMap, GACR)", OFFSET(GPIO_MemMap,GACR), 28},
	{"sizeof(GPIO_MemMap)", sizeof(struct GPIO_MemMap), 29}
};

struct DATA ADC_BITFIELD_DATA[] = {
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDOR_PDO_MASK", GPIO_PDOR_PDO_MASK, MASK(0,8)},
	{"GPIO_PDOR_PDO_SHIFT", GPIO_PDOR_PDO_SHIFT, SHIFT(0)},
	{"GPIO_PDOR_PDO_VALUE", GPIO_PDOR_PDO(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDIR_PDI_MASK", GPIO_PDIR_PDI_MASK, MASK(0,8)},
	{"GPIO_PDIR_PDI_SHIFT", GPIO_PDIR_PDI_SHIFT, SHIFT(0)},
	{"GPIO_PDIR_PDI_VALUE", GPIO_PDIR_PDI(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_PDDR_PDD_MASK", GPIO_PDDR_PDD_MASK, MASK(0,8)},
	{"GPIO_PDDR_PDD_SHIFT", GPIO_PDDR_PDD_SHIFT, SHIFT(0)},
	{"GPIO_PDDR_PDD_VALUE", GPIO_PDDR_PDD(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ACB_MASK", GPIO_GACR_ACB_MASK, MASK(0,3)},
	{"GPIO_GACR_ACB_SHIFT", GPIO_GACR_ACB_SHIFT, SHIFT(0)},
	{"GPIO_GACR_ACB_VALUE", GPIO_GACR_ACB(1), SHIFT_VALUE(0)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)},
	{"GPIO_GACR_ROB_MASK", GPIO_GACR_ROB_MASK, MASK(7,1)},
	{"GPIO_GACR_ROB_SHIFT", GPIO_GACR_ROB_SHIFT, SHIFT(7)}
};