##############################################################################
## This file is part of 'LCLS2 Common Carrier Core'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'LCLS2 Common Carrier Core', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file.
##############################################################################

DaqMux: &DaqMux
  name: DaqMux
  description: To select and set data for Raw Diagnostic data
  size: 0x1000
  registers:
    #########################################################
    - address: 0x000
      name: HwTrigMask
      sizeBits: 1
      lsBit: 0
      mode: RW
      description: HW trigger Mask
    #########################################################
    - address: 0x000
      name: Mode
      sizeBits: 1
      lsBit: 1
      mode: RW
      description: Set continious mode (1)
    #########################################################
    - address: 0x000
      name: SoftTrig
      sizeBits: 1
      lsBit: 2
      mode: RW
      description: Software trigger and both output channels
    #########################################################
    - address: 0x008
      name: rateDiv
      sizeBits: 16
      mode: RW
      description: Divide input rate by 2^rateDiv
    #########################################################
    - address: 0x00C
      name: PacketSize
      sizeBits: 32
      mode: RW
      description: Packet size
    #########################################################
    - address: 0x040
      name: InMuxSel
      sizeBits: 4
      stride: 4
      nelms: 2
      mode: RW
      description: Input Mux select
    #########################################################
    - address: 0x080
      name: Pause
      sizeBits: 1
      stride: 4
      nelms: 2
      mode: RO
      description: Pause per output stream
    #########################################################
    - address: 0x080
      name: Pause
      sizeBits: 1
      lsBit: 0
      stride: 4
      nelms: 2
      mode: RO
      description: Pause per output stream
    #########################################################
    - address: 0x080
      name: Ready
      sizeBits: 1
      lsBit: 1
      stride: 4
      nelms: 2
      mode: RO
      description: Ready per output stream
    #########################################################
    - address: 0x080
      name: Overflow
      sizeBits: 1
      lsBit: 2
      stride: 4
      nelms: 2
      mode: RO
      description: Overflow per output stream
    #########################################################
    - address: 0x080
      name: Error
      sizeBits: 1
      lsBit: 3
      stride: 4
      nelms: 2
      mode: RO
      description: Error per output stream
    #########################################################
    - address: 0x080
      name: JESDValid
      sizeBits: 1
      lsBit: 4
      stride: 4
      nelms: 2
      mode: RO
      description: Jesd Valid data signal
    #########################################################
    - address: 0x080
      name: Enable
      sizeBits: 1
      lsBit: 5
      stride: 4
      nelms: 2
      mode: RO
      description: Output link enabled
    #########################################################
    - address: 0x080
      name: PktCnt
      sizeBits: 26
      lsBit: 6
      stride: 4
      nelms: 2
      mode: RO
      description: Output packet count
    #########################################################

