// Seed: 913527855
`define pp_5 0
`define pp_6 0
`define pp_7 0
`timescale 1 ps / 1 ps
`define pp_8 0
`timescale 1ps / 1ps
`define pp_9 (  pp_10  ,  pp_11  ,  pp_12  ,  pp_13  ,  pp_14  ,  pp_15  ,  pp_16  )  0
module module_0 (
    input id_0,
    input logic id_1,
    input id_2,
    input reg id_3,
    input logic id_4
);
  assign id_5 = id_3;
  always @(posedge !id_2) id_5 <= 1;
endmodule
