# üéµ Reproductor de Audio Digital (I2S + SPI Flash) en FPGA

Este proyecto consiste en la implementaci√≥n de un sistema de reproducci√≥n de audio digital "mono" de 16 bits a 22.05 kHz. El sistema lee archivos de audio (.wav/mp3) en formato .bin almacenados en la memoria Flash SPI de la tarjeta FPGA y los transmite a un DAC externo (MAX98357A) utilizando el protocolo est√°ndar I2S.

**Plataforma:** FPGA Colorlight 5A-75E (Lattice ECP5)
**Lenguaje:** Verilog HDL
**Herramientas:** Yosys, Nextpnr, OpenFPGALoader, GTKWave.

---

##  Arquitectura del Sistema

El dise√±o se ha estructurado de manera modular para garantizar la estabilidad de las se√±ales y facilitar la depuraci√≥n. A diferencia de un dise√±o monol√≠tico, se separ√≥ la l√≥gica de control del flujo de datos.

### Diagrama de Bloques Simplificado:
`SPI Flash` -> **[Lector SPI]** -> **[Ensamblador de Bytes]** -> **[FIFO]** -> **[Transmisor I2S]** -> `DAC`

### Descripci√≥n de M√≥dulos:
1.  **Lector SPI (`spi_flash_reader`):** Implementa una M√°quina de Estados Finitos (FSM) para enviar comandos de lectura (`0x03`) a la memoria Flash W25Qxx.
2.  **Ensamblador (`byte_assembler`):** Recibe dos bytes de 8 bits consecutivos desde el SPI y los concatena para formar una muestra de audio de 16 bits (Little Endian).
3.  **Buffer FIFO (`fifo_top`):** Una memoria intermedia vital que desacopla la velocidad de lectura (r√°pida y por r√°fagas) de la velocidad de reproducci√≥n (lenta y constante).
4.  **Transmisor I2S (`i2s_tx`):** Genera los relojes `BCLK` y `LRC` y serializa los datos hacia el DAC.

---

##  Cambios de Dise√±o y Justificaci√≥n T√©cnica

Durante la fase de implementaci√≥n y pruebas, se realizaron ajustes cr√≠ticos respecto a los diagramas iniciales para solucionar problemas de hardware real:

### 1. Implementaci√≥n de Temporizador de Arranque (Start-Up Timer)
* **Problema:** Al energizar la FPGA, se escuchaba un ruido fuerte tipo "motor" o est√°tica.
* **Causa:** La FPGA intentaba leer la memoria Flash inmediatamente (nanosegundos despu√©s del encendido), pero la Flash requiere un tiempo de "wake-up" interno.
* **Soluci√≥n:** Se implement√≥ un temporizador en `top.v` que mantiene el sistema en espera durante **40ms** antes de activar la se√±al `Chip Select`. Esto elimin√≥ el ruido y garantiz√≥ la lectura correcta de los datos.

### 2. Separaci√≥n Control vs. Datapath
* **Mejora:** Se dividieron los m√≥dulos complejos (SPI e I2S) en `_control.v` (FSM) y `_datapath.v` (Registros y Contadores).
* **Beneficio:** Esto permiti√≥ verificar matem√°ticamente los tiempos de los relojes en el Datapath sin interferencias de la l√≥gica de estados, resultando en un reloj `BCLK` estable y sin *glitches*.

### 3. Sincronizaci√≥n I2S Matem√°tica
* Se reemplaz√≥ la generaci√≥n de reloj por estados por un contador exacto (`LIMIT = 18`) derivado del reloj de 25MHz.
* *C√°lculo:* `25MHz / (22050Hz * 32bits * 2) ‚âà 17.7` (Aproximado a 18 ciclos).

---

##  Simulaciones y Verificaci√≥n

Se realizaron simulaciones funcionales (`make sim`) verificando el comportamiento antes de la s√≠ntesis.

### 1. Configuraci√≥n de la Simulaci√≥n
Se incluye el archivo **`sim/vista_final.gtkw`**. Para visualizar la simulaci√≥n con las se√±ales organizadas por colores y m√≥dulos, cargue este archivo en GTKWave.

### 2. Inicio de Transmisi√≥n (SPI)
En la siguiente captura se observa el comportamiento del **Temporizador de 40ms**. La se√±al `cs_n` (Chip Select) permanece en alto (inactiva) durante el inicio y cae a cero solo cuando el sistema es estable, iniciando el reloj `sclk`.

![Simulaci√≥n Inicio SPI](sim_inicio.png)
*(Fig 1. Activaci√≥n de la lectura tras el tiempo de espera)*

### 3. Protocolo I2S (Audio)
Se verifica la correcta relaci√≥n de relojes. Por cada ciclo de `i2s_lrc` (Reloj Izquierda/Derecha), se generan 32 ciclos de `i2s_bclk` (Bit Clock), cumpliendo el est√°ndar I2S. Los datos `i2s_din` cambian en el flanco de bajada de BCLK.

![Simulaci√≥n Protocolo I2S](sim_audio.png)
*(Fig 2. Generaci√≥n de relojes y serializaci√≥n de datos)*

---

## üîåConexiones (Pinout)

Las conexiones f√≠sicas se realizan en el conector J1 de la Colorlight 5A-75E:

| Se√±al | Pin FPGA | Conexi√≥n DAC (MAX98357A) | Descripci√≥n |
| :--- | :--- | :--- | :--- |
| **i2s_bclk** | `C4` | **BCLK** | Reloj de Bit |
| **i2s_lrc** | `D4` | **LRC / LRCLK** | Selecci√≥n de Canal (Word Select) |
| **i2s_din** | `E4` | **DIN** | Entrada de Datos Serial |
| **GND** | `GND` | **GND** | Tierra Com√∫n |
| **VCC** | `5V` | **VIN** | Alimentaci√≥n |

---

##  Instrucciones de Ejecuci√≥n

Este proyecto est√° automatizado mediante un `Makefile`.

1.  **Limpieza del proyecto:**
    ```bash
    make clean
    ```

2.  **S√≠ntesis y Generaci√≥n de Bitstream:**
    ```bash
    make syn
    ```

3.  **Carga del Archivo de Audio:**
    *Importante:* Este comando desbloquea los sectores de la Flash y carga el archivo `audio.bin` en la direcci√≥n `0x200000`.
    ```bash
    make load-audio
    ```

4.  **Configuraci√≥n de la FPGA:**
    ```bash
    make config
    ```
