0.7
2020.2
Oct 14 2022
05:20:55
P:/IUP/Projekty/Laby/IUP_Laby/VGA_4/VGA_4.srcs/sim_1/new/tb_clk_div.vhd,1683733696,vhdl,,,,tb_clk_div,,,,,,,,
P:/IUP/Projekty/Laby/IUP_Laby/VGA_4/VGA_4.srcs/sim_1/new/tb_timing_clk.vhd,1683795881,vhdl,,,,tb_timing_clk,,,,,,,,
P:/IUP/Projekty/Laby/IUP_Laby/VGA_4/VGA_4.srcs/sources_1/new/clk_div.vhd,1683733907,vhdl,,,,clk_div,,,,,,,,
P:/IUP/Projekty/Laby/IUP_Laby/VGA_4/VGA_4.srcs/sources_1/new/timing_module.vhd,1683796946,vhdl,,,,timing_module,,,,,,,,
P:/IUP/Projekty/Laby/IUP_Laby/VGA_4/VGA_4.srcs/sources_1/new/top.vhd,1683732193,vhdl,,,,top,,,,,,,,
