TimeQuest Timing Analyzer report for Microcomputer
Thu Jan 12 20:34:38 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'cpuClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'sdClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'sdClock'
 20. Slow Model Recovery: 'cpuClock'
 21. Slow Model Removal: 'cpuClock'
 22. Slow Model Removal: 'sdClock'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'cpuClock'
 25. Slow Model Minimum Pulse Width: 'sdClock'
 26. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'cpuClock'
 41. Fast Model Setup: 'clk'
 42. Fast Model Setup: 'sdClock'
 43. Fast Model Setup: 'serialClkCount[15]'
 44. Fast Model Hold: 'clk'
 45. Fast Model Hold: 'cpuClock'
 46. Fast Model Hold: 'sdClock'
 47. Fast Model Hold: 'serialClkCount[15]'
 48. Fast Model Recovery: 'sdClock'
 49. Fast Model Recovery: 'cpuClock'
 50. Fast Model Removal: 'cpuClock'
 51. Fast Model Removal: 'sdClock'
 52. Fast Model Minimum Pulse Width: 'clk'
 53. Fast Model Minimum Pulse Width: 'cpuClock'
 54. Fast Model Minimum Pulse Width: 'sdClock'
 55. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 26.29 MHz  ; 26.29 MHz       ; clk                ;      ;
; 49.35 MHz  ; 49.35 MHz       ; cpuClock           ;      ;
; 135.63 MHz ; 135.63 MHz      ; sdClock            ;      ;
; 255.1 MHz  ; 255.1 MHz       ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -19.265 ; -4142.495     ;
; clk                ; -18.517 ; -7544.186     ;
; sdClock            ; -7.492  ; -721.627      ;
; serialClkCount[15] ; -2.920  ; -53.883       ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -2.287 ; -19.870       ;
; clk                ; -2.272 ; -2.272        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; sdClock  ; -1.539 ; -13.851       ;
; cpuClock ; 2.124  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -1.687 ; -3.374        ;
; sdClock  ; 2.153  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2826.801     ;
; cpuClock           ; -0.742 ; -559.468      ;
; sdClock            ; -0.742 ; -210.728      ;
; serialClkCount[15] ; -0.742 ; -28.196       ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                              ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -19.265 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 20.307     ;
; -19.186 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.902     ; 18.324     ;
; -19.129 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 20.189     ;
; -19.062 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.904     ; 18.198     ;
; -19.060 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.902     ; 18.198     ;
; -19.050 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 18.206     ;
; -19.030 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.902     ; 18.168     ;
; -18.983 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 20.043     ;
; -18.930 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.509     ; 18.461     ;
; -18.926 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 18.080     ;
; -18.924 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 18.080     ;
; -18.904 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 18.060     ;
; -18.898 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.896     ; 18.042     ;
; -18.898 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.931     ;
; -18.894 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 18.050     ;
; -18.853 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 19.925     ;
; -18.830 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.863     ;
; -18.819 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.948     ;
; -18.811 ; cpu09:cpu1|state.dual_op_write8_state ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.596      ; 21.447     ;
; -18.794 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.491     ; 18.343     ;
; -18.780 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.934     ;
; -18.778 ; cpu09:cpu1|md[7]                      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.510      ; 21.328     ;
; -18.778 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 17.934     ;
; -18.774 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.872     ; 17.942     ;
; -18.762 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.878     ; 17.924     ;
; -18.761 ; cpu09:cpu1|op_code[4]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 19.819     ;
; -18.751 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.880     ;
; -18.748 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 17.904     ;
; -18.746 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.779     ;
; -18.732 ; cpu09:cpu1|state.dual_op_write8_state ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.308     ; 19.464     ;
; -18.727 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 19.778     ;
; -18.725 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.894     ; 17.871     ;
; -18.720 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.753     ;
; -18.707 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.904     ; 17.843     ;
; -18.704 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.902     ; 17.842     ;
; -18.699 ; cpu09:cpu1|md[7]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.394     ; 19.345     ;
; -18.695 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.913     ; 17.822     ;
; -18.693 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.822     ;
; -18.682 ; cpu09:cpu1|op_code[4]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.836     ;
; -18.679 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.988     ; 17.731     ;
; -18.667 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.796     ;
; -18.664 ; cpu09:cpu1|md[1]                      ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.532      ; 21.236     ;
; -18.663 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.792     ;
; -18.650 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.874     ; 17.816     ;
; -18.648 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.491     ; 18.197     ;
; -18.648 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.872     ; 17.816     ;
; -18.648 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.893     ; 17.795     ;
; -18.641 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.896     ; 17.785     ;
; -18.641 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.770     ;
; -18.637 ; cpu09:cpu1|fic                        ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.670     ;
; -18.632 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.904     ; 17.768     ;
; -18.627 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.913     ; 17.754     ;
; -18.626 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.585     ; 18.081     ;
; -18.625 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.754     ;
; -18.619 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.903     ; 17.756     ;
; -18.618 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.872     ; 17.786     ;
; -18.616 ; cpu09:cpu1|md[5]                      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.878     ; 17.778     ;
; -18.615 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.648     ;
; -18.608 ; cpu09:cpu1|state.dual_op_write8_state ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.310     ; 19.338     ;
; -18.606 ; cpu09:cpu1|state.dual_op_write8_state ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.308     ; 19.338     ;
; -18.595 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.724     ;
; -18.589 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.876     ; 17.753     ;
; -18.585 ; cpu09:cpu1|md[1]                      ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.372     ; 19.253     ;
; -18.576 ; cpu09:cpu1|state.pshs_uph_state       ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.634      ; 21.250     ;
; -18.576 ; cpu09:cpu1|state.dual_op_write8_state ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.308     ; 19.308     ;
; -18.575 ; cpu09:cpu1|md[7]                      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.396     ; 19.219     ;
; -18.573 ; cpu09:cpu1|md[7]                      ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.394     ; 19.219     ;
; -18.572 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.896     ; 17.716     ;
; -18.571 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.725     ;
; -18.568 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.884     ; 17.724     ;
; -18.563 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.518     ; 18.085     ;
; -18.559 ; cpu09:cpu1|state.rti_ixl_state        ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.672      ; 21.271     ;
; -18.558 ; cpu09:cpu1|fic                        ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.687     ;
; -18.558 ; cpu09:cpu1|op_code[4]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.888     ; 17.710     ;
; -18.556 ; cpu09:cpu1|op_code[4]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.710     ;
; -18.544 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|pc[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.016     ; 17.568     ;
; -18.543 ; cpu09:cpu1|md[7]                      ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.394     ; 19.189     ;
; -18.543 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.970     ; 17.613     ;
; -18.543 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.913     ; 17.670     ;
; -18.541 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.670     ;
; -18.536 ; cpu09:cpu1|op_code[0]                 ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.665     ;
; -18.531 ; cpu09:cpu1|op_code[3]                 ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.905     ; 17.666     ;
; -18.531 ; cpu09:cpu1|state.pshs_pch_state       ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.634      ; 21.205     ;
; -18.526 ; cpu09:cpu1|op_code[4]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.680     ;
; -18.524 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.895     ; 17.669     ;
; -18.522 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.893     ; 17.669     ;
; -18.518 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.479     ; 18.079     ;
; -18.517 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.913     ; 17.644     ;
; -18.515 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.644     ;
; -18.511 ; cpu09:cpu1|op_code[2]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.640     ;
; -18.505 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.878     ; 17.667     ;
; -18.497 ; cpu09:cpu1|state.pshs_uph_state       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.270     ; 19.267     ;
; -18.496 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.886     ; 17.650     ;
; -18.495 ; cpu09:cpu1|op_code[1]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.518     ; 18.017     ;
; -18.492 ; cpu09:cpu1|op_code[5]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.893     ; 17.639     ;
; -18.490 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|pc[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.567     ; 17.963     ;
; -18.488 ; cpu09:cpu1|md[4]                      ; cpu09:cpu1|sp[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.617     ;
; -18.486 ; cpu09:cpu1|pre_code[6]                ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.866     ; 17.660     ;
; -18.485 ; cpu09:cpu1|op_code[7]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.911     ; 17.614     ;
; -18.483 ; cpu09:cpu1|md[6]                      ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.885     ; 17.638     ;
+---------+---------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.517 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.135      ; 19.106     ;
; -18.492 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.141      ; 19.087     ;
; -18.430 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.135      ; 19.019     ;
; -18.417 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.127      ; 18.998     ;
; -18.396 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.955     ;
; -18.385 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.143      ; 18.982     ;
; -18.382 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.977     ;
; -18.380 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.969     ;
; -18.378 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.973     ;
; -18.370 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.959     ;
; -18.366 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.961     ;
; -18.365 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.960     ;
; -18.359 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.948     ;
; -18.338 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.927     ;
; -18.332 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.098      ; 18.884     ;
; -18.308 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.903     ;
; -18.288 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.885     ;
; -18.288 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.151      ; 18.893     ;
; -18.270 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.146      ; 18.870     ;
; -18.254 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.146      ; 18.854     ;
; -18.239 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.828     ;
; -18.229 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.826     ;
; -18.217 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.822     ;
; -18.214 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.803     ;
; -18.208 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.144      ; 18.806     ;
; -18.207 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.802     ;
; -18.204 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.793     ;
; -18.201 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.796     ;
; -18.196 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.791     ;
; -18.189 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.784     ;
; -18.184 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.135      ; 18.773     ;
; -18.183 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.150      ; 18.787     ;
; -18.168 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.773     ;
; -18.130 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.143      ; 18.727     ;
; -18.121 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.719     ;
; -18.116 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.139      ; 18.709     ;
; -18.108 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.136      ; 18.698     ;
; -18.105 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.149      ; 18.708     ;
; -18.085 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.098      ; 18.637     ;
; -18.076 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.152      ; 18.682     ;
; -18.073 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.150      ; 18.677     ;
; -18.071 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.669     ;
; -18.069 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.150      ; 18.673     ;
; -18.061 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.659     ;
; -18.057 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.150      ; 18.661     ;
; -18.056 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.150      ; 18.660     ;
; -18.055 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.139      ; 18.648     ;
; -18.052 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.605     ;
; -18.051 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.610     ;
; -18.050 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.648     ;
; -18.043 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.640     ;
; -18.042 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.611     ;
; -18.041 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.594     ;
; -18.038 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.110      ; 18.602     ;
; -18.037 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.113      ; 18.604     ;
; -18.036 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.146      ; 18.636     ;
; -18.034 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.593     ;
; -18.034 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.603     ;
; -18.033 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.091      ; 18.578     ;
; -18.030 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.135      ; 18.619     ;
; -18.029 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.627     ;
; -18.028 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.113      ; 18.595     ;
; -18.028 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.581     ;
; -18.027 ; SBCTextDisplayRGB:io2|charVert[0]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.586     ;
; -18.026 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.585     ;
; -18.025 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.113      ; 18.592     ;
; -18.025 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.113      ; 18.592     ;
; -18.025 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.586     ;
; -18.022 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.591     ;
; -18.022 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.575     ;
; -18.020 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.091      ; 18.565     ;
; -18.019 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.113      ; 18.586     ;
; -18.017 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.105      ; 18.576     ;
; -18.016 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.585     ;
; -18.015 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.127      ; 18.596     ;
; -18.013 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.582     ;
; -18.012 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.110      ; 18.576     ;
; -18.012 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.110      ; 18.576     ;
; -18.012 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.569     ;
; -18.010 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.103      ; 18.567     ;
; -18.010 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.579     ;
; -18.008 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.569     ;
; -18.008 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.569     ;
; -18.006 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.567     ;
; -18.003 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.556     ;
; -18.002 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.115      ; 18.571     ;
; -17.999 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.110      ; 18.563     ;
; -17.999 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.150      ; 18.603     ;
; -17.998 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.151      ; 18.603     ;
; -17.997 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.110      ; 18.561     ;
; -17.997 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.098      ; 18.549     ;
; -17.996 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.099      ; 18.549     ;
; -17.995 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.149      ; 18.598     ;
; -17.993 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.590     ;
; -17.991 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.149      ; 18.594     ;
; -17.988 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.092      ; 18.534     ;
; -17.987 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.098      ; 18.539     ;
; -17.983 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.143      ; 18.580     ;
; -17.979 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.149      ; 18.582     ;
; -17.979 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.585     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                        ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.492 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; cpuClock     ; sdClock     ; 1.000        ; -1.557     ; 6.975      ;
; -7.492 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; cpuClock     ; sdClock     ; 1.000        ; -1.557     ; 6.975      ;
; -7.492 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; cpuClock     ; sdClock     ; 1.000        ; -1.557     ; 6.975      ;
; -7.492 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; cpuClock     ; sdClock     ; 1.000        ; -1.557     ; 6.975      ;
; -7.370 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; cpuClock     ; sdClock     ; 1.000        ; -1.546     ; 6.864      ;
; -7.370 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; cpuClock     ; sdClock     ; 1.000        ; -1.546     ; 6.864      ;
; -7.159 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; cpuClock     ; sdClock     ; 1.000        ; -3.735     ; 4.464      ;
; -7.159 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; cpuClock     ; sdClock     ; 1.000        ; -3.735     ; 4.464      ;
; -7.159 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; cpuClock     ; sdClock     ; 1.000        ; -3.735     ; 4.464      ;
; -7.159 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; cpuClock     ; sdClock     ; 1.000        ; -3.735     ; 4.464      ;
; -7.154 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; cpuClock     ; sdClock     ; 1.000        ; -1.559     ; 6.635      ;
; -7.154 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; cpuClock     ; sdClock     ; 1.000        ; -1.559     ; 6.635      ;
; -7.148 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.623      ;
; -7.148 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.623      ;
; -7.023 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.320      ;
; -7.023 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.320      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.906 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 4.234      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; cpuClock     ; sdClock     ; 1.000        ; -1.565     ; 6.367      ;
; -6.821 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; cpuClock     ; sdClock     ; 1.000        ; -3.737     ; 4.124      ;
; -6.821 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; cpuClock     ; sdClock     ; 1.000        ; -3.737     ; 4.124      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.767 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; cpuClock     ; sdClock     ; 1.000        ; -3.743     ; 4.064      ;
; -6.747 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; cpuClock     ; sdClock     ; 1.000        ; -1.549     ; 6.238      ;
; -6.747 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; cpuClock     ; sdClock     ; 1.000        ; -1.549     ; 6.238      ;
; -6.747 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; cpuClock     ; sdClock     ; 1.000        ; -1.549     ; 6.238      ;
; -6.747 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; cpuClock     ; sdClock     ; 1.000        ; -1.549     ; 6.238      ;
; -6.373 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.421      ;
; -6.373 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.421      ;
; -6.373 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.421      ;
; -6.373 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.421      ;
; -6.334 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.374      ;
; -6.334 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.374      ;
; -6.306 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; cpuClock     ; sdClock     ; 1.000        ; -3.712     ; 3.634      ;
; -6.251 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.019      ; 7.310      ;
; -6.251 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.019      ; 7.310      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.217 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 7.288      ;
; -6.203 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; cpuClock     ; sdClock     ; 1.000        ; -3.719     ; 3.524      ;
; -6.142 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; cpuClock     ; sdClock     ; 1.000        ; -3.724     ; 3.458      ;
; -6.142 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; cpuClock     ; sdClock     ; 1.000        ; -3.724     ; 3.458      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[5]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[6]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[7]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.078 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[8]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.118      ;
; -6.035 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 7.081      ;
; -6.035 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 7.081      ;
; -6.008 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; cpuClock     ; sdClock     ; 1.000        ; -3.725     ; 3.323      ;
; -5.999 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.047      ;
; -5.999 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.047      ;
; -5.999 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.047      ;
; -5.999 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 7.047      ;
; -5.960 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.000      ;
; -5.960 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.000      ;
; -5.909 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.980      ;
; -5.894 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; cpuClock     ; sdClock     ; 1.000        ; -1.534     ; 5.400      ;
; -5.885 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; cpuClock     ; sdClock     ; 1.000        ; -3.725     ; 3.200      ;
; -5.877 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.019      ; 6.936      ;
; -5.877 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.019      ; 6.936      ;
; -5.850 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.013      ; 6.903      ;
; -5.850 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.013      ; 6.903      ;
; -5.850 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.013      ; 6.903      ;
; -5.850 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.013      ; 6.903      ;
; -5.846 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 6.894      ;
; -5.846 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 6.894      ;
; -5.846 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 6.894      ;
; -5.846 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.008      ; 6.894      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
; -5.843 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 1.000        ; 0.031      ; 6.914      ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.920 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.960      ;
; -2.913 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.953      ;
; -2.913 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.953      ;
; -2.913 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.953      ;
; -2.913 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.953      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.873 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.913      ;
; -2.866 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.906      ;
; -2.866 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.906      ;
; -2.866 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.906      ;
; -2.866 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.906      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.846 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.886      ;
; -2.839 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.879      ;
; -2.839 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.879      ;
; -2.839 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.879      ;
; -2.839 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.879      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.819 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.859      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.772 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.812      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.745 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.785      ;
; -2.728 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.768      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.724 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.764      ;
; -2.717 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.757      ;
; -2.717 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.757      ;
; -2.717 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.757      ;
; -2.717 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.757      ;
; -2.710 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.750      ;
; -2.681 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.721      ;
; -2.663 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.654 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.694      ;
; -2.636 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.676      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.623 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.663      ;
; -2.538 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.578      ;
; -2.532 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.572      ;
; -2.514 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.554      ;
; -2.456 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.496      ;
; -2.456 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.496      ;
; -2.456 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.496      ;
; -2.456 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.496      ;
; -2.412 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.452      ;
; -2.359 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.399      ;
; -2.327 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.367      ;
; -2.312 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.352      ;
; -2.301 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.341      ;
; -2.301 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.341      ;
; -2.301 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.341      ;
; -2.301 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.341      ;
; -2.285 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.325      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.277 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.317      ;
; -2.271 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.311      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
; -2.253 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.293      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.287 ; sd_controller:sd1|sd_write_flag       ; sd_controller:sd1|host_write_flag           ; sdClock      ; cpuClock    ; 0.000        ; 3.725      ; 1.744      ;
; -1.880 ; SBCTextDisplayRGB:io2|kbBuffer~30     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 1.537      ;
; -1.745 ; SBCTextDisplayRGB:io2|kbBuffer~29     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.112      ; 1.673      ;
; -1.404 ; SBCTextDisplayRGB:io2|kbBuffer~34     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.110      ; 2.012      ;
; -1.338 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteWritten       ; clk          ; cpuClock    ; -0.500       ; 3.272      ; 1.740      ;
; -1.328 ; SBCTextDisplayRGB:io2|kbBuffer~33     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.075      ;
; -1.327 ; SBCTextDisplayRGB:io2|kbBuffer~38     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.076      ;
; -1.325 ; SBCTextDisplayRGB:io2|kbBuffer~62     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.106      ; 2.087      ;
; -1.319 ; SBCTextDisplayRGB:io2|kbBuffer~49     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 2.081      ;
; -1.295 ; SBCTextDisplayRGB:io2|kbBuffer~32     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.091      ; 2.102      ;
; -1.282 ; SBCTextDisplayRGB:io2|kbBuffer~65     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.090      ; 2.114      ;
; -1.210 ; SBCTextDisplayRGB:io2|kbBuffer~50     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 2.190      ;
; -0.925 ; cpu09:cpu1|sp[5]                      ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 3.516      ;
; -0.902 ; cpu09:cpu1|sp[7]                      ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 3.539      ;
; -0.873 ; SBCTextDisplayRGB:io2|kbBuffer~47     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 2.527      ;
; -0.852 ; SBCTextDisplayRGB:io2|kbBuffer~60     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.089      ; 2.543      ;
; -0.804 ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 3.637      ;
; -0.761 ; SBCTextDisplayRGB:io2|kbBuffer~56     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 2.639      ;
; -0.754 ; SBCTextDisplayRGB:io2|kbBuffer~55     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.106      ; 2.658      ;
; -0.728 ; SBCTextDisplayRGB:io2|kbBuffer~18     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.091      ; 2.669      ;
; -0.722 ; SBCTextDisplayRGB:io2|kbBuffer~44     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.090      ; 2.674      ;
; -0.710 ; cpu09:cpu1|state.reset_state          ; cpu09:cpu1|saved_state.reset_state          ; cpuClock     ; cpuClock    ; 0.000        ; 1.909      ; 1.505      ;
; -0.693 ; SBCTextDisplayRGB:io2|kbBuffer~28     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.093      ; 2.706      ;
; -0.659 ; SBCTextDisplayRGB:io2|kbBuffer~16     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.092      ; 2.739      ;
; -0.659 ; SBCTextDisplayRGB:io2|kbBuffer~21     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.744      ;
; -0.653 ; SBCTextDisplayRGB:io2|kbBuffer~45     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.095      ; 2.748      ;
; -0.649 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 2.768      ;
; -0.639 ; SBCTextDisplayRGB:io2|kbBuffer~57     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 2.761      ;
; -0.578 ; cpu09:cpu1|state.push_return_hi_state ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 3.884      ;
; -0.525 ; SBCTextDisplayRGB:io2|kbBuffer~20     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.110      ; 2.891      ;
; -0.505 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 2.912      ;
; -0.502 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 2.915      ;
; -0.495 ; SBCTextDisplayRGB:io2|kbBuffer~37     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.092      ; 2.903      ;
; -0.470 ; SBCTextDisplayRGB:io2|kbBuffer~35     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.933      ;
; -0.466 ; SBCTextDisplayRGB:io2|kbBuffer~15     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.937      ;
; -0.447 ; SBCTextDisplayRGB:io2|kbBuffer~19     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.956      ;
; -0.424 ; SBCTextDisplayRGB:io2|kbBuffer~63     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.095      ; 2.977      ;
; -0.412 ; SBCTextDisplayRGB:io2|kbBuffer~14     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 2.991      ;
; -0.411 ; SBCTextDisplayRGB:io2|kbBuffer~23     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.092      ; 2.987      ;
; -0.370 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.047      ;
; -0.370 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.047      ;
; -0.369 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.048      ;
; -0.324 ; SBCTextDisplayRGB:io2|kbBuffer~36     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 3.079      ;
; -0.311 ; cpu09:cpu1|state.pull_return_lo_state ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 4.151      ;
; -0.311 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.107      ; 3.102      ;
; -0.301 ; SBCTextDisplayRGB:io2|kbBuffer~54     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 3.099      ;
; -0.257 ; SBCTextDisplayRGB:io2|kbBuffer~13     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.110      ; 3.159      ;
; -0.253 ; SBCTextDisplayRGB:io2|kbBuffer~51     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.089      ; 3.142      ;
; -0.245 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.133      ; 3.194      ;
; -0.243 ; SBCTextDisplayRGB:io2|kbBuffer~39     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.089      ; 3.152      ;
; -0.226 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.191      ;
; -0.226 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.191      ;
; -0.225 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.192      ;
; -0.223 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[2]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.194      ;
; -0.223 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[1]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.194      ;
; -0.222 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[0]      ; clk          ; cpuClock    ; 0.000        ; 3.111      ; 3.195      ;
; -0.217 ; SBCTextDisplayRGB:io2|kbBuffer~42     ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 3.095      ; 3.184      ;
; -0.215 ; SBCTextDisplayRGB:io2|kbBuffer~22     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 3.188      ;
; -0.199 ; SBCTextDisplayRGB:io2|kbBuffer~12     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 3.204      ;
; -0.180 ; cpu09:cpu1|state.push_return_hi_state ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 4.282      ;
; -0.180 ; SBCTextDisplayRGB:io2|kbBuffer~52     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 3.220      ;
; -0.179 ; SBCTextDisplayRGB:io2|kbBuffer~11     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.091      ; 3.218      ;
; -0.167 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.107      ; 3.246      ;
; -0.164 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.107      ; 3.249      ;
; -0.155 ; SBCTextDisplayRGB:io2|kbBuffer~58     ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 3.089      ; 3.240      ;
; -0.142 ; SBCTextDisplayRGB:io2|kbBuffer~66     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.093      ; 3.257      ;
; -0.141 ; cpu09:cpu1|state.reset_state          ; cpu09:cpu1|saved_state.dual_op_read16_state ; cpuClock     ; cpuClock    ; 0.000        ; 1.909      ; 2.074      ;
; -0.130 ; cpu09:cpu1|sp[3]                      ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.311      ;
; -0.097 ; cpu09:cpu1|state.push_return_hi_state ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 4.365      ;
; -0.097 ; SBCTextDisplayRGB:io2|kbBuffer~43     ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 3.095      ; 3.304      ;
; -0.084 ; SBCTextDisplayRGB:io2|kbBuffer~59     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.094      ; 3.316      ;
; -0.047 ; cpu09:cpu1|state.reset_state          ; cpu09:cpu1|saved_state.int_swimask_state    ; cpuClock     ; cpuClock    ; 0.000        ; 1.909      ; 2.168      ;
; -0.047 ; cpu09:cpu1|state.reset_state          ; cpu09:cpu1|saved_state.vect_hi_state        ; cpuClock     ; cpuClock    ; 0.000        ; 1.909      ; 2.168      ;
; -0.035 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dataOut[7]            ; clk          ; cpuClock    ; 0.000        ; 3.141      ; 3.412      ;
; -0.023 ; SBCTextDisplayRGB:io2|kbBuffer~17     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.097      ; 3.380      ;
; -0.008 ; cpu09:cpu1|state.vect_lo_state        ; SBCTextDisplayRGB:io2|dataOut[7]            ; cpuClock     ; cpuClock    ; -0.500       ; 3.987      ; 3.785      ;
; 0.010  ; SBCTextDisplayRGB:io2|kbBuffer~31     ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 3.089      ; 3.405      ;
; 0.017  ; cpu09:cpu1|state.push_return_hi_state ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 4.479      ;
; 0.025  ; SBCTextDisplayRGB:io2|kbBuffer~48     ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 3.104      ; 3.435      ;
; 0.039  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|address[11]               ; cpuClock     ; cpuClock    ; 0.000        ; 4.130      ; 4.475      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[4]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.057  ; cpu09:cpu1|sp[2]                      ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.135      ; 4.498      ;
; 0.059  ; cpu09:cpu1|state.decode1_state        ; SBCTextDisplayRGB:io2|dataOut[7]            ; cpuClock     ; cpuClock    ; -0.500       ; 4.007      ; 3.872      ;
; 0.062  ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|dataOut[7]            ; clk          ; cpuClock    ; 0.000        ; 3.121      ; 3.489      ;
; 0.065  ; sd_controller:sd1|sd_read_flag        ; sd_controller:sd1|host_read_flag            ; sdClock      ; cpuClock    ; 0.000        ; 1.570      ; 1.941      ;
; 0.087  ; cpu09:cpu1|state.pull_return_lo_state ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 4.156      ; 4.549      ;
; 0.091  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[1]      ; clk          ; cpuClock    ; -0.500       ; 3.281      ; 3.178      ;
; 0.091  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[2]      ; clk          ; cpuClock    ; -0.500       ; 3.281      ; 3.178      ;
; 0.095  ; SBCTextDisplayRGB:io2|kbBuffer~25     ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 3.087      ; 3.488      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[6]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[5]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[3]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[4]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[7]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.118  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[0]      ; clk          ; cpuClock    ; -0.500       ; 3.282      ; 3.206      ;
; 0.122  ; SBCTextDisplayRGB:io2|kbBuffer~26     ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 3.093      ; 3.521      ;
+--------+---------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                              ;
+--------+----------------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                   ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                                 ; serialClkCount[15]                        ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                                 ; serialClkCount[15]                        ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.499  ; serialClkCount[4]                                  ; serialClkCount[4]                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]              ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]              ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]              ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]              ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]              ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]              ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]              ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]              ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]              ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]              ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]             ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]             ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]             ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]             ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]             ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]             ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]             ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]             ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]             ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]             ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]             ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]             ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]             ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]             ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]             ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut                    ; SBCTextDisplayRGB:io2|ps2ClkOut           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered               ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]               ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                     ; SBCTextDisplayRGB:io2|ps2Shift            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                      ; SBCTextDisplayRGB:io2|ps2Caps             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                    ; SBCTextDisplayRGB:io2|ps2Scroll           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                       ; SBCTextDisplayRGB:io2|ps2Num              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]             ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                   ; SBCTextDisplayRGB:io2|kbWRParity          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                       ; SBCTextDisplayRGB:io2|n_kbWR              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]               ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]               ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]             ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]               ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]               ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]               ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]               ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                      ; SBCTextDisplayRGB:io2|ps2Ctrl             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                    ; SBCTextDisplayRGB:io2|param4[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                    ; SBCTextDisplayRGB:io2|param3[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                    ; SBCTextDisplayRGB:io2|param2[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                    ; SBCTextDisplayRGB:io2|param1[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                      ; SBCTextDisplayRGB:io2|hActive             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                      ; SBCTextDisplayRGB:io2|vActive             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelClockCount[0]           ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]                ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]                ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[2]                ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]              ; SBCTextDisplayRGB:io2|charScanLine[0]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]              ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]              ; SBCTextDisplayRGB:io2|charScanLine[2]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]              ; SBCTextDisplayRGB:io2|charScanLine[3]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]                ; SBCTextDisplayRGB:io2|cursorVert[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]                ; SBCTextDisplayRGB:io2|cursorVert[4]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]                ; SBCTextDisplayRGB:io2|cursorVert[3]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle               ; SBCTextDisplayRGB:io2|dispState.idle      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]                ; SBCTextDisplayRGB:io2|paramCount[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]                ; SBCTextDisplayRGB:io2|paramCount[1]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]                ; SBCTextDisplayRGB:io2|paramCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent                 ; SBCTextDisplayRGB:io2|dispByteSent        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                   ; SBCTextDisplayRGB:io2|attInverse          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                      ; SBCTextDisplayRGB:io2|attBold             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered                       ; bufferedUART:io1|rxdFiltered              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.751  ; SBCTextDisplayRGB:io2|dispState.del2               ; SBCTextDisplayRGB:io2|dispState.del3      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.756  ; sdClkCount[5]                                      ; sdClkCount[5]                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.767  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]          ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; clk                ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.769  ; SBCTextDisplayRGB:io2|cursBlinkCount[24]           ; SBCTextDisplayRGB:io2|cursorOn            ; clk                ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.769  ; SBCTextDisplayRGB:io2|vertLineCount[9]             ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.771  ; SBCTextDisplayRGB:io2|pixelCount[0]                ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.781  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]              ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.786  ; bufferedUART:io1|rxInPointer[5]                    ; bufferedUART:io1|n_rts                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.417      ; 1.509      ;
; 0.797  ; SBCTextDisplayRGB:io2|pixelClockCount[0]           ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.840  ; bufferedUART:io1|rxInPointer[4]                    ; bufferedUART:io1|n_rts                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.417      ; 1.563      ;
; 0.873  ; SBCTextDisplayRGB:io2|dispState.ins2               ; SBCTextDisplayRGB:io2|dispState.ins3      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.179      ;
; 0.886  ; cpuClkCount[1]                                     ; cpuClock                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.192      ;
; 0.908  ; SBCTextDisplayRGB:io2|cursorHoriz[5]               ; SBCTextDisplayRGB:io2|savedCursorHoriz[5] ; clk                ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.937  ; SBCTextDisplayRGB:io2|ps2ClkFiltered               ; SBCTextDisplayRGB:io2|ps2PrevClk          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.951  ; SBCTextDisplayRGB:io2|cursBlinkCount[23]           ; SBCTextDisplayRGB:io2|cursorOn            ; clk                ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.954  ; SBCTextDisplayRGB:io2|dispCharWRData[3]            ; SBCTextDisplayRGB:io2|dispState.clearChar ; clk                ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.979  ; SBCTextDisplayRGB:io2|ps2Byte[6]                   ; SBCTextDisplayRGB:io2|ps2Byte[5]          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 0.979  ; SBCTextDisplayRGB:io2|ps2Byte[5]                   ; SBCTextDisplayRGB:io2|ps2Byte[4]          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.055  ; SBCTextDisplayRGB:io2|vertLineCount[1]             ; SBCTextDisplayRGB:io2|vSync               ; clk                ; clk         ; 0.000        ; 0.001      ; 1.362      ;
; 1.078  ; SBCTextDisplayRGB:io2|horizCount[8]                ; SBCTextDisplayRGB:io2|hSync               ; clk                ; clk         ; 0.000        ; 0.002      ; 1.386      ;
; 1.078  ; SBCTextDisplayRGB:io2|nextState.waitForLeftBracket ; SBCTextDisplayRGB:io2|paramCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.078  ; SBCTextDisplayRGB:io2|dispCharWRData[7]            ; SBCTextDisplayRGB:io2|dispState.clearChar ; clk                ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.092  ; SBCTextDisplayRGB:io2|vertLineCount[9]             ; SBCTextDisplayRGB:io2|vActive             ; clk                ; clk         ; 0.000        ; 0.001      ; 1.399      ;
; 1.099  ; bufferedUART:io1|rxInPointer[2]                    ; bufferedUART:io1|n_rts                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.417      ; 1.822      ;
; 1.130  ; serialClkCount[11]                                 ; serialClkCount[11]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.134  ; SBCTextDisplayRGB:io2|cursBlinkCount[25]           ; SBCTextDisplayRGB:io2|cursorOn            ; clk                ; clk         ; 0.000        ; 0.000      ; 1.440      ;
; 1.158  ; SBCTextDisplayRGB:io2|hActive                      ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.159  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]               ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.164  ; serialClkCount[7]                                  ; serialClkCount[7]                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
+--------+----------------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.745 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.752 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.058      ;
; 0.762 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.068      ;
; 0.771 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.077      ;
; 0.902 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 1.049 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.355      ;
; 1.049 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.355      ;
; 1.051 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.357      ;
; 1.051 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.357      ;
; 1.151 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.457      ;
; 1.165 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.174 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.186 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.013      ; 1.506      ;
; 1.193 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.499      ;
; 1.193 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.499      ;
; 1.203 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.205 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.206 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.209 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.210 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.217 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.228 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.534      ;
; 1.231 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.537      ;
; 1.234 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.751 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.057      ;
; 0.783 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.089      ;
; 1.044 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.350      ;
; 1.166 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.199 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.506      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.231 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.250 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.556      ;
; 1.252 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.558      ;
; 1.260 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.566      ;
; 1.320 ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.626      ;
; 1.473 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.779      ;
; 1.474 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.780      ;
; 1.508 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.814      ;
; 1.513 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.819      ;
; 1.514 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.820      ;
; 1.516 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.822      ;
; 1.517 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.823      ;
; 1.517 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.823      ;
; 1.545 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.851      ;
; 1.645 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.951      ;
; 1.677 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.983      ;
; 1.705 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.011      ;
; 1.719 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.025      ;
; 1.730 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.036      ;
; 1.731 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.038      ;
; 1.740 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.046      ;
; 1.763 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.069      ;
; 1.791 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.097      ;
; 1.816 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.122      ;
; 1.817 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.123      ;
; 1.826 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.132      ;
; 1.849 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.155      ;
; 1.877 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.183      ;
; 1.902 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.208      ;
; 1.903 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.209      ;
; 1.935 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.241      ;
; 1.950 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.256      ;
; 1.952 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.258      ;
; 1.952 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.258      ;
; 1.958 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.264      ;
; 1.976 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.282      ;
; 1.977 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.283      ;
; 1.978 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.284      ;
; 1.988 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.294      ;
; 1.993 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.299      ;
; 2.021 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.327      ;
; 2.025 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.331      ;
; 2.035 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.341      ;
; 2.038 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.344      ;
; 2.071 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.377      ;
; 2.071 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.377      ;
; 2.071 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.377      ;
; 2.071 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.377      ;
; 2.071 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.377      ;
; 2.074 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.idle    ; clk                ; serialClkCount[15] ; 0.000        ; -0.417     ; 1.963      ;
; 2.079 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.385      ;
; 2.111 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.417      ;
; 2.124 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.430      ;
; 2.165 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.471      ;
; 2.210 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.516      ;
; 2.255 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.561      ;
; 2.255 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.561      ;
; 2.255 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.561      ;
; 2.255 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.561      ;
; 2.257 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.563      ;
; 2.258 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.564      ;
; 2.296 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.602      ;
; 2.327 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.633      ;
; 2.328 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.634      ;
; 2.373 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.dataBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.417     ; 2.262      ;
; 2.374 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.stopBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.417     ; 2.263      ;
; 2.399 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.705      ;
; 2.427 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.733      ;
; 2.427 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.733      ;
; 2.427 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.733      ;
; 2.427 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.733      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.435 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.741      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.436 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.742      ;
; 2.517 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.823      ;
; 2.517 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.823      ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.539 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.581      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
; -1.419 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.461      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.124 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 3.724      ; 2.640      ;
; 2.124 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 3.724      ; 2.640      ;
; 2.421 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 3.724      ; 2.343      ;
; 2.421 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 3.724      ; 2.343      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.687 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 3.724      ; 2.343      ;
; -1.687 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 3.724      ; 2.343      ;
; -1.390 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 3.724      ; 2.640      ;
; -1.390 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 3.724      ; 2.640      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.153 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.461      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
; 2.273 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.581      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.dataBit    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.dataBit    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.idle       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.idle       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.stopBit    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.stopBit    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.597 ; 10.597 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.768  ; 6.768  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.454  ; 7.454  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 11.503 ; 11.503 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.925  ; 9.925  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.796  ; 8.796  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.291  ; 9.291  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.925  ; 9.925  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.179  ; 9.179  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.687  ; 9.687  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.908  ; 9.908  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.754  ; 9.754  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.727  ; 9.727  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.613  ; 9.613  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.860 ; 11.860 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.144 ; -5.144 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -5.455 ; -5.455 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -6.502 ; -6.502 ; Fall       ; clk             ;
; rxd1         ; clk        ; -4.598 ; -4.598 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -5.207 ; -5.207 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -6.620 ; -6.620 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.699 ; -6.699 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.119 ; -7.119 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.237 ; -7.237 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.930 ; -6.930 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.967 ; -6.967 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -7.071 ; -7.071 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.620 ; -6.620 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -7.256 ; -7.256 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -6.549 ; -6.549 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -6.557 ; -6.557 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.125  ; 9.125  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.904  ; 8.904  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.573  ; 8.573  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.379  ; 7.379  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.378  ; 9.378  ; Fall       ; clk             ;
; video            ; clk        ; 9.581  ; 9.581  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.727  ; 8.727  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.419  ; 8.419  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.357  ; 9.357  ; Fall       ; clk             ;
; videoG1          ; clk        ; 9.139  ; 9.139  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.046  ; 9.046  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.586  ; 9.586  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.613 ; 10.613 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 17.726 ; 17.726 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.369 ; 13.369 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 13.767 ; 13.767 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 17.294 ; 17.294 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 14.078 ; 14.078 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.975 ; 14.975 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.104 ; 15.104 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.311 ; 15.311 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 16.329 ; 16.329 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 16.627 ; 16.627 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.294 ; 17.294 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.283 ; 17.283 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.012 ; 17.012 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 17.139 ; 17.139 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.206 ; 16.206 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.233 ; 16.233 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.077 ; 16.077 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 16.562 ; 16.562 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.083 ; 17.083 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 17.026 ; 17.026 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 24.521 ; 24.521 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 23.055 ; 23.055 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 21.101 ; 21.101 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.259 ; 22.259 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 21.810 ; 21.810 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 22.959 ; 22.959 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 24.521 ; 24.521 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 22.370 ; 22.370 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 21.466 ; 21.466 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.473  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.683  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 8.440  ; 8.440  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 8.637  ; 8.637  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 10.497 ; 10.497 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.162  ; 8.162  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.125  ; 9.125  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.904  ; 8.904  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.573  ; 8.573  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.379  ; 7.379  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.378  ; 9.378  ; Fall       ; clk             ;
; video            ; clk        ; 9.581  ; 9.581  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.727  ; 8.727  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.419  ; 8.419  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.357  ; 9.357  ; Fall       ; clk             ;
; videoG1          ; clk        ; 9.139  ; 9.139  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.046  ; 9.046  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.586  ; 9.586  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.106 ; 10.106 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 10.397 ; 10.397 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 7.473  ; 10.010 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 7.683  ; 9.882  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 8.508  ; 8.508  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 9.266  ; 9.266  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 9.352  ; 9.352  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 8.508  ; 8.508  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 9.068  ; 9.068  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 10.013 ; 10.013 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 10.557 ; 10.557 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 11.245 ; 11.245 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 11.224 ; 11.224 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 10.961 ; 10.961 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.569 ; 10.569 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 9.941  ; 9.941  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 9.978  ; 9.978  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 9.850  ; 9.850  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 10.437 ; 10.437 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.556  ; 9.556  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 10.291 ; 10.291 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 10.432 ; 10.432 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 12.789 ; 12.789 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 11.618 ; 11.618 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 10.432 ; 10.432 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 11.716 ; 11.716 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 12.671 ; 12.671 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 11.761 ; 11.761 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 11.057 ; 11.057 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 11.053 ; 11.053 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.473  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.683  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 8.440  ; 8.440  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 8.637  ; 8.637  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 8.577  ; 8.577  ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.162  ; 8.162  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 15.919 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 15.929 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 16.765 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 16.389 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 16.389 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 16.760 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 15.919 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 15.928 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.922 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.797  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.807  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.643 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.267 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.267 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.638 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.797  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.806  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.800  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 15.919    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 15.929    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 16.765    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 16.389    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 16.389    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 16.760    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 15.919    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 15.928    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.922    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.797     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.807     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.643    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.267    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.267    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.638    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.797     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.806     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.800     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -5.568 ; -1082.236     ;
; clk                ; -5.435 ; -1901.073     ;
; sdClock            ; -1.663 ; -141.652      ;
; serialClkCount[15] ; -0.340 ; -5.785        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.304 ; -1.304        ;
; cpuClock           ; -0.694 ; -7.859        ;
; sdClock            ; 0.215  ; 0.000         ;
; serialClkCount[15] ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; sdClock  ; -0.004 ; -0.036        ;
; cpuClock ; 1.170  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.353 ; -0.706        ;
; sdClock  ; 0.836  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1991.732     ;
; cpuClock           ; -0.500 ; -377.000      ;
; sdClock            ; -0.500 ; -142.000      ;
; serialClkCount[15] ; -0.500 ; -19.000       ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                              ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.568 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.759      ;
; -5.524 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.714      ;
; -5.522 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.712      ;
; -5.516 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.706      ;
; -5.514 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.725      ;
; -5.491 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.722     ; 5.801      ;
; -5.478 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.660      ;
; -5.470 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.681      ;
; -5.470 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.680      ;
; -5.468 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.678      ;
; -5.462 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.672      ;
; -5.445 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.902     ; 5.575      ;
; -5.437 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.702     ; 5.767      ;
; -5.434 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.615      ;
; -5.432 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.613      ;
; -5.426 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.636      ;
; -5.426 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.607      ;
; -5.424 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.614      ;
; -5.424 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.634      ;
; -5.418 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.628      ;
; -5.409 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.599      ;
; -5.402 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.592      ;
; -5.401 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.702      ;
; -5.396 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.833     ; 5.595      ;
; -5.395 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.586      ;
; -5.393 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.702     ; 5.723      ;
; -5.391 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.581      ;
; -5.391 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.882     ; 5.541      ;
; -5.391 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.573      ;
; -5.386 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.568      ;
; -5.385 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.575      ;
; -5.377 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.881     ; 5.528      ;
; -5.374 ; cpu09:cpu1|fic         ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.556      ;
; -5.370 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.580      ;
; -5.363 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.545      ;
; -5.360 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.550      ;
; -5.356 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.546      ;
; -5.355 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.911     ; 5.476      ;
; -5.355 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.565      ;
; -5.352 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.550      ;
; -5.352 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.825     ; 5.559      ;
; -5.350 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.548      ;
; -5.348 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.558      ;
; -5.347 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.882     ; 5.497      ;
; -5.347 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.528      ;
; -5.345 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.526      ;
; -5.344 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.542      ;
; -5.341 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.552      ;
; -5.340 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.521      ;
; -5.339 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.520      ;
; -5.338 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.519      ;
; -5.337 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.547      ;
; -5.334 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.515      ;
; -5.334 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.515      ;
; -5.332 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 6.366      ;
; -5.331 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.541      ;
; -5.330 ; cpu09:cpu1|fic         ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.511      ;
; -5.328 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.745     ; 5.615      ;
; -5.328 ; cpu09:cpu1|fic         ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.509      ;
; -5.326 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.536      ;
; -5.323 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.861     ; 5.494      ;
; -5.322 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.812     ; 5.542      ;
; -5.322 ; cpu09:cpu1|fic         ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.503      ;
; -5.319 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.733     ; 5.618      ;
; -5.319 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.714     ; 5.637      ;
; -5.319 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.500      ;
; -5.319 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.500      ;
; -5.317 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.498      ;
; -5.314 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.913     ; 5.433      ;
; -5.314 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.615      ;
; -5.312 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.493      ;
; -5.311 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.521      ;
; -5.311 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.492      ;
; -5.309 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.491      ;
; -5.308 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.826     ; 5.514      ;
; -5.307 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.608      ;
; -5.306 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.516      ;
; -5.306 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.826     ; 5.512      ;
; -5.305 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.487      ;
; -5.304 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.514      ;
; -5.303 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.722     ; 5.613      ;
; -5.302 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.512      ;
; -5.301 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.482      ;
; -5.300 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.826     ; 5.506      ;
; -5.298 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.488      ;
; -5.298 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.850     ; 5.480      ;
; -5.297 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.487      ;
; -5.297 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.508      ;
; -5.297 ; cpu09:cpu1|fic         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.598      ;
; -5.295 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.851     ; 5.476      ;
; -5.293 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.503      ;
; -5.289 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.770     ; 5.551      ;
; -5.287 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.822     ; 5.497      ;
; -5.287 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.890     ; 5.429      ;
; -5.286 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.731     ; 5.587      ;
; -5.279 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|up[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.861     ; 5.450      ;
; -5.278 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.813     ; 5.497      ;
; -5.278 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|cc[2]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 6.332      ;
; -5.276 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.813     ; 5.495      ;
; -5.275 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.706     ; 5.601      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.435 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.992      ;
; -5.405 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.968      ;
; -5.403 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.058      ; 5.960      ;
; -5.403 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.960      ;
; -5.401 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.964      ;
; -5.401 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.964      ;
; -5.400 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.957      ;
; -5.397 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.960      ;
; -5.394 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.951      ;
; -5.390 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.953      ;
; -5.376 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.933      ;
; -5.369 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.926      ;
; -5.363 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.926      ;
; -5.352 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.048      ; 5.899      ;
; -5.351 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.908      ;
; -5.349 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.906      ;
; -5.348 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.911      ;
; -5.348 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.911      ;
; -5.345 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.908      ;
; -5.344 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 0.500        ; 0.064      ; 5.907      ;
; -5.342 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.906      ;
; -5.331 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.888      ;
; -5.330 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.890      ;
; -5.327 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.891      ;
; -5.325 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.068      ; 5.892      ;
; -5.321 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.065      ; 5.885      ;
; -5.319 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.065      ; 5.883      ;
; -5.316 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.068      ; 5.883      ;
; -5.312 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.876      ;
; -5.304 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.851      ;
; -5.297 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.867      ;
; -5.296 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.866      ;
; -5.296 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.860      ;
; -5.295 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.065      ; 5.859      ;
; -5.295 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.859      ;
; -5.294 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.853      ;
; -5.293 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.863      ;
; -5.293 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.863      ;
; -5.292 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.856      ;
; -5.289 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.859      ;
; -5.286 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.850      ;
; -5.282 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.071      ; 5.852      ;
; -5.276 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.846      ;
; -5.268 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.832      ;
; -5.267 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.071      ; 5.837      ;
; -5.266 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.813      ;
; -5.266 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.836      ;
; -5.265 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.812      ;
; -5.264 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.065      ; 5.828      ;
; -5.264 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.828      ;
; -5.263 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.810      ;
; -5.262 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.832      ;
; -5.262 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.832      ;
; -5.261 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.825      ;
; -5.261 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.825      ;
; -5.261 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.825      ;
; -5.258 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.828      ;
; -5.255 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.819      ;
; -5.255 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.825      ;
; -5.251 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.071      ; 5.821      ;
; -5.250 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.809      ;
; -5.248 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.807      ;
; -5.248 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.812      ;
; -5.247 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.806      ;
; -5.246 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.805      ;
; -5.244 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.055      ; 5.798      ;
; -5.243 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.790      ;
; -5.243 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.807      ;
; -5.241 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.805      ;
; -5.240 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.810      ;
; -5.240 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.810      ;
; -5.237 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.801      ;
; -5.237 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.807      ;
; -5.236 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.806      ;
; -5.235 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.795      ;
; -5.235 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.060      ; 5.794      ;
; -5.234 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.072      ; 5.805      ;
; -5.233 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.797      ;
; -5.233 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.787      ;
; -5.233 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.797      ;
; -5.231 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.791      ;
; -5.230 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.784      ;
; -5.230 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.794      ;
; -5.229 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.796      ;
; -5.226 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.065      ; 5.790      ;
; -5.224 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.067      ; 5.790      ;
; -5.224 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.067      ; 5.790      ;
; -5.224 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.071      ; 5.794      ;
; -5.224 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.065      ; 5.788      ;
; -5.223 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.770      ;
; -5.223 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.787      ;
; -5.222 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.769      ;
; -5.222 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.789      ;
; -5.222 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.059      ; 5.780      ;
; -5.221 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.068      ; 5.788      ;
; -5.221 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.775      ;
; -5.221 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.775      ;
; -5.220 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 5.784      ;
; -5.219 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.779      ;
; -5.219 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.779      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                        ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.663 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; cpuClock     ; sdClock     ; 1.000        ; -1.169     ; 1.526      ;
; -1.663 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; cpuClock     ; sdClock     ; 1.000        ; -1.169     ; 1.526      ;
; -1.663 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; cpuClock     ; sdClock     ; 1.000        ; -1.169     ; 1.526      ;
; -1.663 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; cpuClock     ; sdClock     ; 1.000        ; -1.169     ; 1.526      ;
; -1.655 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; cpuClock     ; sdClock     ; 1.000        ; -1.176     ; 1.511      ;
; -1.655 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; cpuClock     ; sdClock     ; 1.000        ; -1.176     ; 1.511      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.586 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.470      ;
; -1.562 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; cpuClock     ; sdClock     ; 1.000        ; -1.171     ; 1.423      ;
; -1.562 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; cpuClock     ; sdClock     ; 1.000        ; -1.171     ; 1.423      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.561 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; cpuClock     ; sdClock     ; 1.000        ; -1.175     ; 1.418      ;
; -1.551 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; cpuClock     ; sdClock     ; 1.000        ; -0.197     ; 2.386      ;
; -1.551 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; cpuClock     ; sdClock     ; 1.000        ; -0.197     ; 2.386      ;
; -1.551 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; cpuClock     ; sdClock     ; 1.000        ; -0.197     ; 2.386      ;
; -1.551 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; cpuClock     ; sdClock     ; 1.000        ; -0.197     ; 2.386      ;
; -1.521 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.559      ;
; -1.521 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.559      ;
; -1.521 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.559      ;
; -1.521 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.559      ;
; -1.518 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; cpuClock     ; sdClock     ; 1.000        ; -0.186     ; 2.364      ;
; -1.518 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; cpuClock     ; sdClock     ; 1.000        ; -0.186     ; 2.364      ;
; -1.488 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.537      ;
; -1.488 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.537      ;
; -1.456 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.487      ;
; -1.456 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.487      ;
; -1.450 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; cpuClock     ; sdClock     ; 1.000        ; -0.199     ; 2.283      ;
; -1.450 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; cpuClock     ; sdClock     ; 1.000        ; -0.199     ; 2.283      ;
; -1.420 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 2.456      ;
; -1.420 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 2.456      ;
; -1.400 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.438      ;
; -1.400 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.438      ;
; -1.400 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.438      ;
; -1.400 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.438      ;
; -1.389 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; cpuClock     ; sdClock     ; 1.000        ; -0.204     ; 2.217      ;
; -1.389 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; cpuClock     ; sdClock     ; 1.000        ; -0.204     ; 2.217      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.387 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.446      ;
; -1.367 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.416      ;
; -1.367 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.416      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[5]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[6]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[7]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.362 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[8]               ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.394      ;
; -1.338 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; cpuClock     ; sdClock     ; 1.000        ; -1.158     ; 1.212      ;
; -1.338 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; cpuClock     ; sdClock     ; 1.000        ; -1.158     ; 1.212      ;
; -1.335 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[0]               ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.366      ;
; -1.335 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[9]               ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.366      ;
; -1.332 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.370      ;
; -1.332 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.370      ;
; -1.332 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.370      ;
; -1.332 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.370      ;
; -1.330 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.376      ;
; -1.330 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.376      ;
; -1.330 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.376      ;
; -1.330 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.376      ;
; -1.309 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|state.receive_byte            ; sdClock      ; sdClock     ; 1.000        ; 0.027      ; 2.368      ;
; -1.299 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.348      ;
; -1.299 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.017      ; 2.348      ;
; -1.299 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 2.335      ;
; -1.299 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock      ; sdClock     ; 1.000        ; 0.004      ; 2.335      ;
; -1.298 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; cpuClock     ; sdClock     ; 1.000        ; -1.161     ; 1.169      ;
; -1.297 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[0]                ; sdClock      ; sdClock     ; 1.000        ; 0.025      ; 2.354      ;
; -1.297 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|bit_counter[2]                ; sdClock      ; sdClock     ; 1.000        ; 0.025      ; 2.354      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.295 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; cpuClock     ; sdClock     ; 1.000        ; -0.203     ; 2.124      ;
; -1.287 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; cpuClock     ; sdClock     ; 1.000        ; -1.148     ; 1.171      ;
; -1.278 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.316      ;
; -1.278 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.316      ;
; -1.278 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.316      ;
; -1.278 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock      ; sdClock     ; 1.000        ; 0.006      ; 2.316      ;
; -1.275 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.321      ;
; -1.275 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.321      ;
; -1.275 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.rst              ; sdClock      ; sdClock     ; 1.000        ; 0.014      ; 2.321      ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.340 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.372      ;
; -0.340 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.372      ;
; -0.332 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.364      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.329 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.362      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.321 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.354      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.348      ;
; -0.291 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.323      ;
; -0.291 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.323      ;
; -0.291 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.323      ;
; -0.291 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.323      ;
; -0.289 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.321      ;
; -0.289 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.321      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.313      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.278 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.311      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.307      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.305      ;
; -0.213 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.245      ;
; -0.213 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.245      ;
; -0.205 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.237      ;
; -0.197 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.229      ;
; -0.197 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.229      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[0] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[1] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[2] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[4] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[5] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.188 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxClockCount[3] ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.947      ;
; -0.183 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxBitCount[0]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.942      ;
; -0.183 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxBitCount[1]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.942      ;
; -0.183 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxBitCount[2]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.942      ;
; -0.183 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxBitCount[3]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.273     ; 0.942      ;
; -0.177 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.209      ;
; -0.156 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.188      ;
; -0.154 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.186      ;
; -0.143 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.175      ;
; -0.137 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.169      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.151      ;
; -0.108 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.140      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                  ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.304 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                       ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.395      ;
; -0.804 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                       ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.395      ;
; 0.009  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.729      ; 0.876      ;
; 0.065  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.729      ; 0.932      ;
; 0.103  ; bufferedUART:io1|rxInPointer[5]           ; bufferedUART:io1|n_rts                                                                                                   ; serialClkCount[15] ; clk         ; 0.000        ; 0.273      ; 0.528      ;
; 0.112  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.944      ;
; 0.115  ; bufferedUART:io1|rxInPointer[4]           ; bufferedUART:io1|n_rts                                                                                                   ; serialClkCount[15] ; clk         ; 0.000        ; 0.273      ; 0.540      ;
; 0.133  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.749      ; 1.020      ;
; 0.138  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.753      ; 1.029      ;
; 0.143  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.721      ; 1.002      ;
; 0.163  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.728      ; 1.029      ;
; 0.172  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.743      ; 1.053      ;
; 0.186  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 1.069      ;
; 0.189  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 1.084      ;
; 0.199  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.721      ; 1.058      ;
; 0.201  ; bufferedUART:io1|rxInPointer[2]           ; bufferedUART:io1|n_rts                                                                                                   ; serialClkCount[15] ; clk         ; 0.000        ; 0.273      ; 0.626      ;
; 0.212  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.753      ; 1.103      ;
; 0.215  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                 ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 1.049      ;
; 0.232  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg11 ; cpuClock           ; clk         ; 0.000        ; 0.743      ; 1.113      ;
; 0.234  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.728      ; 1.100      ;
; 0.236  ; cpu09:cpu1|sp[2]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.743      ; 1.117      ;
; 0.237  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.741      ; 1.116      ;
; 0.242  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispState.del3                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244  ; sdClkCount[5]                             ; sdClkCount[5]                                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.248  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 1.132      ;
; 0.250  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; bufferedUART:io1|rxInPointer[0]           ; bufferedUART:io1|n_rts                                                                                                   ; serialClkCount[15] ; clk         ; 0.000        ; 0.273      ; 0.675      ;
; 0.252  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg9  ; cpuClock           ; clk         ; 0.000        ; 0.743      ; 1.134      ;
; 0.253  ; SBCTextDisplayRGB:io2|cursBlinkCount[24]  ; SBCTextDisplayRGB:io2|cursorOn                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.405      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                         ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.694 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag           ; sdClock      ; cpuClock    ; 0.000        ; 1.159      ; 0.617      ;
; -0.588 ; cpu09:cpu1|sp[5]                       ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.118      ;
; -0.574 ; cpu09:cpu1|sp[7]                       ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.132      ;
; -0.536 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.170      ;
; -0.480 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.reset_state          ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.525      ;
; -0.404 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.312      ;
; -0.368 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.348      ;
; -0.359 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 0.784      ; 0.577      ;
; -0.336 ; cpu09:cpu1|sp[3]                       ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.370      ;
; -0.325 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 0.785      ; 0.612      ;
; -0.309 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.dual_op_read16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.696      ;
; -0.304 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.412      ;
; -0.279 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.vect_hi_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.726      ;
; -0.277 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.int_swimask_state    ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.728      ;
; -0.275 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.441      ;
; -0.268 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.448      ;
; -0.246 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[11]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.455      ;
; -0.239 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.477      ;
; -0.228 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.488      ;
; -0.212 ; cpu09:cpu1|sp[4]                       ; sd_controller:sd1|din_latched[4]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.599      ; 1.539      ;
; -0.208 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 0.783      ; 0.727      ;
; -0.197 ; cpu09:cpu1|state.cwai_state            ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 0.843      ;
; -0.194 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.fetch_state          ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.811      ;
; -0.192 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.524      ;
; -0.191 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 0.776      ; 0.737      ;
; -0.190 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 0.776      ; 0.738      ;
; -0.182 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 0.779      ; 0.749      ;
; -0.178 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.773      ; 0.747      ;
; -0.176 ; cpu09:cpu1|sp[6]                       ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.465      ; 1.441      ;
; -0.166 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 0.771      ; 0.757      ;
; -0.161 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.jmp_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.851      ; 0.842      ;
; -0.161 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.int_cwai_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.851      ; 0.842      ;
; -0.160 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.lea_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.851      ; 0.843      ;
; -0.159 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.sbranch_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.851      ; 0.844      ;
; -0.154 ; cpu09:cpu1|state.reset_state           ; cpu09:cpu1|saved_state.jsr_state            ; cpuClock     ; cpuClock    ; 0.000        ; 0.853      ; 0.851      ;
; -0.151 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 0.768      ; 0.769      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[4]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[6]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.137 ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.554      ; 1.569      ;
; -0.132 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 0.773      ; 0.793      ;
; -0.129 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[4]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.587      ;
; -0.125 ; cpu09:cpu1|sp[5]                       ; sd_controller:sd1|address[14]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.576      ;
; -0.106 ; cpu09:cpu1|sp[7]                       ; sd_controller:sd1|address[16]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.595      ;
; -0.105 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.611      ;
; -0.093 ; cpu09:cpu1|sp[15]                      ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.539      ; 1.598      ;
; -0.093 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[4]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.623      ;
; -0.077 ; cpu09:cpu1|state.dual_op_write8_state  ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.475      ; 1.550      ;
; -0.073 ; cpu09:cpu1|state.pshu_sph_state        ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.583      ; 1.662      ;
; -0.073 ; cpu09:cpu1|state.dual_op_write16_state ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.475      ; 1.554      ;
; -0.069 ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.647      ;
; -0.060 ; cpu09:cpu1|state.pshu_dp_state         ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.605      ; 1.697      ;
; -0.051 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]            ; clk          ; cpuClock    ; 0.000        ; 0.773      ; 0.874      ;
; -0.031 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 0.767      ; 0.888      ;
; -0.030 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.771      ; 0.893      ;
; -0.022 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 0.784      ; 0.914      ;
; -0.017 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.773      ; 0.908      ;
; -0.017 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 0.784      ; 0.919      ;
; -0.016 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 0.779      ; 0.915      ;
; -0.015 ; cpu09:cpu1|state.push_return_hi_state  ; sd_controller:sd1|din_latched[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.701      ;
; -0.001 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]            ; clk          ; cpuClock    ; 0.000        ; 0.771      ; 0.922      ;
; 0.005  ; cpu09:cpu1|state.pshu_accb_state       ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.598      ; 1.755      ;
; 0.010  ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 0.768      ; 0.930      ;
; 0.010  ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.776      ; 0.938      ;
; 0.012  ; cpu09:cpu1|up[7]                       ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.560      ; 1.724      ;
; 0.016  ; cpu09:cpu1|state.pshu_pcl_state        ; sd_controller:sd1|din_latched[3]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.591      ; 1.759      ;
; 0.018  ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.775      ; 0.945      ;
; 0.018  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[3]      ; clk          ; cpuClock    ; 0.000        ; 0.784      ; 0.954      ;
; 0.019  ; cpu09:cpu1|up[5]                       ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.413      ; 1.584      ;
; 0.020  ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 0.772      ; 0.944      ;
; 0.021  ; cpu09:cpu1|state.orcc_state            ; cpu09:cpu1|cc[3]                            ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.057      ;
; 0.021  ; cpu09:cpu1|state.pull_return_lo_state  ; sd_controller:sd1|din_latched[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.564      ; 1.737      ;
; 0.023  ; cpu09:cpu1|state.dual_op_write8_state  ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.475      ; 1.650      ;
; 0.025  ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]            ; clk          ; cpuClock    ; 0.000        ; 0.771      ; 0.948      ;
; 0.027  ; cpu09:cpu1|state.dual_op_write16_state ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.475      ; 1.654      ;
; 0.029  ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]            ; clk          ; cpuClock    ; 0.000        ; 0.772      ; 0.953      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[9]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[10]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[12]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[13]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[14]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[15]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.032  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[16]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.733      ;
; 0.033  ; cpu09:cpu1|md[7]                       ; sd_controller:sd1|din_latched[7]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.419      ; 1.604      ;
; 0.034  ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 0.773      ; 0.959      ;
; 0.038  ; cpu09:cpu1|state.rti_iyl_state         ; cpu09:cpu1|yreg[0]                          ; cpuClock     ; cpuClock    ; 0.000        ; 0.929      ; 1.119      ;
; 0.038  ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]            ; clk          ; cpuClock    ; 0.000        ; 0.776      ; 0.966      ;
; 0.040  ; cpu09:cpu1|state.pshu_dp_state         ; sd_controller:sd1|din_latched[5]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.605      ; 1.797      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[25]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[26]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[27]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[28]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[29]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[30]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.043  ; cpu09:cpu1|sp[2]                       ; sd_controller:sd1|address[31]               ; cpuClock     ; cpuClock    ; 0.000        ; 1.535      ; 1.730      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]            ; clk          ; cpuClock    ; 0.000        ; 0.782      ; 0.978      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.772      ; 0.968      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]            ; clk          ; cpuClock    ; 0.000        ; 0.775      ; 0.971      ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.252 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.404      ;
; 0.327 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.354 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.506      ;
; 0.354 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.405 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.409 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.013      ; 0.574      ;
; 0.409 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.414 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.423 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.575      ;
; 0.424 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.576      ;
; 0.427 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.257 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.409      ;
; 0.320 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.472      ;
; 0.357 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.509      ;
; 0.371 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.386 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.541      ;
; 0.407 ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.559      ;
; 0.440 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.600      ;
; 0.462 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.614      ;
; 0.468 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.622      ;
; 0.470 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.622      ;
; 0.473 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.625      ;
; 0.488 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.640      ;
; 0.495 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.647      ;
; 0.511 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.663      ;
; 0.526 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.682      ;
; 0.534 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.698      ;
; 0.561 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; bufferedUART:io1|rxInPointer[3]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.717      ;
; 0.578 ; bufferedUART:io1|rxClockCount[4] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bufferedUART:io1|rxClockCount[2] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.733      ;
; 0.588 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; bufferedUART:io1|rxClockCount[1] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.754      ;
; 0.610 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.768      ;
; 0.623 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.775      ;
; 0.631 ; bufferedUART:io1|rxInPointer[1]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.789      ;
; 0.648 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.800      ;
; 0.651 ; bufferedUART:io1|rxInPointer[0]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.658 ; bufferedUART:io1|rxInPointer[2]  ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.810      ;
; 0.683 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.835      ;
; 0.718 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.870      ;
; 0.718 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.870      ;
; 0.718 ; bufferedUART:io1|rxClockCount[0] ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.870      ;
; 0.723 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; bufferedUART:io1|rxClockCount[5] ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.875      ;
; 0.737 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; bufferedUART:io1|rxInPointer[5]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.890      ;
; 0.766 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.918      ;
; 0.776 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.idle    ; clk                ; serialClkCount[15] ; 0.000        ; -0.273     ; 0.655      ;
; 0.803 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.955      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; bufferedUART:io1|rxInPointer[4]  ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.970      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.842 ; bufferedUART:io1|rxClockCount[3] ; bufferedUART:io1|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.995      ;
; 0.846 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.998      ;
; 0.876 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.dataBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.273     ; 0.755      ;
; 0.876 ; bufferedUART:io1|rxdFiltered     ; bufferedUART:io1|rxState.stopBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.273     ; 0.755      ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; -0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.038      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
; 0.044  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.990      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.170 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 1.158      ; 1.020      ;
; 1.170 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 1.158      ; 1.020      ;
; 1.233 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 1.158      ; 0.957      ;
; 1.233 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 1.158      ; 0.957      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.353 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 1.158      ; 0.957      ;
; -0.353 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 1.158      ; 0.957      ;
; -0.290 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 1.158      ; 1.020      ;
; -0.290 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 1.158      ; 1.020      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.836 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.990      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.038      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxClockCount[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxInPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.dataBit    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.dataBit    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.idle       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.idle       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.stopBit    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxState.stopBit    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io1|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io1|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.150 ; 4.150 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.514 ; 3.514 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.880 ; 2.880 ; Fall       ; clk             ;
; rxd1         ; clk        ; 3.063 ; 3.063 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 4.772 ; 4.772 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 4.224 ; 4.224 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.765 ; 3.765 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.919 ; 3.919 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.224 ; 4.224 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.895 ; 3.895 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.035 ; 4.035 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.116 ; 4.116 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.064 ; 4.064 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.089 ; 4.089 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.077 ; 4.077 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.730 ; 4.730 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.395 ; -2.395 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.391 ; -2.391 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.760 ; -2.760 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.020 ; -2.020 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.839 ; -2.839 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.849 ; -2.849 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.957 ; -2.957 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.069 ; -3.069 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.877 ; -2.877 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.875 ; -2.875 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.937 ; -2.937 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.839 ; -2.839 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.040 ; -3.040 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.026 ; -3.026 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.894 ; -2.894 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.027 ; 4.027 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.496 ; 3.496 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.160 ; 4.160 ; Fall       ; clk             ;
; video            ; clk        ; 4.285 ; 4.285 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.871 ; 3.871 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.134 ; 4.134 ; Fall       ; clk             ;
; videoG1          ; clk        ; 4.040 ; 4.040 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.071 ; 4.071 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.197 ; 4.197 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.455 ; 4.455 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 6.237 ; 6.237 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 4.962 ; 4.962 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 4.980 ; 4.980 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 6.118 ; 6.118 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.112 ; 5.112 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.444 ; 5.444 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.543 ; 5.543 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 5.576 ; 5.576 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 5.799 ; 5.799 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 5.891 ; 5.891 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.075 ; 6.075 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.080 ; 6.080 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.118 ; 6.118 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 6.041 ; 6.041 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 5.796 ; 5.796 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 5.817 ; 5.817 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 5.764 ; 5.764 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 5.803 ; 5.803 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 5.986 ; 5.986 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 6.050 ; 6.050 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 8.841 ; 8.841 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 8.264 ; 8.264 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 7.620 ; 7.620 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 7.993 ; 7.993 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 7.790 ; 7.790 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 8.169 ; 8.169 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 8.841 ; 8.841 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 8.043 ; 8.043 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 7.763 ; 7.763 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.949 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.969 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.709 ; 3.709 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.666 ; 3.666 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 4.338 ; 4.338 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.566 ; 3.566 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.027 ; 4.027 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.496 ; 3.496 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.160 ; 4.160 ; Fall       ; clk             ;
; video            ; clk        ; 4.285 ; 4.285 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.871 ; 3.871 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.134 ; 4.134 ; Fall       ; clk             ;
; videoG1          ; clk        ; 4.040 ; 4.040 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.071 ; 4.071 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.197 ; 4.197 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.362 ; 4.362 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 3.998 ; 3.998 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.949 ; 3.929 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.969 ; 3.807 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.412 ; 3.412 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.618 ; 3.618 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.691 ; 3.691 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.412 ; 3.412 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.593 ; 3.593 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.898 ; 3.898 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.084 ; 4.084 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 4.285 ; 4.285 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.275 ; 4.275 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.322 ; 4.322 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.095 ; 4.095 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.933 ; 3.933 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.961 ; 3.961 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.868 ; 3.868 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.908 ; 3.908 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.680 ; 3.680 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.990 ; 3.990 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.030 ; 4.030 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.870 ; 4.870 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.422 ; 4.422 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.030 ; 4.030 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.457 ; 4.457 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.688 ; 4.688 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.478 ; 4.478 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.275 ; 4.275 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.949 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.969 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.709 ; 3.709 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.666 ; 3.666 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 3.647 ; 3.647 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.566 ; 3.566 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.676 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.686 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.946 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.832 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.832 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.941 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.676 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.684 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.679 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.779 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.789 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.049 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.935 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.935 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.044 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.779 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.787 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.782 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.676     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.686     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.946     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.832     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.832     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.941     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.676     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.684     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.679     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.779     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.789     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.049     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.935     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.935     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.044     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.779     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.787     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.782     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -19.265    ; -2.287  ; -1.539   ; -1.687  ; -2.567              ;
;  clk                ; -18.517    ; -2.272  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -19.265    ; -2.287  ; 1.170    ; -1.687  ; -0.742              ;
;  sdClock            ; -7.492     ; 0.215   ; -1.539   ; 0.836   ; -0.742              ;
;  serialClkCount[15] ; -2.920     ; 0.215   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS     ; -12462.191 ; -22.142 ; -13.851  ; -3.374  ; -3625.193           ;
;  clk                ; -7544.186  ; -2.272  ; N/A      ; N/A     ; -2826.801           ;
;  cpuClock           ; -4142.495  ; -19.870 ; 0.000    ; -3.374  ; -559.468            ;
;  sdClock            ; -721.627   ; 0.000   ; -13.851  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -53.883    ; 0.000   ; N/A      ; N/A     ; -28.196             ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.597 ; 10.597 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.768  ; 6.768  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.454  ; 7.454  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 11.503 ; 11.503 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.925  ; 9.925  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.796  ; 8.796  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.291  ; 9.291  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.925  ; 9.925  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.179  ; 9.179  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.687  ; 9.687  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.908  ; 9.908  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.754  ; 9.754  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.727  ; 9.727  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.613  ; 9.613  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 11.860 ; 11.860 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.395 ; -2.395 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.391 ; -2.391 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.760 ; -2.760 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.020 ; -2.020 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.839 ; -2.839 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.849 ; -2.849 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.957 ; -2.957 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.069 ; -3.069 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.877 ; -2.877 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.875 ; -2.875 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.937 ; -2.937 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.839 ; -2.839 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.040 ; -3.040 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.026 ; -3.026 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.894 ; -2.894 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 9.125  ; 9.125  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.904  ; 8.904  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.573  ; 8.573  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.379  ; 7.379  ; Fall       ; clk             ;
; vSync            ; clk        ; 9.378  ; 9.378  ; Fall       ; clk             ;
; video            ; clk        ; 9.581  ; 9.581  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.727  ; 8.727  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.419  ; 8.419  ; Fall       ; clk             ;
; videoG0          ; clk        ; 9.357  ; 9.357  ; Fall       ; clk             ;
; videoG1          ; clk        ; 9.139  ; 9.139  ; Fall       ; clk             ;
; videoR0          ; clk        ; 9.046  ; 9.046  ; Fall       ; clk             ;
; videoR1          ; clk        ; 9.586  ; 9.586  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.613 ; 10.613 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 17.726 ; 17.726 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.369 ; 13.369 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 13.767 ; 13.767 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 17.294 ; 17.294 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 14.078 ; 14.078 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.975 ; 14.975 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.104 ; 15.104 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.311 ; 15.311 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 16.329 ; 16.329 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 16.627 ; 16.627 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.294 ; 17.294 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.283 ; 17.283 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.012 ; 17.012 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 17.139 ; 17.139 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.206 ; 16.206 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.233 ; 16.233 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.077 ; 16.077 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 16.562 ; 16.562 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.083 ; 17.083 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 17.026 ; 17.026 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 24.521 ; 24.521 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 23.055 ; 23.055 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 21.101 ; 21.101 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.259 ; 22.259 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 21.810 ; 21.810 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 22.959 ; 22.959 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 24.521 ; 24.521 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 22.370 ; 22.370 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 21.466 ; 21.466 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.473  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.683  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 8.440  ; 8.440  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 8.637  ; 8.637  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 10.497 ; 10.497 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.162  ; 8.162  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.120 ; 4.120 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 4.027 ; 4.027 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.496 ; 3.496 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.160 ; 4.160 ; Fall       ; clk             ;
; video            ; clk        ; 4.285 ; 4.285 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.947 ; 3.947 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.871 ; 3.871 ; Fall       ; clk             ;
; videoG0          ; clk        ; 4.134 ; 4.134 ; Fall       ; clk             ;
; videoG1          ; clk        ; 4.040 ; 4.040 ; Fall       ; clk             ;
; videoR0          ; clk        ; 4.071 ; 4.071 ; Fall       ; clk             ;
; videoR1          ; clk        ; 4.197 ; 4.197 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.362 ; 4.362 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 3.998 ; 3.998 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.949 ; 3.929 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.969 ; 3.807 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.412 ; 3.412 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.618 ; 3.618 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.691 ; 3.691 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.412 ; 3.412 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.593 ; 3.593 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.898 ; 3.898 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.084 ; 4.084 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 4.285 ; 4.285 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.275 ; 4.275 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.322 ; 4.322 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.095 ; 4.095 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.933 ; 3.933 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.961 ; 3.961 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.868 ; 3.868 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.908 ; 3.908 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.680 ; 3.680 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.990 ; 3.990 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.030 ; 4.030 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.870 ; 4.870 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.422 ; 4.422 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.030 ; 4.030 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.457 ; 4.457 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.688 ; 4.688 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.478 ; 4.478 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.275 ; 4.275 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.949 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.969 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.709 ; 3.709 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.666 ; 3.666 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 3.647 ; 3.647 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.566 ; 3.566 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47887    ;
; cpuClock           ; clk                ; 108827   ; 0        ; 13930    ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 7        ;
; clk                ; cpuClock           ; 3800     ; 9        ; 0        ; 79       ;
; cpuClock           ; cpuClock           ; 13724798 ; 152      ; 2020     ; 87       ;
; sdClock            ; cpuClock           ; 242      ; 0        ; 0        ; 0        ;
; cpuClock           ; sdClock            ; 99       ; 0        ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 13       ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 310      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47887    ;
; cpuClock           ; clk                ; 108827   ; 0        ; 13930    ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 7        ;
; clk                ; cpuClock           ; 3800     ; 9        ; 0        ; 79       ;
; cpuClock           ; cpuClock           ; 13724798 ; 152      ; 2020     ; 87       ;
; sdClock            ; cpuClock           ; 242      ; 0        ; 0        ; 0        ;
; cpuClock           ; sdClock            ; 99       ; 0        ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 13       ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 310      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sdClock    ; cpuClock ; 4        ; 0        ; 0        ; 0        ;
; sdClock    ; sdClock  ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sdClock    ; cpuClock ; 4        ; 0        ; 0        ; 0        ;
; sdClock    ; sdClock  ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 592   ; 592  ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 2969  ; 2969 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan 12 20:34:31 2017
Info: Command: quartus_sta M6809_41KRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.265     -4142.495 cpuClock 
    Info (332119):   -18.517     -7544.186 clk 
    Info (332119):    -7.492      -721.627 sdClock 
    Info (332119):    -2.920       -53.883 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.287
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.287       -19.870 cpuClock 
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -1.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.539       -13.851 sdClock 
    Info (332119):     2.124         0.000 cpuClock 
Info (332146): Worst-case removal slack is -1.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.687        -3.374 cpuClock 
    Info (332119):     2.153         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2826.801 clk 
    Info (332119):    -0.742      -559.468 cpuClock 
    Info (332119):    -0.742      -210.728 sdClock 
    Info (332119):    -0.742       -28.196 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.568     -1082.236 cpuClock 
    Info (332119):    -5.435     -1901.073 clk 
    Info (332119):    -1.663      -141.652 sdClock 
    Info (332119):    -0.340        -5.785 serialClkCount[15] 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -1.304 clk 
    Info (332119):    -0.694        -7.859 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
    Info (332119):     0.215         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.004        -0.036 sdClock 
    Info (332119):     1.170         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.353        -0.706 cpuClock 
    Info (332119):     0.836         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1991.732 clk 
    Info (332119):    -0.500      -377.000 cpuClock 
    Info (332119):    -0.500      -142.000 sdClock 
    Info (332119):    -0.500       -19.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Thu Jan 12 20:34:38 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


