<def f='llvm/llvm/include/llvm/CodeGen/TargetRegisterInfo.h' l='77' ll='80' type='iterator_range&lt;SmallVectorImpl&lt;MCPhysReg&gt;::const_iterator&gt; llvm::TargetRegisterClass::getRegisters() const'/>
<use f='llvm/llvm/lib/Target/AMDGPU/GCNRegBankReassign.cpp' l='594' u='c' c='_ZNK12_GLOBAL__N_118GCNRegBankReassign11scavengeRegERN4llvm12LiveIntervalEj'/>
