'''=================================================
@Project -> File   ：EveIDE_Plus -> t_checkVerilog
@IDE    ：PyCharm
@Author ：Adancurusul
@Date   ：2021/7/31 9:35
=================================================='''
