# 计算机组成原理

### 1. 计算机区分存储器中指令和数据的依据是` 指令周期的不同阶段 `。

### 2. 将高级语言源程序转换为机器级目标代码文件的程序是` 编译程序 `。

### 3. 计算机硬件能够直接执行的是` 机器语言程序 `。

### 4. 关于冯·诺依曼计算机基本思想，程序的功能都通过中央处理器执行指令实现、指令和数据都用二进制数表示，形式上无差别、程序执行前，指令和数据需预先存放在存储器中，指令按地址访问，数据并不是都在指令中直接给出 。

### 5. `提高CPU时钟频率`、`优化数据通路结构`、`对程序进行编译优化` 能缩短程序执行时间。

### 6. 描述浮点数操作速度指标的是` MFLOPS `。

### 7. 位数（宽度）一定与机器字长相同的有` ALU`、`通用寄存器 `。

### 8. 冯·诺依曼结构计算机中的数据采用二进制编码表示的主要原因有` 二进制的运算规则简单`、`制造两个稳态的物理器件较容易`、`便于用逻辑门电路实现算术运算 `。

### 9. float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是` 2^128-2^104 `。

### 10. 关于浮点数加减运算，` 对阶操作不会引起阶码上溢或下溢`、`右规和尾数舍入都可能引起阶码上溢`、`左规时可能引起阶码上溢`、`尾数溢出时结果不一定溢出 `。

### 11. 存储器中采用随机存取方式的有EPROM、DRAM、SRAM，`CD-ROM `不采用随机存取方式。

### 12. 关于RAM和ROM，RAM是易失性存储器，ROM是非易失性存储器、RAM和ROM都采用随机存取方式进行信息访问 。

### 13. 关于闪存，存储元由MOS管组成，是一种半导体存储器、掉电后信息不丢失，是一种非易失性存储器、采用随机访问方式，可替代计算机外部存储器，` 但写入时要先擦除原有数据，写速度比读速度慢不少 `。

### 14. 在工作期间需要周期性刷新的存储器是` SDRAM `。

### 15. 用于提高RAID可靠性的措施包括` 磁盘镜像、奇偶检验 `。

### 16. 磁盘存储器中，磁盘的格式化容量比非格式化容量小、扇区中包含数据/地址和校验等信息、磁盘存储器由磁盘控制器/磁盘驱动器和盘片组成，` 最小读写单位为一个扇区 `。

### 17. 采用指令Cache与数据Cache分离的主要目的是减少` 指令流水线资源冲突 `。

### 18. 关于TLB、Cache和Page，不可能发生` TLB命中，Cache命中，Page未命中 `的情况。

### 19. 关于缺页处理，缺页是在地址转换时CPU检测到的一种异常、缺页处理由操作系统提供的缺页处理程序来完成、缺页处理程序根据页故障地址从外存读入所确实的页，` 缺页处理完成后回到发生缺页的指令继续执行 `。

### 20. 关于TLB和Cache，命中率都与程序局部性有关、缺失后都需要去访问主存、缺失处理都可以由硬件实现，Cache由SRAM组成，DRAM需要不断刷新，性能偏低不适合组成Cache和TLB 。

### 21. 偏移寻址通过将某个寄存器的内容与一个形式地址相加来生成有效地址，偏移寻址方式包含` 基址寻址、相对寻址、变址寻址 `。

### 22. 最适合按下标顺序访问的一维数组元素的寻址方式是` 变址寻址 `。

### 23. 关于RISC，RISC大多数指令在一个时钟周期内完成、RISC的内部通用寄存器数量相对CISC多、RISC的指令数、寻址方式和指令格式种类相对CISC少，RISC以硬布线逻辑为主，不用或少用微程序控制 。

### 24. 关于指令系统的特点， 有利于实现指令流水线的有指令格式规整且长度一致、指令和数据按边界对齐存放、只有Load/Store指令才能对其操作数进行存储访问。

### 25. `程序计数器（PC） `对程序员可见，存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、指令寄存器（IR）对程序员不可见。

### 26. 假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则每个指令周期中CPU都至少访问内存一次、每个指令周期一定大于等于任何一个CPU时钟周期、当前程序在每条指令执行结束时都可能被外部中断打断， 即使是空操作指令，在取指操作后，PC也会自动+1 。

### 27. 单周期处理器中，所有指令的指令周期为一个时钟周期；处理器时钟频率低；在指令执行过程中控制信号不变；每条指令的CPI为1，不可以采用单总线结构数据通路 。

### 28. 关于数据通路，包含ALU等组合逻辑（操作）元件、寄存器等时序逻辑（状态）元件、数据通路中的数据流动路径由控制信号进行控制，也包含异常和中断处理逻辑 。

### 29. 硬布线控制器与微程序控制器相比，` 指令执行速度快，指令功能的修改和扩展难 `。

### 30. 关于主存储器（MM）和控制存储器（CS），MM在CPU外，CS在CPU内、MM存储指令和数据，CS存储微指令、MM用RAM和ROM实现，CS用ROM实现，MM按地址访问，CS按微指令的地址访问 。

### 31. 关于处理器时钟脉冲信号，时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成、时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频、时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定，` 只有在理想情况下的流水线CPU中，才可能实现每个时钟周期开始执行一条新指令 `。

### 32. 在两个源操作数分别采用寄存器、寄存器间接寻址方式的指令中，在取数及执行过程中需要用到的包含 通用寄存器组（GPRs）、算术逻辑单元（ALU）、存储器（Memory） ，不需要用到 指令译码器（ID） 。

### 33. 汇编程序员可见的寄存器有` 基址寄存器、标志/状态寄存器 `，`指令寄存器、微指令寄存器 `对汇编程序员透明。

### 34. 关于故障（fault）、陷阱（trap）和终止（abort），内部异常的产生与当前执行指令相关、内部异常的检测由CPU内部逻辑实现、内部异常的响应发生在指令执行过程中，内部异常处理完后不会返回到发生异常的指令继续执行，如除数为零和自行中断（INT）都会自动跳过中断指令 。

### 35. 异常是指令执行过程中在处理器内部发生的特殊事件，中断是来处理器外部的请求事件，“访存时缺页”、“整数除以0”、“存储保护错” 属于异常，“DMA传送结束”属于中断。

### 36. 关于自陷（Trap），`自陷是一种内部异常 `，可用于实现程序调试时的断点设置和单步跟踪、自陷发生后CPU将转去执行操作系统内核相应程序、自陷处理完成后返回到陷阱指令的下一条指令执行 。

### 37. 异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测，` 页缺失 在相应处理程序执行后，必须回到当前指令重新执行`。

### 38. 会引起指令流水线阻塞的有` 数据相关、条件转移、资源冲突 `。

### 39. 关于超标量流水线特性， 能在一个时钟周期内同时发射多条指令、能结合动态调度技术提高指令执行并行性 ，但不影响流水线功能段的处理时间，本质是以空间换时间。

### 40. 指令流水线数据通路包含 算术逻辑运算部件（ALU）、通用寄存器组、取指部件；由组合逻辑电路和时序逻辑电路组合而成，`不包含控制部件 `。

### 41. 理想情况下，`单周期CPU、基本流水线CPU `的CPI为1。

### 42. 总线标准有` ISA、EISA、PCI、PCI-Express `。

### 43. 系统总线的数据线上可能传输` 指令、操作数、中断类型号 `，不可能传输` 握手（应答）信号 `。

### 44. 关于USB总线特性，可实现外设的即插即用和热插拔、可通过级联方式连接多台外设、是一种通信总线，连接不同外设，USB是串行总线，不能同时传输2位数据 。

### 45. `USB `用于设备和设备控制器（I/O接口）之间互连的接口标准。

### 46. 总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据，这种总线事务方式称为` 突发传输 `。

### 47. 关于总线定时，异步通信方式中全互锁协议最慢、非互锁协议的可靠性最差、半同步通信方式中，握手信号的采样由同步时钟控制， 同步通信方式中同步时钟信号由系统提供，以保证统一 。

### 48. 关于总线设计，采用信号线复用技术可减少信号线数量；采用突发传输方式可提高总线数据传输率；采用分离事务通信方式可提高总线利用率， 时钟频率越来越高，并行总线相互干扰越来越严重， 串行总线反而可通过不断提高时钟频率来提高传输速率 。

### 49. 关于多总线结构，靠近CPU的总线速度较快、存储器总线可支持突发传送方式、总线之间须通过桥接器相连，PCI-Express×16采用串行传输方式 。

### 50. 可提高同步总线数据传输率的有` 增加总线宽度、提高总线工作频率、支持突发传输 `。

### 51. 关于总线，总线是在两个或多个部件之间进行数据交换的传输介质、同步总线由时钟信号定时，时钟频率不一定等于工作频率、突发传送总线事务可以在总线上连续传送多个数据，异步总线由握手信号定时，一次握手过程完成多位数据交换 。

### 52. 在I/O总线的数据线上传输的信息包括` I/O接口的命令字和状态字、中断类型号 `。

### 53. 关于I/O接口，状态端口和控制端口可以合用同一个寄存器、I/O接口中CPU可访问的寄存器称为I/O端口、采用独立编址方式时，I/O端口地址和主存地址可能相同，采用统一编址方式时，CPU访存和访问I/O端口使用一样的指令 。

### 54. I/O指令实现的数据传送通常发生在` 通用寄存器和I/O端口之间 `。

### 55. 打印机设配器、网络控制器、可编程中断控制器 属于I/O接口，` 磁盘驱动器是磁盘本身不是I/O接口 `。

### 56. `键盘输入 `能引起外部中断。

### 57. 单级中断系统中，中断服务程序内的执行顺序是` 保护现场、中断事件处理、恢复现场、开中断、中断返回 `。

### 58. 响应外部中断的过程中，中断隐指令完成的操作除了保护断点外还包括` 关中断、形成中断服务程序入口地址并送PC `。

### 59. 采用中断I/O方式控制打印输出，CPU和打印控制接口中的I/O端口之间交换的信息可能是 打印字符、设备状态、控制命令 ，不可能是` 主存地址 `。

### 60. 关于多重中断，在一条指令执行结束时响应中断、中断请求的产生与当前指令的执行无关、CPU通过采用中断请求信号检测中断请求，中断处理期间CPU处于开中断状态 。

### 61. 关于外部I/O中断，CPU只有在处于中断允许状态时才能响应外部设备的中断请求 。

### 62. 关于DMA方式，DMA传送前由设备驱动程序设置传送参数、数据传送前由DMA控制器请求总线使用权、数据传送由DMA控制器直接控制总线完成、DMA传送结束后的处理由中断服务程序完成 。

### 63. ` 定时器到时、网络数据包到达 `属于外部中断事件，访存缺页 属于异常。

### 64. 关于外部中断，CPU处于关中断状态时，也能响应NMI请求、不可屏蔽中断的优先级比可屏蔽中断的优先级高、可通过中断屏蔽字改变可屏蔽中断的处理优先级，CPU响应中断需要满足三个条件，对于请求信号有效并不是立即响应 。

### 65. 关于多重中断系统中CPU响应中断，CPU只有在检测到中断请求信号后，才会进行中断响应周期、进入中断响应周期时，CPU一定处于中断允许（开中断）状态、若CPU检测到中断请求信号，则一定存在未被屏蔽的中断源请求信号，` 中断服务程序在内核态下执行 `。
