questão 24
um determinado sistema embarcado possui uma porta paralela de 8 bits, na qual cada pino pode ser 
configurado individualmente como interface de entrada ou de saída. a direção de cada pino da porta 
é definida pelo bit correspondente do registrador de direção de 8 bits port_dir da seguinte forma:  
valor 0 para configuração como entrada e valor 1 para configuração como saída.
os bits de entrada da porta são armazenados no registrador port_in e os bits de saída da porta são 
armazenados no registrador port_out, ambos de 8 bits. os pinos que correspondem ao nibble 
(conjunto de 4 bits) menos significativo da porta de i/o são conectados aos seguintes dispositivos 
externos: alarme (spk1), chave 2 (ch2), led (led1) e chave 1 (ch1), conforme a figura a seguir.
considere que uma tensão vdd na porta corresponda ao valor lógico 1 e que uma tensão próxima a 0 v 
corresponda ao valor lógico 0.
com base nas informações apresentadas e no esquema da figura, avalie as afirmações a seguir.
i.	 o nibble menos significativo do registrador port_dir deverá ser carregado com o valor 9 (decimal) 
pelo software do sistema para configuração adequada da porta de i/o.
ii.	 quando ambas as chaves (1 e 2) estiverem fechadas simultaneamente, o registrador port_in 
possuirá o valor binário x1x0 no nibble menos significativo (x significa irrelevante).
iii.	 para acionar o alarme e o led, simultaneamente, o registrador port_out deverá ser carregado 
com o valor binário 1x0x no nibble menos significativo (x significa irrelevante).
é correto o que se afirma em
a	 i, apenas.
b	 ii, apenas.
c	 i e iii, apenas.
d	 ii e iii, apenas.
e	 i, ii e iii.
spk1
vdd
vdd
vdd
ch2
ch1
p3
pinos 3, 2, 1 e 0 da porta de i/o
p2
p1
p0
led1
*r08202327*
validinep2023validinep2023validinep2023validinep2023validin3p2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023
validinep2023validinep2023validin3p2023validinep2023validinep2validinep

28
engenharia de computação