TimeQuest Timing Analyzer report for SerialDumper
Fri Apr 14 01:52:39 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_28'
 14. Slow 1200mV 85C Model Hold: 'clk_28'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_28'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_28'
 28. Slow 1200mV 0C Model Hold: 'clk_28'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_28'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk_28'
 41. Fast 1200mV 0C Model Hold: 'clk_28'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_28'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages
 63. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SerialDumper                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C25E144C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; SerialDumper.sdc ; OK     ; Fri Apr 14 01:52:37 2023 ;
+------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_28     ; Base ; 35.000 ; 28.57 MHz ; 0.000 ; 17.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_28 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 131.86 MHz ; 131.86 MHz      ; clk_28     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_28 ; 27.416 ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_28 ; 0.453 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_28 ; 17.245 ; 0.000                           ;
+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_28'                                                                                                             ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.416 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.505      ;
; 27.522 ; uart_rx:urx|r_Rx_DV          ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.083     ; 7.396      ;
; 27.558 ; delayReg[1]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.363      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.581 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.340      ;
; 27.595 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.326      ;
; 27.628 ; delayReg[5]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.085     ; 7.288      ;
; 27.664 ; stateSub.0100                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.071     ; 7.266      ;
; 27.760 ; stateSub.0000                ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.078     ; 7.163      ;
; 27.760 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.161      ;
; 27.783 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.138      ;
; 27.791 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.130      ;
; 27.822 ; delayReg[0]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.099      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.828 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.093      ;
; 27.838 ; delayReg[1]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.083      ;
; 27.846 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 7.075      ;
; 27.937 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.984      ;
; 27.948 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.973      ;
; 27.956 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.965      ;
; 27.975 ; delayReg[5]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.085     ; 6.941      ;
; 27.975 ; readCntr[4]                  ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.067     ; 6.959      ;
; 28.005 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.916      ;
; 28.007 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.914      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.019 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.902      ;
; 28.030 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.891      ;
; 28.052 ; delayReg[2]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.869      ;
; 28.092 ; readAddr[2]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.083     ; 6.826      ;
; 28.102 ; delayReg[0]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.819      ;
; 28.102 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.819      ;
; 28.142 ; stateSub.0001                ; r_txData[7]                         ; clk_28       ; clk_28      ; 35.000       ; -0.078     ; 6.781      ;
; 28.148 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[2]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.773      ;
; 28.148 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[5]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.773      ;
; 28.153 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[7]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.768      ;
; 28.155 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.766      ;
; 28.160 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.761      ;
; 28.180 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[0]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.741      ;
; 28.195 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.726      ;
; 28.198 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.723      ;
; 28.203 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.718      ;
; 28.217 ; stateSub.0001                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.068     ; 6.716      ;
; 28.240 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.080     ; 6.681      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_28'                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; sdram_controller:memory|state[3]     ; sdram_controller:memory|state[3]     ; clk_28       ; clk_28      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_controller:memory|state[1]     ; sdram_controller:memory|state[1]     ; clk_28       ; clk_28      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sdram_controller:memory|state[0]     ; sdram_controller:memory|state[0]     ; clk_28       ; clk_28      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Bit_Index[1]           ; uart_rx:urx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_SM_Main.000            ; uart_rx:urx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Bit_Index[2]           ; uart_rx:urx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_DV                  ; uart_rx:urx|r_Rx_DV                  ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[0]             ; uart_rx:urx|r_Rx_Byte[0]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[1]             ; uart_rx:urx|r_Rx_Byte[1]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[2]             ; uart_rx:urx|r_Rx_Byte[2]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[3]             ; uart_rx:urx|r_Rx_Byte[3]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[4]             ; uart_rx:urx|r_Rx_Byte[4]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[5]             ; uart_rx:urx|r_Rx_Byte[5]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[6]             ; uart_rx:urx|r_Rx_Byte[6]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:urx|r_Rx_Byte[7]             ; uart_rx:urx|r_Rx_Byte[7]             ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.STATE_HEADER                   ; state.STATE_HEADER                   ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_Bit_Index[0]           ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_Bit_Index[1]           ; uart_tx:utx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_Bit_Index[2]           ; uart_tx:utx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.STATE_RESET                    ; state.STATE_RESET                    ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; stateSub.0000                        ; stateSub.0000                        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_controller:memory|state_cnt[1] ; sdram_controller:memory|state_cnt[1] ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_controller:memory|state_cnt[3] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sdram_controller:memory|state[2]     ; sdram_controller:memory|state[2]     ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[0]                          ; delayReg[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[1]                          ; delayReg[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[2]                          ; delayReg[2]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[3]                          ; delayReg[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[4]                          ; delayReg[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[6]                          ; delayReg[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[7]                          ; delayReg[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[8]                          ; delayReg[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[12]                         ; delayReg[12]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[13]                         ; delayReg[13]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[15]                         ; delayReg[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[16]                         ; delayReg[16]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[17]                         ; delayReg[17]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[18]                         ; delayReg[18]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[19]                         ; delayReg[19]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; delayReg[22]                         ; delayReg[22]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; stateSub.0011                        ; stateSub.0011                        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; stateSub.0100                        ; stateSub.0100                        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state.STATE_LISTEN                   ; state.STATE_LISTEN                   ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_txData[7]                          ; r_txData[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:utx|o_Tx_Serial              ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; state.STATE_DUMP                     ; state.STATE_DUMP                     ; clk_28       ; clk_28      ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delayReg[20]                         ; delayReg[20]                         ; clk_28       ; clk_28      ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delayReg[21]                         ; delayReg[21]                         ; clk_28       ; clk_28      ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; delayReg[23]                         ; delayReg[23]                         ; clk_28       ; clk_28      ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; sdram_controller:memory|state_cnt[0] ; sdram_controller:memory|state_cnt[0] ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.758      ;
; 0.520 ; sdram_controller:memory|state_cnt[2] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.812      ;
; 0.528 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.820      ;
; 0.545 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.837      ;
; 0.558 ; readAddr[9]                          ; sdram_controller:memory|haddr_r[9]   ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.850      ;
; 0.684 ; r_memReset                           ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.976      ;
; 0.700 ; uart_rx:urx|r_Rx_Data_R              ; uart_rx:urx|r_Rx_Data                ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 0.992      ;
; 0.715 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.007      ;
; 0.751 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_CLEANUP      ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.043      ;
; 0.758 ; sdram_controller:memory|busy         ; r_memReadEnable                      ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.050      ;
; 0.760 ; r_memReadEnable                      ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.075      ; 1.047      ;
; 0.761 ; uart_rx:urx|r_Clock_Count[3]         ; uart_rx:urx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_rx:urx|r_Clock_Count[11]        ; uart_rx:urx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_rx:urx|r_Clock_Count[13]        ; uart_rx:urx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_tx:utx|r_Clock_Count[3]         ; uart_tx:utx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_tx:utx|r_Clock_Count[11]        ; uart_tx:utx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_tx:utx|r_Clock_Count[13]        ; uart_tx:utx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; checksum[0]                          ; checksum[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; checksum[3]                          ; checksum[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; uart_rx:urx|r_Clock_Count[1]         ; uart_rx:urx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:urx|r_Clock_Count[5]         ; uart_rx:urx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:utx|r_Clock_Count[1]         ; uart_tx:utx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:utx|r_Clock_Count[5]         ; uart_tx:utx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; checksum[6]                          ; checksum[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart_rx:urx|r_Clock_Count[15]        ; uart_rx:urx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_tx:utx|r_Clock_Count[15]        ; uart_tx:utx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; checksum[4]                          ; checksum[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; checksum[15]                         ; checksum[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; uart_rx:urx|r_Clock_Count[2]         ; uart_rx:urx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:urx|r_Clock_Count[6]         ; uart_rx:urx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:urx|r_Clock_Count[7]         ; uart_rx:urx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:urx|r_Clock_Count[9]         ; uart_rx:urx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:utx|r_Clock_Count[2]         ; uart_tx:utx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:utx|r_Clock_Count[6]         ; uart_tx:utx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:utx|r_Clock_Count[7]         ; uart_tx:utx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:utx|r_Clock_Count[9]         ; uart_tx:utx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; checksum[1]                          ; checksum[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; checksum[2]                          ; checksum[2]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; checksum[8]                          ; checksum[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; checksum[10]                         ; checksum[10]                         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; uart_rx:urx|r_Clock_Count[4]         ; uart_rx:urx|r_Clock_Count[4]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:urx|r_Clock_Count[12]        ; uart_rx:urx|r_Clock_Count[12]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:urx|r_Clock_Count[14]        ; uart_rx:urx|r_Clock_Count[14]        ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_tx:utx|r_Clock_Count[4]         ; uart_tx:utx|r_Clock_Count[4]         ; clk_28       ; clk_28      ; 0.000        ; 0.080      ; 1.057      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_28'                                                                    ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[0]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[10]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[11]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[12]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[13]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[14]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[15]                          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[1]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[2]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[3]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[4]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[5]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[6]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[7]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[8]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[9]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReset                            ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[1]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[3]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[4]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[6]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[7]                           ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[0]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[3]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[4]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[5]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[10]   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[15]   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[17]   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[19]   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[1]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[21]   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[6]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[8]    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[0]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[10] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[11] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[12] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[13] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[14] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[15] ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[1]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[2]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[3]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[4]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[5]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[6]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[7]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[8]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[9]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_ready_r    ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[0]      ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[1]      ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[3]      ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[4]      ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state_cnt[0]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state_cnt[1]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state_cnt[2]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state_cnt[3]  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; state.STATE_INIT                      ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; stateSub.0001                         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; stateSub.0010                         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|o_Tx_Serial               ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[1]            ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[2]            ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[0]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[10]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[11]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[12]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[13]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[14]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[15]         ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[1]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[2]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[3]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[4]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[5]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[6]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[7]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[8]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[9]          ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.000             ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_CLEANUP       ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_START_BIT  ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT   ;
; 17.245 ; 17.433       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Done                 ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[10]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[11]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[14]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[3]                           ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[5]                           ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[9]                           ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReadEnable                       ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; r_txReady                             ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[0]                           ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[10]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[11]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[13]                          ;
; 17.246 ; 17.434       ; 0.188          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[14]                          ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_D[*]   ; clk_28     ; 5.872 ; 6.232 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 4.934 ; 5.233 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 5.010 ; 5.301 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 5.397 ; 5.749 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 5.544 ; 5.935 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 5.527 ; 5.897 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 5.562 ; 5.957 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 5.451 ; 5.855 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 5.872 ; 6.232 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 5.129 ; 5.414 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 5.713 ; 5.997 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 4.687 ; 4.919 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 4.927 ; 5.208 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 5.358 ; 5.714 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 5.267 ; 5.633 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 5.325 ; 5.727 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 4.778 ; 5.138 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; 3.149 ; 3.341 ; Rise       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_D[*]   ; clk_28     ; -3.813 ; -4.023 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; -4.045 ; -4.323 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; -4.118 ; -4.389 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; -4.489 ; -4.818 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; -4.608 ; -4.966 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; -4.592 ; -4.931 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; -4.648 ; -5.019 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; -4.519 ; -4.891 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; -4.923 ; -5.252 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; -4.237 ; -4.498 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; -4.797 ; -5.059 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; -3.813 ; -4.023 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; -4.043 ; -4.301 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; -4.452 ; -4.785 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; -4.365 ; -4.707 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; -4.417 ; -4.796 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; -3.895 ; -4.232 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; -2.330 ; -2.531 ; Rise       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 11.255 ; 11.243 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 10.213 ; 9.792  ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 11.255 ; 11.243 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 9.499  ; 9.257  ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 8.387  ; 8.259  ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 10.832 ; 10.712 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 8.384  ; 8.026  ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 8.559  ; 8.279  ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 8.505  ; 8.293  ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 8.110  ; 7.865  ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 10.539 ; 10.497 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 9.850  ; 9.465  ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 7.351  ; 7.105  ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 11.292 ; 11.053 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 11.292 ; 11.053 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 9.957  ; 9.373  ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 6.000  ; 5.855  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.746  ; 2.845  ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 12.416 ; 12.297 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 7.290  ; 7.144  ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 7.927  ; 7.698  ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 9.974  ; 9.585  ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 10.007 ; 9.604  ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 9.651  ; 9.305  ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 12.416 ; 12.297 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 9.537  ; 9.217  ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 9.411  ; 9.078  ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 8.706  ; 8.400  ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 8.678  ; 8.383  ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 9.296  ; 8.908  ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 9.507  ; 9.143  ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 8.196  ; 7.913  ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 8.247  ; 7.955  ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 8.206  ; 7.921  ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 7.572  ; 7.389  ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 6.025  ; 6.257  ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 6.391  ; 6.239  ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 5.076  ; 5.308  ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 6.720  ; 6.324  ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 5.823  ; 5.624  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.746  ; 2.845  ; Fall       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 4.795  ; 4.720  ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 7.501  ; 7.067  ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 8.175  ; 8.289  ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 6.392  ; 6.150  ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 5.601  ; 5.497  ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 7.497  ; 7.561  ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 5.036  ; 4.862  ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 5.409  ; 5.115  ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 5.763  ; 5.539  ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 5.046  ; 4.931  ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 7.854  ; 7.877  ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 7.802  ; 7.367  ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 4.795  ; 4.720  ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 8.289  ; 7.834  ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 9.882  ; 9.653  ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 8.289  ; 7.834  ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 5.383  ; 5.242  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.276  ; 2.380  ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 5.199  ; 4.994  ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 5.199  ; 4.994  ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 5.810  ; 5.527  ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 7.776  ; 7.338  ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 7.808  ; 7.356  ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 7.466  ; 7.069  ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 10.231 ; 10.061 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 7.357  ; 6.985  ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 7.236  ; 6.852  ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 6.563  ; 6.206  ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 6.538  ; 6.191  ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 7.123  ; 6.688  ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 7.333  ; 6.921  ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 6.069  ; 5.733  ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 6.118  ; 5.774  ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 6.079  ; 5.741  ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 5.470  ; 5.230  ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 5.405  ; 5.630  ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 5.757  ; 5.609  ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 4.500  ; 4.723  ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 6.074  ; 5.693  ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 5.211  ; 5.019  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.276  ; 2.380  ; Fall       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 139.84 MHz ; 139.84 MHz      ; clk_28     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_28 ; 27.849 ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_28 ; 0.401 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_28 ; 17.231 ; 0.000                          ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_28'                                                                                                              ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 27.849 ; uart_rx:urx|r_Rx_DV          ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.079     ; 7.074      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.896 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 7.034      ;
; 27.971 ; stateSub.0100                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.063     ; 6.968      ;
; 28.026 ; delayReg[1]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.075     ; 6.901      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.069 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.861      ;
; 28.120 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.810      ;
; 28.215 ; delayReg[5]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.077     ; 6.710      ;
; 28.224 ; stateSub.0000                ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.069     ; 6.709      ;
; 28.227 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.703      ;
; 28.238 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.692      ;
; 28.261 ; delayReg[0]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.075     ; 6.666      ;
; 28.282 ; readCntr[4]                  ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.063     ; 6.657      ;
; 28.293 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.637      ;
; 28.295 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.635      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.305 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.625      ;
; 28.329 ; delayReg[1]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.075     ; 6.598      ;
; 28.400 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.530      ;
; 28.401 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.529      ;
; 28.411 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.519      ;
; 28.448 ; delayReg[2]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.075     ; 6.479      ;
; 28.465 ; readAddr[2]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.074     ; 6.463      ;
; 28.468 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.462      ;
; 28.483 ; delayReg[5]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.077     ; 6.442      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.486 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.444      ;
; 28.497 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.433      ;
; 28.528 ; stateSub.0001                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.061     ; 6.413      ;
; 28.529 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.401      ;
; 28.564 ; delayReg[0]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.075     ; 6.363      ;
; 28.571 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[2]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.359      ;
; 28.571 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[5]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.359      ;
; 28.574 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.356      ;
; 28.582 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[7]            ; clk_28       ; clk_28      ; 35.000       ; -0.071     ; 6.349      ;
; 28.583 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT ; clk_28       ; clk_28      ; 35.000       ; -0.071     ; 6.348      ;
; 28.587 ; readAddr[2]                  ; r_txData[2]                         ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.343      ;
; 28.592 ; readAddr[4]                  ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.063     ; 6.347      ;
; 28.602 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[0]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.328      ;
; 28.618 ; uart_rx:urx|r_Rx_DV          ; state.STATE_DUMP                    ; clk_28       ; clk_28      ; 35.000       ; -0.082     ; 6.302      ;
; 28.636 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.294      ;
; 28.647 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.283      ;
; 28.670 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.072     ; 6.260      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_28'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_rx:urx|r_Bit_Index[1]           ; uart_rx:urx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:urx|r_Bit_Index[2]           ; uart_rx:urx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:urx|r_Rx_Byte[3]             ; uart_rx:urx|r_Rx_Byte[3]             ; clk_28       ; clk_28      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_SM_Main.000            ; uart_rx:urx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_DV                  ; uart_rx:urx|r_Rx_DV                  ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[0]             ; uart_rx:urx|r_Rx_Byte[0]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[1]             ; uart_rx:urx|r_Rx_Byte[1]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[2]             ; uart_rx:urx|r_Rx_Byte[2]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[4]             ; uart_rx:urx|r_Rx_Byte[4]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[5]             ; uart_rx:urx|r_Rx_Byte[5]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[6]             ; uart_rx:urx|r_Rx_Byte[6]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:urx|r_Rx_Byte[7]             ; uart_rx:urx|r_Rx_Byte[7]             ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_Bit_Index[0]           ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_Bit_Index[1]           ; uart_tx:utx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_Bit_Index[2]           ; uart_tx:utx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.STATE_RESET                    ; state.STATE_RESET                    ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.STATE_DUMP                     ; state.STATE_DUMP                     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state[3]     ; sdram_controller:memory|state[3]     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state[1]     ; sdram_controller:memory|state[1]     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state[0]     ; sdram_controller:memory|state[0]     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state_cnt[1] ; sdram_controller:memory|state_cnt[1] ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state_cnt[3] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sdram_controller:memory|state[2]     ; sdram_controller:memory|state[2]     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[0]                          ; delayReg[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[1]                          ; delayReg[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[2]                          ; delayReg[2]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[3]                          ; delayReg[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[4]                          ; delayReg[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[6]                          ; delayReg[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[7]                          ; delayReg[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[8]                          ; delayReg[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[12]                         ; delayReg[12]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[13]                         ; delayReg[13]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[15]                         ; delayReg[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[16]                         ; delayReg[16]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[17]                         ; delayReg[17]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[18]                         ; delayReg[18]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[19]                         ; delayReg[19]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; delayReg[22]                         ; delayReg[22]                         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_txData[7]                          ; r_txData[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:utx|o_Tx_Serial              ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; state.STATE_HEADER                   ; state.STATE_HEADER                   ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; stateSub.0000                        ; stateSub.0000                        ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delayReg[20]                         ; delayReg[20]                         ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delayReg[21]                         ; delayReg[21]                         ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; delayReg[23]                         ; delayReg[23]                         ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; stateSub.0011                        ; stateSub.0011                        ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; stateSub.0100                        ; stateSub.0100                        ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state.STATE_LISTEN                   ; state.STATE_LISTEN                   ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; sdram_controller:memory|state_cnt[0] ; sdram_controller:memory|state_cnt[0] ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.684      ;
; 0.486 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.753      ;
; 0.490 ; sdram_controller:memory|state_cnt[2] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.757      ;
; 0.510 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.777      ;
; 0.521 ; readAddr[9]                          ; sdram_controller:memory|haddr_r[9]   ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.788      ;
; 0.635 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.901      ;
; 0.639 ; r_memReset                           ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.906      ;
; 0.646 ; uart_rx:urx|r_Rx_Data_R              ; uart_rx:urx|r_Rx_Data                ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.913      ;
; 0.676 ; r_memReadEnable                      ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.068      ; 0.939      ;
; 0.700 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_CLEANUP      ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; uart_rx:urx|r_Clock_Count[3]         ; uart_rx:urx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:urx|r_Clock_Count[13]        ; uart_rx:urx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:utx|r_Clock_Count[3]         ; uart_tx:utx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:utx|r_Clock_Count[13]        ; uart_tx:utx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_rx:urx|r_Clock_Count[1]         ; uart_rx:urx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:urx|r_Clock_Count[5]         ; uart_rx:urx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:urx|r_Clock_Count[11]        ; uart_rx:urx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:urx|r_Clock_Count[15]        ; uart_rx:urx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:utx|r_Clock_Count[1]         ; uart_tx:utx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:utx|r_Clock_Count[5]         ; uart_tx:utx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:utx|r_Clock_Count[11]        ; uart_tx:utx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:utx|r_Clock_Count[15]        ; uart_tx:utx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; checksum[3]                          ; checksum[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; checksum[0]                          ; checksum[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; checksum[6]                          ; checksum[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; checksum[15]                         ; checksum[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; uart_rx:urx|r_Clock_Count[6]         ; uart_rx:urx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_tx:utx|r_Clock_Count[6]         ; uart_tx:utx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; uart_rx:urx|r_Clock_Count[7]         ; uart_rx:urx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_rx:urx|r_Clock_Count[9]         ; uart_rx:urx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_tx:utx|r_Clock_Count[7]         ; uart_tx:utx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_tx:utx|r_Clock_Count[9]         ; uart_tx:utx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; sdram_controller:memory|busy         ; r_memReadEnable                      ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; checksum[4]                          ; checksum[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; uart_rx:urx|r_Clock_Count[2]         ; uart_rx:urx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_rx:urx|r_Clock_Count[14]        ; uart_rx:urx|r_Clock_Count[14]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_tx:utx|r_Clock_Count[2]         ; uart_tx:utx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_tx:utx|r_Clock_Count[14]        ; uart_tx:utx|r_Clock_Count[14]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; checksum[1]                          ; checksum[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; checksum[8]                          ; checksum[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; checksum[10]                         ; checksum[10]                         ; clk_28       ; clk_28      ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; uart_rx:urx|r_Clock_Count[4]         ; uart_rx:urx|r_Clock_Count[4]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:urx|r_Clock_Count[12]        ; uart_rx:urx|r_Clock_Count[12]        ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:utx|r_Clock_Count[4]         ; uart_tx:utx|r_Clock_Count[4]         ; clk_28       ; clk_28      ; 0.000        ; 0.072      ; 0.979      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_28'                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[0]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[10]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[11]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[12]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[13]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[14]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[15]                          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[1]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[2]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[3]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[4]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[5]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[6]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[7]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[8]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[9]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[3]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReadEnable                       ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReset                            ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[1]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[3]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[4]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[6]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[7]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[8]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[9]                           ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|busy          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[0]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[10]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[11]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[12]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[15]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[16]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[17]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[19]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[1]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[21]   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[2]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[3]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[6]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[7]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[8]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[9]    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[0]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[10] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[11] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[12] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[13] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[14] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[15] ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[1]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[2]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[3]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[4]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[5]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[6]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[7]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[8]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[9]  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_ready_r    ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[0]      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[1]      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[2]      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[3]      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[4]      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; state.STATE_INIT                      ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|o_Tx_Serial               ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[0]            ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[1]            ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[2]            ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[0]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[10]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[11]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[12]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[13]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[14]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[15]         ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[1]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[2]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[3]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[4]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[5]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[6]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[7]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[8]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Clock_Count[9]          ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.000             ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_CLEANUP       ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_START_BIT  ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT   ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[0]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[1]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[2]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[3]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[4]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[5]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[6]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[7]              ;
; 17.231 ; 17.415       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Done                 ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_D[*]   ; clk_28     ; 5.249 ; 5.390 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 4.353 ; 4.481 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 4.422 ; 4.555 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 4.748 ; 4.946 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 4.916 ; 5.109 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 4.900 ; 5.096 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 4.922 ; 5.160 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 4.829 ; 5.054 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 5.249 ; 5.390 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 4.538 ; 4.647 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 5.029 ; 5.197 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 4.120 ; 4.207 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 4.328 ; 4.470 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 4.734 ; 4.941 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 4.645 ; 4.857 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 4.714 ; 4.938 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 4.191 ; 4.412 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; 2.735 ; 3.088 ; Rise       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_D[*]   ; clk_28     ; -3.346 ; -3.422 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; -3.567 ; -3.686 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; -3.633 ; -3.756 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; -3.946 ; -4.132 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; -4.081 ; -4.261 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; -4.064 ; -4.247 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; -4.113 ; -4.337 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; -3.996 ; -4.208 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; -4.401 ; -4.531 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; -3.747 ; -3.844 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; -4.219 ; -4.373 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; -3.346 ; -3.422 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; -3.546 ; -3.674 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; -3.933 ; -4.128 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; -3.848 ; -4.047 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; -3.909 ; -4.121 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; -3.412 ; -3.619 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; -2.011 ; -2.363 ; Rise       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 11.017 ; 10.857 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 10.000 ; 9.247  ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 11.017 ; 10.857 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 9.224  ; 8.781  ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 8.144  ; 7.868  ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 10.709 ; 10.361 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 8.242  ; 7.635  ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 8.320  ; 7.884  ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 8.275  ; 7.899  ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 7.898  ; 7.525  ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 10.458 ; 10.287 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 9.625  ; 9.016  ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 7.257  ; 6.838  ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 11.254 ; 10.559 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 11.254 ; 10.559 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 9.805  ; 8.928  ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 5.958  ; 5.671  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.866  ; 2.962  ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 12.144 ; 11.839 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 7.090  ; 6.882  ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 7.721  ; 7.376  ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 9.690  ; 9.098  ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 9.720  ; 9.113  ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 9.379  ; 8.848  ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 12.144 ; 11.839 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 9.249  ; 8.764  ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 9.193  ; 8.598  ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 8.486  ; 8.019  ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 8.456  ; 8.002  ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 9.028  ; 8.489  ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 9.230  ; 8.722  ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 7.980  ; 7.567  ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 8.020  ; 7.608  ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 7.983  ; 7.576  ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 7.360  ; 7.103  ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 5.769  ; 6.228  ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 6.326  ; 6.023  ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 4.963  ; 5.317  ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 6.684  ; 6.035  ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 5.791  ; 5.422  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.866  ; 2.962  ; Fall       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 4.820  ; 4.632 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 7.538  ; 6.737 ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 8.197  ; 8.141 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 6.412  ; 5.922 ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 5.596  ; 5.316 ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 7.550  ; 7.474 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 5.070  ; 4.737 ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 5.438  ; 4.967 ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 5.803  ; 5.355 ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 5.091  ; 4.827 ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 7.895  ; 7.786 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 7.773  ; 7.017 ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 4.820  ; 4.632 ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 8.232  ; 7.448 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 9.861  ; 9.360 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 8.232  ; 7.448 ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 5.409  ; 5.132 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.455  ; 2.553 ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 5.144  ; 4.949 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 5.144  ; 4.949 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 5.750  ; 5.423 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 7.640  ; 7.076 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 7.668  ; 7.090 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 7.341  ; 6.835 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 10.106 ; 9.827 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 7.217  ; 6.755 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 7.163  ; 6.596 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 6.489  ; 6.047 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 6.461  ; 6.031 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 7.003  ; 6.490 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 7.204  ; 6.721 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 5.998  ; 5.607 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 6.037  ; 5.645 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 6.001  ; 5.614 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 5.403  ; 5.160 ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 5.226  ; 5.668 ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 5.761  ; 5.469 ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 4.458  ; 4.799 ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 6.106  ; 5.481 ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 5.247  ; 4.892 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.455  ; 2.553 ; Fall       ; clk_28          ;
+------------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_28 ; 31.684 ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_28 ; 0.186 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_28 ; 16.723 ; 0.000                          ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_28'                                                                                                              ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 31.684 ; uart_rx:urx|r_Rx_DV          ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.045     ; 3.258      ;
; 31.684 ; delayReg[1]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.041     ; 3.262      ;
; 31.769 ; stateSub.0100                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.029     ; 3.189      ;
; 31.800 ; delayReg[5]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.040     ; 3.147      ;
; 31.806 ; delayReg[0]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.041     ; 3.140      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.837 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.113      ;
; 31.884 ; readAddr[2]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.039     ; 3.064      ;
; 31.885 ; delayReg[1]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.041     ; 3.061      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.900 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.050      ;
; 31.903 ; stateSub.0001                ; r_txData[7]                         ; clk_28       ; clk_28      ; 35.000       ; -0.035     ; 3.049      ;
; 31.906 ; stateSub.0000                ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.035     ; 3.046      ;
; 31.907 ; delayReg[2]                  ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.041     ; 3.039      ;
; 31.916 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.034      ;
; 31.922 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 3.029      ;
; 31.929 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.021      ;
; 31.933 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 3.017      ;
; 31.937 ; readCntr[4]                  ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.030     ; 3.020      ;
; 31.960 ; readAddr[2]                  ; r_txData[2]                         ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.991      ;
; 31.969 ; delayReg[5]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.040     ; 2.978      ;
; 31.979 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[4]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.971      ;
; 31.985 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[2]          ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.966      ;
; 31.992 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[1]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.958      ;
; 31.996 ; stateSub.0001                ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.027     ; 2.964      ;
; 31.996 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[6]            ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.954      ;
; 32.007 ; delayReg[0]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.041     ; 2.939      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.013 ; uart_rx:urx|r_Clock_Count[0] ; uart_rx:urx|r_Clock_Count[15]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.937      ;
; 32.015 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.936      ;
; 32.016 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.935      ;
; 32.016 ; delayReg[10]                 ; stateSub.0010                       ; clk_28       ; clk_28      ; 35.000       ; -0.040     ; 2.931      ;
; 32.022 ; state.STATE_DUMP             ; r_txData[4]                         ; clk_28       ; clk_28      ; 35.000       ; -0.028     ; 2.937      ;
; 32.027 ; state.STATE_CHECKSUM         ; state.STATE_RESET                   ; clk_28       ; clk_28      ; 35.000       ; -0.035     ; 2.925      ;
; 32.027 ; state.STATE_DUMP             ; r_txData[7]                         ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.924      ;
; 32.050 ; readAddr[15]                 ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.039     ; 2.898      ;
; 32.061 ; readAddr[5]                  ; stateSub.0001                       ; clk_28       ; clk_28      ; 35.000       ; -0.039     ; 2.887      ;
; 32.069 ; stateSub.0001                ; r_txData[1]                         ; clk_28       ; clk_28      ; 35.000       ; -0.027     ; 2.891      ;
; 32.077 ; uart_rx:urx|r_Rx_DV          ; state.STATE_DUMP                    ; clk_28       ; clk_28      ; 35.000       ; -0.047     ; 2.863      ;
; 32.078 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Rx_Byte[3]            ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.873      ;
; 32.079 ; uart_rx:urx|r_Clock_Count[2] ; uart_rx:urx|r_Bit_Index[1]          ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.872      ;
; 32.086 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_Rx_Byte[7]            ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.865      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[1] ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT ; clk_28       ; clk_28      ; 35.000       ; -0.036     ; 2.864      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[0]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[1]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[2]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[3]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[4]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[5]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[6]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[7]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[9]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[10]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[11]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[12]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[13]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[14]       ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
; 32.087 ; uart_rx:urx|r_Clock_Count[3] ; uart_rx:urx|r_Clock_Count[8]        ; clk_28       ; clk_28      ; 35.000       ; -0.037     ; 2.863      ;
+--------+------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_28'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; uart_rx:urx|r_SM_Main.s_RX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_SM_Main.000            ; uart_rx:urx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_DV                  ; uart_rx:urx|r_Rx_DV                  ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[0]             ; uart_rx:urx|r_Rx_Byte[0]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[1]             ; uart_rx:urx|r_Rx_Byte[1]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[2]             ; uart_rx:urx|r_Rx_Byte[2]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[4]             ; uart_rx:urx|r_Rx_Byte[4]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[5]             ; uart_rx:urx|r_Rx_Byte[5]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[6]             ; uart_rx:urx|r_Rx_Byte[6]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:urx|r_Rx_Byte[7]             ; uart_rx:urx|r_Rx_Byte[7]             ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.STATE_HEADER                   ; state.STATE_HEADER                   ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; uart_tx:utx|r_SM_Main.s_TX_START_BIT ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_Bit_Index[1]           ; uart_tx:utx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_Bit_Index[2]           ; uart_tx:utx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT  ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; stateSub.0000                        ; stateSub.0000                        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state[3]     ; sdram_controller:memory|state[3]     ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state[1]     ; sdram_controller:memory|state[1]     ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state[0]     ; sdram_controller:memory|state[0]     ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state_cnt[1] ; sdram_controller:memory|state_cnt[1] ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state_cnt[3] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram_controller:memory|state[2]     ; sdram_controller:memory|state[2]     ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delayReg[3]                          ; delayReg[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; stateSub.0011                        ; stateSub.0011                        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; stateSub.0100                        ; stateSub.0100                        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.STATE_LISTEN                   ; state.STATE_LISTEN                   ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_txData[7]                          ; r_txData[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:utx|o_Tx_Serial              ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:urx|r_Bit_Index[1]           ; uart_rx:urx|r_Bit_Index[1]           ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:urx|r_Bit_Index[2]           ; uart_rx:urx|r_Bit_Index[2]           ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:urx|r_Rx_Byte[3]             ; uart_rx:urx|r_Rx_Byte[3]             ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:utx|r_Bit_Index[0]           ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.STATE_RESET                    ; state.STATE_RESET                    ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.STATE_DUMP                     ; state.STATE_DUMP                     ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[0]                          ; delayReg[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[1]                          ; delayReg[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[2]                          ; delayReg[2]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[4]                          ; delayReg[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[6]                          ; delayReg[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[7]                          ; delayReg[7]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[8]                          ; delayReg[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[12]                         ; delayReg[12]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[13]                         ; delayReg[13]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[15]                         ; delayReg[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[16]                         ; delayReg[16]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[17]                         ; delayReg[17]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[18]                         ; delayReg[18]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[19]                         ; delayReg[19]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[20]                         ; delayReg[20]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[21]                         ; delayReg[21]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[22]                         ; delayReg[22]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delayReg[23]                         ; delayReg[23]                         ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; sdram_controller:memory|state_cnt[0] ; sdram_controller:memory|state_cnt[0] ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.314      ;
; 0.203 ; sdram_controller:memory|state_cnt[2] ; sdram_controller:memory|state_cnt[3] ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.324      ;
; 0.215 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|o_Tx_Serial              ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; uart_tx:utx|r_SM_Main.s_CLEANUP      ; uart_tx:utx|r_SM_Main.000            ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.337      ;
; 0.219 ; readAddr[9]                          ; sdram_controller:memory|haddr_r[9]   ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.340      ;
; 0.266 ; uart_rx:urx|r_Rx_Data_R              ; uart_rx:urx|r_Rx_Data                ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.387      ;
; 0.272 ; uart_tx:utx|r_SM_Main.000            ; uart_tx:utx|r_Bit_Index[0]           ; clk_28       ; clk_28      ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; r_memReset                           ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.395      ;
; 0.292 ; r_memReadEnable                      ; sdram_controller:memory|state[4]     ; clk_28       ; clk_28      ; 0.000        ; 0.034      ; 0.410      ;
; 0.300 ; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:urx|r_SM_Main.s_CLEANUP      ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; sdram_controller:memory|state[2]     ; sdram_controller:memory|command[0]   ; clk_28       ; clk_28      ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; uart_rx:urx|r_Clock_Count[13]        ; uart_rx:urx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_rx:urx|r_Clock_Count[15]        ; uart_rx:urx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_tx:utx|r_Clock_Count[13]        ; uart_tx:utx|r_Clock_Count[13]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_tx:utx|r_Clock_Count[15]        ; uart_tx:utx|r_Clock_Count[15]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; sdram_controller:memory|busy         ; r_memReadEnable                      ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; checksum[15]                         ; checksum[15]                         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; uart_rx:urx|r_Clock_Count[1]         ; uart_rx:urx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:urx|r_Clock_Count[3]         ; uart_rx:urx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:urx|r_Clock_Count[5]         ; uart_rx:urx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:urx|r_Clock_Count[11]        ; uart_rx:urx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:utx|r_Clock_Count[1]         ; uart_tx:utx|r_Clock_Count[1]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:utx|r_Clock_Count[3]         ; uart_tx:utx|r_Clock_Count[3]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:utx|r_Clock_Count[5]         ; uart_tx:utx|r_Clock_Count[5]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:utx|r_Clock_Count[11]        ; uart_tx:utx|r_Clock_Count[11]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; checksum[0]                          ; checksum[0]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; checksum[3]                          ; checksum[3]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; checksum[6]                          ; checksum[6]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_rx:urx|r_Clock_Count[2]         ; uart_rx:urx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:urx|r_Clock_Count[6]         ; uart_rx:urx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:urx|r_Clock_Count[7]         ; uart_rx:urx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:urx|r_Clock_Count[9]         ; uart_rx:urx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:utx|r_Clock_Count[2]         ; uart_tx:utx|r_Clock_Count[2]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:utx|r_Clock_Count[6]         ; uart_tx:utx|r_Clock_Count[6]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:utx|r_Clock_Count[7]         ; uart_tx:utx|r_Clock_Count[7]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:utx|r_Clock_Count[9]         ; uart_tx:utx|r_Clock_Count[9]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; checksum[1]                          ; checksum[1]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; checksum[2]                          ; checksum[2]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; checksum[4]                          ; checksum[4]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; checksum[8]                          ; checksum[8]                          ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_rx:urx|r_Clock_Count[4]         ; uart_rx:urx|r_Clock_Count[4]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:urx|r_Clock_Count[12]        ; uart_rx:urx|r_Clock_Count[12]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:urx|r_Clock_Count[14]        ; uart_rx:urx|r_Clock_Count[14]        ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:urx|r_Clock_Count[8]         ; uart_rx:urx|r_Clock_Count[8]         ; clk_28       ; clk_28      ; 0.000        ; 0.037      ; 0.427      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_28'                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[10]                          ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[11]                          ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[5]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[0]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[10]                          ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[11]                          ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[1]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[2]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[3]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[8]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readCntr[9]                           ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[0]    ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[11]   ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[12]   ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[16]   ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[2]    ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[3]    ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[7]    ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; state.STATE_RESET                     ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Bit_Index[0]            ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[0]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[1]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[2]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[3]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[4]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[5]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[6]              ;
; 16.723 ; 16.907       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; uart_tx:utx|r_Tx_Data[7]              ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[0]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[10]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[11]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[12]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[13]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[14]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[15]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[1]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[2]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[3]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[4]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[5]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[6]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[7]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[8]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; checksum[9]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[14]                          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[3]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; delayReg[9]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReadEnable                       ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_memReset                            ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[1]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[3]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[4]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[6]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; r_txData[7]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[8]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; readAddr[9]                           ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|busy          ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[0]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[3]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[4]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|command[5]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[10]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[13]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[14]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[15]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[17]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[18]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[19]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[1]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[20]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[21]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[22]   ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[4]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[5]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[6]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[8]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|haddr_r[9]    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[0]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[10] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[11] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[12] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[13] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[14] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[15] ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[1]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[2]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[3]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[4]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[5]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[6]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[7]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[8]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_data_r[9]  ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|rd_ready_r    ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[0]      ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[1]      ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[2]      ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[3]      ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state[4]      ;
; 16.724 ; 16.908       ; 0.184          ; Low Pulse Width ; clk_28 ; Rise       ; sdram_controller:memory|state_cnt[0]  ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_D[*]   ; clk_28     ; 2.817 ; 3.696 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 2.380 ; 3.173 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 2.428 ; 3.252 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 2.627 ; 3.485 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 2.685 ; 3.556 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 2.673 ; 3.533 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 2.728 ; 3.623 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 2.636 ; 3.499 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 2.817 ; 3.696 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 2.455 ; 3.254 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 2.765 ; 3.605 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 2.256 ; 3.003 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 2.367 ; 3.136 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 2.584 ; 3.420 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 2.563 ; 3.401 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 2.568 ; 3.420 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 2.340 ; 3.167 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; 1.635 ; 2.033 ; Rise       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_D[*]   ; clk_28     ; -1.851 ; -2.585 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; -1.971 ; -2.748 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; -2.017 ; -2.824 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; -2.209 ; -3.048 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; -2.258 ; -3.096 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; -2.246 ; -3.078 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; -2.306 ; -3.180 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; -2.210 ; -3.046 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; -2.385 ; -3.231 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; -2.041 ; -2.825 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; -2.340 ; -3.163 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; -1.851 ; -2.585 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; -1.958 ; -2.712 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; -2.168 ; -2.985 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; -2.148 ; -2.967 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; -2.152 ; -2.985 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; -1.933 ; -2.743 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; -1.253 ; -1.663 ; Rise       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 5.494 ; 5.912 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 4.387 ; 4.625 ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 5.494 ; 5.912 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 4.135 ; 4.352 ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 3.693 ; 3.813 ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 5.263 ; 5.696 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 3.617 ; 3.770 ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 3.686 ; 3.807 ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 3.714 ; 3.808 ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 3.515 ; 3.657 ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 5.195 ; 5.576 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 4.314 ; 4.565 ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 3.252 ; 3.388 ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 5.412 ; 5.997 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 5.412 ; 5.997 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 4.328 ; 4.673 ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 2.702 ; 2.878 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.321 ; 2.015 ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 6.008 ; 6.564 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 3.190 ; 3.314 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 3.451 ; 3.599 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 4.342 ; 4.622 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 4.349 ; 4.630 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 4.229 ; 4.496 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 6.008 ; 6.564 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 4.198 ; 4.471 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 4.079 ; 4.326 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 3.757 ; 4.007 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 3.754 ; 3.995 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 4.017 ; 4.231 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 4.105 ; 4.394 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 3.553 ; 3.715 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 3.577 ; 3.748 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 3.557 ; 3.726 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 3.305 ; 3.440 ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 2.952 ; 2.771 ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 2.882 ; 3.084 ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 2.507 ; 2.337 ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 2.918 ; 3.108 ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 2.595 ; 2.766 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.321 ; 2.015 ; Fall       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 2.125 ; 2.247 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 3.190 ; 3.472 ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 4.157 ; 4.613 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 2.782 ; 3.054 ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 2.477 ; 2.653 ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 3.844 ; 4.220 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 2.190 ; 2.289 ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 2.307 ; 2.459 ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 2.524 ; 2.686 ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 2.186 ; 2.367 ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 3.996 ; 4.375 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 3.335 ; 3.654 ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 2.125 ; 2.247 ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 3.538 ; 3.898 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 4.865 ; 5.291 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 3.538 ; 3.898 ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 2.409 ; 2.578 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.092 ; 1.785 ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 2.334 ; 2.345 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 2.334 ; 2.345 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 2.585 ; 2.619 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 3.440 ; 3.601 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 3.447 ; 3.608 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 3.332 ; 3.479 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 5.110 ; 5.548 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 3.302 ; 3.456 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 3.188 ; 3.316 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 2.881 ; 3.016 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 2.879 ; 3.004 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 3.128 ; 3.225 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 3.215 ; 3.387 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 2.683 ; 2.730 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 2.706 ; 2.762 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 2.687 ; 2.740 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 2.445 ; 2.465 ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 2.649 ; 2.475 ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 2.581 ; 2.775 ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 2.227 ; 2.061 ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 2.616 ; 2.799 ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 2.305 ; 2.470 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.092 ; 1.785 ; Fall       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 27.416 ; 0.186 ; N/A      ; N/A     ; 16.723              ;
;  clk_28          ; 27.416 ; 0.186 ; N/A      ; N/A     ; 16.723              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_28          ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_D[*]   ; clk_28     ; 5.872 ; 6.232 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 4.934 ; 5.233 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 5.010 ; 5.301 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 5.397 ; 5.749 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 5.544 ; 5.935 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 5.527 ; 5.897 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 5.562 ; 5.957 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 5.451 ; 5.855 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 5.872 ; 6.232 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 5.129 ; 5.414 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 5.713 ; 5.997 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 4.687 ; 4.919 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 4.927 ; 5.208 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 5.358 ; 5.714 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 5.267 ; 5.633 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 5.325 ; 5.727 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 4.778 ; 5.138 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; 3.149 ; 3.341 ; Rise       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_D[*]   ; clk_28     ; -1.851 ; -2.585 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; -1.971 ; -2.748 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; -2.017 ; -2.824 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; -2.209 ; -3.048 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; -2.258 ; -3.096 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; -2.246 ; -3.078 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; -2.306 ; -3.180 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; -2.210 ; -3.046 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; -2.385 ; -3.231 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; -2.041 ; -2.825 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; -2.340 ; -3.163 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; -1.851 ; -2.585 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; -1.958 ; -2.712 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; -2.168 ; -2.985 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; -2.148 ; -2.967 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; -2.152 ; -2.985 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; -1.933 ; -2.743 ; Rise       ; clk_28          ;
; rx         ; clk_28     ; -1.253 ; -1.663 ; Rise       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 11.255 ; 11.243 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 10.213 ; 9.792  ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 11.255 ; 11.243 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 9.499  ; 9.257  ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 8.387  ; 8.259  ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 10.832 ; 10.712 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 8.384  ; 8.026  ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 8.559  ; 8.279  ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 8.505  ; 8.293  ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 8.110  ; 7.865  ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 10.539 ; 10.497 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 9.850  ; 9.465  ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 7.351  ; 7.105  ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 11.292 ; 11.053 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 11.292 ; 11.053 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 9.957  ; 9.373  ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 6.000  ; 5.855  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.866  ; 2.962  ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 12.416 ; 12.297 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 7.290  ; 7.144  ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 7.927  ; 7.698  ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 9.974  ; 9.585  ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 10.007 ; 9.604  ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 9.651  ; 9.305  ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 12.416 ; 12.297 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 9.537  ; 9.217  ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 9.411  ; 9.078  ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 8.706  ; 8.400  ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 8.678  ; 8.383  ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 9.296  ; 8.908  ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 9.507  ; 9.143  ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 8.196  ; 7.913  ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 8.247  ; 7.955  ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 8.206  ; 7.921  ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 7.572  ; 7.389  ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 6.025  ; 6.257  ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 6.391  ; 6.239  ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 5.076  ; 5.317  ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 6.720  ; 6.324  ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 5.823  ; 5.624  ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 2.866  ; 2.962  ; Fall       ; clk_28          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; mem_A[*]   ; clk_28     ; 2.125 ; 2.247 ; Rise       ; clk_28          ;
;  mem_A[0]  ; clk_28     ; 3.190 ; 3.472 ; Rise       ; clk_28          ;
;  mem_A[1]  ; clk_28     ; 4.157 ; 4.613 ; Rise       ; clk_28          ;
;  mem_A[2]  ; clk_28     ; 2.782 ; 3.054 ; Rise       ; clk_28          ;
;  mem_A[3]  ; clk_28     ; 2.477 ; 2.653 ; Rise       ; clk_28          ;
;  mem_A[4]  ; clk_28     ; 3.844 ; 4.220 ; Rise       ; clk_28          ;
;  mem_A[5]  ; clk_28     ; 2.190 ; 2.289 ; Rise       ; clk_28          ;
;  mem_A[6]  ; clk_28     ; 2.307 ; 2.459 ; Rise       ; clk_28          ;
;  mem_A[7]  ; clk_28     ; 2.524 ; 2.686 ; Rise       ; clk_28          ;
;  mem_A[8]  ; clk_28     ; 2.186 ; 2.367 ; Rise       ; clk_28          ;
;  mem_A[9]  ; clk_28     ; 3.996 ; 4.375 ; Rise       ; clk_28          ;
;  mem_A[10] ; clk_28     ; 3.335 ; 3.654 ; Rise       ; clk_28          ;
;  mem_A[11] ; clk_28     ; 2.125 ; 2.247 ; Rise       ; clk_28          ;
; mem_BA[*]  ; clk_28     ; 3.538 ; 3.898 ; Rise       ; clk_28          ;
;  mem_BA[0] ; clk_28     ; 4.865 ; 5.291 ; Rise       ; clk_28          ;
;  mem_BA[1] ; clk_28     ; 3.538 ; 3.898 ; Rise       ; clk_28          ;
; mem_CAS    ; clk_28     ; 2.409 ; 2.578 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.092 ; 1.785 ; Rise       ; clk_28          ;
; mem_D[*]   ; clk_28     ; 2.334 ; 2.345 ; Rise       ; clk_28          ;
;  mem_D[0]  ; clk_28     ; 2.334 ; 2.345 ; Rise       ; clk_28          ;
;  mem_D[1]  ; clk_28     ; 2.585 ; 2.619 ; Rise       ; clk_28          ;
;  mem_D[2]  ; clk_28     ; 3.440 ; 3.601 ; Rise       ; clk_28          ;
;  mem_D[3]  ; clk_28     ; 3.447 ; 3.608 ; Rise       ; clk_28          ;
;  mem_D[4]  ; clk_28     ; 3.332 ; 3.479 ; Rise       ; clk_28          ;
;  mem_D[5]  ; clk_28     ; 5.110 ; 5.548 ; Rise       ; clk_28          ;
;  mem_D[6]  ; clk_28     ; 3.302 ; 3.456 ; Rise       ; clk_28          ;
;  mem_D[7]  ; clk_28     ; 3.188 ; 3.316 ; Rise       ; clk_28          ;
;  mem_D[8]  ; clk_28     ; 2.881 ; 3.016 ; Rise       ; clk_28          ;
;  mem_D[9]  ; clk_28     ; 2.879 ; 3.004 ; Rise       ; clk_28          ;
;  mem_D[10] ; clk_28     ; 3.128 ; 3.225 ; Rise       ; clk_28          ;
;  mem_D[11] ; clk_28     ; 3.215 ; 3.387 ; Rise       ; clk_28          ;
;  mem_D[12] ; clk_28     ; 2.683 ; 2.730 ; Rise       ; clk_28          ;
;  mem_D[13] ; clk_28     ; 2.706 ; 2.762 ; Rise       ; clk_28          ;
;  mem_D[14] ; clk_28     ; 2.687 ; 2.740 ; Rise       ; clk_28          ;
;  mem_D[15] ; clk_28     ; 2.445 ; 2.465 ; Rise       ; clk_28          ;
; mem_LDQM   ; clk_28     ; 2.649 ; 2.475 ; Rise       ; clk_28          ;
; mem_RAS    ; clk_28     ; 2.581 ; 2.775 ; Rise       ; clk_28          ;
; mem_UDQM   ; clk_28     ; 2.227 ; 2.061 ; Rise       ; clk_28          ;
; mem_WE     ; clk_28     ; 2.616 ; 2.799 ; Rise       ; clk_28          ;
; tx         ; clk_28     ; 2.305 ; 2.470 ; Rise       ; clk_28          ;
; mem_CLK    ; clk_28     ; 1.092 ; 1.785 ; Fall       ; clk_28          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_RAS   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_CAS   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_WE    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_LDQM  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_UDQM  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_A[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_BA[0] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_BA[1] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_CLK   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[12] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[13] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[14] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_D[15] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; mem_D[0]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[1]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[2]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[3]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[4]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[5]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[6]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[7]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[8]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[9]      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[10]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[11]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[12]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[13]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[14]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mem_D[15]     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_28        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rx            ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_RAS   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; mem_CAS   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_WE    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_LDQM  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_UDQM  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; tx        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; mem_A[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; mem_A[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_A[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_A[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_A[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_A[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; mem_BA[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; mem_BA[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_CLK   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_D[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; mem_D[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_D[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_D[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; mem_D[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; mem_D[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_RAS   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; mem_CAS   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_WE    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_LDQM  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_UDQM  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; tx        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; mem_A[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_A[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; mem_A[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_A[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; mem_A[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mem_A[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_A[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_A[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_A[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_A[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; mem_A[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_A[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; mem_BA[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; mem_BA[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_CLK   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_D[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mem_D[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_D[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_D[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; mem_D[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; mem_D[12] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[13] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[14] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; mem_D[15] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_28     ; clk_28   ; 4718     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_28     ; clk_28   ; 4718     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 176   ; 176  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 14 01:52:36 2023
Info: Command: quartus_sta SerialDumper -c SerialDumper
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SerialDumper.sdc'
Warning (332060): Node: sdram_controller:memory|rd_ready_r was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mempll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 35.242
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 27.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    27.416         0.000 clk_28 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk_28 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.245         0.000 clk_28 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: sdram_controller:memory|rd_ready_r was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mempll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 35.242
Info (332146): Worst-case setup slack is 27.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    27.849         0.000 clk_28 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk_28 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.231         0.000 clk_28 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sdram_controller:memory|rd_ready_r was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mempll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 35.242
Info (332146): Worst-case setup slack is 31.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    31.684         0.000 clk_28 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk_28 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.723         0.000 clk_28 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/Users/Kasami/Documents/HeikouBox/configs/SerialDumper/output_files/SerialDumper.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Fri Apr 14 01:52:39 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/Users/Kasami/Documents/HeikouBox/configs/SerialDumper/output_files/SerialDumper.sta.smsg.


