----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -4.682 

Tcl Command:
    report_timing -setup -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.682 ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg       ; kirsch:u_kirsch|d_7_ ; clk          ; clk         ; 1.000        ; -0.076     ; 5.644      ;
; -4.682 ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ; kirsch:u_kirsch|d_7_ ; clk          ; clk         ; 1.000        ; -0.076     ; 5.644      ;
; -4.682 ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ; kirsch:u_kirsch|d_7_ ; clk          ; clk         ; 1.000        ; -0.076     ; 5.644      ;
; -4.682 ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ; kirsch:u_kirsch|d_7_ ; clk          ; clk         ; 1.000        ; -0.076     ; 5.644      ;
; -4.682 ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ; kirsch:u_kirsch|d_7_ ; clk          ; clk         ; 1.000        ; -0.076     ; 5.644      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -4.682 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                               ;
+--------------------+---------------------------------------------------------------------------------------------------------------------+
; From Node          ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
; To Node            ; kirsch:u_kirsch|d_7_                                                                                                ;
; Launch Clock       ; clk                                                                                                                 ;
; Latch Clock        ; clk                                                                                                                 ;
; Data Arrival Time  ; 8.625                                                                                                               ;
; Data Required Time ; 3.943                                                                                                               ;
; Slack              ; -4.682 (VIOLATED)                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.644  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.981       ; 100        ; 2.981 ; 2.981 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 1.416       ; 25         ; 0.000 ; 1.416 ;
;    Cell                   ;        ; 3     ; 3.994       ; 70         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.905       ; 100        ; 2.905 ; 2.905 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                             ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                    ;
; 2.981   ; 2.981   ;    ;      ;        ;                   ; clock path                                                                                                          ;
;   2.981 ;   2.981 ; R  ;      ;        ;                   ; clock network delay                                                                                                 ;
; 8.625   ; 5.644   ;    ;      ;        ;                   ; data path                                                                                                           ;
;   3.215 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y24       ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_we_reg ;
;   6.592 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y24       ; u_kirsch|m1_mem|ix64056z29481|auto_generated|ram_block1a0|portadataout[7]                                           ;
;   8.008 ;   1.416 ; RR ; IC   ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|datab                                                                                        ;
;   8.529 ;   0.521 ; RR ; CELL ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|combout                                                                                      ;
;   8.529 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X51_Y23_N9   ; u_kirsch|reg_d_7_|datain                                                                                            ;
;   8.625 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X51_Y23_N9   ; kirsch:u_kirsch|d_7_                                                                                                ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time      ;
; 3.905   ; 2.905   ;    ;      ;        ;                 ; clock path           ;
;   3.905 ;   2.905 ; R  ;      ;        ;                 ; clock network delay  ;
; 3.943   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y23_N9 ; kirsch:u_kirsch|d_7_ ;
+---------+---------+----+------+--------+-----------------+----------------------+


Path #2: Setup slack is -4.682 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                     ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node          ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
; To Node            ; kirsch:u_kirsch|d_7_                                                                                                      ;
; Launch Clock       ; clk                                                                                                                       ;
; Latch Clock        ; clk                                                                                                                       ;
; Data Arrival Time  ; 8.625                                                                                                                     ;
; Data Required Time ; 3.943                                                                                                                     ;
; Slack              ; -4.682 (VIOLATED)                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.644  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.981       ; 100        ; 2.981 ; 2.981 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 1.416       ; 25         ; 0.000 ; 1.416 ;
;    Cell                   ;        ; 3     ; 3.994       ; 70         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.905       ; 100        ; 2.905 ; 2.905 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                                   ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                          ;
; 2.981   ; 2.981   ;    ;      ;        ;                   ; clock path                                                                                                                ;
;   2.981 ;   2.981 ; R  ;      ;        ;                   ; clock network delay                                                                                                       ;
; 8.625   ; 5.644   ;    ;      ;        ;                   ; data path                                                                                                                 ;
;   3.215 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y24       ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg0 ;
;   6.592 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y24       ; u_kirsch|m1_mem|ix64056z29481|auto_generated|ram_block1a0|portadataout[7]                                                 ;
;   8.008 ;   1.416 ; RR ; IC   ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|datab                                                                                              ;
;   8.529 ;   0.521 ; RR ; CELL ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|combout                                                                                            ;
;   8.529 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X51_Y23_N9   ; u_kirsch|reg_d_7_|datain                                                                                                  ;
;   8.625 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X51_Y23_N9   ; kirsch:u_kirsch|d_7_                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time      ;
; 3.905   ; 2.905   ;    ;      ;        ;                 ; clock path           ;
;   3.905 ;   2.905 ; R  ;      ;        ;                 ; clock network delay  ;
; 3.943   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y23_N9 ; kirsch:u_kirsch|d_7_ ;
+---------+---------+----+------+--------+-----------------+----------------------+


Path #3: Setup slack is -4.682 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                     ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node          ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
; To Node            ; kirsch:u_kirsch|d_7_                                                                                                      ;
; Launch Clock       ; clk                                                                                                                       ;
; Latch Clock        ; clk                                                                                                                       ;
; Data Arrival Time  ; 8.625                                                                                                                     ;
; Data Required Time ; 3.943                                                                                                                     ;
; Slack              ; -4.682 (VIOLATED)                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.644  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.981       ; 100        ; 2.981 ; 2.981 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 1.416       ; 25         ; 0.000 ; 1.416 ;
;    Cell                   ;        ; 3     ; 3.994       ; 70         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.905       ; 100        ; 2.905 ; 2.905 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                                   ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                          ;
; 2.981   ; 2.981   ;    ;      ;        ;                   ; clock path                                                                                                                ;
;   2.981 ;   2.981 ; R  ;      ;        ;                   ; clock network delay                                                                                                       ;
; 8.625   ; 5.644   ;    ;      ;        ;                   ; data path                                                                                                                 ;
;   3.215 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y24       ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg1 ;
;   6.592 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y24       ; u_kirsch|m1_mem|ix64056z29481|auto_generated|ram_block1a0|portadataout[7]                                                 ;
;   8.008 ;   1.416 ; RR ; IC   ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|datab                                                                                              ;
;   8.529 ;   0.521 ; RR ; CELL ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|combout                                                                                            ;
;   8.529 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X51_Y23_N9   ; u_kirsch|reg_d_7_|datain                                                                                                  ;
;   8.625 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X51_Y23_N9   ; kirsch:u_kirsch|d_7_                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time      ;
; 3.905   ; 2.905   ;    ;      ;        ;                 ; clock path           ;
;   3.905 ;   2.905 ; R  ;      ;        ;                 ; clock network delay  ;
; 3.943   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y23_N9 ; kirsch:u_kirsch|d_7_ ;
+---------+---------+----+------+--------+-----------------+----------------------+


Path #4: Setup slack is -4.682 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                     ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node          ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
; To Node            ; kirsch:u_kirsch|d_7_                                                                                                      ;
; Launch Clock       ; clk                                                                                                                       ;
; Latch Clock        ; clk                                                                                                                       ;
; Data Arrival Time  ; 8.625                                                                                                                     ;
; Data Required Time ; 3.943                                                                                                                     ;
; Slack              ; -4.682 (VIOLATED)                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.644  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.981       ; 100        ; 2.981 ; 2.981 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 1.416       ; 25         ; 0.000 ; 1.416 ;
;    Cell                   ;        ; 3     ; 3.994       ; 70         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.905       ; 100        ; 2.905 ; 2.905 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                                   ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                          ;
; 2.981   ; 2.981   ;    ;      ;        ;                   ; clock path                                                                                                                ;
;   2.981 ;   2.981 ; R  ;      ;        ;                   ; clock network delay                                                                                                       ;
; 8.625   ; 5.644   ;    ;      ;        ;                   ; data path                                                                                                                 ;
;   3.215 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y24       ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg2 ;
;   6.592 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y24       ; u_kirsch|m1_mem|ix64056z29481|auto_generated|ram_block1a0|portadataout[7]                                                 ;
;   8.008 ;   1.416 ; RR ; IC   ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|datab                                                                                              ;
;   8.529 ;   0.521 ; RR ; CELL ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|combout                                                                                            ;
;   8.529 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X51_Y23_N9   ; u_kirsch|reg_d_7_|datain                                                                                                  ;
;   8.625 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X51_Y23_N9   ; kirsch:u_kirsch|d_7_                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time      ;
; 3.905   ; 2.905   ;    ;      ;        ;                 ; clock path           ;
;   3.905 ;   2.905 ; R  ;      ;        ;                 ; clock network delay  ;
; 3.943   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y23_N9 ; kirsch:u_kirsch|d_7_ ;
+---------+---------+----+------+--------+-----------------+----------------------+


Path #5: Setup slack is -4.682 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                     ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node          ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ;
; To Node            ; kirsch:u_kirsch|d_7_                                                                                                      ;
; Launch Clock       ; clk                                                                                                                       ;
; Latch Clock        ; clk                                                                                                                       ;
; Data Arrival Time  ; 8.625                                                                                                                     ;
; Data Required Time ; 3.943                                                                                                                     ;
; Slack              ; -4.682 (VIOLATED)                                                                                                         ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.644  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.981       ; 100        ; 2.981 ; 2.981 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 1.416       ; 25         ; 0.000 ; 1.416 ;
;    Cell                   ;        ; 3     ; 3.994       ; 70         ; 0.096 ; 3.377 ;
;    uTco                   ;        ; 1     ; 0.234       ; 4          ; 0.234 ; 0.234 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.905       ; 100        ; 2.905 ; 2.905 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                                                                                   ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                   ; launch edge time                                                                                                          ;
; 2.981   ; 2.981   ;    ;      ;        ;                   ; clock path                                                                                                                ;
;   2.981 ;   2.981 ; R  ;      ;        ;                   ; clock network delay                                                                                                       ;
; 8.625   ; 5.644   ;    ;      ;        ;                   ; data path                                                                                                                 ;
;   3.215 ;   0.234 ;    ; uTco ; 8      ; M4K_X52_Y24       ; kirsch:u_kirsch|ram_dq_8_0:m1_mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0~porta_address_reg3 ;
;   6.592 ;   3.377 ; RR ; CELL ; 2      ; M4K_X52_Y24       ; u_kirsch|m1_mem|ix64056z29481|auto_generated|ram_block1a0|portadataout[7]                                                 ;
;   8.008 ;   1.416 ; RR ; IC   ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|datab                                                                                              ;
;   8.529 ;   0.521 ; RR ; CELL ; 1      ; LCCOMB_X51_Y23_N8 ; u_kirsch|ix36625z52923|combout                                                                                            ;
;   8.529 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X51_Y23_N9   ; u_kirsch|reg_d_7_|datain                                                                                                  ;
;   8.625 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X51_Y23_N9   ; kirsch:u_kirsch|d_7_                                                                                                      ;
+---------+---------+----+------+--------+-------------------+---------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element              ;
+---------+---------+----+------+--------+-----------------+----------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time      ;
; 3.905   ; 2.905   ;    ;      ;        ;                 ; clock path           ;
;   3.905 ;   2.905 ; R  ;      ;        ;                 ; clock network delay  ;
; 3.943   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X51_Y23_N9 ; kirsch:u_kirsch|d_7_ ;
+---------+---------+----+------+--------+-----------------+----------------------+


