标题title
多通道变频组件系统
摘要abst
本申请适用于北斗抗干扰导航系统技术领域，提供了多通道变频组件系统，该系统包括：频综单元和接收预处理单元，频综单元与接收预处理单元连接；频综单元用于产生本振信号；接收预处理单元包括多组一一对应的低噪放单元和变频单元，低噪放单元用于对北斗信号进行低噪放处理，变频单元用于基于本振信号对低噪放单元处理后的信号进行变频处理；其中，各组低噪放单元和变频单元设置于不同的腔体中。本申请接收预处理单元采用独立分腔设计，可以防止射频信号通过空间辐射到其他通道腔体内，提高了射频通道间高隔离度，从而提高射频通道间的抗干扰能力。
权利要求书clms
1.一种多通道变频组件系统，其特征在于，包括：频综单元和接收预处理单元，所述频综单元与所述接收预处理单元连接；所述频综单元用于产生本振信号；所述接收预处理单元包括多组一一对应的低噪放单元和变频单元，所述低噪放单元用于对北斗信号进行低噪放处理，所述变频单元用于基于所述本振信号对所述低噪放单元处理后的信号进行变频处理；其中，各组低噪放单元和变频单元设置于不同的腔体中；所述接收预处理单元包括：第一接收预处理单元、第二接收预处理单元、第三接收预处理单元和第四接收预处理单元，其中，所述第一接收预处理单元、所述第二接收预处理单元、所述第三接收预处理单元和所述第四接收预处理单元的内部结构相同，所述第一接收预处理单元、所述第二接收预处理单元、所述第三接收预处理单元和所述第四接收预处理单元在不同的腔体中；所述第一接收预处理单元包括第一低噪放单元和第一变频单元；所述第二接收预处理单元包括第二低噪放单元和第二变频单元；所述第三接收预处理单元包括第三低噪放单元和第三变频单元；所述第四接收预处理单元包括第四低噪放单元和第四变频单元；所述第一低噪放单元、所述第二低噪放单元、所述第三低噪放单元和第四低噪放单元内部结构相同；所述第一变频单元、所述第二变频单元、所述第三变频单元和所述第四变频单元内部结构相同；所述第一低噪放单元包括：第一SMP连接器、预选滤波器、限幅器、单片放大器和镜像抑制滤波器；所述第一SMP连接器与所述预选滤波器连接，所述预选滤波器与所述限幅器连接，所述限幅器与所述单片放大器连接，所述单片放大器与所述镜像抑制滤波器连接。2.如权利要求1所述的多通道变频组件系统，其特征在于，所述频综单元包括：晶体振荡器、锁相环、单片机、本振放大器、第一功分器、第二功分器、第三功分器、第一射频抑制滤波器、第二射频抑制滤波器、第三射频抑制滤波器和第四射频抑制滤波器；所述晶体振荡器与所述锁相环的第一输入端连接，所述单片机与所述锁相环的第二输入端连接，所述本振放大器的输入端与所述锁相环的输出端连接，所述第一功分器的输入端与所述本振放大器的输出端连接，所述第一功分器的两个输出端分别与所述第二功分器和所述第三功分器连接，所述第二功分器的两个输出端分别与所述第一射频抑制滤波器和所述第二射频抑制滤波器连接，所述第三功分器的两个输出端分别与所述第三射频抑制滤波器和所述第四射频抑制滤波器连接，通过射频抑制滤波器连接输出本振信号。3.如权利要求2所述的多通道变频组件系统，其特征在于，所述频综单元工作过程包括：所述晶体振荡器产生基准信号，基于所述单片机、所述锁相环和所述基准信号得到预输出本振信号，将所述预输出本振信号输入所述本振放大器；所述本振放大器对接收到的信号进行放大，得到第一放大信号；所述第一功分器、所述第二功分器和所述第三功分器对所述第一放大信号进行功分，得到四路本振信号；所述四路本振信号分别通过第一射频抑制滤波器、第二射频抑制滤波器、第三射频抑制滤波器和第四射频抑制滤波器输入所述接收预处理单元中。4.如权利要求1所述的多通道变频组件系统，其特征在于，所述低噪放单元工作过程包括：射频信号通过所述第一SMP连接器输入所述低噪放单元；所述预选滤波器抑制所述射频信号中的带外干扰、所述限幅器限制所述射频信号中强信号的输入，得到第一信号；所述单片放大器放大所述第一信号，得到第二信号；所述镜像抑制滤波器滤除所述第二信号中的镜像干扰，得到第三信号，将所述第三信号送入所述变频单元。5.如权利要求4所述的多通道变频组件系统，其特征在于，所述第一变频单元包括混频器、低通滤波器、中频放大器、带通滤波器和第二SMP连接器；所述混频器与所述镜像抑制滤波器连接，所述混频器与所述低通滤波器连接，所述低通滤波器与所述中频放大器连接，所述中频放大器与所述带通滤波器连接，所述带通滤波器与所述第二SMP连接器连接；所述混频器还与所述射频抑制滤波器连接。6.如权利要求5所述的多通道变频组件系统，其特征在于，所述变频单元工作过程包括：所述混频器根据所述第三信号和所述本振信号，混频出第一中频信号；所述低通滤波器滤去第一中频信号中的高频信号，得到第一低通信号；所述中频放大器放大所述第一低通信号，得到中频放大信号；所述带通滤波器对所述中频放大信号进行3dB带宽限制，滤除带宽以外的信号，得到输出信号，通过所述第二SMP连接器输出所述输出信号。7.如权利要求1所述的多通道变频组件系统，其特征在于，所述多通道变频组件系统的盒体采用硬铝材质制造，每个独立腔体都有独立的盖板，盖板与盒体之间通过螺钉固定。8.如权利要求7所述的多通道变频组件系统，其特征在于，所述螺钉之间间隔的距离小于或等于10mm。
说明书desc
技术领域本申请属于北斗抗干扰导航系统技术领域，尤其涉及多通道变频组件系统。背景技术卫星导航是现代战争中精确指挥、精确打击和精确兵力投送的关键。因此，最大限度地提高己方的导航能力，最大限度地遏制敌方的导航能力，对战争的进程是至关重要的。卫星导航抗干扰技术在现代战争中已广泛应用，抗干扰技术从战术上考虑可以采用两种完全不同的体制：一种是压制干扰；另一种是欺骗式干扰。提高卫星导航抗干扰技术，经常使用多个阵元，来提高信号质量，相应射频部分需要使用多个通道。通道间的隔离度是影响抗干扰技术的一个重要指标。各通道间隔离度低就会干扰自身，造成通道性能下降，严重影响抗干扰性能。发明内容为克服相关技术中存在的通道间隔离度低会干扰自身，造成通道性能下降，严重影响抗干扰性能的技术问题，本申请实施例提供了多通道变频组件系统。本申请是通过如下技术方案实现的：第一方面，本申请实施例提供了一种多通道变频组件系统，包括：频综单元和接收预处理单元，频综单元与接收预处理单元连接。频综单元用于产生本振信号。接收预处理单元包括多组一一对应的低噪放单元和变频单元，低噪放单元用于对北斗信号进行低噪放处理，变频单元用于基于本振信号对低噪放单元处理后的信号进行变频处理。其中，各组低噪放单元和变频单元设置于不同的腔体中。结合第一方面，在一些可能的实现方式中，频综单元包括：晶体振荡器、锁相环、单片机、本振放大器、第一功分器、第二功分器、第三功分器、第一射频抑制滤波器、第二射频抑制滤波器、第三射频抑制滤波器和第四射频抑制滤波器。晶体振荡器与锁相环的第一输入端连接，单片机与锁相环的第二输入端连接，本振放大器的输入端与锁相环的输出端连接，第一功分器的输入端与本振放大器的输出端连接，第一功分器的两个输出端分别与第二功分器和第三功分器连接，第二功分器的两个输出端分别与第一射频抑制滤波器和第二射频抑制滤波器连接，第三功分器的两个输出端分别与第三射频抑制滤波器和第四射频抑制滤波器连接，通过射频抑制滤波器连接输出本振信号。结合第一方面，在一些可能的实现方式中，频综单元工作过程包括：晶体振荡器产生基准信号，基于单片机、锁相环和基准信号得到预输出本振信号，将预输出本振信号输入本振放大器；本振放大器对接收到的信号进行放大，得到第一放大信号；第一功分器、第二功分器和第三功分器对第一放大信号进行功分，得到四路本振信号；四路本振信号分别通过第一射频抑制滤波器、第二射频抑制滤波器、第三射频抑制滤波器和第四射频抑制滤波器输入接收预处理单元中。结合第一方面，在一些可能的实现方式中，预处理单元包括：第一接收预处理单元、第二接收预处理单元、第三接收预处理单元和第四接收预处理单元，其中，第一接收预处理单元、第二接收预处理单元、第三接收预处理单元和第四接收预处理单元的内部结构相同，第一接收预处理单元、第二接收预处理单元、第三接收预处理单元和第四接收预处理单元在不同的腔体中；第一接收预处理单元包括第一低噪放单元和第一变频单元；第二接收预处理单元包括第二低噪放单元和第二变频单元；第三接收预处理单元包括第三低噪放单元和第三变频单元；第四接收预处理单元包括第四低噪放单元和第四变频单元；第一低噪放单元、第二低噪放单元、第三低噪放单元和第四低噪放单元内部结构相同；第一变频单元、第二变频单元、第三变频单元和第四变频单元内部结构相同。结合第一方面，在一些可能的实现方式中，第一低噪放单元包括：第一SMP连接器、预选滤波器、限幅器、单片放大器和镜像抑制滤波器；第一SMP连接器与预选滤波器连接，预选滤波器与限幅器连接，限幅器与单片放大器连接，单片放大器与镜像抑制滤波器连接。结合第一方面，在一些可能的实现方式中，低噪放单元工作过程包括：射频信号通过第一SMP连接器输入低噪放单元。预选滤波器抑制射频信号中的带外干扰、限幅器限制射频信号中强信号的输入，得到第一信号；单片放大器放大第一信号，得到第二信号；镜像抑制滤波器滤除第二信号中的镜像干扰，得到第三信号，将第三信号送入变频单元。结合第一方面，在一些可能的实现方式中，第一变频单元包括混频器、低通滤波器、中频放大器、带通滤波器和第二SMP连接器。混频器与镜像抑制滤波器连接，混频器与低通滤波器连接，低通滤波器与中频放大器连接，中频放大器与带通滤波器连接，带通滤波器与第二SMP连接器连接；混频器还与射频抑制滤波器连接。结合第一方面，在一些可能的实现方式中，变频单元工作过程包括：混频器根据第三信号和本振信号，混频出第一中频信号；低通滤波器滤去第一中频信号中的高频信号，得到第一低通信号；中频放大器放大第一低通信号，得到中频放大信号；带通滤波器对中频放大信号进行3dB带宽限制，滤除带宽以外的信号，得到输出信号，通过第二SMP连接器输出上述输出信号。结合第一方面，在一些可能的实现方式中，多通道变频组件系统的盒体采用硬铝材质制造，每个独立腔体都有独立的盖板，盖板与盒体之间通过螺钉固定。结合第一方面，在一些可能的实现方式中，螺钉之间间隔的距离小于等于10mm。本申请实施例与现有技术相比存在的有益效果是：本申请实施例，接收预处理单元采用独立分腔设计，可以防止射频信号通过空间辐射到其他通道腔体内，提高了射频通道间高隔离度，从而提高射频通道间的抗干扰能力。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本申请一实施例提供的多通道变频组件系统的示意图；图2是本申请一实施例提供的频综单元示意图；图3是本申请一实施例提供的接收预处理单元示意图；图4是本申请一实施例提供的第一接收预处理单元示意图；图5是本申请一实施例提供的射频抑制滤波器400MHz带宽内频谱图；图6是本申请一实施例提供的低噪放单元电路图；图7是本申请一实施例提供的变频单元电路图；图8是本申请一实施例提供的频综单元电路图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到”或“响应于检测到”。另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。卫星导航是现代战争中精确指挥、精确打击和精确兵力投送的关键。因此，最大限度地提高己方的导航能力，最大限度地遏制敌方的导航能力，对战争的进程是至关重要的。卫星导航抗干扰技术在现代战争中已广泛应用，抗干扰技术从战术上考虑可以采用两种完全不同的体制：一种是压制干扰；另一种是欺骗式干扰。提高卫星导航抗干扰技术，经常使用多个阵元，来提高信号质量，射频部分需要使用多个通道。通道间的隔离度是影响抗干扰技术的一个重要指标。各通道间隔离度低就会干扰自身，造成通道性能下降，严重影响抗干扰性能。基于上述问题，本申请实施例中的多通道变频组件系统，接收预处理单元采用独立分腔设计，可以防止射频信号通过空间辐射到其他通道腔体内，提高了射频通道间高隔离度，从而提高射频通道间的抗干扰能力。图1是本申请一实施例提供的多通道变频组件系统示意图，参照图1，对该多通道变频组件系统的详述如下：多通道变频组件系统，包括：频综单元1001，用于产生本振信号，本振信号输入接收预处理单元2001；独立分腔的接收预处理单元2001，用于对北斗信号进行接收预处理操作，接收预处理单元2001包括低噪放单元和变频单元。上述多通道变频组件系统，接收预处理单元采用独立分腔设计，可以防止射频信号通过空间辐射到其他通道腔体内，提高了射频通道间高隔离度，从而提高射频通道间的抗干扰能力。图2是本申请一实施例提供的频综单元1001示意图，参照图2，对频综单元1001的详述如下：示例性的，频综单元1001包括：晶体振荡器1、锁相环2、单片机3、本振放大器4、第一功分器5、第二功分器5a、第三功分器5b、第一射频抑制滤波器6a、第二射频抑制滤波器6b、第三射频抑制滤波器6c和第四射频抑制滤波器6d。晶体振荡器1与锁相环2的第一输入端连接，单片机3与锁相环2的第二输入端连接，本振放大器4的输入端与锁相环2的输出端连接，第一功分器5的输入端与本振放大器4的输出端连接，第一功分器5的两个输出端分别与第二功分器5a和第三功分器5b连接，第二功分器5a的两个输出端分别与第一射频抑制滤波器6a和第二射频抑制滤波器6b连接，第三功分器5b的两个输出端分别与第三射频抑制滤波器6c和第四射频抑制滤波器6d连接，通过射频抑制滤波器连接输出本振信号。示例性的，频综单元1001工作过程包括：晶体振荡器1产生基准信号，基于单片机3、锁相环2和基准信号得到预输出本振信号，将预输出本振信号输入本振放大器4；本振放大器4对接收到的信号进行放大，得到第一放大信号；第一功分器5、第二功分器5a和第三功分器5b对第一放大信号进行功分，得到四路本振信号。四路本振信号分别通过第一射频抑制滤波器6a、第二射频抑制滤波器6b、第三射频抑制滤波器6c和第四射频抑制滤波器6d输入接收预处理单元中。图3是本申请一实施例提供的接收预处理单元2001示意图，参照图3，对接收预处理单元2001的详述如下：预处理单元2001包括：第一接收预处理单元A1、第二接收预处理单元A2、第三接收预处理单元A3和第四接收预处理单元A4，其中，第一接收预处理单元A1、第二接收预处理单元A2、第三接收预处理单元A3和第四接收预处理单元A4的内部结构相同，第一接收预处理单元A1、第二接收预处理单元A2、第三接收预处理单元A3和第四接收预处理单元A4在不同的腔体中。第一接收预处理单元A1包括第一低噪放单元101和第一变频单元102；第二接收预处理单元A2包括第二低噪放单元103和第二变频单元104；第三接收预处理单元A3包括第三低噪放单元105和第三变频单元106；第四接收预处理单元A4包括第四低噪放单元107和第四变频单元108。第一低噪放单元101、第二低噪放单元103、第三低噪放单元105和第四低噪放单元107内部结构相同；第一变频单元102、第二变频单元104、第三变频单元106和第四变频单元108内部结构相同。举例说明，图4是本申请一实施例提供的第一接收预处理单元A1示意图，参照图4，对第一接收预处理单元A1的详述如下：示例性的，第一低噪放单元101包括：依次连接的第一SMP连接器7、预选滤波器8、限幅器9、单片放大器10和镜像抑制滤波器11。因为第一低噪放单元101、第二低噪放单元103、第三低噪放单元105和第四低噪放单元107内部结构相同，所以第一低噪放单元101、第二低噪放单元103、第三低噪放单元105和第四低噪放单元107的工作过程也相同。示例性的，以第一低噪放单元101为例，低噪放单元的工作过程包括：射频信号通过第一SMP连接器7输入低噪放单元；预选滤波器8抑制射频信号中的带外干扰、限幅器9限制射频信号中强信号的输入，得到第一信号；单片放大器10放大第一信号，得到第二信号；镜像抑制滤波器11滤除第二信号中的镜像干扰，得到第三信号，将第三信号送入第一变频单元102。示例性的，第一变频单元102包括：依次连接的混频器12、低通滤波器13、中频放大器14、带通滤波器15和第二SMP连接器16。带通滤波器15与第一变频单元104中的第二SMP连接器连接；混频器12还与频综单元1001的任一射频抑制滤波器连接，射频抑制滤波器输出的本振信号进入混频器12。因为第一变频单元102、第二变频单元104、第三变频单元106和第四变频单元108内部结构相同，所以第一变频单元102、第二变频单元104、第三变频单元106和第四变频单元108的工作过程也相同。示例性的，以第一变频单元102为例，变频单元的工作过程包括：混频器12根据第三信号和本振信号，混频出第一中频信号；低通滤波器13滤去第一中频信号中的高频信号，得到第一低通信号；中频放大器14放大第一低通信号，得到中频放大信号；带通滤波器15对中频放大信号进行3dB带宽限制，滤除带宽以外的信号，得到输出信号，通过第二SMP连接器16输出上述输出信号。示例性的，接收预处理单元2001采用独立分腔的设计和频综单元1001中加入射频抑制滤波器的设计，可以防止射频信号通过空间辐射到其他通道腔体内，提高了射频通道间高隔离度，从而提高射频通道间的抗干扰能力。示例性的，多通道变频组件系统的盒体采用硬铝材质制造，每个独立腔体都有独立的盖板，盖板与盒体之间通过螺钉固定。示例性的，螺钉之间间隔的距离小于等于10mm。示例性的，图5是本申请一实施例提供的射频抑制滤波器400MHz带宽内频谱图，从图中可以明显发现对射频信号1268MHz的抑制为33dB，有效抑制通道间的射频输入信号，提高通道间隔离度。在一些实施例中，输入射频信号1268.52MHz，功率为-40dBm，中频输出信号为0dBm，通道总增益为40dBm。经低噪放输出为-20dBm。进入混频器后，混频器射频与本振信号隔离为20dB，射频信号1268.52MHz进入频综单元的功率为-40dBm，经过射频抑制滤波器30dB的抑制即为-70dBm，再经过其他通道频综单元射频抑制滤波器，到达2通道混频器的射频信号功率为-100dBm，隔离度为80dB，能够满足抗干扰整机系统应用。若不加射频抑制滤波器，在相同上述条件下，到达2通道混频器-40dBm，隔离度为20dB，在实际应用中会严重影响抗干扰性能。示例性的，如图6所示，低噪放单元电路可以包括第一输入端G2、第一芯片X1、第二芯片U2、第三芯片U5、第一馈电端G1、第四芯片U1、第五芯片U3、第六芯片U4和第一输出端G3。第一输入端G2的第一接口1连接电阻R5的第一端，第一输入端G2的第一接口1还与电感L3的第一端连接，第一输入端G2的第一接口1还与第一芯片X1的第一接口1连接，电阻R5的第二端接地，电感L3的第二端接地。第一芯片X1的第二接口2接地，第一芯片X1的第三接口3与电阻R6的第一端连接，第一芯片X1的第三接口3还与第二芯片U2的第二接口2连接，电阻R6的第二端接地。第二芯片U2的第一接口1、第三接口3、第四接口4和第六接口6接地，第二芯片U2的第五接口5与电容C6的第一端连接，第二芯片U2的第五接口5还与电容C10的第一端连接，电容C10的第二端接地，电容C6的第二端与第三芯片U5的第二接口2连接。第三芯片U5的第三接口3和第八接口8悬空，第三芯片U5的第四接口4、第五接口5、第六接口6和第九接口9接地，第三芯片U5的第一接口1与电感LRA1的第一端连接。电感LAR1的第二端与第一馈电端G1的第一接口1连接，电感LAR1的第二端还与电容C3的第一端连接，电感LAR1的第二端还与电阻RA1连接，电容C3的第二端接地，电阻RA1的第二端与电容CA1的第一端连接，电阻RA1的第二端还与电感L1的第一端连接，电容CA1第二端接地，电感L1的第二端与第三芯片U5的第七接口7连接，第三芯片U5的第七接口7还与电容C7的第一端连接，电容C7的第二端与电阻R8的第一端连接，电容C7的第二端还与第四芯片U1的第二接口2连接，电阻R8的第二端接地。第四芯片U1的第一接口1、第三接口3、第四接口4和第六接口6接地，第四芯片U1的第五接口5与电阻R7的第一端连接，电阻R7的第二端接地，第四芯片U1的第五接口5还与电容C8的第一端连接，电容C8的第二端与第五芯片U3的第三接口3连接，第五芯片U3的第二接口2和第四接口4接地，第五芯片U3的第一接口1与电容C9的第一端连接，第五芯片U3的第一接口1还与电感L2的第一端连接，电容C9的第二端与第六芯片U4的第二接口2连接，电感L2的第二端与电阻R1的第一端连接，电容C4和电容C5并联的第一端接地，电容C4和电容C5并联的第二端与电感L2的第二端连接，电阻R1的第二端与第一馈电端G1的第一接口1连接，电容C1和电容C2并联的第一端接地，电容C1和电容C2并联的第二端与第一馈电端G1的第一接口1连接，电阻R2和电阻R3并联的第一端接地，电阻R2和电阻R3并联的第二端与第一馈电端G1的第一接口1连接。第六芯片U4的第一接口1、第三接口3、第四接口4和第六接口6接地，第六芯片U4的第五接口5与电阻R4的第一端连接，第六芯片U4的第五接口5还与电阻R9的第一端连接，电阻R9的第二端接地，电阻R4的第二端与第一输出端G3的第一接口1连接，电阻R4的第二端还与电阻R10的第一端连接，电阻R10的第二端接地。示例性的，如图7所示，变频单元电路可以包括第二输出端G5、第七芯片U6、第八芯片U7、第一本振输入端LO1和第一射频输入端G4。第二输出端G5的第一接口1与电容CC2的第一端连接，电容CC2的第二端与电容CM6的第一端连接，电容CM6的第二端接地，电容CC2的第二端还与电感L11的第一端连接，电感L11的第二端与电容C24的第一端连接，电感L11的第二端还与电容CM7的第一端连接，电容CM7的第二端接地，电容C24的第二端与电感L12和电容C25并联的第一端连接，电容C24的第二端还与电感LM1和电容CM1并联的第一端连接，电感LM1和电容CM1并联的第二端接地，电感L12和电容C25并联的第二端与电感LM2和电容CM4并联的第一端连接，电感LM2和电容CM4并联的第二端接地，电感L12和电容C25并联的第二端还与电感L9和电容C27并联的第一端连接，电感L9和电容C27并联的第二端与电感LM3和电容CM2并联的第一端连接，电感LM3和电容CM2并联的第二端接地，电感L9和电容C27并联的第二端还与电感L10和电容C26并联的第一端连接，电感L10和电容C26并联的第二端与电感LM4和电容CM3并联的第一端连接，电感LM4和电容CM3并联的第二端接地，电感L10和电容C26并联的第二端还与电容C23和电感L13并联的第一端连接，电容C23和电感L13并联的第二端与电感LM5和CM5并联的第一端连接，电感LM5和CM5并联的第二端接地，电容C23和电感L13并联的第二端还与电容C22的第一端连接，电容C22的第二端与电感L8的第一端连接，电容C22的第二端还与电容CM8的第一端连接，电容CM8的第二端接地，电感L8的第二端与电容C19的第一端连接，电感L8的第二端还与电容CM9的第一端连接，电容CM9的第二端接地，电容C19的第二端与第七芯片U6的第六接口6连接，电容C19的第二端还与电容CC1的第一端连接，电容CC1的第二端接地，电容C19的另一端还与电感L4的第一端连接，电感L4的第二端与电容C13和电容C14并联的第一端连接，电容C13和电容C14并联的第二端接地，电感L4的第二端还与电阻R11和电阻R12并联的第一端连接，电阻R11和电阻R12并联的第二端与电容C15的第一端连接，电容C15的第二端接地，电阻R11和电阻R12并联的第二端还与电容C11和电容C12并联的第一端连接，电容C11和电容C12并联的第二端接地，电容C15的第一端还与电感LE3的第一端连接，电感LE3的第二端与第八芯片U7的第六接口6连接，电感LE3的第一端还与电容CE3的第一端连接，电容CE3的第二端接地。第七芯片U6的第一接口1、第二接口2、第四接口4和第五接口5接地，第七芯片U6的第三接口3与电容C18的第一端连接，电容C18的第二端与电阻R13的第一端连接，电容C18的第二端还与电阻R15的第一端连接，电阻R15的第二端接地，电阻R13的第二端与电阻R14的第一端连接，电阻R13的第二端还与电容C16的第一端连接，电容C16的第二端接地，电阻R14的第二端接地，电阻R13的第二端还与电感L6的第一端连接，电感L6的第二端与电感L5的第一端连接，电感L6的第二端还与电容C21的第一端连接，电容C21的第二端接地，电感L5的第二端与电容C17的第一端连接，电感L5的第二端还与电容C20第一端连接，电容C20的第二端接地，电容C17的第二端与电感LE1和电容CE2并联的第一端连接，电感LE1和电容CE2并联的第二端与第八芯片U7的第八接口8连接。第八芯片U7的第二接口2、第四接口4和第五接口5接地，第八芯片U7的第七接口7悬空，第八芯片U7的第一接口1与电容CE1的第一端连接，电容CE1的第二端与电感LE2的第一端连接，电感LE2的第二端与电阻R16的第一端连接，电阻R16的第二端与第一射频输入端G4的第一接口1连接，电感LE2的第二端还与电阻RC1的第一端连接，电阻RC1的第二端接地，电阻RA2的第一端与第一射频输入端G4的第一接口1连接，电阻RA2的第二端接地。第八芯片U7的第三接口3与电感L7的第一端连接，电感L7的第二端与电阻R17的第一端连接，电阻R17的第二端与第一本振输入端LO1的第一接口1连接。示例性的，如图8所示，频综单元电路可以包括第九芯片U19、第十芯片U20、第三输出端J2、第十一芯片U18、第五输出端G7、第十三芯片U10、第十四芯片U12、第六输出端J1、第十五芯片U9、第七输出端LO2、第十六芯片U17、第二馈电端G6、第十七芯片U15、第十八芯片U14、第十九芯片U22、第八输出端G8、第二十芯片U13、第二十一芯片U11、第二十二芯片U8、第二十三芯片U21和第九输出端G9。第九芯片U19的第一接口1、第三接口3和第五接口5接地，第九芯片U19的第四接口4与电阻R46的第一端连接，电阻R46的第二端与第九芯片U19的第六接口6连接，第九芯片U19的第四接口4还与电阻R47的第一端连接，电阻R47的第一端还与电阻R52的第一端连接，电阻R52的第二端接地，电阻R47的第二端与电容C50的第一端连接，电容C50的第二端与第十芯片U20的第二接口2连接，电阻R47的第二端还与电阻R53的第一端连接，电阻R53的第二端接地，第十芯片U20的第一接口1、第三接口3、第四接口4和第六接口6接地，第十芯片U20的第五接口5与第三输出端J2的第一接口1连接。第九芯片U19的第六接口6还与电阻R44的第一端连接，电阻R44的第一端还与电阻R39的第一端连接，电阻R39的第二端接地，电阻R44的第二端与电容C47的第一端连接，电容C47的第二端与第十一芯片U18的第二接口2连接，电阻R44的第二端还与电阻R40的第一端连接，电阻R40的第二端接地，第十一芯片U18的第一接口1、第三接口3、第四接口4和第六接口6接地，第十一芯片U18的第五接口5与第四输出端LO3的第一接口1连接。第九芯片U19的第二接口2与第十二芯片U16的第四接口4连接，第十二芯片U16的第一接口1和第三接口3接地，第十二芯片U16的第四接口4还与电阻R32的第一端连接，电阻R32的第二端与第十二芯片U16的的第六接口6连接，第十二芯片U16的第五接口5与第五输出端G7的第一接口1连接，第十二芯片U16的第五接口5还与电阻R36的第一端连接，电阻R36的第二端与第十二芯片U16的第四接口4连接，第十二芯片U16的第五接口5还与电阻R30的第一端连接，电阻R30的第二端与第十二芯片U16的第六接口6连接，第十二芯片U16的第六接口6还与第十三芯片U10的第二接口2连接。第十三芯片U10的第一接口1、第三接口3和第五接口5接地，第十三芯片U10的第四接口4与电阻R24的第一端连接，电阻R24的第二端与第十三芯片U10的第六接口6连接。第十三芯片U10的第四接口4还与电阻R26的第一端连接，电阻R26的第一端还与电阻R27的第一端连接，电阻R27的第二端接地，电阻R26的第二端与电容C33的第一端连接，电容C33的第二端与第十四芯片U12的第二接口2连接，电阻R26的第二端还与电阻R28的第一端连接，电阻R28的第二端接地，第十四芯片U12的第一接口1、第三接口3、第四接口4和第六接口6接地，第十四芯片U12的第五接口5与第六输出端J1的第一接口1连接。第十三芯片U10的第六接口6还与电阻R20的第一端连接，电阻R20的第一端还与电阻R18的第一端连接，电阻R18的第二端接地，电阻R20的第二端与电容C29的第一端连接，电容C29的第二端与第十五芯片U9的第二接口2连接，电阻R20的第二端还与电阻R19的第一端连接，电阻R19的第二端接地，第十五芯片U9的第一接口1、第三接口3、第四接口4和第六接口6接地，第十五芯片U9的第五接口5与第七输出端LO2的第一接口1连接。第十二芯片U16的第二接口2与电容C44的第一端连接，电容C44的第二端与第十六芯片U17的第三接口3连接，电容C44的第二端还与电感L14的第一端连接，电感L14的第二端与第二馈电端G6的第一接口1连接，电感L14的第二端还与电容C32和电容C34并联的第一端连接，电容C32和电容C34并联的第二端接地，电感L14的第二端还与电阻R23的第一端连接，电阻R23的第二端接地，电感L14的第二端还与电容C31和电容C30并联的第一端连接，电容C31和电容C30并联的第二端接地，电感L14的第二端还与电容CC3和电容CC4并联的第一端连接，电容CC3和电容CC4并联的第二端接地。第十六芯片U17的第二接口2和第四接口4接地，第十六芯片U17的第一接口1与电容C43的第一端连接，电容C43的第二端与第十七芯片U15的第二接口2连接。第十七芯片U15的第一接口1、第三接口3、第四接口4和第六接口6接地，第十七芯片U15的第五接口5与电阻R31的第一端连接，第十七芯片U15的第五接口5还与电阻R42的第一端连接，电阻R42的第二端接地，电阻R31的第二端与电容C42的第一端连接，电阻R31的第二端还与电阻R41的第一端连接，电阻R41的第二端接地，电容C42的第二端与第十八芯片U14的第十一接口11连接。第十八芯片U14的第一接口1与第十九芯片U22的第一接口1连接，第十八芯片U14的第二接口2与第十九芯片U22的第三接口3连接，第十九芯片U22的第二接口2接地，第十八芯片U14的第三接口3、第六接口6、第九接口9、第十接口10、第十六接口16、第十八接口18和第二十一接口21接地，第十八芯片U14的第四接口4和第五接口5悬空，第十八芯片U14的第七接口7和第十八芯片U14的第八接口8连接，第十八芯片U14的第十二接口12与电容C39的第一端连接，电容C39的第二端与第十八芯片U14的第十四接口14连接，第十八芯片U14的第十二接口12还与电容C35的第一端连接，电容C35的第二端接地，第十八芯片U14的第十二接口12还与第二十二芯片U8的第五接口5连接，第十八芯片U14的第十二接口12还与电容CC6和电容CC5并联的第一端连接，电容CC6和电容CC5并联的第二端接地，第十八芯片U14的第十二接口12还与第二十一芯片U11的第四接口4连接，第十八芯片U14的第十二接口12还与第十八芯片U14的第十七接口17连接，第十八芯片U14的第十二接口12还与第十八芯片U14的第二十三接口23连接，第十八芯片U14的第十二接口12还与第十九芯片U22的第五接口5连接，第十八芯片U14的第十二接口12还与电容C38的第一端连接，电容C38的第二端与电容C41的第一端连接，电容C41的第二端与第十八芯片U14的第十四接口14连接，第十八芯片U14的第十三接口与第十九芯片U22的第六接口6连接。第十八芯片U14的第十五接口15与电容C45的第一端连接，电容C45的第二端与电阻R35的第一端连接，电阻R35的第二端与电阻R34的第一端连接，电阻R35的第二端还与电阻R43的第一端连接，电阻R43的第二端与第八输出端G8的第一接口1连接，电阻R34的第二端与电阻R33的第一端连接，电阻R33的第二端与第二十芯片U13的第四接口4连接，第二十芯片U13的第三接口3接地，第二十芯片U13的第五接口5与第二十二芯片U8的第五接口5连接，第二十芯片U13的第五接口5还与电容C36和电容C37并联的第一端连接，电容C36和电容C37并联的第二端接地，第二十芯片U13的第五接口5还与电阻R29的第一端连接，电阻R29的第二端与第二十芯片U13的第一接口1和第二接口2连接，第二十芯片U13的第一接口1和第二接口2连接，第二十芯片U13的第一接口1和第二接口2还与电容C40的第一端连接，电容C40的第二端与第二十一芯片U11的第三接口3连接，第二十芯片U13的第一接口1和第二接口2还与电阻R38的第一端连接，电阻R38的第二端接地。第二十一芯片U11的第二接口2接地，第二十一芯片U11的第一接口1与电阻R21的第一端连接，电阻R21的第二端与第二十一芯片U11的第四接口4连接，第二十一芯片U11的第一接口1还与电阻R22的第一端连接，电阻R22的第二端与电阻R25的第一端连接，电阻R25的第二端接地，第二十一芯片U11的第三接口3还与电阻R37的第一端连接，电阻R37的第二端接地。第十八芯片U14的第十七接口17还与电容C46的第一端连接，电容C46的第二端接地。第十八芯片U14的第十九接口19与电阻R45的第一端连接，电容R45的第二端与第十八芯片U14的第二十接口20连接。第十八芯片U14的第二十二接口22与电感L16的第一端连接，电感L16的第二端与电容C48的第一端连接，电容C48的第二端与电阻R51的第一端连接，电阻R51的第二端与第二十三芯片U21的第一接口1和第二接口2连接，第二十三芯片U21的第一接口1和第二接口2还与电阻R54的第一端连接，电阻R54的第二端与第二十三芯片U21的第五接口5连接，第二十三芯片U21的第五接口5还与电容C55和电容C56并联的第一端连接，电容C55和电容C56并联的第二端接地，第二十三芯片U21的第四接口4与电阻R50的第一端连接，电阻R50的第二端与电阻R49的第一端连接，电阻R50的第二端还与电容C53的第一端连接，电容C53的第二端接地，电阻R49的第二端与电阻R48的第一端连接，电阻R49的第二端还与电容CA3的第一端连接，电容CA3的第二端接地，电阻R48的第二端与电容C52的第一端连接，电阻R48的第二端还与电容CA2的第一端连接，电容CA2的第二端接地，电容C52的第二端与电容C51的第一端连接，电容C51的第二端与第九输出端G9的第一接口1连接，第二十三芯片U21的第三接口3接地。第十八芯片U14第二十三接口23还与电容C49和C54并联的一端连接，电容C49和电容C54并联的第二端接地，第十八芯片U14第二十三接口23还与第二十三芯片U21的第五接口5连接。第十八芯片U14第二十四接口24与第十九芯片U22的第四接口4连接。第二十二芯片U8的第一接口1和第三接口3与第二馈电端G6的第一接口1连接，第二十二芯片U8的第二接口2接地，第二十二芯片U8的第四接口4与电容C28的第一端连接，电容C28的第二端接地。示例性的，本申请的主要技术指标如下：通道隔离度：≥75dB；通道增益：40dB±1dB线性度：输入-40dBm频率间隔1MHz的双频信号，谐波抑制≥70dBc；噪声系数：≤1.5dB。应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。在本申请所提供的实施例中，应该理解到，所揭露的装置/网络设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/网络设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
