{"hands_on_practices": [{"introduction": "在使用集电极开路门之前，首先必须能够识别它们。本练习旨在挑战您设计一种无损测试方法，用以区分集电极开路输出和标准的图腾柱输出，从而巩固您对两者在逻辑高电平状态下基本电气特性差异的理解。[@problem_id:1949618]", "problem": "一位电子技术员的任务是分析一块使用标准 5V 晶体管-晶体管逻辑 (TTL) 集成电路的旧电路板。其中一个已知包含数个独立非门（反相器）的特定IC上的部件号无法读取。为了进行电路的逆向工程，该技术员必须确定这些反相器的输出是标准的“图腾柱”类型还是“开路集电极”类型。该IC使用标准电源电压 $V_{CC} = +5.0 \\text{ V}$ 供电。该技术员有一个高阻抗数字万用表，并且可以可靠地将任何选定的反相器输入设置为逻辑低电平 (0 V) 或逻辑高电平 (+5 V)。\n\n以下哪种测试程序是区分图腾柱输出和开路集电极输出的可靠且非破坏性的方法？\n\nA. 将反相器输入设置为逻辑高电平以产生逻辑低电平输出。将输出引脚连接到万用表并测量电压。接近 0.4 V 的读数表示开路集电极输出，而接近 0 V 的读数表示图腾柱输出。\n\nB. 将反相器输入设置为逻辑低电平以产生逻辑高电平输出。在输出引脚和 $V_{CC}$ 之间连接一个 4.7 kΩ 的“上拉”电阻。测量输出引脚的电压。接近 +5.0 V 的读数表示图腾柱输出，而接近 0 V 的读数表示开路集电极输出。\n\nC. 将反相器输入设置为逻辑低电平以产生逻辑高电平输出。在没有其他元件连接到输出引脚的情况下，用高阻抗万用表测量输出引脚的电压。一个对应于有效逻辑高电平（例如， > 2.4 V）的稳定电压读数表示图腾柱输出，而不稳定或中间的“浮动”电压表示开路集电极输出。\n\nD. 将反相器输入设置为逻辑低电平以产生逻辑高电平输出。在输出引脚和地之间连接一个 10 kΩ 的“下拉”电阻。测量输出引脚的电压。接近 +5.0 V 的读数表示开路集电极输出，而接近 0 V 的读数表示图腾柱输出。", "solution": "定义理想化的输出模型：\n\n- 图腾柱 TTL 输出：在高电平状态下，输出是一个到 $V_{CC}$ 的有源源，具有很小的输出电阻 $R_{o}$；在低电平状态下，它是一个到地的有源吸收，电阻很小。在高电平状态下，使用高阻抗仪表（近似负载电流 $I \\approx 0$），输出电压满足\n$$\nV_{\\text{out}} = V_{CC} - I R_{o} \\approx V_{CC}.\n$$\n\n- 开路集电极 TTL 输出：输出晶体管仅在导通时吸收电流；在“高电平”状态下，晶体管关闭，因此输出引脚实际上是开路（没有内部上拉）。在没有外部上拉的情况下，该节点是浮动的，使用电阻为 $R_{m}$ 的高阻抗仪表，电压是不确定的，仅由泄漏电流 $i_{\\ell}$ 决定：\n$$\nV_{\\text{out}} = i_{\\ell} R_{m},\n$$\n这不保证是有效的逻辑高电平，并且可能不稳定或处于中间状态。\n\n分析每个选项：\n\nA. 输入高电平产生输出低电平。使用高阻抗仪表时，处于低电平状态的图腾柱和开路集电极输出都呈现一个有源或饱和的下拉，电流可忽略不计，因此\n$$\nV_{\\text{out}} \\approx 0\n$$\n在两种情况下都是如此。在负载电流可忽略不计的情况下，通过微小差异（例如，接近 $0.4$ V 与接近 $0$ V）来区分是不可靠的。因此 A 不可靠。\n\nB. 输入低电平产生输出高电平。使用一个 $4.7\\ \\text{k}\\Omega$ 的上拉电阻连接到 $V_{CC}$，\n- 图腾柱：已经主动驱动为高电平，所以 $V_{\\text{out}} \\approx V_{CC}$。\n- 开路集电极：晶体管关闭，上拉电阻设定电平，所以 $V_{\\text{out}} \\approx V_{CC}$。\n两者读数都接近 $V_{CC}$；因此 B 无法区分，是错误的。\n\nC. 输入低电平产生输出高电平。在没有连接外部元件的情况下：\n- 图腾柱：在 $I \\approx 0$ 的情况下主动驱动为高电平，因此 $V_{\\text{out}} \\approx V_{CC}$，是一个稳定的有效高电平。\n- 开路集电极：输出是浮动的（无内部上拉），因此由于泄漏和仪表输入阻抗，$V_{\\text{out}}$ 是不确定的，可能不稳定或处于中间状态。这可以可靠地区分两者而不会造成压力。因此 C 是正确的。\n\nD. 输入低电平产生输出高电平。使用一个 $10\\ \\text{k}\\Omega$ 的下拉电阻接地：\n- 图腾柱：与到 $V_{CC}$ 的小电阻 $R_{o}$ 形成一个分压器，所以\n$$\nV_{\\text{out}} = V_{CC} \\cdot \\frac{R_{p}}{R_{o} + R_{p}} \\approx V_{CC}\n$$\n因为 $R_{o} \\ll R_{p}$。\n- 开路集电极：晶体管关闭，只存在到地的下拉电阻，所以 $V_{\\text{out}} = 0$。\n正确的解释应该是“接近 $V_{CC}$ 表示图腾柱；接近 $0$ 表示开路集电极”，这与 D 的陈述相反。因此 D 是错误的。\n\n因此，在所述条件下，只有选项 C 提供了一种可靠且非破坏性的方法来区分图腾柱和开路集电极输出。", "answer": "$$\\boxed{C}$$", "id": "1949618"}, {"introduction": "集电极开路输出的主要用途是创建“线与逻辑”，即将多个输出连接在一起，无需额外的逻辑门即可实现逻辑功能。本练习要求您为一个由两个不同集电极开路门共享的总线确定等效的布尔表达式，以此阐明强大的“线与”原理。[@problem_id:1949643]", "problem": "在数字系统中，多个设备有时需要共享一条公共通信线路或总线。使用开路集电极（open-collector）门的“线逻辑”（wired-logic）连接是实现此目的的一种方法。在这种配置中，多个逻辑门的输出直接连接在一起。共享线路通过一个外部上拉电阻（pull-up resistor）维持在高逻辑电平（逻辑 1）。如果任何一个连接的门输出为低电平状态（逻辑 0），它会将整个共享线路拉至低电平。因此，当且仅当所有单个门的输出都处于高阻态（被解释为高电平）时，共享线路才为高电平。这种布置有效地对所有连接门的输出执行了逻辑与（AND）操作。\n\n考虑一个系统，其中两个开路集电极晶体管-晶体管逻辑（TTL）门连接到一条标记为 $Z$ 的共享总线线路。\n1.  第一个门是一个双输入与门，输入为 $A$ 和 $B$。\n2.  第二个门是一个双输入或门，输入为 $C$ 和 $D$。\n\n确定输出 $Z$ 关于输入 $A, B, C,$ 和 $D$ 的单一布尔表达式。以简化的“积之和”（SOP）形式给出最终答案。在表达式中，使用加法（$+$）表示或（OR）运算，并列（例如 $XY$）表示与（AND）运算。", "solution": "在带有上拉电阻的开路集电极线逻辑连接中，共享总线实现了对逻辑输出的“线与”（wired-AND），因为：\n- 只有当每个连接的输出都处于高阻态（逻辑 1）时，线路才为高电平。\n- 如果任何连接的输出为逻辑 0，它会主动将线路拉至低电平。\n\n设与门的输出为 $Y_{1}$，或门的输出为 $Y_{2}$。对于给定的门：\n$$Y_{1} = AB$$\n$$Y_{2} = C + D$$\n\n根据总线的“线与”特性：\n$$Z = Y_{1} \\cdot Y_{2} = (AB)(C + D)$$\n\n使用分配律 $X(Y + Z) = XY + XZ$，展开以获得“积之和”形式：\n$$Z = ABC + ABD$$\n\n这已经是简化的SOP形式。", "answer": "$$\\boxed{ABC+ABD}$$", "id": "1949643"}, {"introduction": "尽管线与逻辑功能强大，但它存在物理限制。本问题将从抽象的布尔逻辑转向实际的电路设计，要求您计算可连接到共享总线的最大门数。您需要考虑漏电流和电压电平要求，以确保电路的可靠运行。[@problem_id:1949647]", "problem": "一个数字总线通过线与（wired-AND）配置实现，该配置将多个集电极开路晶体管-晶体管逻辑（TTL）门的输出连接在一起。一个上拉电阻 $R_P$ 将总线线路连接到电源电压 $V_{CC}$。\n\n当前，总线上连接了 $N_{initial} = 5$ 个集电极开路输出。该总线还必须驱动 $M = 8$ 个标准TTL输入。系统在以下参数下运行：\n- 电源电压，$V_{CC} = 5.0 \\text{ V}$\n- 上拉电阻，$R_P = 1.0 \\text{ k}\\Omega$\n\n逻辑门的电气特性如下：\n- 为了使连接到总线的任何门能正确识别高电平逻辑信号，总线电压不得低于 $V_{bus,min} = 2.0 \\text{ V}$。\n- 当总线处于高电平状态时，M个标准TTL输入中的每一个都会从总线吸收 $I_{IH} = 40 \\text{ }\\mu\\text{A}$ 的电流。\n- 每一个集电极开路输出，当处于其高电平（截止）状态时，都有一个 $I_{leakage} = 250 \\text{ }\\mu\\text{A}$ 的截止状态漏电流流入其输出引脚。\n\n假设在所有连接的集电极开路输出同时处于高电平状态的最坏情况下，确定可以在不影响高电平逻辑的情况下连接到此总线的*额外*集电极开路输出的最大数量。", "solution": "设连接到总线的集电极开路输出总数为 $N_{total} = N_{initial} + N_{add}$。在高电平状态下，根据总线节点处的基尔霍夫电流定律，流过上拉电阻的电流等于所有灌电流之和：\n$$\\frac{V_{CC} - V_{bus}}{R_{P}} = M I_{IH} + N_{total} I_{leakage}.$$\n为保证有效的高电平，要求 $V_{bus} \\geq V_{bus,min}$，因此最坏情况下允许的总灌电流为\n$$M I_{IH} + N_{total} I_{leakage} \\leq \\frac{V_{CC} - V_{bus,min}}{R_{P}}.$$\n解出 $N_{total}$ 可得\n$$N_{total} \\leq \\frac{1}{I_{leakage}}\\left(\\frac{V_{CC} - V_{bus,min}}{R_{P}} - M I_{IH}\\right)。$$\n因此，额外输出的最大数量为\n$$N_{add,\\max} = \\left\\lfloor \\frac{1}{I_{leakage}}\\left(\\frac{V_{CC} - V_{bus,min}}{R_{P}} - M I_{IH}\\right) \\right\\rfloor - N_{initial}。$$\n代入给定值 $V_{CC} = 5.0 \\text{ V}$，$V_{bus,min} = 2.0 \\text{ V}$，$R_{P} = 1.0 \\times 10^{3} \\ \\Omega$，$M = 8$，$I_{IH} = 40 \\times 10^{-6} \\text{ A}$，$I_{leakage} = 250 \\times 10^{-6} \\text{ A}$ 和 $N_{initial} = 5$：\n$$\\frac{V_{CC} - V_{bus,min}}{R_{P}} = \\frac{5.0 - 2.0}{1.0 \\times 10^{3}} = 3.0 \\times 10^{-3} \\text{ A},$$\n$$M I_{IH} = 8 \\times 40 \\times 10^{-6} = 3.2 \\times 10^{-4} \\text{ A},$$\n$$\\frac{1}{I_{leakage}}\\left(\\frac{V_{CC} - V_{bus,min}}{R_{P}} - M I_{IH}\\right) = \\frac{3.0 \\times 10^{-3} - 3.2 \\times 10^{-4}}{250 \\times 10^{-6}} = \\frac{2.68 \\times 10^{-3}}{2.5 \\times 10^{-4}} = 10.72.$$\n因此 $N_{total,\\max} = \\lfloor 10.72 \\rfloor = 10$，且额外输出的最大数量为\n$$N_{add,\\max} = 10 - 5 = 5.$$", "answer": "$$\\boxed{5}$$", "id": "1949647"}]}