 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000; RMT_CH0DATA; clk ; reset_n ;;;; [31:0] ; 32'h0 ; RO ;;;;
 0x0004; RMT_CH1DATA; clk ; reset_n ;;;; [31:0] ; 32'h0 ; RO ;;;;
 0x0008; RMT_CH2DATA; clk ; reset_n ;;;; [31:0] ; 32'h0 ; RO ;;;;
 0x000c; RMT_CH3DATA; clk ; reset_n ;;;; [31:0] ; 32'h0 ; RO ;;;;
 0x0010; RMT_CH0CONF0; clk; reset_n ; Not;; reg_clk_en; [31]; 1'h0; R/W ;;;;
;;;;;; reg_mem_pd; [30]; 1'b0; R/W ;;;;
;;;;;; reg_carrier_out_lv_ch0; [29]; 1'b1 ; R/W ;;;;
;;;;;; reg_carrier_en_ch0; [28]; 1'b1 ; R/W ;;;;
;;;;;;; [27]; 1'b0; RO ;;;;
;;;;;; reg_mem_size_ch0; [26:24]; 3'h1; R/W ;;;;
;;;;;; reg_idle_thres_ch0; [23:8]; 16'h1000; R/W ;;;;
;;;;;; reg_div_cnt_ch0; [7:0]; 8'h2; R/W ;;;;
 0x0014; RMT_CH0CONF1; clk; reset_n ;;;; [31:21]; 11'h0 ; RO ;;;;
;;;;;; reg_tx_stop_ch0; [20] ; 1'b0; R/W ;tx_stop_pdg_ch0/1'b0;;;
;;;;;; reg_idle_out_en_ch0; [19]; 1'b0; R/W ;;;;
;;;;;; reg_idle_out_lv_ch0; [18]; 1'b0; R/W ;;;;
;;;;;; reg_ref_always_on_ch0; [17]; 1'b0; R/W ;;;;
;;;;;;; [16]; 1'b0; RO ;;;;
;;;;;; reg_rx_filter_thres_ch0; [15:8]; 8'hf; R/W ;;;;
;;;;;; reg_rx_filter_en_ch0; [7]; 1'b0 ; R/W ;;;;
;;;;;; reg_tx_conti_mode_ch0; [6]; 1'b0; R/W ;;;;
;;;;;; reg_mem_owner_ch0; [5]; 1'b1 ; R/W ; rx_start_ch0/1'b0;;;
;;;;;; reg_apb_mem_rst_ch0; [4]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_rd_rst_ch0; [3]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_wr_rst_ch0; [2]; 1'h0; WO ;;;;
;;;;;; reg_rx_en_ch0; [1]; 1'h0; R/W ;;;;
;;;;;; reg_tx_start_ch0; [0]; 1'h0; R/W ; reg_tx_start_ack_ch0/1'b0;;;
 0x0018; RMT_CH1CONF0; clk; reset_n ;;;; [31:30]; 2'h0 ; RO ;;;;
;;;;;; reg_carrier_out_lv_ch1; [29]; 1'b1 ; R/W ;;;;
;;;;;; reg_carrier_en_ch1; [28]; 1'b1 ; R/W ;;;;
;;;;;;; [27]; 1'b0; RO ;;;;
;;;;;; reg_mem_size_ch1; [26:24]; 3'h1; R/W ;;;;
;;;;;; reg_idle_thres_ch1; [23:8]; 16'h1000; R/W ;;;;
;;;;;; reg_div_cnt_ch1; [7:0]; 8'h2; R/W ;;;;
 0x001c; RMT_CH1CONF1; clk; reset_n ;;;; [31:21]; 11'h0 ; RO ;;;;
;;;;;; reg_tx_stop_ch1; [20] ; 1'b0; R/W ;tx_stop_pdg_ch1/1'b0;;;
;;;;;; reg_idle_out_en_ch1; [19]; 1'b0; R/W ;;;;
;;;;;; reg_idle_out_lv_ch1; [18]; 1'b0; R/W ;;;;
;;;;;; reg_ref_always_on_ch1; [17]; 1'b0; R/W ;;;;
;;;;;;; [16]; 1'b0; RO ;;;;
;;;;;; reg_rx_filter_thres_ch1; [15:8]; 8'hf; R/W ;;;;
;;;;;; reg_rx_filter_en_ch1; [7]; 1'b0; R/W ;;;;
;;;;;; reg_tx_conti_mode_ch1; [6]; 1'b0; R/W ;;;;
;;;;;; reg_mem_owner_ch1; [5]; 1'b1 ; R/W ; rx_start_ch1/1'b0;;;
;;;;;; reg_apb_mem_rst_ch1; [4]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_rd_rst_ch1; [3]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_wr_rst_ch1; [2]; 1'h0; WO ;;;;
;;;;;; reg_rx_en_ch1; [1]; 1'h0; R/W ;;;;
;;;;;; reg_tx_start_ch1; [0]; 1'h0; R/W ; reg_tx_start_ack_ch1/1'b0;;;
 0x0020; RMT_CH2CONF0; clk; reset_n ;;;; [31:30]; 2'h0 ; RO ;;;;
;;;;;; reg_carrier_out_lv_ch2; [29]; 1'b1 ; R/W ;;;;
;;;;;; reg_carrier_en_ch2; [28]; 1'b1 ; R/W ;;;;
;;;;;;; [27]; 1'b0; RO ;;;;
;;;;;; reg_mem_size_ch2; [26:24]; 3'h1; R/W ;;;;
;;;;;; reg_idle_thres_ch2; [23:8]; 16'h1000; R/W ;;;;
;;;;;; reg_div_cnt_ch2; [7:0]; 8'h2; R/W ;;;;
 0x0024; RMT_CH2CONF1; clk; reset_n ;;;; [31:21]; 11'h0 ; RO ;;;;
;;;;;; reg_tx_stop_ch2; [20] ; 1'b0; R/W ;tx_stop_pdg_ch2/1'b0;;;
;;;;;; reg_idle_out_en_ch2; [19]; 1'b0; R/W ;;;;
;;;;;; reg_idle_out_lv_ch2; [18]; 1'b0; R/W ;;;;
;;;;;; reg_ref_always_on_ch2; [17]; 1'b0; R/W ;;;;
;;;;;;; [16]; 1'b0; RO ;;;;
;;;;;; reg_rx_filter_thres_ch2; [15:8]; 8'hf; R/W ;;;;
;;;;;; reg_rx_filter_en_ch2; [7]; 1'b0; R/W ;;;;
;;;;;; reg_tx_conti_mode_ch2; [6]; 1'b0; R/W ;;;;
;;;;;; reg_mem_owner_ch2; [5]; 1'b1 ; R/W ; rx_start_ch2/1'b0;;;
;;;;;; reg_apb_mem_rst_ch2; [4]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_rd_rst_ch2; [3]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_wr_rst_ch2; [2]; 1'h0; WO ;;;;
;;;;;; reg_rx_en_ch2; [1]; 1'h0; R/W ;;;;
;;;;;; reg_tx_start_ch2; [0]; 1'h0; R/W ; reg_tx_start_ack_ch2/1'b0;;;
 0x0028; RMT_CH3CONF0; clk; reset_n ;;;; [31:30]; 2'h0 ; RO ;;;;
;;;;;; reg_carrier_out_lv_ch3; [29]; 1'b1 ; R/W ;;;;
;;;;;; reg_carrier_en_ch3; [28]; 1'b1 ; R/W ;;;;
;;;;;;; [27]; 1'b0; RO ;;;;
;;;;;; reg_mem_size_ch3; [26:24]; 3'h1; R/W ;;;;
;;;;;; reg_idle_thres_ch3; [23:8]; 16'h1000; R/W ;;;;
;;;;;; reg_div_cnt_ch3; [7:0]; 8'h2; R/W ;;;;
 0x002c; RMT_CH3CONF1; clk; reset_n ;;;; [31:21]; 11'h0 ; RO ;;;;
;;;;;; reg_tx_stop_ch3; [20] ; 1'b0; R/W ;tx_stop_pdg_ch3/1'b0;;;
;;;;;; reg_idle_out_en_ch3; [19]; 1'b0; R/W ;;;;
;;;;;; reg_idle_out_lv_ch3; [18]; 1'b0; R/W ;;;;
;;;;;; reg_ref_always_on_ch3; [17]; 1'b0; R/W ;;;;
;;;;;;; [16]; 1'b0; RO ;;;;
;;;;;; reg_rx_filter_thres_ch3; [15:8]; 8'hf; R/W ;;;;
;;;;;; reg_rx_filter_en_ch3; [7]; 1'b0; R/W ;;;;
;;;;;; reg_tx_conti_mode_ch3; [6]; 1'b0; R/W ;;;;
;;;;;; reg_mem_owner_ch3; [5]; 1'b1 ; R/W ; rx_start_ch3/1'b0;;;
;;;;;; reg_apb_mem_rst_ch3; [4]; 1'b0; WO ;;;;
;;;;;; reg_mem_rd_rst_ch3; [3]; 1'b0 ; WO ;;;;
;;;;;; reg_mem_wr_rst_ch3; [2]; 1'h0; WO ;;;;
;;;;;; reg_rx_en_ch3; [1]; 1'h0; R/W ;;;;
;;;;;; reg_tx_start_ch3; [0]; 1'h0; R/W ; reg_tx_start_ack_ch3/1'b0;;;
 0x0030; RMT_CH0STATUS; clk; reset_n ;;;; [31:28]; 4'h0 ; RO ;;;;
;;;;;; apb_mem_rd_err_ch0; [27]; 1'b0; RO ;;;;
;;;;;; apb_mem_wr_err_ch0; [26]; 1'b0; RO ;;;;
;;;;;; mem_empty_ch0; [25]; 1'b0; RO ;;;;
;;;;;; mem_full_ch0; [24]; 1'b0; RO ;;;;
;;;;;; mem_owner_err_ch0; [23] ; 1'b0; RO ;;;;
;;;;;; state_ch0; [22:20]; 3'b0; RO ;;;;
;;;;;;; [19]; 1'b0; RO ;;;;
;;;;;; mem_raddr_ex_ch0; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; mem_waddr_ex_ch0; [8:0]; 9'b0; RO ;;;;
 0x0034; RMT_CH1STATUS; clk; reset_n ;;;; [31:28]; 4'h0 ; RO ;;;;
;;;;;; apb_mem_rd_err_ch1; [27]; 1'b0; RO ;;;;
;;;;;; apb_mem_wr_err_ch1; [26]; 1'b0; RO ;;;;
;;;;;; mem_empty_ch1; [25]; 1'b0; RO ;;;;
;;;;;; mem_full_ch1; [24]; 1'b0; RO ;;;;
;;;;;; mem_owner_err_ch1; [23] ; 1'b0; RO ;;;;
;;;;;; state_ch1; [22:20]; 3'b0; RO ;;;;
;;;;;;; [19]; 1'b0; RO ;;;;
;;;;;; mem_raddr_ex_ch1; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; mem_waddr_ex_ch1; [8:0]; 9'b0; RO ;;;;
 0x0038; RMT_CH2STATUS; clk; reset_n ;;;; [31:28]; 4'h0 ; RO ;;;;
;;;;;; apb_mem_rd_err_ch2; [27]; 1'b0; RO ;;;;
;;;;;; apb_mem_wr_err_ch2; [26]; 1'b0; RO ;;;;
;;;;;; mem_empty_ch2; [25]; 1'b0; RO ;;;;
;;;;;; mem_full_ch2; [24]; 1'b0; RO ;;;;
;;;;;; mem_owner_err_ch2; [23] ; 1'b0; RO ;;;;
;;;;;; state_ch2; [22:20]; 3'b0; RO ;;;;
;;;;;;; [19]; 1'b0; RO ;;;;
;;;;;; mem_raddr_ex_ch2; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; mem_waddr_ex_ch2; [8:0]; 9'b0; RO ;;;;
 0x003c; RMT_CH3STATUS; clk; reset_n ;;;; [31:28]; 4'h0 ; RO ;;;;
;;;;;; apb_mem_rd_err_ch3; [27]; 1'b0; RO ;;;;
;;;;;; apb_mem_wr_err_ch3; [26]; 1'b0; RO ;;;;
;;;;;; mem_empty_ch3; [25]; 1'b0; RO ;;;;
;;;;;; mem_full_ch3; [24]; 1'b0; RO ;;;;
;;;;;; mem_owner_err_ch3; [23] ; 1'b0; RO ;;;;
;;;;;; state_ch3; [22:20]; 3'b0; RO ;;;;
;;;;;;; [19]; 1'b0; RO ;;;;
;;;;;; mem_raddr_ex_ch3; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; mem_waddr_ex_ch3; [8:0]; 9'b0; RO ;;;;
 0x0040; RMT_CH0ADDR; clk; reset_n ;;;; [31:19]; 13'h0 ; RO ;;;;
;;;;;; apb_mem_raddr_ch0; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; apb_mem_waddr_ch0; [8:0]; 9'b0; RO ;;;;
 0x0044; RMT_CH1ADDR; clk; reset_n ;;;; [31:19]; 13'h0 ; RO ;;;;
;;;;;; apb_mem_raddr_ch1; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; apb_mem_waddr_ch1; [8:0]; 9'b0; RO ;;;;
 0x0048; RMT_CH2ADDR; clk; reset_n ;;;; [31:19]; 13'h0 ; RO ;;;;
;;;;;; apb_mem_raddr_ch2; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; apb_mem_waddr_ch2; [8:0]; 9'b0; RO ;;;;
 0x004c; RMT_CH3ADDR; clk; reset_n ;;;; [31:19]; 13'h0 ; RO ;;;;
;;;;;; apb_mem_raddr_ch3; [18:10]; 9'b0; RO ;;;;
;;;;;;; [9]; 1'b0; RO ;;;;
;;;;;; apb_mem_waddr_ch3; [8:0]; 9'b0; RO ;;;;
 0x0050; RMT_INT_RAW; clk; reset_n ;;;; [31:20]; 12'h0 ; RO ;;;INT_RAW;
;;;; Not;; rmt_ch3_tx_loop_int_raw; [19]; 1'b0 ; RO ; ch3_loop_pls/1'b1; rmt_ch3_tx_loop_int_clr/1'b0;;
;;;; Not;; rmt_ch2_tx_loop_int_raw; [18] ; 1'b0 ; RO ; ch2_loop_pls/1'b1; rmt_ch2_tx_loop_int_clr/1'b0;;
;;;; Not;; rmt_ch1_tx_loop_int_raw; [17]; 1'b0 ; RO ; ch1_loop_pls/1'b1; rmt_ch1_tx_loop_int_clr/1'b0;;
;;;; Not;; rmt_ch0_tx_loop_int_raw; [16]; 1'b0 ; RO ; ch0_loop_pls/1'b1; rmt_ch0_tx_loop_int_clr/1'b0;;
;;;; Not;; rmt_ch3_tx_thr_event_int_raw; [15]; 1'b0; RO ; ch3_tx_thr_event/1'b1; rmt_ch3_tx_thr_event_int_clr/1'b0;;
;;;; Not;; rmt_ch2_tx_thr_event_int_raw; [14]; 1'b0; RO ; ch2_tx_thr_event/1'b1; rmt_ch2_tx_thr_event_int_clr/1'b0;;
;;;; Not;; rmt_ch1_tx_thr_event_int_raw; [13]; 1'b0; RO ; ch1_tx_thr_event/1'b1; rmt_ch1_tx_thr_event_int_clr/1'b0;;
;;;; Not;; rmt_ch0_tx_thr_event_int_raw; [12]; 1'b0; RO ; ch0_tx_thr_event/1'b1; rmt_ch0_tx_thr_event_int_clr/1'b0;;
;;;; Not;; rmt_ch3_err_int_raw; [11] ; 1'b0 ; RO ; ch3_err/1'b1; rmt_ch3_err_int_clr/1'b0;;
;;;; Not;; rmt_ch3_rx_end_int_raw; [10]; 1'b0 ; RO ; ch3_rx_end/1'b1; rmt_ch3_rx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch3_tx_end_int_raw; [9]; 1'b0 ; RO ; ch3_tx_end/1'b1 ; rmt_ch3_tx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch2_err_int_raw; [8] ; 1'b0 ; RO ; ch2_err/1'b1; rmt_ch2_err_int_clr/1'b0;;
;;;; Not;; rmt_ch2_rx_end_int_raw; [7]; 1'b0 ; RO ; ch2_rx_end/1'b1; rmt_ch2_rx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch2_tx_end_int_raw; [6]; 1'b0 ; RO ; ch2_tx_end/1'b1 ; rmt_ch2_tx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch1_err_int_raw; [5] ; 1'b0 ; RO ; ch1_err/1'b1; rmt_ch1_err_int_clr/1'b0;;
;;;; Not;; rmt_ch1_rx_end_int_raw; [4]; 1'b0 ; RO ; ch1_rx_end/1'b1; rmt_ch1_rx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch1_tx_end_int_raw; [3]; 1'b0 ; RO ; ch1_tx_end/1'b1 ; rmt_ch1_tx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch0_err_int_raw; [2] ; 1'b0 ; RO ; ch0_err/1'b1; rmt_ch0_err_int_clr/1'b0;;
;;;; Not;; rmt_ch0_rx_end_int_raw; [1]; 1'b0 ; RO ; ch0_rx_end/1'b1; rmt_ch0_rx_end_int_clr/1'b0;;
;;;; Not;; rmt_ch0_tx_end_int_raw; [0]; 1'b0 ; RO ; ch0_tx_end/1'b1 ; rmt_ch0_tx_end_int_clr/1'b0;;
0x0054; RMT_INT_ST; clk; reset_n ;;;; [31:20]; 12'h0 ; RO ;;;INT_ST;
;;;; Not;; rmt_ch3_tx_loop_int_st; [19]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch2_tx_loop_int_st; [18] ; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch1_tx_loop_int_st; [17]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch0_tx_loop_int_st; [16]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch3_tx_thr_event_int_st; [15]; 1'b0; RO ;;;;
;;;; Not;; rmt_ch2_tx_thr_event_int_st; [14]; 1'b0; RO ;;;;
;;;; Not;; rmt_ch1_tx_thr_event_int_st; [13]; 1'b0; RO ;;;;
;;;; Not;; rmt_ch0_tx_thr_event_int_st; [12]; 1'b0; RO ;;;;
;;;; Not;; rmt_ch3_err_int_st; [11] ; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch3_rx_end_int_st; [10]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch3_tx_end_int_st; [9]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch2_err_int_st; [8] ; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch2_rx_end_int_st; [7]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch2_tx_end_int_st; [6]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch1_err_int_st; [5] ; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch1_rx_end_int_st; [4]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch1_tx_end_int_st; [3]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch0_err_int_st; [2] ; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch0_rx_end_int_st; [1]; 1'b0 ; RO ;;;;
;;;; Not;; rmt_ch0_tx_end_int_st; [0]; 1'b0 ; RO ;;;;
0x0058; RMT_INT_ENA; clk; reset_n ;;;; [31:20]; 12'h0 ; RO ;;;;
;;;; Not;; rmt_ch3_tx_loop_int_ena; [19]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch2_tx_loop_int_ena; [18] ; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch1_tx_loop_int_ena; [17]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch0_tx_loop_int_ena; [16]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch3_tx_thr_event_int_ena; [15]; 1'b0; R/W ;;;;
;;;; Not;; rmt_ch2_tx_thr_event_int_ena; [14]; 1'b0; R/W ;;;;
;;;; Not;; rmt_ch1_tx_thr_event_int_ena; [13]; 1'b0; R/W ;;;;
;;;; Not;; rmt_ch0_tx_thr_event_int_ena; [12]; 1'b0; R/W ;;;;
;;;; Not;; rmt_ch3_err_int_ena; [11] ; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch3_rx_end_int_ena; [10]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch3_tx_end_int_ena; [9]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch2_err_int_ena; [8] ; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch2_rx_end_int_ena; [7]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch2_tx_end_int_ena; [6]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch1_err_int_ena; [5] ; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch1_rx_end_int_ena; [4]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch1_tx_end_int_ena; [3]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch0_err_int_ena; [2] ; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch0_rx_end_int_ena; [1]; 1'b0 ; R/W ;;;;
;;;; Not;; rmt_ch0_tx_end_int_ena; [0]; 1'b0 ; R/W ;;;;
0x005c; RMT_INT_CLR; clk; reset_n ;;;; [31:20]; 12'h0 ; RO ;;;;
;;;; Not;; rmt_ch3_tx_loop_int_clr; [19]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch2_tx_loop_int_clr; [18] ; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch1_tx_loop_int_clr; [17]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch0_tx_loop_int_clr; [16]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch3_tx_thr_event_int_clr; [15]; 1'b0; WO ;;;;
;;;; Not;; rmt_ch2_tx_thr_event_int_clr; [14]; 1'b0; WO ;;;;
;;;; Not;; rmt_ch1_tx_thr_event_int_clr; [13]; 1'b0; WO ;;;;
;;;; Not;; rmt_ch0_tx_thr_event_int_clr; [12]; 1'b0; WO ;;;;
;;;; Not;; rmt_ch3_err_int_clr; [11] ; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch3_rx_end_int_clr; [10]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch3_tx_end_int_clr; [9]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch2_err_int_clr; [8] ; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch2_rx_end_int_clr; [7]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch2_tx_end_int_clr; [6]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch1_err_int_clr; [5] ; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch1_rx_end_int_clr; [4]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch1_tx_end_int_clr; [3]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch0_err_int_clr; [2] ; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch0_rx_end_int_clr; [1]; 1'b0 ; WO ;;;;
;;;; Not;; rmt_ch0_tx_end_int_clr; [0]; 1'b0 ; WO ;;;;
0x0060; RMT_CH0CARRIER_DUTY; clk; reset_n ;;; reg_carrier_high_ch0; [31:16] ; 16'h40; R/W ;;;;
;;;;;; reg_carrier_low_ch0; [15:0]; 16'h40; R/W ;;;;
0x0064; RMT_CH1CARRIER_DUTY; clk; reset_n ;;; reg_carrier_high_ch1; [31:16] ; 16'h40; R/W ;;;;
;;;;;; reg_carrier_low_ch1; [15:0]; 16'h40; R/W ;;;;
0x0068; RMT_CH2CARRIER_DUTY; clk; reset_n ;;; reg_carrier_high_ch2; [31:16] ; 16'h40; R/W ;;;;
;;;;;; reg_carrier_low_ch2; [15:0]; 16'h40; R/W ;;;;
0x006c; RMT_CH3CARRIER_DUTY; clk; reset_n ;;; reg_carrier_high_ch3; [31:16] ; 16'h40; R/W ;;;;
;;;;;; reg_carrier_low_ch3; [15:0]; 16'h40; R/W ;;;;
0x0070; RMT_CH0_TX_LIM; clk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_loop_count_reset_ch0; [20] ; 1'b0; WO ;;;;
;;;;;; reg_rmt_tx_loop_cnt_en_ch0; [19]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_loop_num_ch0; [18:9]; 10'b0; R/W ;;;;
;;;;;; reg_rmt_tx_lim_ch0; [8:0]; 9'h80; R/W ;;;;
0x0074; RMT_CH1_TX_LIM; clk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_loop_count_reset_ch1; [20] ; 1'b0; WO ;;;;
;;;;;; reg_rmt_tx_loop_cnt_en_ch1; [19]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_loop_num_ch1; [18:9]; 10'b0; R/W ;;;;
;;;;;; reg_rmt_tx_lim_ch1; [8:0]; 9'h80; R/W ;;;;
0x0078; RMT_CH2_TX_LIM; clk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_loop_count_reset_ch2; [20] ; 1'b0; WO ;;;;
;;;;;; reg_rmt_tx_loop_cnt_en_ch2; [19]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_loop_num_ch2; [18:9]; 10'b0; R/W ;;;;
;;;;;; reg_rmt_tx_lim_ch2; [8:0]; 9'h80; R/W ;;;;
0x007c; RMT_CH3_TX_LIM; clk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_loop_count_reset_ch3; [20] ; 1'b0; WO ;;;;
;;;;;; reg_rmt_tx_loop_cnt_en_ch3; [19]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_loop_num_ch3; [18:9]; 10'b0; R/W ;;;;
;;;;;; reg_rmt_tx_lim_ch3; [8:0]; 9'h80; R/W ;;;;
0x0080; RMT_APB_CONF; clk ; reset_n ;;;; [31:2] ; 30'h0 ; RO ;;;;
;;;;;; reg_mem_tx_wrap_en; [1]; 1'b0; R/W ;;;;
;;;;;; reg_apb_fifo_mask; [0]; 1'h0; R/W ;;;;
0x0084; RMT_TX_SIM; clk ; reset_n ;;;; [31:5] ; 27'h0 ; RO ;;;;
;;;;;; reg_rmt_tx_sim_en; [4] ; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_sim_ch3; [3]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_sim_ch2; [2]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_sim_ch1; [1]; 1'b0; R/W ;;;;
;;;;;; reg_rmt_tx_sim_ch0; [0]; 1'b0; R/W ;;;;
0x0088; RMT_REF_CNT_RST; clk ; reset_n ;;;; [31:4]; 28'b0; RO ;;;;
;;;;;; reg_ref_cnt_rst_ch3; [3]; 1'b0; R/W ; reg_ref_cnt_rst_clr_ch3/1'b0;;;
;;;;;; reg_ref_cnt_rst_ch2; [2]; 1'b0; R/W ; reg_ref_cnt_rst_clr_ch2/1'b0;;;
;;;;;; reg_ref_cnt_rst_ch1; [1]; 1'b0; R/W ; reg_ref_cnt_rst_clr_ch1/1'b0;;;
;;;;;; reg_ref_cnt_rst_ch0; [0]; 1'b0; R/W ; reg_ref_cnt_rst_clr_ch0/1'b0;;;
0x0fc; RMT_DATE; clk; reset_n ; Not;; reg_rmt_date; [31:0] ; 32'h18072600; R/W ;;;;
