---
audio: false
generated: true
image: false
lang: ja
layout: post
model: x-ai/grok-4-fast
title: SRラッチの理解
translated: true
type: note
---

### SRラッチとは？
**SRラッチ**（Set-Reset Latch）は、デジタルエレクトロニクスとコンピュータアーキテクチャにおける基本的な構成要素です。1ビットの情報（0または1）を格納し、入力信号によって明示的に変更されるまでそれを「記憶」する**フリップフロップ**の一種です。「SR」は**Set**（出力を1に強制する）と**Reset**（出力を0に強制する）を表します。

基本的なSRラッチは、通常、2つの**NORゲート**（またはバリアントではNANDゲート）を相互接続して構築されます。以下はNORベース版の簡単なテキスト図です：

```
   S ───┐
        │ NOR1 ── Q
        │    │
   R ───┘    │
             │
             └─ NOR2 ── Q' (Qの補数)
                  │
                  └────── NOR1へのフィードバック
```

- **S** (Set): ハイ（1）のとき、Qを1に設定します。
- **R** (Reset): ハイ（1）のとき、Qを0に設定します。
- **Q**: 格納された出力（「記憶」部分）。
- ゲート間のフィードバックループにより、SとRが0に戻った後も回路が状態を「ラッチ」します。

### ここでの「ラッチ」とは？
**ラッチ**という用語は、回路が連続的な入力電源を必要とせずに、時間の経過とともに**安定した状態を保持（または「ラッチオン」）する能力**を指します。これは、次に切り替えるまで位置を保持するスイッチのようなものです。

- **単なる抽象概念ではない**: 「ラッチ」はデジタル論理設計における概念的なアイデア（記憶動作の抽象化）ですが、**実際の電子回路**として実装されます。トランジスタやチップ上の論理ゲート（例えば7400シリーズのようなIC）などの物理部品を使って構築できます。

- **論理と回路**: 両方です！
  - **論理設定**: 理論上では、出力が入力とフィードバックに依存するブーリアン論理モデルです（例：NOR版では Q = ¬(S ∨ ¬Q)）。
  - **電子回路**: 実際には、電圧レベル（例：5Vロジック）で動作する配線されたハードウェアです。ゲートは電気で駆動され、信号は電流/電圧として伝搬します。

### 抽象概念なのか？
はい、部分的に―**ラッチ**は、コンピュータサイエンスとデジタル設計における**抽象モデル**であり、双安定メモリ（2つの安定状態）の最も単純な形態を表します。しかし、それは物理学に基づいています：回路は電子ヒステリシス（フィードバック）を利用して状態を格納します。物理的な回路がなければ、抽象化は機能しません。

シミュレーションや学習には：
- 仮想回路にはLogisimやTinkercadなどのツールを使用します。
- SRラッチ（NOR版）の真理値表：

| S | R | Q (次) | Q' (次) | 説明          |
|---|----|--------|---------|---------------|
| 0 | 0 | Q (前) | Q' (前) | 保持（ラッチ） |
| 0 | 1 | 0      | 1       | リセット       |
| 1 | 0 | 1      | 0       | セット         |
| 1 | 1 | ?      | ?       | 無効（競合）   |

このS=R=0の時の「保持」動作が、それをラッチ（メモリ）にしています！

より深く学ぶには、「Digital Design」 by Morris Manoなどの資料を参照してください。特定の図やシミュレーションについて詳しく知りたい場合は、詳細を共有してください！