TimeQuest Timing Analyzer report for KEY_DETECT_TRIGGER
Sun Nov 13 21:38:33 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; KEY_DETECT_TRIGGER                                ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE40F23C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 324.46 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.082 ; -63.132            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -46.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                 ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.082 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.013      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.998 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.929      ;
; -1.953 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.884      ;
; -1.953 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.884      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.915 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.846      ;
; -1.912 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.843      ;
; -1.912 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.843      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.905 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.472      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.897 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.828      ;
; -1.889 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1 ; DELAY_MODULE:U_delay_module_Inst|state_index.00 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.820      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.875 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.806      ;
; -1.869 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.800      ;
; -1.869 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.800      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.854 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.421      ;
; -1.850 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1 ; DELAY_MODULE:U_delay_module_Inst|state_index.00 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.781      ;
; -1.849 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.780      ;
; -1.849 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.780      ;
; -1.849 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.780      ;
; -1.849 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.780      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.345 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.580      ;
; 0.356 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.580      ;
; 0.376 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.414 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.635      ;
; 0.494 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.079      ;
; 0.495 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.080      ;
; 0.507 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.743      ;
; 0.512 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.733      ;
; 0.523 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.744      ;
; 0.553 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.789      ;
; 0.554 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.789      ;
; 0.555 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.791      ;
; 0.556 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.777      ;
; 0.557 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.794      ;
; 0.560 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.795      ;
; 0.561 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.561 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.562 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.783      ;
; 0.567 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.788      ;
; 0.567 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.788      ;
; 0.568 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.789      ;
; 0.568 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.789      ;
; 0.569 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.790      ;
; 0.570 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.791      ;
; 0.570 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.791      ;
; 0.571 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.793      ;
; 0.572 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.793      ;
; 0.578 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.799      ;
; 0.588 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.173      ;
; 0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.810      ;
; 0.596 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.817      ;
; 0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.190      ;
; 0.607 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.192      ;
; 0.634 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.855      ;
; 0.635 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.856      ;
; 0.658 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.243      ;
; 0.675 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.896      ;
; 0.697 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.918      ;
; 0.701 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.286      ;
; 0.711 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.296      ;
; 0.717 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.302      ;
; 0.718 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.303      ;
; 0.719 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.304      ;
; 0.770 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.355      ;
; 0.792 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.013      ;
; 0.799 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.020      ;
; 0.812 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.397      ;
; 0.813 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.398      ;
; 0.823 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.408      ;
; 0.829 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.414      ;
; 0.830 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.415      ;
; 0.831 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.052      ;
; 0.831 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.052      ;
; 0.832 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.053      ;
; 0.841 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.063      ;
; 0.842 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.063      ;
; 0.842 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.063      ;
; 0.843 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.064      ;
; 0.844 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.065      ;
; 0.845 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.066      ;
; 0.845 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.066      ;
; 0.845 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.066      ;
; 0.847 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.070      ;
; 0.850 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.071      ;
; 0.850 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.071      ;
; 0.856 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.077      ;
; 0.857 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.078      ;
; 0.858 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.079      ;
; 0.858 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.079      ;
; 0.859 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.080      ;
; 0.859 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.080      ;
; 0.860 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.081      ;
; 0.861 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.082      ;
; 0.861 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.082      ;
; 0.879 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.100      ;
; 0.883 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.104      ;
; 0.891 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.112      ;
; 0.908 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.129      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[11]|clk                    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[15]|clk                    ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[9]|clk                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[0]|clk                   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[1]|clk                   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[2]|clk                   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[3]|clk                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_key_detect_module_Inst|isEn|clk                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[10]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[13]|clk                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Pin_In    ; CLK        ; -0.202 ; -0.014 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.536 ; 0.360 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.598 ; 6.641 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.391 ; 6.431 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 360.49 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.774 ; -52.808           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -46.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.774 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.713      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.725 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.664      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.715 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.654      ;
; -1.657 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.596      ;
; -1.657 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.596      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.640 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.579      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.636 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.237      ;
; -1.608 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.547      ;
; -1.608 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.547      ;
; -1.598 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.537      ;
; -1.598 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.537      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.532      ;
; -1.585 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1 ; DELAY_MODULE:U_delay_module_Inst|state_index.00 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.585 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.523      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.578 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.517      ;
; -1.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.174      ;
; -1.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.174      ;
; -1.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.174      ;
; -1.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.174      ;
; -1.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.394     ; 2.174      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.306 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.519      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.519      ;
; 0.334 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.534      ;
; 0.365 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.566      ;
; 0.426 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 0.964      ;
; 0.427 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 0.965      ;
; 0.452 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.653      ;
; 0.458 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.672      ;
; 0.470 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.671      ;
; 0.497 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.711      ;
; 0.500 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.714      ;
; 0.501 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.701      ;
; 0.502 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.716      ;
; 0.504 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.717      ;
; 0.504 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.705      ;
; 0.505 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.043      ;
; 0.510 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.712      ;
; 0.514 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.057      ;
; 0.522 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.060      ;
; 0.529 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.729      ;
; 0.537 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.738      ;
; 0.560 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.761      ;
; 0.560 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.761      ;
; 0.583 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.121      ;
; 0.602 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.140      ;
; 0.615 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.153      ;
; 0.618 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.156      ;
; 0.619 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.820      ;
; 0.619 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.157      ;
; 0.625 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.163      ;
; 0.636 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.836      ;
; 0.679 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.217      ;
; 0.697 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.235      ;
; 0.698 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.236      ;
; 0.713 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.914      ;
; 0.713 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.251      ;
; 0.714 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.252      ;
; 0.721 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.259      ;
; 0.729 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.930      ;
; 0.745 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.945      ;
; 0.747 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.947      ;
; 0.748 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.948      ;
; 0.749 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.949      ;
; 0.749 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.949      ;
; 0.750 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.950      ;
; 0.753 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.953      ;
; 0.754 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.955      ;
; 0.756 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.956      ;
; 0.756 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.957      ;
; 0.756 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.956      ;
; 0.757 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.957      ;
; 0.759 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.959      ;
; 0.760 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.960      ;
; 0.760 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.960      ;
; 0.760 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.960      ;
; 0.762 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.962      ;
; 0.763 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.963      ;
; 0.764 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.964      ;
; 0.764 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.964      ;
; 0.769 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.969      ;
; 0.770 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.970      ;
; 0.771 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.971      ;
; 0.771 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.971      ;
; 0.772 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.972      ;
; 0.793 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.993      ;
; 0.793 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.331      ;
; 0.795 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.333      ;
; 0.797 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.998      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[10]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[13]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[14]|clk                    ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[1]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[2]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[3]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[4]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[5]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[6]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[7]|clk                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Pin_In    ; CLK        ; -0.146 ; 0.031 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.454 ; 0.279 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 5.954 ; 5.930 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 5.756 ; 5.731 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.705 ; -17.994           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.476                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.705 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.655      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.683 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.633      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.635 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.585      ;
; -0.628 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.578      ;
; -0.628 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.578      ;
; -0.606 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[7]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.556      ;
; -0.606 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]        ; DELAY_MODULE:U_delay_module_Inst|Count1[8]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.556      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.605 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.555      ;
; -0.589 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1 ; DELAY_MODULE:U_delay_module_Inst|state_index.00 ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.589 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.339      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.584 ; DELAY_MODULE:U_delay_module_Inst|isCount          ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.534      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.580 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]        ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.530      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.575 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.525      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[0]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[1]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[2]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[3]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[4]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[5]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
; -0.573 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]        ; DELAY_MODULE:U_delay_module_Inst|Count1[6]      ; CLK          ; CLK         ; 1.000        ; -0.237     ; 1.323      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DELAY_MODULE:U_delay_module_Inst|isCount              ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.225 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.346      ;
; 0.263 ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.392      ;
; 0.264 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.585      ;
; 0.265 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.586      ;
; 0.272 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
; 0.276 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.397      ;
; 0.295 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.422      ;
; 0.304 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.312 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.433      ;
; 0.316 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.637      ;
; 0.322 ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.329 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.650      ;
; 0.331 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.652      ;
; 0.341 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.463      ;
; 0.344 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.665      ;
; 0.348 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.469      ;
; 0.365 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.486      ;
; 0.377 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.698      ;
; 0.382 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.703      ;
; 0.395 ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.716      ;
; 0.396 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.717      ;
; 0.397 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.718      ;
; 0.410 ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.731      ;
; 0.421 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.542      ;
; 0.422 ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ; DELAY_MODULE:U_delay_module_Inst|isCount              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.543      ;
; 0.437 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.557      ;
; 0.443 ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.764      ;
; 0.447 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.769      ;
; 0.448 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.769      ;
; 0.453 ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.462 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.783      ;
; 0.463 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.592      ;
; 0.474 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.595      ;
; 0.495 ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.615      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[11]           ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[15]           ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[9]            ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[0]          ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[1]          ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[2]          ;
; -0.071 ; 0.113        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count_MS[3]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[7]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[8]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|isCount              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|rPin_Out_state       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.00       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.01       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.10       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|state_index.11       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F1     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|H2L_F2     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F1     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|L2H_F2     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|isEn       ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[0]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[10]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[12]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[13]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[14]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[1]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[2]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[3]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[4]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[5]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; DELAY_MODULE:U_delay_module_Inst|Count1[6]            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[0]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[10] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[1]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[2]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[3]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[4]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[5]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[6]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[7]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[8]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; KEY_DETECT_MODULE:U_key_detect_module_Inst|Count1[9]  ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[11]|clk                    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[15]|clk                    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[9]|clk                     ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[0]|clk                   ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[1]|clk                   ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[2]|clk                   ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count_MS[3]|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_key_detect_module_Inst|isEn|clk                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[0]|clk                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[10]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[12]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U_delay_module_Inst|Count1[13]|clk                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Pin_In    ; CLK        ; -0.123 ; 0.195 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; Pin_In    ; CLK        ; 0.305 ; -0.008 ; Rise       ; CLK             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.965 ; 4.044 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.845 ; 3.919 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.082  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.082  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -63.132 ; 0.0   ; 0.0      ; 0.0     ; -48.476             ;
;  CLK             ; -63.132 ; 0.000 ; N/A      ; N/A     ; -48.476             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Pin_In    ; CLK        ; -0.123 ; 0.195 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_In    ; CLK        ; 0.536 ; 0.360 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 6.598 ; 6.641 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 3.845 ; 3.919 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin_Out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pin_In                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 862      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 862      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sun Nov 13 21:38:31 2016
Info: Command: quartus_sta KEY_DETECT_TRIGGER -c KEY_DETECT_TRIGGER
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KEY_DETECT_TRIGGER.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.082       -63.132 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.774
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.774       -52.808 CLK 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.705
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.705       -17.994 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.476 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Sun Nov 13 21:38:33 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


