[
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/000_intro/",
	"title": "Introductie",
	"tags": [],
	"description": "",
	"content": "Introductie Welkom bij het labo van Digitale Elektronische Schakelingen. Het uiteindelijke doel van het labo is om een simpele processor te maken. We gaan een HACK-processor maken zoals in de MOOC (Massive Open Online Course) nand2tetris. We maken deze processor in de taal VHDL. VHDL (Very High Speed Integrated Circuit Hardware Description Language) is een hardware beschrijvings taal. Dat wil zeggen dat alle code die we in deze cursus schrijven, een beschrijving geeft van een schakeling die opgebouwd kan worden met digitale componenten.\nDe beschrijvingen die we maken in HDL kunnen gebruikt worden om FPGA\u0026rsquo;s mee te configureren of om ASIC\u0026rsquo;s (Application-Specific Integrated Circuits) mee te maken.\nBeoordeling 40% van de punten van dit opleidingsonderdeel staan op dit labo. 60% staat op de theorie.\nEr zijn 5 opdrachten die moeten ingediend worden via Toledo.\nEr is ook verplichte aanwezigheid in het labo. De labopunten worden evenredig met de afwezigheden van de student tijdens het labo gereduceerd. Bijvoorbeeld, als een student maar op 70% van de labozittingen aanwezig is, krijgt hij/zij 70% van het toegekende labopunt.\nBij opdracht 5 heb je nodig wat je in opdracht 3 en 4 gemaakt hebt!\nzelfstudie De zelfstudie VHDL wordt verwacht gelezen te worden in de loop van de lessen. De zelfstudie FSM is niet nodig voor deze labo\u0026rsquo;s. Er komen vragen van beide zelfstudie modules in het theorie examen!\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/001_software/010_alternatief/",
	"title": "Alternatieve omgeving",
	"tags": [],
	"description": "",
	"content": "Alternatief voor thuis Als het niet mogellijk is om Vivado te installaren op je eigen laptop, dan kan je de site EDA playground om toch thuis verder te kunnen werken. Je kan hierop inloggen met je Google account (van UHasselt). Zorg dat je bij testbench + design VHDL hebt geselecteerd. Nu kan je de code in de testbench (links) en het design (rechts) zetten. Als de code er in zit moet je ook de top entity van het design aangeven, deze naam moet je bij Top entity invulllen. Bij tools \u0026amp; simulators selecteren we GHDL. GHDL is een gratis simulator die niet zelf detecteert wanneer de code stopt dus bij de simulator options moet je nog zetten \u0026ndash;stop-time=50ns om aan te geven hoe lang er gesimuleerd moet worden. Als laatste moeten we nog aanvinken dat we de EPWave willen openen na de run. De eind tijd van stop-time moet je natuurlijk aanpassen als je langer wil simuleren.\nOm de simulatie te starten druk je vanboven op de run knop.\nscreenshot hoe een nand gate simuleren met EDA playground "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/001_software/",
	"title": "Ontwikkel omgeving",
	"tags": [],
	"description": "",
	"content": "Ontwikkel omgeving Naast de \u0026ldquo;integrated circuits\u0026rdquo; (in de volksmond ook wel \u0026ldquo;chips\u0026rdquo; genoemd ðŸ˜ƒ) die een vaste functionaliteit hebben, bestaan er ook speciale IC\u0026rsquo;s waarvan je de functionaliteit kan aanpassen. De logische poorten (Gates, in het Engels) in die IC\u0026rsquo;s zijn configureerbaar of programmeerbaar (Programmable, in het Engels). Als er zo een groot aantal gates gebundeld worden (in een Array, in het Engels) en deze kunnen ter plaatste (in the Field, in het Engels) geherprogrammeerd worden, noemen we deze IC\u0026rsquo;s Field Programmable Gate Arrays, oftewel FPGAs.\nDe FPGA-markt wordt gedomineerd door 2 grote fabrikanten van FPGA\u0026rsquo;s: AMD en Intel. Beide spelers samen leveren meer dan 85% van alle FPGAs wereldwijd. Het simuleren en configureren van FPGAs gebeurt in een speciale ontwikkelomgeving: Quartus voor Intel FPGA\u0026rsquo;s en Vivado (vroeger ISE) voor AMD FPGA\u0026rsquo;s.\nTer info \u0026hellip; de originele FPGA producenten waren Xilinx en Altera. AMD nam Xilinx over (2022) en Intel nam Altera over (2015).\nVivado Wij schrijven de HDL-code voor dit opleidingsonderdeel in Vivado. Vivado is de omgeving van AMD en wordt gebruik voor de huidige families van FPGAs. Je kan de software downloaden van de site van AMD. Je moet wel een (gratis) account aanmaken om de software te kunnen downloaden. Deze software is enkel beschikbaar voor Windows en Linux.\nVivado vereist veel opslagruimte om te installeren \u0026gt;100 GB. Door minder types van FPGA\u0026rsquo;s te ondersteunen kan hier wel wat bij bespaard worden!\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/",
	"title": "1. Eerste project",
	"tags": [],
	"description": "",
	"content": "Eerste project Image courtesy: pexels - Pixabay "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/010_a_instructie/",
	"title": "A instructie",
	"tags": [],
	"description": "",
	"content": "Een A instructie wordt aangegeven door dat de eerste bit van de 16-bit instructie 0 is. Dan zetten we de waarde van deze instructie in register A.\nA instructie Bron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/010_intro_cpu/",
	"title": "Een CPU maken",
	"tags": [],
	"description": "",
	"content": "De CPU die we maken heeft onderstaand schema. Bij de ingang van de ALU, de bovenkant (register D) is ALU ingang x en de onderkant is ALU ingang Y.\nBron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/010_eerste_project/",
	"title": "Eerste project",
	"tags": [],
	"description": "",
	"content": "Maak een project We starten met een eerste vivado project maken. We beginnen natuurlijk met vivado op te starten en te klikken op create project. Je geeft het project een naam en zorgt dat je het op een plaats zet waar je het nog kan terugvinden. Bij project type zeggen we RTL project en vinken we \u0026ldquo;Do not specify sources at this time\u0026rdquo; aan.\nDe volgende keuze die gemaakt moet worden is het type van FPGA. Als part maakt het niet veel uit wat we kiezen. Het beste is om een FPGA te kiezen die gratis is te gebruiken met Vivado zoals de xc7z020.\nLet er op dat je in het pad naar je Vivado project geen spaties hebt!! Dus, geen paden zoals \u0026ldquo;C:\\school\\2e jaar\\disch\u0026rdquo; of \u0026ldquo;C:\\mijn documenten\\demo\u0026rdquo;\nNu krijgen we een omgeving die er zo uit ziet. Voeg HDL code toe Na het maken van een project, kunnen we HDL code toevoegen. Dit kan via de link add sources. Vervolgens komt er een keuze om een nieuw bestand te maken of om een reeds bestaande file toe te voegen. Kies voor een nieuwe file en voeg een vhdl design source toe. De tool vraagt vervolgens voor I/O port definitions, die kan je al instellen bij het maken van de vhdl file, maar kunnen later ook nog aangepast worden in de code.\nMerk op dat Vivado al een kleine aanzet geeft om van te beginnen. Onderstaande VHDL-code geeft een beschrijving zorgt voor een invertor die, zoals verwacht, de ingang geÃ¯nverteerd doorgeeft aan de uitgang.\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; entity invertor is Port ( A: in std_logic; Z: out std_logic ); end invertor; architecture Behavioral of invertor is begin Z \u0026lt;= NOT A; end Behavioral; Dit is een eenvoudige VHDL beschrijving en we zullen deze in detail onder de loep nemen.\nentity invertor is Port ( A: in std_logic; Z: out std_logic ); end invertor; De entity definieert de input en de outputs van het (sub-)design dat we beschrijven. Het design heeft als naam gekregen: invertor. Vervolgens zien in de lijst van poorten dat deze component 2 poorten heeft: een ingang A en een uitgang Z.\nDeze component is dus een IC met twee pinnen en de entity blok omschrijft als het ware enkel de behuizing.\nDe tweede blok architecture beschrijft wat er IN de behuizing zit. Ook deze beschrijving kunnen we een naam geven: Behavioural. Alles wat er vervolgens beschreven wordt tussen de begin en end definieert het gedrag van de component.\narchitecture Behavioral of invertor is begin Z \u0026lt;= NOT A; end Behavioral; library IEEE; use IEEE.STD_LOGIC_1164.ALL; Tenslotte zijn er nog de eerste twee regels van de beschrijving. De eerste regel zegt dat er een library genaamd IEEE gebruikt wordt in deze beschrijving. De tweede regel zegt dat er uit deze library de package STD_LOGIC_1164 volledig (.ALL) gebruikt wordt. Wat dit precies wilt zeggen, daar wordt later op teruggekomen.\nHet is uitermate belangrijk dat het besef blijft dat VHDL (of iedere andere HDL) louter een beschrijving geeft van een hardware design. Dit wilt zeggen dat het mogelijk moet zijn een schema te tekenen !!!\nDe beschrijving van de de component hierboven is in een schema te tekenen als een invertor of NIET-poort.\nThe entity and architecture of the invertor std_logic Omdat we de package IEEE.STD_LOGIC_1164 gebruiken kunnen we het typen std_logic gebruiken. Dit is het type dat we meestal gebruiken wanneer we met signalen werken in een hardware beschrijving. std_logic kan 9 verschillende waardes aannemen. Meestal gebruiken we \u0026lsquo;0\u0026rsquo; en \u0026lsquo;1\u0026rsquo;. Hieronder zijn de mogellijke waardes opgelijst met uitleg. Meer uitleg over mogelijke types vind je in de zelfstudie.\n\u0026#39;U\u0026#39;, -- Uninitialized : flipflop waar nog nooit in is geschreven \u0026#39;X\u0026#39;, -- Forcing Unknown \u0026#39;0\u0026#39;, -- Forcing 0 : rechtstreeks aan grond \u0026#39;1\u0026#39;, -- Forcing 1 : rechtstreeks aan voeding \u0026#39;Z\u0026#39;, -- High Impedance \u0026#39;W\u0026#39;, -- Weak Unknown \u0026#39;L\u0026#39;, -- Weak 0 : via weerstand aan grond \u0026#39;H\u0026#39;, -- Weak 1 : via weerstand aan voeding \u0026#39;-\u0026#39;, -- Don\u0026#39;t Care"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/910_zelfstudie_fsm/010_fsm/",
	"title": "Finite State Machine (FSM)",
	"tags": [],
	"description": "",
	"content": "Een FSM is een controle structuur die zich in een eindig aantal toestanden kan bevinden. Onder invloed van ingangssignalen kan een FSM overgaan naar een andere toestand. In elke toestand wordt er een waarde toegekend aan de uitgangssignalen. De toestand wordt opgeslagen in een toestandsregister.\nVoorbeeld FSM De meest eenvoudige FSM is een teller. Er is geen enkel ingangssignaal en de uitgang is de waarde van de toestand.\nEen eerste ingangssignaal dat de telcyclus kan beÃ¯nvloeden, is een enable signaal.\nEen ander ingangssignaal zou een up/down (UD) signaal kunnen zijn.\nWerkelijke toestandsdiagrammen kunnen heel wat complexer zijn.\nAanpak van een digitaal ontwerp Opdelen in functionele bouwblokken.\nOnderscheid maken tussen datapad en controle. Steeds dieper verfijnen tot basisblokken. Duidelijk beschrijven wat elk bouwblok moet doen. Duidelijk beschrijven welke signalen toekomen en vertrekken. Na deze stap kan de entity van de verschillende bouwblokken geschreven worden. Wanneer het ontwerp met meerdere personen zal gemaakt worden, is dit het moment om de taken te verdelen. Datapad opsplitsen in registers en combinatorische blokken.\nControle implementeren als FSM.\ndatapad Entity van het datapad Ingangssignalen zijn:\ndata ingangen (te verwerken)\ncontrole signalen (bepalen wat er moet gebeuren met de ingangsdata) Uitgangssignalen zijn:\ndata uitgangen\nstatus signalen (zijn nodig voor het controleblok om beslissingen te nemen)\nUitwerken van het datapad De bouwblokken van het datapad zijn vaak goed gekende blokken:\ncombinatorische blokken (optellers, decoders,\u0026hellip;) registers Combinatorische blokken kunnen snel ontworpen worden op basis van Booleaanse vergelijkingen.\ncontrolepad Entity van de controle Ingangssignalen zijn:\nstatus signalen (zijn nodig voor het controleblok om beslissingen te nemen) controle ingangen (controle van een ander controleblok) Het kloksignaal hoort hier ook bij. Uitgangssignalen zijn:\ncontrole signalen (bepalen wat er moet gebeuren met de ingangsdata) controle uitgangen (controle voor een ander controleblok) Controle a.d.h.v. een FSM Teken het bouwblok met alle signalen.\nTeken het toestandsdiagramma.\nElk van de verschillende stappen die ondernomen worden, vormen een verschillende toestand. Indien de uitgang verschillend is, moet de toestand zeker verschillen. Minimaliseer het aantal toestanden.\nTwee toestanden kunnen samengenomen worden als hun uitgangssignalen gelijk zijn en als de volgende toestand gelijk is. Controleer de volledigheid van het toestandsdiagramma.\nAlle mogelijke combinaties van ingangssignalen zijn in principe mogelijk in elke toestand. Voorzie wat er vanuit elke toestand moet gebeuren onder alle mogelijke combinaties. Voorkom dubbele toewijzingen. Bepaal de next state functie in functie van de huidige toestand en alle ingangssignalen (behalve de klok).\nHet resultaat van de next state functie wordt in de volgende klokpuls opgeslagen in het state register. De next state functie is een combinatorisch bouwblok. Bepaal de output functie in functie van de huidige toestand (en eventueel de ingangssignalen).\nDe output functie is al dan niet afhankelijk van de ingangssignalen. De output functie is een combinatorisch bouwblok. Moore en Mealy FSM Het is belangrijk een onderscheid te maken tussen een Moore en een Mealy FSM.\nEen Moore FSM heeft een output functie die enkel afhangt van de toestand. Een Mealy FSM heeft een output functie die afhangt van de toestand en de ingangen. Mealy FSMs mogen niet rondgekoppeld worden. Moore FSM Mealy FSM Toestandsencodering Encoderen van de toestanden in een FSM:\nwillekeurig bv. 000, 111, 011, 110, 101 minimale bitverandering (= Gray encodering) bv. 00, 01, 11, 10 one-hot bv. 0001, 0010, 0100, 1000 FSM in VHDL Definieer de toestand als een opsommingstype en maak twee signalen aan van dit type. Deze signalen vormen de ingang en de uitgang van het state register.\ntype my_state is (rst_state, green_state, yellow_state, red_state); signal next_state, state: my_state; Ontwerp de next state functie, het state register en de output functie in drie verschillende processen. Voorzie alle mogelijkheden in de next state functie en de output functie, anders ontstaan er latches in deze bouwblokken.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/010_hw_vs_sw/",
	"title": "Hardware vs software",
	"tags": [],
	"description": "",
	"content": "Hardware vs software beschrijvingstaal voor hardware \u0026ne; programmeertaal programmeertaal (bv. C): hardware = processor hardware is reeds ontworpen code: beschrijft hoe hardware gebruikt moet worden code wordt gecompileerd voor een specifieke processor hardware beschrijvingstaal (bv. VHDL) hardware = ontwerp op FPGA of ASIC hardware moet ontworpen worden code: beschrijft welke hardware ontworpen moet worden code wordt gesynthetiseerd voor een specifieke FPGA of ASIC technologie voorbeeld hardware c \u0026lt;= a and b; e \u0026lt;= c or d; betekent hetzelfde als\ne \u0026lt;= c or d; c \u0026lt;= a and b; schematische voorstelling "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/010_intro_sequentieel/",
	"title": "Intro SequentiÃ«le logica",
	"tags": [],
	"description": "",
	"content": " Vaak hebben we een clock in een design en is timing essentieel. Als we bij combinatorische logica de ingang veranderen duurt het een onbepaalde tijd eer dat de uitgang veranderd. Bij SequentiÃ«le logica gaan we wachten met de ingang uit te lezen tot de stijgende flank van de clock. Als de timings van het design goed zijn dan is de ingang van een systeem altijd stabiel op het moment dat er een stijgende flank van een clock is. \u0026lt;br/\u0026gt; \u0026lt;br/\u0026gt; We gaan beginnen met een simple \u0026lt;strong\u0026gt;D flip-flop\u0026lt;/strong\u0026gt; te maken. Het enigste dat deze flip-flop doet is de ingang herhalen op de uitgang het moment dat er een stijgende flank binnen komt op de clock. symbool D flip flop Onderstaand vhdl is een voorbeeld van een flip-flop. Het is hier belangrijk om te zien dat bij het process alleen de clock in de sensitivity list zit.\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; entity D_flipflop is Port (D, clk: in std_logic; Y: out std_logic); end D_flipflop; architecture Behavioral of D_flipflop is begin SEQ: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then Y \u0026lt;= D; end if; end process; end Behavioral; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/030_shift_registers/siso/",
	"title": "SISO",
	"tags": [],
	"description": "",
	"content": "SISO Bij een serial in, serial out shift register komt de data erin en iedere clock cyclus wordt het 1 plaats verder geshift. Dus in onderstaand voorbeeld komt de data er na 4 clock cycli terug uit.\nSISO shift register Natuurlijk zijn er verschillende manier op dit te beschrijven in VHDL. Onderstaande beschrijving is een voorbeeld.\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; entity SISO_shift_register is Port (clk: in std_logic; D: in std_logic; Y: out std_logic); end SISO_shift_register; architecture Behavioral of SISO_shift_register is signal buf: std_logic_vector(3 downto 0); begin SEQ: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then buf(0) \u0026lt;= D; buf(3 downto 1) \u0026lt;= buf(2 downto 0); end if; end process; Y \u0026lt;= buf(3); end Behavioral; De volgorde dat we de buffer instellen maakt niet uit, want alles wordt tegelijk uitgevoerd in hardware.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/010_intro_alu/",
	"title": "Wat is een ALU",
	"tags": [],
	"description": "",
	"content": "Het doel van dit labo is om uiteindelijk een werkende microprocessor te maken, al is het in een simpele vorm. Het doel is om de \u0026quot; hack processor\u0026quot; te maken van de cursus \u0026quot; nand2tetris\u0026quot; . Wij doen dit wel in VHDL doen.\nEen van de componenten dat in iedere processor zit is een ALU (Arithmetic logic unit). Een ALU neemt 2 getallen binnen en een instructie wat er mee gedaan moet worden. Die instructie kan iets logisch zijn zoals AND, OR, XOR,.. of iets wiskundig zoals plus of min. "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/",
	"title": "2. Volgende stap",
	"tags": [],
	"description": "",
	"content": "Volgende stap Image courtesy: pexels - Porapak Apichodilok "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/020_c_instructie/",
	"title": "C instructie",
	"tags": [],
	"description": "",
	"content": "Een C instructie wordt aangegeven door dat de eerste bit van de 16-bit instructie 1 is. Dan hebben we 4 delen genaamd a,c, d en j. In het a en c stuk wordt er bepaald wat er berekend moet worden. Het d stuk beschrijft waar het resultaat naar toe moet en het j stuk bepaald welke instructie als volgende uitgevoerd moet worden.\nC instructie Bron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/020_ent_arch/",
	"title": "Entiteiten en architecturen",
	"tags": [],
	"description": "",
	"content": "De VHDL code van elk bouwblok bevat een\ninterface beschrijving: entity, functie beschrijving: architecture. Voorbeeld entity and_or_poort is port( a, b, d: in bit; e: out bit); end and_or_poort; architecture arch of and_or_poort is signal c: bit; begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; entity entity = beschrijving van de interface\nentity and_or_poort is port( a, b, d: in bit; e: out bit); end and_or_poort; entity entity ports Elke poort heeft:\neen naam in dit voorbeeld: a,b,d,e een mode in dit voorbeeld: in, out een type in dit voorbeeld: bit namen in VHDL Namen voldoen aan de volgende eisen:\nbestaan uit letters, cijfers en _ beginnen met een letter niet eindigen met een _ geen twee _ na elkaar geen gereserveerde woorden zoals bv. \u0026ldquo;entity\u0026rdquo; Namen zijn niet case sensitive.\nmodes van ports Belangrijkste modes:\nin: ingang out: uitgang inout: in- en uitgang buffer: uitgang die intern ook gebruikt wordt voorbeeld: and_or_poort waarbij we c ook als uitgang willen entity and_or_poort is port( a, b, d: in bit; c: buffer bit; e: out bit); end and_or_poort; architecture arch of and_or_poort is begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; gebruik van buffer Het gebruik van de mode buffer kan vermeden worden door een intern signaal aan te maken en dit te verbinden met de uitgang.\nVolgende twee codes zijn identiek:\nentity and_or_poort is port( a, b, d: in bit; c: buffer bit; e: out bit); end and_or_poort; architecture arch of and_or_poort is begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; entity and_or_poort is port( a, b, d: in bit; c, e: out bit); end and_or_poort; architecture arch of and_or_poort is signal c_intern: bit; begin c_intern \u0026lt;= a and b; e \u0026lt;= c_intern or d; c \u0026lt;= c_intern; end arch; architecture De architecture beschrijft het gedrag. Een architecture moet verbonden zijn met een specifieke entity. Een entity kan meerdere architectures hebbben. architecture arch of and_or_poort is signal c: bit; begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; signals Om interne data voor te stellen, worden signals gebruikt. Een signal is van een bepaald type maar heeft geen mode. Namen van signalen: zelfde voorwaarden als namen van entity ports. Voorbeeld: signal c: bit architecture arch of and_or_poort is signal c: bit; begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; commentaar in VHDL Je kan iets in commentaar zetten door er 2 keer een - voor te zetten.\n-- dit is een regel commentaar z \u0026lt;= a -- dit kan ook op het einde van de regel "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/",
	"title": "ISA",
	"tags": [],
	"description": "",
	"content": "ISA ISA staat voor Instruction set architecture en beschrijft hoe instructies moeten worden opgebouwd voor de CPU.\nAlle instructies zijn 16 bit in de cpu. Er is de mogelijkheid om A instructies en C instructies te doen. A instructies dienen om een waarde in register A in te laden, C instructies doet het meeste werk. Alle informatie kan je ook terugvinden op de site van nand2tetris.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/020_nand/",
	"title": "NAND poort",
	"tags": [],
	"description": "",
	"content": "De volgende stap is de beschrijving van een logisch NAND poort. Hiervoor maak je een nieuwe component aan in het Vivado project. Het grootste deel van de code van de invertor kunnen we overnemen als startpunt voor deze beschrijving.\nWe passen de entity aan zodat we 2 inputs hebben in plaats van 1. De behuizing van de nieuwe component zegt nu dat er 3 pinnen zijn: 2 input pinnen en 1 output pin.\nUiteraard moet het gedrag van deze component ook aangepast worden. In de architecture schrijven we dat we een NAND operatie willen doen. De basis poort NAND is ook beschikbaar als keyword in VHDL.\n-------------------------------- -- Revision Date Author Comments -- v0.2 20240118 VlJo Initial version -------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity nand_gate is Port ( A : in std_logic; B : in std_logic; Z : out std_logic ); end nand_gate; architecture Behavioral of nand_gate is -- (DE-)LOCALISING IN/OUTPUTS signal A_i : STD_LOGIC; signal B_i : STD_LOGIC; signal Z_i : STD_LOGIC; begin -------------------------------- -- (DE-)LOCALISING IN/OUTPUTS -------------------------------- A_i \u0026lt;= A; B_i \u0026lt;= B; Z \u0026lt;= Z_i; -------------------------------- -- COMBINATORIAL -------------------------------- Z_i \u0026lt;= A_i nand B_i; end Behavioral; NAND gate Nog enkele bijkomende opmerkingen: VHDL is case-insensitive. Je mag dus hoofdletters en kleine letters verwisselen. commentaar wordt vooraf gegaan van 2 min-tekens -- Het is good-practice om niet meteen te werken met de in- en uitgangen, maar met lokale signalen. Daarom wordt in dit voorbeeld deze \u0026ldquo;vertaalslag\u0026rdquo; gemaakt. commentaar kan NOOIT kwaad Voor deze simpele voorbeelden lijkt het banaal om de link met de discrete component (en de bijhorende schematic) te leggen. Een goede designer verliest echter het volledige schema NOOIT uit het oog.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/020_registers/",
	"title": "Registers",
	"tags": [],
	"description": "",
	"content": "Een register wordt meestal gebruikt om data op te slaan. Een simpel register is een waar je data in kan laden en dan de data kunt uitlezen. Wanneer het load signaal hoog is wordt op de stijgende flank van de clock de data van de D ingang op de uitgang Q gezet.\nRegister Parallel in, parallel out "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/030_shift_registers/sipo/",
	"title": "SIPO",
	"tags": [],
	"description": "",
	"content": "Serial in, parallel out is een shift register dat gebruikt wordt voor data ontvangst. Meestal komt de data serieel binnen en vaak heeft de volgende stap de data parallel nodig.\nSIPO shift register Je kan zelf proberen de beschrijving te maken in VHDL\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/020_status_codes/",
	"title": "Status codes ALU",
	"tags": [],
	"description": "",
	"content": "In werkelijkheid gaat men niet rechtstreeks instructies aan een ALU geven, maar meer de status wat de ALU moet hebben.\nOnze ALU heeft 2 ingang van 16-bit registers. Onze ALU geeft ook status codes uit die we later in de processor nog gebruiken. "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/910_zelfstudie_fsm/020_voorbeeld_verkeerslicht/",
	"title": "Voorbeeld verkeerslicht",
	"tags": [],
	"description": "",
	"content": "Voorbeeld Moore FSM: verkeerslichten In rst_state zijn alle uitgangen laag (geen enkel licht brandt). In green_state is de green uitgang hoog en de rest laag (het groen licht brandt). In yellow_state is de yellow uitgang hoog en de rest laag (het oranje licht brandt). In red_state is de red uitgang hoog en de rest laag (het rood licht brandt). We kiezen ervoor om enkel vanuit red_state de mogelijkheid te voorzien om naar rst_state te gaan. FSM schematisch: States type my_state is (rst_state, green_state, yellow_state, red_state); signal next_state, state: my_state; Next state functie p_next: process(state, rst) begin case state is when rst_state =\u0026gt; if rst = \u0026#39;1\u0026#39; then next_state \u0026lt;= rst_state; else next_state \u0026lt;= green_state; end if; when green_state =\u0026gt; next_state \u0026lt;= yellow_state; when yellow_state =\u0026gt;next_state \u0026lt;= red_state; when red_state =\u0026gt; if rst = \u0026#39;1\u0026#39; then next_state \u0026lt;= rst_state; else next_state \u0026lt;= green_state; end if; when others =\u0026gt; next_state \u0026lt;= rst_state; end case; end process; state register p_reg: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then state \u0026lt;= next_state; end if; end process; Output functie p_out: process(state) begin case state is when rst_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; when green_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;1\u0026#39;; when yellow_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;1\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; when red_state =\u0026gt; red \u0026lt;= \u0026#39;1\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; when others =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; end case; end process; Opdracht: Pas de FSM voor de aansturing van verkeerslichten aan zodat er vanuit elke toestand naar rst_state kan worden gesprongen. Teken het nieuwe toestandsdiagramma. Schrijf de nieuwe next state functie (de output functie verandert niet)\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/025_and/",
	"title": "AND poort",
	"tags": [],
	"description": "",
	"content": "Heb gÃ©Ã©n schrik van deze titel. We gaan zeker niet alle componenten 1-voor-1 afgaan ðŸ˜ƒ.\nUiteraard gaan complexere designs moeilijk te beschrijven zijn in Ã©Ã©n enkel bestand. Componenten kunnen hergebruikt worden in andere componenten. Laat ons als voorbeeld een AND poort bouwen met behulp van de eerder geziene NAND poort en de invertor. Het schema van ons design ziet er dus als volgt uit.\nDe AND gate, gebouwd met behulp van een NAND en een invertor -------------------------------- -- KU Leuven - ESAT/COSIC - ES\u0026amp;S -------------------------------- -- Module Name: and_gate - Behavioural -- Project Name: Digitale elektronische schakelingen -- Description: Een voorbeeld van een and-gate, gebouwd -- met een nand en een invertor. -- -- Revision Date Author Comments -- v0.1 20240118 VlJo Initial version -- -------------------------------- library IEEE; -- gebruik de package STD_LOGIC_1164 uit de library use IEEE.STD_LOGIC_1164.ALL; entity and_gate is port( A: IN STD_LOGIC; B: IN STD_LOGIC; Z: OUT STD_LOGIC ); end entity and_gate; architecture Behavioural of and_gate is -- COMPONENT DECLARATIONS component inverter is port( A: IN STD_LOGIC; Z: OUT STD_LOGIC ); end component inverter; component nand_gate is port( A: IN STD_LOGIC; B: IN STD_LOGIC; Z: OUT STD_LOGIC ); end component nand_gate; -- (DE-)LOCALISING IN/OUTPUTS signal A_i : STD_LOGIC; signal B_i : STD_LOGIC; signal Z_i : STD_LOGIC; -- INTERNAL SIGNALS signal x : STD_LOGIC; begin -------------------------------- -- (DE-)LOCALISING IN/OUTPUTS -------------------------------- A_i \u0026lt;= A; B_i \u0026lt;= B; Z \u0026lt;= Z_i; -------------------------------- -- COMBINATORIAL -------------------------------- nand_gate_inst00: component nand_gate port map( A =\u0026gt; A_i, B =\u0026gt; B_i, Z =\u0026gt; X ); inverter_inst00: component inverter port map( A =\u0026gt; X, Z =\u0026gt; Z_i ); end Behavioural; De beschrijving van deze AND poort begint met het gebruiken van een package (STD_LOGIC_1164) uit een library (IEEE).\nVervolgens is er opnieuw de entity block die aangeeft dat dit design 2 ingangspinnen heeft en 1 uitgangspin.\nIn de architecture verschijnt er iets nieuws. Tussen architecture en begin kunnen er declaraties gebeuren. Dit kunnen zowel declaraties zijn van signalen als van compontenten.\nAls er andere entities gebruikt gaan worden, dan moeten we aangeven hoe deze er uit zien. Volgens ons schema gaan we gebruik maken van een NAND poort van en van een invertor. Deze twee component dienen dus gedeclareerd te worden.\nMerk op dat een component-declaratie exact hetzelfde beschreven wordt als de entity van de component zelf. Vervang het woordje entity door component.\nDe declaratie van een signaal is simpelweg duidelijk maken dat er een draadje gebruikt gaat worden, van een bepaald type en met een bepaalde naam.\nEen component instantiÃ«ren Volgens het design dienen we 2 componenten te gebruiken. Beide zijn hierboven reeds gedeclareerd. Deze declaratie is enkel om de tools duidelijk te maken hoe deze component er uit ziet.\nTussen de begin en end van de architecture kan er een instantiatie gemaakt worden van reeds gedeclareerde componenten.\nBi het instantieren kan er een naam gegeven worden aan de instantiatie. In het voorbeeld zijn de anmen nand_gate_inst00 en inverter_inst00. Na de naamgeving wordt duidelijk gemaakt over welke component het gaat (component nand_gate). Uiteindelijk moet er port map gebeuren. Iedere in- en uitgang moet ergens aan gehangen worden. Dit kan soms een beetje verwarrend lijken, maar het idee is dat er voor iedere in- en uitgang het volgende staat:\nLINKS =\u003e RECHTS (komma) LINKS staat de naam van de poort van de component, RECHTS staat de naam van het signaal dat hierop aangesloten wordt.\nVerschillende poorten worden gescheiden door een komma (,). Dit wilt dus zeggen dat er na de laatste mapping geen komma meer mag volgen.\nIn de bovenstaande beschrijving van de AND poort gebruiken we een NAND en een INV. Voor de volledigheid geven we nog even mee dat er ook een keyword AND bestaat: Z_i \u0026lt;= A_i AND B_i; was dus een perfect alternatief geweest ðŸ˜‰.\nAlle lijnen \u0026hellip; tegelijk In tegenstelling tot alle software die jullie tot hier toe geprogrameerd hebben, is er Ã©Ã©n heel belangrijk, conceptueel verschil met deze hardware beschrijving. Iedere lijn tussen de begin en end van de architecture wordt TEGELIJKERTIJD uitgevoerd. Het kan uiteraard (zoals in dit voorbeeld) dat het resultaat van Ã©Ã©n blok afhangt van het resultaat van een ander blok, maar zowel de NAND-gate als de invertor zijn tegelijkertijd aan het werken.\nDenk nog eens terug aan de beschrijving op de MUDEC. Het IC met de AND poort werkt ook simultaan met het IC met de invertor.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/025_2scompliment/",
	"title": "2s Compliments",
	"tags": [],
	"description": "",
	"content": "Het is belangrijk om te weten dat 2\u0026rsquo;s compliment wordt gebruikt zodat ge met dezelfde hardware kan optellen als aftrekken. Om bij 2\u0026rsquo;s compliment van een positief naar negatief getal te gaan of andersom moet je alles inverteren en +1 doen.\nWikipedia heeft ook goede uitleg over 2\u0026rsquo;s compliment.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/",
	"title": "3. SequentiÃ«le logica",
	"tags": [],
	"description": "",
	"content": "SequentiÃ«le logica Clock Vanaf nu gaan we met een clock werken. Alles gebeurd op een stijgende (of dalende) flank van een clock.\nAls je een computer of laptop koopt staat er vaak x.yGHz. Dat is de klok van de processor.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/030_c_instructie_comp/",
	"title": "C instructie compute",
	"tags": [],
	"description": "",
	"content": "In onderstaande figuur zien u de waarheidstabel van het c en a stuk van de instructie. Wanneer het a stuk gelijk is aan 1 dan gebruikt het een stuk geheugen van het geheugen address. Dit is de input inM van het schema.\nC instructie compute waarheidstabel Bron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/030_hierachie/",
	"title": "hiÃ«rarchie",
	"tags": [],
	"description": "",
	"content": "het is mogelijk om een hiÃ«rarchie in te bouwen. Een bouwblok kan een instantie van een andere bouwblok bevatten.\nentity and_or_xor_poort is port( a, b, c, d: in bit; e: out bit); end and_or_xor_poort; architecture arch of and_or_xor_poort is component and_or_poort is --declaratie van and_or poort port( a, b, d: in bit; e: out bit); end component; signal f: bit; begin inst_and_or_poort: and_or_poort --instantie van and_or poort port map( a =\u0026gt; b, b =\u0026gt; a, d =\u0026gt; c, e =\u0026gt; f); e \u0026lt;= d xor f; end arch; \u0026lt;figure\u0026gt;\u0026lt;img src=\u0026quot;/images/zelfstudie/and_or_xor.png\u0026quot;/\u0026gt; \u0026lt;/figure\u0026gt; Een component moet eerst gedeclareerd zijn alvorens hem te instantiÃ«ren. De component declaratie heeft dezelfde ports als de entity declaratie van het bijhorend bouwblok.\nAlternatief kan ook geÃ¯nstantieerd worden als volgt.\ninst_and_or_poort: and_or_poort port map(b, a, c, f); Als oefening kan je zelf eens de volgende componenten maken â€¢ and-poort â€¢ or-poort â€¢ invertor â€¢ een multiplexer die gebruikt maakt van bovenstaande componenten Dit kan je dan zelf eens simuleren in Vivado\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/030_opdracht_alu/",
	"title": "Opdracht 4: ALU",
	"tags": [],
	"description": "",
	"content": "De ALU die je moet maken voor deze opdracht ziet er zo uit. Ingangen x en y zijn 16 bits. De input status bits zijn zx (zero x) ,nx (negate x), zy (zero y), ny (negate y), f (function), no (negate output). De output status zijn zr (zero) en ng (negativee).\nLater zetten we de input status code juist op basis van de binnenkomende instructie en optioneel doen we iets met de output status codes.\nDe opdracht is om zelf een ALU te maken die aan onderstaande waarheidstabel voldoet.\nBron: nand2tetris Een ALU is volledig combinatorisch.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/030_shift_registers/piso/",
	"title": "PISO",
	"tags": [],
	"description": "",
	"content": "Een parallel in, serial out shift register wordt gebruikt als ge parallel data hebt en het serieel wil doorsturen. Hier hebben we wel een load signal nodig om de data in te laden en multiplexer om te zorgen dat de data ook in de flip-flops kan geraken.\nPISO shift register library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity PISO_shift_register is Port (clk, load: in std_logic; D_Vector: in std_logic_vector(3 downto 0); Y: out std_logic); end PISO_shift_register; architecture Behavioral of PISO_shift_register is signal buf: std_logic_vector(3 downto 0); begin SEQ: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if load = \u0026#39;1\u0026#39; then buf \u0026lt;= D_vector; else buf(3 downto 1) \u0026lt;= buf(2 downto 0); buf(0) \u0026lt;= \u0026#39;-\u0026#39;; --in de meeste toepassingen maakt het niet uit welke bit er uit komt als de buffer leeg is end if; end if; end process; Y \u0026lt;= buf(3); end Behavioral; VHDL heeft onderstaande waardes voor std_logic \u0026lsquo;U\u0026rsquo; Uninitialized \u0026lsquo;X\u0026rsquo; Forcing Unknown \u0026lsquo;0\u0026rsquo; Forcing 0 \u0026lsquo;1\u0026rsquo; Forcing 1 \u0026lsquo;Z\u0026rsquo; High Impedance \u0026lsquo;W\u0026rsquo; Weak Unknown \u0026lsquo;L\u0026rsquo; Weak 0 \u0026lsquo;H\u0026rsquo; Weak 1 \u0026lsquo;-\u0026rsquo; Don\u0026rsquo;t Care\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/030_shift_registers/",
	"title": "Shift registers",
	"tags": [],
	"description": "",
	"content": "Shift registers Er zijn verschillende types aan shift registers. Er is de keuze om serieel of parallel in te laden en de keuze om serieel of parallel uit te lezen.\nSoorten shift registers Bron: electronics-club "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/030_simulatie/",
	"title": "Simulatie",
	"tags": [],
	"description": "",
	"content": "Hoe kan er nu getest worden of onze nand poort correct werkt? We zouden een ASIC kunnen maken, maar dat zou een veel te dure en tijdrovende manier zijn.\nEen realistischere manier is om het design te implementeren op een FPGA, maar er is nog een gemakkelijkere en nuttigere manier: testbenches.\nHet idee achter een testbench is dat er \u0026ldquo;toestellen\u0026rdquo; zijn die inputs (ook stimuli genoemd) kunnen genereren. Vervolgens kunnen de waveforms van het hele design visueel geanalyseerd worden Ã©n kan de output van een component geverifieerd worden.\nIn dit opleidingsonderdeel krijgen jullie vaak de testbenches, maar het is goed om deze zelf aan te passen of uit te breiden.\nVoorbeeld: testbench voor een NAND poort Maken van een testbench Met onderstaande testbench kunnen we testen of onze nand poort werkt. Er moet een nieuwe simulation source aangemaakt worden en onderstaande testbench dient hierin geplakt te worden. Merk op dat ook de testbench geschreven is in (V)HDL.\nCommentaar Alhoewel dit geen verplicht stuk is, is het altijd nuttig om commentaar te voorzien.\nGebruik packages Deze testbench begint, net zoals de componenten, met het gebruiken van een package (STD_LOGIC_1164) uit een library (IEEE). Dit is uiteraard nodig omdat we anders geen definitie hebben van wat een STD_LOGIC type is.\nEen lege entitity Vervolgens is er ook een entity block. Merk hier zeker bij op dat een testbench typisch GEEN input en/of output poorten heeft.\nDeclaraties In de architecture gebeuren opnieuw eerst enkele declaraties. Zowel de component als de gebruikte signalen dienen gedeclareerd te worden.\nDUT Er wordt een component instantiatie gemaakt van de nand_gate in deze testbench. De naam van deze instantie is DUT, wat een acronym is van Device Under Test. UUT (Unit Under Test) wordt ook soms gebruikt\nStimuli Tenslotte is er nog Ã©Ã©n blok dat de stimuli beschrijft. Dit is een speciaal soort blok (een process) waar we later nog op terug komen. Wat er tussen de begin en end van een process beschreven staat, wordt sequentieel overlopen (hiermee wordt bedoeld: zoals bij een C-programma). Wees er echter van bewust dat de hele process-block TEGELIJKERTIJD loopt met de DUT.\nDe correcte werking van de NAND poort wordt in deze testbench nagegaan door alle mogelijke logische combinaties aan te leggen aan de ingangen van nullen en enen.\n-------------------------------- -- KU Leuven - ESAT/COSIC - ES\u0026amp;S -------------------------------- -- Module Name: nand_tb - Behavioural -- Project Name: Digitale eletronische schakelingen -- Description: Testbench for nand -- -- Revision Date Author Comments -- v1.0 20240118 VlJo Initial version -- -------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- use IEEE.NUMERIC_STD.ALL; entity nand_tb is end entity nand_tb; architecture Behavioural of nand_tb is component nand_gate is port( A: IN STD_LOGIC; B: IN STD_LOGIC; Z: OUT STD_LOGIC ); end component nand_gate; signal input_a, input_b : STD_LOGIC; signal output_z : STD_LOGIC; begin -------------------------------- -- STIMULI -------------------------------- PSTIM: process begin input_a \u0026lt;= \u0026#39;0\u0026#39;; input_b \u0026lt;= \u0026#39;0\u0026#39;; wait for 10 ns; input_a \u0026lt;= \u0026#39;1\u0026#39;; input_b \u0026lt;= \u0026#39;0\u0026#39;; wait for 10 ns; input_a \u0026lt;= \u0026#39;0\u0026#39;; input_b \u0026lt;= \u0026#39;1\u0026#39;; wait for 10 ns; input_a \u0026lt;= \u0026#39;1\u0026#39;; input_b \u0026lt;= \u0026#39;1\u0026#39;; wait for 10 ns; wait; end process; -------------------------------- -- DUT -------------------------------- DUT: component nand_gate port map( A =\u0026gt; input_a, B =\u0026gt; input_b, Z =\u0026gt; output_z ); end Behavioural; Om een testbench toe te voegen aan het Vivado project is het belangrijk erop te letten dat je een Simulation source toevoegd. In deze testbench kan je vervolgens bovenstaande code plakken.\nRunnen van een testbench Als alle code beschreven is, kan de bovenstaante simulatie uitgevoerd worden. Er zijn meerdere manieren om een simulatie te starten en deze zul je ontdekken doorheen de labs.\nDe gemakkelijkste manier is om in de Flow Navigator (de verticale balk aan de linkerkant van het scherm) te klikken op: Run simulation. Als alles goed loop zou je (ongeveer) onderstaand scherm moeten krijgen.\nSimulatie van de nand gate met Vivado Je ziet hierin de inputs en de output van de DUT. De tijd verstrijkt over de X-as. Als beide inputs of Ã©Ã©n van beide inputs \u0026lsquo;hoog\u0026rsquo; is, is de uitgang ook \u0026lsquo;hoog\u0026rsquo;. Indien beide ingangen \u0026lsquo;hoog\u0026rsquo; zijn, is de uitgang \u0026rsquo;laag\u0026rsquo;.\nDat is exact wat een NAND poort moet doen !! (gelukkig)\nAls het design gesimuleerd wordt met een open-source simulator krijgen we een identiek resultaat.\nSimulatie van de nand gate met GHDL en GTKWave "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/910_zelfstudie_fsm/030_voorbeeld_timer/",
	"title": "Voorbeeld verkeerslicht timer",
	"tags": [],
	"description": "",
	"content": "Voorbeeld Mealy FSM: verkeerslichten met timer We voegen twee tellers toe om ervoor te zorgen dat de verkeerslichten langer rood en groen blijven dan oranje.\nWe veronderstellen dat de tellers op nul blijven staan zolang het start signaal hoog is. Als het start signaal laag wordt, telt de overeenkomstige teller op totdat een maximum is bereikt. Bij de korte teller is dit maximum (\u0026ldquo;0111\u0026rdquo;) kleiner dan bij de lange teller (\u0026ldquo;1111\u0026rdquo;). Bij het bereiken van het maximum wordt het ready signaal hoog. FSM schematisch: Teller met maximum waarde als parameter library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity teller is generic( max_waarde: std_logic_vector(3 downto 0)); port( clk, start: in std_logic; ready: out std_logic); end teller; architecture arch of teller is signal tel_waarde: std_logic_vector(3 downto 0); begin p_teller: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if start = \u0026#39;1\u0026#39; then tel_waarde \u0026lt;= \u0026#34;0000\u0026#34;; ready \u0026lt;= \u0026#39;0\u0026#39;; elsif tel_waarde = max_waarde then tel_waarde \u0026lt;= \u0026#34;0000\u0026#34;; ready \u0026lt;= \u0026#39;1\u0026#39;; else tel_waarde \u0026lt;= tel_waarde + 1; ready \u0026lt;= \u0026#39;0\u0026#39;; end if; end if; end process; end arch; Datapad library ieee; use ieee.std_logic_1164.all; entity datapad is port( clk, start_kort, start_lang: in std_logic; ready_kort, ready_lang: out std_logic); end datapad; architecture arch of datapad is component teller is generic(max_waarde: std_logic_vector(3 downto 0)); port( clk, start: in std_logic; ready: out std_logic); end component; begin teller_lang: teller generic map(max_waarde =\u0026gt; \u0026#34;1111\u0026#34;) port map( clk =\u0026gt; clk, start =\u0026gt; start_lang, ready =\u0026gt; ready_lang); teller_kort: teller generic map(max_waarde =\u0026gt; \u0026#34;0111\u0026#34;) port map( clk =\u0026gt; clk, start =\u0026gt; start_kort, ready =\u0026gt; ready_kort); end arch; In het datapad wordt de parameteriseerbare teller twee maal geÃ¯nstantieerd. In de eerste instantiatie wordt de maximale waarde ingesteld op \u0026ldquo;1111\u0026rdquo;. In de tweede instantiatie wordt de maximale waarde ingesteld op \u0026ldquo;0111\u0026rdquo;. next state functie p_next: process(state, rst, ready_lang, ready_kort) begin if rst = \u0026#39;1\u0026#39; then next_state \u0026lt;= rst_state; else case state is when rst_state =\u0026gt; next_state \u0026lt;= green_state; when green_state =\u0026gt; if ready_lang = \u0026#39;1\u0026#39; then next_state \u0026lt;= yellow_state; else next_state \u0026lt;= green_state; end if; when yellow_state =\u0026gt; if ready_kort = \u0026#39;1\u0026#39; then next_state \u0026lt;= red_state; else next_state \u0026lt;= yellow_state; end if; when red_state =\u0026gt; if ready_lang = \u0026#39;1\u0026#39; then next_state \u0026lt;= geen_state; else next_state \u0026lt;= red_state; end if; when others =\u0026gt; next_state \u0026lt;= rst_state; end case; end if; end process; state register p_reg: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then state \u0026lt;= next_state; end if; end process; Output functie p_out: process(state, ready_lang, ready_kort) begin case state is when rst_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; start_lang \u0026lt;= \u0026#39;1\u0026#39;; start_kort \u0026lt;= \u0026#39;0\u0026#39;; when green_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;1\u0026#39;; start_lang \u0026lt;= \u0026#39;0\u0026#39;; if ready_lang = \u0026#39;1\u0026#39; then start_kort \u0026lt;= \u0026#39;1\u0026#39;; else start_kort \u0026lt;= \u0026#39;0\u0026#39;; end if; when yellow_state =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;1\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; start_kort \u0026lt;= \u0026#39;0\u0026#39;; if ready_kort = \u0026#39;1\u0026#39; then start_lang \u0026lt;= \u0026#39;1\u0026#39;; else start_lang \u0026lt;= \u0026#39;0\u0026#39;; end if; when red_state =\u0026gt; red \u0026lt;= \u0026#39;1\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; start_kort \u0026lt;= \u0026#39;0\u0026#39;; if ready_lang = \u0026#39;1\u0026#39; then start_lang \u0026lt;= \u0026#39;1\u0026#39;; else start_lang \u0026lt;= \u0026#39;0\u0026#39;; end if; when others =\u0026gt; red \u0026lt;= \u0026#39;0\u0026#39;; yellow \u0026lt;= \u0026#39;0\u0026#39;; green \u0026lt;= \u0026#39;0\u0026#39;; start_lang \u0026lt;= \u0026#39;0\u0026#39;; start_kort \u0026lt;= \u0026#39;0\u0026#39;; end case; end process; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/031_synthesisable/",
	"title": "Synthetiseerbaar",
	"tags": [],
	"description": "",
	"content": "Synthesisable subset Tot hier hebben we gekeken naar de beschrijving van enkele discrete componenten. Deze componenten hebben beschreven in VHDL. Daarnaast hebben we een eerste testbench gemaakt ter verificatie van het ontwerp. Ook deze testbench is beschreven in VHDL. Dit is wellicht een goed moment om even aan te halen dat er ook andere HDL (hardware description languages) bestaan. Wellicht is de meest bekende (en meest gebruikte) taal verilog. De meest recente, wijd-verspreide taal is SystemVerilog, welke (zoals de naam doet vermoeden) gebaseeerd is op verilog. Dan zijn er ook nog HDLs die naar software talen leunen zoals: SystemC (C-like), MyHDL (Python-like) of Lava (Haskell-like).\nHet is belangrijk om te weten dat niet alle (V)HDL code synthesisable is. Wat wordt daarmee bedoeld?\nOf er nu voor FPGA of ASIC ontwikkeld wordt, de eerste stap van de toolchain is Synthesis. Tijdens de synthese wordt de HDL omgezet in een netlist. Dit is feitelijk niets anders dan een lijst van electronische componenten samen met een set van hoe deze verbonden zijn. Dit wilt dus zeggen: er moet een werkelijke component zijn voor (een deel van) de beschrijving.\nAlle keywords en constructies van een HDL waarvoor een fysieke implementatie bestaat wordt synthetiseerbare code genoemd:\nkeyword AND: is een beschrijving voor een logische poort poort richting IN: is een beschrijving voor een richting van een poort Z_i \u0026lt;= x: is het leggen een draadje tussen de draadjes Z_i en x In de testbench hebben we constructie gebruikt zoals wait for 10 ns;. Voor deregelijke instructies bestaat er geen fysieke implementatie. Deze code noemen we (surprise, surprise): niet-synthetiseerbare code.\nQuasi alle hardware beschrijvingstalen hebben zowel de mogelijkheid tot het schrijven van synthetiseerbare en niet-synthetiseerbare code. Dit eerste is voor designs te beschrijven, terwijl het tweede is om designs te testen.\nEnkele voorbeelden van niet-synthetiseerbare code: wait for 10ns; wait until ready = \u0026#39;1\u0026#39;; for i in 1 to 10 loop test_signaal \u0026lt;= NOT test_signaal; wait for 10ns; end loop; ..."
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/",
	"title": "4. ALU",
	"tags": [],
	"description": "",
	"content": "ALU Image courtesy: pexels - Pixabay "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/040_c_instructie_destination/",
	"title": "C instructie destination",
	"tags": [],
	"description": "",
	"content": "In onderstaande tabel staat beschreven waar de uitkomst van de bewerking wordt opgeslagen.\nC instructie aankomst waarheidstabel Bron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/040_libraries/",
	"title": "Libraries",
	"tags": [],
	"description": "",
	"content": " Een library kan meerdere packages bevatten.\nEen package bevat 1 of meer van onderstaande middelen.\ntypes constanten functies procedures Een VHDL module kan gebruik maken van 1 of meerdere packages Voorbeeld:\nlibrary library1; use library1.pack2.all; library library2; use library2.pack4.all; entity ... architecture... \u0026ldquo;std\u0026rdquo; library Een verwijzing naar de package \u0026ldquo;standard\u0026rdquo; in de library \u0026ldquo;std\u0026rdquo; is steeds impliciet aanwezig. Volgende twee codes zijn identiek.\nentity and_or_poort is port( a, b, d: in bit; e: out bit); end and_or_poort; architecture arch of and_or_poort is signal c: bit; begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; library std; use std.standard.all; -- geeft aan wat we precies willen gebruiken van deze package entity and_or_poort is port( a, b, d: in bit; e: out bit); end and_or_poort; architecture arch of and_or_poort is signal c: bit; begin c \u0026lt;= a and b; e \u0026lt;= c or d; end arch; Een stuk code van de standard package.\npackage STANDARD is --opsomming types type BOOLEAN is (FALSE, TRUE); type BIT is (\u0026#39;0\u0026#39;, \u0026#39;1\u0026#39;); type CHARACTER is ( -- opsomming ASCII characters); type INTEGER is range -- implementation defined; --arrays: samengestelde types waarvan de range moet ingesteld worden type STRING is array (POSITIVE range \u0026lt;\u0026gt;) of CHARACTER; type BIT_VECTOR is array (NATURAL range \u0026lt;\u0026gt;) of BIT; ... end STANDARD;"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/010_intro_vhdl/040_opdracht/",
	"title": "Opdracht 1: OR gate",
	"tags": [],
	"description": "",
	"content": "Als eerste opdracht in deze labo\u0026rsquo;s gaan jullie zelf een OR gate maken. Maak hiervoor een nieuw bestand aan waarin je de beschrijving kwijt kan. Om te weten of de implementatie werkt, moet er ook een testbench geschreven worden. Deze kan dan gebruiken om het design te simuleren.\nDe schematic voor de OR poort (voor zij die het vergeten zouden zijn) is:\nOR gate Opleveren Om deze opdracht op te leveren moeten jullie volgende bestanden indienen via Toledo:\nÃ©Ã©n (of meerdere) bestanden met het design Ã©Ã©n bestand met de testbench [OPTIONEEL] een markdown file met nodige uitleg Deze laatste is misschien nog niet nuttig voor deze opdracht, maar mogelijks wel voor latere opdrachten. Deze file geeft je de mogelijkheid om extra info mee te sturen.\nLaad enkel de bovenvernomende bestanden op in Toledo. Het is NIET de bedoeling om een volledig Vivado project te zippen en in te dienen !!\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/030_shift_registers/pipo/",
	"title": "PIPO",
	"tags": [],
	"description": "",
	"content": "Bij parallel in, parallel out register (PIPO) komt op de ingang op de uitgang met 1 clock cyclus vertraging.\nPIPO shift register Bron: electronics-club "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/040_reset/",
	"title": "Reset",
	"tags": [],
	"description": "",
	"content": "Vaak is het gewenst om een reset knop te hebben om alles terug naar een geweten begintoestand te brengen. Hier zijn typisch 2 manier om dit te doen, een synchrone reset of een asynchrone reset.\nasynchrone reset Onderstaand voorbeeld is van een D flip-flop met asynchrone reset, Je ziet hier dat de reset onderdeel is van de sensitivity list. De reset staat hier als eerste in het process. synchrone reset Onderstaand voorbeeld is van een D flip-flop met synchrone reset, Je ziet hier dat de reset geen onderdeel is van de sensitivity list. De reset staat hier na de if van de stijgende flank van de clock. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity asynchronous_reset is Port (input, clock, reset: in std_logic; output: out std_logic); end asynchronous_reset; architecture Behavioral of asynchronous_reset is begin SEQ: process(clock,reset) begin if reset = \u0026#39;1\u0026#39; then output \u0026lt;= \u0026#39;0\u0026#39;; else if clock\u0026#39;event and clock = \u0026#39;1\u0026#39; then output \u0026lt;= input; end if; end if; end process; end Behavioral; \u0026lt;/div\u0026gt; \u0026lt;div class=\u0026quot;column\u0026quot;\u0026gt; library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity synchronous_reset is Port (input, clock, reset: in std_logic; output: out std_logic); end synchronous_reset; architecture Behavioral of synchronous_reset is begin SEQ: process(clock) begin if clock\u0026#39;event and clock = \u0026#39;1\u0026#39; then if reset = \u0026#39;1\u0026#39; then output \u0026lt;= \u0026#39;0\u0026#39;; else output \u0026lt;= input; end if; end if; end process; end Behavioral; \u0026lt;/div\u0026gt; Voor sequentiÃ«le processen zijn er maximaal 2 signalen (clock en eventueel reset) die in de sensitivity list staan. Bij combinatorische processen zijn het alle signalen.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/040_alu/040_testbench_alu/",
	"title": "Testbench ALU",
	"tags": [],
	"description": "",
	"content": "De testbench om te testen of de ALU werkt is deze. Deze testbench wordt ook gebruikt om de opdracht te verbeteren!\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL; -- Uncomment the following library declaration if instantiating -- any Xilinx leaf cells in this code. --library UNISIM; --use UNISIM.VComponents.all; entity tb_ALU is -- Port ( ); end tb_ALU; architecture Behavioral of tb_ALU is component ALU is Port (zx, nx, zy, ny, f, no: in std_logic ; x, y: in std_logic_vector(15 downto 0); z : out std_logic_vector(15 downto 0); zr, ng: out std_logic); end component; signal zx, nx, zy, ny, f, no: std_logic ; signal x, y: std_logic_vector(15 downto 0); signal z : std_logic_vector(15 downto 0); signal zr, ng: std_logic; begin DUT: ALU port map( zx =\u0026gt; zx, nx =\u0026gt; nx, zy =\u0026gt; zy, ny =\u0026gt; ny, f =\u0026gt; f, no =\u0026gt; no, x =\u0026gt; x, y =\u0026gt; y, z =\u0026gt; z, zr =\u0026gt; zr, ng =\u0026gt; ng ); PROC: process begin zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000000000000000\u0026#34;; y \u0026lt;= \u0026#34;0000000000000000\u0026#34;; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; wait for 10ns; assert (z = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;0 werkt niet\u0026#34; severity failure; assert (zr = \u0026#39;1\u0026#39;) report \u0026#34;zr werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000011111111\u0026#34;; y \u0026lt;= \u0026#34;0011100111100110\u0026#34;; wait for 10ns; assert (z = \u0026#34;0000000000000001\u0026#34;) report \u0026#34;1 werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000000011111111\u0026#34;; y \u0026lt;= \u0026#34;0011100111100110\u0026#34;; wait for 10ns; assert (z = \u0026#34;1111111111111111\u0026#34;) report \u0026#34;-1 werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000110111111110\u0026#34;; y \u0026lt;= \u0026#34;0011100111100110\u0026#34;; wait for 10ns; assert (z = \u0026#34;0000110111111110\u0026#34;) report \u0026#34;x doorlaten werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000110111111110\u0026#34;; y \u0026lt;= \u0026#34;0011100101100110\u0026#34;; wait for 10ns; assert (z = \u0026#34;0011100101100110\u0026#34;) report \u0026#34;y doorlaten werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0011111111111111\u0026#34;; y \u0026lt;= \u0026#34;0011100101100110\u0026#34;; wait for 10ns; assert (z = \u0026#34;1100000000000000\u0026#34;) report \u0026#34;niet x werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0011111000001111\u0026#34;; y \u0026lt;= \u0026#34;0011011111111110\u0026#34;; wait for 10ns; assert (z = \u0026#34;1100100000000001\u0026#34;) report \u0026#34;niet y werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000000000111\u0026#34;; y \u0026lt;= \u0026#34;0011011111111110\u0026#34;; wait for 10ns; assert (z = \u0026#34;1111111111111001\u0026#34;) report \u0026#34;min x werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111111110\u0026#34;; wait for 10ns; assert (z = \u0026#34;1000000000000010\u0026#34;) report \u0026#34;min y werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;1\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111110110\u0026#34;; wait for 10ns; assert (z = \u0026#34;0000000000001000\u0026#34;) report \u0026#34;x+1 werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;1\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111111110\u0026#34;; wait for 10ns; assert (z = \u0026#34;0111111111111111\u0026#34;) report \u0026#34;y+1 werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000000000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111100000\u0026#34;; wait for 10ns; assert (z = \u0026#34;0111111111100111\u0026#34;) report \u0026#34;x+y werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;0\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;0\u0026#39;; x \u0026lt;= \u0026#34;0000111000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111100000\u0026#34;; wait for 10ns; assert (z = \u0026#34;0000111000000000\u0026#34;) report \u0026#34;x\u0026amp;y werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;1\u0026#39;; f \u0026lt;= \u0026#39;0\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000111000000111\u0026#34;; y \u0026lt;= \u0026#34;0111111111100000\u0026#34;; wait for 10ns; assert (z = \u0026#34;0111111111100111\u0026#34;) report \u0026#34;x|y werkt niet\u0026#34; severity failure; wait for 10ns; zx \u0026lt;= \u0026#39;0\u0026#39;; nx \u0026lt;= \u0026#39;1\u0026#39;; zy \u0026lt;= \u0026#39;0\u0026#39;; ny \u0026lt;= \u0026#39;0\u0026#39;; f \u0026lt;= \u0026#39;1\u0026#39;; no \u0026lt;= \u0026#39;1\u0026#39;; x \u0026lt;= \u0026#34;0000000000000010\u0026#34;; y \u0026lt;= \u0026#34;0000000000000100\u0026#34;; wait for 10ns; assert (z = \u0026#34;1111111111111110\u0026#34;) report \u0026#34;x-y werkt niet\u0026#34; severity failure; assert (ng = \u0026#39;1\u0026#39;) report \u0026#34;ng werkt niet\u0026#34; severity failure; wait for 10ns; wait; end process; end Behavioral; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/040_vectors/",
	"title": "Vectors",
	"tags": [],
	"description": "",
	"content": "Soms moet of wil je met arrays of groepen van bits werken. Natuurlijk gaat dit ook in VHDL en in VHDL worden dit vectors genoemd. Als we een array van 8 bits willen dan beschrijven we dat in Ã©Ã©n van de twee onderstaande opties.\nsignal result: std_logic_vector(7 downto 0); signal outcome: std_logic_vector(0 to 7); Een vector van 8 bits, Little Endian, met LSB en MSB aanduiding Stel dat we het getal 213 willen voorstellen. Hexadecimaal wordt dit 0xD5 en in binaire notatie is dit 0b11010101. Zoals in de meeste moderne Europese talen, lezen we van links naar rechts. Het cijfer 3 in 213 geeft het aantal eenheden mee. Dit cijfer heeft het minste gewicht en wordt het minst beduidend genoemd. De meest rechtse bit noemen we deze bit de minst-beduidende bit, of least significant bit (LSB), en deze staat rechts. Deze afspraak wordt Little endian genoemd. Indien we de LSB links zetten, spreken we van Big endiann.\nIs het sop de kool waard? Waarom zouden we daar nu moeilijk over doen? Denk eens na over de volgende twee regels C-code.\nunsigned char value_x[3] = {2, 1, 3}; unsigned char value_y = 213; Hieronder is een mooie illustratie van het verschil. Laat u niet ver(r)assen door het Endian-monster! Image courtesy: LinkedIn - ByteByteGo Wat is nu het verschil tussen result en outcome van de hierboven gedeclareerde signalen? De binaire vector 11010101 blijft altijd hetzelfde, bv de voorlaatste bit is een \u0026lsquo;0\u0026rsquo;. Het verschil zit hem in het indexeren. Deze bit is result(1) ofwel outcome(6). De waarde in de vector verandert niet!!\nVoorbeeld Als voorbeeld van het gebruik van vectoren wordt hieronder de code gegeven voor een 4-bit AND poort\n-------------------------------- -- KU Leuven - ESAT/COSIC - ES\u0026amp;S -------------------------------- -- Module Name: 4-bit and_gate - Behavioural -- Project Name: Digitale elektronische schakelingen -- Description: Een voorbeeld van een 4-bit and-gate. -- X geeft een bits-gewijze AND van A en B -- Z geeft een 4-bit and van A -- Revision Date Author Comments -- v0.1 20240118 VlJo Initial version -- -------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity fourbit_and_gate is port( A: IN STD_LOGIC_VECTOR(3 downto 0); B: IN STD_LOGIC_VECTOR(3 downto 0); X: OUT STD_LOGIC_VECTOR(3 downto 0); Z: OUT STD_LOGIC ); end entity fourbit_and_gate; architecture Behavioural of fourbit_and_gate is -- (DE-)LOCALISING IN/OUTPUTS signal A_i : STD_LOGIC_VECTOR(3 downto 0); signal B_i : STD_LOGIC_VECTOR(3 downto 0); signal X_i : STD_LOGIC_VECTOR(3 downto 0); signal Z_i : STD_LOGIC; begin -------------------------------- -- (DE-)LOCALISING IN/OUTPUTS -------------------------------- A_i \u0026lt;= A; B_i \u0026lt;= B; X \u0026lt;= X_i; Z \u0026lt;= Z_i; -------------------------------- -- COMBINATORIAL -------------------------------- Z \u0026lt;= A_i(0) AND A_i(1) AND A_i(2) AND A_i(3); X_i(0) \u0026lt;= A_i(0) AND B_i(0); X_i(1) \u0026lt;= A_i(1) AND B_i(1); X_i(2) \u0026lt;= A_i(2) AND B_i(2); X_i(3) \u0026lt;= A_i(3) AND B_i(3); -- wat ook mag is: --X_i \u0026lt;= A_i AND B_i; end Behavioural; Nog enkele bijkomende opmerkingen: een 4-bit vector moÃ©t niet altijd index 0 bevatten: signal voorbeeld : STD_LOGIC_VECTOR(4 downto 1) is ook geldig indexen worden geselecteerd met gewone haakjes \u0026lsquo;(\u0026rsquo; en \u0026lsquo;)\u0026rsquo; namen (van poorten, signalen, variabelen, entities, \u0026hellip;) moeten aan bepaalde voorwaarden voldoen: beginnen met een letter mogen voor de rest letters of cijfers bevatten mogen gÃ©Ã©n spaties of \u0026lsquo;-\u0026rsquo;-tekens bevatten een underscore (\u0026rsquo;_\u0026rsquo;) is toegestaan, maar niet als laatste karakter twee opeenvolgende underscores is niet toegestaan zijn hoofdletter-ongevoelig mogen geen keyword (signal, begin, procedure, \u0026hellip;) zijn er bestaan verschillende manieren om toekenningen te doen: bv \u0026ldquo;0001\u0026rdquo; aan Q_i Q_i \u0026lt;= \u0026ldquo;0001\u0026rdquo;; \u0026ndash; handig voor hardcoding Q_i \u0026lt;= (0 =\u0026gt; \u0026lsquo;1\u0026rsquo;, others =\u0026gt; \u0026lsquo;0\u0026rsquo;); \u0026ndash; handig voor langere vectoren Q_i(0) \u0026lt;= \u0026lsquo;1\u0026rsquo;; Q_i(1) \u0026lt;= \u0026lsquo;0\u0026rsquo;; Q_i(2) \u0026lt;= \u0026lsquo;0\u0026rsquo;; Q_i(3) \u0026lt;= \u0026lsquo;0\u0026rsquo;; \u0026ndash; handig bij ingewikkeldere designs "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/",
	"title": "5. CPU",
	"tags": [],
	"description": "",
	"content": "CPU Image courtesy: pexels - Shawn Stutzman "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/050_arrays/",
	"title": "Arrays",
	"tags": [],
	"description": "",
	"content": "Een range kan stijgend of dalend gekozen worden:\nx(2 to 6) y(7 downto 0) We kunnen verwijzen naar individuele elementen door een index te gebruiken:\nx(4) y(7) Voorbeeld:\nentity and_or_poort is port( a_vec: in bit_vector(2 downto 0); c_vec: out bit_vector(0 to 1)); end and_or_poort; architecture arch of and_or_poort is signal c_intern: bit; begin c_intern \u0026lt;= a_vec(2) and a_vec(1); c_vec(1) \u0026lt;= c_intern or a_vec(0); c_vec(0) \u0026lt;= c_intern: end arch; Toekenning van arrays Toekenning gebeurt op basis van positie, niet op basis van index. Voorbeeld:\nsignal x: bit_vector(2 to 6); signal y: bit_vector(7 downto 3); ... x \u0026lt;= y; Voorbeelden van de toekenning van de individuele elementen van een samengesteld type: signal y, z: bit_vector(3 downto 0); signal a, b: bit; signal byte: bit_vector(7 downto 0); Op basis van positie: z \u0026lt;= (a, \u0026#39;1\u0026#39;, b, \u0026#39;0\u0026#39;); -- z wordt dan a1b0 met a en b een waarde 0 of 1 * op basis van index: byte \u0026lt;= (7 =\u0026gt; \u0026#39;1\u0026#39;, 4 downto 2 =\u0026gt; a, 6 =\u0026gt; b, others =\u0026gt; \u0026#39;0\u0026#39;); -- byte wordt dan 1b0aaa00 Voorbeeld van de toekenning van een waarde: z \u0026lt;= \u0026#34; 1010\u0026#34; ; Voorbeelden van samenvoeginstructies: z \u0026lt;= a \u0026amp; \u0026#39;1\u0026#39; \u0026amp; b \u0026amp; \u0026#39;0\u0026#39;; byte \u0026lt;= y \u0026amp; z; Voorbeelden van de gedeeltelijke toekenning van een array: signal a, z: bit_vector(3 downto 0); signal b: bit; signal byte: bit_vector(7 downto 0); ... byte(5 downto 2) \u0026lt;= a; z(1 downto 0) \u0026lt;= \u0026#39;0\u0026#39; \u0026amp; b; De richting van de deeltoekenning moet dezelfde zijn als de richting van de declaratie. Correct voorbeeld: signal a: bit_vector(3 downto 0); signal byte: bit_vector(7 downto 0); ... byte(5 downto 2) \u0026lt;= a; * Foutief voorbeeld: signal z: bit_vector(3 downto 0); signal b: bit; ... z(0 to 1) \u0026lt;= \u0026#39;0\u0026#39; \u0026amp; b; -- dit geeft een error! Aliases Aliases zijn verwijzingen naar andere data objecten die de code beter begrijpbaar maken.\nsignal adres: bit_vector(31 downto 0); alias top_adres: bit_vector(3 downto 0) is adres(31 downto 28); alias adres_bank: bit_vector(3 downto 0) is adres(27 downto 24); alias rij_adres: bit_vector(11 downto 0) is adres(24 downto 12); "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/020_isa/050_c_instructie_jmp/",
	"title": "C instructie jump",
	"tags": [],
	"description": "",
	"content": "In onderstaande tabel staat beschreven wanneer er een jump gedaan moet worden. Het address waar naar toe gesprongen moet worden staat in het A register.\nC instructie spring waarheidstabel Bron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/060_packages/",
	"title": "Packages",
	"tags": [],
	"description": "",
	"content": "Zelf-gedefinieerde packages Per default worden zelfgemaakte bouwblokken opgeslagen in de library work. In deze library kunnen we zelf packages definiÃ«ren.\nVoorbeeld van een zelf-gedefinieerde package: package and_or_xor_pack is component and_or_poort is port( a, b, d: in bit; e: out bit); end component; end package; Als we deze package toevoegen, hoeven we de component declaratie niet meer te doen.\nlibrary work; use work.and_or_xor_pack.all; entity and_or_xor_poort ... architecture ... -- zonder component declaratie \u0026ldquo;std_logic_1164\u0026rdquo; package De package \u0026quot; std_logic_1164\u0026quot; in library \u0026quot; ieee\u0026quot; bevat o.a. de types \u0026quot; std_ulogic\u0026quot; en \u0026quot; std_logic\u0026quot; .\npackage std_logic_1164 is type std_ulogic is ( \u0026#39;U\u0026#39;, -- Uninitialized : flipflop waar nog nooit in is geschreven \u0026#39;X\u0026#39;, -- Forcing Unknown \u0026#39;0\u0026#39;, -- Forcing 0 : rechtstreeks aan grond \u0026#39;1\u0026#39;, -- Forcing 1 : rechtstreeks aan voeding \u0026#39;Z\u0026#39;, -- High Impedance \u0026#39;W\u0026#39;, -- Weak Unknown \u0026#39;L\u0026#39;, -- Weak 0 : via weerstand aan grond \u0026#39;H\u0026#39;, -- Weak 1 : via weerstand aan voeding \u0026#39;-\u0026#39;, -- Don\u0026#39;t Care ); subtype std_logic is resolved std_ulogic; type std_ulogic_vector is array (NATURAL range \u0026lt;\u0026gt;) of std_ulogic; type std_logic_vector is array (NATURAL range \u0026lt;\u0026gt;) of std_logic; ... We gebruiken altijd \u0026ldquo;std_logic\u0026rdquo; in de plaats van \u0026ldquo;bit\u0026rdquo;.\n\u0026ldquo;std_logic_unsigned\u0026rdquo; en \u0026ldquo;std_logic_signed\u0026rdquo; In de package std_logic_unsigned in de library ieee worden std_logic_vectors beschouwd als positieve binaire getallen zonder tekenbit .\nIn de package std_logic_signed in de library ieee worden std_logic_vectors beschouwd als getallen in 2\u0026rsquo;s complement notatie.\nDe volgende functies staan o.a. beschreven in de packages: +, -, *, \u0026lt;, \u0026lt;=, \u0026gt;, \u0026gt;=, =, /=, shl, shr, conv_integer\nopteller We zouden een opteller kunnen bouwen a.d.h.v. half/full adders. Het voordeel van VHDL is dat we het hardware-ontwerp ook op een hoger niveau kunnen beschrijven. In het geval van de opteller kunnen we gewoon \u0026lsquo;+\u0026rsquo; gebruiken. Daarvoor moeten we eerst verwijzen naar de juiste \u0026lsquo;package\u0026rsquo; in de juiste \u0026rsquo;library\u0026rsquo; en moeten we groepjes van bits zien als \u0026lsquo;arrays\u0026rsquo;.\nWe kunnen dus op de volgende manier een 4-bit opteller maken in VHDL:\nlibrary ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity opteller is port( a, b: in std_logic_vector(3 downto 0); c: out std_logic_vector(3 downto 0)); end opteller; architecture arch of opteller is begin c \u0026lt;= a + b; end arch; De lengtes van a, b en c moeten hetzelfde zijn, dus de carry-out wordt niet berekend!\nAls we de carry-out ook willen berekenen, kunnen we de lengte van c met 1 bit vergroten, maar dan moeten we intern de lengte van a en b ook vergroten:\nlibrary ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity opteller is port( a, b: in std_logic_vector(3 downto 0); c: out std_logic_vector(4 downto 0)); end opteller; architecture arch of opteller is signal a_long, b_long: std_logic_vector(4 downto 0); begin a_long \u0026lt;= \u0026#39;0\u0026#39; \u0026amp; a; b_long \u0026lt;= \u0026#39;0\u0026#39; \u0026amp; b; c \u0026lt;= a_long + b_long; end arch; aftrekker Met behulp van de package std_logic_unsigned kunnen we ook aftrekkingen uitvoeren. De ingangen worden dan beschouwd als positieve binaire getallen zonder tekenbit. Als het resultaat kleiner wordt dan nul, wordt er terug vanaf het maximum naar beneden geteld, alsof alle getallen zich op een cirkel bevinden. Dat komt overeen met 2\u0026rsquo;s complement notatie. Voor optelling en aftrekking maakt het niet uit of we std_logic_unsigned of std_logic_signed gebruiken. Voor \u0026gt;, \u0026gt;=, \u0026lt;, \u0026lt;= maakt het wel uit.\nuse ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity opteller is port( a, b: in std_logic_vector(3 downto 0); c: out std_logic_vector(3 downto 0)); end opteller; architecture arch of opteller is begin c \u0026lt;= a - b; end arch; Opteller/aftrekker We gebruiken de bit \u0026ldquo;op_af\u0026rdquo; om te bepalen of we gaan optellen of aftrekken. Als de bit gelijk is aan 0, tellen we op. Als de bit gelijk is aan 1, trekken we af. Voor een if-else hebben we een process nodig. Daar komen we in de les nog op terug.\nlibrary ieee; use ieee.std_logic_1164.all; use ieee.std_logic_signed.all; entity opteller_aftrekker is port( a, b: in std_logic_vector(3 downto 0); c: out std_logic_vector(3 downto 0); op_af: in std_logic); end opteller_aftrekker; architecture arch of opteller_aftrekker is begin p: process(a, b, op_af) begin if op_af = \u0026#39;0\u0026#39; then c \u0026lt;= a + b; else c \u0026lt;= a - b; end if; end process; end arch; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/060_processen/",
	"title": "Processen",
	"tags": [],
	"description": "",
	"content": "Een basis component die vaak voorkomt is een multiplexer.\n2-naar-1 multiplexer ... architecture Behavioral of ... ... signal rotate_left : STD_LOGIC_VECTOR(7 downto 0); signal rotate_right : STD_LOGIC_VECTOR(7 downto 0); signal MUX_select : STD_LOGIC; signal transformed : STD_LOGIC_VECTOR(7 downto 0); ... begin ... -- optie 1 transformed \u0026lt;= rotate_left when MUX_select = \u0026#39;0\u0026#39; else rotate_right; -- optie 2 with MUX_select select transformed \u0026lt;= rotate_left when \u0026#39;0\u0026#39;, rotate_right when others; -- optie 3 PMUX: process(rotate_left, rotate_right, MUX_select) begin if MUX_select = \u0026#39;1\u0026#39; then transformed \u0026lt;= rotate_right; else transformed \u0026lt;= rotate_left; end if; end process; ... end Behavioral; In het voorbeeld hierboven zijn er twee signalen rotate_left en rotate_right. EÃ©n van beide wordt doorverbonden met het signaal transformed. Welke van beide mogelijkheden doorgegeven wordt, wordt bepaald door de waarde van het signaal MUX_select (\u0026lsquo;0\u0026rsquo;: rotate_left en \u0026lsquo;1\u0026rsquo;: rotate_right). Note that select is a keyword.\nAlle drie de opties zijn geldige VHDL constructies. Met de netlist (die gegenereerd wordt door de synthese-tool) in achterhoofd, is er geen verschil tussen de drie opties.\nOptie 1 geeft een handige manier handige manier indien er maar 2 opties zijn. Optie 2 geeft een handige manier handige manier indien er meer dan 2 opties zijn. Optie 3 geeft een handige manier handige manier indien er meer complexiteit nodig is. De derde optie vergt nog een extra woordje uitleg. Een process is een set van instructies, tussen begin en end die sequentieel uitgevoerd wordt. De vraag die zich dan stelt is: \u0026ldquo;Wanneer wordt deze lijst van instructies uitgevoerd ?\u0026rdquo;. Om dit te definiÃ«ren is er de sensitiviy list. Dit is een oplijsting van signalen die, wanneer ze veranderen van waarde, het proces triggeren.\nTenslotte dient er nog vermeld te worden dat een process een naam kan hebben. In het voorbeeld is dit: PMUX.\nMerk op dat de regels tussen begin en end van het process eigenlijk niet-synthetiseerbaar zijn. In het geheel van het process, wordt het wel synthetiseerbaar.\nEen tweede opmerking is er (bewust) een mismatch is tussen de schematic en de code, met name: de breedte van de signalen. Als er twee draden zijn die naar 1 draad moeten gaan, volstaat een 2-naar-1 multiplexer. Indien er echter 2 bussen zijn die naar 1 bus moeten gaan, zijn er meerdere multiplexers nodig. In het geval van een 8-bit bus, worden het acht 2-naar-1 multiplexers.\nEen subtiliteitje Q: Wat zijn de mogelijke waardes die MUX_select kan hebben ?\nWelke manier van beschrijven is het beste? Dat is een simpele vraag en het eenvoudige antwoord hierop is: het maakt niet uit. \u0026ldquo;Waarom ?\u0026rdquo;, hoor ik je zeggen?\nLaat ons even teruggaan naar het begin:\nwe willen hardware ontwerpen die een bepaalde functionaliteit bekomt wij, als hardware designers, denken hard na (LOL, sorry) en komen op de proppen met een ontwerp op een of andere manier moeten we dit ontwerp duidelijk maken aan de computer, meer bepaald de design tools om dit te behalen gebruiken we een HDL Zolang de tools weten, in dit geval, dat we een multiplexer bedoelen, maakt de hoeveelheid schrijfwerk NIETS uit "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/070_processen/",
	"title": "Processen",
	"tags": [],
	"description": "",
	"content": "Structuur van een proces Een proces wordt uitgevoerd wanneer een signaal in de sensitivity lijst van waarde verandert. Signalen worden geupdated aan het einde van het proces. Voorbeeld van een proces met een if-then-else statement: multiplexer.\nlibrary ieee; use ieee.std_logic_1164.all; entity mux is port( a, b, s: in std_logic; z: out std_logic); end mux; architecture arch of mux is begin p1: process(a, b, s) -- a, b, s is de sensitiviy lijst begin if s = \u0026#39;1\u0026#39; then z \u0026lt;= a; else z \u0026lt;= b; end if; end process; end arch; Toekenningen in processen Volgende processen leiden tot dezelfde implementatie:\np1: process(a, b) begin y \u0026lt;= a; y \u0026lt;= b; end process; p1: process(b) begin y \u0026lt;= b; end process; Wanneer een van de signalen in de sensitivity list van het proces verandert, wordt het proces van begin tot einde doorlopen. Wanneer het proces helemaal doorlopen is, wacht het op een nieuwe verandering van de signalen in de sensitity list. Pas wanneer het proces in deze wachtfase terechtkomt, gebeurt de eigenlijke toekenning van de signalen. Daarom overschrijft de tweede uitdrukking de eerste in process p1.\nVolgende processen leiden niet tot dezelfde implementatie:\np1: process(b) begin a \u0026lt;= b; c \u0026lt;= a; end process; p2: process(a, b) begin a \u0026lt;= b; c \u0026lt;= a; end process; Wat gebeurt er wanneer b van waarde verandert?\nIn p1: Het proces wordt doorlopen. Daarna gebeuren alle toekenningen. In dit geval wordt b toegekend aan a en op hetzelfde moment wordt de oude waarde van a toegekend aan c. Er wordt dus een geheugenwerking gecreÃ«erd.\nIn p2: Het proces wordt doorlopen. Daarna gebeuren alle toekenningen. In dit geval wordt b toegekend aan a en op hetzelfde moment wordt de oude waarde van a toegekend aan c. Omdat a in de sensitivity list staat, wordt het proces opnieuw doorlopen en wordt daarna b opnieuw toegekend aan a en wordt de nieuwe waarde van a toegekend aan c. Deze werking is zuiver combinatorisch.\nModelleren van combinatorische processen Volgende processen leiden to dezelfde implementatie:\np1: process(a, b) begin c \u0026lt;= \u0026#34;00\u0026#34;; if a = \u0026#39;1\u0026#39; then c \u0026lt;= \u0026#34;01\u0026#34;; elsif b = \u0026#39;1\u0026#39; then c \u0026lt;= \u0026#34;11\u0026#34;; end if; end process; p2: process(a, b) begin if a = \u0026#39;1\u0026#39; then c \u0026lt;= \u0026#34;01\u0026#34;; elsif b = \u0026#39;1\u0026#39; then c \u0026lt;= \u0026#34;11\u0026#34;; else c \u0026lt;= \u0026#34;00\u0026#34;; end if; end process; Meerdere processen binnen een ontwerp architecture arch_example of example is begin p1: process(-- sensitivity list) begin -- sequentiÃ«le statements end process; p2: process(-- sensitivity list) begin -- sequentiÃ«le statements end process; p3: process(-- sensitivity list) begin -- sequentiÃ«le statements end process; end arch_example; Een ingang van een proces kan een uitgang van een ander proces zijn.\nVoorbeeld if statement library ieee; use ieee.std_logic_1164.all; entity if_example is port( a, b, c, x: in std_logic_vector(3 downto 0); z: out std_logic_vector(3 downto 0)); end if_example; architecture arch_if_example of if_example is begin p_if: process(a, b, c, x) begin if x = \u0026#34; 0000\u0026#34; then z \u0026lt;= a; elsif x = \u0026#34; 0101\u0026#34; then z \u0026lt;= b; else z \u0026lt;= c; end if; end process; end arch_if_example; Case statement Structuur case statement case expression is when value_1 =\u0026gt; -- toekenning when value_2 | value_3 =\u0026gt; -- toekenning when value_M to value_N =\u0026gt; -- toekenning when others =\u0026gt; -- toekenning end case; Voorbeeld case statement library ieee; use ieee.std_logic_1164.all; entity case_example is port( a, b, c, x: in integer range 0 to 15; z: out integer range 0 to 15); end case_example; architecture arch_case_example of case_example is begin p_case: process(a, b, c, x) begin case x is when 0 to 4 =\u0026gt; z \u0026lt;= b; when 5 =\u0026gt; z \u0026lt;= c; when 7|9 =\u0026gt; z \u0026lt;= a; when others =\u0026gt; z \u0026lt;= 0; end case; end process; end arch_case_example; Concurrente selectieve signaaltoekenning with-select statement: concurrente versie van de case statement. Verschil: slechts Ã©Ã©n bestemming mogelijk. Zelfde regels als bij de case statement\nentity example is port( a, b, c, x: in integer range 0 to 7; z: out integer range 0 to 7); end example; architecture arch_example of example is begin p: process(a, b, c, x) begin case x is -- case in process when 0 to 4 =\u0026gt; z \u0026lt;= b; when 5 =\u0026gt; z \u0026lt;= c; when others =\u0026gt; z \u0026lt;= a; end case; end process; end arch_example; architecture arch_example of example is begin with x select -- with-select buiten process z \u0026lt;= b when 0 to 4, c when 5, a when others; end arch_example; Concurrente statements Concurrente statements komen voor buiten een proces.\nVoorbeelden van concurrente statements:\nconcurrente signaaltoekenning (bv. a \u0026lt;= b), conditionele signaaltoekenning (when-else), geselectioneerde signaaltoekenning (with-select), proces, generate statement, component instantiatie. SequentiÃ«le statements SequentiÃ«le statements komen steeds voor binnen een proces.\nVoorbeelden van sequentiÃ«le statements:\ncase, if, for loop, toekenning van een variabele, wait statement. Verschil tussen sensitivity list en wait Een proces met een sensitivity list mag geen wait opdracht hebben. Een proces met een wait opdracht mag geen sensitivity list hebben. Een wait statement is niet synthetiseerbaar en kan dus niet behoren tot VHDL-code die op een FPGA geÃ¯mplementeerd wordt. Een wait statement mag bijvoorbeeld wel in een testbench gebruikt worden. p_optelling: process(a, b, cin) -- sensitivity list begin som \u0026lt;= a xor b xor cin; end process; p_optelling: process begin som \u0026lt;= a xor b xor cin; wait on a, b, cin; -- wait opdracht end process; Wait statements p: process begin wait on a; b \u0026lt;= \u0026#39;1\u0026#39;; wait for 10 ns; b \u0026lt;= \u0026#39;0\u0026#39;; wait until (a = \u0026#39;1\u0026#39;); b \u0026lt;= \u0026#39;1\u0026#39;; end process; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/080_generate/",
	"title": "Generate",
	"tags": [],
	"description": "",
	"content": "Een generate is handig als je vaak VHDL-code moet herhalen. Meestal kan je dan een generate statement gebruiken om te voorkomen dat je te veel moet kopiÃ«ren en plakken.\nDe generate gaat in dit voorbeeld van 0 tot 6 omdat 6+1 al 7 is, wat het laatste element van de array is.\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; entity generate_example is Port (A_vector: in std_logic_vector(7 downto 0); Y_vector: out std_logic_vector(7 downto 0)); end generate_example; architecture Behavioral of generate_example is begin GEN : for i in 0 to 6 generate Y_vector(i) \u0026lt;= A_vector(i) AND A_vector(i+1); end generate; end Behavioral; Schematische voorstelling Vivado kan een schematische voorstelling maken van de hardware beschrijving met RTL analysis elaborate design.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/080_signalen_variablen/",
	"title": "Signalen vs. variabelen",
	"tags": [],
	"description": "",
	"content": " Signalen:\nnemen de nieuwe waarde aan na een vertraging, hebben een hardware equivalent, worden toegekend met \u0026quot; \u0026lt;=\u0026quot; . Variabelen:\nnemen de nieuwe waarde onmiddellijk aan, hebben geen hardware equivalent, worden toegekend met \u0026quot; :=\u0026quot; , komen enkel voor in een proces. signalen Volgende beschrijvingen leiden tot dezelfde implementatie:\narchitecture arch of vb1 is signal o1, o2, o3: std_logic; begin p: process(a, b, c, d, o1, o2, o3) begin q \u0026lt;= not o3; o1 \u0026lt;= a and b; o2 \u0026lt;= c and d; o3 \u0026lt;= o1 or o2; end process; end arch; architecture arch of vb2 is signal o1, o2, o3: std_logic; begin q \u0026lt;= not o3; o1 \u0026lt;= a and b; o2 \u0026lt;= c and d; o3 \u0026lt;= o1 or o2; end arch; architecture arch of vb3 is begin q \u0026lt;= not ((a and b) or (c and d)); end arch; Als we de tussenliggende signalen o1, o2 en o3 vergeten in de sensitivity list, is het gedrag niet meer zuiver combinatorisch. Volgend proces leidt dus niet tot dezelfde implementatie als de vorige voorbeelden:\narchitecture arch of vb4 is signal o1, o2, o3: std_logic; begin p: process(a, b, c, d) begin q \u0026lt;= not o3; o1 \u0026lt;= a and b; o2 \u0026lt;= c and d; o3 \u0026lt;= o1 or o2; end process; end arch; Resolutie-functie In het volgende voorbeeld worden er twee toekenningen gedaan aan hetzelfde signaal: signal a, b, z: std_logic; ... z \u0026lt;= a; z \u0026lt;= b; De resolutie functie die voorzien is in het type std_logic maakt een keuze tussen a en b op basis van de waarde van a en b. De resolutie-functie sluit niet uit dat de synthesetool die de code omzet in hardware een foutmelding kan geven.\nvariabelen Als we variabelen gebruiken i.p.v. signalen, krijgen we opnieuw dezelfde implementatie:\narchitecture arch of vb5 is begin p: process(a, b, c, d) variable o1, o2, o3; begin q \u0026lt;= not o3; o1 := a and b; o2 := c and d; o3 := o1 or o2; end process; end arch; Voor code dat hardware beschrijft gebruiken we std_logic gebruikt. In een testbench kunnen we wel variabelen gebruiken.\nOngewenste registers Indien we voor een bepaald signaal geen register willen implementeren, moet dat signaal buiten het proces geplaatst worden.\nseq: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then j \u0026lt;= a and b; --register voor j i \u0026lt;= j xor k; end if; end process; seq: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then i \u0026lt;= j xor k; end if; end process; j \u0026lt;= a and b; --geen register voor j "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/085_generic/",
	"title": "Generic",
	"tags": [],
	"description": "",
	"content": "Sommige studenten hebben misschien al door dat de componenten tot hiertoe niet goed schaalbaar zijn. Wat als er nu nood is aan een 6-bit XOR poort? Moeten we dan voor iedere mogelijke breedte een nieuwe component maken? Nee! Dit kunnen we oplossen door generics te gebruiken. Als voorbeeld hebben we een 8-bit AND poort die generic is en kan schalen.\nGeneric AND voorstelling Je kan deze AND poort beschrijven met onderstaand code. De variable N wordt gebruikt als het aantal inputs.\n-------------------------------------------------------------------------------- -- KU Leuven - ESAT/COSIC - Emerging technologies, Systems \u0026amp; Security -------------------------------------------------------------------------------- -- Module Name: nbit_and - Behavioural -- Project Name: Digitale eletronische schakelingen -- Description: n-bit AND poort ter illustratie van het gebruik van generics -- -- Revision Date Author Comments -- v0.1 20140119 VlJo Initial version -- -------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity nbit_and is Generic( N : integer := 8 ); Port ( A_vector: in std_logic_vector(N-1 downto 0); B_vector: in std_logic_vector(N-1 downto 0); Z_vector: out std_logic_vector(N-1 downto 0) ); end nbit_and; architecture Behavioral of nbit_and is -- (DE-)LOCALISING IN/OUTPUTS signal A_vector_i : std_logic_vector(N-1 downto 0); signal B_vector_i : std_logic_vector(N-1 downto 0); signal Z_vector_i : std_logic_vector(N-1 downto 0) begin -------------------------------- -- (DE-)LOCALISING IN/OUTPUTS -------------------------------- A_vector_i \u0026lt;= A_vector; B_vector_i \u0026lt;= B_vector; Z_vector \u0026lt;= Z_vector_i; -------------------------------- -- COMBINATORIAL -------------------------------- Z_vector_i \u0026lt;= A_vector_i AND B_vector_i; end Behavioral; Voor integers wordt er := gebruikt in VHDL.\nAls we dergelijk beschreven AND poort willen gebruiken, kunnen we de N waarde aanpassen. In dit voorbeeld wordt de nbit_and twee maal geÃ¯nstantieerd: een keer op 4 en een keer op 91.\n... architecture Behavioral of demo is component nbit_and is Generic( N : integer := 8 ); Port ( A_vector: in std_logic_vector(N-1 downto 0); B_vector: in std_logic_vector(N-1 downto 0); Z_vector: out std_logic_vector(N-1 downto 0) ); end component nbit_and; ... begin mijn_4_bit_and_poort: component nbit_and generic map( N =\u0026gt; 4) port map ( A_vector =\u0026gt; een_vier_bit_a, B_vector =\u0026gt; een_vier_bit_b, Z_vector =\u0026gt; een_vier_bit_z); ... mijn_91_bit_and_poort: component nbit_and generic map( N =\u0026gt; 91) port map ( A_vector =\u0026gt; een_eenennegentig_bit_a, B_vector =\u0026gt; een_eenennegentig_bit_b, Z_vector =\u0026gt; een_eenennegentig_bit_z); ... end Behavioral; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/090_flipflop_latch/",
	"title": "Flipflop en latches",
	"tags": [],
	"description": "",
	"content": "D-flipflop De D-flip-flop is het basiselement van synchrone logica. De data bit wordt opgenomen in het geheugenelement op de stijgende of dalende flank van de klok. De data bit blijft in het geheugenelement aanwezig tot de volgende stijgende of dalende flank van de klok.\nEngelse benamingen:\npositive/negative edge triggered D-type flip-flop rising/falling edge triggered D-type flip-flop Positieve flank getriggerde D-FF in VHDL Proces met enkel de klok in de sensitivity list. Klok event komt overeen met de flank. Enkel if, geen else.\nlibrary ieee; use ieee.std_logic_1164.all; entity pos_dff is port( d, clk: in std_logic; q: out std_logic); end pos_dff; architecture arch_pos_dff of pos_dff is begin p_pos_dff: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then q \u0026lt;= d; end if; end process; end arch_pos_dff; Negatieve flank getriggerde D-FF in VHDL library ieee; use ieee.std_logic_1164.all; entity pos_dff is port( d, clk: in std_logic; q: out std_logic); end pos_dff; architecture arch_pos_dff of pos_dff is begin p_pos_dff: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;0\u0026#39; then q \u0026lt;= d; end if; end process; end arch_pos_dff; Extra functies voor klokflanken In std_logic_1164 zijn de volgende functies gedefinieerd:\nrising_edge falling_edge beide kolommen doen funtioneel hetzelfde.\nif rising_edge(clk) then if falling_edge(clk) then if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if clk\u0026#39;event and clk = \u0026#39;0\u0026#39; then D-latch Bij een D-latch worden de data binnengenomen gedurende de hele periode dat de klok hoog is. Een ontwerp met D-flip-flops is veel makkelijker te analyseren dan een ontwerp met D-latches.\nD-latch in VHDL proces met klok en data in de sensitivity list geen klok event enkel if, geen else library ieee; use ieee.std_logic_1164.all; entity dlatch is port( d, clk: in std_logic; q: out std_logic); end dlatch; architecture arch_dlatch of dlatch is begin p_dlatch: process(clk, d) begin if clk = \u0026#39;1\u0026#39; then q \u0026lt;= d; end if; end process; end arch_dlatch; Ongewenste latches Als niet alle mogelijkheden voorzien zijn, kan een combinatorisch circuit zich gedragen als een latch. Dit moet steeds vermeden worden.\nlibrary ieee; use ieee.std_logic_1164.all; entity fout is port( a, b: in std_logic; s: in std_logic_vector(1 downto 0); z: out std_logic); end fout; architecture arch_fout of fout is begin p_fout: process(a, b, s) begin if s = \u0026#34;00\u0026#34; then z \u0026lt;= a; elsif s = \u0026#34;01\u0026#34; then --er is geen beschrijving voor s is 10 of 11 z \u0026lt;= b; end if; end process; end arch_fout; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/020_next_step/090_opdracht/",
	"title": "Opdracht 2: Ripple carry adder",
	"tags": [],
	"description": "",
	"content": "In deze opdracht moet je een 8 bit ripple-carry adder te maken. Indien je vergeten bent hoe een full adder en een half adder eruit zien, kan je kijken naar onderstaande schema\u0026rsquo;s. Bij een ripple-carry adder wordt de C out van de eerste adder doorgegeven aan de tweede adder. We werken in little endian.\nHet is niet de bedoeling dat je de + operator gebruikt van \u0026ldquo;std_logic_unsigned\u0026rdquo; of \u0026ldquo;std_logic_signed\u0026rdquo;!\nHalf adder, met S = A \u0026amp;oplus; B Full adder Het is altijd een goed idee om eerst een tekening te maken voordat je begint met typen.\nTestbench Hieronder staat een voorbeeld van een testbench. Vaak is het interesant om enkele specifieke stimuli te hebben tijdens de ontwikkeling. Indien het mogelijk is (zoals hier het geval is), is het ook een optie om simpelweg ALLE opties te verifiÃ«ren. Omdat dergelijk bestand nogal groot wordt, is hieronder een verkorte versie weergegeven. De volledige testbench kan hier gedownload worden.\n-------------------------------------------------------------------------------- -- KU Leuven - ESAT/COSIC - Emerging technologies, Systems \u0026amp; Security -------------------------------------------------------------------------------- -- Module Name: rca_tb - Behavioural -- Project Name: Digitale eletronische schakelingen -- Description: Testbench for rca -- -- Revision Date Author Comments -- v0.1 20140119 VlJo Initial version -- -------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity rca_tb is generic( WIDTH : natural := 8 ); end entity rca_tb; architecture Behavioural of rca_tb is component rca is generic( WIDTH : natural := 8 ); port( A : IN STD_LOGIC_VECTOR(WIDTH-1 downto 0); B : IN STD_LOGIC_VECTOR(WIDTH-1 downto 0); S : OUT STD_LOGIC_VECTOR(WIDTH-1 downto 0); C : OUT STD_LOGIC ); end component rca; signal A : STD_LOGIC_VECTOR(WIDTH-1 downto 0); signal B : STD_LOGIC_VECTOR(WIDTH-1 downto 0); signal S : STD_LOGIC_VECTOR(WIDTH-1 downto 0); signal C : STD_LOGIC; begin ------------------------------------------------------------------------------- -- STIMULI ------------------------------------------------------------------------------- PSTIM: process begin -- waardes bij het begin A \u0026lt;= x\u0026#34;00\u0026#34;; B \u0026lt;= x\u0026#34;00\u0026#34;; wait for 3 ns; assert (S = x\u0026#34;00\u0026#34;) report \u0026#34;Error in sum\u0026#34; severity note; assert (C = \u0026#39;0\u0026#39;) report \u0026#34;Error in carry\u0026#34; severity note; wait for 2 ns; -- waardes interessant voor ontwikkeling A \u0026lt;= x\u0026#34;03\u0026#34;; B \u0026lt;= x\u0026#34;27\u0026#34;; wait for 3 ns; assert (S = x\u0026#34;2A\u0026#34;) report \u0026#34;Error in sum\u0026#34; severity note; assert (C = \u0026#39;0\u0026#39;) report \u0026#34;Error in carry\u0026#34; severity note; wait for 2 ns; -- waardes om \u0026#39;alles\u0026#39; te coveren A \u0026lt;= x\u0026#34;00\u0026#34;; B \u0026lt;= x\u0026#34;00\u0026#34;; wait for 3 ns; assert (S = x\u0026#34;00\u0026#34;) report \u0026#34;Error in sum\u0026#34; severity note; assert (C = \u0026#39;0\u0026#39;) report \u0026#34;Error in carry\u0026#34; severity note; wait for 2 ns; B \u0026lt;= x\u0026#34;01\u0026#34;; wait for 3 ns; assert (S = x\u0026#34;01\u0026#34;) report \u0026#34;Error in sum\u0026#34; severity note; assert (C = \u0026#39;0\u0026#39;) report \u0026#34;Error in carry\u0026#34; severity note; wait for 2 ns; B \u0026lt;= x\u0026#34;02\u0026#34;; wait for 3 ns; assert (S = x\u0026#34;02\u0026#34;) report \u0026#34;Error in sum\u0026#34; severity note; assert (C = \u0026#39;0\u0026#39;) report \u0026#34;Error in carry\u0026#34; severity note; wait for 2 ns; ... wait; end process; ------------------------------------------------------------------------------- -- DUT ------------------------------------------------------------------------------- DUT: component rca port map( A =\u0026gt; A, B =\u0026gt; B, S =\u0026gt; S, C =\u0026gt; C ); end Behavioural; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/100_opdracht/",
	"title": "Opdracht 3: Program counter",
	"tags": [],
	"description": "",
	"content": "program counter De bedoeling van deze opdracht is om de program counter van de processor te maken. De program counter heeft 5 input signalen. data_in, clock, reset, load en inc (increment). Als output heeft het data_out. Data_in en Data_out zijn beide 16 bit vectoren. Als de reset hoog wordt moet de program counter synchroon resetten naar 0. load zorgt er voor dat ook weer synchroon de data van data_in wordt ingeladen. Load heeft voorrang op increment.\nDe program counter moet aan onderandere aan onderstaande specificaties voldoen:\nAls reset, load en inc 0 zijn blijft de uitgang zijn waarde bewaren Als reset 1 is wordt er synchroon gereset Als load 1 wordt de data_in ingeladen en op data_out gezet op de stijgende flank van de klok Als increment 1 is dan wordt er iedere klok cyclus bij de uitgang 1 opgeteld De reset heeft altijd voorang op alles Je kan de ripple carry adder van opdracht 2 gebruiken als je die aanpast!\nschema program counter "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/100_opdracht/",
	"title": "Opdracht 5: CPU",
	"tags": [],
	"description": "",
	"content": "De opdracht is om een CPU te maken met de hierboven besproken functies. Het is bedoeling dat je de ALU en de program counter gebruikt die je al hebt gemaakt.\nAlles is combinatorisch behalve de registers en de program counter.\nBron: nand2tetris "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/100_voorbeelden/",
	"title": "Voorbeelden",
	"tags": [],
	"description": "",
	"content": "Binair-naar-decimaal decoder entity bin_to_dec is port( binair: in std_logic_vector(2 downto 0); decimaal: out std_logic_vector(0 to 7)); end bin_to_dec; architecture arch of bin_to_dec is begin p: process(binair) begin case binair is when \u0026#34;000\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;10000000\u0026#34; ; when \u0026#34;001\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;01000000\u0026#34; ; when \u0026#34;010\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;00100000\u0026#34; ; when \u0026#34;011\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;00010000\u0026#34; ; when \u0026#34;100\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;00001000\u0026#34; ; when \u0026#34;101\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;00000100\u0026#34; ; when \u0026#34;110\u0026#34; =\u0026gt; decimaal \u0026lt;= \u0026#34;00000010\u0026#34; ; when others =\u0026gt; decimaal \u0026lt;= \u0026#34;00000001\u0026#34; ; end case; end process; end arch; BCD-naar-7-segment decoder entity bcd_to_7seg is port( bcd: in std_logic_vector(3 downto 0); seg7: out std_logic_vector(1 to 7)); end bcd_to_7seg; architecture arch of bin_to_7seg is begin p: process(bcd) begin case bcd is when \u0026#34;0000\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1111110\u0026#34; ; when \u0026#34;0001\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;0110000\u0026#34; ; when \u0026#34;0010\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1101101\u0026#34; ; when \u0026#34;0011\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1111001\u0026#34; ; when \u0026#34;0100\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;0110011\u0026#34; ; when \u0026#34;0101\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1011011\u0026#34; ; when \u0026#34;0110\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1011111\u0026#34; ; when \u0026#34;0111\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1110000\u0026#34; ; when \u0026#34;1000\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1111111\u0026#34; ; when \u0026#34;1001\u0026#34; =\u0026gt; seg7 \u0026lt;= \u0026#34;1111011\u0026#34; ; when others =\u0026gt; seg7 \u0026lt;= \u0026#34;-------\u0026#34; ; end case; end process; end arch; Conditionele toekenning m.b.v. with-select Deze toekenning is equivalent aan een multiplexer. Overlap is verboden. \u0026quot; others\u0026quot; is altijd nodig. library ieee; use ieee.std_logic_1164.all; entity mux is port( a, b, c, d: in std_logic; s: in std_logic_vector(1 downto 0); z: out std_logic); end mux; architecture arch of mux is begin with s select z \u0026lt;= a when \u0026#34;00\u0026#34; , b when \u0026#34;01\u0026#34; , c when \u0026#34;10\u0026#34; , d when others; end arch; Conditionele toekenning m.b.v. when-else Deze toekenning is eveneens equivalent aan een multiplexer. library ieee; use ieee.std_logic_1164.all; entity mux is port( a, b, c, d: in std_logic; s: in std_logic_vector(1 downto 0); z: out std_logic); end mux; architecture arch of mux is begin with s select z \u0026lt;= a when (s = \u0026#34;00\u0026#34; ) else b when (s = \u0026#34;01\u0026#34; ) else c when (s = \u0026#34;10\u0026#34; ) else d; end arch; Modulo 10 up counter library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity comb_reg is port( clk: in std_logic; q: out std_logic_vector(3 downto 0)); end comb_reg; architecture arch_comb_reg of comb_reg is signal count: std_logic_vector(3 downto 0); begin p_comb_reg: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if count \u0026gt;= \u0026#34; 1001\u0026#34; then count \u0026lt;= \u0026#34;0000\u0026#34; ; else count \u0026lt;= count + 1; end if; end if; end process; q \u0026lt;= count; end arch_comb_reg; Cyclic shift register library ieee; use ieee.std_logic_1164.all; entity cyclic_shift is port( clk: in std_logic; load_data: in std_logic; data_in: in std_logic_vector(7 downto 0); data_out: out std_logic_vector(7 downto 0)); end cyclic_shift; architecture arch_cyclic_shift of cyclic_shift is signal shift_register: std_logic_vector(7 downto 0); begin p_comb_reg: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if load_data = \u0026#39;1\u0026#39; then shift_register \u0026lt;= data_in; else shift_register(0) \u0026lt;= shift_register(7); shift_register(7 downto 1) \u0026lt;= shift_register(6 downto 0); end if; end if; end process; data_out \u0026lt;= shift_register; end arch_cyclic_shift; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/110_lfsr/",
	"title": "Linear feedback shift register",
	"tags": [],
	"description": "",
	"content": "Als we een sequentie van getallen willen genereren, kunnen we een LFSR (linear feedback shift register) gebruiken. Een LFSR is een shift register, waarbij de inschuivende bit elke klokcyclus gelijk is aan de XOR van een aantal bits in de interne toestand. Op wikipedia staat uitgelegd welke bits er genomen moeten worden bij iedere grootte van LFSR.\nVoorbeeld 16 bit LFSR. Bron: Wikipedia library ieee; use ieee.std_logic_1164.all; entity LFSR is port( clk: in std_logic; load_data: in std_logic; reset: in std_logic; data_out: out std_logic_vector(15 downto 0)); end LFSR; architecture arch_LFSR of LFSR is signal shift_register: std_logic_vector(15 downto 0); begin p_comb_reg: process(clk) begin if clk\u0026#39;event and clk = \u0026#39;1\u0026#39; then if reset = \u0026#39;1\u0026#39; then shift_register \u0026lt;= (others =\u0026gt; \u0026#39;1\u0026#39;); --we resetten naar 1, anders loopt de LFSR vast else shift_register(0) \u0026lt;= shift_register(10) XOR shift_register(12) XOR shift_register(13) XOR shift_register(15); shift_register(15 downto 1) \u0026lt;= shift_register(14 downto 0); end if; end if; end process; data_out \u0026lt;= shift_register; end arch_LFSR; Een LFSR gebaseerd op XOR blijft stilstaan als alle bits 0 zijn. Als we dit niet willen kunnen in de plaats XNOR poorten gebruiken. Hierdoor blijft alles stilstaan als alle bits 1 zijn.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/030_sequentiele_logica/110_tb_opdracht/",
	"title": "Opdracht testbench",
	"tags": [],
	"description": "",
	"content": "Deze testbench wordt gebruikt voor de evaluatie.\nlibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL; -- Uncomment the following library declaration if instantiating -- any Xilinx leaf cells in this code. --library UNISIM; --use UNISIM.VComponents.all; entity tb_counter is -- Port ( ); end tb_counter; architecture Behavioral of tb_counter is component counter is Port (clock,reset, load, inc: in std_logic; data_in : in std_logic_vector(15 downto 0); data_out : out std_logic_vector(15 downto 0) ); end component; constant clock_period : time := 10 ns; signal clock,reset, load, inc: std_logic; signal data_in : std_logic_vector(15 downto 0); signal data_out : std_logic_vector(15 downto 0); begin DUT: counter port map( data_in =\u0026gt; data_in, data_out =\u0026gt; data_out, clock =\u0026gt; clock, reset =\u0026gt; reset, load =\u0026gt; load, inc =\u0026gt; inc); CLK: process begin clock \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/2; clock \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period/2; end process; PSTIM: process begin data_in \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/8; wait for clock_period*2; data_in \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;1\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period*2; assert (data_out = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;reset werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000001\u0026#34;) report \u0026#34;increment werkt niet\u0026#34; severity failure; wait for clock_period*10; assert (data_out = \u0026#34;0000000000001011\u0026#34;) report \u0026#34;increment werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;0000111000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;1\u0026#39;; inc \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000111000000000\u0026#34;) report \u0026#34;load werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;0000111000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000111000000001\u0026#34;) report \u0026#34;inc na load werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1111111111111111\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;1\u0026#39;; inc \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;1111111111111111\u0026#34;) report \u0026#34;load werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1111110011111111\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;1\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;1111110011111111\u0026#34;) report \u0026#34;load before increment werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1111111111111111\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;1\u0026#39;; inc \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;1111111111111111\u0026#34;) report \u0026#34;load werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1100110011110011\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;overflow werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1100110011111111\u0026#34;; reset \u0026lt;= \u0026#39;1\u0026#39;; load \u0026lt;= \u0026#39;1\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;reset werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1100110011111111\u0026#34;; reset \u0026lt;= \u0026#39;H\u0026#39;; load \u0026lt;= \u0026#39;L\u0026#39;; inc \u0026lt;= \u0026#39;L\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;reset werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1100110011111111\u0026#34;; reset \u0026lt;= \u0026#39;L\u0026#39;; load \u0026lt;= \u0026#39;0\u0026#39;; inc \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000001\u0026#34;) report \u0026#34;iets werkt niet\u0026#34; severity failure; data_in \u0026lt;= \u0026#34;1100110011111111\u0026#34;; reset \u0026lt;= \u0026#39;X\u0026#39;; load \u0026lt;= \u0026#39;L\u0026#39;; inc \u0026lt;= \u0026#39;H\u0026#39;; wait for clock_period; data_in \u0026lt;= \u0026#34;1100110011111111\u0026#34;; reset \u0026lt;= \u0026#39;1\u0026#39;; load \u0026lt;= \u0026#39;W\u0026#39;; inc \u0026lt;= \u0026#39;Z\u0026#39;; wait for clock_period; assert (data_out = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;reset werkt niet\u0026#34; severity failure; wait; end process; end Behavioral; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/050_cpu/110_testbench/",
	"title": "Opdracht testbench",
	"tags": [],
	"description": "",
	"content": "library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL; -- Uncomment the following library declaration if instantiating -- any Xilinx leaf cells in this code. --library UNISIM; --use UNISIM.VComponents.all; entity tb_cpu is -- Port ( ); end tb_cpu; architecture Behavioral of tb_cpu is component hack_cpu is Port (instruction, inM: in std_logic_vector(15 downto 0); clock, reset: in std_logic; outM, addressM, PC: out std_logic_vector(15 downto 0); writeM: out std_logic); end component; signal instruction, inM: std_logic_vector(15 downto 0); signal clock, reset: std_logic; signal outM, addressM, PC: std_logic_vector(15 downto 0); signal writeM: std_logic; constant clock_period : time := 10 ns; begin DUT: hack_cpu port map( instruction =\u0026gt; instruction, inM =\u0026gt; inM, clock =\u0026gt; clock, reset =\u0026gt; reset, outM =\u0026gt; outM, addressM =\u0026gt; addressM, PC =\u0026gt; PC, writeM =\u0026gt; writeM); CLK: process begin clock \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/2; clock \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period/2; end process; PSTIM: process begin instruction \u0026lt;= \u0026#34;0000000000000000\u0026#34;; inM \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/4; instruction \u0026lt;= \u0026#34;0000000000000000\u0026#34;; inM \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;1\u0026#39;; wait for clock_period; assert (PC = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;reset werkt niet\u0026#34; severity failure; instruction \u0026lt;= \u0026#34;0000000000000010\u0026#34;; --load reg A inM \u0026lt;= \u0026#34;0000000000000000\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; --111accccccdddjjj instruction \u0026lt;= \u0026#34;1--0110000011000\u0026#34;; --kopie naar reg D inM \u0026lt;= \u0026#34;----------------\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; assert (outM = \u0026#34;0000000000000010\u0026#34;) report \u0026#34;A register save and load werkt niet\u0026#34; severity failure; --111accccccdddjjj instruction \u0026lt;= \u0026#34;1--0010011011000\u0026#34;; --D-A = 0 inM \u0026lt;= \u0026#34;----------------\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/8; assert (outM = \u0026#34;0000000000000000\u0026#34;) report \u0026#34;compute werkt niet\u0026#34; severity failure; --moet voor de stijgende flank van de clock gecheckd worden. Op de flank wordt de waarde uitgelezen en weggeschreven naar het geheugen wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0000010011011000\u0026#34;; --A instructie inM \u0026lt;= \u0026#34;----------------\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period; assert (addressM = \u0026#34;0000010011011000\u0026#34;) report \u0026#34;address werkt niet\u0026#34; severity failure; assert (writeM = \u0026#39;0\u0026#39;) report \u0026#34;writeM werkt niet\u0026#34; severity failure; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1001110001001000\u0026#34;; inM \u0026lt;= x\u0026#34;5555\u0026#34;; reset \u0026lt;= \u0026#39;0\u0026#39;; wait for clock_period/8; assert (outM = x\u0026#34;AAAA\u0026#34;) report \u0026#34;inverteer werkt niet\u0026#34; severity failure; assert (writeM = \u0026#39;1\u0026#39;) report \u0026#34;writeM werkt niet\u0026#34; severity failure; wait for clock_period; wait for clock_period/4; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0000010011011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1--0110000010000\u0026#34;; --kopieer register A naar D wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0000000000000010\u0026#34;; --set jump address (A instructie) wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110000000000111\u0026#34;; --jump naar A wait for clock_period; assert (PC = \u0026#34;0000000000000010\u0026#34;) report \u0026#34;jump werkt niet\u0026#34; severity failure; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110001100000000\u0026#34;; --vraag D op wait for clock_period/8; assert (outM = \u0026#34;0000010011011110\u0026#34;) report \u0026#34;D wordt niet onthouden na jump\u0026#34; severity failure; wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0000000000000001\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110110111100000\u0026#34;; -- register A + 1 wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110110111100000\u0026#34;; -- register A + 1 wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110110111100000\u0026#34;; -- register A + 1 wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110110111101000\u0026#34;; -- register A + 1 en output wait for clock_period/8; assert (outM = \u0026#34;0000000000000101\u0026#34;) report \u0026#34;A+1 werkt niet\u0026#34; severity failure; wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0001010011011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1--0110000010000\u0026#34;; --kopieer register A naar D wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0100010111011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110000000001000\u0026#34;; --AND functie wait for clock_period/8; assert (outM = \u0026#34;0000010011011110\u0026#34;) report \u0026#34;AND werkt niet\u0026#34; severity failure; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0001010011011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1--0110000010000\u0026#34;; --kopieer register A naar D wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0100010111011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110010101001000\u0026#34;; --AND functie wait for clock_period/8; assert (outM = \u0026#34;0101010111011110\u0026#34;) report \u0026#34;OR werkt niet\u0026#34; severity failure; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0001010011011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1--0110000010000\u0026#34;; --kopieer register A naar D wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0100010111011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110000010001000\u0026#34;; --PLUS functie wait for clock_period/8; assert (outM = \u0026#34;0101101010111100\u0026#34;) report \u0026#34;PLUS werkt niet\u0026#34; severity failure; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0001010011011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1--0110000010000\u0026#34;; --kopieer register A naar D wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;0100010111011110\u0026#34;; --A instructie wait for clock_period; --111accccccdddjjj C instructie instruction \u0026lt;= \u0026#34;1110010011001100\u0026#34;; --MIN functie wait for clock_period/8; assert (outM = \u0026#34;1100111100000000\u0026#34;) report \u0026#34;MIN werkt niet\u0026#34; severity failure; wait for clock_period; assert (PC = \u0026#34;0100010111011110\u0026#34;) report \u0026#34;JUMP werkt niet\u0026#34; severity failure; wait; end process; end Behavioral; "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/900_zelfstudie_vhdl/",
	"title": "Zelfstudie VHDL",
	"tags": [],
	"description": "",
	"content": "Zelfstudie VHDL Onderdelen van dit hoofdstuk kunnen gevraagd worden in het theorie examen.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/910_zelfstudie_fsm/",
	"title": "Zelfstudie FSM",
	"tags": [],
	"description": "",
	"content": "Zelfstudie FSM Onderdelen van dit hoofdstuk kunnen gevraagd worden in het theorie examen.\n"
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/",
	"title": "Digitale elektronische schakelingen",
	"tags": [],
	"description": "",
	"content": "Digitale elektronische schakelingen Image courtesy: pexels - Pixabay "
},
{
	"uri": "https://kuleuven-diepenbeek.github.io/course_disch/tags/",
	"title": "Tags",
	"tags": [],
	"description": "",
	"content": ""
}]