m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/Documentos/CircuitosLogicosll/Lista 1/Ex5/simulation/modelsim
vEx5
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1693489190
!i10b 1
!s100 1mFIg[aLSK>RCo37L>aZ]1
ICgHLkO6<J;Z5[:4RVR6hN2
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 Ex5_sv_unit
S1
R0
w1693488595
8D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Ex5.sv
FD:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Ex5.sv
L0 2
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1693489190.000000
!s107 D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Ex5.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/Documentos/CircuitosLogicosll/Lista 1/Ex5|D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Ex5.sv|
!i113 1
Z6 o-sv -work work
!s92 -sv -work work {+incdir+D:/Documentos/CircuitosLogicosll/Lista 1/Ex5}
Z7 tCvgOpt 0
n@ex5
vEx5_tb
R1
R2
!i10b 1
!s100 W=LQChOI7EF52Vm<i68^D0
IOSzlc6mnXP28ZB09@33Q10
R3
!s105 Ex5_tb_sv_unit
S1
R0
w1693489173
8D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches/Ex5_tb.sv
FD:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches/Ex5_tb.sv
L0 2
R4
r1
!s85 0
31
R5
!s107 D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches/Ex5_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches|D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches/Ex5_tb.sv|
!i113 1
R6
!s92 -sv -work work {+incdir+D:/Documentos/CircuitosLogicosll/Lista 1/Ex5/Testbenches}
R7
n@ex5_tb
