# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercizio_2_2a.srcs/sources_1/new/riconoscitore_1proc.vhd" \
"../../../../Esercizio_2_2a.srcs/sim_1/new/riconoscitore_1proc_tb.vhd" \

# Do not sort compile order
nosort
